CN112913021B - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN112913021B
CN112913021B CN201980067479.1A CN201980067479A CN112913021B CN 112913021 B CN112913021 B CN 112913021B CN 201980067479 A CN201980067479 A CN 201980067479A CN 112913021 B CN112913021 B CN 112913021B
Authority
CN
China
Prior art keywords
region
electrode
disposed
layer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980067479.1A
Other languages
English (en)
Other versions
CN112913021A (zh
Inventor
郭珍午
姜锺赫
宋根圭
赵诚赞
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112913021A publication Critical patent/CN112913021A/zh
Application granted granted Critical
Publication of CN112913021B publication Critical patent/CN112913021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示设备。该显示设备包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域上，多个像素中的每个包括多个子像素。多个子像素中的每个包括像素电路层以及包括至少一个发光元件的显示元件层。显示元件层包括：第一电极和第二电极，彼此间隔开；发光元件，设置在第一电极与第二电极之间；第一接触电极，将发光元件的相对端中的一端电连接到第一电极；以及第二接触电极，将发光元件的相对端中的剩余端电连接到第二电极。根据本发明的一个实施方式，多个子像素中的每个包括第一区域以及与第一区域相邻的第二区域，在第一区域中设置有像素电路层。第二区域包括光穿过其的透射区域。

Description

显示设备
技术领域
本公开的各种实施方式涉及显示设备，并且更具体地，涉及包括超小型发光元件的显示设备。
背景技术
发光二极管即使在恶劣的环境条件下也可以具有相对令人满意的耐用性，并且在寿命和亮度方面具有优异的性能。近来，已经明显更积极地开展关于将这种发光二极管应用于各种显示设备的技术的研究。
作为这类研究的一部分，正在开发使用无机晶体结构(例如，通过生长基于氮化物的半导体获得的结构)来制造具有对应于微米级或纳米级的超小型尺寸的发光二极管的技术。
为了将LED应用于照明设备、显示设备等，需要将LED连接至电极，使得电源的电压可以施加至LED。关于LED的应用目的、减小电极所需空间的方法或者制造LED的方法，已经进行了关于LED和电极之间的布置关系的各种研究。
发明内容
技术问题
本公开的各种实施方式涉及具有增强的透光率的显示设备。
技术方案
根据本公开的实施方式的显示设备可包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域中，多个像素中的每个包括多个子像素。多个子像素中的每个可包括像素电路层和显示元件层，显示元件层包括发射光的至少一个发光元件。
在本公开的实施方式中，显示元件层可包括：第一电极和第二电极，设置在相同的表面上并且彼此间隔开；发光元件，设置在第一电极与第二电极之间；第一接触电极，将发光元件的相对端中的一端连接到第一电极；以及第二接触电极，将发光元件的相对端中的剩余端连接到第二电极。
在本公开的实施方式中，多个子像素中的每个可包括第一区域以及与第一区域相邻的第二区域，在第一区域中可设置有像素电路层。第二区域可包括光穿过的透射区域。
在本公开的实施方式中，第二区域的透光率可以高于第一区域的透光率。
在本公开的实施方式中，显示元件层可以设置在第一区域和第二区域中的至少一个中。
在本公开的实施方式中，显示元件层可包括：第一封盖层，设置在第一电极上并且电连接到第一电极；以及第二封盖层，设置在第二电极上并且电连接到第二电极。第一封盖层和第二封盖层可以由透明导电材料制成。
在本公开的实施方式中，像素电路层可包括：至少一个晶体管，设置在衬底上并且电连接至发光元件；驱动电压线，设置在衬底上并从第一区域延伸至第二区域；以及钝化层，设置在晶体管和驱动电压线之上。
在本公开的实施方式中，显示元件层可设置在第一区域和第二区域中的每个中。
在本公开的实施方式中，第一电极和第二电极可以从第一区域延伸至第二区域。
在本公开的实施方式中，第一电极和第二电极可以设置在第一区域和第二区域中的每个中。设置在第一区域中的第一电极和设置在第二区域中的第一电极可以彼此间隔开。设置在第一区域中的第二电极和设置在第二区域中的第二电极可以彼此间隔开。
在本公开的实施方式中，在多个子像素中的每个中，第一封盖层可以从第一区域延伸至第二区域，并且将第一区域的第一电极电连接到第二区域的第一电极。在多个子像素中的每个中，第二封盖层可以从第一区域延伸至第二区域，并且将电联接到第一区域的第二电极与第二区域的第二电极。
在本公开的实施方式中，显示元件层可设置在第一区域中并与像素电路层重叠。
在本公开的实施方式中，显示元件层还可包括将驱动电压线电连接到第二电极的连接线。在本文中，连接线可以与第二封盖层一体地设置，或者与第二电极一体地设置。
在本公开的实施方式中，第二区域可包括第2-1区域以及与第2-1区域相邻的第2-2区域，在第2-1区域中可设置有显示元件层。显示元件层可以不设置在第2-2区域中。
在本公开的实施方式中，将驱动电压线电连接到第二电极的附加导电图案可以设置在第二区域中。附加导电图案和驱动电压线可以彼此一体，并且附加导电图案可以通过穿过钝化层的接触孔电连接至第二电极。
在本公开的实施方式中，在多个子像素中的每个的第一区域中可以设置有遮光层。遮光层可以设置在衬底和晶体管之间。遮光层可以阻挡来自衬底的后表面的光。
在本公开的实施方式中，发光元件可包括具有圆柱形或多棱柱形的形状并且具有微米级或纳米级尺寸的发光二极管。
根据本公开的实施方式的显示设备可包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域中，多个像素中的每个包括多个子像素，多个子像素中的每个包括彼此相邻的第一区域和第二区域。多个子像素中的每个可包括设置在第一区域中的像素电路层以及包括发射光的至少一个发光元件的显示元件层。
在本公开的实施方式中，显示元件层可包括：第一电极和第二电极，设置在第一区域和第二区域中的每个上，并且在每个相应区域中彼此间隔开；发光元件，设置在第一区域和第二区域中的每个中的第一电极和第二电极之间，并且配置成发射光；封盖层，设置在第一电极和第二电极中的每个上并且从第一区域延伸至第二区域；第一接触电极，将在第一区域和第二区域中的每个中的发光元件的相对端中的一端电连接到第一电极；以及第二接触电极，将在第一区域和第二区域中的每个中的发光元件的相对端中的剩余端电连接到第二电极。第二区域可包括光穿过的透射区域。
有益效果
本公开的实施方式可以提供具有增强的透光率的显示设备。
本公开的效果不受前述内容的限制，并且在本文中预期其它各种效果。
附图说明
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图1b是示意性地示出图1a的发光元件的剖视图。
图1c是示意性地示出图1a的发光元件的修改实施方式的立体图。
图1d是示意性地示出图1c的发光元件的剖视图。
图2示出根据本公开的实施方式的显示设备，并且具体地是示出使用图1a中示出的发光元件作为发光源的显示设备的示意性平面图。
图3a至图3c是示意性地示出根据各种实施方式的图2的显示设备的单位发射区域的示例的电路图。
图4是示意性地示出包括在图2中示出的像素之一中的第一子像素至第三子像素的平面图。
图5是沿图4的线I-I'截取的示意性剖视图。
图6示出图5中示出的分隔壁(堤图案)的另一形状，并且是沿图4的线I-I'截取的示意性剖视图。
图7示意性地示出根据本公开的实施方式的显示设备，并且是对应于图4的线I-I'的剖视图。
图8是示意性地示出根据本公开的实施方式的显示设备的像素的平面图。
图9是沿图8的线II-II'截取的示意性剖视图。
图10是示意性地示出根据本公开的实施方式的显示设备的像素的平面图。
图11是沿图10的线III-III'截取的示意性剖视图。
图12是示意性地示出根据本公开的实施方式的显示设备的像素的平面图。
图13是沿图12的线IV-IV'截取的示意性剖视图。
图14和图15示出图4的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
图16示出图14的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
图17示出图8的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
图18示出图4的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
图19示出图18的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
图20示出图10的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
具体实施方式
由于本公开允许各种变化和多个实施方式，因此将在附图中示出并在书面描述中详细描述具体实施方式。然而，这并不旨在将本公开限制于具体的实践模式，并且应理解，不背离本公开的精神和技术范围的所有改变、等同和替代包括在本公开中。
在本公开通篇，在本公开的各个附图和实施方式的全部中，相同的参考标号表示相同的部件。为了清楚示出，附图中的元件的尺寸可能被夸大。应理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，以下讨论的第一元件可以被称为第二元件。类似地，第二元件也可被称为第一元件。在本公开中，单数形式也旨在包括复数形式，除非上下文另外清楚地指示。
还应理解，当在本说明书中使用时，术语“包括(comprise)”、“包括(include)”、“具有(have)”等指定所述特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。当诸如层、膜、区域或板的第一部件设置在第二部件上时，第一部件不仅可以直接设置在第二部件上，而且第三部件可以介于它们之间。当表达在第二部件上形成诸如层、膜、区域或板的第一部件时，第二部件的其上形成有第一部件的表面不限于第二部件的上表面，而是可以包括诸如第二部件的侧表面或下表面的其它表面。相反，当诸如层、膜、区域或板的第一部件在第二部件之下时，第一部件不仅可以直接在第二部件之下，而且第三部件可以介于它们之间。
参考附图描述本公开的实施方式和所需细节，以详细描述本公开，使得本公开所属技术领域的普通技术人员能够容易地实践本公开。此外，单数形式可包括复数形式，只要句中没有特别地提及即可。
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。图1b是示意性地示出图1a的发光元件的剖视图。图1c是示意性地示出图1a的发光元件的修改实施方式的立体图。图1d是示意性地示出图1c的发光元件的剖视图。
尽管图1a至图1d示出圆柱体发光元件，但是本公开不限于此。
参照图1a至图1d，根据本公开的实施方式的发光元件LD可包括第一半导体层(或第一导电半导体层)11、第二半导体层(或第二导电半导体层)13以及插置于第一导电半导体层11和第二导电半导体层13之间的有源层12。例如，发光元件LD可以实施为通过依次堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成的堆叠体。
在本公开的实施方式中，发光元件LD可以形成为在一个方向上延伸的杆状形状。如果将其中发光元件LD延伸的方向定义为纵向方向，则发光元件LD可以具有在延伸方向上的第一端和第二端。第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端上，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端上。
尽管发光元件LD可以设置成圆柱体的形式，但是本公开不限于此。发光元件LD可包括在纵向方向上延伸的杆状形状或条状形状(例如，具有大于1的纵横比)。例如，发光元件LD在纵向方向上的长度L可以大于其直径D(或其截面的宽度)。发光元件LD可包括制造成具有小尺寸(例如，具有对应于微米级或纳米级的长度L和/或直径D)的发光二极管。
然而，发光元件LD的尺寸不限于此，并且可改变发光元件LD的尺寸以满足可以应用发光元件LD的照明设备或自发射显示设备的要求。
第一导电半导体层11可包括例如至少一个n型半导体层。例如，第一导电半导体层11可包括半导体层，该半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种半导体材料，并且可以掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由各种其它材料形成。
有源层12可以形成在第一导电半导体层11上并且具有单量子阱结构或多量子阱结构。在本公开的实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层12上和/或之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。可以采用诸如AlGaN或AlInGaN的材料来形成有源层12。
如果具有预定电压或更高电压的电场施加至发光元件LD的相对端，则发光元件LD可以通过有源层12中的电子-空穴对的复合来发光。
第二导电半导体层13可以设置在有源层12上并且包括与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可包括至少一个p型半导体层。例如，第二导电半导体层13可包括半导体层，该半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由各种其它材料形成。
在本公开的实施方式中，如图1a和图1b中所示，除了第一导电半导体层11、有源层12和第二导电半导体层13之外，发光元件LD还可包括设置在第二导电半导体层13上的一个电极层15。此外，在实施方式中，如图1c和图1d中所示，除了电极层15之外，发光元件LD还可包括设置在第一导电半导体层11的一端上的另一电极层16。
尽管电极层15和16中的每个可以由欧姆接触电极形成，但是本公开不限于此。电极层15和16可包括金属或金属氧化物。例如，可以单独使用或彼此组合使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金。然而，本公开不限于此。
包括在相应的电极层15和16中的材料可以彼此相同或不同。电极层15和16可以是大体透明的或半透明的。因此，从发光元件LD产生的光可以穿过电极层15和16，并发射至发光元件LD外部。
在本公开的实施方式中，发光元件LD还可包括绝缘膜14。然而，在本公开的一些实施方式中，绝缘膜14可以被省略，或者可以设置成仅覆盖第一导电半导体层11、有源层12和第二导电半导体层13中的一些。
如图1a和图1b中所示，绝缘膜14可以设置在发光元件LD的除了发光元件LD的相对端中的一端之外的侧表面的部分上。绝缘膜14可以仅暴露设置在发光元件LD的第二导电半导体层13的一端上的电极层15，并且围绕除了电极层15之外的组件的整个侧表面。这里，绝缘膜14可以允许发光元件LD的至少相对端暴露于外部。例如，绝缘膜14不仅可以允许设置在第二导电半导体层13的一端上的电极层15暴露于外部，而且还可以允许第一导电半导体层11的一端暴露于外部。
在实施方式中，如图1c和图1d中所示，在其中电极层15和16设置在发光元件LD的相应相对端上的情况下，绝缘膜14可以允许电极层15和16中的每个的至少一个区域暴露于外部。在另一实施方式中，可以不设置绝缘膜14。
在本公开的实施方式中，绝缘膜14可包括透明绝缘材料。例如，绝缘膜14可包括选自SiO2、Si3N4、Al2O3和TiO2的群组中的至少一种绝缘材料，但本公开不限于此。换言之，可以采用具有绝缘性质的各种材料。
如果绝缘膜14设置在发光元件LD上，则可以防止有源层12与未示出的第一电极和/或第二电极短路。由于绝缘膜14，可最小化发光元件LD的表面上的缺陷的发生，由此可以改善发光元件LD的寿命和效率。在其中多个发光元件LD设置成彼此密切接触的情况下，绝缘膜14可以防止在发光元件LD之间发生不期望的短路。
发光元件LD可以用作各种显示设备的光源。发光元件LD可以通过表面处理工艺制造。
图2示出根据本公开的实施方式的显示设备，并且具体地是示出使用图1a中示出的发光元件作为发光源的显示设备的示意性平面图。
为了说明，图2集中于其上可以显示图像的显示区域示意性地示出了显示设备的结构。在一些实施方式中，尽管未示出，但是还可以在显示设备中设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。
参照图1a和图2，根据本公开的实施方式的显示设备可包括衬底SUB、设置在衬底SUB上并且各自包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB上并且驱动像素PXL的驱动器(未示出)以及设置成将像素PXL与驱动器连接的线组件(未示出)。
显示设备可以根据驱动方法而分类为无源矩阵型显示设备和有源矩阵型显示设备。例如，在根据实施方式的显示设备被实施为有源矩阵型的情况下，像素PXL中的每个可包括驱动晶体管和开关晶体管，驱动晶体管控制要供应给发光元件LD的电流量，开关晶体管向驱动晶体管传输数据信号。
最近，考虑到分辨率、对比度和工作速度而能够选择性地开启每个像素PXL的有源矩阵型显示设备已经成为主流。然而，本公开不限于此。例如，其中像素PXL可以以组开启的无源矩阵型显示设备也可以采用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
衬底SUB可包括显示区域DA和非显示区域NDA。
在实施方式中，显示区域DA可以设置在显示设备的中央区域中，并且非显示区域NDA可以以围绕显示区域DA的方式设置在显示设备的外围区域中。显示区域DA和非显示区域NDA的位置不限于此，并且可以改变其位置。
显示区域DA可以是其中可以设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中可以设置有用于驱动像素PXL的驱动器和用于将像素PXL与驱动器连接的一些线组件的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以设置成各种形式，诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆形、椭圆形等以及包括由直线和曲线形成的边的半圆形、半椭圆形等。
非显示区域NDA可以设置在显示区域DA的至少一侧中。在本公开的实施方式中，非显示区域NDA可以围绕显示区域DA的外围。
衬底SUB可包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底。例如，衬底SUB可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和晶体玻璃衬底中的一种。
衬底SUB可以是柔性衬底。这里，衬底SUB可以是包括聚合物有机材料的膜衬底或塑料衬底。例如，衬底SUB可包括以下项中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。然而，构成衬底SUB的材料可以改变，并且可以包括例如纤维增强塑料(FRP)。
像素PXL可以在衬底SUB上设置在显示区域DA中。像素PXL中的每个可以显示图像，并且可以设置多个像素PXL。
每个像素PXL可包括发光元件LD，发光元件LD可以响应于相应的扫描信号和相应的数据信号而被驱动。发光元件LD可以具有对应于纳米级或微米级的小尺寸，并且与设置在其附近的发光元件LD并联连接。发光元件LD可以形成相应像素PXL的光源。
此外，像素PXL中的每个可包括多个子像素。例如，每个像素PXL可包括第一子像素SP1、第二子像素SP2和第三子像素SP3。在实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3可以发射不同颜色的光。例如，第一子像素SP1可以是发射红光的红色子像素，第二子像素SP2可以是发射绿光的绿色子像素，并且第三子像素SP3可以是发射蓝光的蓝色子像素。然而，形成每个像素PXL的子像素的颜色、类型和/或数量不受特别限制。例如，可以以各种方式改变从每个子像素发射的光的颜色。尽管在图2中示出其中像素PXL可以以条形形状布置在显示区域DA中的实施方式，但是本公开不限于此。例如，显示区域DA可以具有各种公知的像素布置形状。
驱动器可以通过线组件向每个像素PXL提供信号，并且因此控制像素PXL的操作。在图2中，为了便于说明，省略线组件。
驱动器可包括扫描驱动器、发射驱动器、数据驱动器和时序控制器，扫描驱动器通过扫描线向像素PXL提供扫描信号，发射驱动器通过发射控制线向像素PXL提供发射控制信号，数据驱动器通过数据线向像素PXL提供数据信号。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图3a至图3c是示例性地示出根据各种实施方式的图2的显示设备的单位发射区域的示例的电路图。
参照图3a至图3c，第一子像素至第三子像素中的每个可以由有源像素构成。然而，第一子像素至第三子像素中的每个的类型、配置和/或驱动方法不受特别限制。例如，第一子像素至第三子像素中的每个可以由可以具有各种已知结构的无源显示设备或有源显示设备的像素配置。
此外，参照图3a至图3c，第一子像素至第三子像素可以具有大体相同的结构或类似的结构。在下文中，为了方便起见，将作为代表性示例描述第一子像素至第三子像素中的第一子像素。
参照图1a、图2和图3a，第一子像素SP1可包括发射电路EMC和像素驱动电路144，发射电路EMA产生具有对应于数据信号的亮度的光，像素驱动电路144动发射电路EMC。
在实施方式中，发射电路EMC可包括彼此并联连接在第一驱动电源VDD和第二驱动电源VSS之间的多个发光元件LD。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以设置成高电势电源，并且第二驱动电源VSS可以设置成低电势电源。这里，在第一子像素SP1的发射周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以设置成发光元件LD的阈值电压或更大的电压。发光元件LD中的每个的第一电极(例如，阳极电极)可以经由像素驱动电路144连接至第一驱动电源VDD。发光元件LD中的每个的第二电极(例如，阴极电极)可以连接至第二驱动电源VSS。
发光元件LD中的每个可以以与可以由像素驱动电路144控制的驱动电流对应的亮度发射光。
尽管图3a至图3c示出其中发光元件LD可以在相同的方向(例如，正向方向)上彼此并联连接在第一驱动电源VDD和第二驱动电源VSS之间的实施方式，但是本公开不限于此。例如，在实施方式中，发光元件LD中的一些可以在正向方向上彼此连接在第一驱动电源VDD和第二驱动电源VSS之间，并且其它发光元件LD可以在反向方向上彼此连接。第一驱动电源VDD和第二驱动电源VSS中的一个的电压可以以AC电压的形式提供。发光元件LD可以针对相同连接方向的组交替地发射光。在另一实施方式中，第一子像素SP1可以仅包括单个发光元件LD。
在本公开的实施方式中，像素驱动电路144可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。像素驱动电路144的结构不限于图3a中示出的实施方式的结构。
第一晶体管(T1，开关晶体管)的第一电极可以连接至数据线Dj，并且其第二电极可以连接至第一节点N1。这里，第一晶体管T1的第一电极和第二电极可以是不同的电极。例如，如果第一电极是源电极，则第二电极可以是漏电极。第一晶体管T1的栅电极可以连接至扫描线Si。
在从扫描线Si提供具有能够导通第一晶体管T1的电压(例如，低电平电压)的扫描信号的情况下，第一晶体管T1可以导通以将数据线Dj与第一节点N1电连接。这里，相应帧的数据信号可以被提供至数据线Dj，由此数据信号可以被传输至第一节点N1。传输至第一节点N1的数据信号可以充入至存储电容器Cst。
第二晶体管(T2，驱动晶体管)的第一电极可以连接至第一驱动电源VDD，并且其第二电极可以电连接至发光元件LD中的每个的第一电极。第二晶体管T2的栅电极可以连接至第一节点N1。这样，第二晶体管T2可以响应于第一节点N1的电压来控制要提供给发光元件LD的驱动电流的量。
存储电容器Cst的一个电极可以连接至第一驱动电源VDD，并且其另一电极可以连接至第一节点N1。存储电容器Cst可以充入与提供给第一节点N1的数据信号对应的电压，并且保持充电电压直至可以提供后续帧的数据信号。
为了方便说明，图3a示出具有相对简单的结构的像素驱动电路144，该像素驱动电路144包括将数据信号传输至第一子像素SP1的第一晶体管T1、存储数据信号的存储电容器Cst以及将对应于数据信号的驱动电流提供至发光元件LD的第二晶体管T2。
然而，本公开不限于此，并且像素驱动电路144的结构可以以各种方式改变。例如，像素驱动电路144还可包括至少一个晶体管元件或其它电路元件，至少一个晶体管元件诸如为补偿第二晶体管T2的阈值电压的晶体管元件、初始化第一节点N1的晶体管元件和/或控制发光元件LD的发射时间的晶体管元件，其它电路元件诸如为用于提升第一节点N1的电压的升压电容器。
此外，尽管在图3a中，包括在像素驱动电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)被示出为由P型晶体管形成，但是本公开不限于此。换言之，包括在像素驱动电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
参照图1a、图2和图3b，根据本公开的实施方式的第一晶体管T1和第二晶体管T2可以由N型晶体管形成。除了由于晶体管的类型的改变而导致的一些组件的连接位置的改变之外，图3b中示出的像素驱动电路144的配置和操作可以与图3a的像素驱动电路144的配置和操作相似。因此，将省略与此相关的详细描述。
在本公开的实施方式中，像素驱动电路144的配置不限于图3a和图3b中示出的实施方式。例如，像素驱动电路144可以以与图3c中示出的实施方式的配置相同的方式配置。
参照图1a、图2和图3c，像素驱动电路144可以连接至第一子像素SP1的扫描线Si和数据线Dj。例如，如果第一子像素SP1设置在显示区域DA的第i行和第j列上，则第一子像素SP1的像素驱动电路144可以连接至显示区域DA的第i扫描线Si和第j数据线Dj。
在实施方式中，像素驱动电路144可以进一步与至少一条扫描线连接。例如，设置在显示区域DA的第i行上的第一子像素SP1还可以连接至第i-1扫描线Si-1和/或第i+1扫描线Si+1。
在实施方式中，像素驱动电路144不仅可以连接至第一驱动电源VDD和第二驱动电源VSS，而且还可以连接至第三电源。例如，像素驱动电路144还可以连接至初始化电源Vint。
像素驱动电路144可包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(T1，驱动晶体管)的第一电极(例如，源电极)可经由第五晶体管T5连接至第一驱动电源VDD，并且其第二电极(例如，漏电极)可经由第六晶体管T6连接至发光元件LD的端部。第一晶体管T1的栅电极可以连接至第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制经由发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间流动的驱动电流。
第二晶体管(T2，开关晶体管)可以连接在连接至第一子像素SP1的第j数据线Dj和第一晶体管T1的源电极之间。第二晶体管T2的栅电极可以连接至与第一子像素SP1连接的第i扫描线Si。在从第i扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号的情况下，第二晶体管T2可以导通以将第j数据线Dj电连接至第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j数据线Dj提供的数据信号可以被传输至第一晶体管T1。
第三晶体管T3可以连接在第一晶体管T1的漏电极和第一节点N1之间。第三晶体管T3的栅电极可以连接至第i扫描线Si。在从扫描线Si提供具有栅极导通电压的扫描信号的情况下，第三晶体管T3可以导通以将第一晶体管T1的漏电极电连接至第一节点N1。因此，在第三晶体管T3导通的情况下，第一晶体管T1可以以二极管的形式连接。
第四晶体管T4可以连接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极可以连接至前一扫描线，例如，第i-1扫描线Si-1。在栅极导通电压的扫描信号提供至第i-1扫描线Si-1的情况下，第四晶体管T4可以导通，使得初始化电源Vint的电压可以传输至第一节点N1。这里，初始化电源Vint可以具有等于或小于数据信号的最小电压的电压。
第五晶体管T5可以连接在第一驱动电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极可以连接至相应的发射控制线，例如，第i发射控制线Ei。在具有栅极截止电压的发射控制信号可以提供至第i发射控制线Ei的情况下，第五晶体管T5可以截止，并且第五晶体管T5可以在其它情况下导通。
第六晶体管T6可以连接在第一晶体管T1和发光元件LD的第一端(例如，第二节点N2)之间。第六晶体管T6的栅电极可以连接至第i发射控制线Ei。在具有栅极截止电压的发射控制信号提供至第i发射控制线Ei的情况下，第六晶体管T6可以截止，并且第六晶体管T6可以在其它情况下导通。
第七晶体管T7可以连接在发光元件LD的第一端和初始化电源Vint之间。第七晶体管T7的栅电极可以连接至后续级的扫描线中的任一条，例如，连接至第i+1扫描线Si+1。在栅极导通电压的扫描信号提供至第i+1扫描线Si+1的情况下，第七晶体管T7可以导通，使得初始化电源Vint的电压可以提供至发光元件LD的第一端。
存储电容器Cst可以连接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加至第一节点N1的数据信号和第一晶体管T1的阈值电压两者对应的电压。
为方便起见，图3c示出了第一晶体管T1至第七晶体管T7中的可以全部由P型晶体管形成，但是本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第七晶体管T7中的至少一个可以由N型晶体管形成，或者第一晶体管T1至第七晶体管T7中的全部可以由N型晶体管形成。
图4是示意性地示出包括在图2中示出的像素之一中的第一子像素至第三子像素的平面图。图5是沿图4的线I-I'截取的示意性剖视图。图6示出了图5中示出的分隔壁的实施方式，并且是对应于图4的线I-I'的示意性剖视图。
在图4中，为了说明，设置在每个子像素中的多个发光元件示出为水平对准。然而，发光元件的对准不限于此。例如，发光元件中的至少一些可以在与水平方向相交的方向上对准。
此外，为了说明，在图4中省略连接至发光元件的晶体管和连接至晶体管的信号线的图示。
此外，尽管图4至图6示出像素的简化结构，例如，示出每个电极仅具有单个电极层，但是本公开不限于此。
参照图1a、图2和图4至图6，根据本公开的实施方式的显示设备可包括其上可以设置有多个像素PXL的衬底SUB。
像素PXL中的每个可包括可以设置在衬底SUB中的第一子像素SP1、第二子像素SP2和第三子像素SP3。在本公开的实施方式中，第一子像素SP1可以是红色子像素，第二子像素SP2可以是绿色子像素，并且第三子像素SP3可以是蓝色子像素。然而，本公开不限于此。在实施方式中，第一子像素SP1可以是绿色子像素或蓝色子像素，第二子像素SP2可以是蓝色子像素或红色子像素，并且第三子像素SP3可以是红色子像素或绿色子像素。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可包括发射光的发射区域EMA以及围绕发射区域EMA的外围设置的外围区域PPA。发射区域EMA可以指光可以从其发射的区域，并且外围区域PPA可以指光可以不从其发射的区域。在本公开的实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素区域可包括相应子像素的发射区域EMA和外围区域PPA。
衬底SUB、像素电路层PCL和显示元件层DPL可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素区域中。
在本公开的实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可包括第一区域FA和第二区域SA。第一区域FA可以是其中可以设置有像素电路层PCL的区域，并且第二区域SA可以是与第一区域FA相邻的区域。换言之，第二区域SA可以是每个子像素中的除了第一区域FA之外的区域，并且可以是其中可以不设置像素电路层PCL的区域。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL可以设置在相应子像素的特定区域中，例如，仅设置在第一区域FA中。在其中第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL可以仅集中地设置在相应子像素的第一区域FA中并且可以不设置在第二区域SA中的情况下，可以增加相应子像素的孔径比，并且还可以增加透光率。
在本公开的实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA的表面面积(或尺寸)可以在其中可以确保包括在相应子像素的像素电路层PCL中的组件(例如，包括晶体管和连接至晶体管的线)的集成度以及相邻组件之间的电绝缘的范围内确定。
在本公开的实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA可以设置在相应子像素的发射区域EMA中，但是本公开不限于此。在实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA可以设置在相应子像素的外围区域PPA中。第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA可以不设置有相应子像素的显示元件层DPL。
为了说明，将描述第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL，并且将描述显示元件层DPL。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL可以设置在相应子像素的第一区域FA中。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL可包括设置在衬底SUB上的缓冲层BFL、设置在缓冲层BFL上的第一晶体管T1和第二晶体管T2以及驱动电压线DVL。此外，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL还可包括可以设置在第一晶体管T1和第二晶体管T2以及驱动电压线DVL之上的钝化层PSV。
衬底SUB可以由诸如玻璃、有机聚合物或晶体的透明绝缘材料形成，以允许光穿过衬底SUB。此外，衬底SUB可以由具有柔性的材料制成，以便可弯曲或可折叠，并且具有单层或多层结构。
缓冲层BFL可以设置在衬底SUB上并防止杂质扩散至第一晶体管T1或第二晶体管T2中。根据衬底SUB的材料或工艺条件，可以省略缓冲层BFL。
第一晶体管T1可以是可以电连接至设置在相应子像素的显示元件层DPL中的发光元件LD中的一些以驱动发光元件LD的驱动晶体管。第二晶体管T2可以是开关第一晶体管T1的开关晶体管。第一晶体管T1和第二晶体管T2可以仅设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中。
第一晶体管T1和第二晶体管T2中的每个可包括半导体层SCL、栅电极GE、源电极SE和漏电极DE。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可包括与源电极SE接触的源区和与漏电极DE接触的漏区。源区和漏区之间的区域可以是沟道区。
半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区可以是本征半导体，本征半导体可以是未掺杂的半导体图案。源区和漏区中的每个可以是掺杂有杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI插置在其之间。栅电极GE可以由金属形成。栅电极GE可以由镍、铬、钼、铝、钛、铜、钨或其合金形成。栅电极GE可以由使用金属的单层或多层形成。例如，栅电极GE可以具有通过依次堆叠钼、铝和钼形成的三层结构，或者具有通过依次堆叠钛和铜形成的双层结构。在另一实施方式中，栅电极GE可以具有由钛和铜的合金形成的单层结构。
源电极SE和漏电极DE可以分别通过穿过层间绝缘层ILD和栅极绝缘层GI的相应的接触孔与半导体层SCL的源区和漏区接触。源电极SE和漏电极DE中的每个可以由镍、铬、钼、铝、钛、铜、钨或其合金形成。源电极SE和漏电极DE各自可以由使用金属的单层或多层形成。例如，源电极SE和漏电极DE各自可以具有通过依次堆叠钛和铜形成的双层结构，或者具有由钛和铜的合金形成的单层结构。
在本公开的实施方式中，设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个中的像素电路层PCL中所包括的第一晶体管T1和第二晶体管T2中的每个可以由LTPS薄膜晶体管形成，但本公开不限于此。在一些实施方式中，第一晶体管T1和第二晶体管T2中的每个可以由氧化物半导体薄膜晶体管形成。尽管在本公开的实施方式中已经描述其中第一晶体管T1和第二晶体管T2中的每个可以是具有顶栅结构的薄膜晶体管的示例，但是本公开不限于此。在实施方式中，第一晶体管T1和第二晶体管T2各自可以是具有底栅结构的薄膜晶体管。
驱动电压线DVL可以设置在层间绝缘层ILD上，但是本公开不限于此。在一些实施方式中，驱动电压线DVL可以设置在像素电路层PCL中所包括的绝缘层的任意一个上。第二驱动电源(图3a的VSS)可以施加至驱动电压线DVL。
钝化层PSV可包括暴露第一晶体管T1的漏电极DE的一部分的第一接触孔CH1和暴露驱动电压线DVL的一部分的第二接触孔CH2。钝化层PSV可包括由无机材料形成的无机绝缘层和由有机材料形成的有机绝缘层中的至少一种。在实施方式中，钝化层PSV可包括设置成覆盖第一晶体管T1和第二晶体管T2的无机绝缘层以及设置在无机绝缘层上的有机绝缘层。无机绝缘层可包括氧化硅(SiOx)和氮化硅(SiNx)中的至少一种。有机绝缘层可包括允许光穿过其的有机绝缘材料。有机绝缘层可包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL还可包括设置在衬底SUB和半导体层SCL之间的遮光图案SDL。
遮光图案SDL可以是遮光层，该遮光层阻挡通过衬底SUB的背表面引入的光行进至第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL。具体地，遮光图案SDL可以阻挡通过衬底SUB的背表面引入的光行进至第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL中所包括的第一晶体管T1和第二晶体管T2中的每个的半导体层SCL，并且因此防止第一晶体管T1和第二晶体管T2出故障。
遮光图案SDL可以由导电材料、绝缘材料等形成。例如，遮光图案SDL可包括黑矩阵。
遮光图案SDL可以设置在衬底SUB上，以与第一晶体管T1和第二晶体管T2中的每个的半导体层SCL的下部对应。在本公开的实施方式中，遮光图案SDL可以由可以是导电材料的金属形成。在这种情况下，遮光图案SDL可以电连接至第一晶体管T1和第二晶体管T2中的每个中的一些组件，但是本公开不限于此。在一些实施方式中，遮光图案SDL可以不电连接至组件。
在本公开的实施方式中，遮光图案SDL可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA的一部分中，使得遮光图案SDL与包括在像素电路层PCL中的第一晶体管T1和第二晶体管T2中的每个的半导体层SCL重叠，但是本公开不限于此。在一些实施方式中，遮光图案SDL可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的整个第一区域FA上。
接下来，将描述第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以设置在第一区域FA和第二区域SA两者中，但是本公开不限于此。在实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以选择性地仅设置在第一区域FA上或仅设置在第二区域SA中。
在本公开的实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可包括可以设置在钝化层PSV上的分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、连接线CNL、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
分隔壁PW可以在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中设置在钝化层PSV上。尽管未示出，但是由与分隔壁PW的材料相同的材料形成的坝层(或堤)可以形成和/或设置在相邻子像素之间的外围区域PPA中，以限定第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA。
分隔壁PW可以与在钝化层PSV上设置成与其相邻的分隔壁PW间隔开预定距离。两个相邻的分隔壁PW可以设置在钝化层PSV上并且彼此间隔开一个发光元件LD的长度L或更大的距离。如图5中所示，分隔壁PW可包括具有弯曲表面的截面形状，截面形状诸如为半圆形或半椭圆形，该截面形状可以从钝化层PSV的一个表面朝向其上端在宽度上减小，但是本公开不限于此。
在实施方式中，如图6中所示，分隔壁PW可以具有从钝化层PSV的一个表面向上可以在宽度上减小的梯形截面。在剖视图中，分隔壁PW中的每个的形状不限于上述示例，并且可以在其中能够提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。两个相邻的分隔壁PW可以设置在钝化层PSV上的相同平面上并且具有相同的高度。
第一电极REL1和第二电极REL2中的每个可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中，并且在第二方向DR2(例如，“竖直方向”)上延伸。在本公开的实施方式中，第一电极REL1和第二电极REL2可以设置在相应子像素的第一区域FA和第二区域SA中的每个中。第一电极REL1和第二电极REL2可以设置在相同的表面上并且彼此间隔开。具体地，可以设置在第一区域FA中的第一电极REL1和第二电极REL2可以彼此间隔开，并且可以设置在第二区域SA中的第一电极REL1和第二电极REL2可以彼此间隔开。
可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中的第一电极REL1可以与设置在相应子像素的第二区域SA中的第一电极REL1间隔开并且与其电分离。分别设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA和第二区域SA中的第一电极REL1可以设置在相同列中，但是本公开不限于此。在实施方式中，分别设置在第一区域FA和第二区域SA中的第一电极REL1可以设置在不同列中。
设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中的第一电极REL1可以通过穿过钝化层PSV的第一接触孔CH1连接至相应子像素的第一晶体管T1的漏电极DE。因此，施加至第一晶体管T1的信号可以传输至设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中的第一电极REL1。
第一封盖层CPL1可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一电极REL1上，并且与第一电极REL1电连接和/或物理连接。第一封盖层CPL1可以防止相应的第一电极REL1因在制造显示设备的工艺期间引起的缺陷等而损坏，并且还可以增加第一电极REL1与钝化层PSV之间的粘合力。第一封盖层CPL1可以由透明导电材料形成，以最小化可以从发光元件LD中的每个发射并且在显示设备的显示方向上行进的光的损失。透明导电材料可包括例如ITO、IZO、ITZO等，但是本公开不限于此。透明导电材料可包括使光的损失最小化并具有导电性的所有材料。
在本公开的实施方式中，第一封盖层CPL1可以具有从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至第二区域SA的棒形状，但是第一封盖层CPL1的形状不限于此。
由于第一封盖层CPL1可以设置成具有从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至第二区域SA的形状，所以第一区域FA的第一电极REL1和第二区域SA的第一电极REL1可以通过第一封盖层CPL1彼此电连接。因此，在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中，传输至第一电极REL1的信号可以通过第一封盖层CPL1施加至设置在第二区域SA中的第一电极REL1。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA的第二电极REL2可以与相应子像素的第二区域SA的第二电极REL2间隔开并且与其电分离。第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA的第二电极REL2以及相应子像素的第二区域SA的第二电极REL2可以设置在相同的列上，但是本公开不限于此。在实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA的第二电极REL2和相应子像素的第二区域SA的第二电极REL2可以设置在不同的列上。
第二封盖层CPL2可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二电极REL2上，并且与第二电极REL2电连接和/或物理连接。在本公开的实施方式中，第二封盖层CPL2可以具有从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至第二区域SA的棒形状，但是第二封盖层CPL2的形状不限于此。
第二封盖层CPL2可以设置在与第一封盖层CPL1的层相同的层上。第二封盖层CPL2可包括与第一封盖层CPL1的材料相同的材料，并且例如包括透明导电材料。
由于第二封盖层CPL2可以设置成具有从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至第二区域SA的形状，所以设置在第一区域FA中的第二电极REL2和设置在第二区域SA中的第二电极REL2可以通过第二封盖层CPL2彼此电连接。
连接线CNL可以在与第二方向DR2相交的第一方向DR1(例如，“水平方向”)上延伸。连接线CNL可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中，但是本公开不限于此。在实施方式中，连接线CNL可以设置在相应子像素的第一区域FA中。连接线CNL可以设置成共用于第一子像素SP1、第二子像素SP2和第三子像素SP3。因此，第一子像素SP1、第二子像素SP2和第三子像素SP3可以公共连接至连接线CNL。
在本公开的实施方式中，连接线CNL可以设置在与第二封盖层CPL2的层相同的层上，并且包括与第二封盖层CPL2的材料相同的材料。具体地，连接线CNL和第二封盖层CPL2可以一体地设置并且彼此电连接和/或物理连接。在其中第二封盖层CPL2和连接线CNL可以一体地形成和/或设置的情况下，连接线CNL可以被视为第二封盖层CPL2的一个区域。
连接线CNL可以通过穿过钝化层PSV的第二接触孔CH2连接至设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的外围区域PPA中的驱动电压线DVL。因此，可以施加至驱动电压线DVL的第二驱动电源VSS的电压可以传输至连接线CNL。
如上所述，在其中连接线CNL与第二封盖层CPL2彼此一体地设置的情况下，可以施加至连接线CNL的第二驱动电源VSS的电压可以传输至第二封盖层CPL2。此外，由于第二封盖层CPL2可以设置成从每个子像素的第一区域FA延伸至第二区域SA的形状并且与设置在每个区域中的第二电极REL2电连接和/或物理连接，所以可以施加至第二封盖层CPL2的第二驱动电源VSS的电压可以传输至每个子像素的第一区域FA和第二区域SA中的每个的第二电极REL2。
在本公开的实施方式中，第一电极REL1和第二电极REL2可以用作用于对准第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中的发光元件LD的对准电极。
在发光元件LD可以在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中对准之前，第一对准电压可以通过对准线(未示出)施加至第一电极REL1，并且第二对准电压可以通过连接线CNL施加至第二电极REL2。第一对准电压和第二对准电压可以具有不同的电压电平。
由于具有不同电压电平的预定对准电压可以分别施加至第一电极REL1和第二电极REL2，所以可以在第一电极REL1和第二电极REL2之间形成电场。因此，发光元件LD可以在第一电极REL1和第二电极REL2之间对准。换言之，发光元件LD可以在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中的第一电极REL1和第二电极REL2之间对准，并且发光元件LD可以在相应子像素的第二区域SA中的第一电极REL1和第二电极REL2之间对准。
在发光元件LD可以在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中对准之后，第一电极REL1和第二电极REL2可以用作用于驱动发光元件LD的驱动电极。
第一电极REL1和第二电极REL2可以由具有预定反射率的材料制成，以允许从发光元件LD中的每个的相对端EP1和EP2发射的光在显示设备的显示方向上被反射(或行进)。第一电极REL1和第二电极REL2可以由具有预定反射率的导电材料制成。导电材料可包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的合金的金属、诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnO)或铟锡锌氧化物(ITZO)的导电氧化物以及诸如PEDOT的导电聚合物。第一电极REL1和第二电极REL2的材料不限于上述材料。
第一电极REL1和第二电极REL2中的每个可具有单层结构，但本公开不限于此，例如，它可具有通过堆叠金属、合金、导电氧化物和导电聚合物中的两个或多个材料而形成的多层结构。第一电极REL1和第二电极REL2各自可具有包括至少双层的多层结构，以最小化在信号传输可以至发光元件LD中的每个的相对端EP1和EP2的情况下由于信号延迟而引起的电压下降。
由于第一电极REL1和第二电极REL2各自具有与分隔壁PW的形状对应的形状，所以从发光元件LD中的每个的相对端EP1和EP2发射的光可以由第一电极REL1和第二电极REL2反射，并且更有效地在显示设备的显示方向上行进。因此，可以提高从发光元件LD发射的光的效率。
在本公开的实施方式中，分隔壁PW、第一电极REL1和第二电极REL2可以用作反射组件，其能够使从发光元件LD中的每个发射的光在显示设备的显示方向上行进，从而提高发光元件LD的光输出效率。
第一电极REL1和第二电极REL2中的任何一个可以是阳极电极，并且另一个可以是阴极电极。在本公开的实施方式中，第一电极REL1可以是阳极电极，并且第二电极REL2可以是阴极电极。
发光元件LD中的每个可以由发光二极管形成，发光二极管可以由具有无机晶体结构的材料制成并且具有例如对应于纳米级或微米级的超小型尺寸。发光元件LD可以在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个中的第一电极REL1和第二电极REL2之间对准。具体地，发光元件LD可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA和第二区域SA中。
尽管至少两个或几十个发光元件LD可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中，但是本公开不限于此。在实施方式中，设置在每个子像素中的发光元件LD的数量可以以各种方式改变。
发光元件LD中的每个可包括通过在每个发光元件LD的纵向方向上依次堆叠第一导电半导体层11、有源层12、第二导电半导体层13和电极层15而形成的堆叠体(或堆叠图案)。此外，发光元件LD中的每个还可包括围绕堆叠体的外周表面的绝缘膜14。
在本公开的实施方式中，发光元件LD中的每个可以具有圆柱体形状。每个发光元件LD可以具有与圆柱体的下部和圆柱体的上部中的任意一个对应的第一端EP1以及与圆柱体的下部和圆柱体的上部中的另一个对应的第二端EP2。第一导电半导体层11和第二导电半导体层13中的任何一个可以设置在每个发光元件LD的第一端EP1上，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在其第二端EP2上。
在本公开的实施方式中，发光元件LD中的每个可以发射彩色光中的任意一种光和/或白色光。
用于覆盖发光元件LD中的每个的上表面的一部分的第二绝缘层INS2可以设置在发光元件LD上。因此，发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。第二绝缘层INS2可包括由无机材料形成的无机绝缘层，并且使在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中对准的发光元件LD中的每个固定。
第三绝缘层INS3可以设置在第二绝缘层INS2上。第三绝缘层INS3可以设置在第二绝缘层INS2上并覆盖第二绝缘层INS2，同时允许发光元件LD中的每个的相对端EP1和EP2暴露于外部。在实施方式中，第三绝缘层INS3可包括由有机材料形成的有机绝缘层，并且保持发光元件LD的形状。
第一绝缘层INS1可以设置在发光元件LD中的每个之下。第一绝缘层INS1可以填充至钝化层PSV与发光元件LD中的每个之间的空间中，以稳定地支承发光元件LD并防止发光元件LD从钝化层PSV移除。第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。尽管在本公开的实施方式中，第一绝缘层INS1可以由在保护发光元件LD免受像素电路层PCL影响方面具有优势的无机绝缘层形成，但是本公开不限于此。在实施方式中，第一绝缘层INS1可以由在使发光元件LD的支承表面的平坦化方面具有优势的有机绝缘层形成。
设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中的第一电极REL1和设置在相应子像素的第二区域SA中的第一电极REL1可以设置成与发光元件LD中的每个的相对端EP1和EP2中的一端相邻，并且通过第一接触电极CNE1电连接至发光元件LD中的每个。
如上所述，设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中的第一电极REL1和设置在第二区域SA中的第一电极REL1可以通过第一封盖层CPL1彼此电连接和/或物理连接。因此，可以施加至设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中的第一电极REL1的第一晶体管T1的信号可以通过第一封盖层CPL1和第一接触电极CNE1传输至设置在相应子像素的第一区域FA和第二区域SA中的发光元件LD中每个。
设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA和第二区域SA中的第二电极REL2可以设置成与发光元件LD中的每个的相对端EP1和EP2中的另一端相邻，并且通过第二接触电极CNE2电连接至发光元件LD中的每个。
如上所述，设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA和第二区域SA中的第二电极REL2可以通过第二封盖层CPL2彼此电连接和/或物理连接。因此，可以施加至第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二封盖层CPL2的第二驱动电源VSS的电压可以通过第二电极REL2和第二接触电极CNE2传输至设置在相应子像素的第一区域FA和第二区域SA中的发光元件LD中的每个。
第一接触电极CNE1可以设置在第一电极REL1上，以将第一电极REL1与发光元件LD中的每个的相对端EP1和EP2中的一端可靠地电连接和/或可靠地物理连接。
第一接触电极CNE1可以由透明导电材料形成，以允许从发光元件LD中的每个发射并且由第一电极REL1在显示设备的显示方向上反射的光在显示方向上无损耗地行进。第一接触电极CNE1可以覆盖第一电极REL1并与第一电极REL1重叠。此外，第一接触电极CNE1可以覆盖发光元件LD中的每个的相对端EP1和EP2中的一端，并且与该一端重叠。
在本公开的实施方式中，第一接触电极CNE1可以设置成从每个子像素的第一区域FA延伸至第二区域SA的棒的形式，但是本公开不限于此。在实施方式中，第一接触电极CNE1可被划分至第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA和第二区域SA中，并且设置成覆盖相应的第一电极REL1的形状。
在其中将第一接触电极CNE1设置成从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至第二区域SA的形状的情况下，第一接触电极CNE1可以与第一封盖层CPL1重叠。
用于覆盖第一接触电极CNE1的第四绝缘层INS4可以设置在第一接触电极CNE1上。第四绝缘层INS4可以防止第一接触电极CNE1暴露于外部，从而防止第一接触电极CNE1被腐蚀。
第四绝缘层INS4可包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。尽管第四绝缘层INS4可以具有如附图中所示的单层结构，但是本公开不限于此。在实施方式中，第四绝缘层INS4可以由多个层形成。在其中第四绝缘层INS4具有多层结构的情况下，第四绝缘层INS4可以具有通过交替堆叠多个无机绝缘层和多个有机绝缘层而形成的结构。例如，第四绝缘层INS4可以具有通过依次堆叠第一无机绝缘层、有机绝缘层和第二无机绝缘层而形成的结构。
第二接触电极CNE2可以设置在第二电极REL2上，以将第二电极REL2与发光元件LD中的每个的相对端EP1和EP2中的另一端可靠地电连接和/或可靠地物理连接。
第二接触电极CNE2可包括与第一接触电极CNE1的材料相同的材料。第二接触电极CNE2可以覆盖第二电极REL2并与第二电极REL2重叠。此外，第二接触电极CNE2可以覆盖发光元件LD中的每个的相对端EP1和EP2中的另一端，并且与该另一端重叠。
在本公开的实施方式中，第二接触电极CNE2可以设置成从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至第二区域SA的棒的形式，但是本公开不限于此。在实施方式中，第二接触电极CNE2可以设置成与设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中的第二电极REL2重叠，并且与设置在相应子像素的第二区域SA中的第二电极REL2重叠，使得第二接触电极CNE2的部分可以通过每个子像素的区域彼此间隔开。
在其中第二接触电极CNE2设置成从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至第二区域SA的形状的情况下，第二接触电极CNE2可以与第二封盖层CPL2重叠。
用于覆盖第二接触电极CNE2的第五绝缘层INS5可以设置在第二接触电极CNE2上。第五绝缘层INS5可以防止第二接触电极CNE2暴露于外部，从而防止第二接触电极CNE2被腐蚀。第五绝缘层INS5可以由无机绝缘层或有机绝缘层形成。
外涂层OC可以设置在第五绝缘层INS5上。外涂层OC可以是用于缓和由可以设置在外涂层之下的分隔壁PW、第一电极REL1和第二电极REL2、第一接触电极CNE1和第二接触电极CNE2等形成的台阶差的平坦化层。外涂层OC可以是设置成用于防止氧气、水等渗透至发光元件LD中的封装层。在一些实施方式中，可以省略外涂层OC。
如上所述，可以通过第一电极REL1和第二电极REL2将预定电压施加至在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA和第二区域SA中对准的发光元件LD中的每个的相对端EP1和EP2。因此，发光元件LD中的每个可以通过发光元件LD中的每个的有源层12中的电子-空穴对的复合而发射光。这里，有源层12可以发射具有从400nm至900nm的波长范围的光。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA可包括光穿过其的透射区域TA。在本公开的实施方式中，穿过透射区域TA的光可包括从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA和第二区域SA发射的光和/或引入至衬底SUB中的光。
透射区域TA可以是其中可以不设置每个子像素的显示元件层DPL的一些组件(例如，包括不透明导电金属的配置)的区域。这里，显示元件层DPL的一些组件可包括第一电极REL1和第二电极REL2，第一电极REL1和第二电极REL2包括具有预定反射率的不透明导电材料。即，透射区域TA可以是第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中的除了其中可以设置有第一电极REL1和第二电极REL2的区域之外的区域。换言之，可以以显示元件层DPL中的一些组件可以不设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中的方式来设置透射区域TA。
在实施方式中，第二区域SA中的透射区域TA可包括开口(未示出)，以允许光无损耗地穿过透射区域TA。在本公开的实施方式中，开口可以通过去除绝缘层的与第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA对应的至少一部分并去除用于光发射的至少一些组件来形成。例如，开口可以通过去除缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV等来形成。可以被去除以形成开口的绝缘层不限于前述示例的绝缘层。例如，可以去除包括在显示元件层DPL中的绝缘层中的一些。将参照图10和图11描述包括开口的透射区域TA。
如上所述，由于第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL可以集中地设置在相应子像素的特定区域中(例如，设置在第一区域FA中)，并且相应子像素的显示元件层DPL中的一些组件可以不设置在第二区域SA中，因此可以确保相应子像素的足够的孔径比。具体地，在其中根据本公开的实施方式的显示设备可以是透明显示设备的情况下，因为可以确保每个子像素的足够的孔径比，所以从衬底SUB的后表面和/或前表面引出的光的透射率可以增加。因此，可以提高透明显示设备的图像质量。
在本公开的实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的其中可以不设置像素电路层PCL的第二区域SA的透光率可以高于相应子像素的其中可以设置有像素电路层PCL的第一区域FA的透光率。此外，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA的其中可以不设置显示元件层DPL的至少一些组件的区域的透光率(例如，透射区域TA的透光率)可以高于第二区域SA的除了透射区域TA之外的剩余区域的透光率。
图7示意性地示出根据本公开的实施方式的显示设备，并且是对应于图4的线I-I'的剖视图。
除了第一接触电极和第二接触电极可以设置在相同的层上的事实之外，图7中示出的显示设备的配置可以大体等同于或类似于图5的显示设备的配置。
因此，关于图7的显示设备，以下描述将集中于与前述实施方式的描述的不同之处，以避免冗余的说明。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的参考标号将被用于指代相同的组件，并且相似的参考标号将被用于指代相似的组件。
参照图1a、图2、图4和图7，根据本公开的实施方式的显示设备可包括其上可以设置有多个像素PXL的衬底SUB。像素PXL中的每个可包括第一子像素SP1、第二子像素SP2和第三子像素SP3。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可包括发射光的发射区域EMA以及围绕发射区域EMA的外围设置的外围区域PPA。此外，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可包括其中可以设置有像素电路层PCL的第一区域FA以及与第一区域FA相邻的第二区域SA。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可包括衬底SUB、像素电路层PCL和显示元件层DPL。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL可包括设置在衬底SUB上的第一晶体管T1和第二晶体管T2与驱动电压线DVL以及包括第一接触孔CH1和第二接触孔CH2的钝化层PSV。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以设置在相应子像素的第一区域FA和第二区域SA中。第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可包括分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
第一电极REL1和第二电极REL2可以设置在相同的表面上并且彼此间隔开。第一电极REL1和第二电极REL2中的任意一个电极可以是阳极电极，并且另一个可以是阴极电极。第一电极REL1和第二电极REL2可包括具有预定反射率的导电材料，使得从发光元件LD中的每个发射的光可以在显示设备的显示方向上行进。
第一封盖层CPL1和第二封盖层CPL2中的每个可以设置在相应的电极上。具体地，第一封盖层CPL1可以设置在第一电极REL1上。第二封盖层CPL2可以设置在第二电极REL2上。第一封盖层CPL1和第二封盖层CPL2可以设置在相同的表面上并且彼此间隔开。
第一封盖层CPL1和第二封盖层CPL2各自可以设置成从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至第二区域SA的形状。第一区域FA的第一电极REL1和第二区域SA的第一电极REL1可以通过第一封盖层CPL1彼此电连接和/或物理连接。同样，第一区域FA的第二电极REL2和第二区域SA的第二电极REL2可以通过第二封盖层CPL2彼此电连接和/或物理连接。
在本公开的实施方式中，第一封盖层CPL1和第二封盖层CPL2可以由透明导电材料形成，以最小化从发光元件LD中的每个发射的光的损耗，并提高穿过第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA的光的透射率。
第一接触电极CNE1和第二接触电极CNE2各自可以设置在相应的电极上并且电连接和/或物理连接至相应的电极。例如，第一接触电极CNE1可以设置在第一电极REL1上并且与第一电极REL1电连接和/或物理连接。第二接触电极CNE2可以设置在第二电极REL2上并且与第二电极REL2电连接和/或物理连接。具体地，第一接触电极CNE1可以直接设置在第一封盖层CPL1上，并且与设置在第一封盖层CPL1之下的第一电极REL1电连接和/或物理连接。第二接触电极CNE2可以直接设置在第二封盖层CPL2上，并且与设置在第二封盖层CPL2之下的第二电极REL2电连接和/或物理连接。
在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以设置在相同的表面上，并且可以在第三绝缘层INS3上彼此间隔开预定的距离，并且因此彼此电分离和/或物理分离。换言之，第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上并通过相同的制造工艺形成。
用于覆盖第一接触电极CNE1和第二接触电极CNE2的第四绝缘层INS4可以设置在第一接触电极CNE1和第二接触电极CNE2上。第四绝缘层INS4可以与图5中示出的第五绝缘层INS5对应。第四绝缘层INS4可以防止第一接触电极CNE1和第二接触电极CNE2暴露于外部，从而防止第一接触电极CNE1和第二接触电极CNE2被腐蚀。
图8是示意性地示出根据本公开的实施方式的显示设备的一个像素的平面图。图9是沿图8的线II-II'截取的示意性剖视图。
除了显示元件层可以不设置在每个子像素的第二区域中的事实之外，图8和图9的显示设备的配置可以大体上等同于或者类似于图4和图5的显示设备的配置。
因此，为了避免冗余的说明，图8和图9的显示设备的描述将集中于与前述实施方式的描述的不同之处。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的参考标号将被用于指代相同的组件，并且相似的参考标号将被用于指代相似的组件。
参照附图1a、图2、图8和图9，根据本公开的实施方式的显示设备可包括其上可以设置有多个像素PXL的衬底SUB。像素PXL中的每个可包括第一子像素SP1、第二子像素SP2和第三子像素SP3。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可包括发射光的发射区域EMA以及围绕发射区域EMA的外围设置的外围区域PPA。此外，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可包括其中可以设置有像素电路层PCL的第一区域FA以及与第一区域FA相邻的第二区域SA。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可包括衬底SUB、像素电路层PCL和显示元件层DPL。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL可以设置在相应子像素的第一区域FA中，并且包括设置在衬底SUB上的第一晶体管T1和第二晶体管T2与驱动电压线DVL以及包括第一接触孔CH1和第二接触孔CH2的钝化层PSV。每个子像素的像素电路层PCL还可包括设置在第一晶体管T1和第二晶体管T2中的每个与衬底SUB之间的遮光图案SDL。
在本公开的实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以设置在相应子像素的第一区域FA中。具体地，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以设置在相应子像素的第一区域FA的像素电路层PCL上。换言之，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以与相应子像素的像素电路层PCL重叠。在其中第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以仅设置在相应子像素的第一区域FA中的情况下，相应子像素的发射区域EMA可以对应于第一区域FA。
为了说明，将描述第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA，并且将描述相应子像素的第二区域SA。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中的显示元件层DPL可包括分隔壁PW、连接线CNL、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2以及第一接触电极CNE1和第二接触电极CNE2。
连接线CNL可以在第一方向DR1(例如，“水平方向”)上延伸。连接线CNL可以公共设置于第一子像素SP1、第二子像素SP2和第三子像素SP3。因此，第一子像素SP1、第二子像素SP2和第三子像素SP3可以共同连接至连接线CNL。连接线CNL可以设置在与第二电极REL2的层相同的层上，并且包括与第二电极REL2的材料相同的材料。具体地，连接线CNL和第二电极REL2可以一体地设置并且彼此电连接和/或物理连接。在其中第二电极REL2和连接线CNL可以彼此一体地形成和/或设置的情况下，连接线CNL可以被视为第二电极REL2的一个区域。
连接线CNL可以通过钝化层PSV的第二接触孔CH2连接至设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的外围区域PPA中的驱动电压线DVL。因此，可以施加至驱动电压线DVL的第二驱动电源(参照图3a的VSS)的电压可以传输至连接线CNL。
第一电极REL1和第二电极REL2可以设置在分隔壁PW上，并且彼此间隔开。第一电极REL1可以通过钝化层PSV的第一接触孔CH1电连接至像素电路层PCL的第一晶体管T1。因此，施加至第一晶体管T1的信号可以传输至第一电极REL1。第二电极REL2可以与连接线CNL一体地设置，并且与连接线CNL电连接和/或物理连接。因此，可以施加至连接线CNL的第二驱动电源VSS的电压可以传输至第二电极REL2。
第一电极REL1和第二电极REL2可以用作用于在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中对准发光元件LD的对准电极。此外，在发光元件LD已经对准之后，第一电极REL1和第二电极REL2可以用作用于驱动发光元件LD的驱动电极。
第一封盖层CPL1可以设置在第一电极REL1上并且与第一电极REL1电连接和/或物理连接。第二封盖层CPL2可以设置在第二电极REL2上并且与第二电极REL2电连接和/或物理连接。在本公开的实施方式中，第一封盖层CPL1和第二封盖层CPL2可以仅设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中，但是本公开不限于此。在实施方式中，第一封盖层CPL1和第二封盖层CPL2各自可以设置成从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至相应子像素的第二区域SA的形状。
第一接触电极CNE1可以设置在第一电极REL1和发光元件LD中的每个的相对端EP1和EP2中的一端上，以将发光元件LD中的每个的一端与第一电极REL1电连接和/或物理连接。第二接触电极CNE2可以设置在第二电极REL2和发光元件LD中的每个的相对端EP1和EP2中的另一端上，以将发光元件LD中的每个的另一端与第二电极REL2电连接和/或物理连接。
在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以仅设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中，但是本公开不限于此。在实施方式中，第一接触电极CNE1和第二接触电极CNE2各自可以设置成从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至相应子像素的第二区域SA的形状。
包括显示元件层DPL的第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA可包括从其可以发射光的发射区域EMA。
接下来，将描述第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA。
衬底SUB、包括在像素电路层PCL中的绝缘层和包括在显示元件层DPL中的绝缘层可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中。具体地，衬底SUB、缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV、第五绝缘层INS5和外涂层OC可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中。然而，包括在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中的层不限于附图中示出的层。例如，可以省略包括在第二区域SA中的层中的一些，并且还可以设置其它层。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA可包括光穿过其的透射区域TA。透射区域TA可以是其中可以不设置包括在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL中的第一电极REL1和第二电极REL2的区域，并且可以是可以不从其发射光的区域。
在本公开的实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的透射区域TA可以对应于相应子像素的第二区域SA。换言之，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的透射区域TA可以具有与相应子像素的第二区域SA的表面面积(或尺寸)相同的表面面积(或尺寸)。
如上所述，在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的特定区域(即，第一区域FA)中，可以设置有相应子像素的像素电路层PCL和显示元件层DPL，并且用于光发射的组件(例如，显示元件层DPL)可以不设置在第二区域SA中。因此，可以进一步增加相应子像素的透射区域TA。因此，可以增加第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的孔径比，并且可以增加相应子像素的透光率。
图10是示意性地示出根据本公开的实施方式的显示设备的一个像素的平面图。图11是沿图10的线III-III'截取的示意性剖视图。
除了连接线可以与第二封盖层一体地设置以及包括在第二区域中的透射区域包括开口的事实之外，图10和图11的显示设备的配置可以大体上等同于或类似于图8和图9的显示设备的配置。
因此，为了避免冗余的说明，图10和图11的显示设备的描述将集中于与前述实施方式的描述的不同之处。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的参考标号将被用于指代相同的组件，并且相似的参考标号将被用于指代相似的组件。
参照图1a、图2、图10和图11，根据本公开的实施方式的显示设备可包括其上可以设置有多个像素PXL的衬底SUB。每个像素PXL可包括第一子像素SP1、第二子像素SP2和第三子像素SP3。
此外，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可包括其中可以设置有像素电路层PCL和显示元件层DPL的第一区域FA以及与第一区域FA相邻的第二区域SA。在本公开的实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以设置在相应子像素的第一区域FA中的像素电路层PCL上。换言之，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以与相应子像素的像素电路层PCL重叠。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中的显示元件层DPL可包括分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、连接线CNL以及第一接触电极CNE1和第二接触电极CNE2。
连接线CNL可以在第一方向DR1(例如，“水平方向”)上延伸。连接线CNL可以公共设置于第一子像素SP1、第二子像素SP2和第三子像素SP3。因此，第一子像素SP1、第二子像素SP2和第三子像素SP3可以共同连接至连接线CNL。
在本公开的实施方式中，连接线CNL可以设置在与第二封盖层CPL2的层相同的层上，并且包括与第二封盖层CPL2的材料相同的材料。具体地，连接线CNL和第二封盖层CPL2可以一体地设置并且彼此电连接和/或物理连接。在其中第二封盖层CPL2和连接线CNL可以一体地形成和/或设置的情况下，连接线CNL可以被视为第二封盖层CPL2的一个区域。
连接线CNL可以通过钝化层PSV的第二接触孔CH2连接至设置在每个子像素的外围区域PPA上的驱动电压线DVL。因此，可以施加至驱动电压线DVL的第二驱动电源(参照图3a的VSS)的电压可以传输至连接线CNL。如上所述，由于连接线CNL可以与第二封盖层CPL2一体地设置，因此可以施加至连接线CNL的第二驱动电源VSS的电压可以传输至第二封盖层CPL2。
第一封盖层CPL1可以设置在第一电极REL1上并且与第一电极REL1电连接和/或物理连接。在本公开的实施方式中，第一封盖层CPL1可以仅设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中，但是本公开不限于此。在实施方式中，第一封盖层CPL1可以设置成从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至相应子像素的第二区域SA的形状。
第二封盖层CPL2可以设置在第二电极REL2上并且与第二电极REL2电连接和/或物理连接。在本公开的实施方式中，第二封盖层CPL2可以仅设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中，但是本公开不限于此。在实施方式中，第二封盖层CPL2可以设置成从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA延伸至相应子像素的第二区域SA的形状。在本公开的实施方式中，由于第二封盖层CPL2与第二电极REL2电连接和/或物理连接，所以可以施加至第二封盖层CPL2的第二驱动电源VSS的电压可以传输至第二电极REL2。
在本公开的实施方式中，第一封盖层CPL1和第二封盖层CPL2可以由透明导电材料形成，以最小化从发光元件LD中的每个发射的光的损耗，并增加穿过第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA的光的透射率。由于第二封盖层CPL2与连接线CNL可以一体地设置，所以连接线CNL也可以由透明导电材料形成。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA可包括光穿过其的透射区域TA。在本公开的实施方式中，透射区域TA可以是其中可以不设置第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL的一些组件(例如，第一电极REL1和第二电极REL2)的区域，并且可以是光可以不从其发射的区域。第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的透射区域TA可以具有与相应子像素的第二区域SA的表面面积(或尺寸)相同的表面面积(或尺寸)。
开口OPN可以设置在包括在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中的透射区域TA中。开口OPN可以通过去除设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中的绝缘层的至少一部分并去除显示元件层DPL的用于光发射的组件来形成。例如，可以通过从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA去除层间绝缘层ILD和钝化层PSV来形成开口OPN。然而，可以被去除以形成开口OPN的组件不限于前述示例。例如，也可以去除栅极绝缘层GI或缓冲层BFL。
在其中开口OPN可以形成在透射区域TA中的情况下，外涂层OC可以设置成使得开口OPN可以填充有外涂层OC。外涂层OC可以由透明材料形成，以最小化穿过开口OPN的光的损耗。
由于开口OPN可以形成在包括在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中的透射区域TA中，所以引入至衬底SUB的后表面和/或前表面的光可以穿过开口OPN而没有由于干涉等引起的光学损耗。因此，可以进一步增加第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中的孔径比。
如上所述，在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的特定区域(即，第一区域FA)中，可以设置有相应子像素的像素电路层PCL和显示元件层DPL，并且显示元件层DPL可以不设置在第二区域SA中。因此，可以进一步增加相应子像素的透射区域TA。因此，可以增加第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的孔径比，并且可以增加相应子像素的透光率。
此外，由于开口OPN可以形成在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中，所以引入至第二区域SA上的衬底SUB的后表面和/或前表面的光可以无光学损耗地穿过开口OPN，使得可以进一步增加相应子像素的透光率。
图12是示意性地示出根据本公开的实施方式的显示设备的一个像素的平面图。图13是沿图12的线IV-IV'截取的剖视图。
除了每个子像素的显示元件层可以设置在第二区域的至少一部分中的事实之外，图12和图13的显示设备的配置可以大体上等同于或类似于图4和图5的显示设备的配置。
因此，为了避免冗余的说明，图12和图13的显示设备的描述将集中于与前述实施方式的描述的不同之处。在本公开的实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的参考标号将被用于指代相同的组件，并且相似的参考标号将被用于指代相似的组件。
参照图1a、图2、图12和图13，根据本公开的实施方式的显示设备可包括其上可以设置有多个像素PXL的衬底SUB。每个像素PXL可包括第一子像素SP1、第二子像素SP2和第三子像素SP3。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可包括第一区域FA和与第一区域FA相邻的第二区域SA。
在本公开的实施方式中，在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中，可以设置有相应子像素的像素电路层PCL。显示元件层DPL可以设置在相应子像素的第二区域SA中。
为了说明，将描述第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA，并且将描述相应子像素的第二区域SA。
在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中，像素电路层PCL可包括设置在衬底SUB上的第一晶体管T1和第二晶体管T2、虚设图案DMP、驱动电压线DVL和钝化层PSV。像素电路层PCL还可包括设置在第一晶体管T1和第二晶体管T2中的每个与衬底SUB之间的遮光图案SDL。
第一晶体管T1和第二晶体管T2中的每个可包括半导体层SCL、栅电极GE、源电极SE和漏电极DE。
虚设图案DMP可以设置在与第一晶体管T1的漏电极DE的层相同的层上，并且包括与漏电极DE的材料相同的材料。具体地，虚设图案DMP可以与第一晶体管T1的漏电极DE一体地设置，并且与第一晶体管T1的漏电极DE电连接和/或物理连接。在其中第一晶体管T1的漏电极DE和虚设图案DMP可以一体地形成和/或设置的情况下，虚设图案DMP可以被视为第一晶体管T1的漏电极DE的一个区域。
虚设图案DMP可以从第一晶体管T1的漏电极DE延伸至第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA。具体地，在本公开的实施方式中，虚设图案DMP可以延伸至第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA，并且通过钝化层PSV的第一接触孔CH1电连接至设置在相应子像素的第二区域SA中的显示元件层DPL。
驱动电压线DVL可以在第二方向DR2(例如，“竖直方向”)上从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的外围区域PPA延伸。在本公开的实施方式中，驱动电压线DVL可包括在与第二方向DR2相交的第一方向DR1(例如，“水平方向”)上从驱动电压线DVL延伸的附加导电图案ACP。
驱动电压线DVL和附加导电图案ACP可以设置在相同的层上并包括相同的材料。具体地，驱动电压线DVL和附加导电图案ACP可以一体地设置并且彼此电连接和/或物理连接。在其中驱动电压线DVL和附加导电图案ACP可以一体形成和/或设置的情况下，附加导电图案ACP可以被视为驱动电压线DVL的一个区域。然而，本公开不限于此。在实施方式中，驱动电压线DVL和附加导电图案ACP可以单独地形成，并且可以通过未示出的接触孔或通孔彼此电连接。
在本公开的实施方式中，附加导电图案ACP可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中。附加导电图案ACP可以通过钝化层PSV的第二接触孔CH2与设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中的显示元件层DPL的第二电极REL2电连接。如上所述，由于附加导电图案ACP与驱动电压线DVL可以一体地设置，所以可以施加至驱动电压线DVL的第二驱动电源(参照图3a的VSS)的电压可以通过附加导电图案ACP传输至第二电极REL2。
钝化层PSV可以覆盖第一晶体管T1和第二晶体管T2、虚设图案DMP、驱动电压线DVL和附加导电图案ACP，并且在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA和第二区域SA中设置在衬底SUB上。在本公开的实施方式中，钝化层PSV的第一接触孔CH1和第二接触孔CH2中的每个可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中，但是本公开不限于此。在实施方式中，钝化层PSV的第一接触孔CH1和第二接触孔CH2可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第一区域FA中。
接下来，将描述第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中的显示元件层DPL可包括分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
第一电极REL1和第二电极REL2可以设置在相同的表面上并且彼此间隔开。第一电极REL1可以通过钝化层PSV的第一接触孔CH1和虚设图案DMP电连接至包括在第一区域FA的像素电路层PCL中的第一晶体管T1的漏电极DE。因此，施加至第一晶体管T1的信号可以传输至第一电极REL1，并且最终被供应至每个发光元件LD的相对端EP1和EP2中的一端。第二电极REL2可以通过钝化层PSV的第二接触孔CH2和附加导电图案ACP电连接至驱动电压线DVL。因此，可以施加至驱动电压线DVL的第二驱动电源VSS的电压可以传输至第二电极REL2，并且最终被供应至每个发光元件LD的相对端EP1和EP2中的另一端。
第一封盖层CPL1可以设置在第一电极REL1上并且与第一电极REL1电连接和/或物理连接。第二封盖层CPL2可以设置在第二电极REL2上并且与第二电极REL2电连接和/或物理连接。在本公开的实施方式中，第一封盖层CPL1和第二封盖层CPL2可以仅设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中，但是本公开不限于此。在实施方式中，第一封盖层CPL1和第二封盖层CPL2各自可以设置成从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA延伸至相应子像素的第一区域FA的形状。
第一接触电极CNE1可以设置在第一电极REL1和发光元件LD中的每个的相对端EP1和EP2中的一端上，以将发光元件LD中的每个的一端与第一电极REL1电连接和/或物理连接。第二接触电极CNE2可以设置在第二电极REL2和发光元件LD中的每个的相对端EP1和EP2中的另一端上，以将发光元件LD中的每个的另一端与第二电极REL2电连接和/或物理连接。
在本公开的实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA可以划分为第2-1区域SA_1和第2-2区域SA_2。第2-1区域SA_1可以是其中可以设置有包括用于光发射的组件的显示元件层DPL的区域。第2-2区域SA_2可以是其中可以不设置显示元件层DPL的区域。第2-1区域SA_1和第2-2区域SA_2中的每个可包括光穿过其的透射区域TA。
透射区域TA可以是其中显示元件层DPL的第一电极REL1和第二电极REL2可以不设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中的区域，并且可以是可以不从其发射光的区域。透射区域TA可以以这样的方式设置：其中显示元件层DPL的一些组件可以不设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的第二区域SA中，或者显示元件层DPL的所有组件可以不设置在第二区域SA中。
如上所述，由于第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL可以设置在相应子像素的第一区域FA中，并且相应子像素的显示元件层DPL可以不设置在第二区域SA的一部分中(例如，不设置在第2-2区域SA_2中)，所以可以确保相应子像素的足够的孔径比。具体地，在其中根据本公开的实施方式的显示设备是透明显示设备的情况下，由于可以确保每个子像素的足够的孔径比，因此可以增加从衬底SUB的后表面引出的光的透射率。因此，可以增强透明显示设备的图像质量。
图14和图15示出图4的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
因此，为了避免冗余的说明，图14和图15的第一子像素的描述将集中于与前述实施方式的描述的不同之处。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的参考标号将被用于指代相同的组件，并且相似的参考标号将被用于指代相似的组件。
为了示出，图14和图15仅示出驱动电压线、分隔壁、第一电极和第二电极、第一封盖层和第二封盖层以及连接线。
此外，为了说明，在图14和图15中省略连接至第一电极的晶体管和连接至晶体管的信号线的图示。
参照图1a、图2、图4、图14和图15，第一子像素SP1可包括其中可以设置有像素电路层(参照图5的PCL)的第一区域FA以及与第一区域FA相邻的第二区域SA。在本公开的实施方式中，第二区域SA可包括第2-1区域SA_1和第2-2区域SA_2。
第一子像素SP1可包括衬底SUB、像素电路层PCL和显示元件层DPL(参照图5)。
像素电路层PCL可以设置在第一子像素SP1的第一区域FA中。显示元件层DPL可以设置在第一子像素SP1的第一区域FA和第二区域SA中的每个中。
在第一区域FA中，显示元件层DPL可以设置在像素电路层PCL上，并且与像素电路层PCL重叠。设置在第一区域FA中的显示元件层DPL可包括分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、连接线CNL、第一桥接图案BRP1和第二桥接图案BRP2等。此外，尽管未示出，但是在第一区域FA中，显示元件层DPL还可包括设置在第一电极REL1和第二电极REL2之间的多个发光元件LD、设置在第一电极REL1上的第一接触电极(参照图5的CNE1)以及设置在第二电极REL2上的第二接触电极(参照图5的CNE2)。
第一电极REL1和第二电极REL2各自可以设置在分隔壁PW上，并且可以彼此间隔开。
第一电极REL1可以连接至第一桥接图案BRP1。例如，第一电极REL1可以与第一桥接图案BRP1一体地设置，并且与第一桥接图案BRP1电连接和/或物理连接。第一电极REL1可包括在第二方向DR2(例如，“竖直方向”)上从第一桥接图案BRP1分支的第1-1电极REL1_1和第1-2电极REL1_2。在其中第一电极REL1和第一桥接图案BRP1可以彼此一体地形成和/或设置的情况下，第一桥接图案BRP1可以被视为第一电极REL1的一个区域。然而，本公开不限于此。例如，在一些实施方式中，第一电极REL1和第一桥接图案BRP1可以彼此单独地形成，并且通过未示出的接触孔、通孔等彼此电连接。
在本公开的实施方式中，第一桥接图案BRP1可以在与第二方向DR2相交的第一方向DR1上在第一子像素SP1中延伸。第一桥接图案BRP1可以仅设置在第一子像素SP1中，以便独立于与其相邻的子像素来驱动第一子像素SP1。第一桥接图案BRP1可以通过钝化层PSV的第一接触孔CH1电连接至包括在第一区域FA的像素电路层PCL中的第一晶体管(参照图5的T1)。由于第一桥接图案BRP1与第一电极REL1可以一体地设置，所以施加至第一晶体管T1的信号可以通过第一桥接图案BRP1传输至第一电极REL1。
第二电极REL2可包括彼此间隔开的第2-1电极REL2_1和第2-2电极REL2_2，且在第2-1电极REL2_1和第2-2电极REL2_2之间插置有第1-2电极REL1_2。第2-1电极REL2_1和第2-2电极REL2_2可以在第一子像素SP1的第一区域FA中在第二方向DR2上延伸。第二电极REL2可以电连接和/或物理连接至与第二封盖层CPL2可以一体地设置的连接线CNL。
第一封盖层CPL1可以连接至第二桥接图案BRP2。例如，第一封盖层CPL1可以与第二桥接图案BRP2一体地设置，并且与第二桥接图案BRP2电连接和/或物理连接。在其中第一封盖层CPL1和第二桥接图案BRP2可以彼此一体地形成和/或设置的情况下，第二桥接图案BRP2可以被视为第一封盖层CPL1的一个区域。然而，本公开不限于此。例如，在一些实施方式中，第一封盖层CPL1和第二桥接图案BRP2可以彼此单独地形成，并且通过未示出的接触孔、通孔等彼此电连接。
第一封盖层CPL1可包括在第二方向DR2上从第二桥接图案BRP2分支的第1-1封盖层CPL1_1和第1-2封盖层CPL1_2。第1-1封盖层CPL1_1可以设置在第1-1电极REL1_1上。第1-2封盖层CPL1_2可以设置在第1-2电极REL1_2上。
第二桥接图案BRP2可以在第一子像素SP1中在第一方向DR1上延伸。第二桥接图案BRP2可以设置在第一桥接图案BRP1上并且与第一桥接图案BRP1电连接和/或物理连接。在平面图中，第二桥接图案BRP2可以与第一桥接图案BRP1重叠。在实施方式中，可以省略第二桥接图案BRP2。在其中省略第二桥接图案BRP2的情况下，第1-1封盖层CPL1_1和第1-2封盖层CPL1_2可以彼此间隔开，并且彼此电分离和/或物理分离。
第二封盖层CPL2可以连接至连接线CNL。例如，第二封盖层CPL2可以与连接线CNL一体地设置，并且与连接线CNL电连接和/或物理连接。在第二封盖层CPL2和连接线CNL可以一体地形成和/或设置的情况下，连接线CNL可以被视为第二封盖层CPL2的一个区域。然而，本公开不限于此。例如，在一些实施方式中，第二封盖层CPL2和连接线CNL可以彼此单独地形成，并且通过未示出的接触孔、通孔等彼此电连接。
第二封盖层CPL2可包括在第二方向DR2上从连接线CNL分支的第2-1封盖层CPL2_1和第2-2封盖层CPL2_2。第2-1封盖层CPL2_1可以设置在第2-1电极REL2_1上。第2-2封盖层CPL2_2可以设置在第2-2电极REL2_2上。
连接线CNL可以在与第一桥接图案BRP1和第二桥接图案BRP2延伸的方向平行的方向上延伸。连接线CNL可以设置在与第二封盖层CPL2的层相同的层上，并且包括与第二封盖层CPL2的材料相同的材料。连接线CNL可以通过钝化层PSV的第二接触孔CH2连接至第一子像素SP1的驱动电压线DVL。因此，可以施加至驱动电压线DVL的第二驱动电源(参照图3a的VSS)的电压可以传输至连接线CNL。
显示元件层DPL可以仅设置在第二区域SA的一部分中。例如，显示元件层DPL可以仅设置在第二区域SA的第2-1区域SA_1中，并且可以不设置在第二区域SA的第2-2区域SA_2中。在本公开的实施方式中，如图14中所示，第2-2区域SA_2可以是可以其中不设置显示元件层DPL的区域，并且第2-2区域SA_2可以设置在第一区域FA和第2-1区域SA_1之间。然而，本公开不限于此。在实施方式中，如图15中所示，第2-2区域SA_2可以与第一区域FA间隔开，且在它们之间插置有第2-1区域SA_1。
由于设置在第2-1区域SA_1中的显示元件层DPL具有与设置在第一区域FA中的显示元件层DPL的配置相同的配置，因此设置在第一区域FA中的显示元件层DPL的描述将代替设置在第2-1区域SA_1中的显示元件层DPL的描述。
在本公开的实施方式中，设置在第一区域FA上的第一电极REL1和设置在第2-1区域SA_1上的第一电极REL1可以电连接至相同的晶体管，例如，设置在第一区域FA中的像素电路层PCL的第一晶体管T1。
第2-2区域SA_2可以是其中可以不设置显示元件层DPL的区域，并且可包括光穿过其的透射区域TA。透射区域TA可以是其中可以不设置显示元件层DPL的一些组件(例如，第一电极REL1和第二电极REL2)的区域，并且可以是可以不从其发射光的区域。如图14中所示，透射区域TA可以设置成与第一子像素SP1的中央区域对应，但是本公开不限于此。在实施方式中，如图15中所示，透射区域TA可以设置成与第一子像素SP1的下区域对应。在本公开的实施方式中，可以根据第一子像素SP1的第2-2区域SA_2来确定透射区域TA的位置。
在本公开的实施方式中，透射区域TA可以具有与第2-2区域SA_2的表面面积(或尺寸)相同的表面面积(或尺寸)，或者具有比第2-2区域SA_2的表面面积更大的表面面积。透射区域TA可以以显示元件层DPL的所有组件可以不设置在第2-2区域SA_2中的方式设置。然而，本公开不限于此。在实施方式中，透射区域TA可以以显示元件层DPL的一些组件可以不设置在第2-2区域SA_2中的方式设置。
如上所述，在第一子像素SP1的第一区域FA中，可以设置相应子像素的像素电路层PCL和显示元件层DPL，并且显示元件层DPL可以不设置在第一子像素SP1的第2-2区域SA_2中。因此，可以进一步增加第一子像素SP1的孔径比。
图16示出图14的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
为了避免冗余的说明，图16的第一子像素的描述将集中于与前述实施方式的描述的不同之处。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的参考标号将被用于指代相同的组件，并且相似的参考标号将被用于指代相似的组件。
为了示出，图16仅示出驱动电压线、分隔壁、第一电极和第二电极、第一封盖层和第二封盖层以及连接线。
此外，为了说明，在图16中省略连接至第一电极的晶体管和连接至晶体管的信号线的图示。
参照图1a、图2、图14和图16，第一子像素SP1可包括第一区域FA和与第一区域FA相邻的第二区域SA。第一子像素SP1可包括衬底SUB、像素电路层(参照图5的PCL)和显示元件层(参照图5的DPL)。
像素电路层PCL和显示元件层DPL可以设置在第一子像素SP1的第一区域FA中。在其中显示元件层DPL设置在第一区域FA中的情况下，显示元件层DPL可以设置在第一子像素SP1的像素电路层PCL上并且与像素电路层PCL重叠。仅显示元件层DPL可以设置在第一子像素SP1的第二区域SA中。
可以分别设置在第一区域FA和第二区域SA中的显示元件层DPL可以具有相同的配置。在本公开的实施方式中，显示元件层DPL可包括分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、连接线CNL、第一桥接图案BRP1和第二桥接图案BRP2等。
在本公开的实施方式中，设置在第一区域FA中的第一电极REL1和设置在第二区域SA中的第一电极REL1可以电连接至设置在第一区域FA中的像素电路层PCL的相同的晶体管，例如，第一晶体管(参照图5的T1)。
第二区域SA可包括光穿过其的透射区域TA。透射区域TA可以是其中可以不设置显示元件层DPL的一些组件(例如，可以由具有预定反射率的导电材料形成的第一电极REL1和第二电极REL2)的区域，并且可以是光可以不从其发射的区域。在本公开的实施方式中，透射区域TA可以以显示元件层DPL的一些组件可以不设置在第二区域SA中的方式设置。
如上所述，在其中第一子像素SP1的第二区域SA包括透射区域TA的情况下，可以增加第一子像素SP1的孔径比，并且可以增加透光率。
图17示出图8的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
为了避免冗余的说明，图17的第一子像素的描述将集中于与前述实施方式的描述的不同之处。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的参考标号将被用于指代相同的组件，并且相似的参考标号将被用于指代相似的组件。
为了示出，图17仅示出驱动电压线、分隔壁、第一电极和第二电极、第一封盖层和第二封盖层以及连接线。
此外，为了说明，在图17中省略连接至第一电极的晶体管和连接至晶体管的信号线的图示。
参照附图1a、图2、图8和图17，第一子像素SP1可包括其中可以设置有像素电路层(参照图5的PCL)的第一区域FA以及与第一区域FA相邻的第二区域SA。第一子像素SP1的显示元件层(参照图5的DPL)可以设置在第一区域FA和第二区域SA中的每个中。
在第一区域FA中，显示元件层DPL可包括分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、以及连接线CNL。在第二区域SA中，显示元件层DPL也可包括分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2以及连接线CNL。
在平面图中，设置在第一区域FA和第二区域SA中的每个中的显示元件层DPL可以设置在偏向于第一子像素SP1的一侧(例如，偏向于右侧)的位置处，但是本公开不限于此。在实施方式中，在平面图中，设置在第一区域FA和第二区域SA中的每个中的显示元件层DPL可以设置在偏向于第一子像素SP1的左侧或中央区域的位置处，但是本公开不限于此。
如上所述，在其中显示元件层DPL设置在偏向于第一子像素SP1的第二区域SA中的一些区域的位置处的情况下，还可以在第二区域SA的其它区域中(例如，在其中可以不设置显示元件层DPL的区域中)确保光穿过其的透射区域TA。因此，可以提高第一子像素SP1的孔径比，并且可以增加第一子像素SP1的透光率。
图18示出图4的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
为了示出，图18仅示出驱动电压线、分隔壁、第一电极和第二电极、第一封盖层和第二封盖层以及连接线。
此外，为了说明，在图18中省略连接至第一电极的晶体管和连接至晶体管的信号线的图示。
参照图1a、图2、图4和图18，第一子像素SP1可包括衬底SUB、像素电路层(参照图5的PCL)和显示元件层(参照图5的DPL)。第一子像素SP1可包括第一区域FA和第二区域SA。在本公开的实施方式中，第一区域FA可以是其中可以设置有像素电路层PCL的区域，并且第二区域SA可以是与第一区域FA相邻的区域。
像素电路层PCL和显示元件层DPL可以设置在第一区域FA中。
像素电路层PCL可包括设置在衬底SUB上的第一晶体管和第二晶体管(参照图5的T1和T2)、驱动电压线DVL以及包括第一接触孔CH1和第二接触孔CH2的钝化层(参照图5的PSV)。
显示元件层DPL可包括分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、连接线CNL等。此外，尽管未示出，但是显示元件层DPL还可包括在第一电极REL1和第二电极REL2之间对准的多个发光元件LD、设置在第一电极REL1上的第一接触电极CNE1以及设置在第二电极REL2上的第二接触电极CNE2。
分隔壁PW可以设置在钝化层PSV上，并且在平面图中在第二方向DR2(例如，“竖直方向”)上从第一子像素SP1的第一区域FA延伸至第二区域SA。
第一电极REL1和第二电极REL2各自可以设置在分隔壁PW上，并且可以彼此间隔开。在本公开的实施方式中，第一电极REL1和第二电极REL2各自可以设置成与分隔壁PW对应的形状。具体地，第一电极REL1和第二电极REL2中的每个可以具有在第二方向DR2上从第一子像素SP1的第一区域FA延伸至第二区域SA的棒形状。
第一电极REL1可以通过钝化层PSV的第一接触孔CH1电连接至像素电路层PCL的第一晶体管T1。第二电极REL2可以通过连接线CNL电连接至驱动电压线DVL。
第一封盖层CPL1可以设置在第一电极REL1上并且具有与第一电极REL1对应的形状。具体地，第一封盖层CPL1可以具有在第二方向DR2上从第一子像素SP1的第一区域FA延伸至第二区域SA的棒形状。第二封盖层CPL2可以设置在第二电极REL2上并且具有与第二电极REL2对应的形状。具体地，第二封盖层CPL2可以具有在第二方向DR2上从第一子像素SP1的第一区域FA延伸至第二区域SA的棒形状。
连接线CNL可以在与第二方向DR2相交的第一方向DR1(例如，“水平方向”)上延伸。连接线CNL可以设置在与第二封盖层CPL2的层相同的层上，并且包括与第二封盖层CPL2的材料相同的材料。具体地，连接线CNL和第二封盖层CPL2可以一体地设置并且彼此电连接和/或物理连接。在其中第二封盖层CPL2和连接线CNL可以一体地形成和/或设置的情况下，连接线CNL可以被视为第二封盖层CPL2的一个区域。
连接线CNL可以通过钝化层PSV的第二接触孔CH2连接至驱动电压线DVL。可以施加至驱动电压线DVL的第二驱动电源(图3a的VSS)的电压可以通过第二封盖层CPL2传输至第二电极REL2。
在本公开的实施方式中，在平面图中，设置在第一子像素SP1中的显示元件层DPL可以设置在偏向于第一子像素SP1的中央区域的位置处，但是本公开不限于此。在实施方式中，在平面图中，设置在第一子像素SP1中的显示元件层DPL可以设置在偏向于第一子像素SP1的右侧区域或左侧区域的位置处。
如上所述，在其中显示元件层DPL设置在偏向于第一子像素SP1的第一区域FA和第二区域SA中的一些区域的位置处的情况下，还可以在第二区域SA的其它区域中(例如，在其中可以不设置显示元件层DPL的区域中)确保光穿过其的透射区域TA。因此，可以提高第一子像素SP1的孔径比，并且可以增加第一子像素SP1的透光率。
在本公开的实施方式中，透射区域TA可包括可以设置在中央区域的相对侧上的左侧区域和右侧区域，其中显示元件层DPL可以设置在第一子像素SP1的第二区域SA中。然而，本公开不限于此。透射区域TA可包括第一子像素SP1的第二区域SA中的除了可以设置有显示元件层DPL的第一电极REL1和第二电极REL2的区域之外的所有剩余区域。
图19示出图18的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
除了第一子像素的第一电极包括第1-1电极和第1-2电极以及第1-1电极和第1-2电极可以与第一桥接图案一体地设置的事实之外，图19的第一子像素的配置可以大体上等同于或类似于图18的第一子像素的配置。
因此，为了避免冗余的说明，图19的第一子像素的描述将集中于与前述实施方式的描述的不同之处。在本公开的实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的参考标号将被用于指代相同的组件，并且相似的参考标号将被用于指代相似的组件。
为了示出，图19仅示出驱动电压线、分隔壁、第一电极和第二电极、第一封盖层和第二封盖层、连接线以及第一桥接图案和第二桥接图案。
此外，为了说明，在图19中省略连接至第一电极的晶体管和连接至晶体管的信号线的图示。
参照图1a、图2和图19，第一子像素SP1可包括衬底SUB、像素电路层(参照图5的PCL)和显示元件层(参照图5的DPL)。第一子像素SP1可包括第一区域FA和第二区域SA。在本公开的实施方式中，第一区域FA可以是其中可以设置有像素电路层PCL的区域，并且第二区域SA可以是与第一区域FA相邻的区域。
像素电路层PCL和显示元件层DPL可以设置在第一区域FA中。
第一区域FA中的显示元件层DPL可包括分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、第一桥接图案BRP1和第二桥接图案BRP2、连接线CNL等。尽管未在附图中直接示出，但是显示元件层DPL还可包括多个发光元件LD、第一接触电极(参照图5的CNE1)和第二接触电极(参照图5的CNE2)。
第一电极REL1可以连接至在第一方向DR1(例如，“水平方向”)上延伸的第一桥接图案BRP1。第一电极REL1可包括在与第一方向DR1相交的第二方向DR2上从第一桥接图案BRP1分支的第1-1电极REL1_1和第1-2电极REL1_2。第1-1电极REL1_1和第1-2电极REL1_2可以具有从第一子像素SP1的第一区域FA延伸至第二区域SA的棒形状。第1-1电极REL1_1和第1-2电极REL1_2可以与第一桥接图案BRP1一体地设置，并且电连接和/或物理连接至第一桥接图案BRP1。
第二电极REL2可以具有在第二方向DR2上从第一子像素SP1的第一区域FA延伸至第二区域SA的棒形状。第二电极REL2可以设置在第1-1电极REL1_1和第1-2电极REL1_2之间，并且与第1-1电极REL1_1和第1-2电极REL1_2中的每个间隔开。
在其中第一电极REL1和第二电极REL2各自具有上述配置的情况下，在发光元件LD可以在第一子像素SP1中对准的情况下，发光元件LD可以在第1-1电极REL1_1和第二电极REL2之间以及在第二电极REL2和第1-2电极REL1_2之间对准。由于第一电极REL1和第二电极REL2中的每个可以设置成从第一子像素SP1的第一区域FA延伸至第二区域SA的形状，所以发光元件LD可以遍及第一子像素SP1的第一区域FA和第二区域SA而均匀地对准。在第一子像素SP1中对准的发光元件LD的数量可以增加，使得可以提高从第一子像素SP1发射的光的强度。
在本公开的实施方式中，第一子像素SP1的第二区域SA可包括光穿过其的透射区域TA。透射区域TA可以以这样的方式设置：其中可以不设置阻止通过衬底SUB的后表面和/或前表面引出的光的透射的组件(例如，像素电路层PCL和显示元件层DPL)。
在本公开的实施方式中，在平面图中，显示元件层DPL可以设置在偏向于第一子像素SP1的一侧(例如，右侧区域)的位置处。在其中显示元件层DPL可以设置在偏向于第一子像素SP1中的特定区域的位置处的情况下，还可以在第一子像素SP1的其它区域中(例如，在其中可以不设置显示元件层DPL的区域中)确保透射区域TA。因此，可以提高第一子像素SP1的孔径比，并且可以增加第一子像素SP1的透光率。
图20示出图10的第一子像素的实施方式，并且是示意性地示出仅包括显示元件层的一些组件的第一子像素的平面图。
除了第一电极包括第1-1电极和第1-2电极的事实之外，图20的第一子像素的配置可以大体上等同于或类似于图10的第一子像素的配置。
因此，为了避免冗余的说明，图20的第一子像素的描述将集中于与前述实施方式的描述的不同之处。在本公开的实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的参考标号将被用于指代相同的组件，并且相似的参考标号将被用于指代相似的组件。
为了示出，图20仅示出驱动电压线、分隔壁、第一电极和第二电极、第一封盖层和第二封盖层、连接线以及第一桥接图案和第二桥接图案。
此外，为了说明，在图20中省略连接至第一电极的晶体管和连接至晶体管的信号线的图示。
参照图1a、图2、图10和图20，第一子像素SP1可包括像素电路层(参照图5的PCL)和显示元件层(参照图5的DPL)。第一子像素SP1可包括第一区域FA和第二区域SA。在本公开的实施方式中，第一区域FA可以是其中可以设置有像素电路层PCL的区域，并且第二区域SA可以是与第一区域FA相邻的区域。
像素电路层PCL和显示元件层DPL可以设置在第一区域FA中。像素电路层PCL和显示元件层DPL可以不设置在第二区域SA中。在第一区域FA中，显示元件层DPL可以设置在像素电路层PCL上，并且与像素电路层PCL重叠。
显示元件层DPL可包括分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、第一桥接图案BRP1和第二桥接图案BRP2、连接线CNL等。尽管未在附图中直接示出，但是显示元件层DPL还可包括多个发光元件LD、第一接触电极CNE1和第二接触电极CNE2。
第一电极REL1可以连接至第一桥接图案BRP1，并且包括在第二方向DR2(例如，“竖直方向”)上从第一桥接图案BRP1分支的第1-1电极REL1_1和第1-2电极REL1_2。在第一子像素SP1的第一区域FA中，第1-1电极REL1_1和第1-2电极REL1_2可以彼此间隔开，且在它们之间插置有第二电极REL2。
第1-1电极REL1_1、第1-2电极REL1_2和第一桥接图案BRP1可以一体地设置并且彼此电连接和/或物理连接。
第二电极REL2可以在第二方向DR2上设置在第一子像素SP1的第一区域FA中。第二电极REL2可以设置在第1-1电极REL1_1和第1-2电极REL1_2之间，并且与第1-1电极REL1_1和第1-2电极REL1_2中的每个间隔开。
在其中第一电极REL1和第二电极REL2可以仅设置在第一子像素SP1的第一区域FA中的情况下，在发光元件LD可以在第一子像素SP1中对准的情况下，发光元件LD可以在第1-1电极REL1_1和第二电极REL2之间以及在第二电极REL2和第1-2电极REL1_2之间对准。换言之，发光元件LD可以仅在第一子像素SP1的第一区域FA中对准。可以以可以不设置显示元件层DPL的方式设置的透射区域TA可以具有与第一子像素SP1的第二区域SA的表面面积(或尺寸)相同的表面面积(或尺寸)。换言之，第一子像素SP1的透射区域TA可以是第二区域SA。
如上所述，在第一子像素SP1中的每个的特定区域中(即，在第一区域FA中)，可以设置有第一子像素SP1的像素电路层PCL和显示元件层DPL，并且显示元件层DPL可以不设置在第二区域SA中。因此，可以进一步增加第一子像素SP1的透射区域TA。因此，可以提高第一子像素SP1的孔径比，并且可以增加第一子像素SP1的透光率。
尽管以上已经描述各种实施方式，但是本领域技术人员将理解，在不背离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，在本说明书中公开的实施方式仅用于说明目的，而非限制本公开的技术精神。本公开的范围应由包括其等同的所附权利要求限定。

Claims (16)

1.显示设备，包括：
衬底，包括显示区域和非显示区域；以及
多个像素，设置在所述显示区域中，并且所述多个像素中的每个包括多个子像素，
其中，所述多个子像素中的每个包括像素电路层和显示元件层，所述显示元件层包括发射光的至少一个发光元件，
所述显示元件层包括：
第一电极和第二电极，设置在相同的表面上并且彼此间隔开；
所述至少一个发光元件，设置在所述第一电极和所述第二电极之间；
第一接触电极，将所述至少一个发光元件的相对端中的一端电连接到所述第一电极；以及
第二接触电极，将所述至少一个发光元件的所述相对端中的剩余端电连接到所述第二电极，以及
所述多个子像素中的每个包括：
第一区域，在所述第一区域中设置有所述像素电路层；以及
第二区域，邻近于所述第一区域，所述第二区域包括透射区域，所述光和/或来自外部的外部光穿过所述透射区域，
其中，所述第一电极和所述第二电极设置在所述第一区域和所述第二区域中的每个中，
其中，设置在所述第一区域中的所述第一电极和设置在所述第二区域中的所述第一电极彼此间隔开，以及
其中，设置在所述第一区域中的所述第二电极和设置在所述第二区域中的所述第二电极彼此间隔开。
2.根据权利要求1所述的显示设备，其中，所述第二区域的透光率高于所述第一区域的透光率。
3.根据权利要求2所述的显示设备，其中，所述显示元件层包括：
第一封盖层，设置在所述第一电极上并电连接到所述第一电极；以及
第二封盖层，设置在所述第二电极上并电连接到所述第二电极，
其中，所述第一封盖层和所述第二封盖层由透明导电材料制成。
4.根据权利要求3所述的显示设备，其中，所述像素电路层包括：
至少一个晶体管，设置在所述衬底上并电连接至所述至少一个发光元件；
驱动电压线，设置在所述衬底上并从所述第一区域延伸至所述第二区域；以及
钝化层，设置在所述晶体管和所述驱动电压线之上。
5.根据权利要求4所述的显示设备，其中
在所述多个子像素中的每个中，所述第一封盖层从所述第一区域延伸至所述第二区域，并且将所述第一区域的所述第一电极电连接到所述第二区域的所述第一电极，以及
在所述多个子像素中的每个中，所述第二封盖层从所述第一区域延伸至所述第二区域，并且将所述第一区域的所述第二电极电联接到所述第二区域的所述第二电极。
6.根据权利要求4所述的显示设备，其中，所述显示元件层设置在所述第一区域中并与所述像素电路层重叠。
7.根据权利要求6所述的显示设备，其中，所述显示元件层还包括将所述驱动电压线电连接到所述第二电极的连接线。
8.根据权利要求7所述的显示设备，其中，所述连接线和所述第二封盖层彼此一体。
9.根据权利要求7所述的显示设备，其中，所述连接线和所述第二电极彼此一体。
10.根据权利要求4所述的显示设备，
其中，所述第二区域包括第2-1区域和与所述第2-1区域相邻的第2-2区域，在所述第2-1区域中设置有所述显示元件层，以及
所述显示元件层不设置在所述第2-2区域中。
11.根据权利要求10所述的显示设备，还包括将所述驱动电压线电连接到所述第二电极并设置在所述第二区域中的附加导电图案。
12.根据权利要求11所述的显示设备，其中，所述附加导电图案和所述驱动电压线彼此一体，并且所述附加导电图案通过穿过所述钝化层的接触孔电连接至所述第二电极。
13.根据权利要求4所述的显示设备，其中
在所述多个子像素中的每个的所述第一区域中设置有遮光层，以及
所述遮光层设置在所述衬底与所述晶体管之间。
14.根据权利要求13所述的显示设备，其中，所述遮光层阻挡来自所述衬底的后表面的光。
15.根据权利要求1所述的显示设备，其中，所述至少一个发光元件包括具有圆柱形或多棱柱形的形状并且具有微米级或纳米级尺寸的发光二极管。
16.显示设备，包括：
衬底，包括显示区域和非显示区域；以及
多个像素，设置在所述显示区域中，所述多个像素中的每个包括多个子像素，所述多个子像素中的每个包括彼此相邻的第一区域和第二区域，
其中，所述多个子像素中的每个包括设置在所述第一区域中的像素电路层和包括发射光的至少一个发光元件的显示元件层，
其中，所述显示元件层包括：
第一电极和第二电极，设置在所述第一区域和所述第二区域中的每个上，并且在每个相应区域中彼此间隔开；
所述至少一个发光元件，设置在所述第一区域和所述第二区域中的每个中的所述第一电极和所述第二电极之间，并且配置成发射所述光；
封盖层，设置在所述第一电极和所述第二电极中的每个上并且从所述第一区域延伸至所述第二区域；
第一接触电极，将在所述第一区域和所述第二区域中的每个中的所述至少一个发光元件的相对端中的一端电连接到所述第一电极；以及
第二接触电极，将在所述第一区域和所述第二区域中的每个中的所述至少一个发光元件的所述相对端中的剩余端电连接到所述第二电极，以及
所述第二区域包括透射区域，所述光和/或来自外部的外部光穿过所述透射区域，以及
其中，设置在所述第一区域中的所述第一电极和设置在所述第二区域中的所述第一电极彼此间隔开，以及
其中，设置在所述第一区域中的所述第二电极和设置在所述第二区域中的所述第二电极彼此间隔开。
CN201980067479.1A 2018-10-16 2019-04-15 显示设备 Active CN112913021B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180123414A KR102602621B1 (ko) 2018-10-16 2018-10-16 표시 장치
KR10-2018-0123414 2018-10-16
PCT/KR2019/004526 WO2020080624A1 (ko) 2018-10-16 2019-04-15 표시 장치

Publications (2)

Publication Number Publication Date
CN112913021A CN112913021A (zh) 2021-06-04
CN112913021B true CN112913021B (zh) 2024-08-27

Family

ID=70283476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980067479.1A Active CN112913021B (zh) 2018-10-16 2019-04-15 显示设备

Country Status (5)

Country Link
US (1) US12100728B2 (zh)
EP (1) EP3869559A4 (zh)
KR (1) KR102602621B1 (zh)
CN (1) CN112913021B (zh)
WO (1) WO2020080624A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210059075A (ko) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
WO2021261807A1 (ko) * 2020-06-25 2021-12-30 삼성전자주식회사 박막 트랜지스터 기판 및 이를 구비한 디스플레이 모듈
CN111708230B (zh) * 2020-06-30 2022-09-30 厦门天马微电子有限公司 一种显示面板及显示装置
KR20220007775A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220021949A (ko) 2020-08-13 2022-02-23 삼성디스플레이 주식회사 표시 장치
KR20220053765A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
CN115390307B (zh) * 2022-08-31 2023-09-19 厦门天马微电子有限公司 显示面板及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050041659A (ko) 2003-10-31 2005-05-04 (주)미래아이앤디 발광다이오드를 이용한 면발광 표시장치 및 그의 제조방법
KR100742092B1 (ko) 2005-05-03 2007-07-24 엘이디라이텍(주) 발광소자 부착 조명 및 디스플레이용 장치
TWI299239B (en) * 2005-11-10 2008-07-21 Au Optronics Corp Organic light emitting display
KR101163646B1 (ko) 2010-05-06 2012-07-09 순천대학교 산학협력단 Ｌｅｄ 모듈을 위한 어드레스 전극라인 및 제조방법
KR102064240B1 (ko) 2012-11-16 2020-01-10 엘지디스플레이 주식회사 투명 디스플레이 장치
KR102142481B1 (ko) * 2013-12-30 2020-08-07 엘지디스플레이 주식회사 유기전계 발광소자
KR102160157B1 (ko) * 2014-01-13 2020-09-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102253445B1 (ko) 2014-08-28 2021-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR102327085B1 (ko) * 2014-10-20 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102435391B1 (ko) * 2015-09-25 2022-08-23 삼성디스플레이 주식회사 표시 장치
KR102572763B1 (ko) * 2016-06-29 2023-08-29 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법
KR102699567B1 (ko) 2016-07-11 2024-08-29 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180030363A (ko) 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시 장치
KR102633079B1 (ko) * 2016-10-28 2024-02-01 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102670056B1 (ko) * 2016-11-18 2024-05-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102667721B1 (ko) 2016-12-26 2024-05-23 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN112913021A (zh) 2021-06-04
WO2020080624A1 (ko) 2020-04-23
EP3869559A1 (en) 2021-08-25
US12100728B2 (en) 2024-09-24
KR20200042997A (ko) 2020-04-27
KR102602621B1 (ko) 2023-11-17
EP3869559A4 (en) 2022-07-20
US20210343784A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
CN112913021B (zh) 显示设备
CN112437988B (zh) 发光器件、其制造方法以及包括该发光器件的显示装置
JP7522155B2 (ja) 発光装置、及びこれを備えた表示装置
CN112543999B (zh) 显示装置及其制造方法
CN112470301B (zh) 发光装置、其制造方法和包括该发光装置的显示装置
EP3855495A1 (en) Display device and manufacturing method thereof
EP3826067A1 (en) Light-emitting device and display device including same
CN112740406A (zh) 显示设备及制造其的方法
CN113169211B (zh) 显示装置及其制造方法
EP3958317A1 (en) Display device and method for manufacturing same
CN113228283A (zh) 显示装置及其制造方法
CN113169212A (zh) 显示装置及其制造方法
CN113228289A (zh) 显示装置及其修复方法
CN112789726A (zh) 显示装置及其制造方法
EP3968383A1 (en) Pixel and display device comprising same
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
CN112470294A (zh) 发光装置、其制造方法以及设置有其的显示装置
CN112786654A (zh) 显示装置
CN114766063A (zh) 显示装置
US20220052228A1 (en) Pixel and display device including the same
CN113498552A (zh) 显示装置
EP3958318A1 (en) Display device and method for manufacturing same
CN114391182A (zh) 显示装置
CN113169191B (zh) 显示装置及其制造方法
KR20210075292A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant