KR20220053765A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220053765A
KR20220053765A KR1020200137838A KR20200137838A KR20220053765A KR 20220053765 A KR20220053765 A KR 20220053765A KR 1020200137838 A KR1020200137838 A KR 1020200137838A KR 20200137838 A KR20200137838 A KR 20200137838A KR 20220053765 A KR20220053765 A KR 20220053765A
Authority
KR
South Korea
Prior art keywords
light emitting
pixel
sub
disposed
color
Prior art date
Application number
KR1020200137838A
Other languages
English (en)
Inventor
박도영
김경배
정미혜
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200137838A priority Critical patent/KR20220053765A/ko
Priority to US17/355,025 priority patent/US20220130810A1/en
Priority to CN202180072236.4A priority patent/CN116457939A/zh
Priority to PCT/KR2021/014024 priority patent/WO2022086021A1/ko
Publication of KR20220053765A publication Critical patent/KR20220053765A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 의한 표시 장치는, 서로 이격된 제1 서브 발광 영역 및 제2 서브 발광 영역과, 상기 제1 및 제2 서브 발광 영역들에 나뉘어 배치되며 각각 제1색의 빛을 방출하는 제1 발광 소자들을 포함한 제1 화소; 상기 제1 및 제2 서브 발광 영역들 사이의 영역을 커버하도록 상기 제1 화소의 상부에 배치되며, 각각 상기 제1 및 제2 서브 발광 영역들에 대응하는 복수의 개구부들을 포함한 차광 패턴; 및 각각 상기 제1 및 제2 서브 발광 영역들 상에 배치된 복수의 제1 컬러 필터 패턴들을 포함한 제1 컬러 필터를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시예는 표시 장치에 관한 것이다.
최근, 정보 디스플레이에 대한 관심이 고조되고 있다. 이에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명이 이루고자 하는 기술적 과제는, 외광 반사율을 저감하면서도 화소의 광 효율을 확보할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 의한 표시 장치는, 서로 이격된 제1 서브 발광 영역 및 제2 서브 발광 영역과, 상기 제1 및 제2 서브 발광 영역들에 나뉘어 배치되며 각각 제1색의 빛을 방출하는 제1 발광 소자들을 포함한 제1 화소; 상기 제1 및 제2 서브 발광 영역들 사이의 영역을 커버하도록 상기 제1 화소의 상부에 배치되며, 각각 상기 제1 및 제2 서브 발광 영역들에 대응하는 복수의 개구부들을 포함한 차광 패턴; 및 각각 상기 제1 및 제2 서브 발광 영역들 상에 배치된 복수의 제1 컬러 필터 패턴들을 포함한 제1 컬러 필터를 포함한다.
일 실시예에서, 상기 제1 컬러 필터 패턴들은, 상기 차광 패턴을 사이에 개재하고 서로 분리될 수 있다.
일 실시예에서, 상기 제1 서브 발광 영역에 배치된 적어도 하나의 제1 발광 소자와, 상기 제2 서브 발광 영역에 배치된 적어도 하나의 제1 발광 소자가 서로 직렬로 연결될 수 있다.
일 실시예에서, 상기 제1 화소는, 상기 제1 서브 발광 영역에 배치된 제1 전극 및 제2 전극; 상기 제1 서브 발광 영역에 배치되며, 상기 제1 및 제2 전극들의 사이에 연결된 적어도 하나의 제1 발광 소자; 상기 제2 서브 발광 영역에 배치된 제3 전극 및 제4 전극; 상기 제2 서브 발광 영역에 배치되며, 상기 제3 및 제4 전극들의 사이에 연결된 적어도 하나의 제1 발광 소자; 및 상기 제1 및 제2 전극들 중 어느 하나의 전극과, 상기 제3 및 제4 전극들 중 어느 하나의 전극을 연결하는 적어도 하나의 컨택 전극을 포함할 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 제1 및 제2 서브 발광 영역들을 포함한 상기 제1 화소의 발광 영역을 둘러싸는 뱅크를 더 포함할 수 있다.
일 실시예에서, 상기 뱅크는, 상기 제1 및 제2 서브 발광 영역들의 사이에도 배치되되, 상기 제1 및 제2 서브 발광 영역들 사이의 일 영역을 노출하는 개구부를 포함할 수 있다.
일 실시예에서, 상기 뱅크는, 상기 제1 및 제2 서브 발광 영역들과, 상기 제1 및 제2 서브 발광 영역들 사이의 비발광 영역을 포괄한 영역에 대응하는 개구부를 포함할 수 있다.
일 실시예에서, 상기 제1 컬러 필터는, 제1색의 컬러 필터일 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 제1 화소에 인접하여 배치되며, 서로 이격된 제1 및 제2 서브 발광 영역들과, 상기 제1 및 제2 서브 발광 영역들에 나뉘어 배치되며 서로 동일한 색의 빛을 방출하는 제2 발광 소자들을 포함한 제2 화소; 및 상기 제2 화소에 인접하여 배치되며, 서로 이격된 제1 및 제2 서브 발광 영역들과, 상기 제1 및 제2 서브 발광 영역들에 나뉘어 배치되며 서로 동일한 색의 빛을 방출하는 제3 발광 소자들을 포함한 제3 화소를 더 포함할 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 제2 화소의 상기 제1 및 제2 서브 발광 영역들 상에 배치되며 상기 차광 패턴을 사이에 개재하고 서로 분리된 제2색의 제2 컬러 필터 패턴들을 포함한 제2 컬러 필터; 및 상기 제3 화소의 상기 제1 및 제2 서브 발광 영역들 상에 배치되며 상기 차광 패턴을 사이에 개재하고 서로 분리된 제3색의 제3 컬러 필터 패턴들을 포함한 제3 컬러 필터를 더 포함할 수 있다.
일 실시예에서, 상기 차광 패턴은, 상기 제1 내지 제3 화소들 각각의 상기 제1 및 제2 서브 발광 영역들 사이의 비발광 영역들에 중첩되도록 상기 제1 내지 제3 화소들의 상부에 배치될 수 있다. 상기 차광 패턴은, 상기 제1 화소의 제1 및 제2 서브 발광 영역들에 대응하는 복수의 제1 개구부들, 상기 제2 화소의 제1 및 제2 서브 발광 영역들에 대응하는 복수의 제2 개구부들, 및 상기 제3 화소의 제1 및 제2 서브 발광 영역들에 대응하는 복수의 제3 개구부들을 포함할 수 있다.
일 실시예에서, 상기 제1 개구부들 각각의 크기는, 상기 제2 및 제3 개구부들 각각의 크기보다 작을 수 있다.
일 실시예에서, 상기 제2 발광 소자들은 제2색 발광 소자들이고, 상기 제3 발광 소자들은 제3색 발광 소자들일 수 있다.
일 실시예에서, 상기 제2 및 제3 발광 소자들은 제1색 발광 소자들일 수 있다. 상기 표시 장치는, 상기 제2 화소의 상부에 배치되어, 상기 제2 발광 소자들로부터 방출되는 제1색의 빛을 제2색의 빛으로 변환하는 제1 컬러 변환층; 및 상기 제3 화소의 상부에 배치되어, 상기 제3 발광 소자들로부터 방출되는 제1색의 빛을 제3색의 빛으로 변환하는 제2 컬러 변환층을 더 포함할 수 있다.
일 실시예에서, 상기 제1 컬러 변환층은, 상기 제2 발광 소자들과 상기 제2 컬러 필터의 사이에 배치되고, 상기 제2 컬러 변환층은, 상기 제3 발광 소자들과 상기 제3 컬러 필터의 사이에 배치될 수 있다.
일 실시예에서, 상기 제1 및 제2 컬러 변환층들은, 상기 제1 내지 제3 컬러 필터들이 배치된 상부 기판의 일면 상에 형성될 수 있다.
일 실시예에서, 상기 제1 및 제2 컬러 변환층들은, 상기 제1 내지 제3 발광 소자들이 배치된 베이스 층의 일면 상에 형성되고, 상기 제1 내지 제3 컬러 필터들은, 상기 베이스 층의 일면과 마주하도록 상부 기판의 일면 상에 배치될 수 있다.
일 실시예에서, 상기 제1 및 제2 컬러 변환층들과 상기 제1 내지 제3 컬러 필터들은, 상기 제1 내지 제3 발광 소자들이 배치된 베이스 층의 일면 상에 순차적으로 형성될 수 있다. 상기 표시 장치는, 상기 제1 내지 제3 컬러 필터들이 배치된 상기 베이스 층의 일면을 커버하는 봉지층을 더 포함할 수 있다.
일 실시예에서, 상기 제1, 제2 및 제3 발광 소자들은 청색 발광 소자들이고, 상기 제1, 제2 및 제3 컬러 필터들은 각각 청색 컬러 필터, 녹색 컬러 필터 및 적색 컬러 필터이며, 상기 제1 및 제2 컬러 변환층들은 각각 녹색 퀀텀 닷 및 적색 퀀텀 닷을 포함할 수 있다.
일 실시예에서, 상기 제1 컬러 필터는, 상기 차광 패턴과 중첩되도록 상기 제1, 제2 및 제3 화소들의 상기 제1 및 제2 서브 발광 영역들의 사이에도 배치될 수 있다.
본 발명의 다양한 실시예들에 의한 표시 장치에 따르면, 각 화소의 발광 영역에 맞춰 차광 패턴을 효율적으로 개구함으로써, 외광 반사율을 저감하면서도 화소의 광 효율을 확보할 수 있다. 이에 따라, 표시 장치의 화질을 개선할 수 있다.
도 1a는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도이다.
도 1b 내지 도 1d는 도 1a의 발광 소자의 구성에 대한 서로 다른 실시예들을 나타내는 단면도들이다.
도 2a는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도이다.
도 2b는 도 2a의 발광 소자를 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다.
도 4는 본 발명의 일 실시예에 의한 표시 장치의 화소를 나타내는 회로도이다.
도 5 및 도 6은 각각 본 발명의 일 실시예에 의한 표시 장치의 표시 영역을 나타내는 평면도이다.
도 7은 본 발명의 일 실시예에 의한 화소를 나타내는 평면도이다.
도 8은 도 7의 AR1 영역에 대한 확대도이다.
도 9a 및 도 9b는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 단면도이다.
도 10은 본 발명의 일 실시예에 의한 표시 장치의 차광 패턴 및 컬러 필터를 나타내는 평면도이다.
도 11 내지 도 15는 각각 본 발명의 일 실시예에 의한 표시 장치를 나타내는 단면도이다.
도 16a 및 도 16b는 본 발명의 일 실시예에 의한 표시 장치의 차광 패턴 및 컬러 필터를 나타내는 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
한편, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다. 또한, 이하에서 개시되는 각각의 실시예는 단독으로 실시되거나, 또는 적어도 하나의 다른 실시예와 결합되어 복합적으로 실시될 수 있을 것이다.
도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
도 1a는 본 발명의 일 실시예에 의한 발광 소자(LD)를 나타내는 사시도이다. 도 1b 내지 도 1d는 도 1a의 발광 소자(LD)의 구성에 대한 서로 다른 실시예들을 나타내는 단면도들이다. 도 1a 내지 도 1d에서는 원 기둥 형상의 막대형 발광 소자(LD)를 도시하였으나, 본 발명에 의한 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
도 1a 내지 도 1d를 참조하면, 발광 소자(LD)는, 제1 반도체층(11) 및 제2 반도체층(13)과, 상기 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일 예로, 발광 소자(LD)는 길이(L) 방향을 따라 순차적으로 적층된 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)을 포함할 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다.
발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있다. 그리고, 발광 소자(LD)의 제2 단부(EP2)에는 상기 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 식각 방식 등을 통해 막대 형상으로 제조된 막대형 발광 소자("막대형 발광 다이오드"라고도 함)일 수 있다. 본 명세서에서, "막대형"이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노 스케일 내지 마이크로 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 본 발명에서 발광 소자(LD)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 N형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 양자 우물(Single-Quantum Well) 또는 다중 양자 우물(Multi-Quantum Well) 구조로 형성될 수 있다. 활성층(12)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다. 활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double hetero-structure)를 사용할 수 있다.
활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 P형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
일 실시예에서, 제1 반도체층(11)과 제2 반도체층(13)은 발광 소자(LD)의 길이(L) 방향 상에서 서로 다른 길이(또는 두께)를 가질 수 있다. 일 예로, 발광 소자(LD)의 길이(L) 방향을 따라 제1 반도체층(11)이 제2 반도체층(13)보다 긴 길이(또는 보다 두꺼운 두께)를 가질 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)은 제2 단부(EP2)보다 제1 단부(EP1)에 더 가깝게 위치할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및/또는 이들을 감싸는 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다.
예를 들어, 발광 소자(LD)는 도 1c에 도시된 바와 같이 제2 반도체층(13)의 일단 측에 배치되는 전극층(14)을 더 포함할 수 있다. 이 경우, 전극층(14)은 발광 소자(LD)의 제1 단부(EP1)에 위치할 수 있다.
또한, 발광 소자(LD)는 도 1d에 도시된 바와 같이 제1 반도체층(11)의 일단 측에 배치되는 다른 전극층(15)을 더 포함할 수도 있다. 일 예로, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에는 각각의 전극층들(14, 15)이 배치될 수 있다.
전극층들(14, 15)은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 예를 들어, 상기 전극층들(14, 15)은 쇼트키(Schottky) 컨택 전극일 수도 있다.
또한, 전극층들(14, 15)은 금속 또는 금속 산화물을 포함할 수 있다. 일 예로, 전극층들(14, 15)은 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 이들의 산화물 또는 합금, ITO 등을 단독 또는 혼합하여 형성될 수 있다. 전극층들(14, 15) 각각에 포함된 물질은 서로 동일하거나 상이할 수 있다.
전극층들(14, 15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층들(14, 15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다. 다른 실시예에서, 발광 소자(LD)에서 생성된 빛이 전극층들(14, 15)을 투과하지 않고 상기 발광 소자(LD)의 양 단부를 제외한 영역을 통해 상기 발광 소자(LD)의 외부로 방출되는 경우 상기 전극층들(14, 15)은 불투명 금속을 포함할 수도 있다.
일 실시예에서, 발광 소자(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다.
발광 소자(LD)가 전극층들(14, 15)을 포함할 경우, 절연성 피막(INF)은 전극층들(14, 15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연성 피막(INF)은 전극층들(14, 15)의 표면에 선택적으로 형성될 수 있다.
절연성 피막(INF)은 발광 소자(LD)의 길이(L) 방향 상에서 상기 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에서, 제1 및 제2 반도체층들(11, 13) 및 전극층들(14, 15) 중 적어도 하나를 노출할 수 있다. 또는, 다른 실시예에서는, 발광 소자(LD)에 절연성 피막(INF)이 제공되지 않을 수도 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 외주면을 커버하도록 절연성 피막(INF)이 제공되면, 상기 활성층(12)이 도시되지 않은 적어도 하나의 전극(일 예로, 제1 또는 제2 화소 전극) 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다. 본 발명의 각 실시예를 설명함에 있어, "연결(또는, 접속)"이라 함은 물리적 및/또는 전기적인 연결(또는, 접속)을 포괄적으로 의미할 수 있다. 또한, 이는 직접적 또는 간접적인 연결(또는, 접속)과, 일체형 또는 비일체형 연결(또는, 접속)을 포괄적으로 의미할 수 있다.
절연성 피막(INF)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연성 피막(INF)은, SiO2 또는 이로 확정되지 않은 실리콘 산화물(SiOx), Si3N4 또는 이로 확정되지 않은 실리콘 질화물(SiNx), 실리콘산 질화물(SiOxNy), Al2O3 또는 이로 확정되지 않은 알루미늄 산화물(AlxOy), 및 TiO2 또는 이로 확정되지 않은 타이타늄 산화물(TixOy) 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 상기 절연성 피막(INF)은 다양한 절연 물질로 구성될 수 있다.
발광 소자(LD)의 표면에 절연성 피막(INF)이 제공되면, 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 또한, 각각의 발광 소자(LD)에 절연성 피막(INF)이 형성되면, 다수의 발광 소자들(LD)이 서로 밀접하여 배치되어 있는 경우에도 상기 발광 소자들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
본 발명의 일 실시예에서, 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액(또는, 용매)에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다. 이와 관련한 비제한적인 실시예로서, 소수성 재료를 이용하여 절연성 피막(INF) 자체를 소수성막으로 형성하거나, 절연성 피막(INF) 상에 소수성 재료로 이루어진 소수성 피막을 추가적으로 형성할 수 있다.
발광 소자(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 내에 복수의 발광 소자들(LD)을 배치하고, 상기 발광 소자들(LD)을 각 화소의 광원으로 이용할 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 2a는 본 발명의 일 실시예에 의한 발광 소자(LD)를 나타내는 사시도이다. 그리고, 도 2b는 도 2a의 발광 소자(LD)를 나타내는 단면도이다.
실시예에 따라, 도 2a 및 도 2b에서는 도 1a 내지 도 1d에 도시된 발광 소자들(LD)과 상이한 구조의 발광 소자(LD), 일 예로 코어-쉘 구조의 발광 소자를 도시하였다. 즉, 본 발명에서 발광 소자(LD)의 종류, 구조 및/또는 형상 등은 다양하게 변경될 수 있다. 도 2a 및 도 2b의 실시예에서, 도 1a 내지 도 1d의 실시예들과 유사 또는 동일한 구성(일 예로, 서로 상응하는 구성 요소)에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 2a 및 도 2b를 참조하면, 발광 소자(LD)는, 제1 반도체층(11) 및 제2 반도체층(13)과, 상기 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함한다. 실시예에 따라, 제1 반도체층(11)은 발광 소자(LD)의 중앙 영역에 배치되고, 활성층(12)은 제1 반도체층(11)의 적어도 일 영역을 감싸도록 상기 제1 반도체층(11)의 표면에 배치될 수 있다. 그리고, 제2 반도체층(13)은, 활성층(12)의 적어도 일 영역을 감싸도록 상기 활성층(12)의 표면에 배치될 수 있다.
또한, 발광 소자(LD)는, 제2 반도체층(13)의 적어도 일 영역을 감싸는 전극층(14), 및/또는 상기 발광 소자(LD)의 최외곽 표면에 배치되는 절연성 피막(INF)을 선택적으로 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는, 제2 반도체층(13)의 적어도 일 영역을 감싸도록 상기 제2 반도체층(13)의 표면에 배치되는 전극층(14)과, 상기 전극층(14)의 적어도 일 영역을 감싸도록 상기 전극층(14)의 표면에 배치되는 절연성 피막(INF)을 더 포함할 수 있다.
실시예에 따라, 절연성 피막(INF)은 제1 반도체층(11)의 외주면 일부와 전극층(14)의 외주면을 덮도록 발광 소자(LD)의 표면에 제공될 수 있다. 일 실시예에서, 절연성 피막(INF)은, 먼저 발광 소자(LD)에 포함된 전극층(14)의 외주면 전체를 덮도록 형성된 이후, 도시되지 않은 전극(일 예로, 제1 화소 전극)과의 전기적인 연결을 위하여 전극층(14)의 일 영역을 노출하도록 부분적으로 제거될 수 있다. 이러한 절연성 피막(INF)은 투명한 절연 물질을 포함할 수 있다.
상술한 실시예에 의한 발광 소자(LD)는, 성장 방식 등을 통해 제조된 코어-쉘 구조의 발광 소자("코어-쉘 발광 다이오드"라고도 함)일 수 있다. 예를 들어, 발광 소자(LD)는, 중앙으로부터 외곽 방향으로 순차적으로 배치된 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 전극층(14) 및 절연성 피막(INF)을 포함하는 코어-쉘 구조를 가질 수 있다. 한편, 실시예에 따라서는 발광 소자(LD)가 전극층(14) 및 절연성 피막(INF) 중 적어도 하나를 포함하지 않을 수도 있다.
일 실시예에서, 발광 소자(LD)는 어느 일 방향을 따라 연장된 다각 뿔 형상을 포함할 수 있다. 일 예로, 발광 소자(LD)의 적어도 일 영역은 육각 뿔 형상을 가질 수 있다. 다만, 발광 소자(LD)의 형상은 실시예에 따라 다양하게 변경될 수 있다.
발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13)(또는, 상기 제1 및 제2 반도체층들(11, 13) 중 어느 하나를 감싸는 전극층) 중 하나가 배치되고, 상기 발광 소자(LD)의 제2 단부(EP2)에는 상기 제1 및 제2 반도체층들(11, 13) 중 다른 하나(또는, 상기 제1 및 제2 반도체층들(11, 13) 중 다른 하나를 감싸는 전극층)가 배치될 수 있다.
일 실시예에서, 발광 소자(LD)는, 제1 단부(EP1)가 다각 뿔의 형상(일 예로, 육각 뿔의 형상)으로 돌출된 코어-쉘 구조를 가지며, 초소형의 크기를 가지는 발광 다이오드일 수 있다. 예를 들어, 발광 소자(LD)는, 육각 뿔과 육각 기둥이 결합된 형상을 가지며, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 폭(W) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라, 발광 소자(LD)의 크기 및 형상 등은 다양하게 변경될 수 있다.
일 실시예에서, 제1 반도체층(11)의 양측 단부는, 발광 소자(LD)의 길이(L) 방향을 따라 돌출된 형상을 가질 수 있다. 제1 반도체층(11)의 양측 단부의 돌출된 형상은 서로 상이할 수 있다. 일 예로, 제1 반도체층(11)의 양측 단부 중 상측에 배치된 일 단부는 상부로 향할수록 폭이 좁아지면서 하나의 꼭지점에 접하는 뿔 형상(일 예로, 육각 뿔 형상)을 가질 수 있다. 또한, 제1 반도체층(11)의 양측 단부 중 하측에 배치된 다른 단부는 일정한 폭의 다각 기둥 형상(일 예로, 육각 기둥 형상)을 가질 수 있으나, 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 제1 반도체층(11)이 하부로 향할수록 폭이 점진적으로 좁아지는 다각 형상 또는 계단 형상 등의 단면을 가질 수도 있다. 제1 반도체층(11)의 양측 단부의 형상은 실시예에 따라 다양하게 변경될 수 있다.
제1 반도체층(11)은 발광 소자(LD)의 코어(core), 즉, 중심(또는, 중앙 영역)에 위치할 수 있다. 또한, 발광 소자(LD)는 제1 반도체층(11)의 형상에 대응되는 형상으로 제공될 수 있다. 일 예로, 제1 반도체층(11)이 상측의 일 단부에서 육각 뿔 형상을 갖는 경우, 발광 소자(LD)는 상측의 일 단부(일 예로, 제1 단부(EP1))에서 육각 뿔 형상을 가질 수 있다.
활성층(12)은 제1 반도체층(11)의 외주면을 둘러싸는 형태로 제공 및/또는 형성될 수 있다. 예를 들어, 활성층(12)은 발광 소자(LD)의 길이(L) 방향에서 제1 반도체층(11)의 일측 단부(일 예로, 하측의 일 단부)를 제외한 나머지 영역을 둘러싸는 형태로 제공 및/또는 형성될 수 있다.
제2 반도체층(13)은 활성층(12)의 외주면을 둘러싸는 형태로 제공 및/또는 형성되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)이 N형 반도체층을 포함할 경우, 제2 반도체층(13)은 P형 반도체층을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)는 제2 반도체층(13)의 외주면을 둘러싸는 전극층(14)을 더 포함할 수 있다. 전극층(14)은 제2 반도체층(13)에 전기적으로 연결되는 오믹 컨택 전극 또는 쇼트키 컨택 전극일 수 있으나, 이에 한정되지는 않는다.
상술한 바와 같이, 발광 소자(LD)는 양 단부가 돌출된 형상을 갖는 코어-쉘 구조로 형성될 수 있으며, 그 중심에 제공된 제1 반도체층(11), 상기 제1 반도체층(11)을 둘러싸는 활성층(12), 및 상기 활성층(12)을 둘러싸는 제2 반도체층(13)을 포함한다. 또한, 상기 발광 소자(LD)는, 제2 반도체층(13)을 둘러싸는 전극층(14)을 선택적으로 더 포함할 수 있다. 상기 발광 소자(LD)의 제1 단부(EP1)에는 전극층(14)의 일단이 배치되고, 상기 발광 소자(LD)의 제2 단부(EP2)에는 제1 반도체층(11)의 일단이 배치될 수 있다.
상술한 발광 소자(LD)는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 영역에 적어도 하나의 발광 소자(LD)를 배치하여 광원으로 이용할 수 있다.
일 실시예에서, 각각의 화소는, 적어도 하나의 막대형 발광 소자(LD) 또는 적어도 하나의 코어-쉘 구조의 발광 소자(LD)를 포함하거나, 막대형 발광 소자(LD)와 코어-쉘 구조의 발광 소자(LD)를 복합적으로 포함할 수 있다. 다른 실시예에서, 각각의 화소는, 막대형 발광 소자(LD)나 코어-쉘 구조의 발광 소자(LD)와는 상이한 종류 및/또는 형상의 다른 발광 소자를 포함할 수도 있다.
도 3은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다. 도 3에서는 도 1a 내지 도 2b의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 전자 장치의 일 예로서, 표시 장치, 특히 상기 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다. 일 예로, 표시 패널(PNL)의 각 화소 유닛(PXU) 및 이를 구성하는 각각의 화소는 적어도 하나의 발광 소자(LD)를 포함할 수 있다.
편의상, 도 3에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 의한 표시 패널(PNL)은, 베이스 층(BSL)과, 상기 베이스 층(BSL) 상에 배치된 화소들을 포함할 수 있다. 상기 화소들은, 제1 화소들(PXL1), 제2 화소들(PXL2) 및/또는 제3 화소들(PXL3)을 포함할 수 있다. 본 발명의 실시예를 설명함에 있어서, 제1 화소들(PXL1), 제2 화소들(PXL2) 및 제3 화소들(PXL3) 중 적어도 하나의 화소를 임의로 지칭하거나, 또는 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL)" 또는 "화소들(PXL)"이라 하기로 한다.
구체적으로, 표시 패널(PNL) 및 이를 형성하기 위한 베이스 층(BSL)은, 영상을 표시하기 위한 표시 영역(DA)과, 상기 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 그리고, 베이스 층(BSL) 상의 표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다.
표시 영역(DA)은 표시 패널(PNL)의 중앙 영역에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 패널(PNL)의 가장자리 영역에 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수 있다. 표시 영역(DA)은 영상이 표시되는 화면을 구성할 수 있고, 비표시 영역(NDA)은 표시 영역(DA)을 제외한 나머지 영역일 수 있다.
베이스 층(BSL)은 표시 패널(PNL)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 베이스 층(BSL)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연막일 수 있다. 베이스 층(BSL)의 재료 및/또는 물성이 특별히 한정되지는 않는다.
일 실시예에서, 베이스 층(BSL)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 베이스 층(BSL)은 반투명 또는 불투명할 수 있다. 또한, 실시예에 따라서는 베이스 층(BSL)이 반사성의 물질을 포함할 수도 있다.
베이스 층(BSL) 상의 일 영역은 표시 영역(DA)으로 규정되어 화소들(PXL)이 배치되고, 나머지 영역은 비표시 영역(NDA)으로 규정될 수 있다. 일 예로, 베이스 층(BSL)은, 각각의 화소(PXL)가 형성되는 복수의 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 외곽에 배치되는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들, 패드들 및/또는 내장 회로부가 배치될 수 있다.
표시 영역(DA)에는 화소들(PXL)이 배열될 수 있다. 일 예로, 표시 영역(DA)에는 스트라이프(Stripe) 또는 펜타일(PenTile) 배열 구조 등에 따라 화소들(PXL)이 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 빛을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는, 제1색의 빛을 방출하는 제1 화소들(PXL1), 제2색의 빛을 방출하는 제2 화소들(PXL2), 및 제3색의 빛을 방출하는 제3 화소들(PXL3)이 배열될 수 있다. 그리고, 서로 인접하도록 배치된 적어도 하나의 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는, 다양한 색의 빛을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 예를 들어, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는, 각각 소정 색의 빛을 방출하는 서브 화소일 수 있다. 실시예에 따라, 제1 화소(PXL1)는 청색의 빛을 방출하는 청색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 적색의 빛을 방출하는 적색 화소일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는, 각각 제1색의 발광 소자, 제2색의 발광 소자 및 제3색의 발광 소자를 광원으로 구비함으로써, 각각 제1색, 제2색 및 제3색의 빛을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는, 서로 동일한 색의 빛을 방출하는 발광 소자들을 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 컬러 변환층 및/또는 컬러 필터를 포함함으로써, 각각 제1색, 제2색 및 제3색의 빛을 방출할 수도 있다.
다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 일 예로, 각각의 화소(PXL)가 방출하는 빛의 색은 다양하게 변경될 수 있다.
화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 일 실시예에서, 상기 광원은, 도 1a 내지 도 1d의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 발광 소자(LD), 일 예로, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 적어도 하나의 초소형 막대형 발광 소자(LD), 및/또는 도 2a 및 도 2b의 실시예에 의한 적어도 하나의 발광 소자(LD), 일 예로, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 적어도 하나의 초소형 코어-쉘 구조의 발광 소자(LD)를 포함할 수 있다. 또한, 이외에도 다양한 종류의 발광 소자(LD)가 화소(PXL)의 광원으로 이용될 수 있다.
또한, 각각의 화소(PXL)는 이하에서 설명할 다양한 실시예들 중 적어도 하나의 실시예에 의한 구조를 가질 수 있다. 예를 들어, 각각의 화소(PXL)는 도 4 내지 도 9b에 개시되는 실시예들 중 어느 하나의 실시예에 의한 구조를 가지거나, 상기 실시예들 중 적어도 두 개의 실시예들이 결합된 구조를 가질 수 있을 것이다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 본 발명의 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식의 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 4는 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 회로도이다. 예를 들어, 도 4는 능동형 표시 장치에 적용될 수 있는 화소(PXL)의 실시예를 나타낸다. 다만, 본 발명의 실시예가 적용될 수 있는 화소(PXL) 및 표시 장치의 종류가 이에 한정되지는 않는다.
실시예에 따라, 도 4에 도시된 화소(PXL)는 도 3의 표시 패널(PNL)에 구비된 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3) 중 어느 하나일 수 있다. 또한, 상기 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 4를 참조하면, 화소(PXL)는 데이터 신호에 대응하는 휘도의 빛을 생성하기 위한 발광부(EMU)를 포함한다. 또한, 화소(PXL)는, 상기 발광부(EMU)를 구동하기 위한 화소 회로(PXC)를 더 포함할 수 있다.
발광부(EMU)는 제1 전원(VDD)과 제2 전원(VSS)의 사이에 연결된 적어도 하나의 발광 소자(LD), 일 예로, 복수의 발광 소자들(LD)을 포함할 수 있다. 발광 소자들(LD)의 제1 단부(일 예로, P형 단부)는, 화소 회로(PXC) 및 제1 전원선(PL1) 등을 경유하여 제1 전원(VDD)에 연결되고, 상기 발광 소자들(LD)의 제2 단부(일 예로, N형 단부)는, 제2 전원선(PL2) 등을 경유하여 제2 전원(VSS)에 연결될 수 있다.
실시예에 따라, 발광 소자들(LD)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에서 다양한 연결 구조를 통해 서로 연결될 수 있다. 일 예로, 발광 소자들(LD)은 서로 병렬로만 연결되거나, 서로 직렬로만 연결될 수 있다. 또는, 발광 소자들(LD)은 직/병렬 혼합 구조로 연결될 수 있다.
예를 들어, 발광 소자들(LD)은 도 4에 도시된 바와 같이 4개의 직렬 단에 나뉘어 서로 직/병렬로 연결될 수 있다. 이 경우, 각각의 직렬 단은 한 쌍의 전극들(일 예로, 두 개의 전극들)과, 상기 한 쌍의 전극들의 사이에 연결되는 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 여기서, 각각의 직렬 단을 구성하는 발광 소자들(LD)의 개수는 서로 동일하거나 상이할 수 있으며, 상기 발광 소자들(LD)의 개수가 특별히 한정되지는 않는다.
예를 들어, 제1 직렬 단은, 제1 전극(ELT1), 제2 전극(ELT2) 및 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된 적어도 하나의 발광 소자(LDs1)를 포함하고, 제2 직렬 단은, 제3 전극(ELT3), 제4 전극(ELT4) 및 상기 제3 및 제4 전극들(ELT3, ELT4)의 사이에 연결된 적어도 하나의 발광 소자(LDs2)를 포함할 수 있다. 유사하게, 제3 직렬 단은, 제5 전극(ELT5), 제6 전극(ELT6) 및 상기 제5 및 제6 전극들(ELT5, ELT6)의 사이에 연결된 적어도 하나의 발광 소자(LDs3)를 포함하고, 제4 직렬 단은, 제7 전극(ELT7), 제8 전극(ELT8) 및 상기 제7 및 제8 전극들(ELT7, ELT8)의 사이에 연결된 적어도 하나의 발광 소자(LDs4)를 포함할 수 있다.
발광부(EMU)의 첫 번째 전극, 일 예로 제1 전극(ELT1)은 상기 발광부(EMU)의 제1 화소 전극(또는, 애노드 전극)일 수 있다. 그리고, 발광부(EMU)의 마지막 전극, 일 예로 제8 전극(ELT8)은 상기 발광부(EMU)의 제2 화소 전극(또는, 캐소드 전극)일 수 있다.
발광부(EMU)의 나머지 전극들, 일 예로, 제2 내지 제7 전극들(ELT2~ELT7)은, 각각의 중간 전극을 구성할 수 있다. 예를 들어, 제2 전극(ELT2) 및 제3 전극(ELT3)은 서로 일체 또는 비일체로 연결되어 제1 중간 전극(IET1)을 구성할 수 있다. 유사하게, 제4 전극(ELT4) 및 제5 전극(ELT5)은 서로 일체 또는 비일체로 연결되어 제2 중간 전극(IET2)을 구성하고, 제6 전극(ELT6) 및 제7 전극(ELT7)은 서로 일체 또는 비일체로 연결되어 제3 중간 전극(IET3)을 구성할 수 있다. 이 경우, 제2 및 제3 전극들(ELT2, ELT3)을 통합하여 하나의 제1 중간 전극(IET1)으로 간주하고, 제4 및 제5 전극들(ELT4, ELT5)을 통합하여 하나의 제2 중간 전극(IET2)으로 간주하며, 제6 및 제7 전극들(ELT6, ELT7)을 통합하여 하나의 제3 중간 전극(IET3)으로 간주할 수도 있다.
한편, 도 4에서는 발광 소자들(LD)을 4단 직/병렬 혼합 구조로 연결한 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 적어도 두 개의 발광 소자들(LD)을 2단의 직렬 또는 직/병렬 혼합 구조로 연결하거나, 네 개 이상의 발광 소자들(LD)을 4단 이상의 직렬 또는 직/병렬 혼합 구조로 연결할 수도 있다.
동일 조건(일 예로, 동일한 크기 및/또는 개수)의 발광 소자들(LD)을 유효 광원으로 활용하여 발광부(EMU)를 구성한다고 할 때, 상기 발광 소자들(LD)을 직렬 또는 직/병렬 혼합 구조로 연결할 경우, 전력 효율을 향상시킬 수 있다. 예를 들어, 발광 소자들(LD)을 직렬 또는 직/병렬로 연결한 발광부(EMU)에서는, 상기 발광 소자들(LD)을 병렬로만 연결한 발광부(미도시)에 비해 동일 전류로 보다 높은 휘도를 표현할 수 있다. 또한, 발광 소자들(LD)을 직렬 또는 직/병렬로 연결한 발광부(EMU)에서는, 상기 발광 소자들(LD)을 병렬로 연결한 발광부에 비해 보다 낮은 구동 전류로 동일한 휘도를 표현할 수 있다.
또한, 발광 소자들(LD)을 직렬 또는 직/병렬 혼합 구조로 연결한 화소(PXL)에서는, 일부의 직렬 단에서 쇼트 불량 등이 발생하더라도 나머지 직렬 단의 발광 소자들(LD)를 통해 어느 정도의 휘도를 표현할 수 있기 때문에, 화소(PXL)의 암점 불량 가능성을 낮출 수 있다.
한편, 도 4에서는 발광 소자들(LD)을 직/병렬 혼합 구조로 연결한 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 각 화소(PXL)의 발광부(EMU)를 구성하는 발광 소자들(LD)을 서로 직렬 또는 병렬로만 연결할 수도 있다.
발광 소자들(LD) 각각은, 제1 화소 전극(일 예로, 제1 전극(ELT1)), 화소 회로(PXC) 및/또는 제1 전원선(PL1) 등을 경유하여 제1 전원(VDD)에 연결되는 제1 단부(일 예로, P형 단부)와, 제2 화소 전극(일 예로, 제8 전극(ELT8)) 및 제2 전원선(PL2) 등을 경유하여 제2 전원(VSS)에 연결되는 제2 단부(일 예로, N형 단부)를 포함할 수 있다. 즉, 상기 발광 소자들(LD)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에 순방향으로 연결될 수 있다. 이와 같이 순방향으로 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성하고, 이러한 유효 광원들이 모여 화소(PXL)의 발광부(EMU)를 구성할 수 있다.
제1 전원(VDD)과 제2 전원(VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 전원(VDD)과 제2 전원(VSS)은 화소(PXL)의 발광 기간 동안 발광 소자들(LD)이 발광할 수 있을 정도의 전위 차를 가질 수 있다.
발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 구동 전류가 공급될 때 상기 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임에서 표현할 계조 값에 대응하는 구동 전류를 발광부(EMU)로 공급할 수 있다. 이에 따라, 발광 소자들(LD)이 구동 전류에 상응하는 휘도로 발광하면서, 발광부(EMU)가 구동 전류에 대응하는 휘도를 표현할 수 있게 된다.
일 실시예에서, 발광부(EMU)는, 각각의 유효 광원을 구성하는 발광 소자들(LD) 외에 적어도 하나의 비유효 광원을 더 포함할 수도 있다. 일 예로, 적어도 하나의 직렬 단에는, 역방향으로 배열되거나, 적어도 일 단부가 플로우팅된 적어도 하나의 비유효 발광 소자가 더 연결되어 있을 수 있다. 비유효 발광 소자는, 제1 및 제2 화소 전극들의 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성화된 상태를 유지하게 되고, 이에 따라 실질적으로 비발광 상태를 유지할 수 있다.
화소 회로(PXC)는 제1 전원(VDD)과 발광부(EMU)의 사이에 연결된다. 이러한 화소 회로(PXC)는 해당 화소(PXL)의 주사선(SL) 및 데이터선(DL)에 연결될 수 있다. 또한, 화소 회로(PXC)는 센싱 신호선(SSL) 및 센싱선(SENL)에 선택적으로 더 연결될 수 있다.
화소 회로(PXC)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(M1)는 제1 전원(VDD)과 발광부(EMU)의 제1 전극(ELT1) 사이에 연결된다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 제1 노드(N1)에 연결된다. 이러한 제1 트랜지스터(M1)는 제1 노드(N1)의 전압에 대응하여 발광부(EMU)로 공급되는 구동 전류를 제어한다. 즉, 제1 트랜지스터(M1)는 화소(PXL)의 구동 전류를 제어하는 구동 트랜지스터일 수 있다.
또한, 제1 트랜지스터(M1)는 제1 전극(ELT1)에 연결되는 백 게이트 전극(BGE)(또는, 하부 금속층(Bottom Metal Layer; BML))을 선택적으로 더 포함할 수 있다. 백 게이트 전극(BGE)은 절연층을 사이에 두고 게이트 전극과 중첩되도록 배치될 수 있다.
제2 트랜지스터(M2)는 데이터선(DL)과 제1 노드(N1)의 사이에 연결된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 주사선(SL)에 연결된다. 이러한 제2 트랜지스터(M2)는, 주사선(SL)으로부터 게이트-온 전압(일 예로, 하이 레벨 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터선(DL)과 제1 노드(N1)를 전기적으로 연결한다.
각각의 프레임 기간마다 데이터선(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 상기 데이터 신호는 게이트-온 전압의 주사 신호가 공급되는 기간 동안 턴-온된 제2 트랜지스터(M2)를 통해 제1 노드(N1)로 전달된다. 즉, 제2 트랜지스터(M2)는 각각의 데이터 신호를 화소(PXL)의 내부로 전달하기 위한 스위칭 트랜지스터일 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 노드(N1)에 연결되고, 다른 전극은 발광부(EMU)의 제1 전극(ELT1)(또는, 제1 트랜지스터(M1)의 제2 전극)에 연결된다. 이러한 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전한다.
제3 트랜지스터(M3)는 발광부(EMU)의 제1 전극(ELT1)과 센싱선(SENL)의 사이에 연결된다. 그리고, 제3 트랜지스터(M3)의 게이트 전극은 센싱 신호선(SSL)에 연결된다. 이러한 제3 트랜지스터(M3)는 소정의 센싱 기간 동안 센싱 신호선(SSL)에 공급되는 센싱 신호에 따라 발광부(EMU)의 제1 전극(ELT1)에 인가된 전압 값(또는, 발광 소자(LD)의 애노드 전극에 인가된 전압 값)을 센싱선(SENL)으로 전달할 수 있다. 센싱선(SENL)을 통해 전달된 전압 값은 외부 회로(일 예로, 타이밍 제어부)에 제공될 수 있고, 상기 외부 회로는 제공된 전압 값에 기초하여 각 화소(PXL)의 특성 정보(예컨대, 제1 트랜지스터(M1)의 문턱 전압 등)를 추출할 수 있다. 추출된 특성 정보는 화소들(PXL) 사이의 특성 편차가 보상되도록 입력 영상 데이터를 변환하는 데에 이용될 수 있다.
한편, 도 4에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로 제1, 제2 및 제3 트랜지스터들(M1, M2, M3)을 모두 N형 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 제1, 제2 및 제3 트랜지스터들(M1, M2, M3) 중 적어도 하나는 P형 트랜지스터로 변경될 수도 있다. 또 다른 실시예에서는, 화소 회로(PXC)가 P형 및 N형의 트랜지스터들을 복합적으로 포함할 수도 있다. 예를 들어, 화소 회로(PXC)에 포함되는 트랜지스터들 중 일부는 P형 트랜지스터이고, 나머지는 N형 트랜지스터일 수도 있다. 이 경우, 트랜지스터들의 타입에 따라 각각의 트랜지스터를 구동하기 위한 제어 신호(일 예로, 주사 신호, 데이터 신호 및/또는 센싱 신호)의 전압 레벨이 조절될 수 있다.
또한, 화소(PXL)의 구조 및 구동 방식은 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 화소 회로(PXC)는 도 4에 도시된 실시예 외에도, 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다.
일 예로, 화소 회로(PXC)는 제3 트랜지스터(M3)를 포함하지 않을 수 있다. 또한, 화소 회로(PXC)는 제1 트랜지스터(M1)의 문턱 전압 등을 보상하기 위한 트랜지스터, 제1 노드(N1) 또는 발광부(EMU)의 제1 전극(ELT1)의 전압을 초기화하기 위한 트랜지스터, 발광부(EMU)로 구동 전류가 공급되는 기간을 제어하기 위한 트랜지스터, 및/또는 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 추가적인 회로 소자들을 더 포함할 수도 있다.
또 다른 실시예에서, 각각의 화소(PXL)가 수동형 발광 표시 장치 등에 구성될 경우, 화소 회로(PXC)는 생략될 수 있다. 그리고, 발광부(EMU)의 제1 및 제2 화소 전극들 각각은, 주사선(SL), 데이터선(DL), 제1 전원선(PL1), 제2 전원선(PL2), 또는 이외의 다른 신호선이나 전원선 등에 직접 연결될 수 있다.
도 5 및 도 6은 각각 본 발명의 일 실시예에 의한 표시 장치의 표시 영역(DA)을 나타내는 평면도이다. 일 예로, 도 5는 표시 영역(DA)에서 서로 인접하도록 위치되어 도 3의 화소 유닛(PXU)을 구성하는 제1 내지 제3 화소들(PXL1, PXL2, PXL3)이 배치된 제1 내지 제3 화소 영역들(PXA1, PXA2, PXA3)과, 상기 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 상부에 배치되는 차광 패턴(LBP) 및 컬러 필터(CF)를 중심으로, 표시 영역(DA)의 실시예적 구조를 나타낸다. 또한, 도 5에서는 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각의 발광부(EMU)가 배치되는 표시층을 중심으로, 상기 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 실시예적 구조를 나타낸다. 도 6은 뱅크(BNK)와 관련하여, 도 5의 실시예에 대한 변경 실시예를 나타낸다.
도 3 내지 도 6을 참조하면, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은, 각각 제1 화소 영역(PXA1), 제2 화소 영역(PXA2) 및 제3 화소 영역(PXA3) 내에서, 서로 이격된 복수의 서브 발광 영역들을 포함한다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은, 각각의 제1 서브 발광 영역(SEA1) 및 제2 서브 발광 영역(SEA2)을 포함할 수 있다.
이하에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 제1 및 제2 서브 발광 영역들(SEA1, SEA2) 중 적어도 하나의 서브 발광 영역을 임의로 지칭하거나, 상기 제1 및 제2 서브 발광 영역들(SEA1, SEA2)을 포괄적으로 지칭할 때, "서브 발광 영역(SEA)" 또는 "서브 발광 영역들(SEA)"이라 하기로 한다. 또한, 제1 내지 제3 화소 영역들(PXA1, PXA2, PXA3) 중 적어도 하나의 화소 영역을 임의로 지칭하거나, 상기 제1 내지 제3 화소 영역들(PXA1, PXA2, PXA3)을 포괄적으로 지칭할 때, "화소 영역(PXA)" 또는 "화소 영역들(PXA)"이라 하기로 한다.
제1 화소(PXL1)는, 제1 화소 영역(PXA1) 내에서 제1 방향(DR1) 등을 따라 서로 이격된 제1 서브 발광 영역(SEA1[1]) 및 제2 서브 발광 영역(SEA2[1])과, 상기 제1 및 제2 서브 발광 영역들(SEA1[1], SEA2[1])에 나뉘어 배치된 제1 발광 소자들(LD1)을 포함할 수 있다. 제1 발광 소자들(LD1)은 서로 동일한 색의 빛을 방출하는 발광 소자들일 수 있다. 예를 들어, 제1 발광 소자들(LD1)은 각각 제1색(일 예로, 청색)의 빛을 방출하는 제1색 발광 소자들일 수 있다.
제2 화소(PXL2)는 제1 화소(PXL1)에 인접하여 배치될 수 있다. 이러한 제2 화소(PXL2)는, 제2 화소 영역(PXA2) 내에서 제1 방향(DR1) 등을 따라 서로 이격된 제1 서브 발광 영역(SEA1[2]) 및 제2 서브 발광 영역(SEA2[2])과, 상기 제1 및 제2 서브 발광 영역들(SEA1[2], SEA2[2])에 나뉘어 배치된 제2 발광 소자들(LD2)을 포함할 수 있다. 제2 발광 소자들(LD2)은 서로 동일한 색의 빛을 방출하는 발광 소자들일 수 있다.
일 실시예에서, 제2 발광 소자들(LD2)은 제1 발광 소자들(LD1)과 동일한 색의 빛을 방출하는 발광 소자들일 수 있다. 예를 들어, 제2 발광 소자들(LD2)은 제1 발광 소자들(LD1)과 동일하게 각각 제1색(일 예로, 청색)의 빛을 방출하는 제1색 발광 소자들일 수 있다.
다른 실시예에서, 제2 발광 소자들(LD2)은 제1 발광 소자들(LD1)과 상이한 색의 빛을 방출하는 발광 소자들일 수 있다. 예를 들어, 제2 발광 소자들(LD2)은 제1색과 상이한 제2색(일 예로, 녹색)의 빛을 방출하는 제2색 발광 소자들일 수 있다.
제3 화소(PXL3)는 제1 화소(PXL1) 및/또는 제2 화소(PXL2)에 인접하여 배치될 수 있다. 이러한 제3 화소(PXL3)는, 제3 화소 영역(PXA3) 내에서 제1 방향(DR1) 등을 따라 서로 이격된 제1 서브 발광 영역(SEA1[3]) 및 제2 서브 발광 영역(SEA2[3])과, 상기 제1 및 제2 서브 발광 영역들(SEA1[3], SEA2[3])에 나뉘어 배치된 제3 발광 소자들(LD3)을 포함할 수 있다. 제3 발광 소자들(LD3)은 서로 동일한 색의 빛을 방출하는 발광 소자들일 수 있다.
일 실시예에서, 제3 발광 소자들(LD3)은 제1 및/또는 제2 발광 소자들(LD1, LD2)과 동일한 색의 빛을 방출하는 발광 소자들일 수 있다. 예를 들어, 제3 발광 소자들(LD3)은 제1 발광 소자들(LD1)과 동일하게 각각 제1색(일 예로, 청색)의 빛을 방출하는 제1색 발광 소자들일 수 있다.
다른 실시예에서, 제3 발광 소자들(LD3)은 제1 및/또는 제2 발광 소자들(LD1, LD2)과 상이한 색의 빛을 방출하는 발광 소자들일 수 있다. 예를 들어, 제3 발광 소자들(LD3)은 제1색 및 제2색과 상이한 제3색(일 예로, 적색)의 빛을 방출하는 제3색 발광 소자들일 수 있다.
각 화소(PXL)의 서브 발광 영역들(SEA)은 각각 적어도 하나의 발광 소자 및 이에 연결된 전극들(일 예로, 제1 내지 제8 전극들(ELT1~ELT8) 중 적어도 두 개의 화소 전극, 및/또는 제1 내지 제5 컨택 전극들(CNE1~CNE5) 중 적어도 하나의 컨택 전극)을 포함할 수 있다. 예를 들어, 제1 화소(PXL1)의 제1 및 제2 서브 발광 영역들(SEA1[1], SEA2[1])은 각각 적어도 하나의 제1 발광 소자(LD1) 및 이에 연결된 전극들을 포함할 수 있다. 유사하게, 제2 화소(PXL2)의 제1 및 제2 서브 발광 영역들(SEA1[2], SEA2[2])은 각각 적어도 하나의 제2 발광 소자(LD2) 및 이에 연결된 전극들을 포함하고, 제3 화소(PXL3)의 제1 및 제2 서브 발광 영역들(SEA1[3], SEA2[3])은 각각 적어도 하나의 제3 발광 소자(LD3) 및 이에 연결된 전극들을 포함할 수 있다.
이하에서, 제1 내지 제3 발광 소자들(LD1, LD2, LD3) 중 하나 이상의 발광 소자를 임의로 지칭하거나, 두 종류 이상의 발광 소자들을 포괄적으로 지칭할 때, "발광 소자(LD)" 또는 "발광 소자들(LD)"이라 하기로 한다. 또한, 제1 내지 제8 전극들(ELT1~ELT8)을 비롯한 화소 전극들 중 적어도 하나의 화소 전극을 임의로 지칭할 때, "화소 전극(ELT)" 또는 "화소 전극들(ELT)"이라 하고, 제1 내지 제5 컨택 전극들(CNE1~CNE5)을 비롯한 컨택 전극들 중 적어도 하나의 컨택 전극을 임의로 지칭할 때, "컨택 전극(CNE)" 또는 "컨택 전극들(CNE)"이라 하기로 한다.
일 실시예에서, 각각의 화소(PXL)가 도 4에 도시된 실시예에서와 같이, 복수의 직렬 단들에 나뉘어 배치된 복수의 발광 소자들(LD)을 포함할 경우, 제1 및 제2 서브 발광 영역들(SEA1, SEA2), 각각은 적어도 하나의 직렬 단에 배치된 발광 소자(LD) 및 이에 연결된 전극들을 포함할 수 있다. 예를 들어, 각 화소(PXL)의 제1 서브 발광 영역(SEA1)은 해당 화소(PXL)의 제1 직렬 단에 배치된 복수의 발광 소자들(LD) 및 이에 연결된 복수의 전극들을 포함하고, 각 화소(PXL)의 제2 서브 발광 영역(SEA2)은 해당 화소(PXL)의 제2 직렬 단에 배치된 복수의 발광 소자들(LD) 및 이에 연결된 복수의 전극들을 포함할 수 있다.
이 경우, 각 화소(PXL)의 제1 서브 발광 영역(SEA1)에 배치된 적어도 하나의 발광 소자(LD)와 해당 화소(PXL)의 제2 서브 발광 영역(SEA2)에 배치된 적어도 하나의 발광 소자(LD)가 서로 직렬로 연결될 수 있다. 일 예로, 제1 화소(PXL1)의 제1 서브 발광 영역(SEA1[1])에 배치된 적어도 하나의 제1 발광 소자(LD1)와, 상기 제1 화소(PXL1)의 제2 서브 발광 영역(SEA2[1])에 배치된 적어도 하나의 제1 발광 소자(LD1)는 적어도 하나의 컨택 전극(CNE)에 의해 서로 직렬로 연결될 수 있다.
또한, 각각의 화소(PXL)가 서브 발광 영역들(SEA)의 개수보다 많은 개수의 직렬 단들을 포함한다고 할 때, 적어도 하나의 서브 발광 영역(SEA)은 2개 이상의 직렬 단들에 배치된 발광 소자들(LD) 및 이에 연결된 전극들을 포함할 수 있다. 예를 들어, 각 화소(PXL)의 제1 서브 발광 영역(SEA1)은 발광부(EMU)의 제1 및 제4 직렬 단들에 배치된 발광 소자들(LD) 및 전극들을 포함하고, 각 화소(PXL)의 제2 서브 발광 영역(SEA2)은 발광부(EMU)의 제2 및 제3 직렬 단들에 배치된 발광 소자들(LD) 및 전극들을 포함할 수 있다.
각 화소(PXL)의 실시예적 구조에 대한 보다 상세한 설명은, 도 7 내지 도 9b를 참조하여 후술하기로 한다.
각각의 발광 소자(LD)를 포함한 서브 발광 영역들(SEA)은 해당 화소(PXL)의 발광 영역(EA)을 구성할 수 있다. 그리고, 서브 발광 영역들(SEA)을 제외한 나머지 화소 영역(및/또는 화소들(PXL) 사이의 영역)은 각 화소(PXL)의 비발광 영역(NEA)(및/또는, 인접한 화소들(PXL) 사이의 비발광 영역(NEA))을 구성할 수 있다. 상기 비발광 영역(NEA)에는 뱅크(BNK)가 배치될 수 있다.
뱅크(BNK)는 각 화소(PXL)의 제1 및 제2 서브 발광 영역들(SEA1, SEA2)을 포함한 발광 영역(EA)을 둘러싸도록 비발광 영역(NEA)에 배치될 수 있다. 이러한 뱅크(BNK)는 각 화소(PXL)의 발광 영역(EA)을 규정하는 구조물로서, 일 예로 화소 정의막일 수 있다. 예를 들어, 뱅크(BNK)는 각 화소(PXL)의 발광 영역(EA)을 둘러싸도록, 상기 화소(PXL)가 제공되는 각 화소 영역(PXA)의 외곽 영역 및/또는 인접한 화소 영역들(PXA) 사이의 경계 영역에 배치될 수 있다.
뱅크(BNK)는 각각의 화소(PXL)에 발광 소자들(LD)을 공급하는 단계에서, 상기 발광 소자들(LD)이 공급되어야 할 각각의 발광 영역(EA) 및/또는 서브 발광 영역(SEA)을 규정하는 댐 구조물을 형성할 수 있다. 예를 들어, 뱅크(BNK)에 의해 각각의 발광 영역(EA) 및/또는 서브 발광 영역(SEA)이 구획됨으로써, 상기 발광 영역(EA) 및/또는 서브 발광 영역(SEA)에 원하는 종류 및/또는 양의 발광 소자 잉크를 공급할 수 있다.
또한, 뱅크(BNK)는 적어도 하나의 차광성 및/또는 반사성 물질을 포함하도록 구성되어 인접한 발광 영역들(EA) 및/또는 서브 발광 영역들(SEA)의 사이에서 빛샘을 방지할 수 있다. 예를 들어, 뱅크(BNK)는, 다양한 종류의 블랙 매트릭스 물질 중 적어도 하나의 블랙 매트릭스 물질(일 예로, 현재 공지된 적어도 하나의 차광성 재료), 및/또는 특정 색상의 컬러 필터 물질 등을 포함할 수 있다. 일 예로, 뱅크(BNK)는 광의 투과를 차단할 수 있는 흑색의 불투명 패턴으로 형성될 수 있다. 일 실시예에서, 각 화소(PXL)의 광 효율을 높일 수 있도록 뱅크(BNK)의 표면(일 예로, 측벽)에 도시되지 않은 반사막이 형성될 수도 있다.
일 실시예에서, 뱅크(BNK)는 각 화소(PXL)의 제1 및 제2 서브 발광 영역들(SEA1, SEA2)을 노출하는 제1 개구부들(OPNb1) 외에도, 비발광 영역(NEA)의 일부를 노출하는 개구부를 더 포함할 수 있다. 예를 들어, 뱅크(BNK)는, 각 화소 영역(PXA)의 상단 영역 및/또는 하단 영역에 대응하는 제2 개구부(OPNb2)를 더 포함할 수 있다.
또한, 뱅크(BNK)는, 도 5에 도시된 바와 같이, 각 화소(PXL)의 제1 및 제2 서브 발광 영역들(SEA1, SEA2) 사이의 비발광 영역(NEA)에도 배치되되, 상기 제1 및 제2 서브 발광 영역들(SEA1, SEA2) 사이의 일 영역을 부분적으로 노출하는 제3 개구부(OPNb3)를 더 포함할 수 있다.
이와 같이, 각 화소(PXL)의 제1 및 제2 서브 발광 영역들(SEA1, SEA2) 사이의 비발광 영역(NEA)에도 뱅크(BNK)를 배치할 경우, 각각의 발광 영역(EA)과 발광 소자들(LD)이 공급 영역간 일치율을 높여, 재료 효율을 개선할 수 있다. 예를 들어, 잉크젯 방식 등을 통해 각 화소(PXL)에 발광 소자들(LD)을 공급하는 단계에서, 상기 발광 소자들(LD)이 불필요한 영역(일 예로, 제1 및 제2 서브 발광 영역들(SEA1, SEA2) 사이의 비발광 영역(NEA))에 공급되는 것을 방지하고, 각각의 서브 발광 영역(SEA)에 발광 소자들(LD)을 효율적으로 공급할 수 있다. 이에 따라, 발광 소자들(LD)이 불필요하게 낭비되는 것을 방지하고, 표시 장치의 제조 비용을 절감할 수 있다.
일 실시예에서, 뱅크(BNK)의 제2 및 제3 개구부들(OPNb2, OPNb3)이 형성된 영역에서, 적어도 일부의 화소 전극들(ELT)이 끊어질 수 있다. 예를 들어, 각각의 서브 발광 영역(SEA)에 발광 소자들(LD)을 정렬하기 위하여, 표시 영역(DA)의 전반에서 화소 전극들(ELT)을 복수의 그룹으로 나누고 각 그룹의 화소 전극들(ELT)을 먼저 일체형의 정렬 배선으로 형성하여 소정의 정렬 신호를 인가할 수 있다. 그리고, 발광 소자들(LD)의 정렬이 완료된 이후, 화소들(PXL)의 사이에서 적어도 하나의 정렬 배선을 끊어서 분리함으로써, 각 화소(PXL)를 개별 구동이 가능한 형태로 분리할 수 있다. 또한, 각 화소(PXL)의 제1 및 제2 서브 발광 영역들(SEA1, SEA2)의 사이(일 예로, 뱅크(BNK)의 제2 및 제3 개구부들(OPNb2, OPNb3)이 형성된 영역)에서, 각각의 정렬 배선을 구성하였던 화소 전극들(ELT) 중 적어도 일부를 끊어서 분리함으로써, 상기 화소 전극들(ELT)을 각 직렬 단의 화소 전극들(ELT)로 분리할 수 있다.
한편, 각 화소(PXL)의 제1 및 제2 서브 발광 영역들(SEA1, SEA2)에 배치된 발광 소자들(LD)을 직렬 및/또는 병렬로 연결하고자 할 경우, 상기 제1 및 제2 서브 발광 영역들(SEA1, SEA2) 각각에 형성된 소정의 화소 전극들(ELT)을 연결하는 컨택 전극(CNE)을 형성할 수 있다. 이에 따라, 각 화소(PXL)의 발광 소자들(LD)을 원하는 형태로 직렬, 병렬 및/또는 직/병렬 연결할 수 있다.
이에 따라, 제1 및 제2 서브 발광 영역들(SEA1, SEA2)의 사이에는, 발광 소자들(LD)의 정렬 이후 각각의 정렬 배선을 복수의 화소 전극들(ELT)로 분리하거나, 및/또는 적어도 하나의 컨택 전극(CNE)을 통한 화소 전극들(ELT) 간의 연결을 위한 비발광 영역(NEA)이 배치될 수 있다. 상기 비발광 영역(NEA)에서는, 발광 소자들(LD)의 정렬 단계에서 서로 다른 정렬 신호를 공급받는 정렬 배선들 사이의 간격(일 예로, 제2 방향(DR2) 상에서의 거리)을 상대적으로 넓게 형성함으로써, 상기 비발광 영역(NEA)에 발광 소자들(LD)이 배치 및/또는 정렬되는 것을 방지할 수 있다.
한편, 뱅크(BNK)의 형상 및/또는 배치 구조는 실시예에 따라 다양하게 달라질 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 뱅크(BNK)는, 각각의 화소(PXL)에서, 제1 및 제2 서브 발광 영역들(SEA1, SEA2)과 상기 제1 및 제2 서브 발광 영역들(SEA1, SEA2) 사이의 비발광 영역(NEA)을 포괄한 영역을 한 번에 둘러싸는 제1 개구부(OPNb1)를 포함할 수도 있다.
화소들(PXL)의 상부에는, 컬러 필터(CF)와, 상기 컬러 필터(CF)에 대응하는 개구부를 포함한 차광 패턴(LBP)이 배치된다. 예를 들어, 화소들(PXL)의 상부에는, 각 화소(PXL)의 제1 및 제2 서브 발광 영역들(SEA) 사이의 비발광 영역(NEA)을 포함하여 상기 제1 및 제2 서브 발광 영역들(SEA)의 주변 영역을 커버하도록 차광 패턴(LBP)이 배치될 수 있다.
차광 패턴(LBP)은 각각의 제1 서브 발광 영역(SEA1) 및 제2 서브 발광 영역(SEA2)의 상부에서 개별적으로 개구된 복수의 개구부들을 포함할 수 있다. 예를 들어, 차광 패턴(LBP)은, 각각의 서브 발광 영역(SEA)에 대응하는 분리형 개구부를 가지면서 비발광 영역(NEA)을 가리도록 배치된 블랙 매트릭스 패턴일 수 있다.
각 화소(PXL)의 제1 및 제2 서브 발광 영역들(SEA)의 상부에는 해당 화소(PXL)에서 방출하고자 하는 빛의 색에 대응하는 소정 색의 컬러 필터(CF)가 배치될 수 있다. 일 실시예에서, 차광 패턴(LBP)의 개구부에 대응하는 각각의 제1 서브 발광 영역(SEA1) 및 제2 서브 발광 영역(SEA2)의 상부에는 소정 색의 분리형 컬러 필터 패턴들이 배치될 수 있다. 예를 들어, 각 화소(PXL)의 제1 및 제2 서브 발광 영역들(SEA)의 상부에는, 차광 패턴(LBP)을 사이에 개재하고 서로 분리된 복수의 컬러 필터 패턴들이 배치될 수 있다.
컬러 필터(CF) 및/또는 차광 패턴(LBP)과 관련한 추가적인 실시예적 구성에 대해서는, 도 10 내지 도 16b를 참조하여 후술하기로 한다.
도 7은 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 평면도이다. 일 예로, 도 7은 상기 화소(PXL)의 발광 소자들(LD)이 배치되는 표시층을 나타낸다. 실시예에 따라, 도 7에 도시된 화소(PXL)는 도 5에 도시된 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3) 중 어느 하나일 수 있으며, 상기 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다. 또한, 도 7에서는 각각의 화소(PXL)가 도 4 내지 도 6에 도시된 바와 같이, 4개의 직렬 단에 배치된 발광 소자들(LD)을 포함하는 실시예를 개시하기로 한다. 다만, 각 화소(PXL)의 발광 영역(EA) 및/또는 각각의 서브 발광 영역(SEA)에 배치되는 직렬 단의 개수는 실시예에 따라 다양하게 변경될 수 있다.
도 8은 도 7의 AR1 영역에 대한 확대도이다. AR1 영역은 제1 직렬 단의 발광 소자들(LDs1)이 배치되는 영역으로서, 각각 제2 직렬 단, 제3 직렬 단 및 제4 직렬 단의 발광 소자들(LDs2, LDs3, LDs4)이 배치되는 AR2, AR3 및 AR4 영역들과 실질적으로 동일 또는 유사한 구조를 가질 수 있다. 다만, 각각의 직렬 단에 배치되는 발광 소자들(LD)의 개수는 서로 동일하거나 상이할 수 있다.
도 3 내지 도 8을 참조하면, 화소(PXL)는, 제1 서브 발광 영역(SEA1)에 배치된 제1 전극(ELT1), 제2 전극(ELT2) 및 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된 적어도 하나의 발광 소자(LDs1)와, 제2 서브 발광 영역(SEA2)에 배치된 제3 전극(ELT3), 제4 전극(ELT4) 및 상기 제3 및 제4 전극들(ELT3, ELT4)의 사이에 연결된 적어도 하나의 발광 소자(LDs2)를 포함할 수 있다. 일 예로, 제1 화소(PXL1)는 제1 및 제2 서브 발광 영역들(SEA1[1], SEA2[1])에 각각 적어도 하나씩 배치된 복수의 제1 발광 소자들(LD1)을 포함할 수 있다. 유사하게, 제2 화소(PXL2)는 제1 및 제2 서브 발광 영역들(SEA1[2], SEA2[2])에 각각 적어도 하나씩 배치된 복수의 제2 발광 소자들(LD2)을 포함하고, 제3 화소(PXL3)는 제1 및 제2 서브 발광 영역들(SEA1[3], SEA2[3])에 각각 적어도 하나씩 배치된 복수의 제3 발광 소자들(LD3)을 포함할 수 있다.
또한, 화소(PXL)는, 제2 서브 발광 영역(SEA2)(또는, 제1 서브 발광 영역(SEA1))에 배치된 제5 전극(ELT5), 제6 전극(ELT6) 및 상기 제5 및 제6 전극들(ELT5, ELT6)의 사이에 연결된 적어도 하나의 발광 소자(LDs3), 및/또는, 제1 서브 발광 영역(SEA1)(또는, 제2 서브 발광 영역(SEA2))에 배치된 제7 전극(ELT7), 제8 전극(ELT8) 및 상기 제7 및 제8 전극들(ELT7, ELT8)의 사이에 연결된 적어도 하나의 발광 소자(LDs4)를 선택적으로 더 포함할 수 있다.
각각의 서브 발광 영역(SEA)에서, 제1 내지 제8 전극들(ELT1, ELT8)은 각각 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)을 따라 서로 이격되도록 배치될 수 있으나, 이에 한정되지는 않는다. 또한, 각각의 화소 영역(PXA)에서, 제1 내지 제8 전극들(ELT1, ELT8)은 균일한 폭을 가지거나 불균일한 폭을 가질 수 있으며, 굴곡부를 포함하거나 포함하지 않을 수 있다. 즉, 제1 내지 제8 전극들(ELT1, ELT8) 각각의 형상 및/또는 상호 배치 구조는 실시예에 따라 다양하게 변경될 수 있다.
이러한 제1 내지 제8 전극들(ELT1~ELT8)은 각 화소(PXL)의 화소 전극들(ELT)을 구성할 수 있다. 이러한 제1 내지 제8 전극들(ELT1~ELT8) 중 일부는 먼저 하나의 정렬 배선으로 형성된 이후, 인접한 화소(PXL)와의 사이 및/또는 각 화소(PXL)의 서브 발광 영역들(SEA)의 사이에서 끊어져서 각각의 화소 전극(ELT)으로 분리될 수 있다.
각 직렬 단을 구성하는 한 쌍의 화소 전극들(ELT)은 발광 소자들(LD)이 배열되는 영역들(또는, 배열될 영역들), 일 예로 각각 AR1 영역, AR2 영역, AR3 영역 및 AR4 영역에서 서로 근접하게 배치되고, 나머지 영역에서는 상대적으로 먼 거리만큼 이격되어 배치될 수 있다. 이에 따라, 발광 소자들(LD)을 원하는 영역에 배열할 수 있게 된다.
상기 화소 전극들(ELT) 중 어느 하나, 일 예로 제1 전극(ELT1)은, 제1 컨택부(CNT1)를 통해 화소 회로(PXC) 및/또는 제1 전원선(PL1)에 연결될 수 있다. 그리고, 상기 화소 전극들(ELT) 중 다른 하나, 일 예로 제8 전극(ELT8)은 제2 컨택부(CNT2)를 통해 제2 전원선(PL2)에 연결될 수 있다.
일 실시예에서, 제1 내지 제8 전극들(ELT1~ELT8) 각각의 일 영역 하부에는, 뱅크 패턴(BNP)이 배치될 수 있다. 이 경우, 상기 제1 내지 제8 전극들(ELT1~ELT8) 각각의 일 영역이 뱅크 패턴(BNP)에 의해 상부 방향으로 돌출되면서, 발광 소자들(LD)의 주변에 반사 격벽을 형성할 수 있게 된다. 이에 따라, 화소(PXL)의 광 효율을 향상시킬 수 있다. 각각의 뱅크 패턴(BNP)은, 하나의 화소 전극(ELT)과 중첩되도록 형성되거나, 복수의 화소 전극들(ELT)과 중첩되도록 형성될 수 있다.
실시예에 따라, 제1 내지 제8 전극들(ELT1~ELT8)은 각 직렬 단의 발광 소자들(LD)에 직접 접촉되어 연결되거나, 별도의 컨택 전극(CNE) 등을 통해 발광 소자들(LD)에 연결될 수 있다. 예를 들어, 제1 내지 제8 전극들(ELT1~ELT8)은 각각의 컨택 전극(CNE)을 통해 인접한 발광 소자들(LD)의 제1 또는 제2 단부들(EP1, EP2)에 연결될 수 있다.
또한, 제1 서브 발광 영역(SEA1)에 배치된 어느 하나의 전극(일 예로, 제1, 제2, 제7 및 제8 전극들(ELT1, ELT2, ELT7, ELT8) 중 하나)과, 제2 서브 발광 영역(SEA2)에 배치된 어느 하나의 전극(일 예로, 제3 내지 제6 전극들(ELT3~ELT6) 중 하나)은 적어도 하나의 컨택 전극(CNE)에 의해 서로 연결될 수 있다. 이를 위해, 각각의 화소(PXL)는, 제1 및 제2 서브 발광 영역들(SEA1, SEA2)에 위치된 소정의 전극들을 서로 연결하기 위한 적어도 하나의 컨택 전극(CNE)을 포함할 수 있다. 일 예로, 각각의 화소(PXL)는 제1 내지 제5 컨택 전극들(CNE1~CNE5)을 더 포함할 수 있다.
제1 컨택 전극(CNE1)은 제1 직렬 단의 발광 소자들(LDs1)(특히, 제1 단부들(EP1)) 및 제1 전극(ELT1) 상에 배치되어, 상기 제1 직렬 단의 발광 소자들(LDs1)의 제1 단부들(EP1)을 제1 전극(ELT1)에 연결할 수 있다.
제2 컨택 전극(CNE2)은 제1 직렬 단의 발광 소자들(LDs1)(특히, 제2 단부들(EP2)) 및 제2 전극(ELT2) 상에 배치되어, 상기 제1 직렬 단의 발광 소자들(LDs1)의 제2 단부들(EP2)을 제2 전극(ELT2)에 연결할 수 있다. 또한, 제2 컨택 전극(CNE2)은 제2 직렬 단의 발광 소자들(LDs2)(특히, 제1 단부들(EP1)) 및 제3 전극(ELT3) 상에 배치되어, 상기 제2 직렬 단의 발광 소자들(LDs2)의 제1 단부들(EP1)을 제3 전극(ELT3)에 연결할 수 있다. 이를 위해, 제2 컨택 전극(CNE2)은 제1 서브 발광 영역(SEA1)으로부터, 제1 및 제2 서브 발광 영역들(SEA1, SEA2) 사이의 비발광 영역(NEA)을 지나, 제2 서브 발광 영역(SEA2)으로 연장될 수 있다. 다만, 다른 실시예에서는 제2 컨택 전극(CNE2)이, 각각의 서브 발광 영역(SEA)에 배치된 복수의 분리형 전극들로 구성되고, 상기 분리형 전극들이 브릿지 패턴 등을 통해 서로 연결될 수도 있다.
제3 컨택 전극(CNE3)은 제2 직렬 단의 발광 소자들(LDs2)(특히, 제2 단부들(EP2)) 및 제4 전극(ELT4) 상에 배치되어, 상기 제2 직렬 단의 발광 소자들(LDs2)의 제2 단부들(EP2)을 제4 전극(ELT4)에 연결할 수 있다. 또한, 제3 컨택 전극(CNE3)은 제3 직렬 단의 발광 소자들(LDs3)(특히, 제1 단부들(EP1)) 및 제5 전극(ELT5) 상에 배치되어, 상기 제3 직렬 단의 발광 소자들(LDs3)의 제1 단부들(EP1)을 제5 전극(ELT5)에 연결할 수 있다. 이를 위해, 제3 컨택 전극(CNE3)은 AR2 영역으로부터 AR3 영역으로 연장될 수 있다. 다만, 다른 실시예에서는 제3 컨택 전극(CNE3)이, 각각 AR2 영역 및 AR3 영역에 배치된 복수의 분리형 전극들로 구성되고, 상기 분리형 전극들이 브릿지 패턴 등을 통해 서로 연결될 수도 있다.
제4 컨택 전극(CNE4)은 제3 직렬 단의 발광 소자들(LDs3)(특히, 제2 단부들(EP2)) 및 제6 전극(ELT6) 상에 배치되어, 상기 제3 직렬 단의 발광 소자들(LDs3)의 제2 단부들(EP2)을 제6 전극(ELT6)에 연결할 수 있다. 또한, 제4 컨택 전극(CNE4)은 제4 직렬 단의 발광 소자들(LDs4)(특히, 제1 단부들(EP1)) 및 제7 전극(ELT7) 상에 배치되어, 상기 제4 직렬 단의 발광 소자들(LDs4)의 제1 단부들(EP1)을 제7 전극(ELT7)에 연결할 수 있다. 이를 위해, 제4 컨택 전극(CNE4)은 제2 서브 발광 영역(SEA2)으로부터, 제1 및 제2 서브 발광 영역들(SEA1, SEA2) 사이의 비발광 영역(NEA)을 지나, 제1 서브 발광 영역(SEA1)으로 연장될 수 있다. 다만, 다른 실시예에서는 제4 컨택 전극(CNE4)이, 각각의 서브 발광 영역(SEA)에 배치된 복수의 분리형 전극들로 구성되고, 상기 분리형 전극들이 브릿지 패턴 등을 통해 서로 연결될 수도 있다.
제5 컨택 전극(CNE5)은 제4 직렬 단의 발광 소자들(LDs4)(특히, 제2 단부들(EP2)) 및 제8 전극(ELT8) 상에 배치되어, 상기 제4 직렬 단의 발광 소자들(LDs4)의 제2 단부들(EP2)을 제8 전극(ELT8)에 연결할 수 있다.
일 실시예에서, 각각의 컨택 전극(CNE)과 화소 전극(ELT)의 사이에는 적어도 한 층의 절연막이 개재되고, 상기 절연막에 형성된 컨택홀(CH)을 통해 각각의 컨택 전극(CNE)과 이에 대응하는 화소 전극(ELT)이 서로 연결될 수 있다. 다만, 컨택 전극(CNE)과 화소 전극(ELT) 사이의 연결 구조는 실시예에 따라 다양하게 달라질 수 있다.
상술한 실시예에서는, 컨택 전극들(CNE)을 이용하여 화소 전극들(ELT)을 원하는 형태로 연결할 수 있다. 일 예로, 각각 제1 서브 발광 영역(SEA1)의 AR1 영역에 배치된 발광 소자들(LDs1), 제2 서브 발광 영역(SEA2)의 AR2 영역에 배치된 발광 소자들(LDs2), 제2 서브 발광 영역(SEA2)의 AR3 영역에 배치된 발광 소자들(LDs3) 및 제1 서브 발광 영역(SEA1)의 AR4 영역에 배치된 발광 소자들(LDs4)을 순차적으로 직렬 연결할 수 있다.
또한, 각각의 발광 영역(EA)에 공급된 발광 소자들(LD)의 활용률을 높이기 위하여 상기 발광 소자들(LD)을 정렬하기 위한 정렬 신호를 제어하거나 자계를 형성하는 등에 의해, 각각의 발광 소자 배열 영역(일 예로, AR1 내지 AR4 영역)에서 보다 많은 개수(또는 비율)의 발광 소자들(LD)이 특정 방향으로 정렬되도록 상기 발광 소자들(LD)을 편향 정렬한 경우, 컨택 전극들(CNE)을 이용하여 보다 다수인 발광 소자들(LD)의 배열 방향에 맞춰 화소 전극들(ELT)을 연결할 수 있게 된다. 이에 따라, 발광 소자들(LD)의 활용률을 개선하고, 화소(PXL)의 광 효율을 향상시킬 수 있게 된다.
한편, 제1 및 제2 서브 발광 영역들(SEA1, SEA2)의 사이에서, 각각의 정렬 배선을 복수의 화소 전극들(ELT)로 분리하고, 컨택 전극들(CNE)을 이용하여 상기 화소 전극들(ELT)을 원하는 형태로 연결할 경우, 정렬 배선들의 분리, 및 분리된 화소 전극들(ELT) 간의 연결을 위한 영역이 필요할 수 있다. 상기 영역은, 발광 소자들(LD)이 정렬되지 않는 비발광 영역(NEA)으로서, 제1 및 제2 서브 발광 영역들(SEA1, SEA2)의 사이에 위치될 수 있다. 이에 따라, 각각의 화소 영역(PXA)에서, 발광 영역(EA)의 비율(또는, 면적)이 감소하게 되면서, 그만큼 비발광 영역(NEA)의 비율이 증가할 수 있다. 특히, 직렬 단들 및/또는 이에 대응하는 서브 발광 영역들(SEA)의 개수가 증가하게 되면, 비발광 영역(NEA)의 비율은 보다 증가할 수 있다.
이와 같이, 각각의 화소(PXL)가 비발광 영역(NEA)을 사이에 개재하고 서로 이격된 복수의 서브 발광 영역들(SEA)을 포함할 때, 각 화소(PXL)의 서브 발광 영역들(SEA)을 한 번에 포괄할 수 있는 영역에 대응하여 차광 패턴(LBP)을 개구할 경우, 차광 패턴(LBP)의 개구 면적이 불필요하게 증가되어 외광 반사율이 증가할 수 있다. 또한, 이를 방지하기 위하여 차광 패턴(LBP)의 개구 면적을 줄일 경우, 각각의 서브 발광 영역(SEA) 상에서 차광 패턴(LBP)을 충분한 면적만큼 개구하는 데에 한계가 있어, 화소들(PXL)의 광 효율이 저하될 수 있다.
이에, 본 발명에서는, 도 5 및 도 6의 실시예들에서와 같이, 각각의 서브 발광 영역(SEA)에 맞춰 차광 패턴(LBP)을 효율적으로 개구한다. 이에 따라, 화소들(PXL)의 상부에서 외광 반사는 저감하면서도, 화소들(PXL)의 광 효율을 향상시킬 수 있게 된다. 이와 관련한 상세한 설명은 후술하기로 한다.
도 9a 및 도 9b는 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 단면도이다. 일 예로, 도 9a 및 도 9b는 도 7의 Ⅰ~Ⅰ' 선에 따른 화소(PXL)의 단면에 대한 서로 다른 실시예들을 나타낸다. 도 9b의 실시예는 도 9a의 실시예와 비교하여, 제1 컨택 전극(CNE1) 상에 배치된 제3 절연층(INS3)을 더 포함한다.
도 9a 및 도 9b에서는, 회로층(PCL)에 배치될 수 있는 회로 소자들의 일 예로서, 임의의 트랜지스터(M)(일 예로, 제1 컨택부(CNT1) 및 브릿지 패턴(BRP)을 통해 제1 전극(ELT1)에 연결되는 트랜지스터)를 도시하기로 한다. 또한, 상기 회로층(PCL)에 배치될 수 있는 배선의 일 예로서, 제2 컨택부(CNT2)를 통해 제8 전극(ELT8)에 연결되는 제2 전원선(PL2)을 도시하기로 한다.
도 3 내지 도 9b를 참조하면, 본 발명의 일 실시예에 의한 화소(PXL) 및 이를 구비한 표시 장치는, 베이스 층(BSL)의 일면 상에 서로 중첩되도록 배치된 회로층(PCL) 및 표시층(DPL)을 포함할 수 있다. 예를 들어, 표시 영역(DA)은, 베이스 층(BSL)의 일면 상에 배치된 회로층(PCL)과, 상기 회로층(PCL) 상에 배치된 표시층(DPL)을 포함할 수 있다. 다만, 베이스 층(BSL) 상에서의 회로층(PCL)과 표시층(DPL)의 상호 위치는, 실시예에 따라 달라질 수 있다.
회로층(PCL)의 각 화소 영역(PXA)에는 해당 화소(PXL)의 화소 회로(PXC)를 구성하는 회로 소자들(일 예로, 트랜지스터들(M) 및 스토리지 커패시터(Cst)) 및 이에 연결되는 각종 배선들이 배치될 수 있다. 그리고, 표시층(DPL)의 각 화소 영역(PXA)에는 해당 화소(PXL)의 발광부(EMU)를 구성하는 화소 전극들(ELT), 발광 소자들(LD) 및/또는 컨택 전극들(CNE)이 배치될 수 있다.
회로층(PCL)은 회로 소자들 및 배선들 외에도 복수의 절연층들을 포함할 수 있다. 예를 들어, 회로층(PCL)은 베이스 층(BSL)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2) 및/또는 패시베이션층(PSV)을 포함할 수 있다.
또한, 회로층(PCL)은 적어도 일부의 트랜지스터(M)의 하부에 배치되는 적어도 하나의 차광층(또는, 상기 트랜지스터(M)의 백 게이트 전극(BGE)) 등을 포함한 제1 도전층을 선택적으로 더 포함할 수 있다.
제1 도전층을 포함한 베이스 층(BSL)의 일면 상에는 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다.
버퍼층(BFL) 상에는 반도체층이 배치될 수 있다. 반도체층은 각 트랜지스터(M)의 반도체 패턴(SCP) 등을 포함할 수 있다. 반도체 패턴(SCP)은 게이트 전극(GE)과 중첩되는 채널 영역과, 상기 채널 영역의 양측에 배치된 제1 및 제2 도전 영역들(일 예로, 소스 및 드레인 영역들)을 포함할 수 있다.
반도체 패턴(SCP)은 폴리 실리콘, 아모포스 실리콘, 또는 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체 패턴(SCP)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 상기 반도체 패턴(SCP)의 제1 및 제2 도전 영역들은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
일 실시예에서, 각각의 화소 회로(PXC)를 구성하는 트랜지스터들(M)의 반도체 패턴들(SCP)은 실질적으로 동일 또는 유사한 물질로 이루어질 수 있다. 예를 들어, 상기 트랜지스터들(M)의 반도체 패턴(SCP)은, 폴리 실리콘, 아모포스 실리콘 및 산화물 반도체 중 동일한 어느 하나의 물질로 이루어질 수 있다.
다른 실시예에서, 상기 트랜지스터들(M) 중 일부와 나머지 일부는, 서로 다른 물질로 이루어진 반도체 패턴들(SCP)을 포함할 수도 있다. 예를 들어, 상기 트랜지스터들(M) 중 일부 트랜지스터의 반도체 패턴(SCP)은 폴리 실리콘 또는 아모포스 실리콘으로 이루어지고, 상기 트랜지스터들(M) 중 나머지 트랜지스터의 반도체 패턴(SCP)은 산화물 반도체로 이루어질 수 있다.
반도체층 상에는 게이트 절연층(GI)이 배치될 수 있다. 그리고, 게이트 절연층(GI) 상에는 제2 도전층이 배치될 수 있다.
제2 도전층은 각 트랜지스터(M)의 게이트 전극(GE)을 포함할 수 있다. 또한, 제2 도전층은 스토리지 커패시터(Cst)의 일 전극 및/또는 소정의 배선을 더 포함할 수 있다.
제2 도전층 상에는 제1 층간 절연층(ILD1)이 배치될 수 있다. 그리고, 제1 층간 절연층(ILD1) 상에는 제3 도전층이 배치될 수 있다.
제3 도전층은 각 트랜지스터(M)의 제1 및 제2 트랜지스터 전극들(TE1, TE2)을 포함할 수 있다. 여기서, 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 소스 및 드레인 전극들(SE, DE)일 수 있다. 또한, 제3 도전층은 스토리지 커패시터(Cst)의 일 전극 및/또는 소정의 배선을 더 포함할 수 있다.
제3 도전층 상에는 제2 층간 절연층(ILD2)이 배치될 수 있다. 그리고, 제2 층간 절연층(ILD2) 상에는 제4 도전층이 배치될 수 있다.
버퍼층(BFL), 게이트 절연층(GI), 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2) 각각은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 예를 들어, 버퍼층(BFL), 게이트 절연층(GI), 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2) 각각은, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 또는 실리콘산 질화물(SiOxNy) 등을 비롯한 다양한 종류의 유/무기 절연 물질을 포함할 수 있다.
제4 도전층은 회로층(PCL)과 표시층(DPL)을 연결하는 브릿지 패턴(BRP) 및/또는 소정의 배선(일 예로, 제1 전원선(PL1) 및/또는 제2 전원선(PL2))을 포함할 수 있다. 브릿지 패턴(BRP)은, 제1 컨택부(CNT1)에 형성된 제1 컨택홀(CH1) 등을 통해, 각 발광부(EMU)의 첫 번째 화소 전극(일 예로, 제1 전극(ELT1))에 연결될 수 있다. 제2 전원선(PL2)은, 제2 컨택부(CNT2)에 형성된 제2 컨택홀(CH2) 등을 통해, 각 발광부(EMU)의 마지막 화소 전극(일 예로, 제8 전극(ELT8))에 연결될 수 있다.
제1 내지 제4 도전층들을 구성하는 각각의 도전 패턴, 전극 및/또는 배선은, 적어도 하나의 도전 물질을 포함함으로써 도전성을 가질 수 있으며, 그 구성 물질이 특별히 한정되지는 않는다. 일 예로, 제1 내지 제4 도전층들을 구성하는 각각의 도전 패턴, 전극 및/또는 배선은, 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있으나, 이에 한정되지는 않는다.
제4 도전층 상에는 패시베이션층(PSV)이 배치될 수 있다. 실시예에 따라, 패시베이션층(PSV)은 적어도 유기 절연층을 포함하며 회로층(PCL)의 표면을 실질적으로 평탄화할 수 있다.
패시베이션층(PSV)은, 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 예를 들어, 패시베이션층(PSV)은 적어도 한 층의 유기 절연막을 포함하며 화소 회로층(PCL)의 표면을 실질적으로 평탄화할 수 있다. 일 실시예에서, 상기 유기 절연막은, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다.
상기 패시베이션층(PSV)의 상부에는 표시층(DPL)이 배치될 수 있다.
표시층(DPL)은, 각 화소(PXL)의 발광부(EMU)을 포함할 수 있다. 예를 들어, 표시층(DPL)은, 각 화소(PXL)의 서브 발광 영역들(SEA)에 배치된 복수의 화소 전극들(ELT)(일 예로, 제1 내지 제8 전극들(ELT1~ELT8)) 및 상기 화소 전극들(ELT)의 사이에 직렬, 병렬 또는 직/병렬 연결된 복수의 발광 소자들(LD), 및 상기 화소 전극들(ELT)과 발광 소자들(LD)을 연결하는 복수의 컨택 전극들(CNE)을 포함할 수 있다.
한편, 도 9a 및 도 9b에서는 각각 하나의 발광 소자(LD)를 도시하였지만, 도 4 내지 도 8의 실시예들에서와 같이 각각의 화소(PXL)는 첫 번째 및 마지막 화소 전극들(일 예로, 제1 및 제8 전극들(ELT1, ELT8))의 사이에 순방향으로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 따라서, 도 9a 및 도 9b의 실시예들 및 후술할 다른 실시예들을 설명함에 있어, 화소(PXL)가 복수의 발광 소자들(LD)을 포함하는 것으로 가정하여 각각의 실시예를 설명하기로 한다.
또한, 표시층(DPL)은, 화소 전극들(ELT) 각각의 일 영역을 상부 방향으로 돌출시키기 위한 분리 또는 일체형의 뱅크 패턴(BNP), 및/또는 각각의 발광 영역(EA)(또는, 각각의 서브 발광 영역(SEA))을 둘러싸는 뱅크(BNK)를 더 포함할 수 있다. 이외에도, 표시층(DPL)은 적어도 하나의 도전층 및/또는 절연층을 더 포함할 수 있다.
예를 들어, 표시층(DPL)은, 회로층(PCL)의 상부에 순차적으로 배치 및/또는 형성된, 뱅크 패턴(BNP), 화소 전극들(ELT), 제1 절연층(INS1), 발광 소자들(LD), 제2 절연층(INS2), 컨택 전극들(CNE) 및 제4 절연층(INS4)을 포함할 수 있다. 일 실시예에서, 도 9a에 도시된 바와 같이, 각각의 발광 소자(LD)를 사이에 두고 서로 마주하는 두 개의 컨택 전극들(CNE)(일 예로, 제1 및 제2 컨택 전극들(CNE1, CNE2))은 서로 동일한 층에 배치될 수 있다. 다른 실시예에서는, 도 9b에 도시된 바와 같이, 각각의 발광 소자(LD)를 사이에 두고 서로 마주하는 두 개의 컨택 전극들(CNE)(일 예로, 제1 및 제2 컨택 전극들(CNE1, CNE2))이 서로 다른 층에 분리되어 배치될 수 있다. 이 경우, 표시층(DPL)은 상기 컨택 전극들(CNE)의 사이에 개재된 제3 절연층(INS3)을 더 포함할 수 있다. 일 예로, 제3 절연층(INS3)은 제1 컨택 전극(CNE1)을 커버하며, 상기 제3 절연층(INS3)의 일단은 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)의 사이에 개재될 수 있다.
한편, 뱅크(BNK)의 경우, 단면 상에서의 위치가 실시예에 따라 다양하게 변경될 수 있다. 일 실시예에서, 뱅크(BNK)는 제1 절연층(INS1) 상에 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 다른 실시예에서는 뱅크(BNK)가 뱅크 패턴(BNP)과 동일한 층에 배치될 수도 있다. 또한, 뱅크(BNK)는 뱅크 패턴(BNP)과 중첩되거나 중첩되지 않을 수 있다.
뱅크 패턴(BNP)은 회로층(PCL)이 선택적으로 형성된 베이스 층(BSL)의 일면 상에 배치될 수 있다. 이러한 뱅크 패턴(BNP)은 발광 소자들(LD)의 주변에 벽(wall) 구조물을 형성하기 위한 것으로서, 분리형 또는 일체형의 패턴으로 형성될 수 있다. 뱅크 패턴(BNP)은 베이스 층(BSL)의 일면 상에서 높이 방향으로 돌출될 수 있다. 이에 따라, 각각의 뱅크 패턴(BNP) 상에 배치된 화소 전극(ELT)의 일 영역이 상부 방향으로 돌출될 수 있다.
뱅크 패턴(BNP)은 적어도 하나의 무기 재료 및/또는 유기 재료를 포함하는 절연 물질을 포함할 수 있다. 일 예로, 뱅크 패턴(BNP)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 또는 실리콘산 질화물(SiOxNy) 등을 비롯한 다양한 무기 절연 물질을 포함하는 적어도 한 층의 무기막을 포함할 수 있다. 또는, 뱅크 패턴(BNP)은 다양한 종류의 유기 절연 물질을 포함하는 적어도 한 층의 유기막을 포함하거나, 유/무기 물질을 복합적으로 포함하는 단일층 또는 다중층의 절연체로 구성될 수도 있다.
뱅크 패턴(BNP) 및 그 상부에 배치되는 화소 전극들(ELT)에 의해, 발광 소자들(LD)의 주변에 반사 격벽이 형성될 수 있다. 일 예로, 화소 전극들(ELT)이 적어도 반사 전극층을 포함할 경우, 발광 소자들(LD)의 양 단부에서 방출되는 빛이 상기 반사 전극층에서 반사되어, 각 화소(PXL)의 상부 방향으로 출광될 수 있다.
뱅크 패턴(BNP)은 다양한 형상을 가질 수 있다. 일 실시예에서, 뱅크 패턴(BNP)은 도 9a 및 도 9b에 도시된 바와 같이 베이스 층(BSL)에 대하여 소정 범위의 각도로 기울어진 경사면을 가지도록 형성될 수 있다. 다른 실시예에서, 뱅크 패턴(BNP)은 곡면 또는 계단 형상 등의 측벽들을 가질 수도 있다. 일 예로, 뱅크 패턴(BNP)은 반원 또는 반타원 형상 등의 단면을 가질 수도 있다.
뱅크 패턴(BNP)의 상부에 배치되는 전극들 및/또는 절연층들은 상기 뱅크 패턴(BNP)에 대응하는 형상을 가질 수 있다. 일 예로, 각각의 화소 전극(ELT)은, 발광 소자들(LD)의 주변에서 뱅크 패턴(BNP)의 형상에 상응하는 형상을 가지는 경사면 또는 곡면을 포함할 수 있다. 다만, 실시예에 따라서는 화소(PXL)가 뱅크 패턴(BNP)을 포함하지 않을 수도 있다.
뱅크 패턴(BNP)의 상부에는 각 화소(PXL)의 화소 전극들(ELT)이 배치될 수 있다. 예를 들어, 화소 전극들(ELT)은, 각각의 서브 발광 영역(SEA)에서 서로 이격되도록 배치될 수 있다.
실시예에 따라, 각각의 화소 전극(ELT)은 화소(PXL)별로 분리된 패턴을 가지거나, 복수의 화소들(PXL)에서 공통으로 연결되는 패턴을 가질 수 있다. 예를 들어, 제1 내지 제8 전극들(ELT1~ELT8) 각각은 해당 화소 영역(PXA)의 외곽 영역 및/또는 인접한 화소 영역들(PXA)의 사이에서 양단이 끊긴 독립된 패턴을 가질 수 있다. 다른 실시예에서, 적어도 하나의 화소 전극(일 예로, 제1 전극(ELT1))은 해당 화소 영역(PXA)의 외곽 영역 및/또는 인접한 화소 영역들(PXA)의 사이에서 끊어진 독립된 패턴을 가지고, 적어도 하나의 다른 화소 전극(일 예로, 제8 전극(ELT8))은 일 단부가 제1 방향(DR1) 또는 제2 방향(DR2)을 따라 연장되어, 상기 제1 방향(DR1) 또는 제2 방향(DR2) 상에서 이웃한 다른 화소(PXL)의 소정 화소 전극(일 예로, 이웃 화소(PXL)의 제8 전극(ELT8))에 일체로 연결될 수 있다.
각각의 화소 전극(ELT)은 적어도 하나의 도전 물질을 포함함으로써, 도전성을 가질 수 있다. 일 예로, 화소 전극들(ELT)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum doped Zinc Oxide), GZO(Gallium doped Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 및 FTO(Fluorine doped Tin Oxide) 등과 같은 도전성 산화물, 및 PEDOT와 같은 도전성 고분자 중 적어도 하나의 도전 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 예를 들어, 화소 전극들(ELT)은 카본나노튜브(Carbon Nano Tube)나 그래핀(graphene) 등을 비롯한 그 외의 도전 물질을 포함할 수도 있다. 즉, 화소 전극들(ELT)은 다양한 도전 물질 중 적어도 하나를 포함함으로써 도전성을 가질 수 있고, 화소 전극들(ELT)의 구성 물질이 특별히 한정되지는 않는다. 또한, 화소 전극들(ELT)은 서로 동일 또는 상이한 도전 물질을 포함할 수 있다.
각각의 화소 전극(ELT)은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 화소 전극들(ELT)은 반사성의 도전 물질(일 예로, 금속)을 포함한 반사 전극층을 포함할 수 있다. 또한, 화소 전극들(ELT)은, 상기 반사 전극층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 전극층과, 상기 반사 전극층 및/또는 투명 전극층의 상부를 커버하는 적어도 한 층의 도전성 캡핑층 중 적어도 하나를 선택적으로 더 포함할 수 있다.
화소 전극들(ELT)을 포함한 베이스 층(BSL)의 일면 상에는 제1 절연층(INS1)이 배치된다. 일 실시예에서, 제1 절연층(INS1)은 도 9a에 도시된 바와 같이, 각각의 화소 전극(ELT)을 각각의 컨택 전극(CNE)에 연결하기 위한 컨택홀들(CH)을 가질 수 있다. 다른 실시예에서, 제1 절연층(INS1)은 도 9b에 도시된 바와 같이, 뱅크 패턴(BNP)의 상부 등에서 보다 넓게 개구되고, 제1 절연층(INS1)이 개구된 영역에서, 각각의 화소 전극(ELT)이 각각의 컨택 전극(CNE)에 연결될 수 있다. 또 다른 실시예에서, 제1 절연층(INS1)은 화소 전극들(ELT)과 발광 소자들(LD) 사이의 영역에만 국부적으로 배치될 수도 있다.
제1 절연층(INS1)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 일 실시예에서, 제1 절연층(INS1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 또는 실리콘산 질화물(SiOxNy)을 비롯한 적어도 한 종류의 무기 절연 물질을 포함하는 적어도 한 층의 무기 절연막을 포함할 수 있다.
일 실시예에서, 제1 절연층(INS1)은, 일차적으로 제1 및 제2 전극들(ELT1, ELT2)을 전면적으로 커버하도록 형성될 수 있다. 이러한 제1 절연층(INS1) 상에 발광 소자들(LD)이 공급 및 정렬된 이후, 상기 제1 절연층(INS1)은 화소 전극들(ELT)의 일 영역을 노출하도록 부분적으로 개구될 수 있다. 화소 전극들(ELT)이 형성된 이후 제1 절연층(INS1) 등에 의해 커버됨에 따라, 후속 공정에서 상기 화소 전극들(ELT)이 손상되는 것을 방지할 수 있다.
제1 절연층(INS1) 등이 형성된 각각의 발광 영역(EA)(또는, 각각의 서브 발광 영역(SEA))에는 발광 소자들(LD)이 공급 및 정렬될 수 있다. 일 실시예에서, 발광 소자들(LD)의 공급에 앞서, 각각의 발광 영역(EA)(또는, 각각의 서브 발광 영역(SEA))을 둘러싸도록 표시 영역(DA)에 뱅크(BNK)가 형성될 수 있다. 이후, 잉크젯 방식, 슬릿 코팅 방식, 또는 이외의 다양한 방식을 통해 각 화소(PXL)의 발광 영역(EA)에 다수의 발광 소자들(LD)을 공급하고, 화소 전극들(ELT)(또는, 상기 화소 전극들(ELT)로 분리되기 이전의 정렬 배선들) 각각에 소정의 정렬 신호(또는, 정렬 전압)을 인가함에 의해 상기 발광 소자들(LD)을 화소 전극들(ELT)의 사이에 정렬할 수 있다.
일 실시예에서, 발광 소자들(LD) 중 적어도 일부는, 그 길이 방향의 양 단부들(즉, 제1 및 제2 단부들(EP1, EP2))이 이웃한 한 쌍의 화소 전극들(ELT)과 중첩되거나 중첩되지 않도록 상기 한 쌍의 화소 전극들(ELT)의 사이에 가로 방향 또는 사선 방향 등으로 배치될 수 있다. 또한, 발광 소자들(LD)의 양 단부들은 각각의 화소 전극(ELT)에 직접적으로 접촉되거나, 각각의 컨택 전극(CNE)을 통해 각각의 화소 전극(ELT)에 연결될 수 있다.
발광 소자들(LD)의 일 영역 상에는, 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2)은, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)을 노출하도록 상기 발광 소자들(LD) 각각의 일 영역 상에 국부적으로 배치될 수 있다.
제2 절연층(INS2)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 예를 들어, 제2 절연층(INS2)은, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘산 질화물(SiOxNy), 산화 알루미늄(Al2O3), 포토 레지스트(PR) 물질 등을 비롯한 다양한 종류의 유/무기 절연 물질을 포함할 수 있다.
한편, 실시예에 따라서는 제2 절연층(INS2)이 생략될 수도 있다. 이 경우, 컨택 전극들(CNE) 각각의 일단이, 인접한 발광 소자들(LD)의 상부면 상에 바로 위치될 수도 있다.
발광 소자들(LD)의 정렬이 완료된 이후 상기 발광 소자들(LD) 상에 제2 절연층(INS2)을 형성하게 되면, 상기 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제2 절연층(INS2)에 의해 커버되지 않은 발광 소자들(LD)의 양 단부들, 즉 제1 및 제2 단부들(EP1, EP2)은, 각각의 컨택 전극(CNE)에 의해 커버되고, 상기 컨택 전극(CNE)에 의해 각각의 화소 전극(ELT)에 연결될 수 있다.
도 9a의 실시예에서와 같이 컨택 전극들(CNE)이 동일한 층에 형성될 경우, 상기 컨택 전극들(CNE)은 동일 공정에서 동시에 형성되거나, 또는 순차적으로 형성될 수 있고, 제3 절연층(INS3)은 생략될 수 있다. 이 경우, 화소(PXL) 및 이를 구비한 표시 장치의 제조 공정을 간소화할 수 있다.
한편, 도 9b의 실시예에서와 같이, 한 쌍의 컨택 전극들(CNE)이 베이스 층(BSL)의 일면 상에서 서로 다른 층에 형성될 경우, 상기 컨택 전극들(CNE)의 사이에는 제3 절연층(INS3)이 형성될 수 있다.
제3 절연층(INS3)은 상기 한 쌍의 컨택 전극들(CNE) 중 어느 하나(일 예로, 제1 컨택 전극(CNE1))를 커버하도록 배치될 수 있다. 발광 소자들(LD)의 상부에 제2 및/또는 제3 절연층들(INS2, INS3)을 형성하게 되면, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 사이의 전기적 안정성을 확보할 수 있다. 예를 들어, 제2 및/또는 제3 절연층들(INS2, INS3)에 의해 서로 이웃한 한 쌍의 컨택 전극들(CNE)이 안정적으로 분리될 수 있다. 이에 따라, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)의 사이에서 쇼트 결함이 발생하는 것을 방지할 수 있다.
제3 절연층(INS3)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 일 실시예에서, 제3 절연층(INS3)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 또는 실리콘산 질화물(SiOxNy)을 비롯한 적어도 한 종류의 무기 절연 물질을 포함하는 적어도 한 층의 무기 절연막을 포함할 수 있다.
컨택 전극들(CNE)은 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 컨택 전극들(CNE)은 ITO, IZO, ITZO, ZnO, AZO, GZO, ZTO, GTO 및 FTO를 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 이에 따라, 각각의 제1 및 제2 단부들(EP1, EP2)을 통해 발광 소자들(LD)로부터 방출되는 광이, 컨택 전극들(CNE)을 투과하여 화소(PXL)의 외부로 방출될 수 있게 된다.
컨택 전극들(CNE) 및/또는 제3 절연층(INS3) 상에는 제4 절연층(INS4)이 배치될 수 있다. 예를 들어, 제4 절연층(INS4)은, 뱅크 패턴(BNP), 화소 전극들(ELT), 제1, 제2, 제3 및/또는 제4 절연층들(INS1, INS2, INS3, INS4), 발광 소자들(LD), 컨택 전극들(CNE) 및/또는 뱅크(BNK)를 커버하도록, 표시 영역(DA) 상에 전면적으로 형성될 수 있다.
제4 절연층(INS4)은, 적어도 한 층의 무기막 및/또는 유기막을 포함할 수 있다. 예를 들어, 제4 절연층(INS4)은, 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 일 예로, 제4 절연층(INS4)은, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘산 질화물(SiOxNy) 또는 산화 알루미늄(Al2O3) 등을 비롯한 다양한 종류의 유/무기 절연 물질을 포함할 수 있다.
일 실시예에서, 제4 절연층(INS4)은 다층 구조의 박막 봉지층을 포함할 수 있다. 예를 들어, 제4 절연층(INS4)은, 적어도 두 층의 무기 절연층들과, 상기 적어도 두 층의 무기 절연층들의 사이에 개재된 적어도 한 층의 유기 절연층을 포함한 다층 구조의 박막 봉지층으로 구성될 수 있다. 다만, 제4 절연층(INS4)의 구성 물질 및/또는 구조는 다양하게 변경될 수 있을 것이다. 또한, 실시예에 따라서는, 제4 절연층(INS4)의 상부에 적어도 한 층의 오버 코트층, 충진재층 및/또는 상부 기판 등이 더 배치될 수도 있다.
도 10은 본 발명의 일 실시예에 의한 표시 장치의 차광 패턴(LBP) 및 컬러 필터(CF)를 나타내는 평면도이다. 일 예로, 도 10은 도 5의 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3) 상에 배치된 제1, 제2 및 제3 컬러 필터들(CF1, CF2, CF3) 및 상기 제1, 제2 및 제3 컬러 필터들(CF1, CF2, CF3)의 사이에 배치되는 차광 패턴(LBP)의 실시예를 나타낸다.
도 5 및 도 10을 참조하면, 차광 패턴(LBP)은, 각각의 서브 발광 영역(SEA)에 대응하도록 분리되어 개구된 복수의 개구부들(OPN)을 포함할 수 있다. 예를 들어, 차광 패턴(LBP)은, 제1 화소(PXL1)의 제1 및 제2 서브 발광 영역들(SEA1[1], SEA2[1])에 대응하는 복수의 제1 개구부들(OPN1), 제2 화소(PX2)의 제1 및 제2 서브 발광 영역들(SEA1[2], SEA2[2])에 대응하는 복수의 제2 개구부들(OPN2), 및 제3 화소(PXL3)의 제1 및 제2 서브 발광 영역들(SEA1[3], SEA2[3])에 대응하는 복수의 제3 개구부들(OPN3)을 포함할 수 있다. 또한, 차광 패턴(LBP)은, 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각의 제1 및 제2 서브 발광 영역들(SEA1, SEA2) 사이의 비발광 영역들(NEA)에 중첩되도록 상기 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 상부에 배치될 수 있다.
차광 패턴(LBP)은 다양한 종류의 블랙 매트릭스 물질 중 적어도 하나의 블랙 매트릭스 물질(일 예로, 현재 공지된 적어도 하나의 차광성 재료), 및/또는 특정 색상의 컬러 필터 물질 등을 포함할 수 있다. 일 예로, 차광 패턴(LBP)은 흑색의 불투명 패턴으로 형성되어 광의 투과를 차단할 수 있다.
제1 개구부들(OPN1)은, 제1 화소(PXL1)의 제1 서브 발광 영역(SEA1[1])에 대응하는 제1-1 개구부(OPN1-1)와, 상기 제1 화소(PXL1)의 제2 서브 발광 영역(SEA2[1])에 대응하는 제1-2 개구부(OPN1-2)를 포함할 수 있다. 상기 제1-1 개구부(OPN1-1) 및 제1-2 개구부(OPN1-2)는 각각 제1-1 컬러 필터 패턴(CFP1-1) 및 제1-2 컬러 필터 패턴(CFP1-2)과 중첩될 수 있다.
제2 개구부들(OPN2)은, 제2 화소(PXL2)의 제1 서브 발광 영역(SEA1[2])에 대응하는 제2-1 개구부(OPN2-1)와, 상기 제2 화소(PXL2)의 제2 서브 발광 영역(SEA2[2])에 대응하는 제2-2 개구부(OPN2-2)를 포함할 수 있다. 상기 제2-1 개구부(OPN2-1) 및 제2-2 개구부(OPN2-2)는 각각 제2-1 컬러 필터 패턴(CFP2-1) 및 제2-2 컬러 필터 패턴(CFP2-2)과 중첩될 수 있다.
제3 개구부들(OPN3)은, 제3 화소(PXL3)의 제1 서브 발광 영역(SEA1[3])에 대응하는 제3-1 개구부(OPN3-1)와, 상기 제3 화소(PXL3)의 제2 서브 발광 영역(SEA2[3])에 대응하는 제3-2 개구부(OPN3-2)를 포함할 수 있다. 상기 제3-1 개구부(OPN3-1) 및 제3-2 개구부(OPN3-2)는 각각 제3-1 컬러 필터 패턴(CFP3-1) 및 제3-2 컬러 필터 패턴(CFP3-2)과 중첩될 수 있다.
일 실시예에서, 차광 패턴(LBP)의 개구부들(OPN)은 실질적으로 동일 또는 유사한 크기(일 예로, 면적)를 가지거나, 서로 다른 크기를 가질 수 있다. 예를 들어, 외광 반사에 따른 시인 특성이 개선될 수 있도록, 제1 내지 제3 개구부들(OPN1, OPN2, OPN3)의 크기(또는, 비율)를 조절할 수 있다.
일 예로, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)가 각각 청색 화소, 녹색 화소 및 적색 화소이고, 제1 개구부들(OPN1), 제2 개구부들(OPN2) 및 제3 개구부들(OPN3)에 각각 청색 컬러 필터 패턴들, 녹색 컬러 필터 패턴들 및 적색 컬러 필터 패턴들이 배치된다고 할 때, 제1 개구부들(OPN1) 각각의 크기를 제2 및 제3 개구부들(OPN2, OPN3) 각각의 크기보다 작게 형성하여 제1 내지 제3 개구부들(OPN1~OPN3)(및/또는 제1 내지 제3 컬러 필터들(CF1~CF3))의 면적 비를 조절함으로써, 외광 반사에 따른 시인 특성 저하를 최소화할 수 있다.
차광 패턴(LBP)의 각 개구부(OPN)에는 각각의 화소(PXL)에 대응하는 소정 색의 컬러 필터(CF)가 배치될 수 있다. 예를 들어, 제1 화소(PXL1) 상의 제1 개구부들(OPN1)에는 제1색의 제1 컬러 필터(CF1)가 배치되고, 제2 화소(PXL2) 상의 제2 개구부들(OPN2)에는 제2색의 제2 컬러 필터(CF2)가 배치되며, 제3 화소(PXL3) 상의 제3 개구부들(OPN3)에는 제3색의 제3 컬러 필터(CF3)가 배치될 수 있다.
예를 들어, 제1 화소(PXL1)의 상부에는, 상기 제1 화소(PXL1)의 제1 및 제2 서브 발광 영역들(SEA1[1], SEA2[1])에 대응하는 복수의 컬러 필터 패턴들을 포함한 제1 컬러 필터(CF1)가 배치될 수 있다. 그리고, 상기 컬러 필터 패턴들의 사이에는 차광 패턴(LBP)이 개재될 수 있다.
일 예로, 제1 컬러 필터(CF1)는, 제1 화소(PXL1)의 제1 서브 발광 영역(SEA1[1]) 상에 배치된 제1-1 컬러 필터 패턴(CFP1-1)과, 상기 제1 화소(PXL1)의 제2 서브 발광 영역(SEA2[1]) 상에 배치된 제1-2 컬러 필터 패턴(CFP1-2)을 포함할 수 있다. 상기 제1-1 컬러 필터 패턴(CFP1-1)과 제1-2 컬러 필터 패턴(CFP1-2)은 서로 분리된 패턴들로 형성될 수 있다. 예를 들어, 제1-1 컬러 필터 패턴(CFP1-1)과 제1-2 컬러 필터 패턴(CFP1-2)은 차광 패턴(LBP)을 사이에 개재하고, 서로 분리될 수 있다.
제1 컬러 필터(CF1)는 제1 화소(PXL1)에 대응하는 색의 빛을 선택적으로 투과시키는 컬러 필터일 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 제1색의 컬러 필터(일 예로, 청색 컬러 필터)일 수 있다.
제2 화소(PXL2)의 상부에는, 상기 제2 화소(PXL2)의 제1 및 제2 서브 발광 영역들(SEA1[2], SEA2[2])에 대응하는 복수의 컬러 필터 패턴들을 포함한 제2 컬러 필터(CF2)가 배치될 수 있다. 그리고, 상기 컬러 필터 패턴들의 사이에는 차광 패턴(LBP)이 개재될 수 있다.
일 예로, 제2 컬러 필터(CF2)는, 제2 화소(PXL2)의 제1 서브 발광 영역(SEA1[2]) 상에 배치된 제2-1 컬러 필터 패턴(CFP2-1)과, 상기 제2 화소(PXL2)의 제2 서브 발광 영역(SEA2[2]) 상에 배치된 제2-2 컬러 필터 패턴(CFP2-2)을 포함할 수 있다. 상기 제2-1 컬러 필터 패턴(CFP2-1)과 제2-2 컬러 필터 패턴(CFP2-2)은 서로 분리된 패턴들로 형성될 수 있다. 예를 들어, 제2-1 컬러 필터 패턴(CFP2-1)과 제2-2 컬러 필터 패턴(CFP2-2)은 차광 패턴(LBP)을 사이에 개재하고, 서로 분리될 수 있다.
제2 컬러 필터(CF2)는 제2 화소(PXL2)에 대응하는 색의 빛을 선택적으로 투과시키는 컬러 필터일 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 제2색의 컬러 필터(일 예로, 녹색 컬러 필터)일 수 있다.
제3 화소(PXL3)의 상부에는, 상기 제3 화소(PXL3)의 제1 및 제2 서브 발광 영역들(SEA1[3], SEA2[3])에 대응하는 복수의 컬러 필터 패턴들을 포함한 제3 컬러 필터(CF3)가 배치될 수 있다. 그리고, 상기 컬러 필터 패턴들의 사이에는 차광 패턴(LBP)이 개재될 수 있다.
일 예로, 제3 컬러 필터(CF3)는, 제3 화소(PXL3)의 제1 서브 발광 영역(SEA1[3]) 상에 배치된 제3-1 컬러 필터 패턴(CFP3-1)과, 상기 제3 화소(PXL3)의 제2 서브 발광 영역(SEA2[3]) 상에 배치된 제3-2 컬러 필터 패턴(CFP3-2)을 포함할 수 있다. 상기 제3-1 컬러 필터 패턴(CFP3-1)과 제3-2 컬러 필터 패턴(CFP3-2)은 서로 분리된 패턴들로 형성될 수 있다. 예를 들어, 제3-1 컬러 필터 패턴(CFP3-1)과 제3-2 컬러 필터 패턴(CFP3-2)은 차광 패턴(LBP)을 사이에 개재하고, 서로 분리될 수 있다.
제3 컬러 필터(CF3)는 제3 화소(PXL3)에 대응하는 색의 빛을 선택적으로 투과시키는 컬러 필터일 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 제3색의 컬러 필터(일 예로, 적색 컬러 필터)일 수 있다.
일 실시예에서, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은, 각각 제1, 제2 및 제3 개구부들(OPN1, OPN2, OPN3)의 크기에 상응하는 크기를 가지는 컬러 필터 패턴들을 포함할 수 있다. 예를 들어, 제1-1 컬러 필터 패턴(CFP1-1) 및 제1-2 컬러 필터 패턴(CFP1-2) 각각의 면적은, 제2-1 컬러 필터 패턴(CFP2-1), 제2-2 컬러 필터 패턴(CFP2-2), 제3-1 컬러 필터 패턴(CFP3-1) 및 제3-2 컬러 필터 패턴(CFP3-2) 각각의 면적보다 작을 수 있다. 다만, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)의 상대적 크기 및/또는 배치 구조는 실시예에 따라 다양하게 달라질 수 있다.
상술한 도 5 내지 도 10의 실시예들에서, 각각의 화소(PXL)는 서로 이격된 복수의 서브 발광 영역들(SEA)을 포함한다. 그리고, 차광 패턴(LBP)은 각 화소(PXL)의 상부에서 상기 서브 발광 영역들(SEA) 사이의 영역을 커버하도록 분리하여 개구된다. 즉, 차광 패턴(LBP)은 각각의 서브 발광 영역(SEA)에 대응하여 필요한 영역만큼 효율적으로 개구되며, 서브 발광 영역들(SEA) 사이의 비발광 영역(NEA)을 가리도록 배치된다. 예를 들어, 본 발명에서는 각각의 서브 발광 영역(SEA)에 맞춰 차광 패턴(LBP)의 개구 위치 및/또는 면적을 최적화할 수 있다. 또한, 제1, 제2 및 제3 컬러 필터들(CF1, CF2, CF3)은 각각의 서브 발광 영역(SEA)에 대응하는 각각의 개구부(OPN)에 배치될 수 있다.
이에 따라, 각 화소(PXL)의 발광 영역(EA)이 복수의 서브 발광 영역들(SEA)로 분할되면서 화소 영역(PXA) 내에 비발광 영역(NEA)이 증가하더라도, 차광 패턴(LBP)의 개구부들(OPN)(및/또는 컬러 필터(CF)의 배치 영역)과 발광 영역들(EA) 사이의 일치율을 높여 차광 패턴(LBP)의 개구 면적을 최소화할 수 있다. 이에 따라, 각 화소(PXL)의 상부를 비롯하여 표시 영역(DA)의 전반에서 외광 반사율을 저감하고, 표시 장치의 화질을 개선할 수 있다.
또한, 차광 패턴(LBP)의 개구 면적 손실이 최소화되면서, 각각의 서브 발광 영역(SEA) 상에서는 차광 패턴(LBP)을 충분히 개구할 수 있게 된다. 이에 따라, 화소들(PXL)의 광 효율을 충분히 확보 및/또는 개선할 수 있게 된다.
한편, 도 5 내지 도 10의 실시예들에서는 각각의 화소(PXL)가 두 개의 서브 발광 영역들(SEA)을 포함하는 실시예를 개시하였으나, 서브 발광 영역들(SEA)의 개수는 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 다른 실시예에서는 각 화소(PXL)의 발광 영역(EA)이 세 개 이상의 서브 발광 영역들(SEA)로 구성될 수도 있다. 이 경우에도, 상술한 실시예들에서와 같이 서브 발광 영역들(SEA) 사이의 비발광 영역(NEA)을 가리면서, 각각의 서브 발광 영역(SEA)에 대응하는 분리형 개구부(OPN)를 포함하도록 차광 패턴(LBP)을 형성하고, 상기 차광 패턴(LBP)의 각 개구부(OPN)에 소정 색의 컬러 필터(CF)를 배치할 수 있다. 이에 따라, 서브 발광 영역들(SEA)의 개수가 증가하더라도, 각각의 서브 발광 영역(SEA)에 대응하여 차광 패턴(LBP)을 효율적으로 개구함으로써, 외광 반사율을 저감하고, 화소들(PXL)의 광 효율을 확보할 수 있다.
도 11 내지 도 15는 각각 본 발명의 일 실시예에 의한 표시 장치를 나타내는 단면도이다. 예를 들어, 도 11은 컬러 변환 입자들(일 예로, 적색 및 녹색 퀀텀 닷(QDr, QDg))을 포함하지 않는 표시 패널(PNL)의 실시예를 개시하고, 도 12 내지 도 15는 상기 컬러 변환 입자들을 포함하는 표시 패널(PNL)에 대한 서로 다른 실시예들을 개시한다. 즉, 본 발명에 의한 표시 장치는 화소들(PXL)의 상부에 배치된 컬러 변환 입자들을 선택적으로 포함할 수 있다.
도 11 내지 도 15에서는, 서로 인접한 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)로 구성된 어느 하나의 화소 유닛(PXU)이 배치되는 영역을 중심으로, 표시 패널(PNL)의 단면을 도시하기로 한다. 한편, 각 화소(PXL)의 실시예적 구조에 대해서는 앞서 설명한 실시예들을 통해 상세히 개시하였으므로, 도 11 내지 도 15에서는 화소 전극들(ELT), 발광 소자들(LD) 및 컨택 전극들(CNE)을 중심으로 각 화소(PXL)의 구조를 개략적으로만 도시하고, 이에 대한 상세한 설명은 생략하기로 한다. 일 예로, 도 11 내지 도 15는 도 5에 도시된 화소 유닛(PXU)이 배치된 표시 패널(PNL)에 대하여, 제2 방향(DR2)에 따른 단면을 개략적으로만 도시한 것이다. 도 11 내지 도 15의 실시예들에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 16a 및 도 16b는 본 발명의 일 실시예에 의한 표시 장치의 차광 패턴(LBP) 및 컬러 필터(CF)를 나타내는 평면도이다. 일 예로, 도 16a는 도 15의 표시 패널(PNL)에 배치된 차광 패턴(LBP) 및 제2 및 제3 컬러 필터들(CF2, CF3)의 실시예를 나타내고, 도 16b는 도 15의 표시 패널(PNL)에 배치된 제1 컬러 필터(CF1)의 실시예를 나타낸다.
도 11 내지 도 16b의 실시예들에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
먼저 도 3 내지 도 11을 참조하면, 베이스 층(BSL) 및/또는 회로층(PCL) 상의 표시층(DPL)에는 각 화소(PXL)의 발광부(EMU)가 배치될 수 있다. 예를 들어, 표시층(DPL)의 각 발광 영역(EA)(또는, 상기 발광 영역(EA)을 구성하는 서브 발광 영역들(SEA))에는 해당 화소(PXL)의 발광부(EMU)가 배치될 수 있다. 일 예로, 각각의 발광 영역(EA)에는, 앞서 설명한 뱅크 패턴(BNP), 화소 전극들(ELT), 발광 소자들(LD) 및 컨택 전극들(CNE)이 배치될 수 있으며, 이외에도 적어도 하나의 절연층(일 예로, 제1, 제2, 제3 및/또는 제4 절연층들(INS1, INS2, INS3, INS4))이 더 배치될 수 있다. 또한, 제4 절연층(INS4)의 상부에는 오버 코트층이나 충진재층 등이 선택적으로 더 배치될 수 있다. 상기 발광부(EMU)의 구조는 실시예에 따라 다양하게 변경될 수 있다.
인접한 발광 영역들(EA) 및/또는 서브 발광 영역들(SEA)의 사이에는 각각의 발광 영역(EA) 및/또는 서브 발광 영역(SEA)을 둘러싸는 뱅크(BNK)가 배치될 수 있다.
일 실시예에서, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)은 서로 다른 색의 빛을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)은 각각 제1 발광 소자들(LD1), 제2 발광 소자들(LD2) 및 제3 발광 소자들(LD3)을 포함하고, 제1 발광 소자들(LD1), 제2 발광 소자들(LD2) 및 제3 발광 소자들(LD3)은 각각 제1색, 제2색 및 제3색의 빛을 방출할 수 있다. 일 예로, 제1 발광 소자들(LD1)은 청색의 빛을 방출하는 청색 발광 소자들(LDb)이고, 제2 발광 소자들(LD2)은 녹색의 빛을 방출하는 녹색 발광 소자들(LDg)이며, 제3 발광 소자들(LD3)은 적색의 빛을 방출하는 적색 발광 소자들(LDr)일 수 있다.
실시예에 따라, 화소들(PXL)의 상부에는 상부 기판(UPL)이 배치될 수 있다. 예를 들어, 화소들(PXL)이 배치된 베이스 층(BSL)의 일면 상에는 표시 영역(DA)을 봉지하는 상부 기판(UPL)(“봉지 기판” 또는 “컬러 필터 기판”이라고도 함)이 배치될 수 있다.
상부 기판(UPL)은 경성 또는 가요성의 기판(또는 필름)일 수 있다. 일 실시예에서, 상부 기판(UPL)이 경성 기판인 경우, 상기 상부 기판(UPL)은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판 중 하나일 수 있다. 다른 실시예에서, 상부 기판(UPL)이 가요성 기판인 경우, 상기 상부 기판(UPL)은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 또한, 상부 기판(UPL)은 유리 섬유 강화 플라스틱(FRP: Fiber glass reinforced plastic)을 포함할 수도 있다.
상부 기판(UPL)은, 화소들(PXL)과 중첩되는 광 제어층(LCP)을 선택적으로 포함할 수 있다. 일 예로, 화소들(PXL)과 마주하는 상부 기판(UPL)의 일면 상에는, 컬러 필터층(CFL)을 포함한 광 제어층(LCP)이 배치될 수 있다.
컬러 필터층(CFL)은 각 화소(PXL)의 색에 부합되는 컬러 필터(CF)를 포함할 수 있다. 예를 들어, 컬러 필터층(CFL)은, 제1 화소(PXL1)의 상부에 배치되어 상기 제1 화소(PXL1)에서 생성된 빛을 선택적으로 투과시키는 제1 컬러 필터(CF1), 제2 화소(PXL2)의 상부에 배치되어 상기 제2 화소(PXL2)에서 생성된 빛을 선택적으로 투과시키는 제2 컬러 필터(CF2), 및 제3 화소(PXL3)의 상부에 배치되어 상기 제3 화소(PXL3)에서 생성된 빛을 선택적으로 투과시키는 제3 컬러 필터(CF3)를 포함할 수 있다. 일 실시예에서, 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)는, 각각 청색 컬러 필터, 녹색 컬러 필터 및 적색 컬러 필터일 수 있으나, 이에 한정되지는 않는다.
제1 컬러 필터(CF1)는, 제1 화소(PXL1)와 상부 기판(UPL)의 사이에 배치되며, 상기 제1 화소(PXL1)에서 생성된 제1색의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제1 화소(PXL1)가 청색 화소일 때, 제1 컬러 필터(CF1)는 청색 컬러 필터 물질을 포함할 수 있다.
제2 컬러 필터(CF2)는, 제2 화소(PXL2)와 상부 기판(UPL)의 사이에 배치되며, 상기 제2 화소(PXL2)에서 생성된 제2색의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제2 화소(PXL2)가 녹색 화소일 때, 제2 컬러 필터(CF2)는 녹색 컬러 필터 물질을 포함할 수 있다.
제3 컬러 필터(CF3)는, 제3 화소(PXL3)와 상부 기판(UPL)의 사이에 배치되며, 상기 제3 화소(PXL3)에서 생성된 제3색의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제3 화소(PXL3)가 적색 화소일 때, 제3 컬러 필터(CF3)는 적색 컬러 필터 물질을 포함할 수 있다.
컬러 필터들(CF)의 사이에는 차광 패턴(LBP)이 배치될 수 있다. 예를 들어, 차광 패턴(LBP)은 뱅크(BNK)와 마주하도록 상부 기판(UPL)의 일면 상에 배치되며, 제1 내지 제3 컬러 필터들(CF1~CF3) 각각의 가장자리와 중첩될 수 있다. 이러한 차광 패턴(LBP)은, 각각의 발광 영역(EA) 및/또는 서브 발광 영역(SEA)에 대응하는 영역에서 개구될 수 있다.
차광 패턴(LBP)은, 다양한 종류의 블랙 매트릭스 물질 중 적어도 하나의 블랙 매트릭스 물질(일 예로, 현재 공지된 적어도 하나의 차광성 재료), 및/또는 특정 색상의 컬러 필터 물질 등을 포함할 수 있다. 또한, 차광 패턴(LBP)은 뱅크(BNK)와 동일한 물질로 형성될 수 있으나, 이에 한정되지는 않는다. 즉, 차광 패턴(LBP)과 뱅크(BNK)는 서로 동일 또는 상이한 물질을 포함할 수 있다.
일 실시예에서, 베이스 층(BSL) 및 표시층(DPL) 등을 포함한 표시 패널(PNL)의 하판과, 상부 기판(UPL) 및 광 제어층(LCP) 등을 포함한 표시 패널(PNL)의 상판 사이의 공간에는, 발광 소자들(LD)로부터 방출된 광이 화소들(PXL)의 상부 방향으로 원활히 방출될 수 있도록 비교적 낮은 굴절률을 가지는 소정의 충진재가 채워질 수도 있다. 다른 실시예에서, 상기 표시 패널(PNL)의 하판과 상판 사이의 공간은, 공기층으로 채워질 수도 있다.
한편, 도 11에서는 화소들(PXL)이 배치된 베이스 층(BSL)의 상부에 상부 기판(UPL)이 배치되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 화소들(PXL)이 배치된 베이스 층(BSL)의 일면 상에, 컬러 필터들(CF) 및 차광 패턴(LBP)을 형성하고, 박막 봉지층 등을 이용하여 상기 베이스 층(BSL)의 일면을 봉지할 수도 있다.
도 12를 참조하면, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 빛을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)은 각각 제1 발광 소자들(LD1), 제2 발광 소자들(LD2) 및 제3 발광 소자들(LD3)을 포함하고, 상기 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)은 모두 제1색의 빛을 방출할 수 있다. 일 예로, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)은 대략 400nm 내지 500nm 파장 대역에 속하는 청색의 빛을 방출하는 청색 발광 소자들(LDb)일 수 있다.
이 경우, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3) 중 적어도 일부의 화소들(PXL) 상에는 적어도 한 종류의 컬러 변환 입자들을 포함한 컬러 변환층(CCL)이 배치될 수 있다. 이에 의해, 본 발명의 실시예에 의한 표시 장치는 풀-컬러의 영상을 표시할 수 있다.
예를 들어, 광 제어층(LCP)은, 화소들(PXL)과 마주하도록 상부 기판(UPL)의 일면 상에 배치된 컬러 필터층(CFL) 및/또는 컬러 변환층(CCL)을 포함할 수 있다. 상기 컬러 변환층(CCL)은 컬러 필터층(CFL)과 화소들(PXL)의 사이에 배치되며, 컬러 변환 입자들을 포함할 수 있다.
구체적으로, 광 제어층(LCP)은, 제1 화소(PXL1)의 상부에 배치된 제1 광 제어층(LCP1), 제2 화소(PXL2)의 상부에 배치된 제2 광 제어층(LCP2), 및 제3 화소(PXL3)의 상부에 배치된 제3 광 제어층(LCP3)을 포함할 수 있다. 그리고, 제1, 제2 및 제3 광 제어층들(LCP1, LCP2, LCP3)은, 각각 소정의 색에 대응하는 컬러 변환층(CCL) 및/또는 컬러 필터(CF)를 포함할 수 있다.
예를 들어, 제1 광 제어층(LCP1)은, 광 산란 입자들(SCT)을 포함하는 광 산란층(LSL)과, 제1색의 빛을 선택적으로 투과시키는 제1 컬러 필터(CF1) 중 적어도 하나를 포함할 수 있다. 제2 광 제어층(LCP2)은, 제2색에 대응하는 제1 컬러 변환 입자들을 포함하는 제1 컬러 변환층(CCL1)과, 제2색의 빛을 선택적으로 투과시키는 제2 컬러 필터(CF2) 중 적어도 하나를 포함할 수 있다. 유사하게, 제3 광 제어층(LCP3)은, 제3색에 대응하는 제2 컬러 변환 입자들을 포함하는 제2 컬러 변환층(CCL2)과, 제3색의 빛을 선택적으로 투과시키는 제3 컬러 필터(CF3) 중 적어도 하나를 포함할 수 있다.
일 실시예에서, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)은, 제1 내지 제3 컬러 필터들(CF1~CF3) 및 차광 패턴(LBP)이 배치된 상부 기판(UPL)의 일면 상에 형성될 수 있다. 또한, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)의 표면에는 보호층(PRL)이 배치될 수 있다.
실시예에 따라, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)의 사이에도 광을 차단할 수 있는 패턴이 추가적으로 배치될 수 있다. 예를 들어, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)의 사이에는 블랙 매트릭스 패턴(BM)이 배치될 수 있다.
블랙 매트릭스 패턴(BM)은 다양한 종류의 블랙 매트릭스 물질 중 적어도 하나의 블랙 매트릭스 물질(일 예로, 현재 공지된 적어도 하나의 차광성 재료), 및/또는 특정 색상의 컬러 필터 물질 등을 포함할 수 있다. 또한, 블랙 매트릭스 패턴(BM)은 뱅크(BNK) 및/또는 차광 패턴(LBP)과 동일한 물질로 형성될 수 있으나, 이에 한정되지는 않는다. 즉, 블랙 매트릭스 패턴(BM), 뱅크(BNK) 및/또는 차광 패턴(LBP)은 서로 동일하거나 상이한 물질을 포함할 수 있다.
한편, 도 12의 실시예에서는 상부 기판(UPL)의 일면 상에 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)이 먼저 형성되고, 이후 상기 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)의 사이에 블랙 매트릭스 패턴(BM)이 형성된 구조의 표시 패널(PNL)을 도시하였지만, 블랙 매트릭스 패턴(BM)의 형성 순서는 달라질 수 있다. 예를 들어, 컬러 필터(CF) 등이 배치된 상부 기판(UPL)의 일면 상에 먼저 블랙 매트릭스 패턴(BM)을 형성하고, 상기 블랙 매트릭스 패턴(BM)에 의해 구획된 영역들 내에 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및/또는 제2 컬러 변환층(CCL2)이 형성될 수도 있다.
일 예로, 블랙 매트릭스 패턴(BM)을 먼저 형성한 이후, 상기 블랙 매트릭스 패턴(BM)에 의해 구획된 영역에 잉크젯 방식 등을 통해 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및/또는 제2 컬러 변환층(CCL2)을 형성할 수 있다. 또는, 공정 방식 및/또는 프린팅 설비의 성능 등에 따라 블랙 매트릭스 패턴(BM)을 먼저 형성할 필요가 없는 경우에는, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및/또는 제2 컬러 변환층(CCL2)을 먼저 형성한 이후, 블랙 매트릭스 패턴(BM)을 형성할 수도 있다. 즉, 광 산란층(LSL), 제1 컬러 변환층(CCL1), 제2 컬러 변환층(CCL2) 및/또는 블랙 매트릭스 패턴(BM)의 형성 순서 및/또는 이에 따른 위치나 형상 등은 실시예에 따라 다양하게 변경될 수 있다. 또한, 표시 패널(PNL)은 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및/또는 제2 컬러 변환층(CCL2)의 사이에서, 블랙 매트릭스 패턴(BM)을 포함하거나, 포함하지 않을 수 있다.
광 산란층(LSL)은, 제1 화소(PXL1)의 상부에 배치될 수 있다. 일 예로, 광 산란층(LSL)은, 제1 발광 소자들(LD1)과 제1 컬러 필터(CF1)의 사이에 배치될 수 있다. 한편, 광 산란층(LSL)은 실시예에 따라서는 생략될 수도 있다.
실시예에 따라, 제1 화소(PXL1)에 배치된 제1 발광 소자들(LD1)이 청색의 광을 방출하는 청색 발광 소자들(LDb)이고 제1 화소(PXL1)가 청색 화소인 경우, 광 산란층(LSL)은 상기 청색 발광 소자들(LDb)로부터 방출되는 빛을 효율적으로 활용하기 위하여 선택적으로 구비될 수 있다. 이러한 광 산란층(LSL)은 적어도 한 종류의 광 산란 입자들(SCT)을 포함할 수 있다. 이때, 제1 컬러 필터(CF1)는 청색 컬러 필터일 수 있다.
예를 들어, 광 산란층(LSL)은 소정의 매트릭스 물질 내에 분산된 다수의 광 산란 입자들(SCT)을 포함할 수 있다. 일 예로, 광 산란층(LSL)은 이산화 타이타늄(TiO2)을 비롯한 타이타늄 산화물(TixOy) 또는 실리카(Silica) 등의 광 산란 입자들(SCT)을 포함할 수 있으나, 이에 한정되지는 않는다. 한편, 광 산란 입자들(SCT)이 제1 화소(PXL1)의 상부에만 배치되어야 하는 것은 아니다. 일 예로, 제1 및/또는 제2 컬러 변환층들(CCL1, CCL2)도 광 산란 입자들(SCT)을 선택적으로 포함할 수 있다.
또한, 본 발명에서 광 산란층(LSL)이 광의 투과 및 산란을 위한 투과층 및/또는 산란층으로만 구성되는 것으로 한정되지는 않는다. 예를 들어, 실시예에 따라서는 광 산란층(LSL)도 적어도 한 종류의 컬러 변환 입자들을 포함할 수 있다. 일 예로, 광 산란층(LSL)은 청색 퀀텀 닷을 포함할 수도 있다.
제1 컬러 변환층(CCL1)은, 제2 화소(PXL2)의 상부에 배치되어, 제2 발광 소자들(LD2)에서 방출되는 제1색의 빛을 제2색의 빛으로 변환할 수 있다. 이를 위해, 제1 컬러 변환층(CCL1)은, 제2 발광 소자들(LD2)과 제2 컬러 필터(CF2)의 사이에 배치되며, 제1 컬러 변환 입자들을 포함할 수 있다. 일 예로, 제2 화소(PXL2)에 배치된 제2 발광 소자들(LD2)이 청색의 빛을 방출하는 청색 발광 소자들(LDb)이고 제2 화소(PXL2)가 녹색 화소인 경우, 제1 컬러 변환층(CCL1)은, 상기 청색 발광 소자들(LDb)에서 방출되는 청색의 빛을 녹색의 빛으로 변환하는 녹색 퀀텀 닷(QDg)을 포함할 수 있다. 예를 들어, 제1 컬러 변환층(CCL1)은 투명한 수지 등과 같은 소정의 매트릭스 물질 내에 분산된 다수의 녹색 퀀텀 닷(QDg)을 포함할 수 있다. 이때, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있다.
녹색 퀀텀 닷(QDg)은, 청색 광을 흡수하여 에너지 천이에 따라 파장을 쉬프트시켜 대략 500nm 내지 570nm 파장 대역의 녹색 광을 방출할 수 있다. 한편, 제2 화소(PXL2)가 다른 색의 화소인 경우, 제1 컬러 변환층(CCL1)은 상기 제2 화소(PXL2)의 색에 대응하는 제1 퀀텀 닷을 포함할 수 있다.
또한, 제1 컬러 변환층(CCL1)은 적어도 한 종류의 광 산란 입자들을 선택적으로 포함할 수 있다. 예를 들어, 제1 컬러 변환층(CCL1)은 광 산란층(LSL)에 포함된 광 산란 입자들(SCT)과 동일 또는 상이한 종류 및/또는 물질의 광 산란 입자들을 더 포함할 수도 있다.
제2 컬러 변환층(CCL2)은, 제3 화소(PXL3)의 상부에 배치되어, 제3 발광 소자들(LD3)에서 방출되는 제1색의 빛을 제3색의 빛으로 변환할 수 있다. 이를 위해, 제2 컬러 변환층(CCL2)은, 제3 발광 소자들(LD3)과 제3 컬러 필터(CF3)의 사이에 배치되며, 제2 컬러 변환 입자들을 포함할 수 있다. 일 예로, 제3 화소(PXL3)에 배치된 제3 발광 소자들(LD3)이 청색의 빛을 방출하는 청색 발광 소자들(LDb)이고 제3 화소(PXL3)가 적색 화소인 경우, 제2 컬러 변환층(CCL2)은, 상기 청색 발광 소자들(LDb)에서 방출되는 청색의 빛을 적색의 빛으로 변환하는 적색 퀀텀 닷(QDr)을 포함할 수 있다. 이때, 제3 컬러 필터(CF3)는 적색 컬러 필터일 수 있다.
예를 들어, 제2 컬러 변환층(CCL2)은 투명한 수지 등과 같은 소정의 매트릭스 물질 내에 분산된 다수의 적색 퀀텀 닷(QDr)을 포함할 수 있다. 적색 퀀텀 닷(QDr)은, 청색 광을 흡수하여 에너지 천이에 따라 파장을 쉬프트시켜 대략 620nm 내지 780nm 파장 대역의 적색 광을 방출할 수 있다. 한편, 제3 화소(PXL3)가 다른 색의 화소인 경우, 제2 컬러 변환층(CCL2)은 상기 제3 화소(PXL3)의 색에 대응하는 제2 퀀텀 닷을 포함할 수 있다.
또한, 제2 컬러 변환층(CCL2)은 적어도 한 종류의 광 산란 입자들을 선택적으로 포함할 수 있다. 예를 들어, 제2 컬러 변환층(CCL2)은 광 산란층(LSL)에 포함된 광 산란 입자들(SCT)과 동일 또는 상이한 종류 및/또는 물질의 광 산란 입자들을 더 포함할 수도 있다.
본 발명의 일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 녹색 퀀텀 닷(QDg) 및 적색 퀀텀 닷(QDr)에 입사시킴으로써, 상기 녹색 퀀텀 닷(QDg) 및 적색 퀀텀 닷(QDr)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제2 화소(PXL2) 및 제3 화소(PXL3)에서 방출되는 광의 효율을 증가시킴과 아울러, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자들(LDb))을 이용하여 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)의 발광부(EMU)를 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
도 12의 실시예에 의하면, 단일 색의 발광 소자들(LD)(일 예로, 청색 발광 소자들(LDb))을 이용하여 화소들(PXL) 및 이를 구비한 표시 장치를 용이하게 제조할 수 있다. 또한, 적어도 일부의 화소들(PXL) 상에 컬러 변환층(CCL)을 배치함으로써 풀-컬러의 화소 유닛(PXU) 및 이를 구비한 표시 장치를 제조할 수 있다.
도 13을 참조하면, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)은, 화소들(PXL)이 형성된 베이스 층(BSL)의 일면 상에 형성될 수도 있다. 예를 들어, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)은, 각각 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3) 등이 배치된 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)의 발광 영역(EA)을 커버하도록 베이스 층(BSL)의 일면 상에 형성될 수 있다. 한편, 도 13의 실시예에서도, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)의 표면에 도시되지 않은 적어도 한 층의 보호층을 형성할 수도 있다.
일 실시예에서, 뱅크(BNK)는, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)이 형성되는 영역을 구획할 수 있도록 보다 높게 형성될 수 있다. 다른 실시예에서, 뱅크(BNK)는, 제1 내지 제3 발광 소자들(LD1, LD2, LD3)이 공급될 영역을 구획할 수 있을 정도의 높이로 형성되고, 상기 뱅크(BNK)의 상부에 추가적인 뱅크 패턴이 형성될 수도 있다. 예를 들어, 뱅크(BNK)는, 제1 뱅크(BNK1)와, 상기 제1 뱅크(BNK1)와 중첩되도록 형성된 제2 뱅크(BNK2)를 포함할 수 있다. 즉, 뱅크(BNK)는 단일층 또는 다중층으로 형성될 수 있으며, 그 구조, 위치 및/또는 높이는 다양하게 변경될 수 있다.
제1 및 제2 뱅크들(BNK1, BNK2) 각각은 다양한 종류의 블랙 매트릭스 물질 중 적어도 하나의 블랙 매트릭스 물질(일 예로, 현재 공지된 적어도 하나의 차광성 재료), 및/또는 특정 색상의 컬러 필터 물질 등을 포함할 수 있다. 일 예로, 제1 및 제2 뱅크들(BNK1, BNK2) 각각은 흑색의 불투명 패턴으로 형성되어 광의 투과를 차단할 수 있다. 또한, 제1 및 제2 뱅크들(BNK1, BNK2)은 서로 동일하거나 상이한 물질을 포함할 수 있다.
제1, 제2 및 제3 컬러 필터들(CF1, CF2, CF3)은, 상부 기판(UPL)에 배치될 수 있다. 예를 들어, 제1, 제2 및 제3 컬러 필터들(CF1, CF2, CF3)은, 각각 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)과 마주하도록 상부 기판(UPL)의 일면 상에 배치될 수 있다.
도 14를 참조하면, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)과, 제1 내지 제3 컬러 필터들(CF1~CF3) 및 차광 패턴(LBP)을 모두 베이스 층(BSL)의 일면 상에 형성할 수도 있다. 예를 들어, 제1 내지 제3 발광 소자들(LD1~LD3) 등이 배치된 베이스 층(BSL)의 일면 상에 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)을 형성하고, 상기 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2) 상에 평탄화막(PLL)을 형성할 수 있다.
실시예에 따라, 평탄화막(PLL)은 적어도 한 층의 유기막을 포함한 단일층 또는 다중층으로 구성될 수 있다. 예를 들어, 평탄화막(PLL)은 저굴절 유기막을 포함할 수 있으며, 이에 따라 화소(PXL)의 광 효율을 확보할 수 있다.
평탄화막(PLL)이 배치된 베이스 층(BSL)의 일면 상에는 제1 내지 제3 컬러 필터들(CF1~CF3) 및 차광 패턴(LBP)을 형성할 수 있다. 이후, 상기 제1 내지 제3 컬러 필터들(CF1~CF3) 및 차광 패턴(LBP)이 배치된 베이스 층(BSL)의 일면을 커버하는 봉지층(ENC)을 형성함으로써, 표시 영역(DA)을 봉지할 수 있다.
일 실시예에서, 봉지층(ENC)은 적어도 한 층의 유기막 및/또는 무기막을 포함한 단일층 또는 다중층으로 구성될 수 있다. 예를 들어, 봉지층(ENC)은, 제1 내지 제3 컬러 필터들(CF1~CF3) 및 차광 패턴(LBP)이 배치된 베이스 층(BSL)의 일면 상에 배치된 적어도 한 층의 무기막과, 상기 무기막 상에 적층된 적어도 한 층의 유기막을 포함한 다중층으로 구성될 수 있다. 또한, 봉지층(ENC)은, 상기 유기막 상에 배치된 적어도 한 층의 무기막을 선택적으로 더 포함할 수도 있다. 다만, 봉지층(ENC)의 구조가 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 봉지층(ENC)이 다중층의 무기막들로만 구성될 수도 있다. 즉, 봉지층(ENC)의 구성 물질 및/또는 구조는 실시예에 따라 다양하게 변경될 수 있다.
도 14의 실시예를 포함한 적어도 하나의 실시예에서, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)과, 블랙 매트릭스 패턴(BM)의 형성 순서 및 이에 따른 형상, 및/또는 블랙 매트리스 패턴(BM)의 형성 여부는 실시예에 따라 다양하게 달라질 수 있다. 예를 들어, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및/또는 제2 컬러 변환층(CCL2)을 잉크젯 방식으로 형성한다고 할 때, 잉크젯 설비의 성능에 따라 블랙 매트릭스 패턴(BM)을 먼저 형성하거나, 블랙 매트릭스 패턴(BM)을 형성하지 않고 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및/또는 제2 컬러 변환층(CCL2)을 형성할 수 있다. 일 예로, 표시 패널(PNL)은 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및/또는 제2 컬러 변환층(CCL2)의 사이에서, 블랙 매트릭스 패턴(BM)(또는, 뱅크(BNK))을 포함하거나, 포함하지 않을 수 있다. 또한, 실시예에 따라서는, 뱅크(BNK)와 블랙 매트릭스 패턴(BM)을 통합할 수도 있다.
유사하게, 제1 내지 제3 컬러 필터들(CF1~CF3)과 차광 패턴(LBP)의 형성 순서 및/또는 이에 따른 형상은 실시예에 따라 다양하게 달라질 수 있다. 예를 들어, 제1 내지 제3 컬러 필터들(CF1~CF3)의 형성 방법 등에 따라, 제1 내지 제3 컬러 필터들(CF1~CF3)과 차광 패턴(LBP)의 형성 순서 및/또는 이에 따른 형상이 달라질 수 있다.
도 13 및 도 14의 실시예들에 따르면, 광 산란층(LSL), 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2)을, 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)이 배치된 베이스 층(BSL)의 일면 상에 바로 형성함으로써, 화소들(PXL)의 광 효율을 개선할 수 있다.
한편, 도 12 내지 도 14의 실시예들에서와 같이 제1 컬러 변환층(CCL1), 제2 컬러 변환층(CCL2) 및 광 산란층(LSL)을 포함하는 실시예들에 있어서, 제1 컬러 변환층(CCL1), 제2 컬러 변환층(CCL2) 및/또는 광 산란층(LSL)은, 컬러 필터(CF)와 같은 방식으로 각 화소(PXL)의 상부에서 복수의 서브 발광 영역들(SEA)에 대응하여 복수의 패턴들로 분리될 수 있다. 예를 들어, 블랙 매트릭스 패턴(BM) 및/또는 제2 뱅크(BNK2)는, 차광 패턴(LBP)과 같이 각 화소(PXL)의 상부에서 복수의 서브 발광 영역들(SEA) 각각에 대응하여 개별적으로 분리된 복수의 개구부들을 포함할 수 있다. 그리고, 블랙 매트릭스 패턴(BM) 및/또는 제2 뱅크(BNK2)의 개구부들에는 각각의 서브 발광 영역(SEA)에 대응하여 복수의 패턴들로 분리된 소정 색의 컬러 변환층(CCL) 및/또는 광 산란층(LSL)이 배치될 수 있다.
도 15 내지 도 16b를 참조하면, 제1 컬러 필터(CF1)는 제1 화소(PXL1)의 상부에 배치될 뿐만 아니라, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)의 발광 영역들(EA) 및/또는 서브 발광 영역들(SEA)의 사이에도 배치될 수 있다. 예를 들어, 제1 컬러 필터(CF1)는, 차광 패턴(LBP)과 중첩되도록, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)의 서브 발광 영역들(SEA) 사이의 비발광 영역(NEA)에도 배치될 수 있다.
이 경우, 제1 컬러 필터(CF1)는, 제2 및 제3 컬러 필터들(CF2, CF3)이 배치되는 영역, 일 예로, 차광 패턴(LBP)의 제2 및 제3 개구부들(OPN2, OPN3)에 대응하는 각각의 영역에서 개구된 복수의 개구부들(OPNc)을 포함하며, 비발광 영역(NEA)에서 차광 패턴(LBP)과 중첩될 수 있다. 일 예로, 비발광 영역(NEA)에서, 제1 컬러 필터(CF1)는 상부 기판(UPL)과 차광 패턴(LBP)의 사이에 배치될 수 있다.
한편, 도 15에서는, 도 12의 실시예에 대한 변경 실시예를 도시하였으나, 도 11, 도 13 및 도 14의 실시예들에서도 동일한 방식으로 제1 컬러 필터(CF1)를 비발광 영역(NEA)에 배치할 수 있을 것이다.
도 15 내지 도 16b의 실시예에 따르면, 비발광 영역(NEA)에서 제1 컬러 필터(CF1)와 차광 패턴(LBP)을 중첩시켜, 차광층을 보강할 수 있다. 이에 따라, 외광 반사를 보다 효과적으로 차단할 수 있다.
추가적으로, 도 15 내지 도 16b의 실시예에서도 제1 컬러 변환층(CCL1), 제2 컬러 변환층(CCL2) 및/또는 광 산란층(LSL)은, 각 화소(PXL)의 상부에서 복수의 서브 발광 영역들(SEA)에 대응하여 복수의 패턴들로 분리될 수 있다. 예를 들어, 블랙 매트릭스 패턴(BM)은, 차광 패턴(LBP)과 같이 각 화소(PXL)의 상부에서 복수의 서브 발광 영역들(SEA) 각각에 대응하여 개별적으로 분리된 복수의 개구부들을 포함할 수 있다. 그리고, 블랙 매트릭스 패턴(BM)의 개구부들에는 각각의 서브 발광 영역(SEA)에 대응하여 복수의 패턴들로 분리된 소정 색의 컬러 변환층(CCL) 및/또는 광 산란층(LSL)이 배치될 수 있다.
한편, 도 12 내지 도 16b의 실시예들에서는 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)이 서로 동일한 색의 빛을 방출하는 발광 소자들(LD)을 포함하고, 상기 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)의 상부에 컬러 변환층(CCL)이 제공되는 실시예들을 개시하였지만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 도 11의 실시예 등에서와 같이 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)이 서로 다른 색의 발광 소자들(LD)을 포함하는 경우에도, 상기 제1, 제2 및/또는 제3 화소들(PXL1, PXL2, PXL3)의 상부에 적어도 한 종류의 컬러 변환 입자들을 포함한 컬러 변환층(CCL)이 선택적으로 제공될 수 있다. 일 예로, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)이 각각 청색, 녹색 및 적색 발광 소자들(LDb, LDg, LDr)을 포함하는 경우에도, 제1 화소(PXL1)의 상부에 광 산란층(LSL)(및/또는 청색 컬러 변환층) 및 제1 컬러 필터(CF1)를 배치하고, 제2 화소(PXL2)의 상부에 제1 컬러 변환층(CCL1) 및 제2 컬러 필터(CF2)를 배치하며, 제3 화소(PXL3)의 상부에 제2 컬러 변환층(CCL2) 및 제3 컬러 필터(CF3)를 배치할 수 있을 것이다.또한, 본 발명의 실시예들을 설명함에 있어서, 컬러 변환층(CCL) 및/또는 컬러 필터(CF)가 각 화소(PXL)의 상부에 제공된다 함은, 상기 화소(PXL)에서 발생한 빛이 방출되는 방향을 상부로 설정한 것에 가정한 것이다. 즉, 화소(PXL)의 "상부"라 함은 상기 화소(PXL)로부터 빛이 방출되는 방향 및/또는 경로를 기준으로 한 것으로서, 기준 방향에 따라 컬러 변환층(CCL) 및/또는 컬러 필터(CF)의 위치는 달리 해석될 수도 있을 것이다. 예를 들어, 컬러 변환층(CCL) 및/또는 컬러 필터(CF)는 각 화소(PXL)의 발광 소자들(LD)로부터 빛이 방출되는 경로 상에 제공될 수 있으며, 그 위치는 변경될 수 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
BNK: 뱅크 BSL: 베이스 층
CCL1: 제1 컬러 변환층 CCL2: 제2 컬러 변환층
CF: 컬러 필터 CF1: 제1 컬러 필터
CF2: 제2 컬러 필터 CF3: 제3 컬러 필터
CFP1: 제1 컬러 필터 패턴 CFP2: 제2 컬러 필터 패턴
CFP3: 제3 컬러 필터 패턴 CNE: 컨택 전극
CNT1: 제1 컨택부 CNT2: 제2 컨택부
DA: 표시 영역 DPL: 표시층
EA: 발광 영역 ELT1~8: 제1~제8 전극
EMU: 발광부 ENC: 봉지층
LBP: 차광 패턴 LD1~3: 제1~제3 발광 소자
PCL: 회로층 PL1: 제1 전원선
PL2: 제2 전원선 PNL: 표시 패널
PXL1~3: 제1~제3 화소 PXU: 화소 유닛
QDg: 녹색 퀀텀 닷 QDr: 적색 퀀텀 닷
SEA1: 제1 서브 발광 영역 SEA2: 제2 서브 발광 영역

Claims (20)

  1. 서로 이격된 제1 서브 발광 영역 및 제2 서브 발광 영역과, 상기 제1 및 제2 서브 발광 영역들에 나뉘어 배치되며 각각 제1색의 빛을 방출하는 제1 발광 소자들을 포함한 제1 화소;
    상기 제1 및 제2 서브 발광 영역들 사이의 영역을 커버하도록 상기 제1 화소의 상부에 배치되며, 각각 상기 제1 및 제2 서브 발광 영역들에 대응하는 복수의 개구부들을 포함한 차광 패턴; 및
    각각 상기 제1 및 제2 서브 발광 영역들 상에 배치된 복수의 제1 컬러 필터 패턴들을 포함한 제1 컬러 필터를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1 컬러 필터 패턴들은, 상기 차광 패턴을 사이에 개재하고 서로 분리된, 표시 장치.
  3. 제1항에 있어서,
    상기 제1 서브 발광 영역에 배치된 적어도 하나의 제1 발광 소자와, 상기 제2 서브 발광 영역에 배치된 적어도 하나의 제1 발광 소자가 서로 직렬로 연결된, 표시 장치.
  4. 제1항에 있어서,
    상기 제1 화소는,
    상기 제1 서브 발광 영역에 배치된 제1 전극 및 제2 전극;
    상기 제1 서브 발광 영역에 배치되며, 상기 제1 및 제2 전극들의 사이에 연결된 적어도 하나의 제1 발광 소자;
    상기 제2 서브 발광 영역에 배치된 제3 전극 및 제4 전극;
    상기 제2 서브 발광 영역에 배치되며, 상기 제3 및 제4 전극들의 사이에 연결된 적어도 하나의 제1 발광 소자; 및
    상기 제1 및 제2 전극들 중 어느 하나의 전극과, 상기 제3 및 제4 전극들 중 어느 하나의 전극을 연결하는 적어도 하나의 컨택 전극을 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 제1 및 제2 서브 발광 영역들을 포함한 상기 제1 화소의 발광 영역을 둘러싸는 뱅크를 더 포함하는, 표시 장치.
  6. 제5항에 있어서,
    상기 뱅크는, 상기 제1 및 제2 서브 발광 영역들의 사이에도 배치되되, 상기 제1 및 제2 서브 발광 영역들 사이의 일 영역을 노출하는 개구부를 포함하는, 표시 장치.
  7. 제5항에 있어서,
    상기 뱅크는, 상기 제1 및 제2 서브 발광 영역들과, 상기 제1 및 제2 서브 발광 영역들 사이의 비발광 영역을 포괄한 영역에 대응하는 개구부를 포함하는, 표시 장치.
  8. 제1항에 있어서,
    상기 제1 컬러 필터는, 제1색의 컬러 필터인, 표시 장치.
  9. 제8항에 있어서,
    상기 제1 화소에 인접하여 배치되며, 서로 이격된 제1 및 제2 서브 발광 영역들과, 상기 제1 및 제2 서브 발광 영역들에 나뉘어 배치되며 서로 동일한 색의 빛을 방출하는 제2 발광 소자들을 포함한 제2 화소; 및
    상기 제2 화소에 인접하여 배치되며, 서로 이격된 제1 및 제2 서브 발광 영역들과, 상기 제1 및 제2 서브 발광 영역들에 나뉘어 배치되며 서로 동일한 색의 빛을 방출하는 제3 발광 소자들을 포함한 제3 화소를 더 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 제2 화소의 상기 제1 및 제2 서브 발광 영역들 상에 배치되며 상기 차광 패턴을 사이에 개재하고 서로 분리된 제2색의 제2 컬러 필터 패턴들을 포함한 제2 컬러 필터; 및
    상기 제3 화소의 상기 제1 및 제2 서브 발광 영역들 상에 배치되며 상기 차광 패턴을 사이에 개재하고 서로 분리된 제3색의 제3 컬러 필터 패턴들을 포함한 제3 컬러 필터를 더 포함하는, 표시 장치.
  11. 제10항에 있어서,
    상기 차광 패턴은,
    상기 제1 내지 제3 화소들 각각의 상기 제1 및 제2 서브 발광 영역들 사이의 비발광 영역들에 중첩되도록 상기 제1 내지 제3 화소들의 상부에 배치되며,
    상기 제1 화소의 제1 및 제2 서브 발광 영역들에 대응하는 복수의 제1 개구부들, 상기 제2 화소의 제1 및 제2 서브 발광 영역들에 대응하는 복수의 제2 개구부들, 및 상기 제3 화소의 제1 및 제2 서브 발광 영역들에 대응하는 복수의 제3 개구부들을 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 제1 개구부들 각각의 크기는, 상기 제2 및 제3 개구부들 각각의 크기보다 작은, 표시 장치.
  13. 제10항에 있어서,
    상기 제2 발광 소자들은 제2색 발광 소자들이고,
    상기 제3 발광 소자들은 제3색 발광 소자들인, 표시 장치.
  14. 제10항에 있어서,
    상기 제2 및 제3 발광 소자들은 제1색 발광 소자들이고,
    상기 제2 화소의 상부에 배치되어, 상기 제2 발광 소자들로부터 방출되는 제1색의 빛을 제2색의 빛으로 변환하는 제1 컬러 변환층; 및
    상기 제3 화소의 상부에 배치되어, 상기 제3 발광 소자들로부터 방출되는 제1색의 빛을 제3색의 빛으로 변환하는 제2 컬러 변환층을 더 포함하는, 표시 장치.
  15. 제14항에 있어서,
    상기 제1 컬러 변환층은, 상기 제2 발광 소자들과 상기 제2 컬러 필터의 사이에 배치되고,
    상기 제2 컬러 변환층은, 상기 제3 발광 소자들과 상기 제3 컬러 필터의 사이에 배치되는, 표시 장치.
  16. 제15항에 있어서,
    상기 제1 및 제2 컬러 변환층들은, 상기 제1 내지 제3 컬러 필터들이 배치된 상부 기판의 일면 상에 형성된, 표시 장치.
  17. 제15항에 있어서,
    상기 제1 및 제2 컬러 변환층들은, 상기 제1 내지 제3 발광 소자들이 배치된 베이스 층의 일면 상에 형성되고,
    상기 제1 내지 제3 컬러 필터들은, 상기 베이스 층의 일면과 마주하도록 상부 기판의 일면 상에 배치된, 표시 장치.
  18. 제15항에 있어서,
    상기 제1 및 제2 컬러 변환층들과 상기 제1 내지 제3 컬러 필터들은, 상기 제1 내지 제3 발광 소자들이 배치된 베이스 층의 일면 상에 순차적으로 형성되며,
    상기 제1 내지 제3 컬러 필터들이 배치된 상기 베이스 층의 일면을 커버하는 봉지층을 더 포함하는, 표시 장치.
  19. 제14항에 있어서,
    상기 제1, 제2 및 제3 발광 소자들은 청색 발광 소자들이고,
    상기 제1, 제2 및 제3 컬러 필터들은 각각 청색 컬러 필터, 녹색 컬러 필터 및 적색 컬러 필터이며,
    상기 제1 및 제2 컬러 변환층들은 각각 녹색 퀀텀 닷 및 적색 퀀텀 닷을 포함하는, 표시 장치.
  20. 제9항에 있어서,
    상기 제1 컬러 필터는, 상기 차광 패턴과 중첩되도록 상기 제1, 제2 및 제3 화소들의 상기 제1 및 제2 서브 발광 영역들의 사이에도 배치된, 표시 장치.
KR1020200137838A 2020-10-22 2020-10-22 표시 장치 KR20220053765A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200137838A KR20220053765A (ko) 2020-10-22 2020-10-22 표시 장치
US17/355,025 US20220130810A1 (en) 2020-10-22 2021-06-22 Display device
CN202180072236.4A CN116457939A (zh) 2020-10-22 2021-10-12 显示装置
PCT/KR2021/014024 WO2022086021A1 (ko) 2020-10-22 2021-10-12 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200137838A KR20220053765A (ko) 2020-10-22 2020-10-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20220053765A true KR20220053765A (ko) 2022-05-02

Family

ID=81257571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200137838A KR20220053765A (ko) 2020-10-22 2020-10-22 표시 장치

Country Status (4)

Country Link
US (1) US20220130810A1 (ko)
KR (1) KR20220053765A (ko)
CN (1) CN116457939A (ko)
WO (1) WO2022086021A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220080923A (ko) * 2020-12-08 2022-06-15 엘지디스플레이 주식회사 전계 발광 표시장치
CN115188752A (zh) * 2022-06-30 2022-10-14 湖北长江新型显示产业创新中心有限公司 显示面板、显示装置及控制方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
KR102591388B1 (ko) * 2016-01-18 2023-10-19 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102605472B1 (ko) * 2016-09-09 2023-11-23 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102657126B1 (ko) * 2018-07-20 2024-04-16 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102652645B1 (ko) * 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR102524569B1 (ko) * 2018-09-21 2023-04-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102516131B1 (ko) * 2018-09-21 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102602621B1 (ko) * 2018-10-16 2023-11-17 삼성디스플레이 주식회사 표시 장치
KR20200066438A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210013390A (ko) * 2019-07-24 2021-02-04 삼성디스플레이 주식회사 컬러 필터 패널, 표시 장치 및 이의 제조 방법
KR20220002798A (ko) * 2020-06-30 2022-01-07 삼성디스플레이 주식회사 표시 장치
KR20220037042A (ko) * 2020-09-16 2022-03-24 삼성디스플레이 주식회사 표시 장치
KR20220053764A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
KR20220085930A (ko) * 2020-12-15 2022-06-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
KR20220099145A (ko) * 2021-01-04 2022-07-13 삼성디스플레이 주식회사 표시 장치
KR20220143225A (ko) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20220147187A (ko) * 2021-04-26 2022-11-03 삼성디스플레이 주식회사 표시 장치
CN113178139B (zh) * 2021-04-27 2023-08-04 上海天马微电子有限公司 一种显示面板、制备方法及装置

Also Published As

Publication number Publication date
CN116457939A (zh) 2023-07-18
WO2022086021A1 (ko) 2022-04-28
US20220130810A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US20220102422A1 (en) Display device and method of manufacturing the same
KR20220033578A (ko) 표시 장치
US20210408104A1 (en) Display device
CN116457939A (zh) 显示装置
CN117242576A (zh) 显示装置
CN116195061A (zh) 显示装置
US20230335694A1 (en) Display device
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
EP4156265A1 (en) Display device
EP4235778A1 (en) Display device
EP3961708A1 (en) Pixel and display device including the same
CN114156310A (zh) 显示装置
KR20210143984A (ko) 화소 및 이를 포함한 표시 장치
KR20230020627A (ko) 표시 장치
CN116034477A (zh) 显示装置
KR20220125862A (ko) 표시 장치
US11967590B2 (en) Display device
US20230206836A1 (en) Display device
CN218632042U (zh) 显示装置
US11695094B2 (en) Pixel and display device including the same
KR20220080814A (ko) 화소 및 이를 포함한 표시 장치
CN116802803A (zh) 显示装置
CN116581138A (zh) 显示装置及其制造方法
KR20240018013A (ko) 표시 장치
CN116137790A (zh) 显示装置