CN116034477A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116034477A
CN116034477A CN202180051684.6A CN202180051684A CN116034477A CN 116034477 A CN116034477 A CN 116034477A CN 202180051684 A CN202180051684 A CN 202180051684A CN 116034477 A CN116034477 A CN 116034477A
Authority
CN
China
Prior art keywords
electrode
layer
light emitting
disposed
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180051684.6A
Other languages
English (en)
Inventor
柳喆锺
李东彦
金明姬
朴后根
李昞柱
李少荣
李承根
李昇我
李从元
咸智贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116034477A publication Critical patent/CN116034477A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：基底，包括多个像素；多个晶体管，布置在基底上；保护层，用于覆盖多个晶体管；第一电极和第二电极，布置在保护层上并且彼此间隔开；绝缘层，布置在第一电极和第二电极上；多个发光元件，在绝缘层上布置在第一电极与第二电极之间，并且电连接到第一电极和第二电极；以及绝缘反射层，布置在保护层与发光元件之间。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
最近，随着对信息显示的兴趣的增加，对显示装置的研究和开发不断进行。
发明内容
技术问题
本发明要解决的问题是提供一种具有改善的发光效率的显示装置。
本发明的实施例不限于上述实施例，并且本领域普通技术人员可以利用下面的描述清楚地理解未提及的其它技术目的。
技术方案
用于解决问题的根据实施例的显示装置包括：基底，包括多个像素；多个晶体管，设置在基底上；钝化层，覆盖多个晶体管；第一电极和第二电极，设置在钝化层上并且彼此间隔开；绝缘层，设置在第一电极和第二电极上；多个发光元件，在绝缘层上设置在第一电极与第二电极之间，并且电连接到第一电极和第二电极；以及绝缘反射层，设置在钝化层与发光元件之间。
绝缘反射层可以设置在钝化层与绝缘层之间。
绝缘反射层的一个表面可以与钝化层接触，并且绝缘反射层的另一表面可以与绝缘层接触。
显示装置还可以包括堤，堤设置在钝化层与第一电极和第二电极之间，其中，绝缘反射层可以设置在钝化层与堤之间。
绝缘反射层可以设置在钝化层的前表面上。
绝缘反射层可以设置在绝缘层与发光元件之间。
发光元件可以直接设置在绝缘反射层上。
绝缘反射层可以包括具有不同折射率的多个第一层和第二层，并且第一层和第二层可以彼此交替地堆叠。
第一层和第二层可以具有不同的厚度。
第一层可以包括氧化硅(SiOx)，并且第二层可以包括氮化硅(SiNx)。
绝缘反射层可以包括5个或更多个第一层以及5个或更多个第二层。
绝缘反射层可以包括硫酸钡(BaSO4)、碳酸铅(PbCO3)、氧化钛(TiOx)、氧化硅(SiOx)、氧化锌(ZnOx)和氧化铝(AlxOy)中的至少一种。
发光元件可以包括：第一发光元件，发射第一颜色；第二发光元件，发射第二颜色；以及第三发光元件，发射第三颜色。
绝缘反射层可以包括：第一绝缘反射层，设置在第一发光元件下面；第二绝缘反射层，设置在第二发光元件下面；以及第三绝缘反射层，设置在第三发光元件下面，并且第一绝缘反射层至第三绝缘反射层具有不同的厚度。
第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。
第一绝缘反射层的厚度可以比第三绝缘反射层的厚度厚。
用于解决问题的根据另一实施例的显示装置包括：基底，包括多个像素；多个晶体管，设置在基底上；钝化层，覆盖多个晶体管；第一电极和第二电极，设置在钝化层上并且彼此间隔开；绝缘反射层，设置在第一电极和第二电极上；以及多个发光元件，在绝缘反射层上设置在第一电极与第二电极之间，并且电连接到第一电极和第二电极，其中，绝缘反射层包括具有不同折射率的多个第一层和第二层，并且第一层和第二层彼此交替地堆叠。
绝缘反射层可以直接设置在第一电极和第二电极上。
发光元件可以直接设置在绝缘反射层上。
用于解决问题的根据另一实施例的显示装置包括：基底，包括多个像素；多个晶体管，设置在基底上；绝缘反射层，覆盖多个晶体管；第一电极和第二电极，设置在绝缘反射层上并且彼此间隔开；以及多个发光元件，设置在第一电极与第二电极之间并且电连接到第一电极和第二电极，其中，绝缘反射层包括具有不同折射率的多个第一层和第二层，并且第一层和第二层彼此交替地堆叠。
第一层和第二层可以包括有机绝缘材料。
其它实施例的细节包括在具体实施方式和附图中。
有益效果
根据本发明的实施例，由于绝缘反射层设置在发光元件下面，因此发射到发光元件的下部的光可以被绝缘反射层反射以在显示面板的向前方向上发射。因此，由于可以使损失到显示面板的下部的光量最小化，因此可以改善前光输出效率。
本发明的实施例的效果不受上面示出内容的限制，并且更多不同的效果包括在本说明书中。
附图说明
图1和图2分别示出了根据实施例的发光元件的透视图和剖视图。
图3和图4分别示出了根据另一实施例的发光元件的透视图和剖视图。
图5示出了根据另一实施例的发光元件的透视图。
图6示出了根据另一实施例的发光元件的剖视图。
图7示出了根据另一实施例的发光元件的透视图。
图8示出了根据实施例的显示装置的俯视平面图。
图9至图13示出了根据实施例的像素的电路图。
图14和图15示出了根据实施例的像素的俯视平面图。
图16至图18示出了根据实施例的像素的剖视图。
图19示出了根据实施例的绝缘反射层的剖视图。
图20示出了根据另一实施例的显示装置的剖视图。
图21示出了根据另一实施例的显示装置的剖视图。
图22示出了根据另一实施例的显示装置的剖视图。
图23示出了根据另一实施例的显示装置的剖视图。
图24示出了根据另一实施例的显示装置的剖视图。
具体实施方式
通过参照下面对优选实施例的详细描述和附图，可以更容易地理解本发明的优点和特征以及实现它们的方法。然而，本发明可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。提供呈现的实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本发明的范围，此外，本发明仅由权利要求的范围限定。
这里使用的术语仅用于描述具体实施例的目的，而不意图是限制性的。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(者/种)”和“所述(该)”也意图包括复数形式。还将理解的是，当在本公开中使用术语“包括”、“包含”、“具有”和/或其变型时，表明存在所陈述的元件、步骤、操作和/或装置，但不排除存在或添加一个或更多个其它元件、步骤、操作和/或装置。
将理解的是，当元件被称为“连接到”另一元件或“与”另一元件“结合”时，它可以直接连接到另一元件或与另一元件结合，但是其它元件可以置于相应的元件之间，或者相应的元件可以通过其它元件连接或结合。
将理解的是，当元件或层被称为“在”另一元件或层“上”时，它可以直接在另一元件或层上，或者也可以存在居间元件或层。在整个说明书中，相同的附图标记表示相同的组成元件。
尽管术语“第一”、“第二”等用于描述各种组成元件，但是这些组成元件不受这些术语的限制。这些术语仅用于将一个组成元件与另一组成元件区分开。因此，在本发明的技术精神内，下面描述的第一组成元件可以是第二组成元件。
在下文中，将参照附图详细描述本发明的实施例。
图1和图2分别示出了根据实施例的发光元件的透视图和剖视图。在图1和图2中，示出了圆柱形棒状的发光元件LD，但是发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11和第二半导体层13以及置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以由其中第一半导体层11、活性层12和第二半导体层13沿一个方向顺序地堆叠的堆叠体构成。
在一些实施例中，发光元件LD可以设置为具有沿一个方向延伸的棒形状。发光元件LD沿一个方向可以具有一个端部和另一端部。
在一些实施例中，第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的一个端部处，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一端部处。
在一些实施例中，发光元件LD可以是以棒形状制造的棒形状发光二极管。这里，棒形状包括诸如圆柱或多边形柱的其纵向方向比其宽度方向长(即，长宽比大于1)的棒状形状或条状形状，并且其剖面的形状没有特别限制。例如，发光元件LD的长度L可以大于其直径D(或其横截面的宽度)。
在一些实施例中，发光元件LD可以具有小至纳米级至微米级的尺寸，例如，直径D和/或长度L的范围为约100nm至约10μm。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据使用利用发光元件LD作为光源的发光装置的各种装置(例如，显示装置)的设计条件而不同地改变。
第一半导体层11可以包括至少一种n型半导体材料。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种的半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂的n型半导体材料。
活性层12设置在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。在实施例中，掺杂有导电掺杂剂的覆层(未示出)可以形成在活性层12的上部和/或下部处。例如，覆层可以形成为AlGaN层或InAlGaN层。在一些实施例中，诸如AlGaN和AlIn-GaN的材料可以用于形成活性层12，另外，各种材料可以形成活性层12。活性层12可以设置在第一半导体层11与稍后将描述的第二半导体层13之间。
当阈值电压或更大的电压被施加到发光元件LD的相应端部时，发光元件LD可以在电子-空穴对在活性层12中结合的同时发射光。通过使用该原理控制发光元件LD的光发射，除了显示装置的像素之外，发光元件LD还可以用作各种发光装置的光源。
第二半导体层13设置在活性层12上，并且可以包括与第一半导体层11的类型不同类型的半导体材料。例如，第二半导体层13可以包括至少一种p型半导体材料。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂的p型半导体材料。然而，包括在第二半导体层13中的材料不限于此，并且第二半导体层13可以由各种材料形成。
在一些实施例中，第一半导体层11的第一长度可以比第二半导体层13的第二长度长。
在一些实施例中，发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上，以至少围绕活性层12的外周表面，并且还可以围绕第一半导体层11和第二半导体层13的一个区域。
在一些实施例中，绝缘膜INF可以使发光元件LD的具有不同极性的相应端部暴露。例如，绝缘膜INF不覆盖设置在发光元件LD的在长度方向上的两端处的第一半导体层11和第二半导体层13中的每个的一端(例如，圆柱的两个平坦表面(即，上表面和下表面))，而是可以使其暴露。在一些实施例中，绝缘膜INF可以使发光元件LD的具有不同极性的两个端部和半导体层11和13的与所述两个端部相邻的侧部暴露。
在一些实施例中，绝缘膜INF可以包括硫酸钡(BaSO4)、碳酸铅(PbCO3)、氧化钛(TiOx)、氧化硅(SiOx)、氧化锌(ZnOx)和氧化铝(AlxOy)中的至少一种绝缘材料，但不必限于此。例如，绝缘膜INF可以包括二氧化钛(TiO2)、二氧化硅(SiO2)、氧化锌(ZnO)和氧化铝(Al2O3)中的至少一种。
在实施例中，除了第一半导体层11、活性层12、第二半导体层13和/或绝缘膜INF以外，发光元件LD还可以包括另外的组件。例如，发光元件LD可以另外包括设置在第一半导体层11、活性层12和/或第二半导体层13的一个端侧上的磷光体层、活性层、半导体层和/或电极层中的一个或更多个。
图3和图4分别示出了根据另一实施例的发光元件的透视图和剖视图。
参照图3和图4，根据实施例的发光元件LD包括第一半导体层11和第二半导体层13以及置于第一半导体层11与第二半导体层13之间的活性层12。在一些实施例中，第一半导体层11可以设置在发光元件LD的中心区域中，并且活性层12可以设置在第一半导体层11的表面上以围绕第一半导体层11的至少一个区域。另外，第二半导体层13可以设置在活性层12的表面上以围绕活性层12的至少一个区域。
另外，发光元件LD还可以包括围绕第二半导体层13的至少一个区域的电极层14和/或绝缘膜INF。例如，发光元件LD可以包括设置在第二半导体层13的表面上以围绕第二半导体层13的一个区域的电极层14以及设置在电极层14的表面上以围绕电极层14的至少一个区域的绝缘膜INF。也就是说，根据上述实施例的发光元件LD可以被实现为具有包括从中心到外侧顺序地设置的第一半导体层11、活性层12、第二半导体层13、电极层14和绝缘膜INF的核-壳结构，并且在一些实施例中可以省略电极层14和/或绝缘膜INF。
在实施例中，发光元件LD可以设置为沿一个方向延伸的多边形角形状。例如，发光元件LD的至少一个区域可以具有六边形角形状。然而，发光元件LD的形状不限于此，并且可以不同地改变。
当发光元件LD的延伸方向被称为长度L方向时，发光元件LD可以沿长度L方向设置有一个端部和另一端部。在一些实施例中，第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的一个端部处，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一端部处。
在实施例中，发光元件LD可以是多边形柱形状，例如，具有由具有两个端部突出的六边形角形状制成的核-壳结构的微型发光二极管。例如，发光元件LD可以具有小至纳米级至微米级的尺寸，例如，纳米级或微米级范围的宽度和/或长度L。然而，发光元件LD的尺寸和/或形状可以根据使用发光元件LD作为光源的各种装置(例如，显示装置)的设计条件而不同地改变。
在实施例中，第一半导体层11的沿发光元件LD的长度L方向的两个端部可以具有突出形状。第一半导体层11的两个端部的突出形状可以彼此不同。例如，第一半导体层11的两个端部中的设置在上侧处的一个端部可以具有随着其宽度朝向上部变窄而与一个顶点接触的角形状。另外，第一半导体层11的两个端部中的设置在下侧处的另一端部可以呈具有恒定宽度的多边形柱形状，但不限于此。例如，在另一实施例中，第一半导体层11可以具有宽度随着向下而逐渐减小的多边形形状或台阶形状的剖面。第一半导体层11的两个端部的形状可以根据实施例不同地改变，因此，不限于上述实施例。
在一些实施例中，第一半导体层11可以位于发光元件LD的核处(即，中心(或中心区域)处)。另外，发光元件LD可以设置为具有与第一半导体层11的形状对应的形状。例如，当第一半导体层11具有六边形角形状时，发光元件LD可以具有六边形角形状。
图5示出了根据另一实施例的发光元件的透视图。在图5中，为了便于说明，省略了绝缘膜INF的一部分。
参照图5，发光元件LD还可以包括设置在第二半导体层13上的电极层14。电极层14可以是电连接到第二半导体层13的欧姆接触电极，但不必限于此。在一些实施例中，电极层14可以是肖特基接触电极。电极层14可以包括金属或金属氧化物，例如，可以在其中单独使用或组合使用Cr、Ti、Al、Au、Ni、ITO、IZO、ZnO、IGZO、ITZO及其氧化物或其合金。另外，电极层14可以是基本上透明的或半透明的。因此，由发光元件LD的活性层12产生的光可以穿过电极层14以发射到发光元件LD的外部。
尽管未单独示出，但是在另一实施例中，发光元件LD还可以包括设置在第一半导体层11上的电极层。
图6示出了根据另一实施例的发光元件的剖视图。
参照图6，绝缘膜INF'可以在与电极层14相邻的拐角区域中具有弯曲形状。在一些实施例中，可以在发光元件LD的制造工艺中通过蚀刻来形成弯曲形状。
尽管未单独示出，但是即使在具有还包括设置在第一半导体层11上的电极层的结构的另一实施例的发光元件中，绝缘膜INF'在与电极层相邻的区域中也可以具有弯曲形状。
图7示出了根据另一实施例的发光元件的透视图。在图7中，为了便于描述，省略了绝缘膜INF的一部分。
参照图7，根据实施例的发光元件LD可以包括设置在第一半导体层11与活性层12之间的第三半导体层15以及设置在活性层12与第二半导体层13之间的第四半导体层16和第五半导体层17。图7的发光元件LD与图1的实施例的发光元件LD的不同之处在于，还设置了多个半导体层15、16和17以及电极层14a和14b，并且活性层12包含其它元素。另外，由于绝缘膜INF的设置和结构可以与图1的绝缘膜INF的设置和结构基本上相同，因此将省略重复的内容，并且下面将主要描述差异。
在图1的发光元件LD中，活性层12可以包括氮(N)以发射蓝光或绿光。另一方面，在图7的发光元件LD中，活性层12和其它半导体层可以分别是至少包括磷(P)的半导体。也就是说，根据实施例的发光元件LD可以发射红光。具体地，在根据图7的实施例的发光元件LD中，第一半导体层11是n型半导体层，并且可以是掺杂有n型的InAlGaP、GaP、AlGaP、InGaP、AlP和InP中的一种或更多种。第一半导体层11可以掺杂有n型掺杂剂，例如，n型掺杂剂可以是Si、Ge、Sn等。在示例性实施例中，第一半导体层11可以是掺杂有n型Si的n-AlGaInP。第一半导体层11的长度可以是1.5μm至5μm，但不必限于此。
第二半导体层13是p型半导体层，并且可以是掺杂有p型的InAlGaP、GaP、AlGaNP、InGaP、AlP和InP中的一种或更多种。第二半导体层13可以掺杂有p型掺杂剂，例如，p型掺杂剂可以是Mg、Zn、Ca、Se、Ba等。在示例性实施例中，第二半导体层13可以是掺杂有p型Mg的p-GaP。第二半导体层13的长度可以是0.08μm至0.25μm，但不必限于此。
活性层12可以设置在第一半导体层11与第二半导体层13之间。如在图1的活性层12中一样，图7的活性层12也可以通过包括具有单量子阱结构或多量子阱结构的材料来发射特定波段的光。例如，当活性层12发射红色波段中的光时，活性层12可以包括诸如AlGaP或AlInGaP的材料。具体地，当活性层12具有其中量子层和阱层以多量子阱结构交替地堆叠的结构时，量子层可以包括诸如AlGaP或AlInGaP的无机材料，并且阱层可以包括诸如GaP或AlInP的材料。在一些实施例中，活性层12可以包括作为量子层的AlGaInP和作为阱层的AlInP以发射红光。
图7的发光元件LD可以包括与活性层12相邻地设置的覆层。如图中所示，在活性层12上方和下方设置在第一半导体层11与第二半导体层13之间的第三半导体层15和第四半导体层16可以是覆层。
第三半导体层15可以设置在第一半导体层11与活性层12之间。第三半导体层15可以是类似于第一半导体层11的n型半导体，第一半导体层11可以是n-AlGaInP，并且第三半导体层15可以是n-AlInP，但不限于此。
第四半导体层16可以设置在活性层12与第二半导体层13之间。第四半导体层16可以是类似于第二半导体层13的n型半导体，第二半导体层13可以是p-GaP，并且第四半导体层16可以是p-AlInP。
第五半导体层17可以设置在第四半导体层16与第二半导体层13之间。第五半导体层17可以是类似于第二半导体层13和第四半导体层16的p型掺杂半导体。在一些实施例中，第五半导体层17可以用于减小第四半导体层16与第二半导体层13之间的晶格常数差。也就是说，第五半导体层17可以是拉伸应变势垒减小(TSBR)层。例如，第五半导体层17可以包括p-GaInP、p-AlInP或p-AlGaInP，但不限于此。另外，第三半导体层15、第四半导体层16和第五半导体层17的长度可以是0.08μm至0.25μm，但不限于此。
第一电极层14a和第二电极层14b可以分别设置在第一半导体层11和第二半导体层13上。第一电极层14a可以设置在第一半导体层11的下表面上，并且第二电极层14b可以设置在第二半导体层13的上表面上。然而，本发明不限于此，并且可以省略第一电极层14a和第二电极层14b中的至少一个。例如，在发光元件LD中，第一电极层14a不设置在第一半导体层11的下表面上，并且仅第二电极层14b可以设置在第二半导体层13的上表面上。第一电极层14a和第二电极层14b可以均包括图5的电极层14中所示的材料中的至少一种。
下面的实施例将被描述为应用图1和图2中所示的发光元件LD的示例，但是本领域技术人员可以将包括图3至图7中所示的发光元件LD的各种类型的发光元件应用于实施例。
图8示出了根据实施例的显示装置的俯视平面图。图8示出了作为可以使用上述发光元件LD作为光源的装置的示例的显示装置(具体地，设置在显示装置中的显示面板PNL)。参照图8，显示面板PNL可以包括基底SUB和限定在基底SUB上的多个像素PXL。具体地，显示面板PNL和基底SUB可以包括其中显示图像的显示区域DA和除显示区域DA之外的非显示区域NDA。
在一些实施例中，显示区域DA可以设置在显示面板PNL的中心区域中，非显示区域NDA可以沿着显示面板PNL的边缘设置以围绕显示区域DA。然而，显示区域DA和非显示区域NDA的位置不限于此，并且它们可以改变。
基底SUB可以构成显示面板PNL的基体构件。例如，基底SUB可以构成下面板(例如，显示面板PNL的下面板)的基体构件。
在一些实施例中，基底SUB可以是刚性基底或柔性基底，并且其材料或物理性质不受特别限制。例如，基底SUB可以是由玻璃或钢化玻璃制成的刚性基底，或者由塑料或金属制成的薄膜制成的柔性基底。另外，基底SUB可以是透明基底，但不限于此。例如，基底SUB可以是半透明基底、不透明基底或反射基底。
基底SUB的一个区域被定义为其中设置有像素PXL的显示区域DA，剩余的区域被定义为非显示区域NDA。例如，基底SUB可以包括包含其中形成有像素PXL的多个像素区域的显示区域DA和设置在显示区域DA外部的非显示区域NDA。在非显示区域NDA中，可以设置连接到显示区域DA的像素PXL的各种布线和/或内部电路部件。
像素PXL可以包括由对应的扫描信号和数据信号驱动的至少一个发光元件LD(例如，根据图1至图7的实施例中的一个的至少一个棒形状发光二极管)。例如，像素PXL中的每个可以包括具有小至纳米级至微米级的尺寸并且彼此并联或串联连接的多个棒形状发光二极管。多个棒形状发光二极管可以构成像素PXL的光源。
尽管图8示出了其中像素PXL在显示区域DA中以条纹形式布置的实施例，但是本发明不必限于此。例如，像素PXL可以以当前已知的各种像素布置类型布置。
图9至图13示出了根据实施例的像素的电路图。
图9至图13示出了可以应用于有源显示装置的像素PXL的不同实施例。然而，可以应用本发明的实施例的像素PXL和显示装置的类型不限于此。
首先，参照图9，像素PXL包括用于产生具有与数据信号对应的亮度的光的光源单元LSU。另外，像素PXL还可以选择性地包括用于驱动光源单元LSU的像素电路PXC。
光源单元LSU可以包括连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD(例如，多个发光元件LD)。例如，光源单元LSU可以包括经由像素电路PXC和第一电力线PL1连接到第一电源VDD的第一电极ETL1(也称为“第一像素电极”或“第一对准电极”)、通过第二电力线PL2连接到第二电源VSS的第二电极ETL2(也称为“第二像素电极”或“第二对准电极”)、以及在第一电极ETL1与第二电极ETL2之间在同一方向上并联连接的多个发光元件LD。在实施例中，第一电极ETL1可以是阳极电极，并且第二电极ETL2可以是阴极电极。
发光元件LD中的每个可以包括通过第一电极ETL1和/或像素电路PXC连接到第一电源VDD的第一端部(例如，P型端部)，以及通过第二电极ETL2连接到第二电源VSS的第二端部(例如，N型端部)。也就是说，发光元件LD可以在第一电极ETL1与第二电极ETL2之间在正向方向上并联连接。在第一电源VDD与第二电源VSS之间在正向方向上连接的相应的发光元件LD构成相应的有效光源，并且这些有效光源可以组合以构成像素PXL的光源单元LSU。
在一些实施例中，第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发射光。例如，第一电源VDD可以被设定为高电位电源，并且第二电源VSS可以被设定为低电位电源。在这种情况下，至少在像素PXL的发光时段期间，第一电源VDD与第二电源VSS之间的电位差可以被设定为等于或高于发光元件LD的阈值电压。
在一些实施例中，构成每个光源单元LSU的发光元件LD的一个端部(例如，P型端部)可以通过光源单元LSU的一个电极(例如，每个像素PXL的第一像素电极ETL1)公共地连接到像素电路PXC，并且可以通过像素电路PXC和第一电力线PL1连接到第一电源VDD。另外，发光元件LD的另一端部(例如，N型端部)可以通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极ETL2)和第二电力线PL2公共地连接到第二电源VSS。
发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与要在对应帧中显示的灰度值对应的驱动电流供应到光源单元LSU。被供应到光源单元LSU的驱动电流可以被划分以在正向方向上连接的发光元件LD中流动。因此，尽管每个发光元件LD发射具有与在其中流过的电流对应的亮度的光，但光源单元LSU可以发射具有与驱动电流对应的亮度的光。
在实施例中，除了构成每个有效光源的发光元件LD之外，光源单元LSU还可以包括至少一个无效光源。例如，至少一个反向发光元件LDrv可以进一步连接在第一电极ETL1与第二电极ETL2之间。
每个反向发光元件LDrv与形成有效光源的发光元件LD一起并联连接在第一电极ETL1与第二电极ETL2之间，但是可以在相对于发光元件LD的相反方向上连接在第一电极ETL1与第二电极ETL2之间。例如，反向发光元件LDrv的N型端部可以经由第一电极ETL1和像素电路PXC连接到第一电源VDD，并且反向发光元件LDrv的P型端部可以经由第二电极ETL2连接到第二电源VSS。即使在第一电极ETL1与第二电极ETL2之间施加预定驱动电压(例如，正向方向的驱动电压)，反向发光元件LDrv也可以保持去激活状态，因此，反向发光元件LDrv可以保持基本上不发光状态。
另外，在一些实施例中，至少一个像素PXL还可以包括未完全连接在第一电极ETL1与第二电极ETL2之间的至少一个无效光源(未示出)。例如，至少一个像素PXL还可以包括至少一个无效发光元件，该至少一个无效发光元件位于光源单元LSU中，并且该至少一个无效发光元件的相应端部未完全连接到第一电极ETL1和第二电极ETL2。
像素电路PXC连接在第一电源VDD与第一电极ETL1之间。像素电路PXC可以连接到像素PXL的扫描线Si和数据线Dj。例如，当像素PXL设置在显示区域DA的第i水平线(行)(i为自然数)第j竖直线(列)(j为自然数)时，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在一些实施例中，像素电路PXC可以包括多个晶体管和至少一个电容器。例如，像素电路PXC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
第一晶体管T1连接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以连接到第一电极ETL1。另外，第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制被供应到光源单元LSU的驱动电流。也就是说，第一晶体管T1可以是控制像素PXL的驱动电流的驱动晶体管。
第二晶体管T2连接在数据线Dj与第一节点N1之间。例如，第二晶体管T2的第一电极(例如，源电极)可以连接到数据线Dj，并且第二晶体管T2的第二电极(例如，漏电极)可以连接到第一节点N1。另外，第二晶体管T2的栅电极连接到扫描线Si。当从扫描线Si供应栅极导通电压(例如，低电平电压)的扫描信号SSi时，第二晶体管T2导通以将数据线Dj和第一节点N1电连接。
针对每个帧周期，对应帧的数据信号DSj被供应到数据线Dj，在其中供应有栅极导通电压的扫描信号SSi的时段期间，数据信号DSj通过导通的第二晶体管T2被传输到第一节点N1。也就是说，第二晶体管T2可以是用于将每个数据信号DSj传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极连接到第一电源VDD，并且其另一电极连接到第一节点N1。在每个帧周期期间，存储电容器Cst被充入有与被供应到第一节点N1的数据信号DSj对应的电压。
另一方面，图9示出了包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2)为P型晶体管，但是本发明不限于此。也就是说，第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
例如，如图10中所示，第一晶体管T1和第二晶体管T2中的每个可以是N型晶体管。在这种情况下，用于将针对每个帧周期被供应到数据线Dj的数据信号DSj写入到像素PXL的扫描信号SSi的栅极导通电压可以是高电平电压(也称为“栅极高电压”)。类似地，用于导通第一晶体管T1的数据信号DSj的电压可以是与图9的实施例中的电平相反的电平的电压。例如，在图9的实施例中，当要表示的灰度值增大时，供应较低电压的数据信号DSj，而在图10的实施例中，当要表示的灰度值增大时，可以供应较高电压的数据信号DSj。在另一实施例中，第一晶体管T1和第二晶体管T2可以是不同导电类型的晶体管。例如，第一晶体管T1和第二晶体管T2中的一个可以是P型晶体管，并且其中的另一个可以是N型晶体管。
在实施例中，像素电路PXC和光源单元LSU的互连位置可以改变。例如，如图10中所示，当包括在像素电路PXC中的第一晶体管T1和第二晶体管T2两者是N型晶体管时，像素电路PXC可以连接在光源单元LSU与第二电源VSS之间，存储电容器Cst可以连接在第一节点N1与第二电源VSS之间。然而，本发明不限于此。例如，在另一实施例中，即使像素电路PXC由N型晶体管构成，像素电路PXC也可以连接在第一电源VDD与光源单元LSU之间，并且/或者存储电容器Cst也可以连接在第一电源VDD与第一节点N1之间。
当第一晶体管T1和第二晶体管T2的类型改变时，除了一些电路元件的连接位置和控制信号(例如，扫描信号SSi和数据信号DSj)的电压电平改变之外，图10中所示的像素PXL的构造和操作基本上类似于图9的像素PXL的构造和操作。因此，将省略对图10的像素PXL的详细描述。
另一方面，像素电路PXC的结构不限于图9和图10中所示的实施例。例如，像素电路PXC可以如图11或图12中所示的实施例中一样构造。也就是说，像素电路PXC可以被构造为具有各种结构和/或驱动方法的像素电路。
参照图11，像素电路PXC还可以连接到感测控制线SCLi和感测线SLj。例如，设置在显示区域DA的第i水平线第j竖直线处的像素PXL的像素电路PXC可以连接到显示区域DA的第i感测控制线SCLi和第j感测线SLj。像素电路PXC还可以包括第三晶体管T3。可选地，在另一实施例中，可以省略感测线SLj，并且还可以通过检测通过对应像素PXL(或相邻像素)的数据线Dj的感测信号SENj来检测像素PXL的特性。
第三晶体管T3连接在第一晶体管T1与感测线SLj之间。例如，第三晶体管T3的一个电极可以连接到第一晶体管T1的连接到第一电极ETL1的一个电极(例如，源电极)，并且其另一电极可以连接到感测线SLj。另一方面，当省略感测线SLj时，第三晶体管T3的另一电极也可以连接到数据线Dj。
第三晶体管T3的栅电极连接到感测控制线SCLi。当省略感测控制线SCLi时，第三晶体管T3的栅电极可以连接到扫描线Si。第三晶体管T3通过在预定感测时段期间被供应到感测控制线SCLi的栅极导通电压(例如，高电平电压)的感测控制信号SCSi而导通，以电连接感测线SLj和第一晶体管T1。
在一些实施例中，感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性(例如，第一晶体管T1的阈值电压)的时段。在感测时段期间，第一晶体管T1可以通过经由数据线Dj和第二晶体管T2向第一节点N1供应可以使第一晶体管T1导通的预定参考电压并且通过将每个像素PXL连接到电流源等而导通。另外，通过向第三晶体管T3供应栅极导通电压的感测控制信号SCSi以使第三晶体管T3导通，第一晶体管T1可以连接到感测线SLj。此后，通过感测线SLj获得感测信号SENj，并且可以通过使用感测信号SENj来检测除了第一晶体管T1的阈值电压之外的每个像素PXL的特性。关于每个像素PXL的特性的信息可以用于转换图像数据，使得可以补偿设置在显示区域DA中的像素PXL之间的特性差异。
另一方面，图11示出了其中第一晶体管T1、第二晶体管T2和第三晶体管T3都是N型晶体管的实施例，但是本发明不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以改变为P型晶体管。另外，图11示出了其中光源单元LSU连接在像素电路PXC与第二电源VSS之间的实施例，但是本发明不限于此。例如，在另一实施例中，光源单元LSU可以连接在第一电源VDD与像素电路PXC之间。
参照图12，除了对应的水平线的扫描线Si之外，像素电路PXC还可以连接到至少一条其它扫描线或控制线。例如，设置在显示区域DA的第i水平线中的像素PXL的像素电路PXC可以进一步连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。另外，像素电路PXC可以进一步连接到除了第一电源VDD和第二电源VSS之外的另一电源。例如，像素电路PXC还可以连接到初始化电源Vint。在实施例中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1连接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的一个电极(例如，源电极)可以通过第五晶体管T5和第一电力线PL1连接到第一电源VDD，并且第一晶体管T1的另一电极(例如，漏电极)可以经由第六晶体管T6连接到光源单元LSU的一个电极(例如，第一电极ETL1)。另外，第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制被供应到光源单元LSU的驱动电流。
第二晶体管T2连接在数据线Dj与第一晶体管T1的一个电极(例如，源电极)之间。另外，第二晶体管T2的栅电极连接到对应的扫描线Si。当从扫描线Si供应栅极导通电压的扫描信号SSi时，第二晶体管T2导通以将数据线Dj电连接到第一晶体管T1的一个电极。因此，当第二晶体管T2导通时，从数据线Dj供应的数据信号DSj被传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的另一电极(例如，漏电极)与第一节点N1之间。另外，第三晶体管T3的栅电极连接到对应的扫描线Si。当从扫描线Si供应栅极导通电压的扫描信号SSi时，第三晶体管T3导通以以二极管的形式连接第一晶体管T1。因此，在其中供应栅极导通电压的扫描信号SSi的时段期间，第一晶体管T1以二极管连接的形式导通，因此，来自数据线Dj的数据信号DSj顺序地通过第二晶体管T2、第一晶体管T1和第三晶体管T3以被供应到第一节点N1。因此，存储电容器Cst充入有与数据信号DSj和第一晶体管T1的阈值电压对应的电压。
第四晶体管T4连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线(例如，第i-1扫描线Si-1)。当栅极导通电压的扫描信号SSi-1被供应到第i-1扫描线Si-1时，第四晶体管T4导通以将初始化电源Vint的电压传输到第一节点N1。
在一些实施例中，初始化电源Vint的电压可以等于或小于数据信号DSj的最低电压。在对应帧的数据信号DSj被供应到每个像素PXL之前，通过被供应到第i-1扫描线Si-1的栅极导通电压的扫描信号SSi-1将第一节点N1初始化为初始化电源Vint的电压。因此，不管前一帧的数据信号DSj的电压如何，第一晶体管T1在正向方向上二极管连接，同时栅极导通电压的扫描信号SSi被供应到第i扫描线Si。因此，对应帧的数据信号DSj可以被传输到第一节点N1。
第五晶体管T5连接在第一电源VDD与第一晶体管T1之间。另外，第五晶体管T5的栅电极连接到对应的发射控制线(例如，第i发射控制线Ei)。当栅极截止电压(例如，高电平电压)的发射控制信号ESi被供应到发射控制线Ei时，第五晶体管T5截止，并且在其它情况下第五晶体管T5导通。
第六晶体管T6连接在第一晶体管T1与光源单元LSU之间。另外，第六晶体管T6的栅电极连接到对应的发射控制线(例如，第i发射控制线Ei)。当具有栅极截止电压的发射控制信号ESi被供应到发射控制线Ei时，第六晶体管T6截止，并且在其它情况下第六晶体管T6导通。
第五晶体管T5和第六晶体管T6可以控制像素PXL的发射时段。例如，当第五晶体管T5和第六晶体管T6导通时，可以形成其中驱动电流可以顺序地通过第五晶体管T5、第一晶体管T1、第六晶体管T6和光源单元LSU从第一电源VDD流到第二电源VSS的电流路径。另外，当第五晶体管T5和/或第六晶体管T6截止时，电流路径被阻断，并且可以防止像素PXL的光发射。
第七晶体管T7连接在光源单元LSU的一个电极(例如，第一电极ETL1)与初始化电源Vint之间。第七晶体管T7的栅电极连接到用于选择下一水平线的像素PXL的扫描线(例如，连接到第i+1扫描线Si+1)。当栅极导通电压的扫描信号SSi+1被供应到第i+1扫描线Si+1时，第七晶体管T7导通，以将初始化电源Vint的电压供应到光源单元LSU的一个电极(例如，第一像素电极ETL1)。因此，在其中初始化电源Vint的电压被传输到光源单元LSU的每个初始化时段期间，光源单元LSU的一个电极的电压被初始化。
另一方面，用于控制第七晶体管T7的操作的控制信号和/或初始化电源Vint可以不同地改变。例如，在另一实施例中，第七晶体管T7的栅电极还可以连接到对应水平线的扫描线(即，第i扫描线Si)或前一水平线的扫描线(例如，第i-1扫描线Si-1)。当栅极导通电压的扫描信号SSi或SSi-1被供应到第i扫描线Si或第i-1扫描线Si-1时，第七晶体管T7导通，以将初始化电源Vint的电压供应到光源单元LSU的一个电极。因此，在每个帧周期期间，像素PXL可以响应于数据信号DSj而发射具有更均匀亮度的光。另外，在一些实施例中，第四晶体管T4和第七晶体管T7可以连接到具有不同电位的相应初始化电源。也就是说，在一些实施例中，多个初始化电源可以被供应到像素，并且可以通过具有不同电位的初始化电源来使第一节点N1和第一电极ETL1初始化。
存储电容器Cst连接在第一电源VDD与第一节点N1之间。存储电容器Cst存储在每个帧周期中被供应到第一节点N1的数据信号DSj以及与第一晶体管T1的阈值电压对应的电压。
另一方面，图12示出了包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)为P型晶体管，但是本发明不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
另外，图9至图12示出了其中形成每个光源单元LSU的有效光源(即，发光元件LD)全部并联连接的实施例，但是本发明不限于此。例如，在本发明的另一实施例中，如图13中所示，每个像素PXL的光源单元LSU可以被构造为包括至少两级的串联。在描述图13的实施例时，将省略与图9至图12的实施例相似或相同的构造(例如，像素电路PXC)的详细描述。
参照图13，光源单元LSU可以包括彼此串联连接的至少两个发光元件。例如，光源单元LSU可以包括在第一电源VDD与第二电源VSS之间在正向方向上串联连接的第一发光元件至第三发光元件LDa、LDb和LDc。第一发光元件LDa、第二发光元件LDb和第三发光元件LDc中的每个可以构成有效光源。
第一发光元件LDa的第一端部(例如，P型端部)经由光源单元LSU的第一电极ETL1(即，第一像素电极)连接到第一电源VDD。另外，第一发光元件LDa的第二端部(例如，N型端部)通过第一中间电极IET1连接到第二发光元件LDb的第一端部(例如，P型端部)。
第二发光元件LDb的第一端部(例如，P型端部)连接到第一发光元件LDa的第二端部。另外，第二发光元件LDb的第二端部(例如，N型端部)通过第二中间电极IET2连接到第三发光元件LDc的第一端部(例如，P型端部)。
第三发光元件LDc的第一端部(例如，P型端部)连接到第二发光元件LDb的第二端部。另外，第三发光元件LDc的第二端部(例如，N型端部)可以经由光源单元LSU的第二电极(即，第二像素电极ETL2)连接到第二电源VSS。以上述方式，第一发光元件LDa、第二发光元件LDb和第三发光元件LDc可以顺序地串联连接在光源单元LSU的第一电极ETL1与第二电极ETL2之间。
另一方面，图13示出了其中发光元件LD以三级串联结构连接的实施例，但是本发明不限于此。例如，在本发明的另一实施例中，两个发光元件LD可以以两级串联结构连接，或者四个或更多个发光元件LD可以以四级或更多级串联结构连接。
假设使用相同条件(例如，相同尺寸和/或数量)的发光元件LD表示相同的亮度，与具有其中发光元件LD并联连接的结构的光源单元LSU相比，在具有其中发光元件LD串联连接的结构的光源单元LSU中，施加在第一电极ETL1与第二电极ETL2之间的电压可以增大，流过光源单元LSU的驱动电流可以减小。因此，当通过应用串联结构来构造每个像素PXL的光源单元LSU时，流过显示面板PNL的面板电流可以减小。
尽管未单独示出，但是在一些实施例中，至少一个串联级可以包括彼此并联连接的多个发光元件LD。在这种情况下，光源单元LSU可以被构造为串联/并联混合结构。
图14和图15示出了根据实施例的像素的俯视平面图。
在图14和图15中，基于每个像素PXL的光源单元LSU示出了像素PXL的结构。然而，在一些实施例中，每个像素PXL可以选择性地还包括连接到光源单元LSU的电路元件(例如，构成每个像素电路PXC的多个电路元件)。
另外，图14和图15示出了其中每个光源单元LSU通过第一接触孔CH1和第二接触孔CH2连接到预定电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，构成像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线Si和/或数据线Dj)的实施例。然而，本发明不限于此。例如，在另一实施例中，每个像素PXL的第一电极ETL1和第二电极ETL2中的至少一个可以直接连接到预定电力线和/或信号线，而不穿过接触孔和/或中间线。
首先，参照图14，像素PXL可以包括设置在每个发光区域EMA中的第一电极ETL1和第二电极ETL2，以及设置在第一电极ETL1与第二电极ETL2之间的至少一个发光元件LD(例如，连接在第一电极ETL1与第二电极ETL2之间的多个发光元件LD)。另外，像素PXL还可以包括用于将发光元件LD电连接在第一电极ETL1与第二电极ETL2之间的第一接触电极CE1和第二接触电极CE2。
第一电极ETL1和第二电极ETL2可以设置在每个像素PXL的发光区域EMA中。发光区域EMA可以是其中设置有构成每个像素PXL的光源单元LSU的发光元件LD(具体地，完全连接在第一电极ETL1与第二电极ETL2之间的有效光源)的区域。另外，连接到发光元件LD的预定电极(例如，第一电极ETL1和第二电极ETL2和/或第一接触电极CE1和第二接触电极CE2)的一个区域或上述电极的一个区域可以设置在发光区域EMA中。
第一电极ETL1和第二电极ETL2可以彼此分开设置。例如，第一电极ETL1和第二电极ETL2可以在每个发光区域EMA中沿第一方向(X轴方向)并排间隔开预定间隔。
另一方面，在形成像素PXL的工艺之前，特别是在发光元件LD的对准完成之前，像素PXL的设置在显示区域DA中的第一电极ETL1彼此连接，并且像素PXL的第二电极ETL2可以彼此连接。在发光元件LD的对准步骤中，第一电极ETL1和第二电极ETL2可以分别接收第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，第一电极ETL1和第二电极ETL2中的一个可以被供应AC型对准信号，并且第一电极ETL1和第二电极ETL2中的另一个可以被供应具有恒定电压电平的对准电压(例如，接地电压)。也就是说，在发光元件LD的对准步骤中，预定对准信号可以被施加到第一电极ETL1和第二电极ETL2。因此，可以在第一电极ETL1与第二电极ETL2之间形成电场。像素PXL的设置在发光区域EMA中的发光元件LD可以通过电场在第一电极ETL1与第二电极ETL2之间自对准。在发光元件LD的对准完成之后，通过断开像素PXL之间的至少第一电极ETL1，像素PXL可以以能够被单独驱动的形式形成。
第一电极ETL1和第二电极ETL2可以具有各种形状。例如，如图14和图15中所示，第一电极ETL1和第二电极ETL2中的每个可以具有沿一个方向延伸的条状形状。例如，第一电极ETL1和第二电极ETL2中的每个可以具有沿与第一方向(X轴方向)交叉(例如，正交)的第二方向(Y轴方向)延伸的条形状。
另一方面，尽管图14和图15示出了其中在每个发光区域EMA中设置一个第一电极ETL1和一个第二电极ETL2的情况，但是设置在像素PXL的发光区域EMA中的第一电极ETL1和第二电极ETL2的数量和设置可以不同地改变。例如，在另一实施例中，多个第一电极ETL1和/或第二电极ETL2可以设置在每个像素PXL的发光区域EMA中。
当多个第一电极ETL1设置在一个像素PXL中时，第一电极ETL1可以彼此一体地或非一体地连接。例如，第一电极ETL1可以一体地连接，或者可以通过位于与第一电极的层不同的层(例如，其上设置有像素电路PXC的电路层)的桥接图案彼此连接。类似地，当多个第二电极ETL2设置在一个像素PXL中时，第二电极ETL2可以彼此一体地或非一体地连接。例如，第二电极ETL2可以彼此一体地连接，或者可以通过位于与第二电极的层不同的层的桥接图案彼此连接。也就是说，设置在每个像素PXL中的第一电极ETL1和第二电极ETL2的形状、数量、布置方向和/或相互设置关系可以不同地改变。
第一电极ETL1可以通过第一接触孔CH1电连接到预定电路元件(例如，构成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。然而，本发明不限于此。例如，在另一实施例中，第一电极ETL1可以直接连接到预定电力布线或信号布线。
在实施例中，第一电极ETL1可以通过第一接触孔CH1电连接到设置在第一电极ETL1下面的预定电路元件，并且通过电路元件电连接到第一布线。第一布线可以是用于供应第一电源VDD的第一电力线PL1，但不限于此。例如，第一布线可以是被供应有预定第一驱动信号(例如，扫描信号、数据信号或预定控制信号)的信号布线。
第二电极ETL2可以通过第二接触孔CH2电连接到预定电路元件(例如，构成像素电路PXC的至少一个晶体管)、电力线(布线)(例如，第二电力线(布线)PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。然而，本发明不限于此。例如，在另一实施例中，第二电极ETL2可以直接连接到预定电力布线或信号布线。
在实施例中，第二电极ETL2可以通过第二接触孔CH2电连接到设置在第二电极ETL2下面的第二布线。第二布线可以是用于供应第二电源VSS的第二电力线PL2，但不限于此。例如，第二布线可以是被供应有预定第二驱动信号(例如，扫描信号、数据信号或预定控制信号)的信号布线。
发光元件LD可以设置在第一电极ETL1与第二电极ETL2之间。例如，每个发光元件LD可以在第一方向(X轴方向)上设置在第一电极ETL1与第二电极ETL2之间，因此可以电连接在第一电极ETL1与第二电极ETL2之间。
另一方面，图14和图15示出了发光元件LD中的全部在第一方向(X轴方向)上均匀地对准，但是本发明不限于此。例如，发光元件LD中的至少一个可以在倾斜方向上布置在第一电极ETL1与第二电极ETL2之间。
在一些实施例中，每个发光元件LD可以是使用具有无机晶体结构的材料的(例如，具有小至纳米级或微米级的尺寸的)超小发光元件。例如，如图1至图7中所示，每个发光元件LD可以具有从纳米级至微米级的范围的尺寸的超小发光元件。然而，发光元件LD的类型和/或尺寸可以根据使用发光元件LD作为光源的每个发光装置(例如，根据像素PXL的设计条件)而不同地改变。
发光元件LD可以发射相同颜色的光。例如，发光元件LD中的全部可以是发射红色、绿色和蓝色中的一种颜色的光的子像素。在这种情况下，为了构造全色像素PXL，用于转换从发光元件LD发射的光的颜色的颜色控制层和/或滤色器可以设置在发光元件LD的上部处。然而，本发明不必限于此，并且发光元件LD可以发射不同颜色的光。
每个发光元件LD可以包括朝向第一电极ETL1设置的第一端部EP1和朝向第二电极ETL2设置的第二端部EP2。发光元件LD中的每个的第一端部EP1可以电连接到第一电极ETL1，并且发光元件LD中的每个的第二端部EP2可以电连接到第二电极ETL2。例如，发光元件LD中的每个的第一端部EP1可以通过第一接触电极CE1电连接到第一电极ETL1，并且发光元件LD中的每个的第二端部EP2可以通过第二接触电极CE2电连接到第二电极ETL2。在另一实施例中，发光元件LD中的每个的第一端部EP1可以直接接触第一电极ETL1，因此，可以连接到第一电极ETL1。类似地，发光元件LD中的每个的第二端部EP2可以直接接触第二电极ETL2，因此，可以连接到第二电极ETL2。在这种情况下，可以选择性地形成第一接触电极CE1和/或第二接触电极CE2。
在一些实施例中，发光元件LD可以以分散在预定溶液中的形式准备，以通过包括喷墨法或狭缝涂覆法的各种方法被供应到像素PXL的发光区域EMA。例如，发光元件LD可以与挥发性溶剂混合，随后可以被供应到每个像素PXL的发光区域EMA。在这种情况下，当预定对准电压(或对准信号)被施加到像素PXL的第一电极ETL1和第二电极ETL2时，在第一电极ETL1与第二电极ETL2之间形成电场，因此，发光元件LD在第一电极ETL1与第二电极ETL2之间对准。在发光元件LD对准之后，可以通过使溶剂挥发或以其它方式消除溶剂而使发光元件LD稳定地布置在第一电极ETL1与第二电极ETL2之间。
在一些实施例中，第一接触电极CE1和第二接触电极CE2可以分别形成在发光元件LD的两个端部上，例如，分别形成在发光元件LD第一端部EP1和第二端部EP2上。因此，发光元件LD可以更稳定地连接在第一电极ETL1与第二电极ETL2之间。
第一接触电极CE1可以设置在第一电极ETL1和发光元件LD的第一端部EP1上以与第一电极ETL1和至少一个发光元件LD的与第一电极ETL1相邻的第一端部EP1叠置。第一接触电极CE1可以电连接第一电极ETL1和发光元件LD的第一端部EP1。另外，第一接触电极CE1可以稳定地固定发光元件LD的第一端部EP1。另一方面，在另一实施例中，当未形成第一接触电极CE1时，发光元件LD的第一端部EP1可以设置为与同其相邻的第一电极ETL1叠置以直接连接到第一电极ETL1。
第二接触电极CE2可以设置在第二电极ETL2和发光元件LD的第二端部EP2上以与第二电极ETL2和至少一个发光元件LD的与第二电极ETL2相邻的第二端部EP2叠置。第二接触电极CE2可以电连接第二电极ETL2和发光元件LD的第二端部EP2。另外，第二接触电极CE2可以稳定地固定发光元件LD的第二端部EP2。另一方面，在另一实施例中，当未形成第二接触电极CE2时，发光元件LD的第二端部EP2可以设置为与同其相邻的第二电极ETL2叠置以直接连接到第二电极ETL2。
在上述实施例中，在正向方向上连接在第一电极ETL1与第二电极ETL2之间的每个发光元件LD可以形成对应像素PXL的有效光源。另外，有效光源可以聚集以形成对应像素PXL的光源单元LSU。
例如，当第一电源VDD(或除了扫描信号或数据信号之外的预定第一控制信号)经由第一电力线PL1、第一电极ETL1和/或第一接触电极CE1被施加到发光元件LD的第一端部EP1时，并且当第二电源VSS(或除了扫描信号或数据信号之外的预定第二控制信号)经由第二电力线PL2、第二电极ETL2和/或第二接触电极CE2被施加到发光元件LD的第二端部EP2时，在正向方向上连接在第一电极ETL1与第二电极ETL2之间的发光元件LD发射光。因此，从像素PXL发射光。
参照图15，像素PXL还可以包括与第一电极ETL1和第二电极ETL2叠置的第一堤BNK1以及围绕每个发光区域EMA的第二堤BNK2。
第一堤BNK1(也称为“分隔壁”)可以设置在第一电极ETL1和第二电极ETL2下面。例如，第一堤BNK1可以设置在第一电极ETL1和第二电极ETL2下面以分别与第一电极ETL1和第二电极ETL2的一个区域叠置。
当第一堤BNK1设置在第一电极ETL1和第二电极ETL2中的每个的一个区域下面时，第一电极ETL1和第二电极ETL2可以在其中形成有第一堤BNK1的区域中在向上方向(第三方向(Z轴方向))上突出。该第一堤BNK1可以与第一电极ETL1和第二电极ETL2一起形成反射堤(也称为“反射分隔壁”)。例如，第一电极ETL1和第二电极ETL2和/或第一堤BNK1可以由反射材料形成，或者可以在第一电极ETL1和第二电极ETL2和/或第一堤BNK1的突出侧壁上形成具有反射特性的至少一个材料层。因此，从发光元件LD的面对第一电极ETL1和第二电极ETL2的第一端部EP1和第二端部EP2发射的光可以被诱导为更多地朝向显示面板PNL的前向方向。如此，当第一电极ETL1和第二电极ETL2中的每个的一个区域通过第一堤BNK1在向上方向上突出时，指向显示面板PNL的向前方向(第三方向(Z轴方向))的光相对于从像素PXL产生的光的比率增大，因此，可以改善像素PXL的光学效率。
另一方面，在一些实施例中，可以省略第一堤BNK1。在这种情况下，第一电极ETL1和第二电极ETL2可以形成为基本上平坦的，或者可以形成为具有突起和凹陷表面。例如，通过将第一电极ETL1和第二电极ETL2中的每个形成为对于每个区域具有不同的厚度以形成突起和凹陷表面，第一电极ETL1和第二电极ETL2的一个区域可以在向上方向上突出。因此，从发光元件LD发射的光可以被诱导为朝向显示面板PNL的向前方向(第三方向(Z轴方向))。
第二堤BNK2是限定每个像素PXL的发光区域EMA的结构，并且可以是例如像素限定层。例如，第二堤BNK2可以设置在其中设置有像素PXL的每个像素区域PXA的边界区域中和/或与其相邻的像素PXL之间的区域中以围绕每个像素PXL的发光区域EMA。
如图15中所示，第二堤BNK2可以与第一电极ETL1和第二电极ETL2的一个区域(例如，两个端部)叠置。在这种情况下，第一接触孔CH1和第二接触孔CH2可以形成在非发光区域NEA中以与第二堤BNK2叠置，或者可以形成在发光区域EMA内部以不与第二堤BNK2叠置。
第二堤BNK2可以被构造为包括至少一种光阻挡材料和/或反射材料，以防止相邻像素PXL之间的光泄漏。例如，第二堤BNK2可以包括各种类型的黑矩阵材料(例如，当前已知的至少一种光阻挡材料)和/或特定颜色的滤色器材料。例如，第二堤BNK2可以形成为黑色不透明图案以阻挡光透射。在实施例中，反射层(未示出)可以形成在第二堤BNK2的表面(例如，侧表面)上，以进一步提高像素PXL的光效率。
另外，第二堤BNK2可以用作限定每个发光区域EMA的坝结构，在将发光元件LD供应到每个像素PXL的步骤中，发光元件LD应被供应到所述每个发光区域EMA。例如，通过第二堤BNK2使每个发光区域EMA分隔，使得期望类型和/或量的发光元件墨可以被供应到发光区域EMA中。
在实施例中，在形成像素PXL的第一堤BNK1的工艺中，第二堤BNK2可以与第一堤BNK1同时形成在同一层中。在另一实施例中，第二堤BNK2可以通过与形成第一堤BNK1的工艺分离的工艺形成在与第一堤BNK1相同或不同的层中。
图16至图18示出了根据实施例的像素的剖视图。
例如，图16和图17示出了沿着图15的线I-I'截取的剖视图，并且图18示出了沿着图15的线II-II'截取的剖视图。
为了示出包括在像素电路PXC中的各种电路元件，图16和图17示出了电路元件之中的任意晶体管T，并且图18示出了电路元件之中的连接到第一电极ETL1的晶体管(例如，图6的第一晶体管T1等)和存储电容器Cst。在下文中，当不必单独地表明第一晶体管T1时，第一晶体管T1也将被统称为“晶体管T”。
另一方面，晶体管T和存储电容器Cst的结构和/或其每层的位置不限于图16至图18中所示的实施例，并且可以根据实施例不同地改变。另外，在实施例中，包括在每个像素电路PXC中的晶体管T可以具有彼此基本上相同或相似的结构，但不限于此。例如，在另一实施例中，包括在像素电路PXC中的晶体管T中的至少一个可以具有与剩余的其它晶体管T不同的剖面结构，并且/或者可以在剖视图中与剩余的其它晶体管T设置在不同的位置处。
参照图16至图18，根据实施例的像素PXL和包括像素PXL的显示装置可以包括电路层PCL和设置在电路层PCL上的发光元件层DPL。
电路层PCL可以包括基底SUB。基底SUB可以是刚性基底或柔性基底，并且其材料或物理性质不受特别限制。例如，基底SUB可以是由玻璃或钢化玻璃制成的刚性基底，或者由塑料或金属制成的薄膜制成的柔性基底。另外，基底SUB可以是透明基底，但不必限于此。
缓冲层BFL可以设置在基底SUB上。缓冲层BFL可以用于使基底SUB的表面平滑并且防止湿气或外部空气的渗透。缓冲层BFL可以是由单层或多层构成的无机膜。
诸如晶体管T和存储电容器Cst的各种电路元件以及连接到电路元件的各种布线可以设置在缓冲层BFL上。另一方面，在一些实施例中，可以省略缓冲层BFL，并且在这种情况下，至少一个电路元件和/或布线可以直接设置在基底SUB的一个表面上。
每个晶体管T包括半导体图案SCL(也称为“半导体层”或“有源层”)、栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2。另一方面，图16至图18示出了其中每个晶体管T包括与半导体图案SCL分开地形成的第一晶体管电极TE1和第二晶体管电极TE2的实施例，但是本发明不限于此。例如，在另一实施例中，设置在至少一个晶体管T中的第一晶体管电极TE1和/或第二晶体管电极TE2可以与每个半导体图案SCL成一体。
半导体图案SCL可以设置在缓冲层BFL上。例如，半导体图案SCL可以设置在其上形成有缓冲层BFL的基底SUB与栅极绝缘层GI之间。半导体图案SCL可以包括接触每个第一晶体管电极TE1的第一区域、接触每个第二晶体管电极TE2的第二区域以及设置在第一区域与第二区域之间的沟道区。在一些实施例中，第一区域和第二区域中的一个可以是源区，并且第一区域和第二区域中的另一个可以是漏区。
在一些实施例中，半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。另外，半导体图案SCL的沟道区可以是作为未掺杂有杂质的半导体图案的本征半导体，并且半导体图案SCL的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。
在实施例中，包括在每个像素电路PXC中的晶体管T的半导体图案SCL可以由基本上相同或相似的材料制成。例如，晶体管T的半导体图案SCL可以是多晶硅、非晶硅和氧化物半导体中的一种材料。在另一实施例中，晶体管T中的一些晶体管T和晶体管T中的其余晶体管T可以包括由不同材料制成的半导体图案SCL。例如，晶体管T中的一些的半导体图案SCL可以由多晶硅或非晶硅制成，并且晶体管T中的其它一些的半导体图案SCL可以由氧化物半导体制成。
栅极绝缘层GI可以设置在半导体图案SCL上。栅极绝缘层GI可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，栅极绝缘层GI可以包括氮化硅(SiNx)或氧化硅(SiOx)以及各种类型的有机/无机绝缘材料。
栅电极GE可以设置在栅极绝缘层GI上。另一方面，图16至图18示出了顶栅结构的晶体管T，但是在另一实施例中，晶体管T可以具有底栅结构。在这种情况下，栅电极GE可以设置为在半导体图案SCL下面与半导体图案SCL叠置。
第一层间绝缘层ILD1可以设置在栅电极GE上。例如，第一层间绝缘层ILD1可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。第一层间绝缘层ILD1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一层间绝缘层ILD1可以包括氮化硅(SiNx)或氧化硅(SiOx)以及各种类型的有机/无机绝缘材料，并且包括在第一层间绝缘层ILD1中的材料不受特别限制。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在每个半导体图案SCL上，且至少一个第一层间绝缘层ILD1置于其间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在半导体图案SCL的不同端部上，且栅极绝缘层GI和第一层间绝缘层ILD1置于其间。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到每个半导体图案SCL。例如，第一晶体管电极TE1和第二晶体管电极TE2可以通过穿过栅极绝缘层GI和第一层间绝缘层ILD1的相应接触孔连接到半导体图案SCL的第一区域和第二区域。在一些实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且第一晶体管电极TE1和第二晶体管电极TE2中的另一个可以是漏电极。
设置在像素电路PXC中的至少一个晶体管T可以连接到至少一个像素电极。例如，图9中所示的第一晶体管T1等可以通过穿过钝化层PSV的接触孔(例如，第一接触孔CH1)和/或桥接图案BRP电连接到对应像素PXL的第一电极ETL1。
存储电容器Cst包括彼此叠置的第一电容器电极Cst_E1和第二电容器电极Cst_E2。第一电容器电极Cst_E1和第二电容器电极Cst_E2中的每个可以由单层或多层构成。另外，第一电容器电极Cst_E1和第二电容器电极Cst_E2中的至少一个可以与构成第一晶体管T1的至少一个电极或半导体图案SCL设置在同一层。
例如，第一电容器电极Cst_E1可以被构造为多层电极，该多层电极包括与第一晶体管T1的半导体图案SCL设置在同一层的下电极LE以及与第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2设置在同一层并且电连接到下电极LE的上电极UE。另外，第二电容器电极Cst_E2可以被构造为单层电极，该单层电极与第一晶体管T1的栅电极设置在同一层并且设置在第一电容器电极Cst_E1的下电极LE与上电极UE之间。
然而，第一电容器电极Cst_E1和第二电容器电极Cst_E2中的每个的结构和/或位置可以不同地改变。例如，在另一实施例中，第一电容器电极Cst_E1和第二电容器电极Cst_E2中的一个可以包括与构成第一晶体管T1的电极(例如，栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2)和半导体图案SCL设置在不同的层的导电图案。例如，第一电容器电极Cst_E1或第二电容器电极Cst_E2可以具有包括设置在第二层间绝缘层ILD2上的导电图案的单层结构或多层结构。
在实施例中，连接到每个像素PXL的至少一条信号布线和/或电力布线可以与包括在像素电路PXC中的电路元件的一个电极设置在同一层。例如，每个像素PXL的扫描线Si可以与晶体管T的栅电极GE设置在同一层，并且每个像素PXL的数据线Dj可以与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2设置在同一层。
第一电力线PL1和/或第二电力线PL2可以与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2设置在同一层或不同的层。例如，用于供应第二电源VSS的第二电力线PL2可以设置在第二层间绝缘层ILD2上，以至少部分地被钝化层PSV覆盖。第二电力线PL2可以通过穿过钝化层PSV的第二接触孔CH2电连接到设置在钝化层PSV上的光源单元LSU的第二电极ETL2。然而，第一电力线PL1和/或第二电力线PL2的位置和/或结构可以不同地改变。例如，在另一实施例中，第二电力线PL2可以与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2设置在同一层，以通过至少一个桥接图案(未示出)和/或第二接触孔CH2电连接到第二电极ETL2。
第二层间绝缘层ILD2可以设置在第一层间绝缘层ILD1的上部处，并且可以覆盖设置在第一层间绝缘层ILD1上的第一晶体管电极TE1和第二晶体管电极TE2和/或存储电容器Cst。第二层间绝缘层ILD2可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二层间绝缘层ILD2可以包括氮化硅(SiNx)或氧化硅(SiOx)以及各种类型的有机/无机绝缘材料，并且包括在第二层间绝缘层ILD2中的材料不受特别限制。用于将设置在像素电路PXC中的至少一个电路元件(例如，第一晶体管T1)连接到第一电极ETL1的桥接图案BRP、第一电力线PL1和/或第二电力线PL2可以设置在第二层间绝缘层ILD2上。
然而，在一些实施例中，可以省略第二层间绝缘层ILD2。在这种情况下，可以省略图18的桥接图案BRP，并且第二电力线PL2可以设置在其中设置有晶体管T的一个电极的层上。
钝化层PSV可以设置在包括晶体管T和存储电容器Cst的电路元件上和/或包括第一电力线PL1和第二电力线PL2的布线上。钝化层PSV可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，钝化层PSV可以包括至少一个有机绝缘层，并且可以使电路层PCL的表面基本上平坦化。发光元件层DPL可以设置在钝化层PSV上。
发光元件层DPL可以包括构成每个像素PXL的光源单元LSU的多个电极ETL1和ETL2、发光元件LD和绝缘反射层RFL。另外，发光元件层DPL还可以选择性地包括用于将发光元件LD更稳定地连接在第一电极ETL1与第二电极ETL2之间的第一接触电极CE1和第二接触电极CE2、用于使第一电极ETL1和第二电极ETL2中的每个的区域向上突出的第一堤BNK1和/或围绕每个发光区域EMA的第二堤BNK2。
第一堤BNK1可以设置在电路层PCL的钝化层PSV上。第一堤BNK1可以以单独的或一体的图案形成。第一堤BNK1可以在其上形成有电路层PCL的基底SUB的一个表面上在第三方向(Z轴方向)上突出。
根据实施例，第一堤BNK1可以具有各种形状。在实施例中，第一堤BNK1可以形成为具有相对于基底SUB以预定范围的角度倾斜的倾斜表面。在另一实施例中，第一堤BNK1可以具有半圆形形状或半椭圆形形状的剖面，但不限于此。
第一堤BNK1可以包括包含至少一种无机材料和/或有机材料的绝缘材料。例如，第一堤BNK1可以包括至少一层无机膜，该无机膜包括包含氮化硅(SiNx)或氧化硅(SiOx)的各种无机绝缘材料。可选地，第一堤BNK1可以包括至少一层包括各种有机绝缘材料的有机膜和/或光致抗蚀剂膜，或者可以包括复合地包括有机/无机材料的单层或多层绝缘体。也就是说，第一堤BNK1的材料和/或图案形状可以不同地改变。
在实施例中，第一堤BNK1可以用作反射构件。例如，第一堤BNK1连同设置在其上的第一电极ETL1和第二电极ETL2可以用作反射构件，该反射构件在期望方向(例如，第三方向(Z轴方向))上引导从每个发光元件LD发射的光，以改善像素PXL的光效率。在一些实施例中，可以省略第一堤BNK1。
包括在每个像素PXL的像素电极中的第一电极ETL1和第二电极ETL2可以设置在第一堤BNK1的上部处。在一些实施例中，第一电极ETL1和第二电极ETL2可以具有与第一堤BNK1对应的形状。例如，第一电极ETL1和第二电极ETL2可以具有与第一堤BNK1对应的相应倾斜表面或弯曲表面，并且可以在第三方向(Z轴方向)上突出。另一方面，当未形成第一堤BNK1时，第一电极ETL1和第二电极ETL2在钝化层PSV上基本上平坦地形成，或者对于每个区域具有不同的厚度，使得一个区域可以在基底SUB的第三方向(Z轴方向)上突出。
第一电极ETL1和第二电极ETL2中的每个可以包含至少一种导电材料。例如，第一电极ETL1和第二电极ETL2中的每个可以包括：包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)和铜(Cu)的各种金属材料中的至少一种金属或者包含它们的合金；诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、掺铝氧化锌(AZO)、掺镓氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺氟氧化锡(FTO)的导电氧化物；以及诸如PEDOT的导电聚合物之中的至少一种导电材料，但不限于此。例如，除了碳纳米管或石墨烯之外，第一电极ETL1和第二电极ETL2中的每个还可以包含其它导电材料。也就是说，第一电极ETL1和第二电极ETL2中的每个可以通过包含各种导电材料中的至少一种而具有导电性，但是其中包括的材料不受特别限制。另外，第一电极ETL1和第二电极ETL2可以包含相同的导电材料，或者可以包含不同的导电材料。
第一绝缘层INS1可以设置在第一电极ETL1和第二电极ETL2的一个区域上。例如，第一绝缘层INS1可以形成为覆盖第一电极ETL1和第二电极ETL2中的每个的一个区域，并且可以包括使第一电极ETL1和第二电极ETL2中的每个的另一区域暴露的开口。例如，第一绝缘层INS1可以在第一堤BNK1中的每个上使第一电极ETL1和第二电极ETL2的一个区域暴露。另一方面，在一些实施例中，可以省略第一绝缘层INS1。
在实施例中，可以首先形成第一绝缘层INS1以完全覆盖第一电极ETL1和第二电极ETL2。在发光元件LD被供应并且布置在第一绝缘层INS1上之后，第一绝缘层INS1可以被部分地开口以在每个第一堤BNK1的一个区域中使相应的电极ETL1和ETL2的一个区域暴露。可选地，在发光元件LD被完全供应和布置之后，第一绝缘层INS1可以以仅局部设置在发光元件LD下面的单独图案的形式被图案化。在形成第一电极ETL1和第二电极ETL2之后，可以形成第一绝缘层INS1以覆盖第一电极ETL1和第二电极ETL2，以防止第一电极ETL1和第二电极ETL2在后续工艺中被损坏。另外，第一绝缘层INS1可以用于稳定地支撑每个发光元件LD。
第一绝缘层INS1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可以包括包含氮化硅(SiNx)、氧化硅(SiOx)或氧化铝(AlxOy)的各种类型的当前已知的有机/无机绝缘材料，并且包括在第一绝缘层INS1中的材料不受特别限制。
多个发光元件LD可以被供应在第一绝缘层INS1上并且在第一绝缘层INS1上对准。例如，多个发光元件LD可以通过喷墨法、狭缝涂覆法或各种其它方法被供应到每个像素PXL的发光区域，并且可以通过施加到第一电极ETL1和第二电极ETL2中的每个的预定对准信号(或对准电压)使发光元件LD在第一电极ETL1与第二电极ETL2之间定向地对准。在实施例中，发光元件LD可以设置为使得第一端部EP1和第二端部EP2可以与第一电极ETL1和第二电极ETL2叠置。在另一实施例中，发光元件LD可以设置为不与第一电极ETL1和第二电极ETL2叠置，但是可以通过接触电极CE1和CE2电连接到第一电极ETL1和第二电极ETL2。
绝缘反射层RFL可以设置在发光元件LD下面。绝缘反射层RFL可以设置为在第三方向(Z轴方向)上与发光元件LD叠置。例如，绝缘反射层RFL可以设置为与发光元件LD的第一端部EP1和第二端部EP2叠置。在实施例中，绝缘反射层RFL在第一方向(X轴方向)上的宽度WR可以大于发光元件LD在第一方向(X轴方向)上的宽度WL，但不必限于此。由于绝缘反射层RFL在第三方向(Z轴方向)上与发光元件LD叠置，因此从发光元件LD的第一端部EP1和第二端部EP2发射的光可以从设置在其下面的绝缘反射层RFL反射以在显示面板PNL的前向方向上(即，在第三方向(Z轴方向)上)发射。因此，可以使损失到显示面板PNL的下部的光量最小化，使得可以改善前光输出效率。
绝缘反射层RFL可以设置在发光元件LD与上述钝化层PSV之间。绝缘反射层RFL可以直接设置在钝化层PSV上以与钝化层PSV接触。绝缘反射层RFL可以设置在钝化层PSV与第一绝缘层INS1之间。绝缘反射层RFL的一个表面可以与钝化层PSV接触，并且绝缘反射层RFL的另一表面可以与第一绝缘层INS1接触。绝缘反射层RFL可以设置在第一电极ETL1与第二电极ETL2之间。在附图中，示出了绝缘反射层RFL设置在第一电极ETL1的一端与第二电极ETL2的一端之间的情况，但是本发明不必限于此。例如，绝缘反射层RFL可以部分地在第一电极ETL1和第二电极ETL2上方或下方延伸。
绝缘反射层RFL可以包括具有绝缘性质的反射材料。由于绝缘反射层RFL不包括导电材料，因此可以防止绝缘反射层RFL影响发光元件LD的对准。绝缘反射层RFL可以包括硫酸钡(BaSO4)、碳酸铅(PbCO3)、氧化钛(TiOx)、氧化硅(SiOx)、氧化锌(ZnOx)和氧化铝(AlxOy)中的至少一种作为反射材料。然而，本发明不必限于此，并且可以在可以确保反射率的范围内选择各种反射材料。在实施例中，绝缘反射层RFL可以被实现为分布式布拉格反射器(DBR)。这将参照图19详细描述。
图19示出了根据实施例的绝缘反射层的剖视图。
参照图19，绝缘反射层RFL可以包括具有不同折射率的多个第一层L1和第二层L2。多个第一层L1和第二层L2可以交替地堆叠。绝缘反射层RFL可以具有其中五个或更多个第一层L1和第二层L2交替地堆叠的结构。例如，绝缘反射层RFL可以包括6对至10对第一层L1和第二层L2。
第一层L1和第二层L2可以具有不同的厚度。这里，层中的每个的厚度意味着在第三方向(Z轴方向)上的厚度。第一层L1的厚度HL1和第二层L2的厚度HL2可以分别根据由发光元件LD发射的光的波长来调节。例如，可以调节第一层L1的厚度HL1和第二层L2的厚度HL2以分别满足等式1和等式2。
(等式1)
Figure BDA0004088781990000331
(等式2)
Figure BDA0004088781990000332
在等式1和等式2中，HL1和HL2分别是第一层L1和第二层L2的厚度，λ是绝缘反射层RFL的反射波长或由发光元件LD发射的光的波长，n1和n2分别是第一层L1和第二层L2的折射率。
第一层L1和第二层L2可以包括具有不同的折射率的无机材料。例如，第一层L1和第二层L2中的每个可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)、碳氧化硅(SiOxCy)、氧化铝(AlxOy)、氮化铝(AlNx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)和氧化钽(TaOx)中的至少一种。例如，第一层L1可以包括氧化硅(SiOx)，并且第二层L2可以包括氮化硅(SiNx)。在这种情况下，第一层L1的折射率可以小于第二层L2的折射率，并且第一层L1的厚度可以大于第二层L2的厚度。
返回参照图16至图18，绝缘图案INP可以设置在发光元件LD的一个区域上。例如，绝缘图案INP可以仅部分地设置在包括发光元件LD中的每个的中心区域的一个区域上，同时使发光元件LD中的每个的第一端部EP1和第二端部EP2暴露。绝缘图案INP可以形成为独立图案，但不必限于此。在一些实施例中，可以省略绝缘图案INP，在这种情况下，接触电极CE1和CE2可以直接设置在发光元件LD的第一端部EP1和第二端部EP2上。
绝缘图案INP可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，绝缘图案INP可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(AlxOy)和光致抗蚀剂材料的各种类型的当前已知的有机/无机绝缘材料。
当在发光元件LD的对准完成之后在发光元件LD上形成绝缘图案INP时，可以防止发光元件LD偏离对准位置。
发光元件LD的未被绝缘图案INP覆盖的两个端部(即，第一端部EP1和第二端部EP2)可以被第一接触电极CE1和第二接触电极CE2覆盖。例如，接触电极CE1和CE2可以设置为绝缘图案INP置于接触电极CE1和CE2之间，并且可以设置为在发光元件LD的第一端部EP1和第二端部EP2上彼此间隔开。
如图16中所示，接触电极CE1和CE2可以同时形成在同一层。在这种情况下，由于可以保持掩模的数量，因此可以简化显示装置的制造工艺。在另一实施例中，接触电极CE1和CE2可以如图17中所示被划分为多个组，并且对于每个组顺序地形成在不同的层。在这种情况下，第三绝缘层INS3可以另外地设置在一对接触电极CE1和CE2之间。也就是说，接触电极CE1和CE2的位置和相互布置关系可以不同地改变。
接触电极CE1和CE2可以设置在第一电极ETL1和第二电极ETL2上，以分别覆盖第一电极ETL1和第二电极ETL2的暴露区域。例如，接触电极CE1和CE2可以分别包括设置在第一电极ETL1和第二电极ETL2上的第一接触电极CE1以及设置在第二电极ETL2上的第二接触电极CE2。第一接触电极CE1和第二接触电极CE2可以设置在第一电极ETL1和第二电极ETL2的至少一个区域上，以分别与第一电极ETL1和第二电极ETL2接触。因此，第一接触电极CE1电连接到第一电极ETL1，并且第二接触电极CE2电连接到第二电极ETL2，使得第一电极ETL1和第二电极ETL2可以分别通过接触电极CE1和CE2电连接到发光元件LD的第一端部EP1和第二端部EP2。
在一些实施例中，接触电极CE1和CE2可以由各种透明导电材料制成。例如，接触电极CE1和CE2可以包括包含ITO、IZO和ITZO的各种透明导电材料中的至少一种，并且可以实现为基本上透明的或透反射的以满足预定透光率。因此，从发光元件LD通过第一端部EP1和第二端部EP2发射的光可以穿过接触电极CE1和CE2以发射到显示装置的外部。
第二绝缘层INS2可以设置在接触电极CE1和CE2上。例如，第二绝缘层INS2可以整个地形成在基底SUB上以覆盖第一堤BNK1、第一电极ETL1和第二电极ETL2、发光元件LD、绝缘图案INP以及第一接触电极CE1和第二接触电极CE2。第二绝缘层INS2可以包括至少一层无机膜和/或有机膜。
在实施例中，第二绝缘层INS2可以包括多层结构的薄膜封装层。例如，第二绝缘层INS2可以包括包含至少两个无机绝缘层和置于至少两个无机绝缘层之间的至少一个有机绝缘层的多层结构的薄膜封装层，但不必限于此。
在一些实施例中，至少一个外涂层OC可以进一步设置在第二绝缘层INS2上。外涂层OC可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，外涂层OC中的每个可以包括各种类型的当前已知的有机/无机绝缘材料。
根据上述实施例的显示装置，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以被发光元件LD下面的绝缘反射层RFL反射，以在显示面板PNL的向前方向上(即，在第三方向(Z轴方向)上)发射。因此，可以使损失到显示面板PNL的下部的光量最小化，使得可以改善前光输出效率。
在下文中，将描述根据本发明的另一实施例的显示装置。在下面的实施例中，与上述元件相同的元件将用相同的附图标记表示，并且将省略或简化冗余的描述。
图20示出了根据另一实施例的显示装置的剖视图。
参照图20，根据本实施例的像素PXL和包括像素PXL的显示装置与图1至图19的实施例的不同之处在于，绝缘反射层RFL设置在钝化层PSV与第一堤BNK1之间。
具体地，绝缘反射层RFL可以直接设置在钝化层PSV上，并且第一堤BNK1可以直接设置在绝缘反射层RFL上。也就是说，绝缘反射层RFL的一个表面可以与钝化层PSV接触，并且绝缘反射层RFL的另一表面可以与第一堤BNK1接触。绝缘反射层RFL的通过第一电极ETL1和第二电极ETL2以及第一堤BNK1暴露的一个表面可以在第三方向(Z轴方向)上与发光元件LD叠置。因此，从发光元件LD发射的光可以被绝缘反射层RFL反射以在显示面板PNL的向前方向上(即，在第三方向(Z轴方向)上)发射。也就是说，如上所述，通过使损失到显示面板PNL的下部的光量最小化，可以改善前光输出效率。在一些实施例中，绝缘反射层RFL可以设置在基底SUB的前表面上。在这种情况下，由于可以保持掩模的数量，因此可以简化显示装置的制造工艺。
图21示出了根据另一实施例的显示装置的剖视图。
参照图21，根据本实施例的像素PXL和包括像素PXL的显示装置与图1至图19的实施例的不同之处在于，绝缘反射层RFL设置在第一绝缘层INS1与发光元件LD之间。
具体地，绝缘反射层RFL可以直接设置在第一绝缘层INS1上，并且发光元件LD可以直接设置在绝缘反射层RFL上。也就是说，绝缘反射层RFL的一个表面可以与第一绝缘层INS1接触，并且绝缘反射层RFL的另一表面可以与发光元件LD接触。绝缘反射层RFL可以设置为在第三方向(Z轴方向)上与发光元件LD叠置。例如，绝缘反射层RFL可以设置为与发光元件LD的第一端部EP1和第二端部EP2叠置。另外，绝缘反射层RFL在第一方向(X轴方向)上的宽度WR可以大于发光元件LD在第一方向(X轴方向)上的宽度WL，但不必限于此。当绝缘反射层RFL设置为在第三方向(Z轴方向)上与发光元件LD叠置时，从发光元件LD发射的光可以被绝缘反射层RFL反射以在显示面板PNL的向前方向上(即，在第三方向(Z轴方向)上)发射。也就是说，如上所述，通过使损失到显示面板PNL的下部的光量最小化，可以改善前光输出效率。
图22示出了根据另一实施例的显示装置的剖视图。
参照图22，根据本实施例的像素PXL和包括像素PXL的显示装置与图1至图19的实施例的不同之处在于，省略了设置在发光元件LD与第一电极ETL1和第二电极ETL2之间的单独的绝缘层，并且绝缘反射层RFL设置在发光元件LD与第一电极ETL1和第二电极ETL2之间。
具体地，绝缘反射层RFL可以在第一电极ETL1和第二电极ETL2上设置为与发光元件LD叠置。绝缘反射层RFL可以直接设置在第一电极ETL1和第二电极ETL2上，并且发光元件LD可以直接设置在绝缘反射层RFL上。也就是说，绝缘反射层RFL的一个表面可以与第一电极ETL1和第二电极ETL2接触，并且绝缘反射层RFL的另一表面可以与发光元件LD接触。绝缘反射层RFL可以设置为在第三方向(Z轴方向)上与发光元件LD叠置。例如，绝缘反射层RFL可以设置为与发光元件LD的第一端部EP1和第二端部EP2叠置。另外，绝缘反射层RFL在第一方向(X轴方向)上的宽度WR可以大于发光元件LD在第一方向(X轴方向)上的宽度WL，但不必限于此。当绝缘反射层RFL设置为在第三方向(Z轴方向)上与发光元件LD叠置时，从发光元件LD发射的光可以被绝缘反射层RFL反射以在显示面板PNL的向前方向上(即，在第三方向(Z轴方向)上)发射。也就是说，如上所述，通过使损失到显示面板PNL的下部的光量最小化，可以改善前光输出效率。
在实施例中，绝缘反射层RFL可以形成为主要完全覆盖第一电极ETL1和第二电极ETL2。在发光元件LD被供应在绝缘反射层RFL上并且在绝缘反射层RFL上对准之后，它们可以以局部设置在发光元件LD下面的单独图案的形式被图案化。在形成第一电极ETL1和第二电极ETL2之后，可以形成绝缘反射层RFL以覆盖第一电极ETL1和第二电极ETL2，以防止第一电极ETL1和第二电极ETL2在后续工艺中被损坏。另外，绝缘反射层RFL可以用于稳定地支撑每个发光元件LD。因此，由于可以省略设置在发光元件LD与第一电极ETL1和第二电极ETL2之间的单独的绝缘层，因此可以简化显示装置的制造工艺。
图23示出了根据另一实施例的显示装置的剖视图。
参照图23，图23与图1至图19的实施例的不同之处在于电路层PCL包括绝缘反射层RFL。
具体地，可以省略设置在第二层间绝缘层ILD2上的单独的钝化层，并且绝缘反射层RFL可以设置在第二层间绝缘层ILD2上。绝缘反射层RFL可以直接设置在第二层间绝缘层ILD2上以与第二层间绝缘层ILD2的一个表面直接接触。绝缘反射层RFL可以设置为覆盖包括上述晶体管T的电路部分。
如上所述，绝缘反射层RFL可以包括具有不同折射率的多个第一层L1和第二层L2。多个第一层L1和第二层L2可以交替地堆叠。第一层L1和第二层L2可以包括具有不同折射率的无机材料或有机材料。例如，第一层L1和第二层L2中的每个可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)、碳氧化硅(SiOxCy)、氧化铝(AlxOy)、氮化铝(AlNx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)和氧化钽(TaOx)中的至少一种无机绝缘材料。另外，第一层L1和第二层L2可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)中的至少一种有机绝缘材料。当绝缘反射层RFL包括有机绝缘材料时，绝缘反射层RFL可以用于使电路层PCL的表面平坦化。因此，电路层PCL可以省略设置在第二层间绝缘层ILD2上的单独的钝化层，从而简化显示装置的制造工艺。
绝缘反射层RFL的通过第一电极ETL1和第二电极ETL2以及第一堤BNK1暴露的一个表面可以在第三方向(Z轴方向)上与发光元件LD叠置。因此，从发光元件LD发射的光可以被绝缘反射层RFL反射以在显示面板PNL的向前方向上(即，在第三方向(Z轴方向)上)发射。也就是说，如上所述，通过使损失到显示面板PNL的下部的光量最小化，可以改善前光输出效率。
发光元件层DPL可以设置在绝缘反射层RFL上。已经参照图16等描述了发光元件层DPL的描述，因此将省略重复的内容。
图24示出了根据另一实施例的显示装置的剖视图。
在本实施例中，为了更好地理解和易于描述，省略并示出了电路层PCL的除钝化层PSV之外的详细构造。
参照图24，像素PXL可以分别包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。在一些实施例中，第一子像素至第三子像素SPX1、SPX2和SPX3可以发射不同颜色的光。例如，第一子像素SPX1可以是发射红色光的红色子像素，第二子像素SPX2可以是发射绿色光的绿色子像素，并且第三子像素SPX3可以是发射蓝色光的蓝色子像素。然而，包括在像素PXL中的子像素SPX1、SPX2和SPX3的颜色、类型和/或数量不受特别限制，并且由子像素SPX1、SPX2和SPX3中的每个发射的光的颜色可以不同地改变。
第一发光元件至第三发光元件LD1、LD2和LD3可以发射不同颜色的光。例如，第一发光元件LD1可以发射第一颜色，第二发光元件LD2可以发射第二颜色，并且第三发光元件LD3可以发射第三颜色。第一颜色可以是具有在约610nm至约650nm的范围内的峰值波长的红光，第二颜色可以是具有在约510nm至约550nm的范围内的峰值波长的绿光，第三颜色可以是具有在约430nm至约470nm的范围内的峰值波长的蓝光，但是本发明不必限于此。
第一绝缘反射层至第三绝缘反射层RFL1、RFL2和RFL3可以分别设置在第一发光元件至第三发光元件LD1、LD2和LD3下面。第一绝缘反射层至第三绝缘反射层RFL1、RFL2和RFL3可以设置为在第三方向(Z轴方向)上分别与第一发光元件至第三发光元件LD1、LD2和LD3叠置。因此，从第一发光元件至第三发光元件LD1、LD2和LD3中的每个的第一端部EP1和第二端部EP2发射的光可以被设置在其下方的第一绝缘反射层至第三绝缘反射层RFL1、RFL2和RFL3反射以在显示面板PNL的向前方向上(即，在第三方向(Z轴方向)上)发射。因此，如上所述，通过使损失到显示面板PNL的下部的光量最小化，可以改善前光输出效率。
如上所述，第一反射层至第三反射层RFL1、RFL2和RFL3可以被实现为分布式布拉格反射器(DBR)。在这种情况下，第一反射层至第三反射层RFL的厚度HR1、HR2和HR3可以分别根据由第一发光元件至第三发光元件LD1、LD2和LD3发射的光的波长来调节。具体地，第一反射层至第三反射层RFL的厚度HR1、HR2和HR3可以与由第一发光元件至第三发光元件LD1、LD2和LD3发射的光的波长成比例。也就是说，当第一发光元件至第三发光元件LD1、LD2和LD3发射不同颜色的光时，第一反射层至第三反射层RFL可以具有不同的厚度。例如，也就是说，当第一发光元件LD1发射红光、第二发光元件LD2发射绿光并且第三发光元件LD3发射蓝光时，第一绝缘反射层RFL1的厚度HR1可以形成为最厚，并且第三绝缘反射层RFL3的厚度HR3可以形成为最薄。第二绝缘反射层RFL2的厚度HR2可以具有第一绝缘反射层RFL1的厚度HR1与第三绝缘反射层RFL3的厚度HR3之间的值。
与呈现的实施例相关的领域的技术人员将容易理解的是，在实质上不脱离新颖的教导和优点的情况下，许多修改是可能的。实施例应仅在描述性意义上考虑，而不是为了限制的目的。本发明的范围(不是由所附权利要求中给出的详细描述)以及等同范围内的所有差异将被解释为包括在本发明中。

Claims (21)

1.一种显示装置，所述显示装置包括：
基底，包括多个像素；
多个晶体管，设置在所述基底上；
钝化层，覆盖所述多个晶体管；
第一电极和第二电极，设置在所述钝化层上并且彼此间隔开；
绝缘层，设置在所述第一电极和所述第二电极上；
多个发光元件，在所述绝缘层上设置在所述第一电极与所述第二电极之间，并且电连接到所述第一电极和所述第二电极；以及
绝缘反射层，设置在所述钝化层与所述发光元件之间。
2.根据权利要求1所述的显示装置，其中，
所述绝缘反射层设置在所述钝化层与所述绝缘层之间。
3.根据权利要求1所述的显示装置，其中，
所述绝缘反射层的一个表面与所述钝化层接触，并且所述绝缘反射层的另一表面与所述绝缘层接触。
4.根据权利要求1所述的显示装置，所述显示装置还包括：
堤，设置在所述钝化层与所述第一电极和所述第二电极之间，
其中，所述绝缘反射层设置在所述钝化层与所述堤之间。
5.根据权利要求1所述的显示装置，其中，
所述绝缘反射层设置在所述钝化层的前表面上。
6.根据权利要求1所述的显示装置，其中，
所述绝缘反射层设置在所述绝缘层与所述发光元件之间。
7.根据权利要求1所述的显示装置，其中，
所述发光元件直接设置在所述绝缘反射层上。
8.根据权利要求1所述的显示装置，其中，
所述绝缘反射层包括具有不同折射率的多个第一层和第二层，并且
所述第一层和所述第二层彼此交替地堆叠。
9.根据权利要求8所述的显示装置，其中，
所述第一层和所述第二层具有不同的厚度。
10.根据权利要求8所述的显示装置，其中，
所述第一层包括氧化硅(SiOx)，并且所述第二层包括氮化硅(SiNx)。
11.根据权利要求8所述的显示装置，其中，
所述绝缘反射层包括5个或更多个所述第一层以及5个或更多个所述第二层。
12.根据权利要求1所述的显示装置，其中，
所述绝缘反射层包括硫酸钡(BaSO4)、碳酸铅(PbCO3)、氧化钛(TiOx)、氧化硅(SiOx)、氧化锌(ZnOx)和氧化铝(AlxOy)中的至少一种。
13.根据权利要求1所述的显示装置，其中，
所述发光元件包括：
第一发光元件，发射第一颜色；
第二发光元件，发射第二颜色；以及
第三发光元件，发射第三颜色。
14.根据权利要求13所述的显示装置，其中，
所述绝缘反射层包括：
第一绝缘反射层，设置在所述第一发光元件下面；
第二绝缘反射层，设置在所述第二发光元件下面；以及
第三绝缘反射层，设置在所述第三发光元件下面，并且
所述第一绝缘反射层至所述第三绝缘反射层具有不同的厚度。
15.根据权利要求14所述的显示装置，其中，
所述第一颜色是红色，
所述第二颜色是绿色，并且
所述第三颜色是蓝色。
16.根据权利要求15所述的显示装置，其中，
所述第一绝缘反射层的厚度比所述第三绝缘反射层的厚度厚。
17.一种显示装置，所述显示装置包括：
基底，包括多个像素；
多个晶体管，设置在所述基底上；
钝化层，覆盖所述多个晶体管；
第一电极和第二电极，设置在所述钝化层上并且彼此间隔开；
绝缘反射层，设置在所述第一电极和所述第二电极上；以及
多个发光元件，在所述绝缘反射层上设置在所述第一电极与所述第二电极之间，并且电连接到所述第一电极和所述第二电极，
其中，所述绝缘反射层包括具有不同折射率的多个第一层和第二层，并且
所述第一层和所述第二层彼此交替地堆叠。
18.根据权利要求17所述的显示装置，其中，
所述绝缘反射层直接设置在所述第一电极和所述第二电极上。
19.根据权利要求17所述的显示装置，其中，
所述发光元件直接设置在所述绝缘反射层上。
20.一种显示装置，所述显示装置包括：
基底，包括多个像素；
多个晶体管，设置在所述基底上；
绝缘反射层，覆盖所述多个晶体管；
第一电极和第二电极，设置在所述绝缘反射层上并且彼此间隔开；以及
多个发光元件，设置在所述第一电极与所述第二电极之间并且电连接到所述第一电极和所述第二电极，
其中，所述绝缘反射层包括具有不同折射率的多个第一层和第二层，并且
所述第一层和所述第二层彼此交替地堆叠。
21.根据权利要求20所述的显示装置，其中，
所述第一层和所述第二层包括有机绝缘材料。
CN202180051684.6A 2020-08-21 2021-08-03 显示装置 Pending CN116034477A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200105578A KR20220023922A (ko) 2020-08-21 2020-08-21 표시 장치
KR10-2020-0105578 2020-08-21
PCT/KR2021/010180 WO2022039417A1 (ko) 2020-08-21 2021-08-03 표시 장치

Publications (1)

Publication Number Publication Date
CN116034477A true CN116034477A (zh) 2023-04-28

Family

ID=80350485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180051684.6A Pending CN116034477A (zh) 2020-08-21 2021-08-03 显示装置

Country Status (4)

Country Link
US (1) US20230352640A1 (zh)
KR (1) KR20220023922A (zh)
CN (1) CN116034477A (zh)
WO (1) WO2022039417A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024058290A1 (ko) * 2022-09-16 2024-03-21 엘지전자 주식회사 디스플레이 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102661474B1 (ko) * 2016-04-11 2024-04-29 삼성디스플레이 주식회사 디스플레이 장치
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102369188B1 (ko) * 2017-07-26 2022-03-02 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20200049394A (ko) * 2018-10-31 2020-05-08 엘지디스플레이 주식회사 표시장치 및 그 제조 방법
KR102624516B1 (ko) * 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20220023922A (ko) 2022-03-03
US20230352640A1 (en) 2023-11-02
WO2022039417A1 (ko) 2022-02-24

Similar Documents

Publication Publication Date Title
EP3913678A1 (en) Light-emitting device and display device comprising same
CN112740407A (zh) 显示装置及其制造方法
KR20200105598A (ko) 표시 장치
EP4027391A1 (en) Display device, and method for producing same
CN113299676A (zh) 显示设备
KR20220043993A (ko) 표시 장치 및 그의 제조 방법
US20220392947A1 (en) Display device
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
KR20220016345A (ko) 저굴절층 및 표시 장치
KR20220053765A (ko) 표시 장치
CN116034477A (zh) 显示装置
EP3965161A1 (en) Display device
CN113707689A (zh) 像素和具有该像素的显示装置
KR20220053764A (ko) 표시 장치
KR20220027376A (ko) 화소 및 이를 포함한 표시 장치
US11967590B2 (en) Display device
US20230352639A1 (en) Display device
CN221226226U (zh) 显示装置
US20220209071A1 (en) Display device and manufacturing method thereof
KR20220049685A (ko) 표시 장치 및 그 제조 방법
KR20220109538A (ko) 표시 장치
CN115606012A (zh) 显示装置
KR20240010636A (ko) 표시 장치 및 그 제조 방법
KR20220021084A (ko) 표시 장치 및 그 제조 방법
KR20240011938A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination