WO2024058290A1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
WO2024058290A1
WO2024058290A1 PCT/KR2022/013849 KR2022013849W WO2024058290A1 WO 2024058290 A1 WO2024058290 A1 WO 2024058290A1 KR 2022013849 W KR2022013849 W KR 2022013849W WO 2024058290 A1 WO2024058290 A1 WO 2024058290A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
signal
transistor
assembly
light emitting
Prior art date
Application number
PCT/KR2022/013849
Other languages
English (en)
French (fr)
Inventor
장재원
최원석
Original Assignee
엘지전자 주식회사
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지디스플레이 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2022/013849 priority Critical patent/WO2024058290A1/ko
Publication of WO2024058290A1 publication Critical patent/WO2024058290A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • Embodiments relate to display devices.
  • LCDs liquid crystal displays
  • OLED displays OLED displays
  • Micro-LED displays Micro-LED displays
  • a micro-LED display is a display that uses micro-LED, a semiconductor light emitting device with a diameter or cross-sectional area of 100 ⁇ m or less, as a display element.
  • micro-LED displays use micro-LED, a semiconductor light-emitting device, as a display device, they have excellent performance in many characteristics such as contrast ratio, response speed, color gamut, viewing angle, brightness, resolution, lifespan, luminous efficiency, and luminance.
  • the micro-LED display has the advantage of being able to freely adjust the size and resolution and implement a flexible display because the screen can be separated and combined in a modular manner.
  • micro-LED displays require more than millions of micro-LEDs, there is a technical problem that makes it difficult to quickly and accurately transfer micro-LEDs to the display panel.
  • Transfer technologies that have been recently developed include the pick and place process, laser lift-off method, or self-assembly method.
  • the self-assembly method is a method in which the semiconductor light-emitting device finds its assembly position within the fluid on its own, and is an advantageous method for implementing a large-screen display device.
  • the pixels are divided into a red sub-pixel, a green sub-pixel, and a blue sub-pixel, and a color image is implemented using light provided from each of these sub-pixels.
  • each sub-pixel In order to implement a display device, a plurality of sub-pixels included in each of the plurality of pixels must be selectively controlled. Therefore, for such selective control, each sub-pixel is equipped with a light emitting diode as well as various transistors.
  • transistors provided in each sub-pixel in a conventional display device are manufactured as LTPS-based transistors.
  • LTPS-based transistors essentially require a crystallization process using a laser. During this crystallization process, the gate voltage of the transistor of each sub-pixel is different due to the unstable output of the laser. Since the threshold voltage is related to the driving current that drives the light emitting diode, when the threshold voltage is different, the driving current of the light emitting diode is different for each sub-pixel. For example, in order to generate light representing 255 gray levels in each pixel sub, a data voltage corresponding to 255 gray levels may be provided to each sub-pixel.
  • the driving current of each sub-pixel is different due to the different transistor voltages for each sub-pixel, so light representing a gray level of 255 or lower is generated for each sub-pixel, so the luminance is non-uniform for each sub-pixel.
  • the driving current of each sub-pixel is different due to the different transistor voltages for each sub-pixel, so light representing a gray level of 255 or lower is generated for each sub-pixel, so the luminance is non-uniform for each sub-pixel.
  • a circuit for assembling the semiconductor light-emitting device and a circuit for emitting light from the semiconductor light-emitting device are provided, resulting in a very complicated circuit structure.
  • the embodiments aim to solve the above-described problems and other problems.
  • Another object of the embodiment is to provide a display device having a circuit structure capable of self-assembly.
  • Another object of the embodiment is to provide a display device having a circuit structure capable of aging.
  • another object of the embodiment is to provide a display device having a circuit structure capable of preventing luminance unevenness.
  • another purpose of the embodiment is to provide a display device having a circuit structure with a reduced number of transistors per sub-pixel to achieve high resolution.
  • a display device includes: a substrate including a plurality of pixels, each of the plurality of pixels including a plurality of sub-pixels; a first assembly wiring and a second assembly wiring in each of the plurality of sub-pixels; a partition having an assembly hole on the first assembly wiring and the second assembly wiring; a semiconductor light emitting device in the assembly hole; and a signal supply unit connected to the first assembly wiring and the second assembly wiring to selectively supply an alternating current signal and a direct current signal.
  • the signal supply unit may supply the alternating current signal to the first assembly wiring and the second assembly wiring.
  • sub-pixel circuit in each of the plurality of sub-pixels, wherein the sub-pixel circuit is connected to one of the first assembly wiring and the second assembly wiring, and the first assembly wiring is connected to the semiconductor light emitting device. and the second assembly wiring may be connected to the second side of the semiconductor light emitting device.
  • the sub-pixel circuit may supply driving current to one of the first assembly wiring and the second assembly wiring.
  • the sub-pixel circuit includes a first transistor between a first signal line, a second signal line, and a first node; a second transistor between the first signal line, the third signal line, and the second node; a third transistor between the first node, the power line, and the second node; and a capacitor between the first node and the second node.
  • the sub-pixel circuit may include a fourth signal line and a fourth transistor between the second node and the third node.
  • the fourth transistor When the semiconductor light emitting device ages, the fourth transistor is turned off, and the signal supply unit may supply the direct current signal to the first assembly wiring and the second assembly wiring.
  • the signal supply unit may include an alternating current signal generating unit that generates the alternating current signal; a direct current signal generator that generates the direct current signal; a signal selection unit selectively outputting the alternating current signal and the direct current signal; and a switching unit that controls the supply of the output signal of the signal selection unit.
  • the switching unit may include a fifth transistor that switches supply of the first voltage of the output signal to the first assembly wiring; and a sixth transistor that switches supply of the second voltage of the output signal to the second assembly wiring.
  • the fifth transistor and the sixth transistor may be turned on to supply the alternating current signal selected by the signal selection unit.
  • the fifth transistor and the sixth transistor may be turned on to supply the direct current signal selected by the selection unit.
  • the fifth transistor and the sixth transistor may be turned off to block supply of the AC signal or the DC signal selected by the selection unit.
  • the AC signal generator, the DC signal generator, and the signal selector may be provided in a non-display area.
  • the switching unit may be provided in a non-display area.
  • the switching unit may be provided in each of the plurality of sub-pixels.
  • the display device may include an input interface, and the signal supply unit may supply the direct current signal to the semiconductor light emitting device in response to an aging signal through the input interface.
  • a signal supply unit 400 that selectively supplies an alternating current signal (ACS) and a direct current signal (DCS) may be provided.
  • ACS alternating current signal
  • DCS direct current signal
  • each of the plurality of sub-pixels PX1, PX2, and PX3 may include a sub-pixel circuit 230 and a semiconductor light-emitting device 150-1.
  • the semiconductor light emitting device 150-1 may be connected to the first assembly wiring 321 and the second assembly wiring 322.
  • the sub-pixel circuit 230 may be connected to the first assembly wiring 321 or the second assembly wiring 322.
  • the sub-pixel circuit generates a driving current and supplies it to the semiconductor light-emitting device 150-1, so that the semiconductor light-emitting device 150-1 emits light.
  • the signal supply unit 300 is connected to the first assembly wiring 321 and the second assembly wiring 322, and transmits an alternating current signal (ACS) or a direct current signal (DCS) to the first assembly wiring 321 and the second assembly wiring ( 322).
  • ACS alternating current signal
  • DCS direct current signal
  • the alternating current signal (ACS) is supplied to the first assembly wiring 321 and the second assembly wiring 322, so that a DEP force is formed in the assembly hole 340H1, and this DEP force causes the semiconductor light emitting device ( 150-1) can be assembled in the assembly hole (340H1).
  • a direct current signal is supplied to the semiconductor light emitting device 150-1 via the first assembly wiring 321 and the second assembly wiring 322 of each of the plurality of sub-pixels (PX1, PX2, and PX3).
  • DCS direct current signal
  • image quality may be improved.
  • ACS alternating current signal
  • DCS direct current signal
  • the embodiment can achieve high resolution by minimizing the number of transistors.
  • Embodiments may improve image quality through aging.
  • the circuit structure can be simplified by supplying signals for self-assembly or aging from the same circuit source, that is, the signal supply unit 400.
  • Figure 1 shows a living room of a house where a display device according to an embodiment is installed.
  • Figure 2 is a block diagram schematically showing a display device according to an embodiment.
  • FIG. 3 is a circuit diagram showing an example of the pixel of FIG. 2.
  • FIG. 4 is an enlarged view of the first panel area in the display device of FIG. 1.
  • Figure 5 is an enlarged view of area A2 in Figure 4.
  • Figure 6 is a diagram showing an example in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.
  • Figure 7 is a circuit diagram showing a display device according to an embodiment.
  • Figure 8 is a block diagram showing the signal supply unit of the embodiment.
  • Figure 9 shows the connection relationship between the first sub-pixel and the signal supply unit.
  • Figure 10 is a circuit diagram showing a first sub-pixel according to the first embodiment.
  • Figure 11 is a signal waveform diagram for operation of the first sub-pixel.
  • Figure 12 shows the operation of the first sub-pixel during self-assembly.
  • Figure 13 shows the formation of DEP force in the first sub-pixel during self-assembly.
  • Figure 14 shows a semiconductor light emitting device assembled into a first sub-pixel during self-assembly.
  • 15 and 16 show the light-emitting operation of the semiconductor light-emitting device of the first sub-pixel.
  • Figure 17 shows the aging operation of the semiconductor light emitting device of the first sub-pixel.
  • FIG. 18 shows the fourth transistor being turned on during an aging operation of the semiconductor light emitting device of the first sub-pixel.
  • Figure 19 is a circuit diagram showing a first sub-pixel according to the second embodiment.
  • Display devices described in this specification include TVs, shines, mobile terminals such as mobile phones and smart phones, displays for computers such as laptops and desktops, head-up displays (HUDs) for automobiles, backlight units for displays, It may include displays, light sources, etc. for VR, AR, or MR (mixed reality).
  • HUDs head-up displays
  • the configuration according to the embodiment described in this specification can be applied to a device capable of displaying, even if it is a new product type that is developed in the future.
  • Figure 1 shows a living room of a house where a display device according to an embodiment is installed.
  • the display device 100 of the embodiment can display the status of various electronic products such as a washing machine 101, a robot vacuum cleaner 102, and an air purifier 103, and displays the status of each electronic product and IOT-based You can communicate with each other and control each electronic product based on the user's setting data.
  • various electronic products such as a washing machine 101, a robot vacuum cleaner 102, and an air purifier 103.
  • the display device 100 may include a flexible display manufactured on a thin and flexible substrate.
  • Flexible displays can bend or curl like paper while maintaining the characteristics of existing flat displays.
  • a unit pixel refers to the minimum unit for implementing one color.
  • a unit pixel of a flexible display may be implemented by a light-emitting device.
  • the light emitting device may be Micro-LED or Nano-LED, but is not limited thereto.
  • FIG. 2 is a block diagram schematically showing a display device according to an embodiment
  • FIG. 3 is a circuit diagram showing an example of the pixel of FIG. 2.
  • a display device may include a display panel 10, a driving circuit 20, a scan driver 30, and a power supply circuit 50.
  • the display device 100 of the embodiment may drive the light emitting device in an active matrix (AM) method or a passive matrix (PM) method.
  • AM active matrix
  • PM passive matrix
  • the driving circuit 20 may include a data driver 21 and a timing control unit 22.
  • the display panel 10 may be rectangular, but is not limited thereto. That is, the display panel 10 may be formed in a circular or oval shape. At least one side of the display panel 10 may be bent to a predetermined curvature.
  • the display panel 10 may be divided into a display area (DA) and a non-display area (NDA) disposed around the display area (DA).
  • the display area DA is an area where pixels PX are formed to display an image.
  • the display panel 10 includes data lines (D1 to Dm, m is an integer greater than 2), scan lines (S1 to Sn, n is an integer greater than 2) that intersect the data lines (D1 to Dm), and a high potential voltage.
  • a pixel ( PX) may be included.
  • Each of the pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the first sub-pixel (PX1) emits a first color light of a first main wavelength
  • the second sub-pixel (PX2) emits a second color light of a second main wavelength
  • the third sub-pixel (PX3) A third color light of a third main wavelength may be emitted.
  • the first color light may be red light
  • the second color light may be green light
  • the third color light may be blue light, but are not limited thereto.
  • FIG. 2 it is illustrated that each of the pixels PX includes three sub-pixels, but the present invention is not limited thereto. That is, each pixel PX may include four or more sub-pixels.
  • Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes at least one of the data lines (D1 to Dm), at least one of the scan lines (S1 to Sn), and It can be connected to the above voltage line (VDDL).
  • the first sub-pixel PX1 may include light-emitting devices LD, a plurality of transistors for supplying current to the light-emitting devices LD, and at least one capacitor Cst.
  • each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include only one light emitting element (LD) and at least one capacitor (Cst). It may be possible.
  • Each of the light emitting elements LD may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode.
  • the first electrode may be an anode electrode and the second electrode may be a cathode electrode, but this is not limited.
  • the light emitting device may be one of a horizontal light emitting device, a flip chip type light emitting device, and a vertical light emitting device.
  • the plurality of transistors may include a driving transistor (DT) that supplies current to the light emitting elements (LD) and a scan transistor (ST) that supplies a data voltage to the gate electrode of the driving transistor (DT).
  • the driving transistor DT is connected to a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to the high potential voltage line VDDL to which a high potential voltage is applied, and the first electrodes of the light emitting elements LD. It may include a connected drain electrode.
  • the scan transistor (ST) has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1 ⁇ k ⁇ n), a source electrode connected to the gate electrode of the driving transistor (DT), and a data line (Dj, j). It may include a drain electrode connected to an integer satisfying 1 ⁇ j ⁇ m.
  • the capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT.
  • the storage capacitor (Cst) charges the difference between the gate voltage and source voltage of the driving transistor (DT).
  • the driving transistor (DT) and the scan transistor (ST) may be formed of a thin film transistor.
  • the driving transistor (DT) and the scan transistor (ST) are mainly described as being formed of a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but the present invention is not limited thereto.
  • the driving transistor (DT) and scan transistor (ST) may be formed of an N-type MOSFET. In this case, the positions of the source and drain electrodes of each of the driving transistor (DT) and scan transistor (ST) may be changed.
  • each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes one driving transistor (DT), one scan transistor (ST), and one capacitor ( Although it is exemplified to include 2T1C (2 Transistor - 1 capacitor) with Cst), the present invention is not limited thereto.
  • Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include a plurality of scan transistors (ST) and a plurality of capacitors (Cst).
  • the second sub-pixel (PX2) and the third sub-pixel (PX3) can be represented by substantially the same circuit diagram as the first sub-pixel (PX1), detailed descriptions thereof will be omitted.
  • the driving circuit 20 outputs signals and voltages for driving the display panel 10.
  • the driving circuit 20 may include a data driver 21 and a timing controller 22.
  • the data driver 21 receives digital video data (DATA) and a control signal (CS) from the timing control unit 22.
  • the data driver 21 converts digital video data DATA into analog data voltages according to the control signal CS and supplies them to the data lines D1 to Dm of the display panel 10.
  • the timing control unit 22 receives digital video data (DATA) and timing signals from the host system.
  • Timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.
  • the host system may be an application processor in a smartphone or tablet PC, a monitor, or a system-on-chip in a TV.
  • the timing control unit 22 generates control signals to control the operation timing of the data driver 21 and the scan driver 30.
  • the control signals may include a control signal (CS) for controlling the operation timing of the data driver 21 and a scan control signal (SCS) for controlling the operation timing of the scan driver 30.
  • CS control signal
  • SCS scan control signal
  • the driving circuit 20 may be disposed in the non-display area (NDA) provided on one side of the display panel 10.
  • the driving circuit 20 may be formed of an integrated circuit (IC) and mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method.
  • COG chip on glass
  • COP chip on plastic
  • ultrasonic bonding method The present invention is not limited to this.
  • the driving circuit 20 may be mounted on a circuit board (not shown) rather than on the display panel 10.
  • the data driver 21 may be mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method, and the timing control unit 22 may be mounted on a circuit board. there is.
  • COG chip on glass
  • COP chip on plastic
  • the scan driver 30 receives a scan control signal (SCS) from the timing controller 22.
  • the scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10.
  • the scan driver 30 may include a plurality of transistors and may be formed in the non-display area NDA of the display panel 10.
  • the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10.
  • the circuit board may be attached to pads provided at one edge of the display panel 10 using an anisotropic conductive film. Because of this, the lead lines of the circuit board can be electrically connected to the pads.
  • the circuit board may be a flexible printed circuit board, a printed circuit board, or a flexible film such as a chip on film. The circuit board may be bent toward the bottom of the display panel 10. Because of this, one side of the circuit board is attached to one edge of the display panel 10, and the other side is placed below the display panel 10 and can be connected to a system board on which the host system is mounted.
  • the power supply circuit 50 may generate voltages necessary for driving the display panel 10 from the main power supplied from the system board and supply them to the display panel 10.
  • the power supply circuit 50 generates a high potential voltage (VDD) and a low potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to It can be supplied to the high potential voltage line (VDDL) and low potential voltage line (VSSL).
  • the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driver 30 from the main power supply.
  • FIG. 4 is an enlarged view of the first panel area in the display device of FIG. 3.
  • the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas, such as the first panel area A1, by tiling.
  • the first panel area A1 may include a plurality of semiconductor light emitting devices 150 arranged for each unit pixel (PX in FIG. 2).
  • the unit pixel PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • a plurality of red semiconductor light-emitting devices 150R are disposed in the first sub-pixel PX1
  • a plurality of green semiconductor light-emitting devices 150G are disposed in the second sub-pixel PX2
  • a plurality of blue semiconductor light-emitting devices are disposed in the second sub-pixel PX2.
  • (150B) may be disposed in the third sub-pixel (PX3).
  • the unit pixel PX may further include a fourth sub-pixel in which a semiconductor light-emitting device is not disposed, but this is not limited.
  • Figure 5 is an enlarged view of area A2 in Figure 4.
  • the display device 100 of the embodiment may include a substrate 200, assembly wiring 201 and 202, an insulating layer 206, and a plurality of semiconductor light emitting devices 150. More components may be included than this.
  • the assembly wiring may include a first assembly wiring 201 and a second assembly wiring 202 that are spaced apart from each other.
  • the first assembly wiring 201 and the second assembly wiring 202 may be provided to generate dielectrophoresis force (DEP force) to assemble the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 may be one of a horizontal semiconductor light emitting device, a flip chip type semiconductor light emitting device, and a vertical semiconductor light emitting device.
  • the semiconductor light-emitting device 150 may include, but is not limited to, a red semiconductor light-emitting device 150, a green semiconductor light-emitting device 150G, and a blue semiconductor light-emitting device 150B0 to form a unit pixel (sub-pixel).
  • red and green phosphors may be provided to implement red and green colors, respectively.
  • the substrate 200 may be a support member that supports components disposed on the substrate 200 or a protection member that protects the components.
  • the substrate 200 may be a rigid substrate or a flexible substrate.
  • the substrate 200 may be made of sapphire, glass, silicon, or polyimide. Additionally, the substrate 200 may include a flexible material such as PEN (Polyethylene Naphthalate) or PET (Polyethylene Terephthalate). Additionally, the substrate 200 may be made of a transparent material, but is not limited thereto.
  • the substrate 200 may function as a support substrate in a display panel, and may also function as an assembly substrate when self-assembling a light emitting device.
  • the substrate 200 may be a backplane equipped with circuits in the sub-pixels (PX1, PX2, PX3) shown in FIGS. 2 and 3, such as transistors (ST, DT), capacitors (Cst), signal wires, etc.
  • the backplane may be called a circuit board, driving board, support board, insulating board, protection board, etc.
  • the insulating layer 206 may include an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc., or an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx), and may include a substrate. (200) may be integrated to form one substrate.
  • the insulating layer 206 may be a conductive adhesive layer that has adhesiveness and conductivity, and the conductive adhesive layer may be flexible and enable a flexible function of the display device.
  • the insulating layer 206 may be an anisotropic conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles.
  • the conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness, but electrically insulating in a direction horizontal to the thickness.
  • the insulating layer 206 may include an assembly hole 203 into which the semiconductor light emitting device 150 is inserted. Therefore, during self-assembly, the semiconductor light emitting device 150 can be easily inserted into the assembly hole 203 of the insulating layer 206.
  • the assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, etc.
  • the assembly hall 203 may also be called a hall.
  • the assembly hole 203 may be called a hole, groove, groove, recess, pocket, etc.
  • the assembly hole 203 may be different depending on the shape of the semiconductor light emitting device 150.
  • the red semiconductor light emitting device, the green semiconductor light emitting device, and the blue semiconductor light emitting device each have different shapes, and may have an assembly hole 203 having a shape corresponding to the shape of each of these semiconductor light emitting devices.
  • the assembly hole 203 may include a first assembly hole for assembling a red semiconductor light emitting device, a second assembly hole for assembling a green semiconductor light emitting device, and a third assembly hole for assembling a blue semiconductor light emitting device. there is.
  • the red semiconductor light emitting device has a circular shape
  • the green semiconductor light emitting device has a first oval shape with a first minor axis and a second major axis
  • the blue semiconductor light emitting device has a second oval shape with a second minor axis and a second major axis.
  • the second major axis of the oval shape of the blue semiconductor light emitting device may be greater than the second major axis of the oval shape of the green semiconductor light emitting device
  • the second minor axis of the oval shape of the blue semiconductor light emitting device may be smaller than the first minor axis of the oval shape of the green semiconductor light emitting device.
  • methods for mounting the semiconductor light emitting device 150 on the substrate 200 may include, for example, a self-assembly method (FIG. 6) and a transfer method.
  • Figure 6 is a diagram showing an example in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.
  • the assembled substrate 200 which will be described later, can also function as the panel substrate 200a in a display device after assembly of the light emitting device, but the embodiment is not limited thereto.
  • the semiconductor light emitting device 150 may be introduced into the chamber 1300 filled with the fluid 1200, and the semiconductor light emitting device 150 may be placed on the assembly substrate ( 200). At this time, the light emitting device 150 adjacent to the assembly hole 207H of the assembly substrate 200 may be assembled into the assembly hole 207H by DEP force caused by the electric field of the assembly wiring.
  • the fluid 1200 may be water such as ultrapure water, but is not limited thereto.
  • the chamber may be called a water tank, container, vessel, etc.
  • the assembled substrate 200 may be placed on the chamber 1300. Depending on the embodiment, the assembled substrate 200 may be input into the chamber 1300.
  • the semiconductor light emitting device 150 may be implemented as a vertical semiconductor light emitting device as shown, but is not limited to this and a horizontal light emitting device may be employed.
  • the semiconductor light emitting device 150 may include a magnetic layer (not shown) containing a magnetic material.
  • the magnetic layer may include a magnetic metal such as nickel (Ni). Since the semiconductor light emitting device 150 introduced into the fluid includes a magnetic layer, it can move to the assembly substrate 200 by the magnetic field generated from the assembly device 1100.
  • the magnetic layer may be disposed on the top or bottom or on both sides of the light emitting device.
  • the semiconductor light emitting device 150 may include a passivation layer 156 surrounding the top and side surfaces.
  • the passivation layer 156 may be formed using an inorganic insulator such as silica or alumina through PECVD, LPCVD, sputtering deposition, etc. Additionally, the passivation layer 156 may be formed by spin coating an organic material such as photoresist or polymer material.
  • the semiconductor light emitting device 150 may include a first conductivity type semiconductor layer 152a, a second conductivity type semiconductor layer 152c, and an active layer 152b disposed between them.
  • the first conductive semiconductor layer 152a may be an n-type semiconductor layer
  • the second conductive semiconductor layer 152c may be a p-type semiconductor layer, but are not limited thereto.
  • the first conductive semiconductor layer 152a, the second conductive semiconductor layer 152c, and the active layer 152b disposed between them may constitute the light emitting unit 152.
  • the light emitting unit 152 may be called a light emitting layer, a light emitting area, etc.
  • the first electrode (layer) 154a may be disposed under the first conductivity type semiconductor layer 152a, and the second electrode (layer) 154b may be disposed on the second conductivity type semiconductor layer 152c. there is. To this end, a partial area of the first conductivity type semiconductor layer 152a or the second conductivity type semiconductor layer 152c may be exposed to the outside. Accordingly, in the manufacturing process of the display device after the semiconductor light emitting device 150 is assembled on the assembly substrate 200, some areas of the passivation layer 156 may be etched.
  • the first electrode 154a may include at least one layer.
  • the first electrode 154a may include an ohmic layer, a reflective layer, a magnetic layer, a conductive layer, an anti-oxidation layer, an adhesive layer, etc.
  • the ohmic layer may include Au, AuBe, etc.
  • the reflective layer may include Al, Ag, etc.
  • the magnetic layer may include Ni, Co, etc.
  • the conductive layer may include Cu or the like.
  • the anti-oxidation layer may include Mo and the like.
  • the adhesive layer may include Cr, Ti, etc.
  • the second electrode 154b may include a transparent conductive layer.
  • the second electrode 154b may include ITO, IZO, etc.
  • the assembly substrate 200 may include a pair of first assembly wiring lines 201 and second assembly wiring lines 202 corresponding to each of the semiconductor light emitting devices 150 to be assembled.
  • Each of the first assembled wiring 201 and the second assembled wiring 202 may be formed by stacking multiple single metals, metal alloys, metal oxides, etc.
  • the first assembled wiring 201 and the second assembled wiring 202 each have Cu, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf It may be formed including at least one of the following, but is not limited thereto.
  • the gap between the first assembly wiring 201 and the second assembly wiring 202 may be smaller than the width of the semiconductor light emitting device 150 and the width of the assembly hole 207H, and the assembly of the semiconductor light emitting device 150 using an electric field. The position can be fixed more precisely.
  • An insulating layer 215 is formed on the first assembled wiring 201 and the second assembled wiring 202 to protect the first assembled wiring 201 and the second assembled wiring 202 from the fluid 1200, and Leakage of current flowing through the first assembly wiring 201 and the second assembly wiring 202 can be prevented.
  • the insulating layer 215 may be formed of a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator.
  • the insulating layer 215 may have a minimum thickness to prevent damage to the first assembly wiring 201 and the second assembly wiring 202 when assembling the semiconductor light emitting device 150. can have a maximum thickness for stable assembly.
  • a partition wall 207 may be formed on the insulating layer 215. Some areas of the partition wall 207 may be located on top of the first assembly wiring 201 and the second assembly wiring 202, and the remaining area may be located on the top of the assembly substrate 200.
  • An assembly hole 207H where the semiconductor light emitting devices 150 are coupled is formed in the assembly substrate 200, and the surface where the assembly hole 207H is formed may be in contact with the fluid 1200.
  • the assembly hole 207H can guide the exact assembly position of the semiconductor light emitting device 150.
  • the assembly hole 207H may have a shape and size corresponding to the shape of the semiconductor light emitting device 150 to be assembled at the corresponding location. Accordingly, it is possible to prevent another semiconductor light emitting device from being assembled or a plurality of semiconductor light emitting devices from being assembled into the assembly hole 207H.
  • Assembly device 1100 may be a permanent magnet or an electromagnet.
  • the assembly device 1100 may move while in contact with the assembly substrate 200 in order to maximize the area to which the magnetic field is applied within the fluid 1200.
  • the assembly device 1100 may include a plurality of magnetic materials or may include a magnetic material of a size corresponding to that of the assembly substrate 200. In this case, the moving distance of the assembly device 1100 may be limited to within a predetermined range.
  • the semiconductor light emitting device 150 in the chamber 1300 may move toward the assembly device 1100 and the assembly substrate 200 by the magnetic field generated by the assembly device 1100.
  • the semiconductor light emitting device 150 may enter the assembly hole 207H and be fixed by the DEP force formed by the electric field between the assembly wires 201 and 202 while moving toward the assembly device 1100.
  • the first and second assembly wirings 201 and 202 generate an electric field using an AC power source, and a DEP force may be formed between the assembly wirings 201 and 202 due to this electric field.
  • the semiconductor light emitting device 150 can be fixed to the assembly hole 207H on the assembly substrate 200 by this DEP force.
  • a predetermined solder layer (not shown) is formed between the light emitting device 150 assembled on the assembly hole 207H of the assembly substrate 200 and the assembly wiring 201 and 202 to improve the bonding force of the light emitting device 150. It can be improved.
  • a molding layer (not shown) may be formed in the assembly hole 207H of the assembly substrate 200.
  • the molding layer may be a transparent resin or a resin containing a reflective material or a scattering material.
  • the time required to assemble each semiconductor light-emitting device on a substrate can be drastically shortened, making it possible to implement a large-area, high-pixel display more quickly and economically.
  • Figure 7 is a circuit diagram showing a display device according to an embodiment.
  • the display device 300 may include a display panel 10, a driving circuit 20, a scan driver 30, a power supply circuit 50, and a signal supply unit 400. there is.
  • the driving circuit 20 may include a data driver 21 and a timing control unit 22.
  • the display panel 10, the driving circuit 20, the scan driving unit 30, and the power supply circuit 50 have been described previously, and detailed descriptions thereof will be omitted.
  • the display panel may include a display area (DA).
  • the display panel may include a non-display area (NDA).
  • the non-display area (DNA) may be an area excluding the display area (DA).
  • the display area DA and the non-display area NDA may be defined on the same surface.
  • the non-display area (DNA) may surround the display area (DA) on the same side as the display area (DA), but this is not limited.
  • the display area DA and the non-display area NDA may be defined on different planes.
  • the display area DA may be defined on the top surface of the substrate
  • the non-display area NDA may be defined on the bottom surface of the substrate.
  • the non-display area NDA may be defined on the entire or partial area of the bottom surface of the substrate.
  • DA display area
  • NDA non-display area
  • DA display area
  • NDA non-display area
  • the display area DA is an area that displays an image and may include a plurality of pixels PX.
  • Each of the plurality of pixels (PX) can display a full color image.
  • Each of the plurality of pixels (PX) may include a plurality of sub-pixels (PX1, PX2, and PX3).
  • the plurality of pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the sub-pixels may be connected to the scan driver 30, data driver 21, power supply circuit 50, and signal supply unit 400, respectively.
  • the scan driver may supply scan signals to the sub-pixels (PX1, PX2, and PX3) for each pixel line through each of the scan lines (S1 to Sn).
  • a pixel line may refer to a virtual line along the horizontal direction. That is, a plurality of sub-pixels (PX1, PX2, and PX3) arranged along the horizontal direction may form one pixel line.
  • the first scan signal is supplied to a plurality of sub-pixels (PX1, PX2, PX3) on the first pixel line through the first scan line (S1), and then the second scan signal is supplied to the second scan line (S2). ) can be supplied to a plurality of sub-pixels (PX1, PX2, PX3) on the second pixel line.
  • scan signals can be sequentially supplied to a plurality of sub-pixels (PX1, PX2, and PX3) on the remaining pixel lines.
  • the data driver may supply a data signal (or voltage) to the sub-pixels (PX1, PX2, and PX3).
  • the power supply circuit may supply a high potential voltage (VDD) and a low potential voltage (VSS) to the sub-pixels (PX1, PX2, and PX3).
  • the signal supply unit 400 may selectively supply an alternating current signal (ACS) or a direct current signal (DCS) to the sub-pixels PX1, PX2, and PX3.
  • ACS alternating current signal
  • DCS direct current signal
  • the signal supply unit 400 supplies an alternating current signal (ACS) to the first assembly wiring and the second assembly wiring of each of the plurality of sub-pixels (PX1, PX2, and PX3), thereby forming the first assembly wiring and the second assembly wiring.
  • ACS alternating current signal
  • DEP forces may be formed on the surface. By this DEP force, the semiconductor light emitting device flowing in the fluid can be assembled on the first assembly wiring and the second assembly wiring.
  • the signal supply unit 400 supplies a direct current signal (DCS) to the first assembly wiring and the second assembly wiring of each of the plurality of sub-pixels (PX1, PX2, and PX3), thereby )
  • DCS direct current signal
  • the reference voltage (Vref) may be stored in a capacitor (Cstg in FIG. 10).
  • the signal supply unit 400 When emitting light, the signal supply unit 400 does not supply the alternating current signal (ACS) and direct current signal (DCS) to the plurality of sub-pixels (PX1, PX2, PX3), so that each of the plurality of sub-pixels (PX1, PX2, PX3) Full-color images can be displayed by implementing the desired luminance and color without being disturbed by the corresponding alternating current signals (ACS) and direct current signals (DCS).
  • ACS alternating current signal
  • DCS direct current signal
  • the display device 300 may include an input interface 500.
  • the input interface 500 can receive an aging activation command.
  • the signal supply unit responds to the aging activation command.
  • a direct current signal (DCS) may be supplied from 400 to the sub-pixels (PX1, PX2, and PX3). Accordingly, image quality may be improved by aging the sub-pixels (PX1, PX2, and PX3) by the direct current signal (DCS).
  • a decrease in image quality may mean that a luminance difference occurs between a plurality of pixels (PX) or a plurality of sub-pixels (PX1, PX2, and PX3).
  • Aging may mean reducing or eliminating the luminance difference between the plurality of sub-pixels (PX1, PX2, and PX3) by supplying the same direct current signal (DCS) to the plurality of sub-pixels (PX1, PX2, and PX3).
  • DCS direct current signal
  • the input interface 500 can receive a predetermined aging activation command through communication with a remote control device (not shown) such as a remote controller.
  • a remote control device such as a remote controller.
  • the controller or timing control unit 22 (not shown) generates a control signal corresponding to the aging activation command and supplies a direct current signal (DCS) to the sub-pixels (PX1, PX2, and PX3) in response to the control signal.
  • the supply unit 400 can be controlled.
  • a pointer (not shown) is displayed on the display screen, and the pointer on the display screen may be able to move in response to the movement of the remote control device in 3D space.
  • the remote control device may be called a spatial remote control or a 3D pointing device. Accordingly, when an item (or icon) corresponding to an aging activation command is displayed on the screen of the display, the pointer may be moved to the location of the item in response to the movement of the remote control device in 3D space. If a specific button on the remote control device is pressed while the pointer is moved to the location of the item, the item may be clicked by the pointer and an aging operation may be performed according to the aging activation command.
  • Figure 8 is a block diagram showing the signal supply unit 400 of the embodiment.
  • the signal supply unit 400 may include an AC signal generator 410, a DC signal generator 420, a signal selection unit 430, and a switching unit 440.
  • the AC signal generator 410, the DC signal generator 420, and the signal selector 430 may be provided on the non-display area NDA.
  • the signal selection unit 430 may be provided in each of the plurality of sub-pixels (PX1, PX2, and PX3) as shown in FIG. 10 or may be provided in the non-display area (NDA) as shown in FIG. 19. .
  • a plurality of switching units 440 or a single switching unit 440 may be provided on the non-display area NDA. When a plurality of switching units 440 are provided, they may be provided as many as the number of sub-pixels (PX1, PX2, and PX3) arranged along the horizontal direction, but this is not limited.
  • two signal lines of one switching unit 440 are connected to the first assembly line 321 and the second assembly line 321 of each of the plurality of sub-pixels (PX1, PX2, and PX3). It may be connected to the wiring 322.
  • the AC signal generator 410 may generate an AC signal (ACS).
  • the AC signal generator 410 may generate an AC signal (ACS) based on the supply voltage output from the power supply unit (not shown).
  • ACS alternating current signals
  • ACS can be used to form DEP forces to assemble semiconductor light-emitting devices on a substrate during self-assembly.
  • the direct current signal generator 420 may generate a direct current signal (DCS).
  • the direct current signal generator 420 may generate a direct current signal (DCS) based on the supply voltage output from the power supply unit.
  • the direct current signal (DCS) is used to reduce or eliminate the luminance difference between the plurality of sub-pixels (PX1, PX2, PX3) by supplying it to the semiconductor light emitting device of each of the plurality of sub-pixels (PX1, PX2, PX3). You can.
  • the signal selection unit 430 may selectively output an alternating current signal (ACS) or a direct current signal (DCS).
  • the signal selection unit 430 may selectively output an alternating current signal (ACS) or a direct current signal (DCS) according to a control signal provided from a control unit (not shown) or a timing controller.
  • the control unit or timing controller supplies a control signal with “01” to the signal selection unit 430, and the signal selection unit 430 provides an alternating current signal (ACS) and You can select and output an alternating current signal (ACS) among direct current signals (DCS).
  • ACS alternating current signal
  • DCS direct current signal
  • the control unit or timing controller supplies a control signal with “11” to the signal selection unit 430, and the signal selection unit 430 selects an alternating current signal (ACS) and a direct current according to the control signal with “11”.
  • Direct current signal (DCS) can be selected and output among signals (DCS).
  • the signal control unit or timing controller when emitting light, supplies a control signal with “” to the signal selection unit 430, and the signal selection unit 430 provides an alternating current signal (ACS) and a direct current signal according to the control signal with “”. (DCS) may not output all.
  • a control signal with “” when emitting light, a control signal with “” is supplied to the AC signal generator 410 and the DC signal generator 420, and the output of the AC signal (ACS) from the AC signal generator 410 and the DC signal generator The output of the direct current signal (DCS) from 420 can be blocked.
  • the switching unit 440 may control the supply of the output signal from the signal selection unit 430.
  • the switching unit 440 may supply the output signal of the signal selection unit 430 or block its supply.
  • the switching unit 440 may control the supply of an output signal from the signal selection unit 430 according to a control signal provided from a control unit (not shown) or a timing controller.
  • the control unit or timing controller supplies a control signal with “01” to the switching unit 440, and the switching unit 440 outputs the signal selection unit 430 according to the control signal with “01”.
  • a signal that is, an alternating current signal (ACS) can be supplied to each of the plurality of sub-pixels (PX1, PX2, and PX3).
  • This alternating signal (ACS) creates a DEP force in each of the plurality of sub-pixels (PX1, PX2, PX3), and this DEP force causes the semiconductor light-emitting device flowing in the fluid to move to the corresponding sub-pixels (PX1, PX2, PX3).
  • the control unit or timing controller supplies a control signal with “11” to the switching unit 440, and the switching unit 440 supplies the output signal of the signal selection unit 430 according to the control signal with “11”. That is, a direct current signal (DCS) can be supplied to each of the plurality of sub-pixels (PX1, PX2, and PX3).
  • This direct current signal (DCS) ages the semiconductor light-emitting devices of each of the plurality of sub-pixels (PX1, PX2, and PX3), thereby reducing or eliminating the luminance difference between the plurality of sub-pixels (PX1, PX2, and PX3), improving image quality. It can be.
  • each semiconductor light emitting device of the plurality of sub-pixels (PX1, PX2, and PX3) stably emits light without interference with the output signal of the signal selection unit 430, so that a full color image can be displayed.
  • the switching unit 440 may include a fifth transistor T5 and a sixth transistor T6, as shown in FIG. 10 or FIG. 19 .
  • the fifth transistor (T5) and the sixth transistor (T6) may be formed by the same semiconductor process as the first transistor (T1), the second transistor (T2), the third transistor (T3), and the fourth transistor (T4).
  • T1 the first transistor
  • T2 the second transistor
  • T3 the third transistor
  • T4 the fourth transistor
  • the fifth transistor T5 may switch the supply of the first voltage Vpulse1 of the output signal, that is, the alternating current signal ACS or the direct current signal DCS, to the first assembly wiring shown in FIG. 9 .
  • the sixth transistor T6 may switch the supply of a second voltage (Vpulse2) of an output signal, that is, an alternating current signal (ACS) or a direct current signal (DCS), to the second assembly wiring 322.
  • the first voltage (Vpulse1) and the second voltage (Vpulse2) may have opposite polarities and be periodically inverted.
  • the second voltage (Vpulse2) may have a negative (-) voltage.
  • the second voltage (Vpulse2) may have a positive (+) voltage.
  • the first voltage (Vpulse1) may periodically have a negative (-) voltage and a positive (+) voltage
  • the second voltage (Vpulse2) may periodically have a positive (+) voltage and a negative (-) voltage. there is.
  • one of the first voltage (Vpulse1) and the second voltage (Vpulse2) may have a high level, and the other high voltage may have a low level.
  • the first voltage (Vpulse1) may have a high level and the second voltage (Vpulse2) may have a low level, but this is not limited.
  • the fifth transistor T5 and the sixth transistor T6 may be turned on or off by the switching control signal Vass. Accordingly, the fifth transistor T5 and the sixth transistor T6 may be turned on or off at the same time by the switching control signal Vass.
  • the fifth transistor T5 and the sixth transistor T6 may be N-type transistors, but the present invention is not limited thereto.
  • the fifth transistor T5 and the sixth transistor T6 may be turned on by the switching control signal Vass having a high level.
  • the fifth transistor T5 and the sixth transistor T6 may be turned off by the switching control signal Vass having a low level.
  • the fifth transistor T5 and the sixth transistor T6 may be turned on in response to the high-state switching control signal Vass.
  • the first voltage (Vpulse1) of the alternating current signal (ACS) output from the signal selection unit 430 is supplied to the first assembled wiring
  • the second voltage (Vpulse2) of the alternating current signal (ACS) is supplied to the second assembled wiring. It can be supplied as (322). Accordingly, DEP force may be formed on the first assembly wiring and the second assembly wiring 322.
  • the fifth transistor T5 and the sixth transistor T6 may be turned on in response to the high-state switching control signal Vass.
  • the first voltage (Vpulse1) of the direct current signal (DCS) output from the signal selection unit 430 is supplied to the first assembly wiring of each of the plurality of sub-pixels (PX1, PX2, and PX3)
  • the direct current signal (DCS) ) of the second voltage Vpulse2 may be supplied to the second assembly wiring 322 of each of the plurality of sub-pixels PX1, PX2, and PX3.
  • the semiconductor light emitting device 150-1 of each of the plurality of sub-pixels is aged by the direct current voltage supplied to the first assembly wiring and the second assembly wiring 322, and the plurality of sub-pixels (PX1, PX2, PX3) are aged.
  • the luminance difference between pixels (PX1, PX2, and PX3) can be reduced or eliminated.
  • the fifth transistor T5 and the sixth transistor T6 may be turned off in response to the low-state switching control signal Vass.
  • ACS alternating current signal
  • DCS direct current signal
  • FIG. 9 shows the connection relationship between the first sub-pixel and the signal supply unit.
  • FIG. 9 shows the first sub-pixel (PX1) as a representative of the plurality of sub-pixels (PX1, PX2, PX3) shown in FIG. 7, but the first sub-pixel (PX1) is divided into other sub-pixels (PX2, PX3).
  • the semiconductor light emitting device 150-1 may have the same structure.
  • the first sub-pixel PX1 includes a first semiconductor light-emitting device 150-1 that emits a first color light
  • the second sub-pixel PX2 includes a second semiconductor light-emitting device 150-1 that emits a second color light.
  • the third sub-pixel PX3 may include a third semiconductor light-emitting device that emits third color light.
  • the first color light may include red light
  • the second color light may include green light
  • the third color light may include blue light.
  • the first sub-pixel (PX1) and sub-pixel may be used interchangeably.
  • the first sub-pixel (PX1) includes a substrate 310, a first assembled wiring 321, a second assembled wiring 322, a first insulating layer 330, a partition wall 340, and a semiconductor light emitting device. It may include an element 150-1, a second insulating layer 360, a first electrode wire 371, and a second electrode wire 372.
  • the first sub-pixel PX1 may include more components, but is not limited thereto.
  • the sub-pixel circuit 230 and the switching unit 440 shown in FIG. 10 may be provided on the substrate 310.
  • the substrate 310 may serve as a support member that supports various components of the display device 300.
  • first sub-pixel PX1 is defined on the substrate 310, but in addition to the second sub-pixel PX2 and the third sub-pixel PX3, the first sub-pixel PX1 and the second sub-pixel PX1 are defined in the drawing.
  • a plurality of pixels (PX) including (PX2) and a third sub-pixel (PX3) may be defined on the substrate 310.
  • First assembly wiring 321 and second assembly wiring 322 may be disposed on the substrate 310 .
  • the first assembly wiring 321 and the second assembly wiring 322 may be spaced apart from each other.
  • the first assembly wiring 321 and the second assembly wiring 322 are shown as being disposed on the same layer, but they may be disposed on different layers.
  • a first insulating layer 330 may be disposed on the first assembly wiring 321 and the second assembly wiring 322.
  • the first insulating layer 330 may be formed of an inorganic material such as SiOx, but is not limited thereto.
  • the first insulating layer 330 may insulate the first assembled wiring 321 and the second assembled wiring 322.
  • the first insulating layer 330 can prevent the first assembly wiring 321 and the second assembly wiring 322 from being corroded by fluid during self-assembly.
  • the first insulating layer 330 has a predetermined dielectric constant and may contribute to the formation of DEP force.
  • the partition wall 340 may have an assembly hole 340H1.
  • an organic layer may be formed on the first insulating layer 330, and an assembly hole 340H1 may be formed by etching it to a size smaller than the first sub-pixel PX1 using an etching process. The organic layer may be etched until the first insulating layer 330 is exposed.
  • the partition wall 340 may be formed of an organic material, but is not limited thereto.
  • the partition wall 340 may be omitted. That is, after the partition 340 having the assembly hole 340H1 is formed to assemble the semiconductor light-emitting device 150-1, the semiconductor light-emitting device 150-1 is attached to the first sub-pixel PX1 through self-assembly. Can be assembled. Thereafter, the partition wall 340 may be removed through an ashing process. In this case, the portion where the partition 340 is removed in the drawing may be filled with the second insulating layer 360.
  • the semiconductor light emitting device 150-1 may be assembled into the assembly hole 340H1 using a self-assembly method.
  • the self-assembly method may be a method of assembling the semiconductor light emitting device 150-1 on the first sub-pixel PX1 in a fluid using a magnetic field and an electric field (or DEP force).
  • the semiconductor light emitting device 150-1 in the fluid may be moved in a rotational direction or a straight direction and positioned on the substrate 310 by a magnetic field formed by a magnet.
  • a DEP force is formed on the first assembly wiring 321 and the second assembly wiring 322 by the alternating current signal (ACS) supplied from the signal supply unit 400, and a DEP force is formed on the first sub-pixel (PX1).
  • the positioned semiconductor light emitting device 150-1 may be assembled into the assembly hole 340H1 by DEP force.
  • the second insulating layer 360 may be disposed on the partition wall 340 and the semiconductor light emitting device 150-1.
  • the second insulating layer 360 may be used as a protective layer that can protect the semiconductor light emitting device 150-1 from external foreign substances or impacts.
  • the second insulating layer 360 may be formed of an organic material, but is not limited thereto.
  • the second insulating layer 360 may be formed on the partition wall 340 and the semiconductor light emitting device 150-1 using a deposition process, a printing process, or a film attachment process.
  • the first assembly wiring 321 and the first side of the semiconductor light emitting device 150-1 are connected by the first electrode wiring 371, and the second assembly wiring 322 and the second electrode wiring 372 are connected to each other.
  • the second side of the semiconductor light emitting device 150-1 may be connected.
  • the first electrode wire 371 may be called a first connection electrode
  • the second electrode wire 372 may be called a second connection electrode.
  • the first electrode wiring 371 may be in contact with the second conductivity type semiconductor light emitting device 150-1 of the semiconductor light emitting device 150-1.
  • a second electrode such as ITO is formed on the second conductivity type semiconductor layer
  • the first electrode wiring 371 may be in contact with the second electrode.
  • the first electrode wire 371 may be disposed on the second insulating layer 360.
  • the first electrode wire 371 penetrates one region of the second insulating layer 360 and is connected to the first assembly wiring 321, and penetrates another region of the second insulating layer 360 to form the semiconductor light emitting device 150. It can be connected to the first side of -1).
  • the semiconductor light emitting device 150-1 shown in the drawing is a vertical semiconductor light emitting device, but a flip type semiconductor light emitting device or a horizontal semiconductor light emitting device can also be applied equally.
  • the semiconductor light emitting device 150-1 includes a first conductive semiconductor layer 151, an active layer 152 on the first conductive semiconductor layer 151, and a second conductive semiconductor layer 153 on the active layer 152. may include.
  • the first conductive semiconductor layer 151, the active layer 152, and the second conductive semiconductor layer 153 may be formed using a deposition process.
  • the first conductive semiconductor layer 151 may include an n-type dopant
  • the second conductive semiconductor layer 153 may include a p-type dopant, but this is not limited.
  • a light emitting layer or a light emitting unit may be formed by the first conductivity type semiconductor layer 151, the active layer 152, and the second conductivity type semiconductor layer 153.
  • the semiconductor light emitting device 150-1 may include a first electrode 154 under the first conductive semiconductor layer 151 and a passivation layer 157 surrounding the light emitting portion.
  • a second electrode may be formed on the second conductivity type semiconductor layer.
  • the second electrode may be made of a transparent conductive material such as ITO for light transmission.
  • the second electrode wire 372 may contact the first electrode 154 of the semiconductor light emitting device 150-1.
  • the second electrode wire 372 may contact the side surface of the first electrode 154 of the semiconductor light emitting device 150-1.
  • the second electrode wire 372 may be in contact with the side surface of the passivation layer of the semiconductor light emitting device 150-1 and the inner surface of the partition wall 340, and may be in contact with the top surface of the second assembly wire 322.
  • the second electrode wire 372 may be formed before the second insulating layer 360 is formed, and the first electrode wire 371 may be formed after the second insulating layer 360 is formed, but this is not limited. .
  • the first electrode wire 371 and the second electrode wire 372 may be disposed on the second insulating layer 360.
  • the first electrode wire 371 and the second electrode wire 372 on the second insulating layer 360 may be spaced apart from each other.
  • the first electrode wire 371 may penetrate each of the two regions of the second insulating layer 360 and be connected to the first assembly wire 321 and the first side of the semiconductor light emitting device 150-1.
  • the second electrode wire 372 may penetrate the second insulating layer 360 and be connected to the second assembly wire 322.
  • the fifth signal line 234 and the sixth signal line 236 of the signal supply unit 400 may be connected to the first assembly wiring 321 and the second assembly wiring 322, respectively. Accordingly, the alternating current signal (ACS) or direct current signal (DCS) output from the signal supply unit 400 is supplied to the semiconductor light emitting device 150-1 through the first assembly wiring 321 and the second assembly wiring 322. It can be.
  • ACS alternating current signal
  • DCS direct current signal
  • the signal supply unit 400 may be continuously connected to the first assembly wiring 321 and the second assembly wiring 322 not only before or after self-assembly of the semiconductor light emitting device 150-1, but also while the semiconductor light emitting device 150-1 is being used by a customer.
  • the signal supply unit 400 may be connected to the first assembly wiring 321 and the second assembly wiring 322.
  • a DEP force is formed on the first assembly wiring 321 and the second assembly wiring 322 by the alternating current signal (ACS) output from the signal supply unit 400, and this DEP force causes the first sub-pixel
  • the semiconductor light emitting device 150-1 located on (PX1) may be assembled in the assembly hole 340H1.
  • the signal supply unit 400 may supply a direct current signal (DCS) to the semiconductor light emitting device 150-1 through the first assembly wiring 321 and the second assembly wiring 322.
  • the direct current signal (DCS) is simultaneously supplied to the first sub-pixel (PX1) as well as the sub-pixels (PX1, PX2, and PX3) included in the display area (DA in FIG. 7), so that the sub-pixels included in the display area (DA) (PX1, PX2, PX3) can be aged. Accordingly, the luminance difference between the plurality of sub-pixels (PX1, PX2, and PX3) can be reduced or eliminated, thereby improving image quality.
  • the signal supply unit 400 does not supply any signal to the first assembly wiring 321 and the second assembly wiring 322.
  • the driving current generated by the voltage (VDD) and the low potential voltage (VSS) is supplied to the semiconductor light-emitting device 150-1 through the first assembly wiring 321 and the second assembly wiring 322, (150-1) can emit colored light with luminance corresponding to the corresponding driving current.
  • the display device 300 is sold to a customer, and the image quality may deteriorate while the customer uses the display device 300.
  • an aging activation command by the customer is transmitted to the input interface 500 through a remote control device, a control signal is generated by the control unit or timing control unit, and a direct current signal (DCS) output from the signal generation is generated by this control signal.
  • DCS direct current signal
  • ) can be simultaneously supplied to the first sub-pixel (PX1) as well as the sub-pixels (PX1, PX2, and PX3) included in the display area (DA in FIG. 7). Accordingly, the luminance difference between the plurality of sub-pixels (PX1, PX2, and PX3) is reduced or eliminated by the direct current signal (DCS), thereby improving image quality.
  • FIG. 10 is a circuit diagram showing a first sub-pixel according to the first embodiment.
  • FIG. 10 shows the first sub-pixel (PX1) as a representative of the plurality of sub-pixels (PX1, PX2, and PX3) shown in FIG. 7, but the first sub-pixel (PX1) is divided into other sub-pixels (PX2, PX3). ) and the semiconductor light emitting device 150-1 may have the same structure.
  • the first sub-pixel PX1 according to the first embodiment may include a sub-pixel circuit 230.
  • the first sub-pixel PX1 according to the first embodiment may include at least one semiconductor light emitting device 150-1.
  • the second sub-pixel (PX2) or the third sub-pixel (PX3) may also include a sub-pixel circuit 230 having the same structure as the sub-pixel circuit 230 shown in FIG. 10, but this is limited. I never do that.
  • the sub-pixel circuit 230 may generate a driving current for emitting light from the semiconductor light emitting device 150-1.
  • the semiconductor light emitting device 150-1 may emit light by the corresponding driving current.
  • the luminance of the semiconductor light emitting device 150-1 may vary depending on the size of the driving current. That is, as the magnitude of the driving current increases, the luminance of the semiconductor light emitting device 150-1 may increase.
  • Luminance can be classified into, for example, 0 to 255 gradations.
  • the magnitude of luminance may vary depending on the magnitude of the data voltage and/or the potential difference between the low potential voltage (VSS) and the high potential voltage (VDD).
  • the larger the data voltage the larger the driving current can be.
  • the larger the potential difference between the low potential voltage (VSS) and the high potential voltage (VDD) the larger the driving current can be.
  • the high potential voltage (VDD) increases, the driving current can increase.
  • the sub-pixel circuit 230 is shown as being connected to the first assembly wiring 321, but may also be connected to the second assembly wiring 322.
  • a predetermined driving current is generated in the sub-pixel circuit 230, and this driving current is supplied to the semiconductor light-emitting device 150-1 through the first assembly wiring 321 and the first electrode wiring 371. , the semiconductor light emitting device 150-1 may emit light.
  • the semiconductor light emitting device 150-1 may emit light.
  • the driving currents of each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may be different from each other, but this is not limited.
  • the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) emits light with the same luminance
  • the driving current of each of the second sub-pixel (PX2) and the third sub-pixel (PX3) may be the same.
  • the sub-pixel circuit 230 may include a first transistor (T1), a second transistor (T2), a third transistor (T3), and a capacitor (Cstg). At least one capacitor (Cstg) may be provided and may be called a storage, etc.
  • the first transistor (T1), the second transistor (T2), and the third transistor (T3) may be N-type transistors, but are not limited thereto.
  • the first transistor T1 may serve to select the first sub-pixel PX1 for light emission.
  • scan signals (Vgate in FIG. 10) supplied through each of the scan lines (S1 to Sm) are sequentially supplied to a plurality of sub-pixels (PX1, PX2, and PX3) on the pixel line.
  • a plurality of sub-pixels (PX1, PX2, PX3) can be sequentially selected for each pixel line by a plurality of scan signals (Vgate). That is, the data voltage may be supplied to the plurality of sub-pixels (PX1, PX2, and PX3).
  • the scan signal (Vgate) may also be called a gate signal, selection signal, selection control signal, etc.
  • the first scan signal supplied through the first scan line S1 is supplied to a plurality of sub-pixels (PX1, PX2, and PX3) on the first pixel line, and each of the plurality of sub-pixels (PX1, PX2, and PX3)
  • the first transistor T1 of the sub-pixel circuit 230 may be turned on by the first scan signal.
  • data voltages supplied through each of the plurality of data lines D1 to Sm may be supplied to the plurality of sub-pixels PX1, PX2, and PX3.
  • the second scan signal supplied through the second scan line S2 is supplied to a plurality of sub-pixels (PX1, PX2, and PX3) on the second pixel line, and each of the plurality of sub-pixels (PX1, PX2, and PX3)
  • the first transistor T1 of the sub-pixel circuit 230 may be turned on by the second scan signal.
  • the second transistor T2 is turned on, data voltages supplied through each of the plurality of data lines D1 to Sm can be supplied to the plurality of sub-pixels PX1, PX2, and PX3.
  • the remaining scan signals are supplied to the plurality of sub-pixels (PX1, PX2, PX3) of each of the third to n-th pixel lines, so that the plurality of sub-pixels of each of the third to n-th pixel lines (PX1, PX2, PX3) can be activated sequentially.
  • the first transistor T1 may be connected between the first signal line 231, the second signal line 232, and the first node n1.
  • the first transistor T1 may include a gate terminal connected to the first signal line 231, a source terminal connected to the second signal line 232, and a drain terminal connected to the first node n1.
  • the first signal line 231 is one of the plurality of scan lines (S1 to Sn) shown in FIG. 7, and the second signal line 232 is one of the plurality of data lines (D1 to Dm) shown in FIG. 7. ) may be one of the data lines.
  • the second transistor T2 may serve to initialize the sub-pixels (PX1, PX2, PX3) or the sub-pixel circuit 230 while compensating the threshold voltage of the third transistor (T3).
  • the reference voltage (Vref) is a threshold compensation voltage equal to the threshold voltage of the third transistor (T3) to compensate for the difference between the first section where the refresh voltage is applied and the threshold voltage of the third transistor (T3). It may be divided into a second section in which Vth_Com) of FIG. 11 is applied.
  • the second transistor T2 may be connected between the first signal line 231, the third signal line 233, and the second node n2.
  • the second transistor T2 may include a gate terminal connected to the first signal line 231, a source terminal connected to the third signal line 233, and a drain terminal connected to the second node n2. there is.
  • the refresh voltage (Vrefresh1) as the reference voltage (Vref) passes through the second transistor (T2) Thus, it can be supplied to the second node (n2).
  • the data voltage Vdata may be supplied to the first node n1 via the first transistor T1.
  • the data voltage Vdata may be a refresh voltage Vrefresh2 that is the same as or similar to the refresh voltage Vrefresh1.
  • the refresh voltages Vrefresh1 and Vrefresh2 may be 0V, but this is not limited.
  • the charging voltage of the capacitor Cstg between the first node n1 and the second node n2 during the previous frame may be discharged to become the refresh voltages Vrefresh1 and Vrefresh2.
  • the threshold compensation voltage (Vth_Com in FIG. 11) as the reference voltage (Vref) is applied to the second transistor ( It may be supplied to the second node (n2) via T2).
  • the data voltage Vdata_R may be supplied to the first node n1 via the first transistor T1.
  • the data voltage Vdata_R is charged in the capacitor Cstg, and a driving current may flow in the third transistor T3 by the charging voltage of the capacitor Cstg. Therefore, since the threshold voltage of the third transistor T3 is compensated by the threshold compensation voltage (Vth_Com in FIG. 11), the size of the driving current is determined by the data voltage Vdata_R, and the plurality of sub-pixels PX1, PX2, PX3) Image quality can be improved because there is no need to consider the deviation between the threshold voltages of each third transistor T3.
  • the third transistor T3 and the capacitor Cstg generate driving current and serve to drive the semiconductor light emitting device 150-1, so they may be called driving transistors.
  • the capacitor Cstg can be charged with a voltage to generate driving current. This charging voltage can be obtained from the data voltage (Vdata_R).
  • the size of the driving current varies depending on the data voltage (Vdata_R) and/or the potential difference between the high-potential voltage line (VDDL) and the low-potential voltage line (VSSL), and the semiconductor light-emitting device 150-1 is driven by this changed driving current.
  • the luminance of the color light may also vary.
  • the third transistor T3 begins to turn on when the charging voltage of the capacitor Cstg is at least greater than the threshold voltage of the third transistor T3, and accordingly, the third transistor T3 is turned on from the high potential voltage line VDDL. ) and a driving current path flowing to the low potential voltage line (VSSL) via the semiconductor light emitting device 150-1 may be formed. As the charging voltage of the capacitor Cstg is greater than the threshold voltage of the third transistor T3, the size of the driving current may increase.
  • the fourth transistor T4 may be turned on so that the driving current generated in the sub-pixel circuit 230 is supplied to the semiconductor light emitting device 150-1.
  • the turn-on time of the transistor may be the same as the time when the data voltage (Vdata_R) is supplied to the capacitor (Cstg) via the first transistor (T1), but this is not limited.
  • the third transistor T3 may be connected between the first node n1, the high potential voltage line VDDL, and the second node n2.
  • the third transistor T3 may include a gate terminal connected to the first node n1, a source terminal connected to the high potential voltage line VDDL, and a drain terminal connected to the second node n2.
  • the capacitor Cstg may be connected between the first node n1 and the second node n2.
  • the first node n1 may be connected to the first node n1 of the capacitor Cstg
  • the second node n2 may be connected to the second node n2 of the capacitor Cstg.
  • the low-potential voltage line may be connected to the second assembly wiring 322.
  • the high potential voltage line (VDDL) may be called a first power line, and the low potential voltage line (VSSL) may be called a second power line.
  • the sub-pixel circuit 230 may include a fourth transistor T4.
  • the fourth transistor T4 may be an N-type transistor, but this is not limited.
  • the fourth transistor T4 may control the supply of driving current of the sub-pixel circuit 230 to the semiconductor light emitting device 150-1.
  • the fourth transistor T4 may control the alternating current signal (ACS) or direct current signal (DCS) supplied from the signal supply unit 400 to not flow back into the sub-pixel circuit 230 .
  • ACS alternating current signal
  • DCS direct current signal
  • the fourth transistor T4 may be connected between the fourth signal line 234, the second node n2, and the third node n3.
  • the fourth transistor T4 may include a gate terminal connected to the fourth signal line 234, a source terminal connected to the second node n2, and a drain terminal connected to the third node n3.
  • the fourth transistor T4 may be turned on/off by the protection control signal Vsw.
  • the fourth transistor T4 may be turned on by the high-level protection control signal Vsw, and the fourth transistor T4 may be turned off by the low-level protection control signal Vsw.
  • the sub-pixel circuit 230 may not be connected to the first assembly wiring 321.
  • the fourth transistor T4 is connected to the low-level protection control signal Vsw. may be turned off.
  • the alternating current signal (ACS) output from the signal supply unit 400 connected to the first assembly wiring 321 is supplied to the first assembly wiring 321 and the second assembly wiring 322, the fourth transistor T4 ) is turned off, the corresponding alternating current signal (ACS) does not flow back to the sub-pixel circuit 230 and can be supplied only to the first assembly wiring 321 and the second assembly wiring 322.
  • the size of the DEP force is small and the semiconductor light emitting device 150-1 ) can solve the problem of reduced assembly rate.
  • the AC signal ACS is blocked by the fourth transistor T4 and does not flow into the sub-pixel circuit 230, it may affect the sub-pixel circuit 230 or affect the circuit included in the sub-pixel circuit 230. You can avoid damaging them.
  • a driving current is generated in the sub-pixel circuit 230 and controlled by the high-level protection control signal Vsw. 4
  • the transistor T4 is turned on, so that driving current can flow to the semiconductor light emitting device 150-1 via the fourth transistor T4 and the first assembly wiring 321. Accordingly, the semiconductor light emitting device 150-1 may emit light by the driving current.
  • the light emission of the semiconductor light emitting device 150-1 is not affected by the alternating current signal (ACS) or direct current signal (DCS) output from the signal supply unit 400. Image quality can be improved and reliability can be improved.
  • ACS alternating current signal
  • DCS direct current signal
  • the fourth transistor T4 may be turned off by the low-level protection control signal Vsw.
  • the direct current signal (DCS) output from the signal supply unit 400 is connected to the first assembly line 321 and the second assembly line 321 of each of the plurality of sub-pixels (PX1, PX2, and PX3) included in the display area (DA in FIG. 7). It may be supplied to the semiconductor light emitting device 150-1 via the assembly wiring 322.
  • an aging request by a customer can be made through a remote control device such as a remote control controller.
  • an aging operation button may be installed in hardware on some areas of the display device 300 according to an embodiment, or an item, that is, an icon, that can execute the aging operation button may be displayed on the screen of the display.
  • an aging request may be transmitted to the control unit or timing controller by clicking on an icon displayed on the screen of the display using a remote control controller.
  • the control unit or timing controller generates an aging control signal in response to the aging request, and according to this aging control signal, a direct current signal (DCS) is transmitted from the signal supply unit 400 to each of the plurality of sub-pixels (PX1, PX2, and PX3). It may be transmitted to the light emitting device 150-1.
  • DCS direct current signal
  • the fourth transistor T4 is turned off, so the DC voltage
  • the DC voltage prevents damage to electronic elements such as transistors of the sub-pixel circuit 230 by preventing reverse flow to the sub-pixel circuit 230, and blocks the loss of the direct current signal (DCS) to connect a plurality of sub-pixels (PX1, PX2, PX3). Aging may be possible without being hindered by reducing the luminance variation between livers.
  • the sub-pixels (PX1, PX2, and PX3) according to the first embodiment may include the switching unit 440 of the signal supply unit 400.
  • the switching unit 440 may be included in the sub-pixels (PX1, PX2, and PX3).
  • the switching unit 440 may be included in the sub-pixel circuit 230 instead of the signal supply unit 400. Since the structure of the switching unit 440 has been described previously, detailed description is omitted.
  • Figure 11 is a signal waveform diagram for operation of the first sub-pixel.
  • embodiments may be operated at a variety of different points in time.
  • a corresponding semiconductor light emitting device 150-1 may be assembled to each of the plurality of sub-pixels PX1, PX2, and PX3 on the backplane.
  • the backplane is a general term for a substrate equipped with various electronic circuits or electronic components, but on which the semiconductor light emitting device 150-1 is not yet mounted.
  • the sub-pixel circuit 230 is not operated, and a DEP force is formed on the first assembly wiring 321 and the second assembly wiring 322 by the alternating current signal (ACS) from the signal supply unit 400. , By this DEP forced, the semiconductor light emitting device (150-1) can be assembled to the corresponding sub-pixel (PX1, PX2, PX3).
  • the sub-pixel circuit 230 is not operated except when the fourth transistor T4 is turned off, and the direct current signal DCS from the signal supply unit 400 is applied to the display area DA.
  • the semiconductor light emitting device 150-1 which is in an unstable state, may be changed to a stable state in the assembly hole 340H1. Additionally, the luminance difference between the plurality of sub-pixels (PX1, PX2, and PX3) may be reduced or eliminated through the aging process.
  • a driving current is generated in the sub-pixel circuit 230, and the semiconductor light emitting device 150-1 can emit light by this driving current.
  • no signal may be supplied from the signal supply unit 400 to the sub-pixels (PX1, PX2, and PX3). By checking whether the semiconductor light emitting device 150-1 is turned on, the lighting rate, lighting defect rate, yield, etc. can be obtained.
  • an aging process may be performed to solve this problem.
  • an aging activation command can be directly transmitted to the control unit or timing controller using a remote controller.
  • an item that can be clicked by a remote control controller may be displayed on the screen of the display.
  • the item may include an aging activation command.
  • an aging activation command may be transmitted to the control unit or timing controller.
  • Figure 12 shows the operation of the first sub-pixel during self-assembly.
  • a backplane may be provided for self-assembly.
  • the backplane generally refers to a substrate on which various electronic circuits or electronic components are provided, but on which the semiconductor light emitting device 150-1 is not yet mounted.
  • the semiconductor semiconductor light emitting device 150-1, the second insulating layer 360, the first electrode wire 371, and the second electrode wire 372 are excluded, it can be referred to as a backplane. That is, the backplane may mean that the first assembled wiring 321, the second assembled wiring 322, the first insulating layer 330, and the partition wall 340 are disposed on the substrate 310.
  • the signal supply unit 400 may be connected to the first assembly wiring 321 and the second assembly wiring 322.
  • a part of the signal supply unit 400, that is, the switching unit 440 may be disposed in the sub-pixels PX1, PX2, and PX3, but this is not limited.
  • the fifth transistor T5 and sixth transistor T6 of the switching unit 440 of the signal supply unit 400 are turned on by a predetermined control signal.
  • the alternating current signal (ACS) selected by the signal selection unit 430 is transmitted to the first assembly wiring 321 and the second assembly wiring 322 through the fifth signal line 234 and the sixth signal line 236.
  • DEP force may be formed in the assembly hole 340H1 on the first assembly wiring 321 and the second assembly wiring 322 by the alternating current signal (ACS), the dielectric constant of the first insulating layer 330, fluid, etc. Accordingly, as shown in FIG.
  • the semiconductor light-emitting device flowing in the fluid passes over the assembly hole 340H1 of the sub-pixels (PX1, PX2, and PX3), and the corresponding semiconductor light-emitting device 150-1 is assembled. It can be assembled in the assembly hole (340H1) by the DEP force formed in the hole (340H1). That is, the semiconductor light emitting device 150-1 may be pulled by DEP force and inserted into the assembly hole 340H1. The semiconductor light emitting device 150-1 can be continuously fixed by DEP force even within the assembly hole 340H1.
  • the sub-pixel circuit 230 of the sub-pixels (PX1, PX2, and PX3) defined on the backplane may not be connected to the first assembly wiring 321.
  • the sub-pixel circuit 230 may be connected to the first assembly line 321, and the fourth transistor T4 may be turned off by the high-level protection control signal Vsw.
  • the AC signal ACS is supplied from the signal supply unit 400 to the first assembly wiring 321 and the second assembly wiring 322, the AC signal ACS is blocked by the fourth transistor T4. Damage to the electronic circuit or electronic components of the sub-pixel circuit 230 can be prevented.
  • 15 and 16 show the light-emitting operation of the semiconductor light-emitting device of the first sub-pixel.
  • the light-emitting operation may be repeatedly operated with one frame period including the first section and the second section.
  • the semiconductor light emitting device 150-1 of the first sub-pixel PX1 may emit light for each frame that is repeated, such as 1 frame or 2 frames.
  • the sub-pixels (PX1, PX2, PX3) or the sub-pixel circuit 230 of the sub-pixels (PX1, PX2, PX3) may be initialized.
  • the semiconductor light emitting device 150-1 may emit light based on a driving current proportional to the square of the data voltage Vdata_R by compensating for the threshold voltage of the third transistor T3.
  • the threshold compensation voltage (Vth_Com in FIG. 11) for compensating the threshold voltage of the third transistor T3 is charged to the capacitor Cstg and the threshold voltage charged in the capacitor Cstg. It can be divided into a 2-2 section in which the semiconductor light emitting device 150-1 emits light based on a driving current proportional to the square of the data voltage Vdata_R by compensating for the threshold voltage of the third transistor T3.
  • the first transistor (T1) and the second transistor (T2) are turned on by the gate signal in the high state during the first section, and the capacitor (Cstg) is supplied with a refresh voltage (Vrefresh1). , can be charged to be discharged with Vrefresh2). That is, the refresh voltage (Vrefresh2) included in the data voltage (Vdata) is supplied to the first node (n1) via the first transistor (T1), and the refresh voltage (Vrefresh1) included in the reference voltage (Vref) is supplied to the first node (n1). 2 It may be supplied to the second node (n2) via the transistor (T2).
  • the capacitor Cstg connected between the first node n1 and the second node n2 may be discharged to the refresh voltages Vrefresh1 and Vrefresh2. That is, the voltage remaining in the capacitor Cstg due to the operation of the previous frame may be discharged into the refresh voltages Vrefresh1 and Vrefresh2.
  • the capacitor Cstg of the sub-pixel circuit 230 of each of the plurality of sub-pixels (PX1, PX2, and PX3) included in the display area (DA) shown in FIG. 7 may be discharged to the same refresh voltage (Vrefresh1, Vrefresh2).
  • Vrefresh1, Vrefresh2 the refresh voltages
  • the first transistor (T1) and the second transistor (T2) are turned on by the gate signal in the high state during the second period, and the data voltage (Vdata_R) is applied to the first transistor. It may be supplied to the first node (n1) via (T1), and the threshold compensation voltage (Vth_com) may be supplied to the second node (n2) via the second transistor (T2).
  • Figure 17 shows the aging operation of the semiconductor light emitting device of the first sub-pixel.
  • aging may be performed during inspection before product launch or when image quality deteriorates due to long-term display by customers.
  • each of the fifth transistor T5 and the sixth transistor T6 of the switching unit 440 of the signal supply unit 400 is turned on, and the direct current signal DCS is transmitted to the first assembly wiring 321. ) and can be supplied to the semiconductor light emitting device 150-1 through the second assembly wiring 322.
  • the direct current signal (DCS) may be supplied not only to the first sub-pixel (PX1) but also to the sub-pixels (PX1, PX2, and PX3) included in the display area (DA) shown in FIG. 7.
  • each of the first transistor T1, the second transistor T2, the third transistor T3, and the fourth transistor T4 may be turned off.
  • the fourth transistor T4 when the fourth transistor T4 is turned off, the first assembly wiring 321 is connected via the fifth transistor T5 and the sixth transistor T6 of the switching unit 440.
  • the direct current signal (DCS) supplied to the second assembly wiring 322 is blocked by the fourth transistor T4 and does not flow into the sub-pixel circuit 230, thereby preventing the electronic circuit or electronic circuit of the sub-pixel circuit 230 from flowing into the sub-pixel circuit 230. Damage to parts can be prevented.
  • an aging activation command may be input to the input interface (500 in FIG. 7) through a remote control device.
  • the fifth transistor (T5) and sixth transistor (T6) of the switching unit 440 are turned on in response to the aging activation command, respectively, so that the direct current signal (DCS) is transmitted to the sub-pixels (PX1, PX2). , PX3).
  • FIG. 17 shows that the direct current signal (DCS) is supplied to the first sub-pixel (PX1)
  • the direct current signal (DCS) is supplied to the plurality of sub-pixels (PX1, PX2) of the display area (DA) shown in FIG. 7.
  • PX3 can be supplied to each.
  • a direct current signal (DCS) is supplied to the semiconductor light emitting device 150-1 of each of the plurality of sub-pixels (PX1, PX2, PX3) and aged for a predetermined time, thereby increasing the luminance of each of the plurality of sub-pixels (PX1, PX2, PX3).
  • Image quality can be improved by minimizing or eliminating deviations. Therefore, whenever the user determines that the image quality is poor during display correction, he or she can correct the display with improved image quality through aging using a remote control device.
  • the switching unit 440 of the signal supply unit 400 is located in the first sub-pixel PX1.
  • the switching unit 440 of the signal supply unit 400 may be provided in the non-display area NDA.
  • the switching unit 440 is composed of a fifth transistor (T5) and a sixth transistor (T6).
  • the fifth transistor (T5) and the sixth transistor (T6) are used in the first sub-pixel (PX1) as well as in FIG. 7. If provided in each of the plurality of sub-pixels (PX1, PX2, and PX3) in the shown display area (DA), it may be a significant limitation in reducing the size of the sub-pixels (PX1, PX2, and PX3).
  • the switching unit 440 of the signal supply unit 400 may be provided in the non-display area NDA.
  • the non-display area NDA may be defined on the bottom of the substrate rather than the top of the substrate, or may be defined on another member separate from the substrate.
  • the AC signal generation unit 410, the DC signal generation unit 420, and the signal selection unit 430 of the signal supply unit 400 may be provided in the non-display area NDA.
  • the switching unit 440 may be located adjacent to the signal selection unit 430, but this is not limited.
  • the AC signal generation unit 410, the DC signal generation unit 420, and the signal selection unit 430 of the signal supply unit 400, as well as the switching unit 440 are located on the right side of the display area DA shown in FIG. 7. It may be provided in the non-display area (NDA) of the screen, but this is not limited.
  • the switching unit 440 may include a fifth transistor (T5) and a sixth transistor (T6).
  • the fifth transistor T5 and the sixth transistor T6 may be connected to the signal selection unit.
  • the switching unit 440 provided in the non-display area NDA may be connected to each of the plurality of sub-pixels PX1, PX2, and PX3 included in the display area DA.
  • the direct current signal (DCS) output through the switching unit 440 during self-assembly or aging is supplied to each of the plurality of sub-pixels (PX1, PX2, and PX3) included in the display area (DA), thereby
  • the semiconductor light-emitting device 150-1 is assembled into a plurality of sub-pixels (PX1, PX2, PX3), or the semiconductor light-emitting device 150-1 of each of the plurality of sub-pixels (PX1, PX2, PX3) is aged to improve image quality. It can be improved.
  • the fifth transistor (T5) and the sixth transistor (T6) may be formed by the same semiconductor process as the first transistor (T1), the second transistor (T2), the third transistor (T3), and the fourth transistor (T4). However, there is no limitation to this.
  • the switching unit 440 is provided in the non-display area (NDA) rather than the plurality of sub-pixels (PX1, PX2, and PX3) included in the display area (DA), the size of the sub-pixels can be reduced to achieve high resolution. You can.
  • the display device described above may be a display panel. That is, in the embodiment, the display device and the display panel may be understood to have the same meaning.
  • a display device in a practical sense may include a display panel and a controller (or processor) capable of controlling the display panel to display an image.
  • Embodiments may be adopted in the field of displays that display images or information. Embodiments may be adopted in the field of displays that display images or information using semiconductor light-emitting devices.
  • the semiconductor light-emitting device may be a micro-level semiconductor light-emitting device or a nano-level semiconductor light-emitting device.
  • embodiments include TVs, Shiny, mobile terminals such as mobile phones and smart phones, displays for computers such as laptops and desktops, head-up displays (HUDs) for automobiles, backlight units for displays, VR, and AR.
  • HUDs head-up displays
  • MR mixed reality
  • light sources etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 장치는 복수의 화소를 포함한다. 복수의 화소는 각각 복수의 서브 화소를 포함하는 기판과, 복수의 서브 화소 각각에 제1 조립 배선 및 제2 조립 배선과, 제1 조립 배선 및 제2 조립 배선 상에 조립 홀을 갖는 격벽과, 조립 홀에 반도체 발광 소자와, 제1 조립 배선 및 제2 조립 배선에 연결되어, 교류 신호 및 직류 신호를 선택적으로 공급하는 신호 공급부를 포함한다.

Description

디스플레이 장치
실시예는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광 소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
하지만, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광 소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.
한편, 화소는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소로 구분되어, 이들 각 서브 화소에서 제공된 광을 이용하여 컬러 영상을 구현한다.
디스플레이 장치를 구현하기 위해서는 이와 같이 복수의 화소 각각에 포함된 복수의 서브 화소를 각각 선택적으로 제어하여야 하므로, 이러한 선택적인 제어를 위해 각 서브 화소에 발광 다이오드뿐만 아니라 다양한 트랜지스터가 구비된다.
최근 들어, 보다 향상된 화질을 구현하기 위해 발광 다이오드의 정밀한 제어가 요구되고, 이러한 요구에 부응하기 위해 더욱 더 많은 트랜지스터들이 각 서브 화소에 구비될 수 있다. 트랜지스터가 증가되는 경우, 트랜지스터에 대한 설계 복잡도가 증가되어 수율이 줄어들고 제조 비용이 증가되는 문제가 있다.
최근 들어, 선명한 화질을 위해 고해상도가 요구되고, 이러한 요구에 부응하기 위해 화소의 사이즈가 줄어드므로, 각 서브 화소의 사이즈 또한 줄어든다. 하지만, 각 서브 화소의 사이즈는 줄어드는데 반해, 각 서브 화소에 추가되는 트랜지스터의 개수는 증가되고 있다. 이러한 문제를 해소하기 위해서는 서브 화소 내에서 비발광 영역의 사이즈가 증가되어야 하므로, 이에 반비례하여 발광 영역의 사이즈는 줄어든다. 발광 영역의 사이즈가 줄어들면 개구율 감소로 인해 화질 특성, 즉 시인성이 저하되는 문제가 있다. 발광 영역의 사이즈가 줄어들면, 각 서브 화소에서 제공되는 광의 휘도가 저하되는 문제가 있다. 따라서, 발광 다이오드를 정밀하게 제어하면서도 트랜지스터의 개수를 증가시키지 않도록 하는 방안이 절실히 요구된다.
한편, 종래의 디스플레이 장치에서 각 서브 화소에 구비되는 트랜지스터들은 LTPS 기반 트랜지스터로 제조된다. 하지만, LTPS 기반 트랜지스터는 레이저를 이용한 결정화 공정이 필수적으로 요구되는데, 이러한 결정화 공정시 레이저의 불안정한 출력으로 인해 각 서브 화소의 트랜지스터의 문적 전압이 서로 상이하다. 문턱 전압은 발광 다이오드를 구동하는 구동 전류와 관련되므로, 문턱 전압이 상이한 경우 발광 다이오드의 구동 전류가 각 서브 화소마다 상이하다. 예컨대, 각 화소 서브에서 255 계조를 나타내는 광을 생성하기 위해 255 계조에 상응하는 데이터 전압이 각 서브 화소로 제공될 수 있다. 이러한 경우, 각 서브 화소마다 상이한 트랜지스터의 문적 전압으로 인해 각 서브 화소의 구동 전류가 상이하므로, 각 서브 화소마다 255 계조나 그 이하의 계조를 나타내는 광이 생성되므로, 각 서브 화소마다 휘도가 불균일한 문제가 있다.
한편, 자가 조립시에 반도체 발광 소자를 조립하기 위한 회로와 반도체 발광 소자의 발광을 위한 회로가 구비되어, 회로 구조가 매우 복잡한 문제가 있다.
디스플레이 장치의 제품 출하 전에 각 서브 화소 간의 휘도 불균일을 해소하기 위한 에이징(aging)이 수행되지 않아, 제품 출하 후의 화질 저하가 발생되는 문제가 있다.
아울러, 디스플레이 장치의 제품 출하 후에 장시간 영상이 디스플레이는 경우, 자연적으로 각 서브 화소 간의 휘도 불균일이 발생되지만, 아직까지 이에 대한 회로 구조가 제시되지 않고 있다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 자가 조립이 가능한 회로 구조를 갖는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 에이징이 가능한 회로 구조를 갖는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 휘도 불균일을 방지할 수 있는 회로 구조를 갖는 디스플레이 장치를 제공하는 것이다.
아울러, 실시예의 또 다른 목적은 고해상도를 구현하기 위해 서브 화소 당 트랜지스터의 개수를 줄인 회로 구조를 갖는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는, 복수의 화소를 포함하고, 상기 복수의 화소는 각각 복수의 서브 화소를 포함하는 기판; 상기 복수의 서브 화소 각각에 제1 조립 배선 및 제2 조립 배선; 상기 제1 조립 배선 및 상기 제2 조립 배선 상에 조립 홀을 갖는 격벽; 상기 조립 홀에 반도체 발광 소자; 및 상기 제1 조립 배선 및 상기 제2 조립 배선에 연결되어, 교류 신호 및 직류 신호를 선택적으로 공급하는 신호 공급부;를 포함한다.
상기 반도체 발광 소자의 자가 조립시, 상기 신호 공급부는 상기 교류 신호를 상기 제1 조립 배선과 상기 제2 조립 배선에 공급할 수 있다.
상기 복수의 서브 화소 각각에 서브 화소 회로;를 포함하고,상기 서브 화소 회로는 상기 제1 조립 배선 및 상기 제2 조립 배선 중 하나의 조립 배선에 연결되고, 상기 제1 조립 배선은 상기 반도체 발광 소자의 제1 측에 연결되며, 상기 제2 조립 배선은 상기 반도체 발광 소자의 제2 측에 연결될 수 있다.
상기 반도체 발광 소자의 발광시, 상기 서브 화소 회로는 구동 전류를 상기 제1 조립 배선 및 상기 제2 조립 배선 중 하나의 조립 배선에 공급할 수 있다.
상기 서브 화소 회로는, 제1 신호 라인, 제2 신호 라인 및 제1 노드 사이에 제1 트랜지스터; 상기 제1 신호 라인, 제3 신호 라인 및 제2 노드 사이에 제2 트랜지스터; 상기 제1 노드, 전원 라인 및 상기 제2 노드 사이에 제3 트랜지스터; 및 상기 제1 노드와 상기 제2 노드 사이에 커패시터;를 포함할 수 있다.
상기 서브 화소 회로는, 제4 신호 라인, 상기 제2 노드 및 제3 노드 사이에 제4 트랜지스터;를 포함할 수 있다.
상기 반도체 발광 소자의 에이징시, 상기 제4 트랜지스터는 턴오프되고, 상기 신호 공급부는 상기 직류 신호를 상기 제1 조립 배선과 상기 제2 조립 배선에 공급할 수 있다.
상기 신호 공급부는, 상기 교류 신호를 생성하는 교류 신호 생성부; 상기 직류 신호를 생성하는 직류 신호 생성부; 상기 교류 신호 및 상기 직류 신호를 선택적으로 출력하는 신호 선택부; 및 상기 신호 선택부의 출력 신호의 공급을 제어하는 스위칭부;를 포함할 수 있다.
상기 스위칭부는, 상기 제1 조립 배선으로의 상기 출력 신호의 제1 전압의 공급을 스위칭하는 제5 트랜지스터; 및 상기 제2 조립 배선으로의 상기 출력 신호의 제2 전압의 공급을 스위칭하는 제6 트랜지스터;를 포함할 수 있다.
상기 반도체 발광 소자의 자가 조립시, 상기 신호 선택부에 의해 선택된 상기 교류 신호를 공급하기 위해 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 턴온될 수 있다.
상기 반도체 발광 소자의 에이징시, 상기 선택부에 의해 선택된 상기 직류 신호를 공급하기 위해 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 턴온될 수 있다.
상기 반도체 발광 소자의 발광시, 상기 선택부에 의해 선택된 상기 교류 신호 또는 상기 직류 신호의 공급을 차단하기 위해 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 턴오프될 수 있다.
상기 교류 신호 생성부, 상기 직류 신호 생성부 및 상기 신호 선택부는 비표시 영역 상에 구비될 수 있다.
상기 스위칭부는 비표시 영역 상에 구비될 수 있다.
상기 스위칭부는 상기 복수의 서브 화소 각각에 구비될 수 있다.
상기 디스플레이 장치는, 입력 인터페이스를 포함하고, 상기 신호 공급부는, 상기 입력 인터페이스를 통한 에이징 신호에 응답하여, 상기 직류 신호를 상기 반도체 발광 소자로 공급할 수 있다.
도 7에 도시한 바와 같이, 교류 신호(ACS) 및 직류 신호(DCS)를 선택적으로 공급하는 신호 공급부(400)가 구비될 수 있다.
도 9 및 도 10에 도시한 바와 같이, 복수의 서브 화소(PX1, PX2, PX3) 각각은 서브 화소 회로(230)와 반도체 발광 소자(150-1)을 포함할 수 있다. 반도체 발광 소자(150-1)는 제1 조립 배선(321) 및 제2 조립 배선(322)에 연결될 수 있다.
서브 화소 회로(230)는 제1 조립 배선(321) 또는 제2 조립 배선(322)에 연결될 수 있다. 서브 화소 회로는 구동 전류를 생성하여 반도체 발광 소자(150-1)로 공급하여, 반도체 발광 소자(150-1)가 발광될 수 있다.
신호 공급부(300)는 제1 조립 배선(321) 및 제2 조립 배선(322)에 연결되고, 교류 신호(ACS) 또는 직류 신호(DCS)를 제1 조립 배선(321) 및 제2 조립 배선(322)로 공급할 수 있다.
일 예로서, 교류 신호(ACS)가 제1 조립 배선(321) 및 제2 조립 배선(322)로 공급되어, 조립 홀(340H1)에 DEP force가 형성되고, 이 DEP force에 의해 반도체 발광 소자(150-1)이 조립 홀(340H1)에 조립될 수 있다.
예컨대, 직류 신호(DCS)가 복수의 서브 화소(PX1, PX2, PX3) 각각의 제1 조립 배선(321) 및 제2 조립 배선(322)를 경유하여 반도체 발광 소자(150-1)에 공급되어 반도체 발광 소자(150-1)가 에이징됨으로써, 화질이 향상될 수 있다.
상술한 바와 같이, 자가 조립이나 에이징을 위해 신호 공급부(400)으로부터 제1 조립 배선(321) 및 제2 조립 배선(322)로 교류 신호(ACS)나 직류 신호(DCS)가 공급될 때, 서브 화소 회로(230)의 제4 트랜지스터(T4)가 턴오프됨으로써, 제1 조립 배선(321) 및 제2 조립 배선(322)로 공급된 교류 신호(ACS)나 직류 신호(DCS)가 서브 화소 회로(230)로 유입되지 않음으로써, 서브 화소 회로(230)의 전자 회로나전자 부품의 손상이 방지될 수 있다.
실시예는 트랜지스터의 개수를 최소화하여 고해상도를 구현할 수 있다.
실시예는 에이징을 통해 화질을 향상시킬 수 있다.
실시예는 자가 조립이나 에이징을 위한 신호의 공급을 동일 회로 소스, 즉 신호 공급부(400)에서 수행함으로써, 회로 구조를 단순화할 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 3는 도 2의 화소의 일 예를 보여주는 회로도이다.
도 4은 도 1의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 5은 도 4의 A2 영역의 확대도이다.
도 6는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 7은 실시예에 따른 디스플레이 장치를 도시한 회로도이다.
도 8은 실시예의 신호 공급부를 도시한 블록도이다.
도 9는 제1 서브 화소와 신호 공급부의 연결 관계를 도시한다.
도 10은 제1 실시예에 따른 제1 서브 화소를 도시한 회로도이다.
도 11은 제1 서브 화소의 동작을 위한 신호 파형도이다.
도 12는 자가 조립시 제1 서브 화소의 동작 모습을 도시한다.
도 13은 자가 조립시 제1 서브 화소에서 DEP force가 형성된 모습을 도시한다.
도 14는 자가 조립시 반도체 발광 소자가 제1 서브 화소에 조립된 모습을 도시한다.
도 15 및 도 16은 제1 서브 화소의 반도체 발광 소자의 발광 동작을 도시한다.
도 17은 제1 서브 화소의 반도체 발광 소자의 에이징 동작을 도시한다.
도 18은 제1 서브 화소의 반도체 발광 소자의 에이징 동작시 제4 트랜지스터가 턴온프된 모습을 도시한다.
도 19는 제2 실시예에 따른 제1 서브 화소를 도시한 회로도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰이나 스마트 폰(smart phone)과 같은 이동 단말기, 노트북이나 데스크탑과 같은 컴퓨터용 디스플레이, 자동차용 HUD(head-Up Display), 디스플레이용 백라이트 유닛, VR, AR 또는 MR(mixed Reality)용 디스플레이, 광원 소스 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 1을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3는 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인(VDDL), 저전위 전압(VSS)이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 3와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 제어 신호(CS)를 입력 받는다. 데이터 구동부(21)는 제어 신호(CS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 제어 신호(CS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 4을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 반도체 발광 소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 반도체 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 반도체 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 반도체 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 반도체 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
도 5은 도 4의 A2 영역의 확대도이다.
도 5을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 반도체 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 반도체 발광 소자(150)를 조립하기 위해 유전영동 힘(DEP force)을 생성하기 위해 구비될 수 있다. 예컨대, 반도체 발광 소자(150)는 수평형 반도체 발광 소자, 플립칩형 반도체 발광 소자 및 수직형 반도체 발광 소자 중 하나일 수 있다.
반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 반도체 발광 소자(150), 녹색 반도체 발광 소자(150G) 및 청색 반도체 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다. 기판(200)은 디스플레이 패널에서의 지지 기판으로 기능할 수 있으며, 발광 소자의 자가 조립시 조립용 기판으로 기능할 수도 있다.
기판(200)은 도 2 및 도 3에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다. 백플레인은 회로 기판, 구동 기판, 지지 기판 절연 기판, 보호 기판 등으로 불릴 수 있다.
절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(206)은 반도체 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 반도체 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다. 조립 홀(203)은 홀로 불릴 수도 있다.
조립 홀(203)은 홀, 홈, 그루브, 리세스, 포켓 등으로 불릴 수 있다.
조립 홀(203)은 반도체 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자 각각은 상이한 형상을 가지며, 이들 반도체 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(203)은 적색 반도체 발광 소자가 조립되기 위한 제1 조립 홀, 녹색 반도체 발광 소자가 조립되기 위한 제2 조립 홀 및 청색 반도체 발광 소자가 조립되기 위한 제3 조립 홀을 포함할 수 있다. 예컨대, 적색 반도체 발광 소자는 원형을 가지고, 녹색 반도체 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 반도체 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 반도체 발광 소자의 타원형의 제2 장축은 녹색 반도체 발광 소자의 타원형의 제2 장축보다 크고, 청색 반도체 발광 소자의 타원형의 제2 단축은 녹색 반도체 발광 소자의 타원형의 제1 단축보다 작을 수 있다.
한편, 반도체 발광 소자(150)를 기판(200) 상에 장착하는 방식은 예컨대, 자가 조립 방식(도 6)과 전사 방식 등이 있을 수 있다.
도 6은 실시예에 따른 발광 소자가 자가조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 6을 바탕으로 실시예에 따른 반도체 발광 소자를 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 설명하기로 한다.
이후 설명되는 조립 기판(200)은 발광 소자의 조립 후에 디스플레이 장치에서 패널 기판(200a)의 기능도 할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
도 6을 참조하면, 반도체 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있으며, 조립 장치(1100)로부터 발생하는 자기장에 의해 반도체 발광 소자(150)는 조립 기판(200)으로 이동할 수 있다. 이때 조립 기판(200)의 조립 홀(207H)에 인접한 발광 소자(150)는 조립 배선들의 전기장에 의한 DEP force에 의해 조립 홀(207H)에 조립될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
반도체 발광 소자(150)가 챔버(1300)에 투입된 후, 조립 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
반도체 발광 소자(150)는 도시된 바와 같이 수직형 반도체 발광 소자로 구현될 수 있으나 이에 한정되지 않고 수평형 발광 소자가 채용될 수 있다.
반도체 발광 소자(150)는 자성체를 갖는 자성층(미도시)을 포함할 수 있다. 자성층은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있다. 유체 내로 투입된 반도체 발광 소자(150)는 자성층을 포함하므로, 조립 장치(1100)로부터 발생하는 자기장에 의해 조립 기판(200)로 이동할 수 있다. 자성층은 발광 소자의 상측 또는 하측 또는 양측에 모두 배치될 수 있다.
반도체 발광 소자(150)는 상면 및 측면을 둘러싸는 패시베이션층(156)을 포함할 수 있다. 패시베이션층(156)은 실리카, 알루미나 등의 무기물 절연체를 PECVD, LPCVD, 스퍼터링 증착법 등을 통해 형성될 수 있다. 또한 패시베이션층(156)은 포토레지스트, 고분자 물질과 같은 유기물을 스핀 코팅하는 방법을 통해 형성될 수 있다.
반도체 발광 소자(150)는 제1 도전형 반도체층(152a), 제2 도전형 반도체층(152c) 및 그 사이에 배치되는 활성층(152b)을 포함할 수 있다. 제1 도전형 반도체층(152a)은 n형 반도체층일 수 있고, 제2 도전형 반도체층(152c)은 p형 반도체층일 수 있으나 이에 한정되는 것은 아니다. 제1 도전형 반도체층(152a), 제2 도전형 반도체층(152c) 및 그 사이에 배치되는 활성층(152b)는 발광부(152)를 구성할 수 있다. 발광부(152)는 발광층, 발광 영역 등으로 불릴 수 있다.
제1 전극(층)(154a)이 제1 도전형 반도체층(152a) 아래에 배치될 수 있고, 제2 전극(층)(154b)이 제2 도전형 반도체층(152c) 상에 배치될 수 있다. 이를 위해서는 제1 도전형 반도체층(152a) 또는 제2 도전형 반도체층(152c)의 일부 영역이 외부로 노출될 수 있다. 이에 따라 반도체 발광 소자(150)가 조립 기판(200)에 조립된 후에 디스플레이 장치의 제조 공정에서, 패시베이션층(156) 중 일부 영역이 식각될 수 있다.
제1 전극(154a)은 적어도 하나 이상의 층을 포함할 수 있다. 예컨대, 제1 전극(154a)은 오믹층, 반사층, 자성층, 전도층, 산화 방지층, 접착층 등을 포함할 수 있다. 오믹층은 Au, AuBe 등을 포함할 수 있다. 반사층은 Al, Ag 등을 포함할 수 있다. 자성층은 Ni, Co 등을 포함할 수 있다. 도전층은 Cu 등을 포함할 수 있다. 산화 방지층은 Mo 등을 포함할 수 있다. 접착층은 Cr, Ti 등을 포함할 수 있다.
제2 전극(154b)은 투명한 도전층을 포함할 수 있다. 예컨대, 제2 전극(154b)는 ITO, IZO 등을 포함할 수 있다.
조립 기판(200)은 조립될 반도체 발광 소자(150) 각각에 대응하는 한 쌍의 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202) 각각은 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 제1 조립 배선(201) 및 제2 조립 배선(202) 각각은 Cu, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며 이에 한정되는 않는다.
제1 조립 배선(201) 및 제2 조립 배선(202)은 교류 전압이 인가됨에 따라 전기장이 형성되고, 이 전기장에 의한 DEP force에 의해 조립 홀(207H)로 투입된 반도체 발광 소자(150)가 고정될 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202) 간의 간격은 반도체 발광 소자(150)의 폭 및 조립 홀(207H)의 폭보다 작을 수 있으며, 전기장을 이용한 반도체 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
제1 조립 배선(201) 및 제2 조립 배선(202) 상에는 절연층(215)이 형성되어, 제1 조립 배선(201) 및 제2 조립 배선(202)을 유체(1200)로부터 보호하고, 제1 조립 배선(201) 및 제2 조립 배선(202)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대 절연층(215)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(215)은, 반도체 발광 소자(150)의 조립 시 제1 조립 배선(201) 및 제2 조립 배선(202)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광 소자(150)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(215)의 상부에는 격벽(207)이 형성될 수 있다. 격벽(207)의 일부 영역은 제1 조립 배선(201) 및 제2 조립 배선(202)의 상부에 위치하고, 나머지 영역은 조립 기판(200)의 상부에 위치할 수 있다.
한편, 조립 기판(200)의 제조 시 절연층(215) 상부에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(150)들 각각이 조립 기판(200)에 결합 및 조립되는 조립 홀(207H)이 형성될 수 있다.
조립 기판(200)에는 반도체 발광 소자(150)들이 결합되는 조립 홀(207H)이 형성되고, 조립 홀(207H)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(207H)은 반도체 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(207H)은 대응하는 위치에 조립될 반도체 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(207H)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 6을 참조하면, 조립 기판(200)이 챔버에 배치된 후에 자기장을 가하는 조립 장치(1100)가 조립 기판(200)을 따라 이동할 수 있다. 조립 장치(1100)는 영구 자석이거나 전자석일 수 있다.
조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 조립 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 조립 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해 챔버(1300) 내의 반도체 발광 소자(150)는 조립 장치(1100) 및 조립 기판(200)을 향해 이동할 수 있다.
반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동 중 조립 배선(201, 202) 사이의 전기장에 의해 형성되는 DEP force에 의해 조립 홀(207H)로 진입하여 고정될 수 있다.
구체적으로 제1, 제2 조립 배선(201, 202)은 교류 전원에 의해 전기장을 형성하고, 이 전기장에 의해 DEP force이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 DEP force에 의해 조립 기판(200) 상의 조립 홀(207H)에 반도체 발광 소자(150)를 고정시킬 수 있다.
이때 조립 기판(200)의 조립 홀(207H) 상에 조립된 발광 소자(150)와 조립 배선(201, 202) 사이에 소정의 솔더층(미도시)이 형성되어 발광 소자(150)의 결합력을 향상시킬 수 있다.
또한 조립 후 조립 기판(200)의 조립 홀(207H)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들 각각이 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
이하, 도 7 내지 도 19를 참조하여 상술한 문제를 해결하기 위한 다양한 실시예를 설명한다. 이하에서 누락된 설명은 도1 내지 도 6 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다.
도 7은 실시예에 따른 디스플레이 장치를 도시한 회로도이다.
도 7을 참조하면, 실시예에 따른 디스플레이 장치(300)는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30), 전원 공급 회로(50) 및 신호 공급부(400)를 포함할 수 있다. 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)는 앞서 기술된 바 있어, 상세한 설명은 생략한다.
디스플레이 패널은 표시 영역(DA)을 포함할 수 있다. 디스플레이 패널은 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(DNA)은 표시 영역(DA)을 제외한 영역일 수 있다.
일 예로서, 표시 영역(DA)와 비표시 영역(NDA)은 동일 면상에 정의될 수 있다. 예컨대, 비표시 영역(DNA)은 표시 영역(DA)와 함께 동일 면 상에서 표시 영역(DA)을 둘러쌀 수 있지만, 이에 대해서는 한정하지 않는다.
다른 예로서, 도면에 도시되지 않았지만, 표시 영역(DA)와 비표시 영역(NDA)은 상이한 면 상에 정의될 수 있다. 예컨대, 표시 영역(DA)은 기판의 상면에 정의되고, 비표시 영역(NDA)은 기판의 하면에 정의될 수 있다. 예컨대, 비표시 영역(NDA)은 기판의 하면의 전체 영역 또는 일부 영역 상에 정의될 수도 있다.
한편, 도면에는 표시 영역(DA)과 비표시 영역(NDA)으로 구분되는 것으로 도시되고 있지만, 표시 영역(DA)과 비표시 영역(NDA)으로 구분되지 않을 수도 있다. 즉, 기판의 상면 상에 표시 영역(DA)만 존재하고, 비표시 영역(NDA)가 존재하지 않을 수 있다. 다시 말해, 기판의 상면의 전체 영역이 영상이 디스플레이되는 표시 영역(DA)으로서, 비표시 영역(NDA)인 베젤 영역이 존재하지 않을 수 있다.
표시 영역(DA)은 영상을 디스플레이하는 영역으로서, 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 각각 풀 컬러 영상을 디스플레이할 수 있다. 복수의 화소(PX)는 각각 복수의 서브 화소(PX1, PX2, PX3)를 포함할 수 있다. 예컨대, 복수의 화소(PX)는 각각 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다.
서브 화소(PX1, PX2, PX3)는 각각 스캔 구동부(30), 데이터 구동부(21), 전원 공급 회로(50) 및 신호 공급부(400)에 연결될 수 있다. 예컨대, 스캔 구동부는 스캔 라인들(S1 내지 Sn) 각각을 통해 스캔 신호들을 화소 라인 별로 서브 화소(PX1, PX2, PX3)에 공급할 수 있다. 화소 라인은 가로 방향(horizontal direction)에 따른 가상의 라인을 의미할 수 있다. 즉, 가로 방향을 따라 배열된 복수의 서브 화소들(PX1, PX2, PX3)이 하나의 화소 라인을 구성할 수 있다. 예컨대, 제1 스캔 신호가 제1 스캔 라인(S1)을 통해 제1 화소 라인 상의 복수의 서브 화소들(PX1, PX2, PX3)로 공급되고, 이어서, 제2 스캔 신호가 제2 스캔 라인(S2)을 통해 제2 화소 라인 상의 복수의 서브 화소들(PX1, PX2, PX3)로 공급될 수 있다. 이와 같은 방식으로 스캔 신호들이 순차적으로 나머지 화소 라인 상의 복수의 서브 화소들(PX1, PX2, PX3)로 공급될 수 있다.
예컨대, 데이터 구동부는 데이터 신호(또는 전압)을 서브 화소(PX1, PX2, PX3)에 공급할 수 있다. 예컨대, 전원 공급 회로는 고전위 전압(VDD)과 저전위 전압(VSS)을 서브 화소(PX1, PX2, PX3)에 공급할 수 있다. 예컨대, 신호 공급부(400)는 교류 신호(ACS) 또는 직류 신호(DCS)를 서브 화소(PX1, PX2, PX3)에 선택적으로 공급할 수 있다.
자가 조립시 신호 공급부(400)는 교류 신호(ACS)를 복수의 서브 화소(PX1, PX2, PX3) 각각의 제1 조립 배선 및 제2 조립 배선에 공급함으로써, 제1 조립 배선 및 제2 조립 배선 상에 DEP force가 형성될 수 있다. 이 DEP force에 의해 유체 내에 유동하는 반도체 발광 소자가 제1 조립 배선 및 제2 조립 배선 상에 조립될 수 있다.
에이징시 신호 공급부(400)는 직류 신호(DCS)를 복수의 서브 화소(PX1, PX2, PX3) 각각의 제1 조립 배선 및 제2 조립 배선에 공급함으로써, 복수의 서브 화소(PX1, PX2, PX3) 각각의 반도체 발광 소자가 에이징되어 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차가 감소되거나 제거되어 화질이 향상될 수 있다. 기준 전압(Vref)은 커패시터(도 10의 Cstg)에 저장될 수 있다.
발광시 신호 공급부(400)는 교류 신호(ACS) 및 직류 신호(DCS)를 복수의 서브 화소(PX1, PX2, PX3)로 공급하지 않음으로써, 복수의 서브 화소(PX1, PX2, PX3) 각각이 해당 교류 신호(ACS) 및 직류 신호(DCS)에 방해받지 않고 원하는 휘도와 컬러를 구현하여 풀 컬러 영상을 디스플레이할 수 있다.
실시예에 따른 디스플레이 장치(300)는 입력 인터페이스(500)를 포함할 수 있다.
입력 인터페이스(500)는 에이징 활성화 명령을 입력받을 수 있다. 실시예에 따른 디스플레이 장치(300)가 출하되어 사용자에 의해 장시간 영상이 디스플레되어, 화질이 저하되는 경우, 입력 인터페이스(500)를 통해 에이징 활성화 명령이 입력되면, 해당 에이징 활성화 명령에 응답하여 신호 공급부(400)로부터 직류 신호(DCS)가 서브 화소(PX1, PX2, PX3)로 공급될 수 있다. 따라서, 서브 화소(PX1, PX2, PX3)가 직류 신호(DCS)에 의해 에이징됨으로써, 화질이 향상될 수 있다. 여기서, 화질의 저하란 복수의 화소(PX) 간 또는 복수의 서브 화소(PX1, PX2, PX3) 간에 휘도 차이가 발생됨을 의미할 수 있다. 에이징이란 복수의 서브 화소(PX1, PX2, PX3)에 동일한 직류 신호(DCS)를 공급하여 줌으로써, 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차를 줄이거가 제거함을 의미할 수 있다.
입력 인터페이스(500)는 리모컨 컨트롤러와 같은 원격제어장치(미도시)와의 통신을 통해 소정의 에이징 활성화 명령을 제공받을 수 있다. 이러한 경우, 도시되지 않은 컨트롤러 또는 타이밍 제어부(22)는 해당 에이징 활성화 명령에 상응하는 제어 신호를 생성하여 제어 신호에 응답하여 직류 신호(DCS)를 서브 화소(PX1, PX2, PX3)로 공급하도록 신호 공급부(400)를 제어할 수 있다.
한편, 디스플레이의 화면 상에 포인터(미도시)가 디스플레이되고, 원격제어장치의 3D 공간 상의 움직임에 대응하여 디스플레이의 화면 상의 포인터가 이동 가능할 수 있다. 이러한 경우, 원격제어장치는 공간 리모콘 또는 3D 포인팅 장치로 불릴 수 있다. 따라서, 디스플레이의 화면 상에 에이징 활성화 명령에 상응하는 아이템(또는 아이콘)이 디스플레이될 때, 원격제어장치의 3D 공간 상의 움직임에 대응하여 포인터가 해당 아이템의 위치로 이동될 수 있다. 포인터가 해당 아이템의 위치로 이동된 상태에서 원격제어장치의 특정 버튼이 눌러지는 경우, 포인터에 의해 해당 아이템이 클릭되어 해당 에이징 활성화 명령에 따라 에이징 동작이 수행될 수 있다.
도 8은 실시예의 신호 공급부(400)를 도시한 블록도이다.
도 8을 참조하면, 신호 공급부(400)는 교류 신호 생성부(410), 직류 신호 생성부(420), 신호 선택부(430) 및 스위칭부(440)를 포함할 수 있다.
예컨대, 교류 신호 생성부(410), 직류 신호 생성부(420) 및 신호 선택부(430)는 비표시 영역(NDA) 상에 구비될 수 있다. 예컨대, 신호 선택부(430)는 도 10에 도시한 바와 같이 복수의 서브 화소(PX1, PX2, PX3) 각각에 구비되거나 도 19에 도시한 바와 같이 비표시 영역(NDA) 상에 구비될 수 있다. 비표시 영역(NDA) 상에 복수의 스위칭부(440)가 구비되거나 하나의 스위칭부(440)가 구비될 수 있다. 복수의 스위칭부(440)가 구비된 경우, 가로 방향을 따라 배열된 복수의 서브 화소(PX1, PX2, PX3)의 개수만큼 구비될 수 있지만, 이에 대해서는 한정하지 않는다. 하나의 스위칭부(440)가 구비된 경우, 하나의 스위칭부(440)의 2개의 신호 라인이 각각 복수의 서브 화소(PX1, PX2, PX3) 각각의 제1 조립 배선(321) 및 제2 조립 배선(322)에 연결될 수 있다.
교류 신호 생성부(410)는 교류 신호(ACS)를 생성할 수 있다. 교류 신호 생성부(410)는 전원 공급부(미도시)로부터 출력된 공급 전압을 바탕으로 교류 신호(ACS)를 생성할 수 있다. 나중에 설명하겠지만, 교류 신호(ACS)는 자가 조립 시 기판 상에 반도체 발광 소자를 조립하기 위해 DEP force를 형성하기 위해 사용될 수 있다.
직류 신호 생성부(420)는 직류 신호(DCS)를 생성할 수 있다. 직류 신호 생성부(420)는 전원 공급부로부터 출력된 공급 전압을 바탕으로 직류 신호(DCS)를 생성할 수 있다. 나중에 설명하겠지만, 직류 신호(DCS)는 복수의 서브 화소(PX1, PX2, PX3) 각각의 반도체 발광 소자에 공급하여 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차를 감소하거나 제거하기 위해 사용될 수 있다.
신호 선택부(430)는 교류 신호(ACS) 또는 직류 신호(DCS)를 선택적으로 출력할 수 있다. 신호 선택부(430)는 제어부(미도시)나 타이밍 컨트롤러에서 제공된 제어 신호에 따라 교류 신호(ACS) 또는 직류 신호(DCS)를 선택적으로 출력할 수 있다.
예컨대, 자가조립시 제어부나 타이밍 컨트롤러는 “01”을 갖는 제어 신호를 신호 선택부(430)로 공급하고, 신호 선택부(430)는 “01”을 갖는 제어 신호에 따라 교류 신호(ACS) 및 직류 신호(DCS) 중 교류 신호(ACS)를 선택하여 출력할 수 있다. 예컨대, 에이징시 제어부나 타이밍 컨트롤러는 “11”을 갖는 제어 신호를 신호 선택부(430)로 공급하고, 신호 선택부(430)는 “11”을 갖는 제어 신호에 따라 교류 신호(ACS) 및 직류 신호(DCS) 중 직류 신호(DCS)를 선택하여 출력할 수 있다.
예컨대, 발광시 신호 제어부나 타이밍 컨트롤러는 “”을 갖는 제어 신호를 신호 선택부(430)로 공급하고, 신호 선택부(430)는 “”을 갖는 제어 신호에 따라 교류 신호(ACS) 및 직류 신호(DCS) 모두를 출력하지 않을 수 있다. 또는 발광시 “”을 갖는 제어 신호가 교류 신호 생성부(410) 및 직류 신호 생성부(420)로 공급되어, 교류 신호 생성부(410)로부터의 교류 신호(ACS)의 출력 및 직류 신호 생성부(420)로부터의 직류 신호(DCS)의 출력을 차단할 수 있다.
스위칭부(440)는 신호 선택부(430)의 출력 신호의 공급을 제어할 수 있다. 스위칭부(440)는 신호 선택부(430)의 출력 신호를 공급할 수도 있고, 그 공급을 차단할 수도 있다. 스위칭부(440)는 제어부(미도시)나 타이밍 컨트롤러에서 제공된 제어 신호에 따라 신호 선택부(430)의 출력 신호의 공급을 제어할 수 있다.
예컨대, 자가 조립시 제어부나 타이밍 컨트롤러는 “01”을 갖는 제어 신호를 스위칭부(440)로 공급하고, 스위칭부(440)는 “01”을 갖는 제어 신호에 따라 신호 선택부(430)의 출력 신호, 즉 교류 신호(ACS)를 복수의 서브 화소(PX1, PX2, PX3) 각각에 공급할 수 있다. 이 교류 신호(ACS)에 의해 복수의 서브 화소(PX1, PX2, PX3) 각각에 DEP force가 형성되고, 이 DEP force에 의해 유체 내에 유동하는 반도체 발광 소자가 해당 서브 화소(PX1, PX2, PX3)에 조립될 수 있다.
예컨대, 에이징시 제어부나 타이밍 컨트롤러는 “11”을 갖는 제어 신호를 스위칭부(440)로 공급하고, 스위칭부(440)는 “11”을 갖는 제어 신호에 따라 신호 선택부(430)의 출력 신호, 즉 직류 신호(DCS)를 복수의 서브 화소(PX1, PX2, PX3) 각각에 공급할 수 있다. 이 직류 신호(DCS)에 의해 복수의 서브 화소(PX1, PX2, PX3) 각각의 반도체 발광 소자가 에이징되어, 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차가 감소하거나 제거되어 화질이 향상될 수 있다.
발광시 제어부나 타이밍 컨트롤러는 “”을 갖는 제어 신호를 스위칭부(440)로 공급하고, 스위칭부(440)는 “”을 갖는 제어 신호에 따라 신호 선택부(430)의 출력 신호의 공급을 차단할 수 있다. 이에 따라, 복수의 서브 화소(PX1, PX2, PX3) 각각의 반도체 발광 소자는 신호 선택부(430)의 출력 신호의 방해 없이 안정적으로 발광됨으로써, 풀 컬러 영상이 디스플레이될 수 있다.
한편, 스위칭부(440)는 도 10 또는 도 19에 도시한 바와 같이, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 포함할 수 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)와 동일한 반도체 공정에 의해 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
제5 트랜지스터(T5)는 도 9에 도시된 제1 조립 배선으로의 출력 신호, 즉 교류 신호(ACS) 또는 직류 신호(DCS)의 제1 전압(Vpulse1)의 공급을 스위칭할 수 있다. 제6 트랜지스터(T6)는 제2 조립 배선(322)으로의 출력 신호, 즉 교류 신호(ACS) 또는 직류 신호(DCS)의 제2 전압(Vpulse2)의 공급을 스위칭할 수 있다.
예컨대, 교류 신호(ACS)의 경우, 제1 전압(Vpulse1)과 제2 전압(Vpulse2)은 각각 서로 반대 극성을 갖고 주기적으로 반전될 수 있다. 예컨대, 제1 전압(Vpulse1)이 양(+)의 전압인 경우, 제2 전압(Vpulse2)은 음(-)의 전압을 가질 수 있다. 예컨대, 제1 전압(Vpulse1)이 음(-)의 전압인 경우, 제2 전압(Vpulse2)은 양(+)의 전압을 가질 수 있다. 제1 전압(Vpulse1)은 주기적으로 음(-)의 전압과 양(+)의 전압을 갖고, 제2 전압(Vpulse2)은 주기적으로 양(+)의 전압과 음(-)의 전압을 가질 수 있다.
예컨대, 직류 신호(DCS)인 경우, 제1 전압(Vpulse1) 및 제2 전압(Vpulse2) 중 하나의 전압은 하이 레벨을 가지고, 다른 하이는 로우 레벨을 가질 수 있다. 예컨대, 제1 전압(Vpulse1)은 하이 레벨을 갖고, 제2 전압(Vpulse2)은 로우 레벨을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 스위칭 제어 신호(Vass)에 의해 턴온 또는 턴오프될 수 있다. 따라서, 스위칭 제어 신호(Vass)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 동시에 턴온 또는 턴오프될 수 있다.
실시예에서, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 N형 트랜지스터일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 하이 레벨을 갖는 스위칭 제어 신호(Vass)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴온될 수 있다. 예컨대, 로우 레벨을 갖는 스위칭 제어 신호(Vass)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴오프될 수 있다.
자가 조립시 하이 상태의 스위칭 제어 신호(Vass)에 응답하여 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온될 수 있다. 이러한 경우, 신호 선택부(430)에서 출력된 교류 신호(ACS)의 제1 전압(Vpulse1)이 제1 조립 배선으로 공급되고, 교류 신호(ACS)의 제2 전압(Vpulse2)이 제2 조립 배선(322)으로 공급될 수 있다. 이에 따라, 제1 조립 배선과 제2 조립 배선(322) 상에 DEP force가 형성될 수 있다.
에이징시 하이 상태의 스위칭 제어 신호(Vass)에 응답하여 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온될 수 있다. 이러한 경우, 신호 선택부(430)에서 출력된 직류 신호(DCS)의 제1 전압(Vpulse1)이 복수의 서브 화소(PX1, PX2, PX3) 각각의 제1 조립 배선으로 공급되고, 직류 신호(DCS)의 제2 전압(Vpulse2)이 복수의 서브 화소(PX1, PX2, PX3) 각각의 제2 조립 배선(322)으로 공급될 수 있다. 이에 따라, 제1 조립 배선 및 제2 조립 배선(322)으로 공급된 직류 전압에 의해 복수의 서브 화소(PX1, PX2, PX3) 각각의 반도체 발광 소자(150-1)가 에이징되어, 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차가 감소하거나 제거될 수 있다.
발광시 로우 상태의 스위칭 제어 신호(Vass)에 응답하여 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴오프될 수 있다. 이러한 경우, 신호 선택부(430)에서 교류 신호(ACS)나 직류 신호(DCS)가 출력되더라도, 복수의 서브 화소(PX1, PX2, PX3) 각각의 제1 조립 배선 및 제2 조립 배선(322)으로 공급되지 않는다.
도 9는 제1 서브 화소와 신호 공급부의 연결 관계를 도시한다. 도 9는 도 7에 도시된 복수의 서브 화소(PX1, PX2, PX3) 중 제1 서브 화소(PX1)를 대표로서 도시하고 있지만, 다른 서브 화소들(PX2, PX3)로 제1 서브 화소(PX1)와 반도체 발광 소자(150-1)를 제외하고 동일한 구조를 가질 수 있다. 예컨대, 제1 서브 화소(PX1)는 제1 컬러 광을 발광하는 제1 반도체 발광 소자(150-1)를 포함하고, 제2 서브 화소(PX2)는 제2 컬러 광을 발광하는 제2 반도체 발광 소자를 포함하며, 제3 서브 화소(PX3)는 제3 컬러 광을 발광하는 제3 반도체 발광 소자를 포함할 수 있다. 예컨대, 제1 컬러 광은 적색 광을 포함하고, 제2 컬러 광은 녹색 광을 포함하며, 제3 컬러 광은 청색 광을 포함할 수 있다.
이하에서 제1 서브 화소(PX1)와 서브 화소가 혼용될 수 있다.
도 9를 참조하면, 제1 서브 화소(PX1)는 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 제1 절연층(330), 격벽(340), 반도체 발광 소자(150-1), 제2 절연층(360), 제1 전극 배선(371) 및 제2 전극 배선(372)을 포함할 수 있다. 제1 서브 화소(PX1)는 이보다 더 많은 구성 요소를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
기판(310) 상에 도 10에 도시된 서브 화소 회로(230) 및 스위칭부(440)가 구비될 수 있다.
기판(310)은 디스플레이 장치(300)의 다양한 구성 요소들을 지지하는 지지 부재로서의 역할을 할 수 있다.
도면에는 기판(310) 상에 제1 서브 화소(PX1)만이 정의되고 있지만, 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 뿐만 아니라 각각 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함하는 복수의 화소(PX)가 기판(310) 상에 정의될 수 있다.
기판(310) 상에 제1 조립 배선(321) 및 제2 조립 배선(322)이 배치될 수 있다. 제1 서브 화소(PX1)에서 제1 조립 배선(321) 및 제2 조립 배선(322)은 서로 이격될 수 있다. 도면에는 제1 조립 배선(321)과 제2 조립 배선(322)이 동일한 층 상에 배치되는 것으로 도시되고 있지만, 서로 상이한 층 상에 배치될 수도 있다.
제1 조립 배선(321) 및 제2 조립 배선(322) 상에 제1 절연층(330)이 배치될 수 있다. 제1 절연층(330)은 예컨대, SiOx와 같은 무기물로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 제1 절연층(330)은 제1 조립 배선(321)과 제2 조립 배선(322)을 절연시킬 수 있다. 제1 절연층(330)은 자가 조립시 유체로부터 제1 조립 배선(321)과 제2 조립 배선(322)이 부식되는 것을 방지할 수 있다. 제1 절연층(330)은 소정의 유전율을 갖는 것으로서, DEP force의 형성에 기여할 수 있다.
격벽(340)은 조립 홀(340H1)을 가질 수 있다. 예컨대, 제1 절연층(330) 상에 유기막이 형성되고, 식각 공정을 이용하여 제1 서브 화소(PX1)보다 작은 사이즈로 식각하여 조립 홀(340H1)이 형성될 수 있다. 제1 절연층(330)이 노출될 때까지 유기막이 식각될 수 있다. 격벽(340)은 유기물로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도면에는 격벽(340)이 도시되고 있지만, 격벽(340)이 생략될 수도 있다. 즉, 반도체 발광 소자(150-1)를 조립하기 위해 조립 홀(340H1)을 갖는 격벽(340)이 형성된 후, 자가 조립에 의해 반도체 발광 소자(150-1)가 제1 서브 화소(PX1)에 조립될 수 있다. 이후, 애싱(ashing) 공정을 통해 격벽(340)이 제거될 수 있다. 이러한 경우, 도면에서 격벽(340)이 제거된 부분은 제2 절연층(360)으로 채워질 수 있다.
반도체 발광 소자(150-1)는 자가 조립 방식을 이용하여 조립 홀(340H1)에 조립될 수 있다. 자가 조립 방식은 자기장과 전기장(또는 DEP force)을 이용하여 유체 내에 반도체 발광 소자(150-1)를 제1 서브 화소(PX1) 상에 조립시키는 방식일 수 있다. 자가 조립시 자석에 의해 형성된 자기장에 의해 유체 내의 반도체 발광 소자(150-1)가 회전 방향이나 직선 방향으로 이동되어 기판(310) 상에 위치될 수 있다. 이와 동시에, 신호 공급부(400)에서 공급된 교류 신호(ACS)에 의해 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 DEP force가 형성되고, 제1 서브 화소(PX1) 상에 위치된 반도체 발광 소자(150-1)가 DEP force에 의해 조립 홀(340H1)에 조립될 수 있다.
제2 절연층(360)이 격벽(340) 및 반도체 발광 소자(150-1) 상에 배치될 수 있다. 제2 절연층(360)은 외부의 이물질이나 충격으로부터 반도체 발광 소자(150-1)를 보호할 수 있는 보호층으로 사용될 수 있다. 제2 절연층(360)은 유기물로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 제2 절연층(360)은 증착 공정, 인쇄 공정 또는 필름 부착 공정을 이용하여 격벽(340) 및 반도체 발광 소자(150-1) 상에 형성될 수 있다.
제1 전극 배선(371)에 의해 제1 조립 배선(321)과 반도체 발광 소자(150-1)의 제1 측이 연결되고, 제2 전극 배선(372)에 의해 제2 조립 배선(322)과 반도체 발광 소자(150-1)의 제2 측이 연결될 수 있다. 제1 전극 배선(371)은 제1 연결 전극으로 불리고, 제2 전극 배선(372)은 제2 연결 전극으로 불릴 수 있다.
제1 전극 배선(371)은 반도체 발광 소자(150-1)의 제2 도전형 반도체 발광 소자(150-1)에 접할 수 있다. 제2 도전형 반도체층 상에 ITO와 같은 제2 전극이 형성된 경우, 제1 전극 배선(371)은 제2 전극에 접할 수 있다. 제1 전극 배선(371)은 제2 절연층(360) 상에 배치될 수 있다. 제1 전극 배선(371)은 제2 절연층(360)의 일 영역을 관통하여 제1 조립 배선(321)에 연결되고, 제2 절연층(360)의 다른 영역을 관통하여 반도체 발광 소자(150-1)의 제1 측에 연결될 수 있다.
도면에 도시된 반도체 발광 소자(150-1)는 수직형 반도체 발광 소자이지만, 플립형 반도체 발광 소자나 수평형 반도체 발광 소자도 동일하게 적용될 수 있다.
반도체 발광 소자(150-1)는 제1 도전형 반도체층(151), 제1 도전형 반도체층(151) 상에 활성층(152) 및 활성층(152) 상에 제2 도전형 반도체층(153)을 포함할 수 있다. 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)은 증착 공정을 이용하여 형성될 수 있다. 제1 도전형 반도체층(151)은 n형 도펀트를 포함하고, 제2 도전형 반도체층(153)은 p형 포펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)에 의해 발광층이나 발광부가 구성될 수 있다.
반도체 발광 소자(150-1)는 제1 도전형 반도체층(151) 아래에 제1 전극(154) 및 발광부를 둘러싸는 패시베이션층(157)을 포함할 수 있다. 도시되지 않았지만, 제2 도전형 반도체층 상에 제2 전극이 형성될 수도 있다. 제2 전극은 광의 투과를 위해 ITO와 같은 투명한 전도성 물질로 이루어질 수 있다.
제2 전극 배선(372)은 반도체 발광 소자(150-1)의 제1 전극(154)에 접할 수 있다. 제2 전극 배선(372)은 반도체 발광 소자(150-1)의 제1 전극(154)의 측면에 접할 수 있다. 제2 전극 배선(372)은 반도체 발광 소자(150-1)의 패시베이션층의 측면과 격벽(340)의 내측면에 접하고 제2 조립 배선(322)의 상면과 접할 수 있다.
제2 전극 배선(372)은 제2 절연층(360)이 형성되기 전에 형성되고, 제1 전극 배선(371)은 제2 절연층(360)이 형성된 후에 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 도시되지 않았지만, 제1 전극 배선(371) 및 제2 전극 배선(372)은 제2 절연층(360) 상에 배치될 수 있다. 제2 절연층(360) 상에 제1 전극 배선(371)과 제2 전극 배선(372)은 서로 이격될 수 있다. 이러한 경우, 제1 전극 배선(371)은 제2 절연층(360)의 두 영역을 각각 관통하여 제1 조립 배선(321)과 반도체 발광 소자(150-1)의 제1 측에 연결될 수 있다. 제2 전극 배선(372)은 제2 절연층(360)을 관통하여 제2 조립 배선(322)에 연결될 수 있다.
한편, 신호 공급부(400)의 제5 신호 라인(234) 및 제6 신호 라인(236)은 각각 제1 조립 배선(321) 및 제2 조립 배선(322)에 연결될 수 있다. 이에 따라, 신호 공급부(400)로부터 출력된 교류 신호(ACS) 또는 직류 신호(DCS)가 제1 조립 배선(321) 및 제2 조립 배선(322)을 통해 반도체 발광 소자(150-1)에 공급될 수 있다.
신호 공급부(400)는 반도체 발광 소자(150-1)의 자가 조립 전이나 후뿐만 아니라 고객에 의해 사용중일 때에도 계속하여 제1 조립 배선(321) 및 제2 조립 배선(322)에 연결될 수 있다.
자가 조립 전에도 신호 공급부(400)는 제1 조립 배선(321) 및 제2 조립 배선(322)에 연결될 수 있다. 이러한 경우, 신호 공급부(400)로부터 출력된 교류 신호(ACS)에 의해 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 DEP force가 형성되고, 이 DEP force에 의해 제1 서브 화소(PX1) 상에 위치된 반도체 발광 소자(150-1)가 조립 홀(340H1)에 조립될 수 있다.
이후, 후공정에 의해 제2 절연층(360), 제1 전극 배선(371) 및 제2 전극 배선(372)이 형성된 후 에이징 공정이 수행될 수 있다. 이러한 경우, 신호 공급부(400)는 직류 신호(DCS)를 제1 조립 배선(321) 및 제2 조립 배선(322)을 통해 반도체 발광 소자(150-1)로 공급할 수 있다. 직류 신호(DCS)는 제1 서브 화소(PX1) 뿐만 아니라 표시 영역(도 7의 DA)에 포함된 서브 화소(PX1, PX2, PX3)에 동시에 공급되어, 표시 영역(DA)에 포함된 서브 화소(PX1, PX2, PX3)가 에이징될 수 있다. 이에 따라, 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차가 감소하거나 제거되어, 화질이 개선될 수 있다.
이후, 표시 영역(DA)에 포함된 서브 화소(PX1, PX2, PX3)의 점등 불량이 검사될 수 있다. 이를 위해, 신호 공급부(400)는 어떠한 신호도 제1 조립 배선(321) 및 제2 조립 배선(322)으로 공급하지 않는다. 이때, 도 7에 도시한 바와 같이, 스캔 라인들(S1 내지 Sn) 각각을 통해 공급된 스캔 신호, 데이터 라인들(D1 내지 Dm) 각각을 통해 공급된 데이터 전압, 전원 공급 회로에서 공급된 고전위 전압(VDD) 및 저전위 전압(VSS)에 의해 생성된 구동 전류가 제1 조립 배선(321) 및 제2 조립 배선(322)을 통해 반도체 발광 소자(150-1)로 공급되어, 반도체 발광 소자(150-1)가 해당 구동 전류에 상응하는 휘도를 갖는 컬러 광을 발광할 수 있다.
이후, 실시예에 따른 디스플레이 장치(300)가 고객에게 매매되어, 고객이 해당 디스플레이 장치(300)를 사용 중에 화질이 저하될 수 있다. 이러한 경우, 고객에 의한 에이징 활성화 명령이 원격제어장치를 통해 입력 인터페이스(500)로 전달되고, 제어부나 타이밍 제어부에 의해 제어 신호가 생성되어, 이 제어 신호에 의해 신호 생성로부터 출력된 직류 신호(DCS)가 제1 서브 화소(PX1) 뿐만 아니라 표시 영역(도 7의 DA)에 포함된 서브 화소(PX1, PX2, PX3)에 동시에 공급될 수 있다. 이에 따라, 직류 신호(DCS)에 의해 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차가 감소하거나 제거되어, 화질이 향상될 수 있다.
도 10은 제1 실시예에 따른 제1 서브 화소를 도시한 회로도이다. 도 10은 도 7에 도시된 복수의 서브 화소(PX1, PX2, PX3) 중 제1 서브 화소(PX1)를 대표로서 도시하고 있지만, 다른 서브 화소들(PX2, PX3)로 제1 서브 화소(PX1)와 반도체 발광 소자(150-1)를 제외하고 동일한 구조를 가질 수 있다.
도 9 및 도 10을 참조하면, 제1 실시예예 따른 제1 서브 화소(PX1)는 서브 화소 회로(230)를 포함할 수 있다. 제1 실시예에 따른 제1 서브 화소(PX1)는 적어도 하나 이상의 반도체 발광 소자(150-1)를 포함할 수 있다. 도시되지 않았지만, 제2 서브 화소(PX2)나 제3 서브 화소(PX3) 또한 도 10에 도시된 서브 화소 회로(230)와 동일한 구조의 서브 화소 회로(230)를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
서브 화소 회로(230)는 반도체 발광 소자(150-1)를 발광하기 위한 구동 전류를 생성할 수 있다. 반도체 발광 소자(150-1)는 해당 구동 전류에 의해 발광될 수 있다. 이때, 반도체 발광 소자(150-1)의 휘도는 구동 전류의 크기에 따라 달라질 수 있다. 즉, 구동 전류의 크기가 클수록 반도체 발광 소자(150-1)의 휘도가 증가될 수 있다. 휘도는 예컨대, 0계조부터 255계조로 구분될 수 있다. 휘도의 크기는 데이터 전압의 크기 및/또는 저전위 전압(VSS) 및 고전위 전압(VDD) 간의 전위차에 따라 달라질 수 있다. 데이터 전압의 크기가 클수록 구동 전류가 커질 수 있다. 저전위 전압(VSS) 및 고전위 전압(VDD) 간의 전위차가 클수록 구동 전류가 커질 수 있다. 고전위 전압(VDD)이 커질수록 구동 전류가 커질 수 있다.
도면에는 서브 화소 회로(230)는 제1 조립 배선(321)에 연결되는 것으로 도시되고 있지만, 제2 조립 배선(322)에 연결될 수도 있다.
발광 동작시 서브 화소 회로(230)에서 소정의 구동 전류가 생성되고, 이 구동 전류가 제1 조립 배선(321) 및 제1 전극 배선(371)을 통해 반도체 발광 소자(150-1)로 공급됨으로써, 반도체 발광 소자(150-1)가 발광될 수 있다.
이와 같이, 제1 서브 화소(PX1)뿐만 아니라 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 또한 각각 구동 전류에 의해 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 반도체 발광 소자(150-1)가 발광될 수 있다. 이때, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 구동 전류는 서로 상이할 수 있지만, 이에 대해서는 한정하지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 반도체 발광 소자(150-1)가 동일한 휘도로 발광하는 경우, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 구동 전류는 동일할 수 있다.
서브 화소 회로(230)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 커패시터(Cstg)를 포함할 수 있다. 커패시터(Cstg)는 적어도 하나 이상 구비될 수 있으며, 스토리지 등으로 불릴 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 N형 트랜지스터일 수 있지만, 이에 대해서는 한정하지 않는다.
제1 트랜지스터(T1)는 발광을 위해 제1 서브 화소(PX1)를 선택하는 역할을 할 수 있다. 예컨대, 도 7에 도시한 바와 같이, 스캔 라인(S1 내지 Sm) 각각을 통해 공급된 스캔 신호(도 10의 Vgate)들이 순차적으로 화소 라인 상의 복수의 서브 화소(PX1, PX2, PX3)로 공급될 수 있다. 이에 따라, 복수의 스캔 신호(Vgate)들에 의해 순차적으로 화소 라인 별로 복수의 서브 화소들 (PX1, PX2, PX3)이 선택될 수 있다. 즉, 복수의 서브 화소들 (PX1, PX2, PX3)에 데이터 전압이 공급될 수 있도록 활성화될 수 있다. 스캔 신호(Vgate)는 게이트 신호, 선택 신호, 선택 제어 신호 등으로 불릴 수도 있다.
예컨대, 제1 스캔 라인(S1)을 통해 공급된 제1 스캔 신호에 제1 화소 라인 상의 복수의 서브 화소(PX1, PX2, PX3)에 공급되고, 복수의 서브 화소(PX1, PX2, PX3) 각각에서 제1 스캔 신호에 의해 서브 화소 회로(230)의 제1 트랜지스터(T1)가 턴온될 수 있다. 제1 트랜지스터(T1)가 턴온됨으로써, 복수의 데이터 라인(D1 내지 Sm) 각각을 통해 공급된 데이터 전압들이 복수의 서브 화소(PX1, PX2, PX3)로 공급될 수 있다. 이어서, 제2 스캔 라인(S2)을 통해 공급된 제2 스캔 신호에 제2 화소 라인 상의 복수의 서브 화소(PX1, PX2, PX3)에 공급되고, 복수의 서브 화소(PX1, PX2, PX3) 각각에서 제2 스캔 신호에 의해 서브 화소 회로(230)의 제1 트랜지스터(T1)가 턴온될 수 있다. 제2 트랜지스터(T2)가 턴온됨으로써, 복수의 데이터 라인(D1 내지 Sm) 각각을 통해 공급된 데이터 전압들이 복수의 서브 화소(PX1, PX2, PX3)로 공급될 수 있다.
이와 같은 방식으로, 나머지 스캔 신호들이 제3 화소 라인 내지 제n 화소 라인 각각의 복수의 서브 화소(PX1, PX2, PX3)로 공급됨으로써, 제3 화소 라인 내지 제n 화소 라인 각각의 복수의 서브 화소(PX1, PX2, PX3)가 순차적으로 활성화될 수 있다.
다시 도 10을 참조하면, 제1 트랜지스터(T1)는 제1 신호 라인(231), 제2 신호 라인(232) 및 제1 노드(n1) 사이에 연결될 수 있다. 예컨대, 제1 트랜지스터(T1)는 제1 신호 라인(231)에 연결되는 게이트 단자, 제2 신호 라인(232)에 연결되는 소스 단자 및 제1 노드(n1)에 연결되는 드레인 단자를 포함할 수 있다. 제1 신호 라인(231)은 도 7에 도시된 복수의 스캔 라인(S1 내지 Sn)중 하나의 스캔 라인이고, 제2 신호 라인(232)은 도 7에 도시된 복수의 데이터 라인(D1 내지 Dm) 중 하나의 데이터 라인일 수 있다.
제2 트랜지스터(T2)는 서브 화소(PX1, PX2, PX3) 또는 서브 화소 회로(230)를 초기화하는 한편, 제3 트랜지스터(T3)의 문턱 전압을 보상하는 역할을 할 수 있다. 발광 동작동안 기준 전압(Vref)은 리프레시 전압(refresh voltage)이 인가되는 제1 구간과 제3 트랜지스터(T3)의 문턱 전압 편차을 보상하기 위해 제3 트랜지스터(T3)의 문턱 전압과 동일한 문턱 보상 전압(도 11의 Vth_Com)이 인가되는 제2 구간으로 구분될 수 있다.
이를 위해, 제2 트랜지스터(T2)는 제1 신호 라인(231), 제3 신호 라인(233) 및 제2 노드(n2) 사이에 연결될 수 있다. 예컨대, 제2 트랜지스터(T2)는 제1 신호 라인(231)에 연결되는 게이트 단자, 제3 신호 라인(233)에 연결되는 소스 단자 및 제2 노드(n2)에 연결되는 드레인 단자를 포함할 수 있다.
제1 구간 동안 하이 레벨을 갖는 게이트 신호에 의해 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴온될 때, 기준 전압(Vref)으로서 리프레시 전압(Vrefresh1)이 제2 트랜지스터(T2)를 경유하여 제2 노드(n2)로 공급될 수 있다. 이와 동시에, 데이터 전압(Vdata)이 제1 트랜지스터(T1)를 경유하여 제1 노드(n1)로 공급될 수 있다. 이때, 데이터 전압(Vdata)은 리프레시 전압(Vrefresh1)과 동일하거나 유사한 리프레쉬 전압(Vrefresh2)일 수 있다. 예컨대, 리프레시 전압(Vrefresh1, Vrefresh2)은 0V일 수 있지만, 이에 대해서는 한정하지 않는다. 이러한 경우, 이전 프레임 동안 제1 노드(n1)와 제2 노드(n2) 사이의 커패시터(Cstg)의 충전 전압이 리프레시 전압(Vrefresh1, Vrefresh2)이 되도록 방전될 수 있다.
제2 구간 동안 하이 레벨을 갖는 게이트 신호에 의해 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴온될 때, 기준 전압(Vref)으로서 문턱 보상 전압(도 11의 Vth_Com)이 제2 트랜지스터(T2)를 경유하여 제2 노드(n2)로 공급될 수 있다. 이와 동시에, 데이터 전압(Vdata_R)이 제1 트랜지스터(T1)를 경유하여 제1 노드(n1)로 공급될 수 있다. 이러한 경우, 데이터 전압(Vdata_R)이 커패시터(Cstg)에 충전되고, 커패시터(Cstg)의 충전 전압에 의해 제3 트랜지스터(T3)에 구동 전류가 흐를 수 있다. 따라서, 제3 트랜지스터(T3)의 문턱 전압이 문턱 보상 전압(도 11의 Vth_Com)에 의해 보상되므로, 구동 전류의 크기는 데이터 전압(Vdata_R)에 의해 결정되어, 복수의 서브 화소(PX1, PX2, PX3) 각각의 제3 트랜지스터(T3)의 문턱 전압 간의 편차를 고려할 필요가 없어 화질이 향상될 수 있다.
제3 트랜지스터(T3) 및 커패시터(Cstg)는 구동 전류를 생성하여, 반도체 발광 소자(150-1)를 구동하는 역할을 하므로, 구동 트랜지스터로 불릴 수 있다. 커패시터(Cstg)는 구동 전류를 생성하기 위한 전압을 충전할 수 있다. 이 충전 전압은 데이터 전압(Vdata_R)으로부터 획득될 수 있다. 데이터 전압(Vdata_R) 및/또는 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL) 간의 전위차에 따라 구동 전류의 크기가 달라지고, 이와 같이 달라진 구동 전류에 의해 반도체 발광 소자(150-1)의 컬러 광의 휘도도 달라질 수 있다.
제3 트랜지스터(T3)는 커패시터(Cstg)의 충전 전압이 적어도 제3 트랜지스터(T3)의 문턱 전압보다 클 때부터 턴온되기 시작하고, 이에 따라, 고전위 전압 라인(VDDL)에서 제3 트랜지스터(T3) 및 반도체 발광 소자(150-1)를 경유하여 저전위 전압 라인(VSSL)으로 흐르는 구동 전류 통로가 형성될 수 있다. 커패시터(Cstg)의 충전 전압이 제3 트랜지스터(T3)의 문턱 전압보다 클수록 구동 전류의 크기가 커질 수 있다. 서브 화소 회로(230)에서 생성된 구동 전류가 반도체 발광 소자(150-1)로 공급되기 위해 제4 트랜지스터(T4)는 턴온될 수 있다. 트랜지스터의 턴온 시점은 데이터 전압(Vdata_R)이 제1 트랜지스터(T1)를 경유하여 커패시터(Cstg)로 공급되는 시점과 동일할 수 있지만, 이에 대해서는 한정하지 않는다.
제3 트랜지스터(T3)는 제1 노드(n1), 고전위 전압 라인(VDDL) 및 제2 노드(n2) 사이에 연결될 수 있다. 제3 트랜지스터(T3)는 제1 노드(n1)에 연결되는 게이트 단자, 고전위 전압 라인(VDDL)에 연결되는 소스 단자 및 제2 노드(n2)에 연결되는 드레인 단자를 포함할 수 있다.
커패시터(Cstg)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결될 수 있다. 제1 노드(n1)는 커패시터(Cstg)의 제1 노드(n1)에 연결되고, 제2 노드(n2)는 커패시터(Cstg)의 제2 노드(n2)에 연결될 수 있다.
한편, 저전위 전압 라인(VSSL)은 제2 조립 배선(322)에 연결될 수 있다.
고전위 전압 라인(VDDL)은 제1 전원 라인으로 불리고, 저전위 전압 라인(VSSL)은 제2 전원 라인으로 불릴 수도 있다.
한편, 서브 화소 회로(230)는 제4 트랜지스터(T4)를 포함할 수 있다. 제4 트랜지스터(T4)는 N형 트랜지스터일 수 있지만, 이에 대해서는 한정하지 않는다.
제4 트랜지스터(T4)는 서브 화소 회로(230)의 구동 전류의 반도체 발광 소자(150-1)로의 공급을 제어할 수 있다. 제4 트랜지스터(T4)는 신호 공급부(400)로부터 공급된 교류 신호(ACS) 또는 직류 신호(DCS)가 서브 화소 회로(230)로 역류하지 않도록 제어할 수 있다.
제4 트랜지스터(T4)는 제4 신호 라인(234), 제2 노드(n2) 및 제3 노드(n3) 사이에 연결될 수 있다. 제4 트랜지스터(T4)는 제4 신호 라인(234)에 연결되는 게이트 단자, 제2 노드(n2)에 연결되는 소스 단자 및 제3 노드(n3)에 연결되는 드레인 단자를 포함할 수 있다.
제4 트랜지스터(T4)는 보호 제어 신호(Vsw)에 의해 턴온/오프될 수 있다. 예컨대, 하이 레벨의 보호 제어 신호(Vsw)에 의해 제4 트랜지스터(T4)가 턴온되고, 로우 레벨의 보호 제어 신호(Vsw)에 의해 제4 트랜지스터(T4)가 턴오프될 수 있다.
일 예로서, 자가 조립시 기판(310) 상에 서브 화소 회로(230)가 구비되더라도 서브 화소 회로(230)가 제1 조립 배선(321)에 연결되지 않을 수 있다.
다른 예로서, 자가 조립시 기판(310) 상에 구비된 서브 화소 회로(230)가 제1 조립 배선(321)에 연결되더라도, 로우 레벨의 보호 제어 신호(Vsw)에 의해 제4 트랜지스터(T4)가 턴오프될 수 있다. 이러한 경우, 제1 조립 배선(321)에 연결된 신호 공급부(400)에서 출력된 교류 신호(ACS)가 제1 조립 배선(321)과 제2 조립 배선(322)으로 공급되더라도, 제4 트랜지스터(T4)가 턴오프되어 있으므로, 해당 교류 신호(ACS)에 서브 화소 회로(230)로 역류하지 못하고 오직 제1 조립 배선(321) 및 제2 조립 배선(322)에만 공급될 수 있다. 따라서, 해당 교류 신호(ACS)에 의해 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 기 설정된 크기의 DEP force가 형성되므로, DEP force의 크기자 작아 반도체 발광 소자(150-1)의 조립율이 저하되는 문제점을 해결할 수 있다. 또한, 교류 신호(ACS)가 제4 트랜지스터(T4)에 의해 차단되어 서브 화소 회로(230)로 유입되지 않으므로, 서브 화소 회로(230)에 영향을 미치거나 서브 화소 회로(230)에 포함된 회로들을 손상시키지 않도록 할 수 있다.
제품 조립 후 검사를 위해서나 고객의 디스플레이 영상 시청을 위해 반도체 발광 소자(150-1)가 발광될 때, 서브 화소 회로(230)에서 구동 전류가 생성되고 하이 레벨의 보호 제어 신호(Vsw)에 의해 제4 트랜지스터(T4)가 턴온되어, 구동 전류가 제4 트랜지스터(T4) 및 제1 조립 배선(321)을 경유하여 반도체 발광 소자(150-1)로 흐를 수 있다. 이에 따라, 구동 전류에 의해 반도체 발광 소자(150-1)가 발광될 수 있다. 이때, 신호 공급부(400)로부터 어떠한 신호도 출력되지 않으므로, 반도체 발광 소자(150-1)의 발광이 신호 공급부(400)로부터 출력되는 교류 신호(ACS) 또는 직류 신호(DCS)에 영향을 받지 않아 화질이 개선되고 신뢰성이 제고될 수 있다.
제품 조립 후 발광 전에 안정화를 위하거나 고객의 디스플레이 영상의 장시간 시청으로 화질이 저하될 때, 로우 레벨의 보호 제어 신호(Vsw)에 의해 제4 트랜지스터(T4)가 턴오프될 수 있다. 또한, 신호 공급부(400)로부터 출력된 직류 신호(DCS)가 표시 영역(도 7의 DA)에 포함된 복수의 서브 화소(PX1, PX2, PX3) 각각의 제1 조립 배선(321) 및 제2 조립 배선(322)을 경유하여 반도체 발광 소자(150-1)로 공급될 수 있다. 일정 시간 동안 에이징이 수행됨으로써, 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차가 감소하거나 제거되어, 화질이 개선될 수 있다.
특히, 고객에 의한 에이징 요청은 리모컨 컨트롤러와 같은 원격제어장치를 통해 이루어질 수 있다. 또한, 실시예에 따른 디스플레이 장치(300)의 일부 영역 상에 하드웨어적으로 에이징 동작 버튼이 설치되거나, 디스플레이의 화면 상에 에이징 동작 버튼이 실행될 수 있는 아이템, 즉 아이콘이 디스플레이될 수 있다. 또는 리모컨 컨트롤러를 이용하여 디스플레이의 화면 상에 디스플레이되는 아이콘이 클릭됨으로써, 에이징 요청이 제어부나 타이밍 컨트롤러로 전달될 수 있다. 제어부나 타이밍 컨트롤러는 해당 에이징 요청에 응답하여 에이징 제어 신호를 생성하여, 이 에이징 제어 신호에 따라 신호 공급부(400)로부터 직류 신호(DCS)가 복수의 서브 화소(PX1, PX2, PX3) 각각의 반도체 발광 소자(150-1)로 전달될 수 있다.
한편, 에이징을 위해 신호 공급부(400)로부터 직류 신호(DCS)가 제1 조립 배선(321) 및 제2 조립 배선(322)으로 공급되더라도, 제4 트랜지스터(T4)가 턴오프되어 있으므로, 직류 전압이 서브 화소 회로(230)로 역류하지 않아 서브 화소 회로(230)의 트랜지스터와 같은 전자 소자들의 손상을 방지하고, 직류 신호(DCS)의 손실을 차단하여 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차를 줄이는데 방해받지 않고 에이징이 가능할 수 있다.
한편, 제1 실시예에 따른 서브 화소(PX1, PX2, PX3)는 신호 공급부(400)의 스위칭부(440)를 포함할 수 있다.
스위칭부(440)는 서브 화소(PX1, PX2, PX3)에 포함될 수 있다. 스위칭부(440)는 신호 공급부(400) 대신에 서브 화소 회로(230)에 포함될 수도 있다. 스위칭부(440)의 구조는 앞서 기술한 바 있으므로, 상세한 설명은 생략한다.
도 11은 제1 서브 화소의 동작을 위한 신호 파형도이다.
도 7 및 도 9 내지 도 11에 도시한 바와 같이, 실시예는 다양한 서로 다른 시점에서 동작될 수 있다.
[자가 조립시]
백플레인(backplane) 상의 복수의 서브 화소(PX1, PX2, PX3) 각각에 그에 부합하는 반도체 발광 소자(150-1)가 조립될 수 있다. 백플레인은 다양한 전자 회로들이나 전자 부품들이 구비된 상태이지만, 아직 반도체 반도체 발광 소자(150-1)가 장착되지 않은 상태인 기판을 총칭한다. 이러한 경우, 서브 화소 회로(230)는 동작되지 않으며, 신호 공급부(400)로부터의 교류 신호(ACS)에 의해 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 DEP force가 형성되고, 이 DEP forced 의해 반도체 발광 소자(150-1)가 해당 서브 화소(PX1, PX2, PX3)에 조립될 수 있다.
[제품 출하 전 검사시]
에이징 공정과 점등 검사가 수행될 수 있다. 먼저 에이징 공정으로서, 제4 트랜지스터(T4)가 턴오프되는 것을 제외하고는 서브 화소 회로(230)가 동작되지 않으며, 신호 공급부(400)로부터의 직류 신호(DCS)에 의해 표시 영역(DA)에 포함된 복수의 서브 화소(PX1, PX2, PX3)가 에이징됨으로써, 불안정한 상태인 반도체 발광 소자(150-1)가 조립 홀(340H1)에 안정적인 상태로 변경될 수 있다. 또한, 에이징 공정에 의해 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차가 감소하거나 제거될 수 있다. 점등 검사 공정으로서, 서브 화소 회로(230)에서 구동 전류가 생성되어, 이 구동 전류에 의해 반도체 발광 소자(150-1)가 발광될 수 있다. 이때, 신호 공급부(400)로부터 어떠한 신호도 서브 화소(PX1, PX2, PX3)로 공급되지 않을 수 있다. 반도체 발광 소자(150-1)의 점등 여부를 체크하여 점등율, 점등 불량율, 수율 등이 획득될 수 있다.
[고객에 의해 장시간 디스플레이되어 화질이 저하되는 경우]
화질이 저하되므로, 이를 해소하기 위해 에이징 공정이 수행될 수 있다. 예컨대, 리모컨 컨트롤러를 이용하여 에이징 활성화 명령이 제어부나 타이밍 컨트롤러로 직접 전달될 수 있다. 또는 리모컨 컨트롤러에 의해 클릭될 수 있는 아이템이 디스플레의 화면 상에 디스플레이될 수 있다. 아이템은 에이징 활성화 명령을 포함할 수 있다. 리모컨 컨트롤러에 의해 디스플레이 화면 상에 디스플레이된 아이템이 클릭됨으로써, 에이징 활성화 명령이 제어부나 타이밍 컨트롤러로 전달될 수 있다.
이하, 도 11 내지 도 18을 참조하여, 서로 다른 시점에서의 동작을 설명한다.
도 12는 자가 조립시 제1 서브 화소의 동작 모습을 도시한다.
자가 조립을 위해 백플레인이 마련될 수 있다. 앞서 기술한 바와 같이, 백플레인이란 다양한 전자 회로들이나 전자 부품들이 구비된 상태이지만, 아직 반도체 반도체 발광 소자(150-1)가 장착되지 않은 상태인 기판을 총칭한다.
도 9에서 반도체 반도체 발광 소자(150-1), 제2 절연층(360), 제1 전극 배선(371) 및 제2 전극 배선(372)을 제외한 경우, 백플레인이라 할 수 있다. 즉, 백플레인이란 기판(310) 상에 제1 조립 배선(321), 제2 조립 배선(322), 제1 절연층(330) 및 격벽(340)이 배치된 것을 의미할 수 있다. 이러한 경우, 신호 공급부(400)가 제1 조립 배선(321) 및 제2 조립 배선(322)에 연결될 수 있다. 이때, 신호 공급부(400)의 일부, 즉 스위칭부(440)는 서브 화소(PX1, PX2, PX3)에 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
도 8, 도 12 및 도 13을 참조하면, 자가 조립을 위해 먼저 소정의 제어 신호에 의해 신호 공급부(400)의 스위칭부(440)의 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온되어, 신호 선택부(430)에 의해 선택된 교류 신호(ACS)가 제5 신호 라인(234) 및 제6 신호 라인(236)을 통해 제1 조립 배선(321) 및 제2 조립 배선(322)으로 공급될 수 있다. 교류 신호(ACS), 제1 절연층(330)의 유전율, 유체 등에 의해 제1 조립 배선(321) 및 제2 조립 배선(322) 상의 조립 홀(340H1)에 DEP force가 형성될 수 있다. 이에 따라, 도 14에 도시한 바와 같이, 유체 내에 유동하는 반도체 발공 소자가 서브 화소(PX1, PX2, PX3)의 조립 홀(340H1) 상을 지나가다가, 해당 반도체 발광 소자(150-1)가 조립 홀(340H1)에 형성된 DEP force에 의해 조립 홀(340H1)에 조립될 수 있다. 즉, 반도체 발광 소자(150-1)가 DEP force에 의해 당겨져 조립 홀(340H1)로 삽입될 수 있다. 반도체 발광 소자(150-1)가 조립 홀(340H1) 내에서도 DEP force에 의해 지속적으로 고정될 수 있다.
한편, 백플레인 상에 정의된 서브 화소(PX1, PX2, PX3)의 서브 화소 회로(230)는 제1 조립 배선(321)에 연결되지 않을 수 있다. 또는 해당 서브 화소 회로(230)가 제1 조립 배선(321)에 연결되되, 하이 레벨의 보호 제어 신호(Vsw)에 의해 제4 트랜지스터(T4)가 턴오프될 수 있다. 이러한 경우, 신호 공급부(400)로부터 제1 조립 배선(321) 및 제2 조립 배선(322)으로 교류 신호(ACS)가 공급되더라도, 해당 교류 신호(ACS)가 제4 트랜지스터(T4)에 의해 차단되어 서브 화소 회로(230)의 전자 회로나 전자 부품의 손상이 방지될 수 있다.
도 15 및 도 16은 제1 서브 화소의 반도체 발광 소자의 발광 동작을 도시한다.
발광 동작은 제1 구간과 제2 구간을 포함하는 한 프레임을 주기로 하여 반복적으로 동작될 수 있다. 도 11에 도시한 바와 같이, 1 프레임, 2 프레임 등으로 반복되는 프레임마다 제1 서브 화소(PX1)의 반도체 발광 소자(150-1)가 발광될 수 있다.
제1 구간 동안 서브 화소(PX1, PX2, PX3) 또는 서브 화소(PX1, PX2, PX3)의 서브 화소 회로(230)가 초기화될 수 있다. 제2 구간 동안 제3 트랜지스터(T3)의 문턱 전압을 보상하여 데이터 전압(Vdata_R)의 제곱에 비례하는 구동 전류를 바탕으로 반도체 발광 소자(150-1)를 발광할 수 있다. 제2 구간 또한 제3 트랜지스터(T3)의 문턱 전압을 보상하기 위한 문턱 보상 전압(도 11의 Vth_Com)을 커패시터(Cstg)에 충전하는 제2-1 구간과 커패시터(Cstg)에 충전된 문턱 전압에 의해 제3 트랜지스터(T3)의 문턱 전압을 보상하여 데이터 전압(Vdata_R)의 제곱에 비례하는 구동 전류를 바탕으로 반도체 발광 소자(150-1)를 발광하는 제2-2 구간으로 구분될 수 있다.
먼저, 도 11 및 도 15에 도시한 바와 같이, 제1 구간 동안 하이 상태의 게이트 신호에 의해 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴온되어, 커패시터(Cstg)가 리프레시 전압(Vrefresh1, Vrefresh2)으로 방전될 충전될 수 있다. 즉, 데이터 전압(Vdata)에 포함된 리프레시 전압(Vrefresh2)이 제1 트랜지스터(T1)를 경유하여 제1 노드(n1)로 공급되고, 기준 전압(Vref)에 포함된 리프레시 전압(Vrefresh1)이 제2 트랜지스터(T2)를 경유하여 제2 노드(n2)로 공급될 수 있다. 이에 따라, 제1 노드(n1)와 제2 노드(n2) 사이에 연결된 커패시터(Cstg)가 리프레시 전압(Vrefresh1, Vrefresh2)으로 방전될 수 있다. 즉, 이전 프레임의 동작으로 커패시터(Cstg)에 잔존하는 전압이 리프레시 전압(Vrefresh1, Vrefresh2)으로 방전될 수 있다. 도 7에 도시된 표시 영역(DA)에 포함된 복수의 서브 화소(PX1, PX2, PX3) 각각의 서브 화소 회로(230)의 커패시터(Cstg)가 동일한 리프레시 전압(Vrefresh1, Vrefresh2)으로 방전될 수 있지만, 이에 대해서는 한정하지 않는다.
이후, 도 11 및 도 16에 도시한 바와 같이, 제2 구간 동안 하이 상태의 게이트 신호에 의해 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴온되어, 데이터 전압(Vdata_R)가 제1 트랜지스터(T1)를 경유하여 제1 노드(n1)로 공급되고, 문턱 보상 전압(Vth_com)이 제2 트랜지스터(T2)를 경유하여 제2 노드(n2)로 공급될 수 있다.
도 17은 제1 서브 화소의 반도체 발광 소자의 에이징 동작을 도시한다.
앞서 기술한 바와 같이, 제품 출시 전 검사시나 고객에 의해 장시간 디스플레이되어 화질이 저하되는 경우에 에이징이 수행될 수 있다.
도 17에 도시한 바와 같이, 신호 공급부(400)의 스위칭부(440)의 제5 트랜지스터(T5) 및 제6 트랜지스터(T6) 각각이 턴온되어, 직류 신호(DCS)가 제1 조립 배선(321) 및 제2 조립 배선(322)을 통해 반도체 발광 소자(150-1)로 공급될 수 있다. 직류 신호(DCS)는 제1 서브 화소(PX1) 뿐만 아니라 도 7에 도시된 표시 영역(DA)에 포함된 서브 화소들(PX1, PX2, PX3)에 공급될 수 있다.
소정의 시간 동안 직류 신호(DCS)가 복수의 서브 화소(PX1, PX2, PX3) 각각의 반도체 발광 소자(150-1)에 공급됨으로써, 복수의 서브 화소(PX1, PX2, PX3) 간의 휘도 편차가 감소하거나 제거되어, 화질이 개선될 수 있다.
한편, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은 턴오프될 수 있다. 특히, 도 18에 도시한 바와 같이, 제4 트랜지스터(T4)가 턴오프됨으로써, 스위칭부(440)의 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 경유하여 제1 조립 배선(321) 및 제2 조립 배선(322)으로 공급된 직류 신호(DCS)가 제4 트랜지스터(T4)에 의해 차단되어 서브 화소 회로(230)로 유입되지 않음으로써, 서브 화소 회로(230)의 전자 회로나 전자 부품의 손상이 방지될 수 있다.
한편, 장시간 디스플레이되어 화질이 저하되는 경우에 원격제어장치를 통해 입력 인터페이스(도 7의 500)로 에이징 활성화 명령이 입력될 수 있다. 에이징 활성화 명령에 입력되는 경우, 해당 에이징 활성화 명령에 응답하여 스위칭부(440)의 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 각각 턴온되어 직류 신호(DCS)가 서브 화소(PX1, PX2, PX3)로 공급될 수 있다.
도 17에는 직류 신호(DCS)가 제1 서브 화소(PX1)에 공급되는 것으로 도시하고 있지만, 해당 직류 신호(DCS)는 도 7에 도시된 표시 영역(DA)의 복수의 서브 화소(PX1, PX2, PX3) 각각에 공급될 수 있다. 직류 신호(DCS)가 복수의 서브 화소(PX1, PX2, PX3) 각각의 반도체 발광 소자(150-1)에 공급되어 소정 시간 동안 에이징됨으로써, 복수의 서브 화소(PX1, PX2, PX3) 각각의 휘도 편차가 최소화되거나 제거되어 화질이 향상될 수 있다. 따라서, 사용자는 디스플레이 시정 중 화질이 좋지 않다고 판단될 때마다, 원격제어장치를 이용한 에이징을 통해 화질이 향상된 디스플레이를 시정할 수 있다.
한편, 이상에서 신호 공급부(400)의 스위칭부(440)는 제1 서브 화소(PX1)에 위치되는 것으로 설명하였다.
하지만, 신호 공급부(400)의 스위칭부(440)는 비표시 영역(NDA)에 구비될 수도 있다. 스위칭부(440)는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)로 구성되는데, 이들 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 제1 서브 화소(PX1) 뿐만 아니라 도 7에 도시된 표시 영역(DA)의 복수의 서브 화소(PX1, PX2, PX3) 각각에 구비되는 경우, 서브 화소(PX1, PX2, PX3)의 사이즈를 줄이는데 커다란 제약이 될 수 있다.
이에 따라, 도 19에 도시한 바와 같이, 신호 공급부(400)의 스위칭부(440)가 비표시 영역(NDA)에 구비될 수 있다. 도면에 도시되지 않았지만, 비표시 영역(NDA)는 기판의 상면이 아닌 기판의 하면에 정의되거나 기판과 별개의 다른 부재에 정의될 수도 있다.
앞서 기술한 바와 같이, 신호 공급부(400)의 교류 신호 생성부(410), 직류 신호 생성부(420) 및 신호 선택부(430)는 비표시 영역(NDA)에 구비될 수 있다. 이러한 경우, 스위칭부(440)는 신호 선택부(430)에 인접하여 위치될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 신호 공급부(400)의 교류 신호 생성부(410), 직류 신호 생성부(420) 및 신호 선택부(430)뿐만 아니라 스위칭부(440)는 도 7에 도시된 표시 영역(DA)의 우측 상의 비표시 영역(NDA)에 구비될 수 있지만, 이에 대해서는 한정하지 않는다.
스위칭부(440)는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 포함할 수 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 신호 선태부에 연결될 수 있다. 비표시 영역(NDA)에 구비된 스위칭부(440)가 표시 영역(DA)에 포함된 복수의 서브 화소(PX1, PX2, PX3) 각각에 연결될 수 있다. 이에 따라, 자가 조립시나 에이징시에 스위칭부(440)를 통해 출력된 직류 신호(DCS)가 표시 영역(DA)에 포함된 복수의 서브 화소(PX1, PX2, PX3) 각각에 공급됨으로써, 복수의 반도체 발광 소자(150-1)가 각각 복수의 서브 화소(PX1, PX2, PX3)에 조립되거나 복수의 서브 화소(PX1, PX2, PX3) 각각의 반도체 발광 소자(150-1)가 에이징되어 화질이 개선될 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)와 동일한 반도체 공정에 의해 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
따라서, 스위칭부(440)가 표시 영역(DA)에 포함된 복수의 서브 화소(PX1, PX2, PX3)가 아닌 비표시 영역(NDA)에 구비됨으로써, 서브 화소의 사이즈가 감소되어 고해상도가 구현될 수 있다.
한편, 앞서 기술한 디스플레이 장치는 디스플레이 패널일 수 있다. 즉, 실시예에서, 디스플레이 장치와 디스플레이 패널은 동일한 의미로 이해될 수 있다. 실시예에서, 실질적인 의미에서의 디스플레이 장치는 디스플레이 패널과 영상을 디스플레이하기 위해 디스플레이 패널을 제어할 수 있는 컨트롤러(또는 프로세서)를 포함할 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.
예컨대, 실시예는 TV, 샤이니지, 휴대폰이나 스마트 폰(smart phone)과 같은 이동 단말기, 노트북이나 데스크탑과 같은 컴퓨터용 디스플레이, 자동차용 HUD(head-Up Display), 디스플레이용 백라이트 유닛, VR, AR 또는 MR(mixed Reality)용 디스플레이, 광원 소스 등에 채택될 수 있다.

Claims (16)

  1. 복수의 화소를 포함하고, 상기 복수의 화소는 각각 복수의 서브 화소를 포함하는 기판;
    상기 복수의 서브 화소 각각에 제1 조립 배선 및 제2 조립 배선;
    상기 제1 조립 배선 및 상기 제2 조립 배선 상에 조립 홀을 갖는 격벽;
    상기 조립 홀에 반도체 발광 소자; 및
    상기 제1 조립 배선 및 상기 제2 조립 배선에 연결되어, 교류 신호 및 직류 신호를 선택적으로 공급하는 신호 공급부;를 포함하는,
    디스플레이 장치.
  2. 제1항에 있어서,
    상기 반도체 발광 소자의 자가 조립시, 상기 신호 공급부는 상기 교류 신호를 상기 제1 조립 배선과 상기 제2 조립 배선에 공급하는,
    디스플레이 장치.
  3. 제1항에 있어서,
    상기 복수의 서브 화소 각각에 서브 화소 회로;를 포함하고,
    상기 서브 화소 회로는 상기 제1 조립 배선 및 상기 제2 조립 배선 중 하나의 조립 배선에 연결되고,
    상기 제1 조립 배선은 상기 반도체 발광 소자의 제1 측에 연결되며,
    상기 제2 조립 배선은 상기 반도체 발광 소자의 제2 측에 연결되는,
    디스플레이 장치.
  4. 제3항에 있어서,
    상기 반도체 발광 소자의 발광시, 상기 서브 화소 회로는 구동 전류를 상기 제1 조립 배선 및 상기 제2 조립 배선 중 하나의 조립 배선에 공급하는,
    디스플레이 장치.
  5. 제3항에 있어서,
    상기 서브 화소 회로는,
    제1 신호 라인, 제2 신호 라인 및 제1 노드 사이에 제1 트랜지스터;
    상기 제1 신호 라인, 제3 신호 라인 및 제2 노드 사이에 제2 트랜지스터;
    상기 제1 노드, 전원 라인 및 상기 제2 노드 사이에 제3 트랜지스터; 및
    상기 제1 노드와 상기 제2 노드 사이에 커패시터;를 포함하는,
    디스플레이 장치.
  6. 제5항에 있어서,
    제4 신호 라인, 상기 제2 노드 및 제3 노드 사이에 제4 트랜지스터;를 포함하는,
    디스플레이 장치.
  7. 제6항에 있어서,
    상기 반도체 발광 소자의 에이징시, 상기 제4 트랜지스터는 턴오프되고, 상기 신호 공급부는 상기 직류 신호를 상기 제1 조립 배선과 상기 제2 조립 배선에 공급하는,
    디스플레이 장치.
  8. 제1항에 있어서,
    상기 신호 공급부는,
    상기 교류 신호를 생성하는 교류 신호 생성부;
    상기 직류 신호를 생성하는 직류 신호 생성부;
    상기 교류 신호 및 상기 직류 신호를 선택적으로 출력하는 신호 선택부; 및
    상기 신호 선택부의 출력 신호의 공급을 제어하는 스위칭부;를 포함하는,
    디스플레이 장치.
  9. 제8항에 있어서,
    상기 스위칭부는,
    상기 제1 조립 배선으로의 상기 출력 신호의 제1 전압의 공급을 스위칭하는 제5 트랜지스터; 및
    상기 제2 조립 배선으로의 상기 출력 신호의 제2 전압의 공급을 스위칭하는 제6 트랜지스터;를 포함하는,
    디스플레이 장치.
  10. 제9항에 있어서,
    상기 반도체 발광 소자의 자가 조립시, 상기 신호 선택부에 의해 선택된 상기 교류 신호를 공급하기 위해 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 턴온되는,
    디스플레이 장치.
  11. 제9항에 있어서,
    상기 반도체 발광 소자의 에이징시, 상기 선택부에 의해 선택된 상기 직류 신호를 공급하기 위해 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 턴온되는,
    디스플레이 장치.
  12. 제9항에 있어서,
    상기 반도체 발광 소자의 발광시, 상기 선택부에 의해 선택된 상기 교류 신호 또는 상기 직류 신호의 공급을 차단하기 위해 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 턴오프되는,
    디스플레이 장치.
  13. 제8항에 있어서,
    상기 교류 신호 생성부, 상기 직류 신호 생성부 및 상기 신호 선택부는 비표시 영역 상에 구비되는,
    디스플레이 장치.
  14. 제8항에 있어서,
    상기 스위칭부는 비표시 영역 상에 구비되는,
    디스플레이 장치.
  15. 제8항에 있어서,
    상기 스위칭부는 상기 복수의 서브 화소 각각에 구비되는,
    디스플레이 장치.
  16. 제1항에 있어서,
    입력 인터페이스를 포함하고,
    상기 신호 공급부는,
    상기 입력 인터페이스를 통한 에이징 신호에 응답하여, 상기 직류 신호를 상기 반도체 발광 소자로 공급하는,
    디스플레이 장치.
PCT/KR2022/013849 2022-09-16 2022-09-16 디스플레이 장치 WO2024058290A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/013849 WO2024058290A1 (ko) 2022-09-16 2022-09-16 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/013849 WO2024058290A1 (ko) 2022-09-16 2022-09-16 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2024058290A1 true WO2024058290A1 (ko) 2024-03-21

Family

ID=90275349

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/013849 WO2024058290A1 (ko) 2022-09-16 2022-09-16 디스플레이 장치

Country Status (1)

Country Link
WO (1) WO2024058290A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121894A (ko) * 2018-04-18 2019-10-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200106406A (ko) * 2019-03-04 2020-09-14 엘지전자 주식회사 디스플레이 장치
KR20200140179A (ko) * 2019-06-05 2020-12-15 한양대학교 에리카산학협력단 Led 디스플레이 제조 방법
US20210265529A1 (en) * 2016-07-15 2021-08-26 Samsung Display Co., Ltd. Light emitting device and fabricating method thereof
KR20220023922A (ko) * 2020-08-21 2022-03-03 삼성디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210265529A1 (en) * 2016-07-15 2021-08-26 Samsung Display Co., Ltd. Light emitting device and fabricating method thereof
KR20190121894A (ko) * 2018-04-18 2019-10-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200106406A (ko) * 2019-03-04 2020-09-14 엘지전자 주식회사 디스플레이 장치
KR20200140179A (ko) * 2019-06-05 2020-12-15 한양대학교 에리카산학협력단 Led 디스플레이 제조 방법
KR20220023922A (ko) * 2020-08-21 2022-03-03 삼성디스플레이 주식회사 표시 장치

Similar Documents

Publication Publication Date Title
WO2021210893A1 (ko) 디스플레이 모듈 및 디스플레이 모듈의 구동 방법
WO2022154592A1 (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
WO2022019348A1 (ko) 디스플레이 장치
WO2023106861A1 (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
WO2022154593A1 (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
WO2024058290A1 (ko) 디스플레이 장치
WO2023068407A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2022035052A1 (ko) 디스플레이 장치 및 이의 제어 방법
WO2024024998A1 (ko) 디스플레이 장치
WO2024005218A1 (ko) 디스플레이 장치
WO2024075876A1 (ko) 디스플레이 장치
WO2024034697A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024014581A1 (ko) 반도체 발광 소자 패키지 및 디스플레이 장치
WO2024075859A1 (ko) 디스플레이 장치
WO2023054764A1 (ko) 디스플레이 장치
WO2023085473A1 (ko) 디스플레이 장치
WO2023033212A1 (ko) 디스플레이 장치
WO2024122682A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024025118A1 (ko) 디스플레이 장치 및 이의 제어 방법
WO2023106766A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023182538A1 (ko) 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
WO2024085288A1 (ko) 디스플레이 장치
WO2024090611A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023167350A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024019189A1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22958893

Country of ref document: EP

Kind code of ref document: A1