WO2023106766A1 - 반도체 발광 소자 및 디스플레이 장치 - Google Patents

반도체 발광 소자 및 디스플레이 장치 Download PDF

Info

Publication number
WO2023106766A1
WO2023106766A1 PCT/KR2022/019621 KR2022019621W WO2023106766A1 WO 2023106766 A1 WO2023106766 A1 WO 2023106766A1 KR 2022019621 W KR2022019621 W KR 2022019621W WO 2023106766 A1 WO2023106766 A1 WO 2023106766A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
semiconductor light
electrode
emitting device
Prior art date
Application number
PCT/KR2022/019621
Other languages
English (en)
French (fr)
Inventor
장영학
정석구
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to CN202280080764.9A priority Critical patent/CN118355515A/zh
Priority to KR1020247021275A priority patent/KR20240118794A/ko
Publication of WO2023106766A1 publication Critical patent/WO2023106766A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Definitions

  • Embodiments relate to semiconductor light emitting devices and display devices.
  • LCDs liquid crystal displays
  • OLED displays OLED displays
  • micro-LED displays micro-LED displays
  • a micro-LED display is a display using a micro-LED, which is a semiconductor light emitting device having a diameter or cross-sectional area of 100 ⁇ m or less, as a display device.
  • Micro-LED display has excellent performance in many characteristics such as contrast ratio, response speed, color reproducibility, viewing angle, brightness, resolution, lifespan, luminous efficiency or luminance because it uses micro-LED, which is a semiconductor light emitting device, as a display element.
  • the micro-LED display has the advantage of being free to adjust the size or resolution as screens can be separated and combined in a modular manner, and can implement a flexible display.
  • Transfer technologies that have recently been developed include a pick and place process, a laser lift-off method, or a self-assembly method.
  • the self-assembly method is a method in which a semiconductor light emitting device finds an assembly position by itself in a fluid, and is an advantageous method for realizing a large-screen display device.
  • the transfer speed can be improved, but the transfer error rate can be increased and the transfer yield is lowered. There is a technical problem.
  • the most suitable type for reducing the size (or diameter) of a semiconductor light emitting device is a vertical type semiconductor light emitting device.
  • the degree to which semiconductor light emitting devices are quickly assembled at a desired position on a backplane substrate is defined as an assembly rate.
  • the response speed of the semiconductor light emitting device to the magnet during self-assembly is very important to improve the assembly rate.
  • a magnetic layer 5 is disposed on the lower side of the light emitting layer 2 of the semiconductor light emitting element 1 .
  • the size of the magnetic layer 5 also decreases as the size of the semiconductor light emitting device 1 decreases, the reaction rate of the semiconductor light emitting device 1 with respect to the magnet decreases, resulting in a lower assembly rate. Therefore, even if the size of the semiconductor light emitting device 1 is reduced, there is an urgent need for a method of making the size of the magnetic layer 5 the same or rather large.
  • the magnetic layer 5 and the ohmic contact layer 6 are used as the first electrode 4, there is a problem in that the light absorption rate is high and the light efficiency and luminance are lowered.
  • a red semiconductor light emitting device based on AlGaInP has a very low light efficiency compared to a green semiconductor light emitting device or a blue semiconductor light emitting device, so there is a problem in that light efficiency and luminance are further reduced due to the first electrode 4.
  • Embodiments are aimed at solving the foregoing and other problems.
  • Another object of the embodiments is to provide a semiconductor light emitting device and a display device capable of preventing electrical connection failure.
  • another object of the embodiments is to provide a semiconductor light emitting device and a display device capable of improving an assembly rate.
  • another object of the embodiments is to provide a semiconductor light emitting device and a display device capable of improving light efficiency and luminance.
  • Another object of the embodiments is to provide a semiconductor light emitting device and a display device capable of preventing assembly defects.
  • a semiconductor light emitting device includes a light emitting layer; a first electrode under the light emitting layer; a second electrode on the light emitting layer; and a passivation layer surrounding the light emitting layer, and the size of the first electrode may be greater than the size of the light emitting layer.
  • the first electrode may include a protruding portion protruding outward from a side portion of the light emitting layer.
  • the first electrode may include an ohmic contact layer under the light emitting layer; a reflective layer under the light emitting layer; and a magnetic layer under the reflective layer.
  • At least one of the ohmic contact layer, the regular reflective layer, and the magnetic layer may protrude outward from a side of the light emitting layer.
  • At least one of the ohmic contact layer, the regular reflective layer, and the magnetic layer may protrude outward from a side of the passivation layer.
  • An upper surface of the ohmic contact layer may contact a lower surface of the passivation layer.
  • An outer side surface of each of the ohmic contact layer, the regular reflective layer, and the magnetic layer may be positioned on the same vertical line.
  • a lower surface of the emission layer may have a first region and a second region surrounding the first region, the ohmic contact layer may contact the first region, and the reflective layer may contact the second region.
  • a lower surface of the emission layer may have a first region and a second region surrounding the first region, the reflective layer may contact the first region, and the ohmic contact layer may contact the second region.
  • a metal oxide layer surrounding the first electrode may be included.
  • the metal oxide layer may be disposed below the magnetic layer and on sides of each of the ohmic contact layer, the reflective layer, and the magnetic layer.
  • An upper surface of the light emitting layer has a first region and a second region surrounding the first region, and the passivation layer includes: a first passivation layer on the first region; and a second passivation layer on the second region, wherein a thickness of the first passivation layer may be smaller than a thickness of the second passivation layer.
  • a thickness of the first passivation layer may be less than 1/2 of a thickness of the second passivation layer.
  • a display device includes a backplane substrate having assembly holes; a semiconductor light emitting device in the assembly hole; a connecting electrode on a side of the semiconductor light emitting element; an insulating layer in the assembly hole; a first electrode wire connected to an upper side of the connection electrode; and a second electrode wire connected to an upper side of the semiconductor light emitting device.
  • a display device includes a backplane substrate having a first assembly line, a second assembly line, and assembly holes on the first assembly line and the second assembly line; a semiconductor light emitting device in the assembly hole; a connecting electrode on a side of the semiconductor light emitting element; an insulating layer in the assembly hole; and an electrode wire connected to an upper side of the semiconductor light emitting device, wherein at least one assembly wire of the first assembly wire or the second assembly wire may be connected to a lower side of the connection electrode.
  • the formation of the first electrode 154 may be facilitated by being disposed under the light emitting layer 150' of the first electrode 154.
  • the first electrode 154 may include a protrusion 154a protruding outward from the side of the light emitting layer 150'.
  • the connection electrode 370 disposed around the semiconductor light emitting devices 150A to 150D is electrically connected to the protrusion 154a of the first electrode 154, so that the connection electrode 370 can be easily electrically connected.
  • electrical characteristics may be improved by increasing a contact area between the connection electrode 370 and the first electrode 154 .
  • the first electrode 154 disposed below the light emitting layer 150' may have a multilayer structure.
  • the first electrode 154 may include an ohmic contact layer 154-1, a reflective layer 154-2, and a magnetic layer 154-3.
  • the magnetic layer 154-3 protrudes outward from the side of the light-emitting layer 150' as well as under the light-emitting layer 150' to increase the size of the magnetic layer 154-3, thereby increasing the size of the semiconductor for the magnet during self-assembly.
  • the reaction rate of the light emitting devices 150A to 150D is increased, so that the assembling rate can be improved.
  • the ohmic contact layer 154-1 and the reflective layer 154-2 of the first electrode 154 are disposed on the same surface, for example, on the lower surface of the light emitting layer 150'. As a result, a current concentrating effect is obtained and light reflectance is increased, so that light efficiency and luminance can be improved.
  • the semiconductor light emitting device 150D may not be caught and absorbed during self-assembly by the metal oxide layer.
  • the fluid absorption layer 500 may be formed on the surface of the metal oxide layer.
  • the fluid adsorption layer 500 may be formed by adhering fluid molecules, for example, water molecules, to the surface of the metal oxide.
  • the fluid adsorption layer 500 Adsorption of the semiconductor light emitting devices 150D is released, and the semiconductor light emitting devices 150D may be separated. Therefore, during self-assembly, the semiconductor light emitting devices 150D are not attracted to each other by the metal oxide and the previously adsorbed semiconductor light emitting devices 150D are separated, so that the assembly rate can be improved.
  • the thicknesses t1 and t2 of the passivation layer on the upper side of the light emitting layer 150' may vary depending on positions. That is, when the upper surface of the light emitting layer 150' has a first region 150a-1 and a second region 150a-2 surrounding the first region 150a-1, the first passivation layer 157-1 ) may be disposed on the first region 150a-1, and the second passivation layer 157-2 may be disposed on the second region 150a-2.
  • the semiconductor light emitting devices 150A to 150D are properly assembled during self-assembly.
  • the thickness t1 of the first passivation layer 157-1 is very thin, it is very easy to form a contact hole for forming an electrode wiring. Accordingly, rapid electrical connection is possible and electrical connection failure can be prevented.
  • FIG. 1 is a cross-sectional view showing a semiconductor light emitting device according to an undisclosed internal technology.
  • FIG 3 illustrates a living room of a house in which a display device according to an exemplary embodiment is disposed.
  • FIG. 4 is a schematic block diagram of a display device according to an exemplary embodiment.
  • FIG. 5 is a circuit diagram illustrating an example of a pixel of FIG. 4 .
  • FIG. 6 is an enlarged view of a first panel area in the display device of FIG. 3 .
  • FIG. 7 is an enlarged view of area A2 of FIG. 6 .
  • FIG. 8 is a view showing an example in which a light emitting device according to an embodiment is assembled to a substrate by a self-assembly method.
  • FIG. 9 is a cross-sectional view showing the semiconductor light emitting device according to the first embodiment.
  • FIG. 10 is a bottom view showing the semiconductor light emitting device according to the first embodiment.
  • FIG. 11 is a plan view illustrating a display device according to an exemplary embodiment.
  • FIG. 12 is a cross-sectional view of the display device according to the first embodiment.
  • FIG. 13 is a cross-sectional view of a display device according to a second embodiment.
  • FIG. 14 is a cross-sectional view showing a semiconductor light emitting device according to a second embodiment.
  • 16 is a cross-sectional view showing a semiconductor light emitting device according to a third embodiment.
  • FIG 17 shows light reflection and current flow in the semiconductor light emitting device according to the third embodiment.
  • FIG. 18 is a cross-sectional view showing a semiconductor light emitting device according to a fourth embodiment.
  • FIG 19 shows how a fluid absorption layer is formed during self-assembly using a semiconductor light emitting device according to a fourth embodiment.
  • FIG. 20 is a cross-sectional view of a display device according to a third embodiment.
  • 21 is a cross-sectional view of a display device according to a fourth embodiment.
  • the display device described in this specification includes TV, Shinage, mobile terminal such as mobile phone or smart phone, computer display such as laptop or desktop, automobile head-up display (HUD), display backlight unit, A display for VR, AR or mixed reality (MR), a light source, and the like may be included.
  • HUD head-up display
  • MR mixed reality
  • a light source and the like may be included.
  • the configuration according to the embodiment described in this specification can be equally applied to a display-capable device even if it is a new product type to be developed in the future.
  • FIG 3 illustrates a living room of a house in which a display device according to an exemplary embodiment is disposed.
  • the display device 100 of the embodiment can display the status of various electronic products such as a washing machine 101, a robot cleaner 102, and an air purifier 103, and the electronic products and IOT-based and can control each electronic product based on the user's setting data.
  • various electronic products such as a washing machine 101, a robot cleaner 102, and an air purifier 103
  • the electronic products and IOT-based can control each electronic product based on the user's setting data.
  • the display device 100 may include a flexible display fabricated on a thin and flexible substrate.
  • a flexible display can be bent or rolled like paper while maintaining characteristics of a conventional flat panel display.
  • a unit pixel means a minimum unit for implementing one color.
  • a unit pixel of the flexible display may be implemented by a light emitting device.
  • the light emitting device may be a Micro-LED or a Nano-LED, but is not limited thereto.
  • FIG. 4 is a block diagram schematically illustrating a display device according to an exemplary embodiment
  • FIG. 5 is a circuit diagram illustrating an example of a pixel of FIG. 4 .
  • a display device may include a display panel 10 , a driving circuit 20 , a scan driving unit 30 and a power supply circuit 50 .
  • the display device 100 may drive a light emitting element in an active matrix (AM) method or a passive matrix (PM) method.
  • AM active matrix
  • PM passive matrix
  • the driving circuit 20 may include a data driver 21 and a timing controller 22 .
  • the display panel 10 may be formed in a rectangular shape, but is not limited thereto. That is, the display panel 10 may be formed in a circular or elliptical shape. At least one side of the display panel 10 may be formed to be bent with a predetermined curvature.
  • the display panel may include a display area DA.
  • the display area DA is an area where the pixels PX are formed to display an image.
  • the display panel may include a non-display area NDA.
  • the non-display area DNA may be an area excluding the display area DA.
  • the display area DA and the non-display area NDA may be defined on the same surface.
  • the non-display area DNA may surround the display area DA on the same surface as the display area DA, but is not limited thereto.
  • the display area DA and the non-display area NDA may be defined on different surfaces.
  • the display area DA may be defined on the upper surface of the substrate
  • the non-display area NDA may be defined on the lower surface of the substrate.
  • the non-display area NDA may be defined on the entire area or a partial area of the lower surface of the substrate.
  • the display area DA and the non-display area NDA may not be divided. That is, only the display area DA may exist on the upper surface of the substrate, and the non-display area NDA may not exist. In other words, the entire area of the upper surface of the substrate is the display area DA where the image is displayed, and the bezel area, which is the non-display area NDA, may not exist.
  • the display panel 10 includes data lines (D1 to Dm, where m is an integer greater than or equal to 2), scan lines (S1 to Sn, where n is an integer greater than or equal to 2) crossing the data lines (D1 to Dm), and a high potential voltage.
  • VDDL high potential voltage line
  • VSSL low potential voltage line
  • S1 to Sn scan lines
  • Each of the pixels PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • the first sub-pixel PX1 emits light of a first color of a first main wavelength
  • the second sub-pixel PX2 emits light of a second color of a second main wavelength
  • the third sub-pixel PX3 emits light of a second color.
  • a third color light having a third main wavelength may be emitted.
  • the first color light may be red light
  • the second color light may be green light
  • the third color light may be blue light, but are not limited thereto.
  • FIG. 4 it is illustrated that each of the pixels PX includes three sub-pixels, but is not limited thereto. That is, each of the pixels PX may include four or more sub-pixels.
  • Each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 includes at least one of the data lines D1 to Dm, at least one of the scan lines S1 to Sn, and a high voltage signal. It can be connected to the upper voltage line (VDDL).
  • the first sub-pixel PX1 may include light emitting elements LD, a plurality of transistors for supplying current to the light emitting elements LD, and at least one capacitor Cst.
  • each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 may include only one light emitting element LD and at least one capacitor Cst. may be
  • Each of the light emitting devices LD may be a semiconductor light emitting diode including a first electrode 154 , a plurality of conductive semiconductor layers, and a second electrode 155 .
  • the first electrode 154 may be an anode electrode and the second electrode 155 may be a cathode electrode, but is not limited thereto.
  • the light emitting device LD may be one of a horizontal light emitting device, a flip chip type light emitting device, and a vertical light emitting device.
  • the plurality of transistors may include a driving transistor DT supplying current to the light emitting elements LD and a scan transistor ST supplying a data voltage to a gate electrode of the driving transistor DT.
  • the driving transistor DT includes a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to the high potential voltage line VDDL to which the high potential voltage VDD is applied, and first elements of the light emitting elements LD.
  • a drain electrode connected to the electrodes 154 may be included.
  • the scan transistor ST has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1 ⁇ k ⁇ n), a source electrode connected to the gate electrode of the driving transistor DT, and data lines Dj, j an integer that satisfies 1 ⁇ j ⁇ m).
  • the capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT.
  • the storage capacitor Cst charges a difference between the gate voltage and the source voltage of the driving transistor DT.
  • the driving transistor DT and the scan transistor ST may be formed of thin film transistors.
  • the driving transistor DT and the scan transistor ST are formed of P-type MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), but the present invention is not limited thereto.
  • the driving transistor DT and the scan transistor ST may be formed of N-type MOSFETs. In this case, positions of the source and drain electrodes of the driving transistor DT and the scan transistor ST may be changed.
  • each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 includes one driving transistor DT, one scan transistor ST, and one capacitor ( 2T1C (2 Transistor - 1 capacitor) having Cst) is illustrated, but the present invention is not limited thereto.
  • Each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 may include a plurality of scan transistors ST and a plurality of capacitors Cst.
  • the second sub-pixel PX2 and the third sub-pixel PX3 may be expressed with substantially the same circuit diagram as the first sub-pixel PX1 , a detailed description thereof will be omitted.
  • the driving circuit 20 outputs signals and voltages for driving the display panel 10 .
  • the driving circuit 20 may include a data driver 21 and a timing controller 22 .
  • the data driver 21 receives digital video data DATA and a source control signal DCS from the timing controller 22 .
  • the data driver 21 converts the digital video data DATA into analog data voltages according to the source control signal DCS and supplies them to the data lines D1 to Dm of the display panel 10 .
  • the timing controller 22 receives digital video data DATA and timing signals from the host system.
  • the host system may be an application processor of a smart phone or tablet PC, a monitor, a system on chip of a TV, and the like.
  • the timing controller 22 generates control signals for controlling operation timings of the data driver 21 and the scan driver 30 .
  • the control signals may include a source control signal DCS for controlling the operation timing of the data driver 21 and a scan control signal SCS for controlling the operation timing of the scan driver 30 .
  • the driving circuit 20 may be disposed in the non-display area NDA provided on one side of the display panel 10 .
  • the driving circuit 20 may be formed of an integrated circuit (IC) and mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method.
  • COG chip on glass
  • COP chip on plastic
  • ultrasonic bonding method The present invention is not limited to this.
  • the driving circuit 20 may be mounted on a circuit board (not shown) instead of the display panel 10 .
  • the data driver 21 may be mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method, and the timing controller 22 may be mounted on a circuit board. there is.
  • COG chip on glass
  • COP chip on plastic
  • the scan driver 30 receives the scan control signal SCS from the timing controller 22 .
  • the scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10 .
  • the scan driver 30 may include a plurality of transistors and be formed in the non-display area NDA of the display panel 10 .
  • the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10 .
  • the power supply circuit 50 may generate voltages necessary for driving the display panel 10 from the main power supplied from the system board and supply the voltages to the display panel 10 .
  • the power supply circuit 50 generates a high potential voltage (VDD) and a low potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to generate the display panel 10. can be supplied to the high potential voltage line (VDDL) and the low potential voltage line (VSSL).
  • the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driving unit 30 from the main power.
  • FIG. 6 is an enlarged view of a first panel area in the display device of FIG. 3;
  • the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas such as the first panel area A1 by tiling.
  • the first panel area A1 may include a plurality of semiconductor light emitting devices 150 arranged for each unit pixel (PX in FIG. 4 ).
  • FIG. 7 is an enlarged view of area A2 of FIG. 6 .
  • a display device 100 may include a substrate 200 , assembled wires 201 and 202 , an insulating layer 206 , and a plurality of semiconductor light emitting devices 150 . More components than this may be included.
  • the assembly line may include a first assembly line 201 and a second assembly line 202 spaced apart from each other.
  • the first assembling wire 201 and the second assembling wire 202 may be provided to generate a dielectrophoretic force (DEP force) for assembling the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 may be one of a horizontal semiconductor light emitting device, a flip chip semiconductor light emitting device, and a vertical semiconductor light emitting device.
  • the semiconductor light emitting device 150 may include a red semiconductor light emitting device 150, a green semiconductor light emitting device 150G, and a blue semiconductor light emitting device 150B0 to form a sub-pixel, but is not limited thereto.
  • red phosphor and green phosphor may be provided to implement red and green, respectively.
  • the substrate 200 may be a support member for supporting components disposed on the substrate 200 or a protection member for protecting components.
  • the substrate 200 may be a rigid substrate or a flexible substrate.
  • the substrate 200 may be formed of sapphire, glass, silicon or polyimide.
  • the substrate 200 may include a flexible material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET).
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • the substrate 200 may be a transparent material, but is not limited thereto.
  • the substrate 200 may function as a support substrate in a display panel, and may function as a substrate for assembly when self-assembling a light emitting device.
  • the substrate 200 may be a backplane provided with circuits in the sub-pixels PX1, PX2, and PX3 shown in FIGS. 4 and 5, for example, transistors ST and DT, capacitors Cst, and signal wires. However, it is not limited thereto.
  • the insulating layer 206 may include an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc., or an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx), and may include a substrate. 200 and may form a single substrate.
  • an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc.
  • an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx)
  • the insulating layer 206 may be a conductive adhesive layer having adhesiveness and conductivity, and the conductive adhesive layer may have flexibility and thus enable a flexible function of the display device.
  • the insulating layer 206 may be an anisotropy conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles.
  • the conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness but electrically insulating in a direction horizontal to the thickness.
  • the insulating layer 206 may include an assembly hole 203 into which the semiconductor light emitting device 150 is inserted. Therefore, during self-assembly, the semiconductor light emitting device 150 can be easily inserted into the assembly hole 203 of the insulating layer 206 .
  • the assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, or the like.
  • the assembly hole 203 may also be called a hole.
  • the assembly hole 203 may be called a hole, a groove, a groove, a recess 157H, a pocket, or the like.
  • the assembly hole 203 may be different according to the shape of the semiconductor light emitting device 150 .
  • each of a red semiconductor light emitting device, a green semiconductor light emitting device, and a blue semiconductor light emitting device may have a different shape, and may have an assembly hole 203 having a shape corresponding to the shape of each of these semiconductor light emitting devices.
  • the assembling hole 203 includes a first assembling hole 340H for assembling a red semiconductor light emitting device, a second assembling hole 340H for assembling a green semiconductor light emitting device, and a third assembling hole 340H for assembling a blue semiconductor light emitting device.
  • An assembly hole 340H may be included.
  • the red semiconductor light emitting device has a circular shape
  • the green semiconductor light emitting device has a first elliptical shape having a first minor axis and a second major axis
  • the blue semiconductor light emitting device has a second elliptical shape having a second minor axis and a second major axis. may, but is not limited thereto.
  • the second major axis of the elliptical shape of the blue semiconductor light emitting device may be greater than the second major axis of the elliptical shape of the green semiconductor light emitting device, and the second minor axis of the elliptical shape of the blue semiconductor light emitting device may be smaller than the first minor axis of the elliptical shape of the green semiconductor light emitting device.
  • a method of mounting the semiconductor light emitting device 150 on the substrate 200 may include, for example, a self-assembly method (FIG. 8) and a transfer method.
  • FIG. 8 is a view showing an example in which a light emitting device according to an embodiment is assembled to a substrate by a self-assembly method.
  • FIG. 8 An example of assembling the semiconductor light emitting device according to the embodiment to a display panel by a self-assembly method using an electromagnetic field will be described based on FIG. 8 .
  • the assembly substrate 200 described below may also function as a panel substrate 200a in a display device after assembling a light emitting device, but the embodiment is not limited thereto.
  • the semiconductor light emitting device 150 may be put into a chamber 1300 filled with a fluid 1200, and the semiconductor light emitting device 150 may be assembled by a magnetic field generated from the assembly device 1100. 200) can be moved. At this time, the light emitting device 150 adjacent to the assembly hole 207H of the assembly board 200 may be assembled into the assembly hole 207H by the DEP force generated by the electric field of the assembly wires.
  • the fluid 1200 may be water such as ultrapure water, but is not limited thereto.
  • a chamber may also be called a water bath, container, vessel, or the like.
  • the assembly substrate 200 may be disposed on the chamber 1300 .
  • the assembly substrate 200 may be put into the chamber 1300 .
  • an electric field is formed in the first assembly line 201 and the second assembly line 202 as AC voltage is applied, and the semiconductor light emitting device 150 injected into the assembly hole 207H by the DEP force caused by the electric field can be fixed.
  • the distance between the first assembly line 201 and the second assembly line 202 may be smaller than the width of the semiconductor light emitting device 150 and the width of the assembly hole 207H, and assembly of the semiconductor light emitting device 150 using an electric field. The position can be fixed more precisely.
  • An insulating layer 215 is formed on the first assembly wiring 201 and the second assembly wiring 202 to protect the first assembly wiring 201 and the second assembly wiring 202 from the fluid 1200, and Leakage of current flowing through the first assembly line 201 and the second assembly line 202 can be prevented.
  • the insulating layer 215 may be formed of a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator.
  • the insulating layer 215 may have a minimum thickness to prevent damage to the first assembly line 201 and the second assembly line 202 when the semiconductor light emitting device 150 is assembled, and the semiconductor light emitting device 150 may have a maximum thickness for being stably assembled.
  • a barrier rib 207 may be formed on the insulating layer 215 . A portion of the barrier rib 207 may be positioned above the first assembly line 201 and the second assembly line 202 , and the remaining area may be positioned above the assembly substrate 200 .
  • each of the semiconductor light emitting devices 150 is coupled to and assembled to the assembly substrate 200 through assembly holes ( 207H) may be formed.
  • An assembly hole 207H to which the semiconductor light emitting devices 150 are coupled is formed in the assembly substrate 200 , and a surface on which the assembly hole 207H is formed may contact the fluid 1200 .
  • the assembly hole 207H may guide an accurate assembly position of the semiconductor light emitting device 150 .
  • the assembly hole 207H may have a shape and size corresponding to the shape of the semiconductor light emitting device 150 to be assembled at the corresponding position. Accordingly, it is possible to prevent another semiconductor light emitting device or a plurality of semiconductor light emitting devices from being assembled into the assembly hole 207H.
  • the assembly device 1100 applying a magnetic field may move along the assembly substrate 200 .
  • Assembling device 1100 may be a permanent magnet or an electromagnet.
  • the assembly device 1100 may move in a state of being in contact with the assembly substrate 200 in order to maximize the area of the magnetic field into the fluid 1200 .
  • the assembly device 1100 may include a plurality of magnetic bodies or may include magnetic bodies having a size corresponding to that of the assembly substrate 200 . In this case, the moving distance of the assembling device 1100 may be limited within a predetermined range.
  • the semiconductor light emitting device 150 in the chamber 1300 may move toward the assembly device 1100 and the assembly substrate 200 by the magnetic field generated by the assembly device 1100 .
  • the semiconductor light emitting device 150 may enter into the assembly hole 207H and be fixed by a DEP force generated by an electric field between the assembly wires 201 and 202 while moving toward the assembly device 1100 .
  • the first and second assembled wires 201 and 202 form an electric field by AC power, and a DEP force may be formed between the assembled wires 201 and 202 by the electric field.
  • the semiconductor light emitting device 150 can be fixed to the assembly hole 207H on the assembly substrate 200 by this DEP force.
  • a predetermined solder layer (not shown) is formed between the light emitting element 150 assembled on the assembly hole 207H of the assembly board 200 and the assembly wires 201 and 202 to increase the bonding strength of the light emitting element 150. can improve
  • a molding layer (not shown) may be formed in the assembly hole 207H of the assembly substrate 200 .
  • the molding layer may be a transparent resin or a resin containing a reflective material or a scattering material.
  • a semiconductor light emitting device described below may have a size of a micrometer or less.
  • the semiconductor light emitting device may have a size of 10 micrometers or less.
  • the semiconductor light emitting device described below may be a vertical type semiconductor light emitting device in which current flows vertically.
  • 9 is a cross-sectional view showing the semiconductor light emitting device according to the first embodiment.
  • 10 is a bottom view showing the semiconductor light emitting device according to the first embodiment.
  • the semiconductor light emitting device 150A may include a light emitting layer 150', a passivation layer 157, a first electrode 154, and a second electrode 155.
  • the light emitting layer 150' may emit light of a specific color.
  • a specific color of light may be determined by the semiconductor material of the light emitting layer 150'.
  • the specific color light may be, for example, red light, green light or blue light.
  • the light emitting layer 150' will be described as emitting red light, but the light emitting layer 150' of the embodiment may emit green light or blue light.
  • the light emitting layer 150' may include a plurality of semiconductor layers.
  • the light emitting layer 150 ′ may include at least one first conductivity type semiconductor layer 151 , an active layer 152 , and at least one second conductivity type semiconductor layer 153 .
  • the active layer 152 may be disposed on the first conductivity type semiconductor layer 151
  • the second conductivity type semiconductor layer 153 may be disposed on the active layer 152 .
  • the first conductivity type semiconductor layer 151 may include an n-type dopant
  • the second conductivity type semiconductor layer 153 may include a p-type dopant, but is not limited thereto.
  • the light emitting layer 150' may have a mesa structure. That is, the side of the light emitting layer 150' may have an inclined surface. The size (or diameter) of the light emitting layer 150' may increase from top to bottom. Although not shown, the light emitting layer 150' may have a multi-layered structure. The upper and lower regions of the light emitting layer 150' each have a different diameter, and each side of the light emitting layer 150' may have an inclined surface. In this case, the angle of inclination of the side surface of the upper region of the light emitting layer 150' may be the same as the angle of inclination of the side surface of the lower region of the light emitting layer 150', but is not limited thereto. As described above, the multi-stage structure of the light emitting layer 150' allows the semiconductor light emitting device 150A to be moved to the correct position without being greatly shaken or turned over during self-assembly, thereby preventing assembly defects.
  • the passivation layer 157 is made of a material having excellent insulating properties to protect the light emitting layer 150' and prevent leakage current flowing through the side of the light emitting layer 150'.
  • the passivation layer 157 may act as a repulsive force against the DEP force during self-assembly, so that the lower side of the semiconductor light emitting device 150A faces the bottom surface of the assembly hole 340H so that it can be properly assembled.
  • the passivation layer 157 may surround the light emitting layer 150'.
  • the passivation layer may be disposed along the circumference of the side of the light emitting layer 150'.
  • a passivation layer may be disposed on the upper side of the light emitting layer 150'.
  • the passivation layer disposed on the upper side of the light emitting layer 150' may include a first passivation layer 157-1 and a second passivation layer 157-2.
  • the upper surface of the light emitting layer 150' may have a first region 150a-1 and a second region 150a-2 surrounding the first region 150a-1.
  • the first passivation layer 157-1 may be disposed on the first region 150a-1
  • the second passivation layer 157-2 may be disposed on the second region 150a-2.
  • the second passivation layer 157-2 may surround the first passivation layer 157-1.
  • a thickness t1 of the first passivation layer 157-1 may be different from a thickness t2 of the second passivation layer 157-2.
  • a thickness t1 of the first passivation layer 157-1 may be smaller than a thickness t2 of the second passivation layer 157-2.
  • the thickness t1 of the first passivation layer 157-1 may be less than 1/2 of the thickness t2 of the second passivation layer 157-2.
  • a lower surface of the first passivation layer 157-1 and a lower surface of the second passivation layer 157-2 may be positioned on the same horizontal line. Accordingly, a recess 157H may be disposed above the passivation layer corresponding to the first region 150a-1 of the light emitting layer 150'.
  • a passivation layer may be disposed on the upper side of the light emitting layer 150'.
  • the passivation layer disposed above the light emitting layer 150' may be disposed on the second electrode 155 so that the second electrode 155 may not be exposed to the outside. Accordingly, during self-assembly, the second electrode 155 is not affected by the DEP force, so that the semiconductor light emitting device 150A is not turned over so that the second electrode 155 faces downward, and assembly defects can be prevented. .
  • an electrode wiring may be formed on an upper side of the semiconductor light emitting device 150A.
  • the semiconductor light emitting device 150A may be electrically connected to the second electrode 155 of the semiconductor light emitting device 150A through the passivation layer.
  • the passivation layer is thick, it is very difficult to form a contact hole for forming an electrode wiring.
  • the semiconductor light emitting device 150A can be self-assembled.
  • the thickness t1 of the first passivation layer 157-1 is very thin, it is very easy to form contact holes for forming electrode wires. Accordingly, rapid electrical connection is possible and electrical connection failure can be prevented.
  • the second electrode 155 may be disposed on the light emitting layer 150'.
  • the second electrode 155 may be disposed between the light emitting layer 150' and the passivation layer.
  • the second electrode 155 may contact the upper surface of the second conductivity type semiconductor layer 153 of the light emitting layer 150', but is not limited thereto. Although not shown, the size of the second electrode 155 may be smaller than the size of the light emitting layer 150'.
  • the second electrode 155 is a transparent conductive layer and may include ITO, IZO, or the like.
  • the first electrode 154 may be disposed under the light emitting layer 150'.
  • the first electrode 154 may be a cathode electrode
  • the second electrode 155 may be an anode electrode. Accordingly, a driving current flows from the second electrode 155 to the first electrode 154 in the light emitting layer 150', and light of a specific wavelength band can be generated in the light emitting layer 150' by the driving current.
  • the first electrode 154 may be easily formed to facilitate electrical connection to the first electrode 154 after the semiconductor light emitting device 150A is assembled on the backplane substrate.
  • the assembly rate may be improved by increasing the size D2 of the first electrode 154 to increase the reaction speed of the semiconductor light emitting device 150A with respect to the magnet during self-assembly.
  • the size D2 of the first electrode 154 is increased to increase the light reflection area of the light emitting layer 150', thereby improving light efficiency and luminance.
  • the size (or area, D2) of the first electrode 154 may be greater than the size (or area, D1) of the light emitting layer 150'.
  • the light emitting layer 150' has a mesa structure, and its size may increase from top to bottom.
  • the size D1 of the light emitting layer 150' may be the size of the lower surface of the light emitting layer 150'.
  • the size D1 of the light emitting layer 150' may be the size of the lower surface of the first conductive semiconductor layer 151.
  • the first electrode 154 may include a protrusion 154a protruding outward from the side of the light emitting layer 150'.
  • the protruding portion 154a may protrude outward along the side circumference of the light emitting layer 150'.
  • the length (or width, L1) of the protrusion 154a may be 1 micrometer or more.
  • the length L1 of the protrusion 154a is the distance between the outer side of the semiconductor light emitting device and the inner side of the assembly hole 340H. It may be smaller than the separation distance L2. Therefore, by maximizing the size D2 of the first electrode 154 by maximizing the length L1 of the protrusion 154a, as described above, by maximizing the size D2 of the first electrode 154 It can have various technical advantages that can be derived.
  • the first electrode 154 may have a multilayer structure. That is, the first electrode 154 may include a plurality of layers.
  • the first electrode 154 may include, but is not limited to, an ohmic contact layer 154-1, a reflective layer 154-2, and a magnetic layer 154-3.
  • the ohmic contact layer 154-1 may include Au, AuBe, AuGe, or the like.
  • the reflective layer 154-2 may include Al, Ag, or the like.
  • the magnetic layer 154-3 may include Ni, Co, or the like.
  • the first electrode 154 may include an electrode layer (conductive layer) such as Cu, an anti-oxidation layer such as Mo, an adhesive layer such as Cr or Ti, and the like.
  • the electrode layer may be disposed between the ohmic contact layer 154-1 and the reflective layer 154-2 or between the reflective layer 154-2 and the magnetic layer 154-3.
  • An adhesive layer may be disposed above and/or below the electrode layer.
  • the ohmic contact layer 154-1 may be disposed under the light emitting layer 150'.
  • the ohmic contact layer 154 - 1 may be disposed under the first conductivity type semiconductor layer 151 of the light emitting layer 150 ′.
  • the ohmic contact layer 154 - 1 may be in contact with the lower surface of the first conductivity type semiconductor layer 151 .
  • a Schottky barrier is formed at an interface between the first conductivity type semiconductor layer 151 including the n-type dopant and the metal. This is because the work function of the metal is greater than the work function of the first conductivity type semiconductor layer 151 .
  • an ohmic barrier may be formed with respect to the first conductivity type semiconductor layer 151 .
  • the entire area of the lower surface of the first conductivity-type semiconductor layer 151 may be in contact with the ohmic contact layer 154-1.
  • the first conductive semiconductor layer 151 and the ohmic contact layer 154-1 are in contact with the lower surface of the first conductive semiconductor layer 151 when the ohmic contact layer 154-1 such as Au, AuBe, or AuGe is in contact with the lower surface of the first conductive semiconductor layer 151.
  • An ohmic barrier may be formed at the interface between the Accordingly, electrical characteristics are improved so that low-voltage driving is possible, or light efficiency or luminance can be improved by applying a higher voltage.
  • the ohmic contact layer 154-1 may protrude outward from a side of the light emitting layer 150'.
  • the ohmic contact layer 154-1 may protrude outward from a side of the passivation layer. Since the ohmic contact layer 154-1 protrudes outward, electrical connection by a post process may be facilitated.
  • the passivation layer may contact an upper surface of the ohmic contact layer 154-1 protruding outward from the side of the light emitting layer 150'. Separation of the ohmic contact layer 154-1 may be prevented because the ohmic contact layer 154-1 is in contact with the light emitting layer 150' and the passivation layer.
  • the reflective layer 154-2 may be disposed under the ohmic contact layer 154-1.
  • the size of the reflective layer 154-2 may be the same as that of the ohmic contact layer 154-1, but is not limited thereto.
  • the reflective layer 154 - 2 may improve light efficiency and luminance by forwardly reflecting light from the light emitting layer 150 ′ toward the first electrode 154 .
  • the ohmic contact layer 154-1 may have a thin enough thickness to transmit light.
  • the reflective layer 154-2 may protrude outward from a side of the light emitting layer 150'.
  • the reflective layer 154-2 may protrude outward from a side of the passivation layer. Since the reflective layer 154-2 protrudes outward, electrical connection by a post process may be facilitated.
  • the light efficiency can be improved.
  • the magnetic layer 154-3 may be disposed below the reflective layer 154-2.
  • the size of the magnetic layer 154-3 may be the same as that of the reflective layer 154-2 and/or the ohmic contact layer 154-1, but is not limited thereto.
  • the magnetic layer 154-3 may improve the assembly rate by increasing the reaction speed of the semiconductor light emitting device 150A with respect to the magnet during self-assembly.
  • the area of the magnetic layer 154-3 may be increased.
  • the magnetic layer 154-3 may protrude outward from the side of the light emitting layer 150'.
  • the magnetic layer 154-3 may protrude outward from a side of the passivation layer. Since the magnetic layer 154-3 protrudes outward, the overall size of the magnetic layer 154-3 is expanded, and the reaction speed of the semiconductor light emitting device 150A with respect to the magnet during self-assembly is increased, so that the assembly rate can be improved.
  • External surfaces of each of the ohmic contact layer 154-1, the reflective layer 154-2, and the magnetic layer 154-3 may be positioned on the same vertical line.
  • FIG. 11 is a plan view illustrating a display device according to an exemplary embodiment.
  • the display device includes a plurality of pixels PX, and each of the plurality of pixels PX may include a plurality of sub-pixels PX1 , PX2 , and PX3 .
  • At least one semiconductor light emitting device 150 - 1 to 150 - 3 may be disposed in each of the plurality of sub-pixels PX1 , PX2 , and PX3 .
  • at least one red semiconductor light emitting device 150-1 is disposed on the first sub-pixel PX1
  • at least one green semiconductor light emitting device 150-2 is disposed on the second sub-pixel PX2.
  • At least one blue semiconductor light emitting device 150 - 3 may be disposed on the third sub-pixel PX3 .
  • the red semiconductor light emitting device 150-1 may be the semiconductor light emitting device 150A according to the first embodiment shown in FIGS. 9 and 10
  • the green semiconductor light emitting device 150-2 and/or the blue semiconductor light emitting device (150-3) may also have the same shape, structure, and/or function as the semiconductor light emitting device 150A according to the first embodiment, except for the semiconductor material of the light emitting layer 150'.
  • each of the plurality of sub-pixels PX1 to PX3 may include a first assembly line 321 and a second assembly line 322 .
  • a DEP force is formed by the AC voltage applied to the first assembly line 321 and the second assembly line 322, and the semiconductor light emitting devices 151-1 to 151-3 in the fluid are formed by the DEP force. may be assembled on the corresponding sub-pixels PX1 to PX3.
  • Each of the plurality of sub-pixels PX1 to PX3 may include an assembly hole 340H to assist assembly of the semiconductor light emitting devices 151-1 to 151-3. Since a large DEP force is formed in the assembly hole 340H, the semiconductor light emitting devices 150-1 to 150-3 moving in the fluid pass through the assembly hole 340H and are pulled by the large DEP force to the assembly hole 340H. ) can be assembled.
  • the semiconductor light emitting device 150A may be a vertical semiconductor light emitting device in which the first electrode 154 and the second electrode 155 are disposed to face each other in a vertical direction.
  • Each of the plurality of sub-pixels PX1 to PX3 has a small assembly hole 340H, and when the semiconductor light emitting device 150A is disposed in the assembly hole 340H, the lower part of the semiconductor light emitting device 150A Electrical connection of the first electrode 154 is not easy. Accordingly, as shown in FIG. 11 , the connection electrode 370 is electrically connected to the first electrode 154 of the semiconductor light emitting device 150A on the side of the semiconductor light emitting device 150A within the assembly hole 340H. As a result, electrical connection failure can be prevented.
  • connection electrode 370 is disposed along the circumference of the semiconductor light emitting device 150A in the assembly hole 340H, so that the contact area between the connection electrode 370 and the first electrode 154 is enlarged, thereby increasing electrical characteristics. This is improved so that low voltage driving is possible or higher voltage is applied to improve light efficiency or luminance.
  • FIG. 12 is a cross-sectional view of the display device according to the first embodiment.
  • the display device 301 includes a backplane substrate, a semiconductor light emitting device 150A, a connection electrode 370, a second insulating layer 350, and a first electrode wire ( 361) and a second electrode wiring 362.
  • the backplane substrate may be referred to as a display substrate.
  • the backplane board includes a substrate 310, a first assembly line 321, a second assembly line 322, a first insulating layer 330, and a barrier rib 340, and may be prepared before self-assembly. Then, the semiconductor light emitting device 150A may be assembled into the assembly hole 340H of the backplane substrate by using a self-assembly process. Thereafter, the connection electrode 370, the second insulating layer 350, the first electrode wiring 361, and the second electrode wiring 362 are formed through a post process, so that the display device 301 according to the first embodiment can be manufactured.
  • the substrate 310 includes components of the display device 301 according to the first embodiment, that is, the semiconductor light emitting device 150A, the connection electrode 370, the second insulating layer 350, and the first electrode wiring 361 , as a support substrate for supporting the second electrode wiring 362, etc., it may be called a lower substrate or a backplane substrate. Although not shown, an upper substrate may be disposed on the second electrode wiring 362, but is not limited thereto.
  • the first assembly wiring 321 may be disposed on the substrate 310 .
  • the second assembly wiring 322 may be disposed on the substrate 310 .
  • first assembly line 321 and the second assembly line 322 may be disposed on the same layer.
  • first and second assembly wires 321 and 322 may contact the upper surface of the board 310, but is not limited thereto.
  • the first assembly line 321 and the second assembly line 322 may be disposed on the same layer.
  • the first assembly line 321 and the second assembly line 322 may be disposed parallel to each other.
  • the first assembly line 321 and the second assembly line 322 may each serve to assemble the semiconductor light emitting device 150A into the assembly hole 340H using a self-assembly method.
  • the moving semiconductor light emitting device 150A may be assembled into the assembly hole 340H by the assembly device ( 1100 in FIG. 10 ) by the DEP force formed by the .
  • the assembly hole 340H may have a larger diameter than the diameter of the semiconductor light emitting device 150A.
  • Each of the first assembly line 321 and the second assembly line 322 may include a plurality of metal layers.
  • each of the first and second assembly lines 321 and 322 may include a main line and an auxiliary electrode.
  • Each of the main wires of the first and second assembly wires 321 and 322 may be disposed long along one direction of the substrate 310 .
  • An auxiliary electrode of each of the first and second assembly wires 321 and 322 may extend from the main wire toward the assembly hole 340H.
  • the auxiliary electrode may be electrically connected to the main wiring.
  • the main wiring may be disposed on the auxiliary wiring, so that the lower surface of the main wiring may come into contact with the upper surface of the auxiliary wiring, but this is not limited thereto.
  • first assembly line 321 and the second assembly line 322 may be disposed on different layers.
  • the first insulating layer 330 may be disposed on the first assembly line 321 and the second assembly line 322 .
  • the first insulating layer 330 may be made of an inorganic material or an organic material.
  • the first insulating layer 330 may be made of a material having a permittivity related to DEP force.
  • the DEP force may increase as the permittivity of the first insulating layer 330 increases, but is not limited thereto.
  • the first insulating layer 330 prevents the fluid from directly contacting the first assembly line 321 or the second assembly line 322 and being corroded during self-assembly by the assembly hole 340H of the partition wall 340 formed later. can do.
  • the barrier rib 340 may be disposed on the first insulating layer 330 .
  • the first insulating layer 330 may have assembly holes 340H.
  • the assembly hole 340H may be formed in each of the plurality of sub-pixels PX1 , PX2 , and PX3 of each of the plurality of pixels PX. That is, each sub-pixel PX1 , PX2 , and PX3 may be formed in one assembly hole 340H, but is not limited thereto.
  • the first insulating layer 330 may be exposed in the assembly hole 340H.
  • the bottom surface 158 - 2 of the assembly hole 340H may be the top surface of the first insulating layer 330 .
  • the height (or thickness) of the barrier rib 340 may be determined in consideration of the thickness of the semiconductor light emitting device 150A.
  • a self-assembly process is performed on the backplane substrate configured as described above, so that a plurality of semiconductor light emitting devices (150-1 to 150-3 in FIG. 11) are a plurality of sub-pixels of each of a plurality of pixels PX on the substrate 310. (PX1, PX2, PX3) can be assembled.
  • each of the plurality of red semiconductor light emitting devices 150-1, the plurality of green semiconductor light emitting devices 150-2, and the plurality of blue semiconductor light emitting devices 150-3 is sequentially disposed on the substrate 310.
  • Each of the pixels PX may be assembled to a plurality of sub-pixels PX1 , PX2 , and PX3 .
  • the plurality of red semiconductor light emitting devices 150-1, the plurality of green semiconductor light emitting devices 150-2, and the plurality of blue semiconductor light emitting devices 150-3 are simultaneously a plurality of pixels ( PX) may be assembled to each of a plurality of sub-pixels PX1 , PX2 , and PX3 .
  • a plurality of red semiconductor light emitting devices 150-1, a plurality of green semiconductor light emitting devices 150-2, and a plurality of blue semiconductor light emitting devices 150-3 may be dropped and mixed into the fluid of the chamber.
  • the same self-assembly process is performed to form a plurality of red semiconductor light emitting devices 150-1, a plurality of green semiconductor light emitting devices 150-2, and a plurality of blue semiconductor light emitting devices 150-3 at the same time as the substrate 310.
  • ) may be assembled to each of the plurality of sub-pixels PX1 , PX2 , and PX3 of the plurality of pixels PX on the pixel PX.
  • each of the red semiconductor light emitting device 150-1, the green semiconductor light emitting device 150-2, and the blue semiconductor light emitting device 150-3 may have mutual exclusivity. That is, each of the red semiconductor light emitting device 150-1, the green semiconductor light emitting device 150-2, and the blue semiconductor light emitting device 150-3 may have different shapes or sizes.
  • the red semiconductor light emitting device 150-1 has a circular shape
  • the green semiconductor light emitting device 150-2 has a first oval shape having a first short axis and a first long axis
  • the blue semiconductor light emitting device 150-3 may have a second elliptical shape.
  • the second elliptical shape may have a second minor axis smaller than the first minor axis and a second major axis greater than the first major axis.
  • a portion of the first electrode 154 that is, the ohmic contact layer 154-1 is disposed below the light emitting layer 150', and the reflective layer 154-2 is disposed below the light emitting layer 150'.
  • the magnetic layer 154-3 may be disposed under the reflective layer 154-2.
  • the ohmic contact layer 154-1, the reflective layer 154-2, and/or the magnetic layer 154-3 may protrude outward from a side of the light emitting layer 150'.
  • an electrical connection may be formed using a post process. That is, the connection electrode 370, the second insulating layer 350, the first electrode wiring 361, and the second electrode wiring 362 may be formed using a post process.
  • connection electrode 370 may be disposed in the assembly hole 340H.
  • the connection electrode 370 may electrically connect the semiconductor light emitting device 150A and the first electrode wiring 361 .
  • the first electrode wire 361 may be electrically connected to an upper side of the connection electrode 370 through the second insulating layer 350 .
  • connection electrode 370 may be formed using a sputtering method.
  • a metal film may be formed on the substrate 310 and patterned using a sputtering process, so that the connection electrode 370 may be formed along the circumference of the semiconductor light emitting device 150A in the assembly hole 340H.
  • connection electrode 370 may be electrically connected to the protruding portion 154a of the protruding first electrode 154 protruding outward from the side of the light emitting layer 150'.
  • the connection electrode 370 may be connected to the side surface of the magnetic layer 154 - 3 of the first electrode 154 .
  • the connection electrode 370 may be connected to a side surface of the reflective layer 154 - 2 of the first electrode 154 .
  • the connection electrode 370 may be connected to a side surface of the ohmic contact layer 154 - 1 of the first electrode 154 .
  • the connection electrode 370 may be connected to the upper surface of the ohmic contact layer 154 - 1 of the first electrode 154 .
  • connection electrode 370 is connected to the side or upper side of the protruding portion 154a protruding outward from the side of the light emitting layer 150', the contact area between the connecting electrode and the first electrode 154 is increased, thereby providing electrical characteristics can be improved. Accordingly, light efficiency and luminance may be improved.
  • a fixed insulating layer may be disposed between the semiconductor light emitting device 150A and the first insulating layer 330 .
  • the fixing insulating layer may fix the semiconductor light emitting device 150A to the first insulating layer 330 .
  • the fixed insulating layer may be an organic material or a photosensitive material, but is not limited thereto.
  • the fixed insulating layer may have a shape corresponding to the shape of the semiconductor light emitting device 150A.
  • the diameter (or width) of the fixed insulating layer may be the same as the diameter (or width) of the semiconductor light emitting device 150A, but is not limited thereto.
  • the fixed insulating layer may have a shape corresponding to the shape of the first conductivity type semiconductor layer 151 and/or the shape of the electrode 154 of the semiconductor light emitting device 150A.
  • the thickness of the fixed insulating layer may be smaller than that of the first insulating layer 330 .
  • the thickness of the fixed insulating layer may be smaller than the thickness of the electrode 154 of the semiconductor light emitting device 150A.
  • the second insulating layer 350 may be disposed on the barrier rib 340 .
  • the second insulating layer 350 may be disposed on the semiconductor light emitting device 150A.
  • the second insulating layer 350 may be disposed on the connection electrode 370 disposed in the assembly hole 340H.
  • the second insulating layer 350 may be a planarization layer for easily forming the second electrode wiring 362 or other layers. Accordingly, the upper surface of the second insulating layer 350 may have a straight plane.
  • the first insulating layer 330 and the second insulating layer 350 may be made of an organic material or an inorganic material. For example, at least one insulating layer among the first insulating layer 330 and the second insulating layer 350 may be made of an organic material.
  • the first electrode wire 361 and the second electrode wire 362 may be disposed on the same layer, for example, the second insulating layer 350 .
  • the first electrode wiring 361 may be disposed on the second insulating layer 350 .
  • the first electrode wiring 361 may be electrically connected to an upper side of the connection electrode 370 through the second insulating layer 350 .
  • the second electrode wiring 362 may be disposed on the second insulating layer 350 .
  • the second electrode wiring 362 may be electrically connected to the second electrode 155 of the semiconductor light emitting device 150A through the second insulating layer 350 and the passivation layer.
  • the thickness t1 of the first passivation layer 157-1 on the first region 150a-1 of the upper surface of the light emitting layer 150' in the passivation layer is the second region 150a-2.
  • t2 the thickness of the second passivation layer 157-2 on the surface. Therefore, a contact hole penetrating the first passivation layer 157-1 must be formed for the arrangement of the second electrode wire 362. Since the thickness t1 of the first passivation layer 157-1 is smaller than the thickness t2 of the second passivation layer 157-2, it is easy to form a contact hole in the first passivation layer 157-1. .
  • a (+) voltage is applied to the second electrode wire 362 and a (-) voltage is applied to the first electrode wire 361, so that the second electrode 155 in the light emitting layer 150' A driving current flows toward the electrode 154, and light of a specific wavelength band determined by the semiconductor material of the light emitting layer 150' can be generated.
  • light directed from the light emitting layer 150' toward the first electrode 154 may be reflected by the reflective layer 154-2.
  • light that travels laterally in the light emitting layer 150' and is refracted and directed downward may be forwardly reflected by the reflective layer 154-2 protruding outward from the side of the light emitting layer 150'. Accordingly, light efficiency and luminance may be improved.
  • a part of the ohmic contact layer 154-1 protrudes outward from the side of the light emitting layer 150', and the connection electrode 370 is connected to the protruding ohmic contact layer 154-1, thereby improving electrical characteristics. It can be.
  • the reaction speed of the semiconductor light emitting device 150A with respect to the magnet during self-assembly is increased, and the assembly rate can be improved.
  • FIG. 13 is a cross-sectional view of a display device according to a second embodiment.
  • the second embodiment is the same as the first embodiment (FIG. 12) except that the connection electrode 370 is connected to the first assembly line 321 and/or the second assembly line 322.
  • components having the same shape, structure and/or function as those in the first embodiment are assigned the same reference numerals and detailed descriptions are omitted.
  • the display device 302 may include a backplane substrate, a semiconductor light emitting device 150A, a connection electrode 370, a second insulating layer 350, and an electrode wire 362.
  • the connection electrode 370 may be electrically connected to the first assembly line 321 and/or the second assembly line 322 through the first insulating layer 330 .
  • the first insulating layer 330 is formed along the circumference of the semiconductor light emitting device 150A in the assembly hole 340H using an etching process. This may be removed to expose the first assembly line 321 and/or the second assembly line 322 to the outside.
  • the connection electrode 370 is formed in the assembly hole 340H, the first electrode 154 of the semiconductor light emitting device 150A is connected to the first assembly line 321 and/or the second assembly line 321 by the connection electrode 370. It may be connected to assembly wiring 322 .
  • the connection electrode 370 is connected to the first assembly wire 321 and/or the second assembly wire 322, the first electrode wire 361 may be omitted as in the first embodiment (FIG. 12). .
  • the first electrode wire 361 and the second electrode wire 362 are formed to be spaced apart from each other in the very small first sub-pixel PX1, the first sub-pixel It is difficult to secure a desired area of each of the first electrode wiring 361 and the second electrode wiring 362 on (PX1).
  • PX1 the first sub-pixel It is difficult to secure a desired area of each of the first electrode wiring 361 and the second electrode wiring 362 on (PX1).
  • PX1 the first sub-pixel
  • FIG. 14 is a cross-sectional view showing a semiconductor light emitting device according to a second embodiment.
  • the second embodiment is the same as the first embodiment (FIG. 9) except for the ohmic contact layer 154-1 of the first electrode 154.
  • components having the same shape, structure and/or function as those in the first embodiment are assigned the same reference numerals and detailed descriptions are omitted.
  • the semiconductor light emitting device 150B may include an emission layer 150′, a passivation layer 157, a first electrode 154, and a second electrode 155.
  • the first electrode 154 may be disposed under the light emitting layer 150'.
  • the first electrode 154 may be a cathode electrode
  • the second electrode 155 may be an anode electrode. Accordingly, a driving current flows from the second electrode 155 to the first electrode 154 in the light emitting layer 150', and light of a specific wavelength band can be generated in the light emitting layer 150' by the driving current.
  • the size (or area, D2) of the first electrode 154 may be greater than the size (or area, D1) of the light emitting layer 150'.
  • the size D1 of the light emitting layer 150' may be the size of the lower surface of the first conductivity type semiconductor layer 151 of the light emitting layer 150'.
  • the first electrode 154 may include a protrusion 154a protruding outward from the side of the light emitting layer 150'.
  • the protruding portion 154a may protrude outward along the side circumference of the light emitting layer 150'.
  • the length (or width, L1) of the protrusion 154a may be 1 micrometer or more.
  • the length L1 of the protrusion 154a may be smaller than the separation distance L2 between the outer side of the semiconductor light emitting device and the inner side of the assembly hole 340H. there is. Therefore, by maximizing the size D2 of the first electrode 154 by maximizing the length L1 of the protrusion 154a, as described above, by maximizing the size D2 of the first electrode 154 It can have various technical advantages that can be derived.
  • the first electrode 154 may have a multilayer structure. That is, the first electrode 154 may include a plurality of layers.
  • the first electrode 154 may include, but is not limited to, an ohmic contact layer 154-1, a reflective layer 154-2, and a magnetic layer 154-3.
  • the first electrode 154 may include a polar layer (conductive layer) such as Cu, an anti-oxidation layer, an adhesive layer, and the like.
  • the ohmic contact layer 154-1 and the reflective layer 154-2 may be disposed on the same surface, for example, on the lower surface of the light emitting layer 150'.
  • the ohmic contact layer 154-1 and the reflective layer 154-2 may be disposed on the lower surface of the first conductivity type semiconductor layer 151 of the light emitting layer 150'.
  • the lower surface of the light emitting layer 150' may include a first region 150b-1 and a second region 150b-2 surrounding the first region 150b-1.
  • the ohmic contact layer 154-1 may be disposed under the first region 150b-1
  • the reflective layer 154-2 may be disposed under the second region 150b-2.
  • the ohmic contact layer 154-1 may contact the lower surface of the first region 150b-1
  • the reflective layer 154-2 may contact the lower surface of the second region 150b-2.
  • the reflective layer 154-2 may surround the ohmic contact layer 154-1.
  • the reflective layer 154-2 may be disposed under the ohmic contact layer 154-1. That is, the reflective layer 154-2 may contact the lower surface of the ohmic contact layer 154-1 corresponding to the first region 150b-1.
  • the thickness of the reflective layer 154-2 may be greater than that of the ohmic contact layer 154-1.
  • a lower surface of the reflective layer 154-2 may have a straight plane. That is, the lower surface of the reflective layer 154-2 under the first region 150b-1 and the lower surface of the reflective layer 154-2 under the second region 150b-2 may be positioned on the same horizontal line.
  • the ohmic contact layer 154-1 and the reflective layer 154-2 are disposed on the same surface, a current concentration effect can be obtained and light reflectance can be increased.
  • the semiconductor light emitting device 150B Since the plurality of semiconductor layers constituting the light emitting layer 150' and the thickness of each of the plurality of semiconductor layers are fixed, it is difficult to reduce the thickness of the semiconductor light emitting device 150B. Accordingly, when the semiconductor light emitting device 150B is reduced in size, the diameter (or width) of the semiconductor light emitting device 150B may be reduced. Meanwhile, side surfaces of the light emitting layer 150' may be formed using mesa etching. While such mesa etching is performed, the side surface of the light emitting layer 150' is damaged, so that a non-light emitting region in which light is not generated may be formed on the side surface of the light emitting layer 150'. Therefore, as the size of the semiconductor light emitting device 150B decreases, the size of the non-emission region in which light is not generated becomes relatively larger compared to the overall size of the light emitting layer 150 ′, and thus luminance degradation may become more severe.
  • the ohmic contact layer 154-1 is placed in the central region of the light emitting layer 150', that is, under the first region 150b-1 of the lower surface of the light emitting layer 150'.
  • the driving current (dotted line arrow) flowing in the light emitting layer 150' is concentrated toward the ohmic contact layer 154-1 rather than the reflective layer 154-2, so that a greater amount of light is generated and luminance is improved.
  • the reflective layer 154-2 is disposed below the second region 150b-2 on the lower surface of the light emitting layer 150', so that the first electrode in the light emitting layer 150' is controlled by the reflective layer 154-2.
  • Light (solid arrow) directed toward 154 is reflected forward, so that light efficiency and luminance can be improved.
  • a magnetic layer 154-3 may be disposed under the light emitting layer 150'.
  • the magnetic layer 154-3 may be disposed under the ohmic contact layer 154-1.
  • the magnetic layer 154-3 may be disposed below the reflective layer 154-2.
  • the magnetic layer 154-3 may contact a lower surface of the reflective layer 154-2.
  • the size of the reflective layer 154-2 and the size of the magnetic layer 154-3 may be the same, but are not limited thereto.
  • 16 is a cross-sectional view showing a semiconductor light emitting device according to a third embodiment.
  • the third embodiment is the same as the first embodiment (FIG. 9) or the second embodiment (FIG. 14) except for the ohmic contact layer 154-1 and the reflective layer 154-2 of the first electrode 154. do.
  • components having the same shape, structure, and/or function as those in the first or second embodiment are assigned the same reference numerals and detailed descriptions are omitted.
  • a semiconductor light emitting device 150C may include an emission layer 150′, a passivation layer 157, a first electrode 154, and a second electrode 155.
  • the first electrode 154 may be disposed under the light emitting layer 150'.
  • the first electrode 154 may be a cathode electrode
  • the second electrode 155 may be an anode electrode. Accordingly, a driving current flows from the second electrode 155 to the first electrode 154 in the light emitting layer 150', and light of a specific wavelength band can be generated in the light emitting layer 150' by the driving current.
  • the size (or area, D2) of the first electrode 154 may be greater than the size (or area, D1) of the light emitting layer 150'.
  • the size D1 of the light emitting layer 150' may be the size of the lower surface of the first conductivity type semiconductor layer 151 of the light emitting layer 150'.
  • the first electrode 154 may include a protrusion 154a protruding outward from the side of the light emitting layer 150'.
  • the protruding portion 154a may protrude outward along the side circumference of the light emitting layer 150'.
  • the length (or width, L1) of the protrusion 154a may be 1 micrometer or more.
  • the length L1 of the protruding portion 154a is the distance between the outer side of the semiconductor light emitting device and the inner side of the assembly hole 340H. It may be smaller than the separation distance L2. Therefore, by maximizing the size D2 of the first electrode 154 by maximizing the length L1 of the protrusion 154a, as described above, by maximizing the size D2 of the first electrode 154 It can have various technical advantages that can be derived.
  • the first electrode 154 may have a multilayer structure. That is, the first electrode 154 may include a plurality of layers.
  • the first electrode 154 may include, but is not limited to, an ohmic contact layer 154-1, a reflective layer 154-2, and a magnetic layer 154-3.
  • the first electrode 154 may include a polar layer (conductive layer) such as Cu, an anti-oxidation layer, an adhesive layer, and the like.
  • the ohmic contact layer 154-1 and the reflective layer 154-2 may be disposed on the same surface, for example, on the lower surface of the light emitting layer 150'.
  • the ohmic contact layer 154-1 and the reflective layer 154-2 may be disposed on the lower surface of the first conductivity type semiconductor layer 151 of the light emitting layer 150'.
  • the lower surface of the light emitting layer 150' may include a first region 150b-1 and a second region 150b-2 surrounding the first region 150b-1.
  • the ohmic contact layer 154-1 may be disposed under the second region 150b-2, and the reflective layer 154-2 may be disposed under the first region 150b-1.
  • the ohmic contact layer 154-1 may contact the lower surface of the second region 150b-2, and the reflective layer 154-2 may contact the lower surface of the first region 150b-1.
  • the reflective layer 154-2 may surround the ohmic contact layer 154-1.
  • the ohmic contact layer 154-1 is disposed under the second region 150b-2 and may protrude outward from a side of the light emitting layer 150'.
  • the reflective layer 154-2 may be disposed under the ohmic contact layer 154-1.
  • the reflective layer 154-2 may be disposed below the ohmic contact layer 154-1 corresponding to the second region 150b-2. That is, the reflective layer 154-2 may contact the lower surface of the ohmic contact layer 154-1 corresponding to the first region 150b-1.
  • the reflective layer 154-2 is disposed under the lower surface of the light emitting layer 150' and may protrude outward from a side of the light emitting layer 150'.
  • the thickness of the reflective layer 154-2 may be greater than that of the ohmic contact layer 154-1.
  • a lower surface of the reflective layer 154-2 may have a straight plane. That is, the lower surface of the reflective layer 154-2 under the first region 150b-1 and the lower surface of the reflective layer 154-2 under the second region 150b-2 may be positioned on the same horizontal line.
  • the ohmic contact layer 154-1 and the reflective layer 154-2 are disposed on the same surface, a current concentration effect can be obtained and light reflectance can be increased.
  • the ohmic contact layer 154-1 is placed under the edge region of the light emitting layer 150', that is, under the second region 150b-2 of the lower surface of the light emitting layer 150'.
  • the driving current (dotted line arrow) flowing in the light emitting layer 150' is concentrated toward the ohmic contact layer 154-1 rather than the reflective layer 154-2, so that a greater amount of light is generated and luminance is improved.
  • the ohmic contact layer 154-1 may protrude outward from the side of the light emitting layer 150'.
  • a contact area of the protruding ohmic contact layer with the connection electrode 370 formed after the semiconductor light emitting device 150C is assembled on the backplane substrate by self-assembly may be increased. Accordingly, electrical characteristics are improved so that low-voltage driving is possible, or light efficiency or luminance can be improved by applying a higher voltage.
  • the reflective layer 154-2 is disposed under the first region 150b-1 on the lower surface of the light emitting layer 150', so that the reflective layer 154-2 causes the first electrode in the light emitting layer 150'.
  • Light (solid arrow) directed toward 154 is reflected forward, so that light efficiency and luminance can be improved.
  • a magnetic layer 154-3 may be disposed under the light emitting layer 150'.
  • the magnetic layer 154-3 may be disposed below the reflective layer 154-2.
  • the size of the reflective layer 154-2 and the size of the magnetic layer 154-3 may be the same, but are not limited thereto.
  • FIG. 18 is a cross-sectional view showing a semiconductor light emitting device according to a fourth embodiment.
  • the fourth embodiment is the same as the first embodiment except for the metal oxide layer.
  • the same reference numerals are given to the same components as those in the first embodiment, and detailed descriptions are omitted.
  • the fourth embodiment can be equally applied to the second or third embodiments.
  • a semiconductor light emitting device 150D may include an emission layer 150′, a passivation layer 157, a first electrode 154, and a second electrode 155.
  • the first electrode 154 may be disposed under the light emitting layer 150'.
  • the first electrode 154 may be a cathode electrode
  • the second electrode 155 may be an anode electrode. Accordingly, a driving current flows from the second electrode 155 to the first electrode 154 in the light emitting layer 150', and light of a specific wavelength band can be generated in the light emitting layer 150' by the driving current.
  • the size (or area, D2) of the first electrode 154 may be greater than the size (or area, D1) of the light emitting layer 150'.
  • the size D1 of the light emitting layer 150' may be the size of the lower surface of the first conductivity type semiconductor layer 151 of the light emitting layer 150'.
  • the first electrode 154 may include a protrusion 154a protruding outward from the side of the light emitting layer 150'.
  • the protruding portion 154a may protrude outward along the side circumference of the light emitting layer 150'.
  • the length (or width, L1) of the protrusion 154a may be 1 micrometer or more.
  • the length L1 of the protrusion 154a may be smaller than the separation distance L2 between the outer side of the semiconductor light emitting device and the inner side of the assembly hole 340H. there is. Therefore, by maximizing the size D2 of the first electrode 154 by maximizing the length L1 of the protrusion 154a, as described above, by maximizing the size D2 of the first electrode 154 It can have various technical advantages that can be derived.
  • the first electrode 154 may have a multilayer structure. That is, the first electrode 154 may include a plurality of layers.
  • the first electrode 154 may include, but is not limited to, an ohmic contact layer 154-1, a reflective layer 154-2, and a magnetic layer 154-3.
  • the first electrode 154 may include a polar layer (conductive layer) such as Cu, an anti-oxidation layer, an adhesive layer, and the like.
  • An ohmic contact layer 154-1 is disposed under the light emitting layer 150', a reflective layer 154-2 is disposed under the ohmic contact layer 154-1, and a magnetic layer 154-3 is disposed under the reflective layer 154-1. 2) can be placed under
  • the metal oxide layer may surround the first electrode 154 .
  • the metal oxide layer may prevent assembly failure by preventing adsorption between the semiconductor light emitting devices 150D during self-assembly.
  • the metal oxide may include, for example, TiO 2 , ZnO, WO 3 and the like.
  • a metal oxide layer may be disposed below the magnetic layer 154-3.
  • a metal oxide layer may be disposed on the side of the magnetic layer 154-3.
  • a metal oxide layer may be disposed on the side of the reflective layer 154-2.
  • a metal oxide layer may be disposed on a side of the ohmic contact layer 154-1.
  • a metal oxide layer may be disposed on the side of the passivation layer.
  • the metal oxide layer may be disposed on an edge region of the upper surface of the ohmic contact layer 154-1.
  • the semiconductor light emitting devices 150D may adhere to each other and form a lump during self-assembly. These lumps are much larger than the inner diameter of the assembly hole 340H on the backplane substrate, resulting in assembly failure.
  • the semiconductor light emitting devices 150D may not stick to each other during self-assembly. Accordingly, as each of the semiconductor light emitting devices 150D is assembled to the corresponding assembly hole 340H of the backplane substrate, assembly failure may be prevented and an assembly rate may be improved.
  • the metal A super-hydrophilic phenomenon may occur on the surface of the oxide to form the fluid adsorption layer 500 .
  • the fluid adsorbing layer 500 prevents adsorption between the semiconductor light emitting devices 150D, so that the semiconductor light emitting devices 150D may not stick to each other.
  • the fluid adsorption layer 500 is formed on the fluid adsorption layer 500, and the adsorption of the semiconductor light emitting devices 150D is released and the semiconductor light emitting devices 150D can be separated from each other. Thereafter, the fluid adsorption layer 500 may be removed by a drying process, but is not limited thereto.
  • the metal oxide layer surrounds the second electrode 155 and the light is irradiated to the metal oxide during self-assembly, the semiconductor light emitting devices 150D do not stick to each other, preventing assembly defects and improving the assembly rate. .
  • FIG. 20 is a cross-sectional view of a display device according to a third embodiment.
  • the third embodiment is the same as the first embodiment (FIG. 12) except for the semiconductor light emitting device 150D.
  • components having the same shape, structure, and/or function as those in the first embodiment (Fig. 12) are assigned the same reference numerals and detailed descriptions are omitted.
  • a display device 303 includes a backplane substrate, a semiconductor light emitting device 150D, a connection electrode 370, a second insulating layer 350, a first electrode wire 361, and A second electrode wiring 362 may be included.
  • the semiconductor light emitting device 150D may be the semiconductor light emitting device 150D according to the fourth embodiment.
  • the metal oxide layer on the side of the first electrode 154 of the semiconductor light emitting device 150D disposed on the backplane substrate is removed to be exposed to the outside.
  • a connection electrode 370 may be connected to a side of the exposed first electrode 154 .
  • the metal oxide layer has lower electrical conductivity than the ohmic contact layer 154 - 1 constituting the first electrode 154 , electrical characteristics are poor. That is, when the connection electrode 370 is connected to the ohmic contact layer 154-1 through a metal oxide, electrical characteristics may be deteriorated.
  • the electrical characteristics can be improved by directly connecting the connection electrode 370 to the side of the first electrode 154. .
  • the metal oxide layer on the side of the first electrode 154 of the semiconductor light emitting device 150D may be removed. Thereafter, a photolithography process is performed so that the connection electrode 370 can be directly connected to the side of the first electrode 154 .
  • each of the first electrode wiring 361 and the second electrode wiring 362 may be electrically connected to the semiconductor light emitting device 150D through the second insulating layer 350 .
  • the first electrode wire 361 is connected to the upper side of the connection electrode 370 through the second insulating layer 350
  • the second electrode wire 362 is semiconductor light emitting through the second insulating layer 350 and the passivation layer. It may be connected to the second electrode 155 of the device 150D.
  • 21 is a cross-sectional view of a display device according to a fourth embodiment.
  • the fourth embodiment is the same as the second embodiment (FIG. 13) except for the semiconductor light emitting device 150D.
  • components having the same shape, structure and/or function as those in the second embodiment (Fig. 13) are assigned the same reference numerals and detailed descriptions are omitted.
  • a display device 304 may include a backplane substrate, a semiconductor light emitting device 150D, a connection electrode 370, a second insulating layer 350, and an electrode wire 362.
  • the semiconductor light emitting device 150D may be the semiconductor light emitting device 150D according to the fourth embodiment.
  • the metal oxide layer on the side of the first electrode 154 of the semiconductor light emitting device 150D disposed on the backplane substrate is removed to be exposed to the outside.
  • a connection electrode 370 may be connected to a side of the exposed first electrode 154 .
  • connection electrode 370 is directly connected to the side of the first electrode 154 instead of the metal oxide on the side of the first electrode 154, electrical characteristics may be improved.
  • the first electrode wiring 361 By being omitted, an electrical short between the first electrode wire 361 and the second electrode wire 362 can be prevented.
  • the electrode wiring 362 since only the electrode wiring 362 is disposed in the first sub-pixel PX1 , the area of the electrode wiring 362 is increased and electrical characteristics may be improved.
  • the display device described above may be a display panel. That is, in an embodiment, a display device and a display panel may be understood as the same meaning.
  • a display device in a practical sense may include a display panel and a controller (or processor) capable of controlling the display panel to display an image.
  • the embodiment may be adopted in the display field for displaying images or information.
  • the embodiment can be adopted in the field of display displaying images or information using a semiconductor light emitting device.
  • the semiconductor light-emitting device may be a micro-level semiconductor light-emitting device or a nano-level semiconductor light-emitting device.
  • the embodiment is a TV, Shinage, a mobile terminal such as a mobile phone or smart phone, a computer display such as a laptop or desktop, a head-up display (HUD) for a car, a backlight unit for a display, VR, AR Alternatively, it may be adopted for a display for MR (mixed reality), a light source, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

반도체 발광 소자는 발광층과, 발광층 아래에 제1 전극과, 발광층 상에 제2 전극과, 발광층을 둘러싸는 패시베이션층을 포함한다. 제1 전극의 사이즈 발광층의 사이즈보다 클 수 있다.

Description

반도체 발광 소자 및 디스플레이 장치
실시예는 반도체 발광 소자 및 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광 소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
하지만, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광 소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.
통상, 반도체 발광 소자의 사이즈(또는 직경)를 줄이는데 가장 적합한 유형은 수직형 반도체 발광 소자이다.
하지만, 수직형 반도체 발광 소자는 백플레인 기판 상에 조립된 후, 수직형 반도체 발광 소자의 하측에 대한 전기적 연결이 어려운 문제가 있다.
이러한 문제를 해결하기 위해, 수직형 반도체 발광 소자의 측부를 전기적 연결하기 방안이 제시되었다. 즉, 비공개 내부 기술에 따르면, 도 1에 도시한 바와 같이, 반도체 발광 소자(1)의 발광층(2)의 하측의 측부가 노출되도록 패시베이션층(3)이 제거되어야 한다. 또한, 제1 전극(4)으로서 패시베이션층(3)이 제거된 발광층(2)이 하측의 측부에 오믹 컨택층(6)이 배치되고, 발광층(2)의 하측 상에 자성층(5)이 배치된다.
하지만, 발광층(2)의 하측의 측부가 노출되도록 패시베이션층(3)을 제거하는 것이 매우 어렵다. 더욱이, 패시베이션층(3)이 제거된 발광층(2)이 하측의 측부에 국한하여 오믹 컨택층(6)을 형성하는 것은 거의 불가능하다. 따라서, 오믹 컨택층(6)이 발광층(2)에 형성될 뿐만 아니라 자가 조립 후 오믹 컨택층(6)의 전기적 연결이 용이하도록 하는 방안이 절실이 요구된다.
한편, 자가 조립시 반도체 발광 소자들이 백플레인 기판 상의 원하는 위치에 신속하게 조립되는 정도를 조립율로 정의한다. 이러한 경우, 자가 조립 시 자석에 대한 반도체 발광 소자의 반응 속도는 조립율을 향상시키기 위해 매우 중요하다. 이를 위해, 도 1에 도시한 바와 같이, 자성층(5)이 반도체 발광 소자(1)의 발광층(2)의 하측 상에 배치된다. 하지만, 반도체 발광 소자(1)의 사이즈가 줄어들수록 자성층(5)의 사이즈 또한 줄어듦으로, 자석에 대한 반도체 발광 소자(1)의 반응 속도가 저하되어 조립율이 낮아지는 문제가 있다. 따라서, 반도체 발광 소자(1)의 사이즈가 줄어들더라도 자성층(5)의 사이즈가 동일하거나 오히려 커지도록 하는 방안이 절실이 요구된다.
한편, 도 1에 도시한 바와 같이, 제1 전극(4)으로 자성층(5) 및 오믹 컨택층(6)이 사용되는 경우, 광 흡수율이 높아 광 효율 및 휘도를 저하시키는 문제가 있다. 특히, AlGaInP를 기반으로 이루어진 적색 반도체 발광 소자는 녹색 반도체 발광 소자나 청색 반도체 발광 소자에 비해 광 효율이 매우 낮아, 제1 전극(4)으로 인해 광 효율 및 휘도가 더욱 더 저하되는 문제가 있다.
한편, 도 1에 도시한 바와 같이, 반도체 발광 소자(1)의 제1 전극(4)이 외부에 노출된 경우, 자가 조립시 백플레인 기판 상에 DEP force를 형성하기 위해 인가되는 교류 전압에 의해 반도체 발광 소자(1)에 분극 현상이 발생된다. 이에 따라, 도 2에 도시한 바와 같이, 수많은 반도체 발광 소자(1)들끼리 달라붙는 흡착 불량이 발생되어, 기판(7) 상의 격벽(8)의 조립 홀(8H)에 반도체 발광 소자(1)가 제대로 조립되는 않는 조립 불량이 발생된다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 전기적 연결 불량을 방지할 수 있는 반도체 발광 소자 및 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 조립율을 향상시킬 수 있는 반도체 발광 소자 및 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 광 효율 및 휘도를 향상시킬 수 있는 반도체 발광 소자 및 디스플레이 장치를 제공하는 것이다.
아울러, 실시예의 또 다른 목적은 조립 불량을 방지할 수 있는 반도체 발광 소자 및 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 반도체 발광 소자는, 발광층; 상기 발광층 아래에 제1 전극; 상기 발광층 상에 제2 전극; 및 상기 발광층을 둘러싸는 패시베이션층;을 포함하고, 상기 제1 전극의 사이즈 상기 발광층의 사이즈보다 클 수 있다.
상기 제1 전극은 상기 발광층의 측부로부터 외측 방향으로 돌출된 돌출부를 포함할 수 있다.
상기 제1 전극은, 상기 발광층 아래에 오믹 컨택층; 상기 발광층 아래에 반사층; 및 상기 반사층 아래에 자성층;을 포함할 수 있다.
상기 오믹 컨택층, 상시 반사층 또는 상기 자성층 중 적어도 하나 이상의 층은 상기 발광층의 측부로부터 외측 방향으로 돌출될 수 있다.
상기 오믹 컨택층, 상시 반사층 또는 상기 자성층 중 적어도 하나 이상의 층은 상기 패시베이션층의 측부로부터 외측 방향으로 돌출될 수 있다.
상기 오믹 컨택층의 상면은 상기 패시베이션층의 하면에 접할 수 있다.
상기 오믹 컨택층, 상시 반사층 및 상기 자성층 각각의 외 측면은 동일한 수직선 상에 위치될 수 있다.
상기 발광층의 하면은 제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 갖고, 상기 오믹 컨택층은 상기 제1 영역에 접하고, 상기 반사층은 상기 제2 영역에 접할 수 있다.
상기 발광층의 하면은 제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 갖고, 상기 반사층은 상기 제1 영역에 접하고, 상기 오믹 컨택층은 상기 제2 영역에 접할 수 있다.
상기 제1 전극을 둘러싸는 금속 산화물층;을 포함할 수 있다. 상기 금속 산화물층은 상기 자성층 아래와 상기 오믹 컨택층, 상기 반사층 및 상기 자성층 각각의 측부 상에 배치될 수 있다.
상기 발광층의 상면은 제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 갖고, 상기 패시베이션층은, 상기 제1 영역 상에 제1 패시베이션층; 및 상기 제2 영역 상에 제2 패시베이션층;을 포함하고, 상기 제1 패시베이션층의 두께는 상기 제2 패시베이션층의 두께보다 작을 수 있다. 상기 제1 패시베이션층의 두께는 상기 제2 패시베이션층의 두께의 1/2 이하일 수 있다.
실시예의 다른 측면에 따르면, 디스플레이 장치는, 조립 홀을 갖는 백플레인 기판; 상기 조립 홀에 반도체 발광 소자; 상기 반도체 발광 소자의 측부 상에 연결 전극; 상기 조립 홀에 절연층; 상기 연결 전극의 상측에 연결된 제1 전극 배선; 및 상기 반도체 발광 소자의 상측에 연결된 제2 전극 배선;을 포함한다.
실시예의 또 다른 측면에 따르면, 디스플레이 장치는, 제1 조립 배선, 제2 조립 배선 및 상기 제1 조립 배선 및 상기 제2 조립 배선 상에 조립 홀을 갖는 백플레인 기판; 상기 조립 홀에 반도체 발광 소자; 상기 반도체 발광 소자의 측부 상에 연결 전극; 상기 조립 홀에 절연층; 및 상기 반도체 발광 소자의 상측에 연결된 전극 배선;을 포함하고, 상기 제1 조립 배선 또는 상기 제2 조립 배선 중 적어도 하나의 조립 배선은 상기 연결 전극의 하측에 연결될 수 있다.
실시예는 도 9, 도 14, 도 16 및 도 18에 도시한 바와 같이, 제1 전극(154)의 발광층(150')의 아래에 배치됨으로써, 제1 전극(154)의 형성이 용이할 수 있다. 또한, 제1 전극(154)이 발광층(150')의 측부로부터 외측 방향으로 돌출되는 돌출부(154a)를 포함할 수 있다. 도 12, 도 13, 도 20 및 도 21에 도시한 바와 같이, 돌출부(154a)가 구비된 반도체 발광 소자(150A 내지 150D)가 백플레인 기판의 조립 홀(340H)에 조립된 후, 조립 홀(340H) 내에서 반도체 발광 소자(150A 내지 150D)의 둘레에 배치된 연결 전극(370)이 제1 전극(154)의 돌출부(154a)에 전기적으로 연결됨으로써, 연결 전극(370)의 전기적 연결이 용이할 수 있다. 또한, 연결 전극(370)과 제1 전극(154) 간의 컨택 면적이 증가되어 전기적 특성이 향상될 수 있다.
실시예는 도 9, 도 14, 도 16 및 도 18에 도시한 바와 같이, 발광층(150')의 하측에 배치된 제1 전극(154)이 다층 구조를 가질 수 있다. 제1 전극(154)은 오믹 컨택층(154-1), 반사층(154-2) 및 자성층(154-3)을 포함할 수 있다.
이 중에서 자성층(154-3)이 발광층(150')의 아래뿐만 아니라 발광층(150')의 측부로부터 외측 방향으로 돌출되어 자성층(154-3)의 사이즈가 증가됨으로써, 자가 조립시 자석에 대한 반도체 발광 소자(150A 내지 150D)의 반응 속도가 증가되어 조립율이 향상될 수 있다.
한편, 도 14 및 도 16에 도시한 바와 같이, 제1 전극(154)의 오믹 컨택층(154-1) 및 반사층(154-2)이 동일한 면, 예컨대 발광층(150')의 하면 상에 배치됨으로써, 전류 집중 효과가 얻어지고 광 반사율이 높아져 광 효율 및 휘도가 향상될 수 있다.
도 18에 도시한 바와 같이, 제1 전극(154)을 둘러싸도록 금속 산화물층이 배치됨으로써, 금속 산화물층에 의해 자가 조립시 반도체 발광 소자(150D)들끼지 흡착되지 않을 수 있다. 특히, 자가 조립시 조명 장치(450)로부터의 광이 반도체 발광 소자(150D)들에 조사되는 경우, 금속 산화물층의 표면 상에 유체 흡착층(500)이 형성될 수 있다. 유체 흡착층(500)은 유체의 분자들, 예컨대 물 분자들이 금속 산화물의 표면에 달라붙어 형성될 수 있다. 이에 따라, 유체 흡착층(500)에 의해 반도체 발광 소자(150D)들끼리의 흡착이 방해되고, 또한 이미 반도체 발광 소자(150D)들끼기 흡착되어 덩어리가 형성되더라도, 유체 흡착층(500)에 의해 반도체 발광 소자(150D)의 흡착이 해제되어 반도체 발광 소자(150D)들이 분리될 수 있다. 그러므로, 자가 조립시 금속 산화물에 의해 반도체 발광 소자(150D)들끼리 흡착되지 않고 기 흡착된 반도체 발광 소자(150D)가 분리됨으로써, 조립율이 향상될 수 있다.
한편, 도 9, 도 14, 도 16 및 도 18에 도시한 바와 같이, 발광층(150')의 상측 상의 패시베이션층의 두께(t1, t2)를 위치에 따라 달리할 수 있다. 즉, 발광층(150')의 상면이 제1 영역(150a-1)과 제1 영역(150a-1)을 둘러싸는 제2 영역(150a-2)을 갖는 경우, 제1 패시베이션층(157-1)은 제1 영역(150a-1) 상에 배치되고, 제2 패시베이션층(157-2)은 제2 영역(150a-2) 상에 배치될 수 있다. 이러한 경우, 제1 패시베이션층(157-1)의 두께(t1)가 제2 패시베이션층(157-2)의 두께(t2)보다 작음으로써, 자가 조립 시 반도체 발광 소자(150A 내지 150D)가 정조립되도록 하는 한편, 제1 패시베이션층(157-1)의 두께(t1)가 매우 얇아 전극 배선의 형성을 위한 컨택홀 형성이 매우 용이하다. 이에 따라, 신속한 전기적 연결이 가능하고 전기적 연결 불량이 방지될 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 비공개 내부 기술에 따른 반도체 발광 소자를 도시한 단면도이다.
도 2는 반도체 발광 소자들의 흡착으로 인한 조립 불량을 보여준다.
도 3은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 4는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 5는 도 4의 화소의 일 예를 보여주는 회로도이다.
도 6은 도 3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 7은 도 6의 A2 영역의 확대도이다.
도 8는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 9는 제1 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
도 10은 제1 실시예에 따른 반도체 발광 소자를 도시한 저면도이다.
도 11은 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 12은 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 13은 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 14는 제2 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
도 15는 제2 실시예에 따른 반도체 발광 소자에서 광 반사 및 전류 흐름을 보여준다.
도 16은 제3 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
도 17은 제3 실시예에 따른 반도체 발광 소자에서 광 반사 및 전류 흐름을 보여준다.
도 18은 제4 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
도 19는 제4 실시예에 따른 반도체 발광 소자를 이용한 자가 조립시 유체 흡착층이 형성되는 모습을 도시한다.
도 20은 제3 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 21은 제4 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰이나 스마트 폰(smart phone)과 같은 이동 단말기, 노트북이나 데스크탑과 같은 컴퓨터용 디스플레이, 자동차용 HUD(head-Up Display), 디스플레이용 백라이트 유닛, VR, AR 또는 MR(mixed Reality)용 디스플레이, 광원 소스 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에 동일하게 적용될 수 있다.
도 3은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 3을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 4는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 5는 도 4의 화소의 일 예를 보여주는 회로도이다.
도 4 및 도 5를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널은 표시 영역(DA)을 포함할 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널은 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(DNA)은 표시 영역(DA)을 제외한 영역일 수 있다.
일 예로서, 표시 영역(DA)와 비표시 영역(NDA)은 동일 면상에 정의될 수 있다. 예컨대, 비표시 영역(DNA)은 표시 영역(DA)와 함께 동일 면 상에서 표시 영역(DA)을 둘러쌀 수 있지만, 이에 대해서는 한정하지 않는다.
다른 예로서, 도면에 도시되지 않았지만, 표시 영역(DA)와 비표시 영역(NDA)은 상이한 면 상에 정의될 수 있다. 예컨대, 표시 영역(DA)은 기판의 상면에 정의되고, 비표시 영역(NDA)은 기판의 하면에 정의될 수 있다. 예컨대, 비표시 영역(NDA)은 기판의 하면의 전체 영역 또는 일부 영역 상에 정의될 수도 있다.
한편, 도면에는 표시 영역(DA)과 비표시 영역(NDA)으로 구분되는 것으로 도시되고 있지만, 표시 영역(DA)과 비표시 영역(NDA)으로 구분되지 않을 수도 있다. 즉, 기판의 상면 상에 표시 영역(DA)만 존재하고, 비표시 영역(NDA)가 존재하지 않을 수 있다. 다시 말해, 기판의 상면의 전체 영역이 영상이 디스플레이되는 표시 영역(DA)으로서, 비표시 영역(NDA)인 베젤 영역이 존재하지 않을 수 있다.
디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압(VDD)이 공급되는 고전위 전압 라인(VDDL), 저전위 전압(VSS)이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 4에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 5과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극(154), 복수의 도전형 반도체층 및 제2 전극(155)을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극(154)은 애노드 전극, 제2 전극(155)은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 5와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압(VDD)이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극(154)들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 5에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 5에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 6은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 6을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 4의 PX) 별로 배치된 복수의 반도체 발광 소자(150)를 포함할 수 있다.
도 7은 도 6의 A2 영역의 확대도이다.
도 7을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 반도체 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 반도체 발광 소자(150)를 조립하기 위해 유전영동 힘(DEP force)을 생성하기 위해 구비될 수 있다. 예컨대, 반도체 발광 소자(150)는 수평형 반도체 발광 소자, 플립칩형 반도체 발광 소자 및 수직형 반도체 발광 소자 중 하나일 수 있다.
반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 반도체 발광 소자(150), 녹색 반도체 발광 소자(150G) 및 청색 반도체 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다. 기판(200)은 디스플레이 패널에서의 지지 기판으로 기능할 수 있으며, 발광 소자의 자가 조립시 조립용 기판으로 기능할 수도 있다.
기판(200)은 도 4 및 도 5에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다.
절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(206)은 반도체 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 반도체 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다. 조립 홀(203)은 홀로 불릴 수도 있다.
조립 홀(203)은 홀, 홈, 그루브, 리세스(157H), 포켓 등으로 불릴 수 있다.
조립 홀(203)은 반도체 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자 각각은 상이한 형상을 가지며, 이들 반도체 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(203)은 적색 반도체 발광 소자가 조립되기 위한 제1 조립 홀(340H), 녹색 반도체 발광 소자가 조립되기 위한 제2 조립 홀(340H) 및 청색 반도체 발광 소자가 조립되기 위한 제3 조립 홀(340H)을 포함할 수 있다. 예컨대, 적색 반도체 발광 소자는 원형을 가지고, 녹색 반도체 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 반도체 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 반도체 발광 소자의 타원형의 제2 장축은 녹색 반도체 발광 소자의 타원형의 제2 장축보다 크고, 청색 반도체 발광 소자의 타원형의 제2 단축은 녹색 반도체 발광 소자의 타원형의 제1 단축보다 작을 수 있다.
한편, 반도체 발광 소자(150)를 기판(200) 상에 장착하는 방식은 예컨대, 자가 조립 방식(도 8)과 전사 방식 등이 있을 수 있다.
도 8은 실시예에 따른 발광 소자가 자가조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 8을 바탕으로 실시예에 따른 반도체 발광 소자를 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 설명하기로 한다.
이후 설명되는 조립 기판(200)은 발광 소자의 조립 후에 디스플레이 장치에서 패널 기판(200a)의 기능도 할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
도 8을 참조하면, 반도체 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있으며, 조립 장치(1100)로부터 발생하는 자기장에 의해 반도체 발광 소자(150)는 조립 기판(200)으로 이동할 수 있다. 이때 조립 기판(200)의 조립 홀(207H)에 인접한 발광 소자(150)는 조립 배선들의 전기장에 의한 DEP force에 의해 조립 홀(207H)에 조립될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
반도체 발광 소자(150)가 챔버(1300)에 투입된 후, 조립 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
한편, 제1 조립 배선(201) 및 제2 조립 배선(202)은 교류 전압이 인가됨에 따라 전기장이 형성되고, 이 전기장에 의한 DEP force에 의해 조립 홀(207H)로 투입된 반도체 발광 소자(150)가 고정될 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202) 간의 간격은 반도체 발광 소자(150)의 폭 및 조립 홀(207H)의 폭보다 작을 수 있으며, 전기장을 이용한 반도체 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
제1 조립 배선(201) 및 제2 조립 배선(202) 상에는 절연층(215)이 형성되어, 제1 조립 배선(201) 및 제2 조립 배선(202)을 유체(1200)로부터 보호하고, 제1 조립 배선(201) 및 제2 조립 배선(202)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대 절연층(215)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(215)은, 반도체 발광 소자(150)의 조립 시 제1 조립 배선(201) 및 제2 조립 배선(202)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광 소자(150)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(215)의 상부에는 격벽(207)이 형성될 수 있다. 격벽(207)의 일부 영역은 제1 조립 배선(201) 및 제2 조립 배선(202)의 상부에 위치하고, 나머지 영역은 조립 기판(200)의 상부에 위치할 수 있다.
한편, 조립 기판(200)의 제조 시 절연층(215) 상부에 형성된 격벽(340) 중 일부가 제거됨으로써, 반도체 발광 소자(150)들 각각이 조립 기판(200)에 결합 및 조립되는 조립 홀(207H)이 형성될 수 있다.
조립 기판(200)에는 반도체 발광 소자(150)들이 결합되는 조립 홀(207H)이 형성되고, 조립 홀(207H)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(207H)은 반도체 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(207H)은 대응하는 위치에 조립될 반도체 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(207H)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 8을 참조하면, 조립 기판(200)이 챔버에 배치된 후에 자기장을 가하는 조립 장치(1100)가 조립 기판(200)을 따라 이동할 수 있다. 조립 장치(1100)는 영구 자석이거나 전자석일 수 있다.
조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 조립 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 조립 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해 챔버(1300) 내의 반도체 발광 소자(150)는 조립 장치(1100) 및 조립 기판(200)을 향해 이동할 수 있다.
반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동 중 조립 배선(201, 202) 사이의 전기장에 의해 형성되는 DEP force에 의해 조립 홀(207H)로 진입하여 고정될 수 있다.
구체적으로 제1, 제2 조립 배선(201, 202)은 교류 전원에 의해 전기장을 형성하고, 이 전기장에 의해 DEP force이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 DEP force에 의해 조립 기판(200) 상의 조립 홀(207H)에 반도체 발광 소자(150)를 고정시킬 수 있다.
이때 조립 기판(200)의 조립 홀(207H) 상에 조립된 발광 소자(150)와 조립 배선(201, 202) 사이에 소정의 솔더층(미도시)이 형성되어 발광 소자(150)의 결합력을 향상시킬 수 있다.
또한 조립 후 조립 기판(200)의 조립 홀(207H)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들 각각이 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
이하, 도 9 내지 도 21을 참조하여 상술한 문제를 해결하기 위한 다양한 실시예를 설명한다. 이하에서 누락된 설명은 도 3 내지 도 8 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다.
이하에서 기술되는 반도체 발광 소자는 마이크로미터 이하의 사이즈를 가질 수 있다. 예컨대, 해당 반도체 발광 소자는 10마이크로미터 이하의 사이즈를 가질 수 있다.
또한, 이하에서 기술되는 반도체 발광 소자는 전류가 수직으로 흐르는 수직형 반도체 발광 소자일 수 있다.
[제1 실시예]
도 9는 제1 실시예에 따른 반도체 발광 소자를 도시한 단면도이다. 도 10은 제1 실시예에 따른 반도체 발광 소자를 도시한 저면도이다.
도 9 및 도 10을 참조하면, 제1 실시예에 따른 반도체 발광 소자(150A)는 발광층(150’), 패시베이션층(157), 제1 전극(154) 및 제2 전극(155)을 포함할 수 있다.
발광층(150’)은 특정 컬러 광을 발광할 수 있다. 특정 컬러 광은 발광층(150’)의 반도체 재질에 의해 결정될 수 있다. 특정 컬러 광은 예컨대, 적색 광, 녹색 광 또는 청색 광일 수 있다. 이하에서, 발광층(150’)은 적색 광을 발광하는 것으로 설명하겠지만, 실시예의 발광층(150’)은 녹색 광 또는 청색 광을 발광할 수도 있다.
발광층(150’)은 복수의 반도체층을 포함할 수 있다. 예컨대, 발광층(150’)은 적어도 하나 이상의 제1 도전형 반도체층(151), 활성층(152) 및 적어도 하나 이상의 제2 도전형 반도체층(153)을 포함할 수 있다. 활성층(152)은 제1 도전형 반도체층(151) 상에 배치되고, 제2 도전형 반도체층(153)은 활성층(152) 상에 배치될 수 있다. 제1 도전형 반도체층(151)은 n형 도펀트를 포함하고, 제2 도전형 반도체층(153)은 p형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
발광층(150')은 메사 구조를 가질 수 있다. 즉, 발광층(150')이 측면은 경사면을 가질 수 있다. 발광층(150')의 사이즈(또는 직경)은 상측에서 하측으로 갈수록 커질 수 있다. 도시되지 않았지만, 발광층(150')은 다단 구조를 가질 수 있다. 발광층(150')의 상측 영역과 하측 영역 각각은 서로 상이한 직경을 가지며, 그 각각의 측면은 각각 경사면을 가질 수 있다. 이때, 발광층(150')의 상측 영역의 측면의 경사 각도와 발광층(150')의 하측 영역의 측면의 경사 각도는 동일할 수 있지만, 이에 대해서는 한정하지 않는다. 이와 같이, 발광층(150')의 다단 구조에 의해 자가 조립시 반도체 발광 소자(150A)가 상하로 크게 흔들리거나 뒤집히지 않고 정위치로 이동 가능함으로써, 조립 불량을 방지할 수 있다.
패시베이션층(157)은 절연 특성이 우수한 재질로 이루어져, 발광층(150’)을 보호하고, 발광층(150’)의 측부에 흐르는 누설 전류를 방지할 수 있다. 또한, 패시베이션층(157)은 자가 조립시 DEP force에 대해 척력이 작용하도록 하여, 반도체 발광 소자(150A)의 하측이 조립 홀(340H)의 바닥 면에 대향하도록 하여 정 조립되도록 할 수 있다.
패시베이션층(157)은 발광층(150')을 둘러쌀 수 있다. 패시베이션층은 발광층(150')의 측부 둘레를 따라 배치될 수 있다. 패시베이션층은 발광층(150')의 상측 상에 배치될 수 있다.
발광층(150')의 상측 상에 배치된 패시베이션층은 제1 패시베이션층(157-1) 및 제2 패시베이션층(157-2)을 포함할 수 있다. 발광층(150')의 상면은 제1 영역(150a-1)과 제1 영역(150a-1)을 둘러싸는 제2 영역(150a-2)을 가질 수 있다. 이러한 경우, 제1 패시베이션층(157-1)은 제1 영역(150a-1) 상에 배치되고, 제2 패시베이션층(157-2)은 제2 영역(150a-2) 상에 배치될 수 있다. 이에 따라, 제2 패시베이션층(157-2)은 제1 패시베이션층(157-1)을 둘러쌀 수 있다.
제1 패시베이션층(157-1)의 두께(t1)과 제2 패시베이션층(157-2)의 두께(t2)는 상이할 수 있다. 제1 패시베이션층(157-1)의 두께(t1)는 제2 패시베이션층(157-2)의 두께(t2)보다 작을 수 있다. 예컨대, 제1 패시베이션층(157-1)의 두께(t1)는 제2 패시베이션층(157-2)의 두께(t2)의 1/2이하일 수 있다. 제1 패시베이션층(157-1)의 하면과 제2 패시베이션층(157-2)의 하면은 동일 수평 선 상에 위치될 수 있다. 이에 따라, 발광층(150')의 제1 영역(150a-1)에 대응하는 패시베이션층의 상측에 리세스(157H)가 배치될 수 있다.
패시베이션층은 발광층(150')의 상측 상에 배치될 수 있다. 이때, 발광층(150')의 상측에 배치된 패시베이션층은 제2 전극(155) 상에 배치되어, 제2 전극(155)이 외부에 노출되지 않을 수 있다. 이에 따라, 자가 조립시 제2 전극(155)이 DEP force의 영향을 받지 않도록 함으로써, 제2 전극(155)이 하측을 향하도록 반도체 발광 소자(150A)가 뒤집히지 않아 조립 불량이 방지될 수 있다.
한편, 반도체 발광 소자(150A)가 백플레인 기판 상에 조립된 후, 반도체 발광 소자(150A)의 상측 상에 전극 배선이 형성될 수 있다. 이러한 경우, 반도체 발광 소자(150A)가 패시베이션층을 관통하여 반도체 발광 소자(150A)의 제2 전극(155)에 전기적으로 연결될 수 있다. 패시베이션층의 두께가 두꺼운 경우, 전극 배선의 형성을 위한 컨택홀 형성이 매우 어렵다. 하지만, 실시예에서와 같이, 제1 패시베이션층(157-1)의 두께(t1)가 제2 패시베이션층(157-2)의 두께(t2)보다 작음으로써, 자가 조립 시 반도체 발광 소자(150A)가 정조립되도록 하는 한편, 제1 패시베이션층(157-1)의 두께(t1)가 매우 얇아 전극 배선의 형성을 위한 컨택홀 형성이 매우 용이하다. 이에 따라, 신속한 전기적 연결이 가능하고 전기적 연결 불량이 방지될 수 있다.
다시 도 9 및 도 10을 참조하면, 제2 전극(155)은 발광층(150') 상에 배치될 수 있다. 제2 전극(155)은 발광층(150')과 패시베이션층 사이에 배치될 수 있다.
제2 전극(155)는 발광층(150’)의 제2 도전형 반도체층(153)의 상면에 접할 수 있지만, 이에 대해서는 한정하지 않는다. 도시도지 않았지만, 제2 전극(155)의 사이즈가 발광층(150’)의 사이즈보다 작을 수도 잇다. 제2 전극(155)은 투명한 도전층으로서, ITO, IZO 등을 포함할 수 있다.
제1 전극(154)은 발광층(150’) 아래에 배치될 수 있다.
예컨대, 제1 전극(154)은 캐소드 전극이고, 제2 전극(155)은 아노드 전극일 수 있다. 따라서, 발광층(150')에서 제2 전극(155)에서 제1 전극(154)을 향해 구동 전류가 흐르고, 이러한 구동 전류에 의해 발광층(150')에서 특정 파장 대역의 광이 생성될 수 있다.
실시예에 따르면, 제1 전극(154)을 쉽게 형성하여, 반도체 발광 소자(150A)가 백플레인 기판 상에 조립된 후 제1 전극(154)에 대한 전기적 연결을 용이하게 할 수 있다.
실시예에 따르면, 제1 전극(154)의 사이즈(D2)를 증가시켜, 자가 조립시 자석에 대한 반도체 발광 소자(150A)의 반응 속도를 증가시켜 조립율을 향상시킬 수 있다.
실시예에 따르면, 제1 전극(154)의 사이즈(D2)를 증가시켜, 발광층(150')의 광의 반사 면적을 확대하여 광 효율 및 휘도를 향상시킬 수 있다.
이하, 구체적으로 제1 전극(154)을 설명한다.
제1 전극(154)의 사이즈(또는 면적, D2)는 발광층(150')의 사이즈(또는 면적, D1)보다 클 수 있다. 앞서 기술한 바와 같이, 발광층(150')이 메사 구조를 가져, 상측에서 하측으로 갈수록 그 사이즈가 커질 수 있다. 이러한 경우, 발광층(150')의 사이즈(D1)는 발광층(150')의 하면의 사이즈일 수 있다. 예컨대, 발광층(150')의 사이즈(D1)는 제1 도전형 반도체층(151)의 하면의 사이즈일 수 있다.
제1 전극(154)은 발광층(150')의 측부로부터 외측 방향으로 돌출된 돌출부(154a)를 포함할 수 있다. 돌출부(154a)는 발광층(150')의 측부 둘레를 따라 외측 방향을 따라 돌출될 수 있다. 예컨대, 돌출부(154a)의 길이(또는 폭, L1)은 1마이크로미터 이상일 수 있다. 도 12에 도시한 바와 같이, 백플레인 기판 상에 반도체 발광 소자(150A)가 조립되는 경우, 돌출부(154a)의 길이(L1)는 반도체 발광소자의 외 측면과 조립 홀(340H)의 내 측면 사이의 이격 거리(L2)보다 작을 수 있다. 따라서, 돌출부(154a)의 길이(L1)를 최대한 확장시켜 제1 전극(154)의 사이즈(D2)를 극대화함으로써, 앞서 기술한 바와 같이 제1 전극(154)의 사이즈(D2)의 극대화에 의한 도출될 수 있는 다양한 기술적 장점을 가질 수 있다.
한편, 제1 전극(154)은 다층 구조를 가질 수 있다. 즉 제1 전극(154)은 복수의 레이어를 포함할 수 있다. 제1 전극(154)은 오믹 컨택층(154-1), 반사층(154-2) 및 자성층(154-3)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 오믹 컨택층(154-1)은 Au, AuBe, AuGe 등을 포함할 수 있다. 반사층(154-2)은 Al, Ag 등을 포함할 수 있다. 자성층(154-3)은 Ni, Co 등을 포함할 수 있다. 도시되지 않았지만, 제1 전극(154)는 Cu와 같은 전극층(도전층), Mo와 같은 산화 방지층, Cr, Ti와 같은 접착층 등을 포함할 수도 있다. 전극층은 오믹 컨택층(154-1)과 반사층(154-2) 사이 또는 반사층(154-2)과 자성층(154-3) 사이에 배치될 수 있다. 접착층은 전극층의 위 및/또는 아래에 배치될 수 있다.
오믹 컨택층(154-1)은 발광층(150') 아래에 배치될 수 있다. 오믹 컨택층(154-1)은 발광층(150')의 제1 도전형 반도체층(151) 아래에 배치될 수 있다. 오믹 컨택층(154-1)은 제1 도전형 반도체층(151)의 하면에 접할 수 있다. n형 도펀트를 포함하는 제1 도전형 반도체층(151)과 금속 간의 계면에 쇼트키 장벽이 형성된다. 이는 제1 도전형 반도체층(151)의 일함수보다 금속의 일함수가 큰 것에 기인한다. 따라서, 일함수가 작은 금속을 제1 전극(154)으로 사용함으로써, 제1 도전형 반도체층(151)에 대해 오믹 장벽이 형성되도록 할 수 있다. 제1 도전형 반도체층(151)의 하면의 전 영역은 오믹 컨택층(154-1)에 접할 수 있다. 예컨대, Au, AuBe, AuGe 등과 같은 오믹 컨택층(154-1)이 제1 도전형 반도체층(151)의 하면에 접함으로써, 제1 도전형 반도체층(151)과 오믹 컨택층(154-1) 간의 계면에 오믹 장벽이 형성될 수 있다. 이에 따라, 전기적 특성이 향상되어 저전압 구동이 가능하거나 더 높은 전압을 인가하여 광 효율이나 휘도가 향상될 수 있다.
오믹 컨택층(154-1)은 발광층(150')의 측부로부터 외측 방향으로 돌출될 수 있다. 오믹 컨택층(154-1)은 패시베이션층의 측부로부터 외측 방향으로 돌출될 수 있다. 오믹 컨택층(154-1)이 외측 방향으로 돌출됨으로써, 후공정에 의한 전기적 연결이 용이할 수 있다.
패시베이션층은 발광층(150')의 측부로부터 외측 방향으로 돌출된 오믹 컨택층(154-1)의 상면에 접할 수 있다. 오믹 컨택층(154-1)이 발광층(150')과 패시베이션층에 접함으로써, 오믹 컨택층(154-1)의 박리가 방지될 수 있다.
반사층(154-2)은 오믹 컨택층(154-1) 아래에 배치될 수 있다. 반사층(154-2)의 사이즈는 오믹 컨택층(154-1)의 사이즈와 동일할 수 있지만, 이에 대해서는 한정하지 않는다.
반사층(154-2)은 발광층(150')에서 제1 전극(154)을 향하는 광을 전방으로 반사시켜 광 효율 및 휘도를 향상시킬 수 있다. 이를 위해 오믹 컨택층(154-1)은 광이 투과할 수 있을 정도로 얇은 두께를 가질 수 있다.
반사층(154-2)은 발광층(150')의 측부로부터 외측 방향으로 돌출될 수 있다. 반사층(154-2)은 패시베이션층의 측부로부터 외측 방향으로 돌출될 수 있다. 반사층(154-2)이 외측 방향으로 돌출됨으로써, 후공정에 의한 전기적 연결이 용이할 수 있다.
발광층(150')의 광이 측 방향으로 진행되어 하부 방향으로 진행되는 경우, 해당 광이 발광층(150')의 측부로부터 외측 방향으로 돌출된 반사층(154-2)에 의해 전방으로 반사될 수 있어, 광 효율이 향상될 수 있다.
자성층(154-3)은 반사층(154-2) 아래에 배치될 수 있다. 자성층(154-3)의 사이즈는 반사층(154-2) 및/또는 오믹 컨택층(154-1)의 사이즈와 동일할 수 있지만, 이에 대해서는 한정하지 않는다.
자성층(154-3)은 자가 조립시 자석에 대한 반도체 발광 소자(150A)의 반응 속도를 높여 조립율을 향상시킬 수 있다. 반도체 발광 소자(150A)의 반응 속도를 높이기 위해, 실시예에서는 자성층(154-3)의 면적을 확장시킬 수 있다. 예컨대, 자성층(154-3)은 발광층(150')의 측부로부터 외측 방향으로 돌출될 수 있다. 자성층(154-3)은 패시베이션층의 측부로부터 외측 방향으로 돌출될 수 있다. 자성층(154-3)이 외측 방향으로 돌출됨으로써, 자성층(154-3)의 전체 사이즈가 확장되어 자가 조립시 자석에 대한 반도체 발광 소자(150A)의 반응 속도가 증가되어 조립율이 향상될 수 있다.
오믹 컨택층(154-1), 반사층(154-2) 및 자성층(154-3) 각각의 외 측면은 동일한 수직선 상에 위치될 수 있다.
이하 제1 실시예에 따른 반도체 발광 소자(150A)를 구비한 디스플레이 장치를 설명한다.
도 11은 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 11을 참조하면, 실시예에 따른 디스플레이 장치는 복수의 화소(PX)를 포함하고, 복수의 화소(PX)는 각각 복수의 서브 화소(PX1, PX2, PX3)를 포함할 수 있다.
예컨대, 복수의 서브 화소(PX1, PX2, PX3) 각각에 적어도 하나의 반도체 발광 소자(150-1 내지 150-3)가 배치될 수 있다. 예컨대, 적어도 하나 이상의 적색 반도체 발과 소자(150-1)가 제1 서브 화소(PX1) 상에 배치되고, 적어도 하나 이상의 녹색 반도체 발광 소자(150-2)가 제2 서브 화소(PX2) 상에 배치되며, 적어도 하나 이상의 청색 반도체 발광 소자(150-3)가 제3 서브 화소(PX3) 상에 배치될 수 있다.
적색 반도체 발광 소자(150-1)가 도 9 및 도 10에 도시된 제1 실시예에 따른 반도체 발광 소자(150A)일 수 있지만, 녹색 반도체 발광 소자(150-2) 및/또는 청색 반도체 발광 소자(150-3) 또한 발광층(150’)의 반도체 재질을 제외하고 제1 실시예에 따른 반도체 발광 소자(150A)와 동일한 형상, 구조 및/또는 기능을 가질 수 있다.
한편, 복수의 서브 화소(PX1 내지 PX3)는 각각 제1 조립 배선(321) 및 제2 조립 배선(322)을 포함할 수 있다. 자가 조립시 제1 조립 배선(321) 및 제2 조립 배선(322)에 인가된 교류 전압에 의해 DEP force가 형성되어, 이 DEP force에 의해 유체 내의 반도체 발광 소자(151-1 내지 151-3)가 해당 서브 화소(PX1 내지 PX3) 상에 조립될 수 있다.
반도체 발광 소자(151-1 내지 151-3)의 조립을 돕기 위해 복수의 서브 화소(PX1 내지 PX3)는 각각 조립 홀(340H)을 포함할 수 있다. 조립 홀(340H) 내에 DEP force가 크게 형성되므로, 유체 내에 이동 중인 반도체 발광 소자(150-1 내지 150-3)가 조립 홀(340H)을 지나가다가 상기 크게 형성된 DEP force에 당겨져 해당 조립 홀(340H)에 조립될 수 있다.
앞서 기술한 바와 같이, 반도체 발광 소자(150A)는 제1 전극(154)과 제2 전극(155)이 수직 방향으로 서로 마주보도록 배치된 수직형 반도체 발광 소자일 수 있다. 복수의 서브 화소(PX1 내지 PX3)는 각각 조립 홀(340H)의 사이즈가 매주 작은데, 이 조립 홀(340H)에 반도체 발광 소자(150A)가 배치된 경우, 반도체 발광 소자(150A)의 하측의 제1 전극(154)의 전기적 연결이 용이하지 않다. 이에 따라, 도 11에 도시한 바와 같이, 연결 전극(370)이 조립 홀(340H) 내에서 반도체 발광 소자(150A)의 측부 상에서 반도체 발광 소자(150A)의 제1 전극(154)에 전기적으로 연결됨으로써, 전기적 연결 불량이 방지될 수 있다. 예컨대, 연결 전극(370)은 조립 홀(340H) 내에서 반도체 발광 소자(150A)의 둘레를 따라 배치됨으로써, 연결 전극(370)과 제1 전극(154)과의 컨택 면적이 확대되어, 전기적 특성이 향상되어 저전압 구동이 가능하거나 더 높은 전압을 인가하여 광 효율이나 휘도가 향상될 수 있다.
도 12은 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 12를 참조하면, 제1 실시예에 따른 디스플레이 장치(301)는 백플레인(backplane) 기판, 반도체 발광 소자(150A), 연결 전극(370), 제2 절연층(350), 제1 전극 배선(361) 및 제2 전극 배선(362)을 포함할 수 있다. 백플레인 기판은 디스플레이 기판으로 불릴 수 있다.
백플레인 기판은 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 제1 절연층(330) 및 격벽(340)을 포함하는 것으로서, 자가 조립 전에 미리 마련될 수 있다. 이후, 자가 조립 공정을 이용하여 반도체 발광 소자(150A)가 백플레인 기판의 조립 홀(340H)에 조립될 수 있다. 이후, 후공정을 통해 연결 전극(370), 제2 절연층(350), 제1 전극 배선(361) 및 제2 전극 배선(362)이 형성됨으로써, 제1 실시예에 따른 디스플레이 장치(301)가 제조될 수 있다.
기판(310)은 제1 실시예에 따른 디스플레이 장치(301)의 구성 요소들, 즉 반도체 발광 소자(150A), 연결 전극(370), 제2 절연층(350), 제1 전극 배선(361), 제2 전극 배선(362) 등을 지지하기 위한 지지 기판으로서, 하부 기판이나 백플레인 기판으로 불릴 수 있다. 도시되지 않았지만, 제2 전극 배선(362) 상에 상부 기판이 배치될 수도 있지만, 이에 대해서는 한정하지 않는다.
제1 조립 배선(321)은 기판(310) 상에 배치될 수 있다. 제2 조립 배선(322)는 기판(310) 상에 배치될 수 있다.
예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 각각 동일 층 상에 배치될 수 있다. 예컨대, 제1 및 제2 조립 배선(321, 322)은 기판(310)의 상면에 접할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 각각 동일한 층에 배치될 수 있다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 각각 서로 나란하게 배치될 수 있다. 제1 조립 배선(321) 및 제2 조립 배선(322)은 각각 자가 조립 방식을 이용하여 반도체 발광 소자(150A)를 조립 홀(340H)에 조립하는 역할을 할 수 있다. 즉, 자가 조립시 제1 조립 배선(321) 및 제2 조립 배선(322)에 공급된 전압에 의해 전기장이 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 생성되고, 이 전기장에 의해 형성된 DEP force에 의해 조립 장치(도 10의 1100)에 의해 이동 중인 반도체 발광 소자(150A)가 조립 홀(340H)에 조립될 수 있다. 조립 홀(340H)을 반도체 발광 소자(150A)의 직경보다 큰 직경을 가질 수 있다.
제1 조립 배선(321) 및 제2 조립 배선(322)은 각각은 복수의 금속층을 포함할 수 있다. 도시되지 않았지만, 제1 조립 배선(321) 및 제2 조립 배선(322)은 각각 메인 배선과 보조 전극을 포함할 수 있다. 제1 조립 배선(321) 및 제2 조립 배선(322) 각각의 메인 배선은 기판(310)의 일 방향을 따라 길게 배치될 수 있다. 제1 조립 배선(321) 및 제2 조립 배선(322) 각각의 보조 전극은 메인 배선으로부터 조립 홀(340H)을 향해 연장될 수 있다. 보조 전극은 메인 배선에 전기적으로 연결될 수 있다. 메인 배선은 보조 배선 상에 배치되어, 메인 배선의 하면이 보조 배선의 상면에 접할 수 있지만, 이에 대해서는 한정하지 않는다.
한편, 도시되지 않았지만, 제1 조립 배선(321) 및 제2 조립 배선(322)은 서로 상이한 층 상에 배치될 수도 있다.
제1 절연층(330)은 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 배치될 수 있다. 예컨대, 제1 절연층(330)은 무기 물질이나 유기 물질로 이루어질 수 있다. 예컨대, 제1 절연층(330)은 DEP force와 관련된 유전율을 갖는 물질로 이루어질 수 있다. 예컨대, 제1 절연층(330)의 유전율이 클수록 DEP force가 커질 수 있지만, 이에 대해서는 한정하지 않는다. 제1 절연층(330)은 이후에 형성된 격벽(340)의 조립 홀(340H)에 의해 자가 조립시 유체가 직접 제1 조립 배선(321) 또는 제2 조립 배선(322)과 접하여 부식되는 것을 방지할 수 있다.
격벽(340)은 제1 절연층(330) 상에 배치될 수 있다. 제1 절연층(330)은 조립 홀(340H)을 가질 수 있다.
다시 도 11을 참조하면, 조립 홀(340H)은 복수의 화소(PX) 각각의 복수의 서브 화소(PX1, PX2, PX3) 각각에 형성될 수 있다. 즉, 서브 화소(PX1, PX2, PX3) 당 하나의 조립 홀(340H)에 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 조립 홀(340H) 내에 제1 절연층(330)이 노출될 수 있다. 예컨대, 조립 홀(340H)의 바닥면(158-2)은 제1 절연층(330)의 상면일 수 있다.
격벽(340)은 반도체 발광 소자(150A)의 두께를 고려하여 그 높이(또는 두께)가 결정될 수 있다.
이상과 같이 구성된 백플레인 기판 상에 자가 조립 공정이 수행되어, 복수의 반도체 발광 소자(도 11의 150-1 내지 150-3)가 기판(310) 상의 복수의 화소(PX) 각각의 복수의 서브 화소(PX1, PX2, PX3)에 조립될 수 있다.
일 예로서, 복수의 적색 반도체 발광 소자(150-1), 복수의 녹색 반도체 발광 소자(150-2) 및 복수의 청색 반도체 발광 소자(150-3) 각각이 순차적으로 기판(310) 상의 복수의 화소(PX) 각각의 복수의 서브 화소(PX1, PX2, PX3)에 조립될 수 있다.
다른 예로서, 복수의 적색 반도체 발광 소자(150-1), 복수의 녹색 반도체 발광 소자(150-2) 및 복수의 청색 반도체 발광 소자(150-3)가 동시에 기판(310) 상의 복수의 화소(PX) 각각의 복수의 서브 화소(PX1, PX2, PX3)에 조립될 수 있다. 이를 위해, 챔버의 유체 내에 복수의 적색 반도체 발광 소자(150-1), 복수의 녹색 반도체 발광 소자(150-2) 및 복수의 청색 반도체 발광 소자(150-3)가 투하되어 혼합될 수 있다. 이어서, 동일한 자가 조립 공정이 수행되어, 복수의 적색 반도체 발광 소자(150-1), 복수의 녹색 반도체 발광 소자(150-2) 및 복수의 청색 반도체 발광 소자(150-3)가 동시에 기판(310) 상의 복수의 화소(PX) 각각의 복수의 서브 화소(PX1, PX2, PX3)에 조립될 수 있다.
동시 자가 조립을 위해, 적색 반도체 발광 소자(150-1), 녹색 반도체 발광 소자(150-2) 및 청색 반도체 발광 소자(150-3) 각각은 서로 간에 배타성을 가질 수 있다. 즉, 적색 반도체 발광 소자(150-1), 녹색 반도체 발광 소자(150-2) 및 청색 반도체 발광 소자(150-3) 각각의 모양이나 사이즈가 상이할 수 있다. 예컨대, 적색 반도체 발광 소자(150-1)는 원형을 가지고, 녹색 반도체 발광 소자(150-2)는 제1 단축과 제1 장축을 가지는 제1 타원형을 가지며, 청색 반도체 발광 소자(150-3)는 제2 타원형을 가질 수 있다. 이때, 제2 타원형은 제1 단축보다 작은 제2 단축과 제1 장축보다 큰 제2 장축을 가질 수 있다.
앞서 기술한 바와 같이, 제1 전극(154)의 일부, 즉 오믹 컨택층(154-1)이 발광층(150’)의 아래에 배치되고, 반사층(154-2)이 발광층(150’)의 아래에 배치되며, 자성층(154-3)이 반사층(154-2) 아래에 배치될 수 있다. 이때, 오믹 컨택층(154-1), 반사층(154-2) 및/또는 자성층(154-3)은 발광층(150')의 측부로부터 외측 방향으로 돌출될 수 있다.
다시 도 12를 참조하면, 반도체 발광 소자(150A)가 조립된 후, 후공정을 이용하여 전기적 연결이 형성될 수 있다. 즉, 후공정을 이용하여 연결 전극(370), 제2 절연층(350), 제1 전극 배선(361) 및 제2 전극 배선(362)이 형성될 수 있다.
연결 전극(370)은 조립 홀(340H)에 배치될 수 있다. 연결 전극(370)은 반도체 발광 소자(150A)와 제1 전극 배선(361)을 전기적으로 연결할 수 있다. 나중에 설명하겠지만, 제1 전극 배선(361)은 제2 절연층(350)을 통해 연결 전극(370)의 상측에 전기적으로 연결될 수 있다.
연결 전극(370)은 스퍼터링 방식을 이용하여 형성될 수 있다. 일 예로서, 스퍼터링 공정을 이용하여 금속막이 기판(310) 상에 형성되고 패터닝되어, 연결 전극(370)이 조립 홀(340H)에서 반도체 발광 소자(150A)의 둘레를 따라 형성될 수 있다.
연결 전극(370)이 발광층(150')의 측부로부터 외측 방향으로 돌출된 돌출된 제1 전극(154)의 돌출부(154a)에 전기적으로 연결될 수 있다. 예컨대, 연결 전극(370)이 제1 전극(154)의 자성층(154-3)의 측면에 연결될 수 있다. 예컨대, 연결 전극(370)이 제1 전극(154)의 반사층(154-2)의 측면에 연결될 수 있다. 예컨대, 연결 전극(370)이 제1 전극(154)의 오믹 컨택층(154-1)의 측면에 연결될 수 있다. 예컨대, 연결 전극(370)이 제1 전극(154)의 오믹 컨택층(154-1)의 상면에 연결될 수 있다. 이와 같이, 연결 전극(370)이 발광층(150')의 측부로부터 외측 방향으로 돌출된 돌출부(154a)의 측부나 상측에 연결됨으로써, 연겨 전극과 제1 전극(154) 간의 컨택 면적이 증가되어 전기적 특성이 향상될 수 있다. 이에 따라, 광 효율 및 휘도가 향상될 수 있다.
도시되지 않았지만, 반도체 발광 소자(150A)와 제1 절연층(330) 사이에 또 다른 절연층(이하 고정 절연층이라 함)이 배치될 수 있다. 고정 절연층은 반도체 발광 소자(150A)를 제1 절연층(330)에 고정시킬 수 있다. 고정 절연층은 유기물 재질이나 감광 재질일 수 있지만, 이에 대해서는 한정하지 않는다.
고정 절연층은 반도체 발광 소자(150A)의 형상에 대응하는 형상을 가질 수 있다. 예컨대, 고정 절연층의 직경(또는 폭)은 반도체 발광 소자(150A)의 직경(또는 폭)과 동일할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 고정 절연층은 반도체 발광 소자(150A)의 제1 도전형 반도체층(151)의 형상 및/또는 전극(154)의 형상에 대응하는 형상을 가질 수 있다. 예컨대, 고정 절연층의 두께는 제1 절연층(330)의 두께보다 작을 수 있다. 예컨대, 고정 절연층의 두께는 반도체 발광 소자(150A)의 전극(154)의 두께보다 작을 수 있다.
제2 절연층(350)은 격벽(340) 상에 배치될 수 있다. 제2 절연층(350)은 반도체 발광 소자(150A) 상에 배치될 수 있다. 제2 절연층(350)은 조립 홀(340H)에 배치된 연결 전극(370) 상에 배치될 수 있다. 제2 절연층(350)은 제2 전극 배선(362)이나 다른 층을 용이하게 형성하도록 하기 위한 평탄화층일 수 있다. 따라서, 제2 절연층(350)의 상면은 직선 평면을 가질 수 있다. 제1 절연층(330) 및 제2 절연층(350)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예컨대, 제 제1 절연층(330) 및 제2 절연층(350) 중 적어도 하나 이상의 절연층은 유기 물질로 이루어질 수 있다.
제1 전극 배선(361) 및 제2 전극 배선(362)은 동일한 층, 예컨대 제2 절연층(350) 상에 배치될 수 있다. 제1 전극 배선(361)은 제2 절연층(350) 상에 배치될 수 있다. 제1 전극 배선(361)은 제2 절연층(350)을 통해 연결 전극(370)의 상측에 전기적으로 연결될 수 있다. 제2 전극 배선(362)은 제2 절연층(350) 상에 배치될 수 있다. 제2 전극 배선(362)은 제2 절연층(350) 및 패시베이션층을 통해 반도체 발광 소자(150A)의 제2 전극(155)에 전기적으로 연결될 수 있다.
도 9에 도시한 바와 같이, 패시베이션층에서 발광층(150')의 상면의 제1 영역(150a-1) 상의 제1 패시베이션층(157-1)의 두께(t1)는 제2 영역(150a-2) 상의 제2 패시베이션층(157-2)의 두께(t2)보다 작다. 따라서, 제2 전극 배선(362)의 배치를 위해 제1 패시베이션층(157-1)을 관통하는 컨택홀이 형성되어야 한다. 제1 패시베이션층(157-1)의 두께(t1)가 제2 패시베이션층(157-2)의 두께(t2)보다 작음으로써, 제1 패시베이션층(157-1)에 컨택홀을 형성하기 용이하다.
이에 따라, 제2 전극 배선(362)에 (+) 전압이 인가되고 제1 전극 배선(361)에 (-) 전압이 인가됨으로써, 발광층(150') 내에서 제2 전극(155)에서 제1 전극(154)을 향해 구동 전류가 흘러, 발광층(150')의 반도체 재질에 의해 결정된 특정 파장 대역의 광이 생성될 수 있다.
이러한 경우, 발광층(150')에서 제1 전극(154)을 향하는 광이 반사층(154-2)에 의해 반사될 수 있다. 또한, 발광층(150')에서 측방향으로 진행되어 굴절되어 하부 방향을 향하는 광이 발광층(150')의 측부로부터 외측 방향으로 돌출된 반사층(154-2)에 의해 전방으로 반사될 수 있다. 이에 따라, 광 효율 및 휘도가 향상될 수 있다.
오믹 컨택층(154-1)의 일부가 발광층(150')의 측부로부터 외측 방향으로 돌출되고, 이 돌출된 오믹 컨택층(154-1)에 연결 전극(370)이 연결됨으로써, 전기적 특성이 향상될 수 있다.
자성층(154-3)의 일부가 발광층(150')의 측부로부터 외측 방향으로 돌출됨으로써, 자가 조립시 자석에 대한 반도체 발광 소자(150A)의 반응 속도가 증가되어 조립율이 향상될 수 있다.
도 13은 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제2 실시예는 연결 전극(370)이 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 연결되는 것을 제외하고 제1 실시예(도 12)와 동일하다. 제2 실시예에서 제1 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 13을 참조하면, 제2 실시예에 따른 디스플레이 장치(302)는 백플레인 기판, 반도체 발광 소자(150A), 연결 전극(370), 제2 절연층(350) 및 전극 배선(362)을 포함할 수 있다.
연결 전극(370)은 제1 절연층(330)을 통해 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 전기적으로 연결될 수 있다. 자가 조립 공정을 이용하여 반도체 발광 소자(150A)가 백플레인 기판 상에 조립된 후, 식각 공정을 이용하여 조립 홀(340H) 내에서 반도체 발광 소자(150A)의 둘레를 따라 제1 절연층(330)이 제거되어 제1 조립 배선(321) 및/또는 제2 조립 배선(322)이 외부에 노출될 수 있다. 이후, 조립 홀(340H) 내에 연결 전극(370)이 형성됨으로써, 연결 전극(370)에 의해 반도체 발광 소자(150A)의 제1 전극(154)이 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 연결될 수 있다.
연결 전극(370)이 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 연결되므로, 제1 실시예(도 12)와 같이, 제1 전극 배선(361)이 생략될 수 있다. 제1 실시예(도 12)에 따르면, 매우 작은 사이즈의 제1 서브 화소(PX1)에 제1 전극 배선(361) 및 제2 전극 배선(362)이 서로 이격되도록 형성해야 하므로, 제1 서브 화소(PX1) 상의 제1 전극 배선(361) 및 제2 전극 배선(362) 각각의 면적이 원하는 만큼 확보하기 어렵다. 또한, 제1 전극 배선(361)과 제2 전극 배선(362) 간의 충분한 이격 거리가 확보되지 않은 경우, 제1 전극 배선(361)과 제2 전극 배선(362) 간의 전기적 쇼트가 발생될 수 있다. 하지만, 제2 실시예에 따르면, 제1 실시예(도 12)의 제1 조립 배선(321)이 생략될 수 있어, 제1 실시예(도 12)에서 발생된 문제가 해결될 수 있다.
[제2 실시예]
도 14는 제2 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
제2 실시예는 제1 전극(154)의 오믹 컨택층(154-1)을 제외하고는 제1 실시예(도 9)와 동일하다. 제2 실시예에서 제1 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 14를 참조하면, 제2 실시예에 따른 반도체 발광 소자(150B)는 발광층(150’), 패시베이션층(157), 제1 전극(154) 및 제2 전극(155)을 포함할 수 있다.
제1 전극(154)은 발광층(150’) 아래에 배치될 수 있다.
예컨대, 제1 전극(154)은 캐소드 전극이고, 제2 전극(155)은 아노드 전극일 수 있다. 따라서, 발광층(150')에서 제2 전극(155)에서 제1 전극(154)을 향해 구동 전류가 흐르고, 이러한 구동 전류에 의해 발광층(150')에서 특정 파장 대역의 광이 생성될 수 있다.
제1 전극(154)의 사이즈(또는 면적, D2)는 발광층(150')의 사이즈(또는 면적, D1)보다 클 수 있다. 예컨대, 발광층(150')의 사이즈(D1)는 발광층(150')의 제1 도전형 반도체층(151)의 하면의 사이즈일 수 있다.
제1 전극(154)은 발광층(150')의 측부로부터 외측 방향으로 돌출된 돌출부(154a)를 포함할 수 있다. 돌출부(154a)는 발광층(150')의 측부 둘레를 따라 외측 방향을 따라 돌출될 수 있다. 예컨대, 돌출부(154a)의 길이(또는 폭, L1)은 1마이크로미터 이상일 수 있다. 백플레인 기판 상에 반도체 발광 소자(150B)가 조립되는 경우, 돌출부(154a)의 길이(L1)는 반도체 발광소자의 외 측면과 조립 홀(340H)의 내 측면 사이의 이격 거리(L2)보다 작을 수 있다. 따라서, 돌출부(154a)의 길이(L1)를 최대한 확장시켜 제1 전극(154)의 사이즈(D2)를 극대화함으로써, 앞서 기술한 바와 같이 제1 전극(154)의 사이즈(D2)의 극대화에 의한 도출될 수 있는 다양한 기술적 장점을 가질 수 있다.
한편, 제1 전극(154)은 다층 구조를 가질 수 있다. 즉 제1 전극(154)은 복수의 레이어를 포함할 수 있다. 제1 전극(154)은 오믹 컨택층(154-1), 반사층(154-2) 및 자성층(154-3)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 도시되지 않았지만, 제1 전극(154)는 Cu와 같은 극층(도전층), 산화 방지층, 접착층 등을 포함할 수도 있다.
오믹 컨택층(154-1)과 반사층(154-2)은 동일한 면, 예컨대 발광층(150')의 하면 상에 배치될 수 있다. 오믹 컨택층(154-1)과 반사층(154-2)은 발광층(150')의 제1 도전형 반도체층(151)의 하면 상에 배치될 수 있다.
발광층(150')의 하면은 제1 영역(150b-1)과 제1 영역(150b-1)을 둘러싸는 제2 영역(150b-2)을 포함할 수 있다. 이러한 경우, 오믹 컨택층(154-1)은 제1 영역(150b-1) 아래에 배치되고, 반사층(154-2)은 제2 영역(150b-2) 아래에 배치될 수 있다. 오믹 컨택층(154-1)은 제1 영역(150b-1)의 하면에 접하고, 반사층(154-2)은 제2 영역(150b-2)의 하면에 접할 수 있다. 반사층(154-2)은 오믹 컨택층(154-1)을 둘러쌀 수 있다.
반사층(154-2)은 오믹 컨택층(154-1) 아래에 배치될 수 있다. 즉, 반사층(154-2)은 제1 영역(150b-1)에 대응하는 오믹 컨택층(154-1)의 하면에 접할 수 있다.
반사층(154-2)의 두께는 오믹 컨택층(154-1)의 두께보다 클 수 있다. 반사층(154-2)의 하면은 직선 평면을 가질 수 있다. 즉, 제1 영역(150b-1) 아래의 반사층(154-2)의 하면과 제2 영역(150b-2) 아래의 반사층(154-2)의 하면은 동일한 수평 선 상에 위치될 수 있다.
이와 같이, 오믹 컨택층(154-1)과 반사층(154-2)이 동일한 면 상에 배치됨으로써, 전류 집중 효과를 얻고 광 반사율을 높일 수 있다.
발광층(150')을 구성하는 복수의 반도체층과 이들 복수의 반도체층 각각의 두께가 고정되므로, 반도체 발광 소자(150B)의 두께를 줄이기는 어렵다. 이에 따라 반도체 발광 소자(150B)가 작아지는 경우, 반도체 발광 소자(150B)의 직경(또는 폭)이 작아질 수 있다. 한편, 발광층(150')의 측면은 메사 식각을 이용하여 형성될 수 있다. 이러한 메사 식각이 수행되는 동안, 발광층(150')의 측면이 손상되어 발광층(150')의 측면에 광이 생성되지 않는 비발광 영역이 형성될 수 있다. 따라서, 반도체 발광 소자(150B)의 사이즈가 작아질수록 발광층(150')의 전체 사이즈 대비 광이 생성되지 않는 비발광 영역의 사이즈가 상대적으로 커져, 휘도 저하가 더욱 더 심해질 수 있다.
실시예에 따르면, 도 15에 도시한 바와 같이, 오믹 컨택층(154-1)을 발광층(150')의 중심 영역, 즉 발광층(150')의 하면의 제1 영역(150b-1) 아래에 배치함으로써, 발광층(150') 내에서 흐르는 구동 전류(점선 화살표)가 반사층(154-2)보다는 오믹 컨택층(154-1)을 향해 집중되도록 함으로써, 보다 더 많은 광량이 생성되어 휘도가 향상될 수 있다.
실시예에 따르면, 발광층(150')의 하면의 제2 영역(150b-2) 아래에 반사층(154-2)이 배치됨으로써, 반사층(154-2)에 의해 발광층(150')에서 제1 전극(154)을 향하는 광(실선 화살표)이 전방으로 반사되어 광 효율 및 휘도가 향상될 수 있다.
한편, 발광층(150') 아래에 자성층(154-3)이 배치될 수 있다. 자성층(154-3)은 오믹 컨택층(154-1) 아래에 배치될 수 있다. 자성층(154-3)은 반사층(154-2) 아래에 배치될 수 있다. 자성층(154-3)은 반사층(154-2)의 하면에 접할 수 있다. 반사층(154-2)의 사이즈와 자성층(154-3)의 사이즈는 동일할 수 있지만, 이에 대해서는 한정하지 않는다.
[제3 실시예]
도 16은 제3 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
제3 실시예는 제1 전극(154)의 오믹 컨택층(154-1) 및 반사층(154-2)을 제외하고는 제1 실시예(도 9) 또는 제2 실시예(도 14)와 동일하다. 제3 실시예에서 제1 실시예 또는 제2 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 16을 참조하면, 제3 실시예에 따른 반도체 발광 소자(150C)는 발광층(150’), 패시베이션층(157), 제1 전극(154) 및 제2 전극(155)을 포함할 수 있다.
제1 전극(154)은 발광층(150’) 아래에 배치될 수 있다.
예컨대, 제1 전극(154)은 캐소드 전극이고, 제2 전극(155)은 아노드 전극일 수 있다. 따라서, 발광층(150')에서 제2 전극(155)에서 제1 전극(154)을 향해 구동 전류가 흐르고, 이러한 구동 전류에 의해 발광층(150')에서 특정 파장 대역의 광이 생성될 수 있다.
제1 전극(154)의 사이즈(또는 면적, D2)는 발광층(150')의 사이즈(또는 면적, D1)보다 클 수 있다. 예컨대, 발광층(150')의 사이즈(D1)는 발광층(150')의 제1 도전형 반도체층(151)의 하면의 사이즈일 수 있다.
제1 전극(154)은 발광층(150')의 측부로부터 외측 방향으로 돌출된 돌출부(154a)를 포함할 수 있다. 돌출부(154a)는 발광층(150')의 측부 둘레를 따라 외측 방향을 따라 돌출될 수 있다. 예컨대, 돌출부(154a)의 길이(또는 폭, L1)은 1마이크로미터 이상일 수 있다. 도 12에 도시한 바와 같이, 백플레인 기판 상에 반도체 발광 소자(150C)가 조립되는 경우, 돌출부(154a)의 길이(L1)는 반도체 발광소자의 외 측면과 조립 홀(340H)의 내 측면 사이의 이격 거리(L2)보다 작을 수 있다. 따라서, 돌출부(154a)의 길이(L1)를 최대한 확장시켜 제1 전극(154)의 사이즈(D2)를 극대화함으로써, 앞서 기술한 바와 같이 제1 전극(154)의 사이즈(D2)의 극대화에 의한 도출될 수 있는 다양한 기술적 장점을 가질 수 있다.
한편, 제1 전극(154)은 다층 구조를 가질 수 있다. 즉 제1 전극(154)은 복수의 레이어를 포함할 수 있다. 제1 전극(154)은 오믹 컨택층(154-1), 반사층(154-2) 및 자성층(154-3)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 도시되지 않았지만, 제1 전극(154)는 Cu와 같은 극층(도전층), 산화 방지층, 접착층 등을 포함할 수도 있다.
오믹 컨택층(154-1)과 반사층(154-2)은 동일한 면, 예컨대 발광층(150')의 하면 상에 배치될 수 있다. 오믹 컨택층(154-1)과 반사층(154-2)은 발광층(150')의 제1 도전형 반도체층(151)의 하면 상에 배치될 수 있다.
발광층(150')의 하면은 제1 영역(150b-1)과 제1 영역(150b-1)을 둘러싸는 제2 영역(150b-2)을 포함할 수 있다. 이러한 경우, 오믹 컨택층(154-1)은 제2 영역(150b-2) 아래에 배치되고, 반사층(154-2)은 제1 영역(150b-1) 아래에 배치될 수 있다. 오믹 컨택층(154-1)은 제2 영역(150b-2)의 하면에 접하고, 반사층(154-2)은 제1 영역(150b-1)의 하면에 접할 수 있다. 반사층(154-2)은 오믹 컨택층(154-1)을 둘러쌀 수 있다.
오믹 컨택층(154-1)은 제2 영역(150b-2) 아래에 배치되고 또한 발광층(150')의 측부로부터 외측 방향으로 돌출될 수 있다.
반사층(154-2)은 오믹 컨택층(154-1) 아래에 배치될 수 있다. 반사층(154-2)은 제2 영역(150b-2)에 대응하는 오믹 컨택층(154-1) 아래에 배치될 있다. 즉, 반사층(154-2)은 제1 영역(150b-1)에 대응하는 오믹 컨택층(154-1)의 하면에 접할 수 있다. 반사층(154-2)은 발광층(150')의 하면 아래에 배치되고 또한 발광층(150')의 측부로부터 외측 방향으로 돌출될 수 있다.
반사층(154-2)의 두께는 오믹 컨택층(154-1)의 두께보다 클 수 있다. 반사층(154-2)의 하면은 직선 평면을 가질 수 있다. 즉, 제1 영역(150b-1) 아래의 반사층(154-2)의 하면과 제2 영역(150b-2) 아래의 반사층(154-2)의 하면은 동일한 수평 선 상에 위치될 수 있다.
이와 같이, 오믹 컨택층(154-1)과 반사층(154-2)이 동일한 면 상에 배치됨으로써, 전류 집중 효과를 얻고 광 반사율을 높일 수 있다.
실시예에 따르면, 도 17에 도시한 바와 같이, 오믹 컨택층(154-1)을 발광층(150')의 가장자리 영역, 즉 발광층(150')의 하면의 제2 영역(150b-2) 아래에 배치함으로써, 발광층(150') 내에서 흐르는 구동 전류(점선 화살표)가 반사층(154-2)보다는 오믹 컨택층(154-1)을 향해 집중되도록 함으로써, 보다 더 많은 광량이 생성되어 휘도가 향상될 수 있다.
실시예에 따르면, 오믹 컨택층(154-1)이 발광층(150')의 측부로부터 외측 방향으로 돌출될 수 있다. 상기 돌출된 오믹 먼택층이 자가 조립에 의해 반도체 발광 소자(150C)가 백플레인 기판 상에 조립된 후 형성되는 연결 전극(370)과의 컨택 면적이 증가될 수 있다. 이에 따라, 전기적 특성이 향상되어 저전압 구동이 가능하거나 더 높은 전압을 인가하여 광 효율이나 휘도가 향상될 수 있다.
실시예에 따르면, 발광층(150')의 하면의 제1 영역(150b-1) 아래에 반사층(154-2)이 배치됨으로써, 반사층(154-2)에 의해 발광층(150')에서 제1 전극(154)을 향하는 광(실선 화살표)이 전방으로 반사되어 광 효율 및 휘도가 향상될 수 있다.
한편, 발광층(150') 아래에 자성층(154-3)이 배치될 수 있다. 자성층(154-3)은 반사층(154-2) 아래에 배치될 수 있다. 반사층(154-2)의 사이즈와 자성층(154-3)의 사이즈는 동일할 수 있지만, 이에 대해서는 한정하지 않는다.
[제4 실시예]
도 18은 제4 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
제4 실시예는 금속 산화물층을 제외하고 제1 실시예와 동일하다. 제4 실시예에서 제1 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다. 제4 실시예는 제2 실시예나 제3 실시예에도 동일하게 적용될 수 있다.
도 18을 참조하면, 제4 실시예에 따른 반도체 발광 소자(150D)는 발광층(150’), 패시베이션층(157), 제1 전극(154) 및 제2 전극(155)을 포함할 수 있다.
제1 전극(154)은 발광층(150’) 아래에 배치될 수 있다.
예컨대, 제1 전극(154)은 캐소드 전극이고, 제2 전극(155)은 아노드 전극일 수 있다. 따라서, 발광층(150')에서 제2 전극(155)에서 제1 전극(154)을 향해 구동 전류가 흐르고, 이러한 구동 전류에 의해 발광층(150')에서 특정 파장 대역의 광이 생성될 수 있다.
제1 전극(154)의 사이즈(또는 면적, D2)는 발광층(150')의 사이즈(또는 면적, D1)보다 클 수 있다. 예컨대, 발광층(150')의 사이즈(D1)는 발광층(150')의 제1 도전형 반도체층(151)의 하면의 사이즈일 수 있다.
제1 전극(154)은 발광층(150')의 측부로부터 외측 방향으로 돌출된 돌출부(154a)를 포함할 수 있다. 돌출부(154a)는 발광층(150')의 측부 둘레를 따라 외측 방향을 따라 돌출될 수 있다. 예컨대, 돌출부(154a)의 길이(또는 폭, L1)은 1마이크로미터 이상일 수 있다. 백플레인 기판 상에 반도체 발광 소자(150D)가 조립되는 경우, 돌출부(154a)의 길이(L1)는 반도체 발광소자의 외 측면과 조립 홀(340H)의 내 측면 사이의 이격 거리(L2)보다 작을 수 있다. 따라서, 돌출부(154a)의 길이(L1)를 최대한 확장시켜 제1 전극(154)의 사이즈(D2)를 극대화함으로써, 앞서 기술한 바와 같이 제1 전극(154)의 사이즈(D2)의 극대화에 의한 도출될 수 있는 다양한 기술적 장점을 가질 수 있다.
한편, 제1 전극(154)은 다층 구조를 가질 수 있다. 즉 제1 전극(154)은 복수의 레이어를 포함할 수 있다. 제1 전극(154)은 오믹 컨택층(154-1), 반사층(154-2) 및 자성층(154-3)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 도시되지 않았지만, 제1 전극(154)는 Cu와 같은 극층(도전층), 산화 방지층, 접착층 등을 포함할 수도 있다.
오믹 컨택층(154-1)은 발광층(150') 아래에 배치되고, 반사층(154-2)은 오믹 컨택층(154-1) 아래에 배치되며, 자성층(154-3)은 반사층(154-2) 아래에 배치될 수 있다.
한편, 금속 산화물층은 제1 전극(154)을 둘러쌀 수 있다. 금속 산화물층은 자가 조립시 반도체 발광 소자(150D)들 간의 흡착을 방지하여 조립 불량을 방지할 수 있다. 금속 산화물은 예컨대, TiO2, ZnO, WO3 등을 포함할 수 있다.
금속 산화물층은 자성층(154-3) 아래에 배치될 수 있다. 금속 산화물층은 자성층(154-3)의 측부 상에 배치될 수 있다. 금속 산화물층은 반사층(154-2)의 측부 상에 배치될 수 있다. 금속 산화물층은 오믹 컨택층(154-1)의 측부 상에 배치될 수 있다.
도시되지 않았지만, 금속 산화물층은 패시베이션층 측부 상에 배치될 수 있다. 도시되지 않았지만, 금속 산화물층은 오믹 컨택층(154-1)의 상면의 가장자리 영역 상에 배치될 수 있다.
제1 전극(154)이 외부에 노출된 경우, 자가 조립시 반도체 발광 소자(150D)들이 서로 달라붙어 덩어리로 형성될 수 있다. 이러한 덩어리들은 백플레인 기판 상의 조립 홀(340H)의 내경보다 훨씬 커 조립 불량이 발생된다.
하지만, 실시예에서와 같이, 금속 산화물이 제1 전극(154)을 둘러싸 제1 전극(154)이 외부에 노출되지 않음으로써, 자가 조립시 반도체 발광 소자(150D)들끼리 달라붙지 않을 수 있다. 이에 따라, 반도체 발광 소자(150D)들이 각각 백플레인 기판의 해당 조립 홀(340H)에 조립됨으로써, 조립 불량이 방지되고 조립율이 향상될 수 있다.
특히, 도 19에 도시한 바와 같이, 자가 조립시 챔버(410)의 유체(420) 내에 투하된 반도체 발광 소자(150D)에 구비된 금속 산화물에 조명 장치(450)로부터 광이 조사되는 경우, 금속 산화물의 표면에 초친수화 현상이 발생되어 유체 흡착층(500)이 형성될 수 있다. 이러한 유체 흡착층(500)은 반도체 발광 소자(150D) 간의 흡착을 방해하여 반도체 발광 소자(150D)끼리 달라붙지 않을 수 있다. 또한, 반도체 발광 소자(150D)들끼리 달라붙어 덩어리가 형성되었더라도, 해당 덩어리에 조명 장치(450)에 의한 광이 조사되는 경우, 덩어리를 구성하는 각 반도체 발광 소자(150D)의 금속 산화물의 표면 상에 유체 흡착층(500)이 형성되어, 이 유체 흡착층(500)에 의해 반도체 발광 소자(150D)의 흡착이 해제되어 반도체 발광 소자(150D)들끼지 분리될 수 있다. 이후, 건조 공정에 의해 유체 흡착층(500)은 제거될 수 있지만, 이에 대해서는 한정하지 않는다.
따라서, 금속 산화물층이 제2 전극(155)을 둘러싸고 또한 자가 조립시 광이 해당 금속 산화물에 조사됨으로써, 반도체 발광 소자(150D)들이 서로 달라붙지 않기 때문에 조립 불량이 방지되고 조립율이 향상될 수 있다.
도 20은 제3 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제3 실시예는 반도체 발광 소자(150D)를 제외하고 제1 실시예(도 12)와 동일하다. 제3 실시예에서 제1 실시예(도 12)와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 20을 참조하면, 제3 실시예에 따른 디스플레이 장치(303)는 백플레인 기판, 반도체 발광 소자(150D), 연결 전극(370), 제2 절연층(350), 제1 전극 배선(361) 및 제2 전극 배선(362)을 포함할 수 있다.
반도체 발광 소자(150D)는 제4 실시예예 따른 반도체 발광 소자(150D)일 수 있다.
제4 실시예예 따른 반도체 발광 소자(150D)와 달리, 실시예에서 백플레인 기판 상에 배치된 반도체 발광 소자(150D)의 제1 전극(154)의 측부 상에 금속 산화물층이 제거되어 외부에 노출될 수 있다. 상기 노출된 제1 전극(154)의 측부에 연결 전극(370)이 연결될 수 있다.
금속 산화물층은 제1 전극(154)을 구성하는 오믹 컨택층(154-1) 등에 비해 전기 전도도가 낮으므로, 전기적 특성이 열악하다. 즉, 연결 전극(370)이 금속 산화물을 통해 오믹 컨택층(154-1)에 연결되는 경우, 전기적 특성이 저하될 수 있다.
하지만, 실시예에서와 같이, 제1 전극(154)의 측부 상의 금속 산화물이 제거된 후, 제1 전극(154)의 측부에 직접 연결 전극(370)이 연결됨으로써, 전기적 특성이 향상될 수 있다.
자가 조립 공정을 이용하여 반도체 발광 소자(150D)가 백플레인 기판 상에 조립된 후 반도체 발광 소자(150D)의 제1 전극(154)의 측부 상의 금속 산화물층이 제거될 수 있다. 이후 포토리쏘그라피 공정이 수행되어 연결 전극(370)이 제1 전극(154)의 측부에 직접 연결될 수 있다.
한편, 제1 전극 배선(361) 및 제2 전극 배선(362)은 각각 제2 절연층(350)을 통해 반도체 발광 소자(150D)와 전기적으로 연결될 수 있다. 제1 전극 배선(361)은 제2 절연층(350)을 통해 연결 전극(370)의 상측에 연결되고, 제2 전극 배선(362)은 제2 절연층(350) 및 패시베이션층을 통해 반도체 발광 소자(150D)의 제2 전극(155)에 연결될 수 있다.
도 21은 제4 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제4 실시예는 반도체 발광 소자(150D)를 제외하고 제2 실시예(도 13)와 동일하다. 제4 실시예에서 제2 실시예(도 13)와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 21을 참조하면, 제4 실시예에 따른 디스플레이 장치(304)는 백플레인 기판, 반도체 발광 소자(150D), 연결 전극(370), 제2 절연층(350) 및 전극 배선(362)을 포함할 수 있다.
반도체 발광 소자(150D)는 제4 실시예예 따른 반도체 발광 소자(150D)일 수 있다.
제4 실시예예 따른 반도체 발광 소자(150D)와 달리, 실시예에서 백플레인 기판 상에 배치된 반도체 발광 소자(150D)의 제1 전극(154)의 측부 상에 금속 산화물층이 제거되어 외부에 노출될 수 있다. 상기 노출된 제1 전극(154)의 측부에 연결 전극(370)이 연결될 수 있다.
실시예에 따르면, 연결 전극(370)이 제1 전극(154)의 측부 상에 금속 산화물 대신에 직접 제1 전극(154)의 측부에 연결됨으로써, 전기적 특성이 향상될 수 있다.
한편, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)이 연결 전극(370)의 하측에 연결됨으로써, 제3 실시예(도 20)와 달리, 제1 전극 배선(361)이 생략됨으로써, 제1 전극 배선(361)과 제2 전극 배선(362) 간의 전기적 쇼트 발생을 방지할 수 있다. 또한, 제1 서브 화소(PX1)에 전극 배선(362)만이 배치됨으로써, 전극 배선(362)의 면적이 증가되어 전기적 특성이 향상될 수 있다.
한편, 앞서 기술한 디스플레이 장치는 디스플레이 패널일 수 있다. 즉, 실시예에서, 디스플레이 장치와 디스플레이 패널은 동일한 의미로 이해될 수 있다. 실시예에서, 실질적인 의미에서의 디스플레이 장치는 디스플레이 패널과 영상을 디스플레이하기 위해 디스플레이 패널을 제어할 수 있는 컨트롤러(또는 프로세서)를 포함할 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.
예컨대, 실시예는 TV, 샤이니지, 휴대폰이나 스마트 폰(smart phone)과 같은 이동 단말기, 노트북이나 데스크탑과 같은 컴퓨터용 디스플레이, 자동차용 HUD(head-Up Display), 디스플레이용 백라이트 유닛, VR, AR 또는 MR(mixed Reality)용 디스플레이, 광원 소스 등에 채택될 수 있다.

Claims (15)

  1. 발광층;
    상기 발광층 아래에 제1 전극;
    상기 발광층 상에 제2 전극; 및
    상기 발광층을 둘러싸는 패시베이션층;을 포함하고,
    상기 제1 전극의 사이즈는 상기 발광층의 사이즈보다 큰,
    반도체 발광 소자.
  2. 제1항에 있어서,
    상기 제1 전극은 상기 발광층의 측부로부터 외측 방향으로 돌출된 돌출부를 포함하는,
    반도체 발광 소자.
  3. 제1항에 있어서,
    상기 제1 전극은,
    상기 발광층 아래에 오믹 컨택층;
    상기 발광층 아래에 반사층; 및
    상기 반사층 아래에 자성층;을 포함하는,
    반도체 발광 소자.
  4. 제3항에 있어서,
    상기 오믹 컨택층, 상시 반사층 또는 상기 자성층 중 적어도 하나 이상의 층은 상기 발광층의 측부로부터 외측 방향으로 돌출되는,
    반도체 발광 소자.
  5. 제3항에 있어서,
    상기 오믹 컨택층, 상시 반사층 또는 상기 자성층 중 적어도 하나 이상의 층은 상기 패시베이션층의 측부로부터 외측 방향으로 돌출되는,
    반도체 발광 소자.
  6. 제3항에 있어서,
    상기 오믹 컨택층의 상면은 상기 패시베이션층의 하면에 접하는,
    반도체 발광 소자.
  7. 제3항에 있어서,
    상기 오믹 컨택층, 상시 반사층 및 상기 자성층 각각의 외 측면은 동일한 수직선 상에 위치되는,
    반도체 발광 소자.
  8. 제3항에 있어서,
    상기 발광층의 하면은 제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 갖고,
    상기 오믹 컨택층은 상기 제1 영역에 접하고,
    상기 반사층은 상기 제2 영역에 접하는,
    반도체 발광 소자.
  9. 제3항에 있어서,
    상기 발광층의 하면은 제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 갖고,
    상기 반사층은 상기 제1 영역에 접하고,
    상기 오믹 컨택층은 상기 제2 영역에 접하는,
    반도체 발광 소자.
  10. 제3항에 있어서,
    상기 제1 전극을 둘러싸는 금속 산화물층;을 포함하는,
    반도체 발광 소자.
  11. 제10항에 있어서,
    상기 금속 산화물층은 상기 자성층 아래와 상기 오믹 컨택층, 상기 반사층 및 상기 자성층 각각의 측부 상에 배치되는,
    반도체 발광 소자.
  12. 제1항에 있어서,
    상기 발광층의 상면은 제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 갖고,
    상기 패시베이션층은,
    상기 제1 영역 상에 제1 패시베이션층; 및
    상기 제2 영역 상에 제2 패시베이션층;을 포함하고,
    상기 제1 패시베이션층의 두께는 상기 제2 패시베이션층의 두께보다 작은,
    반도체 발광 소자.
  13. 제12항에 있어서,
    상기 제1 패시베이션층의 두께는 상기 제2 패시베이션층의 두께의 1/2 이하인,
    반도체 발광 소자.
  14. 조립 홀을 갖는 백플레인 기판;
    상기 조립 홀에 반도체 발광 소자;
    상기 반도체 발광 소자의 측부 상에 연결 전극;
    상기 조립 홀에 절연층;
    상기 연결 전극의 상측에 연결된 제1 전극 배선; 및
    상기 반도체 발광 소자의 상측에 연결된 제2 전극 배선;을 포함하고,
    상기 반도체 발광 소자는 제1항 내지 제13항 중 적어도 하나의 항에 따른 반도체 발광 소자인,
    디스플레이 장치.
  15. 제1 조립 배선, 제2 조립 배선 및 상기 제1 조립 배선 및 상기 제2 조립 배선 상에 조립 홀을 갖는 백플레인 기판;
    상기 조립 홀에 반도체 발광 소자;
    상기 반도체 발광 소자의 측부 상에 연결 전극;
    상기 조립 홀에 절연층; 및
    상기 반도체 발광 소자의 상측에 연결된 전극 배선;을 포함하고,
    상기 제1 조립 배선 또는 상기 제2 조립 배선 중 적어도 하나의 조립 배선은 상기 연결 전극의 하측에 연결되고,
    상기 반도체 발광 소자는 제1항 내지 제13항 중 적어도 하나의 항에 따른 반도체 발광 소자인,
    디스플레이 장치.
PCT/KR2022/019621 2021-12-06 2022-12-05 반도체 발광 소자 및 디스플레이 장치 WO2023106766A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280080764.9A CN118355515A (zh) 2021-12-06 2022-12-05 半导体发光元件及显示装置
KR1020247021275A KR20240118794A (ko) 2021-12-06 2022-12-05 반도체 발광 소자 및 디스플레이 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0172690 2021-12-06
KR20210172690 2021-12-06

Publications (1)

Publication Number Publication Date
WO2023106766A1 true WO2023106766A1 (ko) 2023-06-15

Family

ID=86730897

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/019621 WO2023106766A1 (ko) 2021-12-06 2022-12-05 반도체 발광 소자 및 디스플레이 장치

Country Status (3)

Country Link
KR (1) KR20240118794A (ko)
CN (1) CN118355515A (ko)
WO (1) WO2023106766A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2627053A (en) * 2022-12-16 2024-08-14 Lg Display Co Ltd Display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130125871A (ko) * 2012-05-10 2013-11-20 광주과학기술원 자성층을 구비한 플립칩형 발광소자 및 그 제조방법
US20170104009A1 (en) * 2015-10-09 2017-04-13 Innolux Corporation Array substrate apparatus applying the same and assembly method thereof
KR20190104277A (ko) * 2019-08-20 2019-09-09 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026845A (ko) * 2020-02-20 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20200106406A (ko) * 2019-03-04 2020-09-14 엘지전자 주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130125871A (ko) * 2012-05-10 2013-11-20 광주과학기술원 자성층을 구비한 플립칩형 발광소자 및 그 제조방법
US20170104009A1 (en) * 2015-10-09 2017-04-13 Innolux Corporation Array substrate apparatus applying the same and assembly method thereof
KR20200106406A (ko) * 2019-03-04 2020-09-14 엘지전자 주식회사 디스플레이 장치
KR20190104277A (ko) * 2019-08-20 2019-09-09 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026845A (ko) * 2020-02-20 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2627053A (en) * 2022-12-16 2024-08-14 Lg Display Co Ltd Display device

Also Published As

Publication number Publication date
CN118355515A (zh) 2024-07-16
KR20240118794A (ko) 2024-08-05

Similar Documents

Publication Publication Date Title
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033802A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021025243A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021015350A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2023106766A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024075859A1 (ko) 디스플레이 장치
WO2024005218A1 (ko) 디스플레이 장치
WO2023106861A1 (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
WO2023068407A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2023042926A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023136378A1 (ko) 디스플레이 장치
WO2023167349A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023140393A1 (ko) 디스플레이 장치
WO2024034697A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024090611A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023167350A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024122682A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023106455A1 (ko) 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
WO2023033261A1 (ko) 반도체 발광소자의 조립 기판구조 및 이를 포함하는 디스플레이 장치
WO2024024998A1 (ko) 디스플레이 장치
WO2023158094A1 (ko) 발광 소자 패키지 및 디스플레이 장치
WO2024143569A1 (ko) 백플레인 기판 및 디스플레이 장치
WO2024117272A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024085288A1 (ko) 디스플레이 장치
WO2023085572A1 (ko) 반도체 발광 소자를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22904596

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20247021275

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE