WO2024075876A1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
WO2024075876A1
WO2024075876A1 PCT/KR2022/015191 KR2022015191W WO2024075876A1 WO 2024075876 A1 WO2024075876 A1 WO 2024075876A1 KR 2022015191 W KR2022015191 W KR 2022015191W WO 2024075876 A1 WO2024075876 A1 WO 2024075876A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor light
emitting device
light emitting
assembly
protrusion
Prior art date
Application number
PCT/KR2022/015191
Other languages
English (en)
French (fr)
Inventor
허미희
황성현
강병준
박형조
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2022/015191 priority Critical patent/WO2024075876A1/ko
Publication of WO2024075876A1 publication Critical patent/WO2024075876A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • Embodiments relate to display devices.
  • LCDs liquid crystal displays
  • OLED displays OLED displays
  • Micro-LED displays Micro-LED displays
  • a micro-LED display is a display that uses micro-LED, a semiconductor light emitting device with a diameter or cross-sectional area of 100 ⁇ m or less, as a display element.
  • micro-LED displays use micro-LED, a semiconductor light-emitting device, as a display device, they have excellent performance in many characteristics such as contrast ratio, response speed, color gamut, viewing angle, brightness, resolution, lifespan, luminous efficiency, and luminance.
  • the micro-LED display has the advantage of being able to freely adjust the size and resolution and implement a flexible display because the screen can be separated and combined in a modular manner.
  • micro-LED displays require more than millions of micro-LEDs, there is a technical problem that makes it difficult to quickly and accurately transfer micro-LEDs to the display panel.
  • Transfer technologies that have been recently developed include the pick and place process, laser lift-off method, or self-assembly method.
  • the self-assembly method is a method in which the semiconductor light-emitting device finds its assembly position within the fluid on its own, and is an advantageous method for implementing a large-screen display device.
  • Figure 1 is a plan view showing a general display device.
  • a semiconductor light emitting device ( 5-1, 5-2, 5-3) are deployed.
  • the plurality of semiconductor light emitting devices 5-1, 5-2, and 5-3 emit light of different colors.
  • a plurality of semiconductor light emitting devices 5-1, 5-2, and 5-3 are assembled into corresponding assembly holes 3H1, 3H2, and 3H3 using a self-assembly method.
  • a color mixing defect refers to a defect in which a desired image is not realized because a sub-pixel that is supposed to emit light of a preset color emits light of a different color, thereby preventing the preset color light from being emitted.
  • the assembly speed of the oval-shaped second semiconductor light-emitting device 5-2 and the third semiconductor light-emitting device 5-3 is slower than that of the circular first semiconductor light-emitting device 5-1, and the stronger the exclusivity, the faster the assembly rate. There was a problem with this deterioration.
  • the embodiments aim to solve the above-described problems and other problems.
  • Another object of the embodiment is to provide a display device that can improve electrical contact performance by changing the structure of the lower side of the semiconductor light emitting device.
  • another purpose of the embodiment is to provide a display device that can strengthen the fixing force of the semiconductor light-emitting device by changing the structure of the lower side of the semiconductor light-emitting device.
  • another object of the embodiment is to provide a display device that can improve assembly rate and luminance by having a plurality of semiconductor light emitting devices that emit different color lights have the same shape.
  • another object of the embodiment is to provide a display device that can minimize assembly defects by having a plurality of semiconductor light emitting devices that emit different color lights have the same shape.
  • a display device includes: a substrate; first assembled wiring and second assembled wiring on the substrate; a partition having an assembly hole on the first assembly wiring and the second assembly wiring; a protrusion in the assembly hole; a semiconductor light emitting device having a recess for being seated on the protrusion; and a connection electrode on the lower side of the semiconductor light emitting device.
  • the protrusion may be an insulating pattern.
  • the protrusion may have a shape corresponding to the shape of the recess.
  • the protrusion may be a metal pattern.
  • the protrusion may include a first protrusion area and a second protrusion area that are horizontally spaced from each other.
  • the thickness of the protrusion may be greater than the depth of the recess.
  • the connection electrode may be disposed in a gap area between the thickness of the protrusion and the depth of the recess.
  • the semiconductor light emitting device includes a light emitting layer; an electrode beneath the light-emitting layer; and a passivation layer surrounding the light emitting layer.
  • the lower surface of the light-emitting layer may have a first area and a second area surrounding the first area, and the recess may be formed in the first area of the light-emitting layer.
  • the electrode includes: a first metal layer on the lower surface of the light emitting layer; a second metal layer below the first metal layer; and a third metal layer below the second metal layer, wherein the first metal layer is in contact with the first area of the light-emitting layer, and the second metal layer is in contact with the second area and the first metal layer of the light-emitting layer. there is.
  • the electrical resistance of the second metal layer may be smaller than the electrical resistance of the first metal layer.
  • the first metal layer may include a reflective layer
  • the second metal layer may include an ohmic contact layer
  • the third metal layer may include a magnetic layer
  • the substrate includes a plurality of pixels, each of the plurality of pixels includes a first sub-pixel, a second sub-pixel, and a third sub-pixel, and the semiconductor light-emitting device is a first semiconductor light-emitting device on the first sub-pixel. , including a second semiconductor light-emitting device on the second sub-pixel and a third semiconductor light-emitting device on the third sub-pixel, each of the first semiconductor light-emitting device, the second semiconductor light-emitting device, and the third semiconductor light-emitting device Sizes may vary.
  • the recess has a first recess below the first semiconductor light-emitting device, a second recess below the second semiconductor light-emitting device, and a third recess below the third semiconductor light-emitting device. ), and the sizes of each of the first recess, the second recess, and the third recess may be different.
  • the protrusion may include a first protrusion in a first assembly hole on the first sub-pixel; a second protrusion in a second assembly hole on the second sub-pixel; and a third protrusion in the third assembly hole on the third sub-pixel, wherein sizes of the first protrusion, the second protrusion, and the third protrusion may be different.
  • connection electrode may include a first connection electrode in a first gap area between the thickness of the first protrusion and the depth of the first recess; a second connection electrode in a second gap area between the thickness of the second protrusion and the depth of the second recess; and a third connection electrode in a third gap area between the thickness of the third protrusion and the depth of the third recess.
  • the protrusion 380 is disposed in the assembly hole 340H, a recess 159 is provided on the lower side of the semiconductor light-emitting device 150, and the semiconductor light-emitting device 150 By inserting the protrusion 380 into the recess 159, the fixing force of the semiconductor light emitting device 150 can be strengthened and assembly defects can be prevented.
  • the thickness t1 of the protrusion 159 is greater than the depth d1 of the recess 159, so that the lower side of the semiconductor light emitting device 150 and the first assembly wiring (
  • the connection electrode 370 By disposing the connection electrode 370 in the gap area between 321) and/or the second assembly wiring 322, the electrical contact area of the connection electrode 370 with respect to the semiconductor light emitting device 150 is expanded to improve luminous efficiency and light luminance. can be improved.
  • a part of the first assembly wiring 321 and a part of the second assembly wiring 322 are disposed on the protrusion 380 to reduce the DEP force formed on the protrusion 380. It may be greater than the DEP force on the edge area of the assembly hole 340H. Accordingly, the semiconductor light emitting device 150 is easily assembled in the assembly hole 340 during self-assembly due to the larger DEP force formed on the center area of the assembly hole 340H, and the assembled semiconductor light emitting device 150 As the fixing force is strengthened, the lighting rate can be improved by reducing the deviation of the semiconductor light emitting device 150 out of the assembly hole 340H.
  • the embodiment includes semiconductor light emitting devices 150-1, 150-2, and 150-3 on the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (XP3).
  • PX1 first sub-pixel
  • PX2 second sub-pixel
  • XP3 third sub-pixel
  • the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device Elements 150-3 may be assembled simultaneously. Accordingly, the assembly speed can be dramatically reduced and productivity can be improved.
  • the embodiment includes semiconductor light emitting devices 150-1, 150-2, and 150-3 on the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (XP3). )
  • PX1 first sub-pixel
  • PX2 second sub-pixel
  • XP3 third sub-pixel
  • the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3 have the same shape, for example, a circular shape.
  • the width or depth of the recess (d11, d12, d13)
  • the assembly rate and assembly speed can be improved, and the lighting rate can be improved by minimizing chip separation and reducing assembly defects.
  • Figure 1 is a plan view showing a general display device.
  • Figure 2 shows a color mixing defect occurring during self-assembly in a general display device.
  • Figure 3 is a plan view showing a display device according to an undisclosed internal technology.
  • Figure 4 shows a living room of a house where a display device according to an embodiment is placed.
  • Figure 5 is a block diagram schematically showing a display device according to an embodiment.
  • FIG. 6 is a circuit diagram showing an example of the pixel of FIG. 5.
  • FIG. 7 is an enlarged view of the first panel area in the display device of FIG. 4.
  • Figure 8 is an enlarged view of area A2 in Figure 7.
  • Figure 9 is a diagram showing an example in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.
  • Figure 10 is a plan view showing a display device according to the first embodiment.
  • Figure 11 is a cross-sectional view showing a display device according to the first embodiment.
  • Figure 12 is a cross-sectional view showing a backplane substrate according to an embodiment.
  • Figure 13 is a plan view showing a semiconductor light emitting device according to an embodiment.
  • Figure 14 is a cross-sectional view showing a semiconductor light-emitting device according to an embodiment.
  • 15 to 18 are diagrams illustrating the manufacturing process of the display device according to the first embodiment.
  • Figure 19 is a plan view showing a display device according to a second embodiment.
  • Figure 20 is a cross-sectional view showing a display device according to a second embodiment.
  • Figure 21 is a plan view showing a display device according to a third embodiment.
  • Figure 22 is a cross-sectional view showing a display device according to a third embodiment.
  • Display devices described in this specification include TVs, shines, mobile terminals such as mobile phones and smart phones, displays for computers such as laptops and desktops, head-up displays (HUDs) for automobiles, backlight units for displays, It may include displays, light sources, etc. for VR, AR, or MR (mixed reality).
  • HUDs head-up displays
  • the configuration according to the embodiment described in this specification can be equally applied to a device capable of displaying, even if it is a new product type that is developed in the future.
  • Figure 4 shows a living room of a house where a display device according to an embodiment is placed.
  • the display device 100 of the embodiment can display the status of various electronic products such as a washing machine 101, a robot vacuum cleaner 102, and an air purifier 103, and displays the status of each electronic product and an IOT-based You can communicate with each other and control each electronic product based on the user's setting data.
  • the display device 100 may include a flexible display manufactured on a thin and flexible substrate.
  • Flexible displays can bend or curl like paper while maintaining the characteristics of existing flat displays.
  • a unit pixel refers to the minimum unit for implementing one color.
  • a unit pixel of a flexible display may be implemented by a light-emitting device.
  • the light emitting device may be Micro-LED or Nano-LED, but is not limited thereto.
  • FIG. 5 is a block diagram schematically showing a display device according to an embodiment
  • FIG. 6 is a circuit diagram showing an example of the pixel of FIG. 5.
  • a display device may include a display panel 10, a driving circuit 20, a scan driver 30, and a power supply circuit 50.
  • the display device 100 of the embodiment may drive the light emitting device in an active matrix (AM) method or a passive matrix (PM) method.
  • AM active matrix
  • PM passive matrix
  • the driving circuit 20 may include a data driver 21 and a timing control unit 22.
  • the display panel 10 may be rectangular, but is not limited thereto. That is, the display panel 10 may be formed in a circular or oval shape. At least one side of the display panel 10 may be bent to a predetermined curvature.
  • the display panel may include a display area (DA).
  • the display area DA is an area where pixels PX are formed to display an image.
  • the display panel may include a non-display area (NDA).
  • the non-display area (DNA) may be an area excluding the display area (DA).
  • the display area DA and the non-display area NDA may be defined on the same surface.
  • the non-display area (DNA) may surround the display area (DA) on the same side as the display area (DA), but this is not limited.
  • the display area DA and the non-display area NDA may be defined on different planes.
  • the display area DA may be defined on the top surface of the substrate
  • the non-display area NDA may be defined on the bottom surface of the substrate.
  • the non-display area NDA may be defined on the entire or partial area of the bottom surface of the substrate.
  • DA display area
  • NDA non-display area
  • DA display area
  • NDA non-display area
  • the display panel 10 includes data lines (D1 to Dm, m is an integer greater than 2), scan lines (S1 to Sn, n is an integer greater than 2) that intersect the data lines (D1 to Dm), and a high potential voltage.
  • VDDL high-potential voltage line
  • VSSL low-potential voltage line
  • S1 to Sn scan lines
  • PX pixels
  • Each of the pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the first sub-pixel (PX1) emits a first color light of a first main wavelength
  • the second sub-pixel (PX2) emits a second color light of a second main wavelength
  • the third sub-pixel (PX3) A third color light of a third main wavelength may be emitted.
  • the first color light may be red light
  • the second color light may be green light
  • the third color light may be blue light, but are not limited thereto.
  • each pixel PX includes three sub-pixels, but the present invention is not limited thereto. That is, each pixel PX may include four or more sub-pixels.
  • Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes at least one of the data lines (D1 to Dm), at least one of the scan lines (S1 to Sn), and It can be connected to the above voltage line (VDDL).
  • the first sub-pixel PX1 may include light-emitting devices LD, a plurality of transistors for supplying current to the light-emitting devices LD, and at least one capacitor Cst.
  • each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include only one light emitting element (LD) and at least one capacitor (Cst). It may be possible.
  • Each of the light emitting elements LD may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode.
  • the first electrode may be an anode electrode and the second electrode may be a cathode electrode, but this is not limited.
  • the light emitting device may be one of a horizontal light emitting device, a flip chip type light emitting device, and a vertical light emitting device.
  • the plurality of transistors may include a driving transistor (DT) that supplies current to the light emitting elements (LD) and a scan transistor (ST) that supplies a data voltage to the gate electrode of the driving transistor (DT).
  • the driving transistor DT has a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to the high potential voltage line VDDL to which the high potential voltage VDD is applied, and the first electrode of the light emitting elements LD. It may include a drain electrode connected to the electrodes.
  • the scan transistor (ST) has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1 ⁇ k ⁇ n), a source electrode connected to the gate electrode of the driving transistor (DT), and a data line (Dj, j). It may include a drain electrode connected to an integer satisfying 1 ⁇ j ⁇ m.
  • the capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT.
  • the storage capacitor (Cst) charges the difference between the gate voltage and source voltage of the driving transistor (DT).
  • the driving transistor (DT) and the scan transistor (ST) may be formed of a thin film transistor.
  • the driving transistor (DT) and the scan transistor (ST) are mainly described as being formed of a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but the present invention is not limited thereto.
  • the driving transistor (DT) and scan transistor (ST) may be formed of an N-type MOSFET. In this case, the positions of the source and drain electrodes of the driving transistor (DT) and the scan transistor (ST) may be changed.
  • each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes one driving transistor (DT), one scan transistor (ST), and one capacitor ( Although it is exemplified to include 2T1C (2 Transistor - 1 capacitor) with Cst), the present invention is not limited thereto.
  • Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include a plurality of scan transistors (ST) and a plurality of capacitors (Cst).
  • the second sub-pixel (PX2) and the third sub-pixel (PX3) can be represented by substantially the same circuit diagram as the first sub-pixel (PX1), detailed descriptions thereof will be omitted.
  • the driving circuit 20 outputs signals and voltages for driving the display panel 10.
  • the driving circuit 20 may include a data driver 21 and a timing control unit 22.
  • the data driver 21 receives digital video data (DATA) and source control signal (DCS) from the timing control unit 22.
  • the data driver 21 converts digital video data (DATA) into analog data voltages according to the source control signal (DCS) and supplies them to the data lines (D1 to Dm) of the display panel 10.
  • the timing control unit 22 receives digital video data (DATA) and timing signals from the host system.
  • the host system may be an application processor in a smartphone or tablet PC, a monitor, or a system-on-chip in a TV.
  • the timing control unit 22 generates control signals to control the operation timing of the data driver 21 and the scan driver 30.
  • the control signals may include a source control signal (DCS) for controlling the operation timing of the data driver 21 and a scan control signal (SCS) for controlling the operation timing of the scan driver 30.
  • DCS source control signal
  • SCS scan control signal
  • the driving circuit 20 may be disposed in the non-display area (NDA) provided on one side of the display panel 10.
  • the driving circuit 20 may be formed of an integrated circuit (IC) and mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method.
  • COG chip on glass
  • COP chip on plastic
  • ultrasonic bonding method The present invention is not limited to this.
  • the driving circuit 20 may be mounted on a circuit board (not shown) rather than on the display panel 10.
  • the data driver 21 may be mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method, and the timing control unit 22 may be mounted on a circuit board. there is.
  • COG chip on glass
  • COP chip on plastic
  • the scan driver 30 receives a scan control signal (SCS) from the timing controller 22.
  • the scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10.
  • the scan driver 30 may include a plurality of transistors and may be formed in the non-display area NDA of the display panel 10.
  • the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10.
  • the power supply circuit 50 may generate voltages necessary for driving the display panel 10 from the main power supplied from the system board and supply them to the display panel 10.
  • the power supply circuit 50 generates a high potential voltage (VDD) and a low potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to It can be supplied to the high potential voltage line (VDDL) and low potential voltage line (VSSL).
  • the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driver 30 from the main power supply.
  • FIG. 7 is an enlarged view of the first panel area in the display device of FIG. 3.
  • the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas, such as the first panel area A1, through tiling.
  • the first panel area A1 may include a plurality of semiconductor light emitting devices 150 arranged for each unit pixel (PX in FIG. 5).
  • Figure 8 is an enlarged view of area A2 in Figure 7.
  • the display device 100 of the embodiment may include a substrate 200, assembly wiring 201 and 202, an insulating layer 206, and a plurality of semiconductor light emitting devices 150. More components may be included than this.
  • the assembly wiring may include a first assembly wiring 201 and a second assembly wiring 202 that are spaced apart from each other.
  • the first assembly wiring 201 and the second assembly wiring 202 may be provided to generate dielectrophoresis force (DEP force) to assemble the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 may be one of a horizontal semiconductor light emitting device, a flip chip type semiconductor light emitting device, and a vertical semiconductor light emitting device.
  • the semiconductor light-emitting device 150 may include, but is not limited to, a red semiconductor light-emitting device 150, a green semiconductor light-emitting device 150G, and a blue semiconductor light-emitting device 150B0 to form a unit pixel (sub-pixel).
  • red and green phosphors may be provided to implement red and green colors, respectively.
  • the substrate 200 may be a support member that supports components disposed on the substrate 200 or a protection member that protects the components.
  • the substrate 200 may be a rigid substrate or a flexible substrate.
  • the substrate 200 may be made of sapphire, glass, silicon, or polyimide. Additionally, the substrate 200 may include a flexible material such as PEN (Polyethylene Naphthalate) or PET (Polyethylene Terephthalate). Additionally, the substrate 200 may be made of a transparent material, but is not limited thereto.
  • the substrate 200 may function as a support substrate in a display panel, and may also function as an assembly substrate when self-assembling a light emitting device.
  • the substrate 200 may be a backplane equipped with circuits in the sub-pixels (PX1, PX2, PX3) shown in FIGS. 5 and 6, such as transistors (ST, DT), capacitors (Cst), signal wires, etc.
  • PX1, PX2, PX3 sub-pixels shown in FIGS. 5 and 6, such as transistors (ST, DT), capacitors (Cst), signal wires, etc.
  • ST, DT transistors
  • Cst capacitors
  • signal wires etc.
  • the insulating layer 206 may include an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc., or an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx), and may include a substrate. (200) may be integrated to form one substrate.
  • the insulating layer 206 may be a conductive adhesive layer that has adhesiveness and conductivity, and the conductive adhesive layer may be flexible and enable a flexible function of the display device.
  • the insulating layer 206 may be an anisotropic conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles.
  • the conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness, but electrically insulating in a direction horizontal to the thickness.
  • the insulating layer 206 may include an assembly hole 203 into which the semiconductor light emitting device 150 is inserted. Therefore, during self-assembly, the semiconductor light emitting device 150 can be easily inserted into the assembly hole 203 of the insulating layer 206.
  • the assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, etc.
  • the assembly hall 203 may also be called a hall.
  • the assembly hole 203 may be called a hole, groove, groove, recess, pocket, etc.
  • the assembly hole 203 may be different depending on the shape of the semiconductor light emitting device 150.
  • the red semiconductor light emitting device, the green semiconductor light emitting device, and the blue semiconductor light emitting device each have different shapes, and may have an assembly hole 203 having a shape corresponding to the shape of each of these semiconductor light emitting devices.
  • the assembly hole 203 may include a first assembly hole for assembling a red semiconductor light emitting device, a second assembly hole for assembling a green semiconductor light emitting device, and a third assembly hole for assembling a blue semiconductor light emitting device. there is.
  • the red semiconductor light emitting device has a circular shape
  • the green semiconductor light emitting device has a first oval shape with a first minor axis and a second major axis
  • the blue semiconductor light emitting device has a second oval shape with a second minor axis and a second major axis.
  • the second major axis of the oval shape of the blue semiconductor light emitting device may be greater than the second major axis of the oval shape of the green semiconductor light emitting device
  • the second minor axis of the oval shape of the blue semiconductor light emitting device may be smaller than the first minor axis of the oval shape of the green semiconductor light emitting device.
  • methods for mounting the semiconductor light emitting device 150 on the substrate 200 may include, for example, a self-assembly method (FIG. 9) and a transfer method.
  • Figure 9 is a diagram showing an example in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.
  • the assembled substrate 200 which will be described later, can also function as the panel substrate 200a in a display device after assembly of the light emitting device, but the embodiment is not limited thereto.
  • the semiconductor light-emitting device 150 may be introduced into the chamber 1300 filled with fluid 1200, and the semiconductor light-emitting device 150 may be assembled onto the assembly substrate ( 200). At this time, the light emitting device 150 adjacent to the assembly hole 207H of the assembly substrate 200 may be assembled into the assembly hole 207H by DEP force caused by the electric field of the assembly wiring.
  • the fluid 1200 may be water such as ultrapure water, but is not limited thereto.
  • the chamber may be called a water tank, container, container, etc.
  • the assembled substrate 200 may be placed on the chamber 1300. Depending on the embodiment, the assembled substrate 200 may be input into the chamber 1300.
  • the semiconductor light emitting device 150 may be implemented as a vertical semiconductor light emitting device as shown, but is not limited to this and a horizontal light emitting device may be employed.
  • the semiconductor light emitting device 150 may include a magnetic layer (not shown) containing a magnetic material.
  • the magnetic layer may include a magnetic metal such as nickel (Ni). Since the semiconductor light emitting device 150 introduced into the fluid includes a magnetic layer, it can move to the assembly substrate 200 by the magnetic field generated from the assembly device 1100.
  • the magnetic layer may be disposed on the top or bottom or on both sides of the light emitting device.
  • an electric field is formed in the first assembly wiring 201 and the second assembly wiring 202 as an alternating voltage is applied, and the semiconductor light emitting device 150 is inserted into the assembly hole 207H by the DEP force caused by this electric field.
  • the gap between the first assembly wiring 201 and the second assembly wiring 202 may be smaller than the width of the semiconductor light emitting device 150 and the width of the assembly hole 207H, and the assembly of the semiconductor light emitting device 150 using an electric field. The position can be fixed more precisely.
  • An insulating layer 215 is formed on the first assembled wiring 201 and the second assembled wiring 202 to protect the first assembled wiring 201 and the second assembled wiring 202 from the fluid 1200, and Leakage of current flowing through the first assembly wiring 201 and the second assembly wiring 202 can be prevented.
  • the insulating layer 215 may be formed of a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator.
  • the insulating layer 215 may have a minimum thickness to prevent damage to the first assembly wiring 201 and the second assembly wiring 202 when assembling the semiconductor light emitting device 150. can have a maximum thickness for stable assembly.
  • a partition wall 207 may be formed on the insulating layer 215. Some areas of the partition wall 207 may be located on top of the first assembly wiring 201 and the second assembly wiring 202, and the remaining area may be located on the top of the assembly substrate 200.
  • An assembly hole 207H where the semiconductor light emitting devices 150 are coupled is formed in the assembly substrate 200, and the surface where the assembly hole 207H is formed may be in contact with the fluid 1200.
  • the assembly hole 207H can guide the exact assembly position of the semiconductor light emitting device 150.
  • the assembly hole 207H may have a shape and size corresponding to the shape of the semiconductor light emitting device 150 to be assembled at the corresponding location. Accordingly, it is possible to prevent another semiconductor light emitting device from being assembled or a plurality of semiconductor light emitting devices from being assembled into the assembly hole 207H.
  • the assembly device 1100 that applies a magnetic field may move along the assembled substrate 200.
  • Assembly device 1100 may be a permanent magnet or an electromagnet.
  • the assembly device 1100 may move while in contact with the assembly substrate 200 in order to maximize the area to which the magnetic field is applied within the fluid 1200.
  • the assembly device 1100 may include a plurality of magnetic materials or may include a magnetic material of a size corresponding to that of the assembly substrate 200. In this case, the moving distance of the assembly device 1100 may be limited to within a predetermined range.
  • the semiconductor light emitting device 150 in the chamber 1300 may move toward the assembly device 1100 and the assembly substrate 200 by the magnetic field generated by the assembly device 1100.
  • the semiconductor light emitting device 150 may enter the assembly hole 207H and be fixed by the DEP force formed by the electric field between the assembly wires 201 and 202 while moving toward the assembly device 1100.
  • the first and second assembly wirings 201 and 202 generate an electric field using an AC power source, and a DEP force may be formed between the assembly wirings 201 and 202 due to this electric field.
  • the semiconductor light emitting device 150 can be fixed to the assembly hole 207H on the assembly substrate 200 by this DEP force.
  • a predetermined solder layer (not shown) is formed between the light emitting device 150 assembled on the assembly hole 207H of the assembly substrate 200 and the assembly wiring 201 and 202 to improve the bonding force of the light emitting device 150. It can be improved.
  • a molding layer (not shown) may be formed in the assembly hole 207H of the assembly substrate 200.
  • the molding layer may be a transparent resin or a resin containing a reflective material or a scattering material.
  • the time required to assemble each semiconductor light-emitting device on a substrate can be drastically shortened, making it possible to implement a large-area, high-pixel display more quickly and economically.
  • FIGS. 10 to 22 Descriptions omitted below can be easily understood from FIGS. 1 to 9 and the description given above in relation to the corresponding drawings.
  • Figure 10 is a plan view showing a display device according to the first embodiment.
  • Figure 11 is a cross-sectional view showing a display device according to the first embodiment.
  • FIGS. 10 and 11 show one sub-pixel among the plurality of sub-pixels (PX1, PX2, and PX3) included in each of the plurality of pixels (PX) defined in the display device 300 according to the first embodiment.
  • the structures of the remaining sub-pixels may also be the same as those in FIGS. 10 and 11.
  • the display device 300 includes a substrate 310, a first assembly wiring 321, a second assembly wiring 322, a partition wall 340, and a protrusion 380. ), a first insulating layer 330, a semiconductor light emitting device 150, and a connection electrode 370.
  • the substrate 310 may be a support member that supports components disposed on the substrate 310 or a protection member that protects the components.
  • the first assembly wiring 321 may be disposed on the substrate 310 .
  • the second assembly wiring 322 may be disposed on the substrate 310 .
  • first assembly wiring 321 and the second assembly wiring 322 may each be disposed on the same layer.
  • first and second assembly wirings 321 and 322 may be in contact with the upper surface of the substrate 310, but this is not limited.
  • the first assembly wiring 321 and the second assembly wiring 322 may each be disposed on the same layer.
  • the first assembly wiring 321 and the second assembly wiring 322 may be arranged parallel to each other.
  • the first assembly wiring 321 and the second assembly wiring 322 may each serve to assemble the semiconductor light emitting device 150 into the assembly hole 340H in a self-assembly method.
  • the semiconductor light emitting device 150 that is moving by the assembly device (1100 in FIG. 10) may be assembled in the assembly hole 340H by the DEP force formed by.
  • the assembly hole 340H may have a diameter larger than the diameter of the semiconductor light emitting device 150.
  • the first assembly wiring 321 and the second assembly wiring 322 may each include a plurality of metal layers.
  • the first assembled wiring 321 and the second assembled wiring 322 may include main wirings 321a and 322a and auxiliary electrodes 321b and 322b, respectively.
  • the first assembly wiring 321 includes a first main wiring 321a disposed long along the second direction (y direction) and an assembly hole 340H along the first direction (x direction) from the first main wiring 321a. It may include a first auxiliary electrode 321b extending toward.
  • the second assembly wiring 322 includes a second main wiring 322a disposed long along the second direction (y direction) and an assembly hole 340H along the first direction (x direction) from the second main wiring 322a. It may include a second auxiliary electrode 322b extending toward.
  • the first main wire 321a and the second main wire 322a are arranged side by side along the second direction, and the first auxiliary electrode 321b and the second auxiliary electrode 322b are aligned with each other within the assembly hole 340H. They can be placed facing each other.
  • the first auxiliary electrode 321b and the second auxiliary electrode 322b may be spaced apart from each other along the first direction.
  • the main electrodes 321a and 322a must be as long as the entire length of the display panel, they can be formed of a metal with excellent electrical conductivity to minimize voltage increase due to internal resistance.
  • the auxiliary electrodes 321b and 322b may use electrical signals supplied to the main electrodes 321a and 322a to form a DEP force during self-assembly or to emit light from the semiconductor light emitting device 150 when driven.
  • the auxiliary electrodes 321b and 322b are the length from the main electrodes 321a and 322a to a predetermined point in the assembly hole 340H, and are much smaller than the length of the main electrodes 321a and 322a, so their electrical conductivity is similar to that of the main electrodes. It may be smaller than (321a, 322a), but there is no limitation on this.
  • first assembly wiring 321 and the second assembly wiring 322 may be arranged on different layers.
  • the partition wall 340 may be disposed on the first assembly wiring 321 and the second assembly wiring 322.
  • the partition wall 340 may have an assembly hole 340H for assembling the semiconductor light emitting device 150.
  • the first insulating layer 330 may be exposed within the assembly hole 340H.
  • the bottom surface of the assembly hole 340H may be the top surface of the insulating layer 330.
  • the height h1 (or thickness) of the partition wall 340 may be determined by considering the thickness t2 of the semiconductor light emitting device 150.
  • the thickness T1 of the partition wall 340 may be smaller than the thickness t2 of the semiconductor light emitting device 150.
  • the upper side of the semiconductor light emitting device 150 may be positioned higher than the upper surface of the partition wall 340. That is, the upper side of the semiconductor light emitting device 150 may protrude upward from the upper surface of the partition wall 340.
  • the size of the assembly hole 340H may be determined in consideration of tolerance margins for easy assembly of the semiconductor light emitting device 150.
  • the size of the assembly hole 340H may be larger than the size of the semiconductor light emitting device 150.
  • the distance between the outer side of the semiconductor light emitting device 150 and the inner side of the assembly hole 340H may be 2 ⁇ m or less, but this is limited. I never do that.
  • the gap L1 between the outer side of the semiconductor light emitting device 150 and the inner side of the assembly hole 340H may be 1.5 ⁇ m or less. .
  • the assembly hole 340H may have a shape corresponding to the shape of the semiconductor light emitting device 150.
  • the assembly hole 340H may also be circular.
  • the assembly hole 340H may also be rectangular.
  • the protrusion 380 may be disposed in the assembly hole 340H.
  • the protrusion 380 may protrude upward within the assembly hole 340H.
  • the protrusion 380 may be disposed between the substrate 310 and the first insulating layer 330.
  • the protrusion 380 may be disposed between the substrate 310 and the first insulating layer 330 within the assembly hole 340H.
  • one side of the protrusion 380 may be in contact with the first assembly wiring 321, and the other side of the protrusion 380 may be in contact with the second assembly wiring 322.
  • one side of the protrusion 380 is in contact with the first auxiliary electrode 321b of the first assembly wiring 321, and the other side of the protrusion 380 is in contact with the second auxiliary electrode 322b of the second assembly wiring 322. You can access it.
  • a portion of the first auxiliary electrode 321b of the first assembly wiring 321 is in contact with one side of the protrusion 380, and a portion of the second auxiliary electrode 322b of the second assembly wiring 322 is in contact with the protrusion ( 380) can be accessed from the other side.
  • a portion of the first auxiliary electrode 321b of the first assembly wiring 321 may vertically overlap a portion of the upper surface of the protrusion 380.
  • a portion of the second auxiliary electrode 322b of the second assembly wiring 322 may vertically overlap another portion of the upper surface of the protrusion 380 .
  • the recess 159 may be circular.
  • the protrusion 380 may also have a circular shape to correspond to the recess 159.
  • the first auxiliary electrode 321b of the first assembly wiring 321 surrounds the first round side and top surface of the protrusion 380, and the second extension of the second assembly wiring 322
  • the soft electrode may surround the second round side and top surface of the protrusion 380.
  • the first round side and the second round side face each other and may be symmetrical with respect to the center of the protrusion 380.
  • the first auxiliary electrode 321b of the first assembly wiring 321 and the second auxiliary electrode 322b of the second assembly wiring 322 may be spaced apart from each other.
  • a first insulating layer 330 is formed between the first auxiliary electrode 321b of the first assembly wiring 321 and the second auxiliary electrode 322b of the second assembly wiring 322 on the side and/top surface of the protrusion 380. This arrangement prevents an electrical short between the first auxiliary electrode 321b of the first assembly wiring 321 and the second auxiliary electrode 322b of the second assembly wiring 322 by the first insulating layer 330. You can.
  • the thickness t1 of the protrusion 380 may be greater than the depth d1 of the recess 159 of the semiconductor light emitting device 150.
  • the lower surface and the first surface of the semiconductor light emitting device 150 A predetermined gap G1 may be formed between the first auxiliary electrode 321b of the first assembly wiring 321 and/or the second auxiliary electrode 322b of the second assembly wiring 322.
  • the gap G1 may be called the separation distance.
  • the gap G1 is the separation distance between the thickness t1 of the protrusion 380 and the depth d1 of the recess 159, and the space having the gap G1 can be defined as a gap area.
  • connection electrode 370 in this gap G1, the electrical contact area between the connection electrode 370 and the electrode 154 of the semiconductor light emitting device 150 can be expanded to increase luminance.
  • the protrusion 380 may be an insulating pattern. That is, the protrusion 380 may be formed in the cooking hole by patterning the insulating film forming the insulating material after it is formed on the substrate 310.
  • the protrusion 380 may be formed in an isolated island shape in each sub-pixel (PX1, PX2, and PX3). That is, the protrusions 380 of each sub-pixel are separated from each other.
  • the protrusion 380 may be made of a photosensitive material. After a photosensitive film made of a photosensitive material is applied, a protrusion 380 may be formed in the assembly hole 340H by using an exposure process and a development process.
  • the protruding portion 380 is an insulating pattern, even if the first assembled wiring 321 and the second assembled wiring 322 are in contact with the protruding wiring, the first assembled wiring 321 and the second assembled wiring (322) are connected by the protruding portion 380. 322) Electrical short circuit between the liver can be prevented.
  • the protrusion 380 Since the protrusion 380 has a shape corresponding to the lower side of the semiconductor light emitting device 150 assembled in the assembly hole 340H, that is, the recess 159, the protrusion 380 is attached to the recess 159 of the semiconductor light emitting device. ) can be inserted.
  • the semiconductor light emitting device 150 may include light emitting layers 151, 152, and 153, an electrode 154, and a passivation layer 157.
  • the semiconductor light emitting device 150 may include more components than this.
  • the light emitting layers 151, 152, and 153 include a first conductive semiconductor layer 151, an active layer 152, and a second conductive semiconductor layer 153, but may include more components.
  • the first conductivity type semiconductor layer 151 may include a first conductivity type dopant
  • the second conductivity type semiconductor layer 153 may include a second conductivity type dopant.
  • the first conductivity type dopant may be an n-type dopant such as silicon (Si)
  • the second conductivity type dopant may be a p-type dopant such as boron (B).
  • a second electrode may be disposed on the second conductive semiconductor layer 153.
  • the second electrode may include at least one layer.
  • the second electrode may include a transparent conductive layer and a magnetic layer.
  • the transparent conductive layer may be made of a transparent conductive material, such as ITO.
  • the transparent conductive layer can achieve a current spreading effect that allows the current generated by the voltage supplied from the electrode wiring 360 to spread evenly throughout the entire area of the second conductive semiconductor layer 153. That is, the current is spread evenly throughout the entire area of the second conductive semiconductor layer 153 by the transparent conductive layer, and holes are generated in the entire area of the second conductive semiconductor layer 153, thereby increasing the amount of hole generation and forming the active layer 152. ), light efficiency can be increased by increasing the amount of light generated by recombination of holes and electrons. An increase in light efficiency can lead to an improvement in luminance.
  • the recess 159 may be formed on the lower side of the light emitting layer 151, 152, and 153. Specifically, a recess 159 may be formed on the lower surface of the first conductive semiconductor layer 151. At this time, even if the electrode 154 is formed on the lower side of the light-emitting layer (151, 152, 153), the same recess 159 can be formed on the second electrode 154 on the lower side of the light-emitting layer (151, 152, 153). The depth d1 of the formed recess 159 may be considered.
  • the lower surfaces of the light-emitting layers 151, 152, and 153 may include a first light-emitting area 150a and a second light-emitting area 150b surrounding the first light-emitting area 150a.
  • the recess 159 may be formed in the first light-emitting area 150a of the light-emitting layers 151, 152, and 153.
  • the light emitting layers 151, 152, and 153 are deposited on a sapphire substrate using a deposition process, and then an etching process is performed to form the light emitting layers 151, 152, and 153 on a unit chip basis. Thereafter, after the passivation layer 157 is deposited, a temporary substrate may be attached to the light emitting layers 151, 152, and 153. Thereafter, the sapphire substrate may be removed using the LLO process. At this time, the undoped semiconductor layer on the sapphire substrate may also be removed, but this is not limited.
  • an etching process is performed on the first light emitting area 150a of the light emitting layers 151, 152, and 153, so that a recess 159 having a predetermined depth d1 can be formed. Then, after the electrodes 154 are formed on the lower sides of the light emitting layers 151, 152, and 153, the temporary substrate is removed, so that numerous semiconductor light emitting devices 150 can be manufactured at the wafer level.
  • the passivation layer 157 may protect the light emitting layers 151, 152, and 153.
  • the passivation layer 157 prevents the semiconductor light-emitting device 150 from turning over during self-assembly, and the lower side of the semiconductor light-emitting device 150, that is, the lower surface of the first conductive semiconductor layer 151, is the upper surface of the first insulating layer 330. You can make them face each other. Therefore, during self-assembly, the lower side of the semiconductor light-emitting device 150 is positioned facing the first insulating layer 330 and the upper side of the semiconductor light-emitting device 150 is positioned toward the top, so that the semiconductor light-emitting device 150 It can prevent misalignment due to upside-down assembly.
  • the electrode 154 may be disposed below the first conductive semiconductor layer 151.
  • the electrode 154 may include at least one or more layers.
  • the electrode 154 may include a first metal layer 154-1, a second metal layer 154-2, and a third metal layer 154-3.
  • the first metal layer 154-1 is disposed on the lower surface of the light emitting layer 151, 152, and 153, the second metal layer 154-2 is disposed below the first metal layer 154-1, and the third metal layer ( 154-3) may be disposed under the second metal layer 154-2.
  • the first metal layer 154-1 may be disposed within the recess 159.
  • a predetermined metal film may be formed and patterned under the light emitting layers 151, 152, and 153 to form the first metal layer 154-1 only within the recess 159.
  • the first metal layer 154-1 may include a reflective layer such as aluminum (Al).
  • Al aluminum
  • the first metal layer 154-1 can reflect the color light generated by the semiconductor light-emitting device 150 forward and improve luminance by increasing luminous efficiency. Since the first metal layer 154-1 only needs to have a reflective function, it can have a thickness of 100 nm or less. If the first metal layer 154-1 is formed thicker than 100 nm, the recess 159 formed on the lower side of the light emitting layer 151, 152, and 153 by the electrode 154 may disappear.
  • the second metal layer 154-2 is disposed below the first metal layer 154-1, and is not only the first light-emitting region 150a of the light-emitting layers 151, 152, and 153, but also the second light-emitting region 150b. ) can also be placed.
  • the second metal layer 154-2 may include an ohmic contact layer.
  • the ohmic contact layer may serve to lower the driving voltage by improving ohmic contact with the light emitting layers 151, 152, and 153 made of semiconductor material.
  • a portion of the second metal layer 154-2 is in contact with the first metal layer 154-1, and the other portion of the second metal layer 154-2 is in contact with the second light-emitting area 150b of the light-emitting layers 151, 152, and 153. You can access it.
  • the electrical resistance of the second metal layer 154-2 may be smaller than that of the first metal layer 154-1. In this case, the current on the light-emitting layers 151, 152, and 153 flows through the second metal layer 154-2, which is in contact with the second light-emitting region 150b of the light-emitting layers 151, 152, and 153, rather than the first metal layer 154-1.
  • the current on the light-emitting layers 151, 152, and 153 does not flow intensively in the vertical direction but flows to the edge area of the light-emitting layers 151, 152, and 153, so that the light emitting layers 151, 152, and 153, especially the active layer 152 )
  • Light luminance can be improved by expanding the light generation area or light emission area.
  • the third metal layer 154-3 may be disposed below the second metal layer 154-2.
  • the third metal layer 154-3 may include a magnetic layer such as nickel (Ni) or cobalt (Co).
  • the second metal layer 154-2 may be disposed on the entire lower surface area of the light emitting layers 151, 152, and 153. In this way, as the area of the third metal layer 154-3 having a magnetic function is expanded, the magnetization power may increase.
  • the third metal layer (154-3) of the semiconductor light emitting device 150 is magnetized and immediately accompanies the movement of the magnet, so the third metal layer (154-3) of the electrode 154 is self-assembling. By improving the movement speed of the semiconductor light emitting device 150 during assembly, it can contribute to improving the assembly rate.
  • the second metal layer 154-2 and the third metal layer 154-3 may be disposed not only on the bottom surface but also on the side surfaces of the light emitting layers 151, 152, and 153.
  • the light generation area or light emission area of the light emitting layers 151, 152, and 153 is further expanded by the second metal layer 154-2, thereby further improving light luminance, and the third metal layer 154-3
  • the magnetization force becomes even greater, and the movement speed of the semiconductor light emitting device 150 increases further during self-assembly, thereby improving the assembly rate.
  • connection electrode 370 may be disposed in the assembly hole 340H.
  • the connection electrode 370 may electrically connect the semiconductor light emitting device 150 and the first assembly wiring 321 and/or the second assembly wiring 322.
  • the connection electrode 370 may electrically connect the electrode 154 of the semiconductor light emitting device 150 and the first assembly wiring 321 and/or the second assembly wiring 322.
  • connection electrode 370 Since the connection electrode 370 is disposed along the circumference of the semiconductor light-emitting device 150 in the assembly hole 340H, the electrical contact area between the connection electrode 370 and the semiconductor light-emitting device 150 is greatly expanded, thereby increasing luminous efficiency and light. Brightness can be improved.
  • connection electrode 370 may not only be disposed around the semiconductor light emitting device 150 in the assembly hole 340H, but may also be disposed in the gap G1 area below the semiconductor light emitting device 150.
  • connection electrode 370 Since the connection electrode 370 is connected not only to the side but also to the lower side of the electrode 154 of the semiconductor light-emitting device 150, the electrical contact area between the connection electrode 370 and the semiconductor light-emitting device 150 is greatly increased, increasing the luminous efficiency and Light brightness can be significantly improved.
  • connection electrode 370 another electrode wire may be spaced apart from the electrode wire 360 and connected to the side and bottom of the semiconductor light emitting device 150 through the second insulating layer 350.
  • the height h1 (or thickness) of the partition wall 340 may be equal to or smaller than the sum of the thickness t2 and the gap G1 of the semiconductor light emitting device 150.
  • the upper surface of the partition 340 is lower than the upper side of the semiconductor light-emitting device 150, so that the semiconductor light-emitting device 150 is easy to assemble in the assembly hole 340H, and a large DEP force is applied to the upper side of the assembly hole 340H. It is possible to pull the semiconductor light emitting device 150 better and increase the assembly rate.
  • the display device 300 may include a second insulating layer 350 and an electrode wire 360.
  • the second insulating layer 350 may be disposed on the partition wall 340.
  • the second insulating layer 350 may be disposed on the semiconductor light emitting device 150.
  • the second insulating layer 350 may be disposed on the connection electrode 370 disposed in the cooking hole 340H.
  • the second insulating layer 350 may be a planarization layer to easily form the electrode wiring 360 or other layers. Accordingly, the upper surface of the second insulating layer 350 may have a flat dotted line surface.
  • the first insulating layer 330 and the second insulating layer 350 may be made of an organic material or an inorganic material. For example, at least one of the first insulating layer 330 and the second insulating layer 350 may be made of an organic material.
  • the electrode wire 360 may be disposed on the second insulating layer 350 and electrically connected to the semiconductor light emitting device 150 through the second insulating layer 350.
  • the electrode wiring 360 may be electrically connected to the upper side of the light emitting layers 151, 152, and 153 through the second insulating layer 350 and the passivation layer 157 of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 may emit light by the voltage supplied to the first assembled wiring 321 and/or the second assembled wiring 322 and the electrode wiring 360.
  • the display device 300 according to the first embodiment can be manufactured using the backplane substrate 300A shown in FIG. 12.
  • the backplane substrate 300A may be a base substrate for manufacturing the display device 300 according to the first embodiment by performing a post-process including a self-assembly process and electrical connection.
  • the display device 300 according to the first embodiment can be manufactured by using a post-process including a self-assembly process and electrical connection for the backplane substrate 300A.
  • the partition 340 is formed so that the backplane substrate 300A can be manufactured.
  • a protrusion 380 may be formed on the substrate 310.
  • the protrusion 380 is an insulating pattern, and an insulating film may be formed on the substrate 310 and patterned to form the assembly hole 340H.
  • the first assembly wiring 321 and the second assembly wiring 322 may be formed. Each of the first assembly wiring 321 and the second assembly wiring 322 may contact the protrusion 380 . A portion of the first assembly wiring 321, such as the first auxiliary electrode 321b, and a portion of the second assembly wiring 322, such as the second auxiliary electrode 322b, may be disposed on the upper surface of the protrusion 380. . In this case, the first auxiliary electrode 321b of the first assembly wiring 321 and the second auxiliary electrode 322b of the second assembly wiring 322 are connected by the protrusion 380 to a thickness t1 of the protrusion 380.
  • the assembly force of the semiconductor light emitting device 150 can be strengthened. Accordingly, the semiconductor light emitting device 150 assembled in the assembly hole 340H is prevented from being separated, thereby reducing assembly defects and improving the lighting rate.
  • the insulating layer 330 is formed on the substrate 310, and an insulating film is formed and patterned on the insulating layer 330 to form an assembly hole 340H in which the insulating layer 330 is exposed.
  • the protrusion 380 may be located within the assembly hole 340H and protrude upward.
  • a step may be formed in the first auxiliary electrode 321b of the first assembly wiring 321 and/or the second auxiliary electrode 322b of the second assembly wiring 322 by the protrusion 380.
  • a step may be formed in the insulating layer 330 by the protrusion 380.
  • the first auxiliary electrode of the first assembly wiring 321 disposed on the bottom surface of the assembly hole 340H and the protrusion 380 A step may be formed in (321b) and/or the second auxiliary electrode 322b of the second assembly wiring 322.
  • each of the plurality of pixels PX on the backplane substrate 300A may be provided with a pixel circuit and a plurality of signal lines connected to each pixel circuit.
  • the signal lines may include the data lines D1 to Dm, scan lines S1 to Sn, high potential voltage line VDDL, and low potential voltage line VSSL shown in FIGS. 5 and 6 .
  • 15 to 18 are diagrams illustrating the manufacturing process of the display device according to the first embodiment.
  • a backplane substrate 300A may be prepared.
  • the backplane substrate 300A may be mounted on the upper side of the chamber (1300 in FIG. 9).
  • the semiconductor light emitting device 150 may be dropped into the fluid 1200 before the backplane substrate 300A is mounted on the chamber 1300, or after the backplane substrate 300A is mounted on the chamber 1300.
  • an alternating current voltage may be applied to the first assembly wiring 321 and the second assembly wiring 322 to form a DEP force in the assembly hole 340H.
  • an alternating current voltage may be applied to the first assembly wiring 321 and the second assembly wiring 322 to form a DEP force in the assembly hole 340H.
  • the DEP force formed by the first auxiliary electrode 321b and the second auxiliary electrode 322b may be greater than the DEP force in the peripheral edge area of the assembly hole 340H.
  • the semiconductor light emitting device 150 in the fluid 1200 may be moved along the magnet by zigzag movement or rotational movement of the magnet.
  • the area of the second metal layer 154-2 included in the electrode 154 of the semiconductor light-emitting device 150 is expanded and the magnetization power is increased, causing the semiconductor light-emitting device 150 to move toward the magnet.
  • the assembly rate can be improved.
  • the moving semiconductor light emitting device 150 when the moving semiconductor light emitting device 150 passes through the assembly hole 340H, it may be assembled into the assembly hole 340H by the DEP force formed in the assembly hole 340H. Since the DEP force on the protrusion 380 is greater than the DEP force at the edge area of the assembly hole 340H, the semiconductor light emitting device 150 is damaged by the larger DEP force formed on the center area of the assembly hole 340H during self-assembly. Because the attractive force is strong, the semiconductor light emitting device 150 can be easily assembled in the assembly hole 340H.
  • the fixing force for the semiconductor light emitting device 150 is strengthened by the DEP force on the protrusion 380, and the assembled The semiconductor light emitting device 150 is prevented from leaving the assembly hole 340H, thereby reducing assembly defects and improving the lighting rate.
  • the thickness t1 of the protrusion 380 is the semiconductor light emitting device 150. Since it is greater than the depth d1 of the recess 159 of the light emitting device 150, the first auxiliary electrode 321b and/or the second assembly of the lower side of the semiconductor light emitting device 150 and the first assembly wiring 321 A space, that is, a gap region, may be formed between the second auxiliary electrodes 322b of the wiring 322. At this time, the gap area may have a gap G1 between the thickness t1 of the protrusion 380 and the depth d1 of the recess 159 of the semiconductor light emitting device 150.
  • an etching process may be performed to remove the first insulating layer 330 exposed along the perimeter of the semiconductor light emitting device 150 within the assembly hole 340H. Accordingly, a part of the first assembly wiring 321, that is, the first auxiliary electrode 321b and/or a part of the second assembly wiring 322, that is, the second auxiliary electrode 322b, is connected to the semiconductor assembly hole 340H. It may be exposed along the perimeter of the light emitting device 150.
  • a metal film may be formed on the partition wall 340 and the semiconductor light emitting device 150.
  • a metal film may be formed along the perimeter of the semiconductor light emitting device 150 in the assembly hole 340H.
  • the metal film may be formed using an electroplating process. That is, after the plating object, for example, the substrate 310, is immersed in the electrolyte, the first auxiliary electrode 321b of the first assembly wiring 321 and/or the second auxiliary electrode of the second assembly wiring 322 When (322b) is connected to the cathode and voltage is applied, a metal film is formed on the first auxiliary electrode 321b of the first assembly wiring 321 and/or the second auxiliary electrode 322b of the second assembly wiring 322.
  • the connection electrode 370 may be formed by coating.
  • the semiconductor light emitting device ( 150) can be formed along the perimeter.
  • connection electrode 370 is connected to the lower side of the semiconductor foot and the device and the first auxiliary electrode 321b of the first assembly wiring 321 and/or the second assembly wiring 322 through the gap region. Since the second auxiliary electrode 322b is firmly connected, the fixing force of the semiconductor light emitting device 150 can be strengthened. In addition, since the connection electrode 370 contacts not only the lower side but also the side of the semiconductor light-emitting device 150, the electrical contact area between the connection electrode 370 and the semiconductor light-emitting device 150 is expanded, resulting in significant luminous efficiency and light luminance. can be improved.
  • connection electrode 370 may be formed only in the area below the lower side of the semiconductor light emitting device 150, that is, in the gap region, and may not be formed on the sides of the semiconductor foot and device. . Even if the connection electrode 370 is formed only in the gap area, an electrical contact area sufficient to ensure smooth current flow can be secured.
  • connection electrode 370 is formed only in the gap area, the lower side of the semiconductor light emitting device 150 and the first auxiliary electrode 321b of the first assembly wiring 321 and/or the second assembly wiring 322 Since the connection electrode 370 is formed in the gap area, which is the shortest space between the two auxiliary electrodes 322b, current loss can be reduced by minimizing the current path, thereby improving luminous efficiency and light brightness.
  • a metal film may be formed and patterned on the substrate 310 using a deposition process to be formed along the perimeter of the semiconductor light emitting device 150 in the assembly hole 340H.
  • a second insulating layer 350 is formed on the entire area of the substrate 310, such as the partition wall 340, the connection electrode 370, and the semiconductor light emitting device 150, and the second insulating layer
  • the layer 350 and the passivation layer 157 of the semiconductor light emitting device 150 may be removed to form a contact hole.
  • the electrode wire 360 is formed on the second insulating layer 350, so that the electrode wire 360 can be electrically connected to the upper side of the semiconductor light emitting device 150 through the contact hole.
  • Figure 19 is a plan view showing a display device according to a second embodiment.
  • Figure 20 is a cross-sectional view showing a display device according to a second embodiment.
  • the second embodiment is the same as the first embodiment except that the protrusion 380 is divided into a first protrusion area 381 and a second protrusion area 382 using a metal pattern.
  • the protrusion 380 is divided into a first protrusion area 381 and a second protrusion area 382 using a metal pattern.
  • components having the same shape, structure, and/or function as those of the first embodiment are assigned the same reference numerals and detailed descriptions are omitted.
  • the display device 301 according to the second embodiment includes a substrate 310, a first assembly wiring 321, a second assembly wiring 322, a partition wall 340, and a protrusion 380. ), a first insulating layer 330, a semiconductor light emitting device 150, and a connection electrode 370. Additionally, the display device 301 according to the second embodiment may include a second insulating layer 350 and an electrode wire 360.
  • the protrusion 380 may be disposed in the assembly hole 340H.
  • the protrusion 380 may be disposed at the center of the assembly hole 340H.
  • a protrusion 380 may be disposed on the substrate 310 .
  • the protrusion 380 may be in contact with the upper surface of the substrate 310, but this is not limited.
  • the protrusion 380 may be a metal pattern. That is, the protrusion 380 may be made of metal.
  • the protrusion 380 may have a multi-layer structure. When the semiconductor light emitting device 150 is assembled in the assembly hole 340H and the protrusion 380 is inserted into the recess 159 of the semiconductor light emitting device 150, the protrusion 380 is located on the lower side of the semiconductor light emitting device 150. It may have a sufficient thickness t1 to be spaced apart from the first assembly wiring 321 and/or the second assembly wiring 322.
  • the protrusion 380 may be electrically connected to the first assembly wiring 321 and/or the second assembly wiring 322. In this case, the first assembly wiring 321 and the second assembly wiring 322 may be electrically shorted via the protrusion 380.
  • the protrusion 380 may include a first protrusion area 381 and a second protrusion area 382 that are spatially spaced apart from each other.
  • the first protruding area 381 and the second protruding area 382 may be horizontally spaced apart, but this is not limited.
  • the first assembly wiring 321 may be electrically connected to the first protruding area 381, and the second assembly wiring 322 may be electrically connected to the second protruding area 382.
  • the first assembly wiring 321 and the second assembly wiring 322 may be electrically insulated.
  • the first auxiliary electrode 321b of the first assembly wiring 321 may contact the first protruding area 381.
  • the first auxiliary electrode 321b of the first assembly wiring 321 may contact the first outer side 381a of the first protruding area 381 and/or the top surface of the first protruding area 381.
  • the first auxiliary electrode 321b of the first assembly wiring 321 may surround the first outer side 381a of the first protruding area 381.
  • the second auxiliary electrode 322b of the second assembly wiring 322 may contact the second outer side 382a of the second protruding area 382 and the top surface of the second protruding area 382.
  • the second auxiliary electrode 322b of the second assembly wiring 322 may surround the second outer side 382a of the second protruding area 382.
  • the first protruding region 381 and the second protruding region 382 may be inserted into the recess 159 of the semiconductor light emitting device 150.
  • the first outer side 381a of the first protruding area 381 may have a shape corresponding to the shape of the first inner side 150c of the recess 159.
  • the second outer side 382a of the second protruding area 382 may have a shape corresponding to the shape of the second inner side 150d of the recess 159.
  • a step is generated in the first auxiliary electrode 321b of the first assembly wiring 321 by the first protruding region 381, and the first auxiliary electrode 321b of the first assembly wiring 321 is formed by the second protruding region 382.
  • a step may occur in the auxiliary electrode 322b. That is, the first auxiliary electrode 321b of the first assembled wiring 321 disposed on the upper surface of the first protruding region 381 and the second electrode 321b of the second assembled wiring 322 disposed on the second protruding region 382.
  • the auxiliary electrode 322b includes the first auxiliary electrode 321b of the first assembly wiring 321 disposed at the edge area of the assembly hole 340H and the second assembly wiring disposed on the second protruding area 382 ( It may be positioned higher than the second auxiliary electrode 322b of 322).
  • the center of the assembly hole 340H that is, the first protrusion area 381 and the second protrusion
  • the intensity of the DEP force on the area 382 is greater than the DEP force on the edge area of the assembly hole 340H. Accordingly, during self-assembly, the semiconductor light emitting device 150 can be more easily inserted into the assembly hole 340H, and the semiconductor light emitting device 150 assembled in the assembly hole 340H is more strongly fixed so that the semiconductor light emitting device 150 ) can be prevented from leaving the assembly hole (340H).
  • Figure 21 is a plan view showing a display device according to a third embodiment.
  • Figure 22 is a cross-sectional view showing a display device according to a third embodiment.
  • the third embodiment is the same as the first or second embodiments except for the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (XP3) constituting the unit pixel (PX). do. That is, the sub-pixel described in the first or second embodiment is one of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (XP3) to be described in the third embodiment. It may be a sub-pixel.
  • the display device 302 includes a plurality of pixels (PX), and the plurality of pixels (PX) are a first sub-pixel (PX1) and a second sub-pixel (PX1), respectively. It may include a pixel (PX2) and a third sub-pixel (XP3).
  • the first sub-pixel (PX1) may output red light
  • the second sub-pixel (PX2) may output green light
  • the third sub-pixel (XP3) may output blue light.
  • the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (XP3) are respectively connected to the substrate 310 and the first assembly lines 321-1, 321-2, and 321-3. , second assembly wiring (322-1, 322-2, 322-3), partition wall 340, protrusion 380, first insulating layer 330, semiconductor light emitting device (150-1, 150-2, 150) -3) and connection electrodes (37, 370-1, 370-2, 370-3).
  • the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (XP3) have a second insulating layer 350 and electrode wires 360-1, 360-2, and 360-3, respectively. may include.
  • the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3 may have different sizes.
  • each third recess 159-3 of the device 150-3 may be different.
  • the width of the first recess (159-1) is larger than the width of the second recess (159-2), and the width of the second recess (159-2) is greater than that of the third recess (159-3). It can be larger than the width.
  • the width of the first recess 159-1 is smaller than the width of the upper side of the second semiconductor light emitting device 150-2, and the width of the second recess 159-2 is smaller than that of the third semiconductor light emitting device 150-3. ) may be smaller than the width of the upper side. Accordingly, even if the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3 are assembled simultaneously through the same self-assembly process, a specific semiconductor light emitting device Clumping can be prevented by being inserted into a recess of another semiconductor light emitting device.
  • the width of the third recess 159-3 of the third semiconductor light emitting device 150-3 may be smaller than the value obtained by subtracting 2 micrometers from the width of the lower side of the third semiconductor light emitting device 150-3. , there is no limitation to this.
  • the first recess 159-1 of the first semiconductor light emitting device 150-1, the second recess 159-2 of the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device The depths d11, d12, and d13 of the third recess 159-3 of the device 150-3 may be different.
  • the depth d11 of the first recess 159-1 is greater than the depth d12 of the second recess 159-2
  • the depth d12 of the second recess 159-2 is greater than the depth d12 of the second recess 159-2. 3 It may be greater than the depth (d13) of the recess (159-3).
  • the depth d12 of the first recess 159-1 is more than three times the depth d13 of the third semiconductor light emitting device 150-3
  • the depth of the second recess 159-2 ( d12) is more than twice the depth (d13) of the third semiconductor light-emitting device 150-3
  • the depth (d13) of the third semiconductor light-emitting device 150-3 may be 300 nanometers or more, but this is limited. I never do that.
  • the width of the first recess 159-1 is smaller than the width of the upper side of the second semiconductor light emitting device 150-2, and the width of the second recess 159-2 is smaller than that of the third semiconductor light emitting device 150-3. ) may be smaller than the width of the upper side. Accordingly, even if the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3 are assembled simultaneously through the same self-assembly process, a specific semiconductor light emitting device Clumping can be prevented by being inserted into a recess of another semiconductor light emitting device.
  • the width of the third recess 159-3 of the third semiconductor light emitting device 150-3 may be smaller than the value obtained by subtracting 2 micrometers from the width of the lower side of the third semiconductor light emitting device 150-3. , there is no limitation to this.
  • the first recess 159-1 of the first semiconductor light emitting device 150-1, the second recess 159-2 of the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device By varying the width and depth (d11, d12, d13) of each of the third recesses (159-3) of (150-3), exclusivity is strengthened to enable the first semiconductor light emitting device (150-1) and the second semiconductor light emitting device (150-1) to emit light.
  • the assembly speed can be dramatically reduced and productivity can be improved.
  • the sizes of the protrusions 380-1, 380-2, and 380-3 of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (XP3) may be different, but are the same. You may.
  • the width of the first protrusion 380-1 on the first sub-pixel PX1 is larger than the width of the second protrusion 380-2 on the second sub-pixel PX2, and
  • the width of the second protrusion 380-2 may be larger than the width of the third protrusion 380-3 on the third sub-pixel XP3.
  • the thickness t11 of the first protrusion 380-1 on the first sub-pixel PX1 is greater than the thickness t12 of the second protrusion 380-2 on the second sub-pixel PX2, and the second The thickness t12 of the second protrusion 380-2 on the sub-pixel PX2 may be greater than the thickness t13 of the third protrusion 380-3 on the third sub-pixel XP3.
  • the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (XP3) may also be different.
  • the first gap G11 of the first sub-pixel PX1 is larger than the second gap G12 of the second sub-pixel PX2
  • the second gap G12 of the second sub-pixel PX2 is larger than the second gap G12 of the second sub-pixel PX2.
  • the thickness t13 of the third protrusion 380-3 on (XP3) may be the same.
  • the first gap G11 of the first sub-pixel PX1, the second gap G12 of the second sub-pixel PX2, and the third gap G13 of the third sub-pixel XP3 may be different. You can.
  • the first gap G11 of the first sub-pixel PX1 is larger than the second gap G12 of the second sub-pixel PX2, and the second gap G12 of the second sub-pixel PX2 is larger than the second gap G12 of the second sub-pixel PX2. 3 It may be larger than the third gap G13 of the sub-pixel XP3.
  • the first gap G11 of the first sub-pixel PX1, the second gap G12 of the second sub-pixel PX2, and the third gap G13 of the third sub-pixel XP3 may be the same. It may be possible.
  • each of the semiconductor light emitting devices 150-1, 150-2, and 150-3 on the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (XP3) By strengthening exclusivity by varying the width or depth (d11, d12, d13) of the accesses, the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150- 3) can be assembled simultaneously. Accordingly, the assembly speed can be dramatically reduced and productivity can be improved.
  • the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3 have the same shape, for example, a circular shape.
  • the width or depth of the recess (d11, d12, d13) By varying the width or depth of the recess (d11, d12, d13), the assembly rate and assembly speed can be improved, and the lighting rate can be improved by minimizing chip separation and reducing assembly defects.
  • the display device described above may be a display panel. That is, in the embodiment, the display device and the display panel may be understood to have the same meaning.
  • a display device in a practical sense may include a display panel and a controller (or processor) capable of controlling the display panel to display an image.
  • Embodiments may be adopted in the field of displays that display images or information. Embodiments may be adopted in the field of displays that display images or information using semiconductor light-emitting devices.
  • the semiconductor light-emitting device may be a micro-level semiconductor light-emitting device or a nano-level semiconductor light-emitting device.
  • embodiments include TVs, Shiny, mobile terminals such as mobile phones and smart phones, displays for computers such as laptops and desktops, head-up displays (HUDs) for automobiles, backlight units for displays, VR, and AR.
  • HUDs head-up displays
  • MR mixed reality
  • light sources etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치는 기판과, 상기 기판 상에 제1 조립 배선 및 제2 조립 배선과, 제1 조립 배선 및 제 조립 배선 상에 조립 홀을 갖는 격벽과, 조립 홀에 돌출부와, 돌출부에 안착되기 위한 리세스를 갖는 반도체 발광 소자와, 반도체 발광 소자의 하측에 연결 전극을 포함한다.

Description

디스플레이 장치
실시예는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광 소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
하지만, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광 소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.
도 1은 일반적인 디스플레이 장치를 도시한 평면도이다.
도 1에 도시한 바와 같이, 기판(1) 상에 각 화소(PX)에 포함된 복수의 서브 화소(PX1, PX2, PX3) 각각에 조립 홀(3H1, 3H2, 3H3) 각각에 반도체 발광 소자(5-1, 5-2, 5-3)이 배치된다. 복수의 반도체 발광 소자(5-1, 5-2, 5-3)는 서로 상이한 컬러 광을 발광한다.
자가 조립 방식을 이용하여 복수의 반도체 발광 소자(5-1, 5-2, 5-3)가 대응하는 조립 홀(3H1, 3H2, 3H3)에 조립된다.
하지만, 복수의 반도체 발광 소자(5-1, 5-2, 5-3)가 동일한 형상을 가지므로, 자가 조립시 오조립이 발생되는 문제가 있었다. 즉, 도 2에 도시한 바와 같이, 제3 반도체 발광 소자(5-3)이 정 조립을 위해 제3 조립 홀(3H3)에 조립되지 않고 제1 조립 홀(3H1)이나 제2 조립 홀(3H2)에 조립된다. 이러한 오조립은 혼색 불량을 야기한다. 혼색 불량이라 함은 기 설정된 컬러 광을 발광해야 하는 서브 화소에서 다른 컬러 광이 발광됨으로써, 기 설정된 컬러 광이 발광되지 않음으로 해서 원하는 영상이 구현되지 않는 불량을 의미한다.
이러한 문제를 해결하기 위해, 도 3에 도시한 바와 같이, 복수의 반도체 발광 소자(5-1, 5-2, 5-3) 각각의 모양을 달리하는 배타성을 부여하여, 오조립율을 줄였다.
하지만, 여전히 오조립이 발생되고 있는 문제가 있었다.
또한, 타원형인 제2 반도체 발광 소자(5-2) 및 제3 반도체 발광 소자(5-3)이 원형인 제1 반도체 발광 소자(5-1)에 비해 조립 속도가 느리고, 배타성을 강화할수록 조립율이 저하되는 문제가 있었다.
아울러, 배타성이 강화될수록 해당 조립 홀(3H1, 3H2, 3H3)에 조립된 반도체 발광 소자(5-1, 5-2, 5-3)의 이탈 확률이 높아 조립 불량이 증가되는 문제가 있었다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 반도체 발광 소자의 하측의 구조를 변경하여 전기적 컨택 성능을 향상시킬 수 있는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 반도체 발광 소자의 하측의 구조를 변경하여, 반도체 발광 소자의 고정력을 강화할 수 있는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 서로 상이한 컬러 광을 발광하는 복수의 반도체 발광 소자를 동일한 모양을 갖도록 하여 조립율 및 휘도를 향상시킬 수 있는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 서로 상이한 컬러 광을 발광하는 복수의 반도체 발광 소자를 동일한 모양을 갖도록 하여 조립 불량을 최소화할 수 있는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는, 기판; 상기 기판 상에 제1 조립 배선 및 제2 조립 배선; 상기 제1 조립 배선 및 상기 제 조립 배선 상에 조립 홀을 갖는 격벽; 상기 조립 홀에 돌출부; 상기 돌출부에 안착되기 위한 리세스를 갖는 반도체 발광 소자; 및 상기 반도체 발광 소자의 하측에 연결 전극;을 포함한다.
상기 돌출부는 절연 패턴일 수 있다. 상기 돌출부는 상기 리세스의 형상에 대응하는 형상을 가질 수 있다
상기 돌출부는 금속 패턴일 수 있다. 상기 돌출부는, 서로 수평으로 이격된 제1 돌출 영역 및 제2 돌출 영역을 포함할 수 있다.
상기 돌출부의 두께는 상기 리세스의 깊이보다 클 수 있다. 상기 연결 전극은 상기 돌출부의 두께와 상기 리세스의 깊이 사이의 갭 영역에 배치될 수 있다.
상기 반도체 발광 소자는, 발광층; 상기 발광층 아래에 전극; 및 상기 발광층을 둘러싸는 패시베이션층;을 포함할 수 있다. 상기 발광층의 하면은 제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 갖고, 상기 리세스는 상기 발광층의 상기 제1 영역에 형성될 수 있다. 상기 전극은, 상기 발광층의 하면 상에 제1 금속층; 제1 금속층 아래에 제2 금속층; 및 상기 제2 금속층 아래에 제3 금속층;을 포함하며, 상기 제1 금속층은 상기 발광층의 상기 제1 영역에 접하고, 상기 제2 금속층은 상기 발광층의 상기 제2 영역 및 상기 제1 금속층에 접할 수 있다.
상기 제2 금속층의 전기 저항은 상기 제1 금속층의 전기 저항보다 작을 수 있다.
상기 제1 금속층은 반사층을 포함하고, 상기 제2 금속층은 오믹 컨택층을 포함하며, 상기 제3 금속층은 자성층을 포함할 수 있다.
상기 기판은 복수의 화소를 포함하고, 상기 복수의 화소는 각각 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함하고, 상기 반도체 발광 소자는 상기 제1 서브 화소 상의 제1 반도체 발광 소자, 상기 제2 서브 화소 상의 제2 반도체 발광 소자 및 상기 제3 서브 화소 상의 제3 반도체 발광 소자를 포함하고, 상기 제1 반도체 발광 소자, 상기 제2 반도체 발광 소자 및 상기 제3 반도체 발광 소자 각각의 사이즈는 상이할 수 있다.
상기 리세스는, 상기 제1 반도체 발광 소자의 하측에 제1 리세스를 갖고, 상기 제2 반도체 발광 소자의 하측에 제2 리세스를 갖고, 상기 제3 반도체 발광 소자의 하측에 제3 리세스)를 가지며, 상기 제1 리세스, 상기 제2 리세스 및 상기 제3 리세스 각각의 사이즈는 상이할 수 있다.
상기 돌출부는, 상기 제1 서브 화소 상의 제1 조립 홀에 제1 돌출부; 상기 제2 서브 화소 상의 제2 조립 홀에 제2 돌출부; 및 상기 제3 서브 화소 상의 제3 조립 홀에 제3 돌출부;를 포함하고, 상기 제1 돌출부, 상기 제2 돌출부 및 상기 제3 돌출부의 사이즈는 상이할 수 있다.
상기 연결 전극은, 상기 제1 돌출부의 두께와 상기 제1 리세스의 깊이 사이의 제1 갭 영역에 제1 연결 전극; 상기 제2 돌출부의 두께와 상기 제2 리세스의 깊이 사이의 제2 갭 영역에 제2 연결 전극; 및 상기 제3 돌출부의 두께와 상기 제3 리세스의 깊이 사이의 제3 갭 영역에 제3 연결 전극;을 포함할 수 있다.
실시예는 도 11에 도시한 바와 같이, 조립 홀(340H)에 돌출부(380)를 배치하고, 반도체 발광 소자(150)의 하측에 리세스(159)가 구비되고, 반도체 발광 소자(150)의 리세스(159)에 돌출부(380)가 삽입되도록 함으로써, 반도체 발광 소자(150)의 고정력을 강화하여, 조립 불량을 방지할 수 있다.
실시예는 도 11에 도시한 바와 같이, 돌출부(159)의 두께(t1)가 리세스(159)의 깊이(d1)보다 크도록 하여, 반도체 발광 소자(150)의 하측과 제1 조립 배선(321) 및/또는 제2 조립 배선(322) 사의 갭 영역에 연결 전극(370)을 배치함으로써, 반도체 발광 소자(150)에 대한 연결 전극(370)의 전기적 컨택 면적을 확장하여 발광 효율과 광 휘도를 향상시킬 수 있다.
실시예는 도 11에 도시한 바와 같이, 돌출부(380) 상에 제1 조립 배선(321)의 일부 및 제2 조립 배선(322)의 일부가 배치되어, 돌출부(380) 상에 형성된 DEP force를 조립 홀(340H)의 가장자리 영역 상의 DEP force보다 클 수 있다. 이에 따라, 조립 홀(340H)의 중심 영역 상에 보다 크게 형성된 DEP force에 의해 자가 조립시 반도체 발광 소자(150)가 조립 홀(340)에 쉽게 조립되고, 상기 조립된 반도체 발광 소자(150)의 고정력이 강화되어 반도체 발광 소자(150)의 조립 홀(340H) 밖으로의 이탈을 줄여 점등율을 향상시킬 수 있다.
실시예는 도 22에 도시한 바와 같이, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3) 상의 반도체 발광 소자(150-1, 150-2, 150-3) 각각의 리세스의 폭이나 깊이(d11, d12, d13)를 달리하여 배타성을 강화함으로써, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 동시에 조립될 수 있다. 이에 따라, 조립 속도를 획기적으로 줄여 생산성을 향상시킬 수 있다.
실시예는 도 22에 도시한 바와 같이, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3) 상의 반도체 발광 소자(150-1, 150-2, 150-3) 각각의 리세스의 폭이나 깊이(d11, d12, d13)를 달리하여 배타성을 강화함으로써, 자가 조립시 오조립이나 혼색 불량을 방지할 수 있다.
실시예는 도 22에 도시한 바와 같이, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 동일한 형상, 예컨대 원 형상을 갖는 한편, 리세스의 폭이나 깊이(d11, d12, d13)를 달리함으로써, 조립율 및 조립 속도를 향상시키고, 칩 이탈을 최소화하여 조립 불량을 줄여 점등율을 향상시킬 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 일반적인 디스플레이 장치를 도시한 평면도이다.
도 2는 일반적인 디스플레이 장치에서 자가 조립시 혼색 불량이 발생된 모습을 도시한다.
도 3은 비공개 내부 기술에 따른 디스플레이 장치를 도시한 평면도이다.
도 4은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 5는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 6는 도 5의 화소의 일 예를 보여주는 회로도이다.
도 7은 도 4의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 8은 도 7의 A2 영역의 확대도이다.
도 9는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 10은 제1 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 11은 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 12는 실시예에 따른 백플레인 기판을 도시한 단면도이다.
도 13은 실시예에 따른 반도체 발광 소자를 도시한 평면도이다.
도 14는 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
도 15 내지 도 18은 제1 실시예에 따른 디스플레이 장치의 제조 공정을 설명하는 도면이다.
도 19는 제2 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 20은 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 21은 제3 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 22는 제3 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰이나 스마트 폰(smart phone)과 같은 이동 단말기, 노트북이나 데스크탑과 같은 컴퓨터용 디스플레이, 자동차용 HUD(head-Up Display), 디스플레이용 백라이트 유닛, VR, AR 또는 MR(mixed Reality)용 디스플레이, 광원 소스 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에 동일하게 적용될 수 있다.
도 4은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 4을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 5는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 6는 도 5의 화소의 일 예를 보여주는 회로도이다.
도 5 및 도 6를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널은 표시 영역(DA)을 포함할 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널은 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(DNA)은 표시 영역(DA)을 제외한 영역일 수 있다.
일 예로서, 표시 영역(DA)와 비표시 영역(NDA)은 동일 면상에 정의될 수 있다. 예컨대, 비표시 영역(DNA)은 표시 영역(DA)와 함께 동일 면 상에서 표시 영역(DA)을 둘러쌀 수 있지만, 이에 대해서는 한정하지 않는다.
다른 예로서, 도면에 도시되지 않았지만, 표시 영역(DA)와 비표시 영역(NDA)은 상이한 면 상에 정의될 수 있다. 예컨대, 표시 영역(DA)은 기판의 상면에 정의되고, 비표시 영역(NDA)은 기판의 하면에 정의될 수 있다. 예컨대, 비표시 영역(NDA)은 기판의 하면의 전체 영역 또는 일부 영역 상에 정의될 수도 있다.
한편, 도면에는 표시 영역(DA)과 비표시 영역(NDA)으로 구분되는 것으로 도시되고 있지만, 표시 영역(DA)과 비표시 영역(NDA)으로 구분되지 않을 수도 있다. 즉, 기판의 상면 상에 표시 영역(DA)만 존재하고, 비표시 영역(NDA)가 존재하지 않을 수 있다. 다시 말해, 기판의 상면의 전체 영역이 영상이 디스플레이되는 표시 영역(DA)으로서, 비표시 영역(NDA)인 베젤 영역이 존재하지 않을 수 있다.
디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압(VDD)이 공급되는 고전위 전압 라인(VDDL), 저전위 전압(VSS)이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 5에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 6과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 6와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압(VDD)이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 6에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 6에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 7은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 7을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 5의 PX) 별로 배치된 복수의 반도체 발광 소자(150)를 포함할 수 있다.
도 8은 도 7의 A2 영역의 확대도이다.
도 8을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 반도체 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 반도체 발광 소자(150)를 조립하기 위해 유전영동 힘(DEP force)을 생성하기 위해 구비될 수 있다. 예컨대, 반도체 발광 소자(150)는 수평형 반도체 발광 소자, 플립칩형 반도체 발광 소자 및 수직형 반도체 발광 소자 중 하나일 수 있다.
반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 반도체 발광 소자(150), 녹색 반도체 발광 소자(150G) 및 청색 반도체 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다. 기판(200)은 디스플레이 패널에서의 지지 기판으로 기능할 수 있으며, 발광 소자의 자가 조립시 조립용 기판으로 기능할 수도 있다.
기판(200)은 도 5 및 도 6에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다.
절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(206)은 반도체 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 반도체 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다. 조립 홀(203)은 홀로 불릴 수도 있다.
조립 홀(203)은 홀, 홈, 그루브, 리세스, 포켓 등으로 불릴 수 있다.
조립 홀(203)은 반도체 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자 각각은 상이한 형상을 가지며, 이들 반도체 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(203)은 적색 반도체 발광 소자가 조립되기 위한 제1 조립 홀, 녹색 반도체 발광 소자가 조립되기 위한 제2 조립 홀 및 청색 반도체 발광 소자가 조립되기 위한 제3 조립 홀을 포함할 수 있다. 예컨대, 적색 반도체 발광 소자는 원형을 가지고, 녹색 반도체 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 반도체 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 반도체 발광 소자의 타원형의 제2 장축은 녹색 반도체 발광 소자의 타원형의 제2 장축보다 크고, 청색 반도체 발광 소자의 타원형의 제2 단축은 녹색 반도체 발광 소자의 타원형의 제1 단축보다 작을 수 있다.
한편, 반도체 발광 소자(150)를 기판(200) 상에 장착하는 방식은 예컨대, 자가 조립 방식(도 9)과 전사 방식 등이 있을 수 있다.
도 9은 실시예에 따른 발광 소자가 자가조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 9을 바탕으로 실시예에 따른 반도체 발광 소자를 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 설명하기로 한다.
이후 설명되는 조립 기판(200)은 발광 소자의 조립 후에 디스플레이 장치에서 패널 기판(200a)의 기능도 할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
도 9을 참조하면, 반도체 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있으며, 조립 장치(1100)로부터 발생하는 자기장에 의해 반도체 발광 소자(150)는 조립 기판(200)으로 이동할 수 있다. 이때 조립 기판(200)의 조립 홀(207H)에 인접한 발광 소자(150)는 조립 배선들의 전기장에 의한 DEP force에 의해 조립 홀(207H)에 조립될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
반도체 발광 소자(150)가 챔버(1300)에 투입된 후, 조립 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
반도체 발광 소자(150)는 도시된 바와 같이 수직형 반도체 발광 소자로 구현될 수 있으나 이에 한정되지 않고 수평형 발광 소자가 채용될 수 있다.
반도체 발광 소자(150)는 자성체를 갖는 자성층(미도시)을 포함할 수 있다. 자성층은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있다. 유체 내로 투입된 반도체 발광 소자(150)는 자성층을 포함하므로, 조립 장치(1100)로부터 발생하는 자기장에 의해 조립 기판(200)로 이동할 수 있다. 자성층은 발광 소자의 상측 또는 하측 또는 양측에 모두 배치될 수 있다.
한편, 제1 조립 배선(201) 및 제2 조립 배선(202)은 교류 전압이 인가됨에 따라 전기장이 형성되고, 이 전기장에 의한 DEP force에 의해 조립 홀(207H)로 투입된 반도체 발광 소자(150)가 고정될 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202) 간의 간격은 반도체 발광 소자(150)의 폭 및 조립 홀(207H)의 폭보다 작을 수 있으며, 전기장을 이용한 반도체 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
제1 조립 배선(201) 및 제2 조립 배선(202) 상에는 절연층(215)이 형성되어, 제1 조립 배선(201) 및 제2 조립 배선(202)을 유체(1200)로부터 보호하고, 제1 조립 배선(201) 및 제2 조립 배선(202)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대 절연층(215)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(215)은, 반도체 발광 소자(150)의 조립 시 제1 조립 배선(201) 및 제2 조립 배선(202)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광 소자(150)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(215)의 상부에는 격벽(207)이 형성될 수 있다. 격벽(207)의 일부 영역은 제1 조립 배선(201) 및 제2 조립 배선(202)의 상부에 위치하고, 나머지 영역은 조립 기판(200)의 상부에 위치할 수 있다.
한편, 조립 기판(200)의 제조 시 절연층(215) 상부에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(150)들 각각이 조립 기판(200)에 결합 및 조립되는 조립 홀(207H)이 형성될 수 있다.
조립 기판(200)에는 반도체 발광 소자(150)들이 결합되는 조립 홀(207H)이 형성되고, 조립 홀(207H)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(207H)은 반도체 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(207H)은 대응하는 위치에 조립될 반도체 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(207H)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 9을 참조하면, 조립 기판(200)이 챔버에 배치된 후에 자기장을 가하는 조립 장치(1100)가 조립 기판(200)을 따라 이동할 수 있다. 조립 장치(1100)는 영구 자석이거나 전자석일 수 있다.
조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 조립 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 조립 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해 챔버(1300) 내의 반도체 발광 소자(150)는 조립 장치(1100) 및 조립 기판(200)을 향해 이동할 수 있다.
반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동 중 조립 배선(201, 202) 사이의 전기장에 의해 형성되는 DEP force에 의해 조립 홀(207H)로 진입하여 고정될 수 있다.
구체적으로 제1, 제2 조립 배선(201, 202)은 교류 전원에 의해 전기장을 형성하고, 이 전기장에 의해 DEP force이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 DEP force에 의해 조립 기판(200) 상의 조립 홀(207H)에 반도체 발광 소자(150)를 고정시킬 수 있다.
이때 조립 기판(200)의 조립 홀(207H) 상에 조립된 발광 소자(150)와 조립 배선(201, 202) 사이에 소정의 솔더층(미도시)이 형성되어 발광 소자(150)의 결합력을 향상시킬 수 있다.
또한 조립 후 조립 기판(200)의 조립 홀(207H)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들 각각이 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
이하, 도 10 내지 도 22를 참조하여 상술한 문제를 해결하기 위한 다양한 실시예를 설명한다. 이하에서 누락된 설명은 도1 내지 도 9 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다.
[제1 실시예]
도 10은 제1 실시예에 따른 디스플레이 장치를 도시한 평면도이다. 도 11은 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 10 및 도 11은 제1 실시예에 따른 디스플레이 장치(300)에 정의된 복수의 화소(PX) 각각에 포함된 복수의 서브 화소(PX1, PX2, PX3) 중 하나의 서브 화로를 도시한 것으로서, 나머지 서브 화소의 구조 또한 도 10 및 도 11과 동일할 수 있다.
도 10 및 도 11을 참조하면, 제1 실시예에 따른 디스플레이 장치(300)는 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 격벽(340), 돌출부(380), 제1 절연층(330), 반도체 발광 소자(150) 및 연결 전극(370)을 포함할 수 있다.
기판(310)은 그 기판(310) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
제1 조립 배선(321)은 기판(310) 상에 배치될 수 있다. 제2 조립 배선(322)는 기판(310) 상에 배치될 수 있다.
예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 각각 동일 층 상에 배치될 수 있다. 예컨대, 제1 및 제2 조립 배선(321, 322)은 기판(310)의 상면에 접할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 각각 동일한 층에 배치될 수 있다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 각각 서로 나란하게 배치될 수 있다. 제1 조립 배선(321) 및 제2 조립 배선(322)은 각각 자가 조립 방식에서 반도체 발광 소자(150)를 조립 홀(340H)에 조립하는 역할을 할 수 있다. 즉, 자가 조립시 제1 조립 배선(321) 및 제2 조립 배선(322)에 공급된 전압에 의해 전기장이 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 생성되고, 이 전기장에 의해 형성된 DEP force에 의해 조립 장치(도 10의 1100)에 의해 이동 중인 반도체 발광 소자(150)가 조립 홀(340H)에 조립될 수 있다. 조립 홀(340H)을 반도체 발광 소자(150)의 직경보다 큰 직경을 가질 수 있다.
제1 조립 배선(321) 및 제2 조립 배선(322)은 각각은 복수의 금속층을 포함할 수 있다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 각각 메인 배선(321a, 322a)과 보조 전극(321b, 322b)을 포함할 수 있다.
제1 조립 배선(321)은 제2 방향(y 방향)을 따라 길게 배치된 제1 메인 배선(321a)와 제1 메인 배선(321a)으로부터 제1 방향(x 방향)을 따라 조립 홀(340H)을 향해 연장되는 제1 보조 전극(321b)을 포함할 수 있다. 제2 조립 배선(322)은 제2 방향(y 방향)을 따라 길게 배치된 제2 메인 배선(322a)와 제2 메인 배선(322a)으로부터 제1 방향(x 방향)을 따라 조립 홀(340H)을 향해 연장되는 제2 보조 전극(322b)을 포함할 수 있다. 제1 메인 배선(321a)과 제2 메인 배선(322a)은 제2 방향을 따라 나란하게 배치되고, 제1 보조 전극(321b)과 제2 보조 전극(322b)은 조립 홀(340H) 내에서 서로 마주보고 배치될 수 잇다. 제1 보조 전극(321b)과 제2 보조 전극(322b)은 제1 방향을 따라 서로 이격될 수 있다.
메인 전극(321a, 322a)은 디스플레이 패널의 전 영역의 길이만큼 길어야 하므로, 내부 저항에 의한 전압 강화를 최소화하기 위해 전기 전도도가 우수한 금속으로 형성될 수 있다. 보조 전극(321b, 322b)은 메인 전극(321a, 322a)으로 공급된 전기적 신호를 이용하여 자가 조립시에 DEP force를 형성하거나 구동시에 반도체 발광 소자(150)를 발광할 수 있다. 보조 전극(321b, 322b)은 메인 전극(321a, 322a)으로부터 조립 홀(340H) 내의 소정의 지점까지의 길이로서, 메인 전극(321a, 322a)의 길이에 비해 매우 작으므로, 전기 전도도가 메인 전극(321a, 322a)에 비해 작아도 무방하지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 제1 조립 배선(321) 및 제2 조립 배선(322)은 서로 상이한 층 상에 배치될 수도 있다.
격벽(340)은 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 배치될 수 있다. 격벽(340)은 반도체 발광 소자(150)가 조립되기 위한 조립 홀(340H)을 가질 수 있다. 예컨대, 조립 홀(340H) 내에 제1 절연층(330)이 노출될 수 있다. 예컨대, 조립 홀(340H)의 바닥면은 절연층(330)의 상면일 수 있다.
격벽(340)은 반도체 발광 소자(150)의 두께(t2)를 고려하여 그 높이(h1)(또는 두께)가 결정될 수 있다. 예컨대, 격벽(340)의 두께(T1)는 반도체 발광 소자(150)의 두께(t2)보다 작을 수 있다. 따라서, 반도체 발광 소자(150)의 상측은 격벽(340)의 상면보다 더 높게 위치될 수 있다. 즉, 반도체 발광 소자(150)의 상측은 격벽(340)의 상면으로부터 상부 방향으로 돌출될 수 있다.
반도체 발광 소자(150)가 용이하게 조립되도록 하기 위한 공차 마진 등을 고려하여 조립 홀(340H)의 사이즈가 결정될 수 있다. 예컨대, 조립 홀(340H)의 사이즈는 반도체 발광 소자(150)의 사이즈보다 클 수 있다. 예컨대, 반도체 발광 소자(150)가 조립 홀(340H)의 중심에 조립되었을 때 반도체 발광 소자(150)의 외 측면과 조립 홀(340H)의 내 측면 사이의 거리는 2㎛ 이하일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 반도체 발광 소자(150)가 조립 홀(340H)의 중심에 조립되었을 때 반도체 발광 소자(150)의 외 측면과 조립 홀(340H)의 내 측면 사이의 간격(L1)은 1.5㎛이하일 수 있다.
예컨대, 조립 홀(340H)은 반도체 발광 소자(150)의 형상에 대응하는 형상을 가질 수 있다. 예컨대, 반도체 발광 소자(150)가 원형인 경우, 조립 홀(340H) 또한 원형일 수 있다. 예컨대, 반도체 발광 소자(150)가 직사각형인 경우, 조립 홀(340H) 또한 직사각형일 수 있다.
돌출부(380)가 조립 홀(340H)에 배치될 수 있다. 돌출부(380)는 조립 홀(340H) 내에서 상측 방향을 향해 돌출될 수 있다.
예컨대, 돌출부(380)는 기판(310)과 제1 절연층(330) 사이에 배치될 수 있다. 예컨대, 돌출부(380)는 조립 홀(340H) 내에서 기판(310)과 제1 절연층(330) 사이에 배치될 수 있다. 예컨대, 돌출부(380)의 일측은 제1 조립 배선(321)과 접하고, 돌출부(380)의 타측은 제2 조립 배선(322)과 접할 수 있다. 예컨대, 돌출부(380)의 일측은 제1 조립 배선(321)의 제1 보조 전극(321b)과 접하고, 돌출부(380)의 타측은 제2 조립 배선(322)의 제2 보조 전극(322b)과 접할 수 있다. 예컨대, 제1 조립 배선(321)의 제1 보조 전극(321b)의 일부는 돌출부(380)의 일 측면에 접하고, 제2 조립 배선(322)의 제2 보조 전극(322b)의 일부는 돌출부(380)의 타 측면에 접할 수 있다. 예컨대, 제1 조립 배선(321)의 제1 보조 전극(321b)의 일부는 돌출부(380)의 상면의 일부와 수직으로 중첩될 수 있다. 예컨대, 제2 조립 배선(322)의 제2 보조 전극(322b)의 일부는 돌출부(380)의 상면의 다른 일부와 수직으로 중첩될 수 있다.
반도체 발광 소자(150)가 원형인 경우, 리세스(159)가 원형일 수 있다. 이러한 경우, 돌출부(380) 또한 리세스(159)와 대응되도록 원형을 가질 수 있다.
돌출부(380)가 원형인 경우, 제1 조립 배선(321)의 제1 보조 전극(321b)은 돌출부(380)의 제1 라운드 측면과 상면을 감싸고, 제2 조립 배선(322)의 제2 연장 연전극은 돌출부(380)의 제2 라운드 측면과 상면을 감쌀 수 있다. 제1 라운드 측면과 제2 라운드 측면은 서로 마주보며 돌출부(380)의 중심을 기준으로 서로 대칭적일 수 있다. 돌출부(380)의 측면 및/ 상면에서 제1 조립 배선(321)의 제1 보조 전극(321b)과 제2 조립 배선(322)의 제2 보조 전극(322b)은 서로 이격될 수 있다. 돌출부(380)의 측면 및/ 상면에서 제1 조립 배선(321)의 제1 보조 전극(321b)과 제2 조립 배선(322)의 제2 보조 전극(322b) 사이에 제1 절연층(330)이 배치되어, 제1 절연층(330)에 의해 제1 조립 배선(321)의 제1 보조 전극(321b)과 제2 조립 배선(322)의 제2 보조 전극(322b)의 전기적 쇼트가 방지될 수 있다.
돌출부(380)의 두께(t1)는 반도체 발광 소자(150)의 리세스(159)의 깊이(d1)보다 클 수 있다. 이러한 경우, 반도체 발광 소자(150)가 돌출부(380) 상에 안착되어 돌출부(380)가 반도체 발광 소자(150)의 리세스(159)에 삽입되는 경우, 반도체 발광 소자(150)의 하면과 제1 조립 배선(321)의 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b) 간에 소정의 갭(G1)이 형성될 수 있다. 갭(G1)은 이격 거리로 불릴 수 있다. 갭(G1)은 돌출부(380)의 두께(t1)와 리세스(159)의 깊이(d1) 사이의 이격 거리로서, 갭(G1)을 갖는 공간을 갭 영역이라 정의할 수 있다.
나중에 설명하겠지만, 이 갭(G1)에 연결 전극(370)이 배치됨으로써, 연결 전극(370)과 반도체 발광 소자(150)의 전극(154)의 전기적 컨택 면적을 확대화여 휘도를 높여 줄 수 있다.
돌출부(380)는 절연 패턴일 수 있다. 즉, 돌출부(380)는 절연물을 이루는 절연막이 기판(310) 상에 형성된 후 페터닝됨으로써, 조리 홀에 형성될 수 있다. 돌출부(380)는 각 서브 화소(PX1, PX2, PX3)에 섬(island) 형태로 고립되어 형성될 수 있다. 즉, 각 서브 화소의 돌출부(380)는 서로 분리되어 있다.
절연물로서 두께 형성이 용이한 유기물이 사용될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 돌출부(380)는 감광성 물질로 이루어질 수 있다. 감광성 물질로 이루어진 감광막이 도포된 후 노광 공정 및 현상 공정을 이용함으로써, 조립 홀(340H) 내에 돌출부(380)가 형성될 수 있다.
돌출부(380)가 절연 패턴이므로, 제1 조립 배선(321) 및 제2 조립 배선(322)이 돌출 배선과 접하더라도, 돌출부(380)에 의해 제1 조립 배선(321)과 제2 조립 배선(322) 간의 전기적 쇼트가 방지될 수 있다.
돌출부(380)는 조립 홀(340H)에 조립되는 반도체 발광 소자(150)의 하측, 즉 리세스(159)에 대응되는 형상을 가지므로, 반도도체 발광 소자의 리세스(159)에 돌출부(380)의 상측이 삽입될 수 있다.
도 13 및 도 14에 도시한 바와 같이, 반도체 발광 소자(150)는 발광층(151, 152, 153), 전극(154) 및 패시베이션층(157)를 포함할 수 있다. 반도체 발광 소자(150)는 이보다 더 많은 구성 요소를 포함할 수도 있다.
발광층(151, 152, 153)는 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)을 포함하지만, 이보다 더 많은 구성 요소가 포함될 수도 있다. 제1 도전형 반도체층(151)은 제1 도전형 도펀트를 포함하고, 제2 도전형 반도체층(153)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대, 제1 도전형 도펀트는 실리콘(Si)과 같은 n형 도펀트이고, 제2 도전형 도펀트는 보론(B)과 같은 p형 도펀트일 수 있다.
도시되지 않았지만, 제2 도전형 반도체층(153) 상에 제2 전극이 배치될 수 있다. 제2 전극은 적어도 하나 이상의 층을 포함할 수 있다. 제2 전극은 투명 도전층과 자성층을 포함할 수 있다. 투명 도전층은 투명한 도전성 물질, 예컨대 ITO로 이루어질 수 있다. 투명 도전층은 전극 배선(360)에서 공급된 전압에 의한 전류가 제2 도전형 반도체층(153)의 전 영역으로 고르게 퍼지도록 하는 전류 스프레딩 효과를 얻을 수 있다. 즉, 투명 도전층에 의해 제2 도전형 반도체층(153)의 전 영역에 고르게 전류가 퍼져, 제2 도전형 반도체층(153)의 전 영역에서 정공이 생성되므로, 정공 생성량을 늘려 활성층(152)에서 정공과 전자의 재결합에 의해 생성되는 광량을 증가시켜 광 효율을 높일 수 있다. 광 효율의 증가는 휘도의 향상으로 이어질 수 있다.
실시예에서, 리세스(159)는 발광층(151, 152, 153)의 하측에 형성될 수 있다. 구체적으로 제1 도전형 반도체층(151)의 하면에 리세스(159)가 형성될 수 있다. 이때, 전극(154)가 발광층(151, 152, 153)의 하측 상에 형성되더라도, 제2 전극(154)에도 동일한 리세스(159)가 형성될 수 있도록 발광층(151, 152, 153) 하측에 형성된 리세스(159)의 깊이(d1)가 고려될 수 있다.
발광층(151, 152, 153)의 하면은 제1 발광 영역(150a)와 제1 발광 영역(150a)을 둘러싸는 제2 발광 영역(150b)을 포함할 수 있다. 이러한 경우, 리세스(159)가 발광층(151, 152, 153)의 제1 발광 영역(150a)에 형성될 수 있다.
즉, 먼저 증착 공정을 이용하여 사파이어 기판 상에 발광층(151, 152, 153)이 증착되고, 식각 공정이 수행되어 단위 칩 단위의 발광층(151, 152, 153)이 형성될 수 있다. 이후, 패시베이션층(157)이 증착된 후, 발광층(151, 152, 153) 상에 임시 기판이 접착될 수 있다. 이후, LLO 공정을 이용하여 사파이어 기판이 제거될 수 있다. 이때, 사파이어 기판 상에 언도프트 반도체층도 제거될 수 있지만, 이에 대해서는 한정하지 않는다. 이후, 발광층(151, 152, 153)의 제1 발광 영역(150a)을 대상으로 식각 공정이 수행됨으로써, 소정 깊이(d1)를 갖는 리세스(159)가 형성될 수 있다. 이후, 발광층(151, 152, 153)의 하측 상에 전극(154)이 형성된 후, 임시 기판이 제거됨으로써, 웨이퍼 레벨에서 수많은 반도체 발광 소자(150)가 제조될 수 있다.
패시베이션층(157)은 발광층(151, 152, 153)를 보호할 수 있다.
패시베이션층(157)은 자가 조립시 반도체 발광 소자(150)가 뒤집히지 않고 반도체 발광 소자(150)의 하측, 즉 제1 도전형 반도체층(151)의 하면이 제1 절연층(330)의 상면을 마주보도록 할 수 있다. 따라서, 자가조립시, 반도체 발광 소자(150)의 하측은 제1 절연층(330)을 마주보고 위치되고 반도체 발광 소자(150)의 상측은 상부 방향을 향해 위치됨으로써, 반도체 발광 소자(150)가 뒤집혀 조립되는 오정렬을 방지할 수 있다.
전극(154)은 제1 도전형 반도체층(151)의 하측에 배치될 수 있다. 전극(154)은 적어도 하나 이상의 층을 포함할 수 있다.
실시예에서, 전극(154)은 제1 금속층(154-1), 제2 금속층(154-2) 및 제3 금속층(154-3)을 포함할 수 있다.
제1 금속층(154-1)은 발광층(151, 152, 153)의 하면 상에 배치되고, 제2 금속층(154-2)은 제1 금속층(154-1) 아래에 배치되며, 제3 금속층(154-3)은 제2 금속층(154-2) 아래에 배치될 수 있다.
예컨대, 제1 금속층(154-1)은 리세스(159) 내에 배치될 수 있다. 이를 위해, 소정의 금속막이 발광층(151, 152, 153) 아래에 형성되고 패터닝되어, 리세스(159) 내에만 제1 금속층(154-1)이 형성될 수 있다. 제1 금속층(154-1)은 알루미늄(Al)과 같은 반사층을 포함할 수 있다. 제1 금속층(154-1)은 반도체 발광 소자(150)에서 생성된 컬러 광을 전방으로 반사시켜 발광 효율을 높여 휘도를 향상시킬 수 있다. 제1 금속층(154-1)은 반사 기능을 가지면 되므로, 100nm 이하로 얇은 두께를 가질 수 있다. 제1 금속층(154-1)이 100nm를 초과하여 두껍게 형성되면, 전극(154)에 의해 발광층(151, 152, 153)의 하측에 형성된 리세스(159)가 없어질 수 있다.
예컨대, 제2 금속층(154-2)은 제1 금속층(154-1)에 아래에 배치되는 것으로서, 발광층(151, 152, 153)의 제1 발광 영역(150a)뿐만 아니라 제2 발광 영역(150b)에도 배치될 수 있다. 제2 금속층(154-2)은 오믹 컨택층을 포함할 수 있다. 오믹 컨택층은 반도체 재질로 이루어진 발광층(151, 152, 153)과의 오믹 컨택을 향상시켜 구동 전압을 낮추는 역할을 할 수 있다.
제2 금속층(154-2)의 일부는 제1 금속층(154-1)과 접하고 제2 금속층(154-2)의 다른 일부는 발광층(151, 152, 153)의 제2 발광 영역(150b)과 접할 수 있다. 제2 금속층(154-2)의 전기 저항은 제1 금속층(154-1)의 전기 저항보다 작을 수 있다. 이러한 경우, 발광층(151, 152, 153) 상의 전류가 제1 금속층(154-1)보다는 발광층(151, 152, 153)의 제2 발광 영역(150b)에 접하는 제2 금속층(154-2)을 통해 외부로 흐를 수 있다. 이에 따라, 발광층(151, 152, 153) 상의 전류가 수직 방향으로 집중적으로 흐르지 않고 발광층(151, 152, 153)의 가장자리 영역으로 흐르도록 하여, 발광층(151, 152, 153), 특히 활성층(152)의 광 생성 면적이나 광 발광 면적을 확장시켜 광 휘도를 향상시킬 수 있다.
한편, 제3 금속층(154-3)은 제2 금속층(154-2) 아래에 배치될 수 있다. 제3 금속층(154-3)은 니켈(Ni), 코발트(Co)와 같은 자성층을 포함할 수 있다. 제2 금속층(154-2)은 발광층(151, 152, 153)의 하면 전체 영역 상에 배치될 수 있다. 이와 같이, 자성 기능을 갖는 제3 금속층(154-3)의 면적을 확장함에 따라 자화력이 커질 수 있다. 자가 조립 시, 자석에 의해 해당 반도체 발광 소자(150)의 제3 금속층(154-3)이 자화되어 즉각적으로 자석의 이동에 동행하므로, 전극(154)의 제3 금속층(154-3)은 자가 조립시 반도체 발광 소자(150)의 이동 속도를 향상시켜, 조립율 향상에 기여할 수 있다.
도시되지 않았지만, 제2 금속층(154-2)과 제3 금속층(154-3)은 발광층(151, 152, 153)의 하면뿐만 아니라 측면 상에도 배치될 수 있다. 이러한 경우, 제2 금속층(154-2)에 의해 발광층(151, 152, 153)의 광 생성 면적이나 광 발광 면적이 더욱 더 확장되어 광 휘도가 더욱 더 향상되고, 제3 금속층(154-3)에 의해 자화력이 더욱 더 커져 자가 조립시 반도체 발광 소자(150)의 이동 속도가 더욱 더 증가되어 조립율이 향상될 수 있다.
다시 도 10 및 도 11을 참조하면, 연결 전극(370)은 조립 홀(340H)에 배치될 수 있다. 연결 전극(370)은 반도체 발광 소자(150)와 제1 조립 배선(321) 및/또는 제2 조립 배선(322)을 전기적으로 연결할 수 있다. 예컨대, 연결 전극(370)은 반도체 발광 소자(150)의 전극(154)와 제1 조립 배선(321) 및/또는 제2 조립 배선(322)을 전기적으로 연결할 수 있다.
연결 전극(370)은 조립 홀(340H)에서 반도체 발광 소자(150)의 둘레를 따라 배치되므로, 연결 전극(370)과 반도체 발광 소자(150)의 전기적 컨택 면적이 크게 확장되어, 발광 효율 및 광 휘도가 향상될 수 있다.
앞서 기술한 바와 같이, 반도체 발광 소자(150)가 조립 홀(340H)에 조립되어 돌출부(380)가 반도체 발과 소자의 리세스(159)에 삽입되는 경우, 반도체 발광 소자(150)의 하면과 제1 조립 배선(321)의 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b) 간에 소정의 갭(G1)이 형성될 수 있다. 이에 따라, 연결 전극(370)은 조립 홀(340H)에서 반도체 발광 소자(150)의 둘레에 배치될 뿐만 아니라 반도체 발광 소자(150)의 하측 아래의 갭(G1) 영역에도 배치될 수 있다. 연결 전극(370)이 반도체 발광 소자(150)의 전극(154)의 측부뿐만 아니라 하측에도 연결되므로, 연결 전극(370)과 반도체 발광 소자(150) 간의 전기적 컨택 면적이 크게 증가되어, 발광 효율 및 광 휘도가 현저하게 향상될 수 있다.
도시되지 않았지만, 연결 전극(370) 대신에 전극 배선(360)과 이격되어 또 다른 전극 배선이 제2 절연층(350)을 통해 반도체 발광 소자(150)의 측부와 하측에 연결될 수도 있다.
한편, 격벽(340)의 높이(h1)(또는 두께)는 반도체 발광 소자(150)의 두께(t2)와 갭(G1)의 합과 같거나 작을 수 있다. 이러한 경우, 격벽(340)의 상면은 반도체 발광 소자(150)의 상측보다 낮아, 반도체 발광 소자(150)가 조립 홀(340H)에 조립되기 쉬우며 조립 홀(340H)의 상측까지 큰 DEP force가 형성되어 반도체 발광 소자(150)을 보다 잘 당겨 조립율을 높일 수 있다.
한편, 제1 실시예에 따른 디스플레이 장치(300)는 제2 절연층(350) 및 전극 배선(360)을 포함할 수 있다.
제2 절연층(350)은 격벽(340) 상에 배치될 수 있다. 제2 절연층(350)은 반도체 발광 소자(150) 상에 배치될 수 있다. 제2 절연층(350)은 조리 홀(340H)에 배치된 연결 전극(370) 상에 배치될 수 있다. 제2 절연층(350)은 전극 배선(360)이나 다른 층을 용이하게 형성하도록 하기 위한 평탄화층일 수 있다. 따라서, 제2 절연층(350)의 상면은 평평한 작선 면을 가질 수 있다. 제1 절연층(330) 제2 절연층(350)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예컨대, 제 제1 절연층(330) 제2 절연층(350) 중 적어도 하나 이상의 절연층은 유기 물질로 이루어질 수 있다.
전극 배선(360)은 제2 절연층(350) 상에 배치되어, 제2 절연층(350)을 통해 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예컨대, 전극 배선(360)은 제2 절연층(350) 및 반도체 발광 소자(150)의 패시베이션층(157)을 통해 발광층(151, 152, 153)의 상측과 전기적으로 연결될 수 있다.
따라서, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)과 전극 배선(360)에 공급된 전압에 의해 반도체 발광 소자(150)가 발광될 수 있다.
한편, 제1 실시예에 따른 디스플레이 장치(300)는 도 12에 도시된 백플레인 기판(300A)를 이용하여 제조될 수 있다. 백플레인 기판(300A)은 자가 조립 공정과 전기적 연결을 포함한 후공정을 수행하여 제1 실시예에 따른 디스플레이 장치(300)를 제조하기 위한 베이스 기판일 수 있다.
즉, 백플레인 기판(300A)을 대상으로 자가 조립 공정과 전기적 연결을 포함한 후공정을 이용함으로써, 제1 실시예에 따른 디스플레이 장치(300)가 제조될 수 있다.
도 12에 도시한 바와 같이, 기판(310) 상에 돌출부(380), 제1 조립 배선(321) 및/또는 제2 조립 배선(322), 절연층(330), 조립 홀(340H)을 갖는 격벽(340)이 형성되어 백플레인 기판(300A)이 제조될 수 있다.
먼저, 기판(310) 상에 돌출부(380)가 형성될 수 있다. 돌출부(380)는 절연 패턴으로써, 절연막이 기판(310) 상에 형성되고 패터닝되어 조립 홀(340H)에 형성될 수 있다.
이후, 제1 조립 배선(321) 및 제2 조립 배선(322)이 형성될 수 있다. 제1 조립 배선(321) 및 제2 조립 배선(322) 각각은 돌출부(380)에 접할 수 있다. 제1 조립 배선(321)의 일부, 예컨대 제1 보조 전극(321b) 그리고 제2 조립 배선(322)의 일부, 예컨대 제2 보조 전극(322b)은 돌출부(380)의 상면 상에 배치될 수 있다. 이러한 경우, 돌출부(380)에 의해 제1 조립 배선(321)의 제1 보조 전극(321b)과 제2 조립 배선(322)의 제2 보조 전극(322b)이 돌출부(380)의 두께(t1)만큼 높게 위치되므로, 조립 홀(340H)의 중심부 상에 DEP force가 조립 홀(340H)의 가장자리 상의 DEP force보다 크므로, 반도체 발광 소자(150)의 조립력이 강화될 수 있다. 이에 따라, 조립 홀(340H)에 조립된 반도체 발광 소자(150)의 이탈이 방지되어 조립 불량이 줄어 점등율이 향상될 수 있다.
이후, 절연층(330)이 기판(310) 상에 형성되고, 절연층(330) 상에 절연막이 형성되고 패터닝되어 절연층(330)이 노출된 조립 홀(340H)이 형성될 수 있다. 이때, 돌출부(380)가 조립 홀(340H) 내에 위치되어 상부 방향을 향해 돌출될 수 있다. 돌출부(380)에 의해 제1 조립 배선(321)의 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b)에 단차가 형성될 수 있다. 돌출부(380)에 의해 절연층(330)에 단차가 형성될 수 있다. 또한, 돌출부(380)의 상면이 조립 홀(340H)의 바닥면보다 높게 위치되므로, 조립 홀(340H)의 바닥면과 돌출부(380) 상에 배치되는 제1 조립 배선(321)의 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b)에 단차가 형성될 수 있다.
한편, 도시되지 않았지만, 백플레인 기판(300A) 상에 복수의 화소(PX) 각각에 화소 회로 및 각 화소 회로에 연결된 복수의 신호 라인이 구비될 수 있다. 신호 라인은 도 5 및 도 6에 도시된 데이터 라인들(D1~Dm, 스캔 라인들(S1~Sn), 고전위 전압 라인(VDDL), 저전위 전압 라인(VSSL) 등이 포함될 수 있다.
이하에서, 도 12에 도시된 백플레인 기판을 이용하여 제1 실시예에 따른 디스플레이 장치(300)을 제조하는 공정을 설명하기로 한다.
도 15 내지 도 18은 제1 실시예에 따른 디스플레이 장치의 제조 공정을 설명하는 도면이다.
도 15에 도시한 바와 같이, 백플레인 기판(300A)이 마련될 수 있다.
예컨대, 백플레인 기판(300A)이 챔버(도 9의 1300)에 상측에 장착될 수 있다. 반도체 발광 소자(150)는 백플레인 기판(300A)이 챔버(1300)에 장착되기 전에 유체(1200)에 투하되거나 챔버(1300)에 장착된 후 투하될 수 있다.
이후, 제1 조립 배선(321) 및 제2 조립 배선(322)에 교류 전압이 인가되어 조립 홀(340H)에 DEP force가 형성될 수 있다. 이때, 돌출부(380)의 상면 상에 제1 조립 배선(321)의 제1 보조 전극(321b) 및 제2 조립 배선(322)의 제2 보조 전극(322b)이 배치되므로, 돌출부(380) 상에서 제1 보조 전극(321b)과 제2 보조 전극(322b)에 의해 형성된 DEP force는 조립 홀(340H)의 주변 가장자리 영역의 DEP force보다 클 수 있다.
이후, 자석의 지그 재그 이동이나 회전 운동에 의해 유체(1200) 내의 반도체 발광 소자(150)가 자석을 따라 이동될 수 있다. 앞서 기술한 바와 같이, 반도체 발광 소자(150)의 전극(154)에 포함된 제2 금속층(154-2)의 면적이 확대되어 자화력이 증대되어, 반도체 발광 소자(150)의 자석을 향한 이동 속도가 증가되어 조립율이 향상될 수 있다.
한편, 상기 이동 중인 반도체 발광 소자(150)가 해당 조립 홀(340H)을 지나갈 때, 해당 조립 홀(340H)에 형성된 DEP force에 의해 조립 홀(340H)에 조립될 수 있다. 돌출부(380) 상의 DEP force가 조립 홀(340H)의 가장자리 영역의 DEP force보다 크므로, 자가 조립시 조립 홀(340H)의 중심 영역 상에 보다 크게 형성된 DEP force에 의해 반도체 발광 소자(150)에 대한 인력이 강하게 작용하여 반도체 발광 소자(150)가 조립 홀(340H)에 쉽게 조립될 수 있다. 아울러, 돌출부(380) 상의 DEP force가 조립 홀(340H)의 가장자리 영역의 DEP force보다 크므로, 돌출부(380) 상의 DEP force에 의해 반도체 발광 소자(150)에 대한 고정력이 강화되어, 상기 조립된 반도체 발광 소자(150)의 조립 홀(340H) 이탈이 방지되어 조립 불량이 줄어들어 점등율이 향상될 수 있다.
한편, 반도체 발광 소자(150)가 조립 홀(340H)에 조립되어 돌출부(380)가 반도체 발광 소자(150)의 리세스(159)에 삽입되는 경우, 돌출부(380)의 두께(t1)가 반도체 발광 소자(150)의 리세스(159)의 깊이(d1)보다 크므로, 반도체 발광 소자(150)의 하측과 제1 조립 배선(321)의 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b) 간의 이격 공간, 즉 갭 영역이 형성될 수 있다. 이때, 갭 영역은 돌출부(380)의 두께(t1)와 반도체 발광 소자(150)의 리세스(159)의 깊이(d1) 사이의 갭(G1)을 가질 수 있다.
도 16에 도시한 바와 같이, 식각 공정이 수행되어, 조립 홀(340H) 내에 반도체 발광 소자(150)의 둘레를 따라 노출된 제1 절연층(330)이 제거될 수 있다. 이에 따라, 제1 조립 배선(321)의 일부, 즉 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 일부, 즉 제2 보조 전극(322b)이 조립 홀(340H)에 반도체 발광 소자(150)의 둘레를 따라 노출될 수 있다.
도 17에 도시한 바와 같이, 격벽(340) 및 반도체 발광 소자(150) 상에 금속막이 형성될 수 있다. 금속막이 조립 홀(340H)에서 반도체 발광 소자(150)의 둘레를 따라 형성될 수 있다.
실시예에서, 금속막은 전기 도금 공정을 이용하여 형성될 수 있다. 즉, 도금 대상물, 예컨대 기판(310)이 전해액(electrolyte)에 침지된 후, 제1 조립 배선(321)의 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b)이 캐소드에 연결되어 전압이 인가됨으로써, 제1 조립 배선(321)의 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b)에 금속의 피막이 코팅되어 연결 전극(370)이 형성될 수 있다.
금속의 피막이 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b)에 코팅되어 점차 두꺼워짐에 따라 갭 영역뿐만 아니라 조립 홀(340H)에서 반도체 발광 소자(150)의 둘레를 따라 형성될 수 있다.
전기 도금 방식을 이용함으로써, 연결 전극(370)이 갭 영역을 통해 반도체 발과 소자의 하측과 제1 조립 배선(321)의 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b)이 단단하게 연결되어, 반도체 발광 소자(150)의 고정력이 강화될 수 있다. 또한, 연결 전극(370)이 반도체 발광 소자(150)의 하측뿐만 아니라 측부에도 접하므로, 연결 전극(370)과 반도체 발광 소자(150) 간의 전기적 컨택 면적이 확장되어, 발광 효율 및 광 휘도가 현저하게 향상될 수 있다.
한편, 전기 도금 공정시 피막 두께의 증가가 어려운 경우, 연결 전극(370)이 반도체 발광 소자(150)의 하측 아래의 영역, 즉 갭 영역에만 형성되고 반도체 발과 소자의 측부 상에는 형성되지 않을 수도 있다. 연결 전극(370)이 갭 영역에만 형성되더라도, 전류 흐름을 원할하게 할 정도로 충분한 전기적 컨택 면적이 확보될 수 있다. 또한, 연결 전극(370)이 갭 영역에만 형성되더라도, 반도체 발광 소자(150)의 하측과 제1 조립 배선(321)의 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b) 사이의 최단 이격 공간인 갭 영역에 연결 전극(370)이 형성되므로, 전류 통로의 최소화로 전류 손실을 줄여 발광 효율 및 광 휘도를 향상시킬 수 있다.
다른 예로서, 증착 공정을 이용하여 금속막이 기판(310) 상에 형성되고 패터닝되어, 조립 홀(340H)에서 반도체 발광 소자(150)의 둘레를 따라 형성될 수 있다.
도 18에 도시한 바와 같이, 기판(310)의 전 영역, 예컨대 격벽(340), 연결 전극(370) 및 반도체 발광 소자(150) 상에 제2 절연층(350)이 형성되고, 제2 절연층(350) 및 반도체 발광 소자(150)의 패시베이션층(157)이 제거되어 콘택홀이 형성될 수 있다.
이후, 제2 절연층(350) 상에 전극 배선(360)이 형성됨으로써, 전극 배선(360)이 콘택홀을 통해 반도체 발광 소자(150)의 상측에 전기적으로 연결될 수 있다.
[제2 실시예]
도 19는 제2 실시예에 따른 디스플레이 장치를 도시한 평면도이다. 도 20은 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제2 실시예는 돌출부(380)가 금속 패턴으로써 제1 돌출 영역(381)와 제2 돌출 영역(382)로 분리되는 것을 제외하고 제1 실시예와 동일하다. 제2 실시예에서 제1 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 19 및 도 20을 참조하면, 제2 실시예에 따른 디스플레이 장치(301)는 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 격벽(340), 돌출부(380), 제1 절연층(330), 반도체 발광 소자(150) 및 연결 전극(370)을 포함할 수 있다. 또한, 제2 실시예에 따른 디스플레이 장치(301)는 제2 절연층(350) 및 전극 배선(360)을 포함할 수 있다.
돌출부(380)가 조립 홀(340H)에 배치될 수 있다. 돌출부(380)가 조립 홀(340H)의 중심에 배치될 수 있다.
돌출부(380)가 기판(310) 상에 배치될 수 있다. 돌출부(380)가 기판(310)의 상면에 접할 수 있지만, 이에 대해서는 한정하지 않는다.
돌출부(380)는 금속 패턴일 수 있다. 즉, 돌출부(380)는 금속으로 이루어질 수 있다. 돌출부(380)는 다층 구조를 가질 수 있다. 반도체 발광 소자(150)가 조립 홀(340H)에 조립되어 반도체 발광 소자(150)의 리세스(159)에 돌출부(380)가 삽입되는 경우, 돌출부(380)는 반도체 발광 소자(150)의 하측이 제1 조립 배선(321) 및/또는 제2 조립 배선(322)과 이격될 수 있도록 충분한 두께(t1)를 가질 수 있다.
돌출부(380)는 제1 조립 배선(321) 및/또는 제2 조립 배선(322)과 전기적으로 연결될 수 있다. 이러한 경우, 돌출부(380)를 매개로 하여 제1 조립 배선(321)과 제2 조립 배선(322)이 전기적으로 쇼트될 수 있다.
이러한 문제를 해결하기 위해, 실시예에서, 돌출부(380)는 서로 공간적으로 이격된 제1 돌출 영역(381) 및 제2 돌출 영역(382)를 포함할 수 있다. 제1 돌출 영역(381) 및 제2 돌출 영역(382)은 수평으로 이격될 수 있지만, 이에 대해서는 한정하지 않는다. 이러한 경우, 제1 조립 배선(321)은 제1 돌출 영역(381)에 전기적으로 연결되고, 제2 조립 배선(322)은 제2 돌출 영역(382)에 전기적으로 연결될 수 있다. 이때, 제1 돌출 영역(381)과 제2 돌출 영역(382)과 서로 공간적으로 이격되므로, 제1 조립 배선(321)과 제2 조립 배선(322)이 전기적으로 절연될 수 있다.
예컨대, 제1 조립 배선(321)의 제1 보조 전극(321b)은 제1 돌출 영역(381)과 접할 수 있다. 예컨대, 제1 조립 배선(321)의 제1 보조 전극(321b)은 제1 돌출 영역(381)의 제1 외 측면(381a) 및/또는 제1 돌출 영역(381)의 상면에 접할 수 있다. 예컨대 제1 조립 배선(321)의 제1 보조 전극(321b)은 제1 돌출 영역(381)의 제1 외 측면(381a)을 둘러쌀 수 있다. 예컨대, 제2 조립 배선(322)의 제2 보조 전극(322b)은 제2 돌출 영역(382)의 제2 외 측면(382a) 및 제2 돌출 영역(382)의 상면에 접할 수 있다. 예컨대 제2 조립 배선(322)의 제2 보조 전극(322b)은 제2 돌출 영역(382)의 제2 외 측면(382a)을 둘러쌀 수 있다.
한편, 도 13 및 도 20에 도시한 바와 같이, 반도체 발광 소자(150)의 리세스(159)에 제1 돌출 영역(381) 및 제2 돌출 영역(382)이 삽입될 수 있다. 이러한 경우, 제1 돌출 영역(381)의 제1 외 측면(381a)은 리세스(159)의 제1 내 측면(150c)의 형상에 대응하는 형상을 가질 수 있다. 제2 돌출 영역(382)의 제2 외 측면(382a)은 리세스(159)의 제2 내 측면(150d)의 형상에 대응하는 형상을 가질 수 있다.
한편, 제1 돌출 영역(381)에 의해 제1 조립 배선(321)의 제1 보조 전극(321b)에 단차가 발생되고, 제2 돌출 영역(382)에 의해 제2 조립 배선(322)의 제2 보조 전극(322b)에 단차가 발생될 수 있다. 즉, 제1 돌출 영역(381) 상면에 배치된 제1 조립 배선(321)의 제1 보조 전극(321b)과 제2 돌출 영역(382) 상에 배치된 제2 조립 배선(322)의 제2 보조 전극(322b)은 조립 홀(340H)의 가장 자리 영역에 배치된 제1 조립 배선(321)의 제1 보조 전극(321b)과 제2 돌출 영역(382) 상에 배치된 제2 조립 배선(322)의 제2 보조 전극(322b)보다 높게 위치될 수 있다.
제1 조립 배선(321)과 제2 조립 배선(322)에 의해 조립 홀(340H)에 DEP force가 형성되는 경우, 조립 홀(340H)의 중심부, 즉 제1 돌출 영역(381) 및 제2 돌출 영역(382) 상의 DEP force의 세기가 조립 홀(340H)의 가장자리 영역 상의 DEP force보다 크다. 이에 따라, 자가 조립 시 반도체 발광 소자(150)를 보다 쉽게 조립 홀(340H) 내로 삽입시킬 수 있고 조립 홀(340H)에 조립된 반도체 발광 소자(150)를 보다 강하게 고정시켜 해당 반도체 발광 소자(150)의 조립 홀(340H) 밖으로의 이탈을 방지하여 줄 수 있다.
한편, 제1 돌출 영역(381) 및 제2 돌출 영역(382) 각각의 두꺼운 두께로 인해, 반도체 발광 소자(150)의 리세스(159)에 제1 돌출 영역(381) 및 제2 돌출 영역(382)이 삽입되는 경우, 반도체 발광 소자(150)의 하측이 제1 조립 배선(321)의 제1 보조 전극(321b) 및/또는 제2 조립 배선(322)의 제2 보조 전극(322b)으로부터 이격된 공간이 갭 영역이 형성될 수 있다. 연결 전극(370)은 해당 갭 영역에 배치되고, 또한 조립 홀(340H)에서 반도체 발광 소자(150)의 둘레를 따라 배치될 수 있다. 따라서, 연결 전극(370)이 반도체 발광 소자(150)의 전극(154)의 측부뿐만 아니라 하측에도 접하여, 전기적 컨택 면적이 확장되어 발광 효율과 광 휘도를 향상시킬 수 있다.
제1 절연층(330), 제2 절연층(350) 및 전극 배선(360)은 제1 실시예에서 설명된 바 있으므로 추가적인 설명은 생략한다.
[제3 실시예]
도 21은 제3 실시예에 따른 디스플레이 장치를 도시한 평면도이다. 도 22는 제3 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제3 실시예는 단위 화소(PX)를 구성하는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3)을 제외하고 제1 실시예 또는 제2 실시예와 동일하다. 즉, 제1 실시예 또는 제2 실시예에 기술된 서브 화소는 제3 실시예에 기술될 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3) 중 하나의 서브 화소일 수 있다.
제3 실시예에서 제1 실시예 또는 제2 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 21 및 도 22를 참조하면, 제3 실시예에 따른 디스플레이 장치(302)는 복수의 화소(PX)를 포함하고, 복수의 화소(PX)는 각각 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3)를 포함할 수 있다. 예컨대, 제1 서브 화소(PX1)는 적색 광을 출력하고, 제2 서브 화소(PX2)는 녹색 광을 출력하며, 제3 서브 화소(XP3)는 청색 광을 출력할 수 있다.
이를 위해, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3)는 각각 기판(310), 제1 조립 배선(321-1, 321-2, 321-3), 제2 조립 배선(322-1, 322-2, 322-3), 격벽(340), 돌출부(380), 제1 절연층(330), 반도체 발광 소자(150-1, 150-2, 150-3) 및 연결 전극(37, 370-1, 370-2, 370-3)을 포함할 수 있다. 또한, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3)는 각각 제2 절연층(350) 및 전극 배선(360-1, 360-2, 360-3)을 포함할 수 있다.
제3 실시예에서, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)은 상이한 크기를 가질 수 있다.
일 예로서, 제1 반도체 발광 소자(150-1)의 제1 리세스(159-1), 제2 반도체 발광 소자(150-2)의 제2 리세스(159-2) 및 제3 반도체 발광 소자(150-3)의 제3 리세스(159-3) 각각의 폭(또는 길이)가 상이할 수 있다. 예컨대, 제1 리세스(159-1)의 폭은 제2 리세스(159-2)의 폭보다 크고, 제2 리세스(159-2)의 폭은 제3 리세스(159-3)의 폭보다 클 수 있다. 제1 리세스(159-1)의 폭은 제2 반도체 발광 소자(150-2)의 상측의 폭보다 작고, 제2 리세스(159-2)의 폭은 제3 반도체 발광 소자(150-3)의 상측의 폭보다 작을 수 있다. 이에 따라, 동일한 자가 조립 공정에 의해 동시에 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 조립되더라도, 특정 반도체 발광 소자가 다른 반도체 발광 소자의 리세스에 끼워져 뭉치는 현상이 방지될 수 있다. 이때, 제3 반도체 발광 소자(150-3)의 제3 리세스(159-3)의 폭은 제3 반도체 발광 소자(150-3)의 하측의 폭에서 2마이크로미터를 감한 값보다 작을 수 있지만, 이에 대해서는 한정하지 않는다.
다른 예로서, 제1 반도체 발광 소자(150-1)의 제1 리세스(159-1), 제2 반도체 발광 소자(150-2)의 제2 리세스(159-2) 및 제3 반도체 발광 소자(150-3)의 제3 리세스(159-3) 각각의 깊이(d11, d12, d13)가 상이할 수 있다. 예컨대, 제1 리세스(159-1)의 깊이(d11)는 제2 리세스(159-2)의 깊이(d12)보다 크고, 제2 리세스(159-2)의 깊이(d12)는 제3 리세스(159-3)의 깊이(d13)보다 클 수 있다. 이때, 제1 리세스(159-1)의 깊이(d12)는 제3 반도체 발광 소자(150-3)의 깊이(d13)의 3배이상이고, 제2 리세스(159-2)의 깊이(d12)는 제3 반도체 발광 소자(150-3)의 깊이(d13)의 2배이상이며, 제3 반도체 발광 소자(150-3)의 깊이(d13)는 300나노미터 이상일 수 있지만, 이에 대해서는 한정하지 않는다.
제1 리세스(159-1)의 폭은 제2 반도체 발광 소자(150-2)의 상측의 폭보다 작고, 제2 리세스(159-2)의 폭은 제3 반도체 발광 소자(150-3)의 상측의 폭보다 작을 수 있다. 이에 따라, 동일한 자가 조립 공정에 의해 동시에 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 조립되더라도, 특정 반도체 발광 소자가 다른 반도체 발광 소자의 리세스에 끼워져 뭉치는 현상이 방지될 수 있다. 이때, 제3 반도체 발광 소자(150-3)의 제3 리세스(159-3)의 폭은 제3 반도체 발광 소자(150-3)의 하측의 폭에서 2마이크로미터를 감한 값보다 작을 수 있지만, 이에 대해서는 한정하지 않는다.
이와 같이, 제1 반도체 발광 소자(150-1)의 제1 리세스(159-1), 제2 반도체 발광 소자(150-2)의 제2 리세스(159-2) 및 제3 반도체 발광 소자(150-3)의 제3 리세스(159-3) 각각의 폭이나 깊이(d11, d12, d13)를 달리하여, 배타성을 강화하여 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 동시에 조립됨으로써, 조립 속도를 획기적으로 줄여 생산성을 향상시킬 수 있다.
한편, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3) 각각의 돌출부(380-1, 380-2, 380-3)의 사이즈가 상이할 수 있지만, 동일할 수도 있다.
예컨대, 제1 서브 화소(PX1) 상의 제1 돌출부(380-1)의 폭은 제2 서브 화소(PX2) 상의 제2 돌출부(380-2)의 폭보다 크고, 제2 서브 화소(PX2) 상의 제2 돌출부(380-2)의 폭은 제3 서브 화소(XP3) 상의 제3 돌출부(380-3)의 폭보다 클 수 있다.
예컨대, 제1 서브 화소(PX1) 상의 제1 돌출부(380-1)의 두께(t11)는 제2 서브 화소(PX2) 상의 제2 돌출부(380-2)의 두께(t12)보다 크고, 제2 서브 화소(PX2) 상의 제2 돌출부(380-2)의 두께(t12)는 제3 서브 화소(XP3) 상의 제3 돌출부(380-3)의 두께(t13)보다 클 수 있다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3) 각각의 돌출부(380-1, 380-2, 380-3)의 사이즈가 상이한 경우, 제1 서브 화소(PX1)의 제1 갭G11), 제2 서브 화소(PX2)의 제2 갭(G12) 및 제3 서브 화소(XP3)의 제3 갭(G13) 또한 상이할 수 있다. 예컨대, 제1 서브 화소(PX1)의 제1 갭(G11)은 제2 서브 화소(PX2)의 제2 갭(G12)보다 크고, 제2 서브 화소(PX2)의 제2 갭(G12)은 제3 서브 화소(XP3)의 제3 갭(G13)보다 클 수 있다.
예컨대, 제1 서브 화소(PX1) 상의 제1 돌출부(380-1)의 두께(t11), 제2 서브 화소(PX2) 상의 제2 돌출부(380-2)의 두께(t12) 및 제3 서브 화소(XP3) 상의 제3 돌출부(380-3)의 두께(t13)는 동일할 수 있다. 이러한 경우, 제1 서브 화소(PX1)의 제1 갭(G11), 제2 서브 화소(PX2)의 제2 갭(G12) 및 제3 서브 화소(XP3)의 제3 갭(G13)은 상이할 수 있다. 예컨대, 제1 서브 화소(PX1)의 제1 갭(G11)은 제2 서브 화소(PX2)의 제2 갭(G12)보다 크고, 제2 서브 화소(PX2)의 제2 갭(G12)은 제3 서브 화소(XP3)의 제3 갭(G13)보다 클 수 있다. 이와 달리, 제1 서브 화소(PX1)의 제1 갭(G11), 제2 서브 화소(PX2)의 제2 갭(G12) 및 제3 서브 화소(XP3)의 제3 갭(G13)은 동일할 수도 있다.
제3 실시예에 따르면, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3) 상의 반도체 발광 소자(150-1, 150-2, 150-3) 각각의 리세스의 폭이나 깊이(d11, d12, d13)를 달리하여 배타성을 강화함으로써, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 동시에 조립될 수 있다. 이에 따라, 조립 속도를 획기적으로 줄여 생산성을 향상시킬 수 있다.
제3 실시예에 따르면, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 동일한 형상, 예컨대 원 형상을 갖는 한편, 리세스의 폭이나 깊이(d11, d12, d13)를 달리함으로써, 조립율 및 조립 속도를 향상시키고, 칩 이탈을 최소화하여 조립 불량을 줄여 점등율을 향상시킬 수 있다.
한편, 앞서 기술한 디스플레이 장치는 디스플레이 패널일 수 있다. 즉, 실시예에서, 디스플레이 장치와 디스플레이 패널은 동일한 의미로 이해될 수 있다. 실시예에서, 실질적인 의미에서의 디스플레이 장치는 디스플레이 패널과 영상을 디스플레이하기 위해 디스플레이 패널을 제어할 수 있는 컨트롤러(또는 프로세서)를 포함할 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.
예컨대, 실시예는 TV, 샤이니지, 휴대폰이나 스마트 폰(smart phone)과 같은 이동 단말기, 노트북이나 데스크탑과 같은 컴퓨터용 디스플레이, 자동차용 HUD(head-Up Display), 디스플레이용 백라이트 유닛, VR, AR 또는 MR(mixed Reality)용 디스플레이, 광원 소스 등에 채택될 수 있다.

Claims (18)

  1. 기판;
    상기 기판 상에 제1 조립 배선 및 제2 조립 배선;
    상기 제1 조립 배선 및 상기 제 조립 배선 상에 조립 홀을 갖는 격벽;
    상기 조립 홀에 돌출부;
    상기 돌출부에 안착되기 위한 리세스를 갖는 반도체 발광 소자; 및
    상기 반도체 발광 소자의 하측에 연결 전극;을 포함하는,
    디스플레이 장치.
  2. 제1항에 있어서,
    상기 돌출부는 절연 패턴인,
    디스플레이 장치.
  3. 제2항에 있어서,
    상기 돌출부는 상기 리세스의 형상에 대응하는 형상을 갖는,
    디스플레이 장치.
  4. 제1항에 있어서,
    상기 돌출부는 금속 패턴인,
    디스플레이 장치.
  5. 제4항에 있어서,
    상기 돌출부는,
    서로 수평으로 이격된 제1 돌출 영역 및 제2 돌출 영역을 포함하는,
    디스플레이 장치.
  6. 제5항에 있어서,
    상기 제1 돌출 영역의 제1 외 측면은 상기 리세스의 제1 내 측면의 형상에 대응하는 형상을 갖고,
    상기 제2 돌출 영역의 제2 외 측면은 상기 리세스의 제2 내 측면의 형상에 대응하는 형상을 갖는,
    디스플레이 장치.
  7. 제1항에 있어서,
    상기 돌출부의 두께는 상기 리세스의 깊이보다 큰,
    디스플레이 장치.
  8. 제7항에 있어서,
    상기 연결 전극은 상기 돌출부의 두께와 상기 리세스의 깊이 사이의 갭 영역에 배치되는,
    디스플레이 장치.
  9. 제8항에 있어서,
    상기 격벽의 높이는 상기 반도체 발광 소자의 두께와 상기 갭의 합과 같거나 작은,
    디스플레이 장치.
  10. 제1항에 있어서,
    상기 반도체 발광 소자는,
    발광층;
    상기 발광층 아래에 전극; 및
    상기 발광층을 둘러싸는 패시베이션층;을 포함하고,
  11. 제10항에 있어서,
    상기 발광층의 하면은 제1 영역과 상기 제1 영역을 둘러싸는 제2 영역을 갖고,
    상기 리세스는 상기 발광층의 상기 제1 영역에 형성되는,
    디스플레이 장치.
  12. 제11항에 있어서,
    상기 전극은,
    상기 발광층의 하면 상에 제1 금속층;
    상기 제1 금속층 아래에 제2 금속층; 및
    상기 제2 금속층 아래에 제3 금속층;을 포함하며,
    상기 제1 금속층은 상기 발광층의 상기 제1 영역에 접하고,
    상기 제2 금속층은 상기 발광층의 상기 제2 영역 및 상기 제1 금속층에 접하는,
    디스플레이 장치.
  13. 제12항에 있어서,
    상기 제2 금속층의 전기 저항은 상기 제1 금속층의 전기 저항보다 작은,
    디스플레이 장치.
  14. 제12항에 있어서,
    상기 제1 금속층은 반사층을 포함하고,
    상기 제2 금속층은 오믹 컨택층을 포함하며,
    상기 제3 금속층은 자성층을 포함하는,
    디스플레이 장치.
  15. 제1항에 있어서,
    상기 기판은 복수의 화소를 포함하고,
    상기 복수의 화소는 각각 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함하고,
    상기 반도체 발광 소자는 상기 제1 서브 화소 상의 제1 반도체 발광 소자, 상기 제2 서브 화소 상의 제2 반도체 발광 소자 및 상기 제3 서브 화소 상의 제3 반도체 발광 소자를 포함하고,
    상기 제1 반도체 발광 소자, 상기 제2 반도체 발광 소자 및 상기 제3 반도체 발광 소자 각각의 사이즈는 상이한,
    디스플레이 장치.
  16. 제15항에 있어서,
    상기 리세스는,
    상기 제1 반도체 발광 소자의 하측에 제1 리세스를 갖고,
    상기 제2 반도체 발광 소자의 하측에 제2 리세스를 갖고,
    상기 제3 반도체 발광 소자의 하측에 제3 리세스를 가지며,
    상기 제1 리세스, 상기 제2 리세스 및 상기 제3 리세스 각각의 사이즈는 상이한,
    디스플레이 장치.
  17. 제16항에 있어서,
    상기 돌출부는,
    상기 제1 서브 화소 상의 제1 조립 홀에 제1 돌출부;
    상기 제2 서브 화소 상의 제2 조립 홀에 제2 돌출부; 및
    상기 제3 서브 화소 상의 제3 조립 홀에 제3 돌출부;를 포함하고,
    상기 제1 돌출부, 상기 제2 돌출부 및 상기 제3 돌출부의 사이즈는 상이한,
    디스플레이 장치.
  18. 제17항에 있어서,
    상기 연결 전극은,
    상기 제1 돌출부의 두께와 상기 제1 리세스의 깊이 사이의 제1 갭 영역에 제1 연결 전극;
    상기 제2 돌출부의 두께와 상기 제2 리세스의 깊이 사이의 제2 갭 영역에 제2 연결 전극; 및
    상기 제3 돌출부의 두께와 상기 제3 리세스의 깊이 사이의 제3 갭 영역에 제3 연결 전극;을 포함하는,
    디스플레이 장치.
PCT/KR2022/015191 2022-10-07 2022-10-07 디스플레이 장치 WO2024075876A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/015191 WO2024075876A1 (ko) 2022-10-07 2022-10-07 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/015191 WO2024075876A1 (ko) 2022-10-07 2022-10-07 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2024075876A1 true WO2024075876A1 (ko) 2024-04-11

Family

ID=90608527

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/015191 WO2024075876A1 (ko) 2022-10-07 2022-10-07 디스플레이 장치

Country Status (1)

Country Link
WO (1) WO2024075876A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079179A (ko) * 2007-02-26 2008-08-29 에버라이트 일렉트로닉스 컴패니 리미티드 발광 다이오드의 구조와 상기 다이오드를 조립하는 방법
KR101972051B1 (ko) * 2012-12-04 2019-04-24 엘지이노텍 주식회사 발광소자 패키지
KR20190104277A (ko) * 2019-08-20 2019-09-09 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200030514A (ko) * 2020-03-02 2020-03-20 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
KR20220021325A (ko) * 2020-08-13 2022-02-22 삼성전자주식회사 마이크로 발광소자 정렬 방법 및 디스플레이 전사 구조물

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079179A (ko) * 2007-02-26 2008-08-29 에버라이트 일렉트로닉스 컴패니 리미티드 발광 다이오드의 구조와 상기 다이오드를 조립하는 방법
KR101972051B1 (ko) * 2012-12-04 2019-04-24 엘지이노텍 주식회사 발광소자 패키지
KR20190104277A (ko) * 2019-08-20 2019-09-09 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200030514A (ko) * 2020-03-02 2020-03-20 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
KR20220021325A (ko) * 2020-08-13 2022-02-22 삼성전자주식회사 마이크로 발광소자 정렬 방법 및 디스플레이 전사 구조물

Similar Documents

Publication Publication Date Title
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040066A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021080028A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2022019348A1 (ko) 디스플레이 장치
WO2023068407A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2024075876A1 (ko) 디스플레이 장치
WO2024034697A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024075859A1 (ko) 디스플레이 장치
WO2023027217A1 (ko) 디스플레이 장치
WO2024005218A1 (ko) 디스플레이 장치
WO2024024998A1 (ko) 디스플레이 장치
WO2023182538A1 (ko) 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
WO2024014581A1 (ko) 반도체 발광 소자 패키지 및 디스플레이 장치
WO2024111695A1 (ko) 자가조립 기판 및 디스플레이 장치
WO2023167350A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024063181A1 (ko) 디스플레이 장치
WO2023153532A1 (ko) 디스플레이 장치
WO2024096154A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024058290A1 (ko) 디스플레이 장치
WO2024025017A1 (ko) 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
WO2024117272A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024025019A1 (ko) 디스플레이 화소용 반도체 발광소자의 조립 기판구조 및 이를 포함하는 디스플레이 장치
WO2023054764A1 (ko) 디스플레이 장치
WO2024090611A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024080391A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22961521

Country of ref document: EP

Kind code of ref document: A1