WO2024063181A1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
WO2024063181A1
WO2024063181A1 PCT/KR2022/014240 KR2022014240W WO2024063181A1 WO 2024063181 A1 WO2024063181 A1 WO 2024063181A1 KR 2022014240 W KR2022014240 W KR 2022014240W WO 2024063181 A1 WO2024063181 A1 WO 2024063181A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor light
emitting device
light emitting
assembly
wiring
Prior art date
Application number
PCT/KR2022/014240
Other languages
English (en)
French (fr)
Inventor
이홍철
김영도
이경동
Original Assignee
엘지전자 주식회사
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지디스플레이 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2022/014240 priority Critical patent/WO2024063181A1/ko
Publication of WO2024063181A1 publication Critical patent/WO2024063181A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • Embodiments relate to display devices.
  • LCDs liquid crystal displays
  • OLED displays OLED displays
  • Micro-LED displays Micro-LED displays
  • a micro-LED display is a display that uses micro-LED, a semiconductor light emitting device with a diameter or cross-sectional area of 100 ⁇ m or less, as a display element.
  • micro-LED displays use micro-LED, a semiconductor light-emitting device, as a display device, they have excellent performance in many characteristics such as contrast ratio, response speed, color gamut, viewing angle, brightness, resolution, lifespan, luminous efficiency, and luminance.
  • the micro-LED display has the advantage of being able to freely adjust the size and resolution and implement a flexible display because the screen can be separated and combined in a modular manner.
  • micro-LED displays require more than millions of micro-LEDs, there is a technical problem that makes it difficult to quickly and accurately transfer micro-LEDs to the display panel.
  • Transfer technologies that have been recently developed include the pick and place process, laser lift-off method, or self-assembly method.
  • the self-assembly method is a method in which the semiconductor light-emitting device finds its assembly position within the fluid on its own, and is an advantageous method for implementing a large-screen display device.
  • an assembly hole 7 is formed on the substrate 1 for self-assembly, and the semiconductor light emitting device 8 is assembled into the assembly hole 7. Thereafter, a metal film 9 is deposited on the substrate 1 using a deposition process to form side electrodes.
  • the gap between the outer surface of the semiconductor light emitting device 8 and the inner surface of the assembly hole 7 is very narrow, and the metal material passes through the gap into the first assembly wiring 2 and the second assembly wiring 3. It is difficult to transfer the metal material to the first assembly wiring 2 and the second assembly wiring 3, but there is a limit to depositing a thick film, so there is a problem of electrical disconnection occurring or film quality deteriorating. . These problems are likely to continue in post-processing and cause lighting defects when implementing a display device.
  • the not-illustrated reference numeral 6 is a partition wall, which is provided to form the assembly hole 7.
  • the not-illustrated reference numeral 4 is an insulating layer that protects the first assembled wiring 2 and the second assembled wiring 3.
  • the metal film 9 is not formed, but the partition wall 6 can be removed. Since the partition wall 6 is removed, there is no physical obstacle in the lateral direction of the semiconductor light emitting element 8. Therefore, without any physical obstruction in the lateral direction of the semiconductor light-emitting device 8, the metal film 9 is deposited on the substrate 1 as well as the semiconductor light-emitting device 8, and this metal film 9 is patterned. Thus, the side of the semiconductor light emitting device 8 and the first assembly wiring 2 can be electrically connected.
  • the barrier rib 6 is removed using an ashing process, as shown in FIG. 3(a), the oxidized organic residual film 11 is removed from the substrate 1 corresponding to the area where the barrier rib 6 was. formed on the That is, the partition 6 is removed through dry etching using O2 plasma as an ashing process. In this case, rather than removing oxygen (O2) and the barrier rib 6, the barrier rib 6 is oxidized to form the oxidized organic residual film 11 on the surface of the substrate 1.
  • the thickness of the partition wall 6 is thick, it takes a lot of time to completely remove the partition wall 6 through the ashing process, which increases the process time.
  • the metal film 9 is formed after the semiconductor light emitting device 8 is assembled, or the semiconductor light emitting device 8 is formed while the metal film 9 is formed after the partition 6 is removed. Since a process of fixing the semiconductor light emitting device 8 to the insulating layer 4 must be added to prevent the 8 from falling out of the assembly hole 7, there is a problem that the process time is long and complicated.
  • the embodiments aim to solve the above-described problems and other problems.
  • Another object of the embodiment is to provide a display device that simultaneously implements fixation and electrical connection of a semiconductor light emitting device.
  • another purpose of the embodiment is to provide a display device that can easily form connection electrodes (side electrodes) without disconnection.
  • another purpose of the embodiment is to provide a display device that can enhance the fixation of the semiconductor light emitting device.
  • Another purpose of the embodiment is to provide a display device capable of improving heat dissipation characteristics.
  • Another object of the embodiment is to provide a display device capable of improving light brightness.
  • another purpose of the embodiment is to provide a display device capable of implementing high resolution or ultra-high resolution.
  • another purpose of the embodiment is to provide a display device in which the process time can be dramatically shortened without the need to remove the partition wall.
  • a display device includes a substrate; first assembled wiring and second assembled wiring on the substrate; an insulating layer having a recess on the first assembled wiring and the second assembled wiring; a partition disposed on the first assembly wiring and the second assembly wiring and having an assembly hole in contact with the recess; a semiconductor light emitting device in the assembly hole; a fixing member in the recess; and a connection electrode between the outer surface of the semiconductor light emitting device and the inner surface of the assembly hole, wherein the fixing member and the connection electrode include an aggregate of a plurality of conductive nanoparticles entangled together.
  • the plurality of conductive nanoparticles may include at least one of electrode particles, magnetization particles, and reflection particles.
  • the density of the magnetizing particles may increase as the distance from the upper surface of the connection electrode goes downward.
  • Adjacent electrode particles may become entangled through the magnetization particles.
  • connection electrode may extend between the semiconductor light emitting device and the insulating layer.
  • connection electrode may have a non-uniform surface.
  • connection electrode may have a round surface.
  • the display device includes a second insulating layer on the partition wall, the semiconductor light emitting device, and the connection electrode; and an electrode wire on the second insulating layer, wherein the connection electrode connects a side of the semiconductor light emitting device to at least one of the first assembled wire and the second assembled wire, and the electrode wire may be connected to the top of the semiconductor light emitting device.
  • the display device may include a third insulating layer between the connection electrode and the second insulating layer in the assembly hole.
  • connection electrode includes a plurality of blocks, and the material of the blocks may be the same as that of the third insulating layer.
  • connection electrode includes a plurality of bars, and the material of the bars may be the same as that of the third insulating layer.
  • Some bars among the plurality of bars may be connected to the third insulating layer.
  • connection electrode includes a plurality of pores, and the pores may include air.
  • the fixing member may be disposed between the first assembled wiring and the second assembled wiring and between the lower surface of the semiconductor light emitting device and the upper surface of the insulating layer.
  • the fixing member may be connected to the connection electrode.
  • connection electrode and the fixing member may include a reflective layer.
  • connection electrode may be disposed along the circumference of the semiconductor light emitting device in the assembly hole.
  • the gap between the outer surface of the semiconductor light emitting device and the inner surface of the assembly hole may be 1.5 micrometers or less.
  • fixation and electrical connection of the semiconductor light emitting device can be implemented simultaneously using a solution coating and melting process.
  • the connecting electrode (side electrode) is formed using a solution coating and melting process, even if the gap between the outer side of the semiconductor light emitting device and the inner side of the assembly hole is narrow, disconnection does not occur in the connecting electrode, preventing lighting defects. there is. Accordingly, the gap can be further narrowed, and high resolution or ultra-high resolution can be realized.
  • connection electrode without disconnection without removing the barrier wall
  • an increase in process time due to removal of the barrier wall can be prevented.
  • the fixing member 380 is formed at the same time as the connection electrode 170-1, so there is no need to form a separate fixing member, thereby simplifying the process and shortening the process time.
  • connection electrode 170-1 and the fixing member 380 but also the third insulating layer 390 can be formed using a solution coating and melting process. Accordingly, the semiconductor light emitting device 150-1 is fixed to the substrate 310 not only by the fixing member 380 but also by the third insulating layer 390, thereby strengthening the fixation of the semiconductor light emitting device 150-1. You can.
  • a portion of the third insulating layer 390 may be formed into a plurality of blocks (380a in FIG. 35) or a plurality of bars (380b in FIG. 36) in the connection electrode 170-1. Since the plurality of blocks 380a or the plurality of bars 380b emit heat generated in the semiconductor light emitting device 170- through the connection electrode 170-1, heat dissipation characteristics can be improved. Blocks can be called dots or patterns.
  • connection electrode 170-1 and the fixing member 380 are disposed on the side and bottom of the semiconductor light emitting device 150-1, and the connection electrode 170-1 and the fixing member 380 ) Reflecting particles 403 are distributed in each and can be used as a reflective layer. Accordingly, light generated by the semiconductor light emitting device 150-1 is reflected forward, thereby improving light efficiency and luminance.
  • 1 is a plan view showing a semiconductor light emitting device assembled in an assembly hole using an assembly method.
  • Figure 2 is a cross-sectional view showing a disconnection occurring during metal deposition.
  • Figure 3(a) is a plan view showing the oxidized organic residual film generated when the partition is removed.
  • FIG. 3(b) is a cross-sectional view showing defects in the side electrode caused by the oxidized residual organic film of FIG. 3(a).
  • Figure 4 shows a living room of a house where a display device according to an embodiment is placed.
  • Figure 5 is a block diagram schematically showing a display device according to an embodiment.
  • FIG. 6 is a circuit diagram showing an example of the pixel of FIG. 5.
  • FIG. 7 is an enlarged view of the first panel area in the display device of FIG. 4.
  • Figure 8 is an enlarged view of area A2 in Figure 7.
  • Figure 9 is a diagram showing an example in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.
  • Figure 10 is a plan view showing a display device according to an embodiment.
  • Figure 11 is a cross-sectional view showing a first sub-pixel according to the first embodiment.
  • Figure 12 shows the mass constituting the connecting electrode and the fixing member.
  • Figure 13 shows an assembly in which the lumps of Figure 12 are combined.
  • Figure 14 shows the density of particles for magnetization in the connecting electrode.
  • Figure 15 shows a state in which adjacent electrode particles are entangled through magnetization particles.
  • Figure 16 is an example view of the top surface of a connection electrode.
  • connection electrode 17 is another example view of the top surface of a connection electrode.
  • Figure 18 shows that a display device is manufactured using a backplane substrate.
  • 19 to 26 show the manufacturing process of the first sub-pixel according to the first embodiment.
  • Figure 27 is a cross-sectional view showing a first sub-pixel according to the second embodiment.
  • Figure 35 is a cross-sectional view showing a first sub-pixel according to the third embodiment.
  • Figure 36 is a cross-sectional view showing a first sub-pixel according to the fourth embodiment.
  • Figure 37 is a cross-sectional view showing a first sub-pixel according to the fifth embodiment.
  • Display devices described in this specification include TVs, shines, mobile terminals such as mobile phones and smart phones, displays for computers such as laptops and desktops, head-up displays (HUDs) for automobiles, backlight units for displays, It may include displays, light sources, etc. for VR, AR, or MR (mixed reality).
  • HUDs head-up displays
  • the configuration according to the embodiment described in this specification can be equally applied to a device capable of displaying, even if it is a new product type that is developed in the future.
  • Figure 4 shows a living room of a house where a display device according to an embodiment is placed.
  • the display device 100 of the embodiment can display the status of various electronic products such as a washing machine 101, a robot vacuum cleaner 102, and an air purifier 103, and displays the status of each electronic product and an IOT-based You can communicate with each other and control each electronic product based on the user's setting data.
  • the display device 100 may include a flexible display manufactured on a thin and flexible substrate.
  • Flexible displays can bend or curl like paper while maintaining the characteristics of existing flat displays.
  • a unit pixel refers to the minimum unit for implementing one color.
  • a unit pixel of a flexible display can be implemented by a light-emitting device.
  • the light emitting device may be Micro-LED or Nano-LED, but is not limited thereto.
  • FIG. 5 is a block diagram schematically showing a display device according to an embodiment
  • FIG. 6 is a circuit diagram showing an example of the pixel of FIG. 5.
  • a display device may include a display panel 10, a driving circuit 20, a scan driver 30, and a power supply circuit 50.
  • the display device 100 of the embodiment may drive the light emitting device in an active matrix (AM) method or a passive matrix (PM) method.
  • AM active matrix
  • PM passive matrix
  • the driving circuit 20 may include a data driver 21 and a timing control unit 22.
  • the display panel 10 may be rectangular, but is not limited thereto. That is, the display panel 10 may be formed in a circular or oval shape. At least one side of the display panel 10 may be bent to a predetermined curvature.
  • the display panel may include a display area (DA).
  • the display area DA is an area where pixels PX are formed to display an image.
  • the display panel may include a non-display area (NDA).
  • the non-display area (DNA) may be an area excluding the display area (DA).
  • the display area DA and the non-display area NDA may be defined on the same surface.
  • the non-display area (DNA) may surround the display area (DA) on the same side as the display area (DA), but this is not limited.
  • the display area DA and the non-display area NDA may be defined on different planes.
  • the display area DA may be defined on the top surface of the substrate
  • the non-display area NDA may be defined on the bottom surface of the substrate.
  • the non-display area NDA may be defined on the entire or partial area of the bottom surface of the substrate.
  • DA display area
  • NDA non-display area
  • DA display area
  • NDA non-display area
  • the display panel 10 includes data lines (D1 to Dm, m is an integer greater than 2), scan lines (S1 to Sn, n is an integer greater than 2) that intersect the data lines (D1 to Dm), and a high potential voltage.
  • VDDL high-potential voltage line
  • VSSL low-potential voltage line
  • S1 to Sn scan lines
  • PX pixels
  • Each of the pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the first sub-pixel (PX1) emits a first color light of a first main wavelength
  • the second sub-pixel (PX2) emits a second color light of a second main wavelength
  • the third sub-pixel (PX3) A third color light of a third main wavelength may be emitted.
  • the first color light may be red light
  • the second color light may be green light
  • the third color light may be blue light, but are not limited thereto.
  • each pixel PX includes three sub-pixels, but the present invention is not limited thereto. That is, each pixel PX may include four or more sub-pixels.
  • Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes at least one of the data lines (D1 to Dm), at least one of the scan lines (S1 to Sn), and It can be connected to the above voltage line (VDDL).
  • the first sub-pixel PX1 may include light-emitting devices LD, a plurality of transistors for supplying current to the light-emitting devices LD, and at least one capacitor Cst.
  • each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include only one light emitting element (LD) and at least one capacitor (Cst). It may be possible.
  • Each of the light emitting elements LD may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode.
  • the first electrode may be an anode electrode and the second electrode may be a cathode electrode, but this is not limited.
  • the light emitting device may be one of a horizontal light emitting device, a flip chip type light emitting device, and a vertical light emitting device.
  • the plurality of transistors may include a driving transistor (DT) that supplies current to the light emitting elements (LD) and a scan transistor (ST) that supplies a data voltage to the gate electrode of the driving transistor (DT).
  • the driving transistor DT has a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to the high potential voltage line VDDL to which the high potential voltage VDD is applied, and the first electrode of the light emitting elements LD. It may include a drain electrode connected to the electrodes.
  • the scan transistor (ST) has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1 ⁇ k ⁇ n), a source electrode connected to the gate electrode of the driving transistor (DT), and a data line (Dj, j). It may include a drain electrode connected to an integer satisfying 1 ⁇ j ⁇ m.
  • the capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT.
  • the storage capacitor (Cst) charges the difference between the gate voltage and source voltage of the driving transistor (DT).
  • the driving transistor (DT) and the scan transistor (ST) may be formed of a thin film transistor.
  • the driving transistor (DT) and the scan transistor (ST) are mainly described as being formed of a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but the present invention is not limited thereto.
  • the driving transistor (DT) and scan transistor (ST) may be formed of an N-type MOSFET. In this case, the positions of the source and drain electrodes of the driving transistor (DT) and the scan transistor (ST) may be changed.
  • each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes one driving transistor (DT), one scan transistor (ST), and one capacitor ( Although it is exemplified to include 2T1C (2 Transistor - 1 capacitor) with Cst), the present invention is not limited thereto.
  • Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include a plurality of scan transistors (ST) and a plurality of capacitors (Cst).
  • the second sub-pixel (PX2) and the third sub-pixel (PX3) can be represented by substantially the same circuit diagram as the first sub-pixel (PX1), detailed descriptions thereof will be omitted.
  • the driving circuit 20 outputs signals and voltages for driving the display panel 10.
  • the driving circuit 20 may include a data driver 21 and a timing controller 22.
  • the data driver 21 receives digital video data (DATA) and source control signal (DCS) from the timing control unit 22.
  • the data driver 21 converts digital video data (DATA) into analog data voltages according to the source control signal (DCS) and supplies them to the data lines (D1 to Dm) of the display panel 10.
  • the timing control unit 22 receives digital video data (DATA) and timing signals from the host system.
  • the host system may be an application processor in a smartphone or tablet PC, a monitor, or a system-on-chip in a TV.
  • the timing control unit 22 generates control signals to control the operation timing of the data driver 21 and the scan driver 30.
  • the control signals may include a source control signal (DCS) for controlling the operation timing of the data driver 21 and a scan control signal (SCS) for controlling the operation timing of the scan driver 30.
  • DCS source control signal
  • SCS scan control signal
  • the driving circuit 20 may be disposed in the non-display area (NDA) provided on one side of the display panel 10.
  • the driving circuit 20 may be formed of an integrated circuit (IC) and mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method.
  • COG chip on glass
  • COP chip on plastic
  • ultrasonic bonding method The present invention is not limited to this.
  • the driving circuit 20 may be mounted on a circuit board (not shown) rather than on the display panel 10.
  • the data driver 21 may be mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method, and the timing control unit 22 may be mounted on a circuit board. there is.
  • COG chip on glass
  • COP chip on plastic
  • the scan driver 30 receives a scan control signal (SCS) from the timing controller 22.
  • the scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10.
  • the scan driver 30 may include a plurality of transistors and may be formed in the non-display area NDA of the display panel 10.
  • the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10.
  • the power supply circuit 50 may generate voltages necessary to drive the display panel 10 from the main power supplied from the system board and supply them to the display panel 10.
  • the power supply circuit 50 generates a high potential voltage (VDD) and a low potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to It can be supplied to the high potential voltage line (VDDL) and low potential voltage line (VSSL).
  • the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driver 30 from the main power source.
  • FIG. 7 is an enlarged view of the first panel area in the display device of FIG. 3.
  • the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas, such as the first panel area A1, through tiling.
  • the first panel area A1 may include a plurality of semiconductor light emitting devices 150 arranged for each unit pixel (PX in FIG. 5).
  • Figure 8 is an enlarged view of area A2 in Figure 7.
  • the display device 100 of the embodiment may include a substrate 200, assembly wiring 201 and 202, an insulating layer 206, and a plurality of semiconductor light emitting devices 150. More components may be included than this.
  • the assembly wiring may include a first assembly wiring 201 and a second assembly wiring 202 that are spaced apart from each other.
  • the first assembly wiring 201 and the second assembly wiring 202 may be provided to generate dielectrophoresis force (DEP force) to assemble the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 may be one of a horizontal semiconductor light emitting device, a flip chip type semiconductor light emitting device, and a vertical semiconductor light emitting device.
  • the semiconductor light-emitting device 150 may include, but is not limited to, a red semiconductor light-emitting device 150, a green semiconductor light-emitting device 150G, and a blue semiconductor light-emitting device 150B0 to form a unit pixel (sub-pixel).
  • red and green phosphors may be provided to implement red and green colors, respectively.
  • the substrate 200 may be a support member that supports components disposed on the substrate 200 or a protection member that protects the components.
  • the substrate 200 may be a rigid substrate or a flexible substrate.
  • the substrate 200 may be made of sapphire, glass, silicon, or polyimide. Additionally, the substrate 200 may include a flexible material such as PEN (Polyethylene Naphthalate) or PET (Polyethylene Terephthalate). Additionally, the substrate 200 may be made of a transparent material, but is not limited thereto.
  • the substrate 200 may function as a support substrate in a display panel, and may also function as an assembly substrate when self-assembling a light emitting device.
  • the substrate 200 may be a backplane equipped with circuits in the sub-pixels (PX1, PX2, PX3) shown in FIGS. 5 and 6, such as transistors (ST, DT), capacitors (Cst), signal wires, etc.
  • PX1, PX2, PX3 sub-pixels shown in FIGS. 5 and 6, such as transistors (ST, DT), capacitors (Cst), signal wires, etc.
  • ST, DT transistors
  • Cst capacitors
  • signal wires etc.
  • the insulating layer 206 may include an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc., or an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx), and may include a substrate. (200) may be integrated to form one substrate.
  • the insulating layer 206 may be a conductive adhesive layer that has adhesiveness and conductivity, and the conductive adhesive layer may be flexible and enable a flexible function of the display device.
  • the insulating layer 206 may be an anisotropic conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles.
  • the conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness, but electrically insulating in a direction horizontal to the thickness.
  • the insulating layer 206 may include an assembly hole 203 into which the semiconductor light emitting device 150 is inserted. Therefore, during self-assembly, the semiconductor light emitting device 150 can be easily inserted into the assembly hole 203 of the insulating layer 206.
  • the assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, etc.
  • the assembly hall 203 may also be called a hall.
  • the assembly hole 203 may be called a hole, groove, groove, recess, pocket, etc.
  • the assembly hole 203 may be different depending on the shape of the semiconductor light emitting device 150.
  • the red semiconductor light emitting device, the green semiconductor light emitting device, and the blue semiconductor light emitting device each have different shapes, and may have an assembly hole 203 having a shape corresponding to the shape of each of these semiconductor light emitting devices.
  • the assembly hole 203 may include a first assembly hole for assembling a red semiconductor light emitting device, a second assembly hole for assembling a green semiconductor light emitting device, and a third assembly hole for assembling a blue semiconductor light emitting device. there is.
  • the red semiconductor light emitting device has a circular shape
  • the green semiconductor light emitting device has a first oval shape with a first minor axis and a second major axis
  • the blue semiconductor light emitting device has a second oval shape with a second minor axis and a second major axis.
  • the second major axis of the oval shape of the blue semiconductor light emitting device may be greater than the second major axis of the oval shape of the green semiconductor light emitting device
  • the second minor axis of the oval shape of the blue semiconductor light emitting device may be smaller than the first minor axis of the oval shape of the green semiconductor light emitting device.
  • methods for mounting the semiconductor light emitting device 150 on the substrate 200 may include, for example, a self-assembly method (FIG. 9) and a transfer method.
  • Figure 9 is a diagram showing an example in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.
  • the assembled substrate 200 which will be described later, can also function as the panel substrate 200a in a display device after assembly of the light emitting device, but the embodiment is not limited thereto.
  • the semiconductor light-emitting device 150 may be introduced into the chamber 1300 filled with fluid 1200, and the semiconductor light-emitting device 150 may be assembled onto the assembly substrate ( 200). At this time, the light emitting device 150 adjacent to the assembly hole 207H of the assembly substrate 200 may be assembled into the assembly hole 207H by DEP force caused by the electric field of the assembly wiring.
  • the fluid 1200 may be water such as ultrapure water, but is not limited thereto.
  • the chamber may be called a water tank, container, vessel, etc.
  • the assembled substrate 200 may be placed on the chamber 1300. Depending on the embodiment, the assembled substrate 200 may be input into the chamber 1300.
  • the semiconductor light emitting device 150 may be implemented as a vertical semiconductor light emitting device as shown, but is not limited to this and a horizontal light emitting device may be employed.
  • the semiconductor light emitting device 150 may include a magnetic layer (not shown) containing a magnetic material.
  • the magnetic layer may include a magnetic metal such as nickel (Ni). Since the semiconductor light emitting device 150 introduced into the fluid includes a magnetic layer, it can move to the assembly substrate 200 by the magnetic field generated from the assembly device 1100.
  • the magnetic layer may be disposed on the top or bottom or on both sides of the light emitting device.
  • an electric field is formed in the first assembly wiring 201 and the second assembly wiring 202 as an alternating voltage is applied, and the semiconductor light emitting device 150 is inserted into the assembly hole 207H by the DEP force caused by this electric field.
  • the gap between the first assembly wiring 201 and the second assembly wiring 202 may be smaller than the width of the semiconductor light emitting device 150 and the width of the assembly hole 207H, and the assembly of the semiconductor light emitting device 150 using an electric field. The position can be fixed more precisely.
  • An insulating layer 215 is formed on the first assembled wiring 201 and the second assembled wiring 202 to protect the first assembled wiring 201 and the second assembled wiring 202 from the fluid 1200, and Leakage of current flowing through the first assembly wiring 201 and the second assembly wiring 202 can be prevented.
  • the insulating layer 215 may be formed of a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator.
  • the insulating layer 215 may have a minimum thickness to prevent damage to the first assembly wiring 201 and the second assembly wiring 202 when assembling the semiconductor light emitting device 150. can have a maximum thickness for stable assembly.
  • a partition wall 207 may be formed on the insulating layer 215. Some areas of the partition wall 207 may be located on top of the first assembly wiring 201 and the second assembly wiring 202, and the remaining area may be located on the top of the assembly substrate 200.
  • An assembly hole 207H where the semiconductor light emitting devices 150 are coupled is formed in the assembly substrate 200, and the surface where the assembly hole 207H is formed may be in contact with the fluid 1200.
  • the assembly hole 207H can guide the exact assembly position of the semiconductor light emitting device 150.
  • the assembly hole 207H may have a shape and size corresponding to the shape of the semiconductor light emitting device 150 to be assembled at the corresponding location. Accordingly, it is possible to prevent another semiconductor light emitting device from being assembled or a plurality of semiconductor light emitting devices from being assembled into the assembly hole 207H.
  • the assembly device 1100 that applies a magnetic field may move along the assembled substrate 200.
  • Assembly device 1100 may be a permanent magnet or an electromagnet.
  • the assembly device 1100 may move while in contact with the assembly substrate 200 in order to maximize the area to which the magnetic field is applied within the fluid 1200.
  • the assembly device 1100 may include a plurality of magnetic materials or may include a magnetic material of a size corresponding to that of the assembly substrate 200. In this case, the moving distance of the assembly device 1100 may be limited to within a predetermined range.
  • the semiconductor light emitting device 150 in the chamber 1300 may move toward the assembly device 1100 and the assembly substrate 200 by the magnetic field generated by the assembly device 1100.
  • the semiconductor light emitting device 150 may enter the assembly hole 207H and be fixed by the DEP force formed by the electric field between the assembly wires 201 and 202 while moving toward the assembly device 1100.
  • the first and second assembly wirings 201 and 202 generate an electric field using an AC power source, and a DEP force may be formed between the assembly wirings 201 and 202 due to this electric field.
  • the semiconductor light emitting device 150 can be fixed to the assembly hole 207H on the assembly substrate 200 by this DEP force.
  • a predetermined solder layer (not shown) is formed between the light emitting device 150 assembled on the assembly hole 207H of the assembly substrate 200 and the assembly wiring 201 and 202 to improve the bonding force of the light emitting device 150. It can be improved.
  • a molding layer (not shown) may be formed in the assembly hole 207H of the assembly substrate 200.
  • the molding layer may be a transparent resin or a resin containing a reflective material or a scattering material.
  • the time required to assemble each semiconductor light-emitting device on a substrate can be drastically shortened, making it possible to implement a large-area, high-pixel display more quickly and economically.
  • FIGS. 10 to 37 Descriptions omitted below can be easily understood from FIGS. 1 to 9 and the description given above in relation to the corresponding drawings.
  • Figure 10 is a plan view showing a display device according to an embodiment.
  • the display device 300 may have a plurality of sub-pixels (PX1, PX2, and PX3) defined on a substrate (310 in FIG. 11).
  • a plurality of sub-pixels (PX1, PX2, PX3) constitute a unit pixel (PX), and a plurality of pixels (PX) may be arranged on the substrate 310.
  • a plurality of pixels (PX) may be arranged in a matrix, but this is not limited.
  • the first sub-pixel (PX1) may output a first color light
  • the second sub-pixel (PX2) may output a second color light
  • the third sub-pixel (PX3) may output a third color light.
  • the first color light, second color light, and third color light may have different wavelength bands.
  • the first color light may include red light
  • the second color light may include green light
  • the third color light may include blue light. Accordingly, a full-color image can be displayed by red light, green light, and blue light.
  • the unit pixel PX may further include an additional sub-pixel that outputs white light. The brightness of the unit pixel (PX) can be increased by the additional sub-pixel, thereby improving the contrast ratio.
  • a plurality of assembly holes 340H1, 340H2, and 340H3 may be provided on the substrate 310.
  • the plurality of assembly holes 340H1, 340H2, and 340H3 are internally recessed grooves or recesses, and may be formed in the partition wall (340 in FIG. 11) to be described later.
  • a plurality of assembly holes 340H1, 340H2, and 340H3 may be provided in a plurality of sub-pixels PX1, PX2, and PX3, respectively.
  • the first assembly hole 340H1 is provided in the first sub-pixel PX1
  • the second assembly hole 340H2 is provided in the second sub-pixel PX2
  • the third assembly hole 340H3 is provided in the first sub-pixel PX1. It may be provided in the third sub-pixel (PX3).
  • at least two first assembly holes 340H1 are provided in the first sub-pixel PX1, and two or more second assembly holes 340H2 are provided in the second sub-pixel PX2. 3
  • Two or more third assembly holes 340H3 may be provided in the sub-pixel PX3.
  • a plurality of semiconductor light emitting devices 150-1, 150-2, and 150-3 may be provided on the substrate 310.
  • the first semiconductor light-emitting device 150-1 is provided in the first sub-pixel (PX1)
  • the second semiconductor light-emitting device 150-2 is provided in the second sub-pixel (PX2)
  • the third The semiconductor light emitting device 150-3 may be provided in the third sub-pixel PX3.
  • at least two first semiconductor light-emitting devices 150-1 are provided in the first sub-pixel PX1, and at least two second semiconductor light-emitting devices 150-2 are provided in the second sub-pixel PX2.
  • two or more third semiconductor light emitting devices 150-3 may be provided in the third sub-pixel PX3.
  • the first semiconductor light-emitting device 150-1 is disposed in the first assembly hole 340H1 on the first sub-pixel PX1, and the second semiconductor light-emitting device 150-2 is located in the second sub-pixel PX2.
  • the third semiconductor light emitting device 150-3 may be placed in the third assembly hole 340H3 on the third sub-pixel PX3.
  • the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the 3 The semiconductor light emitting device 150-3 must be fixed to and electrically connected to the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3).
  • the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3 may be simultaneously fixed and electrically connected using the same process. You can.
  • each of the plurality of semiconductor light emitting devices 150-1, 150-2, and 150-3 and the substrate 310 are connected to each other by the plurality of connection electrodes 370-1, 370-1, and 370-3.
  • the first assembly wire (321 in FIG. 11) and the second assembly wire 322 may be electrically connected.
  • the side portions of each of the plurality of semiconductor light emitting devices 150-1, 150-2, and 150-3 are shown as being connected to the first assembly wiring 321 and the second assembly wiring 322, but the first assembly wiring 321 and the second assembly wiring 322 are connected to each other. It may be connected to the wiring 321 or the second assembly wiring 322.
  • each of the plurality of connection electrodes 370-1, 370-1, and 370-3 is disposed along the circumference of each of the plurality of semiconductor light emitting devices 150-1, 150-2, and 150-3, thereby forming a closed loop ( can have a closed loop.
  • each of the plurality of connection electrodes 370-1, 370-1, and 370-3 is connected to the first assembly wiring 321 or the second assembly wiring 322.
  • the side of the first semiconductor light emitting device 150-1 and the first assembly wiring 321 and the second assembly wiring 322 on the first sub-pixel PX1 are electrically connected by the first connection electrode 370-1.
  • the side of the second semiconductor light emitting device 150-2 and the first assembly wiring 321 and the second assembly wiring 322 on the second sub-pixel PX2 are electrically connected by the second connection electrode 370-2.
  • the side of the third semiconductor light emitting device 150-3 and the first assembly wiring 321 and the second assembly wiring 322 on the third sub-pixel PX3 are electrically connected by the third connection electrode 370-3.
  • each of the plurality of semiconductor light emitting devices 150-1, 150-2, and 150-3 may be fixed to the substrate 310, specifically the insulating layer 330, by a fixing member (380 in FIG. 11). there is.
  • the plurality of connection electrodes 370-1, 370-1, and 370-3 and the fixing member 380 may be formed simultaneously using the same metal powder using a series of processes, that is, a coating process and a melting process.
  • the plurality of connection electrodes 370-1, 370-1, and 370-3 and the fixing member 380 may be made of at least one metal material.
  • the semiconductor light-emitting device 150-1 is assembled in the assembly hole 340H1, so that the outer side of the semiconductor light-emitting device 150-1 and the assembly hole ( Even if the gap (G) between the inner sides of 340H1 is very narrow, the connection electrodes 370-1, 370-1, 370-3 are formed without disconnection, and at the same time, the semiconductor light emitting device 150-1 is formed under the lower side.
  • the semiconductor light emitting device 150-1 can be firmly fixed to the insulating layer 330 by the member 380.
  • the solution flows downward by gravity through the gap G and fills the assembly hole 340H1, through a melting process.
  • the metal particles may be melted to form the connection electrodes 370-1, 370-1, and 370-3 and the fixing member 380 simultaneously within the assembly hole 340H1.
  • the gap (G) between the outer side of the semiconductor light emitting device 150-1 and the inner side of the assembly hole 340H1 is 1.5 micrometers or less, the connecting electrodes 370-1, 370-1, and 370-3 are connected without disconnection. can be formed, enabling high-resolution or ultra-high resolution implementation and improving product reliability.
  • the first connection electrode 370-1 may be spaced apart from the fixing member 380, but may also be in contact with each other.
  • the second connection electrode 370-2 may be spaced apart from the fixing member 380, but may also be in contact with each other.
  • the third connection electrode 370-3 may be spaced apart from the fixing member 380, but may also be in contact with each other.
  • connection electrodes 370-1, 370-1, and 370-3 and the fixing member 380 will be described through various embodiments.
  • Figure 11 is a cross-sectional view showing a first sub-pixel according to the first embodiment.
  • each of the second sub-pixel (PX2) and the third sub-pixel (PX3) includes the first sub-pixel (PX1) and the first semiconductor light-emitting device 150-1 and the second semiconductor light-emitting device 150-2 as light emitting sources. ) are the same except for Accordingly, the structures of each of the second sub-pixel (PX2) and the third sub-pixel (PX3) can be easily understood from the structure of the first sub-pixel (PX1).
  • the first insulating layer 330 may be used interchangeably with an insulating layer
  • the first semiconductor light emitting device 150-1 may be used interchangeably with a semiconductor light emitting device
  • the first assembly hole 340H1 may be used interchangeably with an assembly hole.
  • the first sub-pixel (PX1) includes a substrate 310, a first assembly wiring 321, a second assembly wiring 322, an insulating layer 330, and a partition 340. ), a semiconductor light emitting device 150-1, a fixing member 380, and a connection electrode 370-1.
  • the substrate 310 may be a support member that supports components disposed on the substrate 310 or a protection member that protects the components.
  • the first assembly wiring 321 and the second assembly wiring 322 may be disposed on the substrate 310 .
  • the first assembly wiring 321 and the second assembly wiring 322 may be disposed on the same layer.
  • the first assembly wiring 321 and the second assembly wiring 322 may be in contact with the upper surface of the substrate 310, but this is not limited.
  • the first assembly wiring 321 and the second assembly wiring 322 may be arranged parallel to each other.
  • the first assembly wiring 321 and the second assembly wiring 322 may serve to assemble the semiconductor light emitting device 150-1 into the assembly hole 340H1 in a self-assembly method.
  • the moving semiconductor light emitting device 150-1 may be assembled in the assembly hole 340H1 by the assembly device (1100 in FIG. 9) by the dielectrophoresis force formed by the electric field.
  • the insulating layer 330 may be disposed on the substrate 310 .
  • the insulating layer 330 may be made of an inorganic material or an organic material.
  • the insulating layer 330 is made of a material having a dielectric constant related to the dielectrophoretic force, and may contribute to the size of the DEP force formed between the first assembled wiring 321 and the second assembled wiring 322.
  • the insulating layer 330 may protect the first assembled wiring 321 and the second assembled wiring 322.
  • the partition wall 340 may be disposed on the first assembly wiring 321 and the second assembly wiring 322.
  • the partition wall 340 may have an assembly hole 340H1 for assembling the semiconductor light emitting device 150-1.
  • the insulating layer 330 may be exposed within the assembly hole 340H1.
  • the bottom surface of the assembly hole 340H1 may be the top surface of the insulating layer 330.
  • the thickness of the partition wall 340 may be determined by considering the thickness of the semiconductor light emitting device 150-1.
  • the thickness of the partition wall 340 may be smaller than the thickness of the semiconductor light emitting device 150-1.
  • the upper side of the semiconductor light emitting device 150-1 may be positioned higher than the upper surface of the partition wall 340. That is, the upper side of the semiconductor light emitting device 150-1 may protrude upward from the upper surface of the partition wall 340.
  • the thickness of the partition wall 340 may be similar to or the same as the thickness of the semiconductor light emitting device 150-1.
  • the size of the assembly hole 340H1 may be determined in consideration of a tolerance margin for forming the assembly hole 340H1 and a margin for easily assembling the semiconductor light emitting device 150-1 within the assembly hole 340H1. For example, the size of the assembly hole 340H1 may be larger than the size of the semiconductor light emitting device 150-1. If the size of the hip hole 340H1 is too large, the size of the sub-pixel PX1 increases, which may prevent high resolution. Accordingly, for example, when the semiconductor light emitting device 150-1 is assembled in the center of the assembly hole 340H1, the distance between the outer side of the semiconductor light emitting device 150-1 and the inner side of the assembly hole 340H1 is 1.5 ⁇ m. It may be as follows, but is not limited thereto. Accordingly, high-resolution or ultra-high resolution implementation may be possible.
  • the assembly hole 340H1 may have a shape corresponding to the shape of the semiconductor light emitting device 150-1.
  • the assembly hole 340H1 may also be circular.
  • the assembly hole 340H1 may also be rectangular.
  • the semiconductor light emitting device 150-1 may be disposed in the assembly hole 340H1.
  • the semiconductor light emitting device 150-1 may emit first color light, that is, red light.
  • the second semiconductor light-emitting device 150-2 on the second sub-pixel PX2 emits green light
  • the third semiconductor light-emitting device 150-3 on the third sub-pixel PX3 emits blue light. Although it may emit light, there are no limitations to this.
  • the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3 distributed in the same chamber (1300 in FIG. 9) They can be simultaneously moved by the same assembly device 1100 and assembled into the assembly holes 340H1, 340H2, and 340H3 of the corresponding sub-pixels (PX1, PX2, and PX3 in FIG. 10), respectively.
  • the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-1 may not be assembled in the assembly holes 340H1, 340H2, and 340H3 in which it is to be assembled, but may be assembled in other assembly holes.
  • the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3 each have different shapes, and the different first semiconductor light-emitting devices 150-3 Assembly holes 340H1, 340H2, and 340H3 may be formed to correspond to the shapes of the semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3, respectively. . Therefore, each of the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3, which have different shapes, has an assembly hole ( Since it is assembled on 340H1, 340H2, 340H3), assembly defects can be prevented.
  • the semiconductor light emitting device 150-1 of the embodiment may be a vertical semiconductor light emitting device.
  • the semiconductor light emitting device 150-1 may include light emitting units 151, 152, and 153, an electrode 154, and a passivation layer 157.
  • the semiconductor light emitting device 150-1 may include more components than this.
  • the light emitting units 151, 152, and 153 include a first conductive semiconductor layer 151, an active layer 152, and a second conductive semiconductor layer 153, but may include more components.
  • the first conductivity type semiconductor layer 151 may include a first conductivity type dopant
  • the second conductivity type semiconductor layer 153 may include a second conductivity type dopant.
  • the first conductivity type dopant may be an n-type dopant such as silicon (Si)
  • the second conductivity type dopant may be a p-type dopant such as boron (B).
  • the electrode 154 may be disposed below the first conductive semiconductor layer 151.
  • the electrode 154 may include at least one or more layers.
  • the electrode 154 may be disposed on a side of the first conductivity type semiconductor layer 151 for contact with the connection electrode 370-1. Additionally, the electrode 154 may be disposed on the lower side of the first conductive semiconductor layer 151.
  • another electrode may be disposed on the top of the second conductivity type semiconductor layer 153.
  • Another electrode may include a transparent conductive layer such as ITO.
  • the passivation layer 157 may protect the light emitting units 151, 152, and 153.
  • the passivation layer 157 may surround the light emitting units 151, 152, and 153.
  • the passivation material 157 has a dielectric constant and may affect the size of the DEP force formed between the first assembly wiring 321 and the second assembly wiring 322 during self-assembly.
  • the electrode 154 is disposed on the lower side of the light emitting portions 151, 152, and 153, and the remaining sides of the light emitting portions 151, 152, and 153 are surrounded by the passivation layer 157, so that the assembly hole 340H1 ) can be adjusted so that the first conductive semiconductor layer 151 faces the assembly hole 340H1 and the second conductive semiconductor layer 153 faces forward. Accordingly, the semiconductor light emitting device 150-1 can be properly assembled into the assembly hole 340H1 without turning over.
  • connection electrode 370-1 and the fixing member 380 are formed of the same metal using the same deposition process, so that the semiconductor light emitting device 150-1 can be fixed and electrically connected at the same time.
  • the connection electrode 370-1 and the fixing member 380 may be made of the same metal.
  • the connection electrode 370-1 and the fixing member 380 may be made of at least one metal.
  • the fixing member may be called a fixing pattern or a fixing layer.
  • connection electrode 370-1 may be disposed between the outer side of the semiconductor light emitting device 150-1 and the inner side of the assembly hole 340H1.
  • the connection electrode 370-1 may be disposed along the perimeter of the semiconductor light emitting device 150-1 within the assembly hole 340H1.
  • the side of the connection electrode 370-1 is in contact with the side of the semiconductor light emitting device 150-1, that is, the side of the electrode 154, and the lower side of the connection electrode 370-1 penetrates the insulating layer 330 to form the first It may be in contact with the upper surface of each of the assembly wiring 321 and/or the second assembly wiring 322.
  • connection electrode 370-1 may extend between the semiconductor light emitting device 150-1 and the insulating layer 330.
  • a portion 370-1a of the connection electrode 370-1 extends between the lower surface of the semiconductor light-emitting device 150-1 and the upper surface of the insulating layer 330, thereby forming the semiconductor light-emitting device by the connection electrode 370-1.
  • the fixity of (150-1) can be strengthened.
  • the fixing member 380 may be disposed in the recess 331.
  • the recess 331 may be formed in the insulating layer 330.
  • the recess 331 may be in contact with the assembly hole 340H1.
  • the fixing member 380 may be disposed between the first assembly wiring 321 and the second assembly wiring 322.
  • the fixing member 380 may be disposed between the lower surface of the semiconductor light emitting device 150-1 and the upper surface of the insulating layer 330.
  • the fixing member 380 may be disposed between the first assembled wiring 321 and the second assembled wiring 322 and between the lower surface of the semiconductor light emitting device 150-1 and the upper surface of the insulating layer 330.
  • the recess 331 may be formed on the insulating layer 330 between the first assembled wiring 321 and the second assembled wiring 322.
  • the depth of the recess 331 is determined by the separation distance between the first assembly wiring 321 and the second assembly wiring 322, the thickness of the insulating layer 330, the thickness of the first assembly wiring 321, and/or the second assembly wiring. It may be determined by the thickness of the wiring 322.
  • the thickness of the insulating layer 330 may be smaller than the thickness of the first assembled wiring 321 or the second assembled wiring 322.
  • the recess 331 may be formed by etching the upper surface of the insulating layer 330.
  • the thickness of the insulating layer 330 is greater than the thickness of the first assembled wiring 321 or the thickness of the second assembled wiring 322, the thickness corresponding to the first assembled wiring 321 and the second assembled wiring 322
  • a recess 331 may be formed by etching the upper surface of the insulating layer 330.
  • the upper and lower surfaces of the insulating layer 330 between the first assembly wiring 321 and the second assembly wiring 322 are etched to expose the upper surface of the substrate 310.
  • the recess 331 may be formed.
  • connection electrode 370-1 and the fixing member 380 are an aggregate of a lump 400 in which a plurality of conductive nanoparticles 401, 402, and 403 are entangled together, as shown in FIGS. 12 and 13 ( 410) may be included.
  • the conductive nanoparticles may include electrode particles 401, magnetization particles 402, reflection particles 403, etc., but are not limited thereto.
  • the electrode particles 401 may be a metal with excellent electrical conductivity, such as copper (Cu).
  • the electrode particles 401 may serve as an electrode for smooth current flow between the semiconductor light emitting device 150-1 and the first assembly wiring 321 or the second assembly wiring 322.
  • the magnetizing particles 402 may be a metal with excellent magnetization characteristics, such as nickel (Ni).
  • Ni nickel
  • the magnetizing particles 402 are easily magnetized by a magnet during self-assembly, allowing the semiconductor light emitting device 150-1 to quickly and accurately move to the assembly hole 340H1 of the corresponding sub-pixel PX1 on the substrate 310. You can.
  • the reflective particles 403 may be a metal with excellent reflective properties, such as aluminum (Al). The reflective particles 403 can improve the light efficiency and brightness of the semiconductor light-emitting device 150-1 by reflecting the light generated in the semiconductor light-emitting device 150-1 forward.
  • the electrode powder containing the electrode particles 401 dispersed in the solution, the magnetization powder containing the magnetization particles 402, and the magnetization powder containing the reflection particles 403 are melted by a melting process, As shown in FIG. 12, the electrode particles 401, magnetization particles 402, and reflection particles 403 may become entangled with each other.
  • the surface shape of each of the electrode particles 401, magnetization particles 402, and reflection particles 403 melted through the melting process may vary, such as a regular round surface, a random round surface, or an uneven surface.
  • the solution may contain solvents such as organic solvents or water and various additives. Additives may include dispersants, organic binders, surfactants, etc.
  • the electrode particles 401, magnetization particles 402, and reflection particles 403 may be one-dimensionally, two-dimensionally, or three-dimensionally entangled. Several electrode particles 401, magnetization particles 402, or reflection particles 403 may be aggregated in a row. The electrode particles 401, magnetization particles 402, and reflection particles 403 may each coagulate one by one. Several magnetization particles 402 may become entangled between adjacent electrode particles 401. Several magnetizing particles 402 may become entangled with each other between adjacent magnetizing particles 402 . Several electrode particles 401 may become entangled between adjacent reflective particles 403. The electrode particles 401, magnetization particles 402, and reflection particles 403 may be entangled with each other in various combinations.
  • the electrode particles 401, magnetization particles 402, and reflection particles 403 may be entangled together in various combinations to form the lump 400 shown in FIG. 12. Numerous lumps 400 may be combined to form the aggregate 410 shown in FIG. 13 . Although not shown, the electrode particles 401, magnetization particles 402, and reflection particles 403 may be tangled together in various combinations to form an aggregate 410, skipping the lump 400.
  • This assembly 410 may be formed to a preset thickness to become the connection electrode 370-1 or the fixing member 380.
  • the preset thickness may be a thickness set for the connection electrode 370-1 or the fixing member 380.
  • the density of the magnetizing particles 402 increases from the upper surface 370B of the connecting electrode 370-1 toward the lower surface 370A of the connecting electrode 370-1 or toward the connecting electrode. It may become larger as it moves away from the upper surface (370B) of (370-1).
  • connection electrode 370-1 For smooth current flow, it is desirable for the dedicated particles to stick together and make electrical contact. However, even if there are many electrode particles 401 in the connection electrode 370-1, there may be many places in the connection electrode 370-1 where the electrode particles 401 are not stuck together. In this case, smooth current flow is difficult, which may cause a decrease in luminance of the semiconductor light emitting device 150-1.
  • a solution in which electrode powder, magnetization powder, and reflection powder are dispersed is applied on the substrate 310, and then a magnet can be placed under the substrate 310.
  • the magnetization powder may quickly descend toward the substrate 310.
  • the electrode particles 401, magnetization particles 402, and reflection particles 403 of the electrode powder, magnetization powder, and reflection powder are melted, thereby forming the connection electrode 370-1 and A fixing member 380 may be formed. Since the magnetization powder is largely dispersed in the area adjacent to the substrate 310 by the magnet, as shown in FIG. 15, during the melting process, the electrode particles are formed through the magnetization particles 402 contained in the magnetization powder. By being electrically connected (401), smooth current flow is possible.
  • More magnetizing particles 402 are included in the lower area than the upper or middle area of the connection electrode 370-1, and these magnetizing particles 402 electrically connect the electrode particles 401. can be connected Therefore, the resistance is smaller in the lower region than in the upper or middle region within the connection electrode 370-1, and the lower region of the connection electrode 370-1 is connected to the first assembly wiring 321 and/or the second assembly wiring. It may be connected to the wiring 322. Accordingly, smoother current flow is possible between the semiconductor light emitting device 150-1 and the first assembly wiring 321 and/or the second assembly wiring 322 by the lower region of the connection electrode 370-1. , can contribute to improving the brightness of the semiconductor light emitting device 150-1.
  • connection electrode 370-1 of the embodiment is formed by melting various powders contained in a solution through a melting process, so the upper surface of the connection electrode 370-1 may have various shapes.
  • the upper surface of the connection electrode 370-1 may have various shapes, such as a non-uniform surface (420 in FIG. 16) or a round surface (430 in FIG. 17).
  • the first sub-pixel PX1 may include a second insulating layer 350 and an electrode wire 360.
  • the second insulating layer 350 may protect the semiconductor light emitting device 150-1.
  • the second insulating layer 350 may be a planarization layer to prevent electrical disconnection of the electrode wiring 360. That is, the top surface of the second insulating layer 350 may have a flat, straight surface.
  • the second insulating layer 350 may be made of an organic material, but is not limited thereto.
  • the second insulating layer 350 may be disposed on the partition wall 340.
  • the second insulating layer 350 may be disposed on the semiconductor light emitting device 150-1.
  • the second insulating layer 350 may be disposed between the outer side of the semiconductor light emitting device 150-1 and the inner side of the assembly hole 340H1.
  • the electrode wire 360 may be disposed on the second insulating layer 350 and electrically connected to the semiconductor light emitting device 150-1 through the second insulating layer 350.
  • the electrode wiring 360 may be electrically connected to the second conductive semiconductor layer 153 through the second insulating layer 350 and the passivation layer 157 of the semiconductor light emitting device 150-1.
  • the electrode wire 360 may be connected to the second electrode.
  • the first assembly wiring 321 and/or the second assembly wiring 322 may be referred to as the lower electrode wiring, and the electrode wiring 360 may be referred to as the upper electrode wiring.
  • the positive voltage applied to the electrode wiring 360 and the negative voltage applied to the first assembled wiring 321 and/or the second assembled wiring 322 A first color light, for example, red light, may be emitted from the semiconductor light emitting device 150-1 by the polarity voltage.
  • a second color light for example, green light
  • the third semiconductor light-emitting device 150-2 of the third sub-pixel PX3 In -3 a third color light, for example, blue light
  • a full-color image can be displayed in the unit pixels (PX) constituting the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel.
  • Figure 18 shows that a display device is manufactured using a backplane substrate.
  • a backplane substrate 300A may be prepared.
  • the backplane substrate 300A includes a plurality of sub-pixels (PX1, PX2, and PX3), and an assembly hole 340H1 may be formed in each of the plurality of sub-pixels (PX1, PX2, and PX3).
  • the plurality of sub-pixels (PX1, PX2, PX3) may include, for example, the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3), but are not limited thereto.
  • the unit pixel PX may be composed of the first sub-pixel PX1, the second sub-pixel PX2, and the third sub-pixel PX3.
  • a plurality of pixels PX may be arranged in a matrix on the backplane substrate 300A.
  • a plurality of semiconductor light emitting devices 150-1, 150-2, and 150-3 may be assembled on the backplane substrate 300A using a self-assembly process.
  • the plurality of semiconductor light-emitting devices may include a first semiconductor light-emitting device 150-1, a second semiconductor light-emitting device 150-2, and a third semiconductor light-emitting device 150-3.
  • the first semiconductor light emitting device 150-1 is assembled in the first assembly hole 340H1 of the first sub-pixel PX1
  • the second semiconductor light emitting device 150-2 of the second sub-pixel PX2 is assembled in the first assembly hole 340H1 of the first sub-pixel PX1.
  • 2 may be assembled into the second assembly hole 340H2 of the sub-pixel PX2
  • the third semiconductor light emitting device 150-3 may be assembled into the third assembly hole 340H3 of the third sub-pixel PX3.
  • the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3 can be assembled simultaneously or individually on the backplane substrate 300A.
  • the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3 each have different shapes, so that the first semiconductor light emitting device 150-1,
  • misassembly in assembly holes other than the self-assembly hole can be prevented.
  • there is no limitation to this there is no limitation to this.
  • a plurality of connection electrodes 370-1, 370-2, and 370-3 are formed through a plurality of assembly holes 340H1 through a process of applying a solution containing metal powder and a melting process. 340H2, 340H3).
  • a first connection electrode 370-1 is formed around the first semiconductor light emitting device 150-1 in the first assembly hole 340H1 of the first sub-pixel PX1
  • a second connection electrode 370-2 is formed around the second semiconductor light emitting device 150-2 in the second assembly hole 340H2 of the second sub-pixel (PX2)
  • the third connection electrode 370-3 is formed in the third sub-pixel (PX3).
  • ) may be formed around the third semiconductor light emitting device 150-3 in the third assembly hole 340H3.
  • a plurality of fixing members 380 may be formed in the plurality of connection electrodes 370-1, 370-1, and 370-3 and the plurality of sub-pixels PX1, PX2, and PX3.
  • 19 to 26 show the manufacturing process of the first sub-pixel according to the first embodiment.
  • the manufacturing process of each of the second sub-pixel (PX2) and the third sub-pixel (PX3) is also the same as that of the first sub-pixel (PX1).
  • the manufacturing process of each of the second sub-pixel (PX2) and the third sub-pixel (PX3) can be easily understood from the manufacturing process of the first sub-pixel (PX1).
  • a backplane substrate 300A may be prepared.
  • a first assembly wiring 321, a second assembly wiring 322, and an assembly hole 340H1 may be disposed on the backplane substrate 300A.
  • the assembly hole 340H1 may vertically overlap a portion of the first assembly wiring 321 and a portion of the second assembly wiring 322. Accordingly, the DEP force formed by the first assembly wiring 321 and the second assembly wiring 322 may be formed in the assembly hole 340H1.
  • a recess 331 may be formed in the bottom of the assembly hole 340H1. That is, the recess 331 may contact the assembly hole 340H1.
  • the recess 331 may be formed in the insulating layer 330.
  • the recess 331 may be formed in the insulating layer 330 between the first assembled wiring 321 and the second assembled wiring 322.
  • the size and depth of the recess 331 are determined by the thickness of the insulating layer 330, the respective thicknesses of the first assembled wiring 321 and/or the second assembled wiring 322, and the first assembled wiring 321 and the second assembled wiring. It may be determined by the separation distance between the wires 322.
  • DEP force may be formed in the assembly hole 340H1 by the voltage applied to the first assembly wiring 321 and the second assembly wiring 322.
  • the semiconductor light emitting device 150-1 in the fluid on the backplane substrate 300A may be moved to the position of the assembly hole 340H1 by movement of the magnet located below the backplane.
  • the semiconductor light emitting device 150-1 may be assembled into the assembly hole 340H1 by DEP force.
  • an etching process is performed to remove the insulating layer 330 in the assembly hole 340H1, thereby forming a portion of the upper surface of each of the first assembly wiring 321 and/or the second assembly wiring 322. may be exposed.
  • voltage is continuously applied to the first assembly wiring 321 and/or the second assembly wiring 322, so that the semiconductor light emitting device 150-1 assembled in the assembly hole 340H1 is caused by DEP force. (340H1) Does not fall out.
  • a solution 411 in which metal powder is dispersed may be applied on the substrate 310.
  • the solution 411 may include a solvent 405 such as an organic solvent or water and various additives. Accordingly, a metal powder or additive may be mixed with the solvent 405 to produce a solution 411. At this time, the solution 411 may be a low viscosity solution of 1,000 Cp or less.
  • Organic solvents may include acetone, ethanol, IPA, MEK, PGMEA, toluene, EC, EMC, DMC, etc.
  • Metal powder may include electrode powder, magnetization powder, reflection powder, etc.
  • the metal powder may be a low-melting point nano-powder with a melting point of 300°C or less and a size of 1 micrometer or less. Since the electrode powder must have a melting point of 300°C or lower, it may contain Sn, In, SnAg, SnCu, SnAu, SnBi, SnPb, etc.
  • Additives may include dispersants, organic binders, surfactants, etc.
  • the electrical/optical characteristics of the semiconductor light emitting device 150-1 may deteriorate.
  • the applied solution 411 may be formed not only within the assembly hole 340H1 but also on the partition wall 340. In addition, the applied solution 411 may be filled in the recess 331 located at the bottom of the assembly hole 340H1 through between the semiconductor light emitting device 150-1 and the bottom of the assembly hole 340H1. .
  • a melting process is performed and the metal powder is melted, thereby forming a metal film 450.
  • This metal film 450 may be formed of a connection electrode 370-1 and a fixing member 380, respectively.
  • the melting process may be a heat treatment process or a laser irradiation process, but is not limited thereto.
  • connection electrode 370-1 may be formed on the partition wall 340 and the semiconductor light emitting device 150-1.
  • the connection electrode 370-1 may be formed around the semiconductor light emitting device 150-1 within the assembly hole 340H1.
  • a fixing member 380 may be formed in the recess 331.
  • an etching process is performed to remove the connection electrode 370-1 on the partition wall 340 and the semiconductor light emitting device 150-1, so that the connection electrode 370-1 is formed in the assembly hole 340H1. ) can only be placed within.
  • a second insulating layer 350 may be formed on the substrate 310 and an electrode wire 360 may be formed on the second insulating layer 350 .
  • An insulating film may be deposited on the substrate 310 to form the second insulating layer 350.
  • the upper surface of the second insulating layer 350 can have a flat, straight surface.
  • the electrode wire 360 may penetrate the second insulating layer 350 and be connected to the upper side of the semiconductor light emitting device 150-1.
  • the display device 300 can be manufactured through the above manufacturing process.
  • Figure 27 is a cross-sectional view showing a first sub-pixel according to the second embodiment.
  • the second embodiment is similar to the first embodiment except for the third insulating layer 390.
  • components having the same shape, structure, and/or function as those of the first embodiment are assigned the same reference numerals and detailed descriptions are omitted.
  • the first sub-pixel PX1 includes a substrate 310, a first assembly wiring 321, a second assembly wiring 322, a first insulating layer 330, and a partition. (340), including a semiconductor light emitting device 150-1, a fixing member 380, a third insulating layer 390, a connection electrode 370-1, a second insulating layer 350, and an electrode wire 360. can do.
  • the third insulating layer 390 namely, the substrate 310, the first assembled wiring 321, the second assembled wiring 322, the first insulating layer 330, the partition wall 340, and the semiconductor light emitting layer. Since the element 150-1, the fixing member 380, the connection electrode 370-1, the second insulating layer 350, and the electrode wiring 360 have been described previously, detailed descriptions are omitted.
  • the third insulating layer 390 may be formed simultaneously with the connection electrode 370-1 and the fixing member 380 through the same melting process.
  • organic powders as well as solvents, metal powders, and additives may be dispersed in the solution applied on the substrate 310.
  • the solvent of the solution applied on the substrate 310 may be volatilized through a drying process.
  • the metal powder is melted through a melting process to form a metal film, thereby forming the connection electrode 370-1 and the fixing member 380.
  • the organic powder is pushed upward and hardens, thereby forming the third insulating layer 390.
  • the third insulating layer 390 may be made of organic particles 413.
  • a plurality of blocks (380a in FIG. 35) or a plurality of bars (380b in FIG. 36) can be formed.
  • the plurality of blocks 380a are fine clumps of organic powder, and the plurality of bars 380b may be formed by extending the organic powder in one direction. Some of the plurality of bars 380b may be connected to the third insulating layer 390.
  • the bar 380b has a straight shape in one direction, but may also have a curved shape or be broken in between.
  • the organic powder corresponding to the plurality of blocks 380a may be evaporated to form pores containing air.
  • the material of the third insulating layer 390 and the material of the block 380a or bar 380b may be the same.
  • the third insulating layer 390 may be disposed on the connection electrode 370-1.
  • the third insulating layer 390 may be disposed along the perimeter of the semiconductor light emitting device 150-1 within the assembly hole 340H1.
  • the top surface of the third insulating layer 390 may be the same as the top surface of the partition 340, but this is not limited.
  • the lower surface of the third insulating layer 390 is shown as having a flat, straight surface, but it may also have a curved, non-uniform surface, a round surface, or an uneven surface.
  • the metal powder and organic powder dispersed in the solution applied on the substrate 310 are formed into the connection electrode 370-1, the fixing member 380, and the third insulator using a drying process and a melting process.
  • the process time can be shortened and the process can be simple.
  • the semiconductor light emitting device 150-1 is more firmly fixed to the substrate 310 by the third insulating layer 390 as well as the fixing member 380, thereby enhancing the fixation of the semiconductor light emitting device 150-1. It can be.
  • the semiconductor light emitting device 150-1 is fixed to the first insulating layer 330 by the fixing member 380, and the semiconductor light emitting device 150-1 is fixed to the partition wall 340 by the third insulating layer 390.
  • the fixation of the semiconductor light emitting device 150-1 can be dramatically strengthened, thereby improving product reliability.
  • the height (or thickness) of the partition wall 340 in the second embodiment may be smaller than the height (or thickness) of the semiconductor light emitting device 150-1, but this is not limited.
  • the second insulating layer 350 may be disposed on the semiconductor light emitting device 150-1 and the partition wall 340.
  • the second insulating layer 350 may be disposed on the third insulating layer 390. Since the top surface of the third insulating layer 390 is the same as the top surface of the partition 340, it can be easy to form the second insulating layer 350, which is thin and has a flat, straight top surface.
  • FIGS. 28 to 30 are the same as FIGS. 19 to 21 and have already been described, detailed descriptions will be omitted.
  • the first insulating layer 330 may be removed to expose the first assembled wiring 321 and/or the second assembled wiring 322.
  • a solution 411 in which metal powder, organic powder, solvent 405, additives, etc. are dispersed may be applied on the substrate 310.
  • the metal powder may include an electrode powder containing the electrode particles 401, a magnetization powder containing the magnetization particles 402, and a reflection powder containing the reflection particles 403.
  • the organic powder may include organic particles 413.
  • the solution 411 may be applied on the partition wall 340 and the semiconductor light emitting device 150-1.
  • the solution 411 may be filled around the semiconductor light emitting device 150-1 in the assembly hole 340H1 and may also be filled in the recess 331 adjacent to the assembly hole.
  • a drying process may be performed to volatilize the solvent 405.
  • connection electrode 370-1 As shown in FIG. 32, by performing a melting process, the connection electrode 370-1, the fixing member 380, and the third insulating layer 390 can be formed.
  • the third insulating layer 390 may be formed on the connection electrode 370-1.
  • the melting process may be a heat treatment process or a laser irradiation process, but is not limited thereto.
  • the metal powder in contact with the first assembly wiring 321 and/or the second assembly wiring 322 is melted to form a metal film, and this metal film may be formed as the connection electrode 370-1.
  • the metal powder on the partition wall 340 or the semiconductor light-emitting device 150-1 is also melted and falls along the circumference of the semiconductor light-emitting device 150-1, so that the thickness of the metal film gradually increases to a desired thickness of the connection electrode 370-1. ) can be formed.
  • the target thickness of the metal film may have a height that horizontally overlaps a portion of the passivation layer 157 of the semiconductor light emitting device 150-1.
  • the connection electrode 370-1 can electrically connect the first assembly wiring 321 and/or the second assembly wiring 322 and the electrode 154 of the semiconductor light emitting device 150-1.
  • the desired thickness of the metal film can be obtained by adjusting the amount or concentration of the metal powder dispersed in the solution 411.
  • the metal powder on the partition wall 340 or the semiconductor light-emitting device 150-1 is diverted and falls along the circumference of the semiconductor light-emitting device 150-1, increasing the thickness of the metal film, and is located on the lower side of the assembly hole 340H1.
  • the organic powder may be pushed upward by the metal film, thereby increasing the thickness of the organic film 460.
  • a metal film is positioned on the lower side along the circumference of the semiconductor light emitting device 150-1 in the assembly hole 340H1 to form a connection electrode 370-1, and an organic film 460 is positioned on the metal film.
  • a third insulating layer 390 may be formed.
  • the organic layer 460 may be formed into the third insulating layer 390 through a curing process, but this is not limited.
  • the organic powder is hardened without being pushed upward within the metal film, thereby forming a plurality of blocks (380a in FIG. 35) or a plurality of bars (380b in FIG. 36) within the metal film, that is, the connection electrode 370-1. ) can be formed.
  • Organic powder in the block 380a or bar 380b may evaporate to form pores.
  • the metal powder filled in the recess 331 is melted to form a metal film, and this metal film can be formed into the fixing member 380.
  • the recess 331 is filled with a metal film, so that the upper surface of the fixing member 380 can be in contact with the lower surface of the semiconductor light emitting device 150-1.
  • a metal film fills the lower part of the recess 331 and an organic film made of cured organic powder is filled thereon, thereby forming a fixing member 380 made of a metal film and an organic film.
  • the fixing member 380 may be formed by filling the recess 331 with a metal film and forming a block 380a (or dot or pore) in which organic powder is hardened in the metal film.
  • the third insulating layer 390 may be formed only in the assembly hole 340H1 rather than on the partition wall 340 or the semiconductor light emitting device 150-1.
  • the upper part of the partition wall 340 and the upper part of the third insulating layer 390 are removed, so that the upper surface of the partition wall 340 and the upper surface of the third insulating layer 390 are on the same horizontal plane. It can be located in . This is to facilitate the planarization process of the second insulating layer 350, which is formed by a post-process and will be used as a planarization layer, but this process may be omitted.
  • the height (or thickness) of the partition wall 340 may be smaller than the height (or thickness) of the semiconductor light emitting device 150-1. there is.
  • the second insulating layer 350 may be formed by forming an organic layer on the substrate 310.
  • the second insulating layer 350 is formed on the semiconductor light-emitting device 150-1 and the partition wall 340, and may be formed along the perimeter of the semiconductor light-emitting device 150-1 within the assembly hole 340H1. .
  • a metal film is formed and patterned on the substrate 310 so that the electrode wire 360 can penetrate the second insulating layer 350 and be connected to the upper side of the semiconductor light emitting device 150-1.
  • the passivation layer 157 on the upper side of the semiconductor light emitting device 150-1 may be removed to expose the second conductivity type semiconductor layer 153.
  • Figure 37 is a cross-sectional view showing a first sub-pixel according to the fifth embodiment.
  • the fifth embodiment is similar to the first embodiment except that the fixing member 380 is connected to the connection electrode 370-1.
  • components having shapes, structures, and/or functions as those of the first embodiment are assigned the same reference numerals and detailed descriptions are omitted. Descriptions omitted in the fifth embodiment can be easily understood from the first embodiment.
  • the first sub-pixel (PX1) includes a substrate 310, a first assembly wiring 321, a second assembly wiring 322, a first insulating layer 330, and a partition.
  • a semiconductor light emitting device 150-1, a fixing member 380, a connection electrode 370-1, a second insulating layer 350, and an electrode wire 360 may be included.
  • connection electrode 370-1 and the fixing member 380 may be formed simultaneously by the same melting process.
  • the fixing member 380 may be connected to the connection electrode 370-1.
  • the fixing member 380 may be connected to the connection electrode 370-1 on the lower side of the semiconductor light emitting device 150-1.
  • the fixing member 380 and the connection electrode 370-1 may be formed integrally with each other on the side and bottom of the semiconductor light emitting device 150-1.
  • connection electrode 370-1 is disposed not only around the semiconductor light emitting device 150-1 but also below the semiconductor light emitting device 150-1 and can be connected to the fixing member 380 disposed in the recess 331. there is.
  • the lower side of the semiconductor light emitting device 150-1 may be spaced apart from the insulating layer 330. That is, the semiconductor light emitting device 150-1 may be positioned at a predetermined distance apart from the insulating layer 330 without being in contact with the insulating layer 330. Thereafter, when a solution in which metal powder, additives, etc. are dispersed in a solvent is applied on the substrate 310, the solution descends from the assembly hole 340H1 along the circumference of the semiconductor light emitting device 150-1 to form the semiconductor light emitting device.
  • connection electrode 370-1 formed around the semiconductor light-emitting device 150-1 in the assembly hole 340H1 is connected to the semiconductor light-emitting device 150-1. It may be connected to the fixing member 380 formed in the recess 331 through between the lower side and the insulating layer 330.
  • connection electrode 370-1 formed between the lower side of the semiconductor light emitting device 150-1 and the insulating layer 330 may be smaller than the depth of the recess 331, but this is not limited.
  • the metal powder may include an electrode powder containing the electrode particles 401, a magnetization powder containing the magnetization particles 402, and a reflection powder containing the reflection particles 403.
  • connection electrode 370-1 and/or the fixing member 380 may include a reflective layer due to the reflective particles 403 of the reflective powder. Since the connection electrode 370-1 and the fixing member 380 are disposed on the side and lower side of the semiconductor light-emitting device 150-1, the light generated in the semiconductor light-emitting device 150-1 is reflected forward to the semiconductor light-emitting device 150-1. The light efficiency and brightness of (150-1) can be improved.
  • the fifth embodiment may be combined with the second to fourth embodiments.
  • the display device described above may be a display panel. That is, in the embodiment, the display device and the display panel may be understood to have the same meaning.
  • a display device in a practical sense may include a display panel and a controller (or processor) capable of controlling the display panel to display an image.
  • Embodiments may be adopted in the field of displays that display images or information. Embodiments may be adopted in the field of displays that display images or information using semiconductor light-emitting devices.
  • the semiconductor light-emitting device may be a micro-level semiconductor light-emitting device or a nano-level semiconductor light-emitting device.
  • embodiments include TVs, Shiny, mobile terminals such as mobile phones and smart phones, displays for computers such as laptops and desktops, head-up displays (HUDs) for automobiles, backlight units for displays, VR, and AR.
  • HUDs head-up displays
  • MR mixed reality
  • light sources etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치는 기판과, 기판 상에 제1 조립 배선 및 제2 조립 배선과, 제1 조립 배선 및 제2 조립 배선 상에 리세스를 갖는 절연층과, 제1 조립 배선 및 제2 조립 배선 상에 배치되고, 리세스와 접하는 조립 홀을 갖는 격벽과, 조립 홀에 반도체 발광 소자와, 리세스에 고정 부재와, 반도체 발광 소자의 외측면과 조립 홀의 내측면 사이에 연결 전극을 포함한다. 고정 부재 및 연결 전극은 복수의 도전성 나노 입자가 서로 엉겨붙은 덩어리의 집합체를 포함한다.

Description

디스플레이 장치
실시예는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광 소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
하지만, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광 소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.
한편, 도 1 및 도 2에 도시한 바와 같이, 자가 조립을 위한 기판(1) 상에 조립 홀(7)이 형성되고, 이 조립 홀(7)에 반도체 발광 소자(8)가 조립된다. 이후, 측부 전극을 형성하기 위해 증착 공정을 이용하여 금속막(9)이 기판(1) 상에 증착된다.
하지만, 반도체 발광 소자(8)의 외측면과 조립 홀(7)의 내측면 사이의 갭이 매우 좁아, 금속 물질이 이 갭 사이를 통해 제1 조립 배선(2) 및 제2 조립 배선(3)에 전달되기 어렵고, 금속 물질이 제1 조립 배선(2) 및 제2 조립 배선(3)에 전달된다 하더라도, 막 두께가 두껍게 증착하는데 한계가 있어 전기적으로 단선이 발생하거나 막질이 저하되는 문제가 있다. 이러한 문제는 후공정으로 이어질 가능성이 높고, 디스플레이 장치의 구현시 점등 불량을 야기하는 문제가 있다.
미설명 도면 부호 6은 격벽으로서, 조립 홀(7)을 형성하기 위해 구비된다. 미설명 도면 부호 4는 절연층으로서, 제1 조립 배선(2) 및 제2 조립 배선(3)을 보호한다.
비공개 내부 기술에 따르면, 도 2에 도시한 바와 같이, 반도체 발광 소자(8)가 조립 홀(7)에 조립된 후 금속막(9)이 형성되는 것이 아니라 격벽(6)이 제거될 수 있다. 격벽(6)이 제거됨으로써, 반도체 발광 소자(8)의 측 방향으로 물리적 장해가 없다. 따라서, 반도체 발광 소자(8)의 측 방향으로 어떠한 물리적 방해를 받지 않고, 금속막(9)이 반도체 발광 소자(8)뿐만 아니라 기판(1) 상에 증착되고, 이러한 금속막(9)이 패터닝되어 반도체 발광 소자(8)의 측부와 제1 조립 배선(2)이 전기적으로 연결될 수 있다.
하지만, 격벽(6)을 애싱 공정을 이용하여 제거하는 경우, 도 3(a)에 도시한 바와 같이, 산화된 유기 잔여막(11)이 격벽(6)이 있던 영역에 해당하는 기판(1) 상에 형성된다. 즉, 애싱 공정으로서 O2 플라즈마를 이용한 건식 식각으로 격벽(6)이 제거된다. 이러한 경우, 산소(O2)와 격벽(6)을 제거하는 것이 아니라 격벽(6)을 산화시켜 기판(1) 표면에 상기 산화된 유기 잔여막(11)이 형성된다.
도 3(b)에 도시한 바와 같이, 상기 산화된 유기 잔여막(11)이 형성된 상태에서 금속막이 증착되고 패터닝되어 측부 전극(12)이 형성되는 경우, 상기 산화된 유기 잔여막(11)에 기인하여 측부 전극(12)가 단선되거나 측부 전극(12)의 러프니스(roughness)가 커 전기 저항이 커지는 문제가 있다.
아울러, 격벽(6)의 두께가 두꺼워 애싱 공정에 의해 격벽(6)을 완전하게 제거하는데 많은 시간이 소요되어 공정 시간이 늘어나는 문제가 있다.
한편, 도 1 및 도 2에 도시한 바와 같이, 반도체 발광 소자(8)가 조립된 후 금속막(9)이 형성되거나 격벽(6)을 제거한 후 금속막(9)이 형성되는 동안 반도체 발광 소자(8)가 조립 홀(7) 밖으로 이탈되지 않도록 반도체 발광 소자(8)를 절연층(4)에 고정시키는 공정이 추가되어야 하므로, 공정 시간이 길고 복잡해지는 문제가 있다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 반도체 발광 소자의 고정과 전기적 연결을 동시에 구현되는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 단선 없이 연결 전극(측부 전극)을 용이하게 형성할 수 있는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 반도체 발광 소자의 고정성을 강화할 수 있는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 방열 특성을 개선할 수 있는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 광 휘도를 개선할 수 있는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 고해상도나 초고해상도를 구현할 수 있는 디스플레이 장치를 제공하는 것이다.
아울러, 실시예의 또 다른 목적은 격벽을 제거할 필요 없이 공정 시간이 획기적으로 단축될 수 있는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는 기판; 상기 기판 상에 제1 조립 배선 및 제2 조립 배선; 상기 제1 조립 배선 및 제2 조립 배선 상에 리세스를 갖는 절연층; 상기 제1 조립 배선 및 제2 조립 배선 상에 배치되고, 상기 리세스와 접하는 조립 홀을 갖는 격벽; 상기 조립 홀에 반도체 발광 소자; 상기 리세스에 고정 부재; 및 상기 반도체 발광 소자의 외측면과 상기 조립 홀의 내측면 사이에 연결 전극;을 포함하고, 상기 고정 부재 및 상기 연결 전극은, 복수의 도전성 나노 입자가 서로 엉겨붙은 덩어리의 집합체를 포함한다.
상기 복수의 도전성 나노 입자는 전극용 입자, 자화용 입자 및 반사용 입자 중 적어도 하나 이상의 입자를 포함할 수 있다.
상기 자화용 입자의 밀도는 상기 연결 전극의 상면로부터 하부 방향으로 멀어질수록 커질 수 있다.
상기 자화용 입자를 매개로 하여 인접하는 전극용 입자가 엉겨붙을 수 있다.
상기 연결 전극의 일부분은 상기 반도체 발광 소자와 상기 절연층 사이에 연장될 수 있다.
상기 연결 전극의 상면은 비균일한 면을 가질 수 있다.
상기 연결 전극의 상면은 라운드 면을 가질 수 있다.
상기 디스플레이 장치는 상기 격벽, 상기 반도체 발광 소자 및 상기 연결 전극 상에 제2 절연층; 및 상기 제2 절연층 상에 전극 배선;을 포함하고, 상기 연결 전극은 상기 반도체 발광 소자의 측부를 상기 제1 조립 배선 또는 상기 제2 조립 배선 중 적어도 하나 이상의 조립 배선에 연결하고, 상기 전극 배선은 상기 반도체 발광 소자의 상부에 연결될 수 있다.
상기 디스플레이 장치는 상기 조립 홀에서 상기 연결 전극과 상기 제2 절연층 사이에 제3 절연층;을 포함할 수 있다.
상기 연결 전극은 복수의 블록을 포함하고, 상기 블록의 물질은 상기 제3 절연층의 물질과 동일할 수 있다.
상기 연결 전극은 복수의 바를 포함하고, 상기 바의 물질은 상기 제3 절연층의 물질과 동일할 수 있다.
상기 복수의 바 중 일부 바는 상기 제3 절연층과 연결될 수 있다.
상기 연결 전극은 복수의 기공을 포함하고, 상기 기공은 에어를 포함할 수 있다.
상기 고정 부재는 상기 제1 조립 배선과 상기 제2 조립 배선 사이 및 상기 반도체 발광 소자의 하면과 상기 절연층의 상면 사이에 배치될 수 있다.
상기 고정 부재는 상기 연결 전극에 연결될 수 있다.
상기 연결 전극 및 고정 부재는 반사층을 포함할 수 있다,.
상기 연결 전극은 상기 조립 홀에서 상기 반도체 발광 소자의 둘레를 따라 배치될 수 있다.
상기 반도체 발광 소자의 외측면과 상기 조립 홀의 내측면 사이의 갭은 1.5마이크로 미터 이하일 수 있다.
실시예는 용액 코팅과 용융 공정을 이용하여 반도체 발광 소자의 고정과 전기적 연결을 동시에 구현될 수 있다.
특히, 용액 코팅과 용융 공정을 이용하여 연결 전극(측부 전극)이 형성됨으로써, 반도체 발광 소자의 외 측면과 조립 홀의 내 측면 간의 갭이 협소하더라도 연결 전극에 단선이 발생하지 않아 점등 불량을 방지할 수 있다. 이에 따라, 갭을 더욱 더 좁힐 수 있어, 고해상도나 초고해상도가 구현될 수 있다.
또한, 격벽을 제거하지 않고도 단선이 없는 연결 전극 형성이 가능하므로, 격벽 제거로 인한 공정 시간 증가를 방지할 수 있다.
도 24에 도시한 바와 같이, 고정 부재(380)가 연결 전극(170-1)과 동시에 형성됨으로써, 별도의 고정 부재를 형성할 필요가 없어 공정이 단순하고 공정 시간을 단축할 수 있다.
도 32에 도시한 바와 같이, 용액 코팅과 용융 공정을 이용하여 연결 전극(170-1) 및 고정 부재(380)뿐만 아니라 제3 절연층(390)도 형성될 수 있다. 이에 따라, 반도체 발광 소자(150-1)가 고정 부재(380)뿐만 아니라 제3 절연층(390)에 의해서도 기판(310)에 고정됨으로써, 반도체 발광 소자(150-1)의 고정성이 강화될 수 있다.
용융 공정을 수행함으로써, 제3 절연층390)의 일부분이 연결 전극(170-1) 속에 복수의 블록(도 35의 380a)나 복수의 바(도 36의 380b)로 형성될 수 있다. 이들 복수의 블록(380a)나 복수의 바(380b)가 반도체 발광 소자(170-)에서 발생된 열을 연결 전극(170-1)을 통해 방출시키므로, 방열 특성을 개선할 수 있다. 블록은 도트나 패턴으로 불릴 수 있다.
도 37에 도시한 바와 같이, 연결 전극(170-1) 및 고정 부재(380)이 반도체 발광 소자(150-1)의 측부 및 하측에 배치되고, 연결 전극(170-1) 및 고정 부재(380) 각각에 반사용 입자들(403)이 분포되어 반사층으로 사용될 수 있다. 따라서, 반도체 발광 소자(150-1)에서 생성된 광이 전방으로 반사되어 광 효율 및 휘도가 개선될 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 조립 방식을 이용하여 반도체 발광 소자가 조립 홀에 조립된 모습을 도시한 평면도이다.
도 2는 메탈 증착시 단선이 발생된 모습을 도시한 단면도이다.
도 3(a)는 격벽 제거시 산화된 유기 잔여막이 발생된 모습을 보여주는 평면도이다.
도 3(b)는 도 3(a)의 산화된 유기 잔여막에 의해 유발된 측부 전극의 불량을 보여주는 단면도이다.
도 4은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 5는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 6는 도 5의 화소의 일 예를 보여주는 회로도이다.
도 7은 도 4의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 8은 도 7의 A2 영역의 확대도이다.
도 9는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 10은 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 11은 제1 실시예에 따른 제1 서브 화소를 도시한 단면도이다.
도 12는 연결 전극과 고정 부재를 구성하는 덩어리를 도시한다.
도 13은 도 12의 덩어리들이 결합된 집합체를 도시한다.
도 14는 연결 전극에서 자화용 입자의 밀도를 도시한다.
도 15는 자화용 입자를 매개로 하여 인접하는 전극용 입자가 엉겨붙는 모습을 도시한다.
도 16은 연결 전극의 상면의 일 예시도이다.
도 17은 연결 전극의 상면의 다른 예시도이다.
도 18은 백플레인 기판을 이용하여 디스플레이 장치가 제조됨을 도시한다.
도 19 내지 도 26은 제1 실시예에 따른 제1 서브 화소의 제조 공정을 도시한다.
도 27은 제2 실시예에 따른 제1 서브 화소를 도시한 단면도이다.
도 28 내지 도 34는 제2 실시예에 따른 제1 서브 화소의 제조 공정을 도시한다.
도 35는 제3 실시예에 따른 제1 서브 화소를 도시한 단면도이다.
도 36은 제4 실시예에 따른 제1 서브 화소를 도시한 단면도이다.
도 37은 제5 실시예에 따른 제1 서브 화소를 도시한 단면도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰이나 스마트 폰(smart phone)과 같은 이동 단말기, 노트북이나 데스크탑과 같은 컴퓨터용 디스플레이, 자동차용 HUD(head-Up Display), 디스플레이용 백라이트 유닛, VR, AR 또는 MR(mixed Reality)용 디스플레이, 광원 소스 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에 동일하게 적용될 수 있다.
이하 실시예에 따른 디스플레이 장치에 대해 설명한다.
도 4은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 4을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 5는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 6는 도 5의 화소의 일 예를 보여주는 회로도이다.
도 5 및 도 6를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널은 표시 영역(DA)을 포함할 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널은 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(DNA)은 표시 영역(DA)을 제외한 영역일 수 있다.
일 예로서, 표시 영역(DA)와 비표시 영역(NDA)은 동일 면상에 정의될 수 있다. 예컨대, 비표시 영역(DNA)은 표시 영역(DA)와 함께 동일 면 상에서 표시 영역(DA)을 둘러쌀 수 있지만, 이에 대해서는 한정하지 않는다.
다른 예로서, 도면에 도시되지 않았지만, 표시 영역(DA)와 비표시 영역(NDA)은 상이한 면 상에 정의될 수 있다. 예컨대, 표시 영역(DA)은 기판의 상면에 정의되고, 비표시 영역(NDA)은 기판의 하면에 정의될 수 있다. 예컨대, 비표시 영역(NDA)은 기판의 하면의 전체 영역 또는 일부 영역 상에 정의될 수도 있다.
한편, 도면에는 표시 영역(DA)과 비표시 영역(NDA)으로 구분되는 것으로 도시되고 있지만, 표시 영역(DA)과 비표시 영역(NDA)으로 구분되지 않을 수도 있다. 즉, 기판의 상면 상에 표시 영역(DA)만 존재하고, 비표시 영역(NDA)가 존재하지 않을 수 있다. 다시 말해, 기판의 상면의 전체 영역이 영상이 디스플레이되는 표시 영역(DA)으로서, 비표시 영역(NDA)인 베젤 영역이 존재하지 않을 수 있다.
디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압(VDD)이 공급되는 고전위 전압 라인(VDDL), 저전위 전압(VSS)이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 5에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 6과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 6와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압(VDD)이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 6에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 6에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 7은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 7을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 5의 PX) 별로 배치된 복수의 반도체 발광 소자(150)를 포함할 수 있다.
도 8은 도 7의 A2 영역의 확대도이다.
도 8을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 반도체 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 반도체 발광 소자(150)를 조립하기 위해 유전영동 힘(DEP force)을 생성하기 위해 구비될 수 있다. 예컨대, 반도체 발광 소자(150)는 수평형 반도체 발광 소자, 플립칩형 반도체 발광 소자 및 수직형 반도체 발광 소자 중 하나일 수 있다.
반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 반도체 발광 소자(150), 녹색 반도체 발광 소자(150G) 및 청색 반도체 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다. 기판(200)은 디스플레이 패널에서의 지지 기판으로 기능할 수 있으며, 발광 소자의 자가 조립시 조립용 기판으로 기능할 수도 있다.
기판(200)은 도 5 및 도 6에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다.
절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(206)은 반도체 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 반도체 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다. 조립 홀(203)은 홀로 불릴 수도 있다.
조립 홀(203)은 홀, 홈, 그루브, 리세스, 포켓 등으로 불릴 수 있다.
조립 홀(203)은 반도체 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자 각각은 상이한 형상을 가지며, 이들 반도체 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(203)은 적색 반도체 발광 소자가 조립되기 위한 제1 조립 홀, 녹색 반도체 발광 소자가 조립되기 위한 제2 조립 홀 및 청색 반도체 발광 소자가 조립되기 위한 제3 조립 홀을 포함할 수 있다. 예컨대, 적색 반도체 발광 소자는 원형을 가지고, 녹색 반도체 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 반도체 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 반도체 발광 소자의 타원형의 제2 장축은 녹색 반도체 발광 소자의 타원형의 제2 장축보다 크고, 청색 반도체 발광 소자의 타원형의 제2 단축은 녹색 반도체 발광 소자의 타원형의 제1 단축보다 작을 수 있다.
한편, 반도체 발광 소자(150)를 기판(200) 상에 장착하는 방식은 예컨대, 자가 조립 방식(도 9)과 전사 방식 등이 있을 수 있다.
도 9은 실시예에 따른 발광 소자가 자가조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 9을 바탕으로 실시예에 따른 반도체 발광 소자를 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 설명하기로 한다.
이후 설명되는 조립 기판(200)은 발광 소자의 조립 후에 디스플레이 장치에서 패널 기판(200a)의 기능도 할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
도 9을 참조하면, 반도체 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있으며, 조립 장치(1100)로부터 발생하는 자기장에 의해 반도체 발광 소자(150)는 조립 기판(200)으로 이동할 수 있다. 이때 조립 기판(200)의 조립 홀(207H)에 인접한 발광 소자(150)는 조립 배선들의 전기장에 의한 DEP force에 의해 조립 홀(207H)에 조립될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
반도체 발광 소자(150)가 챔버(1300)에 투입된 후, 조립 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
반도체 발광 소자(150)는 도시된 바와 같이 수직형 반도체 발광 소자로 구현될 수 있으나 이에 한정되지 않고 수평형 발광 소자가 채용될 수 있다.
반도체 발광 소자(150)는 자성체를 갖는 자성층(미도시)을 포함할 수 있다. 자성층은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있다. 유체 내로 투입된 반도체 발광 소자(150)는 자성층을 포함하므로, 조립 장치(1100)로부터 발생하는 자기장에 의해 조립 기판(200)로 이동할 수 있다. 자성층은 발광 소자의 상측 또는 하측 또는 양측에 모두 배치될 수 있다.
한편, 제1 조립 배선(201) 및 제2 조립 배선(202)은 교류 전압이 인가됨에 따라 전기장이 형성되고, 이 전기장에 의한 DEP force에 의해 조립 홀(207H)로 투입된 반도체 발광 소자(150)가 고정될 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202) 간의 간격은 반도체 발광 소자(150)의 폭 및 조립 홀(207H)의 폭보다 작을 수 있으며, 전기장을 이용한 반도체 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
제1 조립 배선(201) 및 제2 조립 배선(202) 상에는 절연층(215)이 형성되어, 제1 조립 배선(201) 및 제2 조립 배선(202)을 유체(1200)로부터 보호하고, 제1 조립 배선(201) 및 제2 조립 배선(202)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대 절연층(215)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(215)은, 반도체 발광 소자(150)의 조립 시 제1 조립 배선(201) 및 제2 조립 배선(202)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광 소자(150)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(215)의 상부에는 격벽(207)이 형성될 수 있다. 격벽(207)의 일부 영역은 제1 조립 배선(201) 및 제2 조립 배선(202)의 상부에 위치하고, 나머지 영역은 조립 기판(200)의 상부에 위치할 수 있다.
한편, 조립 기판(200)의 제조 시 절연층(215) 상부에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(150)들 각각이 조립 기판(200)에 결합 및 조립되는 조립 홀(207H)이 형성될 수 있다.
조립 기판(200)에는 반도체 발광 소자(150)들이 결합되는 조립 홀(207H)이 형성되고, 조립 홀(207H)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(207H)은 반도체 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(207H)은 대응하는 위치에 조립될 반도체 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(207H)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 9을 참조하면, 조립 기판(200)이 챔버에 배치된 후에 자기장을 가하는 조립 장치(1100)가 조립 기판(200)을 따라 이동할 수 있다. 조립 장치(1100)는 영구 자석이거나 전자석일 수 있다.
조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 조립 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 조립 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해 챔버(1300) 내의 반도체 발광 소자(150)는 조립 장치(1100) 및 조립 기판(200)을 향해 이동할 수 있다.
반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동 중 조립 배선(201, 202) 사이의 전기장에 의해 형성되는 DEP force에 의해 조립 홀(207H)로 진입하여 고정될 수 있다.
구체적으로 제1, 제2 조립 배선(201, 202)은 교류 전원에 의해 전기장을 형성하고, 이 전기장에 의해 DEP force이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 DEP force에 의해 조립 기판(200) 상의 조립 홀(207H)에 반도체 발광 소자(150)를 고정시킬 수 있다.
이때 조립 기판(200)의 조립 홀(207H) 상에 조립된 발광 소자(150)와 조립 배선(201, 202) 사이에 소정의 솔더층(미도시)이 형성되어 발광 소자(150)의 결합력을 향상시킬 수 있다.
또한 조립 후 조립 기판(200)의 조립 홀(207H)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들 각각이 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
이하, 도 10 내지 도 37을 참조하여 상술한 문제를 해결하기 위한 다양한 실시예를 설명한다. 이하에서 누락된 설명은 도1 내지 도 9 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다.
도 10은 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 10을 참조하면, 실시예에 따른 디스플레이 장치(300)는 기판(도 11의 310) 상에 복수의 서브 화소(PX1, PX2, PX3)가 정의될 수 있다. 복수의 서브 화소(PX1, PX2, PX3)는 단위 화소(PX)를 구성하는 것으로서, 기판(310) 상에 복수의 화소(PX)가 배열될 수 있다. 복수의 화소(PX)는 매트릭스로 배열될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 서브 화소(PX1)는 제1 컬러 광을 출력하고, 제2 서브 화소(PX2)는 제2 컬러 광을 출력하며, 제3 서브 화소(PX3)는 제3 컬러 광을 출력할 수 있다. 제1 컬러 광, 제2 컬러 광 및 제3 컬러 광은 서로 상이한 파장 대역을 가질 수 있다. 예컨대, 제1 컬러 광은 적색 광을 포함하고, 제2 컬러 광은 녹색 광을 포함하며, 제3 컬러 광은 청색 광을 포함할 수 있다. 이에 따라, 적색 광, 녹색 광 및 청색 광에 의해 풀 컬러 영상이 디스플레이될 수 있다. 도시되지 않았지만, 단위 화소(PX)는 백색 광을 출력하는 추가 서브 화소를 더 구비할 수도 있다. 추가 서브 화소에 의해 단위 화소(PX)의 밝기가 증가하여 콘트라스트비를 개선할 수 있다.
기판(310) 상에 복수의 조립 홀(340H1, 340H2, 340H3)이 구비될 수 있다. 복수의 조립 홀(340H1, 340H2, 340H3)은 내부로 움푹 들어간 홈이나 리세스로서, 나중에 설명될 격벽(도 11의 340)에 형성될 수 있다.
복수의 조립 홀(340H1, 340H2, 340H3)은 각각 복수의 서브 화소(PX1, PX2, PX3)에 구비될 수 있다. 일 예로서, 제1 조립 홀(340H1)은 제1 서브 화소(PX1)에 구비되고, 제2 조립 홀(340H2)은 제2 서브 화소(PX2)에 구비되며, 제3 조립 홀(340H3)은 제3 서브 화소(PX3)에 구비될 수 있다. 다른 예로서, 제1 서브 화소(PX1)에 적어도 2개 이상의 제1 조립 홀(340H1)이 구비되고, 제2 서브 화소(PX2)에 2개 이상의 제2 조립 홀(340H2)이 구비되며, 제3 서브 화소(PX3)에 2개 이상의 제3 조립 홀(340H3)이 구비될 수도 있다.
기판(310) 상에 복수의 반도체 발광 소자(150-1, 150-2, 150-3)이 구비될 수 있다. 일 예로서, 제1 반도체 발광 소자(150-1)는 제1 서브 화소(PX1)에 구비되고, 제2 반도체 발광 소자(150-2)는 제2 서브 화소(PX2)에 구비되며, 제3 반도체 발광 소자(150-3)는 제3 서브 화소(PX3)에 구비될 수 있다. 다른 예로서, 제1 서브 화소(PX1)에 적어도 2개 이상의 제1 반도체 발광 소자(150-1)가 구비되고, 제2 서브 화소(PX2)에 2개 이상의 제2 반도체 발광 소자(150-2)가 구비되며, 제3 서브 화소(PX3)에 2개 이상의 제3 반도체 발광 소자(150-3)가 구비될 수 있다.
예컨대, 제1 반도체 발광 소자(150-1)는 제1 서브 화소(PX1) 상의 제1 조립 홀(340H1)에 배치되고, 제2 반도체 발광 소자(150-2)는 제2 서브 화소(PX2) 상의 제2 조립 홀(340H2)에 배치되며, 제3 반도체 발광 소자(150-3)는 제3 서브 화소(PX3) 상의 제3 조립 홀(340H3)에 배치될 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 각각 배치된 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 고정되어야 하고 전기적으로 연결되어야 한다.
실시예에서, 동일 공정을 이용하여 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 각각의 고정과 전기적 연결이 동시에 가능할 수 있다.
복수의 연결 전극(370-1, 370-1, 370-3) 각각에 의해 복수의 반도체 발광 소자(150-1, 150-2, 150-3) 각각의 측부와 기판(310), 구체적으로 제1 조립 배선(도 11의 321) 및 제2 조립 배선(322)이 전기적으로 연결될 수 있다. 도면에는 복수의 반도체 발광 소자(150-1, 150-2, 150-3) 각각의 측부가 제1 조립 배선(321) 및 제2 조립 배선(322)에 연결되는 것으로 도시되고 있지만, 제1 조립 배선(321) 또는 제2 조립 배선(322)에 연결될 수도 있다.
예컨대, 복수의 반도체 발광 소자(150-1, 150-2, 150-3) 각각의 측부가 제1 조립 배선(321) 및 제2 조립 배선(322)에 연결되는 경우, 도 10에 도시한 바와 같이, 복수의 연결 전극(370-1, 370-1, 370-3) 각각이 복수의 반도체 발광 소자(150-1, 150-2, 150-3) 각각의 둘레를 따라 배치됨으로써, 폐루프(closed loop)를 가질 수 있다. 제1 조립 배선(321) 또는 제2 조립 배선(322)에 연결되는 경우, 복수의 연결 전극(370-1, 370-1, 370-3) 각각이 제1 조립 배선(321) 또는 제2 조립 배선(322) 상의 복수의 반도체 발광 소자(150-1, 150-2, 150-3) 각각의 둘레를 따라 배치됨으로써, 반구 형태의 개루프(open loop)를 가질 수 있다.
제1 연결 전극(370-1)에 의해 제1 반도체 발광 소자(150-1)의 측부와 제1 서브 화소(PX1) 상의 제1 조립 배선(321) 및 제2 조립 배선(322)이 전기적으로 연결될 수 있다. 제2 연결 전극(370-2)에 의해 제2 반도체 발광 소자(150-2)의 측부와 제2 서브 화소(PX2) 상의 제1 조립 배선(321) 및 제2 조립 배선(322)이 전기적으로 연결될 수 있다. 제3 연결 전극(370-3)에 의해 제3 반도체 발광 소자(150-3)의 측부와 제3 서브 화소(PX3) 상의 제1 조립 배선(321) 및 제2 조립 배선(322)이 전기적으로 연결될 수 있다.
도시되지 않았지만, 고정 부재(도 11의 380)에 의해 복수의 반도체 발광 소자(150-1, 150-2, 150-3) 각각이 기판(310), 구체적으로 절연층(330)에 고정될 수 있다.
이러한 경우, 복수의 연결 전극(370-1, 370-1, 370-3)과 고정 부재(380)는 동일한 금속 분말로 일련의 공정, 즉 코팅 공정 및 용융 공정을 이용하여 동시에 형성될 수 있다. 예컨대, 복수의 연결 전극(370-1, 370-1, 370-3)과 고정 부재(380)는 적어도 하나 이상의 금속 물질로 이루어질 수 있다.
동일한 금속 분말로 일련의 공정, 즉 코팅 공정 및 용융 공정을 이용함으로써, 반도체 발광 소자(150-1)가 조립 홀(340H1)에 조립되어 반도체 발광 소자(150-1)의 외 측면과 조립 홀(340H1)의 내 측면 사이의 갭(G)이 매우 협소하더라도, 단선 없이 연결 전극(370-1, 370-1, 370-3)이 형성되고 동시에 반도체 발광 소자(150-1) 하측 아래에 형성된 고정 부재(380)에 의해 반도체 발광 소자(150-1)가 절연층(330)에 단단하게 고정될 수 있다.
나중에 상세히 설명하겠지만, 적어도 한 종류 이상의 금속 입자(분말)가 포함된 용액이 코팅됨으로써, 해당 용액이 갭(G)을 통해 중력에 의해 아래로 흘러 조립 홀(340H1)을 채우게 되며, 용융 공정에 의해 해당 금속 입자들이 용융되어 조립 홀(340H1) 내에 동시에 연결 전극(370-1, 370-1, 370-3)과 고정 부재(380)가 형성될 수 있다. 반도체 발광 소자(150-1)의 외 측면과 조립 홀(340H1)의 내 측면 사이의 갭(G)은 1.5마이크로미터 이하인 경우에도 단선 없이 연결 전극(370-1, 370-1, 370-3)이 형성될 수 있어, 고해상도나 초고해상도 구현이 가능하고 제품 신뢰성이 제고될 수 있다.
제1 서브 화소(PX1) 상에서 제1 연결 전극(370-1)은 고정 부재(380)와 이격될 수 있지만, 서로 접할 수도 있다. 제2 서브 화소(PX2) 상에서 제2 연결 전극(370-2)은 고정 부재(380)와 이격될 수 있지만, 서로 접할 수도 있다. 제3 서브 화소(PX3) 상에서 제3 연결 전극(370-3)은 고정 부재(380)와 이격될 수 있지만, 서로 접할 수도 있다.
이하에서 다양한 실시예를 통해 동시에 복수의 연결 전극(370-1, 370-1, 370-3)과 고정 부재(380)를 형성하는 방법 및 구조를 설명한다.
도 11은 제1 실시예에 따른 제1 서브 화소를 도시한 단면도이다.
제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 구조는 제1 서브 화소(PX1)와 발광원으로서 제1 반도체 발광 소자(150-1) 및 제2 반도체 발광 소자(150-2)를 제외하고 동일하다. 따라서, 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 구조는 제1 서브 화소(PX1)의 구조로부터 용이하게 이해될 수 있다.
이하에서, 제1 절연층(330)은 절연층과 혼용되고, 제1 반도체 발광 소자(150-1)은 반도체 발광 소자와 혼용되며, 제1 조립 홀(340H1)은 조립 홀과 혼용될 수 있다.
도 11을 참조하면, 제1 실시예에 따른 제1 서브 화소(PX1)는 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 절연층(330), 격벽(340), 반도체 발광 소자(150-1), 고정 부재(380) 및 연결 전극(370-1)을 포함할 수 있다.
기판(310)은 그 기판(310) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
제1 조립 배선(321) 및 제2 조립 배선(322)은 기판(310) 상에 배치될 수 있다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 동일 층 상에 배치될 수 있다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 기판(310)의 상면에 접할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 서로 나란하게 배치될 수 있다. 제 제1 조립 배선(321) 및 제2 조립 배선(322)은 자가 조립 방식에서 반도체 발광 소자(150-1)를 조립 홀(340H1)에 조립하는 역할을 할 수 있다. 즉, 자가 조립시 제1 조립 배선(321) 및 제2 조립 배선(322)에 공급된 전압에 의해 전기장이 제 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 생성되고, 이 전기장에 의해 형성된 유전영동힘에 의해 조립 장치(도 9의 1100)에 의해 이동 중인 반도체 발광 소자(150-1)가 조립 홀(340H1)에 조립될 수 있다.
절연층(330)은 기판(310) 상에 배치될 수 있다. 예컨대, 절연층(330)은 무기 물질이나 유기 물질로 이루어질 수 있다. 예컨대, 절연층(330)은 유전영동힘과 관련된 유전율을 갖는 물질로 이루어져, 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 형성된 DEP force의 크기에 기여할 수 있다. 절연층(330)은 제1 조립 배선(321) 및 제2 조립 배선(322)을 보호할 수 있다.
격벽(340)은 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 배치될 수 있다. 격벽(340)은 반도체 발광 소자(150-1)가 조립되기 위한 조립 홀(340H1)을 가질 수 있다. 예컨대, 조립 홀(340H1) 내에 절연층(330)이 노출될 수 있다. 예컨대, 조립 홀(340H1)의 바닥면은 절연층(330)의 상면일 수 있다.
격벽(340)은 반도체 발광 소자(150-1)의 두께를 고려하여 그 두께가 결정될 수 있다. 예컨대, 격벽(340)의 두께는 반도체 발광 소자(150-1)의 두께보다 작을 수 있다. 따라서, 반도체 발광 소자(150-1)의 상측은 격벽(340)의 상면보다 더 높게 위치될 수 있다. 즉, 반도체 발광 소자(150-1)의 상측은 격벽(340)의 상면으로부터 상부 방향으로 돌출될 수 있다. 다른 예로서, 격벽(340)의 두께는 반도체 발광 소자(150-1)의 두께와 유사하거나 동일할 수도 있다.
조립 홀(340H1)의 형성을 위한 공차 마진과 조립 홀(340H1) 내에 반도체 발광 소자(150-1)가 용이하게 조립되도록 하기 위한 마진 등을 고려하여 조립 홀(340H1)의 사이즈가 결정될 수 있다. 예컨대, 조립 홀(340H1)의 사이즈는 반도체 발광 소자(150-1)의 사이즈보다 클 수 있다. 조힙 홀(340H1)의 사이즈가 너무 크면, 서브 화소(PX1)의 사이즈가 증가되어 고해상도의 구현을 방해할 수 있다. 이에 따라, 예컨대, 반도체 발광 소자(150-1)가 조립 홀(340H1)의 중심에 조립되었을 때 반도체 발광 소자(150-1)의 외 측면과 조립 홀(340H1)의 내 측면 사이의 거리는 1.5㎛ 이하일 수 있지만, 이에 대해서는 한정하지 않는다. 이에 따라, 고해상도나 초고해상도 구현이 가능할 수 있다.
예컨대, 조립 홀(340H1)은 반도체 발광 소자(150-1)의 형상에 대응하는 형상을 가질 수 있다. 예컨대, 반도체 발광 소자(150-1)가 원형인 경우, 조립 홀(340H1) 또한 원형일 수 있다. 예컨대, 반도체 발광 소자(150-1)가 직사각형인 경우, 조립 홀(340H1) 또한 직사각형일 수 있다.
한편, 반도체 발광 소자(150-1)는 조립 홀(340H1)에 배치될 수 있다.
반도체 발광 소자(150-1)는 앞서 기술한 바와 같이, 제1 컬러 광, 즉 적색 광을 발광할 수 있다. 이러한 경우, 제2 서브 화소(PX2) 상의 제2 반도체 발광 소자(150-2)는 녹색 광을 발광하며, 제3 서브 화소(PX3) 상의 제3 반도체 발광 소자(150-3)는 청색 광을 발광할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 자가 조립시, 동일한 챔버(도 9의 1300)에 분산된 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 동일한 조립 장치(1100)에 의해 동시에 이동되어, 대응하는 서브 화소(도 10의 PX1, PX2, PX3) 각각의 조립 홀(340H1, 340H2, 340H3)에 조립될 수 있다.
서브 화소(PX1, PX2, PX3) 각각의 조립 홀(340H1, 340H2, 340H3)의 사이즈가 동일한 경우, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 자신이 조립될 조립 홀(340H1, 340H2, 340H3)에 조립되지 않고 다른 조립 홀에 조립될 수 있다. 이러한 문제를 해소하기 위해, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 각각의 형상을 달리하고, 그 상이한 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 각각의 형상에 대응하도록 조립 홀(340H1, 340H2, 340H3)이 형성될 수 있다. 따라서, 서로 상이한 형상을 갖는 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 각각이 자신의 형상에 대응하는 조립 홀(340H1, 340H2, 340H3)에 조립되므로, 조립 불량을 방지할 수 있다.
실시예의 반도체 발광 소자(150-1)는 수직형 반도체 발광 소자일 수 있다.
도 11에 도시한 바와 같이, 반도체 발광 소자(150-1)는 발광부(151, 152, 153), 전극(154) 및 패시베이션층(157)를 포함할 수 있다. 반도체 발광 소자(150-1)는 이보다 더 많은 구성 요소를 포함할 수도 있다.
발광부(151, 152, 153)는 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)을 포함하지만, 이보다 더 많은 구성 요소가 포함될 수도 있다. 제1 도전형 반도체층(151)은 제1 도전형 도펀트를 포함하고, 제2 도전형 반도체층(153)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대, 제1 도전형 도펀트는 실리콘(Si)과 같은 n형 도펀트이고, 제2 도전형 도펀트는 보론(B)과 같은 p형 도펀트일 수 있다.
전극(154)은 제1 도전형 반도체층(151)의 하측에 배치될 수 있다. 전극(154)은 적어도 하나 이상의 층을 포함할 수 있다.
실시예에서, 전극(154)은 연결 전극(370-1)과의 컨택을 위해 제1 도전형 반도체층(151)의 측부 상에 배치될 수 있다. 또한, 전극(154)는 제1 도전형 반도체층(151)이 하측 상에 배치될 수 있다.
도시되지 않았지만, 또 다른 전극이 제2 도전형 반도체층(153)의 상측 상에 배치될 수 있다. 또 다른 전극은 ITO와 같은 투명 도전층을 포함할 수 있다.
패시베이션층(157)은 발광부(151, 152, 153)를 보호할 수 있다. 예컨대, 패시베이션층(157)은 발광부(151, 152, 153)를 둘러쌀 수 있다. 패시베이션츠(157)은 유전율을 가지고 있어, 자가 조립시 제1 조립 배선(321) 및 제2 조립 배선(322) 간에 형성된 DEP force의 크기에 영향을 줄 수 있다. 예컨대, 발광부(151, 152, 153)의 하측 상에 전극(154)이 배치되고, 발광부(151, 152, 153)의 나머지 측부들을 패시베이션층(157)이 둘러쌈으로써, 조립 홀(340H1)에 형성된 DEP force에 의해 제1 도전형 반도체층(151)이 조립 홀(340H1)을 향하고, 제2 도전형 반도체층(153)이 전방을 향하도록 조정될 수 있다. 이에 따라, 반도체 발광 소자(150-1)가 뒤집히지 않고 조립 홀(340H1)에 정 조립될 수 있다.
한편, 나중에 설명하겠지만, 연결 전극(370-1) 및 고정 부재(380)은 동일 금속으로 동일 증착 공정을 이용하여 형성됨으로써, 반도체 발광 소자(150-1)의 고정 및 전기적 연결이 동시에 이루어질 수 있다. 예컨대, 연결 전극(370-1) 및 고정 부재(380)는 동일한 금속으로 이루어질 수 있다. 연결 전극(370-1) 및 고정 부재(380)는 적어도 하나 이상의 금속으로 이루어질 수 있다. 고정 부재는 고정 패턴이나 고정 층으로 불릴 수 있다.
연결 전극(370-1)은 반도체 발광 소자(150-1)의 외 측면과 조립 홀(340H1)의 내 측면 사이에 배치될 수 있다. 연결 전극(370-1)은 조립 홀(340H1) 내에서 반도체 발광 소자(150-1)의 둘레를 따라 배치될 수 있다. 연결 전극(370-1)의 측부는 반도체 발광 소자(150-1)의 측부, 즉 전극(154)의 측부에 접하고 연결 전극(370-1)의 하측은 절연층(330)을 관통하여 제1 조립 배선(321) 및/또는 제2 조립 배선(322) 각각의 상면에 접할 수 있다.
한편, 연결 전극(370-1)의 일부분(370-1a)은 반도체 발광 소자(150-1)와 절연층(330) 사이에 연장될 수 있다. 연결 전극(370-1)의 일부분(370-1a)은 반도체 발광 소자(150-1)의 하면과 절연층(330)의 상면 사이에 연장됨으로써, 연결 전극(370-1)에 의해 반도체 발광 소자(150-1)의 고정성이 강화될 수 있다.
고정 부재(380)는 리세스(331)에 배치될 수 있다. 리세스(331)는 절연층(330)에 형성될 수 있다. 리세스(331)는 조립 홀(340H1)에 접할 수 있다.
고정 부재(380)는 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 배치될 수 있다. 고정 부재(380)는 반도체 발광 소자(150-1)의 하면과 절연층(330)의 상면 사이에 배치될 수 있다. 고정 부재(380)는 제1 조립 배선(321)과 제2 조립 배선(322) 사이 및 반도체 발광 소자(150-1)의 하면과 절연층(330)의 상면 사이에 배치될 수 있다.
일 예로서, 리세스(331)는 제1 조립 배선(321) 및 제2 조립 배선(322) 사이의 절연층(330) 상에 형성될 수 있다. 리세스(331)의 깊이는 제1 조립 배선(321)과 제2 조립 배선(322) 간의 이격 거리, 절연층(330)의 두께, 제1 조립 배선(321)의 두께 및/또는 제2 조립 배선(322)의 두께에 의해 결정될 수 있다. 절연층(330)의 두께는 제1 조립 배선(321)의 두께나 제2 조립 배선(322)의 두께보다 작을 수 있다.
다른 예로서, 도시되지 않았지만, 리세스(331)를 절연층(330)의 상면을 식각함으로써 형성될 수도 있다. 절연층(330)의 두께가 제1 조립 배선(321)의 두께나 제2 조립 배선(322)의 두께보다 큰 경우, 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 해당하는 절연층(330)의 상면이 식각됨으로써 리세스(331)가 형성될 수 있다.
또 다른 예로서, 도시되지 않았지만, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 해당하는 절연층(330)의 상/하면을 관통하여 기판(310)의 상면이 노출되도록 식각됨으로써 리세스(331)가 형성될 수 있다.
한편, 연결 전극(370-1) 및 고정 부재(380)는 도 12 및 도 13에 도시한 바와 같이, 복수의 도전성 나노 입자(401, 402, 403)가 서로 엉겨붙은 덩어리(400)의 집합체(410)를 포함할 수 있다.
예컨대, 도전성 나노 입자는 전극용 입자(401), 자화용 입자(402), 반사용 입자(403) 등을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
전극용 입자(401)는 구리(Cu)와 같이 전기 전도도가 우수한 금속일 수 있다. 전극용 입자(401)는 반도체 발광 소자(150-1)와 제1 조립 배선(321) 또는 제2 조립 배선(322) 간의 원활한 전류 흐름을 위한 전극의 역할을 할 수 있다. 자화용 입자(402)는 니켈(Ni)과 같이 자화 특성이 우수한 금속일 수 있다. 자화용 입자(402)는 자가 조립시 자석에 의해 쉽게 자화되어 반도체 발광 소자(150-1)가 신속하고 정확하게 기판(310) 상의 해당 서브 화소(PX1)의 조립 홀(340H1)로 이동할 수 있도록 할 수 있다. 반사용 입자(403)는 알루미늄(Al)과 같이 반사 특성이 우수한 금속일 수 있다. 반사용 입자(403)는 반도체 발광 소자(150-1)에서 생성된 광을 전방으로 반사시켜 반도체 발광 소자(150-1)의 광 효율 및 휘도를 향상시킬 수 있다.
용액에 분산된 전극용 입자(401)를 포함하는 전극용 분말, 자화용 입자(402)를 포함하는 자화용 분말 및 반사용 입자(403)를 포함하는 자화용 분말이 용융 공정에 의해 용융되어, 도 12에 도시한 바와 같이, 전극용 입자(401), 자화용 입자(402) 및 반사용 입자(403)가 서로 엉겨붙을 수 있다. 용용 공정에 의해 용융된 전극용 입자(401), 자화용 입자(402) 및 반사용 입자(403) 각각의 표면 형상은 일정한 라운드 면이나 랜덤한 라운드 면, 요철 면 등으로 다양할 수 있다. 용액에 유기 용제 또는 물과 같은 용매와 다양한 첨가제가 포함될 수 있다. 첨가제로 분산제, 유기 바인더, 계면활성제 등이 포함될 수 있다.
전극용 입자(401), 자화용 입자(402) 및 반사용 입자(403)는 1차원적으로, 2차원적으로 또는 3차원적으로 엉겨붙을 수 있다. 여러 개의 전극용 입자(401), 자화용 입자(402) 또는 반사용 입자(403)가 일렬로 엉겨붇을 수도 있다. 전극용 입자(401), 자화용 입자(402) 및 반사용 입자(403) 각각이 하나씩 엉겨붇을 수도 있다. 인접하는 전극용 입자(401) 사이에 여러 개의 자화용 입자(402)가 서로 엉겨붙을 수도 있다. 인접하는 자화용 입자(402) 사이에 여러 개의 자화용 입자(402)가 서로 엉겨붙을 수도 있다. 인접하는 반사용 입자(403) 사이에 여러 개의 전극용 입자(401)가 서로 엉겨붙을 수도 있다. 전극용 입자(401), 자화용 입자(402) 및 반사용 입자(403)가 다양한 조합으로 서로 엉겨붙을 수 있다.
전극용 입자(401), 자화용 입자(402) 및 반사용 입자(403)가 다양한 조합에 의해 서로 엉겨붙어 도 12에 도시된 덩어리(400)가 형성될 수 있다. 수 많은 덩어리(400)가 결합되어 도 13에 도시된 집합체(410)가 형성될 수 있다. 도시되지 않았지만, 전극용 입자(401), 자화용 입자(402) 및 반사용 입자(403)가 다양한 조합에 의해 서로 엉겨붙어 덩어리(400)를 건너뛴 채 집합체(410)로 형성될 수도 있다.
이러한 집합체(410)가 기 설정된 두께로 형성되어, 연결 전극(370-1) 또는 고정 부재(380)가 될 수 있다. 기 설정된 두께는 연결 전극(370-1) 또는 고정 부재(380)에 설정된 두께일 수 있다.
한편, 도 14에 도시한 바와 같이, 자화용 입자(402)의 밀도는 연결 전극(370-1)의 상면(370B)로부터 연결 전극(370-1)의 하면(370A)을 향할수록 또는 연결 전극(370-1)의 상면(370B)으로부터 멀어질수록 커질 수 있다.
원활한 전류 흐름을 위해서는 전용용 입자끼리 엉겨붙어 전기적 접촉이 되는 것이 바람직하다. 하지만, 연결 전극(370-1) 내에 전극용 입자(401)가 많다고 하더라도 연결 전극(370-1) 내에 전극용 입자(401)끼리 엉겨붙지 않은 곳이 많을 수 있다. 이러한 경우, 원활한 전류 흐름이 어렵고 이는 곧 반도체 발광 소자(150-1)의 휘도 저하를 야기할 수 있다.
이러한 문제를 해결하기 위해, 전극용 분말, 자화용 분말 및 반사용 분말이 분산된 용액이 기판(310) 상에 도포된 후, 기판(310) 아래에 자석을 위치시킬 수 있다. 자석에 의해 상기 도포된 용액 속에 분산된 전극용 분말, 자화용 분말 및 반사용 분말 중에서 자화용 분말이 신속히 기판(310)을 향해 하강할 수 있다.
이후, 용융 공정에 의해 전극용 분말, 자화용 분말 및 반사용 분말 각각의 전극용 입자(401), 자화용 입자(402) 및 반사용 입자(403)가 용융됨으로써 연결 전극(370-1) 및 고정 부재(380)가 형성될 수 있다. 자석에 의해 자화용 분말이 기판(310)에 인접한 영역에 많이 분산되므로, 도 15에 도시한 바와 같이, 용융 공정시 이들 자화용 분말에 포함된 자화용 입자(402)를 매개로 하여 전극용 입자(401)가 전기적으로 연결됨으로써, 원활한 전류 흐름이 가능하다.
연결 전극(370-1)의 상측 영역이나 중간 영역보다 하측 영역에 보다 많은 자화용 입자들(402)이 포함되어, 이들 자화용 입자들(402)에 의해 전극용 입자들(401)이 전기적으로 연결될 수 있다. 따라서, 연결 전극(370-1) 내에서 상측 영역이나 중간 영역보다 하측 영역에서 보다 더 저항이 작고, 연결 전극(370-1)의 하측 영역이 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 연결될 수 있다. 이에 따라, 반도체 발광 소자(150-1)와 제1 조립 배선(321) 및/또는 제2 조립 배선(322) 간에 연결 전극(370-1)의 하측 영역에 의해 보다 더 원활한 전류 흐름이 가능하여, 반도체 발광 소자(150-1)의 휘도 개선에 기여할 수 있다.
한편, 앞서 기술한 바와 같이, 실시예의 연결 전극(370-1)은 용액 속에 포함된 다양한 분말들이 용융 공정에 의해 용융되어 형성되므로, 연결 전극(370-1)의 상면은 다양한 형상을 가질 수 있다. 예컨대, 연결 전극(370-1)의 상면은 비균일한 면(도 16의 420)을 가지거나 라운드 면(도 17의 430)을 갖는 등 다양한 형상을 가질 수 있다.
다시 도 11을 참조하면, 제1 실시예에 따른 제1 서브 화소(PX1)는 제2 절연층(350) 및 전극 배선(360)을 포함할 수 있다.
제2 절연층(350)은 반도체 발광 소자(150-1)를 보호할 수 있다. 제2 절연층(350)은 전극 배선(360)의 전기적 단선 등을 방지하기 위한 평탄화층일 수 있다. 즉, 제2 절연층(350)의 상면은 평평한 직선 면을 가질 수 있다. 제2 절연층(350)은 유기물 재질로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다.
제2 절연층(350)은 격벽(340) 상에 배치될 수 있다. 제2 절연층(350)은 반도체 발광 소자(150-1) 상에 배치될 수 있다. 제2 절연층(350)은 반도체 발광 소자(150-1)의 외 측면과 조립 홀(340H1)의 내 측면 사이에 배치될 수 있다.
전극 배선(360)은 제2 절연층(350) 상에 배치되어, 제2 절연층(350)을 통해 반도체 발광 소자(150-1)에 전기적으로 연결될 수 있다.
예컨대, 전극 배선(360)은 제2 절연층(350) 및 반도체 발광 소자(150-1)의 패시베이션층(157)을 통해 제2 도전형 반도체층(153)과 전기적으로 연결될 수 있다. 제2 도전형 반도체층(153) 상에 제2 전극이 배치되는 경우, 전극 배선(360)은 제2 전극에 연결될 수 있다.
제1 조립 배선(321) 및/또는 제2 조립 배선(322)은 하부 전극 배선이고, 전극 배선(360)은 상부 전극 배선으로 명명될 수 있다.
이와 같이 구성된 제1 실시예에 따른 제1 서브 화소(PX1)에서 전극 배선(360)에 인가된 정극성 전압과 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 인가된 음극성 전압에 의해 반도체 발광 소자(150-1)에서 제1 컬러 광, 예컨대 적색 광이 발광될 수 있다.
도시되지 않았지만, 제2 서브 화소(PX2)의 제2 반도체 발광 소자(150-2)에서 제2 컬러 광, 예컨대 녹색 광이 발광되며, 제3 서브 화소(PX3)의 제3 반도체 발광 소자(150-3)에서 제3 컬러 광, 예컨대 청색 광이 발광될 수 있다. 이에 따라, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화를 구성하는 단위 화소(PX)에 풀 컬러 영상이 디스플레이될 수 있다.
이하에서 실시예에 따른 디스플레이 제조 공정을 설명한다.
도 18은 백플레인 기판을 이용하여 디스플레이 장치가 제조됨을 도시한다.
도 18(a)에 도시한 바와 같이, 백플레인 기판(300A)가 마련될 수 있다. 백플레인 기판(300A)은 복수의 서브 화소(PX1, PX2, PX3)를 포함하고, 복수의 서브 화소(PX1, PX2, PX3) 각각에 조립 홀(340H1)이 형성될 수 있다. 복수의 서브 화소(PX1, PX2, PX3)는 예컨대, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 이러한 경우, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 의해 단위 화소(PX)가 구성될 수 있다. 백플레인 기판(300A) 상에 복수의 화소(PX)가 매트릭스로 배열될 수 있다.
도 18(b)에 도시한 바와 같이, 자가 조립 공정을 이용하여 백플레인 기판(300A) 상에 복수의 반도체 발광 소자(150-1, 150-2, 150-3)가 조립될 수 있다. 복수의 반도체 발광 소자는 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)를 포함할 수 있다. 제1 반도체 발광 소자(150-1)가 제1 서브 화소(PX1)의 제1 조립 홀(340H1)에 조립되고, 제2 서브 화소(PX2)의 제2 반도체 발광 소자(150-2)가 제2 서브 화소(PX2)의 제2 조립 홀(340H2)에 조립되며, 제3 반도체 발광 소자(150-3)가 제3 서브 화소(PX3)의 제3 조립 홀(340H3)에 조립될 수 있다.
자가 조립시 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 동시에 또는 개별적으로 백플레인 기판(300A) 상에 조립될 수 있다. 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 각각의 형상을 다르게 하여, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 백플레인 기판(300A) 상에 동시에 조립될 때 자기 조립 홀이 아닌 다른 조립 홀에 조립되는 오 조립이 방지될 수 있지만, 이에 대해서는 한정하지 않는다.
도 18(c)에 도시한 바와 같이, 금속 분말을 포함하는 용액의 도포 공정과 용융 공정에 의해 복수의 연결 전극(370-1, 370-2, 370-3)이 복수의 조립 홀(340H1, 340H2, 340H3)에 형성될 수 있다. 제1 연결 전극(370-1)이 제1 서브 화소(PX1)의 제1 조립 홀(340H1)에서 제1 반도체 발광 소자(150-1)의 둘레에 형성되고, 제2 연결 전극(370-2)이 제2 서브 화소(PX2)의 제2 조립 홀(340H2)에서 제2 반도체 발광 소자(150-2)의 둘레에 형성되며, 제3 연결 전극(370-3)이 제3 서브 화소(PX3)의 제3 조립 홀(340H3)에서 제3 반도체 발광 소자(150-3)의 둘레에 형성될 수 있다.
도시되지 않았지만, 복수의 연결 전극(370-1, 370-1, 370-3)과 동시에 복수의 서브 화소(PX1, PX2, PX3)에 복수의 고정 부재(380)가 형성될 수 있다.
도 19 내지 도 26은 제1 실시예에 따른 제1 서브 화소의 제조 공정을 도시한다.
설명의 편의를 위해 제1 서브 화소(PX1)로 한정하고 있지만, 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 제조 공정 또한 제1 서브 화소(PX1)의 제조 공정과 동일하므로, 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 제조 공정은 제1 서브 화소(PX1)의 제조 공정으로부터 용이하게 이해될 수 있다.
도 19에 도시한 바와 같이, 백플레인 기판(300A)가 마련될 수 있다. 백플레인 기판(300A) 상에 제1 조립 배선(321), 제2 조립 배선(322) 및 조립 홀(340H1)이 배치될 수 있다. 조립 홀(340H1)은 제1 조립 배선(321)의 일부 및 제2 조립 배선(322)의 일부와 수직으로 중첩될 수 있다. 이에 따라, 제1 조립 배선(321) 및 제2 조립 배선(322)에 의해 형성된 DEP force가 조립 홀(340H1) 내에 형성될 수 있다.
한편, 조립 홀(340H1)의 바닥부에 리세스(331)가 형성될 수 있다. 즉, 리세스(331)는 조립 홀(340H1)에 접할 수 있다. 리세스(331)는 절연층(330)에 형성될 수 있다. 리세스(331)는 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 해당하는 절연층(330)에 형성될 수 있다. 리세스(331)의 사이즈와 깊이는 절연층(330)의 두께, 제1 조립 배선(321) 및/또는 제2 조립 배선(322) 각각의 두께 및 제1 조립 배선(321) 및 제2 조립 배선(322) 사이의 이격 거리에 의해 결정될 수 있다.
도 20에 도시한 바와 같이, 제1 조립 배선(321) 및 제2 조립 배선(322)에 인가된 전압에 의해 DEP force가 조립 홀(340H1) 내에 형성될 수 있다. 도시되지 않았지만, 백플레인 아래에 위치된 자석의 이동에 의해 백플레인 기판(300A) 상의 유체 내의 반도체 발광 소자(150-1)가 조립 홀(340H1)의 위치로 이동될 수 있다. 해당 반도체 발광 소자(150-1)는 DEP force에 의해 조립 홀(340H1)에 조립될 수 있다.
도 21에 도시한 바와 같이, 식각 공정이 수행되어 조립 홀(340H1) 내의 절연층(330)이 제거되어 제1 조립 배선(321) 및/또는 제2 조립 배선(322) 각각의 상면의 일부가 노출될 수 있다. 이때, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 지속적으로 전압이 인가되어, DEP force에 의해 조립 홀(340H1)에 조립된 반도체 발광 소자(150-1)가 조립 홀(340H1) 밖으로 이탈되지 않는다.
도 22에 도시한 바와 같이, 금속 분말이 분산된 용액(411)이 기판(310) 상에 도포될 수 있다. 용액(411)에 유기 용제 또는 물과 같은 용매(405)와 다양한 첨가제가 포함될 수 있다. 이에 따라, 용매(405)에 금속 분말이나 첨가제가 혼합되어, 용액(411)이 제조될 수 있다. 이때, 용액(411)은 1,000Cp 이하의 저점도 용액일 수 있다.
유기 용제로는 아세톤, 에탄올, IPA, MEK, PGMEA, 톨루엔, EC, EMC, DMC등이 포함될 수 있다. 금속 분말은 전극용 분말, 자화용 분말, 반사용 분말 등을 포함할 수 있다. 금속 분말은 300℃이하의 융점을 갖고 1마이크로미터 이하의 사이즈를 갖는 저 용점 나노 분말일 수 있디. 전극용 분말은 300℃이하의 융점을 가져야 하므로, Sn, In, SnAg, SnCu, SnAu, SnBi, SnPb 등을 포함할 수 있다. 첨가제로 분산제, 유기 바인더, 계면활성제 등이 포함될 수 있다.
이하에서 설명될 용융 공정이 300℃를 초과하는 공정 조건으로 수행되는 경우, 반도체 발광 소자(150-1)의 전기적/광학적 특성이 저하될 수 있다.
상기 도포된 용액(411)이 조립 홀(340H1) 내뿐만 아니라 격벽(340) 상에 형성될 수 있다. 또한, 상기 도포된 용액(411)이 반도체 발광 소자(150-1)와 조립 홀(340H1)의 바닥부 사이를 통해 조립 홀(340H1)의 바닥부에 위치된 리세스(331)에 채워질 수 있다.
도 23에 도시한 바와 같이, 건조 공정이 수행되어, 상기 도포된 용액(411) 중에서 용매(405)가 휘발되어 금속 분말이 남게 된다.
도 24에 도시한 바와 같이, 용융 공정이 수행되어, 금속 분말이 용융됨으로써, 금속막(450)이 형성될 수 있다. 이 금속막(450)이 각각 연결 전극(370-1) 및 고정 부재(380)으로 형성될 수 있다. 용융 공정은 열처리 공정이나 레이저 조사 공정일 수 있지만, 이에 대해서는 한정하지 않는다.
연결 전극(370-1)이 격벽(340) 및 반도체 발광 소자(150-1) 상에 형성될 수 있다. 연결 전극(370-1)이 조립 홀(340H1) 내에서 반도체 발광 소자(150-1)의 둘레에 형성될 수 있다. 고정 부재(380)가 리세스(331)에 형성될 수 있다.
도 25에 도시한 바와 같이, 식각 공정이 수행되어 격벽(340) 및 반도체 발광 소자(150-1) 상의 연결 전극(370-1)이 제거됨으로써, 연결 전극(370-1)이 조립 홀(340H1) 내에만 배치될 수 있다.
도 26에 도시한 바와 같이, 제2 절연층(350)이 기판(310) 상에 형성되고, 전극 배선(360)이 제2 절연층(350) 상에 형성될 수 있다.
절연막이 기판(310) 상에 증착되어 제2 절연층(350)이 형성될 수 있다. 이때, 제2 절연층(350)의 두께를 두껍게 하여, 제2 절연층(350)의 상면이 평평한 직선 면을 가질 수 있다. 전극 배선(360)이 제2 절연층(350)을 관통하여 반도체 발광 소자(150-1)의 상측에 연결될 수 있다.
이상과 같은 제조 공정에 의해 디스플레이 장치(300)가 제조될 수 있다.
도 27은 제2 실시예에 따른 제1 서브 화소를 도시한 단면도이다.
제2 실시예는 제3 절연층(390)을 제외하고 제1 실시예와 유사하다. 제2 실시예에서 제1 실시예와 동일한 형상, 구조 및/기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 27을 참조하면, 제2 실시예에 따른 제1 서브 화소(PX1)는 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 제1 절연층(330), 격벽(340), 반도체 발광 소자(150-1), 고정 부재(380), 제3 절연층(390), 연결 전극(370-1), 제2 절연층(350) 및 전극 배선(360)을 포함할 수 있다.
제3 절연층(390)을 제외한 나머지 구성 요소, 즉 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 제1 절연층(330), 격벽(340), 반도체 발광 소자(150-1), 고정 부재(380), 연결 전극(370-1), 제2 절연층(350) 및 전극 배선(360)은 앞서 기술한 바 있으므로, 상세한 설명은 생략한다.
제2 실시예에서, 제3 절연층(390)은 연결 전극(370-1) 및 고정 부재(380)과 동일한 용융 공정에 의해 동시에 형성될 수 있다.
나중에 설명하겠지만, 기판(310) 상에 도포된 용액에 용매, 금속 분말 및 첨가제뿐만 아니라 유기물 분말이 분산될 수 있다. 기판(310) 상에 도포된 용액이 건조 공정에 의해 용매가 휘발될 수 있다. 이후, 용융 공정에 의해 금속 분말이 용융되어, 금속막이 형성됨으로써 연결 전극(370-1) 및 고정 부재(380)가 형성될 수 있다. 금속 분말이 금속막이 형성됨에 따라 유기물 분말이 상부 방향으로 밀려나 경화됨으로써 제3 절연층(390)이 형성될 수 있다. 따라서, 제3 절연층(390)은 유기물 입자(413)로 이루어질 수 있다.
이때, 미쳐 상부 방향으로 밀려나지 않고 금속막 속에 남음으로써, 복수의 블록(도 35의 380a)이나 복수의 바(도 36의 380b)가 형성될 수 있다. 복수의 블록(380a)은 유기물 분말이 뭉쳐진 미세한 덩어리들이고, 복수의 바(380b)는 유기물 분말이 일 방향으로 길게 이어져 형성될 수 있다. 복수의 바(380b) 중 일부 바는 제3 절연층(390)과 연결될 수 있다. 도면에서 바(380b)는 일 방향을 다라 직선 모양을 갖지만 구불구불한 모양을 가지거나 중간 중간 끊어질 수도 있다.
도시되지 않았지만, 복수의 블록(380a)에 해당하는 유기물 분말이 증발되어 공기를 포함하는 기공이 될 수도 있다.
따라서, 제3 절연층(390)의 물질과 블록(380a) 또는 바(380b)의 물질이 동일한 수 있다.
제3 절연층(390)은 연결 전극(370-1) 상에 배치될 수 있다. 제3 절연층(390)은 조립 홀(340H1) 내에서 반도체 발광 소자(150-1)의 둘레를 따라 배치될 수 있다. 제3 절연층(390)의 상면은 격벽(340)의 상면과 동일할 수 있지만, 이에 대해서는 한정하지 않는다. 도면에는 제3 절연층(390)의 하면이 평평한 직선 면을 갖는 것으로 도시되고 있지만, 구불구불한 비균일한 면이나 라운드 면 또는 요철 면을 가질 수도 있다.
제2 실시예에 따르면, 기판(310) 상에 도포된 용액에 분산된 금속 분말과 유기물 분말을 건조 공정 및 용융 공정을 이용하여 연결 전극(370-1), 고정 부재(380) 및 제3 절연층(390)이 동시에 형성됨으로써, 공정 시간을 단축하고 공정이 단순할 수 있다. 또한, 고정 부재(380)뿐만 아니라 제3 절연층(390)에 의해 반도체 발광 소자(150-1)가 기판(310)에 보다 단단하게 고정되어 반도체 발광 소자(150-1)의 고정성이 강화될 수 있다. 즉 고정 부재(380)에 의해 반도체 발광 소자(150-1)가 제1 절연층(330)에 고정되고, 제3 절연층(390)에 의해 반도체 발광 소자(150-1)가 격벽(340)에 고정됨으로써, 반도체 발광 소자(150-1)의 고정성이 획기적으로 강화되어 제품 신뢰성이 제고될 수 있다.
한편, 제1 실시예와 달리, 제2 실시예에서 격벽(340)의 높이(또는 두께)가 반도체 발광 소자(150-1)의 높이(또는 두께)보다 작을 수 있지만, 이에 대해서는 한정하지 않는다.
제2 절연층(350)은 반도체 발광 소자(150-1) 및 격벽(340) 상에 배치될 수 있다. 제2 절연층(350)은 제3 절연층(390) 상에 배치될 수 있다. 제3 절연층(390)의 상면은 격벽(340)의 상면과 동일함으로써, 얇은 두께로 상면이 평평한 직선면을 갖는 제2 절연층(350)의 형성이 용이할 수 있다.
도 28 내지 도 34는 제2 실시예에 따른 제1 서브 화소의 제조 공정을 도시한다.
도 28 내지 도 30은 도 19 내지 도 21과 동일하고 앞서 이미 기술한 바 있으므로, 상세한 설명은 생략한다.
도 28 내지 도 30에 도시한 바와 같이, 백플레인 기판(300A)이 마련되고, 자가 조립 공정을 이용하여 기판(310) 상에 반도체 발광 소자(150-1)가 조립된 후, 식각 공정이 수행되어 제1 조립 배선(321) 및/또는 제2 조립 배선(322)이 노출되도록 제1 절연층(330)이 제거될 수 있다.
도 31에 도시한 바와 같이, 금속 분말, 유기물 분말, 용매(405), 첨가체 등이 분산된 용액(411)이 기판(310) 상에 도포될 수 있다. 금속 분말은 전극용 입자(401)를 포함하는 전극용 분말, 자화용 입자(402)를 포함하는 자화용 분말 및 반사용 입자(403)를 포함하는 반사용 분말을 포함할 수 있다. 유기물 분말은 유기물 입자(413)을 포함할 수 있다.
용액(411)은 격벽(340) 및 반도체 발광 소자(150-1) 상에 도포될 수 있다. 용액(411)은 조립 홀(340H1) 내에 반도체 발광 소자(150-1)의 둘레에 채워지고 또한 조립홀에 접하는 리세스(331)에도 채워질 수 있다.
이후, 건조 공정이 수행되어 용매(405)가 휘발될 수 있다.
도 32에 도시한 바와 같이, 용융 공정이 수행됨으로써, 연결 전극(370-1), 고정 부재(380) 및 제3 절연층(390)이 형성될 수 있다. 제3 절연층(390)은 연결 전극(370-1) 상에 형성될 수 있다. 용융 공정은 열처리 공정이나 레이저 조사 공정일 수 있지만, 이에 대해서는 한정하지 않는다.
용융 공정에 의해 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 접하는 금속 분말이 용융되어 금속막이 형성되고, 이 금속막이 연결 전극(370-1)으로 형성될 수 있다. 격벽(340)이나 반도체 발광 소자(150-1) 상의 금속 분말 또한 용융되어 반도체 반도체 발광 소자(150-1)의 둘레를 따라 하강하여 금속막의 두께가 점차 두꺼워져 원하는 두께의 연결 전극(370-1)이 형성될 수 있다.
금속막의 타겟 두께는 반도체 발광 소자(150-1)의 패시베이션층(157)의 일부와 수평으로 중첩되는 높이를 가질 수 있다. 이를 이해, 연결 전극(370-1)이 제1 조립 배선(321) 및/제2 조립 배선(322)과 반도체 발광 소자(150-1)의 전극(154)를 전기적으로 연결시켜줄 수 있다. 용액(411)에 분산되는 금속 분말의 양이나 농도를 조절하여 원하는 금속막의 두께가 얻어질 수 있다.
격벽(340)이나 반도체 발광 소자(150-1) 상의 금속 분말이 유용되어 반도체 발광 소자(150-1)의 둘레를 따라 하강하여 금속막의 두께가 증가하고, 조립 홀(340H1)의 하측에 위치된 유기물 분말이 금속막에 의해 상부 방향으로 밀려나 유기막(460)의 두께가 증가할 수 있다. 이에 따라, 조립 홀(340H1)에서 반도체 발광 소자(150-1)의 둘레를 따라 하측에 금속막이 위치되어 연결 전극(370-1)이 형성되고, 금속막 상에 유기막(460)이 위치되어 제3 절연층(390)이 형성될 수 있다. 유기막(460)은 경화 공정을 통해 제3 절연층(390)으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
다른 예로서, 유기물 분말이 금속막 내에서 상부 방향으로 밀려나지 않고 경화됨으로써, 금속막, 즉 연결 전극(370-1) 내에 복수의 블록(도 35의 380a)나 복수의 바(도 36의 380b)가 형성될 수 있다. 블록(380a)이나 바(380b)의 유기물 분말이 증발되어 기공이 될 수도 있다.
리세스(331) 내에 채워진 금속 분말이 용융되어 금속막이 형성되고, 이 금속막이 고정 부재(380)로 형성될 수 있다. 리세스(331)이 금속막으로 채워져, 고정 부재(380)의 상면이 반도체 발광 소자(150-1)의 하면과 접할 수 있다. 다른 예로서, 금속막이 리세스(331)의 하측 일부를 채우고, 그 위에 유기물 분말이 경화된 유기막이 채워짐으로서, 금속막과 유기막으로 이루어진 고정 부재(380)가 형성될 수도 있다. 또 다른 예로서, 금속막이 리세스(331)에 채워지고, 금속막 속에 유기물 분말이 경화된 블록(380a)(또는 도트 또는 기공)이 형성됨으로써, 고정 부재(380)가 형성될 수 있다.
유기물 분말의 양이나 농도를 조절함으로써, 제3 절연층(390)이 격벽(340)이나 반도체 발광 소자(150-1) 상에 형성되지 않고 조립 홀(340H1)에만 형성될 수도 있다.
도 33에 도시한 바와 같이, 격벽(340)의 상측 일부와 제3 절연층(390)의 상측 일부가 제거됨으로써, 격벽(340)의 상면과 제3 절연층(390)의 상면이 동일 수평면 상에 위치될 수 있다. 이는 후공정에 의해 형성되고 평탄화층으로 사용될 제2 절연층(350)의 평탄화 공정을 용이하게 하기 위함이지만, 이러한 공정은 생략될 수도 있다. 격벽(340)의 상측 일부와 제3 절연층(390)의 상측 일부가 제거됨으로써, 격벽(340)의 높이(또는 두께)는 반도체 발광 소자(150-1)의 높이(또는 두께)보다 작을 수 있다.
도 34에 도시한 바와 같이, 기판(310) 상에 유기막이 형성됨으로써, 제2 절연층(350)이 형성될 수 있다. 제2 절연층(350)은 반도체 발광 소자(150-1) 및 격벽(340) 상에 형성되고, 조립 홀(340H1) 내에서 반도체 반도체 발광 소자(150-1)의 둘레를 따라 형성될 수 있다.
이후, 기판(310) 상에 금속막이 형성되고 패터닝되어, 전극 배선(360)이 제2 절연층(350)을 관통하여 반도체 발광 소자(150-1)의 상측에 연결될 수 있다. 금속막을 형성하기 전에 반도체 발광 소자(150-1)의 상측의 패시베이션층(157)이 제거되어 제2 도전형 반도체층(153)이 노출될 수 있다.
도 37은 제5 실시예에 따른 제1 서브 화소를 도시한 단면도이다.
제5 실시예는 고정 부재(380)가 연결 전극(370-1)에 연결되는 것을 제외하고 제1 실시예와 유사하다. 제5 실시예에서 제1 실시예와 형상, 구조 및/기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다. 제5 실시예에서 누락된 설명은 제1 실시예로부터 용이하게 이해될 수 있다.
도 37을 참조하면, 제5 실시예에 따른 제1 서브 화소(PX1)는 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 제1 절연층(330), 격벽(340), 반도체 발광 소자(150-1), 고정 부재(380), 연결 전극(370-1), 제2 절연층(350) 및 전극 배선(360)을 포함할 수 있다.
제5 실시예에서, 연결 전극(370-1) 및 고정 부재(380)은 동일한 용융 공정에 의해 동시에 형성될 수 있다.
제1 실시예와 달리, 제5 실시예에서 고정 부재(380)는 연결 전극(370-1)에 연결될 수 있다. 고정 부재(380)는 반도체 발광 소자(150-1)의 하측에서 연결 전극(370-1)에 연결될 수 있다. 조립 홀(340H1)에서 반도체 발광 소자(150-1)의 측부 및 하측에서 고정 부재(380)와 연결 전극(370-1)이 일체로 형성될 수 있다.
연결 전극(370-1)의 반도체 발광 소자(150-1)의 둘레뿐만 아니라 반도체 발광 소자(150-1)의 하측에 배치되어, 리세스(331)에 배치된 고정 부재(380)와 연결될 수 있다.
자가 조립 공정에 의해 반도체 발광 소자(150-1)가 조립 홀(340H1)에 조립되는 경우, 반도체 발광 소자(150-1)의 하측이 절연층(330)과 이격될 수 있다. 즉, 반도체 발광 소자(150-1)가 절연층(330)과 접하지 않고 절연층(330) 상에 소정 거리 이격되어 위치될 수 있다. 이후, 용매에 금속 분말, 첨가제 등이 분산된 용액이 기판(310) 상에 도포되는 경우, 해당 용액이 조립 홀(340H1)에서 반도체 발광 소자(150-1)의 둘레를 따라 하강하여 반도체 발광 소자(150-1)의 하측과 절연층(330) 사이로 흘러 리세스(331)에 채워질 수 있다. 이후 건조 공정 및 용융 공정이 수행되어, 금속 분말이 용유됨으로써 조립 홀(340H1) 내에서 반도체 발광 소자(150-1)의 둘레에 형성된 연결 전극(370-1)이 반도체 발광 소자(150-1)의 하측과 절연층(330) 사이를 통해 리세스(331)에 형성된 고정 부재(380)에 연결될 수 있다.
반도체 발광 소자(150-1)의 하측과 절연층(330) 사이에 형성된 연결 전극(370-1)의 두께는 리세스(331)의 깊이보다 작을 수 있지만, 이에 대해서는 한정하지 않는다.
금속 분말은 전극용 입자(401)를 포함하는 전극용 분말, 자화용 입자(402)를 포함하는 자화용 분말 및 반사용 입자(403)를 포함하는 반사용 분말을 포함할 수 있다.
반사용 분말의 반사용 입자(403)에 의해 연결 전극(370-1) 및/또는 고정 부재(380)는 반사층을 포함할 수 있다. 연결 전극(370-1)과 고정 부재(380)가 반도체 발광 소자(150-1)의 측부 및 하측에 배치되므로, 반도체 발광 소자(150-1)에서 생성된 광이 전방으로 반사시켜 반도체 발광 소자(150-1)의 광 효율 및 휘도를 향상시킬 수 있다.
한편, 제5 실시예는 제2 내지 제4 실시예와 결합될 수도 있다.
한편, 앞서 기술한 디스플레이 장치는 디스플레이 패널일 수 있다. 즉, 실시예에서, 디스플레이 장치와 디스플레이 패널은 동일한 의미로 이해될 수 있다. 실시예에서, 실질적인 의미에서의 디스플레이 장치는 디스플레이 패널과 영상을 디스플레이하기 위해 디스플레이 패널을 제어할 수 있는 컨트롤러(또는 프로세서)를 포함할 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.
예컨대, 실시예는 TV, 샤이니지, 휴대폰이나 스마트 폰(smart phone)과 같은 이동 단말기, 노트북이나 데스크탑과 같은 컴퓨터용 디스플레이, 자동차용 HUD(head-Up Display), 디스플레이용 백라이트 유닛, VR, AR 또는 MR(mixed Reality)용 디스플레이, 광원 소스 등에 채택될 수 있다.

Claims (18)

  1. 기판;
    상기 기판 상에 제1 조립 배선 및 제2 조립 배선;
    상기 제1 조립 배선 및 제2 조립 배선 상에 리세스를 갖는 절연층;
    상기 제1 조립 배선 및 제2 조립 배선 상에 배치되고, 상기 리세스와 접하는 조립 홀을 갖는 격벽;
    상기 조립 홀에 반도체 발광 소자;
    상기 리세스에 고정 부재; 및
    상기 반도체 발광 소자의 외측면과 상기 조립 홀의 내측면 사이에 연결 전극;을 포함하고,
    상기 고정 부재 및 상기 연결 전극은,
    복수의 도전성 나노 입자가 서로 엉겨붙은 덩어리의 집합체를 포함하는,
    디스플레이 장치.
  2. 제1항에 있어서,
    상기 복수의 도전성 나노 입자는,
    전극용 입자, 자화용 입자 및 반사용 입자 중 적어도 하나 이상의 입자를 포함하는,
    디스플레이 장치.
  3. 제2항에 있어서,
    상기 자화용 입자의 밀도는 상기 연결 전극의 상면로부터 하부 방향으로 멀어질수록 커지는,
    디스플레이 장치.
  4. 제2항에 있어서,
    상기 자화용 입자를 매개로 하여 인접하는 전극용 입자가 엉겨붙는,
    디스플레이 장치.
  5. 제1항에 있어서,
    상기 연결 전극의 일부분은 상기 반도체 발광 소자와 상기 절연층 사이에 연장되는,
    디스플레이 장치.
  6. 제1항에 있어서,
    상기 연결 전극의 상면은 비균일한 면을 갖는,
    디스플레이 장치.
  7. 제1항에 있어서,
    상기 연결 전극의 상면은 라운드 면을 갖는,
    디스플레이 장치.
  8. 제1항에 있어서,
    상기 격벽, 상기 반도체 발광 소자 및 상기 연결 전극 상에 제2 절연층; 및
    상기 제2 절연층 상에 전극 배선;을 포함하고,
    상기 연결 전극은 상기 반도체 발광 소자의 측부를 상기 제1 조립 배선 또는 상기 제2 조립 배선 중 적어도 하나 이상의 조립 배선에 연결하고,
    상기 전극 배선은 상기 반도체 발광 소자의 상부에 연결되는,
    디스플레이 장치.
  9. 제8항에 있어서,
    상기 조립 홀에서 상기 연결 전극과 상기 제2 절연층 사이에 제3 절연층;을 포함하는,
    디스플레이 장치.
  10. 제9항에 있어서,
    상기 연결 전극은 복수의 블록을 포함하고,
    상기 블록의 물질은 상기 제3 절연층의 물질과 동일한,
    디스플레이 장치.
  11. 제9항에 있어서,
    상기 연결 전극은 복수의 바를 포함하고,
    상기 바의 물질은 상기 제3 절연층의 물질과 동일한,
    디스플레이 장치.
  12. 제11항에 있어서,
    상기 복수의 바 중 일부 바는 상기 제3 절연층과 연결되는,
    디스플레이 장치.
  13. 제9항에 있어서,
    상기 연결 전극은 복수의 기공을 포함하고,
    상기 기공은 에어를 포함하는,
    디스플레이 장치.
  14. 제1항에 있어서,
    상기 고정 부재는,
    상기 제1 조립 배선과 상기 제2 조립 배선 사이 및 상기 반도체 발광 소자의 하면과 상기 절연층의 상면 사이에 배치되는,
    디스플레이 장치.
  15. 제14항에 있어서,
    상기 고정 부재는,
    상기 연결 전극에 연결되는,
    디스플레이 장치.
  16. 제14항에 있어서,
    상기 연결 전극 및 고정 부재는,
    반사층을 포함하는,
    디스플레이 장치.
  17. 제1항에 있어서,
    상기 연결 전극은 상기 조립 홀에서 상기 반도체 발광 소자의 둘레를 따라 배치되는,
    디스플레이 장치.
  18. 제1항에 있어서,
    상기 반도체 발광 소자의 외측면과 상기 조립 홀의 내측면 사이의 갭은 1.5마이크로 미터 이하인,
    디스플레이 장치.
PCT/KR2022/014240 2022-09-23 2022-09-23 디스플레이 장치 WO2024063181A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/014240 WO2024063181A1 (ko) 2022-09-23 2022-09-23 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/014240 WO2024063181A1 (ko) 2022-09-23 2022-09-23 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2024063181A1 true WO2024063181A1 (ko) 2024-03-28

Family

ID=90454780

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/014240 WO2024063181A1 (ko) 2022-09-23 2022-09-23 디스플레이 장치

Country Status (1)

Country Link
WO (1) WO2024063181A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140061704A1 (en) * 2012-08-31 2014-03-06 Nichia Corporation Light emitting device and method for manufacturing the same
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200099037A (ko) * 2019-02-13 2020-08-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
KR20220075585A (ko) * 2020-11-30 2022-06-08 엘지디스플레이 주식회사 표시 장치
US20220199872A1 (en) * 2020-12-22 2022-06-23 Interface Technology (Chengdu) Co., Ltd. Micro light-emitting diode display panel and method for producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140061704A1 (en) * 2012-08-31 2014-03-06 Nichia Corporation Light emitting device and method for manufacturing the same
KR20200099037A (ko) * 2019-02-13 2020-08-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20220075585A (ko) * 2020-11-30 2022-06-08 엘지디스플레이 주식회사 표시 장치
US20220199872A1 (en) * 2020-12-22 2022-06-23 Interface Technology (Chengdu) Co., Ltd. Micro light-emitting diode display panel and method for producing the same

Similar Documents

Publication Publication Date Title
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033802A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021066221A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021125421A1 (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2021015350A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2021025243A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2023106861A1 (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
WO2020251070A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2023068407A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2024063181A1 (ko) 디스플레이 장치
WO2022019348A1 (ko) 디스플레이 장치
WO2024075859A1 (ko) 디스플레이 장치
WO2024143569A1 (ko) 백플레인 기판 및 디스플레이 장치
WO2024024998A1 (ko) 디스플레이 장치
WO2024117272A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024014581A1 (ko) 반도체 발광 소자 패키지 및 디스플레이 장치
WO2024075876A1 (ko) 디스플레이 장치
WO2023027217A1 (ko) 디스플레이 장치
WO2023167349A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024122682A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023157996A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023176994A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024034697A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023106766A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024111695A1 (ko) 자가조립 기판 및 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22959614

Country of ref document: EP

Kind code of ref document: A1