WO2021066221A1 - 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 - Google Patents

마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
WO2021066221A1
WO2021066221A1 PCT/KR2019/012893 KR2019012893W WO2021066221A1 WO 2021066221 A1 WO2021066221 A1 WO 2021066221A1 KR 2019012893 W KR2019012893 W KR 2019012893W WO 2021066221 A1 WO2021066221 A1 WO 2021066221A1
Authority
WO
WIPO (PCT)
Prior art keywords
assembly
electrode
substrate
light emitting
semiconductor light
Prior art date
Application number
PCT/KR2019/012893
Other languages
English (en)
French (fr)
Inventor
문성민
박창서
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/765,763 priority Critical patent/US20220367757A1/en
Priority to EP19947943.7A priority patent/EP4040493A4/en
Publication of WO2021066221A1 publication Critical patent/WO2021066221A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the present invention discloses a display device in which a semiconductor light emitting device is assembled at a specific position on a substrate in a fluid and a method of manufacturing the same.
  • Another object of an embodiment of the present invention is to provide a display device using a new type of assembly substrate that allows the semiconductor light emitting device to be assembled to a specific position of the substrate when the semiconductor light emitting device is assembled to the substrate in a fluid.
  • Another object of an embodiment of the present invention is to provide a method of repairing a region in which an assembly defect has occurred in a substrate by using the assembled substrate as a repair substrate.
  • Another object of an embodiment of the present invention is to solve various problems not mentioned herein. Those skilled in the art can understand through the entire purpose of the specification and drawings.
  • a substrate in a display device using a semiconductor light emitting device to achieve the above object A first assembly electrode positioned on the substrate; A first insulating layer on the first assembly electrode; A second assembly electrode positioned on the first insulating layer, electrically connected to a region of the first assembly electrode exposed by etching a portion of the first insulating layer; A second insulating layer on the second assembly electrode; A partition wall positioned on the second insulating layer and defining an assembly groove in which a semiconductor light emitting device constituting an individual pixel is mounted; A semiconductor light emitting device mounted on the assembly surface of the assembly groove is used.
  • the first assembly electrode is positioned in a first direction
  • the second assembly electrode is positioned in a second direction crossing the first direction
  • the second assembly electrode is electrically connected to the reference electrode.
  • the working electrodes are arranged in a long bar shape on the substrate, and a plurality of the reference electrodes are arranged in a short bar shape corresponding to the long bar shape of the working electrode.
  • the reference electrode may be arranged in a long bar shape on the substrate, and a plurality of the working electrodes may be arranged in a short bar shape corresponding to the long bar shape of the reference electrode.
  • the assembly groove is characterized in that the position overlapping with the working electrode and the reference electrode.
  • a method of manufacturing a display device using a semiconductor light emitting device includes the steps of separating a plurality of semiconductor light emitting devices of a first substrate from the first substrate; Preparing a second substrate including a first assembly electrode and a second assembly electrode crossing the first assembly electrode; And dispersing the plurality of semiconductor light emitting devices in a fluid, and assembling a second substrate using an electric field and a magnetic field.
  • the preparing of the second substrate may include forming a first assembly electrode on the substrate; Forming a first insulating layer on the assembly electrode; Forming a second assembly electrode on the first insulating layer so as to be electrically connected to a region of the first assembly electrode exposed by etching a portion of the first insulating layer; Forming a second insulating layer on the second assembly electrode; And forming a partition wall positioned on the second insulating layer and defining a plurality of assembly grooves in which semiconductor light emitting devices constituting individual pixels are mounted.
  • the first assembly electrode includes a working electrode and a reference electrode horizontally positioned in a first direction
  • the assembling of the second substrate includes applying an assembly voltage to the working electrode and the reference electrode. It is characterized by applying a ground voltage.
  • the working electrodes are arranged in a long bar shape on the substrate, and a plurality of the reference electrodes are arranged in a short bar shape corresponding to the long bar shape of the working electrode.
  • the step of transferring to a third substrate on which a transistor for driving an active matrix is formed is included.
  • the method further includes transferring to the third substrate.
  • the first substrate may be a growth substrate on which the semiconductor light emitting device is formed or a transfer substrate to which the semiconductor light emitting device is transferred from the growth substrate.
  • a display device and a manufacturing method using a semiconductor light emitting device can be provided.
  • the semiconductor light emitting device is controlled to be mounted at the intersection of the assembly electrodes.
  • the plurality of semiconductor light emitting devices may have various arrangements at a specific position in the substrate.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 8 is a cross-sectional view taken along line D-D of FIG. 7.
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8.
  • FIG. 11 is a diagram illustrating an embodiment of a method for assembling a semiconductor light emitting device to a substrate by a self-assembly process.
  • FIG. 13 is a flowchart showing a method of manufacturing a display device using a semiconductor light emitting device and an assembled substrate of the present invention.
  • 17 to 18 are cross-sectional views according to a specific position in the assembled substrate.
  • 24 is a diagram illustrating various embodiments of an arrangement of a semiconductor light emitting device that can be assembled on an assembly substrate of the present invention.
  • the display device described herein is a concept including all display devices that display information as a unit pixel or a set of unit pixels. Therefore, it can be applied to parts, not limited to finished products.
  • a panel corresponding to a part of a digital TV is also independently a display device in the present specification.
  • Finished products include mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation, Slate PC, Tablet PC, and Ultra. This could include books, digital TVs, and desktop computers.
  • the semiconductor light emitting device mentioned in this specification is a concept including LED, micro LED, and the like, and may be used interchangeably.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • information processed by a controller (not shown) of the display apparatus 100 may be displayed using a flexible display.
  • Flexible displays include, for example, displays that can be bent, or bent, or twistable, or foldable, or rollable by an external force.
  • the flexible display may be a display manufactured on a thin and flexible substrate that can be bent, bent, or foldable or rolled like paper while maintaining the display characteristics of a conventional flat panel display.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display device 100 illustrated in FIG. 1 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and at least one semiconductor light emitting device, as illustrated in FIG. 2. Includes 150.
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) and polyethylene terephthalate (PET) may be used as long as it has an insulating property and is flexible.
  • the substrate 110 may be a transparent material or an opaque material.
  • the substrate 110 may be a wiring board on which the first electrode 120 is disposed, and thus the first electrode 120 may be positioned on the substrate 110.
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is located, and the auxiliary electrode 170 may be disposed on the insulating layer 160.
  • a state in which the insulating layer 160 is stacked on the substrate 110 may be a single wiring board.
  • the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI), PET, and PEN, and may be formed integrally with the substrate 110 to form a single substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150, and is positioned on the insulating layer 160 and is disposed corresponding to the position of the first electrode 120.
  • the auxiliary electrode 170 has a dot shape and may be electrically connected to the first electrode 120 by an electrode hole 171 penetrating through the insulating layer 160.
  • the electrode hole 171 may be formed by filling a via hole with a conductive material.
  • a conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not limited thereto.
  • a layer performing a specific function is formed between the insulating layer 160 and the conductive adhesive layer 130, or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 It is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a conductive material and a material having adhesiveness may be mixed in the conductive adhesive layer 130.
  • the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the Z direction penetrating through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the anisotropic conductive medium.
  • heat and pressure are applied to the anisotropic conductive film, but other methods may be applied in order for the anisotropic conductive film to partially have conductivity.
  • Other methods described above may be, for example, that only one of the above heat and pressure is applied or UV cured or the like.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the conductive balls.
  • a core of a conductive material may contain a plurality of particles covered by an insulating film made of a polymer material, and in this case, a portion to which heat and pressure are applied becomes conductive by the core as the insulating film is destroyed. .
  • the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film.
  • heat and pressure are applied to the anisotropic conductive film as a whole, and an electrical connection in the Z-axis direction is partially formed by a difference in height of a counterpart adhered by the anisotropic conductive film.
  • the anisotropic conductive film may contain a plurality of particles coated with a conductive material in an insulating core.
  • the part to which heat and pressure are applied is deformed (pressed) to have conductivity in the thickness direction of the film.
  • a form in which the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film is also possible.
  • the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of an insulating base member. More specifically, the insulating base member is formed of an adhesive material, and the conductive ball is intensively disposed on the bottom of the insulating base member, and when heat and pressure are applied from the base member, it is deformed together with the conductive ball. Accordingly, it has conductivity in the vertical direction.
  • ACF fixed array anisotropic conductive film
  • the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member, or consists of a plurality of layers, and a form in which conductive balls are disposed on any one layer (double- ACF) etc. are all possible.
  • the anisotropic conductive paste is a combination of a paste and conductive balls, and may be a paste in which conductive balls are mixed with an insulating and adhesive base material.
  • a solution containing conductive particles may be a solution containing conductive particles or nanoparticles.
  • the second electrode 140 is positioned on the insulating layer 160 to be spaced apart from the auxiliary electrode 170. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 After forming the conductive adhesive layer 130 with the auxiliary electrode 170 and the second electrode 140 positioned on the insulating layer 160, the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. Then, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the auxiliary electrode 170 is formed to be elongated in one direction, so that one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • p-type electrodes of the left and right semiconductor light emitting devices with the auxiliary electrode at the center may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is pressed into the conductive adhesive layer 130 by heat and pressure, through which the portion between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 And, only a portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 has conductivity, and the remaining portion does not have conductivity because there is no press-fitting of the semiconductor light emitting device.
  • the conductive adhesive layer 130 not only mutually couples the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140, but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and a phosphor layer 180 is formed in the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different self-luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel and is electrically connected to the first electrode 120.
  • the first electrode 120 may be plural, the semiconductor light emitting elements are arranged in rows, for example, and the semiconductor light emitting elements of each row may be electrically connected to any one of the plurality of first electrodes.
  • the semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate can be used.
  • the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured with a small size.
  • a partition wall 190 may be formed between the semiconductor light emitting devices 150.
  • the partition wall 190 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130.
  • the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 190 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided as the partition wall 190.
  • the partition wall 190 may include a black or white insulator depending on the purpose of the display device. When a partition wall of a white insulator is used, it is possible to increase reflectivity, and when a partition wall of a black insulator is used, it is possible to increase the contrast while having reflective characteristics.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light
  • the phosphor layer 180 performs a function of converting the blue (B) light into a color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 182 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion constituting a blue unit pixel.
  • unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • a phosphor of one color may be stacked along each line of the first electrode 120. Accordingly, one line of the first electrode 120 may be an electrode that controls one color. That is, along the second electrode 140, red (R), green (G), and blue (B) may be sequentially disposed, and a unit pixel may be implemented through this.
  • the semiconductor light emitting device is positioned on the conductive adhesive layer to constitute a unit pixel in the display device. Since the semiconductor light emitting device has excellent luminance, individual unit pixels can be configured even with a small size.
  • the size of the individual semiconductor light emitting device 150 may be, for example, a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20 X 80 ⁇ m or less.
  • a conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned.
  • An insulating layer 160 is stacked on the wiring board 110, and a first electrode 120, an auxiliary electrode 170, and a second electrode 140 are disposed on the wiring board 110.
  • the first electrode 120 and the second electrode 140 may be disposed in a mutually orthogonal direction.
  • the wiring board 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, an anisotropic conductive film may be applied to a substrate on which the insulating layer 160 is positioned.
  • a temporary substrate 112 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which a plurality of semiconductor light emitting elements 150 constituting individual pixels are positioned is provided, and the semiconductor light emitting element 150 ) Is disposed to face the auxiliary electrode 170 and the second electrode 140.
  • the temporary substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a spire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in a wafer unit, it can be effectively used in a display device by having a gap and a size capable of forming a display device.
  • the wiring board and the temporary board 112 are thermally compressed.
  • the wiring board and the temporary board 112 may be thermally compressed by applying an ACF press head.
  • the wiring board and the temporary board 112 are bonded by the thermal compression. Due to the property of the anisotropic conductive film having conductivity by thermal compression, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, through which electrodes and semiconductor light emission The device 150 may be electrically connected. At this time, the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, and a partition wall may be formed between the semiconductor light emitting devices 150 through this.
  • the temporary substrate 112 is removed.
  • the temporary substrate 112 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO).
  • LLO laser lift-off method
  • CLO chemical lift-off method
  • a transparent insulating layer (not shown) may be formed by coating a silicon oxide (SiOx) or the like on the wiring board to which the semiconductor light emitting device 150 is bonded.
  • the step of forming a phosphor layer on one surface of the semiconductor light emitting device 150 may be further included.
  • the semiconductor light-emitting device 150 is a blue semiconductor light-emitting device that emits blue (B) light, and a red or green phosphor for converting the blue (B) light into the color of a unit pixel is used to emit the blue semiconductor light.
  • a layer can be formed on one side of the device.
  • the manufacturing method or structure of a display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.
  • PM passive matrix
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located.
  • the conductive adhesive layer 230 is a solution containing anisotropy conductive film (ACF), anisotropic conductive paste, and conductive particles. ), etc.
  • ACF anisotropy conductive film
  • anisotropic conductive paste anisotropic conductive paste
  • conductive particles conductive particles.
  • the present embodiment also illustrates a case in which the conductive adhesive layer 230 is implemented by the anisotropic conductive film.
  • the semiconductor light emitting element 250 is connected by applying heat and pressure to the semiconductor light emitting element 250. It is electrically connected to the electrode 220.
  • the semiconductor light emitting device 250 is preferably disposed to be positioned on the first electrode 220.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 are disposed between the vertical semiconductor light emitting devices in a direction crossing the length direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250.
  • the second electrode 240 may be positioned between the semiconductor light emitting devices 250.
  • the second electrode 240 may be formed as a bar-shaped electrode in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connection electrode protruding from the second electrode 240.
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250.
  • the n-type electrode is formed as an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or vapor deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230.
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) or the like may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • a transparent electrode such as ITO Indium Tin Oxide
  • ITO Indium Tin Oxide
  • the ITO material has poor adhesion to the n-type semiconductor layer. have. Accordingly, according to the present invention, by placing the second electrode 240 between the semiconductor light emitting devices 250, there is an advantage in that a transparent electrode such as ITO is not required. Therefore, the light extraction efficiency can be improved by using an n-type semiconductor layer and a conductive material having good adhesion as a horizontal electrode without being restricted by the selection of a transparent material.
  • the partition wall 290 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided.
  • the partition wall 290 may include a black or white insulator depending on the purpose of the display device.
  • the partition wall 290 is between the vertical semiconductor light emitting element 250 and the second electrode 240. It can be located between. Accordingly, individual unit pixels can be configured with a small size using the semiconductor light emitting device 250, and the distance of the semiconductor light emitting device 250 is relatively large enough, so that the second electrode 240 is connected to the semiconductor light emitting device 250. ), there is an effect of implementing a flexible display device having HD image quality.
  • a black matrix 291 may be disposed between each phosphor to improve contrast. That is, such a black matrix 291 can improve contrast of light and dark.
  • FIG. 10 is a diagram schematically illustrating a method of manufacturing a display device using a semiconductor light emitting device.
  • the semiconductor light emitting devices may be horizontal semiconductor light emitting devices or vertical semiconductor light emitting devices. However, in the case of a vertical type semiconductor light emitting device, since the first conductive type electrode and the second conductive type electrode face each other, the semiconductor light emitting device is separated from the growth substrate, and a conductive type electrode in any one direction is formed in a subsequent process. Add a process to do it. In addition, as will be described later, a magnetic layer may be included in the semiconductor light emitting device for the self-assembly process.
  • the semiconductor light emitting devices In order to use the semiconductor light emitting devices in a display device, three types of semiconductor light emitting devices that emit colors corresponding to red (R), green (G), and blue (B) are generally required. Since semiconductor light emitting elements emitting one color are formed on one growth substrate, a separate substrate is required for a display device implementing individual unit pixels using the three types of semiconductor light emitting elements. Accordingly, individual semiconductor light emitting devices must be separated from the growth substrate and assembled or transferred to the final substrate.
  • the final substrate is a substrate on which a process of forming a wiring electrode for applying a voltage to the semiconductor light emitting device so that the semiconductor light emitting device can emit light is performed.
  • the semiconductor light emitting devices emitting each color may be transferred to the transfer substrate or the assembly substrate (S1020) and then transferred back to the final substrate.
  • the transfer substrate or the assembly substrate serves as a final substrate.
  • the method of arranging the semiconductor light emitting device on the transfer substrate or the assembly substrate (S1020) can be roughly divided into three types.
  • the stamping process refers to a process of separating the semiconductor light emitting device from the growth substrate through the protrusion using a substrate made of a flexible material having a protrusion having adhesive force. By adjusting the spacing and arrangement of the protrusions, the semiconductor light emitting device of the growth substrate can be selectively separated.
  • the distance between the assembly electrodes 1112 and 1113 is formed, for example, smaller than the width of the semiconductor light emitting element 1150 and the diameter of the assembly groove 1111, so that the assembly position of the semiconductor light emitting element 1150 using an electric field Can be fixed more precisely.
  • the semiconductor light emitting device 1150 While moving toward the assembly device 1140, the semiconductor light emitting device 1150 may enter the assembly groove 1111 and contact the assembly substrate 1110 as shown in FIG. 12.
  • the semiconductor light emitting device 1150 in contact with the assembly substrate 1110 is separated by the movement of the assembly device 1140 Can be prevented.
  • a second substrate including a first assembly electrode and a second assembly electrode crossing the first assembly electrode is prepared (S1320).
  • the first assembly electrode is positioned in a first direction
  • the second assembly electrode is positioned in a second direction crossing the first direction.
  • the first assembly electrode may include a pair of electrodes horizontally positioned in the first direction.
  • the pair of electrodes includes a working electrode for applying an assembly voltage and a reference electrode for applying a ground voltage. As will be described later, one of the working electrode or the assembly electrode is electrically connected to the second assembly electrode.
  • the semiconductor light emitting device separated from the first substrate is dispersed in a fluid, and assembled on the second substrate using an electric field and a magnetic field (S1330).
  • the second substrate corresponds to an assembly substrate, and the assembly method in the assembly step S1330 is similar to the self-assembly method described above in FIGS. 11 to 12.
  • the assembly electrode crossing the assembly substrate is additionally formed, there is a difference in a method of applying a voltage, and when an assembly failure occurs in a specific region, there is an effect of being able to repair.
  • a semiconductor light emitting device assembled on an assembled substrate may be used as a panel of a display device.
  • an additional wiring process may be performed on the semiconductor light emitting device.
  • the assembled substrate may be a wiring substrate on which a transistor for driving an active matrix is formed.
  • the semiconductor light emitting device may be retransferred to the third substrate by using the second substrate as a repair substrate (S1350).
  • the semiconductor light emitting device may be individually assembled on the assembled substrate at specific positions corresponding to the X-axis and Y-axis in a passive matrix method due to the intersecting assembly electrodes. Therefore, it is possible to assemble the semiconductor light emitting device only at a specific position on the second substrate, and transfer the semiconductor light emitting device to the third substrate again.
  • a first insulating layer is formed on the first assembly electrode (S1322).
  • the first insulating layer serves to protect the first assembly electrode.
  • the second assembly electrode 1514 may be electrically connected to the short bar-shaped first assembly electrode 1512b.
  • the first assembly electrode 1512b in the form of a short bar may be a working electrode. Therefore, when a voltage is applied to the assembly electrode in the subsequent assembly process, the assembly voltage may be applied to the second assembly electrode 1514.
  • a first direction in which the first assembly electrode 1512 is positioned and a second direction in which the second assembly electrode 1514 is positioned may be orthogonal to each other.
  • 16 is a cross-sectional view showing a method of manufacturing an assembled substrate according to the present invention.
  • a first insulating layer 1513 protecting the first assembly electrode is formed on the first assembly electrode and the substrate.
  • a region of the first insulating layer 1513 positioned on one of the first assembly electrodes is etched to form a via hole 1513a.
  • a second assembly electrode that is subsequently formed through the via hole 1513a and one of the first assembly electrodes may be electrically connected.
  • the first assembly electrode in which the via hole 1513a is formed has a short bar shape, as confirmed in 15(b).
  • a second assembly electrode 1514 connected to some of the first assembly electrodes through the via hole is formed.
  • the remaining first assembly electrode in which the via hole is not formed may be electrically insulated from the second assembly electrode 1514 by the first insulating layer.
  • the direction in which the second assembly electrode 1514 is formed is a direction crossing the first assembly electrode.
  • the first assembly electrode may include a long bar-shaped electrode 1512a and a short bar-shaped electrode 1512b.
  • two short bars 1512b are formed for one long bar 1512a.
  • the electrodes 1512a and 1512b are horizontally positioned in a first direction, and a second assembly electrode 1514 is positioned in a direction crossing the electrodes 1512a and 1512b.
  • a plurality of second assembly electrodes 1514 may be positioned, and are electrically connected to the short bar-shaped electrode 1512b.
  • an assembly groove 1517 is positioned at a position overlapping with the first assembly electrodes 1512a and 1512b.
  • a second assembly electrode 1514 is positioned on one side of the assembly groove 1517.
  • 18(b) is a cross-sectional view of the assembled substrate observed by cutting the line F'-F' of FIG. 17.
  • the assembly groove is not observed, but the second assembly electrode 1514 can be identified.
  • a pair of first assembly electrodes 1512a and 1512b is positioned on a substrate (or base portion, 1511), and a first insulating layer 1513 is positioned on the first assembly electrodes 1512a and 1512b.
  • the first assembly electrode 1512b and the second assembly electrode 1514 are electrically connected through a via hole formed by etching a portion of the first insulating layer 1513.
  • a second insulating layer 1515 is positioned on the second assembly electrode 1514, and a partition wall 1516 is positioned above the second insulating layer 1515.
  • 19 is a cross-sectional view showing a state in which a semiconductor light emitting device is assembled on an assembled substrate of the present invention.
  • FIG. 20 is a diagram illustrating various embodiments of an assembled substrate according to the present invention.
  • a first assembly electrode, a second assembly electrode, and an assembly groove positioned overlapping with the first assembly electrode are schematically shown.
  • the insulating layer formed between the assembly electrodes is omitted.
  • an assembly groove 1917 is formed at a position overlapping with the pair of first assembly electrodes 1912a and 1912b, and a second assembly electrode 1914 is formed around the assembly groove 1917. This can be located.
  • an assembly groove 2017 is formed at a position overlapping with the pair of first assembly electrodes 2012a and 2012b, and around the assembly groove 2017
  • the second assembly electrode 2014 may be positioned.
  • first assembly electrode and the second assembly electrode intersect, and do not necessarily have to be orthogonal.
  • an efficient cross angle may occur depending on the shape of the assembled substrate. For example, in the case of a rectangular panel, it may be efficient in terms of space utilization that the first assembly electrode and the second assembly electrode are vertically intersected.
  • 21 is a diagram showing a method of applying a voltage to an assembled electrode of an assembled substrate according to the present invention.
  • a plurality of first assembly electrodes 2112a and 2112b are disposed corresponding to the shape of the substrate 2110.
  • a plurality of second assembly electrodes 2114 crossing the first assembly electrodes 2112a and 2112b may be disposed.
  • the assembly groove 2117 is positioned to overlap the pair of first assembly electrodes 2112a and 2112b. For intuitive observation, the insulating layer formed between the actual assembled electrodes is omitted.
  • the plurality of second assembly electrodes 2114 are connected through a first common electrode 2120 for applying a voltage and a plurality of switches 2121.
  • One second assembly electrode 2114 may be electrically connected in correspondence with one switch 2121. Accordingly, a voltage may be selectively applied to the plurality of second assembly electrodes 2114.
  • the plurality of long bar-shaped first assembly electrodes 2112a are connected through a second common electrode 2130 for applying a voltage and a plurality of switches 2131.
  • One first assembly electrode 2112a may be electrically connected in correspondence with one switch 2131. Accordingly, a voltage may be selectively applied to the plurality of first assembly electrodes 2112a.
  • FIG. 21 is a basic schematic diagram for applying voltage to the assembly electrodes of the assembly substrate 2110 of the present invention, and does not have to be clearly the same configuration, and may be partially changed or deleted at a level that can be understood by a person skilled in the art.
  • first assembly electrode 2112a and second assembly electrodes 2114 Do. If the long bar-shaped assembly electrode 2112a is a working electrode that applies an assembly voltage, the second assembly electrode 2114 may be connected to a reference electrode that applies a ground voltage. That is, the first assembly electrode 2112b in the form of a short bar serves as the reference electrode. Conversely, if the long bar-shaped assembly electrode 2112a is a reference electrode for applying a ground voltage, the second assembly electrode 2114 may be connected to a working electrode for applying an assembly voltage. That is, the first assembly electrode 2112b in the form of a short bar becomes a working electrode.
  • the assembly substrate 2110 may assemble the semiconductor light emitting device only in the assembly grooves corresponding to the X-axis and Y-axis to which a voltage is applied.
  • the semiconductor light emitting device may be assembled in all assembly grooves of the assembly substrate 2110.
  • the switch and voltage may be controlled so that the semiconductor light emitting device is assembled only in some of the assembly grooves corresponding to the specific X-axis and Y-axis. That is, the assembled substrate of the present invention can be seen as a modified shape of the assembled substrate so as to enable passive matrix driving.
  • FIG. 22 is a diagram illustrating a semiconductor light emitting device assembled on a general assembly board and a semiconductor light emitting device after being transferred to a wiring board.
  • FIG. 22(a) shows a general assembled substrate 2210.
  • a pair of assembly electrodes 2212 and 2213 are disposed in plural according to the shape of the substrate.
  • the assembly voltage and ground voltage are applied to the assembly electrodes 2212 and 2213 by the power supply 2240.
  • an electric field is generated through the difference in the applied voltage, and the semiconductor light emitting device may be assembled in the assembly groove of the assembly substrate 2210 by the electric field.
  • semiconductor light emitting devices of one color are assembled on the line, and semiconductor light emitting devices of different colors may be assembled on a separate line.
  • FIG. 22(b) is a plan view after the semiconductor light emitting devices assembled on the assembly board of FIG. 22(a) are transferred to the wiring board.
  • the regular arrangement of the semiconductor light emitting devices 2251,2252,2253 in the unit pixel 3250 may be limited to being arranged in only one direction of the X-axis or the Y-axis.
  • a pair of assembly electrodes are arranged elongated in one direction of the X-axis or Y-axis.
  • the semiconductor light emitting devices can be assembled only in the above direction.
  • Fig. 23(a) shows an assembled substrate 2310 of the present invention. Similar to that shown in FIG. 21, in the assembly substrate 2310, a pair of first assembly electrodes and a plurality of second assembly electrodes crossing the first assembly electrode are disposed in the assembly substrate 2310. An assembly groove is formed in the periphery of the intersection of the first assembly electrode and the second assembly electrode, and a semiconductor light emitting device is applied to the assembly groove by applying a voltage to the first assembly electrode and the second assembly electrode corresponding to the intersection position.
  • the first assembly electrode in the form of a long bar is expressed as one line
  • a plurality of assembly grooves are overlapped on the line, and the semiconductor light emitting device can be assembled in each assembly groove at different times in the line. have. Therefore, it is possible to assemble semiconductor light emitting devices of different colors on the same line.
  • FIG. 23(b) is a plan view after the semiconductor light emitting devices assembled on the assembly board of FIG. 23(a) are transferred to the wiring board.
  • 24(b) is an arrangement of a semiconductor light emitting device having a pentile structure. Since the human field of view is more sensitive to green (G) than blue (B) or red (R), as shown in Fig. 24(b), the arrangement of semiconductor light emitting devices 2451b, 2452b, 2453b is combined. Thus, it is possible to reduce the loss of resolution through the RGBG structure.
  • 24C is an arrangement of a semiconductor light emitting device having a diamond pentile structure. As shown in FIG. 24(c), a diamond pentile structure may be formed by combining the arrangements of the semiconductor light emitting devices 2451c, 2452c, and 2453c.
  • 25A illustrates a case in which a defect occurs in some regions 3551a and 3552a of semiconductor light emitting devices transferred to the wiring board 3510.
  • the regions 3551a and 3552a are positions where the red semiconductor light emitting device and the green semiconductor light emitting device are to be transferred, and are regions that are not properly transferred. Even if the semiconductor light emitting device is well transferred to most of the wiring board 3510, if some areas are defective as shown in FIG. 25(a), the wiring board 3510 is treated as a defective substrate as a whole, making it difficult to produce a product. Therefore, the defective regions 3551a and 3552a to which the semiconductor light emitting device is not transferred must be repaired.

Abstract

본 명세서에서는 유체 내에서 조립기판에 장착되는 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법을 제공한다. 상기 반도체 발광 소자가 장착되는(조립되는) 조립기판은 제1 조립전극 및 상기 제1조립 전극과 교차하는 제2 조립전극을 포함한다. 상기 조립전극들에 전압을 인가하여 발생된 유전영동력에 의해, 반도체 발광 소자는 상기 조립전극들의 교차지점에 장착될 수 있다. 또한 상기 조립기판을 리페어 기판으로 이용하여, 반도체 발광 소자의 조립 또는 전사 이후, 기판 내 조립불량이 발생한 영역에 대해 리페어할 수 있다.

Description

마이크로 LED를 이용한 디스플레이 장치 및 이의 제조 방법
본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 예를 들어 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
최근에는 디스플레이 기술 분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 있고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 문제점이 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 것으로 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 전술한 문제점을 해결하는 방안이 제시될 수 있다. 상기 반도체 발광 소자는 필라멘트 기반의 발광 소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
이러한 반도체 발광 소자들을 이용한 디스플레이 장치를 구현하기 위해서는, 매우 많은 수의 반도체 발광 소자들이 기판에 장착되어야 한다. 최근에는 전사기판을 이용한 픽앤플레이스(Pick & Place) 방법이나 유체 내에서 반도체 발광 소자들을 기판에 조립하기 위한 방법들이 연구되고 있다.
본 발명에서는 유체 내에서 반도체 발광 소자가 기판의 특정위치에 조립되는 디스플레이 장치 및 이의 제조 방법을 개시한다.
본 발명의 일 실시예의 목적은, 반도체 발광 소자를 이용한 디스플레이 장치 및 제조 방법을 제공하는 것이다.
본 발명의 일 실시예의 다른 목적은, 유체 내에서 반도체 발광 소자가 기판에 조립되는 경우, 상기 기판의 특정 위치에 조립되도록 하는 새로운 형태의 조립기판을 이용한 디스플레이 장치를 제공하는 것이다.
본 발명의 일 실시예의 또 다른 목적은, 상기 조립기판을 리페어 기판으로 이용하여, 기판 내 조립불량이 발생한 영역에 대해 리페어할 수 있는 방법을 제공하는 것이다.
나아가, 본 발명의 일 실시예의 또 다른 목적은, 여기에서 언급하지 않은 다양한 문제점들도 해결하고자 한다. 당업자는 명세서 및 도면의 전 취지를 통해 이해할 수 있다.
상기 목적을 달성하기 위한 반도체 발광 소자를 이용한 디스플레이 장치에서 기판; 상기 기판 상에 위치하는 제1 조립전극; 상기 제1 조립전극 상에 위치하는 제1 절연층; 상기 제1 절연층의 일부가 식각되어 노출된 제1 조립전극의 일 영역과 전기적으로 연결되는, 상기 제1 절연층 상에 위치하는 제2 조립전극; 상기 제2 조립전극 상에 위치하는 제2 절연층; 상기 제2 절연층 상에 위치하여 개별 화소를 이루는 반도체 발광 소자가 장착되는 조립 홈을 정의하는 격벽; 상기 조립 홈의 조립 면에 장착되는 반도체 발광 소자를 이용하는 것을 특징으로 한다.
실시예로서, 상기 제1 조립전극은 제1 방향에 위치하고, 상기 제2 조립전극은 상기 제1 방향과 교차하는 제2 방향에 위치하는 것을 특징으로 한다.
실시예로서, 상기 제1 조립전극은 상기 제1 방향으로 수평하게 위치하는 한 쌍의 전극을 포함하고, 상기 한 쌍의 전극은 조립 전압을 인가하는 작업 전극(Working Electrode) 및 그라운드 전압을 인가하는 기준 전극(Reference Electrode)으로 구성되는 것을 특징으로 한다.
실시예로서, 상기 제2 조립전극은 상기 기준 전극과 전기적으로 연결되는 것을 특징으로 한다.
실시예로서, 상기 작업 전극은 상기 기판 상에서 긴 바 형태로 배치되며, 상기 기준 전극은 상기 작업 전극의 긴 바 형태에 대응하여, 짧은 바 형태로 복수 개 배치되는 것을 특징으로 한다.
실시예로서, 상기 제2 조립전극은 상기 작업 전극과 전기적으로 연결되는 것을 특징으로 한다.
실시예로서, 상기 기준 전극은 상기 기판 상에서 긴 바 형태로 배치되며, 상기 작업 전극은 상기 기준 전극의 긴 바 형태에 대응하여, 짧은 바 형태로 복수 개 배치되는 것을 특징으로 한다.
실시예로서, 상기 제1 방향과 상기 제2 방향은 직교하는 것을 특징으로 한다.
실시예로서, 상기 조립 홈은 상기 작업 전극 및 상기 기준 전극과 중첩되어 위치하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법은, 제1 기판의 복수 개의 반도체 발광 소자를 상기 제1 기판으로부터 분리하는 단계; 제1 조립전극 및 상기 제1 조립전극과 교차하는 제2 조립전극을 포함하는 제2 기판을 준비하는 단계; 및 상기 복수 개의 반도체 발광 소자를 유체 내에 분산하여, 전기장과 자기장을 이용하여 제2 기판으로 조립하는 단계를 포함한다.
실시예로서, 상기 제2 기판을 준비하는 단계는 기판 상에 제1 조립전극을 형성하는 단계; 상기 조립전극 상에 제1 절연층을 형성하는 단계; 상기 제1 절연층의 일부를 식각하여 노출된 제1 조립전극의 일 영역과 전기적으로 연결되도록 상기 제1 절연층 상에 제2 조립전극을 형성하는 단계; 상기 제2 조립전극 상에 제2 절연층을 형성하는 단계; 및 상기 제2 절연층 상에 위치하여 개별 화소를 이루는 반도체 발광 소자가 장착되는 복수 개의 조립 홈을 정의하는 격벽을 형성하는 단계를 포함한다.
실시예로서, 상기 제1 조립전극은 제1 방향으로 수평하게 위치하는 작업전극 및 기준전극을 포함하고, 상기 제2 기판으로 조립하는 단계는 상기 작업전극에 조립 전압을 인가하고, 상기 기준전극에 그라운드 전압을 인가하는 것을 특징으로 한다.
실시예로서, 상기 작업전극은 상기 기판 상에서 긴 바 형태로 배치되며, 상기 기준전극은 상기 작업전극의 긴 바 형태에 대응하여, 짧은 바 형태로 복수 개 배치되는 것을 특징으로 한다.
실시예로서, 상기 조립 홈은 상기 작업전극 및 상기 기준전극과 중첩되어 위치하는 것을 특징으로 한다.
실시예로서, 상기 제2 기판으로 조립하는 단계는 상기 복수 개의 조립 홈 중 일부 조립 홈에 반도체 발광 소자가 장착되지 않은 경우, 상기 작업전극에 조립 전압을 인가하고, 상기 반도체 발광 소자가 조립되지 않은 조립 홈에 대응하는 제2 조립 전극에 그라운드 전압을 인가하는 단계를 포함하는 것을 특징으로 한다.
실시예로서, 상기 제2 기판으로 조립하는 단계 이후, 액티브 매트릭스 구동을 위한 트랜지스터가 형성된 제3 기판으로 전사하는 단계를 포함한다.
실시예로서, 상기 제3 기판의 특정 위치에 반도체 발광 소자가 전사되지 않은 경우, 상기 제2 기판에서 상기 특정 위치에 대응하는 반도체 발광 소자를 조립하는 단계 및 상기 제2 기판에 조립되는 반도체 발광 소자를 상기 제3 기판으로 전사하는 단계를 더 포함한다.
실시예로서, 상기 제1 기판은 상기 반도체 발광 소자가 형성되는 성장기판이거나 상기 성장기판으로부터 상기 반도체 발광 소자가 전사된 전사기판인 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 반도체 발광 소자를 이용한 디스플레이 장치 및 제조 방법을 제공할 수 있다.
구체적으로, 제1 조립전극 및 상기 제1조립 전극과 교차하는 제2 조립전극을 포함하는 조립기판을 이용하여, 반도체 발광 소자가 상기 조립전극들의 교차지점에 장착될 수 있도록 제어한다. 이를 통해 복수의 반도체 발광 소자들은 기판 내 특정 위치에서 다양한 배열을 가질 수 있다.
또한, 상기 조립기판을 리페어 기판으로 이용하여, 반도체 발광 소자의 조립 또는 전사 이후, 기판 내 조립불량이 발생한 영역에 대해 리페어할 수 있는 효과가 있다.
나아가, 본 발명의 또 다른 실시예에 따르면, 여기에서 언급하지 않은 추가적인 기술적 효과들도 있다. 당업자는 명세서 및 도면의 전 취지를 통해 이해할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
도 7은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 절단된 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법에 대해 개략적으로 나타내는 순서도이다.
도 11은 반도체 발광 소자가 자가 조립 공정에 의해 기판에 조립되는 방법의 일 실시예를 나타내는 도면이다.
도 12는 도 11의 E부분을 확대한 도면이다.
도 13은 반도체 발광 소자 및 본 발명의 조립기판을 이용하여 디스플레이 장치를 제조하는 방법을 나타내는 순서도이다.
도 14는 본 발명의 조립기판을 제작하는 방법을 나타내는 순서도이다.
도 15는 본 발명의 조립기판을 제작하는 방법을 나타내는 평면도이다.
도 16는 본 발명의 조립기판을 제작하는 방법을 나타내는 단면도이다.
도 17 내지 도 18은 조립기판 내 특정위치에 따른 단면도이다.
도 19는 본 발명의 조립기판에 반도체 발광 소자가 조립된 상태를 나타내는 단면도이다.
도 20은 본 발명의 조립기판의 다양한 실시예들이다.
도 21은 본 발명의 조립기판의 조립전극에 전압을 인가하는 방법을 나타내는 도면이다.
도 22는 일반적인 조립기판에서 조립되는 반도체 발광 소자 및, 배선기판에 전사된 이후의 반도체 발광 소자를 나타내는 도면들이다.
도 23은 본 발명의 조립기판에서 조립되는 반도체 발광 소자 및, 배선기판에 전사된 이후의 반도체 발광 소자를 나타내는 도면들이다.
도 24는 본 발명의 조립기판에서 조립될 수 있는 반도체 발광 소자의 배열의 다양한 실시예들이다.
도 25는 배선기판에 전사된 반도체 발광 소자들 중 일부 영역에 불량이 발생한 경우, 본 발명의 조립기판을 리페어 기판으로 활용하여, 상기 불량 영역을 리페어하는 방법을 나타내는 평면도이다.
도 26은 배선기판에 전사된 반도체 발광 소자들 중 일부 영역에 불량이 발생한 경우, 본 발명의 조립기판을 리페어 기판으로 활용하여, 상기 불량 영역을 리페어하는 방법을 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
나아가, 설명의 편의를 위해 각각의 도면에 대해 설명하고 있으나, 당업자가 적어도 2개 이상의 도면을 결합하여 다른 실시예를 구현하는 것도 본 발명의 권리범위에 속한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치는 단위 화소 또는 단위 화소의 집합으로 정보를 표시하는 모든 디스플레이 장치를 포함하는 개념이다. 따라서 완성품에 한정하지 않고 부품에도 적용될 수 있다. 예를 들어 디지털 TV의 일 부품에 해당하는 패널도 독자적으로 본 명세서 상의 디스플레이 장치에 해당한다. 완성품으로는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크 탑 컴퓨터 등이 포함될 수 있다.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품 형태라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술 분야의 당업자라면 쉽게 알 수 있을 것이다.
또한, 당해 명세서에서 언급된 반도체 발광 소자는 LED, 마이크로 LED 등을 포함하는 개념이며, 혼용되어 사용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 1에 도시된 바와 같이, 디스플레이 장치(100)의 제어부(미도시)에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는, 예를 들어 외력에 의하여 휘어질 수 있는, 또는 구부러질 수 있는, 또는 비틀어질 수 있는, 또는 접힐 수 있는, 또는 말려질 수 있는 디스플레이를 포함한다.
나아가, 플렉서블 디스플레이는, 예를 들어 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 또는 구부리거나, 또는 접을 수 있거나 또는 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률 반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도 1에 도시된 바와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는, 예를 들어 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여, 이하 도면들을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
도 1에 도시된 디스플레이 장치(100)는, 도 2에 도시된 바와 같이 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 적어도 하나의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도 3a에 도시된 바와 같이 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
도 2 또는 도 3a에 도시된 바와 같이, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기 절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법이 적용될 수도 있다. 전술한 다른 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 예를 들어, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이 차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되며, 상기 베이스 부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직 방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합 형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 파티클 혹은 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도3a를 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chiptype)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 도3에 도시된, 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p 형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도 값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
도3에 도시된 바와 같이, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주재료로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자(150a)는 황색 형광체층이 개별 소자 마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(150b) 상에 적색 형광체층(184), 녹색 형광체층(185), 및 청색 형광체층(186)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전 영역에 사용 가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자는 전도성 접착층 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
이와 같은 개별 반도체 발광 소자(150)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20 X 80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다.
따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다.
따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조 방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
도 6에 도시된 바와 같이, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 배선기판(110)에 절연층(160)이 적층되며, 상기 배선기판(110)에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 배선기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 임시기판(112)을, 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 마주하도록 배치한다.
이 경우에, 임시기판(112)은 반도체 발광 소자(150)를 성장시키는 성장기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 임시기판(112)을 열 압착한다. 예를 들어, 배선기판과 임시기판(112)은 ACF 프레스 헤드를 적용하여 열 압착할 수 있다. 상기 열 압착에 의하여 배선기판과 임시기판(112)은 본딩(bonding)된다. 열 압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 임시기판(112)을 제거한다. 예를 들어, 임시기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 임시기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일 면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법이나 구조는 여러 가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 적어도 하나의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(Anisotropy Conductive Film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께 방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 예를 들어, 20 X 80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자(250)는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
다시 도 8을 참조하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
다시 도 8을 참조하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이 사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도8에 도시된 바와 같이, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
도 10은 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법에 대해 개략적으로 나타내는 도면이다.
먼저 성장기판에서 반도체 발광 소자들을 형성한다(S1010). 상기 반도체 발광 소자들은 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함할 수 있다. 또한 상기 제1도전형 반도체층 상에 형성되는 제1도전형 전극 및 제2도전형 반도체층 상에 형성되는 제2도전형 전극이 더 포함될 수 있다.
상기 반도체 발광 소자들은 수평형 반도체 발광 소자 또는 수직형 반도체 발광 소자 모두 가능하다. 다만 수직형 반도체 발광 소자의 경우, 상기 제1도전형 전극과 상기 제2도전형 전극은 마주보는 구조이기 때문에, 성장기판에서 반도체 발광 소자를 분리하고, 후속 공정에서 어느 일방향의 도전형 전극을 형성하는 공정을 추가한다. 또한 후술하겠지만, 자가 조립 공정을 위해서 반도체 발광 소자에는 자성층이 포함될 수 있다
상기 반도체 발광 소자들을 디스플레이 장치에 활용하기 위해서는 일반적으로 Red(R), Green(G), Blue(B)에 해당하는 색상을 발광하는 3가지 종류의 반도체 발광 소자들이 필요하다. 하나의 성장기판에는 하나의 색상을 발광하는 반도체 발광 소자들이 형성되므로, 상기 3종류의 반도체 발광 소자들을 이용하여 개별 단위 화소를 구현하는 디스플레이 장치를 위해서는 별도의 기판이 요구된다. 따라서, 개별 반도체 발광 소자들은 성장기판에서 분리되어 최종 기판에 조립 또는 전사되어야 한다. 상기 최종 기판은 반도체 발광 소자가 발광할 수 있도록 상기 반도체 발광 소자에 전압을 인가하는 배선 전극이 형성되는 공정이 수행되는 기판이다.
따라서 각 색상을 발광하는 반도체 발광 소자들은 일단 전사기판 또는 조립 기판으로 이동한 후(S1020) 최종 기판으로 다시 전사될 수 있다. 경우에 따라 상기 전사기판 또는 조립 기판에 바로 배선 공정을 수행하는 경우, 상기 전사기판 또는 조립 기판은 최종 기판으로서 역할을 수행한다.
전사기판 또는 조립 기판에 반도체 발광 소자가 배치(S1020)되는 방법은 크게 3가지로 나뉠 수 있다.
첫째, 스탬프 공정에 의해 성장기판에서 전사기판으로 반도체 발광 소자를 이동하는 방법이다(S1021). 스탬프 공정이란 접착력이 있는 돌기부를 지닌 유연한 소재의 기판을 이용하여, 상기 돌기부를 통해 성장기판에서 반도체 발광 소자를 분리하는 공정을 말한다. 돌기부의 간격 및 배치를 조절하여 성장기판의 반도체 발광 소자를 선택적으로 분리할 수 있다.
두 번째로, 자가 조립 공정을 이용하여 반도체 발광 소자를 조립 기판에 조립하는 방법이다(S1022). 자가 조립 공정을 위해서는 반도체 발광 소자가 성장기판으로부터 분리되어 낱개로 존재해야 하는 바, 필요한 반도체 발광 소자의 수만큼 레이저 리프트 오프(LLO) 공정 등을 통해 상기 반도체 발광 소자들을 성장기판으로부터 분리시킨다. 이후 상기 반도체 발광 소자들을 유체 내에 분산하고 전자기장을 이용하여 조립 기판에 조립한다.
상기 자가 조립 공정은 하나의 조립 기판에 R,G,B 색상을 구현하는 각각의 반도체 발광 소자들을 동시에 조립하거나, 개별 조립 기판을 통해 개별 색상의 반도체 발광 소자를 조립할 수 있다.
세번째로는, 상기 스탬프 공정과 자가 조립 공정을 혼용하는 방법이다(S1023). 먼저 자가 조립 공정을 통해 반도체 발광 소자들을 조립 기판에 위치시킨 후 다시 스탬프 공정을 통해 최종 기판으로 상기 반도체 발광 소자들을 이동시킨다. 조립 기판의 경우, 자가 조립 공정 시 배치되는 조립 기판의 위치 및 유체와의 접촉, 전자기장의 영향 등에 의해 대면적으로 구현하기 어렵기 때문에 적당한 면적의 조립 기판을 사용하여 반도체 발광 소자들을 조립한 후, 이후 스탬프 공정으로 대면적의 최종 기판에 여러 번 전사하는 과정이 수행될 수 있다.
최종 기판에 개별 단위 화소를 구성하는 복수 개의 반도체 발광 소자들이 배치되면, 상기 반도체 발광 소자들을 전기적으로 연결하는 배선 공정을 수행한다(S1030).
상기 배선 공정을 통해 형성된 배선 전극은 기판에 조립 또는 전사된 반도체 발광 소자들을 상기 기판과 전기적으로 연결시킨다. 또한 상기 기판의 하부에는 액티브 매트릭스 구동을 위한 트랜지스터가 기 형성될 수 있다. 따라서 상기 배선 전극은 상기 트랜지스터와 전기적으로 연결될 수 있다.
한편, 대면적의 디스플레이 장치를 위해서는 무수히 많은 반도체 발광 소자들이 필요한 바, 자가 조립 공정이 바람직하다. 나아가 조립 속도를 향상시키기 위해서는 상기 자가 조립 공정 중에서도 각 색상의 반도체 발광 소자들이 하나의 조립 기판에 동시에 조립되는 것이 선호될 수 있다. 또한 각 색상의 반도체 발광 소자들이 조립 기판의 정해진 특정 위치에 조립되기 위해서는 상호 배타적인 구조를 가지는 것이 요구될 수 있다.
도 11은 반도체 발광 소자가 자가 조립 공정에 의해 기판에 조립되는 방법의 일 실시예를 나타내는 도면이다.
도 12는 도 11의 E부분을 확대한 도면이다.
도 11과 도 12를 참조하면, 반도체 발광 소자(1150)는 유체(1120)가 채워진 챔버(1130)에 투입될 수 있다.
이 후, 조립 기판(1110)이 챔버(1130) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(1110)은 챔버(1130) 내로 투입될 수도 있다. 이때 조립 기판(1110)이 투입되는 방향은 상기 조립 기판(1110)의 조립 홈(1111)이 유체(1120)를 마주보는 방향이다.
조립 기판(1110)에는 조립될 반도체 발광 소자(1150) 각각에 대응하는 한 쌍의 전극(1112,1113)이 형성될 수 있다. 상기 전극(1112,1113)은 투명 전극(ITO)으로 구현되거나, 기타 일반적인 재료를 이용해 구현될 수 있다. 상기 전극(1112,1113)은 전압이 인가됨에 따라 전기장을 생성함으로써, 조립 홈(1112,1113)에 접촉한 반도체 발광 소자(1150)를 안정적으로 고정시키는 조립 전극에 해당한다.
구체적으로 상기 전극(1112,1113)에는 교류 전압이 인가될 수 있으며, 상기 전극(1112,1113) 주변부에서 부유하는 반도체 발광 소자(1150)는 유전 분극에 의해 극성을 가질 수 있다. 또한, 유전 분극된 반도체 발광 소자의 경우, 상기 전극(1112,1113) 주변부에 형성되는 불균일한 전기장에 의해 특정 방향으로 이동되거나 고정될 수 있다. 이를 유전 영동(Dielectrophoresis; DEP)이라 하며, 본 발명의 자가 조립 공정에서, 상기 유전 영동을 이용하여 조립 홈(1111)에 반도체 발광 소자(1150)를 안정적으로 고정할 수 있다. 상기 유전 영동의 세기(유전영동력, DEP force)는 전기장의 세기에 비례하는 바, 반도체 발광 소자 내에서 유전 분극되는 정도에 따라 달라진다.
또한, 상기 조립 전극(1112,1113)간의 간격은 예를 들어, 반도체 발광 소자(1150)의 너비 및 조립 홈(1111)의 직경보다 작게 형성되어, 전기장을 이용한 반도체 발광 소자(1150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
또한, 상기 조립 전극(1112,1113) 상에는 절연층(1114)이 형성되어, 전극(1112,1113)을 유체(1120)로부터 보호하고, 상기 조립 전극(1112,1113)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대, 절연층(1114)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 또한, 절연층(1114)은 반도체 발광 소자(1150) 조립 시 상기 조립 전극(1112,1113)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 상기 반도체 발광 소자(1150)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(1114)의 상부에는 격벽(1115)이 형성될 수 있다. 상기 격벽(1115)의 일부 영역은 상기 조립 전극(1112,1113)의 상부에 위치하고, 나머지 영역은 상기 조립 기판(1110)의 상부에 위치할 수 있다.
예컨대, 조립 기판(1110)의 제조 시, 절연층(1114) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(1150)들 각각이 상기 조립 기판(1110)에 결합되는 조립 홈(1111)이 형성될 수 있다.
도 12에 도시된 바와 같이, 상기 조립 기판(1110)에는 반도체 발광 소자(1150)가 결합되는 조립 홈(1111)이 형성되고, 상기 조립 홈(1111)이 형성된 면은 유체(1120)와 접촉할 수 있다. 상기 조립 홈(1111)은 반도체 발광 소자(1150)의 정확한 조립 위치를 가이드할 수 있다.
또한 상기 격벽(1115)은 조립 홈(1111)의 개구부에서 바닥 면 방향으로 일정한 경사를 가지고 형성할 수 있다. 예를 들어, 격벽(1115)의 경사도의 조절을 통해, 상기 조립 홈(1111)은 개구부 및 바닥 면을 가지고, 상기 개구부의 면적은 상기 바닥 면의 면적보다 크게 형성할 수 있다. 이에 따라, 조립 홈(1111)내 바닥 면의 정확한 위치에 반도체 발광 소자(1150)는 조립될 수 있다.
한편, 상기 조립 홈(1111)은 조립되는 반도체 발광 소자(1150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홈(1111)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
또한 상기 조립 홈(1111)의 깊이는, 상기 반도체 발광 소자(1150)의 세로 높이보다 작게 형성할 수 있다. 이를 통해 상기 반도체 발광 소자(1150)는 격벽(1115)들 사이로 돌출되는 구조를 가질 수 있고, 조립 이후 발생할 수 있는 전사 과정에서 전사기판의 돌기부와 쉽게 접촉할 수 있다.
또한, 도 12에 도시된 바와 같이, 조립 기판(1110)이 배치된 후, 자성체를 포함하는 조립 장치(1140)가 상기 조립 기판(1110)을 따라 이동할 수 있다. 상기 조립 장치(1140)는 자기장이 미치는 영역을 유체(1120) 내로 최대화하기 위해, 조립 기판(1110)과 접촉한 상태로 이동할 수 있다. 예를 들어, 조립 장치(1140)는 복수의 자성체를 포함하거나, 조립 기판(1110)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1140)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1140)에 의해 발생하는 자기장에 의해, 챔버(1130) 내의 반도체 발광 소자(1150)는 조립 장치(1140)를 향해 이동할 수 있다.
반도체 발광 소자(1150)는 조립 장치(1140)를 향해 이동 중, 도 12에 도시된 바와 같이, 조립 홈(1111)으로 진입하여 조립 기판(1110)과 접촉될 수 있다.
또한 상기 반도체 발광 소자(1150)는 자가 조립 공정이 수행될 수 있도록, 상기 반도체 발광 소자 내부에 자성층을 포함할 수 있다.
한편, 조립 기판(1110)의 조립 전극(1112,1113)에 의해 생성된 전기장으로 인해, 조립 기판(1110)에 접촉된 반도체 발광 소자(1150)는 조립 장치(1140)의 이동에 의해 이탈되는 현상을 방지할 수 있다.
따라서, 도 11및 도 12에 도시한 전자기장을 이용한 자가 조립 방식에 의해, 복수 개의 반도체 발광 소자(1150)들은 동시 다발적으로 상기 조립 기판(1110)에 조립된다.
도 13은 반도체 발광 소자 및 본 발명의 조립기판을 이용하여 디스플레이 장치를 제조하는 방법을 나타내는 순서도이다.
먼저 제1 기판의 반도체 발광 소자를 상기 제1 기판으로부터 분리한다(S1310). 상기 제1 기판은 반도체 발광 소자가 형성되는 성장기판이거나 상기 성장기판으로부터 상기 반도체 발광 소자가 전사된 전사기판일 수 있다. 제1 기판이 성장기판인 경우, 전술하였듯이, 레이저 리프트 오프(LLO) 방법을 통해 선택적으로 성장기판으로부터 반도체 발광 소자를 분리할 수 있다. 또한 상기 제1 기판이 전사기판인 경우, 일반적으로 화학적 식각을 통해 반도체 발광 소자를 상기 전사기판으로부터 분리할 수 있다.
이후, 제1 조립전극 및 상기 제1 조립전극과 교차하는 제2 조립전극을 포함하는 제2 기판을 준비한다(S1320). 이 때, 상기 제1 조립전극은 제1 방향에 위치하고, 상기 제2 조립전극은 상기 제1 방향과 교차하는 제2 방향에 위치하게 된다. 또한 상기 제1 조립전극은 상기 제1 방향으로 수평하게 위치하는 한 쌍의 전극을 포함할 수 있다. 나아가 상기 한 쌍의 전극은, 조립 전압을 인가하는 작업전극(Working Electrode) 및 그라운드 전압을 인가하는 기준전극(Reference Electrode)으로 구성된다. 후술하겠지만, 상기 작업전극 또는 조립전극 중 하나의 전극은 상기 제2 조립전극과 전기적으로 연결된다. 또한 상기 제1 조립전극 중 어느 하나가 기판 상에서 제1 방향에 대해 긴 바 형태로 배치되면, 다른 제1 조립전극은 상기 긴 바 형태에 수평한 방향으로, 짧은 바 형태로 복수 개 배치될 수 있다.
이후, 제1 기판으로부터 분리된 반도체 발광 소자를 유체 내에 분산시키고, 전기장 및 자기장을 이용하여 제2 기판에 조립한다(S1330). 상기 제2 기판은 조립기판에 해당하고 상기 조립단계(S1330)의 조립 방법은 도 11 내지 도 12에서 전술했던 자가조립 방법과 유사하다. 다만 조립기판에 교차되는 조립전극이 추가 형성됨으로써, 전압을 인가하는 방식이 차이가 있으며, 특정영역에 조립불량이 발생한 경우, 리페어(Repair)할 수 있는 효과가 있다.
상기 조립단계(S1330) 이후, 조립기판에 조립된 반도체 발광소자를 이용하여 바로 디스플레이 장치의 패널로 활용할 수 있다. 이 경우, 상기 반도체 발광 소자에 추가적인 배선공정이 수행될 수 있다. 또한 상기 조립기판은 액티브 매트릭스 구동을 위한 트랜지스터가 기 형성된 배선기판일 수 있다.
한편, 유체 내에서 반도체 발광 소자가 조립되는 특성 상 상기 조립기판이 가질 수 있는 면적은 한정적이다. 예를 들어 20인치의 기판의 경우에, 유체 내에서 안정적으로 반도체 발광 소자가 상기 기판에 조립 가능하나, 60인치의 기판인 경우 유체 내에서 반도체 발광 소자를 안정적으로 기판에 조립하는 것은 어려움이 있다. 60인치와 같은 대면적의 기판이 도 11에 도시된 바와 같이 챔버의 상면에 위치하는 경우, 기판의 무게에 의해 휨이 발생할 수 있기 때문이다. 이에 따라 전기장 및 자기장에 의해 반도체 발광 소자에 작용하는 힘이 달라질 수 있으며, 기판의 원하는 위치에 반도체 발광 소자가 제대로 조립되지 않을 수 있다. 따라서 조립기판의 크기는 한정적일 수 있는 바, 대면적의 디스플레이 장치를 위해서는 별도의 대면적의 배선기판이 준비될 수 있다.
따라서, 선택적으로 조립기판인 제2 기판에 조립된 반도체 발광 소자는 제3 기판으로 전사될 수 있다(S1340). 상기 제3 기판은 액티브 매트릭스 구동을 위한 트랜지스터가 구비된 배선기판일 수 있다.
한편, 조립기판에 조립되는 반도체 발광 소자의 개수는 수백만 개 이상일 수 있다. 상기 조립기판은 반도체 발광 소자에 대응하는 조립 홈을 구비하며, 상기 조립단계(S1330)를 통해 상기 조립 홈에 반도체 발광 소자는 장착된다. 경우에 따라 상기 조립 홈 중 일부는 반도체 발광 소자가 조립되지 않을 수 있다. 일부 조립 홈에 반도체 발광 소자가 장착되지 않은 상태로 제3 기판에 전사되면, 상기 제3 기판으로 제작한 디스플레이 장치는 불량 화소를 가질 수 있다. 예를 들어, 수백만 개의 반도체 발광 소자가 제대로 위치하더라도 단 몇 개의 반도체 발광 소자가 불량이거나, 기판의 지정된 자리에 위치하지 않은 경우, 상기 디스플레이 장치는 제품화하기 어렵다. 따라서, 제3 기판에서 불량영역이 확인된 경우, 사후적으로 상기 불량영역을 리페어할 수 있는 방법이 필요하다.
따라서 선택적으로, 제3기판 내 일부 반도체 발광 소자의 전사가 불량한 경우, 제2 기판을 리페어 기판으로 이용하여 반도체 발광 소자를 제3 기판으로 재전사할 수 있다(S1350). 제2 기판의 경우, 교차되는 조립전극들로 인해 패시브 매트릭스 방식으로 X축 및 Y축에 대응하는 특정위치에서 개별적으로 반도체 발광 소자를 조립기판에 조립할 수 있다. 따라서 제2 기판의 특정위치에만 반도체 발광 소자를 조립하여, 다시 제3 기판으로 상기 반도체 발광 소자를 전사할 수 있다.
한편, 본 명세서의 전 취지에 비추어 보아, 당업자가 이해 가능한 수준에서, 도 13에 도시된 순서도의 일부 단계를 삭제, 변경하는 것도 본 발명의 다른 권리범위에 속한다.
도 14는 본 발명의 조립기판을 제작하는 방법을 나타내는 순서도이다.
먼저 기판 상에 제1 조립전극을 형성한다(S1312). 상기 기판은 조립기판의 베이스부에 해당한다. 또한 상기 기판은 광투과성 물질일 수 있다. 이를 통해 반도체 발광 소자가 조립기판에 조립 이후 다른 기판으로 전사하는 경우, 광학 카메라를 통해 상기 조립기판과 다른 기판의 광학적 정렬을 가능하게 할 수 있다.
이후, 상기 제1 조립전극 상에 제1 절연층을 형성한다(S1322). 상기 제1 절연층은 상기 제1 조립전극을 보호하는 역할을 한다.
이후, 상기 제1 조립전극의 일부가 노출되도록 상기 제1 절연층의 일부 영역을 식각하여 비아 홀(Via hole)을 형성한다. 이후 상기 비아 홀을 통해 제1 조립전극 중 어느 하나와 전기적으로 연결되는 제2 조립전극을 제1 절연층 상에 형성한다.
이후, 상기 제2 조립전극 상에 제 2절연층을 형성한다(S1325). 상기 제2 절연층은 조립공정 시, 유체로부터 상기 제2 조립전극을 보호할 수 있다.
마지막으로 상기 제2 절연층 상에 위치하며, 개별 화소를 이루는 반도체 발광 소자가 장착되는 조립 홈을 정의하는 격벽을 형성한다(S1326). 상기 격벽의 재질은 상기 제2 절연층과 동일한 물질일 수 있다. 또는 상기 격벽의 물질은 감광성 성질을 지니는 포토레지스트일 수 있다.
한편, 본 명세서의 전 취지에 비추어 보아, 당업자가 이해 가능한 수준에서, 도 14에 도시된 순서도의 일부 단계를 삭제, 변경하는 것도 본 발명의 다른 권리범위에 속한다.
도 15는 본 발명의 조립기판을 제작하는 방법을 나타내는 평면도이다.
도 15(a)에 도시된 바와 같이, 기판(1511) 상에 제1 조립전극(1512)을 형성한다. 상기 제1 조립전극(1512)은 제1 방향으로 수평하게 위치하는 한 쌍의 전극(1512a, 1512b)을 포함할 수 있다. 상기 한 쌍의 전극은 조립 전압을 인가하는 작업 전극 및 그라운드 전압을 인가하는 기준 전극일 수 있다. 상기 전극들(1512a, 1512b)의 전압 차에 의해 전기장이 발생하고, 이후 유전영동력에 의해 반도체 발광소자가 조립기판의 조립 홈에 조립될 수 있다.
한편, 도 15(a)에 도시된 바와 같이, 상기 제1 조립전극(1512) 중 어느 하나는 제1 방향에 대해 기판(1511) 상에서 긴 바(bar) 형태로 위치하며, 다른 하나는 상기 긴 바 형태에 대응하여 짧은 바 형태로 복수 개 배치될 수 있다.
도 15(b)는 제1 조립전극 상에 제1 절연층(1513)을 형성하고, 이후 상기 제1 절연층(1513)의 일부를 식각하여 제1 조립전극의 일부 영역이 노출되도록 비아 홀(1513a)을 형성한 도면이다. 상기 비아 홀(1513a)은 짧은 바 형태의 제1 조립전극 상에만 형성될 수 있다. 또한 상기 비아 홀(1513a)을 통해 제2 조립전극이 짧은 바 형태의 제1 조립전극과 전기적으로 연결될 수 있다.
도 15(c)에 도시된 바와 같이, 제2 조립전극(1514)은 제1 절연층(1513) 상에 형성되며, 제2 방향으로 위치하며, 제1 조립전극(1512)과 교차될 수 있다. 또한 짧은 바를 지닌 제1 조립전극(1512b)과는 비아 홀을 통해 전기적으로 연결되며, 긴 바를 지닌 제1 조립전극(1512a)과는 제1 절연층(1513)에 의해 절연된다.
또한, 상기 짧은 바를 지닌 제1 조립전극(1512b)은 작업전극 또는 기준전극일 수 있다. 상기 제1 조립전극(1512b)이 기준전극일 경우, 상기 제2 조립전극(1514)은 상기 기준전극과 전기적으로 연결될 수 있다. 따라서 이후 조립공정에서 조립전극에 전압을 인가하는 경우, 제2조립전극(1514)에는 그라운드 전압이 인가될 수 있다. 한편 작업전극은 상기 조립 기판에서 긴 바의 형태로 배치되어, 조립공정에서 조립 전압이 인가될 수 있다.
이와 반대로 긴 바 형태의 제1 조립전극(1512a)이 기준전극일 경우, 상기 제2 조립전극(1514)은 짧은 바 형태의 제1 조립전극(1512b)과 전기적으로 연결될 수 있다. 여기서 짧은 바 형태의 제1 조립전극(1512b)은 작업전극일 수 있다. 따라서 이후 조립공정에서 조립전극에 전압을 인가하는 경우, 제2조립전극(1514)에는 조립 전압이 인가될 수 있다.
또한 상기 제1 조립전극(1512)이 위치하는 제1 방향과 상기 제2 조립전극(1514)이 위치하는 제2 방향은 직교할 수 있다. 후술하겠지만, 조립기판에서 조립전극을 배치하는 경우, 제1 조립전극과 제2 조립전극을 수직으로 교차하여 배치하는 것이 기판의 공간활용에 유리할 수 있다.
도 15(d)는 제2조립전극까지 형성된 기판 상에 제2 절연층이 도포되고, 이후 격벽에 의해 조립 홈(1517)이 정의되는 경우를 나타내는 평면도이다. 도 15(d)에 도시된 바와 같이, 상기 조립 홈(1517)은 한 쌍의 제1 조립전극(1512) 사이에서 중첩되어 위치한다. 즉, 상기 조립 홈(1517)은 상기 작업 전극 및 상기 기준 전극과 중첩되어 위치한다고 볼 수 있다. 또한, 긴 바 형태의 제1 조립전극(1512)는 복수 개의 조립 홈을 공유하고, 짧은 바 형태의 제1조립전극(1512b)은 한 개의 바에 대응하여 하나의 조립 홈이 위치한다. 또한 상기 조립 홈 (1517)과 인접하여 제2 조립전극(1514)이 위치한다. 이 때, 조립 홈(1517)과 상기 제2 조립전극(1517)은 중첩되지 않는다.
도 16는 본 발명의 조립기판을 제작하는 방법을 나타내는 단면도이다.
도 16(a)에 도시된 바와 같이, 기판(1511) 상에 한 쌍의 제1 조립전극(1512a, 1512b)이 형성될 수 있다. 또한 상기 조립전극들은(1512a, 1512b) 특정 방향에 대해 수평하게 형성될 수 있다.
이후 도 16(b)에 도시된 바와 같이, 제1 조립전극을 보호하는 제1 절연층(1513)이 상기 제1 조립전극 및 기판 상에 형성된다.
이후 도 16(c)에 도시된 바와 같이, 제1 조립전극 중 하나의 조립전극 상에 위치한 제1 절연층(1513)의 일영역을 식각하여, 비아 홀(Via hole,1513a)을 형성한다. 상기 비아 홀(1513a)을 통해 후속해서 형성되는 제2 조립전극과 상기 제1 조립전극 중 하나의 조립전극이 전기적으로 연결될 수 있다. 또한 비아 홀(1513a)이 형성되는 제1 조립전극은 15(b)에서 확인하였듯이, 짧은 바 형태를 지닌다.
이후 도 16(d)에 도시된 바와 같이, 상기 비아 홀을 통해 일부 제1 조립전극과 연결되는 제2 조립전극(1514)를 형성한다. 비아 홀이 형성되지 않은 나머지 제1 조립전극은 제1 절연층에 의해 제2 조립전극(1514)과 전기적으로 절연될 수 있다. 또한 제2 조립전극(1514)이 형성되는 방향은 제1 조립전극과는 교차하는 방향이다.
이후, 도 16(e)에 도시된 바와 같이. 제2 조립전극(1514)를 보호하는 제2 절연층을 형성한다. 제2 절연층(1515)은 제2조립전극(1514)의 굴곡된 형상과 대응하도록 굴곡되어 형성될 수 있으나, 형성 두께에 따라 도 16(e)에 도시된 바와 같이 어느 정도 평탄도를 가지며 형성될 수도 있다. 다만 본 발명은 이에 한정되지 않는다.
마지막으로, 도 16(f)에 도시된 바와 같이, 상기 제2 절연층 상부에 조립 홈을 정의하는 격벽(1516)을 형성한다. 상기 격벽(1516)에 의해 둘러쌓인 영역이 반도체 발광 소자가 장착되는 조립 홈에 해당한다. 다만, 단면의 방향에 따라 조립 홈이 관찰되지 않을 수 있다. 도 16(f)의 경우는 제2 조립전극이 위치하는 단면으로 조립 홈이 관찰되지 않는다. 한편 상기 격벽(1516)은 제2 절연층과 동일한 물질로 구성될 수 있다. 또한 상기 격벽(1516)은 감광성 물질인 포토레지스트일 수 있어, 조립 홈을 제작하기 위한 패턴 공정을 용이하게 할 수 있다.
도 17 내지 도 18은 조립기판 내 특정위치에 따른 단면도를 나타내기 위한 도면들이다.
도 17의 경우 도 16의 제작공정을 통해 제작된, 제1 조립전극, 제2 조립전극 및 상기 제1 조립전극과 중첩되어 위치하는 조립 홈을 단적으로 도시한 평면도이다. 직관적인 관찰을 위해 조립전극들 사이에 형성되는 절연층은 생략되어 있다.
도 17에 도시된 바와 같이, 제1 조립전극은 긴 바 형태의 전극(1512a) 및 짧은 바 형태의 전극(1512b)으로 구성될 수 있다. 예를 들어 도 17에서는 하나의 긴 바(1512a)에 대해 2개의 짧은 바(1512b)가 형성되어 있다. 상기 전극들(1512a, 1512b)은 제1 방향으로 수평하게 위치하고 있으며, 이와 교차되는 방향으로 제2 조립전극(1514)가 위치한다. 상기 제2 조립전극(1514)은 복수 개 위치할 수 있으며, 짧은 바 형태의 전극(1512b)과 전기적으로 연결된다. 또한 제1 조립전극(1512a, 1512b)과 중첩되는 위치에 조립 홈(1517)이 위치한다. 상기 조립 홈(1517)의 일측면으로 제2 조립전극(1514)가 위치한다.
도 18(a)는 도 17의 F-F라인을 절단하여 관찰한 조립기판의 단면도이다. 상기 F-F라인의 조립기판(1510)에서는 격벽(1516)에 의해 정의되는 조립 홈(1517)이 관찰되며, 그 대신 제2 조립전극은 확인되지 않는다. 구체적으로, 기판(또는 베이스부, 1511) 상에 한 쌍의 제1 조립전극(1512a, 1512b)이 위치하고, 상기 제1 조립전극(1512a, 1512b) 상에 제1 절연층(1513)이 위치한다. 또한 상기 제1절연층(1513) 상에 제2 절연층(1515)이 위치하며, 상기 제2절연층(1515)의 상부로 격벽(1516)이 위치하게 된다.
도 18(b)는 도 17의 F'-F' 라인을 절단하여 관찰한 조립기판의 단면도이다. 상기 F'-F'라인으로 절단한 조립기판(1510)에서는 조립 홈이 관찰되지 않은 대신, 제2 조립전극(1514)을 확인할 수 있다. 구체적으로, 기판(또는 베이스부, 1511) 상에 한 쌍의 제1 조립전극(1512a, 1512b)이 위치하고, 상기 제1 조립전극(1512a, 1512b) 상에 제1 절연층(1513)이 위치한다. 또한 상기 제1절연층(1513)의 일부가 식각되어 형성된 비아 홀을 통해 제1 조립전극(1512b)과 제2 조립전극(1514)이 전기적으로 연결된다. 또한 상기 제2 조립전극(1514) 상에 제2 절연층(1515)이 위치하며, 상기 제2절연층(1515)의 상부로 격벽(1516)이 위치하게 된다.
도 19는 본 발명의 조립기판에 반도체 발광 소자가 조립된 상태를 나타내는 단면도이다.
도 19를 통해, 조립기판 상에 제1 조립전극(1512), 제2 조립전극(1514) 및 조립 홈(1517)을 동시에 관찰할 수 있다.
도 19에 도시된 바와 같이, 조립기판은 기판(또는 베이스부, 1511) 상에 한 쌍의 제1 조립전극(1512a, 1512b)이 위치하고, 상기 제1 조립전극(1512a, 1512b) 상에 제1 절연층(1513)이 위치한다. 또한 상기 제1절연층(1513)의 일부가 식각되어 형성된 비아 홀을 통해 제1 조립전극(1512b)과 제2 조립전극(1514)이 연결된다. 또한 상기 제2 조립전극(1514) 상에 제2 절연층(1515)이 위치하며, 상기 제2절연층(1515)의 상부로 격벽(1516)이 위치하게 된다. 상기 격벽(1516)에 의해 조립 홈(1517)이 형성되고, 상기 조립 홈(1517)의 조립 면(또는 바닥 면)에 반도체 발광 소자(1550)이 장착(또는 조립)된다. 전술하였지만 도 19와 같이, 반도체 발광 소자가 장착되는 조립기판은 그대로 디스플레이 장치의 패널로 활용될 수 있다. 이 경우, 상기 조립기판은 액티브 매트릭스 구동을 위한 트랜지스터가 포함될 수 있다. 또한 조립기판보다 대면적을 가지는 별도의 배선기판을 구비하여 상기 배선기판으로 반도체 발광소자가 전사될 수도 있다.
도 20은 본 발명의 조립기판의 다양한 실시예들이다.
도 20의 경우 제1 조립전극, 제2 조립전극 및 상기 제1 조립전극과 중첩되어 위치하는 조립 홈을 단적으로 도시한 도면이다. 직관적인 관찰을 위해 조립전극들 사이에 형성되는 절연층은 생략되어 있다.
도 20(a)와 같이, 한 쌍의 제1 조립전극(1912a, 1912b)과 중첩되는 위치에 조립 홈(1917)이 형성되며, 상기 조립 홈(1917)의 주변에 제2 조립전극(1914)이 위치할 수 있다.
상기 제1 조립전극(1912a, 1912b)과 제2 조립전극(1914)은 교차하고 있으며, 도 20(a)와 같이 일정한 각도를 가지고 형성될 수 있다.
이와 유사하게, 도 20(b)에 도시된 바와 같이, 한 쌍의 제1 조립전극(2012a, 2012b)과 중첩되는 위치에 조립 홈(2017)이 형성되며, 상기 조립 홈(2017)의 주변에 제2 조립전극(2014)이 위치할 수 있다.
이처럼 제1 조립전극 및 제2 조립전극은 교차하여 위치하는 것이 중요하며, 반드시 직교할 필요는 없다. 다만 조립기판의 형태에 따라 효율적인 교차각도가 발생할 수 있다. 예를 들어, 사각형의 패널인 경우, 수직으로 제1 조립전극 및 제2 조립전극이 교차하여 형성되는 것이 공간 활용 측면에서 효율적일 수 있다.
도 21은 본 발명의 조립기판의 조립전극에 전압을 인가하는 방법을 나타내는 도면이다.
도 21의 조립기판(2110)은 한 쌍의 제1 조립전극(2112a, 2112b)이 상기 기판(2110)의 형태에 대응하여 복수 개 배치되어 있다. 또한 상기 제1 조립전극(2112a, 2112b)과 교차하는 제2조립전극(2114)도 복수 개 배치될 수 있다. 또한 조립 홈(2117)은 상기 한 쌍의 제1 조립전극(2112a, 2112b)들과 중첩되어 위치한다. 직관적인 관찰을 위해 실제 조립전극들 사이에 형성되는 절연층은 생략되어 있다.
또한, 도 21에 도시된 바와 같이 복수 개의 제2 조립전극(2114)은 전압을 인가하기 위한 제1공통전극(2120)과 복수 개의 스위치(2121)를 통해 연결된다. 하나의 스위치(2121)에 대응하여 하나의 제2 조립전극(2114)이 전기적으로 연결될 수 있다. 따라서 복수 개의 제2 조립전극(2114)에 선택적으로 전압을 인가할 수 있다.
또한, 도 21에 도시된 바와 같이 복수 개의 긴 바 형태의 제1 조립전극(2112a)은 전압을 인가하기 위한 제2공통전극(2130)과 복수 개의 스위치(2131)를 통해 연결된다. 하나의 스위치(2131)에 대응하여 하나의 제1 조립전극(2112a)이 전기적으로 연결될 수 있다. 따라서 복수 개의 제1 조립전극(2112a)에 선택적으로 전압을 인가할 수 있다.
또한 상기 제1 공통전극(2120)과 상기 제2 공통전극(2130)에 전압을 인가하기 위한 전원장치(2140)가 추가로 위치할 수 있다. 한편 도 21은 본 발명의 조립기판(2110)의 조립전극들에 전압을 인가하기 위한 기본적인 모식도이며, 명확히 동일할 구성일 필요는 없으며, 당업자가 이해 가능한 수준에서 일부 변경 또는 삭제할 수 있다.
도 21에 도시된 바와 같은 조립기판(2110)에 전압을 인가하는 구성을 통해, 복수 개 배치되는 제1 조립전극(2112a) 및 제2 조립전극(2114)에 대해, 선택적으로 전압의 인가가 가능하다. 상기 긴 바 형태의 조립전극(2112a)이 조립 전압을 인가하는 작업전극이라면, 상기 제2 조립전극(2114)은 그라운드 전압을 인가하는 기준전극과 연결될 수 있다. 즉, 짧은 바 형태의 제1 조립전극(2112b)이 기준전극이 된다. 반대로, 상기 긴 바 형태의 조립전극(2112a)이 그라운드 전압을 인가하는 기준전극이라면, 상기 제2 조립전극(2114)은 조립 전압을 인가하는 작업전극과 연결될 수 있다. 즉, 짧은 바 형태의 제1 조립전극(2112b)이 작업전극이 된다.
이를 통해 결국, 상기 조립기판(2110)은 전압이 인가되는 X축 및 Y축에 대응하는 조립 홈에만 반도체 발광 소자를 조립할 수 있다. 예를 들어 상기 공통전극들(2120,2130)과 연결되는 모든 스위치(2121,2131)가 닫히는 경우, 상기 조립기판(2110)의 모든 조립 홈에 반도체 발광 소자가 조립될 수 있다. 또한 상기 공통전극들(2120,2130)과 연결되는 모든 스위치(2121,2131)가 열리는 경우, 상기 조립기판(2110)의 조립 홈에는 반도체 발광 소자가 조립되기 어렵다. 또한 특정 X축 및 Y축에 대응하는 일부의 조립 홈에만 반도체 발광 소자가 조립되도록 스위치 및 전압을 제어할 수도 있다. 즉, 본 발명의 조립기판은 패시브 매트릭스 구동을 할 수 있도록 조립기판의 형태를 변형한 것으로도 볼 수 있다.
도 22는 일반적인 조립기판에서 조립되는 반도체 발광 소자 및, 배선기판에 전사된 이후의 반도체 발광 소자를 나타내는 도면들이다.
도 22(a)는 일반적인 조립기판(2210)을 도시한다. 상기 조립기판(2210)은 한 쌍의 조립전극(2212,2213)이 기판의 형상에 따라 복수 개 배치된다. 상기 조립전극(2212,2213)은 전원장치(2240)에 의해 조립 전압 및 그라운드 전압이 인가된다. 또한 상기 인가 전압의 차이를 통해 전기장이 발생하고, 상기 전기장에 의해 반도체 발광 소자가 조립기판(2210)의 조립 홈에 조립될 수 있다.
도 22(a)는 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광 소자들(2251,2252,2253)이 조립기판(2210) 상에 조립된 도면이다. 상기 반도체 발광 소자들(2251,2252,2253)은 하나의 단위화소를 위한 부분화소(Sub Fixel)이며, 규칙적으로 배열될 수 있다.
한편 한 쌍의 조립전극(2212,2213)은 긴 바 형태로 수평으로 배열되는 바, 상기 조립전극의 배열 위치에 대응하여, 동일한 색상의 반도체 발광 소자는 도 22(a)에 도시된 바와 같이 특정한 일 방향으로 길게 배열될 수 있다.
한 쌍의 조립전극(2212,2213)의 조립기판(2210) 내 배열을 하나의 라인(Line)으로 표현하면, 해당 라인에 위치하는 조립 홈들은 동시에 반도체 발광 소자들이 조립된다. 즉, 상기 라인에서 시간을 달리하여 각각의 조립 홈들에 별도의 반도체 발광 소자를 조립하기는 어렵다.
또한 조립 과정에서 해당 라인의 특정 조립 홈에서 불량의 반도체 발광 소자가 조립되는 경우, 상기 라인의 모든 반도체 발광 소자들에 대해 재조립과정이 필요하다. 즉, 상기 라인의 조립 홈에 고정되지 않도록 하는 전압을 인가하여 모든 반도체 발광 소자들을 상기 조립 홈으로부터 탈착한 이후, 재조립공정이 수행된다. 다시 말하면, 도 22(a)의 조립기판의 경우, 동일 라인 내 개별적인 조립 홈의 위치에서 반도체 발광 소자를 리페어(Refair) 하기는 어렵다.
따라서, 일반적으로 상기 라인에는 하나의 색상의 반도체 발광 소자들이 조립되며, 별도의 라인에서 다른 색상의 반도체 발광 소자들이 조립될 수 있다.
도 22(b)는 도 22(a)의 조립기판에 조립된 반도체 발광 소자들이 배선기판으로 전사된 이후의 평면도이다.
도 22(b)에 도시된 바와 같이, 하나의 단위화소(3250)를 이루는 반도체 발광 소자들(2251,2252,2253)이 배선기판(3210) 상에 규칙적으로 배열될 수 있다.
하지만, 단위화소(3250) 내 반도체 발광 소자들(2251,2252,2253)의 규칙적인 배열은 X축 또는 Y축의 일 방향으로만 배열되는 것으로 제한될 수 있다. 종래의 조립기판에서는 한 쌍의 조립전극이 X축 또는 Y축의 일 방향으로 길게 배열되는 바, 이에 상응하여, 반도체 발광 소자들도 상기 방향으로만 조립될 수 있다.
도 23은 본 발명의 조립기판에서 조립되는 반도체 발광 소자 및, 배선기판에 전사된 이후의 반도체 발광 소자를 나타내는 도면들이다.
도 23(a)는 본 발명의 조립기판(2310)을 도시한다. 도 21에 도시된 바와 유사하게, 상기 조립기판(2310)은 한 쌍의 제1 조립전극 및 상기 제1 조립전극과 교차하는 제2 조립전극이 상기 조립기판(2310) 내에서 복수 개 배치된다. 상기 제1 조립전극과 제2 조립전극의 교차 위치의 주변부로 조립 홈이 형성되는 바, 상기 교차 위치에 대응하는 제1 조립전극 및 제2 조립전극에 전압을 인가함으로써, 조립 홈에 반도체 발광 소자를 장착(또는 조립)할 수 있다. 즉, X축 및 Y축의 특정 위치에만 원하는 색상의 반도체 발광 소자를 조립할 수 있다. 예를 들어 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광 소자들(2251,2252,2253)은 일직선 상이 아닌, 도 23(a)에 도시된 바와 같이, 일 평면 상에 배치될 수 있다.
또한, 긴 바 형태의 제1 조립전극을 하나의 라인(Line)으로 표현하면, 상기 라인에는 복수 개의 조립 홈이 중첩되며, 상기 라인에서 시간을 달리하여 각각의 조립 홈들에 반도체 발광 소자를 조립할 수 있다. 따라서 동일한 라인에 색상을 달리하는 반도체 발광 소자들을 조립할 수 있다.
또한 조립 과정에서 해당 라인의 특정 조립 홈에서 불량의 반도체 발광 소자가 조립되는 경우, 불량이 발생한 상기 특정 조립 홈의 반도체 발광 소자에 대해서만 재조립할 수 있다. 예를 들어 상기 조립 홈에 해당하는 제1 조립전극 및 제2 조립전극에 전압을 인가하는 것이 가능한 바, 먼저 상기 조립 홈으로부터 불량의 반도체 발광 소자를 탈착한 후, 이후 새로운 반도체 발광 소자를 장착할 수 있다. 즉 도 23의 조립기판의 경우, 라인 내 개별적인 조립 홈의 위치에서 반도체 발광 소자를 리페어할 수 있다.
또한 조립 과정에서 해당 라인의 복수 개의 조립 홈 중 일부 조립 홈에 반도체 발광 소자가 조립되지 않은 경우, 제 1조립전극 및 제2 조립전극에 전압을 재인가하여 반도체 발광 소자가 조립되도록 할 수 있다. 예를 들어, 제1 조립전극에서 작업전극은 긴 바 형태로 배치되며, 상기 기준전극은 상기 작업전극의 긴 바 형태에 대응하여, 짧은 바 형태로 복수 개 배치될 때, 상기 작업 전극에 조립 전압을 인가할 수 있다. 또한 상기 반도체 발광 소자가 조립되지 않은 일부의 조립 홈에 대응하는 제2 조립 전극에 그라운드 전압을 인가함으로서, 특정 조립 홈에 반도체 발광 소자가 조립되도록 강제할 수 있다.
도 23(b)는 도 23(a)의 조립기판에 조립된 반도체 발광 소자들이 배선기판으로 전사된 이후의 평면도이다.
도 23(b)에 도시된 바와 같이, 하나의 단위화소(3350)를 이루는 반도체 발광 소자들이 배선기판(3310)의 일평면 상에 배열될 수 있다.
또한 도 23(b)는 일 실시예일뿐이며, 본 발명의 조립기판을 통해 반도체 발광 소자들은 다양한 배열 형태로 배선기판에 전사될 수 있다.
도 24는 본 발명의 조립기판에서 조립될 수 있는 반도체 발광 소자의 배열의 다양한 실시예들이다.
도 24(a)는 일반적인 스트라이프(Stripe) 구조의 반도체 발광 소자의 배열이다. 도 24(a)에 도시된 바와 같이, X축 또는 Y축의 일방향으로 적색(R), 녹색(G), 청색(B)에 해당하는 각각의 반도체 발광소자들(2451a, 2452a, 2453a)을 배열할 수 있다.
도 24(b)는 펜타일(Pentile) 구조의 반도체 발광 소자의 배열이다. 사람의 시야는 청색(B)이나 적색(R)에 비해 녹색(G)에 더 민감하기 때문에 도 24(b)에 도시된 바와 같이, 반도체 발광소자들(2451b, 2452b, 2453b)의 배열을 조합하여 RGBG 구조를 통해 해상도의 손실을 줄일 수 있다.
도 24(c)는 다이아몬드 펜타일(Pentile) 구조의 반도체 발광 소자의 배열이다. 도 24(c)에 도시된 바와 같이, 반도체 발광소자들(2451c, 2452c, 2453c)의 배열을 조합하여 다이아몬드 펜타일 구조를 형성할 수 있다.
이처럼, 본 발명의 조립기판은 다른 색상의 반도체 발광 소자를 기판 내 임의적인 위치에 배열하는 것이 가능하다. 나아가 기판 내 효율적인 반도체 발광 소자의 배열을 통해 디스플레이 장치의 해상도, 명암비 및 휘도 등을 향상시킬 수 있다.
도 25는 배선기판에 전사된 반도체 발광 소자들 중 일부 영역에 불량이 발생한 경우, 본 발명의 조립기판을 리페어 기판으로 활용하여, 상기 불량 영역을 리페어하는 방법을 나타내는 평면도이다.
도 25(a)는 배선기판(3510)에 전사된 반도체 발광 소자들 중 일부 영역(3551a, 3552a)에 불량이 발생한 경우이다. 상기 영역(3551a, 3552a)은 적색 반도체 발광 소자 및 녹색 반도체 발광 소자가 전사되어야 하는 위치인데, 제대로 전사되지 않은 영역이다. 배선기판(3510)의 대부분 영역에 반도체 발광 소자가 잘 전사되어 있더라도, 도 25(a)와 같이 일부 영역이 불량하면, 상기 배선기판(3510)은 전체로써 불량한 기판으로 처리되어 제품화하기 어렵다. 따라서 상기 반도체 발광 소자가 전사되지 않은 불량 영역(3551a, 3552a)은 리페어 되어야 한다.
도 25(b)는 도 25(a)의 불량영역을 리페어하기 위해 본 발명의 조립기판(2510)을 리페어 기판으로 활용하는 도면이다. 종래의 조립기판의 경우, 기판 내 특정 위치에만 반도체 발광 소자를 조립하는 것은 어렵다. 반면, 본 발명의 조립기판의 경우 기판 내 특정위치에만 반도체 발광 소자를 조립하는 것이 가능하다. 예를 들어, 도 25(b)에 도시된 바와 같이, 도 25(a)의 불량영역(3551a, 3552a)에 대응하는 조립기판(2510)의 조립 홈에 적색의 반도체 발광 소자(2551) 및 녹색의 반도체 발광 소자(2552)가 조립될 수 있다.
이후, 도 25(b)의 조립기판의 반도체 발광 소자들(2551, 2552)을 도 25(a)의 배선기판으로 전사하면, 도 25(c)와 같이 배선기판(3510) 내 불량영역을 리페어할 수 있다.
도 26은 배선기판에 전사된 반도체 발광 소자들 중 일부 영역에 불량이 발생한 경우, 본 발명의 조립기판을 리페어 기판으로 활용하여, 상기 불량 영역을 리페어하는 방법을 나타내는 단면도이다.
도 26(a)는 일부 불량영역을 가지는 조립기판(2610)의 반도체 발광 소자들이 배선기판으로 전사되는 경우의 예시이다.
도 26(a)와 같이 반도체 발광 소자(2650)는 조립기판(2610)에 조립 또는 장착될 수 있다. 또한 상기 조립된 반도체 발광 소자(2650)를 배선기판으로 전사하기 위해 전사기판(2710)이 추가로 요구될 수 있다. 상기 전사기판(2710)은 유기물 스탬프층을 구비할 수 있다. 또한 상기 전사기판(2710)은 반도체 발광 소자(2550)에 대응하는 돌기부를 구비하여, 상기 돌기부에 반도체 발광 소자가 접착되어 전사될 수 있다
이후 상기 전사기판(2710)에 전사된 반도체 발광 소자(2650)는 접착층(3612) 및 트랜지스터(3611)가 구비된 배선기판(3610)으로 전사될 수 있다. 상기 접착층(3612)의 접착력이 전사기판(2710)의 접착력보다 우수하여, 반도체 발광 소자(2650)는 전사기판(2710)에서 배선기판(3610)으로 전사될 수 있다.
한편, 조립기판(2610)의 일부 조립 홈에 반도체 발광 소자가 조립되지 않은 경우, 해당영역에 대응하는 배선기판(3610)의 영역은 불량으로 남게 된다. 따라서 상기 배선기판(3610)의 불량영역에 대한 리페어가 필요하다.
도 26(b)는 도 26(a)의 불량영역을 리페어하기 위해 본 발명의 조립기판(2610)을 리페어 기판으로 활용하는 도면이다. 도 26(b)에 도시된 바와 같이, 도 26(a)의 불량영역에 대응하는 조립기판(2610)의 조립 홈에 반도체 발광 소자(2651)가 조립될 수 있다.
이후, 상기 반도체 발광 소자(2651)를 전사기판(2710)을 이용하여 배선기판(3610)에 전사한다. 이에 따라 배선기판(3610)의 불량영역에는 상기 반도체 발광 소자(2651)가 조립되고 나머지 영역은 다른 반도체 발광 소자(2650)가 기조립 되어있는 바, 상기 배선기판(3610)의 불량영역은 리페어될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (18)

  1. 기판;
    상기 기판 상에 위치하는 제1 조립전극;
    상기 제1 조립전극 상에 위치하는 제1 절연층;
    상기 제1 절연층의 일부가 식각되어 노출된 제1 조립전극의 일 영역과 전기적으로 연결되는, 상기 제1 절연층 상에 위치하는 제2 조립전극;
    상기 제2 조립전극 상에 위치하는 제2 절연층;
    상기 제2 절연층 상에 위치하여 개별 화소를 이루는 반도체 발광 소자가 장착되는 조립 홈을 정의하는 격벽;
    상기 조립 홈의 조립 면에 장착되는 반도체 발광 소자를 이용하는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 조립전극은 제1 방향에 위치하고, 상기 제2 조립전극은 상기 제1 방향과 교차하는 제2 방향에 위치하는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1 조립전극은 상기 제1 방향으로 수평하게 위치하는 한 쌍의 전극을 포함하고,
    상기 한 쌍의 전극은,
    조립 전압을 인가하는 작업전극(Working Electrode) 및 그라운드 전압을 인가하는 기준전극(Reference Electrode)으로 구성되는 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제2 조립전극은 상기 기준전극과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 작업전극은 상기 기판 상에서 긴 바(bar) 형태로 배치되며,
    상기 기준전극은 상기 작업전극의 긴 바 형태에 대응하여, 짧은 바 형태로 복수 개 배치되는 것을 특징으로 하는 디스플레이 장치.
  6. 제3항에 있어서,
    상기 제2 조립전극은 상기 작업전극과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 기준전극은 상기 기판 상에서 긴 바 형태로 배치되며,
    상기 작업전극은 상기 기준전극의 긴 바 형태에 대응하여, 짧은 바 형태로 복수 개 배치되는 것을 특징으로 하는 디스플레이 장치.
  8. 제2항에 있어서,
    상기 제1 방향과 상기 제2 방향은 직교하는 것을 특징으로 하는 디스플레이 장치.
  9. 제5항에 있어서,
    상기 조립 홈은 상기 작업전극 및 상기 기준전극과 중첩되어 위치하는 것을 특징으로 하는 디스플레이 장치.
  10. 제1 기판의 복수 개의 반도체 발광 소자를 상기 제1 기판으로부터 분리하는 단계;
    제1 조립전극 및 상기 제1 조립전극과 교차하는 제2 조립전극을 포함하는 제2 기판을 준비하는 단계; 및
    상기 복수 개의 반도체 발광 소자를 유체 내에 분산하여, 전기장과 자기장을 이용하여 제2 기판으로 조립하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 제2 기판을 준비하는 단계는,
    기판 상에 제1 조립전극을 형성하는 단계;
    상기 조립전극 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층의 일부를 식각하여 노출된 제1 조립전극의 일 영역과 전기적으로 연결되도록 상기 제1 절연층 상에 제2 조립전극을 형성하는 단계;
    상기 제2 조립전극 상에 제2 절연층을 형성하는 단계; 및
    상기 제2 절연층 상에 위치하여 개별 화소를 이루는 반도체 발광 소자가 장착되는 복수 개의 조립 홈을 정의하는 격벽을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 조립전극은 제1 방향으로 수평하게 위치하는 작업전극 및 기준전극을 포함하고,
    상기 제2 기판으로 조립하는 단계는,
    상기 작업전극에 조립 전압을 인가하고, 상기 기준전극에 그라운드 전압을 인가하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 작업전극은 상기 기판 상에서 긴 바 형태로 배치되며, 상기 기준전극은 상기 작업전극의 긴 바 형태에 대응하여, 짧은 바 형태로 복수 개 배치되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 조립 홈은 상기 작업전극 및 상기 기준전극과 중첩되어 위치하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 제2 기판으로 조립하는 단계는,
    상기 복수 개의 조립 홈 중 일부 조립 홈에 반도체 발광 소자가 장착되지 않은 경우,
    상기 작업전극에 조립 전압을 인가하고, 상기 반도체 발광 소자가 조립되지 않은 조립 홈에 대응하는 제2 조립 전극에 그라운드 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 제2 기판으로 조립하는 단계 이후, 액티브 매트릭스 구동을 위한 트랜지스터가 형성된 제3 기판으로 전사하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 제3 기판의 특정 위치에 반도체 발광 소자가 전사되지 않은 경우, 상기 제2 기판에서 상기 특정 위치에 대응하는 반도체 발광 소자를 조립하는 단계 및 상기 제2 기판에 조립되는 반도체 발광 소자를 상기 제3 기판으로 전사하는 단계를 더 포함하는 디스플레이 장치의 제조 방법.
  18. 제10항에 있어서,
    상기 제1 기판은 상기 반도체 발광 소자가 형성되는 성장기판이거나 상기 성장기판으로부터 상기 반도체 발광 소자가 전사된 전사기판인 것을 특징으로 하는 디스플레이 장치의 제조 방법.
PCT/KR2019/012893 2019-10-01 2019-10-02 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 WO2021066221A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/765,763 US20220367757A1 (en) 2019-10-01 2019-10-02 Display device using micro-leds and method for manufacturing same
EP19947943.7A EP4040493A4 (en) 2019-10-01 2019-10-02 DISPLAY DEVICE USING MICRO-LEDS AND METHOD FOR MANUFACTURING SAME

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0121374 2019-10-01
KR1020190121374A KR20190118992A (ko) 2019-10-01 2019-10-01 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2021066221A1 true WO2021066221A1 (ko) 2021-04-08

Family

ID=68460238

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/012893 WO2021066221A1 (ko) 2019-10-01 2019-10-02 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20220367757A1 (ko)
EP (1) EP4040493A4 (ko)
KR (1) KR20190118992A (ko)
WO (1) WO2021066221A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867462A (zh) * 2019-10-30 2020-03-06 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN114846613A (zh) * 2019-12-12 2022-08-02 三星显示有限公司 显示装置和用于制造该显示装置的方法
KR20200021484A (ko) * 2020-02-10 2020-02-28 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이의 제조방법
KR20200021969A (ko) * 2020-02-11 2020-03-02 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법
WO2023008757A1 (ko) * 2021-07-30 2023-02-02 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
WO2023068407A1 (ko) * 2021-10-22 2023-04-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
WO2023106537A1 (ko) * 2021-12-08 2023-06-15 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치 및 이의 제조 방법
WO2023106455A1 (ko) * 2021-12-09 2023-06-15 엘지전자 주식회사 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
WO2023136378A1 (ko) * 2022-01-14 2023-07-20 엘지전자 주식회사 디스플레이 장치
WO2023182538A1 (ko) * 2022-03-21 2023-09-28 엘지전자 주식회사 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
WO2024005218A1 (ko) * 2022-06-27 2024-01-04 엘지전자 주식회사 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080874A (ja) * 2011-10-05 2013-05-02 Sharp Corp 電子デバイスおよびその製造方法、並びに、上記電子デバイスを備えた照明装置およびセンサーシステム
US20170338211A1 (en) * 2016-05-20 2017-11-23 Innolux Corporation Display device
KR20190031047A (ko) * 2017-09-15 2019-03-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US20190157340A1 (en) * 2017-11-17 2019-05-23 PlayNitride Inc. Display panel and repairing method thereof
KR20190105537A (ko) * 2019-08-26 2019-09-17 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825202B2 (en) * 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080874A (ja) * 2011-10-05 2013-05-02 Sharp Corp 電子デバイスおよびその製造方法、並びに、上記電子デバイスを備えた照明装置およびセンサーシステム
US20170338211A1 (en) * 2016-05-20 2017-11-23 Innolux Corporation Display device
KR20190031047A (ko) * 2017-09-15 2019-03-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US20190157340A1 (en) * 2017-11-17 2019-05-23 PlayNitride Inc. Display panel and repairing method thereof
KR20190105537A (ko) * 2019-08-26 2019-09-17 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
EP4040493A1 (en) 2022-08-10
US20220367757A1 (en) 2022-11-17
KR20190118992A (ko) 2019-10-21
EP4040493A4 (en) 2023-11-08

Similar Documents

Publication Publication Date Title
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021066221A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040102A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040066A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033802A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021080028A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021025202A1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
WO2021117979A1 (ko) 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
WO2020251076A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2014163325A1 (en) Display device using semiconductor light emitting device
WO2021070977A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021125421A1 (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2021060595A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021054491A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2016003019A1 (en) Display device using semiconductor light emitting device
WO2021015306A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021060577A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021015350A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2021033801A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021100955A1 (ko) 발광 소자를 이용한 디스플레이 장치
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021025243A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021006385A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020130493A1 (en) Display module and manufacturing method of display module

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19947943

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019947943

Country of ref document: EP

Effective date: 20220502