WO2020251076A1 - 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 - Google Patents

마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
WO2020251076A1
WO2020251076A1 PCT/KR2019/007092 KR2019007092W WO2020251076A1 WO 2020251076 A1 WO2020251076 A1 WO 2020251076A1 KR 2019007092 W KR2019007092 W KR 2019007092W WO 2020251076 A1 WO2020251076 A1 WO 2020251076A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
emitting device
assembly groove
substrate
Prior art date
Application number
PCT/KR2019/007092
Other languages
English (en)
French (fr)
Inventor
최봉석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/616,553 priority Critical patent/US20220230997A1/en
Priority to EP19932425.2A priority patent/EP3985732A4/en
Publication of WO2020251076A1 publication Critical patent/WO2020251076A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the present invention is applicable to the technical field related to a display device, and relates to, for example, a display device using a micro LED (Light Emitting Diode) and a method of manufacturing the same.
  • a micro LED Light Emitting Diode
  • LCD Liquid Crystal Display
  • OLED Organic Light Emitting Diodes
  • LED Light Emitting Diode
  • GaAsP compound semiconductor in 1962 has been used as a light source for display images in electronic devices including information communication devices. Accordingly, a method for solving the above-described problems by implementing a display using the semiconductor light emitting device may be proposed.
  • the semiconductor light emitting device has various advantages, such as a long lifespan, low power consumption, excellent initial driving characteristics, and high vibration resistance, compared to a filament-based light emitting device.
  • the technical problem to be solved of the present invention is to provide a display device capable of precise position control and a manufacturing method thereof when assembling a semiconductor light emitting device to a substrate.
  • an object of the present invention is to provide a display device and a method of manufacturing the same in which a semiconductor light emitting device is assembled to a substrate and then self-aligned to an exact position of a substrate through a reflow process.
  • a method of manufacturing a display device to achieve the above object includes: growing a plurality of LEDs on a growth substrate; Forming a member having thermal flow characteristics on at least one side of the plurality of LEDs; Separating the plurality of LEDs on which the member is formed from the growth substrate; Preparing a wiring board having a plurality of assembly grooves defining pixel regions; Assembling the separated LED into an assembly groove of the wiring board; And reflowing the wiring board to which the LEDs are assembled by heat.
  • the step of preparing the wiring board includes applying an adhesive layer to the assembly groove and the periphery of the assembly groove.
  • the component of the adhesive layer is characterized in that it includes a component having thermal flow properties.
  • the components of the adhesive layer are the same as those of the member.
  • the component of the adhesive layer is characterized in that it contains at least one of epoxy, acrylic, silicone, polyimide (PI), and benzocyclobutene (BCB).
  • the adhesive layer is characterized in that it contains a binder and a monomer component that induces thermal flow characteristics in a material having no thermal flow characteristics.
  • the assembly groove has an opening and a bottom surface, and an area of the opening is larger than an area of the bottom surface.
  • forming the member includes curing the member by UV (Ultra-Violet) curing or thermal curing.
  • preparing the wiring board includes providing a metal reflective layer under the assembly groove.
  • the step of assembling in the assembly groove includes the step of self-assembling the LED in the assembly groove by an electromagnetic field.
  • the assembling in the assembly groove includes transferring the LED to a transfer substrate, and assembling the LED transferred to the transfer substrate into the assembly groove of the wiring board through a stamp process.
  • the LED is characterized in that the LED (Micro-LED) having a micro size.
  • the substrate is characterized in that it includes at least one of glass, a conductor, or a flexible polymer material.
  • a display device includes a substrate having an assembly groove formed thereon; An adhesive layer covering the assembly groove and the periphery of the assembly groove; And an LED assembled in the assembly groove on which the adhesive layer is formed, wherein the LED has a member having thermal flow characteristics on at least one side thereof, the assembly groove has an opening and a bottom surface, and the area of the opening is the floor It is characterized in that it is larger than the area of the surface.
  • an adhesive layer having thermal flow characteristics is applied to an assembly groove in which a semiconductor light emitting device is assembled. Thereafter, the semiconductor light emitting device is assembled to a substrate and, through a reflow process, the semiconductor light emitting device is self-aligned to the correct position of the assembly groove, thereby improving positional accuracy.
  • the semiconductor light emitting device is assembled on a substrate, and thereafter, the chip arrangement error can be minimized in the planarization process and the electrode formation process, so that a separate wiring design, etc. There is a technical effect of saving.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 8 is a cross-sectional view taken along line D-D of FIG. 7.
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8.
  • FIG. 10 is a flowchart illustrating a method of manufacturing a display device using a semiconductor light emitting device according to another embodiment of the present invention.
  • 11A to 11E are cross-sectional views illustrating a method of growing the semiconductor light emitting device of the present invention on a growth substrate.
  • FIG. 12 is a cross-sectional view illustrating a process of forming a member having thermal flow characteristics on a side surface of the semiconductor light emitting device of the present invention.
  • FIG. 13 is a plan view illustrating a shape of the semiconductor light emitting device in which the member of FIG. 12 is formed when viewed from above.
  • FIGS. 14A are cross-sectional views illustrating a method of manufacturing a substrate having an assembly groove and an adhesive layer according to the present invention.
  • FIG. 14B are plan views of the substrate fabricated in FIG. 14A viewed from above.
  • 15A is a cross-sectional view illustrating a process of manufacturing a substrate having an assembly groove and an adhesive layer formed thereon in a method different from that of FIG. 14A.
  • FIG. 15B is a plan view of the substrate fabricated according to FIG. 15A viewed from above.
  • 16 is a diagram illustrating a direction in which the semiconductor light emitting devices are moved during a reflow process after assembling the semiconductor light emitting devices on a substrate.
  • FIG. 17 are cross-sectional views of some of the semiconductor light emitting device packages shown in FIG. 16.
  • FIG. 18 is a diagram showing a principle in which a semiconductor light emitting device is self-aligned in an assembly groove through a reflow process.
  • 19 is an image obtained by observing a shape of an actual semiconductor light emitting device package assembled on a substrate having an assembly groove with an optical microscope.
  • FIG. 20 is an image obtained by observing the degree of movement of the semiconductor light emitting device package of FIG. 19 after a reflow process with an optical microscope.
  • an element such as a layer, region or substrate is referred to as being “on” another component, it will be understood that it may exist directly on the other element or there may be intermediate elements between them. There will be.
  • the display device described herein is a concept including all display devices that display information as a unit pixel or a set of unit pixels. Therefore, it can be applied to parts, not limited to finished products.
  • a panel corresponding to a part of a digital TV is also independently a display device in the present specification.
  • Finished products include mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation, Slate PC, Tablet PC, and Ultra. This could include books, digital TVs, and desktop computers.
  • the semiconductor light emitting device mentioned in this specification is a concept including LEDs, micro LEDs, and the like, and may be used interchangeably.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • information processed by a controller (not shown) of the display apparatus 100 may be displayed using a flexible display.
  • Flexible displays include displays that can be bent, or bendable, or twistable, or foldable, or rollable by external force, for example.
  • the flexible display may be a display manufactured on a thin and flexible substrate that can be bent, bent, or foldable or rolled like paper while maintaining the display characteristics of a conventional flat panel display.
  • the display area of the flexible display becomes a flat surface.
  • the display area may be a curved surface.
  • the information displayed in the second state may be visual information output on a curved surface. This visual information is implemented by independently controlling light emission of sub-pixels arranged in a matrix form.
  • the unit pixel means, for example, a minimum unit for implementing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • the light emitting diode is formed in a small size, and through this, it can serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display device 100 shown in FIG. 1 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and at least one semiconductor light emitting device as shown in FIG. Includes 150.
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) and polyethylene terephthalate (PET) may be used as long as it has insulation and is flexible.
  • the substrate 110 may be a transparent material or an opaque material.
  • the substrate 110 may be a wiring board on which the first electrode 120 is disposed, and thus the first electrode 120 may be positioned on the substrate 110.
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is located, and the auxiliary electrode 170 may be disposed on the insulating layer 160.
  • a state in which the insulating layer 160 is stacked on the substrate 110 may be a single wiring board.
  • the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI), PET, and PEN, and may be formed integrally with the substrate 110 to form a single substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150, and is positioned on the insulating layer 160 and is disposed corresponding to the position of the first electrode 120.
  • the auxiliary electrode 170 has a dot shape and may be electrically connected to the first electrode 120 through an electrode hole 171 penetrating through the insulating layer 160.
  • the electrode hole 171 may be formed by filling a via hole with a conductive material.
  • a conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not limited thereto.
  • a layer performing a specific function is formed between the insulating layer 160 and the conductive adhesive layer 130, or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 It is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a material having conductivity and a material having adhesiveness may be mixed in the conductive adhesive layer 130.
  • the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the Z direction passing through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the anisotropic conductive medium.
  • heat and pressure are applied to the anisotropic conductive film, but other methods may be applied in order for the anisotropic conductive film to partially have conductivity.
  • Other methods described above may be, for example, that only one of the above heat and pressure is applied or UV cured or the like.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the conductive balls.
  • a core of a conductive material may contain a plurality of particles covered by an insulating film made of a polymer material, and in this case, a portion to which heat and pressure is applied is destroyed by the insulating film and becomes conductive by the core. .
  • the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film.
  • heat and pressure are applied to the anisotropic conductive film as a whole, and an electrical connection in the Z-axis direction is partially formed due to a height difference of a counterpart adhered by the anisotropic conductive film.
  • the anisotropic conductive film may contain a plurality of particles coated with a conductive material in an insulating core.
  • the part to which heat and pressure are applied is deformed (pressed together) to have conductivity in the thickness direction of the film.
  • a form in which the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film is also possible.
  • the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of an insulating base member. More specifically, the insulating base member is formed of an adhesive material, and the conductive ball is intensively disposed on the bottom of the insulating base member, and when heat and pressure are applied from the base member, it is deformed together with the conductive ball. Accordingly, it has conductivity in the vertical direction.
  • ACF fixed array anisotropic conductive film
  • the present invention is not necessarily limited thereto, and the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member, or consists of a plurality of layers, and a form in which conductive balls are disposed on one layer (double- ACF) etc. are all possible.
  • the anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which conductive balls are mixed with an insulating and adhesive base material.
  • the solution containing conductive particles may be a solution containing conductive particles or nanoparticles.
  • the second electrode 140 is positioned on the insulating layer 160 to be spaced apart from the auxiliary electrode 170. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 After forming the conductive adhesive layer 130 with the auxiliary electrode 170 and the second electrode 140 positioned on the insulating layer 160, the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. Then, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device includes a p-type electrode 156, a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer ( And an n-type semiconductor layer 153 formed on 154) and an n-type electrode 152 disposed horizontally apart from the p-type electrode 156 on the n-type semiconductor layer 153.
  • the p-type electrode 156 may be electrically connected by the auxiliary electrode 170 and the conductive adhesive layer 130 shown in FIG. 3, and the n-type electrode 152 is electrically connected to the second electrode 140. Can be connected to.
  • the auxiliary electrode 170 is formed to be elongated in one direction, so that one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • p-type electrodes of the left and right semiconductor light emitting devices with the auxiliary electrode as the center may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is pressed into the conductive adhesive layer 130 by heat and pressure, through which the portion between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 And, only a portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 has conductivity, and the remaining portion does not have conductivity because there is no press-fitting of the semiconductor light emitting device.
  • the conductive adhesive layer 130 not only mutually couples the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140, but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and a phosphor layer 180 is formed in the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel, and is electrically connected to the first electrode 120.
  • the first electrode 120 may be plural, the semiconductor light emitting elements are arranged in rows, for example, and the semiconductor light emitting elements of each row may be electrically connected to any one of the plurality of first electrodes.
  • semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate can be used. Further, the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured with a small size.
  • a partition wall 190 may be formed between the semiconductor light emitting devices 150.
  • the partition wall 190 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130.
  • the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 190 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided as the partition wall 190.
  • the partition wall 190 may include a black or white insulator depending on the purpose of the display device. When a partition wall of a white insulator is used, it is possible to increase reflectivity, and when a partition wall of a black insulator is used, it is possible to increase the contrast while having reflective characteristics.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device emitting blue (B) light
  • the phosphor layer 180 performs a function of converting the blue (B) light into a color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 182 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion of the blue unit pixel.
  • unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • a phosphor of one color may be stacked along each line of the first electrode 120. Accordingly, one line of the first electrode 120 may be an electrode that controls one color. That is, along the second electrode 140, red (R), green (G), and blue (B) may be sequentially disposed, and a unit pixel may be implemented through this.
  • unit pixels of red (R), green (G), and blue (B) can be implemented by combining the semiconductor light emitting device 150 and the quantum dot (QD) instead of the phosphor. have.
  • a black matrix 191 may be disposed between each of the phosphor layers in order to improve contrast. That is, the black matrix 191 may improve contrast of the contrast.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied.
  • each of the semiconductor light emitting devices 150 is made of gallium nitride (GaN) as a main material, and indium (In) and/or aluminum (Al) are added together to emit various light including blue. It can be implemented as a light emitting device.
  • GaN gallium nitride
  • Al aluminum
  • the semiconductor light emitting device may be a red, green, and blue semiconductor light emitting device to form a sub-pixel, respectively.
  • red, green, and blue semiconductor light emitting devices R, G, B
  • R, G, B red, green, and blue semiconductor light emitting devices
  • unit pixels of red, green, and blue by red, green, and blue semiconductor light emitting devices They form one pixel, through which a full color display can be implemented.
  • the semiconductor light emitting device may include a white light emitting device W in which a yellow phosphor layer is provided for each individual device.
  • a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 may be provided on the white light emitting device W.
  • a unit pixel may be formed by using a color filter in which red, green, and blue are repeated on the white light emitting device W.
  • a structure in which a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 are provided on the ultraviolet light emitting device UV is also possible.
  • the semiconductor light emitting device can be used not only for visible light but also for ultraviolet (UV) light, and the ultraviolet (UV) can be extended in the form of a semiconductor light emitting device that can be used as an excitation source of the upper phosphor. .
  • the semiconductor light emitting device is positioned on the conductive adhesive layer to constitute a unit pixel in the display device. Since the semiconductor light emitting device has excellent luminance, individual unit pixels can be configured even with a small size.
  • the individual semiconductor light emitting device 150 may have, for example, a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20X80 ⁇ m or less.
  • the distance between the semiconductor light emitting devices is relatively large enough.
  • the display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • a conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned.
  • An insulating layer 160 is stacked on the first substrate 110 to form one substrate (or wiring board), and the first electrode 120, the auxiliary electrode 170, and the second electrode 140 are formed on the wiring board. Is placed.
  • the first electrode 120 and the second electrode 140 may be disposed in a mutually orthogonal direction.
  • the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, an anisotropic conductive film may be applied to a substrate on which the insulating layer 160 is positioned.
  • the second substrate 112 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting elements 150 constituting individual pixels are positioned is formed, and the semiconductor light emitting elements ( 150) is disposed to face the auxiliary electrode 170 and the second electrode 140.
  • the second substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a spire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in units of a wafer, it can be effectively used in a display device by having a gap and a size capable of forming a display device.
  • the wiring board and the second board 112 are thermally compressed.
  • the wiring board and the second board 112 may be thermally compressed by applying an ACF press head.
  • the wiring board and the second board 112 are bonded by the thermal compression. Due to the characteristics of the anisotropic conductive film having conductivity by thermal compression, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, through which electrodes and semiconductor light emission
  • the device 150 may be electrically connected.
  • the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, and a partition wall may be formed between the semiconductor light emitting devices 150 through this.
  • the second substrate 112 is removed.
  • the second substrate 112 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO).
  • LLO laser lift-off method
  • CLO chemical lift-off method
  • a transparent insulating layer (not shown) may be formed by coating silicon oxide (SiOx) or the like on the wiring board to which the semiconductor light emitting device 150 is bonded.
  • the semiconductor light-emitting device 150 is a blue semiconductor light-emitting device that emits blue (B) light, and a red or green phosphor for converting the blue (B) light into the color of a unit pixel emits the blue semiconductor light.
  • a layer can be formed on one side of the device.
  • the manufacturing method or structure of a display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention
  • FIG. 8 is a cross-sectional view taken along the line DD of FIG. 7
  • FIG. 9 is a conceptual diagram showing the vertical semiconductor light emitting device of FIG. to be.
  • the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.
  • PM passive matrix
  • the display device includes a substrate 210, a first electrode 220, a conductive adhesive layer 230, a second electrode 240, and at least one semiconductor light emitting device 250.
  • the substrate 210 is a wiring board on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • PI polyimide
  • any material that has insulation and is flexible may be used.
  • the first electrode 220 is positioned on the substrate 210 and may be formed as an electrode having a long bar shape in one direction.
  • the first electrode 220 may be formed to serve as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located.
  • the conductive adhesive layer 230 is a solution containing anisotropy conductive film (ACF), anisotropic conductive paste, and conductive particles. ), etc.
  • ACF anisotropy conductive film
  • anisotropic conductive paste anisotropic conductive paste
  • conductive particles conductive particles.
  • the semiconductor light emitting element 250 is connected by applying heat and pressure to the semiconductor light emitting element 250. It is electrically connected to the electrode 220.
  • the semiconductor light emitting device 250 is preferably disposed to be positioned on the first electrode 220.
  • the electrical connection is created because the anisotropic conductive film partially has conductivity in the thickness direction when heat and pressure are applied. Accordingly, in the anisotropic conductive film, it is divided into a part having conductivity and a part not having conductivity in the thickness direction.
  • the conductive adhesive layer 230 implements electrical connection as well as mechanical coupling between the semiconductor light emitting device 250 and the first electrode 220.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured with a small size.
  • the individual semiconductor light emitting device 250 may have, for example, a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, for example, it may have a size of 20 ⁇ 80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 are disposed between the vertical semiconductor light emitting devices in a direction crossing the length direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250.
  • such a vertical semiconductor light emitting device includes a p-type electrode 256, a p-type semiconductor layer 255 formed on the p-type electrode 256, and an active layer 254 formed on the p-type semiconductor layer 255. ), an n-type semiconductor layer 253 formed on the active layer 254 and an n-type electrode 252 formed on the n-type semiconductor layer 253.
  • the p-type electrode 256 located at the bottom may be electrically connected by the first electrode 220 and the conductive adhesive layer 230, and the n-type electrode 252 located at the top is a second electrode 240 to be described later. ) And can be electrically connected.
  • the vertical semiconductor light emitting device 250 has a great advantage of reducing a chip size since electrodes can be arranged up and down.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250.
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into a color of a unit pixel is provided.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 282 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion of the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied as described above in a display device to which a flip chip type light emitting device is applied.
  • the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250.
  • the semiconductor light emitting devices 250 may be arranged in a plurality of rows, and the second electrode 240 may be located between the rows of the semiconductor light emitting devices 250.
  • the second electrode 240 may be positioned between the semiconductor light emitting devices 250.
  • the second electrode 240 may be formed as a long bar-shaped electrode in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connection electrode protruding from the second electrode 240.
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250.
  • the n-type electrode is formed as an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or vapor deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230.
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) or the like may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • a transparent electrode such as ITO Indium Tin Oxide
  • the ITO material has poor adhesion to the n-type semiconductor layer. have. Accordingly, according to the present invention, by placing the second electrode 240 between the semiconductor light emitting devices 250, there is an advantage in that a transparent electrode such as ITO is not required. Accordingly, the light extraction efficiency can be improved by using the n-type semiconductor layer and a conductive material having good adhesion as a horizontal electrode without being restricted by the selection of a transparent material.
  • a partition wall 290 may be positioned between the semiconductor light emitting devices 250. That is, a partition wall 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 constituting individual pixels. In this case, the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230. For example, by inserting the semiconductor light emitting device 250 into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 290 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided.
  • the partition wall 290 may include a black or white insulator depending on the purpose of the display device.
  • the partition wall 290 is between the vertical semiconductor light emitting element 250 and the second electrode 240. It can be located between. Accordingly, individual unit pixels can be configured with a small size using the semiconductor light emitting device 250, and the distance between the semiconductor light emitting device 250 is relatively large enough, so that the second electrode 240 is connected to the semiconductor light emitting device 250. ), there is an effect of implementing a flexible display device having HD image quality.
  • a black matrix 291 may be disposed between each phosphor to improve contrast. That is, the black matrix 291 can improve contrast of light and dark.
  • the semiconductor light emitting device is disposed on a wiring board in a flip chip type and used as individual pixels.
  • the alignment error should be managed from ⁇ 5 to 10 ⁇ m in the development stage and ⁇ 3 ⁇ m in the mass production management stage, considering the size of the current display semiconductor light emitting device, and is the most important key factor in the panel process yield. .
  • FIG. 10 is a flowchart illustrating a method of manufacturing a display device using a semiconductor light emitting device according to another embodiment of the present invention.
  • an LED (or a semiconductor light emitting device) is grown on a growth substrate (S1010).
  • the semiconductor light emitting device may be a horizontal type semiconductor light emitting device or a vertical type semiconductor light emitting device, but the following description will be described as growing a horizontal type semiconductor light emitting device.
  • a detailed growth method will be described later in FIGS. 11 and 12.
  • the LED (or semiconductor light emitting device) grown on the growth substrate is separated from the growth substrate (S1020).
  • Methods of separating the semiconductor light emitting device from the growth substrate are largely divided into two, for example.
  • the first is that the semiconductor light emitting device of the growth substrate is directly transferred to and separated from the new substrate.
  • the spacing between the semiconductor light emitting devices after the transfer is maintained equal to the spacing of the existing growth substrate.
  • the second method is to be separated individually from the growth substrate and exist as individual semiconductor light emitting devices.
  • the substrate to be transferred may be a donor substrate for another transfer or a wiring board provided with wires so that it can be used as a panel.
  • the transfer process is to transfer the semiconductor light emitting device of the growth substrate to a new substrate as if stamping using an adhesive film or the like.
  • This process is referred to as, for example, a stamp process.
  • the adhesive film may impart conductivity between the substrate and the semiconductor light emitting device using an anisotropic conductive film.
  • a laser lift-off method (Laser Lift-Off, LLO) that selectively separates the device by applying a laser to the opposite surface of the substrate on which the device is grown.
  • LLO Laser Lift-Off
  • the second method for example, it is separated into individual semiconductor light emitting devices to perform a self-assembly process.
  • the self-assembly process refers to a process in which a very large number of semiconductor light emitting devices are assembled to an assembled substrate by the force of an electromagnetic field in a chamber filled with a fluid.
  • the assembly substrate In order to be self-assembled, the assembly substrate must form an assembly groove corresponding to, for example, individual semiconductor light emitting devices, and an assembly electrode should be provided under the assembly groove.
  • the assembly substrate may be located in a chamber filled with a fluid.
  • the semiconductor light-emitting device floating in the fluid includes, for example, a magnetic layer, and can be moved in the direction of the assembled substrate by an assembly device having a magnetic substance acting on the assembly substrate. That is, the semiconductor light emitting element in the chamber can move toward the assembly device by the magnetic field generated by the assembly device.
  • An assembly substrate having an assembly groove is located in a direction moving toward the assembly device, and the semiconductor light emitting device may contact the assembly groove.
  • the semiconductor light emitting device in contact with the assembly groove is fixed by an electric field applied from the assembly electrode formed under the assembly groove.
  • the time required to assemble the semiconductor light emitting devices on a substrate can be drastically reduced.
  • the semiconductor light emitting device of the growth substrate may be separated through a stamp process and transferred to a new substrate at the same time, separated as individual devices, and assembled on a new substrate through a self-assembly process.
  • the LED (or semiconductor light emitting device) of the new substrate performs a step of assembling a wiring board for forming a panel (S1030).
  • the wiring board is provided with an assembly groove for assembling a semiconductor light emitting device, and an adhesive layer having thermal flow characteristics is applied on the upper portion of the assembly groove. Therefore, for example, if the adhesive layer is applied to the substrate used in the step of separating the LED from the growth substrate (S1020), the semiconductor light emitting device may be separated from the growth substrate and assembled to the wiring board at the same time.
  • the thermal flow characteristic is that when heat is applied to the adhesive layer, it has the same fluidity as the fluid flow. Accordingly, when the adhesive layer is formed on an inclined place and then heat is applied, at least a part of the adhesive layer may flow from a high place to a low place.
  • the component of the adhesive layer may be a polymer-based component, and, for example, includes at least one of epoxy, acrylic, silicone, polyimide (PI), and benzocyclobutene (BCB).
  • PI polyimide
  • BCB benzocyclobutene
  • the components of the adhesive layer may contain, for example, a binder and a monomer component that induces thermal flow characteristics in a material having no thermal flow characteristics.
  • the viscosity of the adhesive layer can be variously adjusted from several cp (centi-poise) to several hundred cp.
  • the thermal flow characteristics vary depending on the viscosity, but the influence of the viscosity may be attenuated by controlling the temperature and time in the reflow process. Therefore, in the present invention, it is important whether or not the components of the adhesive layer have thermal flow characteristics, and are not limited to the adhesive layer having a specific range of viscosity, but limiting as necessary falls within the other scope of the present invention.
  • the semiconductor light emitting device is assembled in the assembly groove in which the adhesive layer is formed.
  • an alignment step is performed.
  • the alignment is performed by horizontally moving any one of the donor substrate and the wiring board with respect to the other, and then vertically moving the other one. Thereafter, the semiconductor light emitting element of the donor substrate and the position of the assembly groove of the wiring board corresponding to the semiconductor light emitting element are inspected to overlap each other by a camera sensor, and if overlapped, the semiconductor light emitting element is assembled to fit the assembly groove.
  • the error range of the semiconductor light emitting device assembled in the assembly groove should be within several micrometers.
  • the assembly step (S1030) on the surface of the semiconductor light emitting device before assembly, for example, HDMS (Hexa Methyl Di Silazane) is applied or a SAM (Self-Assembled Monolayer) treatment is applied to attach a functional group such as fluorocarbon. Perform.
  • the HDMS or SAM treatment makes the surface of the semiconductor light emitting device hydrophobic.
  • the adhesive layer is made of an organic component and thus has hydrophobicity, and the treatment increases the adhesion between the semiconductor light emitting device and the adhesive layer.
  • the semiconductor light emitting device and the substrate are stably bonded by placing the substrate assembled with the semiconductor light emitting device in a high temperature chamber, and adjusting the temperature profile and atmospheric gas over time in the chamber. It is a process to do.
  • the reflow process may be performed in a temperature range of about 50°C to 250°C in a hot-plate or oven.
  • the semiconductor light emitting device located above the adhesive layer of the assembly groove through the reflow process is not assembled at the correct position of the assembly groove, due to the thermal flow characteristics of the adhesive layer, the correct position of the assembly groove, that is, the bottom surface of the assembly groove. Will settle in.
  • 11A to 11E are cross-sectional views illustrating a method of growing the semiconductor light emitting device of the present invention on a growth substrate.
  • the growth substrate 1110 may be formed of a material having a light-transmitting property, for example, any one of sapphire (Al2O3), GaN, ZnO, and AlO.
  • the growth substrate 1110 may be formed of a material suitable for growth of semiconductor materials and a carrier wafer.
  • the growth substrate 1110 may be formed of a material having excellent thermal conductivity, including a conductive substrate or an insulating substrate, for example, a SiC substrate having higher thermal conductivity than a sapphire (Al2O3) substrate, or Si, GaAs, GaP, InP And Ga2O3 may be used, but is not limited thereto.
  • the second conductive type semiconductor layer 1120 grown on the growth substrate 1110 is an n-type semiconductor layer, and may be a nitride semiconductor layer such as n-GaN, and the first conductive type semiconductor layer 1140 May be a p-type semiconductor layer.
  • the present invention is not necessarily limited thereto, and an example in which the first conductivity type is n-type and the second conductivity type is p-type is also possible.
  • the first conductive type semiconductor layer 1140 and the second conductive type semiconductor layer 1120 may be formed by implanting impurities into an intrinsic or doped semiconductor substrate. Also, a region in which a p-n junction is formed by the impurity implantation may serve the same as the active layer 1130.
  • the enumerations of the first conductive semiconductor layer 1140, the second conductive semiconductor layer 1120, and the active layer 1130 are exemplary, and the present invention is not limited thereto.
  • the first conductive type semiconductor layer 1140, the active layer 1130, and the second conductive type semiconductor layer 1120 grown on the growth substrate 1110 are isolated from each other through an etching process.
  • a plurality of semiconductor light emitting devices are formed.
  • a plurality of semiconductor light emitting devices isolated from each other on the substrate by etching at least a portion of the first conductive type semiconductor layer 1140, the active layer 1130, and the second conductive type semiconductor layer 1120 To form.
  • the etching may be performed until the growth substrate 1110 is exposed.
  • etching may be performed between semiconductor light emitting devices until a part of the second conductive type semiconductor layer 1120 is left.
  • the etching may be performed by anisotropic etching using plasma or reactive ion gas, or a wet etching method of isotropically etching using a chemical agent.
  • the first conductive type electrode 1150 is formed on the isolated semiconductor light emitting devices. More specifically, the first conductive type electrode 1150 may be formed of a conductive electrode and a buffer electrode.
  • the first conductive type electrode 1150 may form a conductive electrode on one surface of the first conductive type semiconductor layer 1140, and sequentially form a buffer electrode on one surface of the conductive electrode.
  • the conductive electrode may be formed in electrical contact with the first conductive type semiconductor layer 1140 and may be formed of one or more metal layers.
  • the conductive electrode includes any one or more of ITO, chromium (Cr), titanium (Ti), and nickel-silver (Ni-Ag), and has ohmic contact characteristics with the first conductive type semiconductor layer 1140 You can also form a layer.
  • the conductive electrode may further include an oxidation preventing layer including at least one of gold (Au), silver (Ag), and platinum (Pt) to prevent oxidation of the first conductive electrode 1150.
  • an oxidation preventing layer including at least one of gold (Au), silver (Ag), and platinum (Pt) to prevent oxidation of the first conductive electrode 1150.
  • Au gold
  • Ag silver
  • Pt platinum
  • the buffer electrode is an electrode for improving adhesion between the conductive electrode and the insulating layer (passivation layer) to be described later, and may include at least one of titanium (Ti), chromium (Cr), and nickel (Ni).
  • Ti titanium
  • Cr chromium
  • Ni nickel
  • the enumeration of the buffer electrode is only exemplary, and the present invention is not limited thereto.
  • a second conductive type electrode 1160 is formed on the second conductive type semiconductor layer 1120.
  • the second conductive electrode 1160 may be formed of a conductive electrode and a buffer electrode.
  • the conductive electrode is formed in electrical contact with the second conductive semiconductor layer 1120 and may be formed of one or more metal layers.
  • the conductive electrode includes any one or more of ITO, chromium (Cr), titanium (Ti), and nickel-silver (Ni-Ag), and has ohmic contact characteristics with the second conductive semiconductor layer 1120 It may also include layers.
  • the conductive electrode may further include an oxidation preventing layer including at least one of gold (Au), silver (Ag), and platinum (Pt) to prevent oxidation of the second conductive electrode 1160.
  • an oxidation preventing layer including at least one of gold (Au), silver (Ag), and platinum (Pt) to prevent oxidation of the second conductive electrode 1160.
  • Au gold
  • Ag silver
  • Pt platinum
  • the buffer electrode is an electrode for improving adhesion between the conductive electrode and the insulating layer (passivation layer) to be described later, and may include at least one of titanium (Ti), chromium (Cr), and nickel (Ni).
  • Ti titanium
  • Cr chromium
  • Ni nickel
  • the enumeration of the buffer electrode is only exemplary, and the present invention is not limited thereto.
  • an insulating layer 1170 may be formed on the semiconductor light emitting device 1100 on which the first conductivity type electrode 1150 and the second conductivity type electrode 1160 are formed.
  • the insulating layer 1170 may have a shape surrounding at least one surface of the semiconductor light emitting device 1100. In addition, the insulating layer 1170 may have a shape surrounding a side surface of the isolated semiconductor light emitting device 1100.
  • the insulating layer 1170 may include a plurality of layers having different refractive indices to reflect light emitted to the side surface of the semiconductor light emitting device 1100.
  • a material having a relatively high refractive index and a material having a low refractive index may be repeatedly stacked.
  • FIG. 12 is a cross-sectional view illustrating a process of forming a member having thermal flow characteristics on a side surface of the semiconductor light emitting device of the present invention.
  • a material 1210 having thermal flow characteristics is applied on the top of the semiconductor light emitting device 1100 formed on the growth substrate 1110.
  • the component of the material 1210 may be a polymer-based component, and includes, for example, at least one of epoxy, acrylic, silicone, polyimide (PI), and benzocyclobutene (BCB).
  • PI polyimide
  • BCB benzocyclobutene
  • the components of the material 1210 may contain, for example, a binder and a monomer component that cause thermal flow properties in a material without thermal flow properties.
  • the viscosity of the material 1210 may be variously adjusted from several centi-poise (cp) to several hundred cp.
  • the thermal flow characteristics vary depending on the viscosity, but the influence of the viscosity may be attenuated by controlling the temperature and time in the reflow process. Accordingly, an embodiment of the present invention does not limit the viscosity of the material 1210 to a specific range.
  • the material 1210 may also be formed of an inorganic material such as silicon nitride (SiNx) or ITO (indium tin oxide).
  • SiNx silicon nitride
  • ITO indium tin oxide
  • a photo process and an etching process for forming a member 1220 made of the material are performed on at least one side of the semiconductor light emitting device, preferably on both sides.
  • the member may be first cured by UV (Ultra-Violet) curing or thermal curing. Therefore, in the step of separating the semiconductor light emitting device from the growth substrate, the member is separated from the growth substrate together with the semiconductor light emitting device.
  • UV Ultra-Violet
  • FIG. 12(b) shows the semiconductor light emitting device package 1200 in which the member 1220 is formed on both sides after an etching process.
  • the height or width of the member 1220 shown in FIG. 12 is formed in consideration of the assembly groove of the substrate.
  • the width of the semiconductor light emitting device 1100 is 50 ⁇ m and the width of the assembly groove of the substrate is 55 ⁇ m
  • the width of the member 1220 formed on both sides of the semiconductor light emitting device 1100 is It should be around 1 ⁇ m to 2 ⁇ m.
  • the shape of the member 1220 shown in FIG. 12 is only an example, and the present invention is not limited thereto.
  • the member 1220 serves as a guide so that the semiconductor light emitting device can be accurately assembled in the assembly groove in a reflow process.
  • Fig. 12(a) after applying the material 1210 having thermal flow characteristics, the process of forming the member 1220 of Fig. 12(b) is shown, but the growth substrate
  • LLO laser lift-off method
  • a region of the semiconductor light emitting device separated from the growth substrate is determined through a laser lift-off method (LLO), and the region generally includes a peripheral portion of the semiconductor light emitting device. Therefore, if the semiconductor light emitting device and its periphery can be separated from the growth substrate together, and a material having thermal flow characteristics is formed in the periphery of the semiconductor light emitting device, the material will naturally be separated from the semiconductor light emitting device without a separate photo and etching process. Can be separated together.
  • LLO laser lift-off method
  • FIG. 13 is a plan view illustrating a shape of the semiconductor light emitting device in which the member of FIG. 12 is formed when viewed from above.
  • FIG. 13(a) shows a shape in which a member 1221 surrounds the semiconductor light emitting device 1100 in a circular shape.
  • the semiconductor light emitting device 1100 is illustrated in a rectangular shape, but may be formed in various shapes such as a circle or a polygon.
  • 13(b) shows a shape in which a member 1223 surrounds the semiconductor light emitting device 1100 in a rectangle.
  • the shape of the member is illustrated as a circle and a rectangle, but the enumeration of the member is exemplary, and the present invention is not limited thereto.
  • FIGS. 14A are cross-sectional views illustrating a method of manufacturing a substrate having an assembly groove and an adhesive layer according to the present invention.
  • an assembly groove is formed to correspond to the shape of the semiconductor light emitting device to be assembled.
  • the assembly groove may be formed through a photo process and an etching process after forming the insulating layer 1420 on the substrate 1410.
  • the assembly groove is, for example, a region in which individual semiconductor light emitting devices are assembled and is a region defining a unit pixel in a display device.
  • the component of the insulating layer 1420 may be, for example, a nitride based insulating film (SiNx) or a silicon (SiO2) based component.
  • the width of the assembly groove may be formed within a range of several ⁇ m to 2 mm, and a depth of several hundred nm to 100 ⁇ m.
  • the depth of the assembly groove should be equal to or smaller than the height of the semiconductor light emitting device 1100 of FIG. 12(b) when assembled into a wiring board by, for example, a stamping process.
  • the stamp process it is a structure in which a semiconductor light emitting device protruding from a specific substrate and disposed to be engaged with an assembly groove of a wiring board by transfer between a substrate to a substrate. If the assembly groove of the wiring board is too deep, the semiconductor light emitting device This is because it is not smoothly assembled into the substrate.
  • the assembly groove has an opening and a bottom surface, and an area of the opening is formed to be wider than an area of the bottom surface.
  • the assembly groove may have a certain slope on the side surface. Accordingly, in the case of a semiconductor light emitting device that is incorrectly positioned on the side of the assembly groove during the assembly process, it moves to the bottom surface of the assembly groove along the side slope of the assembly groove through a reflow process.
  • the semiconductor light emitting device has an excellent tendency to move to the bottom surface of the assembly groove during the reflow process. It was confirmed experimentally.
  • a metal reflective layer may be formed under the assembly groove.
  • the metal reflective layer may include a plurality of layers having different refractive indices to reflect light emitted below the semiconductor light emitting device.
  • a material having a relatively high refractive index and a material having a low refractive index may be repeatedly stacked.
  • an adhesive layer 1430 is applied on the substrate.
  • the assembly groove 1440 on which the adhesive layer 1430 is applied is a region where the semiconductor light emitting device is assembled.
  • the inclined surface of the assembly groove may be changed flat, and the thickness of the adhesive layer 1430 is thinner than the thickness of the insulating layer 1420. Should. Accordingly, the thickness of the adhesive layer 1430 may be fluidly changed according to the thickness of the insulating layer 1420 so that the inclined surface of the assembly groove is exposed.
  • FIG. 14B is a plan view of the substrate manufactured by FIG. 14A viewed from above.
  • the assembly groove may be formed in various shapes.
  • FIG. 14B illustrates various assembly grooves 1441, 1443, and 1445 formed by forming an adhesive layer on a substrate and then etching, and other flat adhesive layer regions 1431, 1433, and 1435.
  • the assembly groove is listed in the shape of a circular assembly groove (1441), a square assembly groove (1443), and a rectangular assembly groove (1445), but the present invention is not limited thereto.
  • 15A is a cross-sectional view illustrating a process of manufacturing a substrate having an assembly groove and an adhesive layer formed thereon in a method different from that of FIG. 14A.
  • the assembly groove in order to form an assembly groove to correspond to the shape of the semiconductor light emitting device to be assembled, the assembly groove partially forms a partition wall 1520 on the substrate 1510, and thereafter, an adhesive layer 1530 is formed. It can be a method of application.
  • the component of the partition wall 1520 may be, for example, a nitride-based insulating film (SiNx) or a silicon (SiO2)-based component.
  • the width of the assembly groove formed by the partition wall may range from several ⁇ m to 2 mm, and the depth may range from several hundred nm to 100 ⁇ m.
  • the assembly groove 1540 formed by the partition wall 1520 may be designed to have the same structure as the assembly groove shown in FIG. 14, and a metal reflective film is provided under the assembly groove to increase the luminous efficiency of the semiconductor light emitting device. .
  • FIG. 15B is a plan view of the substrate fabricated by FIG. 15A viewed from above.
  • the assembly groove may be formed in various shapes.
  • 15B shows regions 1521, 1523, 1525 in which the adhesive layer protrudes by forming an adhesive layer on the upper part of the partition wall, and other flat adhesive layer regions 1531, 1533, 1535, and various assembly grooves formed by the partition walls. (1541, 1543, 1545) is shown.
  • the assembly groove is listed in the shape of a circular assembly groove 1541, a square assembly groove 1543, and a rectangular assembly groove 1545, but the present invention is not limited thereto.
  • 16 is a diagram illustrating a direction in which the semiconductor light emitting devices move during a reflow process after assembling the semiconductor light emitting devices on a substrate.
  • FIG. 12(b) As an example of the semiconductor light emitting device, as shown in FIG. 12(b), a semiconductor light emitting device package in which members having thermal flow characteristics are formed on both sides thereof is exemplified.
  • the semiconductor light emitting device package 1201 on the upper left side is located at the left boundary of the assembly groove 1441 formed on the adhesive layer 1431. Therefore, during the reflow process, the semiconductor light emitting device package 1201 moves to the right along the inclined surface of the assembly groove 1441 toward the bottom surface of the assembly groove.
  • the semiconductor light emitting device package 1203 located at the upper boundary of the assembly groove 1443 moves downward toward the bottom surface of the assembly groove during the reflow process, and other semiconductor light emission
  • the device packages 1204, 1205, and 1206 also move toward the bottom surfaces of the assembly grooves 1444, 1445, and 1446, respectively, according to the above-described embodiments and techniques of the present invention.
  • FIG. 17 are cross-sectional views of some of the semiconductor light emitting device packages shown in FIG. 16.
  • the semiconductor light emitting device package In order for the semiconductor light emitting device package to move to the bottom surface of the assembly groove in the reflow process, for example, the semiconductor light emitting device package must be located at an inclined portion of the assembly groove or an interface of the assembly groove.
  • FIG. 17(a) shows a semiconductor light emitting device package that is accurately positioned on the bottom surface of the assembly groove 1442 after the assembling process, after etching the substrate 1411 on which the insulating layer 1421 is applied to form an assembly groove 1442 It is a figure showing 1202. In this case, even if the reflow process is performed, the position of the semiconductor light emitting device package 1202 will not change much.
  • FIG. 18 is a diagram showing a principle in which a semiconductor light emitting device is self-aligned in an assembly groove through a reflow process.
  • a semiconductor light emitting device package 1200 in which members having thermal flow characteristics are formed on both sides thereof is exemplified.
  • the semiconductor light emitting device package 1200 in which a member having thermal flow characteristics is formed is positioned at the boundary of the assembly groove 1440. Due to the heat applied during the reflow process, the member and the adhesive layer 1430 have fluid behavioral properties, so that they can flow from a high place to a low place. Accordingly, the semiconductor light emitting device package 1200 located on the boundary surface is naturally moved to the bottom surface of the assembly groove 1440 and is self-aligned under the influence of gravity by the weight of the semiconductor light emitting device itself.
  • the component having the thermal flow characteristics and the components of the adhesive layer may be formed identically.
  • the member serves as a guide to help self-align to the assembly groove in the reflow process. Therefore, for example, if the component of the member and the adhesive layer are the same, the member generates the same fluid flow as the adhesive layer by heat generated in the reflow process, and accordingly, a guide that moves to the bottom surface of the assembly groove. You can perform the role more easily.
  • 18(b) is a diagram illustrating a semiconductor light emitting device package 1200 self-aligned at a central position of an assembly groove 1440 after a reflow process.
  • FIG. 18 a semiconductor light-emitting device package in which members are formed on both sides of the semiconductor light-emitting device is described as an example, but the member only provides a guide role for more easily performing self-alignment, Even in the case of a semiconductor light emitting device in which a member is not formed, it can be assembled at an exact position of the assembly groove through a reflow process according to the principle disclosed in FIG. 18.
  • 19 is an image obtained by observing a shape of an actual semiconductor light emitting device package assembled on a substrate having an assembly groove with an optical microscope.
  • the semiconductor light emitting device package was conventionally located on a donor substrate, and was assembled from a substrate having an assembly groove formed on the donor substrate through a stamp process.
  • the assembly grooves 1447 and 1449 were arbitrarily formed in two of the middle regions of the substrate in order to experimentally prove the effect of the present invention.
  • three semiconductor light emitting device packages are arranged in a straight vertical axis with respect to the E-E line and three in a straight vertical axis with respect to the F-F line.
  • the semiconductor light emitting device packages are not accurately assembled at the positions of the assembly grooves 1447 and 1449.
  • the semiconductor light emitting device packages 1207 and 1209 are located on the boundary between the assembly grooves 1447 and 1449.
  • another semiconductor light emitting device package 1208 is located on a flat adhesive layer 1432 without an assembly groove.
  • FIG. 20 is an image obtained by observing the degree of movement of the semiconductor light emitting device package of FIG. 19 after a reflow process with an optical microscope.
  • FIG. 20(a) is an optical image showing three semiconductor light emitting device packages formed along the E-E line of FIG. 19 after a reflow process.
  • FIG. 20(b) is an enlarged optical image of FIG. 20(a) to observe the distance the semiconductor light emitting device package 1207 has moved.
  • the semiconductor light emitting device package 1207 After the reflow process, a movement trace as much as X is observed based on the E-E line. As a result of optical observation, the X was confirmed to be about 10 ⁇ m.
  • the semiconductor light emitting device (or semiconductor light emitting device package) is placed in the correct position of the assembly groove. It is self-aligned so that the assembly error can be minimized.
  • the error has been avoided or overcome by an indirect method such as changing the design design of the subsequent wiring process to reduce the assembly error, and this method has caused problems such as an increase in manufacturing cost.
  • a semiconductor light emitting device is self-aligned in an assembly groove by using an adhesive layer having thermal flow characteristics, and the assembly error is minimized by an active and direct method.

Abstract

본 명세서에서는 마이크로 LED가 리플로우 공정을 통해 기판의 조립 홈의 정확한 위치에 자가 정렬되는, 마이크로 LED를 이용한 디스플레이 장치 및 이의 제조 방법을 개시한다. 여기서 본 발명의 일실시예에 따른 디스플레이 장치는, 조립 홈이 형성된 기판; 상기 조립 홈 및 상기 조립 홈의 주변부를 덮고 있는 접착층; 상기 접착층이 형성된 상기 조립 홈에 조립되는 LED를 포함하되, 상기 LED는 적어도 일 측면에 열적 유동 특성을 가지는 부재를 구비하고, 상기 조립 홈은 개구부 및 바닥면을 가지고, 상기 개구부의 면적은 상기 바닥면의 면적보다 큰 것을 특징으로 한다.

Description

마이크로 LED를 이용한 디스플레이 장치 및 이의 제조 방법
본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 예를 들어 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
최근에는 디스플레이 기술 분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 있고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 문제점이 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 것으로 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 전술한 문제점을 해결하는 방안이 제시될 수 있다. 상기 반도체 발광 소자는 필라멘트 기반의 발광 소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
이러한 반도체 발광소자의 크기는 최근에 수십 마이크로미터까지 줄어들었다. 따라서 상기 반도체 발광소자들을 이용하여 디스플레이 장치를 구현하는 경우, 매우 많은 수의 반도체 발광 소자들을 디스플레이 장치의 배선기판에 조립하여야 한다.
하지만 상기 조립과정에서, 배선기판의 원하는 위치에 수많은 반도체 발광소자를 정밀하게 위치시키는 것은 매우 어렵다는 문제점이 있다.
본 발명의 해결하고자 하는 기술적 과제는 반도체 발광 소자를 기판에 조립할 때, 정밀한 위치제어가 가능한 디스플레이 장치 및 이의 제조방법을 제공하는 것이다.
구체적으로, 본 발명은 반도체 발광 소자를 기판에 조립 후, 리플로우 공정을 통해 기판의 정확한 위치에 자가 정렬되는 디스플레이 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 디스플레이 장치의 제조 방법은, 성장기판에서 복수의 LED를 성장하는 단계; 상기 복수의 LED의 적어도 일 측면에 열적 유동 특성을 가지는 부재를 형성하는 단계; 상기 부재가 형성된 복수의 LED를 성장기판에서 분리하는 단계; 화소 영역들을 정의하는 복수의 조립 홈을 가진 배선기판을 준비하는 단계; 상기 분리된 LED를 상기 배선기판의 조립 홈에 조립하는 단계; 상기 LED가 조립된 배선기판을 열에 의해 리플로우(reflow)하는 단계를 포함한다.
실시예로서, 상기 배선기판을 준비하는 단계는, 상기 조립 홈 및 상기 조립 홈의 주변부에 접착층을 도포하는 단계를 포함한다.
실시예로서, 상기 접착층의 성분은 열적 유동 특성을 가지는 성분을 포함하는 것을 특징으로 한다.
실시예로서, 상기 접착층의 성분은 상기 부재의 성분과 동일한 것을 특징으로 한다.
실시예로서, 상기 접착층의 성분은 에폭시, 아크릴, 실리콘, 폴리이미드(PI, Polyimide), 벤조사이클로부텐(BCB, Benzocyclobutene) 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
실시예로서, 상기 접착층은 열적 유동 특성이 없는 재료에 열적 유동 특성을 유발하는 바인더 및 모노머(monomer) 성분을 함유한 것을 특징으로 한다.
실시예로서, 상기 조립 홈은 개구부 및 바닥면을 가지고, 상기 개구부의 면적은 상기 바닥면의 면적보다 큰 것을 특징으로 한다.
실시예로서, 상기 부재를 형성하는 단계는 UV(Ultra-Violet) 경화 또는 열 경화에 의해 상기 부재를 경화하는 단계를 포함한다.
실시예로서, 상기 배선기판을 준비하는 단계는, 상기 조립 홈의 하부에 금속 반사막을 구비하는 단계를 포함한다.
실시예로서, 상기 조립 홈에 조립하는 단계는, 상기 LED를 전자기장에 의해 상기 조립 홈에 자가 조립하는 단계를 포함한다.
실시예로서, 상기 조립 홈에 조립하는 단계는, 상기 LED를 전사기판으로 전사하는 단계 및, 상기 전사기판에 전사된 상기LED를 스탬프(Stamp) 공정을 통해 상기 배선기판의 조립 홈에 조립하는 단계를 포함한다.
실시예로서, 상기 LED는 마이크로 크기를 가진 LED(Micro-LED)인 것을 특징으로 한다.
실시예로서, 상기 기판은 유리, 도체 또는 플렉서블(Flexible)한 고분자 소재 중 적어도 하나를 포함하는 것을 특징으로 한다.
본 발명의 실시예에 따른 디스플레이 장치는, 조립 홈이 형성된 기판; 상기 조립 홈 및 상기 조립 홈의 주변부를 덮고 있는 접착층; 상기 접착층이 형성된 상기 조립 홈에 조립되는 LED를 포함하되, 상기 LED는 적어도 일 측면에 열적 유동 특성을 가지는 부재를 구비하고, 상기 조립 홈은 개구부 및 바닥면을 가지고, 상기 개구부의 면적은 상기 바닥면의 면적보다 큰 것을 특징으로 한다.
본 발명의 일실시예에 따르면, 반도체 발광 소자가 조립되는 조립 홈에 열적 유동 특성을 가지는 접착층을 도포한다. 이후 반도체 발광 소자를 기판에 조립하고 리플로우 공정을 통해, 반도체 발광 소자가 상기 조립 홈의 정확한 위치에 자가 정렬되도록 하여 위치 정밀도를 높이는 기술적 효과가 있다.
본 발명의 다른 실시예에 따르면, 반도체 발광 소자를 기판에 조립하고, 이후 평탄화 공정 및 전극형성 공정에서 칩의 배열 오차를 최소화할 수 있어, 별도 배선 디자인 등이 요구되지 않고, 생산 수율 및 제조 원가를 절감하는 기술적 효과가 있다.
나아가, 본 발명의 또 다른 일실시예에 따르면, 여기에서 언급하지 않은 추가적인 기술적 효과들도 있다. 당업자는 명세서 및 도면의 전취지를 통해 이해할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 절단된 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타내는 순서도이다.
도 11a 내지 도 11e는 본 발명의 반도체 발광 소자를 성장기판에서 성장시키는 방법을 나타내는 단면도들이다.
도 12는 본 발명의 반도체 발광 소자의 측면에 열적 유동 특성을 가지는 부재를 형성하는 과정을 나타내는 단면도들이다.
도 13은 도 12의 부재가 형성된 반도체 발광소자를 상부에서 관찰할 때의 형상을 나타내는 평면도들이다.
도 14a는 본 발명의 조립 홈 및 접착층이 형성된 기판을 제작하는 방법을 나타내는 단면도들이다.
도 14b는 도14a에 의해 제작된 기판을 상부에서 관찰한 평면도들이다.
도 15a는 도14a와는 다른 방법으로 본 발명의 조립 홈 및 접착층이 형성된 기판을 제작하는 과정을 나타내는 단면도들이다.
도 15b는 도15a에 의해 제작된 기판을 상부에서 관찰한 평면도들이다.
도 16은 기판에 반도체 발광 소자들을 조립 후, 리플로우 공정 시, 상기 반도체 발광 소자들이 이동하는 방향을 도시한 도면이다.
도 17은 도 16에 도시된 반도체 발광 소자 패키지들의 일부에 대한 단면도들이다.
도 18은 리플로우 공정을 통해 반도체 발광 소자가 조립 홈에 자가 정렬되는 원리를 도시한 도면이다.
도 19는 실제 제작된 반도체 발광 소자 패키지가 조립 홈을 가진 기판에 조립된 형상을 광학 현미경으로 관찰한 이미지이다.
도20은 도 19의 반도체 발광 소자 패키지가 리플로우 공정 후, 이동한 정도를 광학 현미경으로 관찰한 이미지이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
나아가, 설명의 편의를 위해 각각의 도면에 대해 설명하고 있으나, 당업자가 적어도 2개 이상의 도면을 결합하여 다른 실시예를 구현하는 것도 본 발명의 권리범위에 속한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치는 단위 화소 또는 단위 화소의 집합으로 정보를 표시하는 모든 디스플레이 장치를 포함하는 개념이다. 따라서 완성품에 한정하지 않고 부품에도 적용될 수 있다. 예를 들어 디지털 TV의 일 부품에 해당하는 패널도 독자적으로 본 명세서 상의 디스플레이 장치에 해당한다. 완성품으로는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크 탑 컴퓨터 등이 포함될 수 있다.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품 형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술 분야의 당업자라면 쉽게 알 수 있을 것이다.
또한, 당해 명세서에서 언급된 반도체 발광 소자는 LED, 마이크로 LED 등을 포함하는 개념이며, 혼용되어 사용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 1에 도시된 바와 같이, 디스플레이 장치(100)의 제어부(미도시)에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는, 예를 들어 외력에 의하여 휘어질 수 있는, 또는 구부러질 수 있는, 또는 비틀어질 수 있는, 또는 접힐 수 있는, 또는 말려질 수 있는 디스플레이를 포함한다.
나아가, 플렉서블 디스플레이는, 예를 들어 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 또는 구부리거나, 또는 접을 수 있거나 또는 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률 반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도 1에 도시된 바와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는, 예를 들어 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여, 이하 도면들을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
도 1에 도시된 디스플레이 장치(100)는, 도 2에 도시된 바와 같이 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 적어도 하나의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도 3a에 도시된 바와 같이 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
도 2 또는 도 3a에 도시된 바와 같이, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기 절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법이 적용될 수도 있다. 전술한 다른 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 예를 들어, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이 차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되며, 상기 베이스 부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직 방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합 형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 파티클 혹은 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도3a를 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chiptype)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 도3에 도시된, 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p 형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도 값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
도3에 도시된 바와 같이, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주재료로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자 마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전 영역에 사용 가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자는 전도성 접착층 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
이와 같은 개별 반도체 발광 소자(150)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다.
따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다.
따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조 방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
도 6에 도시된 바와 같이, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을, 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 마주하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열 압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF 프레스 헤드를 적용하여 열 압착할 수 있다. 상기 열 압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열 압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일 면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법이나 구조는 여러 가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 적어도 하나의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(Anisotropy Conductive Film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께 방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 예를 들어, 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
다시 도 8을 참조하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
다시 도 8을 참조하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이 사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도8에 도시된 바와 같이, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 반도체 발광 소자가 플립 칩 타입으로 배선 기판에 배치되어 개별 화소로 이용된다.
따라서, 반도체 발광 소자가 기판에 배치되는 과정에서, 배열 오차가 존재하게 된다. 상기 배열 오차는 현재 디스플레이용 반도체 발광 소자의 크기를 고려했을 때, 개발 단계에서는 ±5~10㎛에서, 양산 관리 단계에서는 ±3㎛ 수준까지 관리되어야 하며, 패널 공정 수율에 있어서 가장 중요한 핵심 요소이다.
현실적으로 상기 배열 오차를 관리하는 것은 별도의 관리 장비 및 시간이 추가되는 등 제조 비용을 증가시키는 요인이 된다. 이와 같은 문제점을 해결하기 위한 본 발명의 다른 실시예에 대하여, 이하 도 10 내지 도 20에서 상세히 후술하도록 하겠다.
도 10은 본 발명의 다른 실시예에 따른 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타내는 순서도이다.
먼저 성장기판에서 LED(또는 반도체 발광 소자)를 성장시킨다(S1010). 본 발명에서 상기 반도체 발광 소자는 수평형 반도체 발광 소자나 수직형 반도체 발광 소자 모두 가능하나, 이하 설명에서는 수평형 반도체 발광 소자를 성장하는 것으로 설명한다. 이하, 상세한 성장 방법에 대해서는 도 11및 도12에서 후술하도록 한다.
상기 성장기판에서 성장한 LED(또는 반도체 발광 소자)를 성장기판으로부터 분리한다(S1020).
성장기판으로부터 반도체 발광 소자를 분리하는 방법은 예를 들어, 크게 두 가지로 나뉜다. 첫 번째는 성장기판의 반도체 발광 소자가 새로운 기판으로 직접적으로 전사되며 분리되는 것이다. 이 경우는 기판 대 기판 간 전사이므로, 전사 후의 반도체 발광 소자들간의 간격은 기존 성장기판에서의 간격과 동일하게 유지된다. 두 번째 방법은 성장기판에서 낱개로 분리되어 개별 반도체 발광 소자로 존재하는 것이다.
첫 번째 방법의 경우, 전사되는 기판은 또 다른 전사를 위한 도너기판 또는, 곧바로 패널로써 활용할 수 있도록 배선들이 구비되어 있는 배선기판이 될 수 있다.
전사되는 과정은 전술하였던 바와 같이, 접착필름 등을 이용하여 도장을 찍듯이 성장기판의 반도체 발광 소자를 새로운 기판으로 옮기는 것이다. 이러한 과정을 예를 들어, 스탬프(stamp) 공정이라고 한다.
상기 전사 과정 중에 접착필름은 이방성 전도성 필름을 이용하여 기판과 반도체 발광 소자간의 전도성을 부여할 수도 있다.
성장기판에서 성장한 반도체 발광 소자들 중 일부만을 선택적으로 전사시키기 위해서는, 상기 소자가 성장된 기판의 반대 면에 레이저를 가하여, 선택적으로 상기 소자를 분리시키는 레이저 리프트 오프법(Laser Lift-Off, LLO)과 같은 방법이 사용될 수 있다.
두 번째 방법의 경우, 예를 들어, 자가 조립 공정을 수행하기 위해 개별 반도체 발광 소자로 분리한다.
자가 조립 공정은 매우 많은 수의 반도체 발광 소자가 유체가 채워진 챔버 내에서 전자기장의 힘에 의해 조립기판에 조립되는 공정을 일컫는다.
자가 조립이 되기 위해서 조립기판은 예를 들어, 개별 반도체 발광 소자에 대응하는 조립 홈을 형성하며, 조립 홈의 하부에 조립 전극을 구비해야 한다. 상기 조립기판은 유체가 채워진 챔버 내에 위치할 수 있다.
유체 내에 부유하는 반도체 발광 소자는, 예를 들어, 자성층을 포함하고 있어서, 조립기판의 상부에서 작용하는 자성체를 가진 조립장치에 의해 조립기판 방향으로 이동할 수 있다. 즉, 조립장치에 의해 발생하는 자기장에 의해 챔버 내의 반도체 발광 소자는 조립장치를 향해 이동할 수 있다.
조립장치를 향해 이동하는 방향에는 조립 홈이 형성된 조립기판이 위치하고 있으며, 반도체 발광 소자는 상기 조립 홈에 접촉할 수 있다.
이 경우, 상기 조립 홈의 하부에 형성된 조립전극에서 인가되는 전기장에 의해 조립 홈에 접촉한 반도체 발광 소자는 고정되게 된다.
상기 전기장 및 자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들은 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있다.
전술한 바와 같이 성장기판의 반도체 발광 소자는 스탬프(stamp) 공정을 통해 분리와 동시에 새로운 기판으로 전사될 수 있고, 개별 소자로써 분리되어 자가 조립 공정을 통해 새로운 기판에 조립될 수도 있다.
그리고, 상기 새로운 기판의 LED(또는 반도체 발광 소자)는 패널을 형성하기 위한 배선기판에 조립되는 단계를 수행한다(S1030).
상기 배선기판은 반도체 발광 소자를 조립하기 위한 조립 홈이 구비되어 있으며, 상기 조립 홈의 상부에는 열적 유동 특성이 있는 접착층이 도포된다. 따라서 예를 들어, 성장기판에서 LED를 분리하는 단계(S1020)에서 사용된 기판에 상기 접착층이 도포되어 있다면, 성장기판에서 반도체 발광 소자를 분리함과 동시에 배선기판에 조립시킬 수도 있다.
열적 유동 특성은, 상기 접착층에 열을 가하게 되면 유체의 흐름과 같은 유동성을 지니게 되는 것이다. 따라서 경사진 곳에 상기 접착층을 형성한 후, 열을 가하면, 상기 접착층의 적어도 일부는 높은 곳에서는 낮은 곳으로 흘러 내릴 수 있다.
상기 접착층의 성분은 폴리머 계열의 성분일 수 있고, 예를 들어, 에폭시, 아크릴, 실리콘, 폴리이미드(PI, Polyimide), 벤조사이클로부텐(BCB, Benzocyclobutene) 중 적어도 어느 하나를 포함한다.
또한, 상기 접착층의 성분은 예를 들어, 열적 유동 특성이 없는 재료에 열적 유동 특성을 유발하는 바인더 및 모노머(monomer) 성분을 함유한 것일 수 있다.
또한, 상기 접착층의 점도는 수 cp(centi-poise)부터 수백cp까지 다양하게 조절될 수 있다. 점도에 따라 열적 유동 특성은 달라지나, 리플로우(reflow) 공정에서 온도 및 시간을 조절하여 상기 점도의 영향을 감쇄시킬 수 있다. 따라서 본 발명에서는 접착층의 성분이 열적 유동 특성을 지니고 있는지 여부가 중요하며, 특정 범위의 점도의 접착층으로 한정하지 않으나, 필요에 따라 한정하는 것도 본 발명의 다른 권리범위에 속한다.
상기 접착층이 형성된 조립 홈에 반도체 발광 소자는 조립된다. 도너기판으로부터 배선기판으로 조립되는 경우에는, 먼저 얼라인먼트(Alignment)하는 단계를 수행한다.
상기 얼라인먼트(Alignment)하는 단계는, 예를 들어, 도너기판 및 배선기판 중 어느 하나를 다른 하나에 대해 수평 이동시킨 후, 상기 다른 하나에 대해 수직 이동 시킴으로써 수행된다. 이후, 카메라 센서 등에 의해 도너기판의 반도체 발광 소자와 상기 반도체 발광 소자에 대응하는 배선기판의 조립홈의 위치가 중첩되는지 검사하고, 중첩된다면 조립 홈에 맞게 반도체 발광 소자를 조립하게 된다.
조립 이후의 후속 공정을 고려했을 때, 조립 홈에 조립되는 반도체 발광 소자의 오차범위는 수 마이크로미터 이내이어야 한다.
또한, 상기 조립단계(S1030)에서 조립 전 반도체 발광 소자의 표면에는, 예를 들어, HDMS(Hexa Methyl Di Silazane) 도포 또는 플로오르카본(Fluorocarbon)과 같은 기능기를 붙이는 SAM(Self-Assembled Monolayer) 처리를 수행한다.
상기 HDMS나 SAM처리는 반도체 발광 소자의 표면을 소수성(hydrophobic)으로 만들어준다. 일반적으로 접착층은 유기성분으로 이루어져 있어 소수성을 가지는 바, 상기 처리는 반도체 발광 소자와 접착층 간의 접착력을 증대시킨다.
마지막으로, 조립된 LED(또는 반도체 발광 소자)를 포함한 배선기판에 대해 리플로우 공정을 수행한다(S1040).
리플로우 공정은, 예를 들어, 반도체 발광 소자가 조립된 기판을 고온의 챔버에 위치시키고, 챔버 내에서 시간에 따른 온도 프로파일(Profile) 및 분위기 가스를 조절하여 반도체 발광 소자와 기판을 안정적으로 접합하는 공정이다.
또한, 상기 리플로우 공정은 핫플레이트(hot-plate)나 오븐에서 약 50도~250도의 온도 범위에서 진행될 수 있다.
상기 리플로우 공정을 통해 조립 홈의 접착층 상부에 위치한 반도체 발광 소자는 상기 조립 홈의 정확한 위치에 조립되어 있지 않더라도, 접착층의 열적 유동 특성에 의해, 조립 홈의 정확한 위치, 즉, 조립 홈의 바닥면에 안착하게 된다.
추가적으로, 상기 리플로우 공정 이후 상기 접착층에 대해 UV(Ultra-Violet) 경화 또는 열 경화를 수행함으로써, 조립 홈의 정밀한 위치에 조립된 반도체 발광 소자를 해당 위치에서 완전히 고정시킬 수 있다는 것도 본 발명의 추가적인 기술적 효과이다.
도 11a 내지 도 11e는 본 발명의 반도체 발광 소자를 성장기판에서 성장시키는 방법을 나타내는 단면도들이다.
도 11a에 도시된 바에 같이, 성장기판(1110)에 제2도전형 반도체층(1120), 활성층(1130), 제1 도전형 반도체층(1140)을 차례대로 성장시킨다. 성장기판(1110)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있다.
또한, 성장기판(1110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 성장기판(1110)은 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있으나, 이에 한정하지 않는다.
또한, 나아가, 성장기판(1110) 상에 성장한 제2도전형 반도체층(1120)은 n형 반도체층으로서, n-GaN 과 같은 질화물 반도체층이 될 수 있으며, 제1도전형 반도체층(1140)은 p형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 발명의 다른 실시예에 따르면, 진성 또는 도핑된 반도체기판에 불순물을 주입하여, 상기 제1도전형 반도체층(1140) 및 제2도전형 반도체층(1120)을 형성할 수 있다. 또한, 상기 불순물 주입에 의하여 p-n 접합이 형성된 영역이 상기 활성층(1130)과 같은 역할을 할 수도 있다. 상기 제1도전형 반도체층(1140), 제2도전형 반도체층(1120) 및 활성층(1130)에 대한 열거 사항은 예시적일 뿐 본 발명이 이에 한정되는 것은 아니다.
도 11b에 도시된 바에 같이, 성장기판(1110) 상에서 성장한 제1도전형 반도체층(1140), 활성층(1130) 및 제2도전형 반도체층(1120)은 식각과정을 통해 서로 고립(isolation)된 복수의 반도체 발광 소자를 형성한다.
예를 들어, 상기 제1도전형 반도체층(1140), 활성층(1130) 및 제2도전형 반도체층(1120)의 적어도 일부를 식각하여, 상기 기판상에서 서로 고립(isolation)된 복수의 반도체 발광 소자를 형성한다. 이 경우에, 상기 식각은 성장기판(1110)이 드러날 때까지 진행될 수 있다.
다른 예로서, 반도체 발광 소자의 사이에서 상기 제2도전형 반도체층(1120)의 일부를 남겨놓은 상태까지 식각이 진행될 수도 있다.
상기 식각은 플라즈마(Plasma)나 반응성 이온가스(Reactive Ion Gas)를 이용하여 이방성 식각하는 건식 식각(dry etching) 또는 화학약품을 이용하여 등방성으로 식각하는 습식 식각(wet etching)방법이 사용될 수 있다.
도 11c에 도시된 바에 같이, 제1도전형 전극(1150)은 상기 고립(isolation)된 복수의 반도체 발광 소자들 상부에 형성한다. 보다 구체적으로, 제1도전형 전극(1150)은 전도전극와 버퍼전극으로 형성될 수 있다.
상세하게, 제1도전형 전극(1150)은 제1도전형 반도체층(1140)의 일면에 전도전극을 형성할 수 있으며, 상기 전도전극의 일면에 순차적으로 버퍼전극을 형성한다.
예를 들어, 전도전극은 제1도전형 반도체층(1140)과 전기적 접촉이 형성되고, 하나 이상의 금속층으로 형성될 수 있다. 전도전극은 ITO, 크롬(Cr), 티타늄(Ti) 및 니켈-은(Ni-Ag) 중 어느 하나 이상을 포함하여 제1도전형 반도체층(1140)과 오믹(ohmic) 접촉 특성을 지니는 오믹 접촉층을 형성할 수도 있다.
또한, 전도전극은 금(Au), 은(Ag) 및 백금(Pt) 중 어느 하나 이상을 포함하여 제1도전형 전극(1150)의 산화를 방지하는 산화 방지층을 더 포함할 수 있다. 상기 전도전극에 대한 열거 사항은 예시적일 뿐 본 발명이 이에 한정되는 것은 아니다.
한편, 버퍼전극은 전도전극과 후술되는 절연층(패시베이션층) 간의 접착력을 향상하기 위한 전극으로써, 티타늄(Ti), 크롬(Cr) 및 니켈(Ni) 중 어느 하나 이상을 포함할 수 있다. 상기 버퍼전극에 대한 열거 사항은 예시적일 뿐 본 발명이 이에 한정되는 것은 아니다.
도 11d에 도시된 바에 따르면, 제 2도전형 전극(1160)은 상기 제 2도전형 반도체층(1120)의 상부에 형성한다. 포토공정을 통해 적층된 반도체층의 일부 영역을 패터닝하고, 해당영역을 식각한 후 도전형 전극을 증착하는 공정이 수행된다.
상기 제2도전형 전극(1160)은 상기 제1도전형 전극과 마찬가지로 전도전극과 버퍼전극으로 형성될 수 있다.
전도전극은 제2도전형 반도체층(1120)과 전기적 접촉이 형성되고, 하나 이상의 금속층으로 형성될 수 있다. 전도전극은 ITO, 크롬(Cr), 티타늄(Ti) 및 니켈-은(Ni-Ag) 중 어느 하나 이상을 포함하여 제2도전형 반도체층(1120)과 오믹(ohmic) 접촉 특성을 지니는 오믹 접촉층을 포함할 수도 있다.
또한, 전도전극은 금(Au), 은(Ag) 및 백금(Pt) 중 어느 하나 이상을 포함하여 제2도전형 전극(1160)의 산화를 방지하는 산화 방지층을 더 포함할 수 있다. 상기 전도전극에 대한 열거 사항은 예시적일 뿐 본 발명이 이에 한정되는 것은 아니다.
한편, 버퍼전극은 전도전극과 후술되는 절연층(패시베이션층) 간의 접착력을 향상하기 위한 전극으로써, 티타늄(Ti), 크롬(Cr) 및 니켈(Ni) 중 어느 하나 이상을 포함할 수 있다. 상기 버퍼전극에 대한 열거 사항은 예시적일 뿐 본 발명이 이에 한정되는 것은 아니다.
도 11e에 도시된 바와 같이, 제1 도전형 전극 (1150) 및 제2 도전형 전극(1160)이 형성된 반도체 발광 소자(1100)의 상부에는 절연층(1170)이 형성될 수 있다.
절연층(1170)은 상기 반도체 발광 소자(1100)의 적어도 일면을 감싸는 형태일 수 있다. 또한, 절연층(1170)은 상기 고립(isolation)된 반도체 발광 소자(1100)의 측면을 감싸는 형태일 수 있다.
절연층(1170)은 상기 반도체 발광 소자(1100)의 측면으로 방출되는 빛을 반사하도록, 서로 다른 굴절률을 가지는 복수의 레이어를 구비할 수 있다. 또한, 상기 복수의 레이어는 상대적으로 굴절률이 높은 물질과 낮은 물질이 반복하여 적층될 수 있다.
도 12는 본 발명의 반도체 발광 소자의 측면에 열적 유동 특성을 가지는 부재를 형성하는 과정을 나타내는 단면도들이다.
도 12(a)에 도시된 바와 같이, 도 11의 순서에 따라, 성장기판(1110)에서 형성된 반도체 발광 소자(1100)의 상부에 열적 유동 특성을 지니는 물질(1210)을 도포한다.
상기 물질(1210)의 성분은 폴리머 계열의 성분일 수 있고, 예를 들어, 에폭시, 아크릴, 실리콘, 폴리이미드(PI, Polyimide), 벤조사이클로부텐(BCB, Benzocyclobutene) 중 적어도 어느 하나를 포함한다.
또한, 상기 물질(1210)의 성분은 예를 들어, 열적 유동 특성이 없는 재료에 열적 유동 특성을 유발하는 바인더 및 모노머(monomer) 성분을 함유한 것일 수 있다.
또한, 상기 물질(1210)의 점도는 수 cp(centi-poise)부터 수백 cp까지 다양하게 조절될 수 있다. 점도에 따라 열적 유동 특성은 달라지나, 리플로우(reflow) 공정에서 온도 및 시간을 조절하여 상기 점도의 영향을 감쇄시킬 수 있다. 따라서 본 발명의 일실시예는, 상기 물질(1210)의 점도를 특정 범위로 한정하지 않는다.
경우에 따라서, 상기 물질(1210)은 실리콘 질화물(SiNx) 또는 ITO(Indium Tin Oxide)와 같은 무기 물질로도 형성될 수 있다.
도 12(b)에 도시된 바와 같이, 상기 반도체 발광 소자의 적어도 일 측면에, 바람직하게는 양 측면에, 상기 물질로 이루어진 부재(1220)를 형성하기 위한 포토 공정 및 식각 공정을 진행한다.
또한, 상기 부재에는 UV(Ultra-Violet) 경화 또는 열 경화에 의해 1차 경화될 수 있다. 따라서 반도체 발광 소자를 성장기판에서 분리하는 단계에서, 상기 부재는 반도체 발광 소자와 함께 성장기판에서 분리된다.
도 12(b)는 식각 공정 이후, 상기 부재(1220)가 양 측면에 형성된 반도체 발광 소자 패키지(1200)를 도시하고 있다.
도 12에 도시된 상기 부재(1220)의 높이나 폭은 기판의 조립 홈을 고려하여 형성된다.
예를 들어, 반도체 발광 소자(1100)의 폭이 50㎛이고, 기판의 조립 홈의 폭이 55㎛ 라고 한다면, 상기 반도체 발광 소자(1100)의 양 측면에 형성되는 상기 부재(1220)의 폭은 1㎛ 내지 2㎛ 내외로 한다.
따라서, 도 12에 도시된 상기 부재(1220)의 형상은 예시일 뿐, 본 발명이 이에 한정되는 것은 아니다.
또한, 후술하겠으나, 상기 부재(1220)는 리플로우(reflow) 공정에서 반도체 발광 소자가 조립 홈에 정확히 조립될 수 있도록 가이드(guide) 역할을 한다.
또한, 본 발명에서는 도12(a)에서 도시된 바와 같이, 열적 유동 특성을 가지는 물질(1210)을 도포한 후, 도12(b)의 부재(1220)를 형성하는 과정을 도시하였으나, 성장기판에서 레이저 리프트 오프법(Laser Lift-off, LLO)을 이용하여 반도체 발광 소자(1100)를 분리하는 경우, 도12(b)의 부재(1220) 형성을 위한 포토 및 식각 공정은 생략될 수 있다.
즉, 레이저 리프트 오프법(Laser Lift-off, LLO)을 통해, 성장기판에서 분리되는 반도체 발광 소자의 영역이 결정되는데, 상기 영역은 일반적으로 반도체 발광 소자의 주변부도 포함한다. 따라서 반도체 발광 소자 및 그 주변부가 성장기판으로부터 함께 분리될 수 있고, 상기 반도체 발광 소자의 주변부에 열적 유동 특성을 가지는 물질이 형성되어 있다면, 상기 물질은 별도의 포토 및 식각 공정 없이도 자연스럽게 반도체 발광 소자와 함께 분리될 수 있다.
도 13은 도 12의 부재가 형성된 반도체 발광 소자를 상부에서 관찰할 때의 형상을 나타내는 평면도들이다.
도 13(a)는 반도체 발광 소자(1100)를 부재(1221)가 원형으로 감싸는 형상을 나타낸다.
상기 반도체 발광소자(1100)는 직사각형 형태로 도시되었으나, 원형, 다각형 등의 다양한 모양으로 형성될 수 있다.
도 13(b)는 반도체 발광 소자(1100)를 부재(1223)가 직사각형으로 감싸는 형상을 나타낸다.
도 13에서 상기 부재의 형상을 원형 및 직사각형으로 예시하였으나, 상기 부재에 대한 열거 사항은 예시적일 뿐 본 발명이 이에 한정되는 것은 아니다.
도 14a는 본 발명의 조립 홈 및 접착층이 형성된 기판을 제작하는 방법을 나타내는 단면도들이다.
도 14a에 도시된 바와 같이, 조립되는 반도체 발광 소자의 모양에 대응하도록 조립 홈을 형성한다. 상기 조립 홈은 기판(1410)에 절연층(1420)을 형성하여, 이후 포토 공정 및 식각 공정을 통하여 형성할 수 있다.
상기 조립 홈은 예를 들어, 개별 반도체 발광 소자가 조립되는 영역으로 디스플레이 장치에서 단위 화소를 정의하는 영역이다.
상기 절연층(1420)의 성분은, 예를 들어, 질화물계 절연막(SiNx)이거나, 실리콘(SiO2) 계열일 수 있다. 또한 상기 조립 홈의 폭은 수 ㎛ ~ 2 mm 범위 이내, 깊이는 수백 nm ~ 100 ㎛ 범위에서 형성될 수 있다.
상기 조립 홈의 깊이는, 예를 들어 스탬프 공정에 의해 배선기판으로 조립되는 경우, 도 12(b)의 반도체 발광 소자(1100)의 높이와 동일하거나 더 작아야 한다. 스탬프 공정의 경우, 기판 대 기판 간의 전사로, 특정 기판에서 돌출되어 배치된 반도체 발광 소자가 배선기판의 조립 홈에 맞물리는 구조인 바, 배선기판의 조립 홈이 너무 깊으면 상기 반도체 발광 소자가 배선기판으로 원활하게 조립되지 않기 때문이다.
또한 상기 조립 홈은 개구부와 바닥면을 가지며, 상기 개구부의 면적은 바닥면의 면적보다 더 넓게 형성된다.
개구부를 바닥면보다 더 넓게 형성함으로써, 예를 들어, 상기 조립 홈은 측면에 일정한 경사를 가질 수 있다. 따라서 조립과정에서 조립 홈의 측면에 잘못 위치하게 된 반도체 발광 소자의 경우, 리플로우(reflow) 공정을 통해, 조립 홈의 측면 경사를 따라 조립 홈의 바닥면으로 이동하게 된다.
또한, 개구부의 면적이 바닥면의 면적보다 약 1.5배에서 약 3배 범위 사이에서 큰 값을 가질 때, 리플로우(reflow) 공정 시, 반도체 발광 소자가 조립 홈의 바닥면으로 이동하는 경향이 우수한 것을 실험적으로 확인하였다.
또한 상기 조립 홈의 하부에는 금속 반사막을 형성할 수 있다. 금속 반사막은 반도체 발광 소자의 하부로 방출되는 빛을 반사하도록, 서로 다른 굴절률을 가지는 복수의 레이어를 구비할 수 있다. 또한, 상기 복수의 레이어는 상대적으로 굴절률이 높은 물질과 낮은 물질이 반복하여 적층될 수 있다.
상기 조립 홈을 형성한 이후, 기판의 상부에 접착층(1430)을 도포한다. 접착층(1430)이 도포된 조립 홈(1440)이 비로소 반도체 발광 소자가 조립되는 영역이다.
상기 접착층(1430)의 두께가 상기 절연층(1420)의 두께보다 두껍게 되면, 조립 홈의 경사면이 평평하게 바뀔 수 있는 바, 상기 접착층(1430)의 두께는 상기 절연층(1420)의 두께보다 얇아야 한다. 따라서 접착층(1430)의 두께는 조립 홈의 경사면이 드러나도록, 상기 절연층(1420)의 두께에 따라 유동적으로 변경될 수 있다.
도 14b는 도 14a에 의해 제작된 기판을 상부에서 관찰한 평면도들이다.
상기 조립 홈은 다양한 모양으로 형성될 수 있다. 도 14b는, 기판에 접착층을 형성하고, 이후 식각을 통해 형성된 다양한 조립 홈(1441, 1443, 1445) 및 그 이외의 평평한 접착층 영역(1431, 1433, 1435)을 도시한다.
상기 조립 홈은 원형 조립 홈(1441), 정사각형 조립 홈(1443), 직사각형 조립 홈(1445)의 형상으로 열거되었으나, 예시 사항일 뿐 본 발명이 이에 한정되는 것은 아니다.
도 15a는 도 14a와는 다른 방법으로 본 발명의 조립 홈 및 접착층이 형성된 기판을 제작하는 과정을 나타내는 단면도들이다.
도 15a에 도시된 바와 같이, 조립되는 반도체 발광 소자의 모양에 대응하도록 조립 홈을 형성하기 위해, 상기 조립 홈은 기판(1510)에 부분적으로 격벽(1520)을 형성하고, 이후 접착층(1530)을 도포하는 방식이 될 수 있다.
상기 격벽(1520)의 성분은, 예를 들어, 질화물계 절연막(SiNx)이거나, 실리콘(SiO2) 계열일 수 있다. 또한 상기 격벽에 의해 형성된 조립 홈의 폭은 수 ㎛ ~ 2 mm 범위 이내, 깊이는 수백 nm ~ 100 ㎛ 범위일 수 있다.
상기 격벽(1520)에 의한 조립 홈(1540)은 도 14에서 도시된 조립 홈과 동일한 구조를 갖도록 설계될 수 있으며, 조립 홈의 하부에는 금속 반사막을 구비하여 반도체 발광 소자의 발광 효율을 높일 수 있다.
도 15b는 도 15a에 의해 제작된 기판을 상부에서 관찰한 평면도들이다.
상기 조립 홈은 다양한 모양으로 형성될 수 있다. 도 15b는, 격벽의 상부에 접착층이 형성되어, 상기 접착층이 돌출되어 있는 영역(1521, 1523, 1525)과 그 이외의 평평한 접착층 영역(1531, 1533, 1535) 및 상기 격벽에 의해 형성된 다양한 조립 홈(1541, 1543, 1545)을 도시한다.
상기 조립 홈은 원형 조립 홈(1541), 정사각형 조립 홈(1543), 직사각형 조립 홈 (1545)의 형상으로 열거되었으나, 예시 사항일 뿐 본 발명이 이에 한정되는 것은 아니다.
도 16은 기판에 반도체 발광 소자들을 조립한 후, 리플로우 공정 시, 상기 반도체 발광 소자들이 이동하는 방향을 도시한 도면이다.
상기 반도체 발광 소자는 도 12(b)에서 도시한 바와 같이, 양 측면에 열적 유동 특성을 가진 부재가 형성된 반도체 발광 소자 패키지를 예시로 든다.
도 16에 도시된 바와 같이, 좌측 상단의 반도체 발광 소자 패키지(1201)는 접착층(1431) 위에 형성된 조립 홈(1441)의 왼쪽 경계에 위치한다. 따라서 리플로우 공정 시, 상기 반도체 발광 소자 패키지(1201)는 조립 홈(1441)의 경사면을 따라 조립 홈의 바닥면을 향해 우측으로 이동하게 된다.
또한, 도 16에 도시된 바와 같이, 조립 홈(1442)의 정중앙부에 위치하는 반도체 발광 소자 패키지(1202)의 경우에는, 리플로우 공정이 수행되더라도 별다른 움직임이 없다. 상기 반도체 발광 소자 패키지(1202)가 이미 조립 홈의 바닥면에 위치하기 때문이다.
반면, 도 16에 도시된 바와 같이, 조립 홈(1443)의 위쪽 경계에 위치한 반도체 발광 소자 패키지(1203)는 리플로우 공정 시, 조립 홈의 바닥면을 향해 아래쪽으로 이동하게 되며, 그 밖의 반도체 발광 소자 패키지들(1204, 1205, 1206) 역시, 전술한 본 발명의 실시예들 및 기술에 따라, 각각 조립 홈(1444, 1445, 1446)의 바닥면을 향해 이동하게 된다.
도 17은 도 16에 도시된 반도체 발광 소자 패키지들의 일부에 대한 단면도들이다.
리플로우 공정에서 반도체 발광 소자 패키지가 조립 홈의 바닥면으로 이동하기 위해서는, 예를 들어, 상기 반도체 발광 소자 패키지가 조립 홈의 경사진 부분 또는 조립 홈의 경계면에 위치하고 있어야 한다.
도 17(a)는 절연층(1421)이 도포된 기판(1411)을 식각하여 조립 홈(1442)을 형성하고, 조립 공정 이후, 조립 홈(1442)의 바닥면에 정확하게 위치하는 반도체 발광 소자 패키지(1202)를 도시한 도면이다. 이 경우에는 리플로우 공정을 수행하더라도, 상기 반도체 발광 소자 패키지(1202)의 위치는 별다른 변화가 없을 것이다.
한편, 도 17(b)에 도시된 바와 같이, 조립 홈(1444)의 경사면에 위치하는 반도체 발광 소자 패키지(1204)의 경우, 리플로우 공정을 수행하게 되면, 상기 반도체 발광 소자 패키지(1204)의 위치는 조립 홈(1444)의 바닥면을 향하여 이동할 것이다.
또한, 도 17(c)에 도시된 바와 같이, 조립 홈(1445)과 평평한 접착층(1431)의 경계면에 위치하는 반도체 발광 소자 패키지(1205)의 경우, 리플로우 공정을 수행하게 되면, 상기 반도체 발광 소자 패키지(1205)의 위치는 조립 홈(1445)의 바닥면을 향하여 이동할 것이다.
도 18은 리플로우 공정을 통해 반도체 발광 소자가 조립 홈에 자가 정렬되는 원리를 도시한 도면이다.
상기 반도체 발광 소자는 도 12(b)에서 도시한 바와 같이, 양 측면에 열적 유동 특성을 가진 부재가 형성된 반도체 발광 소자 패키지(1200)를 예시로 든다.
상기 도 18(a)는 열적 유동 특성을 가진 부재가 형성된 반도체 발광 소자 패키지(1200)가 조립 홈(1440)의 경계면에 위치하는 경우의 예시이다. 리플로우 공정 시 가해진 열에 의해, 상기 부재 및 접착층(1430)은 유체적 거동 특성을 지니게 되어 높은 곳에서 낮은 곳으로 흐를 수 있게 된다. 따라서 경계면에 위치한 상기 반도체 발광 소자 패키지(1200)는 반도체 발광 소자 자체가 가지는 무게에 의해 중력의 영향을 받아 자연스럽게 조립 홈(1440)의 바닥면으로 이동하며 자가 정렬(Self-Align) 된다.
또한, 상기 열적 유동 특성을 가지는 부재와 접착층의 성분은 동일하게 형성할 수 있다. 상기 부재는 전술하였듯이, 리플로우 공정에서 조립 홈에 자가 정렬되도록 도움을 주는 가이드 역할을 한다는 점에서 본 발명의 기술적 효과가 있다. 따라서, 예를 들어, 상기 부재와 상기 접착층의 성분이 같다면, 상기 부재는 리플로우 공정에서 발생하는 열에 의해 상기 접착층과 동일한 유체적 흐름이 생기고, 이에 따라 조립 홈의 바닥면으로 이동하도록 하는 가이드 역할을 보다 용이하게 수행할 수 있다.
상기 도 18(b)는 리플로우(reflow) 공정 후, 조립 홈(1440)의 중앙 위치에 자가 정렬(Self-Align)된 반도체 발광 소자 패키지(1200)를 도시한 도면이다.
상기 도 18(b)에서는 조립 홈(1440)의 중앙에 위치하는 반도체 발광 소자 패키지(1200) 및 조립 홈의 바닥면 사이에 접착층(1430)이 상당 두께로 존재하는 것을 도시하고 있으나, 이는 예시에 불과하고, 접착층의 유동 특성 및 리플로우 공정 조건에 따라 상기 두께는 달라질 수 있다.
또한, 도 18에서는 반도체 발광 소자의 양 측면에 부재가 형성된 반도체 발광 소자 패키지를 예를 들어 설명하였으나, 상기 부재는 자가 정렬(Self-Align)을 보다 용이하게 수행하기 위한 가이드 역할을 제공할 뿐, 부재가 형성되지 않은 반도체 발광 소자의 경우에도, 도 18에서 개시하는 원리에 의해 리플로우 공정을 통해 조립 홈의 정확한 위치에 조립될 수 있다.
도 19는 실제 제작된 반도체 발광 소자 패키지가 조립 홈을 가진 기판에 조립된 형상을 광학 현미경으로 관찰한 이미지이다.
상기 반도체 발광 소자 패키지는 종래 도너기판에 위치하고 있었으며, 스탬프(stamp) 공정을 통해 도너기판에서 조립 홈이 형성된 기판으로 조립되었다. 상기 조립 홈들(1447, 1449)은 본 발명의 효과를 실험적으로 증명하기 위해 기판의 가운데 영역 중 두 군데에 임의적으로 형성되었다.
또한, 도 19에서 도시한 바와 같이, 반도체 발광 소자 패키지들은 E-E라인을 기준으로 세로축 일직선으로 세 개, F-F라인을 기준으로 세로축 일직선으로 세 개 배치되어 있다.
또한, 본 발명의 효과를 실험적으로 증명하기 위해, 의도적으로, 상기 반도체 발광소자 패키지들은 상기 조립 홈들(1447, 1449)의 위치에 정확하게 조립되어 있지 않다. 구체적으로 상기 반도체 발광 소자 패키지들(1207, 1209)은 조립 홈들(1447,1449)의 경계면에 위치하고 있다.
반면, 상기 반도체 발광 소자 패키지(1207)와 비교하기 위해, 다른 반도체 발광 소자 패키지(1208)는 조립 홈이 존재하지 않는 평평한 접착층(1432) 상부에 위치하고 있다.
도 20은 도 19의 반도체 발광 소자 패키지가 리플로우 공정 후, 이동한 정도를 광학 현미경으로 관찰한 이미지이다.
도 20(a)는 도 19의 E-E라인을 따라 형성된 세 개의 반도체 발광 소자 패키지에 대해 리플로우 공정 후의 형상을 보여주는 광학 이미지이다.
도 20(a)에서 도시된 바와 같이, 도 19에서 조립 홈이 존재하지 않는 평평한 접착층(1432)의 상부에 위치했던 반도체 발광 소자 패키지(1208)는 리플로우 공정 후에도 E-E라인을 기준으로 이동한 흔적이 보이지 않는다.
반면, 조립 홈의 경계면에 위치했던 반도체 발광 소자 패키지(1207)는 E-E라인을 기준으로, 오른쪽으로 다소 이동한 것을 확인할 수 있다.
도 20(b)는 상기 반도체 발광 소자 패키지(1207)가 이동한 거리를 관찰하기 위해 도 20(a)를 확대된 광학 이미지이다.
상기 반도체 발광 소자 패키지(1207)는 리플로우 공정 이후, E-E라인을 기준으로 X만큼의 이동 흔적이 관찰된다. 광학 관찰 결과, 상기 X는 약 10㎛ 정도로 확인되었다.
즉, 본 발명에 따르면, 조립 홈과 반도체 발광 소자의 조립오차가 수 ㎛ ~ 10㎛ 정도 발생하더라도, 리플로우 공정을 통해, 상기 반도체 발광 소자(또는 반도체 발광 소자 패키지)가 조립 홈의 정확한 위치에 자가 정렬(Self-Align)되어 상기 조립오차를 최소화시킬 수 있다.
일반적으로 반도체 발광 소자와 조립 홈간의 조립오차가 크면(조립 홈에 정확하게 조립되지 않으면), 이후 평탄화 공정 및 배선공정에서 전극간의 단락(short) 현상이 발생하기 쉽고, 이에 따라 양산 제품의 수율을 감소시킨다.
종래 기술에 의하면, 상기 조립오차를 줄이기 위해 후속 배선공정의 설계 디자인을 변경하는 등의 간접적인 방법으로 상기 오차를 회피 또는 극복해 왔으며, 이러한 방법은 제조 비용 상승 등의 문제점을 야기하였다.
반면, 본 발명의 경우, 열적 유동 특성을 가지는 접착층을 사용하여, 반도체 발광 소자를 조립 홈에 자가 정렬(Self-Align)시키는 바, 적극적이며 직접적인 방법으로, 상기 조립오차를 최소화한다.
또한, 본 발명의 적용에 있어서, 반도체 발광 소자의 크기에 따른 제약은 없으며, 고비용의 재료가 필요하지도 않다는 장점도 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 성장기판에서 복수의 LED를 성장하는 단계;
    상기 복수의 LED의 적어도 일 측면에 열적 유동 특성을 가지는 부재를 형성하는 단계;
    상기 부재가 형성된 복수의 LED를 성장기판에서 분리하는 단계;
    화소 영역들을 정의하는 복수의 조립 홈을 가진 배선기판을 준비하는 단계;
    상기 분리된 LED를 상기 배선기판의 조립 홈에 조립하는 단계; 및
    상기 LED가 조립된 배선기판을 열에 의해 리플로우(reflow)하는 단계를 포함하는 디스플레이 장치의 제조방법.
  2. 제 1항에 있어서,
    상기 배선기판을 준비하는 단계는,
    상기 조립 홈 및 상기 조립 홈의 주변부에 접착층을 도포하는 단계를 포함하는 디스플레이 장치의 제조방법.
  3. 제 2항에 있어서,
    상기 접착층의 성분은 열적 유동 특성을 가지는 성분을 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  4. 제 2항에 있어서,
    상기 접착층의 성분은 상기 부재의 성분과 동일한 것을 특징으로 하는 디스플레이 장치의 제조방법.
  5. 제 2항에 있어서,
    상기 접착층의 성분은 에폭시, 아크릴, 실리콘, 폴리이미드(PI, Polyimide), 벤조사이클로부텐(BCB, Benzocyclobutene) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
  6. 제 2항에 있어서,
    상기 접착층은 열적 유동 특성이 없는 재료에 열적 유동 특성을 유발하는 바인더 및 모노머(monomer) 성분을 함유한 것을 특징으로 하는 디스플레이 장치의 제조방법.
  7. 제 1항에 있어서,
    상기 조립 홈은 개구부 및 바닥면을 가지고, 상기 개구부의 면적은 상기 바닥면의 면적보다 큰 것을 특징으로 하는 디스플레이 장치의 제조방법.
  8. 제 1항에 있어서,
    상기 부재를 형성하는 단계는, UV(Ultra-Violet) 경화 또는 열 경화에 의해 상기 부재를 경화하는 단계를 포함하는 디스플레이 장치의 제조방법.
  9. 제 1항에 있어서,
    상기 배선기판을 준비하는 단계는, 상기 조립 홈의 하부에 금속 반사막을 구비하는 단계를 포함하는 디스플레이 장치의 제조방법.
  10. 제 1항에 있어서,
    상기 조립 홈에 조립하는 단계는, 상기 LED를 전자기장에 의해 상기 조립 홈에 자가 조립하는 단계를 포함하는 디스플레이 장치의 제조방법.
  11. 제 1항에 있어서,
    상기 조립 홈에 조립하는 단계는,
    상기 LED를 전사기판으로 전사하는 단계 및 상기 전사기판에 전사된 상기 LED를 스탬프(Stamp) 공정을 통해 상기 배선기판의 조립 홈에 조립하는 단계를 포함하는 디스플레이 장치의 제조방법.
  12. 제 1항에 있어서,
    상기 LED는 마이크로미터 크기를 가진 LED(Micro-LED)인 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  13. 제 1항에 있어서,
    상기 기판은 유리, 도체 또는 플렉시블(Flexible)한 고분자 소재 중 적어도 하나를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  14. 조립 홈이 형성된 기판;
    상기 조립 홈 및 상기 조립 홈의 주변부를 덮고 있는 접착층;
    상기 접착층이 형성된 상기 조립 홈에 조립되는 LED를 포함하되,
    상기 LED는 적어도 일 측면에 열적 유동 특성을 가지는 부재를 구비하고,
    상기 조립 홈은 개구부 및 바닥면을 가지고, 상기 개구부의 면적은 상기 바닥면의 면적보다 큰 것을 특징으로 하는 디스플레이 장치.
  15. 제 14항에 있어서,
    상기 접착층의 성분과 상기 부재의 성분은 동일한 것을 특징으로 하는 디스플레이 장치.
PCT/KR2019/007092 2019-06-12 2019-06-12 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 WO2020251076A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/616,553 US20220230997A1 (en) 2019-06-12 2019-06-12 Display device using micro led and manufacturing method therefor
EP19932425.2A EP3985732A4 (en) 2019-06-12 2019-06-12 DISPLAY DEVICE USING A MICRO-LED AND METHOD FOR MAKING IT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190069269A KR20190076929A (ko) 2019-06-12 2019-06-12 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR10-2019-0069269 2019-06-12

Publications (1)

Publication Number Publication Date
WO2020251076A1 true WO2020251076A1 (ko) 2020-12-17

Family

ID=67258629

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/007092 WO2020251076A1 (ko) 2019-06-12 2019-06-12 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20220230997A1 (ko)
EP (1) EP3985732A4 (ko)
KR (1) KR20190076929A (ko)
WO (1) WO2020251076A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4092735A1 (en) * 2021-05-21 2022-11-23 LG Electronics Inc. Display apparatus
EP4170736A1 (en) * 2021-10-22 2023-04-26 Samsung Electronics Co., Ltd. Light-emitting device and display apparatus including the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102642331B1 (ko) * 2019-07-03 2024-03-04 삼성전자주식회사 마이크로 led 디스플레이 모듈 및 이를 제조하는 방법
KR20190088929A (ko) * 2019-07-09 2019-07-29 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102221470B1 (ko) * 2019-08-08 2021-03-02 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20190126261A (ko) * 2019-10-22 2019-11-11 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20210081512A (ko) 2019-12-23 2021-07-02 삼성디스플레이 주식회사 표시 장치 및 제조 방법
US11848398B2 (en) * 2019-12-29 2023-12-19 Seoul Viosys Co., Ltd. Flat bonding method of light emitting device and flat bonder for light emitting device
KR102168570B1 (ko) * 2020-03-03 2020-10-21 오재열 마이크로 led 전사 기판
EP4071836A4 (en) * 2021-02-03 2024-02-28 Samsung Electronics Co Ltd MICRO SEMICONDUCTOR CHIP TRANSMISSION SUBSTRATE, DISPLAY TRANSMISSION STRUCTURE THEREFROM, DISPLAY DEVICE AND METHOD FOR PRODUCING A DISPLAY DEVICE
WO2023085473A1 (ko) * 2021-11-12 2023-05-19 엘지전자 주식회사 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010031514A1 (en) * 1993-12-17 2001-10-18 Smith John Stephen Method and apparatus for fabricating self-assembling microstructures
US20020005294A1 (en) * 2000-06-06 2002-01-17 The Penn State Research Foundation Electro-fluidic assembly process for integration of electronic devices onto a substrate
KR20120051947A (ko) * 2010-11-15 2012-05-23 엘지이노텍 주식회사 백라이트 유닛
US20170236811A1 (en) * 2016-02-16 2017-08-17 Glo Ab Method of selectively transferring led die to a backplane using height controlled bonding structures
KR20170117282A (ko) * 2016-04-12 2017-10-23 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010031514A1 (en) * 1993-12-17 2001-10-18 Smith John Stephen Method and apparatus for fabricating self-assembling microstructures
US20020005294A1 (en) * 2000-06-06 2002-01-17 The Penn State Research Foundation Electro-fluidic assembly process for integration of electronic devices onto a substrate
KR20120051947A (ko) * 2010-11-15 2012-05-23 엘지이노텍 주식회사 백라이트 유닛
US20170236811A1 (en) * 2016-02-16 2017-08-17 Glo Ab Method of selectively transferring led die to a backplane using height controlled bonding structures
KR20170117282A (ko) * 2016-04-12 2017-10-23 삼성디스플레이 주식회사 디스플레이 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3985732A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4092735A1 (en) * 2021-05-21 2022-11-23 LG Electronics Inc. Display apparatus
EP4170736A1 (en) * 2021-10-22 2023-04-26 Samsung Electronics Co., Ltd. Light-emitting device and display apparatus including the same

Also Published As

Publication number Publication date
EP3985732A4 (en) 2023-01-11
KR20190076929A (ko) 2019-07-02
EP3985732A1 (en) 2022-04-20
US20220230997A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
WO2020251076A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040066A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033802A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040102A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021025202A1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
WO2017209437A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
WO2014163325A1 (en) Display device using semiconductor light emitting device
WO2021080028A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021015306A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021117979A1 (ko) 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
WO2021070977A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021066221A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021125421A1 (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2018092977A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2015072685A1 (en) Display apparatus using semiconductor light emitting device
WO2021060595A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2015133709A1 (en) Display device using semiconductor light emitting device
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2016003019A1 (en) Display device using semiconductor light emitting device
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021054491A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033801A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021006385A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021060577A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19932425

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019932425

Country of ref document: EP

Effective date: 20220112