WO2023085473A1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
WO2023085473A1
WO2023085473A1 PCT/KR2021/016568 KR2021016568W WO2023085473A1 WO 2023085473 A1 WO2023085473 A1 WO 2023085473A1 KR 2021016568 W KR2021016568 W KR 2021016568W WO 2023085473 A1 WO2023085473 A1 WO 2023085473A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
layer
electrode
emitting device
Prior art date
Application number
PCT/KR2021/016568
Other languages
English (en)
French (fr)
Inventor
장원재
박칠근
장재원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2021/016568 priority Critical patent/WO2023085473A1/ko
Publication of WO2023085473A1 publication Critical patent/WO2023085473A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the embodiment relates to a display device.
  • a display device uses a self-light emitting element such as a light emitting diode as a light source of a pixel to display a high-quality image.
  • a self-light emitting element such as a light emitting diode
  • Light emitting diodes exhibit excellent durability even under harsh environmental conditions, and are in the limelight as a light source for next-generation display devices because of their long lifespan and high luminance.
  • Such display devices are expanding into various forms such as flexible displays, foldable displays, stretchable displays, and rollable displays beyond flat panel displays.
  • a typical display device includes more than tens of millions of pixels. Therefore, since it is very difficult to align at least one or more light emitting elements in each of tens of millions of small-sized pixels, various researches on arranging light emitting elements in a display panel have recently been actively conducted.
  • Transfer technologies that have recently been developed include a pick and place process, a laser lift-off method, or a self-assembly method.
  • a self-assembly method in which a light emitting device is transferred onto a substrate using a magnetic material (or magnet) has recently been in the spotlight.
  • the self-assembly method In the self-assembly method, a number of light emitting elements are dropped into the tank containing the fluid, and the light emitting elements dropped into the fluid are moved to the pixels of the substrate according to the movement of the magnetic material, and the light emitting elements are arranged in each pixel. Therefore, the self-assembly method can quickly and accurately transfer a number of light emitting devices onto a substrate, and thus is attracting attention as a next-generation transfer method.
  • FIG. 1 is a cross-sectional view illustrating a general display device.
  • barrier ribs 2 including assembly holes 3 are disposed on a substrate 1 .
  • the light emitting element 5 is assembled in the assembly hole 3.
  • the light emitting element 5 is moved to the corresponding assembly hole 3 by a magnetic field generated by a magnet, and the light emitting element 5 is assembled into the assembly hole 3 by dielectrophoretic force.
  • the dielectrophoretic force is determined by the strength of the electric field and the area of the light emitting element 5. Therefore, the smaller the light emitting element 5, the smaller the dielectrophoretic force, so that the light emitting element 5 is not accurately assembled in the assembly hole 3 or is inserted into the assembly hole 3 while swinging and then assembled while tilting or assembled in the assembly hole ( 3) is assembled and then removed.
  • the inner side of the assembly hole 3 has an obtuse angle ⁇ 1 with respect to the lower side, whereas the side of the light emitting element 5 has an acute angle ⁇ 2 with respect to the lower side.
  • the obtuse angle ⁇ 1 is an angle greater than 90 degrees
  • the acute angle ⁇ 2 is an angle less than 90 degrees.
  • the difference between the diameter D11 of the light emitting element 5 and the diameter D1 of the assembly hole 3 is not large. That is, when the light emitting element 5 is assembled into the assembly hole 3, the distance L1 between the side of the light emitting element 5 and the inner side of the assembly hole 3 is very small.
  • the diameter D1 of the assembling hole 3 decreases from the upper side to the lower side. That is, the assembling hole 3 has the shortest diameter at the lower side.
  • the diameter D11 of the light emitting element 5 increases from top to bottom. That is, the light emitting element 5 has the longest diameter on the lower side.
  • the diameter of the lower side of the assembly hole 3 is larger than the diameter of the lower side of the light emitting element 5, so that when the light emitting element 5 is assembled in the assembly hole 3, the lower side of the light emitting element 5 A separation margin is secured between the side portion and the inner side of the lower side of the assembly hole 3 . In order to increase the separation margin, the diameter of the lower side of the assembly hole 3 needs to be increased.
  • Embodiments are aimed at solving the foregoing and other problems.
  • Another object of the embodiments is to provide a display device capable of preventing assembly defects.
  • Another object of the embodiments is to provide a display device having a light emitting element of a micro level or lower.
  • Another object of the embodiments is to provide a display device having high resolution or high resolution.
  • the display device includes a substrate; first and second assembling wires on the substrate; barrier ribs having holes on the first and second assembly wires; and a semiconductor light emitting device in the hole, wherein the hole has an inner side having a first obtuse angle with respect to a lower side, and the semiconductor light emitting device has at least one side having a second obtuse angle with a lower side.
  • the second obtuse angle may be the same as the first obtuse angle.
  • the second obtuse angle may be different from the first obtuse angle, and a difference between the first obtuse angle and the second obtuse angle may be less than 90°.
  • the semiconductor light emitting device may include a light emitting unit; a first electrode on the light emitting part; a second electrode under the light emitting part; and a passivation layer around a side of the light emitting unit, and the second electrode may be disposed around the side of the light emitting unit.
  • the second electrode may be disposed on the passivation layer.
  • the second electrode may include a conductive layer.
  • the second electrode may include a reflective layer, and the reflective layer may be disposed around the side portion of the light emitting unit.
  • the second electrode may include a magnetic layer, and the magnetic layer may be disposed around the side of the light emitting unit.
  • the second electrode may include an electrode layer, and the electrode layer may be disposed around the side portion of the light emitting unit.
  • the first electrode may be disposed on one side of an upper surface of the light emitting unit.
  • a lower diameter of the semiconductor light emitting device may be 30% to 80% of a lower diameter of the hole.
  • a side of the semiconductor light emitting device may be parallel to the inner side of the hole.
  • a connection portion in contact with the second electrode may be included along a circumference of the side of the semiconductor light emitting device within the hole.
  • the first and second assembly wires may be disposed on different layers, and the connection part may be connected to at least one of the first and second assembly wires.
  • a first insulating layer is provided on the first and second assembly wires, the first and second assembly wires are disposed on the same layer, and the connection portion passes through the first insulating layer to the first and second assembly wires. It may be connected to at least one assembly wire among the wires.
  • a second insulating layer on the barrier rib and the semiconductor light emitting element; and an electrode wiring in contact with the first electrode through the second insulating layer.
  • a thickness of the barrier rib may be smaller than a thickness of the semiconductor light emitting device.
  • the semiconductor light emitting device may include a vertical semiconductor light emitting device.
  • the inner side surface 341 of the hole 365 has a first obtuse angle ⁇ 1 with respect to the lower side, and at least one side portion 159 of the semiconductor light emitting device 150 may have a second obtuse angle ⁇ 2 with respect to the lower side. Since the inner side surface 341 of the hole 365 and the side portion 159 of the semiconductor light emitting device 150 have obtuse angles ⁇ 1 and ⁇ 2 exceeding 90 degrees, the side portion 159 of the semiconductor light emitting device 150 and the hole Since the separation margin between the inner side surfaces 341 of the 365 is large, the semiconductor light emitting device 150 can be safely assembled in the hole 365 without tilting.
  • the shape of the semiconductor light emitting device 150 is made to correspond to the shape of the hole 365 of the barrier rib 340 to prevent assembly defects such as tilting of the semiconductor light emitting device 150 during self-assembly. It can be prevented to prevent lighting failure.
  • the general light emitting element (5 in FIGS. 1 and 2) is disposed, when the light emitting element 5 is tilted and assembled in the assembly hole 3, an electrical connection failure occurs, resulting in lighting failure.
  • the side portion 159 of the semiconductor light emitting device 150 considering the shape of the hole 365 having the inner side surface 341 of the first obtuse angle ⁇ 1, the side portion 159 of the semiconductor light emitting device 150 also has the second obtuse angle ⁇ 2. By doing this, a larger separation margin is secured between the side portion 159 of the semiconductor light emitting device 150 and the inner side surface 341 of the hole 365 to prevent the semiconductor light emitting device 150 from tilting during self-assembly, resulting in poor lighting assembly. can prevent Lighting defects can also be prevented by preventing assembly defects.
  • the magnetic layer 1553 of the second electrode 155 is arranged not only on the lower side of the semiconductor light emitting device 150 but also on the side portion 159 so that the magnetic layer ( 1553) to increase the magnetization strength of the semiconductor light emitting device 150, so that the magnetization of the semiconductor light emitting device 150 is increased by a magnet during self-assembly, so that the semiconductor light emitting device 150 can be easily attached to the substrate 310. It can be moved to the corresponding hole 365 of, it is possible to improve the assembly rate.
  • the second electrode 155 is disposed on the side portion 159 of the semiconductor light emitting device 150 through the connection portion 360 disposed along the circumference of the side portion 159 of the semiconductor light emitting device 150. Since it is electrically connected to the assembly line 321 and/or the second assembly line 322, electrical connection is easy and electrical disconnection defects can be prevented.
  • the embodiment it is possible to reduce the size of the semiconductor light emitting device 150 while preventing assembly defects, so that a display with high resolution or high definition can be implemented.
  • FIG. 1 is a cross-sectional view illustrating a general display device.
  • FIG. 2 is a diagram illustrating an assembly defect.
  • FIG 3 illustrates a living room of a house in which a display device according to an exemplary embodiment is disposed.
  • FIG. 4 is a schematic block diagram of a display device according to an exemplary embodiment.
  • FIG. 5 is a circuit diagram illustrating an example of a pixel of FIG. 4 .
  • FIG. 6 is an enlarged view of a first panel area in the display device of FIG. 3 .
  • FIG. 7 is an enlarged view of area A2 of FIG. 6 .
  • FIG. 8 is a view showing an example in which a light emitting device according to an embodiment is assembled to a substrate by a self-assembly method.
  • FIG. 9 is a cross-sectional view of the display device according to the first embodiment.
  • FIG. 10 is a cross-sectional view of the semiconductor light emitting device of FIG. 9 .
  • FIG. 11 is a plan view illustrating the semiconductor light emitting device of FIG. 9 .
  • FIG. 12 is an enlarged view illustrating area A of FIG. 10 .
  • FIG. 22 is a cross-sectional view of a display device according to a second embodiment.
  • the display device described in this specification includes a TV, a Shinage, a mobile phone, a smart phone, a head-up display (HUD) for a car, a backlight unit for a laptop computer, a display for VR or AR, and the like.
  • a TV a Shinage
  • a mobile phone a smart phone
  • a head-up display HUD
  • a backlight unit for a laptop computer
  • a display for VR or AR and the like.
  • the configuration according to the embodiment described in this specification can be applied to a device capable of displaying even a new product type to be developed in the future.
  • FIG 3 illustrates a living room of a house in which a display device according to an exemplary embodiment is disposed.
  • the display device 100 of the embodiment can display the status of various electronic products such as a washing machine 101, a robot cleaner 102, and an air purifier 103, and the electronic products and IOT-based and can control each electronic product based on the user's setting data.
  • various electronic products such as a washing machine 101, a robot cleaner 102, and an air purifier 103
  • the electronic products and IOT-based can control each electronic product based on the user's setting data.
  • the display device 100 may include a flexible display fabricated on a thin and flexible substrate.
  • a flexible display can be bent or rolled like paper while maintaining characteristics of a conventional flat panel display.
  • a unit pixel means a minimum unit for implementing one color.
  • a unit pixel of the flexible display may be implemented by a light emitting device.
  • the light emitting device may be a Micro-LED or a Nano-LED, but is not limited thereto.
  • FIG. 4 is a block diagram schematically illustrating a display device according to an exemplary embodiment
  • FIG. 5 is a circuit diagram illustrating an example of a pixel of FIG. 4 .
  • a display device may include a display panel 10 , a driving circuit 20 , a scan driving unit 30 and a power supply circuit 50 .
  • the display device 100 may drive a light emitting element in an active matrix (AM) method or a passive matrix (PM) method.
  • AM active matrix
  • PM passive matrix
  • the driving circuit 20 may include a data driver 21 and a timing controller 22 .
  • the display panel 10 may be formed in a rectangular shape, but is not limited thereto. That is, the display panel 10 may be formed in a circular or elliptical shape. At least one side of the display panel 10 may be formed to be bent with a predetermined curvature.
  • the display panel 10 may be divided into a display area DA and a non-display area NDA disposed around the display area DA.
  • the display area DA is an area where the pixels PX are formed to display an image.
  • the display panel 10 includes data lines (D1 to Dm, where m is an integer greater than or equal to 2), scan lines (S1 to Sn, where n is an integer greater than or equal to 2) crossing the data lines (D1 to Dm), and a high potential voltage.
  • pixels PXs connected to the high potential voltage line VDDL supplied, the low potential voltage line VSSL supplied with the low potential voltage, and the data lines D1 to Dm and the scan lines S1 to Sn can include
  • Each of the pixels PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • the first sub-pixel PX1 emits light of a first color of a first main wavelength
  • the second sub-pixel PX2 emits light of a second color of a second main wavelength
  • the third sub-pixel PX3 emits light of a second color.
  • a third color light having a third main wavelength may be emitted.
  • the first color light may be red light
  • the second color light may be green light
  • the third color light may be blue light, but are not limited thereto.
  • FIG. 4 it is illustrated that each of the pixels PX includes three sub-pixels, but is not limited thereto. That is, each of the pixels PX may include four or more sub-pixels.
  • Each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 includes at least one of the data lines D1 to Dm, at least one of the scan lines S1 to Sn, and a high voltage signal. It can be connected to the upper voltage line (VDDL).
  • the first sub-pixel PX1 may include light emitting elements LD, a plurality of transistors for supplying current to the light emitting elements LD, and at least one capacitor Cst.
  • each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 may include only one light emitting element LD and at least one capacitor Cst. may be
  • Each of the light emitting elements LD may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode.
  • the first electrode may be an anode electrode and the second electrode may be a cathode electrode, but is not limited thereto.
  • the light emitting device LD may be one of a horizontal light emitting device, a flip chip type light emitting device, and a vertical light emitting device.
  • the plurality of transistors may include a driving transistor DT supplying current to the light emitting elements LD and a scan transistor ST supplying a data voltage to a gate electrode of the driving transistor DT.
  • the driving transistor DT has a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to the high potential voltage line VDDL to which a high potential voltage is applied, and first electrodes of the light emitting elements LD.
  • a connected drain electrode may be included.
  • the scan transistor ST has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1 ⁇ k ⁇ n), a source electrode connected to the gate electrode of the driving transistor DT, and data lines Dj, j an integer that satisfies 1 ⁇ j ⁇ m).
  • the capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT.
  • the storage capacitor Cst charges a difference between the gate voltage and the source voltage of the driving transistor DT.
  • the driving transistor DT and the scan transistor ST may be formed of thin film transistors.
  • the driving transistor DT and the scan transistor ST are formed of P-type MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), but the present invention is not limited thereto.
  • the driving transistor DT and the scan transistor ST may be formed of N-type MOSFETs. In this case, positions of the source and drain electrodes of the driving transistor DT and the scan transistor ST may be changed.
  • each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 includes one driving transistor DT, one scan transistor ST, and one capacitor ( 2T1C (2 Transistor - 1 capacitor) having Cst) is illustrated, but the present invention is not limited thereto.
  • Each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 may include a plurality of scan transistors ST and a plurality of capacitors Cst.
  • the second sub-pixel PX2 and the third sub-pixel PX3 may be expressed with substantially the same circuit diagram as the first sub-pixel PX1 , a detailed description thereof will be omitted.
  • the driving circuit 20 outputs signals and voltages for driving the display panel 10 .
  • the driving circuit 20 may include a data driver 21 and a timing controller 22 .
  • the data driver 21 receives digital video data DATA and a source control signal DCS from the timing controller 22 .
  • the data driver 21 converts the digital video data DATA into analog data voltages according to the source control signal DCS and supplies them to the data lines D1 to Dm of the display panel 10 .
  • the timing controller 22 receives digital video data DATA and timing signals from the host system.
  • the timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.
  • the host system may be an application processor of a smart phone or tablet PC, a monitor, a system on chip of a TV, and the like.
  • the timing controller 22 generates control signals for controlling operation timings of the data driver 21 and the scan driver 30 .
  • the control signals may include a source control signal DCS for controlling the operation timing of the data driver 21 and a scan control signal SCS for controlling the operation timing of the scan driver 30 .
  • the driving circuit 20 may be disposed in the non-display area NDA provided on one side of the display panel 10 .
  • the driving circuit 20 may be formed of an integrated circuit (IC) and mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method.
  • COG chip on glass
  • COP chip on plastic
  • ultrasonic bonding method The present invention is not limited to this.
  • the driving circuit 20 may be mounted on a circuit board (not shown) instead of the display panel 10 .
  • the data driver 21 may be mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method, and the timing controller 22 may be mounted on a circuit board. there is.
  • COG chip on glass
  • COP chip on plastic
  • the scan driver 30 receives the scan control signal SCS from the timing controller 22 .
  • the scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10 .
  • the scan driver 30 may include a plurality of transistors and be formed in the non-display area NDA of the display panel 10 .
  • the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10 .
  • the circuit board may be attached to pads provided on one edge of the display panel 10 using an anisotropic conductive film. Due to this, the lead lines of the circuit board may be electrically connected to the pads.
  • the circuit board may be a flexible printed circuit board, a printed circuit board, or a flexible film such as a chip on film. The circuit board may be bent under the display panel 10 . Accordingly, one side of the circuit board may be attached to one edge of the display panel 10 and the other side may be disposed under the display panel 10 and connected to a system board on which a host system is mounted.
  • the power supply circuit 50 may generate voltages necessary for driving the display panel 10 from the main power supplied from the system board and supply the voltages to the display panel 10 .
  • the power supply circuit 50 generates a high potential voltage (VDD) and a low potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to generate the display panel 10. can be supplied to the high potential voltage line (VDDL) and the low potential voltage line (VSSL).
  • the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driving unit 30 from the main power.
  • FIG. 6 is an enlarged view of a first panel area in the display device of FIG. 3;
  • the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas such as the first panel area A1 by tiling.
  • the first panel area A1 may include a plurality of semiconductor light emitting devices 150 arranged for each unit pixel (PX in FIG. 4 ).
  • the unit pixel PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • a plurality of red semiconductor light emitting elements 150R are disposed in the first sub-pixel PX1
  • a plurality of green semiconductor light emitting elements 150G are disposed in the second sub-pixel PX2
  • a plurality of blue semiconductor light emitting elements 150B may be disposed in the third sub-pixel PX3.
  • the unit pixel PX may further include a fourth sub-pixel in which the semiconductor light emitting device is not disposed, but is not limited thereto.
  • FIG. 7 is an enlarged view of area A2 of FIG. 6 .
  • a display device 100 may include a substrate 200 , assembled wires 201 and 202 , an insulating layer 206 , and a plurality of semiconductor light emitting devices 150 . More components than this may be included.
  • the assembly line may include a first assembly line 201 and a second assembly line 202 spaced apart from each other.
  • the first assembling wire 201 and the second assembling wire 202 may be provided to generate dielectrophoretic force for assembling the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 may be one of a horizontal semiconductor light emitting device, a flip chip semiconductor light emitting device, and a vertical semiconductor light emitting device.
  • the semiconductor light emitting device 150 may include a red semiconductor light emitting device 150, a green semiconductor light emitting device 150G, and a blue semiconductor light emitting device 150B0 to form a sub-pixel, but is not limited thereto.
  • red phosphor and green phosphor may be provided to implement red and green, respectively.
  • the substrate 200 may be a support member for supporting components disposed on the substrate 200 or a protection member for protecting components.
  • the substrate 200 may be a rigid substrate or a flexible substrate.
  • the substrate 200 may be formed of sapphire, glass, silicon or polyimide.
  • the substrate 200 may include a flexible material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET).
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • the substrate 200 may be a transparent material, but is not limited thereto.
  • the substrate 200 may be a backplane provided with circuits in the sub-pixels PX1, PX2, and PX3 shown in FIGS. 4 and 5, for example, transistors ST and DT, capacitors Cst, and signal wires. However, it is not limited thereto.
  • the insulating layer 206 may include an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc., or an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx), and may include a substrate. 200 and may form a single substrate.
  • an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc.
  • an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx)
  • the insulating layer 206 may be a conductive adhesive layer having adhesiveness and conductivity, and the conductive adhesive layer may have flexibility and thus enable a flexible function of the display device.
  • the insulating layer 206 may be an anisotropy conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles.
  • the conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness but electrically insulating in a direction horizontal to the thickness.
  • the insulating layer 206 may include an assembly hole 203 into which the semiconductor light emitting device 150 is inserted. Therefore, during self-assembly, the semiconductor light emitting device 150 can be easily inserted into the assembly hole 203 of the insulating layer 206 .
  • the assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, or the like.
  • the assembly hole 203 may be called a hole, groove, groove, recess, pocket, or the like.
  • the assembly hole 203 may be different according to the shape of the semiconductor light emitting device 150 .
  • each of a red semiconductor light emitting device, a green semiconductor light emitting device, and a blue semiconductor light emitting device may have a different shape, and may have an assembly hole 203 having a shape corresponding to the shape of each of these semiconductor light emitting devices.
  • the assembly hole 203 may include a first assembly hole for assembling a red semiconductor light emitting device, a second assembly hole for assembling a green semiconductor light emitting device, and a third assembly hole for assembling a blue semiconductor light emitting device. there is.
  • the red semiconductor light emitting device has a circular shape
  • the green semiconductor light emitting device has a first elliptical shape having a first minor axis and a second major axis
  • the blue semiconductor light emitting device has a second elliptical shape having a second minor axis and a second major axis. may, but is not limited thereto.
  • the second major axis of the elliptical shape of the blue semiconductor light emitting device may be greater than the second major axis of the elliptical shape of the green semiconductor light emitting device, and the second minor axis of the elliptical shape of the blue semiconductor light emitting device may be smaller than the first minor axis of the elliptical shape of the green semiconductor light emitting device.
  • a method of mounting the semiconductor light emitting device 150 on the substrate 200 may include, for example, a self-assembly method (FIG. 8) and a transfer method.
  • FIG. 8 is a diagram illustrating an example in which a semiconductor light emitting device according to an embodiment is assembled to a substrate by a self-assembly method.
  • the substrate 200 may be a panel substrate of a display device.
  • the substrate 200 will be described as a panel substrate of a display device, but the embodiment is not limited thereto.
  • the substrate 200 may be formed of glass or polyimide.
  • the substrate 200 may include a flexible material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET).
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • the substrate 200 may be a transparent material, but is not limited thereto.
  • the semiconductor light emitting device 150 may be put into a chamber 1300 filled with a fluid 1200 .
  • the fluid 1200 may be water such as ultrapure water, but is not limited thereto.
  • a chamber may also be called a water bath, container, vessel, or the like.
  • the substrate 200 may be disposed on the chamber 1300 .
  • the substrate 200 may be introduced into the chamber 1300 .
  • a pair of assembly wires 201 and 202 corresponding to each of the semiconductor light emitting devices 150 to be assembled may be disposed on the substrate 200 .
  • the assembled wires 201 and 202 may be formed of transparent electrodes (ITO) or may include a metal material having excellent electrical conductivity.
  • the assembled wires 201 and 202 may be titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), molybdenum (Mo) ) It may be formed of at least one or an alloy thereof.
  • An electric field is formed between the assembled wirings 201 and 202 by an externally supplied voltage, and a dielectrophoretic force may be formed between the assembled wirings 201 and 202 by the electric field.
  • the semiconductor light emitting device 150 can be fixed to the assembly hole 203 on the substrate 200 by this dielectrophoretic force.
  • the gap between the assembly lines 201 and 202 is smaller than the width of the semiconductor light emitting device 150 and the width of the assembly hole 203, so that the assembly position of the semiconductor light emitting device 150 using an electric field can be fixed more precisely. there is.
  • An insulating layer 206 is formed on the assembled wires 201 and 202 to protect the assembled wires 201 and 202 from the fluid 1200 and prevent current flowing through the assembled wires 201 and 202 from leaking.
  • the insulating layer 206 may be formed of a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator.
  • the insulating layer 206 may include an insulating and flexible material such as polyimide, PEN, PET, or the like, and may be integrally formed with the substrate 200 to form a single substrate.
  • the insulating layer 206 may be an adhesive insulating layer or a conductive adhesive layer having conductivity. Since the insulating layer 206 is flexible, it can enable a flexible function of the display device.
  • the insulating layer 206 has a barrier rib, and an assembly hole 203 may be formed by the barrier rib. For example, when the substrate 200 is formed, a portion of the insulating layer 206 is removed, so that each of the semiconductor light emitting devices 150 may be assembled into the assembly hole 203 of the insulating layer 206 .
  • An assembly hole 203 to which the semiconductor light emitting devices 150 are coupled may be formed in the substrate 200 , and a surface on which the assembly hole 203 is formed may contact the fluid 1200 .
  • the assembly hole 203 may guide an accurate assembly position of the semiconductor light emitting device 150 .
  • the assembly hole 203 may have a shape and size corresponding to the shape of the semiconductor light emitting device 150 to be assembled at a corresponding position. Accordingly, it is possible to prevent assembly of other semiconductor light emitting elements or assembly of a plurality of semiconductor light emitting elements into the assembly hole 203 .
  • the assembly device 1100 including a magnetic material may move along the substrate 200 .
  • a magnetic material for example, a magnet or an electromagnet may be used.
  • the assembly device 1100 may move while in contact with the substrate 200 in order to maximize the area of the magnetic field into the fluid 1200 .
  • the assembly device 1100 may include a plurality of magnetic bodies or may include a magnetic body having a size corresponding to that of the substrate 200 . In this case, the moving distance of the assembling device 1100 may be limited within a predetermined range.
  • the semiconductor light emitting device 150 in the chamber 1300 may move toward the assembly device 1100 by the magnetic field generated by the assembly device 1100 .
  • the semiconductor light emitting device 150 may enter the assembly hole 203 and come into contact with the substrate 200 .
  • the semiconductor light emitting device 150 in contact with the substrate 200 is prevented from being separated by the movement of the assembly device 1100 by the electric field applied by the assembly wires 201 and 202 formed on the substrate 200. It can be.
  • a predetermined solder layer (not shown) is further formed between the semiconductor light emitting device 150 assembled on the assembly hole 203 of the substrate 200 and the substrate 200 to improve the bonding strength of the semiconductor light emitting device 150.
  • an electrode wiring (not shown) is connected to the semiconductor light emitting device 150 to apply power.
  • At least one insulating layer may be formed by a post process.
  • At least one insulating layer may be a transparent resin or a resin containing a reflective material or a scattering material.
  • the embodiment increases the separation tolerance between the side of the semiconductor light emitting device and the inner side of the hole by the side of the semiconductor light emitting device having a shape corresponding to the shape of the inner side of the hole of the barrier rib, so that the semiconductor light emitting device is tilted during self-assembly. It can prevent assembly failure due to load.
  • FIG. 9 is a cross-sectional view of the display device according to the first embodiment.
  • the display device 300 includes a substrate 310, a first assembly line 321, a second assembly line 322, a barrier rib 340, and a semiconductor light emitting device 150.
  • the display device 300 according to the first embodiment may include more components than these.
  • the substrate 310 may be a support member for supporting components disposed on the substrate 310 or a protection member for protecting the components.
  • each pixel may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • the first and second assembled wires 321 and 322 may be disposed on the substrate 310 .
  • the first and second assembled wires 321 and 322 and the upper surface of the substrate 310 may be in contact, but are not limited thereto.
  • the first and second assembled wires 321 and 322 may be disposed on the same layer.
  • the first and second assembly lines 321 and 322 may be arranged parallel to each other. The first and second assembly lines 321 and 322 may serve to assemble the semiconductor light emitting device 150 into the hole 365 in a self-assembly method.
  • the moving semiconductor light emitting device 150 may be assembled into the hole 365 by the assembly device ( 1100 in FIG. 8 ) by dielectrophoretic force.
  • the barrier rib 340 may be disposed on the first and second assembly lines 321 and 322 .
  • the barrier rib 340 may have a plurality of holes 365 through which the semiconductor light emitting device 150 is assembled.
  • the inner side surface 341 and the bottom surface of the hole 365 may be exposed to the outside.
  • at least one hole 365 may be provided in each of the first to third sub-pixels (PX1, PX2, and PX3 of FIG. 4 ).
  • the thickness T1 of the barrier rib 340 may be determined in consideration of the thickness T11 of the semiconductor light emitting device 150 .
  • the thickness T1 of the barrier rib 340 may be smaller than the thickness T11 of the semiconductor light emitting device 150 .
  • the upper side of the semiconductor light emitting device 150 may be positioned higher than the upper side of the barrier rib 340 . That is, the upper side of the semiconductor light emitting device 150 may protrude upward from the upper surface of the barrier rib 340 .
  • the inner side surface 341 of the hole 365 of the partition wall 340 may have a first obtuse angle ⁇ 1 with respect to the lower side.
  • the lower side is the bottom surface of the hole 365, and may be, for example, the top surface of the first insulating layer 330 or the top surface of the second assembly wire 322 as shown in FIG.
  • the first obtuse angle ⁇ 1 may be greater than 90 degrees.
  • the diameter of the hole 365 may increase from the lower side to the upper side.
  • the upper second diameter D2 of the hole 365 may be greater than the lower first diameter D1 of the hole 365 .
  • the lower first diameter D1 of the hole 365 may be equal to or larger than the upper diameter D22 of the semiconductor light emitting device 150 .
  • the diameter of the lower side of the semiconductor light emitting device 150 may be smaller than the diameter D22 of the upper side of the semiconductor light emitting device 150 .
  • the distance between the lower side of the semiconductor light emitting device 150 and the lower inner side surface 341 of the hole 365 is the first distance L1, and the lower side of the semiconductor light emitting device 150 and the hole 365 A distance between the inner side surface 341 of the upper side of may be the second distance L2.
  • the second distance L2 may be greater than the first distance L1.
  • the lower side of the semiconductor light emitting device 150 may enter the hole 365 .
  • the semiconductor light emitting device 150 can move through the hole 365 freely and safely. can enter.
  • the semiconductor light emitting element 150 may not be inclined in the hole 365 .
  • the semiconductor light emitting device 150 may be disposed in the hole 365 .
  • the semiconductor light emitting device 150 includes a red semiconductor light emitting device disposed on the first sub-pixel PX1 , a green semiconductor light emitting device disposed on the second sub-pixel PX2 , and a blue semiconductor light emitting device disposed on the third sub-pixel PX3 .
  • a semiconductor light emitting device may be included.
  • the red semiconductor light emitting device may generate red light
  • the green semiconductor light emitting device may generate green light
  • the blue semiconductor light emitting device may generate blue light. Accordingly, a color image may be displayed by red light emitted from the first sub-pixel PX1 , green light emitted from the second sub-pixel PX2 , and blue light emitted from the third sub-pixel PX3 .
  • the semiconductor light emitting device 150 may be made of an inorganic semiconductor material.
  • the semiconductor light emitting device 150 may be made of a Group 2-6 compound semiconductor material or a Group 3-5 compound semiconductor material, but is not limited thereto.
  • the semiconductor light emitting device 150 includes a first conductivity type semiconductor layer 151 including a first conductivity type dopant, an active layer 152, and a second conductivity type including a second conductivity type dopant.
  • a semiconductor layer 153 may be included.
  • the active layer 152 may be disposed under the first conductivity type semiconductor layer 151
  • the second conductivity type semiconductor layer 153 may be disposed under the active layer 152 .
  • the first conductivity type dopant may be an n-type dopant and the second conductivity type dopant may be a p-type dopant, but are not limited thereto.
  • the first conductivity type semiconductor layer 151 , the active layer 152 , and the second conductivity type semiconductor layer 153 may constitute a light emitting unit.
  • At least one side of the light emitting units 151 , 152 , and 153 may have a second obtuse angle ⁇ 2 with respect to the lower side.
  • the lower side may be a lower surface of the second conductivity type semiconductor layer 153 .
  • the second obtuse angle ⁇ 2 may be greater than 90 degrees. Accordingly, at least one side of the light emitting units 151, 152, and 153 may increase from the lower side to the upper side.
  • the diameter of the first conductivity type semiconductor layer 151 is the diameter of the active layer 152 or the second conductivity type semiconductor layer 151. It may be larger than the diameter of the semiconductor layer 153 .
  • At least one side surface of the light emitting units 151 , 152 , and 153 may be parallel to the inner side surface 341 of the hole 365 .
  • the semiconductor light emitting device 150 may include a first electrode 154 , a second electrode 155 and a passivation layer 157 .
  • the first electrode 154 may be disposed on the light emitting units 151 , 152 , and 153 .
  • the first electrode 154 may include an ohmic layer, at least one electrode layer 1554 , an adhesive layer, a magnetic layer, a bonding layer, and the like.
  • the first electrode 154 may be disposed on one side of the upper surface of the light emitting units 151 , 152 , and 153 . Since the first electrode 154 is an opaque metal and may block transmission of light, it is necessary to minimize the placement area of the first electrode 154 . Accordingly, the first electrode 154 may be disposed on a partial region of the top surface of the light emitting units 151 , 152 , and 153 , that is, the top surface of the first conductivity type semiconductor layer 151 .
  • the first electrode 154 may be disposed along the edge of the upper surface of the light emitting units 151 , 152 , and 153 .
  • the first electrode 154 may have a donut-like circular shape when viewed from above.
  • the first electrode 154 has an annular shape, it is possible to prevent a contact hole formation defect for disposing the electrode wire 370 .
  • the first electrode 154 when the first electrode 154 is disposed on a partial area of the upper surface of the light emitting units 151, 152, and 153, a contact hole is formed in the second insulating layer 350 to expose the first electrode 154. is very difficult
  • the first electrode 154 has an annular shape, even if the contact hole is formed so that only one region of the annular first electrode 154 is exposed, the electrode wiring 370 passes through the contact hole to the first electrode 154. ) and electrical connection is possible. That is, it is very easy to form a contact hole in the second insulating layer 350 so that a region of the annular first electrode 154 is exposed.
  • the passivation layer 157 may be disposed along side circumferences of the light emitting units 151 , 152 , and 153 .
  • the passivation layer 157 protects the light emitting units 151, 152, and 153, blocks leakage current flowing on the side surfaces of the light emitting units 151, 152, and 153, and protects the first conductivity type semiconductor layer 151 and the second An electrical short of the conductive semiconductor layer 153 can be prevented.
  • the passivation layer 157 may be made of a material having excellent insulating properties, such as silicon oxide or silicon nitride.
  • the second electrode 155 may be disposed below the light emitting parts 151 , 152 , and 153 .
  • the second electrode 155 may be disposed along side circumferences of the light emitting units 151 , 152 , and 153 . Since the second electrode 155 is disposed around the side of the light emitting parts 151, 152, and 153, as shown in FIG. 9, electrical connection with the connection part 360 is easy, and electrical connection failure can be prevented. .
  • the second electrode 155 may be in contact with the bottom and side surfaces of the second conductivity type semiconductor layer 153 .
  • the passivation layer 157 may be disposed on the side surfaces of the first conductive semiconductor layer 151 and the active layer 152 . Some ends of the passivation layer 157 may be disposed on a side surface of the second conductive semiconductor layer 153 . That is, some side surfaces of the second conductivity type semiconductor layer 153 may be exposed to the outside by the passivation layer.
  • the second electrode 155 may be in contact with a portion of the side surface of the exposed second conductivity-type semiconductor layer 153 .
  • the second electrode 155 may be disposed on the passivation layer 157 . That is, the second electrode 155 may cover a portion of the passivation layer 157 .
  • the second electrode 155 covers a portion of the passivation layer 157 to prevent moisture or foreign matter from penetrating through the boundary between the passivation layer 157 and the second electrode 155, thereby preventing the light emitting parts 151, 152, 153) can be more safely protected.
  • the second electrode 155 may include a plurality of layers 1551 , 1552 , 1553 , and 1554 .
  • the second electrode 155 may include a conductive layer 1551 .
  • the conductive layer 1551 may include a transparent conductive material capable of having a current spreading effect, such as ITO or IZO.
  • the conductive layer 1551 may contact the lower surface of the second conductive semiconductor layer 153 .
  • the thickness of the second conductivity type semiconductor layer 153 is thinner than that of the first conductivity type semiconductor layer 151 , current may not flow uniformly over the entire area of the second conductivity type semiconductor layer 153 .
  • the amount of holes generated in the second conductivity type semiconductor layer 153 may be much smaller than the amount of electrons generated in the first conductivity type semiconductor layer 151 .
  • the amount of light in the active layer 152 is the amount of holes generated in the second conductivity type semiconductor layer 153. can be determined by That is, as the amount of holes generated in the second conductivity type semiconductor layer 153 increases, the amount of light emitted from the active layer 152 may also increase.
  • the conductive layer 1551 may have a current spreading effect. That is, when a voltage is supplied to the conductive layer 1551, a current threading effect in which current flows along the surface of the conductive layer 1551 may occur. Since the conductive layer 1551 is in contact with the entire area of the lower surface of the second conductive semiconductor layer 153, current flows through the conductive layer 1551 to the entire area of the second conductive semiconductor layer 153, resulting in more holes. this can be created. Since more generated holes are supplied to the active layer 152 , the amount of light generated in the active layer 152 may be increased.
  • the second electrode 155 may include a reflective layer 1552 .
  • the reflective layer 1552 may be made of a metal having excellent reflective properties, such as aluminum (Al) or platinum (Pt).
  • the reflective layer 1552 may be disposed on lower and side portions of the light emitting units 151 , 152 , and 153 .
  • the reflective layer 1552 may be disposed along side circumferences of the light emitting units 151 , 152 , and 153 .
  • the reflective layer 1552 may contact the lower surface of the conductive layer 1551 and the side surface of the second conductive semiconductor layer 153, but is not limited thereto.
  • Light generated by the active layer 152 is randomly reflected by the reflective layer 1552 on the lower and side portions of the light emitting units 151, 152, and 153 and is uniformly emitted in more various directions, enabling uniform light output. .
  • the second electrode 155 may include a magnetic layer 1553 .
  • the magnetic layer 1553 may be made of a metal having excellent magnetization characteristics, such as nickel (Ni) or cobalt (Co).
  • the magnetic layer 1553 may be disposed on lower and side portions of the light emitting units 151 , 152 , and 153 .
  • the magnetic layer 1553 may be disposed along side circumferences of the light emitting units 151 , 152 , and 153 .
  • the magnetic layer 1553 may contact the lower surface of the reflective layer 1552, but is not limited thereto.
  • the magnetic layer 1553 may be disposed between the conductive layer 1551 and the reflective layer 1552 .
  • the second electrode 155 may include an electrode layer 1554 .
  • the electrode layer 1554 may be made of a metal having excellent electrical conductivity, such as gold (Au) or copper (Cu).
  • the electrode layer 1554 may be disposed on the lower and side portions of the light emitting units 151 , 152 , and 153 .
  • the electrode layer 1554 may be disposed along side circumferences of the light emitting units 151 , 152 , and 153 .
  • the electrode layer 1554 may come into contact with the lower surface of the magnetic layer 1553, but is not limited thereto.
  • At least one layer may be added under the electrode layer 1554 .
  • FIG. 10 shows a vertical type semiconductor light emitting device 150
  • the embodiment may be equally applied to a horizontal type semiconductor light emitting device or a flip chip type semiconductor light emitting device.
  • the inner side surface 341 of the hole 365 has a first obtuse angle ⁇ 1 with respect to the lower side, and at least one side portion 159 of the semiconductor light emitting device 150 has a first obtuse angle with respect to the lower side. It may have 2 obtuse angles ( ⁇ 2). Since the inner side surface 341 of the hole 365 and the side portion 159 of the semiconductor light emitting device 150 have obtuse angles ⁇ 1 and ⁇ 2 exceeding 90 degrees, the side portion 159 of the semiconductor light emitting device 150 and the hole Since the separation margin between the inner side surfaces 341 of the 365 is large, the semiconductor light emitting device 150 can be safely assembled in the hole 365 without tilting.
  • the second obtuse angle ⁇ 2 may be the same as the first obtuse angle ⁇ 1.
  • the side portion 159 of the semiconductor light emitting device 150 and the inner side surface 341 of the hole 365 may be parallel to each other. That is, the separation distance between the inner side surface 341 of the hole 365 and the side surface 159 of the semiconductor light emitting device 150 may be the same in an upward direction.
  • the second obtuse angle ⁇ 2 may be different from the first obtuse angle ⁇ 1.
  • a difference between the first obtuse angle and the second obtuse angle may be less than 90°.
  • the separation distance between the inner side surface 341 of the hole 365 and the side surface 159 of the semiconductor light emitting device 150 may decrease or increase in an upward direction.
  • the inner side surface 341 of the hole 365 has a first slope with a first obtuse angle ⁇ 1, and at least one side portion 159 of the semiconductor light emitting device 150 has a second obtuse angle ⁇ 2. It may have a second slope.
  • the second slope may be the same as or different from the first slope.
  • the lower diameter D11 of the semiconductor light emitting device 150 may be 30% to 80% of the lower diameter D1 of the hole 365 .
  • a separation margin between the inner side surface 341 of the hole 365 and the side portion 159 of the semiconductor light emitting device 150 may increase.
  • the semiconductor light emitting device 150 can be properly assembled without tilting in the hole 365. .
  • the magnetic layer 1553 of the second electrode 155 may be disposed below and on the side of the light emitting layer to increase the area of the magnetic layer 1553 and increase the magnetization strength.
  • the display device 300 may include a first insulating layer 330 , a connecting portion 360 , a second insulating layer 350 and an electrode wire 370 .
  • the first insulating layer 330 may be disposed on the substrate 310 .
  • the first insulating layer 330 may be made of an inorganic material or an organic material.
  • the first insulating layer 330 may be made of a material having a permittivity related to dielectrophoretic force. Accordingly, the dielectrophoretic force formed by the voltage applied to the first assembly line 321 and the second assembly line 322 may vary according to the permittivity of the first insulating layer 330 .
  • the connecting portion 360 may be disposed along the circumference of the side portion 159 of the semiconductor light emitting device 150 within the hole 365 .
  • the connection unit 360 may electrically connect the side portion 159 of the semiconductor light emitting device 150 and at least one assembly wire among the first and second assembly wires 321 and 322 .
  • the connection part 360 may electrically connect the second electrode 155 of the semiconductor light emitting device 150 to at least one of the first and second assembly wires 321 and 322 .
  • at least one of the first and second assembly wires 321 and 322 may be an electrode wire.
  • connection part 360 may be made of a metal having excellent electrical conductivity and deposition characteristics.
  • the connecting portion 360 may be made of one or more of Ti, Ni, Mo, MoTi, Cu, Cr, Al, and the like.
  • the connection portion 360 may be formed using a deposition process such as sputtering, but is not limited thereto.
  • the second insulating layer 350 may be disposed on the semiconductor light emitting device 150 and the barrier rib 340 .
  • the second insulating layer 350 may be made of an organic material.
  • At least one insulating layer among the first insulating layer 330, the barrier rib 340, and the second insulating layer 350 may be formed of the same type of organic material, but is not limited thereto.
  • the electrode wiring 370 may be electrically connected to an upper portion of the semiconductor light emitting device 150 through the second insulating layer 350 .
  • the electrode wiring 370 may be electrically connected to the first electrode 154 of the semiconductor light emitting device 150 through the second insulating layer 350 .
  • at least one of the first assembly line 321 and the second assembly line 322 applies the first voltage to the lower side of the semiconductor light emitting device 150, that is, the second electrode 155, through the connection portion 360. and the second voltage may be supplied to the upper side of the semiconductor light emitting device 150, that is, to the first electrode 154 through the electrode wiring 370.
  • a current flows through the semiconductor light emitting device 150 due to a potential difference between the first voltage and the second voltage, and electrons generated in the first conductivity type semiconductor layer 151 and electrons generated in the second conductivity type semiconductor layer 153 are generated. Holes recombine in the active layer 152 to generate light of a specific wavelength.
  • the first assembly line 321 and the second assembly line 322 may be disposed on different layers.
  • the first assembly wiring 321 may be disposed under the first insulating layer 330 and the second assembly wiring 322 may be disposed on the first insulating layer 330 .
  • the semiconductor light emitting device 150 is not tilted and the hole 365 can be assembled within
  • the first assembly wiring 321 and the second assembly wiring 322 are disposed on different layers, even if the distance between the first assembly wiring 321 and the second assembly wiring 322 is minimized, the first insulating layer 330 Therefore, an electrical short may not occur between the first assembly wire 321 and the second assembly wire 322 . Since the distance between the first assembly line 321 and the second assembly line 322 can be minimized, a display with high resolution or high resolution can be implemented.
  • the first assembly wiring 321 may be disposed between the substrate 310 and the first insulating layer 330 .
  • An upper surface of the second assembly line 322 may be exposed to the outside through the hole 365 . Therefore, when the connection portion 360 is disposed along the circumference of the side portion 159 of the semiconductor light emitting device 150, the side portion of the connection portion 360 is in contact with the second electrode 155 of the semiconductor light emitting device 150, and the connection portion ( The lower side of 360 may contact the upper surface of the second assembly wire 322 . Accordingly, the second assembled wiring 322 and the second electrode 155 of the semiconductor light emitting device 150 may be electrically connected through the connection portion 360 .
  • the shape of the semiconductor light emitting device 150 is made to correspond to the shape of the hole 365 of the barrier rib 340, so that during self-assembly, the semiconductor light emitting device 150 is tilted. Lighting defects can be prevented by preventing defects.
  • the side portion 159 of the semiconductor light emitting device 150 also has the second obtuse angle ⁇ 2
  • a larger separation margin is secured between the side part 159 of the semiconductor light emitting element 150 and the inner side surface 341 of the hole 365 to prevent the semiconductor light emitting element 150 from tilting during self-assembly, thereby preventing lighting assembly defects. can do. Lighting defects can also be prevented by preventing assembly defects.
  • the magnetic layer 1553 of the second electrode 155 is disposed not only on the lower side of the semiconductor light emitting device 150 but also on the side 159 despite the decrease in size of the semiconductor light emitting device 150.
  • the magnetization strength of the semiconductor light emitting device 150 is increased, so that the magnetization of the semiconductor light emitting device 150 is increased by a magnet during self-assembly, so that the semiconductor light emitting device 150 can be easily installed on a substrate ( 310), it is possible to improve the assembling rate.
  • the second electrode 155 is disposed on the side portion 159 of the semiconductor light emitting device 150 through the connection portion 360 disposed along the circumference of the side portion 159 of the semiconductor light emitting device 150. Since it is electrically connected to the first assembly wire 321 and/or the second assembly wire 322, electrical connection is easy and electrical disconnection defects can be prevented.
  • the first exemplary embodiment it is possible to reduce the size of the semiconductor light emitting device 150 while preventing assembly defects, and thus a display with high resolution or high definition can be implemented.
  • the second conductivity type semiconductor layer 153 is subjected to an etching process.
  • the conductive semiconductor layer 153 , the active layer 152 , and the first conductive semiconductor layer 151 are mesa-etched to form light emitting units 151 , 152 , and 153 . That is, vertical etching as well as vertical etching may be performed, so that the lower side may be less etched than the upper side.
  • the second conductivity type semiconductor layer 153 is etched the most, the active layer 152 is etched next, and the first conductivity type semiconductor layer 151 is the least visible.
  • the diameter of the active layer 152 may be greater than the diameter of the second conductivity type semiconductor layer 153 , and the diameter of the first conductivity type semiconductor layer 151 may be greater than the diameter of the active layer 152 .
  • the diameter of the light emitting units 151 , 152 , and 153 may gradually increase from the upper side to the lower side.
  • the first conductivity type semiconductor layer 151, the active layer 152 and the second conductivity type semiconductor layer 153 are formed on the undoped layer. can grow
  • a passivation layer 157 may be deposited around the light emitting units 151 , 152 , and 153 .
  • the upper side of the light emitting parts 151, 152, and 153 is removed by removing the passivation layer 157 located on the upper side of the light emitting parts 151, 152, and 153. (153) may be exposed to the outside.
  • a conductive layer 1551 may be formed on the exposed second conductive semiconductor layer 153 .
  • the conductive layer 1551 may be formed using a deposition process such as sputtering.
  • the passivation layer 157 formed on a portion of the side of the second conductivity type semiconductor layer 153 is removed, and a portion of the side of the second conductivity type semiconductor layer 153 is exposed to the outside.
  • a mask layer may be formed on the passivation layer 157 that will not be removed. After the corresponding passivation layer 157 is removed, the mask layer may be removed, but is not limited thereto.
  • the mask layer may be photoresist or an inorganic insulating material.
  • a reflective layer 1552 , a magnetic layer 1553 , and an electrode layer 1554 may be formed on the upper side of the light emitting units 151 , 152 , and 153 and on the side adjacent to the upper side.
  • the reflective layer 1552, the magnetic layer 1553, and the electrode layer 1554 are sequentially formed on the upper and side portions of the light emitting units 151, 152, and 153, the lower side of the light emitting units 151, 152, and 153
  • the upper electrode layer 1554, the magnetic layer 1553, and the reflective layer 1552 may be sequentially removed. Accordingly, the reflective layer 1552, the magnetic layer 1553, and the electrode layer 1554 may be formed on the upper side of the light emitting units 151, 152, and 153 and on the upper side of the light emitting units 151, 152, and 153.
  • the conductive layer 1551 , the reflective layer 1552 , the magnetic layer 1553 , and the electrode layer 1554 may configure the second electrode 155 .
  • the second electrode 155 may further include at least one layer other than the conductive layer 1551 , the reflective layer 1552 , the magnetic layer 1553 , and the electrode layer 1554 .
  • a semiconductor light emitting device ( 150 in FIG. 10 ) may be formed through a series of processes as described above.
  • the wafer 1000 may be separated using a laser lift-off (LLO) process. Accordingly, the semiconductor light emitting device 150 may be transferred to the transfer substrate 1200 .
  • the transfer substrate 1200 may be, for example, a substrate made of an organic material such as polyimide (PI), but is not limited thereto.
  • a bonding layer made of an organic material and a sacrificial layer such as aluminum (Al) may be provided between the transfer substrate 1200 and the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 may be attached to the transfer substrate 1200 using a bonding layer.
  • the transfer substrate 1200 may be turned over so that the first conductivity type semiconductor layer 151 faces upward.
  • a first electrode 154 may be formed on one side of the first conductivity type semiconductor layer 151 .
  • the first electrode 154 may be formed on the first conductivity type semiconductor layer 151 .
  • the first electrode 154 may be formed at the edge of the first conductivity type semiconductor layer 151 .
  • the first electrode 154 may include at least one or more layers.
  • the first electrode 154 may include an ohmic layer, an electrode layer 1554, an adhesive layer, a magnetic layer 1553, a bonding layer, and the like.
  • the semiconductor light emitting device 150 having the first electrode 154 and the second electrode 155 can be manufactured by removing the transfer substrate 1200 .
  • the semiconductor light emitting device 150 may be separated from the transfer substrate 1200 by etching the sacrificial layer using a wet etching process.
  • FIG. 22 is a cross-sectional view of a display device according to a second embodiment.
  • first assembly line 321 and the second assembly line 322 in the second embodiment, it is the same as the first embodiment.
  • the same reference numerals are given to components having the same shape, structure and/or function as those in the first embodiment, and detailed descriptions are omitted.
  • the display device 300A includes a substrate 310, a first assembly line 321, a second assembly line 322, a first insulating layer 330, and a barrier rib 340. ), the semiconductor light emitting device 150, the connection portion 360, the second insulating layer 350, and the electrode wiring 370 may be included.
  • the substrate 310, the first insulating layer 330, the barrier rib 340, the semiconductor light emitting element 150, the connecting portion 360, the second insulating layer 350, and the electrode wiring 370 are formed from the description of the first embodiment. Since it can be easily understood, a detailed description is omitted.
  • the first assembly line 321 and the second assembly line 322 may be disposed on the same layer.
  • first assembly line 321 and the second assembly line 322 may be disposed on the substrate 310 .
  • first assembly line 321 and the second assembly line 322 may be disposed under the first insulating layer 330 .
  • the thickness of the first assembly wire 321 and the thickness of the second assembly wire 322 may be the same.
  • the top surface of the first insulation layer 330 is positioned on a horizontal line.
  • the upper surface of the first insulating layer 330 on the first assembly wire 321 and the upper surface of the first insulating layer 330 on the second assembly wire 322 may have the same height.
  • the lower side of the semiconductor light emitting device 150 is the upper surface of the first insulating layer 330 on the first assembly wiring 321 and the second assembly wiring. 322 may be in contact with the upper surface of the first insulating layer 330 . Since the upper surface of the first insulating layer 330 on the first assembly wire and the upper surface of the first insulating layer 330 on the second assembly wire 322 have the same height, the first insulation on the first assembly wire 321 The semiconductor light emitting device 150 contacting the upper surface of the layer 330 and the upper surface of the first insulating layer 330 on the second assembly line 322 may maintain a horizontal state without tilting. Since the semiconductor light emitting device 150 between pixels maintains the same horizontal state, uniform luminance can be obtained between pixels, and thus image quality can be improved.
  • the connection portion 360 is connected to the first assembly line 321 and the second assembly line 322.
  • the first insulating layer 330 corresponding to the separation space between the side portion 159 of the semiconductor light emitting device 150 and the inner side surface 341 of the hole 365 is removed to form a contact hole.
  • the first assembly line 321 and/or the second assembly line 322 may be exposed to the outside.
  • connection part 360 when the connection part 360 is disposed in the spaced space between the side part 159 of the semiconductor light emitting device 150 and the inner side surface 341 of the hole 365, the connection part 360 is the first insulating layer 330 ) may be electrically connected to the first assembly line 321 and/or the second assembly line 322 through the contact hole.
  • the semiconductor light emitting device 150 can be assembled in the correct position within the hole 365 without being biased to one side.
  • top light emission in which light is emitted in an upward direction has been described.
  • bottom light emission in which light is emitted in a downward direction is also possible. That is, light may be emitted downward through the substrate 310 .
  • the reflective layer 1552 of the second electrode 155 may be omitted.
  • the layers 1552 , 1553 , and 1554 other than the conductive layer 1551 of the second electrode 155 may be omitted.
  • the first electrode 154 may include a reflective layer disposed on the entire area of the first conductivity-type semiconductor layer 151 and having excellent reflective characteristics.
  • the first assembly line 321 and the second assembly line 252 may be made of a transparent conductive material or a metal that is very thin and transmits light. Accordingly, light generated in the active layer 152 may be reflected downward by the first electrode 154 . Light generated in the active layer 152 may be emitted to the outside of the substrate 310 through the second conductive semiconductor layer 153 and the second electrode 1555 .
  • the embodiment may be adopted in the display field for displaying images or information.
  • the embodiment can be adopted in the field of display displaying images or information using a semiconductor light emitting device.
  • the semiconductor light-emitting device may be a micro-level semiconductor light-emitting device or a nano-level semiconductor light-emitting device.
  • the embodiment may be adopted for a TV, signage, smart phone, mobile phone, mobile terminal, automobile HUD, notebook backlight unit, VR or AR display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치는 기판과, 기판 상에 제1 및 제2 조립 배선과, 제1 및 제2 조립 배선 상에 홀을 갖는 격벽과, 홀에 반도체 발광 소자를 포함하고, 홀은 하측에 대해 제1 둔각을 갖는 내 측면을 갖는다. 반도체 발광 소자는 하측에 대해 제2 둔각을 갖는 적어도 하나의 측부를 갖는다.

Description

디스플레이 장치
실시예는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 발광 다이오드(Light Emitting Diode)와 같은 자발광 소자를 화소의 광원으로 이용하여 고화질의 영상을 표시한다. 발광 다이오드는 열악한 환경 조건에서도 우수한 내구성을 나타내며, 장수명 및 고휘도가 가능하여 차세대 디스플레이 장치의 광원으로 각광받고 있다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 이를 디스플레이 장치의 패널(이하, "디스플레이 패널"이라 함)에 배치하여 차세대 광원으로 이용하기 위한 연구가 진행되고 있다.
이러한 디스플레이 장치는 평판 디스플레이를 넘어, 플렉서블 디스플레이, 폴더블(folderable) 디스플레이, 스트레처블(strechable) 디스플레이, 롤러블(rollable) 디스플레이 등과 같이 다양한 형태로 확대되고 있다.
고해상도를 구현하기 위해서 점차 화소의 사이즈가 작아지고 있고, 이와 같이 작아진 사이즈의 수많은 화소에 발광 소자가 정렬되어야 하므로, 마이크로 또는 나노 스케일 정도로 작은 초소형의 발광 다이오드의 제조에 대한 연구가 활발하게 이루어지고 있다.
통상 디스플레이 장치는 수 천만 개 이상의 화소를 포함한다. 따라서, 사이즈가 작은 수 천만 개 이상의 화소 각각에 적어도 하나 이상의 발광 소자들을 정렬하는 것이 매우 어렵기 때문에, 최근 디스플레이 패널에 발광 소자들을 정렬하는 방안에 대한 다양한 연구가 활발하게 진행되고 있다.
발광 소자의 사이즈가 작아짐에 따라, 이들 발광 소자를 기판 상에 신속하고 정확하게 전사하는 것이 매우 중요한 해결 과제로 대두되고 있다. 최근 개발되고 있는 전사 기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프 방식(Laser Lift-off method) 또는 자가 조립 방식(self-assembly method) 등이 있다. 특히, 자성체(또는 자석)를 이용하여 발광 소자를 기판 상에 전사하는 자가 조립 방식이 최근 각광받고 있다.
자가 조립 방식에서는 유체가 수용된 소조 내에 수많은 발광 소자가 투하되고 자성체의 이동에 따라 유체 속에 투하된 발광 소자를 기판의 화소로 이동시켜, 발광 소자가 각 화소에 정렬되고 있다. 따라서, 자가 조립 방식은 수많은 발광 소자를 신속하고 정확하게 기판 상에 전사할 수 있어 차세대 전사 방식으로 각광받고 있다.
도 1은 일반적인 디스플레이 장치를 도시한 단면도이다.
도 1에 도시한 바와 같이, 조립 홀(3)을 포함하는 격벽(2)이 기판(1) 상에 배치된다. 자가조립시 발광 소자(5)가 조립 홀(3)에 조립된다.
자가 조립시, 자석에 의한 자기장에 의해 발광 소자(5)가 해당 조립 홀(3)로 이동되고, 유전영동힘에 의해 발광 소자(5)가 조립 홀(3)에 조립된다.
유전영동힘은 전기장의 세기와 발광 소자(5)의 면적 등에 의해 결정된다. 따라서, 발광 소자(5)가 작을수록, 유전영동힘이 작아져, 발광 소자(5)가 조립 홀(3)에 정확히 조립되지 않거나 조립 홀(3)에 흔들리며 삽입되다가 기울어진채 조립되거나 조립 홀(3)에 조립된 후 이탈된다.
제조 단가를 낮추고 생산성을 높이기 위해서 발광 소자의 사이즈가 줄어들고 있어, 상술한 불량은 더욱 더 심해질 것으로 예상된다.
한편, 도 2에 도시한 바와 같이, 조립 홀(3)의 내 측면은 하측에 대해 둔각(θ1)을 갖는데 반해, 발광 소자(5)의 측부는 하측에 대해 예각(θ2)을 갖는다. 둔각(θ1)은 90도를 넘는 각도이고, 예각(θ2)은 90도 미만인 각도이다. 이러한 경우, 발광 소자(5)의 직경(D11)과 조립 홀(3)의 직경(D1) 사이의 차이가 크지 않다. 즉, 발광 소자(5)가 조립 홀(3)에 조립된 경우, 발광 소자(5)의 측부와 조립 홀(3)의 내 측면 사이의 거리(L1)가 매우 작다. 이와 같이, 발광 소자(5)의 측부와 조립 홀(3)의 내 측면 사이의 거리(L1)가 매우 작기 때문에, 발광 소자(5)가 조립 홀(3)에 정확히 조립되지 않거나 기울어져 조립된다. 이와 같이 발광 소자(5)가 조립 홀(3)에 정확히 조립되지 않거나 기울어져 조립되거나 이탈되는 경우, 전기적 연결 불량에 의한 점등 불량이 발생된다.
아울러, 조립 홀(3)의 직경(D1)은 상측에서 하측으로 갈수록 작아진다. 즉, 조립 홀(3)은 하측에서 최단 직경을 갖는다. 이에 반해, 발광 소자(5)의 직경(D11)은 상측에서 하측으로 갈수록 커진다. 즉, 발광 소자(5)은 하측에서 최장 직경을 갖는다. 이러한 경우, 조립 홀(3)의 하측의 직경이 발광 소자(5)의 하측의 직경보다 크도록 하여, 발광 소자(5)가 조립 홀(3)에 조립되었을 때 발광 소자(5)의 하측의 측부와 조립 홀(3)의 하측의 내 측면 사이에 이격 마진이 확보된다. 이격 마진을 증가시키기 위해서는 조립 홀(3)의 하측의 직경을 증가시켜야 한다. 조립 홀(3)의 하측의 직경이 증가되면 조립 홀(3)의 상측의 직경 또한 증가된다. 하지만, 화소의 각 서브 화소 간의 사이즈 제한으로 인해 조립 홀(3)의 하측 및 상측 각각의 직경을 증가시키는데 한계가 있다.
한편, 이격 마진이 큰 경우 발광 소자(5)가 조립 홀(3)에 정위치로 조립되기가 더욱 더 어려워지고 발광 소자(5)의 이탈 가능성도 높아지므로, 이격 마진을 증가시키기도 어렵다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 조립 불량을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 마이크로급 이하의 발광 소자를 갖는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 고해상도나 고정세도를 갖는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는, 기판; 상기 기판 상에 제1 및 제2 조립 배선; 상기 제1 및 제2 조립 배선 상에 홀을 갖는 격벽; 및 상기 홀에 반도체 발광 소자를 포함하고, 상기 홀은 하측에 대해 제1 둔각을 갖는 내 측면을 가지며, 상기 반도체 발광 소자는 하측에 대해 제2 둔각을 갖는 적어도 하나의 측부를 갖는다.
상기 제2 둔각은 상기 제1 둔각과 동일할 수 있다.
상기 제2 둔각은 상기 제1 둔각과 상이하고, 상기 제1 둔각과 상기 제2 둔각의 차이는 90° 미만일 수 있다.
상기 반도체 발광 소자는, 발광부; 상기 발광부 상에 제1 전극; 상기 발광부 아래에 제2 전극; 및 상기 발광부의 측부 둘레에 패시베이션층을 포함하고, 상기 제2 전극은, 상기 발광부의 상기 측부 둘레에 배치될 수 있다.
상기 제2 전극은, 상기 패시베이션층 상에 배치될 수 있다.
상기 제2 전극은, 도전층을 포함할 수 있다.
상기 제2 전극은, 반사층을 포함하고, 상기 반사층은 상기 발광부의 상기 측부 둘레에 배치될 수 있다.
상기 제2 전극은, 자성층을 포함하고, 상기 자성층은 상기 발광부의 상기 측부 둘레에 배치될 수 있다.
상기 제2 전극은, 전극층을 포함하고, 상기 전극층은 상기 발광부의 상기 측부 둘레에 배치될 수 있다.
상기 제1 전극은, 상기 발광부의 상면의 일측에 배치될 수 있다.
상기 반도체 발광 소자의 하측의 직경은 상기 홀의 하측의 직경의 30% 내지 80%일 수 있다.
상기 반도체 발광 소자의 측부는 상기 홀의 상기 내 측면에 평행할 수 있다.
상기 홀 내에서 상기 반도체 발광 소자의 상기 측부 둘레를 따라 상기 제2 전극에 접하는 연결부를 포함할 수 있다.
상기 제1 및 제2 조립 배선은 상이한 층에 배치되고, 상기 연결부는 상기 제1 및 제2 조립 배선 중 적어도 하나의 조립 배선에 연결될 수 있다.
상기 제1 및 제2 조립 배선 상에 제1 절연층을 포함하고, 상기 제1 및 제2 조립 배선은 동일한 층에 배치되고, 상기 연결부는 상기 제1 절연층을 통해 상기 제1 및 제2 조립 배선 중 적어도 하나의 조립 배선에 연결될 수 있다.
상기 격벽 및 상기 반도체 발광 소자 상에 제2 절연층; 및 상기 제2 절연층을 통해 상기 제1 전극에 접하는 전극 배선을 포함할 수 있다.
상기 격벽의 두께는 상기 반도체 발광 소자의 두께보다 작을 수 있다.
상기 반도체 발광 소자는 수직형 반도체 발광 소자를 포함할 수 있다.
실시예에 따르면, 도 9에 도시한 바와 같이, 홀(365)의 내 측면(341)은 하측에 대해 제1 둔각(θ1)을 가지고, 반도체 발광 소자(150)의 적어도 하나 이상의 측부(159)는 하측에 대해 제2 둔각(θ2)을 가질 수 있다. 홀(365)의 내 측면(341) 및 반도체 발광 소자(150)의 측부(159)가 90도를 넘는 둔각(θ1, θ2)을 가지므로, 반도체 발광 소자(150)의 측부(159)와 홀(365)의 내 측면(341) 사이의 이격 마진이 커 반도체 발광 소자(150)가 기울어지지 않고 홀(365) 내에 안전하게 조립될 수 있다.
일반적으로, 반도체 발광 소자(150)의 사이즈가 마이크로급 이하로 작아지는 경우, 유전영동힘도 작아져 조립 불량이 발생될 수 있다. 그럼에도 불구하고, 실시예에서는 반도체 발광 소자(150)의 형상을 격벽(340)의 홀(365)의 형상에 대응되도록 하여, 자가 조립시 반도체 발광 소자(150)가 기울어지는 불량과 같은 조립 불량을 방지하여 점등 불량을 방지할 수 있다. 일반적인 발광 소자(도 1 및 도 2의 5)의 배치시, 발광 소자(5)가 조립 홀(3) 내에서 기울어져 조립되는 경우, 전기적 연결 불량이 발생되어 점등 불량이 야기된다. 또한, 홀(365)에 조립된 반도체 발광 소자(150)가 유전영동힘이 작은 경우, 외부로 이탈되고, 이러한 반도체 발광 소자(150)의 이탈로 인해 점등 불량이 발생된다. 제1 실시예에 따르면, 제1 둔각(θ1)의 내 측면(341)을 갖는 홀(365)의 형상을 고려하여 반도체 발광 소자(150)의 측부(159) 또한 제2 둔각(θ2)을 갖도록 함으로써, 반도체 발광 소자(150)의 측부(159)와 홀(365)의 내 측면(341) 사이에 보다 큰 이격 마진을 확보하여 자가 조립시 반도체 발광 소자(150)의 기울어짐을 방지하여 점등 조립 불량을 방지할 수 있다. 조립 불량의 방지에 의해 점등 불량 또한 방지될 수 있다.
실시예에 따르면, 반도체 발광 소자(150)의 사이즈가 작아짐에도 불구하고 제2 전극(155)의 자성층(1553)이 반도체 발광 소자(150)의 하측뿐만 아니라 측부(159)에도 배치되도록 하여 자성층(1553)의 면적을 극대화하여, 반도체 발광 소자(150)의 자화 세기를 증가시켜 자가 조립시 자석에 의해 반도체 발광 소자(150)의 자화가 증가되어 반도체 발광 소자(150)가 용이하게 기판(310)의 해당 홀(365)로 이동될 수 있어, 조립율을 향상시킬 수 있다.
실시예에 따르면, 반도체 발광 소자(150)의 측부(159)에 제2 전극(155)을 배치하여 반도체 발광 소자(150)의 측부(159) 둘레를 따라 배치된 연결부(360)를 통해 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 전기적으로 연결되므로, 전기적 연결이 용이하고 전기적 단선 불량을 방지할 수 있다.
실시예예 따르면, 조립 불량을 방지하면서 반도체 발광 소자(150)의 사이즈를 줄일 수 있어, 고해상도나 고정세도를 갖는 디스플레이 구현이 가능하다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 일반적인 디스플레이 장치를 도시한 단면도이다.
도 2는 조립 불량을 도시한 도면이다.
도 3은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 4는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 5는 도 4의 화소의 일 예를 보여주는 회로도이다.
도 6은 도 3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 7은 도 6의 A2 영역의 확대도이다.
도 8는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 9는 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 10은 도 9의 반도체 발광 소자를 도시한 단면도이다.
도 11은 도 9의 반도체 발광 소자를 도시한 평면도이다.
도 12는 도 10의 A 영역을 도시한 확대도이다.
도 13 내지 도 21은 실시예의 반도체 발광 소자의 제조 방법을 도시한다.
도 22는 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰, 스마트 폰(smart phone), 자동차용 HUD(head-Up Display), 노트북 컴퓨터(laptop computer)용 백라이트 유닛, VR이나 AR용 디스플레이 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 3은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 3을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 4는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 5는 도 4의 화소의 일 예를 보여주는 회로도이다.
도 4 및 도 5를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인(VDDL), 저전위 전압이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 4에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 5과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 5와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 5에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 5에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 6은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 6을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 4의 PX) 별로 배치된 복수의 반도체 발광 소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 반도체 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 반도체 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 반도체 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 반도체 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
도 7은 도 6의 A2 영역의 확대도이다.
도 7을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 반도체 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 반도체 발광 소자(150)를 조립하기 위해 유전영동힘을 생성하기 위해 구비될 수 있다. 예컨대, 반도체 발광 소자(150)는 수평형 반도체 발광 소자, 플립칩형 반도체 발광 소자 및 수직형 반도체 발광 소자 중 하나일 수 있다.
반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 반도체 발광 소자(150), 녹색 반도체 발광 소자(150G) 및 청색 반도체 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
기판(200)은 도 4 및 도 5에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다.
절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(206)은 반도체 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 반도체 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 홀(203)은 홀, 홈, 그루브, 리세스, 포켓 등으로 불릴 수 있다.
조립 홀(203)은 반도체 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자 각각은 상이한 형상을 가지며, 이들 반도체 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(203)은 적색 반도체 발광 소자가 조립되기 위한 제1 조립 홀, 녹색 반도체 발광 소자가 조립되기 위한 제2 조립 홀 및 청색 반도체 발광 소자가 조립되기 위한 제3 조립 홀을 포함할 수 있다. 예컨대, 적색 반도체 발광 소자는 원형을 가지고, 녹색 반도체 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 반도체 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 반도체 발광 소자의 타원형의 제2 장축은 녹색 반도체 발광 소자의 타원형의 제2 장축보다 크고, 청색 반도체 발광 소자의 타원형의 제2 단축은 녹색 반도체 발광 소자의 타원형의 제1 단축보다 작을 수 있다.
한편, 반도체 발광 소자(150)를 기판(200) 상에 장착하는 방식은 예컨대, 자가 조립 방식(도 8)과 전사 방식 등이 있을 수 있다.
도 8는 실시예에 따른 반도체 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 7 및 도 8를 참조하여 반도체 발광 소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
도 8를 참조하면, 반도체 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 7에 도시한 바와 같이, 기판(200)에는 조립될 반도체 발광 소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
조립 배선(201, 202)은 투명 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
조립 배선(201, 202)은 외부에서 공급된 전압에 의해 전기장이 형성되고, 이 전기장에 의해 유전영동힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동힘에 의해 기판(200) 상의 조립 홀(203)에 반도체 발광 소자(150)를 고정시킬 수 있다.
조립 배선(201, 202) 간의 간격은 반도체 발광 소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 반도체 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 절연층(206)의 일부가 제거됨으로써, 반도체 발광 소자(150)들 각각이 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 반도체 발광 소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 반도체 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 반도체 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 8를 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동 중, 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
이때, 기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 반도체 발광 소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다.
즉, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 반도체 발광 소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
기판(200)의 조립 홀(203) 상에 조립된 반도체 발광 소자(150)와 기판(200) 사이에는 소정의 솔더층(미도시)이 더 형성되어 반도체 발광 소자(150)의 결합력을 향상시킬 수 있다.
이후 반도체 발광 소자(150)에 전극 배선(미도시)이 연결되어 전원을 인가할 수 있다.
다음으로 도시되지 않았지만, 후공정에 의해 적어도 하나 이상의 절연층이 형성될 수 있다. 적어도 하나 이상의 절연층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
한편, 실시예는 격벽의 홀의 내 측면의 형상에 대응하는 형상을 갖는 반도체 발광 소자의 측부에 의해, 반도체 발광 소자의 측부와 홀의 내 측면 사이의 이격 공차를 증가시켜 자가 조립 시 반도체 발광 소자의 기울어짐으로 인한 조립 불량을 방지할 수 있다.
이하에서 누락된 설명은 도 3 내지 도 8 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다.
[제1 실시예]
도 9는 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 9를 참조하면, 제1 실시예에 따른 디스플레이 장치(300)는 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 격벽(340) 및 반도체 발광 소자(150)를 포함할 수 있다. 제1 실시예에 따른 디스플레이 장치(300)는 이보다 더 많은 구성 요소를 포함할 수 있다.
기판(310)은 그 기판(310) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(310) 상에 복수의 화소가 정의되고, 각 화소는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다.
제1 및 제2 조립 배선(321, 322)은 기판(310) 상에 배치될 수 있다. 예컨대, 제1 및 제2 조립 배선(321, 322) 및 기판(310)의 상면에 접할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 및 제2 조립 배선(321, 322)은 동일한 층에 배치될 수 있다. 예컨대, 제1 및 제2 조립 배선(321, 322)은 서로 나란하게 배치될 수 있다. 제1 및 제2 조립 배선(321, 322)은 자가 조립 방식에서 반도체 발광 소자(150)를 홀(365)에 조립하는 역할을 할 수 있다. 즉, 자가 조립시 제1 및 제2 조립 배선(321, 322)에 공급된 전압에 의해 전기장이 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 생성되고, 이 전기장에 의해 형성된 유전영동힘에 의해 조립 장치(도 8의 1100)에 의해 이동 중인 반도체 발광 소자(150)가 홀(365)에 조립될 수 있다.
격벽(340)은 제1 및 제2 조립 배선(321, 322) 상에 배치될 수 있다. 격벽(340)은 반도체 발광 소자(150)가 조립되기 위한 복수의 홀(365)을 가질 수 있다. 예컨대, 홀(365)의 내 측면(341)과 바닥 면은 외부에 노출될 수 있다. 예컨대, 제1 내지 제3 서브 화소(도 4의 PX1, PX2, PX3) 각각에 적어도 하나의 홀(365)이 구비될 수 있다.
격벽(340)은 반도체 발광 소자(150)의 두께(T11)를 고려하여 그 두께(T1)가 결정될 수 있다. 예컨대, 격벽(340)의 두께(T1)는 반도체 발광 소자(150)의 두께(T11)보다 작을 수 있다. 따라서, 반도체 발광 소자(150)의 상측은 격벽(340)의 상면보다 더 높게 위치될 수 있다. 즉, 반도체 발광 소자(150)의 상측은 격벽(340)의 상면으로부터 상부 방향으로 돌출될 수 있다.
한편, 격벽(340)의 홀(365)의 내 측면(341)은 하측에 대해 제1 둔각(θ1)을 가질 수 있다. 하측은 홀(365)의 바닥 면으로서, 예컨대 도 9에 도시한 바와 같이 제1 절연층(330)의 상면이나 제2 조립 배선(322)의 상면일 수 있다. 제1 둔각(θ1)은 90도를 넘는 각도일 수 있다. 이에 따라, 홀(365)의 직경은 하측에서 상측으로 갈수록 커질 수 있다. 예컨대, 홀(365)의 상측의 제2 직경(D2)이 홀(365)의 하측의 제1 직경(D1)보다 클 수 있다. 이러한 경우, 홀(365)의 하측의 제1 직경(D1)은 반도체 발광 소자(150)의 상측의 직경(D22)과 같거나 클 수 있다. 예컨대, 반도체 발광 소자(150)의 하측의 직경은 반도체 발광 소자(150)의 상측의 직경(D22)보다 작을 수 있다.
반도체 발광 소자(150)의 하측의 측부와 홀(365)의 하측의 내 측면(341) 사이의 거리가 제1 거리(L1)이고, 반도체 발광 소자(150)의 하측의 측부와 홀(365)의 상측의 내 측면(341) 사이의 거리가 제2 거리(L2)일 수 있다.
제2 거리(L2)가 제1 거리(L1)보다 클 수 있다. 자가 조립시, 반도체 발광 소자(150)의 하측이 홀(365)로 진입될 수 있다. 이때, 반도체 발광 소자(150)의 하측의 측부와 홀(365)의 상측의 내 측면(341) 사이의 제2 거리(L2)는 크므로, 반도체 발광 소자(150)는 자유롭고 안전하게 홀(365)로 진입할 수 있다. 유전영동힘에 의해 반도체 발광 소자(150)의 하측이 홀(365)의 바닥 면에 안착되는 경우, 반도체 발광 소자(150)의 하측의 측부와 홀(365)의 하측의 내 측면(341) 사이의 제1 거리(L1) 또한 일반적인 발광 소자(도 1 및 도 2의 5)의 배치시의 이격 마진에 비해 훨씬 크므로, 반도체 발광 소자(150)는 홀(365)에서 기울어지지 않을 수 있다.
반도체 발광 소자(150)는 홀(365)에 배치될 수 있다. 예컨대, 반도체 발광 소자(150)는 제1 서브 화소(PX1)에 배치된 적색 반도체 발광 소자, 제2 서브 화소(PX2)에 배치된 녹색 반도체 발광 소자 및 제3 서브 화소(PX3)에 배치된 청색 반도체 발광 소자를 포함할 수 있다. 적색 반도체 발광 소자는 적색 광을 생성하고, 녹색 반도체 발광 소자는 녹색 광을 생성하며, 청색 반도체 발광 소자는 청색 광을 생성할 수 있다. 따라서, 제1 서브 화소(PX1)에서 출사된 적색 광, 제2 서브 화소(PX2)에서 출사된 녹색 광 및 제3 서브 화소(PX3)에서 출사된 청색 광에 의해 컬러 영상이 표시될 수 있다.
반도체 발광 소자(150)는 무기질 반도체 재질로 이루어질 수 있다. 예컨대, 반도체 발광 소자(150)는 2족-6족 화합물 반도체 재질 또는 3족-5족 화합물 반도체 재질로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다.
도 10에 도시한 바와 같이, 반도체 발광 소자(150)는 제1 도전형 도펀트를 포함하는 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 도펀트를 포함하는 제2 도전형 반도체층(153)을 포함할 수 있다. 활성층(152)은 제1 도전형 반도체층(151) 아래에 배치되고, 제2 도전형 반도체층(153)은 활성층(152) 아래에 배치될 수 있다. 예컨대, 제1 도전형 도펀트는 n형 도펀트이고, 제2 도전형 도펀트는 p형 도펀트일 수 있지만, 이에 대해서는 한정하지 않는다. 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)은 발광부를 구성할 수 있다.
발광부(151, 152, 153)의 적어도 하나 이상의 측부는 하측에 대해 제2 둔각(θ2)을 가질 수 있다. 하측은 제2 도전형 반도체층(153)의 하면일 수 있다. 제2 둔각(θ2)은 90도를 넘는 각도일 수 있다. 이에 따라, 발광부(151, 152, 153)의 적어도 하나 이상의 측부는 하측에서 상측으로 갈수록 커질 수 있다. 예컨대, 제1 도전형 반도체층(151)이 제2 도전형 반도체층(153) 상에 위치되는 경우, 제1 도전형 반도체층(151)의 직경은 활성층(152)의 직경 또는 제2 도전형 반도체층(153)의 직경보다 클 수 있다.
예컨대, 발광부(151, 152 153)의 적어도 하나 이상의 측부는 홀(365)의 내 측면(341)에 평행할 수 있다.
한편, 반도체 발광 소자(150)는 제1 전극(154), 제2 전극(155) 및 패시베이션층(157)을 포함할 수 있다.
제1 전극(154)은 발광부(151, 152, 153) 상에 배치될 수 있다. 예컨대, 제1 전극(154)은 오믹층, 적어도 하나 이상의 전극층(1554), 접착층, 자성층, 본딩층 등을 포함할 수 있다.
예컨대, 제1 전극(154)은 발광부(151, 152, 153)의 상면의 일측에 배치될 수 있다. 제1 전극(154)은 불투명한 금속으로서 광의 투과를 방해할 수 있으므로, 제1 전극(154)의 배치 면적을 최소화할 필요가 있다. 이에 따라, 제1 전극(154)은 발광부(151, 152, 153)의 상면, 즉 제1 도전형 반도체층(151)의 상면의 일부 영역에 배치할 수 있다.
한편, 도 11에 도시한 바와 같이, 제1 전극(154)은 발광부(151, 152, 153)의 상면의 가장자리를 따라 배치될 수 있다.
반도체 발광 소자(150)가 원형을 가는 경우, 제1 전극(154)은 위에서 보았을 때 도넛과 같은 환형을 가질 수 있다. 제1 전극(154)이 환형을 갖는 경우, 전극 배선(370)의 배치를 위한 컨택홀 형성 불량을 방지할 수 있다.
예컨대, 제1 전극(154)이 발광부(151, 152, 153)의 상면의 일부 영역에 배치되는 경우, 제1 전극(154)이 노출되도록 제2 절연층(350)에 컨택홀을 형성하기가 매우 어렵다. 이에 반해, 제1 전극(154)이 환형을 갖는 경우, 환형을 갖는 제1 전극(154)의 일 영역만 노출되도록 컨택홀이 형성되더라도 전극 배선(370)이 컨택홀을 통해 제1 전극(154)과 전기적 연결이 가능하다. 즉, 환형을 갖는 제1 전극(154)의 일 영역이 노출되도록 제2 절연층(350)에 컨택홀을 형성하기가 매우 쉽다.
패시베이션층(157)은 발광부(151, 152, 153)의 측부 둘레를 따라 배치될 수 있다. 패시베이션층(157)은 발광부(151, 152, 153)를 보호하고, 발광부(151, 152, 153)의 측면에 흐르는 누설 전류를 차단하며, 제1 도전형 반도체층(151)과 제2 도전형 반도체층(153)의 전기적인 쇼트를 방지할 수 있다. 예컨대, 패시베이션층(157)은 절연성이 우수한 재질, 예컨대 실리콘 산화물이나 실리콘 질화물로 이루어질 수 있다.
제2 전극(155)은 발광부(151, 152, 153) 아래에 배치될 수 있다. 제2 전극(155)은 발광부(151, 152, 153)의 측부 둘레를 따라 배치될 수 있다. 제2 전극(155)이 발광부(151, 152, 153)의 측부 둘레에 배치되므로, 도 9에 도시한 바와 같이, 연결부(360)과의 전기적 연결이 용이하여 전기적 연결 불량을 방지할 수 있다.
예컨대, 제2 전극(155)은 제2 도전형 반도체층(153)의 하면과 측면에 접할 수 있다.
한편, 패시베이션층(157)은 제1 도전형 반도체층(151)의 측면 및 활성층(152)의 측면 상에 배치될 수 있다. 패시베이션층(157)의 일부 끝단은 제2 도전형 반도체층(153)의 측면 상에 배치될 수 있다. 즉, 패시배이션층에 의해 제2 도전형 반도체층(153)의 일부 측면이 외부에 노출될 수 있다. 상기 노출된 제2 도전형 반도체층(153)의 일부 측면에 제2 전극(155)이 접할 수 있다.
예컨대, 제2 전극(155)은 패시베이션층(157) 상에 배치될 수 있다. 즉, 제2 전극(155)은 패시베이션층(157)의 일부를 덮을 수 있다. 제2 전극(155)이 패시베이션층(157)의 일부를 덮음으로써, 패시베이션층(157)과 제2 전극(155) 사이의 경계를 통해 수분이나 이물질이 침투되지 않도록 하여 발광부(151, 152, 153)를 보다 안전하게 보호할 수 있다.
도 12에 도시한 바와 같이, 제2 전극(155)은 복수의 층(1551, 1552, 1553, 1554)을 포함할 수 있다.
제2 전극(155)은 도전층(1551)을 포함할 수 있다. 예컨대, 도전층(1551)은 전류 스프레딩 효과를 가질 수 있는 투명한 도성성 재질, 예컨대 ITO, IZO 등을 포함할 수 있다. 예컨대, 도전층(1551)은 제2 도전형 반도체층(153)의 하면에 접할 수 있다.
제2 도전형 반도체층(153)의 두께가 제1 도전형 반도체층(151)의 두께에 비해 얇아 제2 도전형 반도체층(153)의 전 영역에 전류가 균일하게 흐르지 않을 수 있다. 이러한 경우, 제2 도전형 반도체층(153)에서 예컨대, 정공의 생성량이 제1 도전형 반도체층(151)의 전자의 생성량보다 훨씬 작을 수 있다. 광은 활성층(152)에서 전자와 정공의 재결합에 의해 생성되므로, 전자는 활성층(152)으로 충분히 공급되므로, 활성층(152)의 광의 광량은 제2 도전형 반도체층(153)에서의 정공의 생성량에 의해 결정될 수 있다. 즉, 제2 도전형 반도체층(153)에서 정공의 생성량이 증가할수록 활성층(152)의 광의 광량 또한 증가될 수 있다.
도전층(1551)은 전류 스트레딩 효과를 가질 수 있다. 즉, 도전층(1551)에 전압이 공급되는 경우, 도전층(1551)의 표면을 따라 전류가 흐르는 전류 스트레딩 효과가 발생될 수 있다. 도전층(1551)이 제2 도전형 반도체층(153)의 하면의 전 영역에 접하므로, 도전층(1551)을 통해 제2 도전형 반도체층(153)의 전 영역으로 전류가 흘러 보다 많은 정공이 생성될 수 있다. 보다 많이 생성된 정공이 활성층(152)에 공급되므로, 활성층(152)에서 생성된 광의 광량이 증가될 수 있다.
한편, 제2 전극(155)은 반사층(1552)을 포함할 수 있다. 반사층(1552)은 반사 특성이 우수한 금속, 예컨대 알루미늄(Al)이나 백금(Pt)으로 이루어질 수 있다.
반사층(1552)은 발광부(151, 152, 153)의 하측 및 측부 상에 배치될 수 있다. 예컨대, 반사층(1552)은 발광부(151, 152, 153)의 측부 둘레를 따라 배치될 수 있다. 예컨대, 반사층(1552)은 도전층(1551)의 하면과 접하고 제2 도전형 반도체층(153)의 측면에 접할 수 있지만, 이에 대해서는 한정하지 않는다.
활성층(152)에 의해 생성된 광이 발광부(151, 152, 153)의 하측 및 측부 상의 반사층(1552)에 의해 랜덤하게 반사되어 보다 다양한 방향으로 균일하게 출사되어, 균일한 광 출력이 가능하다.
한편, 제2 전극(155)은 자성층(1553)을 포함할 수 있다. 자성층(1553)은 자화 특성이 우수한 금속, 예컨대 니켈(Ni)이나 코발트(Co)로 이루어질 수 있다.
자성층(1553)은 발광부(151, 152, 153)의 하측 및 측부 상에 배치될 수 있다. 예컨대, 자성층(1553)은 발광부(151, 152, 153)의 측부 둘레를 따라 배치될 수 있다. 예컨대, 자성층(1553)은 반사층(1552)의 하면에 접할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 자성층(1553)은 도전층(1551)과 반사층(1552) 사이에 배치될 수도 있다.
한편, 제2 전극(155)은 전극층(1554)을 포함할 수 있다. 전극층(1554)은 전기 전도도가 우수한 금속, 예컨대 골드(Au)나 구리(Cu)로 이루어질 수 있다.
전극층(1554)은 발광부(151, 152, 153)의 하측 및 측부 상에 배치될 수 있다. 예컨대, 전극층(1554)은 발광부(151, 152, 153)의 측부 둘레를 따라 배치될 수 있다. 예컨대, 전극층(1554)은 자성층(1553)의 하면에 접할 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 전극층(1554) 아래에 적어도 하나 이상의 층이 추가될 수도 있다. 그러한 추가된 층 중에서 구리(Cu)의 부식을 방지하기 위한 부식 방지층이 있을 수 있다.
도 10은 수직형 반도체 발광 소자(150)를 도시하고 있지만, 실시예는 수평형 반도체 발광 소자나 플립칩형 반도체 발광 소자에도 동일하게 적용될 수 있다.
한편, 도 1 및 도 2에 도시한 바와 같이, 조립 홀(3)의 내 측면이 둔각(θ1)을 갖는데 반해, 발광 소자(5)의 측부가 예각(θ2)을 갖는 경우, 발광 소자(5)의 측부와 조립 홀(3)의 내 측면 사이의 이격 마진이 매우 작아 발광 소자(5)가 조립 홀(3) 내에 제대로 조립되지 않거나 비틀어져 조립된다.
이에 반해, 실시예에 따르면, 홀(365)의 내 측면(341)은 하측에 대해 제1 둔각(θ1)을 가지고, 반도체 발광 소자(150)의 적어도 하나 이상의 측부(159)는 하측에 대해 제2 둔각(θ2)을 가질 수 있다. 홀(365)의 내 측면(341) 및 반도체 발광 소자(150)의 측부(159)가 90도를 넘는 둔각(θ1, θ2)을 가지므로, 반도체 발광 소자(150)의 측부(159)와 홀(365)의 내 측면(341) 사이의 이격 마진이 커 반도체 발광 소자(150)가 기울어지지 않고 홀(365) 내에 안전하게 조립될 수 있다.
일 예로서, 제2 둔각(θ2)은 제1 둔각(θ1)과 동일할 수 있다. 이러한 경우, 반도체 발광 소자(150)가 홀(365) 내에 조립되었을 때, 반도체 발광 소자(150)의 측부(159)와 홀(365)의 내 측면(341)은 서로 평행할 수 있다. 즉, 홀(365)의 내 측면(341)과 반도체 발광 소자(150)의 측부(159) 사이의 이격 거리는 상부 방향으로 갈수록 동일할 수 있다.
다른 예로서, 제2 둔각(θ2)은 제1 둔각(θ1)과 상이할 수 있다. 이때, 제1 둔각과 제2 둔각의 차이는 90° 미만일 수 있다. 이러한 경우, 홀(365)의 내 측면(341)과 반도체 발광 소자(150)의 측부(159) 사이의 이격 거리는 상부 방향으로 갈수록 감소되거나 커질 수 있다.
예컨대, 홀(365)의 내 측면(341)은 제1 둔각(θ1)을 갖는 제1 기울기를 가지고, 반도체 발광 소자(150)의 적어도 하나 이상의 측부(159)는 제2 둔각(θ2)을 갖는 제2 기울기를 가질 수 있다. 예컨대, 제2 기울기는 제1 기울기와 동일하거나 상이할 수 있다.
예컨대, 반도체 발광 소자(150)의 하측의 직경(D11)은 홀(365)의 하측의 직경(D1)이 30% 내지 80%일 수 있다. 반도체 발광 소자(150)의 하측의 직경(D11)이 작을수록 홀(365)의 내 측면(341)과 반도체 발광 소자(150)의 측부(159) 사이의 이격 마진은 커질 수 있다. 홀(365)의 내 측면(341)과 반도체 발광 소자(150)의 측부(159) 사이의 이격 마진이 커질수록 반도체 발광 소자(150)가 홀(365) 내에서 기울어지지 않고 제대로 조립될 수 있다.
반도체 발광 소자(150)의 하측의 직경(D11)이 작은 경우 제2 전극(155)의 자성층(1553)의 면적이 작아져 조립 장치(도 8의 1100)의 자성체에 의해 자화되는 자화 세기가 줄어들 수 있다. 반도체 발광 소자(150)의 자화 세기가 작은 경우, 조립 장치(도 8의 1100)의 자성체에 의해 반도체 발광 소자(150)의 이동이 용이하게 제어되기 어렵다. 실시예는 이러한 문제를 해소하기 위해, 제2 전극(155)의 자성층(1553)이 발광층의 하측 및 측부에 배치하여, 자성층(1553)의 면적을 확장하여 자화 세기를 증가시킬 수 있다.
한편, 제1 실시예에 따른 디스플레이 장치(300)는 제1 절연층(330), 연결부(360), 제2 절연층(350) 및 전극 배선(370)을 포함할 수 있다.
제1 절연층(330)은 기판(310) 상에 배치될 수 있다. 예컨대, 제1 절연층(330)은 무기 물질이나 유기 물질로 이루어질 수 있다. 예컨대, 제1 절연층(330)은 유전영동힘과 관련된 유전율을 갖는 물질로 이루어질 수 있다. 따라서, 제1 조립 배선(321)과 제2 조립 배선(322)에 인가된 전압에 의해 형성된 유전영동힘은 제1 절연층(330)의 유전율에 따라 달라질 수 있다.
연결부(360)는 홀(365) 내에서 반도체 발광 소자(150)의 측부(159) 둘레를 따라 배치될 수 있다. 연결부(360)는 반도체 발광 소자(150)의 측부(159)와 제1 및 제2 조립 배선(321, 322) 중 적어도 하나의 조립 배선을 전기적으로 연결할 수 있다. 예컨대, 연결부(360)는 반도체 발광 소자(150)의 제2 전극(155)을 제1 및 제2 조립 배선(321, 322) 중 적어도 하나의 조립 배선에 전기적으로 연결할 수 있다. 이러한 경우, 제1 및 제2 조립 배선(321, 322) 중 적어도 하나의 조립 배선은 전극 배선일 수 있다.
연결부(360)는 전기 전도도 및 증착 특성이 우수한 금속으로 이루어질 수 있다. 예컨대, 연결부(360)는 Ti, Ni, Mo, MoTi, Cu, Cr, Al 등에서 하나 또는 그 이상으로 이루어질 수 있다. 예컨대, 연결부(360)는 스퍼터링과 같은 증착 공정을 이용하여 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
제2 절연층(350)은 반도체 발광 소자(150) 및 격벽(340) 상에 배치될 수 있다. 예컨대, 제2 절연층(350)은 유기 물질로 이루어질 수 있다.
예컨대, 제1 절연층(330), 격벽(340) 및 제2 절연층(350) 중 적어도 하나 이상의 절연층은 동일한 종류의 유기 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
전극 배선(370)은 제2 절연층(350)을 통해 반도체 발광 소자(150)의 상부와 전기적으로 연결될 수 있다. 예컨대, 전극 배선(370)은 제2 절연층(350)을 통해 반도체 발광 소자(150)의 제1 전극(154)과 전기적으로 연결될 수 있다. 따라서, 제1 조립 배선(321) 및 제2 조립 배선(322) 중 적어도 하나의 조립 배선은 연결부(360)를 통해 제1 전압이 반도체 발광 소자(150)의 하측, 즉 제2 전극(155)으로 공급되고, 전극 배선(370)을 통해 반도체 발광 소자(150)의 상측, 즉 제1 전극(154)으로 제2 전압이 공급될 수 있다. 이에 따라, 제1 전압과 제2 전압 간의 전위차에 의해 전류가 반도체 발광 소자(150)에 흘러, 제1 도전형 반도체층(151)에서 생성된 전자와 제2 도전형 반도체층(153)에서 생성된 정공이 활성층(152)에서 재결합하여 특정 파장의 광이 생성될 수 있다.
한편, 도 9에 도시한 바와 같이, 제1 조립 배선(321)과 제2 조립 배선(322)은 상이한 층에 배치될 수 있다. 예컨대, 제1 조립 배선(321)은 제1 절연층(330) 아래에 배치되고, 제2 조립 배선(322)은 제1 절연층(330) 상에 배치될 수 있다. 이때, 홀(365) 내에서 제1 절연층(330)의 상면과 제2 조립 배선(322)의 상면은 동일 수평 선 상에 위치되므로, 반도체 발광 소자(150)가 기울이지지 않고 홀(365) 내에 조립될 수 있다.
제1 조립 배선(321)과 제2 조립 배선(322)이 상이한 층에 배치되므로, 제1 조립 배선(321)과 제2 조립 배선(322) 간의 간격을 최소화하더라도 제1 절연층(330)에 의해 제1 조립 배선(321)과 제2 조립 배선(322)이 전기적 쇼트가 발생되지 않을 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322) 간의 간격을 최소화할 수 있어, 고해상도나 고정세도를 갖는 디스플레이 구현이 가능하다.
예컨대, 제1 조립 배선(321)은 기판(310)과 제1 절연층(330) 사이에 배치될 수 있다. 제2 조립 배선(322)의 상면은 홀(365) 내에서 외부에 노출될 수 있다. 따라서, 반도체 발광 소자(150)의 측부(159) 둘레를 따라 연결부(360)가 배치되는 경우, 연결부(360)의 측부가 반도체 발광 소자(150)의 제2 전극(155)과 접하고, 연결부(360)의 하측이 제2 조립 배선(322)의 상면과 접할 수 있다. 이에 따라, 연결부(360)를 통해 제2 조립 배선(322)과 반도체 발광 소자(150)의 제2 전극(155)이 전기적으로 연결될 수 있다.
반도체 발광 소자(150)의 사이즈가 마이크로급 이하로 작아지는 경우 유전영동힘도 작아져 조립 불량이 발생될 수 있다.
그럼에도 불구하고, 제1 실시예에서는 반도체 발광 소자(150)의 형상을 격벽(340)의 홀(365)의 형상에 대응되도록 하여, 자가 조립시 반도체 발광 소자(150)가 기울어지는 불량과 같은 조립 불량을 방지하여 점등 불량을 방지할 수 있다.
일반적인 발광 소자(도 1 및 도 2의 5)의 배치시, 발광 소자(5)가 조립 홀(3) 내에서 기울어져 조립되는 경우, 전기적 연결 불량이 발생되어 점등 불량이 야기된다. 또한, 홀(365)에 조립된 반도체 발광 소자(150)가 유전영동힘이 작은 경우, 외부로 이탈되고, 이러한 반도체 발광 소자(150)의 이탈로 인해 점등 불량이 발생된다. 제1 실시예에서는 제1 둔각(θ1)의 내 측면(341)을 갖는 홀(365)의 형상을 고려하여 반도체 발광 소자(150)의 측부(159) 또한 제2 둔각(θ2)을 갖도록 함으로써, 반도체 발광 소자(150)의 측부(159)와 홀(365)의 내 측면(341) 사이에 보다 큰 이격 마진을 확보하여 자가 조립시 반도체 발광 소자(150)의 기울어짐을 방지하여 점등 조립 불량을 방지할 수 있다. 조립 불량의 방지에 의해 점등 불량 또한 방지될 수 있다.
제1 실시예에 따르면, 반도체 발광 소자(150)의 사이즈가 작아짐에도 불구하고 제2 전극(155)의 자성층(1553)이 반도체 발광 소자(150)의 하측뿐만 아니라 측부(159)에도 배치되도록 하여 자성층(1553)의 면적을 극대화하여, 반도체 발광 소자(150)의 자화 세기를 증가시켜 자가 조립시 자석에 의해 반도체 발광 소자(150)의 자화가 증가되어 반도체 발광 소자(150)가 용이하게 기판(310)의 해당 홀(365)로 이동될 수 있어, 조립율을 향상시킬 수 있다.
제1 실시예에 따르면, 반도체 발광 소자(150)의 측부(159)에 제2 전극(155)을 배치하여 반도체 발광 소자(150)의 측부(159) 둘레를 따라 배치된 연결부(360)를 통해 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 전기적으로 연결되므로, 전기적 연결이 용이하고 전기적 단선 불량을 방지할 수 있다.
제1 실시예예 따르면, 조립 불량을 방지하면서 반도체 발광 소자(150)의 사이즈를 줄일 수 있어, 고해상도나 고정세도를 갖는 디스플레이 구현이 가능하다.
도 13 내지 도 21은 실시예의 반도체 발광 소자의 제조 방법을 도시한다.
도 13에 도시한 바와 같이, 웨이퍼(1000) 상에 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)이 성장된 후, 식각 공정을 이용하여 제2 도전형 반도체층(153), 활성층(152) 및 제1 도전형 반도체층(151)이 메사 식각됨으로써, 발광부(151, 152, 153)가 형성될 수 있다. 즉, 수직 식각뿐만 아니라 수직 식각이 진행되어, 상측에 비해 하측에 덜 식각될 수 있다. 제2 도전형 반도체층(153)이 제일 많이 식각되고, 활성층(152)이 그 다음 많이 식각되며, 제1 도전형 반도체층(151)이 제일 시각이 덜 된다. 이에 따라, 활성층(152)의 직경은 제2 도전형 반도체층(153)의 직경보다 크고, 제1 도전형 반도체층(151)의 직경은 활성층(152)의 직경보다 클 수 있다. 다시 말해, 발광부(151, 152, 153)의 상측에서 하측으로 갈수록 직경이 점점 더 커질 수 있다.
도시되지 않았지만, 웨이퍼(1000) 상에 언도프트된 층이 성장된 후, 언도프트된 층 상에 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)이 성장될 수 있다.
도 14에 도시한 바와 같이, 발광부(151, 152, 153)의 둘레에 패시베이션층(157)이 증착될 수 있다.
도 15에 도시한 바와 같이, 발광부(151, 152, 153)의 상측에 위치된 패시베이션층(157)을 제거하여, 발광부(151, 152, 153)의 상측, 즉 제2 도전형 반도체층(153)이 외부에 노출될 수 있다.
도 16에 도시한 바와 같이, 상기 노출된 제2 도전형 반도체층(153) 상에 도전층(1551)이 형성될 수 있다. 도전층(1551)은 스퍼터링과 같은 증착 공정을 이용하여 수행될 수 있다.
도 17에 도시한 바와 같이, 제2 도전형 반도체층(153)의 측부의 일부 상에 형성된 패시베이션층(157)이 제거되어, 제2 도전형 반도체층(153)의 측부 일부가 외부에 노출될 수 있다. 이를 위해, 제거되지 않을 패시베이션층(157) 상에 마스크층이 형성될 수 있다. 해당 패시베이션층(157)이 제거된 후, 마스크층은 제거될 수 있지만, 이에 대해서는 한정하지 않는다. 마스크층은 포토레지스트나 무기 절연 물질일 수 있다.
도 18에 도시한 바와 같이, 발광부(151, 152, 153)의 상측과 상측에 인접한 측부 상에 반사층(1552), 자성층(1553) 및 전극층(1554)이 형성될 수 있다.
구체적으로, 발광부(151, 152, 153)의 상측 및 측부 상에 반사층(1552), 자성층(1553) 및 전극층(1554)이 순차적으로 형성된 후, 발광부(151, 152, 153)의 측부 하부 상의 전극층(1554), 자성층(1553) 및 반사층(1552)이 순차적으로 제거될 수 있다. 이에 따라, 발광부(151, 152, 153)의 측부 상부와 발광부(151, 152, 153)의 상측 상에 반사층(1552), 자성층(1553) 및 전극층(1554)이 형성될 수 있다.
도전층(1551), 반사층(1552), 자성층(1553) 및 전극층(1554)은 제2 전극(155)을 구성할 수 있다. 도시되지 않았지만, 제2 전극(155)은 도전층(1551), 반사층(1552), 자성층(1553) 및 전극층(1554) 이외에 적어도 하나 이상의 층을 더 포함할 수도 있다.
이상과 같은 일련의 공정을 통해 반도체 발광 소자(도 10의 150)가 형성될 수 있다.
도 19에 도시한 바와 같이, 반도체 발광 소자(150)의 상측에 전사 기판(1200)이 부착된 후, LLO(Laser Lift-Off) 공정을 이용하여 웨이퍼(1000)가 분리될 수 있다. 이에 따라, 반도체 발광 소자(150)가 전사 기판(1200)으로 전사될 수 있다. 전사 기판(1200)은 예컨대, 폴리이미드(PI)와 같은 유기 물질로 이루어진 기판일 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 전사 기판(1200)과 반도체 발광 소자(150) 사이에 유기 물질로 이루어진 본딩층과 알루미늄(Al)과 같은 희생층이 구비될 수 있다. 본딩층을 이용하여 반도체 발광 소자(150)가 전사 기판(1200)에 부착될 수 있다.
도 20에 도시한 바와 같이, 전사 기판(1200)을 뒤집어 제1 도전형 반도체층(151)이 위로 향하도록 위치시킬 수 있다.
제1 도전형 반도체층(151)의 일측 상에 제1 전극(154)이 형성될 수 있다. 먼저, 마스크층이 제1 도전형 반도체층(151)의 중심 영역에 형성된 후, 제1 전극(154)이 제1 도전형 반도체층(151) 상에 형성될 수 있다. 이후, 마스크층이 제거됨으로써, 제1 전극(154)이 제1 도전형 반도체층(151)의 가장자리에 형성될 수 있다. 제1 전극(154)은 적어도 하나 이상의 층을 포함할 수 있다. 예컨대, 제1 전극(154)은 오믹층, 전극층(1554), 접착층, 자성층(1553), 본딩층 등을 포함할 수 있다.
도 21에 도시한 바와 같이, 전사 기판(1200)이 제거됨으로써, 제1 전극(154)과 제2 전극(155)을 구비한 반도체 발광 소자(150)가 제조될 수 있다. 예컨대, 습식 식각 공정을 이용하여 희생층이 식각됨으로써, 반도체 발광 소자(150)가 전사 기판(1200)으로부터 분리될 수 있다.
[제2 실시예]
도 22는 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제2 실시예에서 제1 조립 배선(321)과 제2 조립 배선(322)의 배치를 제외하고 제1 실시예와 동일하다. 제2 실시예에서 제1 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 22를 참조하면, 제2 실시예에 따른 디스플레이 장치(300A)는 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 제1 절연층(330), 격벽(340), 반도체 발광 소자(150), 연결부(360), 제2 절연층(350) 및 전극 배선(370)을 포함할 수 있다.
기판(310), 제1 절연층(330), 격벽(340), 반도체 발광 소자(150), 연결부(360), 제2 절연층(350) 및 전극 배선(370)은 제1 실시예의 설명으로부터 용이하게 이해될 수 있어, 상세한 설명은 생략한다.
제1 조립 배선(321)과 제2 조립 배선(322)은 동일한 층에 배치될 수 있다.
예컨대, 제1 조립 배선(321)과 제2 조립 배선(322)은 기판(310) 상에 배치될 수 있다. 예컨대, 제1 조립 배선(321)과 제2 조립 배선(322)은 제1 절연층(330) 아래에 배치될 수 있다.
예컨대, 제1 조립 배선(321)의 두께와 제2 조립 배선(322)의 두께는 동일할 수 있다. 이와 같이 동일한 두께를 갖는 제1 조립 배선(321)과 제2 조립 배선(322) 상에 제1 절연층(330)이 배치되는 경우, 제1 절연층(330)의 상면은 수평선 상에 위치될 수 있다. 즉, 제1 조립 배선(321) 상의 제1 절연층(330)의 상면과 제2 조립 배선(322) 상의 제1 절연층(330)의 상면은 동일 높이를 가질 수 있다.
자가 조립시 반도체 발광 소자(150)가 홀(365)에 조립되는 경우, 반도체 발광 소자(150)의 하측이 제1 조립 배선(321) 상의 제1 절연층(330)의 상면과 제2 조립 배선(322) 상의 제1 절연층(330)의 상면에 접할 수 있다. 제1 조립 배선 상의 제1 절연층(330)의 상면과 제2 조립 배선(322) 상의 제1 절연층(330)의 상면은 동일 높이를 가지므로, 제1 조립 배선(321) 상의 제1 절연층(330)의 상면과 제2 조립 배선(322) 상의 제1 절연층(330)의 상면에 접하는 반도체 발광 소자(150)는 기울어지지 않고 수평 상태를 유지할 수 있다. 화소 간의 반도체 발광 소자(150)가 동일한 수평 상태를 유지하므로, 화소 간에 균일한 휘도를 얻을 수 있어, 화질을 향상시킬 수 있다.
제1 조립 배선(321)과 제2 조립 배선(322)이 제1 절연층(330) 아래에 배치되므로, 연결부(360)가 제1 조립 배선(321)과 제2 조립 배선(322)에 연결될 수 없다. 이러한 문제를 해소하기 위해, 반도체 발광 소자(150)의 측부(159)와 홀(365)의 내 측면(341) 사이의 이격 공간에 대응하는 제1 절연층(330)이 제거되어 컨택홀이 형성되어, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)이 외부에 노출될 수 있다. 이러한 경우, 반도체 발광 소자(150)의 측부(159)와 홀(365)의 내 측면(341) 사이의 이격 공간에 연결부(360)가 배치되는 경우, 연결부(360)가 제1 절연층(330)의 컨택홀을 통해 제1 조립 배선(321) 및/또는 제2 조립 배선(322)과 전기적으로 연결될 수 있다.
제2 실시예에 따르면, 제1 조립 배선(321)과 제2 조립 배선(322)이 동일한 층에 배치됨으로써, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 형성된 유전영동힘이 균일하여 반도체 발광 소자(150)가 홀(365) 내에서 한쪽으로 치우치지 않고 정 위치로 조립될 수 있다.
한편, 이상에서는 광이 상부 방향으로 출사되는 상부 발광에 대해 설명하였다. 하지만, 실시예는 광이 하부 방향으로 출사되는 하부 발광도 가능하다. 즉, 광이 기판(310)을 통해 하부 방향으로 출사될 수 있다.
이를 위해, 제2 전극(155)의 반사층(1552)이 생략될 수 있다. 또는 제2 전극(155)에서 도전층(1551)을 제외한 나머지 층(1552, 1553, 1554)이 생략될 수 있다. 한편, 제1 전극(154)는 제1 도전형 반도체층(151)의 전 영역 상에 배치되고, 반사 특성이 우수한 반사층을 포함할 수 이다. 아울러, 제1 조립 배선(321) 및 제2 조립 배선(252)는 투명한 도전 물질이나 매우 얇아 광이 투과할 수 있는 금속으로 이루어질 수 있다. 따라서, 활성층(152)에서 생성된 광은 제1 전극(154)에 의해 하부 방향을 향해 반사될 수 있다. 활성층(152)에서 생성된 광은 제2 도전형 반도체층(153) 및 제2 전극(1555)을 통해 기판(310)의 외부로 출사될 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.
예컨대, 실시예는 TV, 사이니지, 스마트 폰, 모바일 폰, 이동 단말기, 자동차용 HUD, 노트북용 백라이트 유닛, VR이나 AR용 디스플레이 장치에 채택될 수 있다.

Claims (18)

  1. 기판;
    상기 기판 상에 제1 및 제2 조립 배선;
    상기 제1 및 제2 조립 배선 상에 홀을 갖는 격벽; 및
    상기 홀에 반도체 발광 소자를 포함하고,
    상기 홀은 하측에 대해 제1 둔각을 갖는 내 측면을 가지며,
    상기 반도체 발광 소자는 하측에 대해 제2 둔각을 갖는 적어도 하나의 측부를 갖는
    디스플레이 장치.
  2. 제1항에 있어서,
    상기 제2 둔각은 상기 제1 둔각과 동일한
    디스플레이 장치.
  3. 제1항에 있어서,
    상기 제2 둔각은 상기 제1 둔각과 상이하고,
    상기 제1 둔각과 상기 제2 둔각의 차이는 90° 미만인
    디스플레이 장치.
  4. 제1항에 있어서,
    상기 반도체 발광 소자는,
    발광부;
    상기 발광부 상에 제1 전극;
    상기 발광부 아래에 제2 전극; 및
    상기 발광부의 측부 둘레에 패시베이션층을 포함하고,
    상기 제2 전극은,
    상기 발광부의 상기 측부 둘레에 배치되는
    디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2 전극은,
    상기 패시베이션층 상에 배치되는
    디스플레이 장치.
  6. 제4항에 있어서,
    상기 제2 전극은,
    도전층을 포함하는
    디스플레이 장치.
  7. 제4항에 있어서,
    상기 제2 전극은,
    반사층을 포함하고,
    상기 반사층은 상기 발광부의 상기 측부 둘레에 배치되는
    디스플레이 장치.
  8. 제4항에 있어서,
    상기 제2 전극은,
    자성층을 포함하고,
    상기 자성층은 상기 발광부의 상기 측부 둘레에 배치되는
    디스플레이 장치.
  9. 제4항에 있어서,
    상기 제2 전극은,
    전극층을 포함하고,
    상기 전극층은 상기 발광부의 상기 측부 둘레에 배치되는
    디스플레이 장치.
  10. 제4항에 있어서,
    상기 제1 전극은,
    상기 발광부의 상면의 일측에 배치되는
    디스플레이 장치.
  11. 제1항에 있어서,
    상기 반도체 발광 소자의 하측의 직경은 상기 홀의 하측의 직경의 30% 내지 80%인
    디스플레이 장치.
  12. 제1항에 있어서,
    상기 반도체 발광 소자의 측부는 상기 홀의 상기 내 측면에 평행한 디스플레이 장치.
  13. 제1항에 있어서,
    상기 홀 내에서 상기 반도체 발광 소자의 상기 측부 둘레를 따라 상기 제2 전극에 접하는 연결부를 포함하는
    디스플레이 장치.
  14. 제13항에 있어서,
    상기 제1 및 제2 조립 배선은 상이한 층에 배치되고,
    상기 연결부는 상기 제1 및 제2 조립 배선 중 적어도 하나의 조립 배선에 연결되는
    디스플레이 장치.
  15. 제13항에 있어서,
    상기 제1 및 제2 조립 배선 상에 제1 절연층을 포함하고,
    상기 제1 및 제2 조립 배선은 동일한 층에 배치되고,
    상기 연결부는 상기 제1 절연층을 통해 상기 제1 및 제2 조립 배선 중 적어도 하나의 조립 배선에 연결되는
    디스플레이 장치.
  16. 제13항에 있어서,
    상기 격벽 및 상기 반도체 발광 소자 상에 제2 절연층; 및
    상기 제2 절연층을 통해 상기 제1 전극에 접하는 전극 배선을 포함하는
    디스플레이 장치.
  17. 제1항에 있어서,
    상기 격벽의 두께는 상기 반도체 발광 소자의 두께보다 작은
    디스플레이 장치.
  18. 제1항에 있어서,
    상기 반도체 발광 소자는 수직형 반도체 발광 소자를 포함하는
    디스플레이 장치.
PCT/KR2021/016568 2021-11-12 2021-11-12 디스플레이 장치 WO2023085473A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/016568 WO2023085473A1 (ko) 2021-11-12 2021-11-12 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/016568 WO2023085473A1 (ko) 2021-11-12 2021-11-12 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2023085473A1 true WO2023085473A1 (ko) 2023-05-19

Family

ID=86336138

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/016568 WO2023085473A1 (ko) 2021-11-12 2021-11-12 디스플레이 장치

Country Status (1)

Country Link
WO (1) WO2023085473A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190006564A1 (en) * 2014-10-31 2019-01-03 eLux Inc. Encapsulated Fluid Assembly Emissive Elements
KR20190017691A (ko) * 2017-08-10 2019-02-20 고려대학교 산학협력단 발광소자와 기판 및 그 정렬방법과 정렬장치
KR20190076929A (ko) * 2019-06-12 2019-07-02 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190113695A (ko) * 2019-09-18 2019-10-08 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102061409B1 (ko) * 2018-04-16 2019-12-31 한국광기술원 진공흡착을 이용한 마이크로 디스플레이 및 그의 패키징 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190006564A1 (en) * 2014-10-31 2019-01-03 eLux Inc. Encapsulated Fluid Assembly Emissive Elements
KR20190017691A (ko) * 2017-08-10 2019-02-20 고려대학교 산학협력단 발광소자와 기판 및 그 정렬방법과 정렬장치
KR102061409B1 (ko) * 2018-04-16 2019-12-31 한국광기술원 진공흡착을 이용한 마이크로 디스플레이 및 그의 패키징 방법
KR20190076929A (ko) * 2019-06-12 2019-07-02 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190113695A (ko) * 2019-09-18 2019-10-08 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
WO2023068407A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2023085473A1 (ko) 디스플레이 장치
WO2023027217A1 (ko) 디스플레이 장치
WO2023033212A1 (ko) 디스플레이 장치
WO2023074972A1 (ko) 디스플레이 장치
WO2023042926A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023027214A1 (ko) 디스플레이 장치
WO2023054764A1 (ko) 디스플레이 장치
WO2023042946A1 (ko) 디스플레이 장치
WO2023167350A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024034697A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023158094A1 (ko) 발광 소자 패키지 및 디스플레이 장치
WO2024024998A1 (ko) 디스플레이 장치
WO2024005218A1 (ko) 디스플레이 장치
WO2023182538A1 (ko) 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
WO2023106861A1 (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
WO2023033213A1 (ko) 디스플레이 패널용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2023054769A1 (ko) 디스플레이 제조 장치
WO2024075876A1 (ko) 디스플레이 장치
WO2024075859A1 (ko) 디스플레이 장치
WO2024025019A1 (ko) 디스플레이 화소용 반도체 발광소자의 조립 기판구조 및 이를 포함하는 디스플레이 장치
WO2023022268A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2023132385A1 (ko) 반도체 발광소자의 디스플레이 장치
WO2023176994A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023033261A1 (ko) 반도체 발광소자의 조립 기판구조 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21964183

Country of ref document: EP

Kind code of ref document: A1