WO2023033212A1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
WO2023033212A1
WO2023033212A1 PCT/KR2021/012005 KR2021012005W WO2023033212A1 WO 2023033212 A1 WO2023033212 A1 WO 2023033212A1 KR 2021012005 W KR2021012005 W KR 2021012005W WO 2023033212 A1 WO2023033212 A1 WO 2023033212A1
Authority
WO
WIPO (PCT)
Prior art keywords
assembly
barrier rib
light emitting
thickness
display device
Prior art date
Application number
PCT/KR2021/012005
Other languages
English (en)
French (fr)
Inventor
고지수
이민우
문성민
성준호
Original Assignee
엘지전자 주식회사
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지디스플레이 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020247011226A priority Critical patent/KR20240058909A/ko
Priority to PCT/KR2021/012005 priority patent/WO2023033212A1/ko
Priority to CN202180102105.6A priority patent/CN117916887A/zh
Publication of WO2023033212A1 publication Critical patent/WO2023033212A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the embodiment relates to a display device.
  • a display device uses a self-light emitting element such as a light emitting diode as a light source of a pixel to display a high-quality image.
  • a self-light emitting element such as a light emitting diode
  • Light emitting diodes exhibit excellent durability even under harsh environmental conditions, and are in the limelight as a light source for next-generation display devices because of their long lifespan and high luminance.
  • Such display devices are expanding into various forms such as flexible displays, foldable displays, stretchable displays, and rollable displays beyond flat panel displays.
  • a typical display device includes more than tens of millions of pixels. Therefore, since it is very difficult to align at least one or more light emitting elements in each of tens of millions of small-sized pixels, various researches on arranging light emitting elements in a display panel have recently been actively conducted.
  • Transfer technologies that have recently been developed include a pick and place process, a laser lift-off method, or a self-assembly method.
  • a self-assembly method in which a light emitting device is transferred onto a substrate using a magnetic material (or magnet) has recently been in the spotlight.
  • the self-assembly method In the self-assembly method, a number of light emitting elements are dropped into the tank containing the fluid, and the light emitting elements dropped into the fluid are moved to the pixels of the substrate according to the movement of the magnetic material, and the light emitting elements are arranged in each pixel. Therefore, the self-assembly method can quickly and accurately transfer a number of light emitting devices onto a substrate, and thus is attracting attention as a next-generation transfer method.
  • FIG. 1 is a plan view illustrating a display device according to an applicant's undisclosed technology
  • FIG. 2 is a cross-sectional view illustrating a display device according to an applicant's undisclosed technology.
  • assembling wires 2a and 2b are disposed on a substrate 1 .
  • the dielectrophoretic force F formed between the first assembling wire 2a and the second assembling wire 2b assembles the LEDs 5a and 5b into the assembling holes 3a and 3b. That is, the red LED 5a is assembled into the red assembly hole 3a, and the green LED 5b is assembled into the green assembly hole 5b.
  • the dielectrophoretic force F is formed not only on the assembly holes 3a and 3b but also on the barrier rib 3 between the assembly holes 3a and 3b, the dielectrophoretic force F is applied to the upper surface of the barrier rib 3.
  • a red LED 5a may be attached. Although red LEDs 5a are shown attached to the upper surface of the barrier 3 in the drawings, green LEDs 5b or blue LEDs may be attached.
  • the red LED 5a When the red LED 5a is attached to the upper surface of the partition wall 3, the flow of other LEDs, that is, the green LED 5b or the blue LED, is hindered by the red LED 5a on the partition wall 3, so that the other LEDs are assembled. There is a problem in that the assembling rate is reduced due to the frequent occurrence of failure to assemble into the hole 3b.
  • connection defects such as disconnection of electrode wires occur during the electrode wiring connection process due to the red LED 5a attached on the barrier rib 3.
  • Embodiments are aimed at solving the foregoing and other problems.
  • Another object of the embodiments is to provide a display device capable of improving assembly rate.
  • Another object of the embodiments is to provide a display device capable of lowering material costs.
  • Another object of the embodiments is to provide a display device capable of preventing assembly errors.
  • Another object of the embodiments is to provide a display device capable of preventing electrical connection failure.
  • Another object of the embodiments is to provide a display device capable of increasing productivity.
  • a display device includes a substrate having a plurality of assembly areas and non-assembly areas; a first barrier rib disposed on the plurality of assembly regions and having an assembly hole; a second barrier rib disposed on the non-assembly area; and a semiconductor light emitting device in the assembly hole, wherein a thickness of the second barrier rib is greater than a thickness of the first barrier rib.
  • Protrusions disposed in the plurality of assembly areas may be included.
  • a difference value between a thickness of the second barrier rib and a thickness of the first barrier rib may be greater than or equal to a thickness of the protrusion.
  • the protrusion may be an insulating member.
  • the protrusion may be a part of the substrate.
  • the second barrier rib may include a 2-1 barrier on the first assembled wire and the second assembled wire; and a 2-2 barrier rib disposed on the substrate.
  • the thickness of the 2-1 barrier rib may be greater than that of the first barrier rib, and the thickness of the 2-2 barrier rib may be greater than the thickness of the 2-1 barrier rib.
  • the protrusion may be the first assembly pattern and the second assembly pattern.
  • the first assembly pattern has a thickness greater than the thickness of the first assembly wiring
  • the second assembly pattern may have a thickness greater than the thickness of the second assembly line.
  • each of the first partition wall, the 2-1 partition wall, and the 2-2 partition wall is positioned on the same plane, and the lower surface of each of the first partition wall, the 2-1 partition wall, and the 2-2 partition wall may not be located on the same plane.
  • protrusions 330, 340, and 350 are disposed in the assembly area 310a to form the first partition wall 321 corresponding to the assembly area 310a.
  • the thickness of the second barrier rib 322 corresponding to the non-assembled region 310b may be greater than the thickness. Accordingly, only the semiconductor light emitting devices 150_R, 150_G, and 150_B are assembled in the assembly holes 325_R, 325_G, and 325_B formed in the first barrier rib 321, and the semiconductor light emitting devices 150_R, 150_G, 150_B) may not be attached.
  • This structure has the following technical effects.
  • the semiconductor light emitting device Since the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, the flow of other semiconductor light emitting devices is not hindered by the semiconductor light emitting device on the second barrier rib 322, so that other semiconductor light emitting devices can be assembled in the corresponding assembly hole. As a result, the assembly rate can be improved.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322 and the semiconductor light emitting device is not disposed on the second barrier rib 322, material costs can be reduced.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, during the assembly process of other semiconductor light emitting devices, the semiconductor light emitting device attached to the upper surface of the second barrier rib 322 is located in an assembly hole where another semiconductor light emitting device is to be assembled. Assembling errors can be prevented.
  • connection defects such as disconnection of electrode wires during the electrode wiring connection process can be prevented.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, an additional process of removing the semiconductor light emitting device attached to the upper surface of the second barrier rib 322 is not required, thereby simplifying the manufacturing process and reducing the manufacturing process time. It can be shortened and productivity can be improved.
  • a separate protrusion may be provided. There is no need, the structure is simple and the cost can be reduced.
  • FIG. 1 is a plan view illustrating a display device according to the applicant's undisclosed technology.
  • FIG. 2 is a cross-sectional view showing a display device according to the applicant's undisclosed technology.
  • FIG 3 illustrates a living room of a house in which a display device according to an exemplary embodiment is disposed.
  • FIG. 4 is a schematic block diagram of a display device according to an exemplary embodiment.
  • FIG. 5 is a circuit diagram illustrating an example of a pixel of FIG. 4 .
  • FIG. 6 is an enlarged view of a first panel area in the display device of FIG. 3 .
  • FIG. 7 is an enlarged view of area A2 of FIG. 6 .
  • FIG. 8 is a view showing an example in which a light emitting device according to an embodiment is assembled to a substrate by a self-assembly method.
  • FIG 9 is a plan view illustrating the display device according to the first embodiment.
  • FIG. 10 is a cross-sectional view of the display device according to the first embodiment.
  • Fig. 11 shows the distribution of dielectrophoretic force in the display device according to the first embodiment.
  • FIG. 12 is a graph showing electric field strengths for each edge of a chip and a cup edge when a chip having a height (or thickness) of 4.1 ⁇ m is assembled in an assembly hole.
  • FIG. 13 is a cross-sectional view of a display device according to a second embodiment.
  • Fig. 14 shows the distribution of dielectrophoretic force in the display device according to the second embodiment.
  • FIG. 15 is a cross-sectional view of a display device according to a third embodiment.
  • Fig. 16 shows the distribution of dielectrophoretic force in the display device according to the third embodiment.
  • the display device described in this specification includes a TV, a Shinage, a mobile phone, a smart phone, a head-up display (HUD) for a car, a backlight unit for a laptop computer, a display for VR or AR, and the like.
  • a TV a Shinage
  • a mobile phone a smart phone
  • a head-up display HUD
  • a backlight unit for a laptop computer
  • a display for VR or AR and the like.
  • the configuration according to the embodiment described in this specification can be applied to a device capable of displaying even a new product type to be developed in the future.
  • FIG 3 illustrates a living room of a house in which a display device according to an exemplary embodiment is disposed.
  • the display device 100 of the embodiment can display the status of various electronic products such as a washing machine 101, a robot cleaner 102, and an air purifier 103, and the electronic products and IOT-based and can control each electronic product based on the user's setting data.
  • various electronic products such as a washing machine 101, a robot cleaner 102, and an air purifier 103
  • the electronic products and IOT-based can control each electronic product based on the user's setting data.
  • the display device 100 may include a flexible display fabricated on a thin and flexible substrate.
  • a flexible display can be bent or rolled like paper while maintaining characteristics of a conventional flat panel display.
  • a unit pixel means a minimum unit for implementing one color.
  • a unit pixel of the flexible display may be implemented by a light emitting device.
  • the light emitting device may be a Micro-LED or a Nano-LED, but is not limited thereto.
  • FIG. 4 is a block diagram schematically illustrating a display device according to an exemplary embodiment
  • FIG. 5 is a circuit diagram illustrating an example of a pixel of FIG. 4 .
  • a display device may include a display panel 10 , a driving circuit 20 , a scan driving unit 30 and a power supply circuit 50 .
  • the display device 100 may drive a light emitting element in an active matrix (AM) method or a passive matrix (PM) method.
  • AM active matrix
  • PM passive matrix
  • the driving circuit 20 may include a data driver 21 and a timing controller 22 .
  • the display panel 10 may be formed in a rectangular shape, but is not limited thereto. That is, the display panel 10 may be formed in a circular or elliptical shape. At least one side of the display panel 10 may be formed to be bent with a predetermined curvature.
  • the display panel 10 may be divided into a display area DA and a non-display area NDA disposed around the display area DA.
  • the display area DA is an area where the pixels PX are formed to display an image.
  • the display panel 10 includes data lines (D1 to Dm, where m is an integer greater than or equal to 2), scan lines (S1 to Sn, where n is an integer greater than or equal to 2) crossing the data lines (D1 to Dm), and a high potential voltage.
  • pixels PXs connected to the high potential voltage line VDDL supplied, the low potential voltage line VSSL supplied with the low potential voltage, and the data lines D1 to Dm and the scan lines S1 to Sn can include
  • Each of the pixels PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • the first sub-pixel PX1 emits light of a first color of a first main wavelength
  • the second sub-pixel PX2 emits light of a second color of a second main wavelength
  • the third sub-pixel PX3 emits light of a second color.
  • a third color light having a third main wavelength may be emitted.
  • the first color light may be red light
  • the second color light may be green light
  • the third color light may be blue light, but are not limited thereto.
  • FIG. 4 it is illustrated that each of the pixels PX includes three sub-pixels, but is not limited thereto. That is, each of the pixels PX may include four or more sub-pixels.
  • Each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 includes at least one of the data lines D1 to Dm, at least one of the scan lines S1 to Sn, and a high voltage signal. It can be connected to the upper voltage line (VDDL).
  • the first sub-pixel PX1 may include light emitting elements LD, a plurality of transistors for supplying current to the light emitting elements LD, and at least one capacitor Cst.
  • each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 may include only one light emitting element LD and at least one capacitor Cst. may be
  • Each of the light emitting elements LD may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode.
  • the first electrode may be an anode electrode and the second electrode may be a cathode electrode, but is not limited thereto.
  • the light emitting device LD may be one of a horizontal light emitting device, a flip chip type light emitting device, and a vertical light emitting device.
  • the plurality of transistors may include a driving transistor DT supplying current to the light emitting elements LD and a scan transistor ST supplying a data voltage to a gate electrode of the driving transistor DT.
  • the driving transistor DT has a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to the high potential voltage line VDDL to which a high potential voltage is applied, and first electrodes of the light emitting elements LD.
  • a connected drain electrode may be included.
  • the scan transistor ST has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1 ⁇ k ⁇ n), a source electrode connected to the gate electrode of the driving transistor DT, and data lines Dj, j an integer that satisfies 1 ⁇ j ⁇ m).
  • the capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT.
  • the storage capacitor Cst charges a difference between the gate voltage and the source voltage of the driving transistor DT.
  • the driving transistor DT and the scan transistor ST may be formed of thin film transistors.
  • the driving transistor DT and the scan transistor ST are formed of P-type MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), but the present invention is not limited thereto.
  • the driving transistor DT and the scan transistor ST may be formed of N-type MOSFETs. In this case, positions of the source and drain electrodes of the driving transistor DT and the scan transistor ST may be changed.
  • each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 includes one driving transistor DT, one scan transistor ST, and one capacitor ( 2T1C (2 Transistor - 1 capacitor) having Cst) is illustrated, but the present invention is not limited thereto.
  • Each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 may include a plurality of scan transistors ST and a plurality of capacitors Cst.
  • the second sub-pixel PX2 and the third sub-pixel PX3 may be expressed with substantially the same circuit diagram as the first sub-pixel PX1 , a detailed description thereof will be omitted.
  • the driving circuit 20 outputs signals and voltages for driving the display panel 10 .
  • the driving circuit 20 may include a data driver 21 and a timing controller 22 .
  • the data driver 21 receives digital video data DATA and a source control signal DCS from the timing controller 22 .
  • the data driver 21 converts the digital video data DATA into analog data voltages according to the source control signal DCS and supplies them to the data lines D1 to Dm of the display panel 10 .
  • the timing controller 22 receives digital video data DATA and timing signals from the host system.
  • the timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.
  • the host system may be an application processor of a smart phone or tablet PC, a monitor, a system on chip of a TV, and the like.
  • the timing controller 22 generates control signals for controlling operation timings of the data driver 21 and the scan driver 30 .
  • the control signals may include a source control signal DCS for controlling the operation timing of the data driver 21 and a scan control signal SCS for controlling the operation timing of the scan driver 30 .
  • the driving circuit 20 may be disposed in the non-display area NDA provided on one side of the display panel 10 .
  • the driving circuit 20 may be formed of an integrated circuit (IC) and mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method.
  • COG chip on glass
  • COP chip on plastic
  • ultrasonic bonding method The present invention is not limited to this.
  • the driving circuit 20 may be mounted on a circuit board (not shown) instead of the display panel 10 .
  • the data driver 21 may be mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method, and the timing controller 22 may be mounted on a circuit board. there is.
  • COG chip on glass
  • COP chip on plastic
  • the scan driver 30 receives the scan control signal SCS from the timing controller 22 .
  • the scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10 .
  • the scan driver 30 may include a plurality of transistors and be formed in the non-display area NDA of the display panel 10 .
  • the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10 .
  • the circuit board may be attached to pads provided on one edge of the display panel 10 using an anisotropic conductive film. Due to this, the lead lines of the circuit board may be electrically connected to the pads.
  • the circuit board may be a flexible printed circuit board, a printed circuit board, or a flexible film such as a chip on film. The circuit board may be bent under the display panel 10 . Accordingly, one side of the circuit board may be attached to one edge of the display panel 10 and the other side may be disposed under the display panel 10 and connected to a system board on which a host system is mounted.
  • the power supply circuit 50 may generate voltages necessary for driving the display panel 10 from the main power supplied from the system board and supply the voltages to the display panel 10 .
  • the power supply circuit 50 generates a high potential voltage (VDD) and a low potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to generate the display panel 10. can be supplied to the high potential voltage line (VDDL) and the low potential voltage line (VSSL).
  • the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driving unit 30 from the main power.
  • FIG. 6 is an enlarged view of a first panel area in the display device of FIG. 3;
  • the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas such as the first panel area A1 by tiling.
  • the first panel area A1 may include a plurality of light emitting elements 150 arranged for each unit pixel (PX in FIG. 4 ).
  • the unit pixel PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • a plurality of red light emitting elements 150R are disposed in the first sub-pixel PX1
  • a plurality of green light emitting elements 150G are disposed in the second sub-pixel PX2
  • a plurality of blue light emitting elements 150B may be disposed in the third sub-pixel PX3.
  • the unit pixel PX may further include a fourth sub-pixel in which no light emitting element is disposed, but is not limited thereto.
  • FIG. 7 is an enlarged view of area A2 of FIG. 6 .
  • a display device 100 may include a substrate 200 , assembled wires 201 and 202 , an insulating layer 206 , and a plurality of light emitting elements 150 . More components than this may be included.
  • the assembly wiring may include a first assembly wiring 201 and a second assembly wiring 202 spaced apart from each other.
  • the first assembling wire 201 and the second assembling wire 202 may be provided to generate dielectrophoretic force for assembling the light emitting device 150 .
  • the light emitting device 150 may be one of a horizontal light emitting device, a flip chip type light emitting device, and a vertical light emitting device.
  • the light emitting element 150 may include, but is not limited to, a red light emitting element 150, a green light emitting element 150G, and a blue light emitting element 150B0 to form a sub-pixel, respectively. It is also possible to implement red and green colors by providing a green phosphor or the like.
  • the substrate 200 may be a support member for supporting components disposed on the substrate 200 or a protection member for protecting components.
  • the substrate 200 may be a rigid substrate or a flexible substrate.
  • the substrate 200 may be formed of sapphire, glass, silicon or polyimide.
  • the substrate 200 may include a flexible material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET).
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • the substrate 200 may be a transparent material, but is not limited thereto.
  • the substrate 200 may be a backplane provided with circuits in the sub-pixels PX1, PX2, and PX3 shown in FIGS. 4 and 5, for example, transistors ST and DT, capacitors Cst, and signal wires. However, it is not limited thereto.
  • the insulating layer 206 may include an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc., or an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx), and may include a substrate. 200 and may form a single substrate.
  • an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc.
  • an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx)
  • the insulating layer 206 may be a conductive adhesive layer having adhesiveness and conductivity, and the conductive adhesive layer may have flexibility and thus enable a flexible function of the display device.
  • the insulating layer 206 may be an anisotropy conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles.
  • the conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness but electrically insulating in a direction horizontal to the thickness.
  • the insulating layer 206 may include an assembly hole 203 into which the light emitting device 150 is inserted. Therefore, during self-assembly, the light emitting element 150 can be easily inserted into the assembly hole 203 of the insulating layer 206 .
  • the assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, or the like.
  • the assembly hole 203 may be different according to the shape of the light emitting device 150 .
  • each of the red light emitting device, the green light emitting device, and the blue light emitting device may have a different shape, and may have an assembly hole 203 having a shape corresponding to the shape of each of these light emitting devices.
  • the assembly hole 30 may include a first assembly hole for assembling a red light emitting device, a second assembly hole for assembling a green light emitting device, and a third assembly hole for assembling a blue light emitting device.
  • a red light emitting device may have a circular shape
  • a green light emitting device may have a first elliptical shape having a first minor axis and a second long axis
  • a blue light emitting device may have a second elliptical shape having a second short axis and a second long axis. It is not limited to this.
  • the second major axis of the elliptical shape of the blue light emitting device may be larger than the second major axis of the elliptical shape of the green light emitting device
  • the second minor axis of the elliptical shape of the blue light emitting device may be smaller than the first minor axis of the elliptical shape of the green light emitting device.
  • a method of mounting the light emitting device 150 on the substrate 200 may include, for example, a self-assembly method (FIG. 8) and a transfer method.
  • FIG. 8 is a view showing an example in which a light emitting device according to an embodiment is assembled to a substrate by a self-assembly method.
  • the substrate 200 may be a panel substrate of a display device.
  • the substrate 200 will be described as a panel substrate of a display device, but the embodiment is not limited thereto.
  • the substrate 200 may be formed of glass or polyimide.
  • the substrate 200 may include a flexible material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET).
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • the substrate 200 may be a transparent material, but is not limited thereto.
  • a light emitting device 150 may be put into a chamber 1300 filled with a fluid 1200 .
  • the fluid 1200 may be water such as ultrapure water, but is not limited thereto.
  • a chamber may also be called a water bath, container, vessel, or the like.
  • the substrate 200 may be disposed on the chamber 1300 .
  • the substrate 200 may be introduced into the chamber 1300 .
  • a pair of assembly wires 201 and 202 corresponding to each of the light emitting devices 150 to be assembled may be disposed on the substrate 200 .
  • the assembled wires 201 and 202 may be formed of transparent electrodes (ITO) or may include a metal material having excellent electrical conductivity.
  • the assembled wires 201 and 202 may be titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), molybdenum (Mo) ) It may be formed of at least one or an alloy thereof.
  • An electric field is formed between the assembled wirings 201 and 202 by an externally supplied voltage, and a dielectrophoretic force may be formed between the assembled wirings 201 and 202 by the electric field.
  • the light emitting element 150 can be fixed to the assembly hole 203 on the substrate 200 by this dielectrophoretic force.
  • the distance between the assembly wires 201 and 202 is smaller than the width of the light emitting element 150 and the width of the assembly hole 203, so that the assembly position of the light emitting element 150 using an electric field can be more accurately fixed.
  • An insulating layer 206 is formed on the assembled wires 201 and 202 to protect the assembled wires 201 and 202 from the fluid 1200 and prevent current flowing through the assembled wires 201 and 202 from leaking.
  • the insulating layer 206 may be formed of a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator.
  • the insulating layer 206 may include an insulating and flexible material such as polyimide, PEN, PET, or the like, and may be integrally formed with the substrate 200 to form a single substrate.
  • the insulating layer 206 may be an adhesive insulating layer or a conductive adhesive layer having conductivity. Since the insulating layer 206 is flexible, it can enable a flexible function of the display device.
  • the insulating layer 206 has a barrier rib, and an assembly hole 203 may be formed by the barrier rib. For example, when the substrate 200 is formed, a portion of the insulating layer 206 is removed, so that each of the light emitting devices 150 may be assembled into the assembly hole 203 of the insulating layer 206 .
  • An assembly hole 203 to which the light emitting devices 150 are coupled is formed in the substrate 200 , and a surface on which the assembly hole 203 is formed may contact the fluid 1200 .
  • the assembly hole 203 may guide an accurate assembly position of the light emitting device 150 .
  • the assembly hole 203 may have a shape and size corresponding to the shape of the light emitting element 150 to be assembled at the corresponding position. Accordingly, it is possible to prevent assembling another light emitting device or assembling a plurality of light emitting devices into the assembly hole 203 .
  • the assembly device 1100 including a magnetic material may move along the substrate 200 .
  • a magnetic material for example, a magnet or an electromagnet may be used.
  • the assembly device 1100 may move while in contact with the substrate 200 in order to maximize the area of the magnetic field into the fluid 1200 .
  • the assembly device 1100 may include a plurality of magnetic bodies or may include a magnetic body having a size corresponding to that of the substrate 200 . In this case, the moving distance of the assembling device 1100 may be limited within a predetermined range.
  • the light emitting device 150 in the chamber 1300 may move toward the assembly device 1100 .
  • the light emitting element 150 may enter the assembly hole 203 and come into contact with the substrate 200 .
  • the electric field applied by the assembly lines 201 and 202 formed on the board 200 prevents the light emitting element 150 contacting the board 200 from being separated by the movement of the assembly device 1100.
  • a predetermined solder layer (not shown) may be further formed between the light emitting element 150 assembled on the assembly hole 203 of the substrate 200 and the substrate 200 to improve the bonding strength of the light emitting element 150. .
  • electrode wires may be connected to the light emitting element 150 to apply power.
  • At least one insulating layer may be formed by a post process.
  • At least one insulating layer may be a transparent resin or a resin containing a reflective material or a scattering material.
  • the thickness of the second barrier rib in the non-assembled area is greater than the thickness of the first barrier rib around the assembly hole in the assembly area where the first electrode pattern and the second electrode pattern are disposed, so that the dielectric layer on the second barrier rib
  • a display device preventing a semiconductor light emitting device from being attached to the upper surface of the second barrier rib by preventing migration force from being applied.
  • FIG. 9 is a plan view of the display device according to the first embodiment
  • FIG. 10 is a cross-sectional view of the display device according to the first embodiment.
  • the display device 300 may include a plurality of pixels PX.
  • a plurality of pixels PX may be arranged in a matrix.
  • the plurality of pixels PX may have pixel rows arranged along a first direction (x direction) and pixel columns arranged along a second direction (y direction).
  • Each of the plurality of pixels PX may include a plurality of sub-pixels PX1 , PX2 , and PX3 .
  • Each of the plurality of pixels PX may display a unit image. That is, each of the plurality of pixels PX can implement full color.
  • the plurality of sub-pixels may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 are illustrated as having the same size in the figure, they may be different from each other.
  • the first semiconductor light emitting device 150_R is disposed on the first sub-pixel PX1
  • the second semiconductor light emitting device 150_G is disposed on the second sub-pixel PX2
  • the third sub-pixel PX3 A third semiconductor light emitting device may be disposed.
  • the first semiconductor light emitting device 150_R includes a red semiconductor light emitting device
  • the second semiconductor light emitting device 150_G includes a green semiconductor light emitting device
  • the third semiconductor light emitting device 150_B includes a blue semiconductor light emitting device.
  • each of the first semiconductor light emitting device 150_R, the second semiconductor light emitting device 150_G, and the third semiconductor light emitting device 150_B may have a micrometer size or a nanometer size.
  • a super-resolution display may be possible.
  • the same sub-pixels may be repeatedly arranged along the first direction.
  • the first sub-pixel PX1 is repeatedly arranged along the first direction
  • the second sub-pixel PX2 is repeatedly arranged along the first direction
  • the third sub-pixel PX3 is repeatedly arranged along the first direction.
  • Repetitive arrangement of the same sub-pixels along the first direction may be referred to as a stripe column arrangement.
  • the first stripe column includes first sub-pixels PX1 repeatedly arranged along the first direction
  • the second stripe column includes second sub-pixels PX2 repeatedly arranged along the first direction.
  • the third stripe column may include third sub-pixels PX3 repeatedly arranged along the first direction.
  • the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 may be repeatedly arranged along the second direction.
  • the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 are arranged in the order along the second direction, and are adjacent to the third sub-pixel PX3 to return to the first sub-pixel PX3 .
  • the pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 may be arranged in this order.
  • the display device 300 according to the first embodiment may include a substrate 310 , barrier ribs 321 and 322 , and semiconductor light emitting elements 150_R, 150_G, and 150_B.
  • the display device 300 according to the first embodiment may include more components than these, but is not limited thereto.
  • the substrate 310 may be a support member for supporting components disposed on the substrate 310 or a protection member for protecting the components.
  • the substrate 310 may have a plurality of assembled regions 310a and non-assembled regions 310b.
  • the assembled region 310a may be a region where the semiconductor light emitting devices 150_R, 150_G, and 150_B are assembled
  • the non-assembled region 310b may be a region where the semiconductor light emitting devices 150_R, 150_G, and 150_B are not assembled.
  • the assembly region 310a may be a light emitting region in which light is generated by the semiconductor light emitting devices 150_R, 150_G, and 150_B.
  • the semiconductor light emitting devices 150_R, 150_G, and 150_B are not disposed in the non-assembled region 310b, it may be a non-light emitting region in which light is not emitted.
  • the barrier ribs 321 and 322 may be disposed on the substrate 310 .
  • the barrier ribs 321 and 322 may have assembly holes 325_R, 325_G and 325_B through which the semiconductor light emitting devices 150_R, 150_G and 150_B are assembled.
  • the insulating layer 315 may be exposed in the assembly holes 325_R, 325_G, and 325_B.
  • bottom surfaces of the assembly holes 325_R, 325_G, and 325_B may be top surfaces of the insulating layer 315 .
  • the assembly holes 325_R, 325_G, and 325_B may be disposed in each of the sub-pixels PX1 , PX2 , and PX3 .
  • Thicknesses t1, t2, and t3 of the barrier ribs 321 and 322 may be determined in consideration of the thickness t11 of the semiconductor light emitting devices 150_R, 150_G, and 150_B.
  • the thickness t1 of the barrier ribs 321 and 322 may be smaller than the thickness t11 of the semiconductor light emitting devices 150_R, 150_G, and 150_B, but is not limited thereto.
  • the upper sides of the semiconductor light emitting devices 150_R, 150_G, and 150_B may be positioned higher than the upper surfaces of the barrier ribs 321 and 322 . That is, upper sides of the semiconductor light emitting devices 150_R, 150_G, and 150_B may protrude upward from the upper surfaces of the barrier ribs 321 and 322 .
  • the assembly holes 325_R, 325_G, and 325_B may be determined.
  • the size of the assembly holes 325_R, 325_G, and 325_B may be larger than the size of the semiconductor light emitting devices 150_R, 150_G, and 150_B.
  • the semiconductor light emitting devices 150_R, 150_G, and 150_B are assembled at the center of the assembly holes 325_R, 325_G, and 325_B, the outer sides of the semiconductor light emitting devices 150_R, 150_G, and 150_B are formed by the assembly holes 325_R, 325_G, 325_B).
  • Each of the semiconductor light emitting devices 150_R, 150_G, and 150_B may be assembled into assembly holes 325_R, 325_G, and 325_B to generate predetermined light.
  • the semiconductor light emitting device may include a plurality of red semiconductor light emitting devices 150_R, green semiconductor light emitting devices 150_G, and blue semiconductor light emitting devices 150_B.
  • the red semiconductor light emitting device 150_R is disposed in the first assembly hole 325_R of the first sub-pixel PX1
  • the green semiconductor light emitting device 150_G is disposed in the second assembly hole 325_R of the second sub-pixel PX2. 325_G
  • the blue semiconductor light emitting device 150_B may be disposed in the third assembly hole 325_B of the third sub-pixel PX3 .
  • the display device 300 includes a first assembly pattern 311, second assembly patterns 312 and 312, first assembly wires 313, and second assembly wires 324. can do.
  • the first assembly pattern 311 , the second assembly pattern 312 , the first assembly line 313 , and the second assembly line 324 may generate an electric field to form a dielectrophoretic force.
  • the first assembly pattern 311 , the second assembly pattern 312 , the first assembly line 313 , and the second assembly line 324 may be disposed between the substrate 310 and the barrier rib.
  • the first assembly wire 313 and the second assembly wire 324 may be disposed along the first direction.
  • the first assembly pattern 311 and the second assembly pattern 312 may be disposed along the second direction.
  • the first assembly pattern 311 may be connected to the first assembly line 313
  • the second assembly pattern 312 may be connected to the second assembly line 324 .
  • the first assembly pattern 311 extends from the first assembly wire 313 along the second direction
  • the second assembly pattern 312 extends the first assembly pattern 311 from the second assembly wire 324.
  • the first assembling pattern 311 and the second assembling pattern 312 may be arranged to face each other, but is not limited thereto.
  • the first voltage and the second voltage may be alternately supplied to the first assembly pattern 311 and the second assembly pattern 312 .
  • a first voltage is supplied to the first assembly pattern 311 via the first assembly line 313, and a second voltage is supplied to the second assembly pattern 311 via the second assembly line 324 ( 312) can be supplied.
  • the second voltage is supplied to the first assembly pattern 311 via the first assembly line 313, and the first voltage is supplied to the second assembly pattern 311 via the second assembly line 324 ( 312) can be supplied.
  • the first voltage may be a (+) voltage and the second voltage may be a (-) voltage.
  • the first voltage may be a (+) voltage or a (-) voltage
  • the second voltage may be grounded.
  • An electric field may be generated between the first and second assembled patterns 311 and 312 by the first and second voltages.
  • the dielectrophoretic force may be determined by an electric field, a radius of the semiconductor light emitting device, a permittivity of the insulating layer 315, and the like. Accordingly, a dielectrophoretic force may be formed between the first assembly pattern 311 and the second assembly pattern 312 .
  • the thicknesses t1, t2, and t3 of the barrier rib are determined so that dielectrophoretic force is formed from the assembly region 310a to the upper surface of the barrier rib or even thereon.
  • the red semiconductor light emitting device 5a when the thickness of the barrier rib 3 is the same in the assembled region and the non-assembled region, a dielectrophoretic force is formed on the barrier rib 3 in the assembled region as well as the non-assembled region. do. Accordingly, during the assembly process of the red semiconductor light emitting device 5a, the red semiconductor light emitting device 5a is not only assembled into the red assembly hole 3a but also attached to the upper surface of the barrier rib 3 in the non-assembled area.
  • the red LED 5a When the red LED 5a is attached to the upper surface of the partition wall 3, the flow of other LEDs, that is, the green LED 5b or the blue LED, is hindered by the red LED 5a on the partition wall 3, so that the other LEDs are assembled. There is a problem in that the assembling rate is reduced due to the frequent occurrence of failure to assemble into the hole 3b.
  • connection defects such as disconnection of electrode wires occur during the electrode wiring connection process due to the red LED 5a attached on the barrier rib 3.
  • the thicknesses t2 and t3 of the barrier ribs (hereinafter, referred to as second barrier ribs 322) on the non-assembled region 310b are equal to or less than
  • the aforementioned problem can be solved by making the semiconductor light emitting device not be attached to the upper surface of the second barrier rib 322 by making it larger than the thickness t1 of (referred to as ). That is, the semiconductor light emitting device may be disposed only in the assembly holes 325_R, 325_G, and 325_B formed in the barrier rib of the assembly region 310a and not located in other regions, that is, the non-assembly region 310b.
  • the dielectrophoretic force does not reach the second barrier rib 322, and the semiconductor light emitting device fixed by the dielectrophoretic force is second. It may not be attached to the upper surface of the partition wall 322 .
  • the barrier rib may include a first barrier rib 321 disposed on the assembly area 310a and having assembly holes 325_R, 325_G, and 325_B, and a second barrier rib 322 disposed on the non-assembled area 310b. there is.
  • the thicknesses t2 and t3 of the second barrier rib 322 may be greater than the thickness t1 of the first barrier rib 321 .
  • the first assembling pattern 311, the first assembling wire 313, the second assembling pattern 312, and the second assembling wire 324 may be disposed under the first barrier rib 321 and the second barrier rib 322.
  • the first assembly pattern 311 and the second assembly pattern 312 are disposed under the first barrier rib 321 corresponding to the assembly area 310a
  • the first assembly wiring 313 and the second assembly wiring ( 324 may be disposed below the second barrier rib 322 corresponding to the non-assembled area 310b, but is not limited thereto.
  • each of the first partition 321 and the second partition 322 are positioned on the same plane, and the thicknesses t2 and t3 of the second partition 322 are equal to the thickness t1 of the first partition 321 ), the lower surfaces of the first barrier rib 321 and the second barrier rib 322 may be positioned differently from each other.
  • first barrier rib 321 and the second barrier rib 322 may not be positioned on the same plane. That is, the lower surface of the second barrier rib 322 may protrude downward from the lower surface of the first barrier rib 321 . Since the first assembly pattern 311, the first assembly wiring 313, the second assembly pattern 312, and the second assembly wiring 324 are disposed under the first partition 321 and the second partition 322, The first assembled wiring 313 and the second assembled wiring 324 disposed under the second partition 322 corresponding to the non-assembled area 310b are disposed under the first partition 321 corresponding to the assembled area 310a. It may be positioned further below the first assembling pattern 311 and the second assembling pattern 312 disposed on.
  • the dielectrophoretic force formed by the first and second assembly patterns 311 and 312 exposed by the assembly holes 325_R, 325_G, and 325_B is applied to the first barrier rib 321 ), the semiconductor light emitting device positioned on the first barrier rib 321 corresponding to the assembly region 310a is pulled into the corresponding assembly holes 325_R, 325_G, and 325_B, and the corresponding assembly holes 325_R, 325_G, and 325_B can be assembled to In contrast, since the second assembly line 324 and the dielectrophoretic force formed by the second assembly line 324 do not affect the second partition 322 due to the thickness of the second partition 322, the second partition 322 The semiconductor light emitting device positioned on 322 is not attached to the upper surface of the second barrier rib 322 and is freely movable.
  • FIG. 12 is a graph showing electric field strengths for each edge of a chip and a cup edge when a chip having a height (or thickness) of 4.1 ⁇ m is assembled in an assembly hole.
  • the cup may represent a barrier rib
  • the chip may represent a semiconductor light emitting device.
  • the cup edge shows an electric field strength of 2 or less when the cup height is 2 ⁇ m or more
  • the chip edge shows an electric field intensity of 2 or less when the cup height is 3 ⁇ m to 4.5 ⁇ m. Therefore, from FIG. 12 , the height (or thickness) of the first barrier rib 321 corresponding to the assembly region 310a may be determined within ⁇ 20% of the chip height. At the height of the first barrier rib 321 determined as described above, the electric field strength of the cup edge and the electric field strength of the chip edge are low to 2 or less, so that other chips (semiconductor light emitting devices) may not be duplicately attached to a chip assembled in the assembly hole. there is.
  • the second barrier rib 322 may include a 2-1 barrier rib 322_1 and a 2-2 barrier rib 322_2.
  • the 2-1 barrier rib 322_1 may be referred to as a second barrier rib 322, and the 2-2 barrier rib 322_2 may also be referred to as a third barrier rib.
  • the 2-1 barrier rib 322_1 may be disposed on the first assembly line 313 and the second assembly line 324 .
  • the 2-2 barrier rib 322_2 may be disposed on the substrate 310 . That is, the 2-2 barrier rib 322_2 may not vertically overlap each of the first and second assembly wires 313 and 324 .
  • each of the first partition 321, the 2-1 partition 322_1 and the 2-2 partition 322_2 are positioned on the same plane, and the first partition 321 and the 2-1 partition 322_1 And the lower surface of each of the 2-2 partition walls 322_2 may not be located on the same plane. That is, the lower surfaces of the first barrier rib 321 , the 2-1 barrier rib 322_1 , and the 2-2 barrier rib 322_2 may be positioned differently from each other.
  • the thickness t2 of the 2-1 barrier rib 322_1 may be greater than the thickness t1 of the first barrier rib 321 .
  • the 2-1 partition 322_1 is the first partition 321 ) may protrude downward from the lower surface of the Accordingly, the first assembling wires 313 and the second assembling wires 324 disposed under the 2-1 barrier rib 322_1 are formed by the first assembling pattern 311 and the second assembled wire 311 disposed under the first barrier rib 321 . It may be positioned further below the assembly pattern 312 .
  • the dielectrophoretic force is It may affect the first barrier rib 321 corresponding to the assembly area 310a.
  • the first assembly wire 313 and the second assembly wire 324 Since it is located lower than the assembly pattern 311 and the second assembly pattern 312, it does not affect the 2-1 barrier rib 322_1. Accordingly, the semiconductor light emitting device may be assembled into the assembly holes 325_R, 325_G, and 325_B formed in the first barrier rib 321, but the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322.
  • the thickness t3 of the 2-2nd partition 322_2 may be greater than the thickness t2 of the 2-1st partition 322_1.
  • the 2-2 partition wall 322_2 is the 2-1 partition wall It may protrude downward from the lower surface of (322_1).
  • the semiconductor light emitting device is not attached to the upper surface of the 2-2 barrier rib 322_2.
  • the thickness t2 of the 2-1 barrier rib 322_1 may be greater than the thickness t11 of the semiconductor light emitting device.
  • the thickness t2 of the 2-1st barrier rib 322_1 may be 1.2 times or more than the thickness t11 of the semiconductor light emitting device.
  • the thickness t2 of the 2-1 barrier rib 322_1 may be 1.5 times or more than the thickness t11 of the semiconductor light emitting device.
  • the thickness t2 of the 2-1 barrier rib 322_1 may be 1.2 times greater than the thickness t1 of the first barrier rib 321 .
  • the thickness t2 of the 2-1 barrier rib 322_1 may be 1.5 times greater than the thickness t1 of the first barrier rib 321 .
  • the second partition wall 322, particularly the 2-1 partition wall 322_1 is formed to have thicker thicknesses t2 and t3 than the thickness t1 of the first partition wall 321
  • the dielectrophoretic force formed by the first and second assembly patterns 311 and 312 disposed under the first barrier rib 321 affects the first barrier rib 321, so that the first barrier rib ( 321 ) can be easily assembled into the assembly holes 325_R, 325_G, and 325_B formed in the first barrier rib 321 .
  • the dielectrophoretic force formed by the first assembly line 313 and the second assembly line 324 disposed under the 2-1 barrier rib 322_1 is reduced due to the thickness of the second barrier rib 322 .
  • the semiconductor light emitting device may not be attached to the upper surface of the second barrier rib 322 without affecting the top of the 322 . Accordingly, since the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, the following technical advantages may be obtained.
  • the semiconductor light emitting device Since the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, the flow of other semiconductor light emitting devices is not hindered by the semiconductor light emitting device on the second barrier rib 322, so that other semiconductor light emitting devices can be assembled in the corresponding assembly hole. As a result, the assembly rate can be improved.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322 and the semiconductor light emitting device is not disposed on the second barrier rib 322, material costs can be reduced.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, during the assembly process of other semiconductor light emitting devices, the semiconductor light emitting device attached to the upper surface of the second barrier rib 322 is located in an assembly hole where another semiconductor light emitting device is to be assembled. Assembling errors can be prevented.
  • connection defects such as disconnection of electrode wires during the electrode wiring connection process can be prevented.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, an additional process of removing the semiconductor light emitting device attached to the upper surface of the second barrier rib 322 is not required, thereby simplifying the manufacturing process and reducing the manufacturing process time. It can be shortened and productivity can be improved.
  • the display device 300 may include the protruding portion 330 .
  • the protrusion 330 may be disposed in the assembly area 310a.
  • the protrusion 330 may be disposed under the first partition wall 321 corresponding to the assembly area 310a.
  • the protrusion 330 may be disposed under the assembly holes 325_R, 325_G, and 325_B formed in the first barrier rib 321.
  • the protrusion 330 may be disposed under the first assembly pattern ( 311) and the second assembly pattern 312.
  • the protrusion 330 may be disposed between the substrate 310 and the first and second assembly patterns 311 and 312 in the assembly area 310a.
  • the protrusion 330 may be disposed between the substrate 310 and the first assembly pattern 311 and between the substrate 310 and the second assembly pattern 312 in the assembly area 310a.
  • the protrusion 330 may vertically overlap the first assembly pattern 311 and the second assembly pattern 312 in the assembly area 310a.
  • the protrusion 330 may have an island pattern. That is, the protrusion 330 may be located in the assembly area 310a of each of the plurality of sub-pixels PX1 , PX2 , and PX3 . Thus, the protrusions 330 may be patterns spaced apart from each other. For example, the first protrusion is located in the first assembly area of the first sub-pixel PX1 , the second protrusion is located in the second assembly area of the second sub-pixel PX2 , and the A third protrusion may be located in the third assembly area.
  • a difference value between the thicknesses t2 and t3 of the second barrier rib 322 and the thickness t1 of the first barrier rib 321 may be greater than or equal to the thickness t21 of the protrusion 330 .
  • a difference value between the thicknesses t2 and t3 of the second barrier rib 322 and the thickness t1 of the first barrier rib 321 may be equal to the thickness t21 of the protrusion 330 .
  • a difference value between the thicknesses t2 and t3 and the thickness t1 of the first barrier rib 321 may be greater than the thickness t21 of the protrusion 330 .
  • the protrusion 330 is disposed under the first partition 321 corresponding to the assembly area 310a, but the protrusion 330 is not disposed under the second partition 322 corresponding to the non-assembly area 310b.
  • the thickness t1 of the first barrier rib 321 and the thicknesses t2 and t3 of the second barrier rib 322 may be different. That is, when the upper surfaces of each of the first partition wall 321 and the second partition wall 322 are positioned on the same plane, the protruding portion 330 is disposed under the second partition wall 322 corresponding to the non-assembled region 310b. Since the lower surfaces of each of the first partition 321 and the second partition 322 are not located on the same plane, the thickness t1 of the first partition 321 and the thickness t2 of the second partition 322 , t3) may vary.
  • the protrusion 330 may be an insulating member 330 . That is, the protrusion 330 may be made of an inorganic material or an organic material.
  • the insulating member 330 may be disposed between the substrate 310 and the first barrier rib 321 .
  • the insulating member 330 may be formed of a material having a permittivity, but is not limited thereto.
  • the protrusion 330 may have a rectangular shape when viewed from above, but may have various shapes such as a circular shape and an elliptical shape. For example, as long as the size (or area) of the protrusion 330 is greater than the size (or area) of the assembling holes 325_R, 325_G, and 325_B, any shape of the protrusion 330 may be used.
  • each of the first assembling pattern 311 and the second assembling pattern 312 are shown as being in contact with the upper surface of the insulating member 330, but the first assembling pattern 311 and the second assembling pattern 312 At least one layer may be disposed between the insulating member and the insulating member.
  • the width w2 of the protrusion 330 may be greater than or equal to the width w1 of the assembly holes 325_R, 325_G, and 325_B.
  • the width w2 of the protrusion 330 may be the same as the width w1 of the assembly holes 325_R, 325_G, and 325_B.
  • the width w2 of the protrusion 330 may be greater than the width w1 of the assembly holes 325_R, 325_G, and 325_B.
  • the thicknesses t2 and t3 of the second partition wall 322 are equal to the thickness of the first partition wall 321 ( t1) can be greater than.
  • the semiconductor light emitting device includes a plurality of light emitting devices disposed in the plurality of assembly holes 325_R, 325_G, and 325_B between the first assembly line 313 and the second assembly line 324 along the first direction to generate light of the same color.
  • a semiconductor light emitting device may be included.
  • the protruding portion 330 may be disposed below each of a plurality of semiconductor light emitting devices generating light of the same color.
  • the protrusion 330 may be disposed below each of the plurality of red semiconductor light emitting devices.
  • each of the first partition 321 and the second partition 322 are located on the same plane, and the lower surfaces of each of the first partition 321 and the second partition 322 are not located on the same plane. but it could also be the other way around. That is, the upper surfaces of each of the first partition 321 and the second partition 322 may not be located on the same plane, but the lower surfaces of each of the first partition 321 and the second partition 322 may be located on the same plane. .
  • FIG. 13 is a cross-sectional view of a display device according to a second embodiment.
  • the second embodiment is the same as the first embodiment except that a part of the substrate 310 is used as the protrusion 340 .
  • the same reference numerals are given to components having the same shape, structure and/or function as those in the first embodiment, and detailed descriptions are omitted.
  • the display device 300A according to the second embodiment includes a substrate 310, a protrusion 340, a first assembling pattern 311, a second assembling pattern 312, and barrier ribs 321 and 322. and semiconductor light emitting devices 150_R, 150_G, and 150_B.
  • the display device 300A according to the second embodiment may include more components than these, but is not limited thereto.
  • the substrate 310 may have a plurality of assembled regions 310a and non-assembled regions 310b.
  • the protrusion 340 may be disposed in each of the plurality of assembly areas 310a.
  • the protrusion 340 may be disposed between the substrate 310 and the first and second assembly patterns 311 and 312 .
  • the protrusion 340 may be disposed between the substrate 310 and the first assembly pattern 311 .
  • the protrusion 340 may be disposed between the substrate 310 and the second assembly pattern 312 .
  • the protrusion 340 may be part of the substrate 310 .
  • the protrusion 340 may protrude upward from the upper surface of the substrate 310 .
  • the protruding portion 340 may protrude from the upper surface of the substrate 310 toward the assembly holes 325_R, 325_G, and 325_B or the semiconductor light emitting device. In this case, there is no need to provide a separate protrusion, so the structure is simple and cost can be reduced.
  • the first assembly pattern 311 may be positioned higher than the first assembly line 313
  • the second assembly pattern 312 may be positioned higher than the second assembly line 324 .
  • the barrier rib may be disposed on the first assembling pattern 311 , the second assembling pattern 312 , the first assembling wire 313 , the second assembling wire 324 , and the substrate 310 .
  • the barrier rib may have a first barrier rib 321 and a second barrier rib 322 .
  • the second barrier rib 322 may include a 2-1 barrier rib 322_1 and a 2-2 barrier rib 322_2.
  • the 2-1 barrier rib 322_1 may be referred to as a second barrier rib 322, and the 2-2 barrier rib 322_2 may also be referred to as a third barrier rib.
  • Assembly holes 325_R, 325_G, and 325_B may be formed in the first barrier rib 321 disposed in the assembly region 310a, and semiconductor light emitting devices may be disposed in the assembly holes 325_R, 325_G, and 325_B.
  • first barrier rib 321 may be disposed in the assembly area 310a and the second barrier rib 322 may be disposed in the non-assembled area 310b.
  • first assembly pattern 311 and the second assembly pattern 312 may be disposed under the first barrier rib 321 .
  • first assembling wire 313 and the second assembling wire 324 may be disposed below the second barrier rib 322 , particularly the 2-1 barrier rib 322_1 .
  • a difference value between the thicknesses t2 and t3 of the second barrier rib 322 and the thickness t1 of the first barrier rib 321 may be greater than or equal to the thickness t21 of the protrusion 340 .
  • the difference between the thickness t2 of the 2-1 barrier rib 322_1 and the thickness t1 of the first barrier rib 321 may be greater than or equal to the thickness t21 of the protrusion 340 .
  • the difference value between the thickness t2 of the 2-1st barrier rib 322_1 and the thickness t1 of the first barrier rib 321 may be equal to the thickness t21 of the protrusion 340 .
  • a difference between the thickness t2 of the 2-1 barrier rib 322_1 and the thickness t1 of the first barrier rib 321 may be greater than the thickness t21 of the protrusion 340 .
  • the first partition 321 depends on whether the protruding portion 340 is disposed. ), the thicknesses t1, t2, and t3 of the 2-1 barrier rib 322_1 and the 2-2 barrier rib 322_2 may be different.
  • the thickness t1 of the first barrier rib 321 is 2-1 It may be smaller than the thickness t2 of the barrier rib 322_1 or the thickness t3 of the 2-2 barrier rib 322_2.
  • the thickness t2 of the 2-1 barrier rib 322_1 is the first barrier 321 ) and may be smaller than the thickness t3 of the 2-2 partition wall 322_2.
  • the first assembling pattern 311, the second assembling pattern 312, the first assembling wire 313, the second assembling wire 324, and/or the protrusion 340 are formed under the 2-2 partition wall 322_2. is not disposed, the thickness t3 of the 2-2 barrier rib 322_2 may be greater than the thickness t1 of the first barrier rib 321 or the thickness t2 of the 2-1 barrier rib 322_1.
  • the dielectrophoretic force formed by the first assembling pattern 311 and the second assembling pattern 312 in the assembling area 310a affects the first barrier rib 321 .
  • the semiconductor light emitting device on the first barrier rib 321 can be pulled into the assembly holes 325_R, 325_G, and 325_B by dielectrophoretic force and assembled into the assembly holes 325_R, 325_G, and 325_B.
  • the thickness t2 of the 2-1 barrier rib 322_1 is greater than the thickness t1 of the first barrier rib 321, the first assembled wiring 313 and the second assembled wire 313 disposed in the non-assembled region 310b
  • the dielectrophoretic force formed by the assembled wiring 324 does not reach the second barrier rib 322 . Therefore, since the semiconductor light emitting device positioned on the second barrier rib 322 is not fixed by dielectrophoretic force, it is not attached to the upper surface of the second barrier rib 322 .
  • the thickness t3 of the 2-2 partition wall 322_2 is greater than the thickness t1 of the first partition wall 321, and the first assembling pattern 311, the second assembly pattern 312, and the first assembling pattern 311 are formed. Since the wiring 313 and the second assembly wiring 324 are not disposed, dielectrophoretic force is not formed, so that the semiconductor light emitting device is not attached to the 2-2 barrier rib 322_2.
  • the thicknesses t2 and t3 of the second barrier rib 322 are greater than the thickness t1 of the first barrier rib 321, so that the following technical can have advantages.
  • the semiconductor light emitting device Since the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, the flow of other semiconductor light emitting devices is not hindered by the semiconductor light emitting device on the second barrier rib 322, so that other semiconductor light emitting devices can be assembled in the corresponding assembly hole. As a result, the assembly rate can be improved.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322 and the semiconductor light emitting device is not disposed on the second barrier rib 322, material costs can be reduced.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, during the assembly process of other semiconductor light emitting devices, the semiconductor light emitting device attached to the upper surface of the second barrier rib 322 is located in an assembly hole where another semiconductor light emitting device is to be assembled. Assembling errors can be prevented.
  • connection defects such as disconnection of electrode wires during the electrode wiring connection process can be prevented.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, an additional process of removing the semiconductor light emitting device attached to the upper surface of the second barrier rib 322 is not required, thereby simplifying the manufacturing process and reducing the manufacturing process time. It can be shortened and productivity can be improved.
  • the protruding portion 340 is also disposed under the spaced apart space between the first assembling pattern 311 and the second assembling pattern 312, the protruding portion 340 is formed between the first assembling pattern 311 and the second assembling pattern 311. It may not be disposed below the separation space between the second assembly patterns 312 . That is, the protrusion 340 may include a first protrusion disposed under the first assembly pattern 311 and a second protrusion disposed under the second assembly pattern 312 . In this case, the first protrusion and the second protrusion may be spaced apart from each other horizontally.
  • FIG. 15 is a cross-sectional view of a display device according to a third embodiment.
  • the third embodiment is the same as the first embodiment except that the first assembly pattern 311 and the second assembly pattern 312 are used as the protruding portion 350 .
  • the same reference numerals are given to components having the same shape, structure and/or function as those in the first or second embodiment, and detailed descriptions are omitted.
  • the display device 300B according to the third embodiment includes a substrate 310, a protrusion 350, a first assembling pattern 311, a second assembling pattern 312, and barrier ribs 321 and 322. ) and semiconductor light emitting devices 150_R, 150_G, and 150_B.
  • the display device 300B according to the third embodiment may include more components than these, but is not limited thereto.
  • the substrate 310 may have a plurality of assembled regions 310a and non-assembled regions 310b.
  • the protrusion 350 may be disposed in each of the plurality of assembly areas 310a.
  • the protrusion 350 may be the substrate 310 , the first assembly pattern 311 , and the second assembly pattern 312 .
  • the first assembly pattern 311 may have a thickness t32 greater than the thickness t31 of the first assembly line 313 .
  • the second assembly pattern 312 may have a thickness t42 greater than the thickness t41 of the second assembly line 324 .
  • the first assembling pattern 311 and the second assembling pattern 312 may be used as a member forming dielectrophoretic force to assemble the semiconductor light emitting device into the assembling holes 325_R, 325_G, and 325_B.
  • the first assembling pattern 311 and the second assembling pattern 312 are protruding portions 350 differentiating the thickness t1 of the first barrier rib 321 and the thicknesses t2 and t3 of the second barrier rib 322 can be used as In this case, there is no need to provide a separate protrusion, so the structure is simple and cost can be reduced.
  • the first assembly pattern 311 may be positioned higher than the first assembly line 313
  • the second assembly pattern 312 may be positioned higher than the second assembly line 324 .
  • the barrier rib may be disposed on the first assembling pattern 311 , the second assembling pattern 312 , the first assembling wire 313 , the second assembling wire 324 , and the substrate 310 .
  • the barrier rib may have a first barrier rib 321 and a second barrier rib 322 .
  • the second barrier rib 322 may include a 2-1 barrier rib 322_1 and a 2-2 barrier rib 322_2.
  • the 2-1 barrier rib 322_1 may be referred to as a second barrier rib 322, and the 2-2 barrier rib 322_2 may also be referred to as a third barrier rib.
  • Assembly holes 325_R, 325_G, and 325_B may be formed in the first barrier rib 321 disposed in the assembly region 310a, and semiconductor light emitting devices may be disposed in the assembly holes 325_R, 325_G, and 325_B.
  • first barrier rib 321 may be disposed in the assembly area 310a and the second barrier rib 322 may be disposed in the non-assembled area 310b.
  • first assembly pattern 311 and the second assembly pattern 312 may be disposed under the first barrier rib 321 .
  • first assembling wire 313 and the second assembling wire 324 may be disposed below the second barrier rib 322 , particularly the 2-1 barrier rib 322_1 .
  • the difference between the thicknesses t2 and t3 of the second barrier rib 322 and the thickness t1 of the first barrier rib 321 is the thickness t31 of the first assembly pattern 311 and the first assembly wire 313 It may be greater than or equal to the difference between the thicknesses t32 of or greater than the difference between the thickness t41 of the second assembly pattern 312 and the thickness t42 of the second assembly line 324 .
  • the first partition 321 depends on whether the protruding portion 350 is disposed. ), the thicknesses t1, t2, and t3 of the 2-1 barrier rib 322_1 and the 2-2 barrier rib 322_2 may be different.
  • the thickness t1 of the first barrier rib 321 is the second It may be smaller than the thickness t2 of the -1 barrier rib 322_1 or the thickness t3 of the 2-2 barrier rib 322_2.
  • the thickness t2 of the 2-1 barrier rib 322_1 is the first barrier 321 ) and may be smaller than the thickness t3 of the 2-2 partition wall 322_2.
  • the first assembling pattern 311, the second assembling pattern 312, the first assembling wire 313, the second assembling wire 324, and/or the protruding portion 350 are formed under the 2-2 partition wall 322_2. is not disposed, the thickness t3 of the 2-2 barrier rib 322_2 may be greater than the thickness t1 of the first barrier rib 321 or the thickness t2 of the 2-1 barrier rib 322_1.
  • the dielectrophoretic force formed by the first assembling pattern 311 and the second assembling pattern 312 in the assembling area 310a affects the first barrier rib 321 .
  • the semiconductor light emitting device on the first barrier rib 321 can be pulled into the assembly holes 325_R, 325_G, and 325_B by dielectrophoretic force and assembled into the assembly holes 325_R, 325_G, and 325_B.
  • the thickness t2 of the 2-1 barrier rib 322_1 is greater than the thickness t1 of the first barrier rib 321, the first assembled wiring 313 and the second assembled wire 313 disposed in the non-assembled region 310b
  • the dielectrophoretic force formed by the assembled wiring 324 does not reach the second barrier rib 322 . Therefore, since the semiconductor light emitting device positioned on the second barrier rib 322 is not fixed by dielectrophoretic force, it is not attached to the upper surface of the second barrier rib 322 .
  • the thickness t3 of the 2-2 partition wall 322_2 is greater than the thickness t1 of the first partition wall 321, and the first assembling pattern 311, the second assembly pattern 312, and the first assembling pattern 311 are formed. Since the wiring 313 and the second assembly wiring 324 are not disposed, dielectrophoretic force is not formed, so that the semiconductor light emitting device is not attached to the 2-2 barrier rib 322_2.
  • the thickness (t2, t3) of the second barrier rib 322 is greater than the thickness (t1) of the first barrier rib 321.
  • the semiconductor light emitting device Since the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, the flow of other semiconductor light emitting devices is not hindered by the semiconductor light emitting device on the second barrier rib 322, so that other semiconductor light emitting devices can be assembled in the corresponding assembly hole. As a result, the assembly rate can be improved.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322 and the semiconductor light emitting device is not disposed on the second barrier rib 322, material costs can be reduced.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, during the assembly process of other semiconductor light emitting devices, the semiconductor light emitting device attached to the upper surface of the second barrier rib 322 is located in an assembly hole where another semiconductor light emitting device is to be assembled. Assembling errors can be prevented.
  • connection defects such as disconnection of electrode wires during the electrode wiring connection process can be prevented.
  • the semiconductor light emitting device is not attached to the upper surface of the second barrier rib 322, an additional process of removing the semiconductor light emitting device attached to the upper surface of the second barrier rib 322 is not required, thereby simplifying the manufacturing process and reducing the manufacturing process time. It can be shortened and productivity can be improved.
  • the embodiment may be adopted in the display field for displaying images or information.
  • the embodiment can be adopted in the field of display displaying images or information using a semiconductor light emitting device.
  • the semiconductor light-emitting device may be a micro-level semiconductor light-emitting device or a nano-level semiconductor light-emitting device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치는 복수의 조립 영역과 비 조립 영역을 갖는 기판과, 복수의 조립 영역 상에 배치되고, 조립 홀을 갖는 제1 격벽과, 비 조립 영역 상에 배치되는 제2 격벽과, 조립 홀에 반도체 발광 소자를 포함하고, 제2 격벽의 두께가 제1 격벽의 두께보다 크다.

Description

디스플레이 장치
실시예는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 발광 다이오드(Light Emitting Diode)와 같은 자발광 소자를 화소의 광원으로 이용하여 고화질의 영상을 표시한다. 발광 다이오드는 열악한 환경 조건에서도 우수한 내구성을 나타내며, 장수명 및 고휘도가 가능하여 차세대 디스플레이 장치의 광원으로 각광받고 있다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 이를 디스플레이 장치의 패널(이하, "디스플레이 패널"이라 함)에 배치하여 차세대 광원으로 이용하기 위한 연구가 진행되고 있다.
이러한 디스플레이 장치는 평판 디스플레이를 넘어, 플렉서블 디스플레이, 폴더블(folderable) 디스플레이, 스트레처블(strechable) 디스플레이, 롤러블(rollable) 디스플레이 등과 같이 다양한 형태로 확대되고 있다.
고해상도를 구현하기 위해서 점차 화소의 사이즈가 작아지고 있고, 이와 같이 작아진 사이즈의 수많은 화소에 발광 소자가 정렬되어야 하므로, 마이크로 또는 나노 스케일 정도로 작은 초소형의 발광 다이오드의 제조에 대한 연구가 활발하게 이루어지고 있다.
통상 디스플레이 장치는 수 천만 개 이상의 화소를 포함한다. 따라서, 사이즈가 작은 수 천만 개 이상의 화소 각각에 적어도 하나 이상의 발광 소자들을 정렬하는 것이 매우 어렵기 때문에, 최근 디스플레이 패널에 발광 소자들을 정렬하는 방안에 대한 다양한 연구가 활발하게 진행되고 있다.
발광 소자의 사이즈가 작아짐에 따라, 이들 발광 소자를 기판 상에 신속하고 정확하게 전사하는 것이 매우 중요한 해결 과제로 대두되고 있다. 최근 개발되고 있는 전사 기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프 방식(Laser Lift-off method) 또는 자가 조립 방식(self-assembly method) 등이 있다. 특히, 자성체(또는 자석)를 이용하여 발광 소자를 기판 상에 전사하는 자가 조립 방식이 최근 각광받고 있다.
자가 조립 방식에서는 유체가 수용된 소조 내에 수많은 발광 소자가 투하되고 자성체의 이동에 따라 유체 속에 투하된 발광 소자를 기판의 화소로 이동시켜, 발광 소자가 각 화소에 정렬되고 있다. 따라서, 자가 조립 방식은 수많은 발광 소자를 신속하고 정확하게 기판 상에 전사할 수 있어 차세대 전사 방식으로 각광받고 있다.
도 1은 출원인의 비공개 기술에 따른 디스플레이 장치를 도시한 평면도이고, 도 2는 출원인의 비공개 기술에 따른 디스플레이 장치를 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 자기 조립 방식을 이용하여 LED(5a, 5b)를 조립하기 위해, 기판(1) 상에 조립 배선(2a, 2b)이 배치된다.
제1 조립 배선(2a)과 제2 조립 배선(2b) 사이에 형성된 유전영동힘(F)에 의해 LED(5a, 5b)가 조립 홀(3a, 3b)에 조립된다. 즉, 적색 조립 홀(3a)에 적색 LED(5a)가 조립되고, 녹색 조립 홀(5b)에 녹색 LED(5b)가 조립된다.
하지만, 조립 홀(3a, 3b)뿐망 아니라 조립 홀(3a, 3b) 사이의 격벽(3) 위에도 유전영동힘(F)이 형성되므로, 이 유전영동힘(F)에 의해 격벽(3) 상면에 적색 LED(5a)가 부착될 수 있다. 도면에는 격벽(3) 상면에 적색 LED(5a)가 부착되는 것으로 도시되고 있지만, 녹색 LED(5b)나 청색 LED가 부착될 수도 있다.
격벽(3) 상면에 적색 LED(5a)가 부착되는 경우, 격벽(3) 상의 적색 LED(5a)에 의해 다른 LED, 즉 녹색 LED(5b)나 청색 LED의 유동이 방해되어 다른 LED가 해당 조립 홀(3b)에 조립되지 못하는 경우가 빈번해져, 조립율이 감소되는 문제가 있다.
또한, 격벽(3) 상에 부착되는 LED(5a, 5b)는 버려지는 것으로서, 재료비가 상승되는 문제가 있다.
또한, 녹색 LED(5b)에 대한 조립 공정시, 녹색 조립 홀(5b)에 격벽(3) 상에 부착된 적색 LED(5a)가 조립되는 조립 에러가 발생되는 문제가 있다.
또한, 격벽(3) 상에 부착된 적색 LED(5a)애 의해 전극 배선 연결 공정시 전극 배선의 단선과 같은 연결 불량이 발생되는 문제가 있다.
아울러, 격벽(3) 상에 부착된 LED(5a, 5b)를 제거하는 공정이 추가되는 경우, 제조 공정이 복잡해지고 제조 공정 시간이 늘어나 생산성 저하가 야기되는 문제가 있다. 설사 격벽(3) 상에 부착된 LED(5a, 5b)를 제거하는 공정이 추가된다 하더라도 격벽(3) 상에 부착된 LED(5a, 5b)가 완벽하게 제거하는 것은 사실 상 불가능하여 여전히 다양한 문제가 야기될 수 있다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 조립율을 향상시킬 수 잇는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 재료비를 낮출 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 조립 에러를 방지할 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 전기적 연결 불량을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 생산성을 높일 수 있는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는, 복수의 조립 영역과 비 조립 영역을 갖는 기판; 상기 복수의 조립 영역 상에 배치되고, 조립 홀을 갖는 제1 격벽; 상기 비 조립 영역 상에 배치되는 제2 격벽; 및 상기 조립 홀에 반도체 발광 소자를 포함하고, 상기 제2 격벽의 두께가 상기 제1 격벽의 두께보다 크다.
상기 복수의 조립 영역에 배치되는 돌출부를 포함할 수 있다.
상기 제2 격벽이 두께와 상기 제1 격벽의 두께 사이의 차이 값은 상기 돌출부의 두께 이상일 수 있다.
상기 돌출는 절연 부재일 수 있다.
상기 돌출부는 상기 기판의 일부일 수 있다.
상기 제2 격벽은, 상기 제1 조립 배선 및 상기 제2 조립 배선 상에 제2-1 격벽; 및 상기 기판 상에 배치된 제2-2 격벽을 포함할 수 있다.
상기 제2-1 격벽의 두께 상기 제1 격벽의 두께보다 크고, 상기 제2-2 격벽의 두께는 제2-1 격벽의 두께보다 클 수 있다.
상기 돌출부는 상기 제1 조립 패턴 및 상기 제2 조립 패턴일 수 있다.
상기 제1 조립 패턴은, 상기 제1 조립 배선의 두께보다 큰 두께를 갖고,
상기 제2 조립 패턴은, 상기 제2 조립 배선의 두께보다 큰 두께를 가질 수 있다.
상기 제1 격벽, 상기 제2-1 격벽 및 상기 제2-2 격벽 각각의 상면은 동일한 평면 상에 위치되고, 상기 제1 격벽, 상기 제2-1 격벽 및 상기 제2-2 격벽 각각의 하면은 동일한 평면 상에 위치되지 않을 수 있다.
실시예는 도 10, 도 13 및 도 15에 도시한 바와 같이, 조립 영역(310a)에 돌출부(330, 340, 350)를 배치하여, 조립 영역(310a)에 해당하는 제1 격벽(321)의 두께보다 비조립 영역(310b)에 해당하는 제2 격벽(322)의 두께가 더 크도록 할 수 있다. 이에 따라, 제1 격벽(321)에 형성된 조립 홀(325_R, 325_G, 325_B)에 반도체 발광 소자(150_R, 150_G, 150_B)에만 조립되고, 제2 격벽(322)의 상면에는 반도체 발광 소자(150_R, 150_G, 150_B)가 부착되지 않도록 할 수 있다.
이와 같은 구조에 의해 다음과 같은 기술적 효과가 있다.
제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않으므로, 제2 격벽(322) 상의 반도체 발광 소자에 의해 다른 반도체 발광 소자의 유동이 방해되지 않아 다른 반도체 발광 소자가 해당 조립 홀에 조립될 수 있어, 조립율이 향상될 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 반도체 발광 소자가 제2 격벽(322) 상에 부착되어 버려지지 않으므로, 재료비를 절감할 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 다른 반도체 발광 소자의 조립 공정시 제2 격벽(322) 상면에 부착되었던 반도체 발광 소자가 다른 반도체 발광 소자가 조립될 조립 홀에 조립되는 조립 에러를 방지할 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 전극 배선 연결 공정시 전극 배선의 단선과 같은 연결 불량을 방지할 수 있다.
아울러, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 제2 격벽(322) 상면에 부착된 반도체 발광 소자를 제거하는 추가 공정이 필요하지 않아, 제조 공정이 단순하고 제조 공정 시간이 단축되어 생산성이 향상될 수 있다.
한편, 기판(310)의 일부를 돌출부(340)로 사용하거나(도 13) 제1 조립 패턴(311) 및 제2 조립 패턴(312)를 돌출부(350)로 사용함으로써, 별도의 돌출부가 구비될 필요가 없어, 구조가 단순하고 비용이 절감될 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 출원인의 비공개 기술에 따른 디스플레이 장치를 도시한 평면도이다.
도 2는 출원인의 비공개 기술에 따른 디스플레이 장치를 도시한 단면도이다.
도 3은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 4는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 5는 도 4의 화소의 일 예를 보여주는 회로도이다.
도 6은 도 3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 7은 도 6의 A2 영역의 확대도이다.
도 8는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 9는 제1 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 10은 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 11은 제1 실시예에 따른 디스플레이 장치에서 유전영동힘의 분포를 도시한다.
도 12는 4.1㎛의 높이(또는 두께)를 갖는 칩이 조립 홀에 조립될 때, 칩의 에지와 컵 에지 각각에 대한 전기장 세기를 보여주는 그래프이다.
도 13은 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 14는 제2 실시예에 따른 디스플레이 장치에서 유전영동힘의 분포를 도시한다.
도 15는 제3 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 16은 제3 실시예에 따른 디스플레이 장치에서 유전영동힘의 분포를 도시한다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰, 스마트 폰(smart phone), 자동차용 HUD(head-Up Display), 노트북 컴퓨터(laptop computer)용 백라이트 유닛, VR이나 AR용 디스플레이 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 3은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 3을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 4는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 5는 도 4의 화소의 일 예를 보여주는 회로도이다.
도 4 및 도 5를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인(VDDL), 저전위 전압이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 4에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 5과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 5와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 5에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 5에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 6은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 6을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 4의 PX) 별로 배치된 복수의 발광 소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
도 7은 도 6의 A2 영역의 확대도이다.
도 7을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광 소자(150)를 조립하기 위해 유전영동힘을 생성하기 위해 구비될 수 있다. 예컨대, 발광 소자(150)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광 소자(150), 녹색 발광 소자(150G) 및 청색 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
기판(200)은 도 4 및 도 5에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다.
절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(206)은 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 홀(203)은 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 발광 소자, 녹색 발광 소자 및 청색 발광 소자 각각은 상이한 형상을 가지며, 이들 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(30)은 적색 발광 소자가 조립되기 위한 제1 조립 홀, 녹색 발광 소자가 조립되기 위한 제2 조립 홀 및 청색 발광 소자가 조립되기 위한 제3 조립 홀을 포함할 수 있다. 예컨대, 적색 발광 소자는 원형을 가지고, 녹색 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 발광 소자의 타원형의 제2 장축은 녹색 발광 소자의 타원형의 제2 장축보다 크고, 청색 발광 소자의 타원형의 제2 단축은 녹색 발광 소자의 타원형의 제1 단축보다 작을 수 있다.
한편, 발광 소자(150)를 기판(200) 상에 장착하는 방식은 예컨대, 자가 조립 방식(도 8)과 전사 방식 등이 있을 수 있다.
도 8는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 7 및 도 8를 참조하여 발광 소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
도 8를 참조하면, 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 7에 도시한 바와 같이, 기판(200)에는 조립될 발광 소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
조립 배선(201, 202)은 투명 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
조립 배선(201, 202)은 외부에서 공급된 전압에 의해 전기장이 형성되고, 이 전기장에 의해 유전영동힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동힘에 의해 기판(200) 상의 조립 홀(203)에 발광 소자(150)를 고정시킬 수 있다.
조립 배선(201, 202) 간의 간격은 발광 소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 절연층(206)의 일부가 제거됨으로써, 발광 소자(150)들 각각이 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 발광 소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광 소자가 조립되거나 복수의 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 8를 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광 소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
발광 소자(150)는 조립 장치(1100)를 향해 이동 중, 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
이때, 기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광 소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다.
즉, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광 소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
기판(200)의 조립 홀(203) 상에 조립된 발광 소자(150)와 기판(200) 사이에는 소정의 솔더층(미도시)이 더 형성되어 발광 소자(150)의 결합력을 향상시킬 수 있다.
이후 발광 소자(150)에 전극 배선(미도시)이 연결되어 전원을 인가할 수 있다.
다음으로 도시되지 않았지만, 후공정에 의해 적어도 하나 이상의 절연층이 형성될 수 있다. 적어도 하나 이상의 절연층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
한편, 실시예는 제1 전극 패턴 및 제2 전극 패턴이 배치된 조립 영역의 조립 홀 주변의 제1 격벽의 두께보다 비조립 영역의 제2 격벽의 두께를 더 크게 하여, 제2 격벽 상에 유전영동힘이 미치지 않도록 하여 반도체 발광 소자가 제2 격벽의 상면에 부착되지 않도록 하는 디스플레이 장치를 제공한다.
이하에서 누락된 설명은 도 3 내지 도 8 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다.
[제1 실시예]
도 9는 제1 실시예에 따른 디스플레이 장치를 도시한 평면도이고, 도 10은 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 9 및 도 10을 참조하면, 제1 실시예에 따른 디스플레이 장치(300)는 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 매트릭스로 배열될 수 있다. 예컨대, 복수의 화소(PX)는 제1 방향(x 방향)을 따라 배열된 화소 행과 제2 방향(y 방향)을 따라 배열된 화소 열을 가질 수 있다.
복수의 화소(PX) 각각은 복수의 서브 화소(PX1, PX2, PX3)를 포함할 수 있다. 복수의 화소(PX) 각각은 단위 영상을 디스플레이할 수 있다. 즉, 복수의 화소(PX) 각각은 풀 컬러 구현이 가능하다.
복수의 서브 화소는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 도면에는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)가 서로 동일한 사이즈를 갖는 것으로 도시되고 있지만, 서로 상이할 수도 있다.
예컨대, 제1 서브 화소(PX1)에 제1 반도체 발광 소자(150_R)가 배치되고, 제2 서브 화소(PX2)에 제2 반도체 발광 소자(150_G)가 배치되며, 제3 서브 화소(PX3)에 제3 반도체 발광 소자가 배치될 수 있다. 예컨대, 제1 반도체 발광 소자(150_R)는 적색 반도체 발광 소자를 포함하고, 제2 반도체 발광 소자(150_G)는 녹색 반도체 발광 소자를 포함하며, 제3 반도체 발광 소자(150_B)는 청색 반도체 발광 소자를 포함할 수 있다. 예컨대, 제1 반도체 발광 소자(150_R), 제2 반도체 발광 소자(150_G) 및 제3 반도체 발광 소자(150_B) 각각은 마이크로미터 사이즈를 갖는 반도체 발광 소자 또는 나노미터 사이즈를 가질 수 있다. 예컨대, 제1 반도체 발광 소자(150_R), 제2 반도체 발광 소자(150_G) 및 제3 반도체 발광 소자(150_B) 각각은 10㎛이하의 직경을 가지므로, 초 고해상도의 디스플레이가 가능할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 제1 방향을 따라 동일한 서브 화소가 반복적으로 배열될 수 있다. 예컨대, 제1 서브 화소(PX1)은 제1 방향을 따라 반복적으로 배열되고, 제2 서브 화소(PX2)는 제1 방향을 따라 반복적으로 배열되며, 제3 서브 화소(PX3)는 제1 방향을 따라 반복적으로 배열될 수 있다. 제1 방향을 따라 동일한 서브 화소가 반복적으로 배열되는 것은 스트라이프열(stripe column) 배열이라 불릴 수 있다. 예컨대, 제1 스트라이프열은 제1 방향을 따라 반복적으로 배열된 제1 서브 화소(PX1)가 포함되고, 제2 스트라이프열은 제1 방향을 따라 반복적으로 배열된 제2 서브 화소(PX2)가 포함되며, 제3 스트라이프열은 제1 방향을 따라 반복적으로 배열된 제3 서브 화소(PX3)가 포함될 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)는 제2 방향을 따라 반복적으로 배열될 수 있다. 예컨대, 제2 방향을 따라 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)의 순서로 배열되고, 제3 서브 화소(PX3)에 인접하여 다시 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)의 순서로 배열될 수 있다.
한편, 제1 실시예에 따른 디스플레이 장치(300)는 기판(310), 격벽(321, 322) 및 반도체 발광 소자(150_R, 150_G, 150_B)를 포함할 수 있다. 제1 실시예에 따른 디스플레이 장치(300)는 이보다 더 많은 구성 요소를 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
기판(310)은 그 기판(310) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(310)은 복수의 조립 영역(310a)과 비조립 영역(310b)을 가질 수 있다. 예컨대, 조립 영역(310a)은 반도체 발광 소자(150_R, 150_G, 150_B)가 조립되는 영역이고, 비조립 영역(310b)는 반도체 발광 소자(150_R, 150_G, 150_B)가 조립되지 않는 영역일 수 있다. 예컨대, 조립 영역(310a)은 반도체 발광 소자(150_R, 150_G, 150_B)에서 광이 생성되는 발광 영역일 수 있다. 예컨대, 비조립 영역(310b)은 반도체 발광 소자(150_R, 150_G, 150_B)가 배치되지 않으므로, 광이 발광되지 않는 비발광 영역일 수 있다.
격벽(321, 322)은 기판(310) 상에 배치될 수 있다. 격벽(321, 322)은 반도체 발광 소자(150_R, 150_G, 150_B)가 조립되기 위한 조립 홀(325_R, 325_G, 325_B)을 가질 수 있다. 예컨대, 조립 홀(325_R, 325_G, 325_B) 내에 절연층(315)이 노출될 수 있다. 예컨대, 조립 홀(325_R, 325_G, 325_B)의 바닥면은 절연층(315)의 상면일 수 있다. 예컨대, 조립 홀(325_R, 325_G, 325_B)은 서브 화소(PX1, PX2, PX3) 각각에 배치될 수 있다.
격벽(321, 322)은 반도체 발광 소자(150_R, 150_G, 150_B)의 두께(t11)를 고려하여 그 두께(t1, t2, t3)가 결정될 수 있다. 예컨대, 격벽(321, 322)의 두께(t1)는 반도체 발광 소자(150_R, 150_G, 150_B)의 두께(t11)보다 작을 수 있지만, 이에 대해서는 한정하지 않는다. 따라서, 반도체 발광 소자(150_R, 150_G, 150_B)의 상측은 격벽(321, 322)의 상면보다 더 높게 위치될 수 있다. 즉, 반도체 발광 소자(150_R, 150_G, 150_B)의 상측은 격벽(321, 322)의 상면으로부터 상부 방향으로 돌출될 수 있다.
조립 홀(325_R, 325_G, 325_B)의 형성을 위한 공차 마진과 조립 홀(325_R, 325_G, 325_B) 내에 반도체 발광 소자(150_R, 150_G, 150_B)가 용이하게 조립되도록 하기 위한 마진 등을 고려하여 조립 홀(325_R, 325_G, 325_B)의 사이즈가 결정될 수 있다. 예컨대, 조립 홀(325_R, 325_G, 325_B)의 사이즈는 반도체 발광 소자(150_R, 150_G, 150_B)의 사이즈보다 클 수 있다. 예컨대, 반도체 발광 소자(150_R, 150_G, 150_B)가 조립 홀(325_R, 325_G, 325_B)의 중심에 조립되었을 때, 반도체 발광 소자(150_R, 150_G, 150_B)의 외 측면은 조립 홀(325_R, 325_G, 325_B)의 내 측면으로부터 이격될 수 있다.
반도체 발광 소자(150_R, 150_G, 150_B) 각각은 조립 홀(325_R, 325_G, 325_B)에 조립되어, 소정의 광을 생성할 수 있다. 반도체 발광 소자는 복수의 적색 반도체 발광 소자(150_R), 녹색 반도체 발광 소자(150_G) 및 청색 반도체 발광 소자(150_B)를 포함할 수 있다. 예컨대, 적색 반도체 발광 소자(150_R)는 제1 서브 화소(PX1)의 제1 조립 홀(325_R)에 배치되고, 녹색 반도체 발광 소자(150_G)는 제2 서브 화소(PX2)의 제2 조립 홀(325_G)에 배치되며, 청색 반도체 발광 소자(150_B)는 제3 서브 화소(PX3)의 제3 조립 홀(325_B)에 배치될 수 있다.
한편, 제1 실시예에 따른 디스플레이 장치(300)는 제1 조립 패턴(311), 제2 조립 패턴(312)(312), 제1 조립 배선(313) 및 제2 조립 배선(324)을 포함할 수 있다. 제1 조립 패턴(311), 제2 조립 패턴(312), 제1 조립 배선(313) 및 제2 조립 배선(324)은 유전영동힘을 형성하기 위해 전기장을 생성할 수 있다.
제1 조립 패턴(311), 제2 조립 패턴(312), 제1 조립 배선(313) 및 제2 조립 배선(324)은 기판(310)과 격벽 사이에 배치될 수 있다.
제1 조립 배선(313)과 제2 조립 배선(324)은 제1 방향을 따라 배치될 수 있다. 제1 조립 패턴(311)과 제2 조립 패턴(312)은 제2 방향을 따라 배치될 수 있다. 제1 조립 패턴(311)은 제1 조립 배선(313)에 연결되고, 제2 조립 패턴(312)은 제2 조립 배선(324)에 연결될 수 있다. 예컨대, 제1 조립 패턴(311)은 제1 조립 배선(313)으로부터 제2 방향을 따라 연장되고, 제2 조립 패턴(312)은 제2 조립 배선(324)으로부터 제1 조립 패턴(311)을 향해 연장될 수 있다. 예컨대, 제1 조립 패턴(311)과 제2 조립 패턴(312)은 서로 마주보도록 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 전압과 제2 전압이 제1 조립 패턴(311)과 제2 조립 패턴(312)에 교번적으로 공급될 수 있다. 예컨대, 제1 주기동안 제1 전압이 제1 조립 배선(313)을 경유하여 제1 조립 패턴(311)에 공급되고, 제2 전압이 제2 조립 배선(324)을 경유하여 제2 조립 패턴(312)에 공급될 수 있다. 예컨대, 제2 주기동안 제2 전압이 제1 조립 배선(313)을 경유하여 제1 조립 패턴(311)에 공급되고, 제1 전압이 제2 조립 배선(324)을 경유하여 제2 조립 패턴(312)에 공급될 수 있다. 예컨대, 제1 전압은 (+) 전압이고, 제2 전압은 (-) 전압일 수 있다. 예컨대, 제1 전압은 (+) 전압 또는 (-) 전압이고, 제2 전압은 그라운드 접지될 수 있다.
제1 전압과 제2 전압에 의해 제1 조립 패턴(311)과 제2 조립 패턴(312) 사이에 전기장이 생성될 수 있다. 유전영동힘이 전기장, 반도체 발광 소자의 반경, 절연층(315)의 유전율 등에 의해 결정될 수 있다. 이에 따라, 제1 조립 패턴(311)과 제2 조립 패턴(312) 사이에 유전영동힘이 형성될 수 있다.
도 9에 도시한 바와 같이, 제1 조립 배선(313)과 제2 조립 배선(324)이 제2 방향을 따라 교대로 배치되므로, 조립 영역(310a)뿐만 아니라 비조립 영역(310b)에서도 유전영동힘이 형성될 수 있다.
통상, 유전영동힘이 조립 영역(310a)에서 격벽 상면이나 그 위에까지 형성되도록 격벽의 두께(t1, t2, t3)가 결정된다.
도 2에 도시한 바와 같이, 출원인의 비공개 기술에 따르면, 조립 영역과 비조립 영역에서 격벽(3)의 두께가 동일한 경우, 조립 영역뿐만 아니라 비조립 영역에서 격벽(3) 위에 유전영동힘이 형성된다. 이에 따라, 적색 반도체 발광 소자(5a)의 조립 공정시, 적색 반도체 발광 소자(5a)가 적색 조립 홀(3a)에 조립될 뿐만 아니라 비조립 영역의 격벽(3)의 상면에도 부착된다.
이와 같이, 비조립 영역의 격벽(3)의 상면에 적색 반도체 발광 소자(5a)가 부착되는 경우, 다음과 같은 문제가 발생할 수 있다.
격벽(3) 상면에 적색 LED(5a)가 부착되는 경우, 격벽(3) 상의 적색 LED(5a)에 의해 다른 LED, 즉 녹색 LED(5b)나 청색 LED의 유동이 방해되어 다른 LED가 해당 조립 홀(3b)에 조립되지 못하는 경우가 빈번해져, 조립율이 감소되는 문제가 있다.
또한, 격벽(3) 상에 부착되는 LED(5a, 5b)는 버려지는 것으로서, 재료비가 상승되는 문제가 있다.
또한, 녹색 LED에 대한 조립 공정시, 녹색 조립 홀(5b)에 격벽(3) 상에 부착된 적색 LED(5a)가 조립되는 조립 에러가 발생되는 문제가 있다.
또한, 격벽(3) 상에 부착된 적색 LED(5a)애 의해 전극 배선 연결 공정시 전극 배선의 단선과 같은 연결 불량이 발생되는 문제가 있다.
아울러, 격벽(3) 상에 부착된 LED(5a, 5b)를 제거하는 공정이 추가되는 경우, 제조 공정이 복잡해지고 제조 공정 시간이 늘어나 생산성 저하가 야기되는 문제가 있다. 설사 격벽(3) 상에 부착된 LED(5a, 5b)를 제거하는 공정이 추가된다 하더라도 격벽(3) 상에 부착된 LED(5a, 5b)가 완벽하게 제거하는 것은 사실 상 불가능하여 여전히 다양한 문제가 야기될 수 있다.
제1 실시예에 따르면, 비조립 영역(310b) 상의 격벽(이하, 제2 격벽(322)이라 함)의 두께(t2, t3)가 조립 영역(310a) 상의 격벽(이하, 제1 격벽(321)이라 함)의 두께(t1)보다 크도록 하여, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않도록 함으로써, 상술한 문제가 해결될 수 있다. 즉, 반도체 발광 소자가 조립 영역(310a)의 격벽에 형성된 조립 홀(325_R, 325_G, 325_B)에만 배치되고, 그 외 영역, 즉 비조립 영역(310b)에는 위치되지 않도록 할 수 있다. 비조립 영역(310b) 상의 제2 격벽(322)의 두께(t2, t3)가 커, 유전영동힘이 제2 격벽(322) 위에 미치지 않아, 유전영동힘에 의해 고정되는 반도체 발광 소자가 제2 격벽(322)의 상면에 부착되지 않을 수 있다.
격벽은 조립 영역(310a) 상에 배치되고, 조립 홀(325_R, 325_G, 325_B)을 갖는 제1 격벽(321)과 비조립 영역(310b) 상에 배치되는 제2 격벽(322)를 포함할 수 있다.
예컨대, 제2 격벽(322)의 두께(t2, t3)는 제1 격벽(321)의 두께(t1)보다 클 수 있다.
제1 격벽(321) 및 제2 격벽(322) 아래에 제1 조립 패턴(311), 제1 조립 배선(313), 제2 조립 패턴(312) 및 제2 조립 배선(324)이 배치될 수 있다. 예컨대, 제1 조립 패턴(311) 및 제2 조립 패턴(312)은 조립 영역(310a)에 해당하는 제1 격벽(321) 아래에 배치되고, 제1 조립 배선(313) 및 제2 조립 배선(324)은 비조립 영역(310b)에 해당하는 제2 격벽(322) 아래에 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제1 격벽(321) 및 제2 격벽(322) 각각의 상면이 동일한 평면 상에 위치되고, 제2 격벽(322)의 두께(t2, t3)는 제1 격벽(321)의 두께(t1)보다 큰 경우, 제1 격벽(321) 및 제2 격벽(322)의 하면은 서로 상이하게 위치될 수 있다.
예컨대, 제1 격벽(321) 및 제2 격벽(322)은 동일한 평면 상에 위치되지 않을 수 있다. 즉, 제2 격벽(322)의 하면은 제1 격벽(321)의 하면으로부터 아래로 돌출될 수 있다. 제1 격벽(321) 및 제2 격벽(322) 아래에 제1 조립 패턴(311), 제1 조립 배선(313), 제2 조립 패턴(312) 및 제2 조립 배선(324)이 배치되므로, 비조립 영역(310b)에 해당하는 제2 격벽(322) 아래에 배치된 제1 조립 배선(313) 및 제2 조립 배선(324)은 조립 영역(310a)에 해당하는 제1 격벽(321) 아래에 배치된 제1 조립 패턴(311) 및 제2 조립 패턴(312)보다 더 아래에 위치될 수 있다.
따라서, 도 11에 도시한 바와 같이, 조립 홀(325_R, 325_G, 325_B)에 의해 노출된 제1 조립 패턴(311) 및 제2 조립 패턴(312)에 의해 형성된 유전영동힘은 제1 격벽(321) 위에도 영향을 미치므로, 조립 영역(310a)에 해당하는 제1 격벽(321) 위에 위치된 반도체 발광 소자는 해당 조립 홀(325_R, 325_G, 325_B)로 당겨져 해당 조립 홀(325_R, 325_G, 325_B)에 조립될 수 있다. 이에 반해, 제2 조립 배선(324) 및 제2 조립 배선(324)에 의해 형성된 유전영동힘은 제2 격벽(322)의 두꺼움으로 인해 제2 격벽(322) 위에 영향을 미치지 않으므로, 제2 격벽(322) 상에 위치된 반도체 발광 소자는 제2 격벽(322)의 상면에 부착되지 않고 자유롭게 이동 가능하다.
한편, 도 12는 4.1㎛의 높이(또는 두께)를 갖는 칩이 조립 홀에 조립될 때, 칩의 에지와 컵 에지 각각에 대한 전기장 세기를 보여주는 그래프이다.
도 12에 도시한 바와 같이, 격벽의 높이(또는 두께)에 따라 컵 에지 및 칩 에지의 전기장 세기가 상이함을 알 수 있다. 컵은 격벽을 나타내고, 칩은 반도체 발광 소자를 나타낼 수 있다.
컵의 높이가 2㎛ 이상에서 컵 에지가 2 이하의 전기장 세기를 보이고 있는데 반해, 컵의 높이가 3㎛ 내지 4.5㎛에서 칩 에지가 2 이하의 전기장 세기를 보이고 있다. 따라서, 도 12로부터, 칩 높이 대비 ±20%의 범위에서 조립 영역(310a)에 해당하는 제1 격벽(321)의 높이(또는 두께)가 결정될 수 있다. 이와 같이 결정된 제1 격벽(321)의 높이에서 컵 에지의 전기장 세기와 칩 에지의 전기장 세기가 2 이하로 낮아, 다른 칩(반도체 발광 소자)에 조립 홀에 조립된 칩에 중복으로 부착되지 않을 수 있다.
한편, 제2 격벽(322)은 제2-1 격벽(322_1) 및 제2-2 격벽(322_2)를 포함할 수 있다. 제2-1 격벽(322_1)은 제2 격벽(322)으로 명명되고, 제2-2 격벽(322_2)는 제3 격벽으로 명명될 수도 있다.
제2-1 격벽(322_1)은 제1 조립 배선(313) 및 제2 조립 배선(324) 상에 배치될 수 있다. 제2-2 격벽(322_2)은 기판(310) 상에 배치될 수 있다. 즉, 제2-2 격벽(322_2)은 제1 조립 배선(313) 및 제2 조립 배선(324) 각각과 수직으로 중첩되지 않을 수 있다.
제1 격벽(321), 제2-1 격벽(322_1) 및 제2-2 격벽(322_2) 각각의 상면은 동일한 평면 상에 위치되고, 제1 격벽(321), 제2-1 격벽(322_1) 및 제2-2 격벽(322_2) 각각의 하면은 동일한 평면 상에 위치되지 않을 수 있다. 즉, 제1 격벽(321), 제2-1 격벽(322_1) 및 제2-2 격벽(322_2) 각각의 하면은 서로 상이하게 위치될 수 있다.
예컨대, 제2-1 격벽(322_1)의 두께(t2)는 제1 격벽(321)의 두께(t1)보다 클 수 있다. 제1 격벽(321), 제2-1 격벽(322_1) 및 제2-2 격벽(322_2) 각각의 상면이 동일한 평면 상에 위치되는 경우, 제2-1 격벽(322_1)은 제1 격벽(321)의 하면으로부터 아래로 돌출될 수 있다. 따라서, 제2-1 격벽(322_1) 아래에 배치된 제1 조립 배선(313) 및 제2 조립 배선(324)은 제1 격벽(321) 아래에 배치된 제1 조립 패턴(311) 및 제2 조립 패턴(312)보다 더 아래에 위치될 수 있다. 이러한 경우, 제1 조립 패턴(311)과 제2 조립 패턴(312) 사이 그리고 제1 조립 배선(313) 및 제2 조립 배선(324) 사이 각각에서 유전영동힘이 형성되더라도, 이 유전영동힘이 조립 영역(310a)에 해당하는 제1 격벽(321) 위에는 영향을 미칠 수 있다. 하지만, 제1 격벽(321)의 두께(t1)보다 큰 두께(t2)를 갖는 제2-1 격벽(322_1)으로 인해, 제1 조립 배선(313) 및 제2 조립 배선(324)이 제1 조립 패턴(311) 및 제2 조립 패턴(312)보다 더 아래에 위치되므로, 제2-1 격벽(322_1) 위에 영향을 미치지 않는다. 따라서, 제1 격벽(321)에 형성된 조립 홀(325_R, 325_G, 325_B)에 반도체 발광 소자가 조립될 수 있지만, 제2 격벽(322)의 상면에는 반도체 발광 소자가 부착되지 않는다.
예컨대, 제2-2 격벽(322_2)의 두께(t3)는 제2-1 격벽(322_1)의 두께(t2)보다 클 수 있다. 제1 격벽(321), 제2-1 격벽(322_1) 및 제2-2 격벽(322_2) 각각의 상면이 동일한 평면 상에 위치되는 경우, 제2-2 격벽(322_2)은 제2-1 격벽(322_1)의 하면으로부터 아래로 돌출될 수 있다. 따라서, 제2-2 격벽(322_2) 아래에는 제1 조립 패턴(311), 제2 조립 패턴(312), 제1 조립 배선(313) 및 제2 조립 배선(324)이 배치되지 않으므로, 제2-2 격벽(322_2) 아래, 제2 격벽(322) 내부 그리고 제2-2 격벽(322_2) 위에 유전영동힘이 형성되지 않으므로, 제2-2 격벽(322_2)의 상면에 반도체 발광 소자가 부착되지 않는다.
한편, 제2-1 격벽(322_1)의 두께(t2)는 반도체 발광 소자의 두께(t11)보다 클 수 있다. 예컨대, 제2-1 격벽(322_1)의 두께(t2)는 반도체 발광 소자의 두께(t11)의 1. 2배 이상일 수 있다. 예컨대, 제2-1 격벽(322_1)의 두께(t2)는 반도체 발광 소자의 두께(t11)의 1.5배 이상일 수 있다.
예컨대, 제2-1 격벽(322_1)의 두께(t2)는 제1 격벽(321)의 두께(t1)의 1.2배 이상일 수 있다. 예컨대, 제2-1 격벽(322_1)의 두께(t2)는 제1 격벽(321)의 두께(t1)의 1.5배 이상일 수 있다.
정리하면, 제1 실시예에 따르면, 제1 격벽(321)의 두께(t1)보다 더 두꺼운 두께(t2, t3)를 갖도록 제2 격벽(322), 특히 제2-1 격벽(322_1)을 형성함으로써, 제1 격벽(321) 아래에 배치된 제1 조립 패턴(311) 및 제2 조립 패턴(312)에 의해 형성된 유전영동힘이 제1 격벽(321) 상에 영향을 미쳐, 제1 격벽(321) 상에 위치된 반도체 발광 소자가 제1 격벽(321)에 형성된 조립 홀(325_R, 325_G, 325_B)에 용이하게 조립될 수 있다. 이에 반해, 제2-1 격벽(322_1) 아래에 배치된 제1 조립 배선(313) 및 제2 조립 배선(324)에 의해 형성된 유전영동힘은 제2 격벽(322)의 두꺼움으로 인해 제2 격벽(322) 위에 영향을 미치지 않아 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않을 수 있다. 따라서, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 다음과 같은 기술적 장점을 가질 수 있다.
제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않으므로, 제2 격벽(322) 상의 반도체 발광 소자에 의해 다른 반도체 발광 소자의 유동이 방해되지 않아 다른 반도체 발광 소자가 해당 조립 홀에 조립될 수 있어, 조립율이 향상될 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 반도체 발광 소자가 제2 격벽(322) 상에 부착되어 버려지지 않으므로, 재료비를 절감할 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 다른 반도체 발광 소자의 조립 공정시 제2 격벽(322) 상면에 부착되었던 반도체 발광 소자가 다른 반도체 발광 소자가 조립될 조립 홀에 조립되는 조립 에러를 방지할 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 전극 배선 연결 공정시 전극 배선의 단선과 같은 연결 불량을 방지할 수 있다.
아울러, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 제2 격벽(322) 상면에 부착된 반도체 발광 소자를 제거하는 추가 공정이 필요하지 않아, 제조 공정이 단순하고 제조 공정 시간이 단축되어 생산성이 향상될 수 있다.
한편, 제1 실시예에 따른 디스플레이 장치(300)는 돌출부(330)를 포함할 수 있다.
돌출부(330)는 조립 영역(310a)에 배치될 수 있다. 예컨대, 돌출부(330)는 조립 영역(310a)에 해당하는 제1 격벽(321) 아래에 배치될 수 있다. 예컨대, 돌출부(330)는 제1 격벽(321)에 형성된 조립 홀(325_R, 325_G, 325_B) 아래에 배치될 수 있다 예컨대, 돌출부(330)는 제1 격벽(321) 아래의 제1 조립 패턴(311) 및 제2 조립 패턴(312) 아래에 배치될 수 있다.
예컨대, 돌출부(330)는 조립 영역(310a)에서 기판(310)과 제1 조립 패턴(311) 및 제2 조립 패턴(312) 사이에 배치될 수 있다. 예컨대, 돌출부(330)는 조립 영역(310a)에서 기판(310)과 제1 조립 패턴(311) 사이에 배치되고, 기판(310)과 제2 조립 패턴(312) 사이에 배치될 수 있다. 예컨대, 돌출부(330)는 조립 영역(310a)에서 제1 조립 패턴(311)과 수직으로 중첩되고, 제2 조립 패턴(312)과 수직으로 중첩될 수 있다.
예컨대, 돌출부(330)는 아일랜드 패턴일 수 있다. 즉, 돌출부(330)는 복수의 서브 화소(PX1, PX2, PX3) 각각의 조립 영역(310a)에 위치될 수 있다. 따라서, 돌출부(330)는 서로 이격된 패턴일 수 있다. 예컨대, 제1 서브 화소(PX1)의 제1 조립 영역에 제1 돌출부가 위치되고, 제2 서브 화소(PX2)의 제2 조립 영역에 제2 돌출부가 위치되며, 제3 서브 화소(PX3)의 제3 조립 영역에 제3 돌출부가 위치될 수 있다.
제2 격벽(322)의 두께(t2, t3)와 제1 격벽(321)의 두께(t1) 사이의 차이 값은 돌출부(330)의 두께(t21) 이상일 수 있다. 예컨대, 제2 격벽(322)의 두께(t2, t3)와 제1 격벽(321)의 두께(t1) 사이의 차이 값은 돌출부(330)의 두께(t21)와 동일할 수 있다. 예컨대, 두께(t2, t3)와 제1 격벽(321)의 두께(t1) 사이의 차이 값은 돌출부(330)의 두께(t21)보다 클 수 있다. 조립 영역(310a)에 해당하는 제1 격벽(321) 아래에 돌출부(330)가 배치되지만, 비조립 영역(310b)에 해당하는 제2 격벽(322) 아래에 돌출부(330)가 배치되지 않아, 제1 격벽(321)의 두께(t1)와 제2 격벽(322)의 두께(t2, t3)가 달라질 수 있다. 즉, 제1 격벽(321) 및 제2 격벽(322) 각각의 상면이 동일한 평면 상에 위치되는 경우, 비조립 영역(310b)에 해당하는 제2 격벽(322) 아래에 돌출부(330)가 배치되지 않고 제1 격벽(321) 및 제2 격벽(322) 각각의 하면은 동일한 평면 상에 위치되지 않음으로써, 제1 격벽(321)의 두께(t1)와 제2 격벽(322)의 두께(t2, t3)가 달라질 수 있다.
예컨대, 돌출부(330)는 절연 부재(330)일 수 있다. 즉, 돌출부(330)는 무기 물질이나 유기 물질로 이루어질 수 있다. 절연 부재(330)는 기판(310)과 제1 격벽(321) 사이에 배치될 수 있다. 예컨대, 유전영동힘을 증가시키기 위해 절연 부재(330)는 유전율을 갖는 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도 9에서 도시한 바와 같이, 돌출부(330)는 위에서 보았을 때 사각형일 수 있지만, 원형, 타원형 등과 같이 다양한 형상이 가능하다. 예컨대, 돌출부(330)의 사이즈(또는 면적)는 조립 홀(325_R, 325_G, 325_B)의 사이즈(또는 면적)보다 크기만 하면, 돌출부(330)가 어떤 형상을 갖든지 간에 무방하다.
도면에는 제1 조립 패턴(311) 및 제2 조립 패턴(312) 각각의 하면이 절연 부재(330)의 상면과 접하는 것으로 도시되고 있지만, 제1 조립 패턴(311) 및 제2 조립 패턴(312)과 절연 부재 사이에 적어도 하나 이상의 층이 배치될 수도 있다.
돌출부(330)의 폭(w2)는 조립 홀(325_R, 325_G, 325_B)의 폭(w1) 이상일 수 있다. 예컨대, 돌출부(330)의 폭(w2)는 조립 홀(325_R, 325_G, 325_B)의 폭(w1)과 동일할 수 있다. 예컨대, 돌출부(330)의 폭(w2)는 조립 홀(325_R, 325_G, 325_B)의 폭(w1)보다 클 수 있다. 돌출부(330)의 폭(w2)이 조립 홀(325_R, 325_G, 325_B)의 폭(w1) 이상일 때, 제2 격벽(322)의 두께(t2, t3)가 제1 격벽(321)의 두께(t1)보다 커질 수 있다.
한편, 반도체 발광 소자는 제1 방향을 따라 제1 조립 배선(313)과 제2 조립 배선(324) 사이의 복수의 조립 홀(325_R, 325_G, 325_B)에 배치된 동일한 컬러 광을 생성하는 복수의 반도체 발광 소자를 포함할 수 있다. 이러한 경우, 돌출부(330)는 동일한 컬러 광을 생성하는 복수의 반도체 발광 소자 각각의 아래에 배치될 수 있다. 복수의 반도체 발광 소자가 적색 반도체 발광 소자인 경우, 돌출부(330)가 복수의 적색 반도체 발광 소자 각각의 아래에 배치될 수 있다.
도면에는 제1 격벽(321) 제2 격벽(322) 각각의 상면이 동일한 평면 상에 위치되고, 제1 격벽(321) 제2 격벽(322) 각각의 하면이 동일한 평면 상에 위치되지 않는 것으로 도시되고 있지만, 이와 반대가 될 수도 있다. 즉, 제1 격벽(321) 제2 격벽(322) 각각의 상면이 동일한 평면 상에 위치되지 않고, 제1 격벽(321) 제2 격벽(322) 각각의 하면이 동일한 평면 상에 위치될 수 있다.
[제2 실시예]
도 13은 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제2 실시예는 기판(310)의 일부가 돌출부(340)로 사용되는 것을 제외하고 제1 실시예와 동일하다. 제2 실시예에서 제1 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 13을 참조하면, 제2 실시예에 따른 디스플레이 장치(300A)는 기판(310), 돌출부(340), 제1 조립 패턴(311), 제2 조립 패턴(312), 격벽(321, 322) 및 반도체 발광 소자(150_R, 150_G, 150_B)를 포함할 수 있다. 제2 실시예에 따른 디스플레이 장치(300A)는 이보다 더 많은 구성 요소를 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
기판(310)은 복수의 조립 영역(310a)과 비조립 영역(310b)을 가질 수 있다.
돌출부(340)는 복수의 조립 영역(310a) 각각에 배치될 수 있다. 돌출부(340)는 기판(310)과 제1 조립 패턴(311) 및 제2 조립 패턴(312) 사이에 배치될 수 있다. 예컨대, 돌출부(340)는 기판(310)과 제1 조립 패턴(311) 사이에 배치될 수 있다. 예컨대, 돌출부(340)는 기판(310)과 제2 조립 패턴(312) 사이에 배치될 수 있다.
돌출부(340)는 기판(310)의 일부일 수 있다. 예컨대, 돌출부(340)는 기판(310)의 상면으로부터 위로 돌출될 수 있다. 예컨대, 돌출부(340)는 기판(310)의 상면으로부터 조립 홀(325_R, 325_G, 325_B) 또는 반도체 발광 소자를 향해 돌출될 수 있다. 이러한 경우, 별도의 돌출부가 구비될 필요가 없어, 구조가 단순하고 비용이 절감될 수 있다.
돌출부(340)에 의해 제1 조립 패턴(311)은 제1 조립 배선(313)보다 위로 높게 위치되고, 제2 조립 패턴(312)은 제2 조립 배선(324)보다 위로 높게 위치될 수 있다.
격벽은 제1 조립 패턴(311), 제2 조립 패턴(312), 제1 조립 배선(313), 제2 조립 배선(324) 및 기판(310) 상에 배치될 수 있다.
격벽은 제1 격벽(321) 및 제2 격벽(322)을 가질 수 있다. 제2 격벽(322)은 제2-1 격벽(322_1) 및 제2-2 격벽(322_2)을 가질 수 있다. 제2-1 격벽(322_1)은 제2 격벽(322)으로 명명되고, 제2-2 격벽(322_2)는 제3 격벽으로 명명될 수도 있다.
조립 영역(310a)에 배치된 제1 격벽(321)에 조립 홀(325_R, 325_G, 325_B)이 형성되고, 조립 홀(325_R, 325_G, 325_B)에 반도체 발광 소자가 배치될 수 있다.
예컨대, 조립 영역(310a)에 제1 격벽(321)이 배치되고, 비조립 영역(310b)에 제2 격벽(322)이 배치될 수 있다. 예컨대, 제1 격벽(321) 아래에 제1 조립 패턴(311) 및 제2 조립 패턴(312)이 배치될 수 있다. 예컨대, 제2 격벽(322), 특히 제2-1 격벽(322_1) 아래에 제1 조립 배선(313) 및 제2 조립 배선(324)이 배치될 수 있다.
제2 격벽(322)이 두께(t2, t3)와 제1 격벽(321)의 두께(t1) 사이의 차이 값은 돌출부(340)의 두께(t21) 이상일 수 있다. 예컨대, 제2-1 격벽(322_1)의 두께(t2)와 제1 격벽(321)의 두께(t1) 사이의 차이 값은 돌출부(340)의 두께(t21) 이상일 수 있다. 예컨대, 제2-1 격벽(322_1)의 두께(t2)와 제1 격벽(321)의 두께(t1) 사이의 차이 값은 돌출부(340)의 두께(t21)와 동일할 수 있다. 예컨대, 제2-1 격벽(322_1)의 두께(t2)와 제1 격벽(321)의 두께(t1) 사이의 차이 값은 돌출부(340)의 두께(t21)보다 클 수 있다.
제1 격벽(321), 제2-1 격벽(322_1) 및 제2-2 격벽(322_2) 각각의 상면이 수평 면 상에 위치되는 경우, 돌출부(340)의 배치 여부에 따라 제1 격벽(321), 제2-1 격벽(322_1) 및 제2-2 격벽(322_2) 각각의 두께(t1, t2, t3)가 상이할 수 있다. 예컨대, 제1 격벽(321) 아래에 제1 조립 패턴(311) 및 제2 조립 패턴(312) 그리고 돌출부(340)가 배치되므로, 제1 격벽(321)의 두께(t1)은 제2-1 격벽(322_1)의 두께(t2) 또는 제2-2 격벽(322_2)의 두께(t3)보다 작을 수 있다. 예컨대, 제2-1 격벽(322_1) 아래에 제1 조립 배선(313) 및 제2 조립 배선(324)이 배치되므로, 제2-1 격벽(322_1)의 두께(t2)는 제1 격벽(321)의 두께(t1)보다 크고, 제2-2 격벽(322_2)의 두께(t3)보다 작을 수 있다. 예컨대, 제2-2 격벽(322_2) 아래에 제1 조립 패턴(311), 제2 조립 패턴(312), 제1 조립 배선(313), 제2 조립 배선(324) 및/또는 돌출부(340)가 배치되지 않으므로, 제2-2 격벽(322_2)의 두께(t3)는 제1 격벽(321)의 두께(t1)나 제2-1 격벽(322_1)의 두께(t2)보다 클 수 있다.
예컨대, 도 14에 도시한 바와 같이, 조립 영역(310a)에서의 제1 조립 패턴(311) 및 제2 조립 패턴(312)에 의해 형성된 유전영동힘이 제1 격벽(321) 위에 영향을 미치도록 설계되어, 유전영동힘에 의해 제1 격벽(321) 위에 반도체 발광 소자가 조립 홀(325_R, 325_G, 325_B) 안으로 당겨져 조립 홀(325_R, 325_G, 325_B)에 조립될 수 있다.
예컨대, 제2-1 격벽(322_1)의 두께(t2)가 제1 격벽(321)의 두께(t1)보다 크므로, 비조립 영역(310b)에 배치된 제1 조립 배선(313) 및 제2 조립 배선(324)에 의해 형성된 유전영동힘이 제2 격벽(322) 위에 미치지 않게 된다. 따라서, 제2 격벽(322) 상에 위치된 반도체 발광 소자가 유전영동힘에 의해 고정되지 않으므로, 제2 격벽(322)의 상면에 부착되지 않는다.
예컨대, 제2-2 격벽(322_2)의 두께(t3)가 제1 격벽(321)의 두께(t1)보다 클뿐만 아니라 제1 조립 패턴(311), 제2 조립 패턴(312), 제1 조립 배선(313) 및 제2 조립 배선(324)이 배치되지 않아 유전영동힘이 형성되지 않아, 제2-2 격벽(322_2) 상에 반도체 발광 소자가 부착되지 않는다.
따라서, 기판(310)의 일부를 돌출부(340)로 사용하여 제1 격벽(321)의 두께(t1)보다 제2 격벽(322)의 두께(t2, t3)가 크도록 함으로써, 다음과 같은 기술적 장점을 가질 수 있다.
제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않으므로, 제2 격벽(322) 상의 반도체 발광 소자에 의해 다른 반도체 발광 소자의 유동이 방해되지 않아 다른 반도체 발광 소자가 해당 조립 홀에 조립될 수 있어, 조립율이 향상될 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 반도체 발광 소자가 제2 격벽(322) 상에 부착되어 버려지지 않으므로, 재료비를 절감할 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 다른 반도체 발광 소자의 조립 공정시 제2 격벽(322) 상면에 부착되었던 반도체 발광 소자가 다른 반도체 발광 소자가 조립될 조립 홀에 조립되는 조립 에러를 방지할 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 전극 배선 연결 공정시 전극 배선의 단선과 같은 연결 불량을 방지할 수 있다.
아울러, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 제2 격벽(322) 상면에 부착된 반도체 발광 소자를 제거하는 추가 공정이 필요하지 않아, 제조 공정이 단순하고 제조 공정 시간이 단축되어 생산성이 향상될 수 있다.
한편, 도면에는 돌출부(340)가 제1 조립 패턴(311)과 제2 조립 패턴(312) 사이의 이격 공간 아래에도 배치되는 것으로 도시되고 있지만, 돌출부(340)는 제1 조립 패턴(311)과 제2 조립 패턴(312) 사이이 이격 공간 아래에 배치되지 않을 수 있다. 즉, 돌출부(340)는 제1 조립 패턴(311) 아래에 배치되는 제1 돌출부와 제2 조립 패턴(312) 아래에 배치되는 제2 돌출부를 포함할 수 있다. 이때, 제1 돌출부와 제2 돌출부는 수평으로 서로 이격될 수 있다.
[제3 실시예]
도 15는 제3 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제3 실시예는 제1 조립 패턴(311) 및 제2 조립 패턴(312)이 돌출부(350)로 사용되는 것을 제외하고 제1 실시예와 동일하다. 제3 실시예에서 제1 실시예 또는 제2 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 15를을 참조하면, 제3 실시예에 따른 디스플레이 장치(300B)는 기판(310), 돌출부(350), 제1 조립 패턴(311), 제2 조립 패턴(312), 격벽(321, 322) 및 반도체 발광 소자(150_R, 150_G, 150_B)를 포함할 수 있다. 제3 실시예에 따른 디스플레이 장치(300B)는 이보다 더 많은 구성 요소를 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
기판(310)은 복수의 조립 영역(310a)과 비조립 영역(310b)을 가질 수 있다.
돌출부(350)는 복수의 조립 영역(310a) 각각에 배치될 수 있다. 돌출부(350)는 기판(310)과 제1 조립 패턴(311) 및 제2 조립 패턴(312)일 수 있다. 예컨대, 제1 조립 패턴(311)은 제1 조립 배선(313)의 두께(t31)보다 큰 두께(t32)를 가질 수 있다. 예컨대, 제2 조립 패턴(312)은 제2 조립 배선(324)의 두께(t41)보다 큰 두께(t42)를 가질 수 있다.
따라서, 제1 조립 패턴(311) 및 제2 조립 패턴(312)은 조립 홀(325_R, 325_G, 325_B)에 반도체 발광 소자를 조립하도록 유전영동힘을 형성하는 부재로 사용할 수 있다. 또한, 제1 조립 패턴(311) 및 제2 조립 패턴(312)은 제1 격벽(321)의 두께(t1)와 제2 격벽(322)의 두께(t2, t3)를 다르게 하는 돌출부(350)로 사용할 수 있다. 이러한 경우, 별도의 돌출부가 구비될 필요가 없어, 구조가 단순하고 비용이 절감될 수 있다.
돌출부(350)에 의해 제1 조립 패턴(311)은 제1 조립 배선(313)보다 위로 높게 위치되고, 제2 조립 패턴(312)은 제2 조립 배선(324)보다 위로 높게 위치될 수 있다.
격벽은 제1 조립 패턴(311), 제2 조립 패턴(312), 제1 조립 배선(313), 제2 조립 배선(324) 및 기판(310) 상에 배치될 수 있다.
격벽은 제1 격벽(321) 및 제2 격벽(322)을 가질 수 있다. 제2 격벽(322)은 제2-1 격벽(322_1) 및 제2-2 격벽(322_2)을 가질 수 있다. 제2-1 격벽(322_1)은 제2 격벽(322)으로 명명되고, 제2-2 격벽(322_2)는 제3 격벽으로 명명될 수도 있다.
조립 영역(310a)에 배치된 제1 격벽(321)에 조립 홀(325_R, 325_G, 325_B)이 형성되고, 조립 홀(325_R, 325_G, 325_B)에 반도체 발광 소자가 배치될 수 있다.
예컨대, 조립 영역(310a)에 제1 격벽(321)이 배치되고, 비조립 영역(310b)에 제2 격벽(322)이 배치될 수 있다. 예컨대, 제1 격벽(321) 아래에 제1 조립 패턴(311) 및 제2 조립 패턴(312)이 배치될 수 있다. 예컨대, 제2 격벽(322), 특히 제2-1 격벽(322_1) 아래에 제1 조립 배선(313) 및 제2 조립 배선(324)이 배치될 수 있다.
제2 격벽(322)이 두께(t2, t3)와 제1 격벽(321)의 두께(t1) 사이의 차이 값은 제1 조립 패턴(311)의 두께(t31)와 제1 조립 배선(313)의 두께(t32) 사이의 차이 값 이상이거나 제2 조립 패턴(312)의 두께(t41)와 제2 조립 배선(324)의 두께(t42) 사이의 차이 값 이상일 수 있다.
제1 격벽(321), 제2-1 격벽(322_1) 및 제2-2 격벽(322_2) 각각의 상면이 수평 면 상에 위치되는 경우, 돌출부(350)의 배치 여부에 따라 제1 격벽(321), 제2-1 격벽(322_1) 및 제2-2 격벽(322_2) 각각의 두께(t1, t2, t3)가 상이할 수 있다. 예컨대, 제1 격벽(321) 아래에 돌출부(350)로 사용되는 제1 조립 패턴(311) 및 제2 조립 패턴(312)이 배치되므로, 제1 격벽(321)의 두께(t1)은 제2-1 격벽(322_1)의 두께(t2) 또는 제2-2 격벽(322_2)의 두께(t3)보다 작을 수 있다. 예컨대, 제2-1 격벽(322_1) 아래에 제1 조립 배선(313) 및 제2 조립 배선(324)이 배치되므로, 제2-1 격벽(322_1)의 두께(t2)는 제1 격벽(321)의 두께(t1)보다 크고, 제2-2 격벽(322_2)의 두께(t3)보다 작을 수 있다. 예컨대, 제2-2 격벽(322_2) 아래에 제1 조립 패턴(311), 제2 조립 패턴(312), 제1 조립 배선(313), 제2 조립 배선(324) 및/또는 돌출부(350)가 배치되지 않으므로, 제2-2 격벽(322_2)의 두께(t3)는 제1 격벽(321)의 두께(t1)나 제2-1 격벽(322_1)의 두께(t2)보다 클 수 있다.
예컨대, 도 16에 도시한 바와 같이, 조립 영역(310a)에서의 제1 조립 패턴(311) 및 제2 조립 패턴(312)에 의해 형성된 유전영동힘이 제1 격벽(321) 위에 영향을 미치도록 설계되어, 유전영동힘에 의해 제1 격벽(321) 위에 반도체 발광 소자가 조립 홀(325_R, 325_G, 325_B) 안으로 당겨져 조립 홀(325_R, 325_G, 325_B)에 조립될 수 있다.
예컨대, 제2-1 격벽(322_1)의 두께(t2)가 제1 격벽(321)의 두께(t1)보다 크므로, 비조립 영역(310b)에 배치된 제1 조립 배선(313) 및 제2 조립 배선(324)에 의해 형성된 유전영동힘이 제2 격벽(322) 위에 미치지 않게 된다. 따라서, 제2 격벽(322) 상에 위치된 반도체 발광 소자가 유전영동힘에 의해 고정되지 않으므로, 제2 격벽(322)의 상면에 부착되지 않는다.
예컨대, 제2-2 격벽(322_2)의 두께(t3)가 제1 격벽(321)의 두께(t1)보다 클뿐만 아니라 제1 조립 패턴(311), 제2 조립 패턴(312), 제1 조립 배선(313) 및 제2 조립 배선(324)이 배치되지 않아 유전영동힘이 형성되지 않아, 제2-2 격벽(322_2) 상에 반도체 발광 소자가 부착되지 않는다.
따라서, 제1 조립 패턴(311) 및 제2 조립 패턴(312)을 돌출부(350)로 사용하여 제1 격벽(321)의 두께(t1)보다 제2 격벽(322)의 두께(t2, t3)가 크도록 함으로써, 다음과 같은 기술적 장점을 가질 수 있다.
제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않으므로, 제2 격벽(322) 상의 반도체 발광 소자에 의해 다른 반도체 발광 소자의 유동이 방해되지 않아 다른 반도체 발광 소자가 해당 조립 홀에 조립될 수 있어, 조립율이 향상될 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 반도체 발광 소자가 제2 격벽(322) 상에 부착되어 버려지지 않으므로, 재료비를 절감할 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 다른 반도체 발광 소자의 조립 공정시 제2 격벽(322) 상면에 부착되었던 반도체 발광 소자가 다른 반도체 발광 소자가 조립될 조립 홀에 조립되는 조립 에러를 방지할 수 있다.
또한, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 전극 배선 연결 공정시 전극 배선의 단선과 같은 연결 불량을 방지할 수 있다.
아울러, 제2 격벽(322)의 상면에 반도체 발광 소자가 부착되지 않아 제2 격벽(322) 상면에 부착된 반도체 발광 소자를 제거하는 추가 공정이 필요하지 않아, 제조 공정이 단순하고 제조 공정 시간이 단축되어 생산성이 향상될 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.

Claims (19)

  1. 복수의 조립 영역과 비 조립 영역을 갖는 기판;
    상기 복수의 조립 영역 상에 배치되고, 조립 홀을 갖는 제1 격벽;
    상기 비 조립 영역 상에 배치되는 제2 격벽; 및
    상기 조립 홀에 반도체 발광 소자를 포함하고,
    상기 제2 격벽의 두께가 상기 제1 격벽의 두께보다 큰
    디스플레이 장치.
  2. 제1항에 있어서,
    상기 복수의 조립 영역에 배치되는 돌출부를 포함하는
    디스플레이 장치.
  3. 제2항에 있어서,
    상기 돌출부는 서로 이격된 패턴인
    디스플레이 장치.
  4. 제2항에 있어서,
    상기 제2 격벽이 두께와 상기 제1 격벽의 두께 사이의 차이 값은 상기 돌출부의 두께 이상인
    디스플레이 장치.
  5. 제2항에 있어서,
    상기 돌출는 절연 부재인
    디스플레이 장치.
  6. 제5항에 있어서,
    상기 절연 부재는 상기 기판과 상기 제1 격벽 사이에 배치되는
    디스플레이 장치.
  7. 제2항에 있어서,
    상기 돌출부는 상기 기판의 일부인
    디스플레이 장치.
  8. 제2항에 있어서,
    상기 기판 상에 제1 조립 패턴;
    상기 제1 조립 패턴에 연결되고 제1 방향을 따라 배치된 제1 조립 배선;
    상기 기판 상에 제2 방향을 따라 제1 조립 패턴과 마주보는 제2 조립 패턴; 및
    상기 제2 조립 패턴에 연결되고 상기 제1 방향을 따라 배치된 제2 조립 배선을 포함하는
    디스플레이 장치.
  9. 제8항에 있어서,
    상기 반도체 발광 소자는 상기 제1 방향을 따라 상기 제1 조립 배선과 상기 제2 조립 배선 사이의 복수의 조립 홀에 배치된 복수의 반도체 발광 소자를 포함하고,
    상기 돌출부는 상기 복수의 반도체 발광 소자 각각의 아래에 배치되는
    디스플레이 장치.
  10. 제8항에 있어서,
    상기 복수의 반도체 발광 소자는 동일한 컬러 광을 발광하는
    디스플레이 장치.
  11. 제8항에 있어서,
    상기 제2 격벽은,
    상기 제1 조립 배선 및 상기 제2 조립 배선 상에 제2-1 격벽; 및
    상기 기판 상에 배치된 제2-2 격벽을 포함하는
    디스플레이 장치.
  12. 제11항에 있어서,
    상기 제2-1 격벽의 두께는 상기 제1 격벽의 두께보다 큰
    디스플레이 장치.
  13. 제11항에 있어서,
    상기 제2-2 격벽의 두께는 제2-1 격벽의 두께보다 큰
    디스플레이 장치.
  14. 제11항에 있어서,
    상기 돌출부는
    상기 제1 조립 패턴 및 상기 제2 조립 패턴인
    디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1 조립 패턴은,
    상기 제1 조립 배선의 두께보다 큰 두께를 갖고,
    상기 제2 조립 패턴은,
    상기 제2 조립 배선의 두께보다 큰 두께를 갖는 디스플레이 장치.
  16. 제11항에 있어서,
    상기 제1 격벽, 상기 제2-1 격벽 및 상기 제2-2 격벽 각각의 상면은 동일한 평면 상에 위치되고,
    상기 제1 격벽, 상기 제2-1 격벽 및 상기 제2-2 격벽 각각의 하면은 동일한 평면 상에 위치되지 않는
    디스플레이 장치.
  17. 제16항에 있어서,
    상기 제2-1 격벽의 하면은 상기 제1 격벽의 하면으로부터 아래로 돌출되는
    디스플레이 장치.
  18. 제17항에 있어서,
    상기 제2-2 격벽의 하면은 상기 제2-1 격벽의 하면으로부터 아래로 돌출되는
    디스플레이 장치.
  19. 제2항에 있어서,
    상기 돌출부의 폭은 상기 상기 조립 홀의 폭보다 큰
    디스플레이 장치.
PCT/KR2021/012005 2021-09-06 2021-09-06 디스플레이 장치 WO2023033212A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020247011226A KR20240058909A (ko) 2021-09-06 2021-09-06 디스플레이 장치
PCT/KR2021/012005 WO2023033212A1 (ko) 2021-09-06 2021-09-06 디스플레이 장치
CN202180102105.6A CN117916887A (zh) 2021-09-06 2021-09-06 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/012005 WO2023033212A1 (ko) 2021-09-06 2021-09-06 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2023033212A1 true WO2023033212A1 (ko) 2023-03-09

Family

ID=85412544

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/012005 WO2023033212A1 (ko) 2021-09-06 2021-09-06 디스플레이 장치

Country Status (3)

Country Link
KR (1) KR20240058909A (ko)
CN (1) CN117916887A (ko)
WO (1) WO2023033212A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160315218A1 (en) * 2015-01-06 2016-10-27 Apple Inc. Led structures for reduced non-radiative sidewall recombination
KR20190126260A (ko) * 2019-10-22 2019-11-11 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200021966A (ko) * 2020-02-11 2020-03-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20200026681A (ko) * 2019-06-28 2020-03-11 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20210027097A (ko) * 2019-08-29 2021-03-10 가부시키가이샤 재팬 디스프레이 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160315218A1 (en) * 2015-01-06 2016-10-27 Apple Inc. Led structures for reduced non-radiative sidewall recombination
KR20200026681A (ko) * 2019-06-28 2020-03-11 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20210027097A (ko) * 2019-08-29 2021-03-10 가부시키가이샤 재팬 디스프레이 표시 장치
KR20190126260A (ko) * 2019-10-22 2019-11-11 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200021966A (ko) * 2020-02-11 2020-03-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
KR20240058909A (ko) 2024-05-07
CN117916887A (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
WO2022019348A1 (ko) 디스플레이 장치
WO2023068407A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2023033212A1 (ko) 디스플레이 장치
WO2023085473A1 (ko) 디스플레이 장치
WO2023027217A1 (ko) 디스플레이 장치
WO2023074972A1 (ko) 디스플레이 장치
WO2023027214A1 (ko) 디스플레이 장치
WO2023042926A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023054764A1 (ko) 디스플레이 장치
WO2023042946A1 (ko) 디스플레이 장치
WO2023158094A1 (ko) 발광 소자 패키지 및 디스플레이 장치
WO2024024998A1 (ko) 디스플레이 장치
WO2024075876A1 (ko) 디스플레이 장치
WO2023153532A1 (ko) 디스플레이 장치
WO2023033261A1 (ko) 반도체 발광소자의 조립 기판구조 및 이를 포함하는 디스플레이 장치
WO2023167349A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023106766A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024005218A1 (ko) 디스플레이 장치
WO2024075859A1 (ko) 디스플레이 장치
WO2023157996A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023167350A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023106861A1 (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
WO2024117272A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2024106572A1 (ko) 전사 기판
WO2023182538A1 (ko) 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21956140

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180102105.6

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2021956140

Country of ref document: EP

Effective date: 20240304

ENP Entry into the national phase

Ref document number: 20247011226

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE