WO2020251070A1 - 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 - Google Patents

마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
WO2020251070A1
WO2020251070A1 PCT/KR2019/006994 KR2019006994W WO2020251070A1 WO 2020251070 A1 WO2020251070 A1 WO 2020251070A1 KR 2019006994 W KR2019006994 W KR 2019006994W WO 2020251070 A1 WO2020251070 A1 WO 2020251070A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
assembly
light emitting
semiconductor light
layer
Prior art date
Application number
PCT/KR2019/006994
Other languages
English (en)
French (fr)
Inventor
심봉주
김도희
신용일
양두환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/616,125 priority Critical patent/US20220246593A1/en
Priority to EP19932555.6A priority patent/EP3985733A4/en
Priority to PCT/KR2019/006994 priority patent/WO2020251070A1/ko
Publication of WO2020251070A1 publication Critical patent/WO2020251070A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention is applicable to the technical field related to a display device, and relates to, for example, a display device using a micro LED (Light Emitting Diode) and a method of manufacturing the same.
  • a micro LED Light Emitting Diode
  • LCD Liquid Crystal Display
  • OLED Organic Light Emitting Diodes
  • LED Light Emitting Diode
  • GaAsP compound semiconductor in 1962 has been used as a light source for display images in electronic devices including information communication devices. Accordingly, a method for solving the above-described problems by implementing a display using the semiconductor light emitting device may be proposed.
  • These light-emitting diodes have various advantages, such as long lifespan, low power consumption, excellent initial driving characteristics, and high vibration resistance, compared to a filament-based light-emitting device.
  • An object of an embodiment of the present invention is to provide a display device and a manufacturing method using a vertical semiconductor light emitting device capable of reducing manufacturing cost.
  • an object of another embodiment of the present invention is to solve various problems not mentioned herein. Those skilled in the art can understand through the entire purpose of the specification and drawings.
  • a method of manufacturing a display device for achieving the above or other objects may include forming an assembly electrode on a substrate; Applying an insulating layer to the substrate on which the assembly electrode is formed; Forming an assembly groove including a partition wall in the substrate to which the insulating layer is applied; Providing an LED having an assembly surface corresponding to the assembly groove; And assembling the assembly surface of the LED into the assembly groove, wherein the providing of the LED comprises: a first electrode, a first semiconductor layer, an active layer, a second semiconductor layer, and a second electrode. It further comprises the step of stacking in a first direction, wherein the assembly surface is formed in a second direction corresponding to the stacked first direction.
  • the second direction is a horizontal direction to the stacked first direction.
  • the step of assembling the assembly surface of the LED into the assembly groove may include: contacting the assembly surface of the LED with the assembly groove using an assembly device having a magnetic material; And assembling the assembly surface of the LED into the assembly groove based on the electric field applied through the assembly electrode formed on the substrate.
  • the forming of the assembly electrode on the substrate may include forming the assembly electrode to be spaced apart from each other so as to overlap the partition walls provided on both sides of the assembly groove, or a single assembly to overlap the bottom surface of the assembly groove. And forming an electrode.
  • the first semiconductor layer is an N-type GaN layer
  • the second semiconductor layer is a P-type GaN layer.
  • the LED is characterized in that it comprises a magnetic layer.
  • the substrate is characterized in that it includes at least one of glass, a conductor, or a flexible polymer material.
  • the step of forming the assembly groove includes forming a polymer adhesive layer on at least a portion of the lower portion of the assembly groove on which the assembly surface of the LED is seated.
  • the forming of the assembly groove includes forming a metal reflective film on at least a portion of a lower portion of the assembly groove on which the active layer of the LED is seated.
  • the substrate is characterized in that a TFT for active matrix driving is provided.
  • the LED is characterized in that the LED has a micrometer size (Micro-LED).
  • the substrate is characterized in that a transistor for driving an active matrix is provided.
  • a display device is an apparatus including at least one LED assembled on a substrate, the substrate comprising: an assembly electrode layer on which an assembly electrode is disposed; An insulating layer applied over the assembly electrode; And an assembly groove including a partition wall above the insulating layer, wherein the LED includes a first electrode, a first semiconductor layer, an active layer, a second semiconductor layer, and a second electrode stacked in a first direction, and the assembly surface Is formed in a second direction corresponding to the stacked first direction.
  • a vertical type semiconductor light emitting device is used in a display device using a semiconductor light emitting device, there is a technical effect of reducing the manufacturing cost of individual semiconductor light emitting devices.
  • the vertical semiconductor light emitting device since the vertical semiconductor light emitting device has an assembly surface corresponding to the assembly groove of the substrate, there is a technical effect of simply assembling a large amount of semiconductor light emitting devices on the substrate through self-assembly. have.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 8 is a cross-sectional view taken along line D-D of FIG. 7.
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8.
  • FIG. 10 is a diagram illustrating a process of manufacturing a substrate having an assembly groove for assembling a semiconductor light emitting device according to another embodiment of the present invention.
  • FIG. 11 is a diagram illustrating a method of arranging an assembly electrode included in the substrate of FIG. 10 and an additionally formed metal layer.
  • FIG. 12 is a diagram schematically showing the structure of a vertical semiconductor light emitting device assembled on the substrate of FIG. 10.
  • FIG. 13 is a plan view of various shapes that the vertical semiconductor light emitting device of FIG. 12 may have.
  • FIG. 15 is a diagram schematically illustrating a process of assembling the vertical semiconductor light emitting device of FIG. 12 on the substrate having the assembly groove of FIG. 10.
  • FIG. 16 is a view including an adhesive layer for fixing the vertical semiconductor light emitting device to the substrate having the assembly groove of FIG. 10.
  • FIG. 17 is a view in which a reflective layer is included on the substrate having the assembly groove of FIG. 10.
  • FIGS. 10 and 12 are diagrams illustrating an electrode pad formed on an upper portion of a vertical semiconductor light emitting device assembled according to the embodiments of FIGS. 10 and 12.
  • FIGS. 10 and 12 are cross-sectional views of a display device manufactured according to the embodiment of FIGS. 10 and 12.
  • an element such as a layer, region or substrate is referred to as being “on” another component, it will be understood that it may exist directly on the other element or there may be intermediate elements between them. There will be.
  • the display device described herein is a concept including all display devices that display information as a unit pixel or a set of unit pixels. Therefore, it can be applied to parts, not limited to finished products.
  • a panel corresponding to a part of a digital TV is also independently a display device in the present specification.
  • Finished products include mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation, Slate PC, Tablet PC, and Ultra. This could include books, digital TVs, and desktop computers.
  • the semiconductor light emitting device mentioned in this specification includes an LED, a micro LED, and the like.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • information processed by a controller (not shown) of the display apparatus 100 may be displayed using a flexible display.
  • Flexible displays include displays that can be bent, or bendable, or twistable, or foldable, or rollable by external force, for example.
  • the flexible display may be a display manufactured on a thin and flexible substrate that can be bent, bent, or foldable or rolled like paper while maintaining the display characteristics of a conventional flat panel display.
  • the display area of the flexible display becomes a flat surface.
  • the display area may be a curved surface.
  • the information displayed in the second state may be visual information output on a curved surface. This visual information is implemented by independently controlling light emission of sub-pixels arranged in a matrix form.
  • the unit pixel means, for example, a minimum unit for implementing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • the light emitting diode is formed in a small size, and through this, it can serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display device 100 shown in FIG. 1 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and at least one semiconductor light emitting device as shown in FIG. Includes 150.
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) and polyethylene terephthalate (PET) may be used as long as it has insulation and is flexible.
  • the substrate 110 may be a transparent material or an opaque material.
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is located, and the auxiliary electrode 170 may be disposed on the insulating layer 160.
  • a state in which the insulating layer 160 is stacked on the substrate 110 may be a single wiring board.
  • the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI), PET, and PEN, and may be formed integrally with the substrate 110 to form a single substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150, and is positioned on the insulating layer 160 and is disposed corresponding to the position of the first electrode 120.
  • the auxiliary electrode 170 has a dot shape and may be electrically connected to the first electrode 120 through an electrode hole 171 penetrating through the insulating layer 160.
  • the electrode hole 171 may be formed by filling a via hole with a conductive material.
  • a conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not limited thereto.
  • a layer performing a specific function is formed between the insulating layer 160 and the conductive adhesive layer 130, or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 It is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a material having conductivity and a material having adhesiveness may be mixed in the conductive adhesive layer 130.
  • the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the Z direction passing through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the anisotropic conductive medium.
  • heat and pressure are applied to the anisotropic conductive film, but other methods may be applied in order for the anisotropic conductive film to partially have conductivity.
  • Other methods described above may be, for example, that only one of the above heat and pressure is applied or UV cured or the like.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the conductive balls.
  • a core of a conductive material may contain a plurality of particles covered by an insulating film made of a polymer material, and in this case, a portion to which heat and pressure is applied is destroyed by the insulating film and becomes conductive by the core. .
  • the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film.
  • heat and pressure are applied to the anisotropic conductive film as a whole, and an electrical connection in the Z-axis direction is partially formed due to a height difference of a counterpart adhered by the anisotropic conductive film.
  • the anisotropic conductive film may contain a plurality of particles coated with a conductive material in an insulating core.
  • the part to which heat and pressure are applied is deformed (pressed together) to have conductivity in the thickness direction of the film.
  • a form in which the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film is also possible.
  • the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of an insulating base member. More specifically, the insulating base member is formed of an adhesive material, and the conductive ball is intensively disposed on the bottom of the insulating base member, and when heat and pressure are applied from the base member, it is deformed together with the conductive ball. Accordingly, it has conductivity in the vertical direction.
  • ACF fixed array anisotropic conductive film
  • the present invention is not necessarily limited thereto, and the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member, or consists of a plurality of layers, and a form in which conductive balls are disposed on one layer (double- ACF) etc. are all possible.
  • the anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which conductive balls are mixed with an insulating and adhesive base material.
  • the solution containing conductive particles may be a solution containing conductive particles or nanoparticles.
  • the second electrode 140 is positioned on the insulating layer 160 to be spaced apart from the auxiliary electrode 170. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 After forming the conductive adhesive layer 130 with the auxiliary electrode 170 and the second electrode 140 positioned on the insulating layer 160, the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. Then, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device includes a p-type electrode 156, a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer ( And an n-type semiconductor layer 153 formed on 154) and an n-type electrode 152 disposed horizontally apart from the p-type electrode 156 on the n-type semiconductor layer 153.
  • the p-type electrode 156 may be electrically connected by the auxiliary electrode 170 and the conductive adhesive layer 130 shown in FIG. 3, and the n-type electrode 152 is electrically connected to the second electrode 140. Can be connected to.
  • the auxiliary electrode 170 is formed to be elongated in one direction, so that one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • p-type electrodes of the left and right semiconductor light emitting devices with the auxiliary electrode as the center may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is pressed into the conductive adhesive layer 130 by heat and pressure, through which the portion between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 And, only a portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 has conductivity, and the remaining portion does not have conductivity because there is no press-fitting of the semiconductor light emitting device.
  • the conductive adhesive layer 130 not only mutually couples the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140, but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and a phosphor layer 180 is formed in the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel, and is electrically connected to the first electrode 120.
  • the first electrode 120 may be plural, the semiconductor light emitting elements are arranged in rows, for example, and the semiconductor light emitting elements of each row may be electrically connected to any one of the plurality of first electrodes.
  • semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate can be used. Further, the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured with a small size.
  • a partition wall 190 may be formed between the semiconductor light emitting devices 150.
  • the partition wall 190 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130.
  • the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 190 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided as the partition wall 190.
  • the partition wall 190 may include a black or white insulator depending on the purpose of the display device. When a partition wall of a white insulator is used, it is possible to increase reflectivity, and when a partition wall of a black insulator is used, it is possible to increase the contrast while having reflective characteristics.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device emitting blue (B) light
  • the phosphor layer 180 performs a function of converting the blue (B) light into a color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 182 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion of the blue unit pixel.
  • unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • a phosphor of one color may be stacked along each line of the first electrode 120. Accordingly, one line of the first electrode 120 may be an electrode that controls one color. That is, along the second electrode 140, red (R), green (G), and blue (B) may be sequentially disposed, and a unit pixel may be implemented through this.
  • unit pixels of red (R), green (G), and blue (B) can be implemented by combining the semiconductor light emitting device 150 and the quantum dot (QD) instead of the phosphor. have.
  • a black matrix 191 may be disposed between each of the phosphor layers in order to improve contrast. That is, the black matrix 191 may improve contrast of the contrast.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied.
  • each of the semiconductor light emitting devices 150 is made of gallium nitride (GaN) as a main material, and indium (In) and/or aluminum (Al) are added together to emit various light including blue. It can be implemented as a light emitting device.
  • GaN gallium nitride
  • Al aluminum
  • the semiconductor light emitting device may be a red, green, and blue semiconductor light emitting device to form a sub-pixel, respectively.
  • red, green, and blue semiconductor light emitting devices R, G, B
  • R, G, B red, green, and blue semiconductor light emitting devices
  • unit pixels of red, green, and blue by red, green, and blue semiconductor light emitting devices They form one pixel, through which a full color display can be implemented.
  • the semiconductor light emitting device may include a white light emitting device W in which a yellow phosphor layer is provided for each individual device.
  • a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 may be provided on the white light emitting device W.
  • a unit pixel may be formed by using a color filter in which red, green, and blue are repeated on the white light emitting device W.
  • a structure in which a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 are provided on the ultraviolet light emitting device UV is also possible.
  • the semiconductor light emitting device can be used not only for visible light but also for ultraviolet (UV) light, and the ultraviolet (UV) can be extended in the form of a semiconductor light emitting device that can be used as an excitation source of the upper phosphor. .
  • the semiconductor light emitting device is positioned on the conductive adhesive layer to constitute a unit pixel in the display device. Since the semiconductor light emitting device has excellent luminance, individual unit pixels can be configured even with a small size.
  • the individual semiconductor light emitting device 150 may have, for example, a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20X80 ⁇ m or less.
  • the distance between the semiconductor light emitting devices is relatively large enough.
  • the display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • a conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned.
  • An insulating layer 160 is stacked on the first substrate 110 to form one substrate (or wiring board), and the first electrode 120, the auxiliary electrode 170, and the second electrode 140 are formed on the wiring board. Is placed.
  • the first electrode 120 and the second electrode 140 may be disposed in a mutually orthogonal direction.
  • the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, an anisotropic conductive film may be applied to a substrate on which the insulating layer 160 is positioned.
  • the second substrate 112 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting elements 150 constituting individual pixels are positioned is formed, and the semiconductor light emitting elements ( 150) is disposed to face the auxiliary electrode 170 and the second electrode 140.
  • the second substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a spire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in units of a wafer, it can be effectively used in a display device by having a gap and a size capable of forming a display device.
  • the wiring board and the second board 112 are thermally compressed.
  • the wiring board and the second board 112 may be thermally compressed by applying an ACF press head.
  • the wiring board and the second board 112 are bonded by the thermal compression. Due to the characteristics of the anisotropic conductive film having conductivity by thermal compression, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, through which electrodes and semiconductor light emission
  • the device 150 may be electrically connected.
  • the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, and a partition wall may be formed between the semiconductor light emitting devices 150 through this.
  • the second substrate 112 is removed.
  • the second substrate 112 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO).
  • LLO laser lift-off method
  • CLO chemical lift-off method
  • a transparent insulating layer (not shown) may be formed by coating silicon oxide (SiOx) or the like on the wiring board to which the semiconductor light emitting device 150 is bonded.
  • the semiconductor light-emitting device 150 is a blue semiconductor light-emitting device that emits blue (B) light, and a red or green phosphor for converting the blue (B) light into the color of a unit pixel emits the blue semiconductor light.
  • a layer can be formed on one side of the device.
  • the manufacturing method or structure of a display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention
  • FIG. 8 is a cross-sectional view taken along the line DD of FIG. 7
  • FIG. 9 is a conceptual diagram showing the vertical semiconductor light emitting device of FIG. to be.
  • the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.
  • PM passive matrix
  • the display device includes a substrate 210, a first electrode 220, a conductive adhesive layer 230, a second electrode 240, and at least one semiconductor light emitting device 250.
  • the substrate 210 is a wiring board on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • PI polyimide
  • any material that has insulation and is flexible may be used.
  • the first electrode 220 is positioned on the substrate 210 and may be formed as an electrode having a long bar shape in one direction.
  • the first electrode 220 may be formed to serve as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located.
  • the conductive adhesive layer 230 is a solution containing anisotropy conductive film (ACF), anisotropic conductive paste, and conductive particles. ), etc.
  • ACF anisotropy conductive film
  • anisotropic conductive paste anisotropic conductive paste
  • conductive particles conductive particles.
  • the semiconductor light emitting element 250 is connected by applying heat and pressure to the semiconductor light emitting element 250. It is electrically connected to the electrode 220.
  • the semiconductor light emitting device 250 is preferably disposed to be positioned on the first electrode 220.
  • the electrical connection is created because the anisotropic conductive film partially has conductivity in the thickness direction when heat and pressure are applied. Accordingly, in the anisotropic conductive film, it is divided into a part having conductivity and a part not having conductivity in the thickness direction.
  • the conductive adhesive layer 230 implements electrical connection as well as mechanical coupling between the semiconductor light emitting device 250 and the first electrode 220.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured with a small size.
  • the individual semiconductor light emitting device 250 may have, for example, a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, for example, it may have a size of 20 ⁇ 80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 are disposed between the vertical semiconductor light emitting devices in a direction crossing the length direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250.
  • such a vertical semiconductor light emitting device includes a p-type electrode 256, a p-type semiconductor layer 255 formed on the p-type electrode 256, and an active layer 254 formed on the p-type semiconductor layer 255. ), an n-type semiconductor layer 253 formed on the active layer 254 and an n-type electrode 252 formed on the n-type semiconductor layer 253.
  • the p-type electrode 256 located at the bottom may be electrically connected by the first electrode 220 and the conductive adhesive layer 230, and the n-type electrode 252 located at the top is a second electrode 240 to be described later. ) And can be electrically connected.
  • the vertical semiconductor light emitting device 250 has a great advantage of reducing a chip size since electrodes can be arranged up and down.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250.
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into a color of a unit pixel is provided.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 282 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion of the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250.
  • the semiconductor light emitting devices 250 may be arranged in a plurality of rows, and the second electrode 240 may be located between the rows of the semiconductor light emitting devices 250.
  • the second electrode 240 may be formed as a long bar-shaped electrode in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connection electrode protruding from the second electrode 240.
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250.
  • the n-type electrode is formed as an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or vapor deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230.
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) or the like may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • the partition wall 290 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided.
  • the partition wall 290 may include a black or white insulator depending on the purpose of the display device.
  • the partition wall 290 is between the vertical semiconductor light emitting element 250 and the second electrode 240. It can be located between. Accordingly, individual unit pixels can be configured with a small size using the semiconductor light emitting device 250, and the distance between the semiconductor light emitting device 250 is relatively large enough, so that the second electrode 240 is connected to the semiconductor light emitting device 250. ), there is an effect of implementing a flexible display device having HD image quality.
  • a black matrix 291 may be disposed between each phosphor to improve contrast. That is, the black matrix 291 can improve contrast of light and dark.
  • a semiconductor light emitting device grown on a wafer is disposed on a wiring board in a flip chip type and used as individual pixels.
  • FIGS. 10 to 19 Another embodiment of the present invention for solving such a problem will be described in detail later in FIGS. 10 to 19. Further, for example, a description will be made based on a display device to which a vertical semiconductor light emitting device self-assembled in a fluid is applied, but the scope of the present invention is not necessarily limited thereto.
  • FIG. 10 is a diagram illustrating a process of fabricating a substrate 1000 having an assembly groove for assembling a semiconductor light emitting device according to another embodiment of the present invention.
  • the substrate 1000 has an assembly groove so that the semiconductor light emitting device is self-assembled into a substrate prepared in a fluid.
  • the semiconductor light emitting device may be manufactured as a horizontal semiconductor light emitting device or a vertical semiconductor light emitting device.
  • the horizontal type semiconductor light emitting device has the advantage of being relatively easy to manufacture, there is a problem in that it is difficult to reduce the size of individual devices manufactured on a wafer because the n electrode and the p electrode must be formed on the same surface.
  • the assembly groove 1050 has a shape corresponding to a side portion of the vertical semiconductor light emitting device so that the vertical semiconductor light emitting device is disposed in a horizontal direction on the substrate.
  • a substrate 1010 is selected, an assembly electrode 1020 is disposed on the substrate 1010, and an insulating layer 1030 and a partition wall are formed on the assembly electrode 1020.
  • Form (1040) is
  • the substrate 1010 may be a flexible substrate.
  • the substrate 1010 may include, for example, glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) and polyethylene terephthalate (PET) may be used as long as it has insulation and is flexible.
  • the substrate 1010 may be a transparent material or an opaque material.
  • the assembly electrode 1020 formed on the substrate 1010 is disposed to induce a dielectrophoresis (DEP) phenomenon due to an electric field during self-assembly.
  • DEP dielectrophoresis
  • the assembly electrode 1020 may be implemented as, for example, a transparent electrode (ITO), a single layer of molybdenum, or a multilayer structure of molybdenum and aluminum, and may be implemented using other common materials.
  • ITO transparent electrode
  • a single layer of molybdenum or a multilayer structure of molybdenum and aluminum, and may be implemented using other common materials.
  • the assembly electrode 1020 may correspond to a pair of assembly electrodes fixing the assembled vertical semiconductor light emitting device by forming an electric field as a voltage is applied.
  • the spacing between the assembly electrodes 1020 is formed to be smaller than the width of the vertical semiconductor light emitting device and the width of the assembly groove 1050, so that the assembly position of the vertical semiconductor light emitting device using an electric field can be more precisely fixed.
  • An insulating layer 1030 is formed on the assembly electrode 1020 to protect the assembly electrode 1020 from fluid and prevent leakage of current flowing through the assembly electrode 1020.
  • the insulating layer 1030 may be formed of a single layer or multiple layers of inorganic or organic insulators such as silica and alumina.
  • the insulating layer 1030 may have a minimum thickness to prevent damage to the assembly electrode 1020 when assembling the vertical semiconductor light emitting device, and may have a maximum thickness for stably assembling the vertical semiconductor light emitting device. .
  • a partition wall 1040 may be formed on the insulating layer 1030. A partial region of the partition wall 1040 may be positioned above the assembly electrode 1020, and the remaining region may be positioned above the substrate 1010.
  • the substrate 1010 when manufacturing the substrate 1010, some of the partition walls formed on the entire upper portion of the insulating layer 1040 are removed, so that each of the vertical semiconductor light emitting devices is coupled to and assembled to the substrate 1010. Can be formed.
  • the assembly groove 1050 may be formed by a photolithography method by coating a photosensitive material.
  • a photosensitive material Alternatively, glass, SOG (Spin On Glass), and a polymer material are first coated on the display substrate, and then a photosensitive material is coated to form a pattern by a photolithography method. Then, dry etching or wet etching is performed, and the photosensitive material is removed.
  • FIG. 11 is a diagram illustrating a method of arranging an assembly electrode 1020 included in the substrate of FIG. 10 and additionally formed metal layers 1110 and 1120.
  • the assembly electrodes 1020 must be provided as a pair in order to generate an electric field, but positions in which each assembly electrode is disposed may be different.
  • FIG. 11(a) shows a structure in which a pair of assembly electrodes 1020 are disposed under both sides of one assembly groove.
  • An electric field is generated due to a voltage difference between the assembled electrodes.
  • the applied voltage means an AC voltage
  • an induced dipole may be generated in the dielectric by the AC voltage, and the device may be fixed to the substrate by DEP force.
  • 11(b) is a structure in which one assembly electrode is disposed under one assembly groove. It has a structure in which a voltage difference occurs in relation to the assembly electrode disposed under the other assembly groove, and the number of assembly electrodes can be reduced compared to FIG. 11A.
  • the metal layer 1110 serves to shield the electric field generated from the assembly electrode, thereby helping to form the electric field generated from the assembly electrode only into the assembly groove.
  • the metal layer may be formed between the insulating layer and the partition wall, or may be formed on the partition wall.
  • FIG. 11(d) shows a structure in which the metal layer 1120 is formed only on the partition wall.
  • the metal layer may be, for example, a metal thin film such as aluminum (Al) or copper (Cu).
  • FIG. 12 is a diagram schematically illustrating a structure of a vertical semiconductor light emitting device 1200 assembled on the substrate of FIG. 10.
  • the vertical semiconductor light emitting device 1200 includes a first semiconductor layer 1210, an active layer 1220 formed on the first semiconductor layer 1210, and a second semiconductor light emitting device 1200 formed on the active layer 1220.
  • the semiconductor layer 1230 may include a magnetic layer 1240 formed on the second semiconductor layer 1230, and a second electrode 1250 formed on the magnetic layer 1240.
  • the stacked structure of the vertical semiconductor light emitting device 1200 is a structure that can be naturally formed while growing the vertical semiconductor light emitting device 1200 on a wafer, and a first electrode connected to the first semiconductor layer is formed through a separate process. can do.
  • the stacked structure of the vertical semiconductor light emitting device 1200 of FIG. 12 is only for making it easier to understand the embodiments disclosed in the present specification, and is not limited to the above components by the accompanying drawings. It should be noted that.
  • the stacking direction is a first direction.
  • the vertical semiconductor light emitting device 1200 has a horizontal length (X) in the first direction and a first vertical direction, and a vertical length (Y) in the first direction and the second vertical direction.
  • the horizontal length (X) corresponds to any one of a maximum value (X1), a minimum value (X2), and a value between the maximum value (X1) and the minimum value (X2), whereas the vertical length (Y) is a fixed value.
  • the vertical semiconductor light emitting device forms an assembly surface 1260 that is flat in a horizontal direction with respect to the first direction.
  • the assembly surface 1260 has a shape corresponding to the lower portion of the assembly groove 1050 formed on the substrate of FIG. 10, so that when self-assembling, the assembly surface 1260 can be seated on the lower portion of the assembly groove 1050. To be.
  • the side portion of the vertical semiconductor light emitting device 1200 becomes the assembly surface 1260 and is assembled horizontally with the substrate.
  • the horizontal length (X) corresponds to any one of a maximum value (X1), a minimum value (X2), and a value between the maximum value (X1) and the minimum value (X2), the vertical semiconductor light emitting device 1200
  • the purpose is to separate the assembled first semiconductor layer 1210 and the second semiconductor layer 1230.
  • the vertical semiconductor light emitting device has a T-shaped structure, and is easily connected with the first semiconductor layer 1210.
  • the second semiconductor layer 1230 can be distinguished. Accordingly, even when self-assembly on the substrate, it can be assembled with a certain orientation.
  • the first semiconductor layer 1210 and the second semiconductor layer 1230 based on the assembly surface 1260 of the vertical semiconductor light emitting device 1200 ) Is difficult to distinguish.
  • the vertical semiconductor light emitting device 1200 will be randomly assembled in the assembly groove 1250, and in a display device in which a plurality of semiconductor light emitting devices are arranged in a matrix form, it is impossible to apply a voltage according to the type of the semiconductor layer. Let it be.
  • the vertical semiconductor light emitting device 1200 has at least two horizontal length values (X1, X2) and a fixed vertical length (Y), so that the vertical semiconductor light emitting device 1200 can be assembled upward and downward in the first direction. It has four assembly faces.
  • Another purpose of changing the horizontal length X is to make the shape different according to the type of semiconductor light emitting device.
  • red (R), green (G), and blue (B) light emitting devices are required, and must be precisely assembled for each location according to individual types. If the shape of the elements and the corresponding assembly groove of the substrate can be provided, it is possible to accurately assemble according to the type of element in the subsequent self-assembly process.
  • Another feature of an embodiment of the present invention is that the difference between the maximum value (X1) and the minimum value (X2) of the horizontal length (X) is determined in consideration of a dielectrophoresis (DEP) phenomenon caused by an electric field. .
  • DEP dielectrophoresis
  • Dielectrophoresis is a method in which dielectric particles exhibit an induced dipole in an uneven electric field, and the resulting force is used to move the dielectric particles.
  • the vertical semiconductor light emitting device 1200 may have two assembly surfaces 1260. On the other surfaces except for the assembly surface 1260, a gap is generated with the lower portion of the assembly groove 1050 according to the difference between the maximum value X1 and the minimum value X2. If the gap is larger than the effective distance at which the DEP force acts, the remaining surface cannot be assembled into the assembly groove.
  • the effective distance at which the DEP force acts is within 200 nm, for example. Therefore, as a result of experimentally manufacturing the difference between the maximum value X1 and the minimum value X2 in the range of 200 nm to 20 ⁇ m, the vertical semiconductor light emitting device 1200 is assembled only with the assembly surface 1260.
  • the difference is assumed to be a structure in which a part of the vertical semiconductor light emitting device protrudes only in one direction, and if a vertical semiconductor light emitting device having a T-shaped structure symmetrical with respect to the stacking direction, the difference is 400 nm to 20 ⁇ m. It was experimentally confirmed that it is preferable to be manufactured in the range between.
  • the first semiconductor layer 1210 and the second semiconductor layer 1230 are different types of semiconductor layers, and may be n or p type semiconductor layers.
  • the second semiconductor layer is a p-type semiconductor layer.
  • Each of the n-type semiconductor layer and the p-type semiconductor layer is made of gallium nitride (GaN) or gallium arsenide (GaAs) as a main material, and materials such as indium (In) and aluminum (Al) are added to emit light of various colors. can do.
  • GaN gallium nitride
  • GaAs gallium arsenide
  • the magnetic layer 1240 may include a metal having magnetism such as nickel (Ni), and in FIG. 12, the magnetic layer 1240 is shown to be disposed on the second type semiconductor layer 1230.
  • the arrangement position of the magnetic layer 1240 may be changed according to the manufacturing method of the vertical semiconductor light emitting device 1200.
  • the vertical semiconductor light emitting device 1200 includes the magnetic layer 1240, when self-assembling, the vertical semiconductor light emitting device 1200 may move in a fluid direction toward the substrate by a magnetic field.
  • the vertical semiconductor light emitting device 1200 may further include a first electrode and a passivation layer.
  • the first electrode may be connected to the first semiconductor layer 1210, and for this, the vertical semiconductor light emitting device 1200 grown on the wafer must be separated from the wafer and a separate electrode forming process must be performed.
  • the passivation layer may be formed to surround the top and side surfaces of the vertical semiconductor light emitting device 1200. Since the passivation layer is formed while the vertical semiconductor light emitting device 1200 is connected to the wafer, the passivation layer may not be formed on the bottom surface of the vertical semiconductor light emitting device 1200.
  • the passivation layer is formed by using inorganic insulators such as silica and alumina through PECVD (Plasma Enhanced Chemical Vapor Deposition), LPCVD (Low Pressure CVD), sputtering deposition, etc., or organic materials such as photoresist and polymer materials It can be formed through a method of spin coating.
  • inorganic insulators such as silica and alumina through PECVD (Plasma Enhanced Chemical Vapor Deposition), LPCVD (Low Pressure CVD), sputtering deposition, etc.
  • organic materials such as photoresist and polymer materials It can be formed through a method of spin coating.
  • FIG. 13 is a plan view of various shapes that the vertical semiconductor light emitting device 1200 of FIG. 12 may have. The plan view is observed from above in a direction in which the vertical semiconductor light emitting device 1200 is stacked.
  • the vertical semiconductor light emitting device has a mesa structure or a T-shaped structure in which the second semiconductor layer and the second electrode 1250 protrude from the first semiconductor layer 1210.
  • the shape and size of the mesa may be square or rectangular having a width of 20 ⁇ m or less.
  • the shape and size of the mesa may have various shapes such as a circle or ellipse having a diameter of 20 ⁇ m or less.
  • a shape as illustrated in FIG. 13 may be obtained by using dry etching or wet etching.
  • the present invention is not limited to the T-shape or mesa structure expressed in the embodiment, and as described above, various shapes other than the T-shape may be derived by adjusting the value of the horizontal length (X).
  • FIG. 14 is a plan view and a cross-sectional view of the substrate 1000 having an assembly groove of FIG. 10.
  • the assembly groove 1050 formed by the partition wall 1040 has a T-shaped shape, which is a structure corresponding to the shape of the side surface of the vertical semiconductor light emitting device 1200 of FIG. 12.
  • FIG. 14(b) is a cross-sectional view taken along the line E-E of FIG. 14(a).
  • An assembly electrode and an insulating layer 1030 are formed on the substrate 1010, and a partition wall 1040 is positioned thereon.
  • the width of the assembly groove 1050 formed by the partition wall 1040 is slightly wider than the width of the assembly surface of the vertical semiconductor light emitting device.
  • a difference between the width of the assembly groove 1050 and the width of the assembly surface of the vertical semiconductor light emitting device may be within the range of 3 ⁇ m. If the difference in width is too small, the precision of the assembly position can be improved, but since it takes a long time for the vertical semiconductor light emitting device to be assembled in the assembly groove 1050, experimentally desirable results are obtained when the above values are adopted. Was derived.
  • the height of the partition wall 1040 or the depth of the assembly groove 1050 is formed within a range within twice the height of the fixed vertical length Y represented in FIG. 12.
  • the vertical semiconductor light emitting device may be trapped in the assembly groove 1050 even at a position other than the assembly surface 1260 of the vertical semiconductor light emitting device.
  • FIG. 15 is a diagram schematically illustrating a process of assembling the vertical semiconductor light emitting device 1200 of FIG. 12 on the substrate 1000 having the assembly groove of FIG. 10.
  • the vertical semiconductor light emitting device 1200 is assembled on a surface other than the assembly surface 1260, there is a high probability that a defect will occur in a subsequent process, and the vertical semiconductor light emitting device 1200 is assembled only on the assembly surface. , It was experimentally confirmed that it should not be assembled on the other side.
  • the vertical semiconductor light emitting device has a flat surface, it cannot be stably assembled into the assembly groove unless it has a structure corresponding to the assembly groove.
  • the surface on which the first semiconductor layer of the vertical semiconductor light emitting device 1202 is located is flat, but is considerably smaller than the shape of the assembly groove, and it is difficult to fix it because the DEP force does not act strongly.
  • the substrate is placed on the upper side of the fluid, and the assembly groove faces the lower portion of the fluid, that is, the ground. Therefore, even if the semiconductor light-emitting element is attracted to the substrate by the magnetic field, if the DEP force acting on the element is not strong, the element is not fixed to the assembly groove of the substrate and returns into the fluid by gravity.
  • a case in which the assembly surface among the side surfaces of the vertical semiconductor light emitting device 1203 is seated in the assembly groove of the substrate may be easily fixed by the DEP force.
  • FIG. 16 is a view including an adhesive layer 1610 for fixing the vertical semiconductor light emitting device 1200 to the substrate 1000 having an assembly groove of FIG. 10.
  • the adhesive layer 1610 may be, for example, an organic material such as polydimethylsiloxane (PDMS), polyethylene terephthalate (PET), or a polyurethane film.
  • PDMS polydimethylsiloxane
  • PET polyethylene terephthalate
  • polyurethane film a polyurethane film
  • the vertical semiconductor light emitting device 1200 is assembled and fixed in the assembly groove 1050 by the method of an electromagnetic field, and is not physically or chemically assembled.
  • the vertical semiconductor light emitting device after self-assembly can be stably fixed.
  • FIG. 16(a) is a plan view for indicating the position of the adhesive layer 1610
  • FIG. 16(b) is a cross-sectional view taken along line F-F of FIG. 16(a).
  • the adhesive layer 1610 is formed as thin as, for example, several hundred nm, and does not directly affect the DEP force acting by the assembled electrode 1020.
  • FIG. 17 is a view in which reflective films 1710 and 1720 are included on the substrate 1000 having assembly grooves of FIG. 10.
  • a side portion of the vertical semiconductor light emitting device corresponds to an assembly surface.
  • light emitted from the side of the active layer is implemented as a pixel.
  • FIG. 17(a) is a plan view showing the positions of the reflective layers 1710 and 1720
  • FIG. 17(b) is a cross-sectional view taken along line G-G of FIG. 17(a).
  • the reflective layer 1710 is formed, and then the partition wall is formed. There is a way.
  • a method of forming the reflective layer 1720 up to a portion of the bent partition wall and a portion where the active layer abuts the assembly groove is provided.
  • a metal reflective film such as silver (Ag) or aluminum (Al) may be used.
  • an omni-directional reflective (ODR) layer may be formed without forming the reflective layer.
  • the ODR layer maintains high reflectivity for a wide angle of incidence.
  • the ODR layer generally has a structure of a semiconductor layer, a dielectric layer, and a metal layer.
  • an insulating layer in contact with an active layer, which is a light emitting region of the vertical semiconductor light emitting device, and an assembled electrode disposed under the insulating layer The ODR layer can be formed through the structure of.
  • the semiconductor layer including the active layer 1220, the insulating layer, and the assembly electrode are designed to be possible as the ODR layer, the reflection efficiency of side light emission of the vertical semiconductor light emitting device can be improved.
  • FIGS. 10 and 12 are views in which electrode pads 1810 and 1820 are formed on the vertical semiconductor light emitting device 1200 assembled according to the embodiment of FIGS. 10 and 12.
  • the electrode pad may be further followed by a wiring process for connecting metal wires, or may be used for connection with a corresponding wire through a pre-prepared wiring board.
  • FIG. 18(a) is a plan view in which the vertical semiconductor light emitting device 1200 is assembled on a substrate 1000 having an assembly groove
  • FIG. 18(b) is a plan view in which a first electrode pad and a second electrode pad are formed after the assembly. to be.
  • the first electrode pad 1810 electrically connects the first semiconductor layer.
  • the second electrode pad 1820 is for electrically connecting the second semiconductor layer.
  • the process of forming the first electrode pad 1810 and the second electrode pad 1820 may be performed with only one photo process.
  • a planarization process may be performed on the device and the substrate.
  • the planarization process is a process of forming a planarization layer, and the planarization layer may be formed of a photosensitive compound (PAC) or the like.
  • PAC photosensitive compound
  • planarization layer may be removed to be exposed to the outside in order to electrically connect the first semiconductor layer and the second semiconductor layer to respective wirings.
  • a trench for forming a via electrode may be formed between the planarization layer and each semiconductor layer or an electrode formed in each semiconductor layer.
  • the level difference between each semiconductor layer or an electrode formed on each semiconductor layer above the planarization layer is the same according to the assembled structure of the present invention. Therefore, the trench can be formed by performing a single photo process and an etching process.
  • a photo process must be performed separately to form n-type and p-type electrodes.
  • the n-type and p-type semiconductor layers are located on the same surface, a photo process and an etching process may be performed for each of the planarization layers because the level difference between the upper portion and each semiconductor layer is different.
  • the gap between the n-type and p-type electrodes becomes close as the size of the device decreases, thereby increasing the risk of a short.
  • the n-type and p-type electrode spacing may be proportional to the vertical length (stacking direction) of the vertical semiconductor light emitting device. Therefore, it is possible to further secure a process margin corresponding to the vertical length, thereby eliminating a problem in which defects such as short circuits occur during subsequent processes.
  • FIGS. 10 and 12 are cross-sectional views of a display device manufactured according to the embodiment of FIGS. 10 and 12.
  • the substrate on which the assembly grooves of the present invention are formed may be a donor substrate for transferring the light emitting device to another substrate, but a panel substrate for direct use in a display device may be used.
  • a transistor 1910 for driving an active matrix (AM) may be separately provided, and a wiring line 1920 and a second type semiconductor layer electrically connected to the first type semiconductor layer and A wiring line 1930 for electrically connecting the transistor 1910 may be provided.
  • AM active matrix
  • a flattening process and a wiring process through trench formation are performed to manufacture a display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서에서는 제조 비용 절감 및 대화면의 디스플레이 장치에 적용 가능하면서도 간단하게 제조할 수 있는 마이크로 LED를 이용한 디스플레이 장치 및 이의 제조 방법을 개시한다. 여기서 본 발명의 일실시예에 따른 디스플레이 장치는, 기판에 조립되는 적어도 하나의 LED를 포함하는 장치에 있어서, 상기 기판은, 조립 전극이 배치되는 조립 전극층; 상기 조립 전극 상부로 도포되는 절연층; 및 상기 절연층 상부로 격벽을 포함한 조립 홈을 구비하고, 상기 LED는, 제 1전극, 제1반도체층, 활성층, 제2반도체층 및 제 2전극이 제 1방향으로 적층되어 있으며, 상기 조립 면은 상기 적층된 제 1방향에 대응하는 제2 방향으로 형성되는 것을 특징으로 한다.

Description

마이크로 LED를 이용한 디스플레이 장치 및 이의 제조 방법
본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 예를 들어 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 있고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 문제점이 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 것으로 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 전술한 문제점을 해결하는 방안이 제시될 수 있다. 이러한 발광 다이오드는 필라멘트 기반의 발광소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
한편, 반도체 발광 소자를 이용한 디스플레이의 경우 화소들 각각에 해당하는 반도체 발광 소자를 기판에 결합하여야 하므로, 대화면 고화소 디스플레이의 구현이 상대적으로 어려울 수 있다.
또한, 대면적 고화소 디스플레이로 구현하기 위해서는 대량의 반도체 발광 소자들이 필요하며, 따라서 현재 개별 반도체 발광 소자의 제조 비용을 절감시키기 위한 노력 등이 요구된다.
본 발명의 일실시예의 목적은, 제조 비용을 절감할 수 있는 수직형 반도체 발광 소자를 사용한 디스플레이 장치 및 제조 방법을 제공하는 것이다.
본 발명의 다른 일실시예의 목적은, 대화면의 디스플레이 장치에 적용 가능하면서도 불량률을 낮출 수 있는 제조 방법을 제공하는 것이다.
나아가, 본 발명의 또 다른 일실시예의 목적은, 여기에서 언급하지 않은 다양한 문제점들도 해결하고자 한다. 당업자는 명세서 및 도면의 전 취지를 통해 이해할 수 있다.
상기 또는 다른 목적을 달성하기 위한 디스플레이 장치의 제조 방법은, 기판에 조립 전극을 형성하는 단계; 상기 조립 전극이 형성된 기판에 절연층을 도포하는 단계; 상기 절연층이 도포된 기판에 격벽을 포함한 조립 홈을 형성하는 단계; 상기 조립 홈과 상응하는 조립 면을 가진 LED를 제공하는 단계; 및 상기 LED의 조립 면을 상기 조립 홈에 조립(assembly)하는 단계;를 포함하되, 상기 LED를 제공하는 단계는, 제 1전극, 제1반도체층, 활성층, 제2반도체층 및 제 2전극을 제 1방향으로 적층하는 단계를 더 포함하되, 상기 조립 면은 상기 적층된 제 1방향에 대응하는 제2 방향으로 형성되는 것을 특징으로 한다.
실시예로서, 상기 제 2방향은 상기 적층된 제 1방향에 수평 방향인 것을 특징으로 한다.
실시예로서, 상기 LED의 조립 면을 상기 조립 홈에 조립(assembly)하는 단계는, 자성체를 갖는 조립 장치를 이용하여 상기 LED의 조립 면을 상기 조립 홈에 접촉시키는 단계; 및 상기 기판에 형성된 조립 전극을 통해 인가되는 전기장에 기초하여, 상기 LED의 조립 면을 상기 조립 홈에 조립하는 단계를 포함한다.
실시예로서, 상기 LED는, 상기 LED가 적층된 제 1방향과 제1수직방향으로 가로 길이(X)를 가지고, 상기 LED가 적층된 제 1방향과 제2수직방향으로 세로 길이(Y)을 가지고, 상기 가로 길이(X)는 서로 다른 적어도 두개 이상의 값을 가지며, 상기 세로 길이(Y)는 고정된 하나의 값을 가지는 것을 특징으로 한다.
실시예로서, 상기 기판에 조립 전극을 형성하는 단계는, 상기 조립 전극을 상기 조립 홈의 양 측면에 구비된 상기 격벽과 오버랩되도록 서로 이격되게 형성하거나, 조립 홈의 바닥 면과 오버랩되도록 단일의 조립 전극으로 형성하는 단계를 포함한다.
실시예로서, 상기 제 1반도체층은 N형 GaN층이고, 상기 제 2반도체층은 P형 GaN층인 것을 특징으로 한다.
실시예로서, 상기 LED는 자성층을 포함하는 것을 특징으로 한다.
실시예로서, 상기 기판은 유리, 도체 또는 플렉서블(Flexible)한 고분자 소재 중 적어도 하나를 포함하는 것을 특징으로 한다.
실시예로서, 상기 조립 홈을 형성하는 단계는, 상기 LED의 조립 면이 안착하는, 상기 조립 홈의 하부의 적어도 일부에 고분자 접착층을 형성하는 단계를 포함한다.
실시예로서, 상기 조립 홈을 형성하는 단계는, 상기 LED의 활성층이 안착하는, 상기 조립 홈의 하부의 적어도 일부에 금속 반사막을 형성하는 단계를 포함한다.
실시예로서, 상기 기판은 액티브 매트릭스 구동을 하기 위한 TFT가 구비된 것을 특징으로 한다.
실시예로서, 상기 LED는 마이크로미터 크기를 가진 LED(Micro-LED)인 것을 특징으로 한다. 실시예로서, 상기 기판은 액티브 매트릭스 구동을 하기 위한 트랜지스터가 구비된 것을 특징으로 한다.
본 발명의 실시예에 따른 디스플레이 장치는, 기판에 조립되는 적어도 하나의 LED를 포함하는 장치에 있어서, 상기 기판은, 조립 전극이 배치되는 조립 전극층; 상기 조립 전극 상부로 도포되는 절연층; 및 상기 절연층 상부로 격벽을 포함한 조립 홈을 구비하고, 상기 LED는, 제 1전극, 제1반도체층, 활성층, 제2반도체층 및 제 2전극이 제 1방향으로 적층되어 있으며, 상기 조립 면은 상기 적층된 제 1방향에 대응하는 제2 방향으로 형성되는 것을 특징으로 한다.
본 발명의 일실시예에 따르면, 반도체 발광소자를 이용한 디스플레이 장치에 수직형 반도체 발광 소자를 사용하게 되어, 개별 반도체 발광 소자의 제조 비용을 절감하는 기술적 효과가 있다.
본 발명의 다른 실시예에 따르면, 상기 수직형 반도체 발광 소자는 기판의 조립 홈에 상응하는 조립 면을 가지게 되기 때문에, 자가 조립을 통해 대량의 반도체 발광 소자를 간단하게 기판에 조립할 수 있는 기술적 효과가 있다.
나아가, 본 발명의 또 다른 일실시예에 따르면, 여기에서 언급하지 않은 추가적인 기술적 효과들도 있다. 당업자는 명세서 및 도면의 전취지를 통해 이해할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 절단된 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 발광 소자를 조립하기 위한 조립 홈을 가진 기판이 제작되는 과정을 나타내는 도면들이다.
도 11은 도 10의 기판에 포함된 조립 전극의 배치 방법 및 추가적으로 형성되는 메탈층에 대한 도면이다.
도 12는 도 10의 기판에 조립되는 수직형 반도체 발광 소자의 구조를 개략적으로 도시한 도면이다.
도 13은 도 12의 수직형 반도체 발광 소자가 가질 수 있는 다양한 형상에 대한 평면도들이다.
도 14는 도 10의 조립 홈을 가진 기판에 대한 평면도및 단면도이다.
도 15는 도 10의 조립 홈을 가진 기판에 도 12의 수직형 반도체 발광 소자가 조립되는 과정을 개략적으로 도시한 도면이다.
도 16은 도 10의 조립 홈을 가진 기판에 수직형 반도체 발광 소자를 고정하기 위한 접착층이 포함된 도면이다.
도 17은 도 10의 조립 홈을 가진 기판의 상부에 반사층이 포함된 도면이다.
도 18은 도 10 및 도 12의 실시예에 따라 조립된 수직형 반도체 발광 소자의 상부에 전극 패드가 형성된 도면이다.
도 19는 도 10및 도 12의 실시예에 따라 제조된 디스플레이 장치의 단면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
나아가, 설명의 편의를 위해 각각의 도면에 대해 설명하고 있으나, 당업자가 적어도 2개 이상의 도면을 결합하여 다른 실시예를 구현하는 것도 본 발명의 권리범위에 속한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치는 단위 화소 또는 단위 화소의 집합으로 정보를 표시하는 모든 디스플레이 장치를 포함하는 개념이다. 따라서 완성품에 한정하지 않고 부품에도 적용될 수 있다. 예를 들어 디지털 TV의 일 부품에 해당하는 패널도 독자적으로 본 명세서 상의 디스플레이 장치에 해당한다. 완성품으로는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크 탑 컴퓨터 등이 포함될 수 있다.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품 형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
또한, 당해 명세서에서 언급된 반도체 발광 소자는, LED, 마이크로 LED 등을 포함한다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 1에 도시된 바와 같이, 디스플레이 장치(100)의 제어부(미도시)에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는, 예를 들어 외력에 의하여 휘어질 수 있는, 또는 구부러질 수 있는, 또는 비틀어질 수 있는, 또는 접힐 수 있는, 또는 말려질 수 있는 디스플레이를 포함한다.
나아가, 플렉서블 디스플레이는, 예를 들어 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 또는 구부리거나, 또는 접을 수 있거나 또는 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률 반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도 1에 도시된 바와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는, 예를 들어 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여, 이하 도면들을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
도 1에 도시된 디스플레이 장치(100)는, 도 2에 도시된 바와 같이 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 적어도 하나의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도 3a에 도시된 바와 같이 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
도 2 또는 도 3a에 도시된 바와 같이, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기 절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법이 적용될 수도 있다. 전술한 다른 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 예를 들어, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이 차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되며, 상기 베이스 부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직 방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합 형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 파티클 혹은 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도3a를 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chiptype)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 도3에 도시된, 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p 형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도 값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
도3에 도시된 바와 같이, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주재료로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자 마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전 영역에 사용 가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자는 전도성 접착층 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
이와 같은 개별 반도체 발광 소자(150)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다.
따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다.
따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조 방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
도 6에 도시된 바와 같이, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을, 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 마주하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열 압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF 프레스 헤드를 적용하여 열 압착할 수 있다. 상기 열 압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열 압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일 면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법이나 구조는 여러 가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 적어도 하나의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(Anisotropy Conductive Film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께 방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 예를 들어, 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
다시 도 8을 참조하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
다시 도 8을 참조하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이 사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도8에 도시된 바와 같이, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장된 반도체 발광 소자가 플립 칩 타입으로 배선 기판에 배치되어 개별 화소로 이용된다.
따라서, 웨이퍼의 크기 제약으로 인하여 대화면 디스플레이를 구현하기 어려운 문제가 있다. 이와 같은 문제점을 해결하기 위한 본 발명의 다른 실시예에 대하여, 이하 도 10 내지 도 19에서 상세히 후술하도록 하겠다. 나아가, 예를 들어, 유체 내에서 자가 조립되는 수직형 반도체 발광 소자가 적용된 디스플레이 장치를 기준으로 설명하도록 하겠으나, 본 발명의 권리범위가 반드시 이에 한정되는 것은 아니다.
도 10은 본 발명의 다른 실시예에 따른 반도체 발광 소자를 조립하기 위한 조립 홈을 가진 기판(1000)이 제작되는 공정도이다.
도 10에 도시된 바와 같이, 상기 기판(1000)은 반도체 발광소자가 유체 내에서 준비된 기판으로 자가조립 하도록 조립 홈을 지니고 있다.
자가 조립 방식은 예를 들어, 웨이퍼 상에서 성장된 복수 개의 반도체 발광 소자들이 개별 소자들로 분리되어 유체 내에서 분산된 후, 전자기장을 이용하여 기판에 조립되는 과정을 말한다.
상기 반도체 발광 소자는 수평형 반도체 발광 소자 또는 수직형 반도체 발광 소자로 제작이 가능하다.
수평형 반도체 발광 소자는 제작이 비교적 용이하다는 장점이 있으나, n전극 및 p 전극을 동일 면에 형성하여야 하므로 웨이퍼 상에서 제작되는 개별 소자의 크기를 감소시키기 어려운 문제점이 있다.
수직형 반도체 발광 소자의 경우, 웨이퍼 상에서 제작되는 소자의 크기를 감소시킬 수 있다는 장점이 있으나, n 전극 및 p전극을 동일 면이 아닌 상/하면에 배치해야 하므로, 조립 후 배선 공정이 수평형 소자에 비해 복잡하고, 이로 인한 불량 발생률이 비교적 높은 문제점이 있다.
따라서, 대화면 고화소의 디스플레이 장치를 위해서는 제조 비용의 절감이 필수적인 바, 수직형 반도체 발광 소자를 이용하면서도 전술한 복잡한 공정 문제를 해결할 수 있는 디스플레이 장치 및 제조 방법이 요구된다.
도 10에 도시된 바와 같이, 상기 조립 홈(1050)은 수직형 반도체 발광 소자가 기판에 수평 방향 방향으로 배치되도록 상기 수직형 반도체 발광 소자의 측면부와 상응하는 형상을 지닌다.
먼저, 제조 방법에 대하여 설명하면, 기판(1010)을 선정하고, 상기 기판(1010)의 상부에 조립 전극(1020)을 배치하고, 상기 조립 전극(1020)의 상부에 절연층(1030) 및 격벽(1040)을 형성한다.
상기 기판(1010)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(1010)은 예를 들어, 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(1010)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(1010)의 상부에 형성되는 조립 전극(1020)은 자가 조립 시 전기장에 의한 유전영동(Dielectrophoresis; DEP) 현상을 유도하기 위한 용도로 배치된다.
상기 조립 전극(1020)은 예를 들어, 투명 전극(ITO)으로 구현되거나, 몰리브덴 단일층 또는 몰리브덴과 알루미늄의 다층구조로 구현될 수 있으며, 기타 일반적인 재료를 이용해서도 구현될 수 있다.
상기 조립 전극(1020)은 전압이 인가됨에 따라 전기장을 형성함으로써, 조립된 수직형 반도체 발광소자를 고정시키는 한 쌍의 조립 전극에 해당할 수 있다. 상기 조립 전극(1020) 간의 간격은 수직형 반도체 발광 소자의 폭 및 조립 홈(1050)의 폭보다 작게 형성되어, 전기장을 이용한 수직형 반도체 발광 소자의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 전극(1020) 상에는 절연층(1030)이 형성되어, 조립 전극(1020)을 유체로부터 보호하고, 조립 전극(1020)에 흐르는 전류의 누출을 방지할 수 있다. 예를 들어, 절연층(1030)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(1030)은, 수직형 반도체 발광 소자의 조립 시 조립 전극(1020)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 수직형 반도체 발광 소자가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(1030)의 상부에는 격벽(1040)이 형성될 수 있다. 격벽(1040)의 일부 영역은 조립 전극(1020)의 상부에 위치하고, 나머지 영역은 기판(1010)의 상부에 위치할 수 있다.
예를 들어, 기판(1010)의 제조 시, 절연층(1040) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 수직형 반도체 발광 소자들 각각이 기판(1010)에 결합 및 조립되는 조립 홈(1050)이 형성될 수 있다.
상기 조립 홈(1050)은 감광성 물질을 코팅하여 포토리소그라피 (Photolithography) 방법으로 형성할 수 있다. 또는 상기 디스플레이용 기판에 유리, SOG(Spin On Glass), 고분자소재를 먼저 코팅하고, 감광성 물질을 코팅하여 포토리소그라피 방법으로 패턴을 형성한다. 그리고 건식 식각(Dry etching)또는 습식 식각(Wet etching)을 하고 감광성 물질은 제거한다.
도 11은 도 10의 기판에 포함된 조립 전극(1020)의 배치 방법 및 추가적으로 형성되는 메탈층(1110,1120)에 대한 도면이다.
상기 조립 전극(1020)은 전기장을 발생시키기 위해서 한 쌍으로 구비되어야 하나, 각각의 조립 전극이 배치되는 위치를 달리할 수 있다.
도 11(a)는 하나의 조립 홈의 양 측면의 하부에 한 쌍의 조립 전극(1020)이 배치되는 구조이다. 상기 조립 전극들 간의 전압 차이로 전기장이 발생하게 된다. 상기 인가되는 전압은 교류 전압을 의미하며, 상기 교류 전압에 의해 유전체에 유도 쌍극자가 발생하고, DEP force에 의해 소자가 기판에 고정될 수 있다.
도 11(b)는 하나의 조립 홈의 하부에 하나의 조립 전극이 배치되는 구조이다. 다른 조립 홈의 하부에 배치된 조립 전극과의 관계에서 전압 차이가 발생하는 구조이며, 상기 도 11(a)에 비해 조립 전극의 수를 줄일 수 있다.
도 11(c)는 격벽(1040)에 메탈층(1110)을 포함하는 구조를 도시하고 있다. 메탈층(1110)은 조립 전극에서 발생하는 전기장을 차폐하는 역할을 하여, 조립전극에서 발생하는 전기장이 조립 홈내로만 형성될 수 있도록 도움을 준다.
상기 메탈층은 절연층과 격벽 사이에 형성될 수도 있고, 격벽 상부에 형성될 수도 있다.
도 11(d)는 격벽의 상부에만 메탈층(1120)이 형성된 구조를 도시하고 있다.
상기 메탈층은, 예를 들어, 알루미늄(Al) 또는 구리(Cu)와 같은 금속 박막일 수 있다.
도 12는 도 10의 기판에 조립되는 수직형 반도체 발광 소자(1200)의 구조를 개략적으로 도시한 도면이다.
도 12에 도시된 바와 같이, 상기 수직형 반도체 발광 소자(1200)는 제1반도체층(1210), 제 1반도체층(1210) 상에 형성된 활성층(1220), 활성층(1220) 상에 형성된 제2반도체층(1230), 제 2반도체층(1230) 상에 형성된 자성층(1240), 자성층(1240) 상에 형성된 제 2전극(1250)을 포함할 수 있다.
상기 수직형 반도체 발광소자(1200)의 적층구조는 웨이퍼에서 상기 수직형 반도체 발광소자(1200)를 성장시키면서 자연스럽게 형성할 수 구조이며, 별도 공정을 통해 제 1반도체층과 연결되는 제 1전극을 형성할 수 있다.
나아가, 상기 도12의 상기 수직형 반도체 발광 소자(1200)의 적층 구조는, 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 상기 구성요소들로만 제한 해석되어서는 아니 됨을 유의해야 한다.
상기 수직형 반도체 발광소자(1200)의 구조적 특징을 추가 설명하기 위해 상기 적층되는 방향을 제 1방향으로 한다.
상기 수직형 반도체 발광 소자(1200)는 상기 제 1방향과 제 1수직 방향으로 가로 길이(X) 및 상기 제 1방향과 제 2수직 방향으로 세로 길이(Y)를 가진다. 상기 가로 길이(X)는 최대값(X1), 최소값(X2) 및 상기 최대값(X1) 내지 최소값(X2)의 사이 값 중 어느 하나에 해당하는 반면, 상기 세로 길이(Y)는 고정된 값을 가질 수 있다.
상기 세로 길이(Y)가 고정된 값을 가짐으로써, 예를 들어, 상기 수직형 반도체 발광 소자는 상기 제 1방향과는 수평 방향으로 평평한 조립 면(1260)을 형성한다. 상기 조립 면(1260)은 도 10의 기판에 형성된 조립 홈(1050)의 하부와 대응하는 형상으로 이루어져 있어, 자가 조립 시, 상기 조립 면(1260)이 조립 홈(1050)의 하부에 안착할 수 있도록 한다.
즉, 수직형 반도체 발광 소자(1200)의 측면부가 조립 면(1260)이 되어 기판과 수평 방향으로 조립한다.
상기 가로 길이(X)가 최대값(X1), 최소값(X2) 및 상기 최대값(X1) 내지 최소값(X2)의 사이 값 중 어느 하나에 해당하는 것은, 상기 수직형 반도체 발광소자(1200)가 조립 홈(1050)에 조립될 때, 조립되는 제 1반도체층(1210)과 제 2반도체층(1230)을 구분하기 위함이다.
예를 들어, 제 1반도체층(1210)의 가로 길이가 제 2반도체층의 가로 길이(1230)보다 길다면, 상기 수직형 반도체 발광소자는 T자형 구조를 가지며, 쉽게 제 1반도체층(1210)과 제 2반도체층(1230)을 구분할 수 있다. 이에 따라 기판에 자가 조립되는 경우에도, 일정한 방향성을 가지고 조립될 수 있다.
하지만, 가로 길이(X)가 변화하지 않고 고정된 값만 가지는 경우에는, 상기 수직형 반도체 발광 소자(1200)의 조립 면(1260)을 기준으로 제 1반도체층(1210)과 제 2반도체층(1230)을 구별하기 어려운 문제점이 있다.
따라서, 상기 수직형 반도체 발광 소자(1200)는 랜덤하게 조립 홈(1250)에 조립될 것이고, 복수의 반도체 발광 소자가 매트릭스 형태로 배치되는 디스플레이 장치에 있어서, 반도체층의 종류에 따른 전압 인가를 불가능하게 한다.
따라서, 상기 수직형 반도체 발광 소자(1200)는 적어도 두 개 이상의 가로 길이 값(X1, X2) 및 고정된 하나의 세로 길이(Y)를 가지게 되어, 상기 제 1방향의 상부 및 하부로 조립 가능한 2개의 조립 면을 지니게 된다.
상기 가로 길이(X)를 변화시키는 다른 목적은, 반도체 발광 소자의 종류에 따라 형상을 다르게 하기 위함이다. 디스플레이 장치를 구현하기 위해서는 적색(R), 녹색(G) 및 청색(B) 발광 소자가 필요하며, 개별 종류에 따른 위치 별로 정밀하게 조립되어야 한다. 상기 소자들의 형상 및 이에 대응한 기판의 조립 홈을 구비할 수 있다면, 이후 자가 조립 공정에서 소자 종류에 따른 정확한 조립이 가능하다.
나아가, 본원 발명의 일실시예의 다른 특징은, 상기 가로 길이(X)의 최대값(X1)과 최소값(X2)의 차이를, 전기장에 의한 유전영동(Dielectrophoresis; DEP) 현상을 고려하여 결정한다는 것이다.
유전영동은 불균일한 전기장 내에서 유전체 입자가 유도 쌍극자를 띄고, 이로 인해 발생하는 힘을 이용하여 유전체 입자를 이동시키는 방법이다.
전술한 바와 같이, 상기 수직형 반도체 발광 소자(1200)는 2개의 조립 면(1260)을 가질 수 있다. 상기 조립 면(1260)을 제외한 나머지 면에서는 상기 최대값(X1)과 최소값( X2)의 차이에 따른 조립 홈(1050)의 하부와 틈이 발생하게 된다. 상기 틈이 상기 유동영동현상에 의한 힘(DEP force)이 작용하는 유효거리보다 크다면, 상기 나머지 면으로는 조립 홈에 조립될 수 없다.
상기 DEP force가 작용하는 유효거리는 예컨대 200nm 내이다. 따라서 상기 최대값(X1)과 최소값(X2)의 차이를 실험적으로, 200nm 내지 20㎛ 사이의 범위로 제작한 결과, 상기 수직형 반도체 발광 소자(1200)는 조립 면(1260)으로만 조립된다. 상기 차이는 수직형 반도체 발광 소자의 일부가 일 방향으로만 돌출된 구조에서 가정한 것이며, 만약 적층 방향을 기준으로 대칭인 T자형 구조를 갖는 수직형 반도체 발광 소자라면, 상기 차이는 400nm 내지 20㎛ 사이의 범위로 제작되는 것이 바람직함을 실험적으로 확인하였다.
단위 화소의 위치가 정밀하게 제어되어야 하는 디스플레이 장치에서, 조립 면(1260)이 아닌 나머지 면으로 조립되면, 그 즉시 불량으로 연결되기 때문에, 조립 면으로만 조립되게 하는 것은 매우 중요하다. 따라서, 위와 같이 설계시, 불량률을 대폭 낮출 수 있는 기술적 효과가 있다.
다시, 도 12의 상기 수직형 반도체 발광 소자를 살펴보면, 상기 제 1반도체층(1210) 및 상기 제 2반도체층(1230)은 서로 다른 종류의 반도체층이며, n 또는 p형의 반도체층일 수 있다.
예를 들어, 상기 제 1반도체층(1210)이 n 형 반도체층이면, 상기 제 2반도체층은 p형 반도체층이다.
상기 n형 반도체층 및 p형 반도체층 각각은 질화갈륨(GaN) 또는 갈륨비소(GaAs)를 주 물질로 하여, 인듐(In), 알루미늄(Al) 등의 물질이 첨가되어 다양한 색상의 빛을 발광할 수 있다.
상기 자성층(1240)은 예를 들어 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있으며, 도 12에서는 자성층(1240)이 제 2형 반도체층(1230)의 상부에 배치된 것으로 도시되어 있으나, 상기 수직형 반도체 발광 소자(1200)의 제조방법에 따라 자성층(1240)의 배치 위치는 변경될 수 있다.
상기 수직형 반도체 발광 소자(1200)는 상기 자성층(1240)를 구비함으로써, 자가 조립 시, 자기장에 의해 유체 내에서 기판 방향으로 이동할 수 있다.
한편, 상기 수직형 반도체 발광 소자(1200)는 제 1전극 및 패시베이션층을 더 포함할 수 있다.
상기 제 1전극은 제 1반도체층(1210)과 연결될 수 있고, 이를 위해서는 웨이퍼 상에서 성장한 상기 수직형 반도체 발광 소자(1200)를 상기 웨이퍼에서 분리하고, 별도의 전극 형성 공정을 수행하여야 한다.
상기 패시베이션층은 수직형 반도체 발광 소자(1200)의 상면 및 측면을 둘러싸도록 형성될 수 있다. 패시베이션 층은 수직형 반도체 발광 소자(1200)가 웨이퍼에 연결된 상태에서 형성되므로, 상기 수직형 반도체 발광 소자(1200)의 저면에는 패시베이션 층이 형성되지 않을 수 있다.
패시베이션 층은 실리카, 알루미나 등의 무기물 절연체를PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure CVD), 스퍼터링(sputtering) 증착법 등을 통해 형성되거나, 포토레지스트(photoresist), 고분자 물질과 같은 유기물을 스핀 코팅(spin coating)하는 방법을 통해 형성될 수 있다.
도 13은 도 12의 수직형 반도체 발광 소자(1200)가 가질 수 있는 다양한 형상에 대한 평면도들이다. 상기 평면도는 상기 수직형 반도체 발광 소자(1200)가 적층되는 방향의 상부에서 관찰한 것이다.
도 13에 도시된 바와 같이, 상기 수직형 반도체 발광 소자는 제 1반도체층(1210)을 기준으로 제 2반도체층 및 제 2전극(1250)이 돌출된 메사 구조 또는 T자형 구조를 형성하고 있다.
예를 들어, 상기 메사의 모양 및 크기는 가로 및 세로가 20㎛ 이하의 정사각형 또는 직사각형일 수 있다. 또한, 상기 메사의 모양 및 크기는 지름이 20㎛ 이하인 원 또는 타원 등의 다양한 모양을 가질 수 있다.
웨이퍼 상에서 수직형 반도체 발광 소자(1200)를 성장시키는 경우, 건식 식각(Dry etching) 또는 습식 식각(Wet etching)을 활용하여 도 13에서 도시된 것과 같은 형상을 얻을 수 있다.
다만, 본 발명은 실시예로 표현한 T자형 또는 메사 구조에 한정되는 것이 아니며, 전술하였듯이, 상기 가로 길이(X)의 값의 조절을 통해 T자형 이외에도 다양한 형상의 구조가 도출될 수 있다.
도 14는 도 10의 조립 홈을 가진 기판(1000)에 대한 평면도 및 단면도이다.
격벽(1040)에 의해 형성된 상기 조립 홈(1050)은 T자형 형상을 가지고 있는데, 이는 도 12의 수직형 반도체 발광 소자(1200)의 측면부 형상과 상응하는 구조이다.
도 14(b)는 도 14(a)의 라인 E-E를 따라 절단한 단면도이다. 기판(1010) 상에 조립 전극 및 절연층(1030)이 형성되어 있으며, 그 위로 격벽(1040)이 위치하고 있다.
상기 격벽(1040)에 의해 형성된 조립 홈(1050)의 폭은 수직형 반도체 발광 소자의 조립 면의 폭보다 약간 넓게 형성한다. 예를 들어, 상기 조립 홈(1050)의 폭과 수직형 반도체 발광 소자의 조립 면의 폭의 차이는 3㎛ 범위 내일 수 있다. 폭의 차이가 너무 작으면, 조립 위치의 정밀성은 높일 수 있으나, 상기 수직형 반도체 발광 소자가 상기 조립 홈(1050)에 조립되기까지 오랜 시간이 소요되므로, 상기 수치를 채택 시 실험적으로 바람직한 결과가 도출되었다.
상기 격벽(1040)의 높이 또는 조립 홈(1050)의 깊이는 예를 들어, 도 12에서 표현된 고정된 세로 길이(Y)의 높이의 2배 이내의 범위로 형성한다.
격벽(1040)의 높이가 너무 높으면, 상기 수직형 반도체 발광 소자의 조립 면(1260)이 아닌 위치에서도, 상기 수직형 반도체 발광 소자가 조립 홈(1050)에 갇힐 수 있다.
따라서, 예를 들어, 상기 격벽(1040)의 높이는 500nm이하를 갖는 것이 바람직하다.
도 15는 도 10의 조립 홈을 가진 기판(1000)에 도 12의 수직형 반도체 발광 소자(1200)가 조립되는 과정을 개략적으로 도시한 도면이다.
조립 면(1260)이 아닌 다른 면으로 상기 수직형 반도체 발광 소자(1200)가 조립된다면, 이후 공정에서 불량이 발생할 확률이 큰 바, 상기 수직형 반도체 발광 소자(1200)는 조립 면으로만 조립되고, 나머지 면에서는 조립되지 않아야 한다는 점을 실험적으로 확인하였다.
도 15에 도시된 바와 같이, 수직형 반도체 발광 소자(1201)의 측면부 중 평평한 조립 면(1260)이 아닌 나머지 면으로 조립을 시도하는 경우는, 조립 홈에 정밀하게 조립되지 않는다는 것을 확인할 수 있다.
또한, 수직형 반도체 발광 소자가 평평한 면을 가지고 있더라도, 조립 홈과 상응하는 구조가 아닌 경우는 안정적으로 조립 홈에 조립될 수 없다.
예를 들어, 상기 수직형 반도체 발광 소자(1202)의 제 1반도체층이 위치하는 면은 평평하나, 조립 홈의 형상보다 상당히 작아, DEP force가 강하게 작용하지 않아 고정이 어렵다.
그 이유는 본 발명에서 사용되는 자가 조립 방식의 원리에서 찾을 수 있다. 본 발명의 자가 조립 상식은 기판을 유체 내에 상부에 위치시키고, 조립 홈은 유체의 하부, 즉 지면을 향하게 한다. 따라서 자기장에 의해 반도체 발광 소자가 기판에 끌려왔더라도, 소자에 작용하는 DEP force가 강하지 않으면 소자는 기판의 조립 홈에 고정되지 않고, 중력에 의해 유체 내로 되돌아간다.
다시, 도 15를 참조하면, 수직형 반도체 발광 소자(1203)의 측면부 중 조립 면이 기판의 조립 홈에 안착하게 되는 경우는 DEP force에 의해 용이하게 고정될 수 있다.
도 16은 도 10의 조립 홈을 가진 기판(1000)에 수직형 반도체 발광 소자(1200)를 고정하기 위한 접착층(1610)이 포함된 도면이다.
상기 접착층(1610)은, 예를 들어, PDMS(Polydimethylsiloxane)이나 PET(Polyethylene Terephthalate) 또는 폴리우레탄 필름과 같은 유기물 소재일 수 있다.
전술한 바와 같이, 본 발명의 일실시예에서, 상기 수직형 반도체 발광 소자(1200)는 전자기장의 방식으로 조립 홈(1050)에 조립되어 고정되는 바, 물리적 또는 화학적으로 조립된 상태가 아니다.
따라서, 조립 과정 및 이후 공정에서 외부의 충격 등에 의해 상기 수직형 반도체 발광 소자가 움직이거나 이탈하는 등의 문제가 발생할 수 있다.
도 16에서 도시한 바와 같이, 상기 접착층(1610)을 조립 홈(1050)의 내부에 위치시켜, 자가 조립 이후의 상기 수직형 반도체 발광 소자을 안정적으로 고정할 수 있다.
도 16(a)는 접착층(1610)의 위치를 표시하기 위한 평면도이며, 도 16(b)는 도 16(a)의 라인 F-F를 따라 절단한 단면도이다.
상기 접착층(1610)은, 예를 들어, 수백 nm로 얇게 형성되어, 조립 전극(1020)에 의해 작용하는 DEP force에 직접적으로 영향을 끼치지 않는다.
도 17은 도 10의 조립 홈을 가진 기판(1000)의 상부에 반사막(1710, 1720)이 포함된 도면이다.
상기 반사막(1710,1720)은 상기 수직형 반도체 발광 소자의 활성층이 조립 홈(1050)에 맞닿는 부분 또는 그 인근에 형성된다.
전술한 바와 같이, 상기 수직형 반도체 발광 소자의 측면부가 조립 면에 해당하는 바, 상기 수직형 반도체 발광 소자가 구동하는 경우, 활성층의 측면에서 발광하는 빛이 화소로 구현된다.
통상의 수직형 반도체 발광 소자의 경우, 활성층의 전면부의 발광을 이용하는 반면, 본 발명에서는 활성층의 측면 발광을 사용하는 바, 발광효율을 극대화 하는 관점에서 활성층 인근에 반사막(1710,1720)을 형성할 수 있다.
도 17(a)는 반사막(1710,1720)의 위치를 표시하기 위한 평면도이며, 도 17(b)는 도 17(a)의 라인 G-G를 따라 절단한 단면도이다.
도 17(b)에서 도시된 바와 같이, 상기 반사막을 형성하는 방법으로는, 상기 기판에 조립 홈(1050)을 형성하는 과정에서, 절연층 도포 후 반사막(1710)을 형성하고 이후 격벽을 형성하는 방법이 있다.
상기 반사막을 형성하는 또 다른 방법으로는, 상기 기판에 조립 홈(1050)을 형성한 이후, 절곡된 격벽의 일부분과 활성층이 조립 홈에 맞닿는 부분까지 반사막(1720)을 형성하는 방법이 있다.
상기 반사막은, 예를 들어, 은(Ag)나 알루미늄(Al)과 같은 금속 반사막을 사용할 수 있다.
도 17과는 별도로, 본 발명에서는, 상기 반사막을 형성하지 않고도 무지향성 반사(Omni-Directional Reflective, ODR)층을 형성할 수도 있다. ODR층은 금속 반사막과 비교하여, 넓은 입사각에 대해 높은 반사도를 유지한다.
상기 ODR층은 일반적으로 반도체층, 유전체층 및 금속층의 구조를 갖는 바, 본 발명에서는 상기 수직형 반도체 발광 소자의 발광 영역인 활성층과 맞닿아 있는 절연층 및 상기 절연층의 하부에 배치되어 있는 조립 전극의 구조를 통해 ODR층을 형성할 수 있다.
즉, 활성층(1220)을 포함한 반도체층, 절연층 및 조립 전극이 상기 ODR층으로써 가능하도록 설계한다면, 상기 수직형 반도체 발광 소자의 측면 발광의 반사효율을 높일 수 있다.
도 18은 도 10 및 도 12의 실시예에 따라 조립된 수직형 반도체 발광 소자(1200)의 상부에 전극패드(1810,1820)가 형성된 도면이다.
상기 전극패드는 이후 금속 배선을 연결하는 배선공정이 추가 진행될 수 있으며, 또는, 미리 준비된 배선 기판을 통해 해당 배선과 연결하는 용도로 사용될 수 있다.
도 18(a)는 수직형 반도체 발광 소자(1200)가 조립 홈이 형성된 기판(1000)에 조립된 평면도이며, 도 18(b)는 상기 조립 이후 제 1전극패드 및 제 2전극패드가 형성된 평면도이다.
상기 수직형 반도체 발광 소자(1200)는 기판 내에서 제 1반도체층과 제 2반도체층이 방향성을 가지고 기판에 수평 방향으로 일렬로 배열되므로, 제 1전극패드(1810)는 제 1반도체층을 전기적으로 연결시키기 위한 것이며, 제 2전극패드(1820)는 제 2반도체층을 전기적으로 연결시키기 위한 것이다.
또한, 상기 제 1전극패드(1810)와 상기 제 2전극패드(1820)를 형성하는 공정은 한번의 포토공정만으로 수행될 수 있다.
예를 들어, 상기 수직형 반도체 발광 소자(1200)가 조립 홈이 형성된 기판(1000)에 조립된 이후, 상기 소자와 기판의 상부에 평탄화 공정이 수행될 수 있다. 평탄화 공정은 평탄화층을 형성하는 공정으로, 상기 평탄화층은 감광성 화합물(PAC) 등으로 형성될 수 있다.
이후, 상기 평탄화층 중 일부 영역은 제 1반도체층과 제 2반도체층을 각각의 배선과 전기적으로 연결하기 위하여 외부로 노출되도록 제거될 수 있다.
즉, 평탄화층과 각 반도체층 또는 각 반도체층에 형성된 전극 사이로 비아(Via)전극을 형성하기 위한 트랜치(Trench)를 생성할 수 있다. 이 경우 평탄화층 상부에서 각 반도체층 또는 각 반도체층에 형성된 전극과의 단차는, 본 발명의 조립된 구조에 의하면 동일하다. 따라서 한번의 포토공정과 식각공정의 수행으로 상기 트랜치를 형성할 수 있다.
반면, 수평형 반도체 발광 소자의 경우는, n형과 p형의 전극 형성을 위해 개별적으로 포토공정을 진행해야 한다. 비록 n형과 p형의 반도체층이 동일 면에 위치하나, 평탄화층 상부와 각 반도체층과의 단차가 다르기 때문에 각각에 대한 포토공정 및 식각공정이 수행될 수 있다.
또한 수평형 반도체 발광 소자의 경우, 상기 전극 형성 과정에서, n형과 p형 전극의 간격이 소자의 크기가 작아짐에 따라 가까워져 단락(short)의 위험성이 크다.
반면, 본 발명의 경우, n형과 p형의 전극 간격은 수직형 반도체 발광 소자의 수직 길이(적층 방향)에 비례할 수 있다. 따라서 상기 수직 길이에 상응하는 만큼의 공정 마진(Margin)을 더 확보할 수 있어, 후속 공정 시 단락과 같은 불량이 발생하는 문제점을 제거할 수가 있다.
도 19는 도 10및 도 12의 실시예에 따라 제조된 디스플레이 장치의 단면도이다.
본 발명의 조립 홈이 형성된 기판은, 또 다른 기판에 발광 소자를 전사하기 위한 도너 기판이 사용될 수도 있으나, 디스플레이 장치에 직접 사용하기 위한 패널기판을 이용할 수도 있다.
상기 패널기판일 경우, 액티브 매트릭스(Active matrix, AM) 구동을 위한 트랜지스터(1910)가 별도로 구비될 수 있으며, 제 1형 반도체층과 전기적으로 연결되는 배선라인(1920) 및 제 2형 반도체층과 상기 트랜지스터(1910)을 전기적으로 연결시키는 배선라인(1930) 등이 구비될 수 있다.
따라서, 상기 패널기판에 상기 반도체 발광소자가 수평으로 조립된 이후, 평탄화 공정 및 트랜치 형성을 통한 배선공정을 진행하여 디스플레이 장치가 제조될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 기판에 조립 전극을 형성하는 단계;
    상기 조립 전극이 형성된 기판에 절연층을 도포하는 단계;
    상기 절연층이 도포된 기판에 격벽을 포함한 조립 홈을 형성하는 단계;
    상기 조립 홈과 상응하는 조립 면을 가진 LED를 제공하는 단계; 및
    상기 LED의 조립 면을 상기 조립 홈에 조립(assembly)하는 단계;를 포함하되,
    상기 LED를 제공하는 단계는,
    제 1전극, 제 1반도체층, 활성층, 제 2반도체층 및 제 2전극을 제 1방향으로 적층하는 단계를 더 포함하되, 상기 조립 면은 상기 적층된 제 1방향에 대응하는 제 2방향으로 형성되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 제 2방향은 상기 적층된 제 1방향에 수평 방향인 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  3. 제 1항에 있어서,
    상기 LED의 조립 면을 상기 조립 홈에 조립(assembly)하는 단계는,
    자성체를 갖는 조립 장치를 이용하여 상기 LED의 조립 면을 상기 조립 홈에 접촉시키는 단계; 및
    상기 기판에 형성된 조립 전극을 통해 인가되는 전기장에 기초하여, 상기 LED의 조립 면을 상기 조립 홈에 조립하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  4. 제 3항에 있어서,
    상기 LED는,
    상기 LED가 적층된 제 1방향과 제 1수직 방향으로 가로 길이(X)를 가지고,
    상기 LED가 적층된 제 1방향과 제 2수직 방향으로 세로 길이(Y)을 가지고,
    상기 가로 길이(X)는 서로 다른 적어도 두 개 이상의 값을 가지며, 상기 세로 길이(Y)는 고정된 하나의 값을 가지는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 기판에 조립 전극을 형성하는 단계는,
    상기 조립 전극을 상기 조립 홈의 양 측면에 구비된 상기 격벽과 오버랩되도록 서로 이격되게 형성하거나, 조립 홈의 바닥 면과 오버랩되도록 단일의 조립 전극으로 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 제 1반도체층은 N형 GaN층이고, 상기 제 2반도체층은 P형 GaN층인 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  7. 제 1항에 있어서,
    상기 LED는 자성층을 포함하는 것을 특징으로 하는 디스플레이 제조 방법.
  8. 제 1항에 있어서,
    상기 기판은 유리, 도체 또는 플렉서블(Flexible)한 고분자 소재 중 적어도 하나를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  9. 제 1항에 있어서,
    상기 조립 홈을 형성하는 단계는,
    상기 LED의 조립 면이 안착하는, 상기 조립 홈의 하부의 적어도 일부에 고분자 접착층을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  10. 제 1항에 있어서,
    상기 조립 홈을 형성하는 단계는,
    상기 LED의 활성층이 안착하는, 상기 조립 홈의 하부의 적어도 일부에 금속 반사막을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  11. 제 1항에 있어서,
    상기 LED의 상기 제 1전극 및 상기 제 2전극과 전기적으로 연결되는 배선 전극을 동시에 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  12. 제 1항에 있어서,
    상기 LED는 마이크로미터 크기를 가진 LED(Micro-LED)인 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  13. 제 1항에 있어서,
    상기 기판은 액티브 매트릭스 구동을 하기 위한 트랜지스터가 구비된 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  14. 기판에 조립되는 적어도 하나의 LED를 포함하는 장치에 있어서,
    상기 기판은,
    조립 전극이 배치되는 조립 전극층; 상기 조립 전극 상부로 도포되는 절연층; 및 상기 절연층 상부로 격벽을 포함한 조립 홈을 구비하고,
    상기 LED는,
    제 1전극, 제 1반도체층, 활성층, 제 2반도체층 및 제 2전극이 제 1방향으로 적층되어 있으며,
    상기 조립 면은 상기 적층된 제 1방향에 대응하는 제2 방향으로 형성되는 것을 특징으로 하는 디스플레이 장치.
  15. 제 14항에 있어서,
    상기 제 2방향은 상기 적층된 제 1방향에 수평 방향인 것을 특징으로 하는 디스플레이 장치.
  16. 제 15항에 있어서,
    상기 LED가 적층된 제 1방향과 제 1수직 방향으로 가로 길이(X)를 가지고,
    상기 LED가 적층된 제 1방향과 제 2수직 방향으로 세로 길이(Y)을 가지고,
    상기 가로 길이(X)는, 서로 다른 적어도 두 개 이상의 값을 가지며, 상기 세로 길이(Y)는 고정된 하나의 값을 가지는 것을 특징으로 하는 디스플레이 장치.
  17. 제 14항에 있어서,
    상기 LED는 상기 기판의 조립 홈에 조립 될 때, 상기 제 1방향의 상부 및 하부로 조립 가능한 면이 2개인 것을 특징으로 하는 디스플레이 장치.
PCT/KR2019/006994 2019-06-11 2019-06-11 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 WO2020251070A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/616,125 US20220246593A1 (en) 2019-06-11 2019-06-11 Display device using micro-led, and manufacturing method therefor
EP19932555.6A EP3985733A4 (en) 2019-06-11 2019-06-11 DISPLAY DEVICE WITH MICRO-LED AND MANUFACTURING METHOD THEREOF
PCT/KR2019/006994 WO2020251070A1 (ko) 2019-06-11 2019-06-11 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2019/006994 WO2020251070A1 (ko) 2019-06-11 2019-06-11 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2020251070A1 true WO2020251070A1 (ko) 2020-12-17

Family

ID=73781270

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/006994 WO2020251070A1 (ko) 2019-06-11 2019-06-11 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20220246593A1 (ko)
EP (1) EP3985733A4 (ko)
WO (1) WO2020251070A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176994A1 (ko) * 2022-03-17 2023-09-21 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102221470B1 (ko) * 2019-08-08 2021-03-02 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004792A (ja) * 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
KR20170026956A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시 장치 및 상기 표시 장치의 제조 방법
US20170133558A1 (en) * 2014-10-31 2017-05-11 eLux Inc. System and Method for the Fluidic Assembly of Emissive Displays
US20180102352A1 (en) * 2014-10-31 2018-04-12 eLux Inc. Fluid-Suspended Microcomponent Harvest, Distribution, and Reclamation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631697B (zh) * 2012-02-17 2018-08-01 財團法人工業技術研究院 發光元件及其製造方法
US11605757B2 (en) * 2015-08-21 2023-03-14 Lg Electronics Inc. Display device using semiconductor light emitting diode
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
JP2013004792A (ja) * 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
US20170133558A1 (en) * 2014-10-31 2017-05-11 eLux Inc. System and Method for the Fluidic Assembly of Emissive Displays
US20180102352A1 (en) * 2014-10-31 2018-04-12 eLux Inc. Fluid-Suspended Microcomponent Harvest, Distribution, and Reclamation
KR20170026956A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시 장치 및 상기 표시 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176994A1 (ko) * 2022-03-17 2023-09-21 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Also Published As

Publication number Publication date
EP3985733A1 (en) 2022-04-20
EP3985733A4 (en) 2023-01-11
US20220246593A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040066A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033802A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040102A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021080028A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021117979A1 (ko) 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
WO2020251076A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021025202A1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
WO2021070977A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2014163325A1 (en) Display device using semiconductor light emitting device
WO2018092977A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2015133709A1 (en) Display device using semiconductor light emitting device
WO2021054491A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021066221A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021060595A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021125421A1 (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2015060506A1 (en) Display device using semiconductor light emitting device
WO2016003019A1 (en) Display device using semiconductor light emitting device
WO2021015306A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033801A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021015350A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021100955A1 (ko) 발광 소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19932555

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019932555

Country of ref document: EP

Effective date: 20220111