WO2020179989A1 - 반도체 발광 소자를 이용한 디스플레이 장치 - Google Patents

반도체 발광 소자를 이용한 디스플레이 장치 Download PDF

Info

Publication number
WO2020179989A1
WO2020179989A1 PCT/KR2019/016978 KR2019016978W WO2020179989A1 WO 2020179989 A1 WO2020179989 A1 WO 2020179989A1 KR 2019016978 W KR2019016978 W KR 2019016978W WO 2020179989 A1 WO2020179989 A1 WO 2020179989A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
electrode
semiconductor light
insulating layer
emitting device
Prior art date
Application number
PCT/KR2019/016978
Other languages
English (en)
French (fr)
Inventor
최주찬
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to CN201980093620.5A priority Critical patent/CN113519060B/zh
Priority to EP19917921.9A priority patent/EP3937247A4/en
Priority to US17/436,262 priority patent/US20220165756A1/en
Publication of WO2020179989A1 publication Critical patent/WO2020179989A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a display device using a semiconductor light emitting device.
  • LCD Liguid Crystal Display
  • AMOLED Active Matrix Organic Light Emitting Diodes
  • LED Light Emitting Diode
  • GaAsP compound semiconductors in 1962, information along with GaP:N series green LEDs It has been used as a light source for display images in electronic devices including communication devices. Accordingly, a method of solving the above problem by implementing a display using the semiconductor light emitting device may be proposed.
  • These light-emitting diodes have various advantages, such as long lifespan, low power consumption, excellent initial driving characteristics, and high vibration resistance, compared to a filament-based light-emitting device.
  • the problem to be solved by the present invention is to provide a display device in which an efficient wiring process is implemented for assembly electrodes implemented in a display panel according to a self-assembly method.
  • a display device includes a substrate, a power wiring and a ground wiring formed on the substrate to be spaced apart from each other, a driving TFT formed on the substrate and having a source terminal electrically connected to the ground wiring, the At least one insulating layer formed on the substrate, and a pair of assembly electrodes formed to be spaced apart from each other between any one of the at least one insulating layer and the substrate, and the pair of assembly electrodes includes any one As a voltage is applied to the assembled electrode, an electric field is generated.
  • a first assembly electrode of the pair of assembly electrodes may be electrically connected to the power wiring, and a second assembly electrode of the pair of assembly electrodes may be electrically connected to the ground wiring.
  • the pair of assembled electrodes may be formed on the substrate, the first assembled electrode may be extended from the power wire, and the second assembled electrode may be extended from the ground wire.
  • the at least one insulating layer includes a first insulating layer covering the substrate, the power wiring, and the ground wiring, and the first assembly electrode, the second assembly electrode, and the source terminal Is formed on the first insulating layer, the first assembly electrode is electrically connected to the power wiring through an etching region formed on the power wiring among the first insulating layer, and the second assembly electrode, It is formed extending from the source terminal, and may be electrically connected to the ground wiring through an etching region formed on the ground wiring among the first insulating layers.
  • the at least one insulating layer may include the first insulating layer, the source terminal formed on the first insulating layer, and a second insulating layer covering the first insulating layer, and the second insulating layer. And a third insulating layer covering the first assembled electrode, the second assembled electrode, and the second insulating layer formed thereon, wherein the first assembled electrode comprises the first insulating layer and the first insulating layer on the power wiring. 2 Electrically connected to the power wiring through an etching region formed in each of the insulating layers, and the second assembly electrode is electrically connected to the source terminal and the ground wiring through an etching region formed in the second insulating layer on the ground wiring. Can be connected to.
  • the display device may further include a semiconductor light emitting device assembled on the at least one insulating layer, and the semiconductor light emitting device may be positioned on the pair of assembled electrodes.
  • the display device may further include a partition wall formed on the at least one insulating layer, and a portion of the partition wall may be removed such that a bottom surface of the semiconductor light emitting device contacts the at least one insulating layer.
  • the display device may include a first wiring electrically connecting a first electrode formed in the semiconductor light emitting device and the power wiring, and a second electrode formed in the semiconductor light emitting device and a drain terminal of the driving TFT. It may further include 2 wiring.
  • the first wiring is electrically connected to the power wiring through a partition wall on the power wiring and a first trench region formed by etching of the at least one insulating layer
  • the second wiring is The drain terminal may be electrically connected to the drain terminal through a partition wall on the drain terminal and a second trench region formed by etching of the at least one insulating layer.
  • each of the first wiring and the second wiring may be implemented as a transparent electrode.
  • the semiconductor light emitting device may include a magnetic layer having a magnetic material.
  • the assembly electrode for self-assembly of the semiconductor light emitting device is connected to the power wiring and the ground wiring of the TFT driving circuit, a separate power wiring for applying voltage to the assembly electrode is not implemented on the panel. I can. Accordingly, the wiring structure of the panel is prevented from becoming complicated, noise due to the wiring may be reduced, and space utilization within the pixel may be prevented from deteriorating.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partial enlarged view of portion A of FIG. 1, and FIGS. 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 8 is a cross-sectional view taken along the line D-D of FIG. 7.
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8.
  • FIG. 10 is a diagram schematically illustrating an embodiment of a method for assembling a semiconductor light emitting device to a display panel by a self-assembly method.
  • FIG. 11 is an enlarged view of portion A of FIG. 10.
  • FIG. 12 is a schematic diagram illustrating a circuit configuration of a display panel according to an exemplary embodiment of the present invention.
  • 13 to 14 are circuit diagrams according to the circuit configuration of the display panel shown in FIG. 12.
  • 15 to 18 are exemplary views showing various arrangement positions of an assembly electrode according to an embodiment of the present invention.
  • an element such as a layer, region or substrate is referred to as being “on” another component, it will be understood that it may exist directly on the other element or there may be intermediate elements between them. There will be.
  • Display devices described herein include a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistants (PDA), a portable multimedia player (PMP), a navigation system, and a Slate PC. , Tablet PC, Ultra Book, digital TV, desktop computer, etc.
  • PDA personal digital assistants
  • PMP portable multimedia player
  • Slate PC Tablet PC, Ultra Book, digital TV, desktop computer, etc.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • information processed by the controller of the display apparatus 100 may be displayed using a flexible display.
  • Flexible displays include displays that can be bent, bent, twistable, foldable, and rollable by external force.
  • the flexible display may be a display manufactured on a thin and flexible substrate that can be bent, bent, foldable or rolled like paper while maintaining the display characteristics of a conventional flat panel display.
  • the display area of the flexible display becomes a flat surface.
  • the display area may be a curved surface.
  • the information displayed in the second state may be visual information output on a curved surface. This visual information is implemented by independently controlling light emission of sub-pixels arranged in a matrix form.
  • the unit pixel means a minimum unit for implementing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • the light emitting diode is formed in a small size, and through this, it can serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1
  • FIGS. 3A and 3B are cross-sectional views taken along lines BB and CC of FIG. 2
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3A
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display device 100 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and a plurality of semiconductor light emitting devices 150.
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) and polyethylene terephthalate (PET) may be used as long as it has insulation and is flexible.
  • the substrate 110 may be a transparent material or an opaque material.
  • the substrate 110 may be a wiring board on which the first electrode 120 is disposed, and thus the first electrode 120 may be positioned on the substrate 110.
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is located, and the auxiliary electrode 170 may be disposed on the insulating layer 160.
  • a state in which the insulating layer 160 is stacked on the substrate 110 may be a single wiring board.
  • the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI), PET, and PEN, and may be formed integrally with the substrate 110 to form a single substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150 and is positioned on the insulating layer 160 and is disposed corresponding to the position of the first electrode 120.
  • the auxiliary electrode 170 has a dot shape and may be electrically connected to the first electrode 120 through an electrode hole 171 penetrating through the insulating layer 160.
  • the electrode hole 171 may be formed by filling a via hole with a conductive material.
  • a conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not limited thereto.
  • a layer performing a specific function is formed between the insulating layer 160 and the conductive adhesive layer 130, or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 It is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a conductive material and a material having adhesiveness may be mixed in the conductive adhesive layer 130.
  • the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the Z direction passing through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the anisotropic conductive medium.
  • heat and pressure are applied to the anisotropic conductive film, but other methods are also possible in order for the anisotropic conductive film to partially have conductivity. This method may be, for example, only one of the above heat and pressure is applied or UV curing or the like.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the conductive balls.
  • a core of a conductive material may contain a plurality of particles covered by an insulating film made of a polymer material, and in this case, a portion to which heat and pressure is applied is destroyed by the insulating film and becomes conductive by the core. .
  • the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film.
  • heat and pressure are applied to the anisotropic conductive film as a whole, and an electrical connection in the Z-axis direction is partially formed due to a height difference of a counterpart adhered by the anisotropic conductive film.
  • the anisotropic conductive film may contain a plurality of particles coated with a conductive material in an insulating core.
  • the part to which heat and pressure are applied is deformed (pressed together) to have conductivity in the thickness direction of the film.
  • a form in which the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film is also possible.
  • the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) having a conductive ball inserted into one surface of the insulating base member.
  • ACF fixed array anisotropic conductive film
  • the insulating base member is formed of an adhesive material, and the conductive ball is intensively disposed on the bottom of the insulating base member, and when heat and pressure are applied from the base member, it is deformed together with the conductive ball. Accordingly, it has conductivity in the vertical direction.
  • the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member, or consists of a plurality of layers, and a form in which conductive balls are disposed in one layer (double- ACF) etc. are all possible.
  • the anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which conductive balls are mixed with an insulating and adhesive base material.
  • the solution containing conductive particles may be a solution containing conductive particles or nano particles.
  • the second electrode 140 is positioned on the insulating layer 160 to be spaced apart from the auxiliary electrode 170. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 After forming the conductive adhesive layer 130 with the auxiliary electrode 170 and the second electrode 140 positioned on the insulating layer 160, the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. Then, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device includes a p-type electrode 156, a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer ( And an n-type semiconductor layer 153 formed on 154) and an n-type electrode 152 disposed horizontally apart from the p-type electrode 156 on the n-type semiconductor layer 153.
  • the p-type electrode 156 may be electrically connected to the auxiliary electrode 170 and the conductive adhesive layer 130
  • the n-type electrode 152 may be electrically connected to the second electrode 140.
  • the auxiliary electrode 170 is formed to be elongated in one direction, so that one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • p-type electrodes of the left and right semiconductor light emitting devices around the auxiliary electrode may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is pressed into the conductive adhesive layer 130 by heat and pressure, and through this, between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 Only the portion and the portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 have conductivity, and the remaining portion does not have conductivity because there is no press-fitting of the semiconductor light emitting device.
  • the conductive adhesive layer 130 not only mutually couples the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140, but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and a phosphor layer 180 is formed in the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel, and is electrically connected to the first electrode 120.
  • there may be a plurality of first electrodes 120 semiconductor light emitting devices are arranged in, for example, several rows, and semiconductor light emitting devices in each row may be electrically connected to any one of the plurality of first electrodes.
  • the semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate can be used.
  • the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured with a small size.
  • a partition wall 190 may be formed between the semiconductor light emitting devices 150.
  • the partition wall 190 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130.
  • the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 190 may have reflective properties and increase contrast even without a separate black insulator.
  • a reflective partition wall may be separately provided as the partition wall 190.
  • the partition wall 190 may include a black or white insulator depending on the purpose of the display device. When a partition wall of a white insulator is used, it is possible to increase reflectivity, and when a partition wall of a black insulator is used, it is possible to increase the contrast while having reflective characteristics.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light
  • the phosphor layer 180 performs a function of converting the blue (B) light into a color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 182 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion of the blue unit pixel.
  • unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • a phosphor of one color may be stacked along each line of the first electrode 120. Accordingly, one line of the first electrode 120 may be an electrode that controls one color. That is, along the second electrode 140, red (R), green (G), and blue (B) may be sequentially disposed, and a unit pixel may be implemented through this.
  • unit pixels of red (R), green (G) and blue (B) may be implemented by combining the semiconductor light emitting device 150 and the quantum dot (QD) instead of the phosphor. have.
  • a black matrix 191 may be disposed between each of the phosphor layers in order to improve contrast. That is, the black matrix 191 may improve contrast of the contrast.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied.
  • each semiconductor light emitting device 150 mainly uses gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to emit a variety of light including blue. It can be implemented as a device.
  • GaN gallium nitride
  • Al aluminum
  • the semiconductor light emitting device 150 may be a red, green, and blue semiconductor light emitting device to form a sub-pixel, respectively.
  • red, green, and blue semiconductor light emitting devices R, G, B
  • R, G, B red, green, and blue semiconductor light emitting devices
  • unit pixels of red, green, and blue by red, green, and blue semiconductor light emitting devices They form one pixel, through which a full color display can be implemented.
  • the semiconductor light emitting device may include a white light emitting device W in which a yellow phosphor layer is provided for each individual device.
  • a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 may be provided on the white light emitting device W.
  • a unit pixel may be formed by using a color filter in which red, green, and blue are repeated on the white light emitting device W.
  • a structure in which a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 are provided on the ultraviolet light emitting device UV is also possible.
  • the semiconductor light emitting device can be used not only for visible light but also for ultraviolet (UV) light, and the ultraviolet (UV) can be extended in the form of a semiconductor light emitting device that can be used as an excitation source of the upper phosphor. .
  • the semiconductor light emitting device 150 is positioned on the conductive adhesive layer 130 to constitute a unit pixel in the display device. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured with a small size.
  • the individual semiconductor light emitting device 150 may have a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20X80 ⁇ m or less.
  • a square semiconductor light emitting device 150 having a side length of 10 ⁇ m is used as a unit pixel, sufficient brightness to form a display device appears. Accordingly, for example, when the size of the unit pixel is a rectangular pixel having one side of 600 ⁇ m and the other side of 300 ⁇ m, the distance of the semiconductor light emitting device is relatively large enough. Accordingly, in this case, it is possible to implement a flexible display device having a high definition image quality higher than HD quality.
  • the display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • a conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned.
  • An insulating layer 160 is stacked on the first substrate 110 to form one substrate (or wiring board), and the first electrode 120, the auxiliary electrode 170, and the second electrode 140 are formed on the wiring board. Is placed.
  • the first electrode 120 and the second electrode 140 may be disposed in a mutually orthogonal direction.
  • the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, an anisotropic conductive film may be applied to a substrate on which the insulating layer 160 is positioned.
  • the second substrate 112 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting elements 150 constituting individual pixels are positioned is formed. ) Is disposed to face the auxiliary electrode 170 and the second electrode 140.
  • the second substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a spire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in units of a wafer, it can be effectively used in a display device by having a gap and a size capable of forming a display device.
  • the wiring board and the second board 112 are thermally compressed.
  • the wiring board and the second board 112 may be thermocompressed by applying an ACF press head.
  • the wiring board and the second board 112 are bonded by the thermal compression bonding. Due to the property of the anisotropic conductive film having conductivity by thermocompression bonding, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, through which electrodes and semiconductor light emission The device 150 may be electrically connected. In this case, the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, through which a partition wall may be formed between the semiconductor light emitting devices 150.
  • the second substrate 112 is removed.
  • the second substrate 112 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO).
  • LLO laser lift-off method
  • CLO chemical lift-off method
  • a transparent insulating layer (not shown) may be formed by coating silicon oxide (SiOx) or the like on the wiring board to which the semiconductor light emitting device 150 is bonded.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and a red or green phosphor for converting the blue (B) light into the color of a unit pixel is used to emit the blue semiconductor light.
  • a layer can be formed on one side of the device.
  • the manufacturing method or structure of a display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • a vertical structure will be described with reference to FIGS. 5 and 6.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention
  • FIG. 8 is a cross-sectional view taken along the line DD of FIG. 7
  • FIG. 9 is a conceptual diagram showing the vertical semiconductor light emitting device of FIG. to be.
  • the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.
  • PM passive matrix
  • the display device includes a substrate 210, a first electrode 220, a conductive adhesive layer 230, a second electrode 240, and a plurality of semiconductor light emitting devices 250.
  • the substrate 210 is a wiring board on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • PI polyimide
  • any material that has insulation and is flexible may be used.
  • the first electrode 220 is positioned on the substrate 210 and may be formed as an electrode having a long bar shape in one direction.
  • the first electrode 220 may be formed to serve as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located.
  • the conductive adhesive layer 230 is a solution containing an anisotropic conductive film (ACF), an anisotropic conductive paste, and conductive particles. ), etc.
  • ACF anisotropic conductive film
  • anisotropic conductive paste an anisotropic conductive paste
  • conductive particles conductive particles.
  • the semiconductor light emitting device 250 After placing the anisotropic conductive film on the substrate 210 while the first electrode 220 is positioned, the semiconductor light emitting device 250 is connected by applying heat and pressure to the semiconductor light emitting device 250. It is electrically connected to the electrode 220. In this case, the semiconductor light emitting device 250 is preferably disposed to be positioned on the first electrode 220.
  • the electrical connection is created because the anisotropic conductive film partially has conductivity in the thickness direction when heat and pressure are applied. Accordingly, in the anisotropic conductive film, it is divided into a conductive portion and a non-conductive portion in the thickness direction.
  • the conductive adhesive layer 230 implements electrical connection as well as mechanical coupling between the semiconductor light emitting device 250 and the first electrode 220.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured with a small size.
  • the individual semiconductor light emitting device 250 may have a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20X80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 are disposed between the vertical semiconductor light emitting devices in a direction crossing the length direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250.
  • such a vertical semiconductor light emitting device includes a p-type electrode 256, a p-type semiconductor layer 255 formed on the p-type electrode 256, and an active layer 254 formed on the p-type semiconductor layer 255. ), an n-type semiconductor layer 253 formed on the active layer 254 and an n-type electrode 252 formed on the n-type semiconductor layer 253.
  • the p-type electrode 256 located at the bottom may be electrically connected by the first electrode 220 and the conductive adhesive layer 230, and the n-type electrode 252 located at the top is a second electrode 240 to be described later. ) And can be electrically connected.
  • the vertical semiconductor light emitting device 250 has a great advantage of reducing a chip size since electrodes can be arranged up and down.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250.
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into a color of a unit pixel is provided.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 282 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion of the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied as described above in a display device to which a flip chip type light emitting device is applied.
  • the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250.
  • the semiconductor light emitting devices 250 may be arranged in a plurality of rows, and the second electrode 240 may be located between the rows of the semiconductor light emitting devices 250.
  • the second electrode 240 may be positioned between the semiconductor light emitting devices 250.
  • the second electrode 240 may be formed as a long bar-shaped electrode in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connection electrode protruding from the second electrode 240.
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250.
  • the n-type electrode is formed as an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or vapor deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230.
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) or the like may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • a transparent electrode such as ITO Indium Tin Oxide
  • the ITO material has poor adhesion to the n-type semiconductor layer. have. Accordingly, according to the present invention, by placing the second electrode 240 between the semiconductor light emitting devices 250, there is an advantage in that a transparent electrode such as ITO is not required. Accordingly, the light extraction efficiency can be improved by using the n-type semiconductor layer and a conductive material having good adhesion as a horizontal electrode without being restricted by the selection of a transparent material.
  • a partition wall 290 may be positioned between the semiconductor light emitting devices 250. That is, a partition wall 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 constituting individual pixels. In this case, the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230. For example, when the semiconductor light emitting device 250 is inserted into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 290 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided.
  • the partition wall 290 may include a black or white insulator depending on the purpose of the display device.
  • the partition wall 290 is between the vertical semiconductor light emitting device 250 and the second electrode 240. It can be located between. Accordingly, individual unit pixels can be configured with a small size using the semiconductor light emitting device 250, and the distance of the semiconductor light emitting device 250 is relatively large enough to connect the second electrode 240 to the semiconductor light emitting device 250 ), there is an effect of implementing a flexible display device having HD image quality.
  • a black matrix 291 may be disposed between each phosphor to improve contrast. That is, the black matrix 291 can improve contrast of light and dark.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured with a small size. Accordingly, a full color display in which red (R), green (G), and blue (B) unit pixels constitute one pixel may be implemented by the semiconductor light emitting device.
  • FIG. 10 is a diagram schematically illustrating an embodiment of a method in which a semiconductor light emitting device is assembled to a display panel by a self-assembly method
  • FIG. 11 is an enlarged view of portion A of FIG. 10.
  • the semiconductor light emitting device 1100 may be introduced into the chamber 1300 filled with the fluid 1200.
  • the semiconductor light emitting device 1100 may be implemented as a horizontal type semiconductor light emitting device shown in FIG. 4 or a vertical type semiconductor light emitting device shown in FIG. 9.
  • the semiconductor light emitting device 1100 may include a magnetic layer 1150 having a magnetic material.
  • the magnetic layer may include a metal having magnetism such as nickel (Ni). Since the semiconductor light emitting device 1100 injected into the fluid includes the magnetic layer 1150, it is moved to the display panel 1000 (hereinafter referred to as'panel') by a magnetic field generated from the assembly device 1400 and is transferred to the panel 1000. Can be assembled.
  • the magnetic layer 1150 of the semiconductor light emitting device 1100 is shown to be disposed on the p-type semiconductor layer 1130, the semiconductor light emitting device ( The arrangement position of the magnetic layer 1150 may be changed according to the manufacturing method 1100).
  • a passivation layer 1170 surrounding the top and side surfaces of the semiconductor light emitting device 1100 may be formed. Since the passivation layer 1170 is formed while the semiconductor light emitting device 1100 is connected to a growth substrate (not shown), the passivation layer 1170 may not be formed on the bottom surface of the semiconductor light emitting device 1100.
  • the passivation layer 1170 is formed by using an inorganic insulator such as silica or alumina through PECVD (Plasma Enhanced Chemical Vapor Deposition), LPCVD (Low Pressure CVD), sputtering evaporation, etc., or with a photoresist It can be formed through a method of spin coating the same organic material.
  • PECVD Pullasma Enhanced Chemical Vapor Deposition
  • LPCVD Low Pressure CVD
  • sputtering evaporation etc.
  • photoresist sputtering evaporation
  • an n-type electrode may be connected to the n-type semiconductor layer 1110, and a p-type electrode may be connected to the p-type semiconductor layer 1130.
  • some regions of the n-type semiconductor layer 1110 and the p-type semiconductor layer 1130 must be exposed to the outside. Accordingly, in a manufacturing process of a display device after the semiconductor light emitting device 1100 is assembled to the panel 1000, some regions of the passivation layer 1170 may be etched.
  • the panel 1000 may be disposed on the chamber 1300. Depending on the embodiment, the panel 1000 may be introduced into the chamber 1300.
  • a pair of assembly electrodes 1011 and 1012 corresponding to each of the semiconductor light emitting devices 1100 to be assembled may be formed on the panel 1000.
  • the assembly electrodes 1011 and 1012 may be implemented as a transparent electrode (ITO), or may be implemented using other general materials.
  • the assembly electrodes 1011 and 1012 may emit an electric field as a voltage is applied, thereby fixing the semiconductor light emitting device 1100 inserted into the coupling hole 1001.
  • the gap between the assembly electrodes 1011 and 1012 is formed smaller than the width of the semiconductor light emitting device 1100 and the width of the coupling hole 1001, so that the assembly position of the semiconductor light emitting device 1100 using an electric field can be more precisely fixed. I can.
  • An insulating layer 1020 is formed on the assembly electrodes 1011 and 1012 to protect the assembly electrodes 1011 and 1012 from the fluid 1200 and to prevent leakage of current flowing through the assembly electrodes 1011 and 1012 .
  • the insulating layer 1020 may be formed of a single layer or multiple layers of inorganic or organic insulators such as silica and alumina.
  • the insulating layer 1020 may have a minimum thickness to prevent damage to the assembly electrodes 1011 and 1012 when assembling the semiconductor light emitting device 1100, and the maximum thickness for stably assembling the semiconductor light emitting device 1100 Can have
  • a partition wall 1030 may be formed on the insulating layer 1020. Some regions of the partition wall 1030 may be positioned above the assembly electrodes 1011 and 1012, and the remaining regions may be positioned above the panel 1000.
  • a coupling hole 1001 to which the semiconductor light emitting devices 1100 are coupled may be formed in the panel 1000, and a surface on which the coupling hole 1001 is formed may contact the fluid 1200.
  • the coupling hole 1001 may guide an accurate assembly position of the semiconductor light emitting device 1100.
  • the coupling hole 1001 may have a shape and a size corresponding to the shape of the semiconductor light emitting device 1100 to be assembled at a corresponding position. Accordingly, it is possible to prevent other semiconductor light emitting devices from being assembled in the coupling hole 1001 or from assembling a plurality of semiconductor light emitting devices.
  • the assembly device 1400 including the magnetic material may move along the panel 1000.
  • the assembly device 1400 may move in contact with the panel 1000 in order to maximize the area of the magnetic field into the fluid 1200.
  • the assembly apparatus 1400 may include a plurality of magnetic materials or may include a magnetic material having a size corresponding to that of the panel 1000. In this case, the moving distance of the assembly device 1400 may be limited within a predetermined range.
  • the semiconductor light emitting element 1100 in the chamber 1300 can move toward the assembly device 1400 and the panel 1000.
  • the semiconductor light emitting device 1100 may enter the coupling hole 1001 and contact the panel 1000.
  • a pattern or shape for contacting the n-type semiconductor layer 1110 of the semiconductor light emitting device 1100 with the panel 1000 may be formed in the coupling hole 1001 and/or the semiconductor light emitting device 1100.
  • the semiconductor light emitting device 1100 in contact with the panel 1000 is prevented from being separated by the movement of the assembly device 1400 by an electric field applied by the assembly electrodes 1011 and 1012 formed on the panel 1000. Can be.
  • assembly electrodes 1011 and 1012 for assembling the semiconductor light emitting device 1100 to the panel 1000 by applying an electric field to the panel 1000 must be implemented.
  • separate wiring for applying voltage to the assembly electrodes 1011 and 1012 may be required in the panel 1000.
  • an additional process is required to implement the separate wiring, and noise may occur in other circuits according to the implementation of the wiring, or a problem of reducing space utilization of the display pixel may occur.
  • a display device for solving the above-described problems will be described below with reference to FIGS. 12 to 18.
  • FIG. 12 is a schematic diagram illustrating a circuit configuration of a display panel according to an exemplary embodiment of the present invention.
  • a driving circuit for controlling each of the pixels implemented by the semiconductor light emitting devices 1100 may be implemented in the panel 1000.
  • the driving circuit may be implemented as a TFT (thin film transistor) driving circuit.
  • the TFT driving circuit is a well-known configuration, for example, the TFT driving circuit is a power supply wiring (or drain wiring (VDD; 1041)), a ground wiring (or a source wiring (VSS; 1042)) supplying voltage during one frame, and a pixel.
  • a capacitor 1070 for storing a voltage, and a driving TFT connected through the capacitor 1070 and the wiring 1072 to control the amount of current flowing to the semiconductor light emitting device 1100 based on the voltage stored in the capacitor 1070 1050, a switch TFT 1080 for controlling the light of the entire pixel, a data wire VDATA 1091 for applying a voltage to the pixel, and a gate wire 1092 for controlling on/off of the switch TFT 1080.
  • the power wiring 1041 may be connected to the first electrode 1112 (see FIG. 15, for example, an n-type electrode) of the semiconductor light emitting device 1100 through a first contact 1063.
  • the drain terminal 1051 of the driving TFT 1050 may be connected to the second electrode 1132 (see FIG. 15, for example, a p-type electrode) of the semiconductor light emitting device 1100 through a second contact 1064.
  • the source terminal 1052 of the driving TFT 1050 may be connected to the ground wiring 1042 through a third contact 1066.
  • the first contact 1063 and the second contact 1064 have a first trench region and a first trench region formed as at least a portion of the partition wall 1030 and the insulating layer 1020 are etched. 2 may mean a trench area.
  • the first assembly electrode 1011 and the second assembly electrode 1012 are disposed to overlap the semiconductor light emitting element 1100 and a partial region when viewed from above, so that the semiconductor light emitting element 1100 is attached to the panel 1000.
  • the electric field for fixing can be effectively applied.
  • one end of the first assembly electrode 1011 may be connected to the power wiring 1041
  • one end of the second assembly electrode 1012 may be connected to the ground wiring 1042.
  • a predetermined voltage is applied to the first assembly electrode 1011 through the power wiring 1041, the first assembly electrode 1011 and the second assembly electrode 1012 An electric field can occur in the liver.
  • the first assembly electrode 1011 When the first assembly electrode 1011 is connected to any one of the other wirings 1091, 1092, and 1072 shown in FIG. 12, voltage is applied to the plurality of wirings in order to apply a voltage to the first assembly electrode 1011. Must be authorized. That is, according to the exemplary embodiment of the present invention, the first assembly electrode 1011 is connected to the power wiring 1041, so that an electric field can be more easily generated during the assembly process of the semiconductor light emitting device 1100.
  • 13 to 14 are circuit diagrams according to the circuit configuration of the display panel shown in FIG. 12.
  • the first assembly electrode 1011 and the second An electric field may be generated between the assembly electrodes 1012.
  • the semiconductor light emitting device 1100 accommodated in the coupling hole 1001 of the panel 1000 by the magnetic field of the assembly device 1400 may maintain a state fixed to the panel 1000 by the electric field.
  • a wiring connection process may be performed.
  • a first wiring 1061 may be connected between the first electrode 1112 (refer to FIG. 15) of the semiconductor light emitting device 1100 and the power wiring 1041.
  • a second wiring 1062 may be connected between the second electrode 1132 (refer to FIG. 15) of the semiconductor light emitting device 1100 and the drain terminal 1051 of the driving TFT 1050.
  • the first assembly electrode 1011 and the second assembly electrode 1012 may not affect the semiconductor light emitting device 1100 and the TFT driving circuit when driving the manufactured display device.
  • the first wiring 1061 and the second wiring 1062 may be implemented as a transparent electrode ITO.
  • the assembly electrodes 1011 and 1012 for self-assembly of the semiconductor light emitting device 1100 are connected to the power wiring 1041 and the ground wiring 1042 of the TFT driving circuit, so that the assembly electrode Separate power wiring for applying a voltage to (1011, 1012) may not be implemented in the panel 1100. Accordingly, the wiring structure of the panel 1100 is prevented from becoming complicated, noise due to the wiring may be reduced, and space utilization within the pixel may be prevented from deteriorating.
  • 15 to 18 are exemplary views showing various arrangement positions of an assembly electrode according to an embodiment of the present invention.
  • assembly electrodes 1011 and 1012 may be formed at various positions of the panel 1100 and may be connected to the power wiring 1041 and the ground wiring 1042.
  • the power wiring 1041 and the ground wiring 1042 may be disposed on the substrate 1002 of the panel 1100 to be spaced apart from each other. Also, a gate terminal 1053 of the driving TFT 1050 may be formed on the substrate 1002.
  • a first insulating layer 1021 may be formed over the substrate 1002, covering the power wiring 1041, the ground wiring 1042, and the gate terminal 1053.
  • a drain terminal 1051 and a source terminal 1052 of the driving TFT 1050 may be formed on the first insulating layer 1021.
  • the source terminal 1052 is formed after a portion of the first insulating layer 1021 on the ground wiring 1042 is etched, so that the source terminal 1052 and the ground wiring 1042 may be electrically connected.
  • some regions of the first insulating layer 1021 existing on the power wiring 1041 may be etched, and a terminal electrically connected to the power wiring 1041 may be formed in the etched region.
  • a second insulating layer 1022 and a third insulating layer 1023 covering the first insulating layer 1021, the drain terminal 1051, and the source terminal 1052 may be formed.
  • Each of the second insulating layer 1022 and the third insulating layer 1023 may be implemented with the same material as the first insulating layer 1021 or may be implemented with various known materials used for the insulating layer.
  • a gate terminal 1052 may be formed on a region of the third insulating layer 1023 between the drain terminal 1051 and the source terminal 1052. In this case, the gate terminal 1052 may not be formed on the substrate 1002.
  • some regions of the second insulating layer 1022 and the third insulating layer 1023 present on the power wiring 1041 and the ground wiring 1042 are etched, and the etched regions are A terminal connected to each other and a terminal electrically connected to the source terminal 1052 may be formed.
  • a fourth insulating layer 1024 may be formed on the third insulating layer 1023.
  • the fourth insulating layer 1024 may be implemented with the same material as at least one of the first insulating layer 1021 to the third insulating layer 1023, or may be implemented with a known material used for the insulating layer.
  • a first assembly electrode 1011 and a second assembly electrode 1012 may be formed on the fourth insulating layer 1024. Meanwhile, some regions of the fourth insulating layer 1024 present in the power wiring 1041 and the ground wiring 1042 are etched, and the first assembly electrode 1011 is electrically connected to the power wiring 1041 through the etched region.
  • the second assembly electrode 1012 may be formed to be electrically connected to the ground wiring 1042 through the etched region.
  • a fifth insulating layer 1025 and a partition wall 1030 may be formed on the fourth insulating layer 1024.
  • a region of the partition wall 1030 where the semiconductor light emitting device 1100 is to be assembled may be etched to form a coupling hole 1001.
  • the panel 1000 in which the coupling hole 1001 is formed is disposed on the chamber 1300 in which the fluid 1200 is accommodated as shown in FIGS. 10 to 11, and the semiconductor light emitting device 1100 accommodated in the fluid 1200 is It may be inserted into the coupling hole 1001 and assembled into the panel 1000.
  • the insulating layer 1025 is formed on the assembly electrodes 1011 and 1012, contact between the fluid 1200 and the assembly electrodes 1011 and 1012 can be prevented.
  • a process of forming an electrode of the semiconductor light emitting device 1100 may be performed. For example, a part of the passivation layer 1170 of the semiconductor light emitting device 1100 and a part of the second semiconductor layer 1130 are etched to expose the first semiconductor layer 1110 and the second semiconductor layer 1130 to the outside. I can. In addition, a first electrode 1112 may be formed on the exposed first semiconductor layer 1110, and a second electrode 1132 may be formed on the second semiconductor layer 1130.
  • first trench region (or first contact 1063)
  • first A first wiring 1061 connecting the first assembly electrode 1011 and the first electrode 1112 exposed through the trench region 1063 may be formed.
  • the first wiring 1061 is connected to the first assembly electrode 1011, it may be electrically connected to the wiring electrode 1041.
  • a portion of the partition wall 1030 and the second insulating layer 1022 to the fifth insulating layer 1025 on the drain terminal 1051 of the driving TFT 1050 is etched to form a second trench region (or a second contact; 1064) can be formed. Thereafter, a second wiring 1064 connecting the drain terminal 1051 exposed through the second trench region 1064 and the second electrode 1132 may be formed.
  • the assembly electrodes 1011 and 1012 may be formed at a position closest to the semiconductor light emitting device 1100, and thus an electric field may be more effectively applied to the semiconductor light emitting device 1100. Accordingly, the assembly rate of the semiconductor light emitting device 1100 can be maximized.
  • a plurality of etching processes must be performed to connect the assembly electrodes 1011 and 1012 to the power wiring 1041 and the ground wiring 1042.
  • assembly electrodes 1011 and 1012 may be formed on the third insulating layer 1023.
  • a process for forming the assembly electrode may be more efficient.
  • the assembly electrodes 1011 and 1012 may be formed on the first insulating layer 1021.
  • the process for forming the assembly electrodes is less than that of the embodiments of FIGS. 15 and 16. It can be more efficient.
  • the second assembly electrode 1012 since the second assembly electrode 1012 may be formed to extend from the source terminal 1052, the source terminal 1052 and the second assembly electrode 1012 are formed in a single process. It is possible.
  • assembly electrodes 1011 and 1012 may be formed directly on the substrate 1002. In this case, an etching process for connecting the assembly electrodes 1011 and 1012 to the power wiring 1041 and the ground wiring 1042 as in the embodiment of FIG. 17 is unnecessary.
  • the first assembly electrode 1011 may be formed to extend from the power wiring 1041
  • the second assembly electrode 1012 may be formed to extend from the ground wiring 1042. That is, the first assembly electrode 1011 and the power wiring 1041 can be formed in one process, and the second assembly electrode 1012 and the ground wiring 1042 can be formed in one process. The process can be done most efficiently.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시 예에 따른 디스플레이 장치는, 기판, 상기 기판 상에 서로 이격되어 형성되는 전원 배선과 그라운드 배선, 상기 기판 상에 형성되고, 소스 단자가 상기 그라운드 배선과 전기적으로 연결되는 구동 TFT, 상기 기판 상에 형성되는 적어도 하나의 절연층, 및 상기 적어도 하나의 절연층 중 어느 하나와 상기 기판 사이에 서로 이격되어 형성되는 한 쌍의 조립 전극을 포함하고, 상기 한 쌍의 조립 전극은 어느 하나의 조립 전극에 전압이 인가됨에 따라 전기장을 발생한다.

Description

반도체 발광 소자를 이용한 디스플레이 장치
본 발명은 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다. 이러한 발광 다이오드는 필라멘트 기반의 발광소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
한편, 반도체 발광 소자를 이용한 디스플레이의 경우, 전사(transfer) 공정 시 화소들 각각에 해당하는 반도체 발광 소자를 기판에 결합하여야 하므로, 대화면 고화소 디스플레이의 구현이 상대적으로 어려울 수 있다. 따라서, 최근에는 유체 내로 투입된 반도체 발광 소자들을 전자기장을 이용하여 기판으로 이동시킨 후 조립하는 자가조립 방식이 개발되고 있다.
본 발명이 해결하고자 하는 과제는, 자가조립 방식에 따라 디스플레이 패널에 구현되는 조립 전극을 위한 효율적인 배선 공정이 구현된 디스플레이 장치를 제공하는 것이다.
본 발명의 실시 예에 따른 디스플레이 장치는, 기판, 상기 기판 상에 서로 이격되어 형성되는 전원 배선과 그라운드 배선, 상기 기판 상에 형성되고, 소스 단자가 상기 그라운드 배선과 전기적으로 연결되는 구동 TFT, 상기 기판 상에 형성되는 적어도 하나의 절연층, 및 상기 적어도 하나의 절연층 중 어느 하나와 상기 기판 사이에 서로 이격되어 형성되는 한 쌍의 조립 전극을 포함하고, 상기 한 쌍의 조립 전극은 어느 하나의 조립 전극에 전압이 인가됨에 따라 전기장을 발생한다.
상기 한 쌍의 조립 전극 중 제1 조립 전극은 상기 전원 배선과 전기적으로 연결되고, 상기 한 쌍의 조립 전극 중 제2 조립 전극은 상기 그라운드 배선과 전기적으로 연결될 수 있다.
실시 예에 따라, 상기 한 쌍의 조립 전극은 상기 기판 상에 형성되고, 상기 제1 조립 전극은 상기 전원 배선으로부터 연장 형성되고, 상기 제2 조립 전극은 상기 그라운드 배선으로부터 연장 형성될 수 있다.
실시 예에 따라, 상기 적어도 하나의 절연층은, 상기 기판, 상기 전원 배선, 및 상기 그라운드 배선을 덮는 제1 절연층을 포함하고, 상기 제1 조립 전극, 상기 제2 조립 전극, 및 상기 소스 단자는 상기 제1 절연층 상에 형성되고, 상기 제1 조립 전극은, 상기 제1 절연층 중 상기 전원 배선 상에 형성된 식각 영역을 통해 상기 전원 배선과 전기적으로 연결되고, 상기 제2 조립 전극은, 상기 소스 단자로부터 연장 형성되고, 상기 제1 절연층 중 상기 그라운드 배선 상에 형성된 식각 영역을 통해 상기 그라운드 배선과 전기적으로 연결될 수 있다.
실시 예에 따라, 상기 적어도 하나의 절연층은, 상기 제1 절연층, 상기 제1 절연층 상에 형성된 상기 소스 단자, 및 상기 제1 절연층을 덮는 제2 절연층, 및 상기 제2 절연층 상에 형성된 상기 제1 조립 전극과 상기 제2 조립 전극, 및 상기 제2 절연층을 덮는 제3 절연층을 포함하고, 상기 제1 조립 전극은, 상기 전원 배선 상의 상기 제1 절연층 및 상기 제2 절연층 각각에 형성된 식각 영역을 통해 상기 전원 배선과 전기적으로 연결되고, 상기 제2 조립 전극은, 상기 그라운드 배선 상의 상기 제2 절연층에 형성된 식각 영역을 통해 상기 소스 단자 및 상기 그라운드 배선과 전기적으로 연결될 수 있다.
상기 디스플레이 장치는, 상기 적어도 하나의 절연층 상에 조립되는 반도체 발광 소자를 더 포함하고, 상기 반도체 발광 소자는, 상기 한 쌍의 조립 전극 상에 위치할 수 있다.
상기 디스플레이 장치는, 상기 적어도 하나의 절연층 상에 형성되는 격벽을 더 포함하고, 상기 격벽은 상기 반도체 발광 소자의 저면이 상기 적어도 하나의 절연층과 접하도록 일부 영역이 제거될 수 있다.
상기 디스플레이 장치는, 상기 반도체 발광 소자에 형성된 제1 전극과 상기 전원 배선을 전기적으로 연결하는 제1 배선, 및 상기 반도체 발광 소자에 형성된 제2 전극과 상기 구동 TFT의 드레인 단자를 전기적으로 연결하는 제2 배선을 더 포함할 수 있다.
실시 예에 따라, 상기 제1 배선은, 상기 전원 배선 상의 격벽 및 상기 적어도 하나의 절연층의 식각에 따라 형성된 제1 트렌치 영역을 통해 상기 전원 배선과 전기적으로 연결되고, 상기 제2 배선은, 상기 드레인 단자 상의 격벽 및 상기 적어도 하나의 절연층의 식각에 따라 형성된 제2 트렌치 영역을 통해 상기 드레인 단자와 전기적으로 연결될 수 있다.
실시 예에 따라, 상기 제1 배선 및 상기 제2 배선 각각은 투명 전극으로 구현될 수 있다.
실시 예에 따라, 상기 반도체 발광 소자는 자성체를 갖는 자성층을 포함할 수 있다.
본 발명의 실시 예에 따르면, 반도체 발광 소자의 자가조립을 위한 조립 전극이 TFT 구동 회로의 전원 배선 및 그라운드 배선과 연결됨으로써, 조립 전극으로 전압을 인가하기 위한 별도의 전원 배선이 패널에 구현되지 않을 수 있다. 이에 따라, 패널의 배선 구조가 복잡해지는 것이 방지되고, 배선으로 인한 노이즈가 절감될 수 있을 뿐만 아니라, 픽셀 내의 공간 활용도가 저하되는 것을 방지할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 반도체 발광 소자가 자가조립 방식에 의해 디스플레이 패널에 조립되는 방법의 일 실시 예를 개략적으로 나타내는 도면이다.
도 11은 도 10의 A 부분의 확대도이다.
도 12는 본 발명의 실시 예에 따른 디스플레이 패널의 회로 구성을 개략적으로 나타낸 도면이다.
도 13 내지 도 14는 도 12에 도시된 디스플레이 패널의 회로 구성에 따른 회로도이다.
도 15 내지 도 18은 본 발명의 실시 예에 따른 조립 전극의 다양한 배치 위치를 나타낸 예시도들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광소자(150)가 압입되며, 이를 통하여 반도체 발광소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광소자(150)와 보조전극(170) 사이 및 반도체 발광소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광소자들을 포함할 수 있다. 각각의 반도체 발광소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광소자들을 이용할 수 있다. 또한, 상기 반도체 발광소자들은 예컨대 질화물 반도체 발광소자일 수 있다. 반도체 발광소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광소자 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광소자(150)가 위치된 제2기판(112)을 상기 반도체 발광소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광소자 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광소자들(250) 사이에 위치하고, 반도체 발광소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광소자(250)를 격리시키기 위하여 수직형 반도체 발광소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
도 10은 반도체 발광 소자가 자가조립 방식에 의해 디스플레이 패널에 조립되는 방법의 일 실시 예를 개략적으로 나타내는 도면이고, 도 11은 도 10의 A 부분의 확대도이다.
도 10 내지 도 11에서는 반도체 발광 소자가 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 간략히 설명한다.
도 10 내지 도 11을 참조하면, 반도체 발광 소자(1100)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다.
반도체 발광 소자(1100)는 도 4에 도시된 수평형 반도체 발광 소자 또는 도 9에 도시된 수직형 반도체 발광 소자로 구현될 수 있다. 또한, 반도체 발광 소자(1100)는 자성체를 갖는 자성층(1150)을 포함할 수 있다. 상기 자성층은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있다. 유체 내로 투입된 반도체 발광 소자(1100)는 자성층(1150)을 포함하므로, 조립 장치(1400)로부터 발생하는 자기장에 의해 디스플레이 패널(1000; 이하 '패널'로 정의)로 이동하여 상기 패널(1000)에 조립될 수 있다.
도 11에 도시된 플립된 반도체 발광 소자(1100)를 참조하면, 반도체 발광 소자(1100)의 자성층(1150)이 p형 반도체층(1130)의 상부에 배치된 것으로 도시되어 있으나, 반도체 발광 소자(1100)의 제조방법에 따라 자성층(1150)의 배치 위치는 변경될 수 있다.
한편, 반도체 발광 소자(1100)에는 반도체 발광 소자(1100)의 상면 및 측면을 둘러싸는 패시베이션 층(1170)이 형성될 수 있다. 패시베이션 층(1170)은 반도체 발광 소자(1100)가 성장 기판(미도시)에 연결된 상태에서 형성되므로, 반도체 발광 소자(1100)의 저면에는 패시베이션 층(1170)이 형성되지 않을 수 있다.
패시베이션 층(1170)은 실리카, 알루미나 등의 무기물 절연체를 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure CVD), 스퍼터링(sputtering) 증착법 등을 통해 형성되거나, 포토레지스트(photoresist), 고분자 물질과 같은 유기물을 스핀 코팅(spin coating)하는 방법을 통해 형성될 수 있다.
한편, n형 반도체층(1110)에는 n형 전극이 연결될 수 있고, p형 반도체층(1130)에는 p형 전극이 연결될 수 있다. 이를 위해서는 n형 반도체층(1110) 및 p형 반도체층(1130)의 일부 영역이 외부로 노출되어야 한다. 따라서, 반도체 발광 소자(1100)가 패널(1000)에 조립된 이후의 디스플레이 장치의 제조 공정에서, 패시베이션 층(1170) 중 일부 영역이 식각될 수 있다.
반도체 발광 소자(1100)가 챔버(1300)에 투입된 후, 패널(1000)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 패널(1000)은 챔버(1300) 내로 투입될 수도 있다.
패널(1000)에는 조립될 반도체 발광 소자(1100) 각각에 대응하는 한 쌍의 조립 전극(1011, 1012)이 형성될 수 있다. 상기 조립 전극(1011, 1012)은 투명 전극(ITO)으로 구현되거나, 기타 일반적인 재료를 이용해 구현될 수 있다. 상기 조립 전극(1011, 1012)은 전압이 인가됨에 따라 전기장을 방출함으로써, 결합 홀(1001)로 투입된 반도체 발광 소자(1100)를 고정시킬 수 있다. 상기 조립 전극(1011, 1012) 간의 간격은 반도체 발광 소자(1100)의 폭 및 결합 홀(1001)의 폭보다 작게 형성되어, 전기장을 이용한 반도체 발광 소자(1100)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 전극(1011, 1012) 상에는 절연층(1020)이 형성되어, 조립 전극(1011, 1012)을 유체(1200)로부터 보호하고, 조립 전극(1011, 1012)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대 절연층(1020)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(1020)은, 반도체 발광 소자(1100)의 조립 시 조립 전극(1011, 1012)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광 소자(1100)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(1020)의 상부에는 격벽(1030)이 형성될 수 있다. 격벽(1030)의 일부 영역은 조립 전극(1011, 1012)의 상부에 위치하고, 나머지 영역은 패널(1000)의 상부에 위치할 수 있다.
예컨대, 패널(1000)의 제조 시, 절연층(1020) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(1100)들 각각이 패널(1000)에 결합 및 조립되는 결합 홀(1001)이 형성될 수 있다.
패널(1000)에는 반도체 발광 소자(1100)들이 결합되는 결합 홀(1001)이 형성되고, 결합 홀(1001)이 형성된 면은 유체(1200)와 접촉할 수 있다. 결합 홀(1001)은 반도체 발광 소자(1100)의 정확한 조립 위치를 가이드할 수 있다.
한편, 결합 홀(1001)은 대응하는 위치에 조립될 반도체 발광 소자(1100)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 결합 홀(1001)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
패널(1000)이 배치된 후, 자성체를 포함하는 조립 장치(1400)가 패널(1000)을 따라 이동할 수 있다. 조립 장치(1400)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 패널(1000)과 접촉한 상태로 이동할 수 있다. 실시 예에 따라서는, 조립 장치(1400)가 복수의 자성체를 포함하거나, 패널(1000)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1400)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1400)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 반도체 발광 소자(1100)는 조립 장치(1400) 및 패널(1000)을 향해 이동할 수 있다.
반도체 발광 소자(1100)는 조립 장치(1400)를 향해 이동 중, 결합 홀(1001)로 진입하여 패널(1000)과 접촉될 수 있다. 예컨대, 결합 홀(1001) 및/또는 반도체 발광 소자(1100)에는 반도체 발광 소자(1100)의 n형 반도체층(1110)이 패널(1000)과 접촉되기 위한 패턴이나 형상 등이 형성될 수 있다.
또한, 패널(1000)에 형성된 조립 전극(1011, 1012)에 의해 가해지는 전기장에 의해, 패널(1000)에 접촉된 반도체 발광 소자(1100)가 조립 장치(1400)의 이동에 의해 이탈되는 것이 방지될 수 있다.
즉, 상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들 각각이 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
다만, 상기 자가조립 방식의 경우, 패널(1000)에는 전기장을 인가하여 반도체 발광 소자(1100)를 패널(1000)에 조립하는 조립 전극(1011, 1012)이 구현되어야 한다. 또한, 패널(1000)에는 조립 전극(1011, 1012)으로 전압을 인가하기 위한 별도의 배선이 필요할 수 있다. 이 경우, 상기 별도의 배선을 구현하기 위해서는 추가적인 공정이 필요하고, 배선의 구현에 따라 다른 회로에 노이즈가 발생하거나, 디스플레이 픽셀의 공간 활용도가 감소하는 문제가 발생할 수 있다.
상술한 문제를 해결하기 위한 본 발명의 실시 예에 따른 디스플레이 장치에 대해 이하 도 12 내지 도 18을 참조하여 설명한다.
도 12는 본 발명의 실시 예에 따른 디스플레이 패널의 회로 구성을 개략적으로 나타낸 도면이다.
도 12를 참조하면, 패널(1000)에는 반도체 발광 소자(1100)들로 구현되는 픽셀들 각각을 제어하는 구동 회로가 구현될 수 있다. 예컨대, 상기 구동 회로는 TFT (thin film transistor) 구동 회로로 구현될 수 있다.
TFT 구동 회로는 널리 공지된 구성으로서, 예컨대 TFT 구동 회로는 한 프레임 동안 전압을 공급하는 전원 배선(또는 드레인 배선(VDD; 1041)), 그라운드 배선(또는 소스 배선(VSS; 1042)), 픽셀에 대한 전압을 저장하는 커패시터(1070), 커패시터(1070)와 배선(1072)을 통해 연결되어, 커패시터(1070)에 저장된 전압에 기초하여 반도체 발광 소자(1100)로 흐르는 전류의 양을 조절하는 구동 TFT(1050), 픽셀 전체의 빛을 조절하는 스위치 TFT(1080), 픽셀에 전압을 인가하는 데이터 배선(VDATA; 1091), 및 스위치 TFT(1080)의 온/오프를 제어하는 게이트 배선(1092)을 포함할 수 있다.
전원 배선(1041)은 제1 컨택(1063)을 통해 반도체 발광 소자(1100)의 제1 전극(1112; 도 15 참조, 예컨대 n형 전극)과 연결될 수 있다. 구동 TFT(1050)의 드레인 단자(1051)는 제2 컨택(1064)을 통해 반도체 발광 소자(1100)의 제2 전극(1132; 도 15 참조, 예컨대 p형 전극)과 연결될 수 있다. 또한, 구동 TFT(1050)의 소스 단자(1052)는 제3 컨택(1066)을 통해 그라운드 배선(1042)과 연결될 수 있다. 도 15 내지 도 18에서 후술할 바와 같이, 제1 컨택(1063) 및 제2 컨택(1064)은 격벽(1030) 및 절연층(1020) 중 적어도 일부가 식각됨에 따라 형성되는 제1 트렌치 영역 및 제2 트렌치 영역을 의미할 수 있다.
한편, 제1 조립 전극(1011) 및 제2 조립 전극(1012)은 상부에서 바라볼 때 반도체 발광 소자(1100)와 일부 영역이 오버랩되도록 배치되어, 반도체 발광 소자(1100)를 패널(1000)에 고정시키기 위한 전기장을 효과적으로 인가할 수 있다. 특히, 제1 조립 전극(1011)의 일 단은 전원 배선(1041)과 연결되고, 제2 조립 전극(1012)의 일 단은 그라운드 배선(1042)과 연결될 수 있다. 이 경우, 반도체 발광 소자(1100)의 조립 공정에서, 전원 배선(1041)을 통해 제1 조립 전극(1011)에 소정 전압이 인가됨에 따라 제1 조립 전극(1011)과 제2 조립 전극(1012) 간에 전기장이 발생할 수 있다.
제1 조립 전극(1011)이 도 12에 도시된 다른 배선들(1091, 1092, 1072) 중 어느 하나에 연결되는 경우, 제1 조립 전극(1011)에 전압이 인가되기 위해서는 복수의 배선들에 전압이 인가되어야 한다. 즉, 본 발명의 실시 예에 따르면 제1 조립 전극(1011)은 전원 배선(1041)과 연결됨으로써 반도체 발광 소자(1100)의 조립 공정 시 보다 용이하게 전기장을 발생시킬 수 있다.
도 13 내지 도 14는 도 12에 도시된 디스플레이 패널의 회로 구성에 따른 회로도이다.
도 13을 참조하면, 반도체 발광 소자(1100)의 조립 공정 시, 전원 배선(1041)과 일 단이 연결된 제1 조립 전극(1011)으로 전압이 인가되면, 제1 조립 전극(1011)과 제2 조립 전극(1012) 사이에 전기장이 발생할 수 있다. 조립 장치(1400)의 자기장에 의해 패널(1000)의 결합 홀(1001)로 수용되는 반도체 발광 소자(1100)는, 상기 전기장에 의해 패널(1000)에 고정된 상태를 유지할 수 있다.
도 14를 참조하면, 반도체 발광 소자(1100)가 조립된 후 배선 연결 공정이 수행될 수 있다. 예컨대, 반도체 발광 소자(1100)의 제1 전극(1112; 도 15 참조)과 전원 배선(1041) 사이에는 제1 배선(1061)이 연결될 수 있다. 또한, 반도체 발광 소자(1100)의 제2 전극(1132; 도 15 참조)과 구동 TFT(1050)의 드레인 단자(1051) 사이에는 제2 배선(1062)이 연결될 수 있다. 이 때, 제1 조립 전극(1011) 또는 제2 조립 전극(1012)의 타단이 제1 배선(1061) 또는 제2 배선(1062)과는 연결되지 않으므로, 제1 조립 전극(1011) 및 제2 조립 전극(1012)은 제조 완료된 디스플레이 장치의 구동 시 반도체 발광 소자(1100) 및 TFT 구동 회로에 영향을 주지 않을 수 있다. 한편, 상기 제1 배선(1061) 및 상기 제2 배선(1062)은 투명 전극(ITO)으로 구현될 수 있다.
즉, 본 발명의 실시 예에 따르면, 반도체 발광 소자(1100)의 자가조립을 위한 조립 전극(1011, 1012)이 TFT 구동 회로의 전원 배선(1041) 및 그라운드 배선(1042)과 연결됨으로써, 조립 전극(1011, 1012)으로 전압을 인가하기 위한 별도의 전원 배선이 패널(1100)에 구현되지 않을 수 있다. 이에 따라, 패널(1100)의 배선 구조가 복잡해지는 것이 방지되고, 배선으로 인한 노이즈가 절감될 수 있을 뿐만 아니라, 픽셀 내의 공간 활용도가 저하되는 것을 방지할 수 있다.
도 15 내지 도 18은 본 발명의 실시 예에 따른 조립 전극의 다양한 배치 위치를 나타낸 예시도들이다.
도 15 내지 도 18을 참조하면, 조립 전극(1011, 1012)은 패널(1100)의 다양한 위치에 형성되어, 전원 배선(1041) 및 그라운드 배선(1042)과 연결될 수 있다.
먼저 도 15의 실시 예를 참조하면, 패널(1100)의 기판(1002) 상에는 전원 배선(1041) 및 그라운드 배선(1042)이 서로 이격되도록 배치될 수 있다. 또한, 기판(1002) 상에는 구동 TFT(1050)의 게이트 단자(1053)가 형성될 수 있다.
이 후, 기판(1002)의 상부, 전원 배선(1041), 그라운드 배선(1042), 및 게이트 단자(1053)를 덮는 제1 절연층(1021)이 형성될 수 있다.
제1 절연층(1021) 상에는 구동 TFT(1050)의 드레인 단자(1051) 및 소스 단자(1052)가 형성될 수 있다. 특히, 소스 단자(1052)는 제1 절연층(1021) 중 그라운드 배선(1042) 상의 일부 영역이 식각된 후 형성됨으로써, 소스 단자(1052)와 그라운드 배선(1042)이 전기적으로 연결될 수 있다.
또한, 전원 배선(1041) 상에 존재하는 제1 절연층(1021) 중 일부 영역이 식각되고, 식각된 영역에는 전원 배선(1041)과 전기적으로 연결되는 단자가 형성될 수 있다.
이 후, 제1 절연층(1021), 드레인 단자(1051), 소스 단자(1052)를 덮는 제2 절연층(1022) 및 제3 절연층(1023)이 형성될 수 있다. 제2 절연층(1022) 및 제3 절연층(1023) 각각은 제1 절연층(1021)과 동일 재질로 구현되거나, 절연층에 이용되는 기 공지된 각종 재질로 구현될 수 있다.
실시 예에 따라, 제3 절연층(1023) 중 드레인 단자(1051)와 소스 단자(1052) 사이의 영역 상부에는 게이트 단자(1052)가 형성될 수 있다. 이 경우, 기판(1002) 상에는 게이트 단자(1052)가 형성되지 않을 수도 있다.
한편, 전원 배선(1041) 및 그라운드 배선(1042) 상에 존재하는 제2 절연층(1022)과 제3 절연층(1023) 중 일부 영역들이 식각되고, 식각된 영역에는 전원 배선(1041)과 전기적으로 연결되는 단자 및 소스 단자(1052)와 전기적으로 연결되는 단자가 형성될 수 있다.
이 후, 제3 절연층(1023) 상에 제4 절연층(1024)이 형성될 수 있다. 제4 절연층(1024)은 제1 절연층(1021) 내지 제3 절연층(1023) 중 적어도 하나와 동일 재질로 구현되거나, 절연층에 이용되는 기 공지된 재질로 구현될 수 있다.
제4 절연층(1024) 상에는 제1 조립 전극(1011) 및 제2 조립 전극(1012)이 형성될 수 있다. 한편, 전원 배선(1041) 및 그라운드 배선(1042)에 존재하는 제4 절연층(1024) 중 일부 영역이 식각되고, 제1 조립 전극(1011)은 식각된 영역을 통해 전원 배선(1041)과 전기적으로 연결되도록 형성되며, 제2 조립 전극(1012)은 식각된 영역을 통해 그라운드 배선(1042)과 전기적으로 연결되도록 형성될 수 있다.
이 후, 제4 절연층(1024) 상에 제5 절연층(1025) 및 격벽(1030)이 형성될 수 있다. 그리고, 상기 격벽(1030) 중 반도체 발광 소자(1100)가 조립될 영역이 식각되어 결합 홀(1001)이 형성될 수 있다.
결합 홀(1001)이 형성된 패널(1000)은 도 10 내지 도 11에 도시된 바와 같이 유체(1200)가 수용된 챔버(1300) 상에 배치되고, 유체(1200) 내에 수용된 반도체 발광 소자(1100)는 결합 홀(1001)로 투입되어 패널(1000)에 조립될 수 있다. 상술한 바와 같이, 조립 전극(1011, 1012) 상에는 절연층(1025)이 형성됨으로써, 유체(1200)와 조립 전극(1011, 1012) 간의 접촉이 방지될 수 있다.
반도체 발광 소자(1100)가 패널(1000)에 조립된 후, 반도체 발광 소자(1100)의 전극 형성 공정이 수행될 수 있다. 예컨대, 반도체 발광 소자(1100)의 패시베이션 층(1170) 중 일부, 및 제2 반도체층(1130) 중 일부가 식각되어 제1 반도체층(1110) 및 제2 반도체층(1130)이 외부로 노출될 수 있다. 그리고, 노출된 제1 반도체층(1110) 상에 제1 전극(1112)이 형성되고, 제2 반도체층(1130) 상에 제2 전극(1132)이 형성될 수 있다.
전극 형성 공정이 수행된 후, 격벽(1030) 및 제5 절연층(1025) 중 전원 배선(1041) 상의 일부 영역이 식각되어 제1 트렌치 영역(또는 제1 컨택; 1063)이 형성되고, 제1 트렌치 영역(1063)을 통해 노출된 제1 조립 전극(1011)과 제1 전극(1112)을 연결하는 제1 배선(1061)이 형성될 수 있다. 제1 배선(1061)은 제1 조립 전극(1011)과 연결됨에 따라, 배선 전극(1041)과 전기적으로 연결될 수 있다.
또한, 격벽(1030), 제2 절연층(1022) 내지 제5 절연층(1025) 중 구동 TFT(1050)의 드레인 단자(1051) 상의 일부 영역이 식각되어 제2 트렌치 영역(또는 제2 컨택; 1064)이 형성될 수 있다. 이 후, 제2 트렌치 영역(1064)을 통해 노출된 드레인 단자(1051)와 제2 전극(1132)을 연결하는 제2 배선(1064)이 형성될 수 있다.
도 15에 도시된 실시 예의 경우, 조립 전극(1011, 1012)은 반도체 발광 소자(1100)와 가장 가까운 위치에 형성될 수 있으므로, 반도체 발광 소자(1100)에 전기장을 보다 효과적으로 인가할 수 있다. 이에 따라, 반도체 발광 소자(1100)의 조립율이 극대화될 수 있다.
한편, 도 15의 실시 예에 따르면 조립 전극(1011, 1012)을 전원 배선(1041) 및 그라운드 배선(1042)에 연결하기 위해 복수의 식각 공정이 수행되어야 한다.
이에 기초하여 도 16을 참조하면, 조립 전극(1011, 1012)은 제3 절연층(1023) 상에 형성될 수 있다. 이 경우, 조립 전극(1011, 1012)을 전원 배선(1041) 및 그라운드 배선(1042)에 연결하기 위한 식각 공정 횟수가 도 15에 비해 감소하므로, 조립 전극 형성을 위한 공정이 보다 효율화될 수 있다.
또한, 도 17의 실시 예를 참조하면, 조립 전극(1011, 1012)은 제1 절연층(1021) 상에 형성될 수도 있다. 이 경우, 조립 전극(1011, 1012)을 전원 배선(1041) 및 그라운드 배선(1042)에 연결하기 위한 추가적인 식각 공정이 불필요하므로, 도 15 및 도 16의 실시 예에 비해 조립 전극 형성을 위한 공정이 보다 더 효율화될 수 있다. 특히, 도 17의 실시 예에 따르면, 제2 조립 전극(1012)은 소스 단자(1052)로부터 연장되도록 형성될 수 있으므로, 소스 단자(1052)와 제2 조립 전극(1012)을 일 회의 공정으로 형성 가능하다.
또한, 도 18의 실시 예를 참조하면, 조립 전극(1011, 1012)은 기판(1002) 상에 곧바로 형성될 수도 있다. 이 경우, 도 17의 실시 예와 같이 조립 전극(1011, 1012)을 전원 배선(1041) 및 그라운드 배선(1042)에 연결하기 위한 식각 공정이 불필요하다. 특히, 도 18의 실시 예에 다르면, 제1 조립 전극(1011)은 전원 배선(1041)으로부터 연장되도록 형성되고, 제2 조립 전극(1012)은 그라운드 배선(1042)으로부터 연장되도록 형성될 수 있다. 즉, 제1 조립 전극(1011)과 전원 배선(1041)을 일 회의 공정으로 형성 가능하고, 제2 조립 전극(1012)과 그라운드 배선(1042)을 일 회의 공정으로 형성 가능한 바, 조립 전극의 형성 공정이 가장 효율적으로 이루어질 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (11)

  1. 기판;
    상기 기판 상에 서로 이격되어 형성되는 전원 배선과 그라운드 배선;
    상기 기판 상에 형성되고, 소스 단자가 상기 그라운드 배선과 전기적으로 연결되는 구동 TFT(thin film transistor);
    상기 기판 상에 형성되는 적어도 하나의 절연층; 및
    상기 적어도 하나의 절연층 중 어느 하나와 상기 기판 사이에 서로 이격되어 형성되는 한 쌍의 조립 전극을 포함하고,
    상기 한 쌍의 조립 전극은 어느 하나의 조립 전극에 전압이 인가됨에 따라 전기장을 발생하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 한 쌍의 조립 전극 중 제1 조립 전극은 상기 전원 배선과 전기적으로 연결되고,
    상기 한 쌍의 조립 전극 중 제2 조립 전극은 상기 그라운드 배선과 전기적으로 연결되는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 한 쌍의 조립 전극은 상기 기판 상에 형성되고,
    상기 제1 조립 전극은 상기 전원 배선으로부터 연장 형성되고,
    상기 제2 조립 전극은 상기 그라운드 배선으로부터 연장 형성되는 디스플레이 장치.
  4. 제2항에 있어서,
    상기 적어도 하나의 절연층은,
    상기 기판, 상기 전원 배선, 및 상기 그라운드 배선을 덮는 제1 절연층을 포함하고,
    상기 제1 조립 전극, 상기 제2 조립 전극, 및 상기 소스 단자는 상기 제1 절연층 상에 형성되고,
    상기 제1 조립 전극은,
    상기 제1 절연층 중 상기 전원 배선 상에 형성된 식각 영역을 통해 상기 전원 배선과 전기적으로 연결되고,
    상기 제2 조립 전극은,
    상기 소스 단자로부터 연장 형성되고,
    상기 제1 절연층 중 상기 그라운드 배선 상에 형성된 식각 영역을 통해 상기 그라운드 배선과 전기적으로 연결되는 디스플레이 장치.
  5. 제2항에 있어서,
    상기 적어도 하나의 절연층은,
    상기 기판, 상기 전원 배선, 및 상기 그라운드 배선을 덮는 제1 절연층;
    상기 제1 절연층 상에 형성된 상기 소스 단자, 및 상기 제1 절연층을 덮는 제2 절연층; 및
    상기 제2 절연층 상에 형성된 상기 제1 조립 전극과 상기 제2 조립 전극, 및 상기 제2 절연층을 덮는 제3 절연층을 포함하고,
    상기 제1 조립 전극은,
    상기 전원 배선 상의 상기 제1 절연층 및 상기 제2 절연층 각각에 형성된 식각 영역을 통해 상기 전원 배선과 전기적으로 연결되고,
    상기 제2 조립 전극은,
    상기 그라운드 배선 상의 상기 제2 절연층에 형성된 식각 영역을 통해 상기 소스 단자 및 상기 그라운드 배선과 전기적으로 연결되는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 적어도 하나의 절연층 상에 조립되는 반도체 발광 소자를 더 포함하고,
    상기 반도체 발광 소자는,
    상기 한 쌍의 조립 전극 상에 위치하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 적어도 하나의 절연층 상에 형성되는 격벽을 더 포함하고,
    상기 격벽은 상기 반도체 발광 소자의 저면이 상기 적어도 하나의 절연층과 접하도록 일부 영역이 제거되는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 반도체 발광 소자에 형성된 제1 전극과 상기 전원 배선을 전기적으로 연결하는 제1 배선; 및
    상기 반도체 발광 소자에 형성된 제2 전극과 상기 구동 TFT의 드레인 단자를 전기적으로 연결하는 제2 배선을 더 포함하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1 배선은,
    상기 전원 배선 상의 격벽 및 상기 적어도 하나의 절연층의 식각에 따라 형성된 제1 트렌치 영역을 통해 상기 전원 배선과 전기적으로 연결되고,
    상기 제2 배선은,
    상기 드레인 단자 상의 격벽 및 상기 적어도 하나의 절연층의 식각에 따라 형성된 제2 트렌치 영역을 통해 상기 드레인 단자와 전기적으로 연결되는 디스플레이 장치.
  10. 제8항에 있어서,
    상기 제1 배선 및 상기 제2 배선 각각은 투명 전극으로 구현되는 디스플레이 장치.
  11. 제6항에 있어서,
    상기 반도체 발광 소자는 자성체를 갖는 자성층을 포함하는 디스플레이 장치.
PCT/KR2019/016978 2019-03-04 2019-12-04 반도체 발광 소자를 이용한 디스플레이 장치 WO2020179989A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980093620.5A CN113519060B (zh) 2019-03-04 2019-12-04 使用半导体发光元件的显示装置
EP19917921.9A EP3937247A4 (en) 2019-03-04 2019-12-04 DISPLAY APPARATUS USING SEMICONDUCTOR ELECTROLUMINESCENT DEVICES
US17/436,262 US20220165756A1 (en) 2019-03-04 2019-12-04 Display apparatus using semiconductor light-emitting devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190024916A KR102206782B1 (ko) 2019-03-04 2019-03-04 디스플레이 장치
KR10-2019-0024916 2019-03-04

Publications (1)

Publication Number Publication Date
WO2020179989A1 true WO2020179989A1 (ko) 2020-09-10

Family

ID=72338699

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/016978 WO2020179989A1 (ko) 2019-03-04 2019-12-04 반도체 발광 소자를 이용한 디스플레이 장치

Country Status (5)

Country Link
US (1) US20220165756A1 (ko)
EP (1) EP3937247A4 (ko)
KR (1) KR102206782B1 (ko)
CN (1) CN113519060B (ko)
WO (1) WO2020179989A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230108980A1 (en) * 2021-09-28 2023-04-06 Chris Shughrue Depletion modeling for estimating survey completeness by region
WO2023106766A1 (ko) * 2021-12-06 2023-06-15 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
WO2023113148A1 (ko) * 2021-12-16 2023-06-22 엘지전자 주식회사 반도체 발광 소자를 포함하는 디스플레이 장치
WO2023171832A1 (ko) * 2022-03-10 2023-09-14 엘지전자 주식회사 디스플레이 장치
KR20230144700A (ko) * 2022-04-07 2023-10-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2024058290A1 (ko) * 2022-09-16 2024-03-21 엘지전자 주식회사 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6536106B1 (en) * 1999-06-30 2003-03-25 The Penn State Research Foundation Electric field assisted assembly process
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3880244B2 (ja) * 1999-06-04 2007-02-14 キヤノン株式会社 発光装置
CN102822884A (zh) * 2010-03-26 2012-12-12 夏普株式会社 显示装置和显示装置用阵列基板的制造方法
WO2015090373A1 (en) * 2013-12-17 2015-06-25 Applied Materials, Inc. Electrode assembly for deposition apparatus and method for assembling said electrode assembly
CN103840073B (zh) * 2014-03-13 2017-06-06 内蒙古华延芯光科技有限公司 倒装发光二极管器件及其制造方法
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN106571371B (zh) * 2015-10-09 2019-08-09 群创光电股份有限公司 阵列基板及其应用装置与组装方法
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6536106B1 (en) * 1999-06-30 2003-03-25 The Penn State Research Foundation Electric field assisted assembly process
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3937247A4 *

Also Published As

Publication number Publication date
EP3937247A4 (en) 2022-11-23
KR20200106406A (ko) 2020-09-14
CN113519060A (zh) 2021-10-19
US20220165756A1 (en) 2022-05-26
CN113519060B (zh) 2023-08-11
KR102206782B1 (ko) 2021-01-25
EP3937247A1 (en) 2022-01-12

Similar Documents

Publication Publication Date Title
WO2021040066A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2017126762A1 (en) Display device using semiconductor light emitting device
WO2021117979A1 (ko) 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021080028A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2015060507A1 (en) Display device using semiconductor light emitting device
WO2021070977A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2015060506A1 (en) Display device using semiconductor light emitting device
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2016122125A1 (en) Display device using semiconductor light emitting devices and method for manufacturing the same
WO2021060595A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033801A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020175756A1 (ko) 반도체 발광 소자를 디스플레이 패널에 조립하는 조립 장치
WO2020256250A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2020009262A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2018182108A1 (en) Display device using semiconductor light emitting device
WO2020251070A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020013379A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020036385A1 (en) Display device using semiconductor light emitting diode and method for manufacturing the same
WO2020009275A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2016195165A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2019146816A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021107267A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19917921

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019917921

Country of ref document: EP

Effective date: 20211004