CN113519060A - 使用半导体发光元件的显示装置 - Google Patents

使用半导体发光元件的显示装置 Download PDF

Info

Publication number
CN113519060A
CN113519060A CN201980093620.5A CN201980093620A CN113519060A CN 113519060 A CN113519060 A CN 113519060A CN 201980093620 A CN201980093620 A CN 201980093620A CN 113519060 A CN113519060 A CN 113519060A
Authority
CN
China
Prior art keywords
light emitting
semiconductor light
insulating layer
emitting element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980093620.5A
Other languages
English (en)
Other versions
CN113519060B (zh
Inventor
崔主赞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN113519060A publication Critical patent/CN113519060A/zh
Application granted granted Critical
Publication of CN113519060B publication Critical patent/CN113519060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的实施例的显示装置包括：基板；电源配线和接地配线，在所述基板上以彼此隔开的方式形成；驱动TFT，形成在所述基板上，其源极端子与所述接地配线电连接；至少一个绝缘层，形成在所述基板上；以及一对组装电极，在所述至少一个绝缘层中的任意一个绝缘层和所述基板之间以彼此隔开的方式形成，随着向所述一对组装电极中的任意一个组装电极施加电压，所述一对组装电极产生电场。

Description

使用半导体发光元件的显示装置
技术领域
本发明涉及使用半导体发光元件的显示装置。
背景技术
近年来，在显示器技术领域已经开发出具有薄度、柔性等优异的特性的显示装置。另一方面，目前商业化的主要显示器以液晶显示器(LCD：Liguid Crystal Display)和有源矩阵有机发光二极管(AMOLED：Active Matrix Organic Light Emitting Diodes)为代表。
然而，在LCD的情况下，存在有响应时间不快、难以实现柔性化的问题，而在AMOLED的情况下，存在有寿命短、批量生产率低的缺点。
同时，发光二极管(Light Emitting Diode:LED)作为众所周知的将电流转换为光的半导体发光元件，其从1962年使用GaAsP化合物半导体的红色LED被商品化开始，一直与GaP:N系列的绿色LED一起用作包括信息通信设备在内的电子装置的用于显示图像的光源。因此，可以提出通过使用所述半导体发光元件实现显示器来解决上述问题的方案。与基于灯丝的发光元件相比，这种发光二极管具有各种优点，例如寿命长、功耗低、优异的初始驱动特性以及高抗振性等。
同时，在使用半导体发光元件的显示器的情况下，由于在转印(transfer)工艺中需要将对应于每个像素的半导体发光元件结合于基板，因而实现大屏幕高像素显示器可能相对较难。因此，近年来开发了一种自组装方法，在该方法中，利用电磁场将投入到流体内的半导体发光元件移动到基板，然后进行组装。
发明内容
发明所要解决的问题
本发明所要解决的课题在于，提供一种利用自组装方法实现了用于在显示面板上实现的组装电极的有效的配线工艺的显示装置。
解决问题的技术方案
本发明的实施例的显示装置包括：基板；电源配线和接地配线，在所述基板上以彼此隔开的方式形成；驱动TFT，形成在所述基板上，其源极端子与所述接地配线电连接；至少一个绝缘层，形成在所述基板上；以及一对组装电极，在所述至少一个绝缘层中的任意一个绝缘层和所述基板之间以彼此隔开的方式形成，随着向所述一对组装电极中的任意一个组装电极施加电压，所述一对组装电极产生电场。
所述一对组装电极中的第一组装电极可以与所述电源配线电连接，所述一对组装电极中的第二组装电极可以与所述接地配线电连接。
根据实施例，所述一对组装电极可以形成在所述基板上，所述第一组装电极可以从所述电源配线延伸形成，所述第二组装电极可以从所述接地配线延伸形成。
根据实施例，所述至少一个绝缘层可以包括覆盖所述基板、所述电源配线以及所述接地配线的第一绝缘层，所述第一组装电极、所述第二组装电极以及所述源极端子可以形成在所述第一绝缘层上，所述第一组装电极可以通过所述第一绝缘层中的形成在所述电源配线上的蚀刻区域与所述电源配线电连接，所述第二组装电极可以从所述源极端子延伸形成，并通过所述第一绝缘层中的形成在所述接地配线上的蚀刻区域与所述接地配线电连接。
根据实施例，所述至少一个绝缘层可以包括：所述第一绝缘层；第二绝缘层，覆盖所述第一绝缘层以及形成在所述第一绝缘层上的所述源极端子；以及第三绝缘层，覆盖所述第二绝缘层以及形成在所述第二绝缘层上的所述第一组装电极和所述第二组装电极，所述第一组装电极可以通过分别形成于所述电源配线上的所述第一绝缘层和所述第二绝缘层的蚀刻区域与所述电源配线电连接，所述第二组装电极可以通过形成于所述接地配线上的所述第二绝缘层的蚀刻区域与所述源极端子和所述接地配线电连接。
所述显示装置还可以包括组装在所述至少一个绝缘层上的半导体发光元件，所述半导体发光元件可以位于所述一对组装电极上。
所述显示装置还可以包括形成在所述至少一个绝缘层上的分隔壁，所述分隔壁的一部分区域可以被去除，使得所述半导体发光元件的底面与所述至少一个绝缘层接触。
所述显示装置还可以包括：第一配线，将形成于所述半导体发光元件的第一电极和所述电源配线电连接；以及第二配线，将形成于所述半导体发光元件的第二电极和所述驱动TFT的漏极端子电连接。
根据实施例，所述第一配线可以通过蚀刻所述电源配线上的分隔壁和所述至少一个绝缘层而形成的第一沟槽区域来与所述电源配线电连接，所述第二配线可以通过蚀刻所述漏极端子上的分隔壁和所述至少一个绝缘层而形成的第二沟槽区域来与所述漏极端子电连接。
根据实施例，所述第一配线和所述第二配线可以分别由透明电极实现。
根据实施例，所述半导体发光元件可以包括具有磁性体的磁性层。
发明效果
根据本发明的实施例，用于半导体发光元件的自组装的组装电极与TFT驱动电路的电源配线和接地配线连接，从而可以不在面板上实现用于向组装电极施加电压的单独的电源配线。由此，能够防止面板的配线结构变得复杂，并且不仅能够减少由配线引起的噪声，还能够防止像素内的空间利用率降低。
附图说明
图1是示出本发明的使用半导体发光元件的显示装置的一实施例的概念图。
图2是图1的A部分的局部放大图，图3a和图3b分别是沿着图2的B-B线和C-C线剖开的剖视图。
图4是示出图3的倒装芯片型半导体发光元件的概念图。
图5a至图5c分别是示出与倒装芯片型半导体发光元件相关的用于实现颜色的各种形式的概念图。
图6是示出本发明的使用半导体发光元件的显示装置的制造方法的剖视图。
图7是示出发明的使用半导体发光元件的显示装置的另一实施例的立体图。
图8是沿着图7的D-D线剖开的剖视图。
图9是示出图8的垂直型半导体发光元件的概念图。
图10是示意性地示出通过自组装方法将半导体发光元件组装到显示面板的方法的一实施例的图。
图11是图10的A部分的放大图。
图12是示意性地示出本发明实施例的显示面板的电路构成的图。
图13至图14是根据图12所示的显示面板的电路构成的电路图。
图15至图18分别是示出本发明实施例的组装电极的各种配置位置的示例图。
具体实施方式
下面，将参照附图详细描述本说明书中公开的实施例，无论附图符号如何，相同或相似的构成要素赋予相同的附图标记，并且将省略对此的重复描述。以下描述中使用的构成要素的后缀“模块”和“部”仅出于考虑说明书的容易撰写而赋予或混用，它们本身并不具有彼此区分的含义或作用。并且，在描述本说明书中公开的实施例时，如果判断为对相关的公知技术的具体描述可能会混淆本说明书中公开的实施例的主旨，则省略其详细描述。并且，应当理解，附图仅是用于使本说明书中公开的实施例容易理解，本说明书中公开的技术思想并不受附图限制。
并且，当提及诸如层、区域或基板的要素存在于另一构成要素“上(on)”时，应理解为其可以直接存在于另一要素上，或者它们之间还可以存在中间要素。
本说明书中所描述的显示装置可以包括手机、智能电话(smart phone)、笔记本电脑(laptop computer)、数字广播终端、个人数字助理(PDA：personal digitalassistants)、便携式多媒体播放器(PMP：portable multimedia player)、导航仪、触屏平板PC(Slate PC)、平板PC(Tablet PC)、超级本(Ultra Book)、数字TV、台式计算机等。然而，本技术领域所属技术人员将容易理解，即使是后续开发的新产品形式，本说明书中记载的实施例的构成也可以适用于能够显示的装置。
图1是示出本发明的使用半导体发光元件的显示装置的一实施例的概念图。
根据附图，在显示装置100的控制部中处理的信息可以利用柔性显示器(flexibledisplay)来显示。
柔性显示器包括能够被外力弯曲、弯折、扭曲、折叠、卷曲的显示器。例如，柔性显示器可以是在薄的柔性基板上制造的显示器，该柔性显示器保持现有的平板显示器的显示器特性，并能够像纸一样弯曲、弯折、折叠或卷曲。
在所述柔性显示器处于未弯曲的状态(例如，具有无限的曲率半径的状态，以下称为第一状态)下，所述柔性显示器的显示区域呈平面。在所述第一状态受外力而弯曲的状态(例如，具有有限的曲率半径的状态，以下，称为第二状态)下，所述显示区域可以呈曲面。如图所示，在所述第二状态下显示的信息可以是输出在曲面上的视觉信息。这种视觉信息通过对以矩阵形式配置的单位像素(sub-pixel)的发光进行独立地控制来实现。所述单位像素是指用于实现一种颜色的最小单位。
所述柔性显示器的单位像素可以由半导体发光元件实现。在本发明中，作为将电流转换为光的半导体发光元件的一种类型，示例发光二极管(Light Emitting Diode:LED)。所述发光二极管形成为较小的尺寸，由此，即使在所述第二状态下也可以起着单位像素的作用。
以下，将参照附图更加详细地说明使用所述发光二极管实现的柔性显示器。
图2是图1的A部分的局部放大图，图3a和图3b分别是沿着图2的B-B线和C-C线剖开的剖视图，图4是示出图3a的倒装芯片型半导体发光元件的概念图，图5a至图5c分别是示出与倒装芯片型半导体发光元件相关的用于实现颜色的各种形式的概念图。
根据图2、图3a以及图3b所示，作为使用半导体发光元件的显示装置100，示例了使用无源矩阵(Passive Matrix，PM)方式的半导体发光元件的显示装置100。但是，在以下说明的示例也可以适用于有源矩阵(Active Matrix，AM)方式的半导体发光元件。
所述显示装置100包括基板110、第一电极120、导电粘合层130、第二电极140以及复数个半导体发光元件150。
基板110可以是柔性基板。例如，基板110可以包含玻璃或聚酰亚胺(PI，Polyimide)以实现柔性(flexible)显示装置。此外，只要是具有绝缘性和柔软性的材料，可使用例如聚萘二甲酸乙二醇酯(PEN：Polyethylene Naphthalate)、聚对苯二甲酸乙二醇酯(PET：Polyethylene Terephthalate)等任意一种。另外，所述基板110可以是透明材料和不透明材料中的任意一种。
所述基板110可以是配置有第一电极120的配线基板，因此所述第一电极120可以位于基板110上。
根据附图，绝缘层160可以配置在第一电极120所在的基板110上，辅助电极170可以位于所述绝缘层160。在这种情况下，绝缘层160层叠于所述基板110的状态可以形成为单个配线基板。更具体而言，绝缘层160可以由诸如聚酰亚胺(PI，Polyimide)、PET、PEN等具有绝缘性和柔软性的材料制成，并且可以与所述基板110一体地形成，从而形成单个基板。
辅助电极170是用于使第一电极120和半导体发光元件150电连接的电极，所述辅助电极170位于绝缘层160上，并配置成与第一电极120的位置相对应。例如，辅助电极170可以是点(dot)形状，通过贯通绝缘层160的电极孔171与第一电极120电连接。可以通过将导电材料填充到通孔来形成所述电极孔171。
参照本附图，在绝缘层160的一面上形成有导电粘合层130，但是本发明不限于此。例如，可以在绝缘层160和导电粘合层130之间形成用于执行特定功能的层，或者也可以是在没有绝缘层160的情况下将导电粘合层130配置在基板110上的结构。在导电粘合层130配置在基板110上的结构中，导电粘合层130可以起到绝缘层的作用。
所述导电粘合层130可以是具有粘合性和导电性的层，为此，可以在所述导电粘合层130中混合具有导电性的物质和具有粘合性的物质。此外，导电粘合层130具有柔性，由此，显示装置可以实现柔性功能。
作为这种示例，导电粘合层130可以是各向异性导电膜(anistropy conductivefilm，ACF)、各向异性导电浆料(paste)、含有导电粒子的溶液(solution)等。所述导电粘合层130可以构成为允许在贯通其厚度的Z方向上相互电连接，但在水平的X-Y方向上具有电绝缘性的层。因此，所述导电粘合层130可以被命名为Z轴导电层(然而，以下称为“导电粘合层”)。
所述各向异性导电膜是将各向异性导电介质(anisotropic conductive medium)混合到绝缘性基底构件而成的膜，在施加热和压力的情况下，只有特定部分因各向异性导电介质而具有导电性。以下，对热和压力施加到所述各向异性导电膜的情况进行说明，但是也可以利用其它方法来使所述各向异性导电膜部分地具有导电性。这种方法可以是，例如仅仅施加所述热和压力中的任意一个或UV固化等。
另外，所述各向异性导电介质可以是，例如导电球或导电粒子。根据附图，在本示例中，所述各向异性导电膜是将导电球混合到绝缘性基底构件而成的膜，若施加热和压力，则只有特定部分因导电球而具有导电性。各向异性导电膜可以是含有复数个粒子的状态，每个粒子中的导电材料的芯被聚合物材料的绝缘膜覆盖，在这种情况下，绝缘膜中施加了热和压力的部分被破坏，从而借助芯而获得导电性。此时，芯的形状发生变形，并形成为在膜的厚度方向上彼此接触的层。作为更具体的例子，热和压力施加到整个各向异性导电膜，并且利用被各向异性导电膜粘合的相对物的高度差来部分地形成Z轴方向上的电连接。
作为另一例，各向异性导电膜可以是含有复数个粒子的状态，每个粒子中的绝缘芯被导电材料覆盖。在这种情况下，导电材料中的施加了热和压力的部分发生变形(按压而粘贴)，从而在膜的厚度方向上具有导电性。作为另一例，也可以是导电材料在Z轴方向上贯通绝缘性基底构件而在膜的厚度方向上具有导电性的形式。在这种情况下，导电材料可以具有尖尖的端部。
根据附图，所述各向异性导电膜可以是以导电球插入于绝缘性基底构件的一面的形式来构成的固定阵列各向异性导电膜(fixed array ACF)。更具体而言，绝缘性基底构件由具有粘合性的材料形成，导电球集中地配置于所述绝缘性基底构件的底部，若所述基底构件被施加热和压力，则所述基地构件与所述导电球一起发生变形，从而在垂直方向上具有导电性。
但是，本发明不限于此，所述各向异性导电膜可以是导电球随机地混合到绝缘性基底构件的形式，或者可以由复数个层构成，并且在任意一层上配置了导电球的形式(double-ACF)等。
各向异性导电浆料是浆料和导电球的结合形式，可以是导电球与具有绝缘性和粘合性的基地物质混合的浆料。另外，含有导电粒子的溶液可以是包含导电性粒子(particle)或纳米(nano)粒子的形式的溶液。
再次参照附图，第二电极140与辅助电极170隔开而位于绝缘层160。即，所述导电粘合层130配置在辅助电极170和第二电极140所在的绝缘层160上。
在辅助电极170和第二电极140位于绝缘层160的状态下，若在形成导电粘合层130之后，对半导体发光元件150施加热和压力而以倒装芯片的形式连接，则所述半导体发光元件150与第一电极120和第二电极140电连接。
参照图4，所述半导体发光元件可以是倒装芯片型(flip chip type)的发光元件。
例如，所述半导体发光元件包括：p型电极156；形成有p型电极156的p型半导体层155；形成在p型半导体层155上的活性层154；形成在活性层154上的n型半导体层153；以及在n型半导体层153上与p型电极156沿着水平方向隔开配置的n型电极152。在该情况下，p型电极156可以通过导电粘合层130与辅助电极170电连接，n型电极152可以与第二电极140电连接。
再次参照图2、图3a以及图3b，辅助电极170在一个方向上较长地形成，并且一个辅助电极可以与复数个半导体发光元件150电连接。例如，以辅助电极为中心的左右半导体发光元件的p型电极可以电连接于一个辅助电极。
更具体而言，半导体发光元件150通过热和压力而压入到导电粘合层130的内部，由此，只有在半导体发光元件150的p型电极156和辅助电极170之间的部分以及在半导体发光元件150的n型电极152和第二电极140之间的部分具有导电性，其余部分因不存在半导体发光元件的压入而不具有导电性。如上所述，导电粘合层130不仅使半导体发光元件150和辅助电极170之间以及半导体发光元件150和第二电极140之间彼此结合，而且还形成电连接。
另外，复数个半导体发光元件150构成发光元件阵列(array)，在发光元件阵列中形成有荧光体层180。
发光元件阵列可以包括自身亮度值不同的复数个半导体发光元件。每个半导体发光元件150构成单位像素，并且与第一电极120电连接。例如，第一电极120可以是复数个，复数个半导体发光元件例如可以配置成若干列，每个列中的半导体发光元件可以电连接于复数个所述第一电极中的任意一个。
另外，由于半导体发光元件以倒装芯片的形式连接，因此可以使用在透明电介质基板生长的半导体发光元件。另外，所述半导体发光元件例如可以是氮化物半导体发光元件。半导体发光元件150具有优异的亮度，所以即使尺寸较小，也可以构成单个单位像素。
根据附图，可以在半导体发光元件150之间形成分隔壁190。在该情况下，分隔壁190可以起到将单个单位像素彼此分离的作用，并且可以与导电粘合层130形成为一体。例如，可以通过将半导体发光元件150插入到各向异性导电膜来使各向异性导电膜的基底构件形成所述分隔壁。
另外，若所述各向异性导电膜的基底构件为黑色，则即使不存在有额外的黑色绝缘体，所述分隔壁190也可以具有反射特性，同时能够增加对比度(contrast)。
作为另一例，作为所述分隔壁190，可以单独地设置反射性分隔壁。在这种情况下，所述分隔壁190可以根据显示装置的目的而包括黑色(Black)或白色(White)绝缘体。在使用白色绝缘体的分隔壁的情况下，能够具有提高反射性的效果，在使用黑色绝缘体的分隔壁的情况下，能够在具有反射特性的同时增加对比度(contrast)。
荧光体层180可以位于半导体发光元件150的外表面。例如，半导体发光元件150是发射蓝色B光的蓝色半导体发光元件，荧光体层180执行用于将所述蓝色B光转换为单位像素的颜色的功能。所述荧光体层180可以是构成单个像素的红色荧光体181或绿色荧光体182。
即，在构成红色的单位像素的位置上，可以将能够使蓝色光转换为红色R光的红色荧光体181层叠在蓝色半导体发光元件上，而在构成绿色的单位像素的位置上，可以将能够使蓝色光转换为绿色G光的绿色荧光体182层叠在蓝色半导体发光元件上。另外，在构成蓝色的单位像素的部分，可以单独地只使用蓝色半导体发光元件。在该情况下，红色R、绿色G以及蓝色B的单位像素可以构成一个像素。更具体而言，沿着第一电极120的各个线可以层叠有一种颜色的荧光体。因此，第一电极120中的一条线可以是用于控制一种颜色的电极。即，可以沿着第二电极140依次配置红色R、绿色G以及蓝色B，由此，可以实现单位像素。
但是，本发明不限于此，可以代替荧光体，组合半导体发光元件150和量子点QD，从而实现红色R、绿色G以及蓝色B的单位像素。
另外，在每个荧光体层之间可以配置有黑矩阵191，以提高对比度(contrast)。即，这种黑矩阵191可以提高明暗的对比。
但是，本发明不限于此，可以应用用于实现蓝色、红色、绿色的其他结构。
参照图5a，每个半导体发光元件150以氮化镓(GaN)为主，同时添加铟(In)和/或铝(Al)，从而可以实现为发射包括蓝色在内的各种光的高功率的发光元件。
在该情况下，半导体发光元件150可以是红色、绿色以及蓝色半导体发光元件，以构成各个单位像素(sub-pixel)。例如，交替地配置红色R、绿色G以及蓝色B半导体发光元件，红色(Red)、绿色(Green)以及蓝色(Blue)的单位像素通过红色、绿色以及蓝色半导体发光元件来构成一个像素(pixel)，从而能够实现全彩显示器。
参照图5b，半导体发光元件可以具有白色发光元件W，在所述白色发光元件W中黄色荧光体层设置在每个单个元件。在这种情况下，红色荧光体层181、绿色荧光体层182以及蓝色荧光体层183可以设置在白色发光元件W上，以构成单位像素。另外，可以在这种白色发光元件W上使用红色、绿色以及蓝色重复的滤色器构成单位像素。
参照图5c，可以是在紫外线发光元件UV上设置有红色荧光体层181、绿色荧光体层182以及蓝色荧光体层183的结构。如上所述，半导体发光元件可以使用于可见光以及紫外线UV的整个区域，并且可以扩展为能够将紫外线UV用作上部荧光体的激光源(excitationsource)的半导体发光元件的形式。
再次观察本示例，半导体发光元件150位于导电粘合层130上，从而在显示装置中构成单位像素。半导体发光元件150具有优异的亮度，因此，即使尺寸较小，也能够构成单个单位像素，这种单个半导体发光元件150的尺寸的一边的长度可以是80μm以下，并且可以是矩形或正方形的元件。在矩形的情况下，可以是20μm×80μm以下的尺寸。
另外，即使将一边的长度为10μm的正方形半导体发光元件150用作单位像素，也显示出用于实现显示装置的足够的亮度。因此，若将单位像素的尺寸的一边为600μm而另一边为300μm的矩形像素的情况为一例，则半导体发光元件的距离相对变得足够大。因此，在这种情况下，可以实现具有HD画质以上的高画质的柔性显示装置。
使用上述说明的半导体发光元件的显示装置可以通过新型的制造方法制造。以下，参照图6对所述制造方法进行说明。
图6是示出本发明的使用半导体发光元件的显示装置的制造方法的剖视图。
参照该图，首先，在辅助电极170和第二电极140所在的绝缘层160上形成导电粘合层130。通过将绝缘层160层叠在第一基板110来形成一个基板(或配线基板)，在所述配线基板配置有第一电极120、辅助电极170以及第二电极140。在这种情况下，第一电极120和第二电极140可以在彼此正交的方向上配置。另外，第一基板110和绝缘层160分别可以包含玻璃或聚酰亚胺(PI)，以实现柔性(flexible)显示装置。
所述导电粘合层130例如可以由各向异性导电膜实现，为此，可以将各向异性导电膜涂覆到绝缘层160所在的基板。
然后，将与辅助电极170和第二电极140的位置相对应且设置有构成单个像素的复数个半导体发光元件150的第二基板112配置成，使所述半导体发光元件150与辅助电极170和第二电极140相对。
在这种情况下，第二基板112作为用于使半导体发光元件150生长的生长基板，可以是蓝宝石(spire)基板或硅(silicon)基板。
当所述半导体发光元件以晶片(wafer)单位形成时，具有可以构成显示装置的间隔和尺寸，从而能够有效地应用于显示装置。
接下来，将配线基板与第二基板112进行热压焊。例如，可以应用ACF压头(presshead)来将配线基板和第二基板112进行热压焊。配线基板和第二基板112通过所述热压焊来彼此焊接(bonding)。根据通过热压焊而具有导电性的各向异性导电膜的特性，只有在半导体发光元件150和辅助电极170之间以及半导体发光元件150和第二电极140之间的部分具有导电性，由此，电极和半导体发光元件150可以电连接。此时，半导体发光元件150可以插入到所述各向异性导电膜的内部，由此在半导体发光元件150之间可以形成分隔壁。
接下来，去除所述第二基板112。例如，第二基板112可以利用激光剥离法(LaserLift-off，LLO)或化学剥离法(Chemical Lift-off，CLO)来去除。
最后，去除所述第二基板112，使得半导体发光元件150露出到外部。根据需要，可以将氧化硅(SiOx)等涂覆到结合有半导体发光元件150的配线基板上，由此形成透明绝缘层(未图示)。
另外，还可以包括：在所述半导体发光元件150的一面形成荧光体层的步骤。例如，半导体发光元件150可以是发射蓝色B光的蓝色半导体发光元件，用于将这种蓝色B光转换为单位像素的颜色的红色荧光体或绿色荧光体可以在所述蓝色半导体发光元件的一面形成层。
以上说明的使用半导体发光元件的显示装置的制造方法或结构能够以各种形式变形。作为该例子，垂直型半导体发光元件也可以应用于如上所述的显示装置。以下，参照图5和图6，对垂直型结构进行说明。
另外，在以下说明的变形例或实施例中，与先前示例相同或相似的构成标上相同或相似的附图标记，并由第一次说明来代替该说明。
图7是示出发明的使用半导体发光元件的显示装置的另一实施例的立体图，图8是沿着图7的D-D线剖开的剖视图，图9是示出图8的垂直型半导体发光元件的概念图。
参照本附图，显示装置可以是使用无源矩阵(Passive Matrix，PM)方式的垂直型半导体发光元件的显示装置。
所述显示装置包括基板210、第一电极220、导电粘合层230、第二电极240以及复数个半导体发光元件250。
基板210是用于配置第一电极220的配线基板，可以包含聚酰亚胺(PI)以实现柔性(flexible)显示装置。此外，只要是具有绝缘性和柔软性的材料，即可使用任意一种。
第一电极220位于基板210上，并且可以沿着一个方向形成为较长的条(bar)形状的电极。所述第一电极220可以形成为起到数据电极的作用。
导电粘合层230形成在第一电极220所在的基板210上。如应用了倒装芯片型(flipchip type)的发光元件的显示装置那样，导电粘合层230可以是各向异性导电膜(anistropy conductive film，ACF)、各向异性导电浆料(paste)、含有导电粒子的溶液(solution)等。但是，本实施例中也例示了利用各向异性导电膜来实现导电粘合层230的情况。
在第一电极220位于基板210上的状态下，使各向异性导电膜位于所述基板210之后，若通过施加热和压力来使半导体发光元件250连接，则所述半导体发光元件250与第一电极220电连接。此时，所述半导体发光元件250优选配置成位于第一电极220上。
如上所述，形成所述电连接是因为，当施加热和压力时，各向异性导电膜中的一部分在厚度方向上具有导电性。因此，各向异性导电膜被划分为，在厚度方向上具有导电性的部分和不具有导电性的部分。
另外，由于各向异性导电膜包含粘合成分，因此，导电粘合层230不仅在半导体发光元件250和第一电极220之间实现电连接，还实现机械结合。
如上所述，半导体发光元件250位于导电粘合层230上，由此在显示装置中构成单个像素。半导体发光元件250具有优异的亮度，因此，即使尺寸较小，也能构成单个单位像素。这种单个半导体发光元件250的尺寸的一边的长度可以是80μm以下，并且可以是矩形或正方形的元件。在矩形的情况下，可以是20μmX80μm以下的尺寸。
所述半导体发光元件250可以是垂直型结构。
在垂直型半导体发光元件之间设置有复数个第二电极240，复数个所述第二电极240在与第一电极220的长度方向交叉的方向上配置，并且与垂直型半导体发光元件250电连接。
参照图9，这种垂直型半导体发光元件包括：p型电极256；形成在p型电极256上的p型半导体层255；形成在p型半导体层255上的活性层254；形成在活性层254上的n型半导体层253；以及形成在n型半导体层253上的n型电极252。在该情况下，位于下部的p型电极256可以通过导电粘合层230与第一电极220电连接，位于上部的n型电极252可以与后述的第二电极240电连接。这种垂直型半导体发光元件250可以上下配置电极，因此具有能够减小芯片大小的巨大优点。
再次参照图8，在所述半导体发光元件250的一面可以形成有荧光体层280。例如，半导体发光元件250可以是发射蓝色B光的蓝色半导体发光元件251，并且可以设置有用于将这种蓝色B光转换为单位像素的颜色的荧光体层280。在这种情况下，荧光体层280可以是用于构成单个像素的红色荧光体281和绿色荧光体282。
即，在构成红色的单位像素的位置上，可以将能够使蓝色光转换为红色R光的红色荧光体281层叠在蓝色半导体发光元件上，而在构成绿色的单位像素的位置上，可以将能够使蓝色光转换为绿色G光的绿色荧光体282层叠在蓝色半导体发光元件上。另外，在构成蓝色的单位像素的部分，可以单独地只使用蓝色半导体发光元件。在该情况下，红色R、绿色G以及蓝色B的单位像素可以构成一个像素。
但是，本发明不限于此，如上所述，在应用了倒装芯片型(flip chip type)的发光元件的显示装置中，可以应用用于实现蓝色、红色、绿色的其他结构。
再次观察本实施例，第二电极240位于半导体发光元件250之间，并且与半导体发光元件250电连接。例如，半导体发光元件250可以配置成复数个列，第二电极240可以位于半导体发光元件250的复数个列之间。
由于构成单个像素的半导体发光元件250之间的距离足够大，因此第二电极240可以位于半导体发光元件250之间。
第二电极240可以沿着一个方向形成为较长的条(bar)形状的电极，并且可以在与第一电极彼此垂直的方向上配置。
另外，第二电极240和半导体发光元件250可以利用从第二电极240凸出的连接电极来彼此电连接。更具体而言，所述连接电极可以是半导体发光元件250的n型电极。例如，n型电极形成为用于进行欧姆(ohmic)接触的欧姆电极，所述第二电极通过印刷或沉积来覆盖欧姆电极的至少一部分。由此，第二电极240和半导体发光元件250的n型电极彼此可以电连接。
根据附图，所述第二电极240可以位于导电粘合层230上。根据情况，可以在形成有半导体发光元件250的基板210上形成包含氧化硅(SiOx)等的透明绝缘层(未图示)。在形成透明绝缘层之后设置第二电极240时，所述第二电极240位于透明绝缘层上。另外，第二电极240也可以形成为与导电粘合层230或透明绝缘层隔开。
如果为了使第二电极240位于半导体发光元件250上而使用诸如氧化铟锡(ITO：Indium Tin Oxide)等透明电极，则存在有ITO材料和n型半导体层之间的粘合性较差的问题。因此，本发明可以使第二电极240位于半导体发光元件250之间，从而具有可以无需使用诸如ITO等透明电极的优点。因此，可以将与n型半导体层的粘合性良好的导电材料用作水平电极，而不受选择透明材料的方面上的限制，从而能够提高光提取效率。
根据附图，分隔壁290可以位于半导体发光元件250之间。即，在垂直型半导体发光元件250之间可以配置有分隔壁290，以隔离构成单个像素的半导体发光元件250。在该情况下，分隔壁290可以起到用于将单个单位像素彼此分开的作用，并且可以与所述导电粘合层230形成为一体。例如，可以通过将半导体发光元件250插入到各向异性导电膜来使各向异性导电膜的基底构件形成所述分隔壁。
另外，若所述各向异性导电膜的基底构件为黑色，则即使不存在有额外的黑色绝缘体，所述分隔壁290也可以具有反射特性，同时能够增加对比度(contrast)。
作为另一例，作为所述分隔壁190，可以单独地设置反射性分隔壁。分隔壁290可以根据显示装置的目的而包括黑色(Black)或白色(White)绝缘体。
如果第二电极240正好位于半导体发光元件250之间的导电粘合层230上，则分隔壁290可以位于垂直型半导体发光元件250和第二电极240之间。因此，通过使用半导体发光元件250，可以以较小尺寸来构成单个单位像素，并且半导体发光元件250之间的距离相对足够大，从而可以使第二电极240位于半导体发光元件250之间，具有能够实现具有HD画质的柔性显示装置的效果。
另外，根据附图，在每个荧光体之间可以配置有黑矩阵291，以提高对比度(contrast)。即，这种黑矩阵291可以提高明暗的对比。
如上所述，半导体发光元件250位于导电粘合层230上，从而在显示装置中构成单个像素。半导体发光元件250具有优异的亮度，因此，即使尺寸较小，也能够构成单个单位像素。因此，通过半导体发光元件可以实现红色R、绿色G以及蓝色B的单位像素构成一个像素的全彩显示器。
图10是示意性地示出通过自组装方法将半导体发光元件组装到显示面板的方法的一实施例的图，图11是图10的A部分的放大图。
在图10至图11中简要地说明通过使用电磁场的自组装方法来将半导体发光元件组装到显示面板的例子。
参照图10至图11，半导体发光元件1100可以被投入到填充有流体1200的腔室1300。
半导体发光元件1100可以由图4所示的水平型半导体发光元件或图9所示的垂直型半导体发光元件实现。另外，半导体发光元件1100可以包括具有磁性体的磁性层1150。所述磁性层可以包含镍(Ni)等具有磁性的金属。被投入到流体中的半导体发光元件1100包括磁性层1150，因此，在由组装装置1400产生的磁场的作用下，半导体发光元件1100可以移动到显示面板1000(以下，定义为“面板”)，从而组装到所述面板1000。
参照图11所示的倒装的半导体发光元件1100，虽然以半导体发光元件1100的磁性层1150配置在p型半导体层1130的上部的情况示出，但是，根据半导体发光元件1100的制造方法，可以改变磁性层1150的配置位置。
另一方面，在半导体发光元件1100可以形成有围绕半导体发光元件1100的顶面和侧面的钝化层1170。由于在半导体发光元件1100与生长基板(未图示)连接的状态下形成钝化层1170，因此，在半导体发光元件1100的底面可能不形成有钝化层1170。
钝化层1170可以通过等离子体增强化学气相沉积(PECVD：Plasma EnhancedChemical Vapor Deposition)、低压化学气相沉积(LPCVD：Low Pressure CVD)、溅射(sputtering)沉积法等对二氧化硅、氧化铝等无机绝缘体进行处理而形成，或者可以通过旋涂(spin coating)的方法对诸如光阻材料(photoresist)、高分子材料等有机物进行处理而形成。
另一方面，在n型半导体层1110可以连接有n型电极，在p型半导体层1130可以连接有p型电极。为此，n型半导体层1110和p型半导体层1130的一部分区域需要露出到外部。因此，在将半导体发光元件1100组装到面板1000之后的显示装置的制造工艺中，可以蚀刻钝化层1170中的一部分区域。
在将半导体发光元件1100投入到腔室1300之后，可以将面板1000配置到腔室1300上。根据实施例，面板1000也可以投入到腔室1300中。
在面板1000上可以形成有与要组装的半导体发光元件1100中的每一个相对应的一对组装电极1011、1012。所述组装电极1011、1012可以由透明电极(ITO)实现，或者可以使用其他常见材料实现。所述组装电极1011、1012可以通过在施加电压时发射电场来固定投入到结合孔1001的半导体发光元件1100。所述组装电极1011、1012之间的间隔可以形成为小于半导体发光元件1100的宽度和结合孔1001的宽度，从而能够更精确地固定使用电场的半导体发光元件1100的组装位置。
在组装电极1011、1012上可以形成有绝缘层1020，以保护组装电极1011、1012免受流体1200影响，并防止流过组装电极1011、1012的电流泄漏。例如，绝缘层1020可以由二氧化硅、氧化铝等无机物绝缘体或有机物绝缘体形成为单层或多层。绝缘层1020可以具有在组装半导体发光元件1100时用于防止组装电极1011、1012的损坏的最小厚度，并且可以具有用于稳定地组装半导体发光元件1100的最大厚度。
在绝缘层1020的上部可以形成有分隔壁1030。分隔壁1030的一部分区域可以位于组装电极1011、1012的上部，其余区域可以位于面板1000的上部。
例如，在制造面板1000时，可以通过去除形成在绝缘层1020的整个上部的分隔壁中的一部分，形成用于使半导体发光元件1100中的每一个结合并组装到面板1000的结合孔1001。
在面板1000可以形成有供半导体发光元件1100结合的结合孔1001，形成有结合孔1001的面可以与流体1200接触。结合孔1001可以引导半导体发光元件1100的准确的组装位置。
另一方面，结合孔1001可以具有与要组装在相应位置的半导体发光元件1100的形状相对应的形状和尺寸。由此，能够防止其他半导体发光元件被组装到结合孔1001，或者组装复数个半导体发光元件。
在配置面板1000之后，包括磁性体的组装装置1400可以沿着面板1000移动。组装装置1400可以以与面板1000接触的状态移动，以最大化流体1200中的磁场所能影响的区域。根据实施例，组装装置1400可以包括复数个磁性体，或者可以包括与面板1000相对应的尺寸的磁性体。在该情况下，组装装置1400的移动距离也可以被限制在规定范围内。
在由组装装置1400产生的磁场的作用下，腔室1300中的半导体发光元件1100可以朝组装装置1400和面板1000移动。
半导体发光元件1100在朝组装装置1400移动期间，可以进入结合孔1001与面板1000接触。例如，在结合孔1001和/或半导体发光元件1100可以形成有用于使半导体发光元件1100的n型半导体层1110与面板1000接触的图案或形状等。
另外，通过由形成于面板1000的组装电极1011、1012施加的电场，能够防止与面板1000接触的半导体发光元件1100因组装装置1400的移动而脱离。
即，通过上述的利用电磁场的自组装方法，能够大幅减少将每个半导体发光元件组装到基板所需的时间，因此能够更加快速且经济地实现大面积高像素显示。
但是，在所述自组装方法的情况下，需要在面板1000上实现通过施加电场来将半导体发光元件1100组装到面板1000的组装电极1011、1012。另外，在面板1000上可能需要用于向组装电极1011、1012施加电压的单独的配线。在该情况下，为了实现单独的所述配线，需要额外的工艺，并且根据配线的实现方式，可能在其他电路产生噪声，或者出现显示像素的空间利用率降低的问题。
以下，参照图12至图18对用于解决上述问题的本发明的实施例的显示装置进行说明。
图12是示意性地示出本发明实施例的显示面板的电路构成的图。
参照图12，在面板1000可以实现用于控制由半导体发光元件1100实现的每个像素的驱动电路。例如，所述驱动电路可以实现为薄膜晶体管(TFT：thin film transistor)驱动电路。
TFT驱动电路是众所周知的构成，例如，TFT驱动电路可以包括：电源配线(或漏极配线(VDD))1041，在一帧内供应电压；接地配线(或源极配线(VSS))1042；电容器1070，存储像素的电压；驱动TFT1050，通过配线1072与电容器1070连接，并基于存储在电容器1070中的电压来调节流过半导体发光元件1100的电流量；开关TFT1080，调节整个像素的光；数据配线(VDATA)1091，向像素施加电压；以及栅极配线1092，控制开关TFT1080的开/关。
电源配线1041可以通过第一触点1063与半导体发光元件1100的第一电极1112(参照图15，例如，n型电极)连接。驱动TFT1050的漏极端子1051可以通过第二触点1064与半导体发光元件1100的第二电极1132(参照图15，例如，p型电极)连接。另外，驱动TFT1050的源极端子1052可以通过第三触点1066与接地配线1042连接。如稍后将在图15至图18中描述的，第一触点1063和第二触点1064可以是指，通过蚀刻分隔壁1030和绝缘层1020中的至少一部分来形成的第一沟槽区域和第二沟槽区域。
另一方面，第一组装电极1011和第二组装电极1012可以配置成，从上部观察时一部分区域与半导体发光元件1100重叠，从而能够有效地施加用于将半导体发光元件1100固定到面板1000的电场。尤其，第一组装电极1011的一端可以与电源配线1041连接，第二组装电极1012的一端可以与接地配线1042连接。在该情况下，在半导体发光元件1100的组装工艺中，通过电源配线1041向第一组装电极1011施加规定电压，由此可以在第一组装电极1011和第二组装电极1012之间产生电场。
在第一组装电极1011与图12所示的其他配线1091、1092、1072中的任意一个连接的情况下，为了向第一组装电极1011施加电压，需要向复数个配线施加电压。即，根据本发明的实施例，第一组装电极1011与电源配线1041连接，从而能够在半导体发光元件1100的组装工艺期间更容易地产生电场。
图13至图14是根据图12所示的显示面板的电路构成的电路图。
参照图13，在半导体发光元件1100的组装工艺期间，若向一端与电源配线1041连接的第一组装电极1011施加电压，则可以在第一组装电极1011和第二组装电极1012之间产生电场。在组装装置1400的磁场的作用下容纳到面板1000的结合孔1001的半导体发光元件1100可以借助所述电场来保持固定到面板1000的状态。
参照图14，在组装半导体发光元件1100之后，可以执行配线连接工艺。例如，在半导体发光元件1100的第一电极1112(参照图15)和电源配线1041之间可以连接有第一配线1061。另外，在半导体发光元件1100的第二电极1132(参照图15)和驱动TFT1050的漏极端子1051之间可以连接有第二配线1062。此时，第一组装电极1011或第二组装电极1012的另一端不与第一配线1061或第二配线1062连接，因此，在驱动制造完成的显示装置时，第一组装电极1011和第二组装电极1012可能不对半导体发光元件1100和TFT驱动电路产生影响。另一方面，所述第一配线1061和所述第二配线1062可以由透明电极(ITO)实现。
即，根据本发明的实施例，用于半导体发光元件1100的自组装的组装电极1011、1012与TFT驱动电路的电源配线1041和接地配线1042连接，从而可以不在面板1100实现用于向组装电极1011、1012施加电压的单独的电源配线。由此，能够防止面板1100的配线结构变得复杂，并且不仅能够减少由配线引起的噪声，还能够防止像素中的空间利用率降低。
图15至图18分别是示出本发明实施例的组装电极的各种配置位置的示例图。
参照图15至图18，组装电极1011、1012可以形成在面板1100的各种位置，以与电源配线1041和接地配线1042连接。
首先，参照图15的实施例，在面板1100的基板1002上，电源配线1041和接地配线1042可以配置成彼此隔开。另外，在基板1002上可以形成驱动TFT1050的栅极端子1053。
然后，可以形成覆盖基板1002的上部、电源配线1041、接地配线1042以及栅极端子1053的第一绝缘层1021。
在第一绝缘层1021上可以形成驱动TFT1050的漏极端子1051和源极端子1052。尤其，源极端子1052可以在第一绝缘层1021中的接地配线1042上的一部分区域被蚀刻之后形成，使得源极端子1052和接地配线1042可以彼此电连接。
另外，可以蚀刻存在于电源配线1041上的第一绝缘层1021中的一部分区域，在蚀刻的区域可以形成与电源配线1041电连接的端子。
然后，可以形成覆盖第一绝缘层1021、漏极端子1051、源极端子1052的第二绝缘层1022和第三绝缘层1023。第二绝缘层1022和第三绝缘层1023分别可以用与第一绝缘层1021相同的材料实现，或者可以用已知的用于绝缘层的各种材料来实现。
根据实施例，在第三绝缘层1023中的漏极端子1051和源极端子1052之间的区域上部可以形成有栅极端子1052。在该情况下，在基板1002上也可能不形成栅极端子1052。
另一方面，可以蚀刻存在于电源配线1041和接地配线1042上的第二绝缘层1022和第三绝缘层1023中的一部分区域，在蚀刻的区域可以形成与电源配线1041电连接的端子和与源极端子1052电连接的端子。
然后，在第三绝缘层1023上可以形成第四绝缘层1024。第四绝缘层1024可以用与第一绝缘层1021至第三绝缘层1023中的至少一个相同的材料实现，或者可以用已知的用于绝缘层的材料来实现。
在第四绝缘层1024上可以形成第一组装电极1011和第二组装电极1012。另一方面，可以蚀刻存在于电源配线1041和接地配线1042的第四绝缘层1024中的一部分区域，第一组装电极1011可以通过蚀刻的区域与电源配线1041电连接，第二组装电极1012可以通过蚀刻的区域与接地配线1042电连接。
然后，在第四绝缘层1024上可以形成第五绝缘层1025和分隔壁1030。此外，可以蚀刻所述分隔壁1030中的用于组装半导体发光元件1100的区域而形成结合孔1001。
如图10至图11所示，形成了结合孔1001的面板1000可以配置在容纳有流体1200的腔室1300上，容纳在流体1200中的半导体发光元件1100可以投入到结合孔1001并组装到面板1000。如上所述，在组装电极1011、1012上形成有绝缘层1025，从而能够防止流体1200和组装电极1011、1012之间的接触。
在将半导体发光元件1100组装到面板1000之后，可以执行半导体发光元件1100的电极形成工艺。例如，可以蚀刻半导体发光元件1100的钝化层1170中的一部分和第二半导体层1130中的一部分，使得第一半导体层1110和第二半导体层1130露出到外部。此外，在露出的第一半导体层1110上可以形成第一电极1112，在第二半导体层1130上可以形成第二电极1132。
在执行电极形成工艺之后，可以蚀刻分隔壁1030和第五绝缘层1025中的电源配线1041上的一部分区域，以形成第一沟槽区域(或第一触点)1063，并且可以形成连接通过第一沟槽区域1063露出的第一组装电极1011和第一电极1112的第一配线1061。第一配线1061可以与第一组装电极1011连接，由此可以与配线电极1041电连接。
另外，可以蚀刻分隔壁1030、第二绝缘层1022至第五绝缘层1025中的驱动TFT1050的漏极端子1051上的一部分区域，以形成第二沟槽区域(或第二触点)1064。然后，可以形成连接通过第二沟槽区域1064露出的漏极端子1051和第二电极1132的第二配线1064。
在图15所示的实施例的情况下，组装电极1011、1012可以形成在最靠近半导体发光元件1100的位置，因此，可以更有效地向半导体发光元件1100施加电场。由此，能够使半导体发光元件1100的组装率最大化。
另一方面，根据图15的实施例，为了将组装电极1011、1012连接到电源配线1041和接地配线1042，需要执行复数个蚀刻工艺。
基于此，参照图16，组装电极1011、1012可以形成在第三绝缘层1023上。在该情况下，与图15相比，减少了用于将组装电极1011、1012连接到电源配线1041和接地配线1042的蚀刻工艺次数，因此，能够使用于形成组装电极的工艺更有效率。
另外，参照图17的实施例，组装电极1011、1012也可以形成在第一绝缘层1021上。在该情况下，由于不需要用于将组装电极1011、1012连接到电源配线1041和接地配线1042的追加的蚀刻工艺，因此，与图15和图16的实施例相比，用于形成组装电极的工艺更有效率。尤其，根据图17的实施例，第二组装电极1012可以形成为从源极端子1052延伸，因此，可以通过一道工序来形成源极端子1052和第二组装电极1012。
另外，参照图18的实施例，组装电极1011、1012也可以直接形成在基板1002上。在该情况下，如图17的实施例，不需要用于将组装电极1011、1012连接到电源配线1041和接地配线1042的蚀刻工艺。尤其，根据图18的实施例，第一组装电极1011可以形成为从电源配线1041延伸，第二组装电极1012可以形成为从接地配线1042延伸。即，可以通过一道工序来形成第一组装电极1011和电源配线1041，并且可以通过一道工序来形成第二组装电极1012和接地配线1042，从而能够最有效地进行组装电极的形成工艺。
以上的说明仅是对本发明的技术思想的示例性说明，本发明所属技术领域的普通技术人员可以在不脱离本发明的本质特征的范围内进行各种修改和变形。
因此，本发明所公开的实施例并非旨在限制本发明的技术思想，而是用于说明，本发明的技术思想的范围不受这些实施例的限制。
本发明的保护范围应由所附权利要求解释，并且与其在同等范围内的所有技术思想应当被解释为包括在本发明的权利范围内。

Claims (11)

1.一种显示装置，其中，包括：
基板；
电源配线和接地配线，在所述基板上以彼此隔开的方式形成；
驱动TFT，形成在所述基板上，其源极端子与所述接地配线电连接；
至少一个绝缘层，形成在所述基板上；以及
一对组装电极，在所述至少一个绝缘层中的任意一个绝缘层和所述基板之间以彼此隔开的方式形成，
随着向所述一对组装电极中的任意一个组装电极施加电压，所述一对组装电极产生电场。
2.根据权利要求1所述的显示装置，其中，
所述一对组装电极中的第一组装电极与所述电源配线电连接，
所述一对组装电极中的第二组装电极与所述接地配线电连接。
3.根据权利要求2所述的显示装置，其中，
所述一对组装电极形成在所述基板上，
所述第一组装电极从所述电源配线延伸形成，
所述第二组装电极从所述接地配线延伸形成。
4.根据权利要求2所述的显示装置，其中，
所述至少一个绝缘层包括第一绝缘层，所述第一绝缘层覆盖所述基板、所述电源配线以及所述接地配线，
所述第一组装电极、所述第二组装电极以及所述源极端子形成在所述第一绝缘层上，
所述第一组装电极通过所述第一绝缘层中的形成在所述电源配线上的蚀刻区域与所述电源配线电连接，
所述第二组装电极从所述源极端子延伸形成，并通过所述第一绝缘层中的形成在所述接地配线上的蚀刻区域与所述接地配线电连接。
5.根据权利要求2所述的显示装置，其中，
所述至少一个绝缘层包括：
第一绝缘层，覆盖所述基板、所述电源配线以及所述接地配线；
第二绝缘层，覆盖所述第一绝缘层以及形成在所述第一绝缘层上的所述源极端子；以及
第三绝缘层，覆盖所述第二绝缘层以及形成在所述第二绝缘层上的所述第一组装电极和所述第二组装电极，
所述第一组装电极通过分别形成于所述电源配线上的所述第一绝缘层和所述第二绝缘层的蚀刻区域与所述电源配线电连接，
所述第二组装电极通过形成于所述接地配线上的所述第二绝缘层的蚀刻区域与所述源极端子和所述接地配线电连接。
6.根据权利要求1所述的显示装置，其中，
还包括组装在所述至少一个绝缘层上的半导体发光元件，
所述半导体发光元件位于所述一对组装电极上。
7.根据权利要求6所述的显示装置，其中，
还包括形成在所述至少一个绝缘层上的分隔壁，
所述分隔壁的一部分区域被去除，使得所述半导体发光元件的底面与所述至少一个绝缘层接触。
8.根据权利要求7所述的显示装置，其中，还包括：
第一配线，将形成于所述半导体发光元件的第一电极和所述电源配线电连接；以及
第二配线，将形成于所述半导体发光元件的第二电极和所述驱动TFT的漏极端子电连接。
9.根据权利要求8所述的显示装置，其中，
所述第一配线通过蚀刻所述电源配线上的分隔壁和所述至少一个绝缘层而形成的第一沟槽区域来与所述电源配线电连接，
所述第二配线通过蚀刻所述漏极端子上的分隔壁和所述至少一个绝缘层而形成的第二沟槽区域来与所述漏极端子电连接。
10.根据权利要求8所述的显示装置，其中，
所述第一配线和所述第二配线分别由透明电极实现。
11.根据权利要求6所述的显示装置，其中，
所述半导体发光元件包括具有磁性体的磁性层。
CN201980093620.5A 2019-03-04 2019-12-04 使用半导体发光元件的显示装置 Active CN113519060B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0024916 2019-03-04
KR1020190024916A KR102206782B1 (ko) 2019-03-04 2019-03-04 디스플레이 장치
PCT/KR2019/016978 WO2020179989A1 (ko) 2019-03-04 2019-12-04 반도체 발광 소자를 이용한 디스플레이 장치

Publications (2)

Publication Number Publication Date
CN113519060A true CN113519060A (zh) 2021-10-19
CN113519060B CN113519060B (zh) 2023-08-11

Family

ID=72338699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980093620.5A Active CN113519060B (zh) 2019-03-04 2019-12-04 使用半导体发光元件的显示装置

Country Status (5)

Country Link
US (1) US20220165756A1 (zh)
EP (1) EP3937247A4 (zh)
KR (1) KR102206782B1 (zh)
CN (1) CN113519060B (zh)
WO (1) WO2020179989A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230108980A1 (en) * 2021-09-28 2023-04-06 Chris Shughrue Depletion modeling for estimating survey completeness by region
WO2023106766A1 (ko) * 2021-12-06 2023-06-15 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
CN118382931A (zh) * 2021-12-16 2024-07-23 Lg电子株式会社 包含半导体发光元件的显示装置
WO2023171832A1 (ko) * 2022-03-10 2023-09-14 엘지전자 주식회사 디스플레이 장치
KR20230144700A (ko) * 2022-04-07 2023-10-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2024058290A1 (ko) * 2022-09-16 2024-03-21 엘지전자 주식회사 디스플레이 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000348860A (ja) * 1999-06-04 2000-12-15 Canon Inc 発光装置
US6536106B1 (en) * 1999-06-30 2003-03-25 The Penn State Research Foundation Electric field assisted assembly process
CN102822884A (zh) * 2010-03-26 2012-12-12 夏普株式会社 显示装置和显示装置用阵列基板的制造方法
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
CN103840073A (zh) * 2014-03-13 2014-06-04 华延芯光（北京）科技有限公司 倒装发光二极管器件及其制造方法
CN105900209A (zh) * 2013-12-17 2016-08-24 应用材料公司 用于沉积设备的电极组件以及用于组装电极组件的方法
US20160372497A1 (en) * 2015-06-19 2016-12-22 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
EP3270413A1 (en) * 2016-07-12 2018-01-17 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20180175268A1 (en) * 2016-12-20 2018-06-21 Lg Display Co., Ltd. Light emitting diode chip and light emitting diode dsiplay apparatus comprising the same
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571371B (zh) * 2015-10-09 2019-08-09 群创光电股份有限公司 阵列基板及其应用装置与组装方法
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000348860A (ja) * 1999-06-04 2000-12-15 Canon Inc 発光装置
US6536106B1 (en) * 1999-06-30 2003-03-25 The Penn State Research Foundation Electric field assisted assembly process
CN102822884A (zh) * 2010-03-26 2012-12-12 夏普株式会社 显示装置和显示装置用阵列基板的制造方法
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
US20130168708A1 (en) * 2010-07-14 2013-07-04 Sharp Kabushiki Kaisha Method for disposing fine objects, apparatus for arranging fine objects, illuminating apparatus and display apparatus
CN105900209A (zh) * 2013-12-17 2016-08-24 应用材料公司 用于沉积设备的电极组件以及用于组装电极组件的方法
CN103840073A (zh) * 2014-03-13 2014-06-04 华延芯光（北京）科技有限公司 倒装发光二极管器件及其制造方法
US20160372497A1 (en) * 2015-06-19 2016-12-22 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
EP3270413A1 (en) * 2016-07-12 2018-01-17 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
US20180175268A1 (en) * 2016-12-20 2018-06-21 Lg Display Co., Ltd. Light emitting diode chip and light emitting diode dsiplay apparatus comprising the same
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
KR20200106406A (ko) 2020-09-14
KR102206782B1 (ko) 2021-01-25
US20220165756A1 (en) 2022-05-26
EP3937247A1 (en) 2022-01-12
EP3937247A4 (en) 2022-11-23
CN113519060B (zh) 2023-08-11
WO2020179989A1 (ko) 2020-09-10

Similar Documents

Publication Publication Date Title
KR102458007B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR102516440B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US9082947B2 (en) Display device using semiconductor light emitting device
CN113519060B (zh) 使用半导体发光元件的显示装置
KR20190105537A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
CN107210292B (zh) 使用半导体发光器件的显示装置及其制造方法
US20220246583A1 (en) Display device using semiconductor light-emitting elements, and method for manufacturing same
KR20200002733A (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20190117413A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102145016B1 (ko) 반도체 발광 소자를 디스플레이 패널에 조립하는 조립 장치
EP3993050A1 (en) Display apparatus using semiconductor light emitting device
KR20190092330A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20200095210A (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
KR20200026677A (ko) 마이크로 엘이디를 이용한 디스플레이 장치
US20230017298A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
CN112655091B (zh) 使用半导体发光元件的显示装置及其制造方法
CN112567522B (zh) 使用半导体发光二极管的显示装置及其制造方法
KR20230002650A (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
KR20160092398A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20230002836A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102328944B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102557580B1 (ko) 반도체 발광 소자 패키지 및 디스플레이 장치
KR102374262B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US20230006102A1 (en) Display device using semiconductor light-emitting elements and method for manufacturing same
KR20240025027A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant