KR20220075585A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220075585A
KR20220075585A KR1020200163837A KR20200163837A KR20220075585A KR 20220075585 A KR20220075585 A KR 20220075585A KR 1020200163837 A KR1020200163837 A KR 1020200163837A KR 20200163837 A KR20200163837 A KR 20200163837A KR 20220075585 A KR20220075585 A KR 20220075585A
Authority
KR
South Korea
Prior art keywords
alignment
disposed
electrodes
layer
light emitting
Prior art date
Application number
KR1020200163837A
Other languages
English (en)
Inventor
박상훈
이태규
이선희
이정은
이경하
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200163837A priority Critical patent/KR20220075585A/ko
Priority to US17/536,142 priority patent/US20220173160A1/en
Publication of KR20220075585A publication Critical patent/KR20220075585A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 발광 효율을 향상시킬 수 있는 표시 장치에 관한 것으로, 본 발명은 기판 상에 배치되는 제1 및 제2 정렬 전극과; 상기 제1 및 제2 정렬 전극 사이에 배치되는 오목부를 마련하는 정렬 절연막과; 상기 정렬 절연막 상에 배치되는 발광 소자와; 상기 발광 소자와 전기적으로 접속되는 제1 및 제2 전극과; 상기 제1 및 제2 전극 중 어느 하나와 접속되는 박막트랜지스터와; 상기 오목부 상에서 상기 오목부보다 폭이 넓은 트렌치를 마련하는 다수의 절연막을 구비함으로써 발광 효율을 향상시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 발광 효율을 향상시킬 수 있는 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시 장치에 대한 요구가 증가하고 있으며, 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 표시 장치(Plasma Display Device), 유기발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다. 최근에는 마이크로 발광 소자(μ LED)를 이용한 표시 장치가 등장하고 있으며, 마이크로 발광 소자는 수십 ㎛ 이하의 크기를 갖는 초소형 발광 다이오드를 의미한다.
이러한 마이크로 발광 소자를 이용한 표시 장치는 소형화, 경량화가 가능하여 스마트 워치, 모바일 기기, 가상 현실 장치, 증강 현실 장치 및 플렉서블 표시 장치 등에 다양하게 활용될 수 있는 이점을 제공한다. 또한, 마이크로 발광 소자를 포함하는 표시 장치는 고효율의 저전력 소자로서 긴 수명과 예열시간이 불필요하며 점등 및 소등 속도가 매우 빠르다는 장점이 있다.
그러나, 마이크로 발광 소자를 포함하는 표시 장치는 발광소자의 측면으로 확산하는 측면광을 표시 장치의 정면 방향으로 수광하기 어려운 구조적인 문제점이 있고, 정공-전자 재결합 경로가 직선 경로에 국한되어 발광 효율이 떨어지는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 발광 효율을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 기판 상에 배치되는 제1 및 제2 정렬 전극과; 상기 제1 및 제2 정렬 전극 사이에 배치되는 오목부를 마련하는 정렬 절연막과; 상기 정렬 절연막 상에 배치되는 발광 소자와; 상기 발광 소자와 전기적으로 접속되는 제1 및 제2 전극과; 상기 제1 및 제2 전극 중 어느 하나와 접속되는 박막트랜지스터와; 상기 오목부 상에서 상기 오목부보다 폭이 넓은 트렌치를 마련하는 다수의 절연막을 구비한다.
여기서, 상기 트렌치는 상기 오목부와 중첩되며, 상기 박막트랜지스터와 비중첩된다.
이 때, 상기 정렬 절연막은 상기 박막트랜지스터 상에 배치되는 보호막을 포함하며, 상기 다수의 절연막은 상기 박막트랜지스터의 액티브층 하부에 배치되는 버퍼층과; 상기 박막트랜지스터의 액티브층과, 상기 박막트랜지스터의 게이트 전극 사이에 배치되는 게이트 절연막과; 상기 박막트랜지스터의 소스 및 드레인 전극과, 상기 박막트랜지스터의 게이트 전극 사이에 배치되는 층간 절연막을 구비한다.
상기 트렌치는 상기 버퍼층, 상기 게이트 절연막 및 상기 층간 절연막 각각의 측면과 상기 기판의 상부면을 노출시키며, 상기 오목부는 상기 제1 및 제2 정렬 전극 사이의 이격 공간과 대응되는 상기 보호막의 굴곡진 표면에 의해 마련된다.
상기 표시장치는 상기 박막트랜지스터의 액티브층과 중첩되는 차광층을 더 구비하며, 상기 제1 및 제2 정렬 전극은 상기 차광층과 동일 평면 상에 상기 차광층과 동일 재질로 이루어진다.
상기 트렌치는 상기 층간 절연막의 측면과 상기 게이트 절연막의 상부면을 노출시키며, 상기 오목부는 상기 제1 및 제2 정렬 전극 사이의 이격 공간과 대응되는 상기 보호막의 굴곡진 표면에 의해 마련된다.
상기 제1 및 제2 정렬 전극은 상기 박막트랜지스터의 게이트 전극과 동일 평면 상에 상기 게이트 전극과 동일 재질로 이루어진다.
한편, 상기 트렌치는 상기 오목부 및 박막트랜지스터와 중첩된다.
이 때, 상기 정렬 절연막은 상기 박막트랜지스터 상에 배치되는 평탄화층을 포함하며, 상기 오목부는 상기 평탄화층의 내부면 및 측면을 노출시킨다.
상기 오목부는 상기 제1 및 제2 정렬 전극의 길이 방향을 따라 상기 제1 및 제2 정렬 전극 사이에 배치되며, 상기 오목부는 각 서브 화소에 다수개 배치된다.
상기 다수개의 오목부 사이에는 상기 제1 및 제2 정렬 전극의 길이 방향을 따라 신장되는 볼록부가 배치되며, 상기 볼록부는 상기 제1 및 제2 정렬 전극과 중첩된다.
상기 오목부는 상기 제1 및 제2 정렬 전극의 폭 방향을 따라 상기 제1 및 제2 정렬 전극과 교차되도록 각 서브 화소에 다수개 배치된다.
상기 다수개의 오목부 사이에는 상기 제1 및 제2 정렬 전극의 폭 방향을 따라 신장되는 볼록부가 배치된다.
상기 발광 소자는 상기 오목부를 마련하는 상기 정렬 절연막의 내부면과 이격되도록 상기 정렬 절연막의 상부면 상에 배치된다.
상기 발광 소자는 상기 오목부를 마련하는 상기 정렬 절연막의 내부면 및 내측면과 마주보도록 상기 오목부 내에 배치된다.
상기 발광 소자는 상기 오목부 내에서 경사지게 배치된다.
상기 제1 및 제2 정렬 전극은 상기 트렌치에 의해 노출된 다수의 절연막 중 적어도 어느 하나의 절연막의 측면 상에 배치된다.
상기 제1 및 제2 전극 각각은 상기 트렌치에 의해 노출된 다수의 절연막 중 적어도 어느 하나의 절연막의 측면과 상기 발광 소자 사이의 공간을 채운다.
상기 표시장치는 상기 기판의 상부면 및 하부면 중 적어도 하나 상에 배치되는 다수의 컬러 층과; 상기 다수의 컬러층 사이에 배치되며 상기 구동 트랜지스터와 중첩되는 블랙매트릭스를 더 구비한다.
상기 기판의 상부면 상에 배치되는 상기 다수의 컬러층은 상기 트렌치 내에 매립된다.
본 발명은 기판과 반사 전극 사이에 배치되는 다수의 절연막 중 적어도 하나를 이용하여 트렌치를 형성하고, 트렌치 내에 발광 소자가 배치된다. 이에 따라, 본 발명은 발광소자의 측면으로 확산하는 측면광을 표시 장치의 정면 방향으로 집광함으로써 발광효율을 증가시킬 수 있다.
또한, 본 발명에 따른 표시 장치는 잉크젯 분사 공정을 통해 트렌치 내에 발광 소자를 분사함으로써 별도의 격벽 구조물을 생략할 수 있어 비용 및 공정을 절감할 수 있다.
또한, 본 발명에 따른 표시 장치는 트렌치에 의해 노출된 다수의 절연막 중 어느 하나의 측면 상에 정렬 전극이 배치됨으로써, 발광 소자와 정렬 전극 간의 접촉 면적을 증가시킬 수 있다. 이에 따라, 본 발명은 발광 소자의 정렬 공정 효율을 향상시킬 수 있다.
뿐만 아니라, 본 발명에 따른 표시 장치는 발광 소자의 상부 및 하부에 컬러층이 배치됨으로써 양면 구현이 가능해진다.
도 1은 본 발명의 제1 실시 예에 따른 표시 장치를 나타내는 단면도이다.
도 2a는 도 1에 도시된 발광 소자를 나타내는 사시도이며, 도 2b는 도 1에 도시된 발광 소자를 나타내는 단면도이다.
도 3은 도 1에 도시된 정렬 전극과, 그 정렬 전극과 접속된 정렬 신호 라인을 나타내는 평면도이다.
도 4a는 도 3에 도시된 정렬 신호 라인의 다른 실시 예를 나타내는 평면도이며, 도 4b 및 도 4c는 도 3에서 선"Ⅰ-Ⅰ'"를 따라 절취한 표시 장치를 나타내는 단면도이며, 도 4d는 도 3에서 선" Ⅱ-Ⅱ'"를 따라 절취한 표시 장치를 나타내는 단면도이다.
도 5a 및 도 5b는 도 1에 도시된 발광 소자의 잉크젯 프린팅 공정을 설명하기 위한 도면들이다.
도 6a 및 도 6b는 도 1에 도시된 발광 소자의 정렬 공정을 설명하기 위한 도면들이다.
도 7은 본 발명의 제2 실시 예에 따른 표시 장치를 나타내는 단면도이다.
도 8은 본 발명의 제3 실시 예에 따른 표시 장치의 제1 및 제2 정렬 전극을 나타내는 평면도이다.
도 9는 본 발명의 제3 실시 예에 따른 표시 장치의 제1 및 제2 정렬 전극을 나타내는 단면도이다.
도 10은 도 9에 도시된 정렬 절연막이 적용된 표시 장치의 제1 실시 예를 나타내는 단면도이다.
도 11은 도 9에 도시된 정렬 절연막이 적용된 표시 장치의 제2 실시 예를 나타내는 단면도이다.
도 12는 본 발명의 제4 실시 예에 따른 표시 장치의 제1 및 제2 정렬 전극을 나타내는 평면도이다.
도 13은 본 발명의 제4 실시 예에 따른 표시 장치의 제1 및 제2 정렬 전극을 나타내는 단면도이다.
도 14는 본 발명에 따른 표시 장치의 컬러층의 제1 실시 예를 나타내는 단면도이다.
도 15는 본 발명에 따른 표시 장치의 컬러층의 제2 실시 예를 나타내는 단면도이다.
도 16은 본 발명에 따른 표시 장치의 컬러층의 제3 실시 예를 나타내는 단면도이다.
도 17a 내지 도 17d는 본 발명에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다.
도 1은 본 발명에 따른 표시 장치의 하나의 서브 화소를 나타내는 단면도이다.
도 1에 도시된 표시 장치의 각 서브 화소는 박막트랜지스터(100), 제1 및 제2 전극(150,160), 제1 및 제2 정렬 전극(142,144), 및 수십 ㎛ 이하의 크기를 가지는 발광 소자(130)를 포함할 수 있다.
발광 소자(130)는 도 2a 및 도 2b에 도시된 바와 같이 제1 및 제2 발광 전극(134a, 134b), 제1 및 제2 반도체층(138a, 138b), 활성층(136), 및 외부 보호막(132)을 포함할 수 있다.
제1 및 제2 발광 전극(134a, 134b)은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 은(Ag), 금(Au), 니켈(Ni), 네오디뮴(Nd), 및 텅스텐(W) 중 적어도 어느 하나 또는 이들의 합금을 포함하는 도전성 재질로 형성될 수 있다. 제1 발광 전극(132a)은 발광 소자(130)의 정렬 공정을 통해 제1 및 제2 전극(150,160) 중 어느 하나와 전기적으로 연결되며, 제2 발광 전극(134b)은 발광 소자의 정렬 공정을 통해 제1 및 제2 전극(150,160) 중 나머지 하나와 전기적으로 연결된다.
제1 오믹 접촉층(138a)은 적어도 하나의 n형 반도체층을 포함한다. 예를 들어, 제1 오믹 접촉층(138a)은 인듐알루미늄갈륨나이트나이드(InAlGaN), 갈륨나이트나이드(GaN), 알루미늄갈륨나이트나이드(AlGaN), 인듐갈륨나이트나이드 (InGaN), 알루미늄나이트나이드(AlN), 인듐나이트나이드(InN) 중 어느 하나의 반도체 재료를 포함하며, 규소(Si), 저마늄(Ge), 주석(Sn) 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
활성층(136)은 제1 오믹 접촉층(138a) 상에서 단일 또는 다중 양자 우물 구조로 형성된다. 이 활성층(136)의 상부면 및 하부면 중 적어도 어느 하나에는 도전성 도펀트가 도핑된 클래드층이 형성될 수도 있다. 클래드층은 예를 들어 알루미늄갈륨나이트나이드(AlGaN)층 또는 인듐알루미늄갈륨나이트나이드(InAlGaN) 층으로 이루어진다. 또한, 알루미늄갈륨나이트나이드(AlGaN), 인듐알루미늄갈륨나이트나이드(InAlGaN) 등의 물질도 활성층(136)으로 이용될 수 있다. 발광 소자(130)의 제1 및 제2 발광 전극(134a, 134b)에 소정 전압 이상의 전계를 인가하게 되면, 활성층(136)에서 전자-정공 쌍 사이의 결합에 의해 발광 소자(130)가 발광할 수 있다.
제2 오믹 접촉층(138b)은 활성층(136) 상에서 제1 오믹 접촉층(138a)과 다른 타입인 적어도 하나의 p형 반도체층으로 이루어진다. 예를 들어, 제2 오믹 접촉층(138b)은 인듐알루미늄갈륨나이트나이드(InAlGaN), 갈륨나이트나이드(GaN), 알루미늄갈륨나이트나이드(AlGaN), 인듐갈륨나이트나이드 (InGaN), 알루미늄나이트나이드(AlN), 인듐나이트나이드(InN) 중 적어도 하나의 반도체 재료를 포함하며, 마그네슘(Mg) 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
외부 보호막(132)은 제1 및 제2 발광 전극(134a, 134b)이 노출되도록 제1 및 제2 발광 전극(134a, 134b)을 제외한 제1 및 제2 오믹 접촉층(138a, 138b)과 활성층(136) 각각의 외주면을 덮도록 형성될 수 있다. 이 외부 보호막(132)은 활성층(136)에서 출사되는 광이 방출되도록 투명 절연 물질로 형성될 수 있다. 예를 들어, 외부 보호막 (132)은 이산화규소(SiO2), 질화규소(Si3N4), 산화알루미늄(Al2O3) 및 이산화타이타늄(TiO2)으로 이루어지는 군으로부터 선택된 하나 이상의 절연 물질로 이루어진다.
이러한 외부 보호막(132)은 발광 소자(130) 주변에 배치되는 도전층과 활성층(136) 간의 접촉을 방지하여 그들 간의 단락이 발생되는 것을 방지할 수 있다. 또한, 외부 보호막(132)은 발광 소자(130)의 외주면을 감싸도록 배치되므로 발광 소자(130)의 표면 결함을 최소화함으로써 발광 소자(130)의 수명과 효율을 향상시킬 수 있다.
박막 트랜지스터(100)는 버퍼층(110) 상에 배치되는 화소 반도체층(104), 게이트 절연막(112)을 사이에 두고 화소 반도체층(104)과 중첩되는 게이트 전극(102), 층간 절연막(114) 상에 형성되어 화소 반도체층(104)과 접촉하는 소스 및 드레인 전극(106,108)을 포함할 수 있다.
화소 반도체층(104)은 비정질 반도체 물질, 다결정 반도체 물질 및 산화물 반도체 물질 중 적어도 어느 하나로 형성된다. 화소 반도체층(104)은 버퍼층(110) 상에 형성된다. 화소 반도체층(104)은 채널 영역, 소스 영역 및 드레인 영역을 포함한다. 채널 영역은 게이트 절연막(112)을 사이에 두고 게이트 전극(102)과 중첩되어 소스 및 드레인 전극(106,108) 사이의 채널영역을 형성한다. 소스 영역은 게이트 절연막(112) 및 층간 절연막(114)을 관통하는 소스 컨택홀(SH)을 통해 노출되어 소스 전극(106)과 전기적으로 접속된다. 드레인 영역은 게이트 절연막(112) 및 층간 절연막(114)을 관통하는 드레인 컨택홀(DH)을 통해 노출되어 드레인 전극(108)과 전기적으로 접속된다. 이러한 화소 반도체층(104)과 기판(101) 사이에는 차광층(120)이 배치되며, 차광층(120)은 화소 반도체층(104)과 중첩할 수 있다. 차광층(120)은 기판(101) 배면으로부터 입사되는 광을 흡수 또는 반사하므로, 화소 반도체층(104)의 채널영역으로 입사되는 광을 차단하거나 최소화할 수 있다. 차광층(120)은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 은(Ag), 금(Au), 니켈(Ni), 네오디뮴(Nd), 및 텅스텐(W) 중 적어도 어느 하나 또는 이들의 합금을 포함하는 불투명 금속을 이용하여 단층 또는 다층 구조로 형성될 수 있다.
게이트 전극(102)은 게이트 절연막(112) 상에 형성되며, 게이트 절연막(112)을 사이에 두고 화소 반도체층(104)의 채널 영역과 중첩된다. 게이트 전극(102)은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 은(Ag), 금(Au), 니켈(Ni), 네오디뮴(Nd), 및 텅스텐(W) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층인 제1 도전 물질로 형성될 수 있다.
소스 전극(106)은 게이트 절연막(112) 및 층간 절연막(114)을 관통하는 소스 컨택홀(SH)을 통해 노출된 화소 반도체층(104)의 소스 영역과 접속될 수 있다.
드레인 전극(108)은 소스 전극(106)과 마주하며, 게이트 절연막(112) 및 층간 절연막(114)을 관통하는 드레인 컨택홀(DH)을 통해 화소 반도체층(104)의 드레인 영역과 접속될 수 있다.
드레인 전극(108)은 버퍼층(110), 게이트 절연막(112) 및 층간 절연막(114)을 관통하는 차광 컨택홀(LH)을 통해 차광층(120)과 접속될 수 있다. 드레인 전극(108)과 접속된 차광층(120)은 플로팅 게이트로 동작하지 않게 되므로, 플로팅된 차광층(120)에 의해 발생되는 박막트랜지스터의 문턱 전압 변화 등의 바디 효과 발생을 억제할 수 있다.
소스 및 드레인 전극(106,108)은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 은(Ag), 금(Au), 니켈(Ni), 네오디뮴(Nd), 및 텅스텐(W) 중 어느 하나 또는 이들의 합금으 이루어진 단일층 또는 다중층인 제2 도전물질로 형성될 수 있다.
제1 전극(150)은 발광 소자(130)의 제1 발광 전극(134a)과 접속되어 애노드 전극의 역할을 할 수 있다. 제1 전극(150)은 보호막(116) 및 평탄화층(118)을 관통하는 제1 컨택홀(122a)을 통해 노출된 박막트랜지스터의 드레인 전극(108)과 접촉될 수 있다.
제2 전극(160)은 발광 소자(130)의 제2 발광 전극(134b)과 접속되어 캐소드 전극의 역할을 할 수 있다. 이 제2 전극(160)은 보호막(116) 및 평탄화층(118)을 관통하는 제2 컨택홀(122b)을 통해 노출된 저전압(VSS) 공급 라인(172)과 접촉될 수 있다.
제1 및 제2 전극(150,160)은 반사율이 높은 도전성 재질로 형성된다. 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 텅스텐(W) 및 구리(Cu) 중에서 적어도 어느 하나 또는 이들의 합금을 포함하는 단일층 또는 다중층인 도전성 재질로 형성될 수 있다.
이에 따라, 제1 및 제2 전극(150,160)은 발광 소자(130)에서 출사되는 광 중 트렌치(200)와 중첩되는 발광 영역(즉, 화면이 표시되는 정면 방향)과 다른 방향으로 진행하는 광을 발광 영역으로 반사시키므로, 정면 방향을 통해 출사되는 광의 효율을 향상시킬 수 있다. 또한, 제1 및 제2 전극(150,160)은 박막트랜지스터(100)로 진행하는 광을 발광 영역으로 반사시켜 박막 트랜지스터(100)의 신뢰성이 저하되는 것을 방지할 수 있다.
제1 및 제2 정렬 전극(142,144)은 트렌치(200)에 의해 노출된 기판(101)과 보호막(116) 사이에 배치될 수 있다.
제1 정렬 전극(142)은 기판(101) 상에 배치되며, 보호막(116)을 사이에 두고 발광 소자(130)의 제1 발광 전극(134a)과 중첩할 수 있다. 도 3에 도시된 바와 같이, 제1 정렬 전극(142)은 제1 정렬 신호 라인(AL1)으로부터 핑거 형상으로 돌출되어 형성될 수 있다. 예를 들어, 제1 정렬 신호 라인(AL1)은 Y축 방향으로 신장되며, 제1 정렬 전극(142)은 제1 정렬 신호 라인(AL1)으로부터 X축 방향으로 돌출될 수 있다.
제2 정렬 전극(144)은 기판(101) 상에 배치되며, 보호막(116)을 사이에 두고 발광 소자(130)의 제2 발광 전극(134b)과 중첩할 수 있다. 제2 정렬 전극(144)은 제1 정렬 신호 라인(AL1)과 나란하게 배치된 제2 정렬 신호 라인(AL2)으로부터 핑거 형상으로 돌출되어 형성될 수 있다. 예를 들어, 제2 정렬 신호 라인(AL2)은 제1 정렬 신호 라인(AL1)과 나란하게 Y축 방향으로 신장되며, 제2 정렬 전극(144)은 제2 정렬 신호 라인(AL2)으로부터 X축 방향으로 돌출될 수 있다. 그리고, 도 3에 도시된 바와 같이, 제2 정렬 전극(144)은 제1 정렬 전극(142)과 나란하게 배치될 수 있다. 또한, 제1 정렬 전극(142)과 나란한 제2 정렬 전극(144)은 각 서브 화소 내에서 제1 정렬 전극(142)과 교번되게 배치될 수 있다.
제1 및 제2 정렬 전극(142,144)은 기판(101) 상에서 차광층(120)과 동일 재질로 형성될 수 있다. 제1 및 제2 정렬 신호 라인(AL1, AL2)은 제1 및 제2 정렬 전극(142,144)과 동일한 층 상에 배치되며, 동일한 재질로 형성될 수 있다. 또는, 도 4a 및 도 4b에 도시된 바와 같이, 제1 및 제2 정렬 신호 라인(AL1, AL2)은 제1 및 제2 정렬 전극(142,144)과는 다른 층 상에 배치되며, 다른 재질로 형성될 수도 있다.
예를 들어, 제1 및 제2 정렬 신호 라인(AL1, AL2)은 소스 및 드레인 전극(106,108)과 동일 재질로 이루어질 수 있다. 그리고, 제1 및 제2 정렬 신호 라인(AL1, AL2)은 소스 및 드레인 전극(106,108)과 같이 층간 절연막(114) 상에 배치될 수도 있다. 그리고, 제1 및 제2 정렬 신호 라인(AL1, AL2)은 버퍼층(110), 게이트 절연막(112) 및 층간 절연막(114)을 관통하는 제1 및 제2 정렬 컨택홀(AH1, AH2)을 통해 제1 및 제2 정렬 전극(142,144)과 접속될 수 있다. 제2 정렬 신호 라인(AL2)은 영상 구현시 저전압 신호 라인(172)으로 이용될 수도 있다.
실시예에 따른 표시 장치의 발광 소자(130)는 박막트랜지스터(100)와 비중첩되는 트렌치(200) 내에 배치될 수 있다. 도 4b에 도시된 바와 같이, 트렌치(200)는 버퍼층(110), 게이트 절연막(112), 및 층간 절연막(114)을 관통하는 제1 트렌치(200a)와, 평탄화층(118)을 관통하는 제2 트렌치(200b)를 포함할 수 있다. 제1 및 제2 트렌치(200a, 200b)에 의해 노출된 다수의 절연막(110,112,114,116,118)의 측면은 경사면을 가지는 컵 형태로 형성되므로, 트렌치(200)는 하부인 버퍼층(110)에서 상부인 평탄화층(118)으로 갈수록 폭이 넓어지는 형태로 형성될 수 있다.
이외에도 트렌치(200)는 도 4c에 도시된 바와 같이 평탄화층(118)을 관통하는 제2 트렌치(200b) 없이 버퍼층(110), 게이트 절연막(112), 층간 절연막(114)을 관통하는 제1 트렌치(200a)로만 이루어질 수도 있다. 제1 트렌치(200a)에 의해 노출된 버퍼층(110), 게이트 절연막(112), 및 층간 절연막(114)의 측면은 경사면을 가지는 컵 형태로 형성되므로, 트렌치(200)는 하부인 버퍼층(110)에서 상부인 층간 절연막(114)으로 갈수록 폭이 넓어지는 형태로 형성될 수 있다.
트렌치(200)는 보호막(116)에 의해 마련되는 오목부(CC)보다 큰 선폭을 가지도록 형성될 수 있다.
보호막(116)은 무기 절연 재질로 형성되므로, 제1 및 제2 정렬 전극(142,144)들 사이의 이격공간과 대응되는 영역에서, 제1 및 제2 정렬 전극(142,144)과 기판(101)의 표면을 따라서 굴곡지게 형성될 수 있다. 이 경우, 제1 및 제2 정렬 전극 사이의 이격공간과 대응되는 보호막의 굴곡진 표면에 의해 오목부(CC)가 마련된다. 오목부(CC)를 마련하는 보호막(116)은 기판(101)과 마주보는 내부면(CC)과, 제1 및 제2 정렬 전극(142,144)과 마주보는 측면(IS)을 가진다. 이 때, 제1 및 제2 정렬 전극(112,114) 상에 배치되는 보호막(116)의 상부면(US)은 오목부(CC)에 의해 노출된 보호막(116)의 내부면(IS)보다 높게 배치될 수 있다.
이러한 오목부(CC)를 마련하는 보호막(116) 상에는 도 4d에 도시된 바와 같이 발광 소자(130)가 다양하게 배치될 수 있다. 도 4d를 참조하면, 발광 소자(130)는 오목부(CC) 상에서 오목부(CC)의 내부면(IS)과 이격되도록 배치되어 제1 및 제2 정렬 전극(142,144)과 중첩할 수 있다. 또는, 발광 소자(130)는 오목부(CC) 내에 삽입되어 제1 및 제2 정렬 전극(142,144)과 중첩하거나, 오목부(CC) 내에서 경사지게 배치되어 제1 및 제2 정렬 전극(142,144)과 중첩할 수도 있다.
도 5a 내지 도 6b는 본 발명에 따른 제1 및 제2 정렬 전극을 이용한 발광 소자의 정렬 공정을 설명하기 위한 도면들이다.
도 5a 및 도 5b에 도시된 바와 같이, 트렌치(200) 내에는 잉크젯 프린팅 공정을 통해 발광 소자(130)가 용매(LL)에 혼합된 용액 상태로 분사될 수 있다.
그런 다음, 제1 정렬 전극(142)에는 제1 정렬 신호 라인(AL1)으로부터 정극성(+)의 제1 정렬 신호가, 제2 정렬 전극(144)에는 제2 정렬 신호 라인(AL2)으로부터 부극성(-)의 제2 정렬 신호가 인가된다. 이 때, 제1 및 제2 정렬 신호는 서로 다른 전압이므로, 제1 및 제2 정렬 전극(142,144) 사이에는 제1 및 제2 정렬 전극(142,144)의 전위차에 따른 전기장이 형성된다. 전기장에 의해 발광 소자(130)에 쌍극성이 유도되고, 발광 소자(130)는 유전 영동력(dielectrophoretic force)에 의해 전기장의 기울기가 한쪽으로 힘을 받게 된다. 도 6a 및 도 6b에 도시된 바와 같이, 유전 영동력에 의해 발광 소자(130)는 제1 및 제2 정렬 전극(142,144) 사이에서 자기 정렬된다. 발광 소자(130)가 정렬된 후, 용매를 상온 또는 열에 의해 기화시켜 제거함으로써 제1 및 제2 정렬 전극(154,164) 사이에는 발광 소자(130)가 배치된다.
이와 같이, 본 발명에 따른 표시 장치는 기판(101)과 반사 전극(152,162) 사이에 배치되는 다수의 절연막(110,112,114,116,118) 중 적어도 하나를 이용하여 트렌치(200)를 형성할 수 있다. 트렌치(200)에 의해 노출된 다수의 절연막(110,112,114,116,118)의 측면 상에 반사성을 가지는 제1 및 제2 전극(150,160)이 배치될 수 있다. 이에 따라, 본 발명에 따른 표시 장치는 트렌치(200)에 의해 노출된 다수의 절연막(110,112,114,116,118) 상에 배치되는 제1 및 제2 전극(150,160)에 의해 발광 소자(130)의 발광 효율을 증가시킬 수 있다. 특히, 본 발명에 따른 디스플레이 장치에서는 반사성을 가지는 제1 및 제2 전극(150,160)이 비발광 영역으로 진행하는 광의 경로를 트렌치(200)와 중첩되는 발광 영역으로 집광함으로써 발광효율을 증가시킬 수 있다.
또한, 본 발명에 따른 표시 장치는 잉크젯 분사 공정을 통해 트렌치(200) 내에 발광 소자(130)를 분사함으로써 별도의 격벽 구조물을 생략할 수 있어 비용 및 공정을 절감할 수 있다.
뿐만 아니라, 본 발명에 따른 표시 장치는 각 트렌치(200) 내에 발광 소자(130)가 동일한 개수로 용매에 혼합된 용액 상태로 분사됨으로써 각 서브 화소 내에 배치되는 발광 소자(130)를 동일한 개수로 조절할 수 있다. 이에 따라, 본 발명에 따른 표시 장치는 각 서브 화소들 간의 휘도를 균일하게 할 수 있다.
도 7은 본 발명의 제2 실시 예에 따른 표시 장치를 나타내는 단면도이다. 본 발명의 제2 실시 예에 따른 표시 장치는 도 1에 도시된 표시 장치와 대비하여 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
도 7에 도시된 바와 같이, 제1 및 제2 정렬 전극(142,144)은 층간 절연막(114)을 관통하는 제1 트렌치(200a)에 의해 노출된 게이트 절연막(112) 상에 배치될 수 있다. 제1 및 제2 정렬 전극(142,144)은 게이트 전극(102)과 동일 평면 상에 배치되며, 동일 재질로 이루어질 수 있다.
제1 및 제2 정렬 전극(142,144), 게이트 절연막(112), 및 층간 절연막(114)상에 보호막(116)이 배치될 수 있다. 보호막(116)은 제1 트렌치(200a)에 의해 노출된 층간 절연막(114)의 측면을 덮도록 형성될 수 있다.
도 7을 참조하면, 제1 및 제2 전극(150,160)은 층간 절연막(114)의 상부면과 제1 트렌치(120a)에 의해 노출된 층간 절연막(114)의 측면을 덮도록 배치된 보호막(116)의 상부면 상에 배치될 수 있다. 또한, 제1 및 제2 전극(150,160)은 평탄화층(118)의 상부면과 제2 트렌치(120b)에 의해 노출된 평탄화층(118)의 측면 상에 배치될 수 있다. 제1 및 제2 전극(150,160)은 반사성 재질로 형성됨으로써, 발광 소자(130)의 측면에서 비발광 영역으로 출사되는 광의 경로를 트렌치(200)와 중첩되는 발광 영역으로 집광할 수 있다. 따라서, 표시 장치에 있어서, 발광 소자(130)의 발광 효율을 증가시킬 수 있다.
하부 반사 전극(210)은 기판(101) 상에서 차광층(120)과 동일 재질로 형성될 수 있다. 그리고, 하부 반사 전극(210)은 차광층(120)과 동일한 층 상에 배치될 수 있다. 예를 들어, 하부 반사 전극(210)은 차광층(120)과 같이 기판(101) 상에 배치될 수 있다. 도 7을 참조하면, 하부 반사 전극(210)은 기판(101)과 버퍼층(110) 상에 배치될 수 있다. 하부 반사 전극(210)은 발광 소자(130)와 중첩하도록 배치될 수 있다. 그리고, 하부 반사 전극(210)은 발광 소자(130)의 하부면과 마주보도록 배치될 수 있다. 이에 따라, 발광 소자(130)의 하부면에서 기판(101)으로 진행하는 광을 하부 반사 전극(210)에서 반사하여 트렌치(200)로 광이 진행되도록 광의 경로를 변경하고, 트렌치(200)와 중첩되는 발광 영역으로 집광함으로써 발광 효율을 증가시킬 수 있다.
발광 소자(130)는 제1 및 제2 정렬 전극(142,144)을 덮는 보호막(116) 상에 배치된다. 보호막(116)은 무기 절연 재질로 형성되므로, 제1 및 제2 정렬 전극(142,144)들 사이의 이격공간과 대응되는 영역에서, 제1 및 제2 정렬 전극(142,144)과 기판(101)의 표면을 따라서 굴곡지게 형성될 수 있다. 이 경우, 오목부(CC)를 마련하는 보호막(116)는 기판(101)과 마주보는 내부면(CC)과, 제1 및 제2 정렬 전극(142,144)과 마주보는 측면(IS)을 가진다. 이 때, 제1 및 제2 정렬 전극(112,114) 상에 배치되는 보호막(116)의 상부면(US)은 오목부(CC)에 의해 노출된 보호막(116)의 내부면(IS)보다 높게 배치될 수 있다.
도 8 및 도 9는 본 발명의 제3 실시 예에 따른 표시 장치의 정렬 전극들을 나타내는 평면도 및 단면도이다. 본 발명의 제3 실시 예에 따른 표시 장치는 도 1에 도시된 표시 장치와 대비하여 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
도 8 및 도 9에 도시된 제1 및 제2 정렬 전극(142,144)은 오목부(CC)와 볼록부(CV)를 가지는 요철 형태의 정렬 절연막(IL) 상에 배치될 수 있다. 정렬 절연막(IL)의 오목부(CC)는 제1 및 제2 정렬 전극(142,144) 사이의 정렬 절연막(IL)의 일부를 제거함으로써 각 서브 화소에 다수개 형성된다. 정렬 절연막(IL)의 오목부(CC)는 제1 및 제2 정렬 전극(142,144)의 길이 방향을 따라 신장되며, 제1 및 제2 정렬 전극(142,144) 사이에 배치될 수 있다. 오목부(CC)의 폭은 발광 소자(130)의 길이 이하로 형성될 수 있다.
오목부(CC)들 사이에 배치되는 정렬 절연막(IL)의 볼록부(CV)는 제1 및 제2 정렬 전극(142,144)의 길이 방향을 따라 신장될 수 있다. 그리고, 정렬 절연막(IL)의 볼록부(CV)는 제1 및 제2 정렬 전극(142,144)과 중첩되게 배치될 수 있다. 볼록부(CV)의 상부면(US)은 오목부(CC)에 의해 노출된 정렬 절연막(IL)의 내부면(IS)보다 높게 배치될 수 있다.
제1 및 제2 정렬 전극(142,144) 각각은 볼록부(CV)의 상부면(US)과, 오목부(CC)에 의해 노출된 정렬 절연막(IL)의 측면(SS) 상에 배치될 수 있다. 그리고, 제1 및 제2 정렬 전극(142,144) 각각은 오목부(CC)에 의해 노출된 정렬 절연막(IL)의 측면(SS)의 측면을 덮을 수 있다. 예를 들어, 제1 정렬 전극(142)은 오목부(CC)의 의해 노출된 정렬 절연막(IL)의 일측면을 덮을 수 있으며, 연장되어 정렬 절연막(IL)의 내부면(IS) 상에 배치될 수 있다. 따라서, 제1 정렬 전극(142)의 일측면은 정렬 절연막(IL)의 일측면에 인접한 정렬 절연막(IL)의 상부면 상에 배치되고, 제1 정렬 전극(142)의 타측면은 정렬 절연막(IL)의 오목부(CC)에 의해 노출된 정렬 절연막(IL)의 내부면(IS)과 접촉할 수 있다. 또한, 제2 정렬 전극(144)은 오목부(CC)에 노출된 정렬 절연막(IL)의 타측면을 덮을 수 있으며, 연장되어 정렬 절연막(IL)의 상부면 상에 배치될 수 있다. 따라서, 제2 정렬 전극(144)의 일측면은 정렬 절연막(IL)의 타측면에 인접한 정렬 절연막(IL)의 상부면 상에 배치되고, 제2 정렬 전극(144)의 타측면은 정렬 절연막(IL)의 오목부(CC)에 의해 노출된 정렬 절연막(IL)의 내부면(IS)과 접촉할 수 있다. 이와 같이, 오목부(CC)를 가지는 정렬 절연막(IL) 상에 배치되는 실시 예의 제1 및 제2 정렬 전극(142,144)의 표면적은 평탄한 표면 상에만 배치되는 비교예의 제1 및 제2 정렬 전극(142,144)의 표면적보다 넓게 형성될 수 있다. 이에 따라, 도 9에 도시된 바와 같이, 발광 소자(130)는 정렬 절연막(IL)의 오목부(CC)에 배치되어 제1 및 제2 정렬 전극(142,144)과 접촉할 수 있다. 발광 소자(130)가 정렬 절연막(IL)의 오목부(CC)에 배치되는 경우는, 도 9에 도시된 바와 같이, 다양하게 배치될 수 있다. 도 9를 참조하면, 발광 소자(130)는 오목부(CC) 상에서 오목부(CC)의 내부면(IS)과 이격되도록 배치되어 제1 및 제2 정렬 전극(142,144)과 접촉할 수 있다. 또는, 발광 소자(130)는 오목부(CC) 내에 삽입되어 제1 및 제2 정렬 전극(142,144)과 접촉하거나, 오목부(CC) 내에서 경사지게 배치되어 제1 및 제2 정렬 전극(142,144)과 접촉할 수도 있다.
이와 같이, 오목부(CC) 및 볼록부(CV)를 가지는 정렬 절연막(IL)에 의해 제1 및 제2 정렬 전극(142,144) 각각과 발광 소자(130)와의 접촉 면적이 증가된다. 특히, 제1 및 제2 정렬 전극(142,144)의 측면은 오목부(CC)에 의해 노출된 정렬 절연막(IL)의 측면 상에도 배치되므로, 제1 및 제2 정렬 전극(142,144)의 측면 면적이 종래보다 넓어진다. 이 경우, 제1 및 제2 정렬 전극(142,144) 각각과 발광 소자(130) 간의 접촉확률이 높아지므로, 각 서브 화소 내에서 제1 및 제2 정렬 전극(142,144)각각에 접촉하여 정렬되는 발광 소자(130)의 개수가 증가하게 된다. 이에 따라, 본 발명에서는 발광 소자(130)의 정렬 공정의 효율이 향상되므로, 각 서브 화소 내에서 발광 소자(130)로부터 출사되는 광량이 증가하게 되므로, 발광 효율을 향상시킬 수 있다.
한편, 도 9에 도시된 오목부(CC)를 가지는 정렬 절연막(IL)은 기판(101) 상에 배치되는 다수의 절연막 중 어느 하나에 적용될 수 있으며, 본 발명에서는 도 10에 도시된 바와 같이 평탄화층(118)에 적용되거나 도 11에 도시된 바와 같이 게이트 절연막(112)에 적용되는 구조를 예로 들어 설명하기로 한다.
도 10에 도시된 바와 같이 스위칭 트랜지스터(TS) 및 구동 트랜지스터(100)를 덮는 평탄화층(118)은 오목부(CC)와 볼록부(CV)를 가지도록 형성될 수 있다. 평탄화층(118) 상에 배치되는 보조 보호막(178)은 요철 형태의 평탄화층(118)을 따라서 형성될 수 있다. 그리고, 보조 보호막(178)은 요철 형태의 평탄화층(118)을 따라서 요철 형태의 표면을 가지도록 형성될 수 있다.
제1 및 제2 정렬 전극(142, 144)은 보조 보호막(178) 상에 배치될 수 있다. 제1 및 제2 정렬 전극(142, 144)은 요철 형태의 표면을 가지는 보조 보호막(178) 상에 형성되므로, 제1 및 제2 정렬 전극(152,162)의 표면적은 넓어진다. 특히, 제1 및 제2 정렬 전극(142,144)의 측면은 오목부(CC)에 의해 노출된 정렬 절연막(IL)의 측면 상에도 배치되므로, 제1 및 제2 정렬 전극(142,144)의 측면 면적이 종래보다 넓어진다. 이 경우, 제1 및 제2 정렬 전극(142,144) 각각과 발광 소자(130) 간의 접촉확률이 높아지므로, 각 서브 화소 내에서 제1 및 제2 정렬 전극(142,144)각각에 접촉하여 정렬되는 발광 소자(130)의 개수가 증가하게 된다. 이에 따라, 본 발명에서는 발광 소자(130)의 정렬 공정의 효율이 향상되므로, 각 서브 화소 내에서 발광 소자(130)로부터 출사되는 광량이 증가하게 되므로, 발광 효율을 향상시킬 수 있다.
한편, 도 10에 도시된 제1 정렬 전극(142)은 구동 박막트랜지스터(100)와 연결된 제1 전극(150)에 접속되고, 제2 정렬 전극(144)은 제2 컨택홀(164)을 통해 저전압 공급 라인(154)에 연결된 제2 전극(160)에 접속될 수 있다. 제1 및 제2 정렬 전극(142, 144)은 보조 보호막(178) 상에 배치되므로 제1 및 제2 전극(150,160)보다 상부에 위치한다.
또한, 평탄화층(118) 상에는 트렌치(200)를 가지는 격벽(186)이 추가로 배치될 수도 있다. 이에 따라, 발광 소자(130)는 박막트랜지스터(TS,100)와 중첩되는 트렌치(200)에 의해 마련된 발광 영역에 잉크젯 분사 공정을 통해 분사된 후, 제1 및 제2 정렬 전극(142, 144)에 의해 정렬된다.
도 11에 도시된 바와 같이, 게이트 절연막(112)에는 발광 소자(130)와 중첩되는 영역에 버퍼층(110)을 노출하는 오목부(CC)가 형성될 수 있다. 제1 및 제2 정렬 전극(142,144) 각각은 게이트 절연막(112)에 형성된 오목부(CC)에 의해 노출된 측면 상에 배치될 수 있다. 제1 및 제2 정렬 전극(142,144) 각각은 오목부(CC)에 노출된 게이트 절연막(112)의 측면을 덮을 수 있다. 예를 들어, 제1 정렬 전극(142)은 오목부(CC)의 의해 노출된 게이트 절연막(112)의 일측면을 덮을 수 있으며, 연장되어 게이트 절연막(112)의 상부면 상에 배치될 수 있다. 따라서, 제1 정렬 전극(142)의 일측면은 게이트 절연막(112)의 일측면에 인접한 게이트 절연막(112)의 상부면 상에 배치되고, 제1 정렬 전극(142)의 타측면은 게이트 절연막(112)의 오목부(CC)에 의해 노출된 버퍼층(110)의 상부면과 접촉할 수 있다. 또한, 제2 정렬 전극(144)은 오목부(CC)에 노출된 게이트 절연막(112)의 타측면을 덮을 수 있으며, 연장되어 게이트 절연막(112)의 상부면 상에 배치될 수 있다. 따라서, 제2 정렬 전극(144)의 일측면은 게이트 절연막(112)의 타측면에 인접한 게이트 절연막(112)의 상부면 상에 배치되고, 제2 정렬 전극(144)의 타측면은 게이트 절연막(112)의 오목부(CC)에 의해 노출된 버퍼층(110)의 상부면과 접촉할 수 있다. 이와 같이, 오목부(CC)를 가지는 게이트 절연막(112)에 의해 제1 및 제2 정렬 전극(142,144) 각각과 발광 소자(130)와의 접촉 면적이 증가된다. 특히, 제1 및 제2 정렬 전극(142,144)의 측면은 오목부(CC)에 의해 노출된 게이트 절연막(112)의 측면 상에도 배치되므로, 제1 및 제2 정렬 전극(142,144)의 측면 면적이 종래보다 넓어진다. 이 경우, 제1 및 제2 정렬 전극(142,144) 각각과 발광 소자(130) 간의 접촉확률이 높아지므로, 각 서브 화소 내에서 제1 및 제2 정렬 전극(142,144)각각에 접촉하여 정렬되는 발광 소자(130)의 개수가 증가하게 된다. 이에 따라, 본 발명에서는 발광 소자(130)의 정렬 공정의 효율이 향상되므로, 각 서브 화소 내에서 발광 소자(130)로부터 출사되는 광량이 증가하게 되므로, 발광 효율을 향상시킬 수 있다.
도 12 및 도 13은 본 발명의 제4 실시 예에 따른 표시 장치의 정렬 전극들을 나타내는 평면도 및 단면도이다. 본 발명의 제4 실시 예에 따른 표시 장치는 도 1에 도시된 표시 장치와 대비하여 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
도 12 및 도 13에 도시된 제1 및 제2 정렬 전극(142,144)은 오목부(CC)와 볼록부(CV)를 가지는 요철 형태의 정렬 절연막(IL) 상에 배치될 수 있다. 정렬 절연막(IL)의 오목부(CC)는 제1 및 제2 정렬 전극(142,144) 사이의 정렬 절연막(IL)의 일부를 제거함으로써 각 서브 화소에 다수개 형성된다.
정렬 절연막(IL)의 오목부(CC)는 제1 및 제2 정렬 전극(142,144)의 폭 방향(즉, 제1 및 제2 정렬 신호 라인(AL1,AL2)의 길이 방향)을 따라 신장되어 제1 및 제2 정렬 전극(142,144)과 교차하도록 배치될 수 있다. 정렬 절연막(IL)의 오목부(CC)의 단면은 "V"자 형태로 형성될 수 있다.
정렬 절연막의 오목부(CC)들 사이에 배치되는 정렬 절연막(IL)의 볼록부(CV)도 제1 및 제2 정렬 전극(142,144)의 폭 방향(즉, 제1 및 제2 정렬 신호 라인(AL1,AL2)의 길이 방향)을 따라 신장되어 제1 및 제2 정렬 전극(142,144)과 교차하도록 배치된다.
정렬 절연막(IL)의 오목부(CC)의 단면은 "V"자 형태로 형성되므로, 제1 및 제2 정렬 전극(142,144) 각각은 오목부(CC)에 의해 노출된 정렬 절연막(IL)의 측면 상에 형성되어 "V"자 형태의 단면을 가지게 된다. 이 경우, 원기둥 형상의 발광 소자는 평탄한 표면을 가지는 비교예의 제1 및 제2 정렬 전극(142,144) 각각과 1지점에서 접촉하게 되는 반면에, "V"자 형태의 단면을 가지는 실시 예의 제1 및 제2 정렬 전극(142,144) 각각과 적어도 2지점(P1,P2)에서 접촉하게 된다.
이와 같이, 제1 및 제2 정렬 전극(142,144)의 표면적은 오목부(CC)에 의해 넓어지므로 발광 소자(130)와, 제1 및 제2 정렬 전극(142,144) 간의 접촉 면적이 증가하게 된다. 이 경우, 제1 및 제2 정렬 전극(142,144) 각각과 발광 소자(130) 간의 접촉확률이 높아지므로, 각 서브 화소 내에서 제1 및 제2 정렬 전극(142,144)각각에 접촉하여 정렬되는 발광 소자(130)의 개수가 증가하게 된다. 이에 따라, 본 발명에서는 발광 소자(130)의 정렬공정의 효율이 향상되므로, 각 서브 화소 내에서 발광 소자(130)로부터 출사되는 광량이 증가하게 되므로, 발광 효율을 향상시킬 수 있다.
한편, 도 12에 도시된 "V"자 형태의 오목부(CC)를 가지는 정렬 절연막(IL)은 기판(101) 상에 배치되는 다수의 절연막 중 어느 하나에 적용될 수 있으며, 예를 들어, 무기 절연 물질보다 "V"자 형태의 요철의 가공이 용이한 유기 절연 재질로 형성되는 평탄화층(118)에 적용할 수 있다.
도 14에 도시된 바와 같이, 본 발명에 따른 표시 장치는 제1 및 제2 컬러층(CQ,CL) 중 적어도 어느 하나를 포함하는 컬러 유닛을 더 구비할 수 있다. 본 발명에서는 순차적으로 적층되는 제1 및 제2 컬러층(CQ,CL)을 구비하는 것을 예로 들어 설명하기로 한다.
제1 컬러층(CQ)은 발광 소자(130)가 배치된 기판(101)을 평탄화하기 위해 형성된 제2 평탄화층(198) 상에 배치된다. 제1 컬러층(CL)은 적색 서브 화소 영역에 배치되는 적색 양자점층, 녹색 서브 화소 영역에 배치되는 녹색 양자점층 및 청색 서브 화소 영역에 배치되는 청색 양자점층을 포함할 수 있다.
제2 컬러층(CL)은 제1 컬러층(CQ) 상에 배치될 수 있다. 제2 컬러층(CL)은 적색 서브 화소 영역에 배치되는 적색 컬러 필터, 녹색 서브 화소 영역에 배치되는 녹색 컬러 필터 및 청색 서브 화소 영역에 배치되는 청색 컬러 필터를 포함할 수 있다.
이에 따라, 발광 소자(130)에서 생성된 여러가지 색의 파장을 가지는 백색광은 제1 컬러층(CQ)을 통과하면서, 제1 컬러층(CQ)에 해당하는 색의 파장의 광으로 변환된다. 이에 따라, 발광 소자(130)에서 생성된 백색광은, 제1 컬러층(CQ)에 해당하는 색의 파장으로 변환된 상태에서 제2 컬러층(CL)을 통과하게 되므로 컬러필터인 제2 컬러층(CL)에서 흡수되는 광량이 줄어들어 광효율이 향상된다.
한편, 청색광은 백색광보다 높은 에너지의 광을 방출하므로, 청색 양자점은 백색광을 청색광으로 변환하는 것이 어렵다. 따라서, 청색 서브 화소 영역에는 청색 양자점층으로 이루어진 제1 컬러층(CQ)이 배치되지 않고 청색 컬러 필터로 이루어진 제2 컬러층(CL)이 추가로 배치될 수도 있다. 따라서, 청색 서브 화소 영역의 제2 컬러층은 발광 소자(130)로부터 생성된 백색광 중 청색광 이외의 파장 대역의 광을 흡수하고 청색광만을 투과시킨다.
제1 및 제2 컬러층(CQ,CL) 각각 포함하는 컬러 유닛들 사이에는 블랙매트릭스(BM)가 배치될 수 있다. 블랙 매트릭스(BM)는 각 서브 화소 영역을 구분함과 아울러 인접한 서브 화소 영역 간의 광간섭 및 빛샘을 방지하는 역할을 하게 된다. 이러한 블랙매트릭스(BM)는 고저항의 블랙 절연 재질로 형성되거나, 적색(R), 녹색(G) 및 청색(B) 컬러 필터(CL) 중 적어도 2색의 컬러 필터가 적층되어 형성된다.
제1 및 제2 컬러층(CQ,CL)과 블랙매트릭스(BM)가 형성된 기판(101) 상에 커버 기판(111)이 배치된다.
한편, 본 발명에 따른 표시 장치는 양면 발광을 위해 도 15 또는 도 16에 도시된 바와 같이, 제1 및 제2 컬러층(CQ,CL) 중 적어도 어느 하나를 포함하는 컬러 유닛이 버퍼층(110)의 상부면 및 하부면 상에 배치될 수도 있다.
도 15에 도시된 바와 같이 버퍼층(110)의 상부면 상에 배치되는 제1 및 제2 컬러층(CQ,CL)은 제2 평탄화층(198) 하부에 배치될 수 있다. 예를 들어, 제1 및 제2 컬러층(CQ,CL)은 트렌치(200) 내에 매립될 수도 있다. 이 때, 제2 평탄화층(198)은 제1 및 제2 컬러층(CQ,CL)과 블랙 매트릭스(BM)의 단차를 제거하며, 커버 기판(111)은 제2 평탄화층(198)의 평탄한 표면 상에 배치될 수 있다.
도 16에 도시된 바와 같이, 버퍼층(110)의 상부면 상에 배치되는 제1 및 제2 컬러층(CQ,CL)은 제2 평탄화층(198) 상에 배치될 수 있다. 제2 평탄화층(198)은 발광 소자(130)를 고정하기 위한 제2 보호막(196) 상에 배치된다.
도 15 및 도 16에 도시된 바와 같이, 버퍼층(110)의 하부면 상에 배치되는 블랙매트릭스(BM)는 버퍼층(110)의 상부면 상에 배치되는 블래매트릭스(BM)와 중첩되며, 버퍼층(110)의 하부면 상에 배치되는 제1 및 제2 컬러층(CQ,CL)은 버퍼층(110)의 상부면 상에 배치되는 제1 및 제2 컬러층(CQ,CL)과 중첩된다.
한편, 도 15 및 도 16에서는 박형화 및 벤딩 용이를 위해 도 14에 도시된 기판(101)을 제거함으로써 컬러 유닛 및 블랙매트릭스(BM)가 버퍼층(110)의 상부면 및 하부면 상에 배치되는 구조를 예로 들어 설명하였다. 하지만, 이외에도 기판(101)이 제거되지 않고 잔존할 수도 있다. 이 경우, 기판(101)의 상부면 및 하부면 상에 컬러 유닛 및 블랙매트릭스(BM)가 배치될 수 있다.
이와 같은, 본 발명에 따른 표시 장치의 제조 방법을 도 17a 내지 도 17d를 결부하여 설명하기로 한다. 본 발명에 따른 표시 장치의 제조 방법은 도 16에 도시된 구조를 예로 들어 설명하기로 한다.
먼저, 도 17a에 도시된 바와 같이, 기판(101) 상에 제1 및 제2 정렬 전극(142,144), 오목부(CC)를 마련하는 층간 절연막(114), 박막 트랜지스터(100), 컨택홀(122a) 및 트렌치(200)를 가지는 보호막(116)이 다수의 마스크 공정을 통해 형성된다. 그런 다음, 도 5a 및 도 5b에 도시된 잉크젯 분사 공정을 통해 트렌치(200)가 형성된 기판(101) 상에 발광 소자(130)를 분사한 후, 도 6a 및 도 6b에 도시된 정렬 공정을 통해 발광 소자(130)를 제1 및 제2 정렬 전극(142,144) 사이에 정렬한다.
그런 다음, 도 17b에 도시된 바와 같이 발광 소자(130)와 접촉하는 제1 및 제2 전극(150,160)이 형성된 후, 제2 보호막(196) 및 제2 평탄화층(198)이 순차적으로 형성될 수 있다. 이 때, 제1 및 제2 전극(150,160) 각각은 트렌치(200)에 의해 노출된 보호막(116)의 측면과 발광 소자(130) 사이의 공간을 채우도록 배치될 수 있다. 이 경우, 제1 전극(150)은 트렌치(200)에 의해 노출된 발광 소자(130)의 일측면과 접촉될 수 있으며, 연장되어 발광 소자(130)의 상부면의 일부와 접촉될 수 있다. 제2 전극(160)은 트렌치(200)에 의해 노출된 발광 소자(130)의 일측면과 접촉될 수 있으며, 연장되어 발광 소자(130)의 상부면의 일부와 접촉될 수 있다.
그런 다음, 도 17c에 도시된 바와 같이 제2 평탄화층(198) 상에 제1 및 제2 컬러층(CQ,CL), 블랙매트릭스(BM) 및 커버 기판(111)이 순차적으로 배치될 수 있다.
그런 다음, 도 17d에 도시된 기판(101)이 제거된 후, 버퍼층(110)의 하부면 상에 제1 및 제2 컬러층(CQ,CL), 블랙매트릭스(BM) 및 하부 보호막(194)이 순차적으로 배치됨으로써 표시 장치가 완성될 수 있다.
완성된 표시 장치의 발광 소자(130)는 애노드 전극 역할을 하는 제1 전극(150)과, 캐소드 전극 역할을 하는 제2 전극(160)을 통해 공급되는 구동 신호에 의해 발광함으로써 영상이 구현된다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
100: 박막트랜지스터 120: 차광층
130: 발광 소자 142,144: 정렬 전극
150: 제1 전극 160: 제2 전극
200: 트렌치

Claims (20)

  1. 기판 상에 배치되는 제1 및 제2 정렬 전극과;
    상기 제1 및 제2 정렬 전극 사이에 배치되는 오목부를 마련하는 정렬 절연막과;
    상기 정렬 절연막 상에 배치되는 발광 소자와;
    상기 발광 소자와 전기적으로 접속되는 제1 및 제2 전극과;
    상기 제1 및 제2 전극 중 어느 하나와 접속되는 박막트랜지스터와;
    상기 오목부 상에서 상기 오목부보다 폭이 넓은 트렌치를 마련하는 다수의 절연막을 구비하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 트렌치는 상기 오목부와 중첩되며, 상기 박막트랜지스터와 비중첩되는 표시 장치.
  3. 제 1 항에 있어서,
    상기 정렬 절연막은
    상기 박막트랜지스터 상에 배치되는 보호막을 포함하며,
    상기 다수의 절연막은
    상기 박막트랜지스터의 액티브층 하부에 배치되는 버퍼층과;
    상기 박막트랜지스터의 액티브층과, 상기 박막트랜지스터의 게이트 전극 사이에 배치되는 게이트 절연막과;
    상기 박막트랜지스터의 소스 및 드레인 전극과, 상기 박막트랜지스터의 게이트 전극 사이에 배치되는 층간 절연막을 구비하는 표시 장치.
  4. 제 3 항에 있어서,
    상기 트렌치는 상기 버퍼층, 상기 게이트 절연막 및 상기 층간 절연막 각각의 측면과 상기 기판의 상부면을 노출시키며,
    상기 오목부는 상기 제1 및 제2 정렬 전극 사이의 이격 공간과 대응되는 상기 보호막의 굴곡진 표면에 의해 마련되는 표시 장치.
  5. 제 4 항에 있어서,
    상기 박막트랜지스터의 액티브층과 중첩되는 차광층을 더 구비하며,
    상기 제1 및 제2 정렬 전극은 상기 차광층과 동일 평면 상에 상기 차광층과 동일 재질로 이루어지는 표시 장치.
  6. 제 5 항에 있어서,
    상기 트렌치는 상기 층간 절연막의 측면과 상기 게이트 절연막의 상부면을 노출시키며,
    상기 오목부는 상기 제1 및 제2 정렬 전극 사이의 이격 공간과 대응되는 상기 보호막의 굴곡진 표면에 의해 마련되는 표시 장치.
  7. 제 6 항에 있어서,
    상기 제1 및 제2 정렬 전극은 상기 박막트랜지스터의 게이트 전극과 동일 평면 상에 상기 게이트 전극과 동일 재질로 이루어지는 표시 장치.
  8. 제 3 항에 있어서,
    상기 트렌치는 상기 오목부 및 박막트랜지스터와 중첩되는 표시 장치.
  9. 제 8 항에 있어서,
    상기 정렬 절연막은
    상기 박막트랜지스터 상에 배치되는 평탄화층을 포함하며,
    상기 오목부는 상기 평탄화층의 내부면 및 측면을 노출시키는 표시 장치.
  10. 제 1 항에 있어서,
    상기 오목부는 상기 제1 및 제2 정렬 전극의 길이 방향을 따라 상기 제1 및 제2 정렬 전극 사이에 배치되며,
    상기 오목부는 각 서브 화소에 다수개 배치되는 표시 장치.
  11. 제 10 항에 있어서
    상기 다수개의 오목부 사이에는 상기 제1 및 제2 정렬 전극의 길이 방향을 따라 신장되는 볼록부가 배치되며,
    상기 볼록부는 상기 제1 및 제2 정렬 전극과 중첩되는 표시 장치.
  12. 제 1 항에 있어서,
    상기 오목부는 상기 제1 및 제2 정렬 전극의 폭 방향을 따라 상기 제1 및 제2 정렬 전극과 교차되도록 각 서브 화소에 다수개 배치되는 표시 장치.
  13. 제 12 항에 있어서,
    상기 다수개의 오목부 사이에는 상기 제1 및 제2 정렬 전극의 폭 방향을 따라 신장되는 볼록부가 배치되는 표시 장치.
  14. 제 1 항에 있어서,
    상기 발광 소자는 상기 오목부를 마련하는 상기 정렬 절연막의 내부면과 이격되도록 상기 정렬 절연막의 상부면 상에 배치되는 표시 장치.
  15. 제 1 항에 있어서,
    상기 발광 소자는 상기 오목부를 마련하는 상기 정렬 절연막의 내부면 및 내측면과 마주보도록 상기 오목부 내에 배치되는 표시 장치.
  16. 제 1 항에 있어서,
    상기 발광 소자는 상기 오목부 내에서 경사지게 배치되는 표시 장치.
  17. 제 1 항에 있어서,
    상기 제1 및 제2 정렬 전극은 상기 트렌치에 의해 노출된 다수의 절연막 중 적어도 어느 하나의 절연막의 측면 상에 배치되는 표시 장치.
  18. 제 1 항에 있어서,
    상기 제1 및 제2 전극 각각은 상기 트렌치에 의해 노출된 다수의 절연막 중 적어도 어느 하나의 절연막의 측면과 상기 발광 소자 사이의 공간을 채우는 표시 장치.
  19. 제 1 항에 있어서,
    상기 기판의 상부면 및 하부면 중 적어도 하나 상에 배치되는 다수의 컬러 층과;
    상기 다수의 컬러층 사이에 배치되며 상기 구동 트랜지스터와 중첩되는 블랙매트릭스를 더 구비하는 표시 장치.
  20. 제 19 항에 있어서,
    상기 기판의 상부면 상에 배치되는 상기 다수의 컬러층은 상기 트렌치 내에 매립되는 표시 장치.
KR1020200163837A 2020-11-30 2020-11-30 표시 장치 KR20220075585A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200163837A KR20220075585A (ko) 2020-11-30 2020-11-30 표시 장치
US17/536,142 US20220173160A1 (en) 2020-11-30 2021-11-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200163837A KR20220075585A (ko) 2020-11-30 2020-11-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20220075585A true KR20220075585A (ko) 2022-06-08

Family

ID=81751999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200163837A KR20220075585A (ko) 2020-11-30 2020-11-30 표시 장치

Country Status (2)

Country Link
US (1) US20220173160A1 (ko)
KR (1) KR20220075585A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063181A1 (ko) * 2022-09-23 2024-03-28 엘지전자 주식회사 디스플레이 장치
WO2024106674A1 (ko) * 2022-11-16 2024-05-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115066755A (zh) * 2020-09-21 2022-09-16 京东方科技集团股份有限公司 显示基板及显示装置
KR20220125862A (ko) * 2021-03-04 2022-09-15 삼성디스플레이 주식회사 표시 장치
KR20220126827A (ko) * 2021-03-09 2022-09-19 삼성디스플레이 주식회사 표시 장치
KR20220135287A (ko) * 2021-03-29 2022-10-07 삼성디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105044966B (zh) * 2015-08-10 2018-06-29 深圳市华星光电技术有限公司 一种基板及光阻层的制作方法
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102657126B1 (ko) * 2018-07-20 2024-04-16 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20220014390A (ko) * 2020-07-24 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20220051084A (ko) * 2020-10-16 2022-04-26 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220073323A (ko) * 2020-11-26 2022-06-03 엘지디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063181A1 (ko) * 2022-09-23 2024-03-28 엘지전자 주식회사 디스플레이 장치
WO2024106674A1 (ko) * 2022-11-16 2024-05-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20220173160A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
KR20220075585A (ko) 표시 장치
KR101625291B1 (ko) 전계 발광 장치 및 그 제조 방법
KR102514938B1 (ko) 표시장치
KR102666873B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
US11749709B2 (en) Display device
EP3890022A1 (en) Display device
KR20200132520A (ko) 발광 표시 장치
KR20120037738A (ko) 유기전계 발광소자
US10693108B2 (en) Electroluminescent display device
JP2008513931A (ja) 有機ｅｌ表示装置及びその製造方法
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
JP2019061927A (ja) 表示装置
KR20220062150A (ko) 표시 장치
KR102520022B1 (ko) 표시장치
KR20220019198A (ko) 표시 장치
US20220165787A1 (en) Display device
KR20210132271A (ko) 표시 장치
KR20210083680A (ko) Led 표시장치
US12009365B2 (en) Display device
EP3993033A2 (en) Display device and method of fabricating the same
KR20210012415A (ko) 발광 표시 장치
US20240204143A1 (en) Light emitting display device
US20230180568A1 (en) Organic light emitting display device
KR20230174344A (ko) 표시 장치 및 이의 제조 방법
KR20240108042A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination