KR20210083680A - Led 표시장치 - Google Patents

Led 표시장치 Download PDF

Info

Publication number
KR20210083680A
KR20210083680A KR1020190176217A KR20190176217A KR20210083680A KR 20210083680 A KR20210083680 A KR 20210083680A KR 1020190176217 A KR1020190176217 A KR 1020190176217A KR 20190176217 A KR20190176217 A KR 20190176217A KR 20210083680 A KR20210083680 A KR 20210083680A
Authority
KR
South Korea
Prior art keywords
led
micro
type electrode
sub
electrode
Prior art date
Application number
KR1020190176217A
Other languages
English (en)
Inventor
최재용
이승준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190176217A priority Critical patent/KR20210083680A/ko
Priority to PCT/KR2020/011761 priority patent/WO2021132842A1/ko
Priority to CN202080073655.5A priority patent/CN114616673A/zh
Priority to EP20907800.5A priority patent/EP4084079A4/en
Priority to US17/421,684 priority patent/US11990458B2/en
Publication of KR20210083680A publication Critical patent/KR20210083680A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0542—12th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

본 출원은 LED 표시장치에 관한 것으로, 특히 불량화소의 리페어(repair)구조를 포함하는 LED 표시장치에 관한 것이다.
본 발명은 불량이 발생된 마이크로-LED 상부로 마이크로-LED로 전압을 인가하기 위한 제 1 및 제 2 연결전극과 각각 전기적으로 연결되는 서브 마이크로-LED를 적층하여 위치하도록 하는 것이다.
이를 통해, 불량화소에 의해 화질저하가 발생하는 것을 방지할 수 있으면서도, 불량이 발생된 마이크로-LED를 별도로 제거하지 않아도 됨에 따라, 이를 통해 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있다.

Description

LED 표시장치{Light emitting diode(LED) display device}
본 출원은 LED 표시장치에 관한 것으로, 특히 불량화소의 리페어(repair)구조를 포함하는 LED 표시장치에 관한 것이다.
최근 표시장치의 대형화에 따라 공간 점유가 적은 평면표시소자의 요구가 증대되고 있으며, 액정표시장치(liquid crystal display (LCD) device) 또는 유기발광다이오드(organic light emitting diode: OLED)를 포함하는 유기전계발광 표시장치(organic electroluminescent display (OLED) device)가 평판표시장치의 기술이 빠른 속도로 발전하고 있다.
여기서, 액정표시장치에서는 배면과 전면에 편광판이 부착된 액정패널의 하부에 백라이트 유닛이 배치되며, 이에 따라 백라이트 유닛에 구비된 광원으로부터의 광의 5% 이하만이 액정패널을 통과하여 광효율에서 단점을 갖는다.
그리고, 유기전계발광 표시장치의 경우 액정표시장치에 비해 개선된 광효율을 갖지만 여전히 광효율에 한계가 있고 표시장치의 내구성 및/또는 수명 등에서 여전히 단점을 갖는다.
따라서 최근에는 액정표시장치 및/또는 유기전계발광 표시장치의 위와 같은 문제점들을 극복하기 위해, 발광 소자로서 LED(Light emitting diode)를 사용하는 LED 표시장치가 제안되었다. LED 표시장치는 미니-LED와 같은 소형 LED나, 마이크로-LED와 같은 초소형 LED 등이 사용될 수 있다.
마이크로-LED 표시장치는 크기가 100마이크로미터(㎛) 이하인 초소형 LED(μLED)를 각 서브픽셀에 배치시켜 영상을 구현하는 표시장치로서, 낮은 소비전력과 소형화 측면에서 큰 장점을 갖는다.
한편, 이러한 일반적인 마이크로-LED 표시장치는 웨이퍼에 형성된 마이크로-LED를 트랜지스터 소자가 형성된 기판의 선택적 위치에 전사(이송: transfer)하는 방식으로 형성하게 되는데, 이러한 일반적인 마이크로-LED 표시장치는 웨이퍼 상에 형성되는 마이크로-LED의 불량 제어 및 전사 공정의 수율 확보가 핵심이다.
따라서, 마이크로-LED 자체의 불량과 전사 공정 시의 불량에 기인한 마이크로-LED 표시장치의 불량을 방지하기 위해, 마이크로-LED를 기판에 전사한 후, 이의 불량여부를 판별하는 과정을 거치고, 불량이 발생하였을 경우, 정상 마이크로-LED로 다시 교체하여 주는 작업을 수행하게 된다.
불량이 발생된 마이크로-LED의 교체 작업은 이미 접착층에 의해 기판에 접착된 마이크로-LED를 제거하는 과정이 요구되게 되는데, 이는 주변의 정상 마이크로-LED에 영향이 없이 진행되어야 하기 때문에 매우 많은 시간과 정밀한 공정을 요하게 됨에 따라, 공정의 효율성이 낮아지게 되는 문제점을 야기하게 된다.
따라서, 최근에는 위와 같이 불량이 발생된 마이크로-LED를 제거하지 않고, 별도의 리던던시(redundancy) 마이크로-LED를 더욱 구비하여, 불량이 발생된 마이크로-LED를 제거하는 공정을 생략할 수 있으나, 리던던시 마이크로-LED로 인한 비용 상승 및 리던던시 마이크로-LED 를 위한 별도의 배선 등의 형성공정을 더욱 필요로 하게 된다.
따라서, 공정의 효율성이 낮은 단점을 갖는다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 불량이 발생된 마이크로-LED의 제거 공정 없이도 불량화소에 의해 화질저하가 발생하는 것을 방지하는 것을 제 1 목적으로 한다.
또한, 공정비용 절감 및 공정의 단순화를 통해 공정의 효율성을 향상시키는 것을 제 2 목적으로 한다.
전술한 바와 같이 목적을 달성하기 위해, 본 발명은 기판 상에 위치하는 제 1 및 제 2 박막트랜지스터와, 상기 제 1 박막트랜지스터와 전기적으로 연결되는 제 1 LED와, 상기 제 2 박막트랜지스터와 전기적으로 연결되는 제 2 LED와, 상기 제 1 LED 상부로 위치하며, 상기 제 1 박막트랜지스터와 전기적으로 연결되며, 상기 제 1 LED가 위치하는 반대방향으로 광을 반사시키는 반사층을 포함하는 서브 LED를 포함하며, 상기 제 1 및 제 2 박막트랜지스터로부터 신호가 인가되면, 상기 제 2 LED와 상기 서브 LED는 발광하는 LED 표시장치를 제공한다.
이때, 상기 제 1 LED는 상기 박막트랜지스터의 드레인전극과 제 1 연결전극을 통해 전기적으로 연결되는 제 1 n형 전극과, 공통전압배선과 제 2 연결전극을 통해 전기적으로 연결되는 제 1 p형전극을 포함하며, 상기 서브 LED는 상기 제 1 연결전극과 전기적으로 연결되는 제 2 n형 전극과, 상기 제 2 연결전극과 전기적으로 연결되는 제 2 p형 전극을 포함하며, 상기 제 1 n형 전극 및 상기 제 1 p형 전극 사이로 제 1-1 및 제 1-2 반도체층과 제 1 활성층을 포함하며, 상기 제 2 n형 전극 및 상기 제 2 p형 전극 사이로 제 2-1 및 제 2-2 반도체층과 제 2 활성층을 포함한다.
그리고, 상기 상기 반사층은 상기 제 2-2 반도체층과 상기 제 2 p형 전극 사이로 위치하며, 상기 반사층은 상기 제 2-1 반도체층과 상기 제 2 n형 전극 사이로 위치한다.
이때, 상기 제 2 p형 전극은 제 3 연결전극을 통해 상기 제 2 연결전극과 전기적으로 연결되며, 상기 제 2 p형 전극은 상기 제 2 연결전극으로부터 연장되는 보조전극과 전기적으로 연결된다.
그리고, 상기 제 1 LED는 상기 제 1 n형 전극과 상기 제 1 p형 전극이 제 1 방향을 따라 위치하도록 배치되며, 상기 서브 LED는 상기 제 2 n형 전극과 상기 제 2 p형 전극이 상기 제 1 방향을 따라 위치하도록 배치되며, 상기 제 1 LED는 상기 제 1 n형 전극과 상기 제 1 p형 전극이 제 1 방향을 따라 위치하도록 배치되며, 상기 서브 LED는 상기 제 2 n형 전극과 상기 제 2 p형 전극이 상기 제 1 방향과 다른 제 2 방향을 따라 위치하도록 배치되며, 상기 제 1 연결전극과 상기 제 2 n형 전극 사이로는 제 1 범프가 위치하며, 상기 제 2 연결전극과 상기 제 2 p형 전극 사이로는 제 2 범프가 위치한다.
위에 상술한 바와 같이, 본 발명에 따라 불량이 발생된 마이크로-LED 상부로 마이크로-LED로 전압을 인가하기 위한 제 1 및 제 2 연결전극과 각각 전기적으로 연결되는 서브 마이크로-LED를 적층하여 위치하도록 함으로써, 불량화소에 의해 화질저하가 발생하는 것을 방지할 수 있으면서도, 불량이 발생된 마이크로-LED를 별도로 제거하지 않아도 됨에 따라, 이를 통해 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있는 효과가 있다.
또한, 별도의 리던던시 마이크로-LED를 구비하지 않아도 됨에 따라, 리던던시 마이크로-LED에 의한 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있는 효과가 있다.
또한 리던던시 마이크로-LED를 실장할 위치 등을 고려하지 않아도 됨에 따라, 마이크로-LED의 발광 면적을 확보할 수 있으며, 또한 마이크로-LED의 발광효율 또한 향상시킬 수 있는 효과가 있으며, 이를 통해, 고휘도의 영상 또한 구현할 수 있는 효과를 갖는다.
또한, 단위면적당 서브픽셀의 개수를 늘릴 수 있어, 고해상도를 갖는 마이크로-LED 표시장치를 구현할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 마이크로-LED 표시장치의 제조방법 중 마이크로-LED의 전사 및 점등테스트를 공정순서에 따라 개략적으로 도시한 흐름도.
도 2는 본 발명의 제 1 실시예에 따른 마이크로-LED표시장치의 세개의 서브픽셀들을 개략적으로 도시한 단면도.
도 3은 본 발명의 제 1 실시예의 또 다른 마이크로-LED표시장치의 세개의 서브픽셀들을 개략적으로 도시한 단면도.
도 4는 본 발명의 제 2 실시예에 따른 마이크로-LED표시장치의 세개의 서브픽셀들을 개략적으로 도시한 단면도.
도 5a ~ 5b는 본 발명의 제 3 실시예에 따른 마이크로-LED표시장치의 세개의 서브픽셀들을 개략적으로 도시한 평면도.
도 5c는 도 5 a와 도 5b의 절단선 Ⅴ-Ⅴ'선을 따라 자른 단면도.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 마이크로-LED 표시장치의 제조방법 중 마이크로-LED의 전사 및 점등테스트를 공정순서에 따라 개략적으로 도시한 흐름도이다.
도시한 바와 같이, 본 발명의 실시예에 따른 마이크로-LED 표시장치는 제 1 단계(st1)로 기판 상에 트랜지스터 소자를 포함하는 서브픽셀 회로를 형성하고, 기판 상부로 광을 발산하는 마이크로-LED를 각 서브픽셀 별로 배치한다.
여기서, 마이크로-LED는 사파이어, SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga203 중 적어도 어느 하나로 이루어지는 웨이퍼 상에 에피(epi) 성장된 상태로, 기판 상부로 전사하여 각 서브픽셀 별로 배치하게 된다.
다음으로 제 2 단계(st2)로 마이크로-LED 상부로 제 1 및 제 2 패드전극을 형성한다.
여기서, 제 1 패드전극은 마이크로-LED의 제 1-1 반도체층과 접촉되어, 마이크로-LED에 데이터신호를 공급하게 되며, 제 2 패드전극은 마이크로-LED의 제 2 반도체층과 접촉되어 마이크로-LED에 공통신호를 공급하게 된다.
다음으로 제 1 및 제 2 패드전극이 형성된 후에는 제 3 단계(st3)로 마이크로-LED의 점등테스트를 실시한다.
점등테스트는 여러가지 방법으로 마이크로-LED의 불량 여부를 검사하게 되는데, 하나의 예로써, 점등테스트는 프로브 등을 통해 마이크로-LED가 통전되는지를 확인함으로써, 마이크로-LED의 불량 여부를 판단할 수 있다.
또는 마이크로-LED의 제 1 및 제 2 패드전극으로 각각 구동신호를 인가하여 마이크로-LED 자체의 발광을 확인함으로써, 이를 통해서도 마이크로-LED의 불량 여부를 판단할 수 있다.
여기서, 프로브를 이용하여 마이크로-LED의 불량 여부를 판단하는 경우, 제 2 단계(st2)의 제 1 및 제 2 패드전극을 형성하는 단계를 생략할 수 있다.
이러한 점등테스트는 마이크로-LED의 불량 여부에 따라 육안 검사 방법을 채택할 수도 있고, 또는 전류를 흘려 쇼트가 발생한 영역을 검출해 내는 방법을 채택할 수도 있으나, 이에 한정하는 것은 아니고, 불량 마이크로-LED를 검출할 수 있는 방법이면 어떠한 방법이든 가능하다.
이와 같은 점등테스트를 통해 마이크로-LED의 불량이 발생되는 경우, 불량이 발생된 마이크로-LED가 위치하는 서브픽셀은 블랙 스팟(Black spot)으로 보이는 현상이 발생할 수 있다.
점등테스트에서 양성 판정을 받은 마이크로-LED는 제 5 단계(st5)로 넘어가게 되는데, 제 5 단계(st5)는 마이크로-LED 상부로 제 1 및 제 2 패드전극 및 마이크로-LED를 보호하기 위한 절연층 또는 광변환층 등을 형성하는 단계이다.
제 5 단계(st5)를 거쳐 마이크로-LED의 전사 및 점등테스트가 완료된다.
이에 반해, 제 3 단계(st3)의 점등테스트에서 불량 판정을 받은 마이크로-LED는 제 4 단계(st4)의 리페어공정을 진행하게 되는데, 본 발명의 실시예에 따른 마이크로-LED 표시장치는 불량 판정을 받은 마이크로-LED 상부로 서브 마이크로-LED를 배치함으로써 리페어공정을 진행하게 된다.
이러한 리페어공정은 불량 판정을 받은 마이크로-LED(이하, 불량 마이크로-LED라 함)를 별도로 제거하는 공정을 생략하고, 불량 마이크로-LED의 제 1 및 제 2 패드전극과 서브 마이크로-LED가 서로 전기적으로 연결되도록 하는 것이다.
이를 통해, 본 발명의 실시예에 따른 마이크로-LED 표시장치는 불량화소에 의해 화질저하가 발생하는 것을 방지할 수 있으면서도, 불량이 발생된 마이크로-LED를 별도로 제거하지 않아도 됨에 따라, 이를 통해 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있게 된다.
또한, 별도의 리던던시 마이크로-LED를 구비하지 않아도 됨에 따라, 이에 의해서도 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있게 된다.
리페어공정이 완료된 마이크로-LED는 제 5 단계(st5)로 진행되어, 서브 마이크로-LED 상부로 마이크로-LED를 보호하기 위한 절연층 또는 광변환층 등을 형성하여 마이크로-LED의 전사 및 점등테스트가 완료된다.
- 제 1 실시예 -
도 2는 본 발명의 제 1 실시예에 따른 마이크로-LED표시장치의 세개의 서브픽셀들을 개략적으로 도시한 단면도이다.
설명에 앞서, 기판(101) 상에 정의된 각 서브픽셀(R-SP, G-SP, B-SP)에는 각각 구동 및 스위칭 박막트랜지스터(DTr, 미도시)가 구비되나, 설명의 편의 및 도면의 간결함을 위하여 하나의 서프픽셀(R-SP, G-SP, B-SP)에만 구동 박막트랜지스터(DTr)를 도시하도록 한다.
마이크로-LED표시장치(100)의 복수의 서브픽셀(R-SP, G-SP, B-SP)들 각각은 데이터라인들과 게이트라인들의 교차 구조에 의해 정의될 수 있으나, 이에 한정되는 것은 아니다.
도시한 바와 같이 각각의 서브픽셀(R-SP, G-SP, B-SP)에는 마이크로-LED(120)에 대응하는 발광영역(EA)을 포함하며, 발광영역(EA)의 가장자리를 따라서는 비발광영역(NEA)을 이루게 된다.
그리고 비발광영역(NEA) 내의 일측에는 구동 박막트랜지스터(DTr)가 형성되는 스위칭영역(TrA)이 정의된다. 스위칭영역(TrA) 상에는 반도체층(103)이 위치하는데, 반도체층(103)은 실리콘으로 이루어지며 그 중앙부는 채널을 이루는 액티브영역(103a) 그리고 액티브영역(103a) 양측면으로 고농도의 불순물이 도핑된 소스 및 드레인영역(103b, 103c)으로 구성된다.
이러한 반도체층(103) 상부로는 게이트절연막(105)이 위치한다.
게이트절연막(105) 상부로는 반도체층(103)의 액티브영역(103a)에 대응하여 게이트전극(104)이 구비된다.
또한, 게이트전극(104) 상부로는 제 1 층간절연막(106a)이 위치하며, 이때 제 1 층간절연막(106a)과 그 하부의 게이트절연막(105)은 액티브영역(103a) 양측면에 위치한 소스 및 드레인영역(103b, 103c)을 각각 노출시키는 제 1, 2 반도체층 콘택홀(107a, 107b)이 구비된다.
다음으로, 제 1, 2 반도체층 콘택홀(107a, 107b)을 포함하는 제 1 층간절연막(106a) 상부로는 서로 이격하며 제 1, 2 반도체층 콘택홀(107a, 107b)을 통해 노출된 소스 및 드레인영역(103b, 103c)과 각각 접촉하는 소스 및 드레인 전극(109a, 109b)이 구비되어 있다.
소스전극(109a)은 데이터라인과 연결되는데, 제 1 층간절연막(106a) 상부로는 데이터라인과 평행하게는 공통전압배선(108)이 더욱 형성된다.
선택적으로, 공통전압배선(108)은 복수의 단위 픽셀 각각마다 하나씩 마련될 수 있다. 이 경우, 각 단위 픽셀을 구성하는 적어도 3개의 서브픽셀(R-SP, G-SP, B-SP)은 하나의 공통전압배선(108)을 공유하게 된다. 이에 따라, 각 서브픽셀(B-SP, G-SP, R-SP)의 구동을 위한 공통전압배선(108)의 개수를 감소시킬 수 있고, 감소하는 공통전압배선(108)의 개수만큼 각 단위 픽셀의 개구율을 증가시키거나 각 단위 픽셀의 크기를 감소시킬 수 있다.
이러한 소스 및 드레인전극(109a, 109b)과 공통전압배선(108) 그리고 두 전극(109a, 109b) 사이로 노출된 제 1 층간절연막(106a) 상부로는 제 2 층간절연막(106b)이 위치한다.
이때, 소스 및 드레인전극(109a, 109b)과 이들 전극(109a, 109b)과 접촉하는 소스 및 드레인영역(103b, 103c)을 포함하는 반도체층(103)과 반도체층(103) 상부에 위치하는 게이트절연막(105) 및 게이트전극(104)은 구동 박막트랜지스터(DTr)를 이루게 된다.
그리고, 스위칭 박막트랜지스터(미도시)는 구동 박막트랜지스터(DTr)와 동일한 구조로, 구동 박막트랜지스터(DTr)와 전기적으로 연결될 수 있다.
여기서, 도면에서는 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(DTr)가 반도체층(103)이 폴리실리콘 반도체층 또는 산화물반도체층으로 이루어진 탑 게이트(top gate) 타입을 예로써 보이고 있으나, 이의 변형예로써 순수 및 불순물의 비정질실리콘으로 이루어진 보텀 게이트(bottom gate) 타입으로 구비될 수도 있다.
그리고 제 2 층간절연막(106b) 상부로는 각 서브픽셀(R-SP, G-SP, B-SP) 별로 마이크로-LED(120)가 위치하는데, 각각의 마이크로-LED(120)는 제 1 n형 전극(121)과 발광층 그리고 제 1 p형 전극(129)을 포함한다.
발광층은 제 1 n형 전극(121)과 제 1 p형 전극(129) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광하게 되는데, 발광층은 제 1-1 반도체층(123), 제 1 활성층(125) 그리고 제 1-2 반도체층(127)을 포함한다.
제 1-1 반도체층(123)은 제 1 활성층(125)에 전자를 제공하게 된다. 이러한 제 1-1 반도체층(123)은 n-GaN계 반도체 물질로 이루어질 수 있으며, n-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다.
여기서, 제 1-1 반도체층(123)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, 또는 C 등이 사용될 수 있다.
제 1 활성층(125)은 제 1-1 반도체층(123)의 일측 상에 마련된다. 이러한 제 1 활성층(125)은 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 갖는다.
이러한 제 1 활성층(125)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.
제 1-2 반도체층(127)은 제 1 활성층(125) 상에 마련되어, 제 1 활성층(125)에 정공을 제공하게 된다. 이러한 제 1-2반도체층(127)은 p-GaN계 반도체 물질로 이루어질 수 있으며, p-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 1-2 반도체층(127)의 도핑에 사용되는 불순물로는 Mg, Zn, 또는 Be 등이 이용될 수 있다.
제 1 p형 전극(129)은 제 1-2 반도체층(127) 상에 마련되는데, 제 1 p형 전극(129)은 제 1-2 반도체층(127)에 정공을 제공하는 캐소드전극으로 사용될 수 있다. 그리고 제 1 n형 전극(121)은 제 1 활성층(125)과 제 1-2 반도체층(127)으로부터 전기적으로 분리되도록 제 1-1 반도체층(123)의 타측 상에 마련되는데, 이러한 제 1 n형 전극(121)은 제 1-1 반도체층(123)에 전자를 제공하는 애노드전극으로 사용될 수 있다.
이때, 제 1 n형 전극(121) 및 제 1 p형 전극(129) 각각은 마이크로-LED(120)의 광 방출 방향에 따라 도전성 투명 물질 또는 도전성 반사 물질로 이루어질 수 있다. 하나의 예로서, 도전성 투명 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다. 그리고, 도전성 반사 물질은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있지만, 이에 한정되지 않는다.
따라서, 마이크로-LED(120)에서 방출되는 광을 기판(101) 쪽으로 진행시키는 후면 발광(bottom emission) 구조의 경우, 제 1 n형 전극(121) 및 제 1 p형 전극(129) 각각은 도전성 반사 물질로 이루어지고, 마이크로-LED(120)에서 방출되는 광을 기판(101)과 반대되는 방향 쪽으로 진행시키는 전면 발광(top emission) 구조일 경우, 제 1 n형 전극(121) 및 제 1 p형 전극(129) 각각은 도전성 투명 물질로 이루어질 수 있다.
이하에서는 전면 발광(top emission) 구조를 일예로 설명하도록 하며, 따라서 제 1 n형 전극(121) 및 제 1 p형 전극(129) 각각은 도전성 투명 물질로 이루어짐을 일예로 설명하도록 한다.
마이크로-LED(120)는 이러한 제 1 n형 전극(121)과 제 1 p형 전극(129) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광하게 된다.
이러한 마이크로-LED(120)의 제 1-1 반도체층(123)과 제 2 층간절연막(106b) 사이로는 반사패턴(133)이 더욱 위치할 수 있는데, 반사패턴(133)은 제 1-1 반도체층(123)과 절연패턴(131)을 사이에 두고 위치할 수 있다.
반사패턴(133)은 마이크로-LED(120)로부터 방출되는 광 중 기판(101)을 향해 방출되는 광을 상부로 반사시킴으로써, 마이크로-LED(120)의 광 효율을 향상시킬 수 있다.
이러한 반사패턴(133)은 기판(101) 상부로 위치할 수도 있는데, 이러한 반사패턴(133)은 구동 박막트랜지스터(DTr)의 게이트전극(104)과 동일한 물질로 이루어져 게이트전극(104)과 동일한 층에 마련될 수 있으나 이에 한정되지 않는다. 즉 기판(101) 상에 위치하는 반사패턴(133)은 구동 박막트랜지스터(DTr)를 구성하는 전극들 중 어느 하나의 전극과 동일한 물질로 이루어질 수 있다.
이와 같이 각 서브픽셀(R-SP, G-SP, B-SP) 별로 위치하는 마이크로-LED(120) 상부로는 제 3 층간절연막(106c)이 위치하는데, 제 3 층간절연막(106c)에는 제 2 층간절연막(106b)과 함께 구동 박막트랜지스터(DTr)의 드레인전극(109b)을 노출하는 드레인콘택홀(PH1)과 공통전압배선(108)을 노출하는 공통콘택홀(PH2)이 구비된다.
또한, 제 3 층간절연막(106c)에는 각 서브픽셀(R-SP, G-SP, B-SP) 별로 위치하는 마이크로-LED(120)의 제 1 n형 전극(121)과 제 1 p형 전극(129)을 각각 노출하는 제 1 및 제 2 전극콘택홀(114a, 114b)이 구비된다.
이러한 제 3 층간절연막(106c) 상부로는 드레인콘택홀(PH1)과 제 1 전극콘택홀(114a)을 통해 각각 노출되는 구동 박막트랜지스터(DTr)의 드레인전극(109b)과 마이크로-LED(120)의 제 1 n형 전극(121)을 전기적으로 연결하게 되는 제 1 연결전극(111)과, 공통콘택홀(PH2)과 제 2 전극콘택홀(114b)을 통해 각각 노출되는 공통전압배선(108)과 마이크로-LED(120)의 제 1 p형 전극(129)을 전기적으로 연결하게 되는 제 2 연결전극(112)이 위치한다.
이러한 제 1 및 제 2 연결전극(111, 112)은 모두 마이크로-LED(120)의 활성층(125)에서 발광된 광을 투과 시키기 위해 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide; ITZO), 아연 산화물(Zinc Oxide; ZnO) 및 주석 산화물(Tin Oxide; TO) 계열의 투명 도전성 산화물로 이루어질 수 있으나, 이에 제한되지 않는다.
따라서, 마이크로-LED(120)의 제 1 n형 전극(121)은 제 1 연결전극(111)을 통해 구동 박막트랜지스터(DTr)의 드레인전극(109b)과 전기적으로 연결되며, 제 1 p형 전극(129)은 제 2 연결전극(112)을 통해 공통전압배선(108)과 전기적으로 연결되어, 각 서브픽셀(R-SP, G-SP, B-SP)에 각각 위치하는 마이크로-LED(120)는 발광하게 된다.
이때, 각각의 서브픽셀(R-SP, G-SP, B-SP)은 복수의 조합으로 하나의 단위픽셀로 정의될 수 있는데, 각각의 서브픽셀(R-SP, G-SP, B-SP)에서는 다양한 색상의 광이 발광될 수 있다.
즉, 각각의 서브픽셀(R-SP, G-SP, B-SP)은 적색 서브픽셀, 녹색 서브픽셀 그리고 청색 서브픽셀로 이루어질 수 있으며, 적색 서브픽셀(R-SP)의 발광영역(EA)으로부터는 적색광이 발광되게 되며, 녹색 서브픽셀(G-SP)의 발광영역(EA)으로부터는 녹색광이 그리고 청색 서브픽셀(B-SP)의 발광영역(EA)으로부터는 청색광이 발광될 수 있으나, 이에 제한되지 않는다.
그리고, 각각의 서브픽셀(R-SP, G-SP, B-SP)의 발광영역(EA)에 대응하여 위치하는 마이크로-LED(120)는 서로 다른 광을 발광할 수도 있으며, 동일한 색상의 광을 발광할 수도 있는데, 예를 들어 각각의 마이크로-LED(120)가 서로 다른 색상의 광을 발광하는 경우, 적색 서브픽셀(R-SP)에 위치하는 마이크로-LED(120)는 적색광을 발광하게 되며, 녹색 서브픽셀(G-SP)에 위치하는 마이크로-LED(120)는 녹색광을 발광하게 되며, 청색 서브픽셀(B-SP)에 위치하는 마이크로-LED(120)는 청색광을 발광하게 된다.
그리고, 각각의 서브픽셀(R-SP, G-SP, B-SP)의 발광영역(EA)에 대응하여 위치하는 마이크로-LED(120)는 모두 동일한 색상의 광을 발광할 수도 있는데, 이때 각각의 서브픽셀(R-SP, G-SP, B-SP)에는 각 마이크로-LED(120) 상부로 광변환층과 같은 광변환부재를 사용하여 마이크로-LED(120) 각각으로부터 발광된 광을 다양한 색상으로 변환되도록 할 수 있다.
여기서, 광변환부재는 각각의 서브픽셀(R-SP, G-SP, B-SP)에 대응하여 위치할 수 있는데, 광변환부재는 잉크젯 프린팅 또는 도팅 등의 방식으로 각각의 마이크로-LED(120) 상에 나노형광체, 유기형광체 또는 양자점 등의 광변환물질이 분포된 포토아크릴, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등을 배치하여, 복수의 광변환부재를 구현할 수 있다.
각 서브픽셀(R-SP, G-SP, B-SP)에 위치하는 마이크로-LED(120) 중 적색 서브픽셀(R-SP)에 대응하여 위치하는 마이크로-LED(120)의 불량이 발생하는 경우, 불량 마이크로-LED(120) 상부로는 서브 마이크로-LED(200)를 더욱 배치한다.
이때 서브 마이크로-LED(200)는 제 2 n형 전극(201)과 발광층 그리고 제 2 p형 전극(209)을 포함하는데, 발광층는 제 2 n형 전극(201)과 제 2 p형 전극(209) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광하게 된다.
발광층은 제 2-1 반도체층(203), 제 2 활성층(205) 그리고 제 2-2 반도체층(207)을 포함한다.
제 2-1 반도체층(203)은 제 2 활성층(205)에 전자를 제공하게 되는데, 이러한 제 2-1 반도체층(203)은 n-GaN계 반도체 물질로 이루어질 수 있으며, n-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다.
여기서, 제 2-1 반도체층(203)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, 또는 C 등이 사용될 수 있다.
제 2 활성층(205)은 제 2-1 반도체층(203)의 일측 상에 마련된다. 이러한 제 2 활성층(205)은 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 갖는다.
이러한 제 2 활성층(205)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.
제 2-2 반도체층(207)은 제 2 활성층(205) 상에 마련되어, 제 2 활성층(205)에 정공을 제공하게 된다. 이러한 제 2-2반도체층(207)은 p-GaN계 반도체 물질로 이루어질 수 있으며, p-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 2-2 반도체층(207)의 도핑에 사용되는 불순물로는 Mg, Zn, 또는 Be 등이 이용될 수 있다.
제 2 p형 전극(209)은 제 2-2 반도체층(207) 상에 마련되는데, 제 2 p형 전극(209)은 제 2-2 반도체층(207)에 정공을 제공하는 캐소드전극으로 사용될 수 있다. 그리고 제 2 n형 전극(201)은 제 2 활성층(205)과 제 2-2 반도체층(207)으로부터 전기적으로 분리되도록 제 2-1 반도체층(203)의 타측 상에 마련되는데, 이러한 제 2 n형 전극(201)은 제 2-1 반도체층(203)에 전자를 제공하는 애노드전극으로 사용될 수 있다.
이러한 서브 마이크로-LED(200)는 제 2 n 형 전극(201)이 제 1 연결전극(111)과 전기적으로 연결되며, 제 2 p형 전극(209)이 제 2 연결전극(112)과 전기적으로 연결되도록, 마이크로-LED(120)의 상부로 적층되어 위치하게 된다.
이때, 제 1 연결전극(111)과 제 2 n형 전극(201) 사이로는 제 1 범프(115a)가 위치할 수 있으며, 제 2 연결전극(112)과 제 2 p형 전극(209) 사이로도 제 2 범프(115b)가 위치하여, 제 1 연결전극(111)과 제 2 n형 전극(201) 그리고 제 2 연결전극(112)과 제 2 p형 전극(209)을 각각 보다 안정적으로 접촉되도록 할 수 있다.
또한, 범프(115a, 115b)의 높이를 통해 마이크로-LED(120)와 제 3 층간절연막(106b) 사이의 단차 또한 보상할 수 있어, 서브 마이크로-LED(200)를 마이크로-LED(120) 상부로 적층되어 위치하도록 할 수 있다.
따라서, 서브 마이크로-LED(200)의 제 2 n형 전극(201)은 제 1 범프(115a)를 통해 제 1 연결전극(111)과 전기적으로 연결되게 되며, 또한 마이크로-LED(120)의 제 1 n형 전극(121)과 전기적으로 연결되게 된다.
또한, 서브 마이크로-LED(200)의 제 2 p형 전극(209)은 제 2 범프(115b)를 통해 제 2 연결전극(112)과 전기적으로 연결되게 되며, 또한 제 2 연결전극(112)과 전기적으로 연결되는 마이크로-LED(120)의 제 1 p형 전극(129)과도 전기적으로 연결되게 된다.
특히 본 발명의 제 1 실시예에 따른 마이크로-LED 표시장치(100)는 서브 마이크로-LED(200)의 제 2-2 반도체층(207)과 제 2 p형 전극(209) 사이로 반사층(211)이 더욱 위치하게 된다.
이러한 본 발명의 제 1 실시예에 따른 마이크로-LED 표시장치(100)는 적색 서브픽셀(R-SP)로 전압을 인가하게 되면, 제 1 및 제 2 연결전극(111, 112)을 통해 마이크로-LED(120)의 제 1 n형 및 p형 전극(121, 129)으로 전압이 인가되게 되나, 적색 서브픽셀(R-SP)에 위치하는 마이크로-LED(120)는 이미 불량이 발생된 마이크로-LED(120)로써, 전압이 인가되더라도 발광하지 않게 된다.
이때 제 1 및 제 2 연결전극(111, 112)으로 인가된 전압들은 제 1 연결전극(111)을 통해 서브 마이크로-LED(200)의 제 2 n형 전극(201)으로 전달되게 되며, 또한 제 2 연결전극(112)을 통해 서브 마이크로-LED(200)의 제 2 p형 전극(209)으로 전달되게 되어, 서브 마이크로-LED(200)가 발광하게 된다.
따라서, 본 발명의 제 1 실시예에 따른 마이크로-LED 표시장치(100)는 불량이 발생된 마이크로-LED(120)를 별도로 제거하는 공정을 진행하지 않더라도, 불량화소에 의해 화질저하가 발생하는 것을 방지할 수 있게 된다.
또한, 불량이 발생된 마이크로-LED(120)를 별도로 제거하지 않아도 됨에 따라, 이를 통해 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있게 되며, 또한 별도의 리던던시 마이크로-LED를 구비하지 않아도 됨에 따라, 이에 의해서도 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있게 된다.
여기서, 서브 마이크로-LED(200)의 제 2 활성층(205)으로부터 발광되는 광은 제 2-2 반도체층(207)과 제 2 p형 전극(209) 사이로 위치하는 반사층(211)에 의해 마이크로-LED(120)를 향해 방출되는 광을 상부로 반사시킴으로써, 서브 마이크로-LED(200)의 광 효율 또한 향상시킬 수 있다.
이러한 반사층(211)은 반사 효율이 높은 금속 물질, 예를 들어, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어질 수도 있으며, 이에 제한되지 않는다.
이와 같이 서브 마이크로-LED(200)가 실장된 마이크로-LED 표시장치(100)는 서브 마이크로-LED(200) 상부로 절연층을 더욱 형성하거나, 광변환층을 위치시켜 불량화소에 의해 화질이 저하되지 않는 마이크로-LED 표시장치(100)를 이루게 된다.
여기서, 도 3에 도시한 바와 같이 서브 마이크로-LED(300)의 제 2-1 반도체층(303)을 GaN, AlGaN, InGaN, 또는 AlInGaN 등과 같은 p-GaN계 반도체 물질로 이루어지도록 하며, 제 2-2 반도체층(307)을 GaN, AlGaN, InGaN, 또는 AlInGaN 등과 같은 n-GaN계 반도체 물질로 이루어지도록 하며, 제 2-1 반도체층(303) 상부로 제 2 p형 전극(309)이 위치하도록 하고, 제 2-2 반도체층(307) 상부로 제 2 n형 전극(301)이 위치하도록 형성할 수도 있다.
따라서, 서브 마이크로-LED(300)의 제 2 p형 전극(309)은 마이크로-LED(120)의 제 1 p 형 전극(129)과 연결되는 제 2 연결전극(112)과 연결되도록 하며, 제 2 n형 전극(301)은 마이크로-LED(120)의 제 1 n형 전극(121)과 연결되는 제 1 연결전극(111)과 연결되도록, 서브 마이크로-LED(300)를 불량이 발생된 마이크로-LED(120) 상부로 적층되어 위치하도록 할 수 있다.
이때 반사층(311)은 제 2 n형 전극(301)과 제 2-2 반도체층(307) 사이로 위치하게 된다.
전술한 바와 같이, 본 발명의 제 1 실시예에 따른 마이크로-LED 표시장치(100)는 불량이 발생된 마이크로-LED(120) 상부로 마이크로-LED(120)로 전압을 인가하기 위한 제 1 및 제 2 연결전극(111, 112)과 각각 전기적으로 연결되는 서브 마이크로-LED(200, 300)가 적층되어 위치하도록 함으로써, 불량화소에 의해 화질저하가 발생하는 것을 방지할 수 있으면서도, 불량이 발생된 마이크로-LED(120)를 별도로 제거하지 않아도 됨에 따라, 이를 통해 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있게 된다.
또한, 별도의 리던던시 마이크로-LED를 구비하지 않아도 됨에 따라, 리던던시 마이크로-LED에 의한 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있다.
또한 리던던시 마이크로-LED를 실장할 위치 등을 고려하지 않아도 됨에 따라, 마이크로-LED(120)의 발광 면적을 확보할 수 있으며, 또한 마이크로-LED(120)의 발광효율 또한 향상시킬 수 있게 된다. 이를 통해, 고휘도의 영상 또한 구현할 수 있는 효과를 갖는다.
또한, 단위면적당 서브픽셀(R-SP, G-SP, B-SP)의 개수를 늘릴 수 있어, 고해상도를 갖는 마이크로-LED 표시장치(100)를 구현할 수 있다.
- 제 2 실시예 -
도 4는 본 발명의 제 2 실시예에 따른 마이크로-LED표시장치의 세개의 서브픽셀들을 개략적으로 도시한 단면도이다.
한편, 중복된 설명을 피하기 위해 전술한 제 1 실시예와 동일한 역할을 하는 부분에 대해서는 동일 부호를 부여하며, 제 2 실시예에서 설명하고자 하는 특징적인 내용만을 살펴보도록 하겠다.
도시한 바와 같이, 기판(101) 상에 정의된 각 서브픽셀(R-SP, G-SP, B-SP)의 비발광영역(NEA)의 일측에 위치하는 스위칭영역(TrA)에는 소스 및 드레인 전극(109a, 109b)과 이들 전극(109a, 109b)과 접촉하는 소스 및 드레인영역(103b, 103c)을 포함하는 반도체층(103)과 반도체층(103) 상부에 위치하는 게이트절연막(105) 및 게이트전극(104)으로 이루어지는 구동 박막트랜지스터(DTr)가 구비되며, 구동 박막트랜지스터(DTr) 일측의 게이트절연막(105) 상부로 위치하는 제 1 층간절연막(106a) 상부로는 공통전압배선(108)이 위치한다.
이러한 구동 박막트랜지스터(DTr) 상부로의 제 2 층간절연막(106b) 상에는 마이크로-LED(120)가 위치하며, 마이크로-LED(120) 상부로는 제 3 층간절연막(106c)이 위치하며, 마이크로-LED(120)의 제 1 n형 전극(121)은 제 3 층간절연막(106c)의 제 1 전극콘택홀(114a)과 제 2 및 제 3 층간절연막(106b, 106c)의 드레인콘택홀(PH1)을 통해 구동 박막트랜지스터(DTr)의 드레인전극(109b)과 전기적으로 연결되게 되게 되는데, 이때 제 1 n형 전극(121)과 드레인전극(109b)은 제 1 연결전극(111)을 통해 전기적으로 연결되게 된다.
그리고 마이크로-LED(120)의 제 1 p형 전극(129)은 제 3 층간절연막(106c)의 제 2 전극콘택홀(114b)과 제 2 및 제 3 층간절연막(106b, 106c)의 공통콘택홀(PH2)을 통해 노출된 공통전압배선(108)과 전기적으로 연결되는데, 이때 제 1 p형 전극(129)과 공통전압배선(108)은 제 2 연결전극(112)을 통해 서로 전기적으로 연결되게 된다.
이러한 마이크로-LED(120)는 제 1 n형 전극(121)과 연결되는 제 1-1 반도체층(123)과, 제 1 p형 전극(129)과 연결되는 제 1-2 반도체층(127) 그리고 제 1-1 및 제 1-2 반도체층(123, 127) 사이로 위치하는 제 1 활성층(125)을 포함한다.
이때, 각 서브픽셀(R-SP, G-SP, B-SP)에 위치하는 마이크로-LED(120) 중 적색 서브픽셀(R-SP)에 대응하여 위치하는 마이크로-LED(120)의 불량이 발생하는 경우, 불량 마이크로-LED(120) 상부로는 서브 마이크로-LED(400)를 더욱 배치한다.
서브 마이크로-LED(400)는 제 2 n형 전극(401)과 제 2 p형 전극(409) 사이로 제 2-1 및 제 2-2 반도체층(403, 407)과 제 2 활성층(405) 그리고 반사층(411)이 위치하는데, 제 2 n형 전극(401) 상부로 반사층(411), 제 2-1 반도체층(403), 제 2 활성층(405) 제 2-2 반도체층(407) 그리고 제 2 p형 전극(409)이 순차적으로 위치하게 된다.
여기서, 마이크로-LED(120)의 제 1-1 반도체층(123)과 서브 마이크로-LED(400)의 제 2-1 반도체층(403)은 n-GaN계 반도체 물질로 이루어지며, 마이크로-LED(120)의 제 1-2 반도체층(127)과 서브 마이크로-LED(400)의 제 2-2 반도체층(407)은 p-GaN계 반도체 물질로 이루어져, 서브 마이크로-LED(400)의 제 2 n형 전극(401)은 마이크로-LED(120)의 제 1 n형 전극(121)과 구동 트랜지스터(DTr)의 드레인전극(109b)을 연결하는 제 1 연결전극(111)과 전기적으로 연결되게 된다. 이때, 제 2 n형 전극(401)과 제 1 연결전극(111) 사이로는 범프(115)가 위치할 수 있다.
이러한 서브 마이크로-LED(400) 상부로는 제 4 층간절연막(106d)이 위치하게 되며, 제 4 층간절연막(106d)에는 제 2 p형 전극(409)을 노출하는 제 3 전극콘택홀(114c)과 제 2 연결전극(112)을 노출하는 제 4 전극콘택홀(114d)이 구비된다.
따라서, 제 3 전극콘택홀(114c)을 통해 노출된 제 2 p형 전극(409)과 제 4 전극콘택홀(114d)을 통해 노출된 제 2 연결전극(112)은 제 4 층간절연막(106d) 상부로 위치하는 제 3 연결전극(113)을 통해 서로 전기적으로 연결되게 된다.
따라서, 본 발명의 제 2 실시예에 따른 마이크로-LED 표시장치(100)는 적색 서브픽셀(R-SP)로 전압을 인가하게 되면, 제 1 및 제 2 연결전극(111, 112)을 통해 마이크로-LED(120)의 제 1 n형 및 p형 전극(121, 129)으로 전압이 인가되게 되나, 적색 서브픽셀(R-SP)에 위치하는 마이크로-LED(120)는 이미 불량이 발생된 마이크로-LED(120)로써, 전압이 인가되더라도 발광하지 않게 된다.
이때 제 1 및 제 2 연결전극(111, 112)으로 인가된 전압들은 제 1 연결전극(111)을 통해 서브 마이크로-LED(400)의 제 2 n형 전극(401)으로 전달되게 되며, 또한 제 2 및 제 3 연결전극(112, 113)을 통해 서브 마이크로-LED(400)의 제 2 p형 전극(409)으로 전달되게 되어, 서브 마이크로-LED(400)가 발광하게 되는 것이다.
이를 통해, 본 발명의 제 2 실시예에 따른 마이크로-LED 표시장치(100)는 불량이 발생된 마이크로-LED(120)를 별도로 제거하는 공정을 진행하지 않더라도, 불량화소에 의해 화질저하가 발생하는 것을 방지할 수 있게 된다.
또한, 불량이 발생된 마이크로-LED(120)를 별도로 제거하지 않아도 됨에 따라, 이를 통해 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있게 되며, 또한 별도의 리던던시 마이크로-LED를 구비하지 않아도 됨에 따라, 이에 의해서도 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있게 된다.
여기서, 서브 마이크로-LED(400)의 제 2 활성층(405)으로부터 발광되는 광은 제 2-1 반도체층(403)과 제 2 n형 전극(401) 사이로 위치하는 반사층(411)에 의해 서브 마이크로-LED(400)를 향해 방출되는 광을 상부로 반사시킴으로써, 서브 마이크로-LED(400)의 광 효율 또한 향상시킬 수 있다.
한편, 본 발명의 제 2 실시예에 있어서 서브 마이크로-LED(400) 상부로 위치하는 제 4 층간절연막(106d)이 기판(101)의 전면에 형성됨을 도시하였으나, 제 4 층간절연막(106d)은 서브 마이크로-LED(400)가 위치하는 적색 서브픽셀(R-SP)에 대응해서만 패터닝되어 형성될 수도 있다.
그리고, 도시한 바와 같이 제 4 층간절연막(106d)이 기판(101)의 전면에 형성되는 경우, 각 서브픽셀(R-SP, G-SP, B-SP)에 위치하는 마이크로-LED(120)의 점등테스트는 프로브 등을 통해 각각의 마이크로-LED(120)에 신호를 인가하여 진행할 수 있다.
- 제 3 실시예 -
도 5a ~ 5b는 본 발명의 제 3 실시예에 따른 마이크로-LED표시장치의 세개의 서브픽셀들을 개략적으로 도시한 평면도이며, 도 5c는 도 5c는 도 5 a와 도 5b의 절단선 Ⅴ-Ⅴ'선을 따라 자른 단면도로, 본 발명의 제 3 실시예에 따른 마이크로-LED표시장치의 세개의 서브픽셀들을 개략적으로 도시한 단면도이다.
한편, 중복된 설명을 피하기 위해 전술한 제 1 및 제 2 실시예와 동일한 역할을 하는 부분에 대해서는 동일 부호를 부여하며, 제 3 실시예에서 설명하고자 하는 특징적인 내용만을 살펴보도록 하겠다.
도 5a와 도 5b에 도시한 바와 같이 하나의 단위 픽셀은 세개의 서브픽셀(R-SP, G-SP, B-SP)로 정의될 수 있는데, 각각의 서브픽셀(R-SP, G-SP, B-SP)에 정의된 발광영역(EA)에는 마이크로-LED(120)가 각각 위치하게 되며, 각각의 서브픽셀(R-SP, G-SP, B-SP)에는 또한 각각의 마이크로-LED(120)로 전압을 데이터신호를 공급하기 위한 제 1 연결전극(111)과 공통전압을 인가하기 위한 제 2 연결전극(112)이 위치하게 된다.
제 1 연결전극(111)은 마이크로-LED(120)의 애노드전극인 제 1 n형 전극(121)과 연결되고, 제 2 연결전극(112)은 마이크로-LED(120)의 캐소드전극인 제 1 p형 전극(129)과 연결될 수 있다.
여기서 각각의 서브픽셀(R-SP, G-SP, B-SP)에 배치된 제 2 연결전극(112)은 서로 연결되어, 각각의 마이크로-LED(120)가 제 2 연결전극(112)을 공유하는 것으로 도시하였으나, 제 2 연결전극(112)은 각 서브픽셀(R-SP, G-SP, B-SP) 별로 분리되어 배치될 수도 있다.
이때, 각 서브픽셀(R-SP, G-SP, B-SP)에 위치하는 마이크로-LED(120) 중 적색 서브픽셀(R-SP)에 대응하여 위치하는 마이크로-LED(120)의 불량이 발생하는 경우, 불량 마이크로-LED(120) 상부로는 서브 마이크로-LED(500)를 더욱 배치한다.
여기서, 각 서브픽셀(R-SP, G-SP, B-SP)에 위치하는 마이크로-LED(120)가 도면상으로 정의한 제 1 방향(X)을 따라 제 1 n형 전극(121)과 제 1 p형 전극(129)이 위치하도록 배치되는데, 이러한 마이크로-LED(120) 중 불량이 발생된 마이크로-LED(120) 상부로 위치하는 서브 마이크로-LED(500)는 도 5a에 도시한 바와 같이 도면상으로 정의한 제 1 방향(X)을 따라 제 2 n형 전극(501)과 제 2 p형 전극(509)이 위치하도록 배치될 수 있다.
또는 도 5b에 도시한 바와 같이 서브 마이크로-LED(500)는 도면상으로 정의한 제 1 방향(X)과 다른 제 2 방향(Y)을 따라 제 2 n형 전극(501)과 제 2 p형 전극(509)이 위치하도록 배치될 수 있다. 예를 들어, 제 2 방향(Y)은 제 1 방향(X)과 수직일 수 있다.
이때, 서브 마이크로-LED(500)는 제 2 n형 전극(501)이 제 1 연결전극(111)과 전기적으로 연결되도록 위치하며, 제 2 p형 전극(509)은 제 2 연결전극(112)으로부터 연장되는 보조전극(116)과 전기적으로 연결되도록 할 수 있다.
보조전극(116)은 제 2 연결전극(112)으로부터 연장되어 형성될 수 있으며, 또는 비아홀(via hole)을 통해 점핑 방식으로 형성될 수도 있다. 즉, 보조전극(116)의 형성은 다양한 방법으로 이루어질 수 있으며, 제 1 및 제 2 연결전극(111, 112)과 동일한 물질로 동일한 층에 형성될 수도 있으며, 또는 다른 전극들 중 어느 하나의 전극과 동일한 물질로 동일한 층에 형성될 수 있다.
이때, 서브 마이크로-LED(500)가 도면상으로 정의한 제 2 방향(Y)을 따라 위치하도록 배치되는 경우, 적색 서브픽셀(R-SP)과 이에 인접한 녹색 서브픽셀(G-SP) 사이로는 리페어영역(RA)이 정의될 수 있는데, 리페어영역(RA)은 적색 서브픽셀(R-SP)과 녹색 서브픽셀(G-SP)이 서로 공유하여 사용할 수 있다.
즉, 적색 서브픽셀(R-SP)에 위치하는 마이크로-LED(120)의 불량이 발생하는 경우 서브 마이크로-LED(500)는 적색 서브픽셀(R-SP)과 리페어영역(RA)에 걸쳐 도면상으로 정의한 제 2 방향(Y)을 따라 위치할 수 있으며, 녹색 서브픽셀(G-SP)에 위치하는 마이크로-LED(120)의 불량이 발생하는 경우 녹색 서브픽셀(G-SP)에 대응하여 위치하는 서브 마이크로-LED(500) 또한 녹색 서브픽셀(G-SP)과 리페어영역(RA)에 걸쳐 도면상으로 정의한 제 2 방향(Y)을 따라 위치할 수 있는 것이다.
이러한 리페어영역(RA)은 불량이 발생된 서브픽셀(R-SP, G-SP, B-SP)에 인접하여 어디든 설계 가능하다.
도 5c를 참조하여, 본 발명의 제 3 실시예에 따른 마이크로-LED표시장치(100)에 대해 좀더 자세히 살펴보면, 기판(101) 상에 정의된 각 서브픽셀(R-SP, G-SP, B-SP)의 비발광영역(NEA)의 일측에 위치하는 스위칭영역(TrA)에는 소스 및 드레인 전극(109a, 109b)과 이들 전극(109a, 109b)과 접촉하는 소스 및 드레인영역(103b, 103c)을 포함하는 반도체층(103)과 반도체층(103) 상부에 위치하는 게이트절연막(105) 및 게이트전극(104)으로 이루어지는 구동 박막트랜지스터(DTr)가 구비되며, 구동 박막트랜지스터(DTr) 일측의 게이트절연막(105) 상부로 위치하는 제 1 층간절연막(106a) 상부로는 공통전압배선(108)이 위치한다.
이러한 구동 박막트랜지스터(DTr) 상부로의 제 2 층간절연막(106b) 상에는 마이크로-LED(120)가 위치하며, 마이크로-LED(120) 상부로는 제 3 층간절연막(106c)이 위치하며, 마이크로-LED(120)의 제 1 n형 전극(121)은 제 3 층간절연막(106c)의 제 1 전극콘택홀(114a)과 제 2 및 제 3 층간절연막(106b, 106c)의 드레인콘택홀(PH1)을 통해 구동 박막트랜지스터(DTr)의 드레인전극(109b)과 전기적으로 연결되게 되는데, 이때 제 1 n형 전극(121)과 드레인전극(109b)은 제 1 연결전극(111)을 통해 전기적으로 연결되게 된다.
그리고 마이크로-LED(120)의 제 1 p형 전극(129)은 제 3 층간절연막(106c)의 제 2 전극콘택홀(114b)과 제 2 및 제 3 층간절연막(106b, 106c)의 공통콘택홀(PH2)을 통해 노출된 공통전압배선(108)과 전기적으로 연결되는데, 이때 제 1 p형 전극(129)과 공통전압배선(108)은 제 2 연결전극(112)을 통해 서로 전기적으로 연결되게 된다.
이때, 제 3 층간절연막(106c)의 제 1 연결전극(111)의 일측으로 정의되는 리페어영역(RA)에는 제 2 연결전극(112)과 전기적으로 연결되는 보조전극(116)이 더욱 위치하게 된다.
이러한 마이크로-LED(120)는 제 1 n형 전극(121)과 연결되는 제 1-1 반도체층(123)과, 제 1 p형 전극(129)과 연결되는 제 1-2 반도체층(127) 그리고 제 1-1 및 제 1-2 반도체층(123, 127) 사이로 위치하는 제 1 활성층(125)을 포함한다.
이때, 각 서브픽셀(R-SP, G-SP, B-SP)에 위치하는 마이크로-LED(120) 중 적색 서브픽셀(R-SP)에 대응하여 위치하는 마이크로-LED(120)의 불량이 발생하는 경우, 불량 마이크로-LED(120) 상부로는 서브 마이크로-LED(500)를 더욱 배치한다.
서브 마이크로-LED(500)는 제 2 n형 전극(501)과 제 2 p형 전극(509) 사이로 제 2-1 및 제 2-2 반도체층(503, 507)과 제 2 활성층(505) 그리고 반사층(211)이 위치한다.
여기서, 마이크로-LED(120)의 제 1-1 반도체층(123)과 서브 마이크로-LED(500)의 제 2-1 반도체층(503)은 n-GaN계 반도체 물질로 이루어지며, 마이크로-LED(120)의 제 1-2 반도체층(127)과 서브 마이크로-LED(500)의 제 2-2 반도체층(507)은 p-GaN계 반도체 물질로 이루어져, 서브 마이크로-LED(500)의 제 2 n형 전극(201)은 마이크로-LED(120)의 제 1 n형 전극(121)과 구동 트랜지스터(DTr)의 드레인전극(109b)을 연결하는 제 1 연결전극(111)과 전기적으로 연결되게 된다. 이때, 제 2 n형 전극(501)과 제 1 연결전극(111) 사이로는 제 1 범프(115a)가 위치할 수 있다.
그리고, 서브 마이크로-LED(500)의 제 2 p형 전극(509)은 마이크로-LED(120)의 제 1 p형 전극(129)과 공통전압배선(108)을 연결하는 제 2 연결전극(112)과 전기적으로 연결되는 보조전극(116)과 전기적으로 연결되게 된다. 이때, 제 2 p형 전극(509)과 보조전극(116) 사이로는 제 2 범프(115b)가 위치할 수 있다.
따라서, 본 발명의 제 3 실시예에 따른 마이크로-LED 표시장치(100)는 적색 서브픽셀(R-SP)로 전압을 인가하게 되면, 제 1 및 제 2 연결전극(111, 112)을 통해 마이크로-LED(120)의 제 1 n형 및 p형 전극(121, 129)으로 전압이 인가되게 되나, 적색 서브픽셀(R-SP)에 위치하는 마이크로-LED(120)는 이미 불량이 발생된 마이크로-LED(120)로써, 전압이 인가되더라도 발광하지 않게 된다.
이때 제 1 및 제 2 연결전극(111, 112)으로 인가된 전압들은 제 1 연결전극(111)을 통해 서브 마이크로-LED(500)의 제 2 n형 전극(501)으로 전달되게 되며, 또한 제 2 연결전극(112) 및 보조전극(116)을 통해 서브 마이크로-LED(500)의 제 2 p형 전극(509)으로 전달되게 되어, 서브 마이크로-LED(500)가 발광하게 되는 것이다.
이를 통해, 본 발명의 제 3 실시예에 따른 마이크로-LED 표시장치(100)는 불량이 발생된 마이크로-LED(120)를 별도로 제거하는 공정을 진행하지 않더라도, 불량화소에 의해 화질저하가 발생하는 것을 방지할 수 있게 된다.
또한, 불량이 발생된 마이크로-LED(120)를 별도로 제거하지 않아도 됨에 따라, 이를 통해 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있게 되며, 또한 별도의 리던던시 마이크로-LED를 구비하지 않아도 됨에 따라, 이에 의해서도 공정 비용 절감 및 공정의 효율성 또한 향상시킬 수 있게 된다.
여기서, 서브 마이크로-LED(500)의 제 2 활성층(505)으로부터 발광되는 광은 제 2 p형 전극(509)과 제 2-2 반도체층(507) 사이로 위치하는 반사층(511)에 의해 서브 마이크로-LED(500)를 향해 방출되는 광을 상부로 반사시킴으로써, 서브 마이크로-LED(500)의 광 효율 또한 향상시킬 수 있다.
또한, 본 발명의 제 3 실시예에 따른 마이크로-LED 표시장치(100)는 구동 박막트랜지스터(DTr)가 구비된 기판(101) 상에 각 서브픽셀(R-SP, G-SP, B-SP) 별로 전사되는 마이크로-LED(120)를 통해 서브 마이크로-LED(500)를 구현하게 됨에 따라, 서브 마이크로-LED(500)를 별도로 형성하지 않아도 되므로, 이를 통해서도 공정의 효율성을 향상시킬 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
100 : 마이크로-LED 표시장치, 101 : 기판
103 : 반도체층(103a : 액티브영역, 103b, 103c : 소스 및 드레인영역)
105 : 게이트절연막, 106a, 106b, 106c : 제 1 내지 제 3 층간절연막
107a, 107b : 제 1, 2 반도체콘택홀, 108 : 공통전압배선
109a, 109b : 소스 및 드레인전극, 111, 112 : 제 1 및 제 2 연결전극
114a, 114b : 제 1 및 제 2 전극콘택홀, 115a, 115b : 제 1 및 제 2 범프
120 : 마이크로-LED(121 : 제 1 n형 전극, 123 : 제 1-1 반도체층, 125 : 제 1 활성층, 127 : 제 1-2 반도체층, 129 : 제 1 p형 전극)
131 : 절연패턴, 133 : 반사패턴
200 : 서브 마이크로-LED(201 : 제 2 n형 전극, 203 : 제 2-1 반도체층, 205 : 제 2 활성층, 207 : 제 2-2 반도체층, 209 : 제 2 p형 전극, 211 : 반사층)

Claims (10)

  1. 기판 상에 위치하는 제 1 및 제 2 박막트랜지스터와;
    상기 제 1 박막트랜지스터와 전기적으로 연결되는 제 1 LED와;
    상기 제 2 박막트랜지스터와 전기적으로 연결되는 제 2 LED와;
    상기 제 1 LED 상부로 위치하며, 상기 제 1 박막트랜지스터와 전기적으로 연결되며, 상기 제 1 LED가 위치하는 반대방향으로 광을 반사시키는 반사층을 포함하는 서브 LED
    를 포함하며,
    상기 제 1 및 제 2 박막트랜지스터로부터 신호가 인가되면, 상기 제 2 LED와 상기 서브 LED는 발광하는 LED 표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 LED는 상기 박막트랜지스터의 드레인전극과 제 1 연결전극을 통해 전기적으로 연결되는 제 1 n형 전극과,
    공통전압배선과 제 2 연결전극을 통해 전기적으로 연결되는 제 1 p형전극을 포함하며,
    상기 서브 LED는 상기 제 1 연결전극과 전기적으로 연결되는 제 2 n형 전극과, 상기 제 2 연결전극과 전기적으로 연결되는 제 2 p형 전극을 포함하는 LED 표시장치.
  3. 제 2 항에 있어서,
    상기 제 1 n형 전극 및 상기 제 1 p형 전극 사이로 제 1-1 및 제 1-2 반도체층과 제 1 활성층을 포함하며,
    상기 제 2 n형 전극 및 상기 제 2 p형 전극 사이로 제 2-1 및 제 2-2 반도체층과 제 2 활성층을 포함하는 LED 표시장치.
  4. 제 3 항에 있어서,
    상기 상기 반사층은 상기 제 2-2 반도체층과 상기 제 2 p형 전극 사이로 위치하는 LED 표시장치.
  5. 제 3 항에 있어서,
    상기 반사층은 상기 제 2-1 반도체층과 상기 제 2 n형 전극 사이로 위치하는 LED 표시장치.
  6. 제 2 항에 있어서,
    상기 제 2 p형 전극은 제 3 연결전극을 통해 상기 제 2 연결전극과 전기적으로 연결되는 LED 표시장치.
  7. 제 2 항에 있어서,
    상기 제 2 p형 전극은 상기 제 2 연결전극으로부터 연장되는 보조전극과 전기적으로 연결되는 LED 표시장치.
  8. 제 7 항에 있어서,
    상기 제 1 LED는 상기 제 1 n형 전극과 상기 제 1 p형 전극이 제 1 방향을 따라 위치하도록 배치되며,
    상기 서브 LED는 상기 제 2 n형 전극과 상기 제 2 p형 전극이 상기 제 1 방향을 따라 위치하도록 배치되는 LED 표시장치.
  9. 제 7 항에 있어서,
    상기 제 1 LED는 상기 제 1 n형 전극과 상기 제 1 p형 전극이 제 1 방향을 따라 위치하도록 배치되며,
    상기 서브 LED는 상기 제 2 n형 전극과 상기 제 2 p형 전극이 상기 제 1 방향과 다른 제 2 방향을 따라 위치하도록 배치되는 LED 표시장치.
  10. 제 2 항에 있어서,
    상기 제 1 연결전극과 상기 제 2 n형 전극 사이로는 제 1 범프가 위치하며, 상기 제 2 연결전극과 상기 제 2 p형 전극 사이로는 제 2 범프가 위치하는 LED 표시장치.
KR1020190176217A 2019-12-27 2019-12-27 Led 표시장치 KR20210083680A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190176217A KR20210083680A (ko) 2019-12-27 2019-12-27 Led 표시장치
PCT/KR2020/011761 WO2021132842A1 (ko) 2019-12-27 2020-09-02 Led 표시장치
CN202080073655.5A CN114616673A (zh) 2019-12-27 2020-09-02 Led显示装置
EP20907800.5A EP4084079A4 (en) 2019-12-27 2020-09-02 LED DISPLAY DEVICE
US17/421,684 US11990458B2 (en) 2019-12-27 2020-09-02 Light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190176217A KR20210083680A (ko) 2019-12-27 2019-12-27 Led 표시장치

Publications (1)

Publication Number Publication Date
KR20210083680A true KR20210083680A (ko) 2021-07-07

Family

ID=76575589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190176217A KR20210083680A (ko) 2019-12-27 2019-12-27 Led 표시장치

Country Status (5)

Country Link
US (1) US11990458B2 (ko)
EP (1) EP4084079A4 (ko)
KR (1) KR20210083680A (ko)
CN (1) CN114616673A (ko)
WO (1) WO2021132842A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720725B (zh) * 2019-12-11 2021-03-01 財團法人工業技術研究院 畫素結構及其製造方法、以及具有此種畫素結構的顯示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
JP2006313825A (ja) 2005-05-09 2006-11-16 Sony Corp 表示装置および表示装置の製造方法
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
TWI523216B (zh) 2011-07-13 2016-02-21 晶元光電股份有限公司 發光元件
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
US10381335B2 (en) * 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
KR20160028436A (ko) * 2016-02-26 2016-03-11 에피스타 코포레이션 발광 소자
TWI641126B (zh) * 2017-12-04 2018-11-11 友達光電股份有限公司 畫素結構

Also Published As

Publication number Publication date
EP4084079A1 (en) 2022-11-02
CN114616673A (zh) 2022-06-10
US11990458B2 (en) 2024-05-21
US20220320055A1 (en) 2022-10-06
EP4084079A4 (en) 2024-01-10
WO2021132842A1 (ko) 2021-07-01

Similar Documents

Publication Publication Date Title
US11074858B2 (en) Display device and method of manufacturing the same
US10410577B2 (en) Display panel
CN112470294B (zh) 发光装置、其制造方法以及设置有其的显示装置
KR20190073133A (ko) 마이크로led 표시장치
US11749709B2 (en) Display device
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
US20220093828A1 (en) Display device
US11855122B2 (en) Display device
US20230023304A1 (en) Light emitting diode display device
KR20210083680A (ko) Led 표시장치
US8710508B2 (en) Organic light emitting diode display device and method of fabricating the same
US11894355B2 (en) Display device and method of fabricating the same
US20220045042A1 (en) Display device
US20220020906A1 (en) Display device and manufacturing method of display device
US20220102423A1 (en) Display device
US11742470B2 (en) Display device and method of manufacturing the same
US20230187584A1 (en) Display device
US20230128161A1 (en) Display device and manufacturing method therefor
KR20210083681A (ko) Led 표시장치
KR20210132271A (ko) 표시 장치
US20220199598A1 (en) Display device
US20230253374A1 (en) Display device and method of manufacturing the same
US20230253412A1 (en) Display device and manufacturing method of the same
US20220271201A1 (en) Display device
US20230061844A1 (en) Pad structure, display device, and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination