KR20200030514A - 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법 - Google Patents

디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법 Download PDF

Info

Publication number
KR20200030514A
KR20200030514A KR1020200026189A KR20200026189A KR20200030514A KR 20200030514 A KR20200030514 A KR 20200030514A KR 1020200026189 A KR1020200026189 A KR 1020200026189A KR 20200026189 A KR20200026189 A KR 20200026189A KR 20200030514 A KR20200030514 A KR 20200030514A
Authority
KR
South Korea
Prior art keywords
electrodes
light emitting
semiconductor light
assembly
substrate
Prior art date
Application number
KR1020200026189A
Other languages
English (en)
Inventor
장재원
이현호
김수현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020200026189A priority Critical patent/KR20200030514A/ko
Publication of KR20200030514A publication Critical patent/KR20200030514A/ko
Priority to PCT/KR2021/002468 priority patent/WO2021177673A1/en
Priority to US17/798,219 priority patent/US20230119947A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

본 발명에 따른 디스플레이 장치 제조용 기판은 복수의 전극들 및 상기 전극들과 연결되는 복수의 반도체 발광소자들을 포함하는 반도체 발광소자 패키지를 이용한 디스플레이 장치를 제조하는 디스플레이 장치 제조용 기판에 있어서, 베이스부; 일 방향으로 연장되며, 상기 베이스부 상에 배치되는 하부 조립 전극들; 상기 하부 조립 전극들을 덮도록 형성되는 제1 절연층; 상기 하부 조립 전극들과 동일한 방향으로 연장되며, 상기 하부 조립 전극들과 오버랩 되도록 제1 절연층 상에 형성되는 상부 조립 전극들; 상기 전극들이 수용되는 복수의 홀들을 형성하면서 상기 상부 조립 전극들을 덮도록 상기 제1 절연층 상에 적층되는 제2 절연층; 및 상기 반도체 발광소자 패키지가 수용되는 셀을 형성하면서 상기 제2 절연층 상에 적층되는 격벽부를 포함하며, 상기 셀은, 상기 셀 내부에 상기 홀들을 포함하도록 형성되는 것을 특징으로 한다.

Description

디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법{A SUBSTRATE FOR MANUFACTURING DISPLAY DEVICE AND A MANUFACTURING METHOD USING THE SAME}
본 발명은 복수의 수 내지 수십 ㎛ 크기의 반도체 발광소자들로 이루어진 반도체 발광소자 패키지를 이용한 디스플레이 장치에 있어서, 이를 제조하는데 사용되는 기판 및 상기 기판을 이용한 디스플레이 장치의 제조방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광소자 디스플레이(OLED), 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
이들 중 100 ㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED)를 이용한 디스플레이는 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다.
그러나 마이크로 LED 디스플레이의 경우 대면적을 구현하기 위해서는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술들에 비해 소자들을 전사하는 것이 어려운 문제가 있다.
마이크로 LED의 전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-Off, LLO) 또는 자가조립 등이 있다. 이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
한편, 자가조립 방식에는 제품으로 사용될 기판에 반도체 발광소자들을 직접 전사하는 방식과, 조립용 기판에 반도체 발광소자들을 전사한 후 다시 제품으로 사용될 기판으로 전사하는 방식이 있다. 전자는 전사공정을 1회 거치므로 공정 측면에서 효율적이고, 후자는 조립용 기판에 자가조립을 위한 구조를 제한없이 추가할 수 있는 장점이 있어 두 방식이 선택적으로 사용되고 있다.
본 발명은 수 내지 수십 ㎛ 크기의 반도체 발광소자들로 이루어진 반도체 발광소자 패키지를 이용한 디스플레이 장치를 제조하는데 사용되는 기판과 상기 기판을 이용한 디스플레이 장치의 제조방법을 제공하는 것을 목적으로 한다.
특히, 본 발명은 반도체 발광소자 패키지가 자가조립 방식으로 전사될 수 있는 구조의 기판 및 상기 기판을 이용한 디스플레이 장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 디스플레이 장치 제조용 기판은 복수의 전극들 및 상기 전극들과 연결되는 복수의 반도체 발광소자들을 포함하는 반도체 발광소자 패키지를 이용한 디스플레이 장치를 제조하는 디스플레이 장치 제조용 기판에 있어서, 베이스부; 일 방향으로 연장되며, 상기 베이스부 상에 배치되는 하부 조립 전극들; 상기 하부 조립 전극들을 덮도록 형성되는 제1 절연층; 상기 하부 조립 전극들과 동일한 방향으로 연장되며, 상기 하부 조립 전극들과 오버랩 되도록 제1 절연층 상에 형성되는 상부 조립 전극들; 상기 전극들이 수용되는 복수의 홀들을 형성하면서 상기 상부 조립 전극들을 덮도록 상기 제1 절연층 상에 적층되는 제2 절연층; 및 상기 반도체 발광소자 패키지가 수용되는 셀을 형성하면서 상기 제2 절연층 상에 적층되는 격벽부를 포함하며, 상기 셀은, 상기 셀 내부에 상기 홀들을 포함하도록 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 셀 내부에 포함된 홀들은, 상기 반도체 발광소자 패키지에 포함된 전극들과 대응되도록 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 셀 내부에 포함된 홀들은, 형상 및 크기 중 적어도 어느 하나가 상이하도록 형성된 홀들을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 셀 내부에 포함된 홀들은, 동일한 형상 및 크기를 갖는 두 쌍의 페어 홀을 포함하며, 상기 페어 홀은, 상기 하부 및 상부 조립 전극들의 연장 방향을 따라 배치되는 것을 특징으로 한다.
본 발명에 따르면, 상기 셀 내부에 포함된 홀들은, 동일한 형상을 가지면서 상이한 크기를 갖는 두 쌍의 페어 홀을 포함하며, 상기 페어 홀은, 상기 하부 및 상부 조립 전극들의 연장 방향을 따라 배치되는 것을 특징으로 한다.
본 발명에 따르면, 상기 셀이 연장 방향을 갖는 홀을 포함하는 경우, 상기 홀의 연장 방향은, 상기 하부 및 상부 조립 전극들의 연장 방향과 일치하는 것을 특징으로 한다.
본 발명에 따르면, 상기 하부 및 상부 조립 전극들은, 인접한 3개의 조립 전극들 간에 그룹 전극을 형성하고, 상기 셀은, 상기 하부 및 상부 조립 전극들의 그룹 전극과 동시에 오버랩 되도록 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 하부 및 상부 조립 전극들의 그룹 전극은, 제1 전압 신호가 인가되는 제1 및 제2 조립 전극; 및 제2 전압 신호가 인가되는 제3 조립 전극을 포함하며, 상기 제3 조립 전극은, 상기 제1 및 제2 조립 전극 사이에 배치되는 것을 특징으로 한다.
본 발명에 따르면, 상기 하부 조립 전극들의 그룹 전극 중 제1 및 제2 조립 전극은, 각각 상기 제3 조립 전극을 향하여 돌출된 제1 및 제2 돌출부를 포함하고, 상기 제3 조립 전극은, 상기 제1 조립 전극을 향하여 돌출된 제3 돌출부 및 상기 제2 조립 전극을 향하여 돌출된 제4 돌출부를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 상부 조립 전극들의 그룹 전극에 해당하는 제1 내지 제3 조립 전극은 각각 하부 조립 전극들의 그룹 전극에 해당하는 제1 내지 제3 조립 전극과 오버랩 되도록 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 홀들은, 각각 하부 조립 전극들의 그룹 전극을 형성하는 상기 제1 조립 전극 및 제3 조립 전극 또는 상기 제2 조립 전극 및 제3 조립 전극과 오버랩 되도록 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 상부 조립 전극들의 그룹 전극을 형성하는 제1 내지 제3 조립 전극은, 상기 하부 조립 전극들의 그룹 전극을 형성하는 제1 내지 제3 조립 전극보다 넓은 간격으로 형성된 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치 제조방법은 (a) 복수의 전극들 및 상기 전극들과 연결되는 복수의 반도체 발광소자들을 포함하는 반도체 발광소자 패키지를 제작하는 단계; (b) 상기 반도체 발광소자 패키지를 유체 챔버 내 투입하고, 조립 전극들을 포함하며 상기 반도체 발광소자 패키지를 전사할 기판을 미리 정한 위치로 이송하는 단계; (c) 자기력을 가하여 상기 유체 챔버 내 반도체 발광소자 패키지를 이동시키는 단계; 및 (d) 상기 조립 전극들에 전압을 인가하여 전기장을 형성하고 상기 유체 챔버 내 반도체 발광소자 패키지를 상기 기판 상의 미리 정한 위치로 유도 및 안착시키는 단계를 포함하며, 상기 기판은, 상기 반도체 발광소자 패키지가 수용되는 셀 및 상기 전극들이 수용되는 홀들을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 (a) 단계는, 상기 반도체 발광소자 패키지에 포함된 상기 전극들이 형상 및 크기 중 적어도 어느 하나가 상이하도록 제작하고, 상기 전극들이 수용되는 홀들은, 상기 전극들과 대응되도록 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 (d) 단계는, 상기 반도체 발광소자 패키지를 상기 셀 내부로 유도하는 단계; 및 상기 셀 내부에 유도된 반도체 발광소자 패키지의 전극들이 상기 기판에 형성된 대응되는 홀들에 수용되도록 상기 반도체 발광소자 패키지를 정렬시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면 디스플레이 장치 제조용 기판은 복수의 전극들과 반도체 발광소자들로 구성된 반도체 발광소자 패키지가 일정하게 정렬될 수 있는 구조를 가진다. 따라서 본 발명은 종래 픽앤플레이스 방식으로 전사되었던 반도체 발광소자 패키지를 자가조립을 통해 전사할 수 있도록 함으로써 공정 효율(공정 속도 개선 및 시간 단축)을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이다.
도 3은 도 2의 반도체 발광소자의 확대도이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도이다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이다.
도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 10a 내지 도 10c는 본 발명에 따른 자가조립 공정 후 반도체 발광소자가 전사되는 모습을 나타내는 개념도들이다.
도 11 내지 도 13은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조방법을 나타내는 순서도이다.
도 14는 종래 반도체 발광소자 패키지의 구조를 나타낸 개념도이다.
도 15는 본 발명에 따른 디스플레이 장치 제조용 기판의 단면도이다.
도 16은 본 발명의 일 실시예에 따른 디스플레이 장치 제조용 기판 및 이에 대응되는 반도체 발광소자 패키지의 전극을 나타낸 도면이다.
도 17은 본 발명의 다른 실시예에 따른 디스플레이 장치 제조용 기판 및 이에 대응되는 반도체 발광소자 패키지의 전극을 나타낸 도면이다.
도 18은 본 발명에 따른 디스플레이 장치 제조방법을 설명하기 위한 개념도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테블릿 PC(tablet PC), 울트라북(ultrabook), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3은 도 2의 반도체 발광소자의 확대도이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)에서 출력될 수 있다. 상기 디스플레이 모듈(140)의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치(100)의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100 ㎛ 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광소자(150)는 질화 갈륨(GaN)을 주로 하여 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광소자(150)는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판(110)의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자(150)의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서, 도 4를 참조하면, 상기 반도체 발광소자는 플립 칩 타입(flip chip type)의 발광소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광소자(250)는 p형 전극(256), p형 전극(256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254) 상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평 방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(252)은 모두 반도체 발광소자(250)의 하부에서 배선기판(110)의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자(150)와 수평형 반도체 발광소자(250)는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 및 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGaN 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 p-type GaN이고, 상기 n형 반도체층은 n-type GaN이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는 상기 p형 반도체층은 p-type GaAs이고, 상기 n형 반도체층은 n-type GaAs가 될 수 있다.
또한, 상기 p형 반도체층은 p전극 쪽은 Mg가 도핑된 p-type GaN이고, n형 반도체층은 n전극쪽은 Si가 도핑된 n-type GaN이 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널을 자발광하는 단위화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광소자를 이용한 디스플레이 장치에서는 웨이퍼 상에 성장되어 메사(mesa) 및 아이솔레이션(isolation)을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다.
이 경우, 마이크로 크기의 반도체 발광소자(150)는 웨이퍼에 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사 기술로 픽앤플레이스(pick & place)가 있으나 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프나 롤을 이용하여 한 번에 여러 개의 소자를 전사하는 기술이 있으나 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다.
본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 먼저, 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하에서 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광소자에도 적용 가능하다. 또한, 이하에서는 수평형 반도체 발광소자를 자가조립 하는 방식에 대하여 예시하나, 이는 수직형 반도체 발광소자를 자가조립 하는 방식에도 적용 가능하다.
먼저, 제조방법에 의하면, 성장기판(159) 상에 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1 도전형 반도체층(153)이 성장하면, 다음은 상기 제1 도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2 도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 순차적으로 성장시키면 도 5a에 도시된 것과 같이 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1 도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2 도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1 도전형이 n형이 되고 제2 도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 활성층(154)이 존재하는 경우를 예시하나 전술한 바와 같이 경우에 따라 활성층(154)이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 p전극 쪽은 Mg가 도핑된 p-type GaN이고, n형 반도체층은 n전극쪽은 Si가 도핑된 n-type GaN이 될 수 있다.
성장기판(159)(웨이퍼)은 광투과성 재질, 예를 들어, 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(159)은 반도체 물질 성장에 적합한 물질(캐리어 웨이퍼)로 형성되거나 열전도성이 뛰어난 물질로 형성될 수 있다. 성장기판(159)은 전도성 기판 또는 절연성 기판을 포함하며, 예를 들어 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 반도체 발광소자들이 발광소자 어레이를 형성하도록 아이솔레이션(isolation)을 수행한다. 즉, 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 수직 방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직 방향으로 일부가 제거되어 상기 제1 도전형 반도체층(153)이 외부로 노출되는 메사(mesa) 공정과 이후에 제1 도전형 반도체층(153)을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2 도전형 반도체층(155)의 일면 상에 제2 도전형 전극(156 또는 p형 전극)을 각각 형성한다(도 5c). 상기 제2 도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 다만, 제1 도전형 반도체층과 제2 도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2 도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(159)은 레이저 리프트 오프법(Laser Lift-Off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-Off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들(150)이 상기 기판에 스스로 조립되도록 한다. 이 경우, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버에 넣어 상기 반도체 발광소자들(150)을 배선기판에 바로 안착시키는 것도 가능하다. 다만, 설명의 편의상 본 발명에서는 기판이 조립기판(161)으로 구비되어 반도체 발광소자들(150)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립 기판(161)에 용이하게 안착될 수 있도록 상기 조립 기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들(미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인(align)되는 위치에 상기 반도체 발광소자들(150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들(150)이 안착된 후, 상기 조립기판(161)의 반도체 발광소자들(150)을 배선기판으로 전사하면 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법을 대화면 디스플레이의 제조에 적용하 기 위해서는 전사 수율을 높여야만 한다. 본 발명에서는 전사 수율을 높이기 위하여 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동 과정에서 전기장을 이용하여 상기 반도체 발광소자를 기설정된 위치에 안착시킨다. 이하에서는, 첨부된 도면과 함께 이러한 전사 방법과 장치에 대하여 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)의 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)는 제어부에 의하여 위치가 조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때, 상기 조립위치에서 상기 기판(161)의 조립면은 상기 유체 챔버(162)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162) 내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체 내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은 SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 수 있다. 이와 다르게, 유전체층(161b)은 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는 수십 nm 내지 수 ㎛의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽(161e)은 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간일 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 반도체 발광소자가 원형인 경우 셀들 내부에 형성된 홈은 원형으로 이루어질 수 있다. 나아가 셀들(161d) 각각은 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층(161b)이 덮으면서 상기 유전체층(161b)이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이러한 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극(161c)에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들(150)에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석(163)의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체 내에서 이동하도록 상기 반도체 발광소자는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광소자(1050)는 제1 도전형 전극(1052) 및 제2 도전형 전극(1056), 상기 제1 도전형 전극(1052)이 배치되는 제1 도전형 반도체층(1053), 상기 제1 도전형 반도체층(1053)과 오버랩 되며, 상기 제2 도전형 전극(1056)이 배치되는 제2 도전형 반도체층(1055), 그리고 상기 제1 및 제2 도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1 도전형은 p형이고, 제2 도전형은 n형일 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 활성층이 없는 반도체 발광소자가 될 수도 있다.
한편, 본 발명에서, 상기 제1 도전형 전극(1052)은 자가조립 등에 의하여 상기 반도체 발광소자(1050)가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2 도전형 전극(1056)은 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2 도전형 전극(1056)에 구비될 수 있다. 또한, 이와 달리 자성체를 포함한 도전형 전극은 도전형 전극의 일 레이어가 자성체로 이루어질 수도 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2 도전형 전극(1056)은 제1층(1056a) 및 제2층(1056b)을 포함할 수 있으며, 여기에서 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)은 자성체가 아닌 금속 소재를 포함할 수 있다.
본 예시에서는 자성체를 포함하는 제1층(1056a)이 제2 도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은 제2층(1056b)과 제2 도전형 반도체층(1055) 사이에 배치되며, 제2층(1056b)은 배선기판의 배선과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1 도전형 반도체층(1053)의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 상기 자가조립 장치는 상기 유체 챔버(162)의 상부에 x, y, z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계 방향 또는 반시계 방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링 하도록 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하에서는, 상기에서 설명한 자가조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우, 도 5c의 제2 도전형 전극을 형성하는 과정에서 자성체를 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들(1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고, 일부는 유체 내 부유할 수 있다. 상기 유체 챔버(162)에 광투과성 바닥판(166)이 구비되는 경우 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직 방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)은 전자석으로 구성될 수 있으며, 이 경우 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격 거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격 거리를 제어할 수 있다. 상기 이격 거리는 상기 기판의 최외각으로부터 수 mm 내지 수 십 ㎛가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판(161)과 수평한 방향, 시계 방향 또는 반시계 방향으로 이동한다(도 8c). 이 경우, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향을 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c).
예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향을 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한다. 즉, 선택적으로 생성한 전기장을 이용하여 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이 후, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립기판인 경우 전술한 바와 같이 어레이된 반도체 발광소자들을 배선기판으로 전사하는 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우, 전원 공급을 중단하면 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)은 유체 챔버(162)의 바닥으로 떨어질 수 있다.
이 후, 상기 유체 챔버(162)의 바닥에 잇는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼 거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이 때, 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사 수율을 높이기 위해 조립기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서 다량의 반도체 발광소자들을 한번에 조립할 수 있다.
이와 같이 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
한편, 본 발명은 상술한 자가조립 공정 및 자가조립 이후 공정의 수율을 높이기 위한 조립 기판의 구조 및 방법을 제공한다. 본 발명은 상기 기판(161)이 조립 기판으로 사용될 때로 한정한다. 즉, 후술할 조립 기판은 디스플레이 장치의 배선 기판으로 사용되는 것이 아니다. 이에, 이하에서는 상기 기판(161)을 조립 기판(161)이라 칭한다.
본 발명은 두 가지 관점에서 공정 수율을 향상시킨다. 첫 번째, 본 발명은 원하지 않는 위치에 전기장이 강하게 형성되어 반도체 발광소자가 원하지 않는 위치에 안착되는 것을 방지한다. 두 번째, 본 발명은 조립 기판에 안착된 반도체 발광소자들을 다른 기판으로 전사할 때, 반도체 발광소자가 조립 기판 상에 잔류하는 것을 방지한다.
상술한 해결과제는 서로 다른 구성 요소에 의해 개별적으로 달성되는 것이 아니다. 상술한 두 가지 해결과제는 후술할 구성요소와 기 설명한 조립 기판(161)의 유기적인 결합에 의해 달성될 수 있다.
본 발명에 대하여 구체적으로 설명하기에 앞서 자가조립 후 디스플레이 장치를 제조하기 위한 후공정에 대해 설명한다.
도 10a 내지 도 10c는 본 발명에 따른 자가조립 공정 후 반도체 발광소자가 전사되는 모습을 나타내는 개념도들이다.
도 8a 내지 8e에서 설명한 자가조립 공정이 종료되면, 조립 기판(161)의 기 설정된 위치에 반도체 발광소자들이 안착된 상태가 된다. 상기 조립 기판(161)에 안착된 반도체 발광소자들은 적어도 한 번 다른 기판으로 전사된다. 본 명세서에서는 상기 조립 기판(161)에 안착된 반도체 발광소자들이 2회 전사되는 일 실시예에 대하여 설명하지만, 이에 한정되지 않고 상기 조립 기판(161)에 안착된 반도체 발광소자들은 1회 또는 3회 이상 다른 기판으로 전사될 수 있다.
한편, 자가조립 공정이 종료된 직후에는 조립 기판(161)의 조립면이 하측 방향(또는 중력 방향)을 향하고 있는 상태이다. 자가조립 후 공정을 위해 상기 조립 기판(161)은 반도체 발광소자가 안착된 상태로 180도 뒤집어질 수 있다. 이 과정에서 반도체 발광소자가 조립 기판(161)으로부터 이탈할 위험이 있기 때문에 상기 조립 기판(161)을 뒤집는 동안 상기 복수의 전극들(161c, 이하 조립 전극들)에는 전압이 인가되어야 한다. 상기 조립 전극들(161c) 간에 형성되는 전기장은 상기 조립 기판(161)이 뒤집어지는 동안 반도체 발광소자가 조립 기판(161)으로부터 이탈하는 것을 방지한다.
자가조립 공정 후 조립 기판(161)을 180도로 뒤집으면 도 10a와 같은 형상이 된다. 구체적으로, 도 10a와 같이, 조립 기판(161)의 조립면은 상측(또는 중력의 반대 방향)을 향하는 상태가 된다. 이 상태에서, 전사 기판(400)이 상기 조립 기판(161)의 상측에 얼라인 된다.
상기 전사 기판(400)은 상기 조립 기판(161)에 안착된 반도체 발광소자들을 이탈시켜 배선 기판으로 전사하기 위한 기판이다. 상기 전사 기판(400)은 PDMS(polydimethylsiloxane) 재질로 형성될 수 있다. 따라서 상기 전사 기판(400)은 PDMS 기판으로 지칭될 수 있다.
상기 전사 기판(400)은 상기 조립 기판(161)에 얼라인된 후 상기 조립 기판(161)에 압착된다. 이후, 상기 전사 기판(400)을 상기 조립 기판(161)의 상측으로 이송하면 전사 기판(400)의 부착력에 의하여 조립 기판(161)에 배치된 반도체 발광소자들(350)은 상기 전사 기판(400)으로 이동하게 된다.
이를 위해, 상기 반도체 발광소자(350)와 전사 기판(400) 간의 표면 에너지는 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350))와 전사 기판(400) 간의 표면 에너지와 상기 반도체 발광소자(350)와 상기 유전체층(161b) 간의 표면 에너지의 차이가 클수록 상기 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈될 확률이 높아지므로 상기 두 표면 에너지의 차이는 클수록 바람직하다.
한편, 상기 전사 기판(400)을 상기 조립 기판(161)에 압착시킬 때, 전사 기판(400)에 의해 가해지는 압력이 반도체 발광소자(350)에 집중되도록 상기 전사 기판(400)은 복수의 돌기부(410)를 포함할 수 있다. 상기 돌기부(410)는 상기 조립 기판(161)에 안착된 반도체 발광소자들(350)과 동일한 간격으로 형성될 수 있다. 상기 돌기부(410)가 상기 반도체 발광소자들(350)과 오버랩 되도록 얼라인을 한 후 상기 전사 기판(400)을 조립 기판(161)에 압착시킬 경우 전사 기판(400)에 의한 압력이 반도체 발광소자들(350)에만 집중될 수 있다. 이를 통해 본 발명은 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈될 확률을 증가시킨다.
한편, 상기 반도체 발광소자들(350)이 상기 조립 기판(161)에 안착된 상태에서 반도체 발광소자(350)의 일부는 홈 외부로 노출되는 것이 바람직하다. 반도체 발광소자들(350)이 홈 외부로 노출되지 않는 경우, 전사 기판(400)에 의한 압력이 반도체 발광소자들(350)에 집중되지 않아 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈할 확률이 낮아질 수 있다.
마지막으로, 도 10c를 참조하면, 상기 전사 기판(400)을 배선 기판(500)에 압착시켜 반도체 발광소자들(350)을 전사 기판(400)에서 배선 기판(500)으로 전사시키는 단계가 진행된다. 이 때, 상기 배선 기판(500)에는 돌출부(510)가 형성될 수 있다. 상기 전사 기판(400)에 배치된 반도체 발광소자들(350)과 배선 기판(500)의 돌출부(510)가 오버랩 되도록 전사 기판(400)과 배선 기판(500)을 얼라인시킨다. 이후, 상기 전사 기판(400)과 배선 기판(500)을 압착시킬 경우, 돌출부(510)로 인하여 상기 반도체 발광소자들(350)이 상기 전사 기판(400)으로부터 이탈할 확률이 증가할 수 있다.
한편, 전사 기판(400)에 배치된 반도체 발광소자들(350)이 배선 기판(500)으로 전사되기 위해서는 상기 반도체 발광소자(350)와 상기 배선 기판(500) 간의 표면 에너지가 상기 반도체 발광소자(350)와 상기 전사 기판(400) 간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 상기 배선 기판(500) 간의 표면 에너지와 상기 반도체 발광소자(350)와 상기 전사 기판(400) 간의 표면 에너지 차이가 클수록 반도체 발광소자(350)가 전사 기판(400)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
배선 기판(500)으로 전사 기판(400)에 배치된 반도체 발광소자들(350)을 모두 전사한 후, 상기 반도체 발광소자들(350)과 배선 기판(500)에 형성된 배선 전극 간에 전기적 연결을 형성하는 단계가 진행될 수 있다. 배선 전극의 구조 및 전기적 연결을 형성하는 방법은 반도체 발광소자(350)의 종류에 따라 달라질 수 있다.
한편, 도시되지 않았지만, 상기 배선 기판(500)에는 이방성 전도성 필름이 배치될 수 있다. 이 경우, 전사 기판(400)꽈 배선 기판(500)을 압착시키는 것만으로 반도체 발광소자들(350)과 배선 기판(500)에 형성된 배선 전극들 간에 전기적인 연결이 형성될 수 있다.
한편, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 도 10a 내지 도 10c에서 설명한 방법들은 다양한 방식으로 구현될 수 있다. 이하, 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조방법에 대하여 설명한다.
도 11 내지 도 13은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조방법을 나타내는 순서도이다.
서로 다른 색을 발광하는 반도체 발광소자들은 서로 다른 조립 기판에 개별적으로 조립될 수 있다. 구체적으로, 상기 조립 기판(161)은 제1색을 발광하는 반도체 발광소자들이 안착되는 제1 조립 기판, 상기 제1색과 다른 제2색을 발광하는 반도체 발광소자들이 안착되는 제2 조립 기판, 상기 제1색 및 제2새과 다른 제3색을 발광하는 반도체 발광소자들이 안착되는 제3 조립 기판을 포함할 수 있다. 각각의 조립 기판에는 도 8a 내지 도8e에서 설명한 방법에 따라 서로 다른 종류의 반도체 발광소자들이 조립된다. 예를 들어, 제1 내지 제3 조립 기판에는 각각 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자 각각이 조립될 수 있다.
도 11을 참조하면, 제1 내지 제3 조립 기판(red template, green template, blue template) 각각에 red 칩, green 칩, blue 칩 각각이 조립될 수 있다. 이 상태에서 상기 red 칩, green 칩, blue 칩 각각은 서로 다른 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 조립 기판에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는 상기 제1 조립 기판(red template)에 제1 전사 기판(스탬프(R))을 압착시켜 제1색을 발광하는 반도체 발광소자들(red 칩)을 제1 조립 기판에서 제1 전사 기판으로 전사시키는 단계, 상기 제2 조립 기판(green template)에 제2 전사 기판(스탬프(G))을 압착시켜 제2색을 발광하는 반도체 발광소자들(green 칩)을 제2 조립 기판에서 제2 전사 기판으로 전사시키는 단계 및 상기 제3 조립 기판(blue template)에 제3 전사 기판(스탬프(B))을 압착시켜 제3색을 발광하는 반도체 발광소자들(blue 칩)을 제3 조립 기판에서 제3 전사 기판으로 전사시키는 단계를 포함할 수 있다.
이후, 상기 제1 내지 제3 전사 기판을 각각 배선 기판에 압착시켜 제1 내지 제3색을 발광하는 반도체 발광소자들을 제1 내지 제3 전사 기판에서 배선 기판으로 전사시키는 단계가 진행된다.
도 11에 따른 제조방법에 따르면, red 칩, green 칩, blue 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 세 종류의 전사 기판을 필요로 할 수 있다.
이와 달리, 도 12를 참조하면, 제1 내지 제3 조립 기판 각각에 red 칩, green 칩, blue 칩 각각이 조립될 수 있으며, 이 상태에서 상기 red 칩, green 칩, blue 칩 각각은 동일한 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는 상기 제1 조립 기판(red template)에 전사 기판(RGB 통합 스탬프)을 압착시켜 제1색을 발광하는 반도체 발광소자들(red 칩)을 제1 조립 기판에서 상기 전사 기판으로 전사시키는 단계, 상기 제2 조립 기판(green template)에 전사 기판을 압착시켜 제2색을 발광하는 반도체 발광소자들(green 칩)을 제2 조립 기판에서 상기 전사 기판으로 전사시키는 단계, 상기 제3 조립 기판(blue template)에 전사 기판을 압착시켜 제3색을 발광하는 반도체 발광소자들(blue 칩)을 제3 조립 기판에서 상기 전사 기판으로 전사시키는 단계를 포함할 수 있다.
이 경우, 상기 제1 내지 제3 조립 기판 각각과 상기 전사 기판 간의 얼라인 위치가 서로 달라질 수 있다. 예를 들어, 조립 기판과 전사 기판 간의 얼라인이 완료되었을 때, 제1 조립 기판에 대한 전사 기판의 상대적 위치와 제2 조립 기판에 대한 전사 기판의 상대적 위치는 서로 다를 수 있다. 젓나 기판은 조립 기판의 종류가 바뀔 때마다 sub pixel의 pitch만큼 얼라인 위치를 시프트할 수 있다. 이러한 방식을 통해 전사 기판을 제1 내지 제3 조립 기판에 순차적으로 압착시켰을 때, 세 종류의 칩이 모두 상기 전사 기판으로 전사되도록 할 수 있다.
이후, 도 11과 마찬가지로, 상기 전사 기판을 배선 기판에 압착시켜 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 전사 기판에서 배선 기판으로 전사시키는 단계가 진행된다.
도 12에 따른 제조방법에 따르면, red 칩, green 칩, blue 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 도 11 및 도 12와 달리, 도 13에 따르면 하나의 조립 기판(RGB 통합 template)에 red 칩, green 칩, blue 칩 각각이 조립될 수 있다. 이 상태에서 red 칩, green 칩, blue 칩 각각은 동일한 전사 기판(RGB 통합 스탬프)에 의해 배선 기판으로 전사될 수 있다.
도 13에 따른 제조방법에 따르면, red 칩, green 칩, blue 칩을 포함하는 디스플레이 장치를 제조하기 위해 한 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 바와 같이 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 그 제조방법은 다양한 방식으로 구현될 수 있다.
본 발명은 반도체 발광소자 패키지를 자가조립 방식으로 안착시키기 위한 디스플레이 장치 제조용 기판 및 상기 기판을 이용한 디스플레이 장치의 제조방법에 관한 것이다.
먼저, 본 발명에 따른 디스플레이 장치를 구성하는 반도체 발광소자 패키지의 구조에 대해 설명한다.
도 14는 종래 반도체 발광소자 패키지의 구조를 나타낸 개념도이다.
반도체 발광소자 패키지(1000P)는 복수의 전극들(1200P) 및 상기 복수의 전극들(1200P)과 연결되는 복수의 반도체 발광소자들(1300P)을 포함한다. 복수의 전극들(1200P) 및 복수의 반도체 발광소자들(1300P)은 사파이어 소재의 바디부(1100P) 상에 형성 및 배치된다.
본 발명에 따르면, 반도체 발광소자 패키지(1000P)는 수 내지 수십 ㎛ 크기를 가지며, 서로 다른 색상을 발광하는 반도체 발광소자들(1300P)을 포함할 수 있다. 예를 들어, 반도체 발광소자 패키지(1000P)는 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자들을 포함하도록 이루어질 수 있다. 이 경우 하나의 반도체 발광소자 패키지(1000P)는 하나의 단위 픽셀에 해당한다.
복수의 전극들(1200P)은 바디부(1100P)를 관통하도록 형성되어 양측에 소정 형태로 노출되며, 반도체 발광소자들(1300P)은 바디부(1100P) 양측 중 어느 한 측에 노출된 전극 상에 배치될 수 있다. 예를 들어, 도 14(b)와 같이 복수의 전극들(1200P)이 노출된 면을 바디부(1100P)의 일측이라고 하였을 때 반도체 발광소자들(1300P)은 바디부(1100P)의 타측에 노출된 전극 상에 배치될 수 있다. 이 때, 도 14(a)와 같이 노출된 전극과 반도체 발광소자(1300P) 사이에는 전도성 및 접착성 있는 물질(1500P)이 더 배치될 수 있다.
복수의 전극들(1200P)은 바디부(1100P)의 양측에 서로 다른 형태로 노출될 수 있다. 예를 들어, 반도체 발광소자 패키지(1000P)가 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자들(1300P)을 포함하도록 이루어진 경우, 복수의 전극들(1200P)은 바디부(1100P)의 일측에 도 14(b)와 같은 형태로 노출될 수 있다. 즉, 바디부(1100P)의 일측에는 반도체 발광소자들(1300P)의 수보다 하나 더 많은 수의 전극들(1200P)이 노출될 수 있다.
본 발명에 따르면, 바디부(1100P)의 일측에는 4개의 전극들(1200P)이 노출되고, 이들은 각각 적색 반도체 발광소자의 양극과 연결되는 R 전극(1210P), 녹색 반도체 발광소자의 양극과 연결되는 G 전극(1220P), 청색 반도체 발광소자의 양극과 연결되는 B 전극(1230P) 및 적색(R), 녹색(G), 청색(B) 반도체 발광소자의 음극과 동시에 연결되는 공통 전극(1240P)에 해당한다.
바디부(1100P)의 타측에는 적색, 녹색, 청색 반도체 발광소자의 양극 및 음극과 각각 연결되도록 6개의 전극이 노출될 수 있으며, 이들 중 적색, 녹색, 청색 반도체 발광소자의 음극과 연결되는 전극들은 임의의 패턴을 통해 공통 전극(1240P)과 동시에 연결될 수 있다.
예를 들어, 이들을 연결하는 패턴은 바디부(1100P)의 일측에 형성될 수 있다. 이 때, 상기 패턴과 바디부(1100P)의 일측에 노출된 전극들(1200P)을 전기적으로 절연시키기 위해, 바디부(1100P)는 일측에 상기 패턴을 덮는 절연층(1400P)을 포함할 수 있다. 이 경우, 복수의 전극들(1200P)은 바디부(1100P) 및 절연층(1400P)을 관통하도록 형성될 수 있다.
한편, 본 발명에 따르면 상기와 같은 구조를 구현하기 위해 반도체 발광소자 패키지(1000P)에 포함되는 반도체 발광소자들(1300P)은 제1 및 제2 도전형 전극이 특정 반도체층의 동일한 면 상에 형성되는 플립칩 타입일 수 있다. 다만, 이에 한정하지 않고 수평형 타입 또는 수직형 타입이 적용될 수도 있다.
종래 반도체 발광소자 패키지(1000P)는 픽앤플레이스 방식을 통해 조립 기판 또는 배선 기판으로 전사되었다. 픽앤플레이스 방식은 수작업으로 이루어지므로 조립 속도가 매우 느리고, 조립의 정밀도 및 정확성이 일정하지 않은 문제가 있다.
한편, 픽앤플레이스를 대체하기 위한 전사 공정으로는 전술한 자가조립 방식이 있으나(도 8a 내지 도 8e 참조), 도 14에 따른 종래 반도체 발광소자 패키지(1000P) 구조는 자가조립을 통해 동일한 형상의 복수의 전극들(1200P)을 조립 기판에 일정하게 얼라인 시키는데 한계가 있으며, 또한 자가조립을 통해 기존의 개별 반도체 발광소자들이 전사되는 기판을 그대로 적용할 수 없는 문제가 있다.
이하에서는, 반도체 발광소자 패키지를 이용한 디스플레이 장치에 있어서 상기 디스플레이 장치를 제조하는데 사용되는 기판 및 상기 기판을 이용한 디스플레이 장치의 제조방법에 대해 설명한다.
먼저, 도 15 내지 도 17을 참조하여, 본 발명에 따른 디스플레이 장치 제조용 기판에 대해 설명한다.
도 15는 본 발명에 따른 디스플레이 장치 제조용 기판의 단면도이고, 도 16은 본 발명의 일 실시예에 따른 디스플레이 장치 제조용 기판 및 이에 대응되는 반도체 발광소자 패키지의 전극을 나타낸 도면이고, 도 17은 본 발명의 다른 실시예에 따른 디스플레이 장치 제조용 기판 및 이에 대응되는 반도체 발광소자 패키지의 전극을 나타낸 도면이다.
본 발명에 따른 디스플레이 장치 제조용 기판(2000)은 반도체 발광소자 패키지(2000P)를 이용한 디스플레이 장치를 제조하는데 사용되는 것으로 반도체 발광소자 패키지(2000P)가 자가조립을 통해 전사되는 기판일 수 있으며, 배선 전극은 형성되지 않을 수 있다. 따라서 이하에서는 상기 기판(2000)을 조립 기판이라고 칭한다.
조립 기판(2000)에는 복수의 전극들(2200P) 및 상기 전극들(2200P)과 연결되는 복수의 반도체 발광소자들(2300P)을 포함하는 반도체 발광소자 패키지(2000P)가 전사된다. 반도체 발광소자 패키지(2000P)는 도 14에 따른 반도체 발광소자 패키지(1000P)와 같이 수 내지 수십 ㎛ 크기를 가지며, 서로 다른 색상을 발광하는 반도체 발광소자들을 포함할 수 있다. 예를 들어, 반도체 발광소자 패키지(2000P)는 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자들을 포함하도록 이루어질 수 있다. 한편, 본 발명에 따른 디스플레이 장치를 구성하는 반도체 발광소자 패키지(2000P)는 도 14에 따른 반도체 발광소자 패키지(1000P)와 기본적인 구조가 동일하며, 자세한 설명은 생략한다.
조립 기판(2000)은 베이스부(2010), 하부 조립 전극들(2020), 제1 절연층(2030), 상부 조립 전극들(2040), 제2 절연층(2050), 셀(2060) 및 격벽부(2070)를 포함한다.
베이스부(2010)는 기판(2000)의 구조가 형성되는 기본층(base layer)이 될 수 있다. 베이스부(2010)는 절연성 있는 재질로 형성될 수 있다. 또한, 베이스부(2010)는 유리, 쿼츠 등을 재질로 하는 리지드 기판이거나 폴리머 재질을 포함하는 플랙서블 기판일 수 있다.
본 발명에 따르면, 조립 기판(2000)은 제1 절연층(2030)에 의해 상하로 분리된 조립 전극들을 포함할 수 있다. 구체적으로, 조립 기판(2000)은 베이스부(2010) 상에 형성된 하부 조립 전극들(2020) 및 제1 절연층(2030) 상에 형성된 상부 조립 전극들(2040)을 포함할 수 있으며, 제1 절연층(2030)은 하부 조립 전극들(2020)을 덮도록 형성될 수 있다.
하부 조립 전극들(2020)은 일 방향으로 연장 형성되며, 베이스부(2010) 상에 소정 간격으로 배치될 수 있다. 또한, 상부 조립 전극들(2040)은 하부 조립 전극들(2020)과 동일한 방향으로 연장되며, 하부 조립 전극들(2020)과 오버랩 되도록 제1 절연층(2030) 상에 형성될 수 있다.
본 발명에 따르면, 하부 및 상부 조립 전극들(2020, 2040)은 인접한 3개의 조립 전극들 간에 그룹 전극을 형성할 수 있다. 그룹 전극은 하나의 반도체 발광소자 패키지(2000P)를 조립하기 위해 필요한 조립 전극들을 의미할 수 있다. 도 15를 참조하면, 인접한 3개의 하부 조립 전극들(2020a, 2020b, 2020c)과 상부 조립 전극들(2040a, 2040b, 2040c)은 각각 그룹 전극을 형성할 수 있으며, 하나의 반도체 발광소자 패키지(2000P)를 조립하는데 총 6개의 하부 및 상부 조립 전극들이 관여할 수 있다.
하부 조립 전극들(2020)에 있어서 그룹 전극은 제1 전압 신호가 인가되는 제1 및 제2 조립 전극(2020a, 2020c)과 제2 전압 신호가 인가되는 제3 조립 전극(2020b)으로 이루어질 수 있다. 이 때, 상이한 전압 신호가 인가되는 제3 조립 전극(2020b)은 동일한 전압 신호가 인가되는 제1 및 제2 조립 전극(2020a, 2020c) 사이에 배치될 수 있다. 따라서 제1 및 제3 조립 전극(2020a, 2020c) 사이와 제2 및 제3 조립 전극(2020b, 2020c) 사이에는 전기장이 형성될 수 있다. 이는 상부 전극들(2040)의 그룹 전극에도 동일하게 적용된다.
한편, 제1 전압 신호 및 제2 전압 신호는 특정 극성의 신호를 의미하는 것이 아니므로, 제1 내지 제3 조립 전극에는 + 또는 - 전압 신호가 모두 인가될 수 있다. 즉, 제1 및 제2 조립 전극에 + 전압 신호가 인가되는 경우, 제3 조립 전극에는 - 전압 신호가 인가되고, 제1 및 제2 조립 전극에 - 전압 신호가 인가되는 경우, 제3 조립 전극에는 + 전압 신호가 인가될 수 있다. 본 발명의 실시예에 따르면, 제1 및 제2 조립 전극과 제3 조립 전극에 각각 + 및 - 신호가 교대로 인가될 수 있다.
이와 같이 하부 및 상부 조립 전극들(2020, 2040)에는 전기장 형성을 위한 전압 신호가 인가되므로, 조립 전극들(2020, 2040)은 Al, Mo, Cu, Ag 및 Ti 중 어느 하나에 해당하는 비저항 금속 또는 이들 중에서 선택된 합금으로 형성될 수 있다. 다만, 이에 한정되는 것은 아니고 전기적 신호를 전달하기에 적합한 물질이라면 어느 것이라도 가능하다.
본 발명에 따르면, 상부 조립 전극들(2040)의 그룹 전극에 해당하는 제1 내지 제3 조립 전극(2040a, 2040b, 2040c)은 각각 하부 조립 전극들(2020)의 그룹 전극에 해당하는 제1 내지 제3 조립 전극(2020a, 2020b, 2020c)과 오버랩 되도록 형성될 수 있다.
또한, 상부 조립 전극들(2040)의 그룹 전극을 형성하는 제1 내지 제3 조립 전극들(2040a, 2040b, 2040c)은 하부 조립 전극들(2020)의 그룹 전극을 형성하는 제1 내지 제3 조립 전극들(2020a, 2020b, 2020c) 보다 넓은 간격으로 형성될 수 있다. 예를 들어, 조립 전극들(2020, 2040)은 수 내지 수백 ㎛의 간격으로 형성될 수 있으며, 해당 범위에서 하부 조립 전극들(2020) 및 상부 조립 전극들(2040)의 간격이 결정될 수 있다.
하부 조립 전극들(2020)은 돌출부를 포함하도록 형성되어 상부 조립 전극들(2040)보다 좁은 간격을 가질 수 있다. 구체적으로, 하부 조립 전극들(2020)의 그룹 전극 중 제1 및 제2 조립 전극(2020a, 2020c)은 각각 제3 조립 전극(2020b)을 향하여 돌출된 제1 및 제2 돌출부(2021, 2022)를 포함하고, 제3 조립 전극(2020b)은 제1 조립 전극(2020a)을 향하여 돌출된 제3 돌출부(2023)와 제2 조립 전극(2020c)을 향하여 돌출된 제4 돌출부(2024)를 포함할 수 있다. 이 때, 제1 돌출부(2021)와 제3 돌출부(2023), 제2 돌출부(2022)와 제4 돌출부(2024)는 서로 마주하도록 배치될 수 있다.
한편, 상부 조립 전극들(2040) 상에는 제2 절연층(2050)이 적층될 수 있다. 제2 절연층(2050)은 반도체 발광소자 패키지(2000P)의 복수의 전극들(2200P)이 수용되는 복수의 홀들(2051 내지 2054)을 형성하면서 상부 조립 전극들(2040)을 덮도록 제1 절연층(2030) 상에 적층될 수 있다. 복수의 홀들(2051 내지 2054)은 수 내지 수십 ㎛의 높이로 형성될 수 있다.
제2 절연층(2050) 상에는 격벽부(2070)가 적층될 수 있다. 격벽부(2070)는 반도체 발광소자 패키지(2000P)가 수용되는 셀(2060)을 형성하면서 제2 절연층(2050) 상에 적층될 수 있다. 셀(2060)은 수 내지 수백 ㎛의 높이로 형성될 수 있다.
반도체 발광소자 패키지(2000P)가 수용되는 셀(2060)은 전기장을 형성하는 하부 및 상부 조립 전극들(2020, 2040)과 오버랩 되도록 형성되면서, 내부에 반도체 발광소자 패키지(2000P)에 포함된 복수의 전극들(2200P)이 수용되는 홀들(2051 내지 2054)을 포함하도록 형성될 수 있다. 본 발명에 따르면, 반도체 발광소자 패키지(2000P)는 4개의 전극들(2210P 내지 2240P)을 포함하므로, 하나의 셀(2060) 내부에는 4개의 홀들(2051 내지 2054)이 포함되도록 형성될 수 있다.
셀(2060) 내부에 포함된 홀들(2051 내지 2054)은 반도체 발광소자 패키지(2000P)에 포함된 각각의 전극들(2200P)이 수용될 수 있도록 상기 전극들(2200P)과 대응되도록 형성될 수 있다.
또한, 홀들(2051 내지 2054)은 전기장을 형성하는 하부 조립 전극들(2020), 자세하게는 하부 조립 전극들(2020)의 그룹 전극을 형성하는 제1 조립 전극(2020a) 및 제3 조립 전극(2020b) 또는 제2 조립 전극(2020c) 및 제3 조립 전극(2020b)과 오버랩 되도록 형성될 수 있다. 이 때, 홀들(2051 내지 2054)은 제1 내지 제3 조립 전극(2020a 내지 2020c)의 돌출부(2021 내지 2024)와 오버랩 될 수 있다.
이와 같이 반도체 발광소자 패키지(2000P)가 수용되는 셀(2060)과 반도체 발광소자 패키지(2000P)에 포함된 복수의 전극들(2200P)이 수용되는 복수의 홀들(2051 내지 2054)은 전기장을 형성하는 하부 및/또는 상부 조립 전극들(2020, 2040)과 오버랩 되도록 형성됨으로써 전기장의 영향을 극대화할 수 있다.
도 16 및 도 17을 참조하면, 셀(2060) 내부에 포함된 홀들(2051 내지 2054)은 각각 형상 및 크기 중 적어도 어느 하나가 상이하도록 형성된 홀들을 포함할 수 있다. 이는 반도체 발광소자 패키지(2000P)에 포함된 전극들(2210P 내지 2240P)과 대응되도록 형성된 것일 수 있다. 즉, 본 발명에 따른 조립 기판(2000)에 전사되는 반도체 발광소자 패키지(2000P)는 형상 및 크기 중 적어도 어느 하나가 상이하도록 형성된 복수의 전극들(2210P 내지 2240P)을 포함할 수 있다. 따라서 반도체 발광소자 패키지(2000P)에 포함된 복수의 전극들(2210P 내지 2240P)은 자가조립을 통해 각각에 대응되도록 형성된 홀(2051 내지 2054)에 안착될 수 있다.
본 발명의 실시예에 따르면, 셀(2060) 내부에 포함된 홀들(2051 내지 2054)은 동일한 형상 및 크기를 갖는 두 쌍의 페어 홀(A, B)을 포함할 수 있다. 이는 반도체 발광소자 패키지(2000P)에 포함된 전극들(2200P) 또한 동일한 형상 및 크기를 갖는 두 쌍의 페어 전극들로 이루어짐을 의미한다. 두 쌍의 페어 홀(A, B)은 각각 하부 및 상부 조립 전극들(2020, 2040)의 연장 방향을 따라 배치될 수 있다.
한편, 셀(2060) 내부에 포함된 홀들(2051 내지 2054) 중 특정 방향으로 연장(a+b)된 형상의 홀들이 존재하는 경우(도 16의 B, 도 17의 A 페어 홀), 해당 홀들은 해당 홀의 연장 방향과 하부 및 상부 조립 전극들(2020, 2040)의 연장 방향이 서로 일치하도록 배치될 수 있다. 이러한 구조는 홀들(2051 내지 2054) 내 작용하는 전기장의 영향을 극대화할 수 있다. 한편, 셀(2060) 내부에 포함된 홀들(2051 내지 2054) 중 특정 방향으로 연장된 형상의 홀들은 연장 방향에 있어 나머지 홀들보다 수 내지 수백 ㎛ 길게 형성될 수 있다.
한편, 첨부된 도면과 달리 홀들(2051 내지 2054)과 전극들(2210P 내지 2240P)은 모두 상이한 크기 또는 형상을 갖도록 형성될 수도 있으며, 이 경우 페어 홀 및 페어 전극은 존재하지 않을 수 있다.
이와 같이 반도체 발광소자 패키지(2000P)에 포함된 복수의 전극들(2200P) 및 이에 대응되도록 형성된 조립 기판(2000)의 홀들(2051 내지 2054)은 모두 서로 다른 형상 및 크기로 형성되거나 또는 형상 및 크기가 상이한 두 쌍의 페어 전극 및 페어 홀을 포함하도록 형성되므로, 자가조립에 의하더라도 반도체 발광소자 패키지(2000P)가 일정한 방향으로 정렬될 수 있도록 하는 효과가 있다. 특히, 페어 전극 및 페어 홀을 포함하는 실시예는 전극 및 홀을 형성하기 위한 패턴 형성 공정이 보다 용이해지는 효과가 있다.
한편, 조립 기판(2000)의 제1 및 제2 절연층(2030, 2050)은 SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등과 같은 무기 절연물질로 이루어질 수 있으며, 제1 및 제2 절연층(2030, 2050)은 동일한 물질로 형성되거나 또는 서로 상이한 물질로 형성될 수 있다. 또한, 격벽부(2070)는 PAC, PI 등과 같은 고분자 물질 또는 SiO2, SiNx 등의 무기 절연물질로 형성될 수 있다.
다음으로는, 도 18을 참조하여, 본 발명에 따른 디스플레이 장치 제조용 기판을 이용한 디스플레이 장치 제조방법에 대해 설명한다.
도 18은 본 발명에 따른 디스플레이 장치 제조방법을 설명하기 위한 개념도이다. 도 18에 나타난 반도체 발광소자 패키지(2000P)는 설명의 편의를 위한 것으로, 실제 구조와 상이할 수 있다.
먼저, (a) 복수의 전극들(2200P) 및 상기 전극들(2200P)과 연결되는 복수의 반도체 발광소들(2300P)을 포함하는 반도체 발광소자 패키지(2000P)를 제작하는 단계가 수행될 수 있다. 구체적으로, 별도의 성장 기판 상에 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자들을 각각 성장시킨 후 상기 반도체 발광소자들을 사파이어 소재의 바디부(2100P) 상에 접합시킬 수 있다. 이 때, 반도체 발광소자 패키지(2000P)에 접합되는 반도체 발광소자들(2300P)은 제1 및 제2 도전형 전극이 특정 반도체층의 동일한 면 상에 형성되는 플립칩 타입일 수 있다. 다만, 이에 한정하지 않고 수평형 타입 또는 수직형 타입이 적용될 수도 있다.
본 발명에 따르면 반도체 발광소자들(2300P)이 직접 조립 기판(2000) 상에 조립되는 것이 아니므로, 반도체 발광소자들(2300P)은 자가조립을 위한 대칭형 구조를 가지거나 또는 자성체를 포함할 필요가 없다.
한편, 본 발명에 따른 반도체 발광소자 패키지(2000P)에 포함된 복수의 전극들(2200P)은 자가조립 시 자기장에 의해 유도되도록 자성체를 포함할 수 있다. 또한, 상기 전극들(2200P)은 형상 및 크기 중 적어도 어느 하나가 상이하도록 제작될 수 있다. 바람직하게는, 동일한 형상 및 크기를 갖는 두 쌍의 페어 전극들을 포함하도록 제작될 수 있다. 이외의 반도체 발광소자 패키지(2000P)의 구조는 전술한 설명으로 갈음한다.
다음으로, (b) 반도체 발광소자 패키지(2000P)를 유체 챔버 내 투입하고, 조립 전극들(2020, 2040)을 포함하며 상기 반도체 발광소자 패키지(2000P)를 전사할 기판을 미리 정한 위치로 이송하는 단계가 수행될 수 있다.
본 단계에서 반도체 발광소자 패키지(2000P)를 전사할 기판은 전술한 본 발명에 따른 디스플레이 장치 제조용 기판(또는 조립 기판)(2000)일 수 있다. 조립 기판(2000)은 반도체 발광소자 패키지(2000P)들이 전사되는 조립면이 유체 챔버의 바닥면을 향한 상태에서 유체 챔버의 상부에 배치될 수 있다.
조립 기판(2000)의 조립면은 조립 전극들(2020, 2040)을 포함한 반도체 발광소자 패키지(2000P)를 자가조립 하기 위한 구조들을 포함할 수 있다. 본 발명에 따르면, 조립면은 분리된 구조의 조립 전극들(2020, 2040)을 포함할 수 있다. 구체적으로, 조립면은 제1 절연층(2030)에 의해 분리된 하부 조립 전극들(2020)과 상부 조립 전극들(2040)을 포함할 수 있다. 또한, 하부 및 상부 조립 전극들(2020, 2040)은 인접한 3개의 조립 전극들 간에 그룹 전극을 형성할 수 있다. 도 18에 도시된 하부 조립 전극들(2020)과 상부 조립 전극들(2040)은 하나의 그룹 전극을 형성할 수 있다. 그룹 전극은 하나의 반도체 발광소자 패키지(2000P)를 조립하기 위해 필요한 조립 전극들을 의미할 수 있다. 이와 관련한 자세한 설명은 전술한 설명으로 갈음한다.
한편, 조립 기판(2000)은 반도체 발광소자 패키지(2000P)에 포함된 복수의 전극들(2200P)이 수용되는 홀들(2051 내지 2054)을 형성하면서 상부 전극들(2040)을 덮도록 제1 절연층(2030) 상에 적층되는 제2 절연층(2050)과, 반도체 발광소자 패키지(2000P)가 수용되는 셀들(2060)을 형성하면서 제2 절연층(2050) 상에 적층되는 격벽부(2070)를 포함할 수 있다.
상기 홀들(2051 내지 2054)은 복수의 전극들(2210P 내지 2240P) 각각에 대응되도록 형성되고, 상기 셀(2060)은 반도체 발광소자 패키지(2000P)의 바디부(2100P)와 대응되는 형상으로 형성될 수 있다. 또한, 셀(2060)은 상기 홀들(2051 내지 2054)을 포함하도록 형성될 수 있다.
또한, 상기 홀들(2051 내지 2054)은 하부 조립 전극들(2020)과 오버랩 되어 상기 홀들(2051 내지 2054) 내부에는 전기장이 형성될 수 있으며, 상기 셀(2060)은 하부 조립 전극들(2020) 및 상부 조립 전극들(2040)과 오버랩 되도록 형성되어 내부에 전기장이 형성될 수 있다.
다음으로, (c) 자기력을 가하여 유체 챔버 내 반도체 발광소자 패키지를 이동시키는 단계가 수행될 수 있다. 이 때, 자기력은 조립 기판(2000)의 조립면의 반대편에 배치되는 자석에 의해 형성될 수 있으며, 반도체 발광소자 패키지(2000P)는 자기력에 유도되어 조립면을 향하여, 즉, 중력 반대 방향으로 떠오를 수 있다. 또한, 자석이 이동하는 방향을 따라 함께 이동할 수 있다.
마지막으로, (d) 조립 전극들(2020, 2040)에 전압을 인가하여 전기장을 형성하고, 유체 챔버 내 반도체 발광소자 패키지(2000P)를 조립 기판(2000) 상의 미리 정한 위치로 유도 및 안착시키는 단계가 수행될 수 있다. 본 단계에서, 전기장은 조립 기판(2000)의 조립면에 형성되며, 특히, 조립 전극들(2020, 2040)과 오버랩 되는 셀(2060) 및 홀들(2051 내지 2054) 내부에는 더욱 강하게 형성될 수 있다.
구체적으로, 본 단계는 반도체 발광소자 패키지(2000P)를 셀(2060) 내부로 유도하는 단계(1차 조립 단계)와, 상기 셀(2060) 내부에 유도된 반도체 발광소자 패키지(2000P)의 전극들(2200P)이 조립 기판(2000)에 형성된 대응되는 홀들(2051 내지 2054)에 수용되도록 반도체 발광소자 패키지(2000P)를 정렬시키는 단계(2차 조립 단계)를 포함할 수 있다.
1차 조립 단계는 자기력에 의해 조립면으로 유도된 반도체 발광소자 패키지(2000P)가 셀(2060) 내부에 형성된 전기장에 의해 셀(2060) 내부로 유도되는 단계일 수 있다. 이 때, 반도체 발광소자 패키지(2000P)는 셀(2060) 내부에 수용된 상태이지만, 반도체 발광소자 패키지(2000P)에 포함된 복수의 전극들(2200P)이 홀(2051 내지 2054) 내부에 정렬되지는 않은 상태이다.
2차 조립 단계는 셀(2060) 내부의 유속 및 전기장에 의해 복수의 전극들(2200P)이 각각에 대응되도록 형성된 홀들(2051 내지 2054)에 안착되는 단계일 수 있다. 셀(2060)에 수용된 반도체 발광소자 패키지(2000P)는 셀(2060) 내부의 유속 및 전기장의 영향으로 회전하면서 복수의 전극들(2210P 내지 2240P)과 대응되도록 형성된 홀(2051 내지 2054)에 조립될 수 있다.
본 발명에 따르면 디스플레이 장치 제조용 기판(2000)은 복수의 전극들(2200P)과 반도체 발광소자들(2300P)로 구성된 반도체 발광소자 패키지(2000P)가 일정하게 정렬될 수 있는 구조를 가진다. 따라서 본 발명은 종래 픽앤플레이스 방식으로 전사되었던 반도체 발광소자 패키지(2000P)를 자가조립을 통해 전사할 수 있도록 함으로써 공정 효율(공정 속도 개선 및 시간 단축)을 향상시킬 수 있는 효과가 있다.
전술한 본 발명은 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니며 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.

Claims (14)

  1. 복수의 전극들 및 상기 전극들과 연결되는 복수의 반도체 발광소자들을 포함하는 반도체 발광소자 패키지를 이용한 디스플레이 장치를 제조하는 디스플레이 장치 제조용 기판에 있어서,
    베이스부;
    일 방향으로 연장되며, 상기 베이스부 상에 배치되는 하부 조립 전극들;
    상기 하부 조립 전극들을 덮도록 형성되는 제1 절연층;
    상기 하부 조립 전극들과 동일한 방향으로 연장되며, 상기 하부 조립 전극들과 오버랩 되도록 제1 절연층 상에 형성되는 상부 조립 전극들;
    상기 전극들이 수용되는 복수의 홀들을 형성하면서 상기 상부 조립 전극들을 덮도록 상기 제1 절연층 상에 적층되는 제2 절연층; 및
    상기 반도체 발광소자 패키지가 수용되는 셀을 형성하면서 상기 제2 절연층 상에 적층되는 격벽부를 포함하며,
    상기 셀은, 상기 셀 내부에 상기 홀들을 포함하도록 형성되는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  2. 제1항에 있어서,
    상기 셀 내부에 포함된 홀들은, 상기 반도체 발광소자 패키지에 포함된 전극들과 대응되도록 형성되는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  3. 제2항에 있어서,
    상기 셀 내부에 포함된 홀들은, 형상 및 크기 중 적어도 어느 하나가 상이하도록 형성된 홀들을 포함하는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  4. 제3항에 있어서,
    상기 셀 내부에 포함된 홀들은, 동일한 형상 및 크기를 갖는 두 쌍의 페어 홀을 포함하며,
    상기 페어 홀은, 상기 하부 및 상부 조립 전극들의 연장 방향을 따라 배치되는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  5. 제3항에 있어서,
    상기 셀이 연장 방향을 갖는 홀을 포함하는 경우, 상기 홀의 연장 방향은, 상기 하부 및 상부 조립 전극들의 연장 방향과 일치하는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  6. 제1항에 있어서,
    상기 하부 및 상부 조립 전극들은, 인접한 3개의 조립 전극들 간에 그룹 전극을 형성하고,
    상기 셀은, 상기 하부 및 상부 조립 전극들의 그룹 전극과 동시에 오버랩 되도록 형성되는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  7. 제6항에 있어서,
    상기 하부 및 상부 조립 전극들의 그룹 전극은, 제1 전압 신호가 인가되는 제1 및 제2 조립 전극; 및
    제2 전압 신호가 인가되는 제3 조립 전극을 포함하며,
    상기 제3 조립 전극은, 상기 제1 및 제2 조립 전극 사이에 배치되는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  8. 제7항에 있어서,
    상기 하부 조립 전극들의 그룹 전극 중 제1 및 제2 조립 전극은, 각각 상기 제3 조립 전극을 향하여 돌출된 제1 및 제2 돌출부를 포함하고,
    상기 제3 조립 전극은, 상기 제1 조립 전극을 향하여 돌출된 제3 돌출부 및 상기 제2 조립 전극을 향하여 돌출된 제4 돌출부를 포함하는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  9. 제7항에 있어서,
    상기 상부 조립 전극들의 그룹 전극에 해당하는 제1 내지 제3 조립 전극은 각각 하부 조립 전극들의 그룹 전극에 해당하는 제1 내지 제3 조립 전극과 오버랩 되도록 형성되는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  10. 제7항에 있어서,
    상기 홀들은, 각각 하부 조립 전극들의 그룹 전극을 형성하는 상기 제1 조립 전극 및 제3 조립 전극 또는 상기 제2 조립 전극 및 제3 조립 전극과 오버랩 되도록 형성되는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  11. 제7항에 있어서,
    상기 상부 조립 전극들의 그룹 전극을 형성하는 제1 내지 제3 조립 전극은, 상기 하부 조립 전극들의 그룹 전극을 형성하는 제1 내지 제3 조립 전극보다 넓은 간격으로 형성된 것을 특징으로 하는, 디스플레이 장치 제조용 기판.
  12. (a) 복수의 전극들 및 상기 전극들과 연결되는 복수의 반도체 발광소자들을 포함하는 반도체 발광소자 패키지를 제작하는 단계;
    (b) 상기 반도체 발광소자 패키지를 유체 챔버 내 투입하고, 조립 전극들을 포함하며 상기 반도체 발광소자 패키지를 전사할 기판을 미리 정한 위치로 이송하는 단계;
    (c) 자기력을 가하여 상기 유체 챔버 내 반도체 발광소자 패키지를 이동시키는 단계; 및
    (d) 상기 조립 전극들에 전압을 인가하여 전기장을 형성하고 상기 유체 챔버 내 반도체 발광소자 패키지를 상기 기판 상의 미리 정한 위치로 유도 및 안착시키는 단계를 포함하며,
    상기 기판은, 상기 반도체 발광소자 패키지가 수용되는 셀 및 상기 전극들이 수용되는 홀들을 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  13. 제12항에 있어서,
    상기 (a) 단계는, 상기 반도체 발광소자 패키지에 포함된 상기 전극들이 형상 및 크기 중 적어도 어느 하나가 상이하도록 제작하고,
    상기 전극들이 수용되는 홀들은, 상기 전극들과 대응되도록 형성되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  14. 제13항에 있어서,
    상기 (d) 단계는, 상기 반도체 발광소자 패키지를 상기 셀 내부로 유도하는 단계; 및
    상기 셀 내부에 유도된 반도체 발광소자 패키지의 전극들이 상기 기판에 형성된 대응되는 홀들에 수용되도록 상기 반도체 발광소자 패키지를 정렬시키는 단계를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
KR1020200026189A 2020-03-02 2020-03-02 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법 KR20200030514A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200026189A KR20200030514A (ko) 2020-03-02 2020-03-02 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
PCT/KR2021/002468 WO2021177673A1 (en) 2020-03-02 2021-02-26 A substrate for manufacturing display device and a manufacturing method using the same
US17/798,219 US20230119947A1 (en) 2020-03-02 2021-02-26 A substrate for manufacturing display device and a manufacturing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200026189A KR20200030514A (ko) 2020-03-02 2020-03-02 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20200030514A true KR20200030514A (ko) 2020-03-20

Family

ID=69958419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200026189A KR20200030514A (ko) 2020-03-02 2020-03-02 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법

Country Status (3)

Country Link
US (1) US20230119947A1 (ko)
KR (1) KR20200030514A (ko)
WO (1) WO2021177673A1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380937A (zh) * 2021-05-28 2021-09-10 上海天马微电子有限公司 显示面板和显示装置
WO2022039309A1 (ko) * 2020-08-21 2022-02-24 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 포함하는 디스플레이 장치
WO2022045392A1 (ko) * 2020-08-27 2022-03-03 엘지전자 주식회사 디스플레이 장치 제조용 기판
WO2023013801A1 (ko) * 2021-08-06 2023-02-09 엘지전자 주식회사 디스플레이 장치
EP4160678A1 (en) * 2021-10-01 2023-04-05 Samsung Electronics Co., Ltd. Semiconductor device transfer structure, display apparatus, and method of manufacturing display apparatus
WO2023068407A1 (ko) * 2021-10-22 2023-04-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
WO2023068409A1 (ko) * 2021-10-22 2023-04-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
WO2023106537A1 (ko) * 2021-12-08 2023-06-15 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치 및 이의 제조 방법
WO2023106714A1 (ko) * 2021-12-08 2023-06-15 엘지전자 주식회사 반도체 발광 소자를 포함하는 디스플레이 장치
WO2024025019A1 (ko) * 2022-07-29 2024-02-01 엘지전자 주식회사 디스플레이 화소용 반도체 발광소자의 조립 기판구조 및 이를 포함하는 디스플레이 장치
WO2024075876A1 (ko) * 2022-10-07 2024-04-11 엘지전자 주식회사 디스플레이 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548332B2 (en) * 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
KR101770632B1 (ko) * 2016-01-07 2017-08-24 피에스아이 주식회사 자가 조립형 초소형 led 전극어셈블리 제조용 용매 및 이를 통해 자가 조립형 초소형 led 전극어셈블리를 제조하는 방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20190075869A (ko) * 2019-06-11 2019-07-01 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190143840A (ko) * 2019-12-11 2019-12-31 엘지전자 주식회사 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022039309A1 (ko) * 2020-08-21 2022-02-24 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 포함하는 디스플레이 장치
WO2022045392A1 (ko) * 2020-08-27 2022-03-03 엘지전자 주식회사 디스플레이 장치 제조용 기판
CN113380937A (zh) * 2021-05-28 2021-09-10 上海天马微电子有限公司 显示面板和显示装置
WO2023013801A1 (ko) * 2021-08-06 2023-02-09 엘지전자 주식회사 디스플레이 장치
EP4160678A1 (en) * 2021-10-01 2023-04-05 Samsung Electronics Co., Ltd. Semiconductor device transfer structure, display apparatus, and method of manufacturing display apparatus
WO2023068407A1 (ko) * 2021-10-22 2023-04-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
WO2023068409A1 (ko) * 2021-10-22 2023-04-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
WO2023106537A1 (ko) * 2021-12-08 2023-06-15 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치 및 이의 제조 방법
WO2023106714A1 (ko) * 2021-12-08 2023-06-15 엘지전자 주식회사 반도체 발광 소자를 포함하는 디스플레이 장치
WO2024025019A1 (ko) * 2022-07-29 2024-02-01 엘지전자 주식회사 디스플레이 화소용 반도체 발광소자의 조립 기판구조 및 이를 포함하는 디스플레이 장치
WO2024075876A1 (ko) * 2022-10-07 2024-04-11 엘지전자 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
WO2021177673A1 (en) 2021-09-10
US20230119947A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
KR20200030514A (ko) 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
KR102173349B1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20200026775A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102162739B1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20200023319A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200048762A (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20200023316A (ko) 반도체 발광소자를 이용한 디스플레이 장치
EP3989283B1 (en) Substrate for manufacturing display device and method for manufacturing display device
KR20200014867A (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20200021966A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200026673A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20190122117A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102190064B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20230011974A (ko) 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
EP4030481A1 (en) Display device using semiconductor light-emitting diode
KR102659765B1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
EP3989282A1 (en) Substrate for manfacturing display device and method for manfacturing display device
KR20200024177A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
US20230031398A1 (en) Display device using semiconductor light-emitting element, and manufacturing method therefor
EP4075508A1 (en) Display device using semiconductor light emitting element, and method for manufacturing same
EP4160661A1 (en) Display device manufacturing substrate, and method for manufacturing display device by using same
US20230317669A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same
KR102221470B1 (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
EP4105997A1 (en) Substrate for manufacturing display device and manufacturing method therefor
KR20200023318A (ko) 반도체 발광소자 회수 방법 및 이를 이용한 반도체 발광소자 회수 방법