CN221226226U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN221226226U
CN221226226U CN202322534819.3U CN202322534819U CN221226226U CN 221226226 U CN221226226 U CN 221226226U CN 202322534819 U CN202322534819 U CN 202322534819U CN 221226226 U CN221226226 U CN 221226226U
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
pixel
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322534819.3U
Other languages
English (en)
Inventor
宋明勳
朴章淳
裵城槿
李太熙
李炫旭
洪光泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN221226226U publication Critical patent/CN221226226U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型公开了一种显示装置。显示装置包括：对准电极，在第一方向上隔开地排列并沿第二方向延伸；像素，沿第二方向排列。像素包括：第一发光元件和第二发光元件，布置于对准电极上并沿第二方向排列，第二发光元件与第一发光元件在第一方向上隔开；第一像素电极，与第一发光元件的第一端部连接；第二像素电极，与第一像素电极在第一方向上隔开并与第二发光元件的第二端部连接；连接电极，连接第一像素电极与第二像素电极。连接电极包括：第一连接电极，在第一像素电极与第二像素电极之间沿第二方向延伸，与第一发光元件的第二端部连接；第二连接电极，隔着第二像素电极而与第一连接电极相对向且沿第二方向延伸，与第二发光元件的第一端部连接。

Description

显示装置
技术领域
本实用新型涉及一种显示装置。
背景技术
最近，随着对信息显示的关注度的提高，正在持续地进行对显示装置的研究开发。
实用新型内容
本实用新型的一个目的在于提供一种包括在多个串联段布置于一个像素内的情况下，能够防止串联段之间的电极的电短路的像素的显示装置。
然而，本实用新型的目的不限于上述目的，可以在不脱离本实用新型的构思及领域的范围内以多种方式扩展。
根据本实用新型的实施例的一种显示装置，可以包括：基板，包括发光区域及非发光区域；对准电极，在所述基板上在第一方向上隔开地排列，并沿与所述第一方向交叉的第二方向延伸；以及像素，沿所述第二方向排列，其中，所述像素中的沿所述第二方向相互相邻的像素发出彼此不同的颜色的光，其中，所述像素中的每一个包括：第一发光元件，布置于所述对准电极上，并沿所述第二方向排列；第二发光元件，布置于所述对准电极上，与所述第一发光元件在所述第一方向上隔开，并沿所述第二方向排列；第一像素电极，与第一驱动电源和所述第一发光元件的第一端部电连接；第二像素电极，与所述第一像素电极在所述第一方向上隔开，并与第二驱动电源和所述第二发光元件的第二端部电连接；连接电极，电连接所述第一像素电极与所述第二像素电极，其中，所述连接电极包括：第一连接电极，在所述第一像素电极与所述第二像素电极之间沿所述第二方向延伸，并与所述第一发光元件的第二端部电连接；以及第二连接电极，隔着所述第二像素电极而与所述第一连接电极相对向且沿所述第二方向延伸，并与所述第二发光元件的第一端部电连接。
根据一实施例的显示装置，还可以包括：第三连接电极，连接所述第一连接电极和所述第二连接电极，并沿所述第一方向延伸，所述第一连接电极、所述第二连接电极以及所述第三连接电极可以形成为一体。
在根据一实施例的显示装置中，当从平面上观察时，述第三连接电极可以与所述非发光区域重叠。
在根据一实施例的显示装置中，所述对准电极包括沿所述第一方向依次排列的第一对准电极、第二对准电极以及第三对准电极，所述第一发光元件可以重叠在所述第一对准电极和所述第二对准电极上，所述第二发光元件可以重叠在所述第二对准电极和所述第三对准电极上。
根据一实施例的显示装置中，所述对准电极包括沿所述第一方向依次排列的第一对准电极、第二对准电极、第三对准电极以及第四对准电极，所述第一发光元件可以重叠在所述第一对准电极和所述第二对准电极上，所述第二发光元件可以重叠在所述第三对准电极和所述第四对准电极上。
根据一实施例的显示装置中，所述像素包括沿所述第二方向排列的第一像素、第二像素以及第三像素，所述第一像素电极在所述像素中的每一个的所述发光区域中沿所述第二方向延伸，包括在所述第一像素中的第一像素电极可以在所述第二方向上与包括在所述第二像素中的第一像素电极以及包括在所述第三像素中的第一像素电极隔开。
根据一实施例的显示装置中，所述第二像素电极在所述像素中的每一个的发光区域中沿所述第二方向延伸，包括在所述第一像素中的第二像素电极可以在所述第二方向上与包括在所述第二像素中的第二像素电极以及包括在所述第三像素中的第二像素电极隔开。
根据一实施例的显示装置中，所述第二连接电极可以包围所述第二像素电极的一区域。
根据一实施例的显示装置还包括：第三发光元件，与所述第一发光元件在所述第一方向上隔开且沿所述第二方向排列；以及第四发光元件，与所述第三发光元件在所述第一方向上隔开且沿所述第二方向排列，所述第二发光元件可以与所述第四发光元件在所述第一方向上隔开地布置。
根据一实施例的显示装置中，所述第一连接电极包括：第一部分，与所述第一发光元件在所述第一方向上隔开而与所述第一发光元件的所述第二端部电连接；第三部分，与所述第三发光元件在所述第一方向上隔开而与所述第三发光元件的第一端部电连接；以及第二部分，沿所述第一方向延伸且连接所述第一部分和所述第三部分，其中，所述第一部分、所述第二部分以及所述第三部分可以形成为一体。
根据一实施例的显示装置中，所述第二连接电极包括：第一部分，与所述第四发光元件在所述第一方向上隔开而与所述第四发光元件的第二端部电连接；第三部分，与所述第二发光元件在所述第一方向上隔开而与所述第二发光元件的所述第一端部电连接；以及第二部分，沿所述第一方向延伸且连接所述第一部分和所述第三部分，其中，所述第一部分、所述第二部分、所述第三部分可以形成为一体。
根据一实施例的显示装置还可以包括：中间电极，布置于所述第一连接电极与所述第二连接电极之间而电连接于所述第三发光元件的第二端部以及所述第四发光元件的第一端部。
根据一实施例的显示装置，所述中间电极可以包括：第一中间电极，与所述第三发光元件在所述第一方向的相反方向上隔开而与所述第三发光元件的所述第二端部电连接；第三中间电极，与所述第四发光元件在所述第一方向的相反方向上隔开而与所述第四发光元件的所述第一端部电连接；第二中间电极，沿所述第一方向延伸且连接所述第一中间电极和所述第三中间电极，其中，所述第一中间电极、所述第二中间电极以及所述第三中间电极可以形成为一体。
根据一实施例的显示装置，当从平面上观察时，所述第一连接电极的所述第二部分、所述第二连接电极的所述第二部分以及所述第二中间电极可以与所述非发光区域重叠。
根据一实施例的显示装置还包括：堤，定义所述发光区域及所述非发光区域，当从平面上观察时，所述第一连接电极的所述第二部分、所述第二连接电极的所述第二部分以及所述第二中间电极可以与所述堤重叠。
根据一实施例的显示装置，所述第一连接电极、所述中间电极以及所述第二连接电极可以在所述第一方向上隔开地布置，并且所述第一中间电极、所述第一连接电极的所述第三部分以及所述第三中间电极可以在所述第一方向依次布置。
根据一实施例的显示装置，所述中间电极的形状可以以所述第一方向为基准而与所述第一连接电极的形状及所述第二连接电极的形状对称。
根据一实施例的显示装置，所述第一发光元件与所述第三发光元件的布置方向可以相同，所述第二发光元件和所述第四发光元件的布置方向可以与所述第一发光元件和所述第三发光元件的布置方向相反。
根据一实施例的显示装置，所述对准电极包括沿所述第一方向依次排列的第一对准电极、第二对准电极、第三对准电极、第四对准电极及第五对准电极，所述第一发光元件可以重叠在所述第一对准电极和所述第二对准电极上，所述第二发光元件可以重叠在所述第二对准电极和所述第三对准电极上，所述第三发光元件可以重叠在所述第三对准电极和所述第四对准电极上，所述第四发光元件可以重叠在所述第四对准电极和所述第五对准电极上。
根据一实施例的显示装置，所述对准电极包括沿所述第一方向依次排列的第一对准电极、第二对准电极、第三对准电极、第四对准电极、第五对准电极、第六对准电极、第七对准电极以及第八对准电极，所述第一发光元件可以重叠在所述第一对准电极和所述第二对准电极上，所述第二发光元件可以重叠在所述第三对准电极和所述第四对准电极上，所述第三发光元件可以重叠在所述第五对准电极和所述第六对准电极上，所述第四发光元件可以重叠在所述第七对准电极和所述第八对准电极上。
根据本实用新型的实施例的像素及包括该像素的显示装置中，用于电连接在一个像素内沿一方向布置的多个串联段的像素电极与相邻的像素电极相互交叉地布置，从而能够确保制造工艺上的空间余量，进而提高工艺上的效率。
此外，像素电极沿一方向依次布置，从而可以防止当电极被布置在各种方向上时可能发生的电短路。
然而，本实用新型的效果不限于上述效果，并且可以在不脱离本实用新型的构思及领域的范围内以多种方式扩展。
附图说明
图1是示意性地示出根据本实用新型的实施例的发光元件的立体图。
图2是示出图1的发光元件的一示例的剖面图。
图3是示出根据本实用新型的实施例的显示装置的示意性的平面图。
图4是示出包括在图3的显示装置中的像素的一示例的电路图。
图5a是示出划分包括在图3的显示装置中的像素的堤及对准电极的一示例的示意性的平面图。
图5b是示出包括在图3的显示装置中的像素的一示例的示意性的平面图。
图6是示出图5b的像素的一示例的放大图。
图7a是示出根据图5b的A-A'线的一示例的示意性的剖面图。
图7b是示出根据图5b的A-A'线的另一示例的示意性的剖面图。
图8及图9是示出包括在图3的显示装置中的像素的另一示例的示意性的平面图。
图10a是示出划分包括在图3的显示装置中的像素的堤及对准电极的一示例的示意性的平面图。
图10b是示出包括在图3的显示装置中的像素的一示例的示意性的平面图。
图11是示出图10b的像素的一示例的放大图。
图12a是示出根据图10b的A-A'线的一示例的示意性的剖面图。
图12b是示出根据图10b的A-A'线的另一示例的示意性的剖面图。
具体实施方式
以下，参照附图对本实用新型的优选实施例进行更详细的说明。在附图中，对相同的构成要素使用相同的附图标记，并且将省略对相同的构成要素的重复的说明。
图1是示意性地示出根据本实用新型的实施例的发光元件的立体图。图2是示出图1的发光元件的一示例的剖面图。
参照图1及图2，发光元件LD可以包括第一半导体层11、第二半导体层13以及夹设于第一半导体层11与第二半导体层13之间的活性层12。作为一示例，发光元件LD可以实现为第一半导体层11、活性层12以及第二半导体层13依次堆叠的发光堆叠体(或堆叠图案)。
在一实施例中，发光元件LD可以设置为沿一方向延伸的形状。如果将发光元件LD的延伸方向称为长度方向，则发光元件LD可以沿着长度方向而包括第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个半导体层可以位于发光元件LD的第一端部EP1，第一半导体层11和第二半导体层13中的剩余半导体层可以位于发光元件LD的第二端部EP2。
在一实施例中，发光元件LD可以设置为多种形状。作为一示例，如图1所示，发光元件LD可以具有在长度方向上较长(或纵横比大于1)的棒形状(rod-like shape)、条形状(bar-like shape)或柱形状。作为另一示例，发光元件LD可以具有在长度方向上较短(或纵横比小于1)的棒形状、条形状或柱形状。作为又一示例，发光元件LD可以具有纵横比为1的棒形状、条形状或柱形状。
这种发光元件LD作为一示例可以包括被制造为具有纳米级(nano scale)(或纳米)至微米级(micro scale)(或微米)程度的直径D和/或长度L的超小型发光二极管(LED：light emitting diode)。
在一实施例中，在发光元件LD在长度方向上较长(即，纵横比大于1)的情形下，发光元件LD的直径D可以为约0.5μm至6μm的程度，其长度L可以为约1μm至10μm的程度。然而，发光元件LD的直径D及长度L不限于此，发光元件LD的尺寸可以被改变为符合应用该发光元件LD的照明装置或自发光型显示装置的要求条件(或设计条件)。
在一实施例中，作为一示例，第一半导体层11可以包括至少一个n型半导体层。第一半导体层11可以包括在发光元件LD的长度方向上与活性层12接触的上部表面和朝向外部暴露的下部表面。第一半导体层11的下部表面可以是发光元件LD的一端部(或下端部)。
在一实施例中，活性层12布置于第一半导体层11上，并且可以形成为单量子阱(quantum wells)结构或多量子阱结构。作为一示例，在活性层12形成为多量子阱结构的情形下，活性层12可以由势垒层(barrier layer)、应变增强层(strain reinforcing layer)及阱层(well layer)作为一个单元而周期性地反复堆叠。应变增强层可以具有比势垒层更小的晶格常数，以进一步强化施加于阱层的应变(作为一示例，压缩应变)。然而，活性层12的结构不限于上述实施例。
在一实施例中，活性层12可以发出具有约400nm至900nm的波长的光，并且可以使用双重异质结构(double hetero structure)。活性层12可以包括与第一半导体层11接触的第一表面以及与第二半导体层13接触的第二表面。
在一实施例中，可以根据从活性层12发出的光的波长来决定发光元件LD的颜色(或者，出光颜色)。这种发光元件LD的颜色可以决定与其对应的像素的颜色。例如，发光元件LD可以发出红色光、绿色光或蓝色光。
在一实施例中，如果向发光元件LD的两端部施加预定电压以上的电场，则电子-空穴对在活性层12中结合的同时发光元件LD发光。利用这种原理来控制发光元件LD的发光，从而可以将发光元件LD用作包括显示装置的像素在内的各种发光装置的光源(或发光源)。
在一实施例中，第二半导体层13可以布置于活性层12的第二表面上，并且可以包括与第一半导体层11不同的类型的半导体层。作为一示例，第二半导体层13可以包括至少一个p型半导体层。
在一实施例中，第二半导体层13可以包括在发光元件LD的长度方向上与活性层12的第二表面接触的下部表面和朝向外部暴露的上部表面。在此，第二半导体层13的上部表面可以是发光元件LD的另一端部(或上端部)。
在一实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有彼此不同的厚度。作为一示例，在发光元件LD的长度方向上，第一半导体层11可以具有相对大于第二半导体层13的厚度的厚度。据此，发光元件LD的活性层12可以位于相比于第一半导体层11的下部表面更靠近第二半导体层13的上部表面的位置。
在一实施例中，示出了第一半导体层11和第二半导体层13分别构成为一个层的情形，但不限于此。在一示意性的示例中，根据活性层12的物质，第一半导体层11和第二半导体层13中的每一个还可以包括至少一个层(作为一示例，覆盖层和/或拉伸应变势垒减小(TSBR：Tensile strain barrier reducing)层。TSBR层可以是布置于晶格结构不同的半导体层之间而起到用于减少晶格常数(lattice constant)差异的缓冲作用的应变(strain)缓冲层。TSBR层可以利用诸如p-GaInP、p-AlInP、p-AlGaInP等的p型半导体层构成，但不限于此。
在一实施例中，除了上述第一半导体层11、活性层12以及第二半导体层13之外，发光元件LD还可以包括布置于第二半导体层13的上部的接触电极(以下称为“第一接触电极”)。并且，根据另一实施例，还可以包括布置于第一半导体层11的一端的一个另一接触电极(以下，称为“第二接触电极”)。
在一实施例中，第一接触电极及第二接触电极中的每一个可以是欧姆(ohmic)接触电极，但不限于此。根据实施例，第一接触电极及第二接触电极可以是肖特基(schottky)接触电极。第一接触电极及第二接触电极可以包括导电性物质。
在一实施例中，发光元件LD还可以包括绝缘膜14(或绝缘薄膜)。然而，根据实施例，绝缘膜14也可以被省略，也可以被设置为仅覆盖第一半导体层11、活性层12以及第二半导体层13中的一部分。
在一实施例中，绝缘膜14可以防止因活性层12与除第一半导体层11及第二半导体层13之外的导电性物质接触而可能发生的电短路。此外，绝缘膜14可以最小化发光元件LD的表面缺陷，而提高发光元件LD的寿命及发光效率。只要能够防止活性层12与外部的导电性物质发生短路，则对是否配备有绝缘膜14没有限制。
在一实施例中，绝缘膜14可以包围包括第一半导体层11、活性层12以及第二半导体层13的发光堆叠体的外周表面的至少一部分。
在上述实施例中，以绝缘膜14整体地包围第一半导体层11、活性层12以及第二半导体层13各自的外周表面的形态进行了说明，但不限于此。
在一实施例中，绝缘膜14可以包括透明的绝缘物质。例如，绝缘膜14可以包括选自由硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)、钛氧化物(TiOx)、铪氧化物(HfOx)、钛锶氧化物(SrTiOx)、钴氧化物(CoxOy)、镁氧化物(MgO)、锌氧化物(ZnOx)、钌氧化物(RuOx)、镍氧化物(NiO)、钨氧化物(WOx)、钽氧化物(TaOx)、钆氧化物(GdOx)、锆氧化物(ZrOx)、镓氧化物(GaOx)、钒氧化(VxOy)、ZnO:Al、ZnO:B、InxOy:H、铌氧化物(NbxOy)、镁氟化物(MgFx)、铝氟化物(AlFx)、Alucone聚合物薄膜(Alucone polymer film)、钛氮化物(TiN)、钽氮化物(TaN)、铝氮化物(AlNX)、镓氮化物(GaN)、钨氮化物(WN)、铪氮化物(HfN)、铌氮化物(NbN)、钆氮化物(GdN)、锆氮化物(ZrN)、钒氮化物(VN)等构成的群中的一种以上的绝缘物质，但不限于此，具有绝缘性的多种材料可以用作所述绝缘膜14的材料。
在一实施例中，绝缘膜14可以被设置为单层的形态或被设置为包括双层的多层的形态。
上述发光元件LD可以用作多种显示装置的发光源(或光源)。发光元件LD可以通过表面处理过程来制造。例如，当将多个发光元件LD与流动性溶液(或溶剂)混合并供应至各自的像素区域(作为一示例，各个像素的发光区域或各个子像素的发光区域)时，可以对各自的发光元件LD进行表面处理，以使发光元件LD可以均匀地喷射而不会不均匀地聚集在所述溶液内。
包括上述发光元件LD的发光部(或发光装置)可以利用于包括显示装置在内的需要光源的各种种类的电子装置。例如，在多个发光元件LD布置于显示面板的各个像素的像素区域内的情况下，发光元件LD可以用作所述各个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用于诸如照明装置等需要光源的其他种类的电子装置。
然而，这仅是例示，应用于根据本实用新型的实施例的显示装置的发光元件LD不限于此。例如，发光元件可以是倒装芯片(flip chip)型微型发光二极管或包括有机发光层的有机发光元件。
图3是示出根据本实用新型的实施例的显示装置的示意性的平面图。
参照图1、图2以及图3，显示装置DD可以包括基板SUB、设置于基板SUB上且分别包括至少一个发光元件LD的像素PXL1、PXL2、PXL3、设置于基板SUB上且驱动像素PXL1、PXL2、PXL3的驱动部以及连接像素PXL1、PXL2、PXL3和驱动部的布线部。
在一实施例中，基板SUB可以包括显示区域DA及非显示区域NDA。
在一实施例中，显示区域DA可以是设置有显示图像的像素PXL1、PXL2、PXL3的区域。非显示区域NDA可以是设置有用于驱动像素PXL1、PXL2、PXL3的驱动部以及连接像素PXL1、PXL2、PXL3和驱动部的布线部的一部分的区域。
在一实施例中，非显示区域NDA可以与显示区域DA相邻地布置。非显示区域NDA可以设置在显示区域DA的至少一侧。作为一示例，非显示区域NDA可以包围显示区域DA的周边(或边缘)。
在一实施例中，布线部可以电连接驱动部和像素PXL1、PXL2、PXL3。布线部向像素PXL1、PXL2、PXL3提供信号，并且可以包括分别与像素PXL1、PXL2、PXL3连接的信号线(作为一示例，与扫描线、数据线、发光控制线等连接的扇出线)。
在一实施例中，基板SUB包括透明绝缘物质而能够使光透射。基板SUB可以是刚性(rigid)基板或柔性(flexible)基板。
在一实施例中，像素PXL1、PXL2、PXL3可以包括第一像素PXL1、第二像素PXL2以及第三像素PXL3。在一示例中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，第三像素PXL3可以是蓝色像素。然而，不限于此，像素PXL1、PXL2、PXL3中的每一个也可以发出除红色、绿色以及蓝色之外的其他颜色的光。
在一实施例中，像素PXL1、PXL2、PXL3中的每一个可以包括借由对应的扫描信号及数据信号驱动的至少一个发光元件LD。发光元件LD具有纳米级(或纳米)至微米级(或微米)程度的小尺寸，并且可以与相邻地布置的发光元件彼此并联连接，但不限于此。发光元件LD可以构成各个像素PXL1、PXL2、PXL3的光源。
图4是示出包括在图3的显示装置中的像素的一示例的电路图。
在以下的实施例中，当对第一像素PXL1、第二像素PXL2、第三像素PXL3统一命名时称为像素PXL。
参照图1、图2、图3以及图4，像素PXL可以包括像素电路PXC及发光部EMU。
参照图1至图4，像素PXL可以包括生成与数据信号对应的亮度的光的发光部EMU。此外，像素PXL还可以选择性地包括用于驱动发光部EMU的像素电路PXC。
根据实施例，发光部EMU可以包括在第一电源线PL1与第二电源线PL2之间并联连接的多个发光元件LD，其中所述第一电源线PL1连接于第一驱动电源VDD并被施加第一驱动电源VDD的电压，第二电源线PL2连接于第二驱动电源VSS并被施加第二驱动电源VSS的电压。例如，发光部EMU可以包括：第一像素电极PE1，经由像素电路PXC及第一电源线PL1而连接于第一驱动电源VDD；第二像素电极PE2，通过第二电源线PL2而连接于第二驱动电源VSS；多个发光元件LD，在第一像素电极PE1与第二像素电极PE2之间彼此沿相同的方向并联连接。在实施例中，第一像素电极PE1可以为阳极(anode)，第二像素电极PE2可以为阴极(cathode)。
在一实施例中，包括在发光部EMU中的发光元件LD中的每一个可以包括通过第一像素电极PE1而连接于第一驱动电源VDD的第一端部以及通过第二像素电极PE2而连接于第二驱动电源VSS的第二端部。第一驱动电源VDD和第二驱动电源VSS可以具有彼此不同的电位。作为一示例，第一驱动电源VDD可以被设定为高电位电源，第二驱动电源VSS可以被设定为低电位电源。此时，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以被设定为在像素PXL的发光时段期间的发光元件LD的阈值电压以上。
如上所述，在被供应彼此不同的电源的电压的第一像素电极PE1与第二像素电极PE2之间沿相同的方向(作为一示例，正向)并联连接的各个发光元件LD可以构成各自的有效光源。
在一实施例中，发光部EMU的发光元件LD可以以与通过相应的像素电路PXC供应的驱动电流对应的亮度发光。例如，可以在各个帧时段期间，将与像素电路PXC的相应的帧数据的灰度值对应的驱动电流供应至发光部EMU。供应至发光部EMU的驱动电流可以划分为流向发光元件LD中的每一个。据此，当各个发光元件LD在以与流过其的电流对应的亮度发光的同时，发光部EMU可以发出与驱动电流对应的亮度的光。
在上述实施例中，对发光元件LD的两端部在第一驱动电源VDD与第二驱动电源VSS之间沿相同的方向连接的实施例进行了说明，但不限于此。根据实施例，除了构成各个有效光源的发光元件LD之外，发光部EMU还可以包括至少一个非有效光源(作为一示例，逆向发光元件LDr)。这种逆向发光元件LDr与构成有效光源的发光元件LD一同并联连接于第一像素电极PE1与第二像素电极PE2之间，并且沿与发光元件LD相反的方向连接于第一像素电极PE1与第二像素电极PE2之间。这种逆向发光元件LDr即使在第一像素电极PE1与第二像素电极PE2之间被施加预定的驱动电压(作为一示例，正向的驱动电压)，也能维持非激活的状态，据此，在逆向发光元件LDr中实质上不流动电流。
像素电路PXC可以连接于像素PXL的扫描线Si及数据线Dj。此外，像素电路PXC可以连接于像素PXL的控制线CLi及感测线SENj。作为一示例，在像素PXL布置于显示区域DA的第i行及第j列的情形下，所述像素PXL的像素电路PXC可以连接于显示区域DA的第i扫描线Si、第j数据线Dj、第i控制线CLi以及第j感测线SENj。
像素电路PXC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容器Cst。
第一晶体管T1作为用于控制施加于发光部EMU的驱动电流的驱动晶体管，可以连接于第一驱动电源VDD与发光部EMU之间。具体地，第一晶体管T1的第一端子可以通过第一电源线PL1而连接(或相接)于第一驱动电源VDD，第一晶体管T1的第二端子可以与第二节点N2连接，第一晶体管T1的栅极电极可以连接于第一节点N1。第一晶体管T1可以根据施加于第一节点N1的电压来控制从第一驱动电源VDD通过第二节点N2而施加于发光部EMU的驱动电流的量。在实施例中，第一晶体管T1的第一端子可以是漏极电极，第一晶体管T1的第二端子可以是源极电极，但不限于此。根据实施例，第一端子也可以是源极电极，第二端子也可以是漏极电极。
第二晶体管T2作为响应于扫描信号来选择像素PXL并激活像素PXL的开关晶体管，可以连接于数据线Dj与第一节点N1之间。第二晶体管T2的第一端子可以连接于数据线Dj，第二晶体管T2的第二端子可以连接于第一节点N1，第二晶体管T2的栅极电极可以连接于扫描线Si。第二晶体管T2的第一端子和第二端子可以是彼此不同的端子，例如，当第一端子是漏极电极时，第二端子可以是源极电极。
当从扫描线Si供应栅极导通电压(作为一示例，高电平电压)的扫描信号时，这种第二晶体管T2可以被导通而电连接数据线Dj和第一节点N1。第一节点N1是第二晶体管T2的第二端子与第一晶体管T1的栅极电极连接的点，因此第二晶体管T2可以将数据信号传输至第一晶体管T1的栅极电极。
第三晶体管T3可以将第一晶体管T1连接于感测线SENj以通过感测线SENj获得感测信号，并且可以通过利用感测信号来检测包括第一晶体管T1的阈值电压等在内的像素PXL的特性。关于像素PXL的特性的信息可以用于转换图像数据，以补偿像素PXL之间的特性偏差。第三晶体管T3的第二端子可以连接于第一晶体管T1的第二端子，第三晶体管T3的第一端子可以连接于感测线SENj，第三晶体管T3的栅极电极可以连接于控制线CLi。此外，第三晶体管T3的第一端子可以连接于初始化电源。第三晶体管T3作为能够对第二节点N2进行初始化的初始化晶体管，当从控制线CLi供应感测控制信号时可以被导通，以将初始化电源的电压传输至第二节点N2。据此，连接于第二节点N2的存储电容器Cst的第二存储电极可以被初始化。
存储电容器Cst的第一存储电极LE可以连接于第一节点N1，存储电容器Cst的第二存储电极UE可以连接于第二节点N2。这种存储电容器Cst在一个帧时段期间对与供应至第一节点N1的数据信号对应的数据电压进行充电。据此，存储电容器Cst可以存储相当于第一晶体管T1的栅极电极的电压与第二节点N2的电压之间的差的电压。
在一实施例中，发光部EMU可以被构成为包括包含以彼此并联的方式电连接的发光元件LD的至少一个串联段(或级)。在一示例中，发光部EMU可以被构成为串联/并联混合结构。例如，发光部EMU可以被构成为包括第一串联段SET1及第二串联段SET2的双串联段结构。然而，不限于此，发光部EUM可以被构成为包括第一串联段至第四串联段的四个串联段或者包括第一串联段至第六串联段的六个串联段。
在一实施例中，发光部EMU可以包括顺序地连接于第一驱动电源VDD与第二驱动电源VSS之间的第一串联段SET1及第二串联段SET2。第一串联段SET1及第二串联段SET2中的每一个包括构成相应串联段的电极对的两个电极PE1及CTE、CTE及PE2和在所述两个电极PE1及CTE、CTE及PE2之间沿相同的方向并联连接的多个发光元件LD。
在一实施例中，第一串联段(或第一级)SET1可以包括第一像素电极PE1和连接电极CTE，并且可以包括连接于第一像素电极PE1与连接电极CTE之间的至少一个第一发光元件LD1。在一示例中，第一串联段SET1可包括在第一像素电极PE1与连接电极CTE之间的沿与第一发光元件LD1相反的方向连接的逆向发光元件LDr。
在一实施例中，第二串联段(或第二级)SET2可以包括连接电极CTE和第二像素电极PE2，并且可以包括连接于连接电极CTE与第二像素电极PE2之间的至少一个第二发光元件LD2。在一示例中，第二串联段SET2可以包括在连接电极CTE与第二像素电极PE2之间的沿与第二发光元件LD2相反的方向连接的逆向发光元件LDr。
在一实施例中，第一串联段SET1的第一像素电极PE1可以为各个像素PXL的阳极(anode)电极，第二串联段SET2的第二像素电极PE2可以为各个像素PXL的阴极(cathode)电极。在一示例中，第一像素电极PE1可以通过第二节点N2而与像素电路PXC电连接。第二像素电极PE2可以通过第三节点N3而电连接于第二电源线PL2。第二节点N2可以是像素电路PXC与发光部EMU连接的第一位置，第三节点N3可以是像素电路PXC与发光部EMU连接的第二位置。
在一实施例中，像素PXL的包括以串联和/或并联混合结构连接的串联段SET1、SET2(或发光元件LD)的发光部EMU能够根据所应用的产品规格容易地控制驱动电流/电压条件。
在一实施例中，发光部EMU可以包括以串联/并联混合结构连接的串联段SET1、SET2(或发光元件LD)。
在图4中示出了第一串联段SET1及第二串联段SET2在第一电源线PL1与第二电源线PL2之间相互串联连接，但不限于此。考虑显示装置DD的分辨率、像素PXL的发光区域的面积等，可以构成为在第一电源线PL1与第二电源线PL2之间包括多个串联段(或级)。即，发光部EMU可以构成为串联/并联混合结构。例如，可以在第一电源线PL1与第二电源线PL2之间构成为两个串联段(例如：第一串联段及第二串联段)或四个串联段(例如：第一串联段至第四串联段)。
参考图4，示出了在第一驱动电源VDD与第二驱动电源VSS之间依次布置有第一串联段SET1及第二串联段SET2，但不限于此。在一示例中，在第一驱动电源VDD与第二驱动电源VSS之间可以布置有四个以上的串联段。例如，在布置有第一串联段至第四串联段(例如：图5b的第一串联段SET1至第四串联段SET4)的情形下，连接电极CTE可以包括多个连接电极，并且可以包括布置于所述多个连接电极的一方向且电连接所述多个连接电极的中间电极(例如：图5b的中间电极CSE)。
在一实施例中，连接电极CTE可以包括至少一个连接电极。例如，连接电极CTE可以包括第一连接电极、第二连接电极以及第三连接电极。在一示例中，所述第一连接电极至所述第三连接电极可以电连接及物理连接。例如，第一连接电极至第三连接电极可以构成电连接第一串联段SET1及第二串联段SET2的连接电极CTE。
以下，在图5a至图7b中，将以在第一驱动电源VDD与第二驱动电源VSS之间具有四个串联段(例：第一串联段SET1至第四串联段SET4)的像素为基准进行说明。
图5a是示出划分包括在图3的显示装置中的像素的堤及对准电极的一示例的示意性的平面图。图5b是示出包括在图3的显示装置中的像素的一示例的示意性的平面图。
图5a是用于以用于划分像素PXL1、PXL2、PXL3的发光区域EMA及非发光区域NEA的堤BNK和向发光元件施加对准信号的对准电极ALE为中心进行说明的图。
图5b是用于说明以图5a的堤BNK及对准电极ALE为基础而包括在像素PXL1、PXL2、PXL3中的一部分构成的图。
参考图5a及图5b，为了构成像素PXL1、PXL2、PXL3，显示装置可以包括堤BNK、对准电极ALE1至ALE5、发光元件LD1至LD4、像素电极PE1、PE2、连接电极CTE1、CTE2以及中间电极CSE。
如图5a所示，堤BNK可以划分第一像素PXL1、第二像素PXL2以及第三像素PXL3。第一像素PXL1、第二像素PXL2以及第三像素PXL3中的每一个可以包括发光区域EMA。
在一实施例中，第一像素PXL1、第二像素PXL2以及第三像素PXL3可以在第二方向DR2上隔开而依次布置。
在一实施例中，第一像素PXL1、第二像素PXL2以及第三像素PXL3可以发出彼此不同的颜色的光。
在一实施例中，发光区域EMA可以对应于借由堤BNK定义的开口。
在一实施例中，堤BNK可以形成能够收容流体的空间。例如，在制造工艺中，包括发光元件LD1至LD4的墨可以提供于能够收容所述流体的空间。
在一实施例中，非发光区域NEA可以是实质上对应于堤BNK的区域。当从平面上观察时，堤BNK可以包围发光区域EMA。
如图5a及图5b所示，第一像素PXL1、第二像素PXL2以及第三像素PXL3中的每一个的发光区域EMA可以包括四个串联段SET1、SET2、SET3、SET4。
参考图5a，第一像素PXL1、第二像素PXL2以及第三像素PXL3可以包括第一对准电极ALE1至第五对准电极ALE5。在一示例中，由于第一像素PXL1至第三像素PXL3共享第一对准电极ALE1至第五对准电极ALE5，因此将以第一像素PXL1为中心进行说明。
在一实施例中，第一对准电极ALE1至第五对准电极ALE5可以在第一方向DR1上隔开而依次排列，并且可以沿第二方向DR2延伸。在一示例中，第一对准电极ALE1至第五对准电极ALE5可以布置于堤BNK的下部。
在一实施例中，第一对准电极ALE1至第五对准电极ALE5可以是用于对准发光元件LD1、LD2、LD3、LD4的电极。在一示例中，第一发光元件LD1至第四发光元件LD4可以借由基于所述电场的力(例：介电电泳(DEP：dielectrophoresis)力)移动(或旋转)并在对准电极上对准(或布置)。
在一实施例中，第一对准电极ALE1至第五对准电极ALE5在对准发光元件LD1、LD2、LD3、LD4的工艺步骤(以下，对准工艺)中可以分别接收第一对准信号或第二对准信号。
在一实施例中，第一对准信号和第二对准信号可以具有彼此不同的波形、电位和/或相位。第一对准信号可以是接地信号，第二对准信号可以是交流信号。然而，本公开不限于上述示例。例如，第一对准信号可以是交流信号，第二对准信号可以是接地信号。
在一实施例中，可以向第一对准电极ALE1、第三对准电极ALE3以及第五对准电极ALE5施加第一对准信号。向第二对准电极ALE2及第四对准电极ALE4施加第二对准信号。在一示例中，第二对准电极ALE2可以布置于第一对准电极ALE1与第三对准电极ALE3之间，第四对准电极ALE4可以布置于第三对准电极ALE3与第五对准电极ALE5之间。对准电极中的每一个可以施加有与相邻的对准电极彼此不同的对准信号。
在一实施例中，第一对准电极ALE1可以通过第一接触孔CNT1而连接于下部的第一信号线，并且可以在对准工艺中通过第一信号线向第一对准电极ALE1提供第一对准信号。
在一实施例中，第二对准电极ALE2可以在第一方向DR1上与第一对准电极ALE1相邻地布置，并沿第二方向DR2延伸。在一示例中，第二对准电极ALE2可以通过第二接触孔CNT2而连接于下部的第二信号线，并且可以在对准工艺中通过第二信号线向第二对准电极ALE2提供第二对准信号。
在一实施例中，第三对准电极ALE3可以在第一方向DR1上与第二对准电极ALE2相邻地布置，并沿第二方向DR2延伸。在一示例中，第三对准电极ALE3可以通过第三接触孔CNT3而连接于下部的第一信号线，并且可以在对准工艺中通过第一信号线向第三对准电极ALE3提供第一对准信号。
在一实施例中，第四对准电极ALE4可以在第一方向DR1上与第三对准电极ALE3相邻地布置，并沿第二方向DR2延伸。在一示例中，第四对准电极ALE4可以通过第四接触孔CNT4而连接于下部的第二信号线，并且可以在对准工艺中通过第二信号线向第四对准电极ALE4提供第二对准信号。
在一实施例中，第五对准电极ALE5可以在第一方向DR1上与第四对准电极ALE4相邻地布置，并沿第二方向DR2延伸。在一示例中，第五对准电极ALE5可以通过第五接触孔CNT5而连接于下部的第一信号线，并且可以在对准工艺中通过第一信号线向第五对准电极ALE5提供第一对准信号。
在一实施例中，第一对准电极ALE1至第五对准电极ALE5的平面形状可以为条形状。
在一实施例中，可以在第一对准电极ALE1与第二对准电极ALE2之间(或上)形成电场，并且第一发光元件LD1可以基于电场而在第一对准电极ALE1和第二对准电极ALE2上对准。在一示例中，可以在第二对准电极ALE2与第三对准电极ALE3之间(或上)形成电场，并且第二发光元件LD2可以基于电场而在第二对准电极ALE2和第三对准电极ALE3上对准。可以在第三对准电极ALE3与第四对准电极ALE4之间(或上)形成电场，并且第三发光元件LD3可以基于电场而对准在第三对准电极ALE3和第四对准电极ALE4上。可以在第四对准电极ALE4与第五对准电极ALE5之间(或上)形成电场，并且第四发光元件LD4可以基于电场而在第四对准电极ALE4和第五对准电极ALE5上对准。
参考图5b，像素PXL1、PXL2、PXL3可以包括第一像素电极PE1、第二像素电极PE2、连接电极CTE以及中间电极CSE。由于第二像素PXL2及第三像素PXL3实质上与第一像素PXL1相同，因此将以第一像素PXL1为中心进行说明。
在一实施例中，第一像素电极PE1及第二像素电极PE2、连接电极CTE以及中间电极CSE可以布置于第一对准电极ALE1至第五对准电极ALE5上。
在一实施例中，连接电极CTE可以包括多个连接电极。在一示例中，可以基于第一像素PXL1的发光区域EMA内的串联段的数量来确定连接电极CTE的数量。例如，在像素利用两个串联段构成的情形下，连接电极CTE可以为一个(参考图8)。在像素利用四个串联段构成的情形下，如图5b所示，连接电极CTE可以包括第一连接电极CTE1及第二连接电极CTE2。在像素利用六个串联段构成的情形下，连接电极CTE可以包括第一连接电极CTE1、第二连接电极CTE2及第三连接电极CTE3(参考图9)。
在一实施例中，第一像素电极PE1、第一连接电极CTE1、中间电极CSE、第二连接电极CTE2以及第二像素电极PE2可以在第一方向DR1上依次排列在发光区域EMA内。
在一实施例中，第一像素电极PE1可以与第一对准电极ALE1的一部分重叠。在一示例中，第一像素电极PE1可以通过接触孔CNTa而与像素电路(例如，图4的像素电路PXC)的第一电源线PL1物理连接和/或电连接。在一示例中，第一像素电极PE1可以通过第一电源线PL1而与第一驱动电源VDD连接。
在一实施例中，第二像素电极PE2可以与第四对准电极ALE4的一部分重叠。在一示例中，第二像素电极PE2可以通过接触孔CNTa'而与像素电路PXC的第二电源线PL2物理连接和/或电连接。在一示例中，第二像素电极PE2可以通过第二电源线PL2而与第二驱动电源VSS连接。
在一实施例中，在第一像素电极PE1与第二像素电极PE2之间可以依次布置有第一连接电极CTE1、中间电极CSE以及第二连接电极CTE2。
在一实施例中，第一连接电极CTE1、第二连接电极CTE2以及中间电极CSE可以具有弯曲至少一次的形状。
在一实施例中，第一连接电极CTE1可以与第一像素电极PE1在第一方向DR1上隔开地布置。中间电极CSE可以与第一连接电极CTE1在第一方向DR1上隔开地布置，并且中间电极CSE的一区域布置为与第一连接电极CTE1相互交叉。
在一实施例中，第一连接电极CTE1可以具有弯曲的形状以包围中间电极CSE的一侧。中间电极CSE可以具有弯曲的形状以包围第一连接电极CTE1的一侧。
在一实施例中，第一连接电极CTE1及中间电极CSE可以以相互包围一侧的方式布置。在一示例中，由于第一连接电极CTE1及中间电极CSE形成为相互间包围一侧，因此第一连接电极CTE1及中间电极CSE可以布置为在第一方向DR1上相互交叉。
在一实施例中，在第一像素电极PE1与第一连接电极CTE1之间并联连接的第一发光元件LD1可以构成发光部(例如：图4的发光部EMU)的第一串联段SET1。在一示例中，第一发光元件LD1的第一端部可以连接于第一像素电极PE1，第一发光元件LD1的第二端部可以连接于第一连接电极CTE1。
在一实施例中，在中间电极CSE与第一连接电极CTE1之间并联连接的第二发光元件LD2可以构成发光部EMU的第二串联段SET2。在一示例中，第二发光元件LD2的第一端部可以连接于第一连接电极CTE1，第二发光元件LD2的第二端部可以连接于中间电极CSE。
在一实施例中，第一发光元件LD1的第一端部朝向第一方向DR1的相反方向布置，但是第二发光元件LD2的第一端部可以朝向第一方向DR1布置。
在一实施例中，第一连接电极CTE1可以与第一串联段SET1的第一发光元件LD1及第二串联段SET2的第二发光元件LD2在第一方向DR1上隔开地布置。
在一实施例中，第二连接电极CTE2可以与中间电极CSE在第一方向DR1上隔开地布置。第二连接电极CTE2可以具有弯曲至少一次的形状，以包围第二像素电极PE2。第二连接电极CTE2的一部分可以与第二像素电极PE2在第一方向DR1上隔开地布置。
在一实施例中，在中间电极CSE与第二连接电极CTE2之间并联连接的第三发光元件LD3可以构成发光部EMU的第三串联段SET3。在一示例中，第三发光元件LD3的第一端部可以连接于中间电极CSE，第三发光元件LD3的第二端部可以连接于第二连接电极CTE2。
在一实施例中，第一发光元件LD1的第一端部和第三发光元件LD3的第一端部可以朝向第一方向DR1的相反方向布置。
在一实施例中，中间电极CSE可以与第二串联段SET2的第二发光元件LD2及第三串联段SET3的第三发光元件LD3在第一方向DR1的相反方向上隔开地布置。
在一实施例中，在第二像素电极PE2与第二连接电极CTE2之间并联连接的第四发光元件LD4可以构成发光部EMU的第四串联段SET4。在一示例中，第四发光元件LD4的第一端部可以连接于第二连接电极CTE2，第四发光元件LD4的第二端部可以连接于第二像素电极PE2。
在一实施例中，第二发光元件LD2的第一端部和第四发光元件LD4的第一端部可以朝向第一方向DR1布置。
在一实施例中，第一连接电极CTE1可以布置于第一发光元件LD1及第二发光元件LD2的一方向上以与第一发光元件LD1及第二发光元件LD2接触。
在一实施例中，第二连接电极CTE2可以与第三串联段SET3的第三发光元件LD3及第四串联段SET4的第四发光元件LD4在第一方向DR1上隔开地布置。
在一实施例中，第一像素电极PE1通过连接于接触孔CNTa的第一电源线PL1而与第一驱动电源VDD连接，从而可以在各个帧时段期间使驱动电流流过第一发光元件LD1、第一连接电极CTE1、第二发光元件LD2、中间电极CSE、第三发光元件LD3、第二连接电极CTE2、第四发光元件LD4直至第二像素电极PE2。第二像素电极PE2可以通过与接触孔CNTa'连接的第二电源线PL2而与第二驱动电源VSS连接。
以下，参考图6，对第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE的形状进行说明。
图6是示出图5b的像素的一示例的放大图。
在一实施例中，具有四个串联段结构的像素PXL可以包括第一对准电极ALE1至第五对准电极ALE5、第一发光元件LD1至第四发光元件LD4、第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE。
参考图6，第一连接电极CTE1、第二连接电极CTE2以及中间电极CSE可以具有弯曲至少一次的形状。
在一实施例中，第一连接电极CTE1可以包括第一部分CTE1a、第二部分CTE1b以及第三部分CTE1c。第二连接电极CTE2可以包括第一部分CTE2a、第二部分CTE2b以及第三部分CTE2c。中间电极CSE可以包括第一部分CSEa、第二部分CSEb以及第三部分CSEc。
在一实施例中，第一发光元件LD1可以布置于第一像素电极PE1与第一连接电极CTE1之间。
在一示例中，第一连接电极CTE1的第一部分CTE1a可以布置于第一发光元件LD1的第一方向DR1上而与第一发光元件LD1的第二端部接触。第一连接电极CTE1的第三部分CTE1c可以布置于第二发光元件LD2的第一方向DR1上而与第二发光元件LD2的第一端部接触。第一连接电极CTE1的第二部分CTE1b连接第一部分CTE1a和第三部分CTE1c，并且可以与第一部分CTE1a及第三部分CTE1c形成为一体。
在一实施例中，第一连接电极CTE1可以包围中间电极CSE的一侧。例如，第一连接电极CTE1可以围绕中间电极CSE的第一部分CSEa。
在一实施例中，第二发光元件LD2可以布置于中间电极CSE的第一部分CSEa与第一连接电极CTE1的第三部分CTE1c之间。
在一实施例中，中间电极CSE的第一部分CSEa可以布置于第二发光元件LD2的第一方向DR1的相反方向上而与第二发光元件LD2的第二端部接触。中间电极CSE的第三部分CSEc可以布置于第三发光元件LD3的第一方向DR1的相反方向上而与第三发光元件LD3的第一端部接触。中间电极CSE的第二部分CSEb连接第一部分CSEa和第三部分CSEc，并且可以与第一部分CSEa及第三部分CSEc形成为一体。
在一实施例中，第一连接电极CTE1和中间电极CSE的一部分可以以相互交叉的方式布置。在一示例中，第一连接电极CTE1和中间电极CSE的一部分以相互交叉的方式布置，从而可以沿着第一方向DR1布置第一像素电极PE1、第一连接电极CTE1的第一部分CTE1a、中间电极CSE的第一部分CSEa、第一连接电极CTE1的第三部分CTE1c、中间电极CSE的第三部分CSEc。
在一实施例中，第二连接电极CTE2可以与中间电极CSE在第一方向DR1上隔开地布置。
在一实施例中，第三发光元件LD3可以布置于中间电极CSE的第三部分CSEc与第二连接电极CTE2的第一部分CTE2a之间。
在一实施例中，第二连接电极CTE2的第一部分CTE2a可以布置于第三发光元件LD3的第一方向DR1上而与第三发光元件LD3的第二端部接触。第二连接电极CTE2的第三部分CTE2c可以布置于第四发光元件LD4的第一方向DR1上而与第四发光元件LD4的第一端部接触。第二连接电极CTE2的第二部分CTE2b可以连接第一部分CTE2a和第三部分CTE2c，并且与第一部分CTE2a及第三部分CTE2c形成为一体。
在一实施例中，第二连接电极CTE2可以包围第二像素电极PE2的一侧。在一示例中，第二连接电极CTE2的第三部分CTE2c可以布置于第二像素电极PE2的第一方向DR1上。
在一实施例中，第四发光元件LD4可以布置于第二像素电极PE2与第二连接电极CTE2的第三部分CTE2c之间。
在一实施例中，第一发光元件LD1至第四发光元件LD4可以通过第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE而电连接。
在一实施例中，第一发光元件LD1及第三发光元件LD3的排列方向可以是与第二发光元件LD2及第四发光元件LD4的排列方向相反的方向。
在一实施例中，当从平面上观察时，第一连接电极CTE1的第二部分CTE1b、第二连接电极CTE2的第二部分CTE2b以及中间电极CSE的第二部分CSEb可以与堤BNK重叠。
图7a是示出根据图5b的A-A'线的一示例的示意性的剖面图。
参考图7a，像素PXL可以包括基板SUB、像素电路层PCL以及显示元件层DPL。
在一实施例中，像素电路层PCL和显示元件层DPL可以布置为在基板SUB的一表面上彼此重叠。在一示例中，基板SUB的像素区域可以包括布置于基板SUB的一表面上的像素电路层PCL和布置于像素电路层PLC上的显示元件层DPL。然而，基板SUB上的像素电路层PLC和显示元件层DPL的相互位置可以根据实施例而不同。在像素电路层PCL和显示元件层DPL被划分成单独的层并重叠的情况下，可以充分地确保用于在平面上形成像素电路层PCL及发光部EMU的各自的布局空间。在另一示例中，像素电路层PCL和显示元件层DPL可以布置于同一平面上而不重叠。
在一实施例中，像素电路层PCL可以包括布置于基板SUB上的至少一个绝缘层。在一示例中，像素电路层PCL可以包括沿第三方向DR3依次堆叠于一表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV以及过孔层VIA。
在一实施例中，缓冲层BFL可以布置于整个基板SUB上。缓冲层BFL可以防止杂质扩散至包括在像素电路层PCL中的晶体管T(例如：图4的第一晶体管T1、第二晶体管T2、第三晶体管T3)。缓冲层BFL可以是包括无机材料的无机绝缘膜。在一示例中，缓冲层BFL可以包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)之类的金属化合物中的至少一种。缓冲层BFL可以被设置为单层，也可以被设置为至少双层的多层。在缓冲层BFL被设置为多层的情形下，各个层可以利用彼此相同的材料形成，也可以利用彼此不同的材料形成。根据基板SUB的材料及工艺条件等，缓冲层BFL也可以被省略。
在一实施例中，栅极绝缘层GI可以布置于整个缓冲层BFL上。栅极绝缘层GI可以包括与缓冲层BFL的物质相同的物质，或者可以包括适合作为缓冲层BFL的构成物质而示例性示出的物质中的物质。例如，栅极绝缘层GI可以是包括无机材料的无机绝缘膜。
在一实施例中，层间绝缘层ILD可以设置和/或形成于整个栅极绝缘层GI上。层间绝缘层ILD可以包括与栅极绝缘层GI的物质相同的物质，或者可以包括选自作为栅极绝缘层GI的构成物质而示例性示出的物质中的一种以上的物质。
在一实施例中，钝化层PSV可以设置和/或形成于整个层间绝缘层ILD上。钝化层PSV可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。
在一实施例中，钝化层PSV可以被局部地开口以暴露像素电路PXC的一部分构成。
在一实施例中，过孔层VIA可以设置和/或形成于整个钝化层PSV上。过孔层VIA可以构成为包括有机膜的单层或双层以上的多层。根据实施例，过孔层VIA也可以被设置为包括无机膜及布置于所述无机膜上的有机膜的形态。在过孔层VIA被设置为双层以上的多层的情形下，构成过孔层VIA的有机膜可以位于最上层。过孔层VIA可以包括丙烯酸酯类树脂(polyacrylates resin)、环氧树脂(epoxy resin)、酚醛树脂(phenol resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide rein)、不饱和聚酯树脂(unsaturatedpolyesters resin)、聚苯醚树脂(poly-phenylen ethers resin)、聚苯硫醚树脂(poly-phenylene sulfide resin)以及苯并环丁烯树脂(benzocyclobutene resin)中的至少一种。
在一实施例中，过孔层VIA可以用作平坦化层，用于缓和因像素电路层PCL内位于其下部的像素电路PXC的构成而产生的阶梯差。
在一实施例中，像素电路层PCL可以包括布置于上述绝缘层之间的至少一个导电层。例如，像素电路层PCL可以包括布置于基板SUB与缓冲层BFL之间的第一导电层、布置于栅极绝缘层GI上的第二导电层、布置于层间绝缘层ILD上的第三导电层。在一示例中，第一导电层可以形成为利用选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及它们的合金构成的群中的一种或它们的混合物构成的单层，或者为了减少布线电阻而可以形成为低电阻物质的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层或多层结构。第二导电层及第三导电层中的每一个可以包括与第一导电层的物质相同的物质，也可以包括作为第一导电层的构成物质而示例性示出的物质中的适合的一种以上的物质，但不限于此。
在一实施例中，基板SUB包括透明绝缘物质，从而能够使光透射。基板SUB可以是刚性(rigid)基板或柔性(flexible)基板。所述刚性基板可以是玻璃基板、石英基板、玻璃陶瓷基板以及结晶玻璃基板中的一种。柔性基板可以是包括聚合物有机物的膜基板及塑料基板中的一种。
在一实施例中，像素电路PXC可以包括至少一个晶体管T。晶体管T作为控制发光元件LD的驱动电流的驱动晶体管，可以是与参考图4说明的第一晶体管T1的构成相同的构成。
在一实施例中，晶体管T可以包括半导体图案SCP、与半导体图案SCP的一部分重叠的栅极电极GE、与半导体图案SCP连接的源极电极SE以及漏极电极DE。
在一实施例中，栅极电极GE可以设置和/或形成于栅极绝缘层GI上。作为一示例，栅极电极GE可以是位于栅极绝缘层GI与层间绝缘层ILD之间的第二导电层。栅极电极GE可以与半导体图案SCP的一部分重叠。作为一示例，栅极电极GE可以与半导体图案SCP的有源图案重叠。
在一实施例中，半导体图案SCP可以设置和/或形成于缓冲层BFL上。半导体图案SCP可以位于缓冲层BFL与栅极绝缘层GI之间。半导体图案SCP可以是利用多晶硅(polysilicon)、非晶硅(amorphous silicon)、氧化物半导体等构成的半导体层。半导体图案SCP可以包括有源图案、第一接触区域及第二接触区域。所述有源图案、所述第一接触区域以及所述第二接触区域可以利用未掺杂杂质或掺杂有杂质的半导体层构成。作为一示例，第一接触区域及第二接触区域可以利用掺杂有杂质的半导体层构成，有源图案可以利用未掺杂有杂质的半导体层构成。作为一示例，可以使用n型杂质作为杂质，但不限于此。
在一实施例中，半导体图案SCP的有源图案作为与晶体管T的栅极电极GE重叠的区域，可以是沟道区域。半导体图案SCP的第一接触区域可以与所述有源图案的一端接触。并且，所述第一接触区域可以与源极电极SE连接。半导体图案SCP的第二接触区域可以与所述有源图案的另一端接触。并且，所述第二接触区域可以与漏极电极DE连接。
在一实施例中，源极电极SE可以是设置和/或形成于层间绝缘层ILD上的第三导电层。源极电极SE可以通过贯通栅极绝缘层GI及层间绝缘层ILD的接触孔而与半导体图案SCP的第一接触区域接触。
在一实施例中，漏极电极DE可以是设置和/或形成于层间绝缘层ILD上的第三导电层。漏极电极DE可以在层间绝缘层ILD上与源极电极SE隔开地布置。漏极电极DE可以通过贯通栅极绝缘层GI及层间绝缘层ILD的接触孔而与半导体图案SCP的第二接触区域接触。
在一实施例中，在晶体管T的下部可以布置有下部金属图案BML。下部金属图案BML可以是位于基板SUB与缓冲层BFL之间的第一导电层。下部金属图案BML可以与晶体管T电连接。在此情形下，可以扩大向晶体管T的栅极电极GE供应的预定的电压的驱动范围(drivingrange)。尽管未直接示于附图，但是下部金属图案BML可以与晶体管T的半导体图案SCP电连接，以使晶体管T的沟道区域稳定化。此外，由于下部金属图案BML电连接于晶体管T，从而可以防止下部金属图案BML的浮动(floating)。
在上述实施例中，以晶体管T为顶栅(top gate)结构的薄膜晶体管的情形为示例进行了说明，但不限于此，晶体管T的结构可以多样地变更。
在一实施例中，在过孔层VIA上可以形成有显示元件层DPL。
在一实施例中，各个像素PXL的显示元件层DPL可以包括布置于发光区域EMA的第一像素电极PE1、第二像素电极PE2、第一连接电极CTE1、第二连接电极CTE2以及中间电极CSE。
在一实施例中，显示元件层DPL还可以包括依次布置于像素电路层PCL的一表面上的绝缘图案和/或绝缘层。例如，显示元件层DPL还可以包括堤图案BNP、第一绝缘层INS1、第二绝缘层INS2以及第三绝缘层INS3。
在一实施例中，堤图案BNP可以设置和/或形成于像素电路层PCL的过孔层VIA上。在一示例中，堤图案BNP可以包括支撑部件和/或壁(wall)图案。在实施例中，堤图案BNP可以以与第一对准电极ALE1至第五对准电极ALE5的一部分重叠的方式形成为单独布置于第一对准电极ALE1至第五对准电极ALE5的下部的分离型图案。
在一实施例中，堤图案BNP在发光区域EMA中具有与第一对准电极ALE1至第五对准电极ALE5之间的区域对应的开口部或凹陷部，也可以形成为在显示区域DA中整体地连接的一体型图案。
在一实施例中，堤图案BNP可以在像素电路层PCL的一表面上沿第三方向DR3朝向上部突出。布置于堤图案BNP上的第一对准电极ALE1至第五对准电极ALE5的一区域可以朝向第三方向DR3(或基板SUB的厚度方向)突出。
在一实施例中，堤图案BNP可以是包括无机材料的无机膜或包括有机材料的有机膜。根据实施例，堤图案BNP可以包括单层的有机膜和/或单层的无机膜，但不限于此。根据实施例，堤图案BNP也可以被设置为至少一个有机膜和至少一个无机膜堆叠的多重膜的形态。然而，堤图案BNP的材料不限于上述实施例，根据实施例，堤图案BNP也可以包括导电性物质(或材料)。堤图案BNP的形状可以在能够提高从发光元件LD1、LD2、LD3、LD4发出的光的效率的范围内进行多样地变更。
在一实施例中，堤图案BNP可以用作反射部件。作为一示例，堤图案BNP可以用作将从布置于其上部的发光元件LD1、LD2、LD3、LD4中射出的光朝向所期望的方向引导以提高像素PXL的出光效率的反射部件。
在一实施例中，在堤图案BNP上可以设置和/或形成有第一对准电极ALE1至第五对准电极ALE5。
在一实施例中，第一对准电极ALE1至第五对准电极ALE5可以包括导电性物质。例如，第一对准电极ALE1至第五对准电极ALE5可以包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及它们的合金中的一种。然而，不限于上述示例。
在一实施例中，第一对准电极ALE1及第五对准电极ALE5的一部分可以布置于堤BNK的下部并与堤BNK重叠。
在一实施例中，第一绝缘层INS1可以设置于整个第一对准电极ALE1至第五对准电极ALE5上。第一绝缘层INS1可以在非发光区域NEA中以暴露位于其下部的构成的方式局部地开口。例如，第一绝缘层INS1可以包括用于电连接第一像素电极PE1和第一电源线(例如：图4的第一电源线PL1)的接触孔(例如：图5b的接触孔CNTa)以及用于电连接第二像素电极PE2和第二电源线(例如：图4的第二电源线PL2)的接触孔(例如：图5b的接触孔CNTa')。
在一实施例中，第二绝缘层INS2可以分别设置和/或形成于第一发光元件LD1至第四发光元件LD4上。第二绝缘层INS2可以位于第一发光元件LD1至第四发光元件LD4上，以局部地覆盖第一发光元件LD1至第四发光元件LD4中的每一个的外周表面(或表面)，从而使第一发光元件LD1至第四发光元件LD4中的每一个的第一端部EP1和第二端部EP2暴露于外部。并且，第二绝缘层INS2可以至少在非发光区域NEA中形成于第一绝缘层INS1上，并以使位于其下部的一部分构成暴露的方式局部地开口。
在一实施例中，通过在第一发光元件LD1至第四发光元件LD4上形成第二绝缘层INS2，能够防止第一发光元件LD1至第四发光元件LD4从对准的位置脱离。
在一实施例中，第二绝缘层INS2可以包括包含无机材料的无机绝缘膜或有机绝缘膜。作为一示例，第二绝缘层INS2可以包括适于保护第一发光元件LD1至第四发光元件LD4中的每一个的活性层(例如：图2的活性层12)免受外部的氧及水分等的影响的无机绝缘膜。然而，不限于此，根据应用第一发光元件LD1至第四发光元件LD4的显示装置的设计条件等，第二绝缘层INS2也可以利用包括有机材料的有机绝缘膜构成。第二绝缘层INS2可以构成为单层或多层。
在一实施例中，在第一绝缘层INS1及第二绝缘层INS2上可以形成有第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2、中间电极CSE以及第三绝缘层INS3及第四绝缘层INS4。
在一实施例中，第一连接电极CTE1及中间电极CSE可以以相互交叉的方式布置。在一示例中，第一连接电极CTE1的一部分(例如：图6的第一部分CTE1a)、中间电极CSE的一部分(例如：图6的第一部分CSEa)、第一连接电极CTE1的另一部分(例如：图6的第三部分CSEc)、中间电极CSE的另一部分(例如：图6的第三部分CSEc)可以依次形成于第一绝缘层INS1上。
在一实施例中，第一连接电极CTE1可以布置于第一发光元件LD1及第二发光元件LD2的一方向(例如：图6的第一方向DR1)上。第一连接电极CTE1可以与第一发光元件LD1的第二端部EP2以及第二发光元件LD2的第一端部EP1直接接触。第一发光元件LD1和第二发光元件LD2可以通过第一连接电极CTE1而电连接。
在实施例中，中间电极CSE可以布置于第二发光元件LD2及第三发光元件LD3的另一方向(例如：图6的第一方向DR1的相反方向)上。中间电极CSE可以与第二发光元件LD2的第二端部EP2以及第三发光元件LD3的第一端部EP1直接接触。第二发光元件LD2和第三发光元件LD3可以通过中间电极CSE而电连接。
在一实施例中，第二连接电极CTE2可以布置于第三发光元件LD3及第四发光元件LD4的一方向(例如：图6的第一方向DR1)上。第二连接电极CTE2可以与第三发光元件LD3的第二端部EP2及第四发光元件LD4的第一端部EP1直接接触。第三发光元件LD3和第四发光元件LD4可以通过第二连接电极CTE2而电连接。
在一实施例中，第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE可以布置于与显示元件层DPL相同的层。
之后，可以以覆盖第二绝缘层INS2以及第一连接电极CTE1及第二连接电极CTE2的方式形成第三绝缘层INS3。第四绝缘层INS4可以以覆盖第三绝缘层INS3、第一像素电极PE1及第二像素电极PE2以及中间电极CSE的方式形成于发光区域EMA。
在一实施例中，第四绝缘层INS4位于第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE上而覆盖第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE，从而能够防止第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE被腐蚀。
在一实施例中，第三绝缘层INS3及第四绝缘层INS4可以包括利用无机材料构成的无机绝缘膜或利用有机材料构成的有机绝缘膜。作为一示例，第三绝缘层INS3可以包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)之类的金属化合物中的至少一种，但不限于此。并且，第三绝缘层INS3可以形成为单层或多层。
在一实施例中，第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE可以利用多种透明导电物质构成，以使从第一发光元件LD1至第四发光元件LD4中的每一个发出的光无损失地朝向显示装置DD的图像显示方向(作为一示例，第三方向DR3)行进。作为一示例，第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE可以包括铟锡氧化物(ITO：indium tinoxide)、铟锌氧化物(IZO：indium zinc oxide)、锌氧化物(ZnOx：zinc oxide)、铟镓锌氧化物(IGZO：indium gallium zinc oxide)、铟锡锌氧化物(ITZO：indium tin zinc oxide)等在内的多种透明导电性物质(或材料)中的至少一种，并且可以被构成实质上透明或半透明，以满足预定的透光率(或透射率)。然而，第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE的材料并不限于上述实施例。根据实施例，第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2以及中间电极CSE也可以利用多种不透明导电性物质(或材料)构成。第一像素电极PE1、第二像素电极PE2以及中间电极CSE也可以形成为单层或多层。
在一实施例中，颜色转换层CCL可以布置于第三绝缘层INS3上。颜色转换层CCL可以变更从第一发光元件LD1至第四发光元件LD4提供的光的波长或透射所述光。在一示例中，第一发光元件LD1至第四发光元件LD4可以发出蓝色光。
在一实施例中，在像素PXL为红色像素的情形下，颜色转换层CCL的波长转换图案WCP可以包括将蓝色光转换为红色光的第一颜色转换颗粒(例如，量子点)。第一颜色转换颗粒可以吸收蓝色光并根据能量跃迁使波长偏移，从而发出红色光。
在一实施例中，在像素PXL为绿色像素的情形下，颜色转换层CCL的波长转换图案WCP可以包括将蓝色光转换为绿色光的第二颜色转换颗粒(例如，量子点)。第二颜色转换颗粒可以吸收蓝色光并根据能量跃迁使波长偏移，从而发出绿色光。
在一实施例中，颜色转换颗粒可以具有球形、金字塔形、多臂形(multi-arm)或立方体(cubic)的纳米颗粒、纳米管、纳米线、纳米纤维、纳米板等形态，但不限于此。
在一实施例中，在像素PXL为蓝色像素的情形下，颜色转换层CCL可以包括光透射图案，而不包括波长转换图案WCP。光透射图案是用于有效地利用从第一发光元件LD1至第四发光元件LD4发散的光的图案，可以包括分散于诸如基体树脂等的预定的基质材料内的多个光散射颗粒。例如，光透射图案可以包括二氧化硅(Silica)等的光散射颗粒，但是光散射颗粒的构成物质不限于此。
在一实施例中，光学层OPL可以布置于显示元件层DPL上。根据实施例，光学层OPL可以包括第一覆盖层CAP1、低折射率层LRL以及第二覆盖层CAP2。
在一实施例中，第一覆盖层CAP1可以密封(或覆盖)颜色转换层CCL。第一覆盖层CAP1可以布置于低折射率层LRL与显示元件层DPL之间。第一覆盖层CAP1可以防止水分或空气等杂质从外部渗透。例如，第一覆盖层CAP1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)以及铝氧化物(AlOx)中的一种。
在一实施例中，低折射率层LRL可以布置于第一覆盖层CAP1与第二覆盖层CAP2之间。低折射率层LRL可以通过使从颜色转换层CCL提供的光再循环来提高光效率。为此，低折射率层LRL可以具有低于颜色转换层CCL的折射率的折射率。在一示例中，低折射率层LRL可以包括基体树脂及分散于所述基体树脂内的中空颗粒。所述中空颗粒可以包括中空二氧化硅颗粒。或者，所述中空颗粒可以是借由致孔剂(porogen)形成的气孔，但并不一定限于此。此外，低折射率层LRL可以包括锌氧化物(ZnOx)、钛氧化物(TiOx)、纳米硅酸盐(nanosilicate)颗粒中的一种，但并不一定限于此。
在一实施例中，第二覆盖层CAP2可以布置于低折射率层LRL上。第二覆盖层CAP2可以防止水分或空气等杂质从外部渗透。第二覆盖层CAP2可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)以及铝氧化物(AlOx)中的一种。
在一实施例中，滤色器层CFL可以布置于第二覆盖层CAP2上。滤色器层CFL可以包括滤色器CF以及外涂层OC。
在一实施例中，在非发光区域NEA可以依次堆叠有第一滤色器CF1、第二滤色器CF2以及第三滤色器CF3。
在一实施例中，外涂层OC可以布置于滤色器CF上。外涂层OC可以防止水分或空气渗透至下部部件。此外，外涂层OC可以保护上述的下部部件免受诸如灰尘之类的异物的影响。在一示例中，外涂层OC可以包括丙烯酸酯树脂(acrylate resin)、环氧树脂(epoxyresin)、酚醛树脂(phenol resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)、聚酯树脂(polyesters resin)、聚苯硫醚树脂(polyphenylenesulfide resin)或苯并环丁烯(BCB：benzocyclobutene)树脂等有机物质。然而，本公开并不一定限于上述示例。
图7b是示出根据图5b的A-A'线的另一示例的示意性的剖面图。
参考图7b，除了第一对准电极ALE1至第五对准电极ALE5以及第二绝缘层INS2的构成之外，图7b所示的构成与图7a所示的构成相同或对应，针对与图7a所示的构成相同或者对应的构成要素利用相同的附图标记，并省略重复的说明。
参考图7b，第一对准电极ALE1至第五对准电极ALE5可以在过孔层VIA上彼此隔开地布置。在第一对准电极ALE1至第五对准电极ALE5上可以布置有堤图案BNP。
在一实施例中，第一绝缘层INS1可以布置于整个堤图案BNP上。第一绝缘层INS1可以沿堤图案BNP的轮廓(或形状)布置。
在一实施例中，在第一绝缘层INS1及第一发光元件LD1至第四发光元件LD4上可以形成有第一像素电极PE1及第二像素电极PE2、第一连接电极CTE1及第二连接电极CTE2、中间电极CSE以及第三绝缘层INS3及第四绝缘层INS4。
在一实施例中，第三绝缘层INS3可以以覆盖第一发光元件LD1至第四发光元件LD4以及第一连接电极CTE1及第二连接电极CTE2的方式形成。第四绝缘层INS4可以以覆盖第三绝缘层INS3、第一像素电极PE1及第二像素电极PE2以及中间电极CSE的方式形成于发光区域EMA。
图8及图9是示出包括在图3的显示装置中的像素的另一示例的示意性的平面图。
为了避免与图5b重复的说明，以与上述实施例不同的特征为主进行说明。
图8示出了利用包括在第一电源线PL1与第二电源线PL2之间的第一串联段SET1及第二串联段SET2的两个串联段构成的像素。
参考图8，为了构成像素PXL1、PXL2、PXL3，显示装置DD可以包括堤BNK、对准电极ALE1至ALE3、发光元件LD1、LD2、像素电极PE1、PE2以及连接电极CTE。
如图8所示，第一像素PXL1、第二像素PXL2以及第三像素PXL3中的每一个的发光区域EMA可以包括两个串联段SET1、SET2。
在一实施例中，第一像素PXL1、第二像素PXL2以及第三像素PXL3可以包括第一对准电极ALE1至第三对准电极ALE3。在一示例中，第一对准电极ALE1至第三对准电极ALE3可以在第一方向DR1上隔开而依次排列，并且可以沿第二方向DR2延伸。
在一实施例中，第一对准信号可以被施加至第一对准电极ALE1及第三对准电极ALE3。第二对准信号可以被施加至第二对准电极ALE2。
在一示例中，可以在第一对准电极ALE1与第二对准电极ALE2之间(或上)形成电场，并且第一发光元件LD1可以基于电场而在第一对准电极ALE1和第二对准电极ALE2上对齐。可以在第二对准电极ALE2与第三对准电极ALE3之间(或上)形成电场，并且第二发光元件LD2可以基于电场而在第二对准电极ALE2和第三对准电极ALE3上对准。
在一实施例中，在第一对准电极ALE1至第三对准电极ALE3上可以依次布置有第一像素电极PE1、连接电极CTE以及第二像素电极PE2。
在一实施例中，连接电极CTE可以与第一像素电极PE1在第一方向DR1上隔开地布置。连接电极CTE可以具有弯曲至少一次的形状以包围第二像素电极PE2的一侧。
在一实施例中，连接电极CTE可以包括第一部分CTEa、第二部分CTEb以及第三部分CTEc。在一示例中，连接电极CTE的第一部分CTEa可以布置于第一发光元件LD1的第一方向DR1上而与第一发光元件LD1的第二端部接触。连接电极CTE的第三部分CTEc可以布置于第二发光元件LD2的第一方向DR1上而与第二发光元件LD2的第一端部接触。连接电极CTE的第二部分CTEb连接第一部分CTEa和第三部分CTEc，并且可以与第一部分CTEa及第三部分CTEc形成为一体。
在一实施例中，在第一像素电极PE1与连接电极CTE的第一部分CTEa之间并联连接的第一发光元件LD1可以构成第一串联段SET1。
在一实施例中，在第二像素电极PE2与连接电极CTE的第三部分CTEc之间并联连接的第二发光元件LD2可以构成第二串联段SET2。
在一实施例中，连接电极CTE可以布置在第一串联段SET1的第一发光元件LD1及第二串联段SET2的第二发光元件LD2的第一方向DR1上。
在一实施例中，第一发光元件LD1及第二发光元件LD2可以通过连接电极CTE而电连接。
在一实施例中，第一像素电极PE1通过连接于接触孔CNTa的第一电源线PL1而与第一驱动电源VDD连接，从而驱动电流可以在各个帧时段期间流过第一发光元件LD1、连接电极CTE、第二发光元件LD2直至第二像素电极PE2。第二像素电极PE2可以通过与接触孔CNTa'连接的第二电源线PL2而与第二驱动电源VSS连接。
图9示出了利用包括在第一电源线PL1与第二电源线PL2之间的第一串联段SET1至第六串联段SET6的六个串联段构成的像素。
参考图9，为了构成像素PXL1、PXL2、PXL3，显示装置DD可以包括堤BNK、对准电极ALE1至ALE7、发光元件LD1、LD2、LD3、LD4、LD5、LD6及连接电极CTE1、CTE2、CTE3以及中间电极CSE1、CSE2。
在一实施例中，第一像素PXL1、第二像素PXL2以及第三像素PXL3可以包括第一对准电极ALE1至第七对准电极ALE7。在一示例中，第一对准电极ALE1至第七对准电极ALE7可以在第一方向DR1上隔开而依次排列，并且可以沿第二方向DR2延伸。
在一实施例中，第一对准信号可以被施加至第一对准电极ALE1、第三对准电极ALE3以及第五对准电极ALE5。第二对准信号可以被施加至第二对准电极ALE2及第四对准电极ALE4。
在一实施例中，在第一像素电极PE1与第二像素电极PE2之间可以布置有第一连接电极CTE1至第三连接电极CTE3以及第一中间电极CSE1及第二中间电极CSE2。
在一实施例中，在第一对准电极ALE1至第七对准电极ALE7上可以依次布置有第一像素电极PE1、第一连接电极CTE1、第一中间电极CSE1、第二连接电极CTE2、第二中间电极CSE2、第三连接电极CTE3以及第二像素电极PE2。
在一实施例中，在像素利用6个串联段构成的情形下，连接电极CTE可包括第一连接电极CTE1、第二连接电极CTE2以及第三连接电极CTE3。中间电极CSE可以包括第一中间电极CSE1及第二中间电极CSE2。
在一实施例中，第一连接电极CTE1及第一中间电极CSE1可以布置为在第一方向DR1上相互交叉。第二连接电极CTE2及第二中间电极CSE2可以布置为在第一方向DR1上相互交叉。
在一实施例中，在第一像素电极PE1与第一连接电极CTE1之间并联连接的第一发光元件LD1可以构成发光部(例如：图4的发光部EMU)的第一串联段SET1。在一示例中，第一发光元件LD1的第一端部可以连接于第一像素电极PE1，第一发光元件LD1的第二端部可以连接于第一连接电极CTE1。
在一实施例中，在第一连接电极CTE1与第一中间电极CSE1之间并联连接的第二发光元件LD2可以构成发光部EMU的第二串联段SET2。在一示例中，第二发光元件LD2的第一端部可以连接于第一连接电极CTE1，第二发光元件LD2的第二端部可以连接于第一中间电极CSE1。
在一实施例中，在第一中间电极CSE1与第二连接电极CTE2之间并联连接的第三发光元件LD3可以构成发光部EMU的第三串联段SET3。在一示例中，第三发光元件LD3的第一端部可以连接于第一中间电极CSE1，第三发光元件LD3的第二端部可以连接于第二连接电极CTE2。
在一实施例中，在第二中间电极CSE2与第二连接电极CTE2之间并联连接的第四发光元件LD4可以构成发光部EMU的第四串联段SET4。在一示例中，第四发光元件LD4的第一端部可以连接于第二连接电极CTE2，第四发光元件LD4的第二端部可以连接于第二中间电极CSE2。
在一实施例中，在第二中间电极CSE2与第三连接电极CTE3之间并联连接的第五发光元件LD5可以构成发光部EMU的第五串联段SET5。在一示例中，第五发光元件LD5的第一端部可以连接于第二中间电极CSE2，第五发光元件LD5的第二端部可以连接于第三连接电极CTE3。
在一实施例中，在第三连接电极CTE3与第二像素电极PE2之间并联连接的第六发光元件LD6可以构成发光部EMU的第六串联段SET6。在一示例中，第六发光元件LD6的第一端部可以连接于第三连接电极CTE3，第六发光元件LD6的第二端部可以连接于第二像素电极PE2。
在一实施例中，第一发光元件LD1、第三发光元件LD3以及第五发光元件LD5的第一端部可以朝向第一方向DR1的相反方向布置，而第二发光元件LD2、第四发光元件LD4以及第六发光元件LD6的第一端部可以朝向第一方向DR1布置。
在一实施例中，第一连接电极CTE1可以布置于第一发光元件LD1及第二发光元件LD2的第一方向DR1上而与第一发光元件LD1及第二发光元件LD2直接接触。第一发光元件LD1及第二发光元件LD2可以通过第一连接电极CTE1而电连接。
在一实施例中，第一中间电极CSE1可以布置于第二发光元件LD2及第三发光元件LD3的第一方向DR1的相反方向上而与第二发光元件LD2及第三发光元件LD3直接接触。第二发光元件LD2及第三发光元件LD3可以通过第一中间电极CSE1而电连接。
在一实施例中，第二连接电极CTE2可以布置于第三发光元件LD3及第四发光元件LD4的第一方向DR1上而与第三发光元件LD3及第四发光元件LD4直接接触。第三发光元件LD3及第四发光元件LD4可以通过第二连接电极CTE2而电连接。
在一实施例中，第二中间电极CSE2可以布置于第四发光元件LD4及第五发光元件LD5的第一方向DR1的相反方向上而与第四发光元件LD4及第五发光元件LD5直接接触。第四发光元件LD4及第五发光元件LD5可以通过第二中间电极CSE2而电连接。
在一实施例中，第三连接电极CTE3可以布置于第五发光元件LD5及第六发光元件LD6的第一方向DR1上而与第五发光元件LD5及第六发光元件LD6直接接触。第五发光元件LD5及第六发光元件LD6可以通过第三连接电极CTE3而电连接。
在一实施例中，第一像素电极PE1及第二像素电极PE2以及第一中间电极CSE1及第二中间电极CSE2布置于第一发光元件LD1至第六发光元件LD6的一方向上，从而可以与第一发光元件LD1至第六发光元件LD6接触。
在一实施例中，第一连接电极CTE1至第三连接电极CTE3布置于第一发光元件LD1至第六发光元件LD6的另一方向上，从而可以与第一发光元件LD1至第六发光元件LD6接触。
在一实施例中，第一像素电极PE1通过连接于接触孔CNTa的第一电源线PL1而与第一驱动电源VDD连接，从而可以使驱动电流在各个帧时段期间流过第一发光元件LD1、第一连接电极CTE1、第二发光元件LD2、第一中间电极CSE1、第三发光元件LD3、第二连接电极CTE2、第四发光元件LD4、第二中间电极CSE2、第五发光元件LD5，第三连接电极CTE3、第六发光元件LD6直至第二像素电极PE2。第二像素电极PE2可以通过与接触孔CNTa'连接的第二电源线PL2而与第二驱动电源VSS连接。
参考图5b、图8以及图9，发光元件(例如：图4的发光元件LD)可以通过连接电极CTE及中间电极CSE从第一像素电极PE1电连接于第二像素电极PE2。在像素PXL被构成为四个以上的串联段的情形下，连接电极CTE及中间电极CSE可以在一方向上依次相互交叉地布置。例如，连接电极CTE可以布置于发光元件LD的一方向上，第一像素电极PE1及第二像素电极PE2以及中间电极CSE可以布置于布置有连接电极CTE的发光元件LD的一方向的相反方向上。通过在一方向上依次布置电极，可以改善或防止因在各个方向上布置电极而导致的电极的电短路。此外，在制造多个串联的像素PXL的工艺中，通过使电极相互交叉地布置，能够确保空间余量，从而能够确保工艺效率。
以下，在图10a至图12b中，将以具有四个串联结构(例如：第一串联段SET1至第四串联段SET4)的像素为基准进行说明。
图10a是示出划分包括在图3的显示装置中的像素的堤及对准电极的一示例的示意性的平面图。图10b是示出包括在图3的显示装置中的像素的一示例的示意性的平面图。
图10a是用于以用于划分像素PXL1、PXL2、PXL3的发光区域EMA及非发光区域NEA的堤BNK'和向发光元件施加对准信号的对准电极ALE'为中心进行说明的图。
图10b是用于基于图10a的堤BNK'及对准电极ALE'来说明包括在像素PXL1、PXL2、PXL3中的一部分构成的图。
为了避免与图5a及图5b重复的说明，以与上述实施例不同的特征为主进行说明。
参考图10a及图10b，为了构成像素PXL1、PXL2、PXL3，显示装置可以包括堤BNK'、对准电极ALE1'至ALE8'、发光元件LD1至LD4、像素电极PE1、PE2、连接电极CTE1、CTE2以及中间电极CSE。
在一实施例中，第一像素PXL1、第二像素PXL2以及第三像素PXL3可以在第二方向DR2上隔开而依次布置。
参考图10a，第一像素PXL1、第二像素PXL2以及第三像素PXL3可以包括第一对准电极ALE1'至第八对准电极ALE8'。在一示例中，由于第一像素PXL1至第三像素PXL3共享第一对准电极ALE1'至第八对准电极ALE8'，因此将以第一像素PXL1为中心进行说明。
在一实施例中，第一对准电极ALE1'至第八对准电极ALE8'可以在第一方向DR1上隔开而依次排列。在一示例中，第一对准电极ALE1'至第八对准电极ALE8'可以布置于堤BNK'的下部。
在一实施例中，第一对准电极ALE1'至第八对准电极ALE8'可以是用于使发光元件LD1、LD2、LD3、LD4对准的电极。
在一实施例中，第一对准电极ALE1'至第八对准电极ALE8'中的每一个可以是用于使一个发光元件对准的单独对准电极。例如，第一对准电极ALE1'及第二对准电极ALE2'可以是用于使第一发光元件LD1对准的一对对准电极。第三对准电极ALE3'及第四对准电极ALE4'可以是用于使第二发光元件LD2对准的一对对准电极。第五对准电极ALE5'及第六对准电极ALE6'可以是用于使第三发光元件LD3对准的一对对准电极。第七对准电极ALE7'及第八对准电极ALE8'可以是用于使第四发光元件LD4对准的一对对准电极。在一示例中，一对对准电极中的一个可以被施加第一对准信号，剩余一个可以被施加第二对准信号。
在一实施例中，第一对准信号可以被施加至第一对准电极ALE1'、第三对准电极ALE3'、第五对准电极ALE5'以及第七对准电极ALE7'。第二对准信号可以被施加至第二对准电极ALE2'、第四对准电极ALE4'、第六对准电极ALE6'以及第八对准电极ALE8'。
在一实施例中，可以在第一对准电极ALE1'与第二对准电极ALE2'之间(或上)形成电场，并且第一发光元件LD1可以基于电场而在第一对准电极ALE1'和第二对准电极ALE2'上对准。
在一实施例中，可以在第三对准电极ALE3'与第四对准电极ALE4'之间(或上)形成电场，并且第二发光元件LD2可以基于电场而在第三对准电极ALE3'和第四对准电极ALE4'上对准。
在一实施例中，可以在第五对准电极ALE5'与第六对准电极ALE6'之间(或上)形成电场，并且第三发光元件LD3可以基于电场而在第五对准电极ALE5'和第六对准电极ALE6'上对准。
在一实施例中，可以在第七对准电极ALE7'与第八对准电极ALE8'之间(或上)形成电场，并且第四发光元件LD4可以基于电场而在第七对准电极ALE7'和第八对准电极ALE8'上对准。
在另一实施例中，在像素利用两个串联段构成的情形下，可以包括第一对准电极至第四对准电极。在此情形下，像素可以包括第一发光元件及第二发光元件。第一发光元件可以在一对第一对准电极及第二对准电极上对准，第二发光元件可以在另一对第三对准电极及第四对准电极上对准。
在另一示例中，在像素利用六个串联段构成的情形下，可以包括第一对准电极至第十二对准电极。在此情形下，像素可以包括第一发光元件至第六发光元件。第一发光元件至第六发光元件可以在构成一对(pair)的多个对准电极上对准。
参考图10b，像素PXL1、PXL2、PXL3可以包括第一像素电极PE1'、第二像素电极PE2'、连接电极CTE'以及中间电极CSE'。由于第二像素PXL2及第三像素PXL3实质上与第一像素PXL1相同，因此将以第一像素PXL1为中心进行说明。
在一实施例中，第一像素电极PE1'及第二像素电极PE2'、连接电极CTE'以及中间电极CSE'可以布置于第一对准电极ALE1'至第八对准电极ALE8'上。
在一实施例中，第一像素电极PE1'、第一连接电极CTE1'、中间电极CSE'、第二连接电极CTE2'以及第二像素电极PE2'可以沿第一方向DR1依次排列在发光区域EMA内。
在一实施例中，第一连接电极CTE1'、第二连接电极CTE2'以及中间电极CSE'可以具有弯曲至少一次的形状。
在一实施例中，第一连接电极CTE1'可以与第一像素电极PE1'在第一方向DR1上'隔开地布置。中间电极CSE'可以与第一连接电极CTE1'在第一方向DR1上'隔开地布置，并且中间电极CSE'的一区域可以布置为与第一连接电极CTE1'相互交叉。
在一实施例中，第二连接电极CTE2'可以与中间电极CSE'在第一方向DR1上隔开地布置。第二连接电极CTE2'可以弯曲一次以上以包围第二像素电极PE2'。
在一实施例中，在第一像素电极PE1'与第一连接电极CTE1'之间并联连接的第一发光元件LD1可以构成发光部(例如：图4的发光部EMU)的第一串联段SET1。
在一实施例中，在中间电极CSE'与第一连接电极CTE1'之间并联连接的第二发光元件LD2可以构成发光部EMU的第二串联段SET2。
在一实施例中，在中间电极CSE'与第二连接电极CTE2'之间并联连接的第三发光元件LD3可以构成发光部EMU的第三串联段SET3。
在一实施例中，在第二像素电极PE2'与第二连接电极CTE2'之间并联连接的第四发光元件LD4可以构成发光部EMU的第四串联段SET4。
在一实施例中，第一发光元件LD1的第一端部以及第三发光元件LD3的第一端部的布置方向可以是与第二发光元件LD2的第一端部以及第四发光元件LD4的第一端部的布置方向相反的方向。
以下，参考图11，在与对准电极ALE'的关系中，对第一像素电极PE1'及第二像素电极PE2'、第一连接电极CTE1'及第二连接电极CTE2'以及中间电极CSE'的形状进行说明。
图11是示出图10b的像素的一示例的放大图。
在一实施例中，具有四个串联段结构的像素PXL可以包括第一对准电极ALE1'至第八对准电极ALE8'、第一发光元件LD1至第四发光元件LD4、第一像素电极PE1'及第二像素电极PE2'、第一连接电极CTE1'及第二连接电极CTE2'以及中间电极CSE'。
参考图11，第一连接电极CTE1'、第二连接电极CTE2'以及中间电极CSE'可以具有弯曲至少一次的形状。
在一实施例中，第一连接电极CTE1'可以包括第一部分CTE1a'、第二部分CTE1b'以及第三部分CTE1c'。第二连接电极CTE2'可以包括第一部分CTE2a'、第二部分CTE2b'以及第三部分CTE2c'。中间电极CSE'可以包括第一部分CSEa'、第二部分CSEb'以及第三部分CSEc'。
在一实施例中，第一连接电极CTE1'的第一部分CTE1a'可以与第二对准电极ALE2'重叠地布置。第三部分CTE1c'可以在第一方向DR1上与第一部分CTE1a'隔开而与第四对准电极ALE4'重叠地布置。第二部分CTE1b'连接第一部分CTE1a'和第三部分CTE1c'，并且可以与第一部分CTE1a'及第三部分CTE1c'形成为一体。
在一示例中，第一连接电极CTE1'的第一部分CTE1a'可以布置于第一发光元件LD1的第一方向DR1上而与第一发光元件LD1的第二端部接触。第一连接电极CTE1'的第三部分CTE1c'可以布置于第二发光元件LD2的第一方向DR1上而与第二发光元件LD2的第一端部接触。
在一实施例中，中间电极CSE'的第一部分CSEa'可以与第三对准电极ALE3'重叠地布置。第三部分CSEc'可以在第一方向DR1上与第一部分CSEa'隔开而与第五对准电极ALE5'重叠地布置。第二部分CSEb'连接第一部分CSEa'和第三部分CSEc'，并且可以与第一部分CSEa'及第三部分CSEc'形成为一体。
在一实施例中，中间电极CSE'的第一部分CSEa'可以布置于第二发光元件LD2的第一方向DR1的相反方向上而与第二发光元件LD2的第二端部接触。中间电极CSE'的第三部分CESc'可以布置于第三发光元件LD3的第一方向DR1的相反方向上而与第三发光元件LD3的第一端部接触。
在一实施例中，第二连接电极CTE2'的第一部分CTE2a'可以与第六对准电极ALE6'重叠地布置。第二连接电极CTE2'的第三部分CTE2c'可以在第一方向DR1上与第一部分CTE2a'隔开而与第八对准电极ALE8'重叠。第二部分CTE2b'连接第一部分CTE2a'和第三部分CTE2c'，并且可以与第一部分CTE2a'及第三部分CTE2c'形成为一体。
在一实施例中，第二连接电极CTE2'的第一部分CTE2a'可以与第三发光元件LD3的第二端部接触。第二连接电极CTE2'的第三部分CTE2c'可以与第四发光元件LD4的第一端部接触。
在一实施例中，第一连接电极CTE1'的形状可以与第二连接电极CTE2'的形状相同。
在一实施例中，可以变更第一连接电极CTE1'、第二连接电极CTE2'以及中间电极CSE'的尺寸、长度及形状，以使像素PXL符合显示装置的尺寸及制造工艺上的要求条件。例如，中间电极CSE'的长度可以形成为大于第一连接电极CTE1'及第二连接电极CTE2'的长度。
参考图10b及图11，可以变更像素内的发光元件的排列方向，以满足对准电极的布置和显示装置的尺寸以及制造工艺上的要求条件(或设计条件)。
图12a是示出根据图10b的A-A'线的一示例的示意性的剖面图。图12b是示出根据图10b的A-A'线的另一示例的示意性的剖面图。
为了避免与图7a重复的说明，以与上述实施例不同的特征为主进行说明。
参考图12a，在堤图案BNP上可以设置和/或形成有第一对准电极ALE1'至第八对准电极ALE8'。在一示例中，布置于堤图案BNP上的第一对准电极ALE1'至第八对准电极ALE8'的一个区域可以朝向第三方向DR3(或基板SUB的厚度方向)突出。在一实施例中，第一绝缘层INS1可以设置于整个第一对准电极ALE1'至第八对准电极ALE8'上。
参考图12b，第一对准电极ALE1'至第八对准电极ALE8'可以在过孔层VIA上彼此隔开地布置。在第一对准电极ALE1'至第八对准电极ALE8'上可以布置有堤图案BNP。在一示例中，第一绝缘层INS1可以布置于整个堤图案BNP上。第一绝缘层INS1可以沿着堤图案BNP的轮廓(或形状)布置。
参考图12a及图12b，像素PXL中的第一发光元件LD1至第四发光元件LD4之间的间隔可以分别设计得不同。例如，第一发光元件LD1与第二发光元件LD2之间的间隔可以小于第二发光元件LD2与第三发光元件LD3之间的间隔。第一发光元件LD1与第二发光元件LD2之间的间隔可以与第三发光元件LD3与第四发光元件LD4之间的间隔实质上相同。
在一实施例中，为了符合应用像素的显示装置的要求条件(或设计条件)，像素内的第一像素电极及第二像素电极、第一连接电极及第二连接电极以及中间电极的形态和长度等可以被变更。
以上，参照本实用新型的实施例进行了说明，但本技术领域的技术人员可以理解为，在不脱离权利范围中记载的本实用新型的构思及领域的范围内，可以对本实用新型进行多种修改及变更。

Claims (10)

1.一种显示装置，其特征在于，包括：
基板，包括发光区域及非发光区域；
对准电极，在所述基板上在第一方向上隔开地排列，并沿与所述第一方向交叉的第二方向延伸；以及
像素，沿所述第二方向排列，
其中，所述像素中的沿所述第二方向相互相邻的像素发出彼此不同的颜色的光，
其中，所述像素中的每一个包括：
第一发光元件，布置于所述对准电极上，并沿所述第二方向排列；
第二发光元件，布置于所述对准电极上，与所述第一发光元件在所述第一方向上隔开，并沿所述第二方向排列；
第一像素电极，与第一驱动电源和所述第一发光元件的第一端部电连接；
第二像素电极，与所述第一像素电极在所述第一方向上隔开，并与第二驱动电源和所述第二发光元件的第二端部电连接；
连接电极，电连接所述第一像素电极与所述第二像素电极，其中，所述连接电极包括：
第一连接电极，在所述第一像素电极与所述第二像素电极之间沿所述第二方向延伸，并与所述第一发光元件的第二端部电连接；以及
第二连接电极，隔着所述第二像素电极而与所述第一连接电极相对向且沿所述第二方向延伸，并与所述第二发光元件的第一端部电连接。
2.如权利要求1所述的显示装置，其特征在于，还包括：
第三连接电极，连接所述第一连接电极和所述第二连接电极，并沿所述第一方向延伸，
所述第一连接电极、所述第二连接电极以及所述第三连接电极形成为一体，
当从平面上观察时，所述第三连接电极与所述非发光区域重叠。
3.如权利要求2所述的显示装置，其特征在于，
所述对准电极包括沿所述第一方向依次排列的第一对准电极、第二对准电极以及第三对准电极，
所述第一发光元件重叠在所述第一对准电极和所述第二对准电极上，
所述第二发光元件重叠在所述第二对准电极和所述第三对准电极上。
4.如权利要求2所述的显示装置，其特征在于，
所述对准电极包括沿所述第一方向依次排列的第一对准电极、第二对准电极、第三对准电极以及第四对准电极，
所述第一发光元件重叠在所述第一对准电极和所述第二对准电极上，
所述第二发光元件重叠在所述第三对准电极和所述第四对准电极上。
5.如权利要求4所述的显示装置，其特征在于，
所述像素包括沿所述第二方向排列的第一像素、第二像素以及第三像素，
所述第一像素电极在所述像素中的每一个的所述发光区域中沿所述第二方向延伸，
包括在所述第一像素中的第一像素电极在所述第二方向上与包括在所述第二像素中的第一像素电极以及包括在所述第三像素中的第一像素电极隔开，
所述第二像素电极在所述像素中的每一个的发光区域中沿所述第二方向延伸，包括在所述第一像素中的第二像素电极在所述第二方向上与包括在所述第二像素中的第二像素电极以及包括在所述第三像素中的第二像素电极隔开。
6.如权利要求1所述的显示装置，其特征在于，
所述第二连接电极包围所述第二像素电极的一区域，
所述显示装置还包括：
第三发光元件，与所述第一发光元件在所述第一方向上隔开且沿所述第二方向排列；以及
第四发光元件，与所述第三发光元件在所述第一方向上隔开且沿所述第二方向排列，
所述第二发光元件与所述第四发光元件在所述第一方向上隔开地布置。
7.如权利要求6所述的显示装置，其特征在于，
所述第一连接电极包括：
第一部分，与所述第一发光元件在所述第一方向上隔开而与所述第一发光元件的所述第二端部电连接；
第三部分，与所述第三发光元件在所述第一方向上隔开而与所述第三发光元件的第一端部电连接；以及
第二部分，沿所述第一方向延伸且连接所述第一部分和所述第三部分，
其中，所述第一部分、所述第二部分以及所述第三部分形成为一体，
所述第二连接电极包括：
第一部分，与所述第四发光元件在所述第一方向上隔开而与所述第四发光元件的第二端部电连接；
第三部分，与所述第二发光元件在所述第一方向上隔开而与所述第二发光元件的所述第一端部电连接；以及
第二部分，沿所述第一方向延伸且连接所述第一部分和所述第三部分，
其中，所述第二连接电极的所述第一部分、所述第二部分、所述第三部分形成为一体。
8.如权利要求7所述的显示装置，其特征在于，还包括：
中间电极，布置于所述第一连接电极与所述第二连接电极之间而电连接于所述第三发光元件的第二端部以及所述第四发光元件的第一端部，
其中，所述中间电极包括：
第一中间电极，与所述第三发光元件在所述第一方向的相反方向上隔开而与所述第三发光元件的所述第二端部电连接；
第三中间电极，与所述第四发光元件在所述第一方向的相反方向上隔开而与所述第四发光元件的所述第一端部电连接；
第二中间电极，沿所述第一方向延伸且连接所述第一中间电极和所述第三中间电极，
其中，所述第一中间电极、所述第二中间电极以及所述第三中间电极形成为一体，
所述中间电极的形状以所述第一方向为基准而与所述第一连接电极的形状及所述第二连接电极的形状对称。
9.如权利要求8所述的显示装置，其特征在于，还包括：
堤，定义所述发光区域及所述非发光区域，
当从平面上观察时，所述第一连接电极的所述第二部分、所述第二连接电极的所述第二部分以及所述第二中间电极与所述堤重叠，
当从平面上观察时，所述第一连接电极的所述第二部分、所述第二连接电极的所述第二部分以及所述第二中间电极与所述非发光区域重叠。
10.如权利要求8所述的显示装置，其特征在于，
所述第一连接电极、所述中间电极以及所述第二连接电极在所述第一方向上隔开地布置，并且所述第一中间电极、所述第一连接电极的所述第三部分以及所述第三中间电极在所述第一方向上依次布置。
CN202322534819.3U 2022-09-19 2023-09-18 显示装置 Active CN221226226U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220117964A KR20240039647A (ko) 2022-09-19 2022-09-19 표시 장치
KR10-2022-0117964 2022-09-19

Publications (1)

Publication Number Publication Date
CN221226226U true CN221226226U (zh) 2024-06-25

Family

ID=90244550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322534819.3U Active CN221226226U (zh) 2022-09-19 2023-09-18 显示装置

Country Status (3)

Country Link
US (1) US20240097074A1 (zh)
KR (1) KR20240039647A (zh)
CN (1) CN221226226U (zh)

Also Published As

Publication number Publication date
US20240097074A1 (en) 2024-03-21
KR20240039647A (ko) 2024-03-27

Similar Documents

Publication Publication Date Title
CN113299676A (zh) 显示设备
EP3913677B1 (en) Display device
KR20220043993A (ko) 표시 장치 및 그의 제조 방법
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
CN113644090A (zh) 显示装置
CN221226226U (zh) 显示装置
CN116034477A (zh) 显示装置
CN114156310A (zh) 显示装置
CN116802803A (zh) 显示装置
CN114388550A (zh) 显示装置
CN113707689A (zh) 像素和具有该像素的显示装置
CN220382103U (zh) 显示装置
CN221783213U (zh) 显示装置
EP4138536A2 (en) Tiled display device
CN219800895U (zh) 显示装置
US20240088165A1 (en) Display device
US20240014351A1 (en) Display device and method of fabricating the same
KR20240018013A (ko) 표시 장치
KR20240033728A (ko) 표시 장치 및 그의 제조 방법
KR20230139885A (ko) 표시 장치
KR20230088598A (ko) 표시 장치 및 이의 제조 방법
KR20240077584A (ko) 표시 장치
KR20240010636A (ko) 표시 장치 및 그 제조 방법
CN117352529A (zh) 显示装置和制造该显示装置的方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant