CN114156310A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114156310A
CN114156310A CN202110879388.7A CN202110879388A CN114156310A CN 114156310 A CN114156310 A CN 114156310A CN 202110879388 A CN202110879388 A CN 202110879388A CN 114156310 A CN114156310 A CN 114156310A
Authority
CN
China
Prior art keywords
layer
color filter
pixel
light emitting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110879388.7A
Other languages
English (en)
Inventor
梁基勳
金兑敃
徐奉成
申东根
林虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114156310A publication Critical patent/CN114156310A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/877—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：隔堤，包括限定像素的开口；发光元件，设置在像素中；颜色转换层，在开口中设置在发光元件上；盖层，与颜色转换层叠置；以及滤色器层，设置在盖层上。滤色器层包括低折射材料。

Description

显示装置
本申请要求于2020年9月7日在韩国知识产权局提交的第10-2020-0114162号韩国专利申请的优先权和权益，所述韩国专利申请的全部内容通过引用包含于此。
技术领域
公开涉及一种显示装置。
背景技术
近来，随着对信息显示的兴趣增加，对显示装置的研究和开发不断地进行。
发明内容
为了提供可以确保工艺经济可行性并同时改善显示质量的显示装置，做出公开。
公开的方面不限于上述任何方面，并且本领域普通技术人员使用以下描述可以清楚地理解未提及的其它技术方面。
显示装置的实施例可以包括：隔堤，包括限定像素的开口；发光元件，设置在像素中；颜色转换层，在开口中设置在发光元件上；盖层，与颜色转换层叠置；以及滤色器层，设置在盖层上。滤色器层可以包括低折射材料。
低折射材料可以包括中空颗粒。
中空颗粒可以包括中空二氧化硅、中空亚克力、中空乙烯基化物和中空环氧树脂中的至少一种。
中空颗粒的含量可以是滤色器层的固体含量的约50wt％或更少。
盖层的一个表面可以接触颜色转换层，并且盖层的另一表面可以接触滤色器层。
盖层可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种。
滤色器层的折射率可以在约1.2至约1.6的范围内。
像素可以包括第一像素、第二像素和第三像素。颜色转换层可以包括设置在第一像素中的第一颜色转换层、设置在第二像素中的第二颜色转换层和设置在第三像素中的光散射层。滤色器层可以包括设置在第一颜色转换层上的第一滤色器、设置在第二颜色转换层上的第二滤色器和设置在光散射层上的第三滤色器。
第一滤色器、第二滤色器和第三滤色器可以具有不同的折射率。
第三滤色器的折射率可以小于第一滤色器的折射率或第二滤色器的折射率。
第一滤色器、第二滤色器和第三滤色器可以具有不同的厚度。
第三滤色器的厚度可以大于第一滤色器的厚度或第二滤色器的厚度。
显示装置还可以包括设置在第一滤色器、第二滤色器或第三滤色器的边界处的光阻挡图案。
光阻挡图案可以与隔堤叠置。
颜色转换层可以包括基体树脂和分散在基体树脂中的量子点。
每个发光元件可以包括第一半导体层、设置在第一半导体层上的第二半导体层以及设置在第一半导体层与第二半导体层之间的活性层。
滤色器层可以直接设置在盖层上。
显示装置的另一实施例可以包括：隔堤，包括限定像素的开口；发光元件，设置在像素中；颜色转换层，在开口中设置在发光元件上；以及滤色器层，在开口中设置在颜色转换层上。滤色器层可以包括低折射材料。
显示装置还可以包括设置在颜色转换层与滤色器层之间的盖层。
盖层的一个表面可以接触颜色转换层，并且盖层的另一表面可以接触滤色器层。
滤色器层可以直接设置在颜色转换层上以接触颜色转换层。
其它实施例的特征包括在详细描述和附图中。
根据公开的实施例，由于包括低折射材料的滤色器层可以设置在颜色转换层上，因此可以省略单独的低折射层，从而简化制造工艺。由于可以根据由每个像素发射的光的波长来调节滤色器层的折射率和厚度，因此可以优化反射率，从而改善每个像素的亮度和颜色感测。
公开的实施例的效果不受上述内容限制，并且更多的各种效果包括在说明书中。
附图说明
图1和图2分别示出了根据实施例的发光元件的示意性透视图和示意性剖视图。
图3示出了根据实施例的显示装置的示意性俯视平面图。
图4至图6示出了根据实施例的像素的示意性电路图。
图7示出了根据实施例的显示装置的示意性剖视图。
图8和图9示出了图7的像素的示意性剖视图。
图10至图13示出了根据滤色器层的折射率和厚度的反射率的示意性曲线图。
图14示出了根据另一实施例的显示装置的示意性剖视图。
图15示出了根据另一实施例的显示装置的示意性剖视图。
图16示出了根据另一实施例的显示装置的示意性剖视图。
具体实施方式
通过参照实施例的以下详细描述和附图，可以更容易地理解公开的优点和特征以及实现其的方法。然而，公开的实质可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。提供实施例，使得该公开将是彻底的和完整的，并将向本领域技术人员充分地传达公开的范围。
这里使用的术语仅用于描述特定实施例的目的，并且不意图进行限制。如这里使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。还将理解的是，术语“包括”、“包含”和“具有”以及/或者其变型用在公开中时，说明存在所陈述的元件、步骤、操作和/或装置，但是不排除存在或添加一个或更多个其它元件、步骤、操作和/或装置。
术语“连接”或“结合”可以总体地表示物理连接和/或电连接或者物理结合和/或电结合。此外，术语“连接”或“结合”可以总体地表示直接连接或间接连接或者直接结合或间接结合以及一体连接或非一体连接或者一体结合或非一体结合。
将理解的是，当元件或层被称为“在”另一元件或层“上”时，该元件或层可以直接在另一元件或层上，或者也可以存在中间元件或层。在整个说明书中，相同的附图标记表示相同的组成元件。
尽管使用术语“第一”、“第二”等来描述各种组成元件，但是这些组成元件不受这些术语限制。这些术语仅用于将一个组成元件与另一组成元件区分开。因此，下面描述的第一元件可以是第二元件，反之亦然，同时保持在公开的技术精神内。
术语“叠置”可以包括层叠、堆叠、面对及其变型、在……上延伸、在……下延伸、覆盖或部分覆盖或者如本领域普通技术人员将领会和理解的任何其它合适的术语。表述“不叠置”可以包括与……隔开或与……分开或从……偏离以及如本领域普通技术人员将领会和理解的任何其它合适的等同术语。另外，在本申请中，术语“信号线”和“信号布线”以及“电力线”和“电力布线”可以可互换地使用。出于其含义和解释的目的，短语“……中的至少一个(种/者)”意图包括“从……的组中选择的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为表示“A、B或者A和B”。出于其含义和解释的目的，术语“和/或”意图包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为表示“A、B或者A和B”。术语“和”和“或”可以以合取含义或析取含义使用，并且可以被理解为等同于“和/或”。
考虑到所讨论的测量和与特定量的测量有关的误差(即，测量系统的局限性)，如这里使用的“约(大约)”或“近似”或“基本(基本上)”包括所陈述的值，并表示在对于如由本领域普通技术人员所确定的特定值的可接受的偏差范围内。例如，“约(大约)”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±5％内。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域的上下文和公开中的含义一致的含义，并且将不以理想化或过于形式化的含义进行解释，除非这里明确地如此定义。
图1和图2分别示出了根据实施例的发光元件的示意性透视图和示意性剖视图。图1和图2示出了柱形形状的发光元件LD，但是发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11和第二半导体层13以及置于第一半导体层11与第二半导体层13之间的活性层12。例如，当发光元件LD的延伸方向被称为长度方向时，发光元件LD可以包括沿长度方向彼此顺序地堆叠的第一半导体层11、活性层12和第二半导体层13。
发光元件LD可以设置为具有沿一个方向延伸的柱形形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部EP1处。第一半导体层11和第二半导体层13中的其余一个可以设置在发光元件LD的第二端部EP2处。
在一些实施例中，发光元件LD可以是通过蚀刻方法等以柱形形状制造的发光元件。在说明书中，“柱形形状”包括可以在长度方向上长的棒状形状或条状形状(例如，具有大于1的长宽比)，诸如圆形柱体或多边形柱体，但是其剖面的形状没有特别限制。例如，发光元件LD的长度L可以大于其直径D(或其横向剖面的宽度)。
发光元件LD可以具有小至纳米级至微米级的尺寸。例如，发光元件LD可以具有范围从纳米级至微米级的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用利用发光元件LD作为光源的发光装置的各种装置(例如，显示装置)的设计条件而不同地改变。
第一半导体层11可以是第一导电半导体层。例如，第一半导体层11可以包括N型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种的半导体材料，并且可以包括掺杂有第一导电掺杂剂(诸如Si、Ge、Sn等或它们的组合)的N型半导体层。然而，包括在第一半导体层11中的材料不限于此，并且第一半导体层11可以由各种材料制成。
活性层12可以设置在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。活性层12的位置可以根据发光元件LD的类型而不同地改变。
掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12的上部和/或下部处。例如，包覆层可以形成为AlGaN层或InAlGaN层。在一些实施例中，可以使用诸如AlGaN和InAlGaN的材料来形成活性层12，另外，各种材料可以形成活性层12。
第二半导体层13可以设置在活性层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括P型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有第二导电掺杂剂(诸如Mg)的P型半导体层。然而，包括在第二半导体层13中的材料不限于此，并且第二半导体层13可以由各种材料形成。
在阈值电压或更高电压施加到发光元件LD的相应端部的情况下，发光元件LD可以在电子-空穴对可以在活性层12中结合的同时发射光。通过利用该原理来控制发光元件LD的光发射，除了显示装置的像素之外，发光元件LD还可以用作各种发光装置的光源。
发光元件LD还可以包括设置在其表面处的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面处，以至少围绕活性层12的外周表面，并且还可以围绕第一半导体层11和第二半导体层13的区域。
在一些实施例中，绝缘膜INF可以使发光元件LD的具有不同极性的相应端部暴露。例如，绝缘膜INF可以使设置在发光元件LD的第一端部EP1和第二端部EP2处的第一半导体层11和第二半导体层13中的每个的一端暴露。在另一实施例中，绝缘膜INF可以使第一半导体层11和第二半导体层13的与发光元件LD的具有不同极性的第一端部EP1和第二端部EP2相邻的侧部暴露。
在一些实施例中，绝缘膜INF可以通过包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料而形成为单层或多层(例如，由氧化铝(AlOx)和氧化硅(SiOx)制成的双层)，但是不限于此。在一些实施例中，可以省略绝缘膜INF。
在设置绝缘膜INF以覆盖发光元件LD的表面(具体地，活性层12的外周表面)的情况下，可以能够防止活性层12与稍后描述的第一像素电极或第二像素电极短路。因此，可以确保发光元件LD的电稳定性。
在绝缘膜INF设置在发光元件LD的表面上的情况下，可以能够通过使发光元件LD的表面缺陷最小化来改善其寿命和效率。此外，即使在多个发光元件LD可以彼此紧密接触地设置的情况下，也可以能够防止发生发光元件LD之间不期望的短路。
在实施例中，除了第一半导体层11、活性层12、第二半导体层13和/或围绕它们的绝缘膜INF之外，发光元件LD还可以包括附加的组成元件。例如，发光元件LD可以另外包括设置在第一半导体层11、活性层12和/或第二半导体层13的一端侧上的磷光体层、活性层、半导体层和电极层中的一个或更多个。例如，接触电极可以分别设置在发光元件LD的第一端部EP1和第二端部EP2处。图1和图2示出了柱形形状的发光元件LD，但是发光元件LD的类型、结构和/或形状可以不同地改变。例如，发光元件LD可以形成为具有多边形角锥形状的核-壳结构。
除了显示装置之外，包括上述发光元件LD的发光装置还可以用于需要光源的各种类型的装置中。例如，多个发光元件LD可以设置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其它类型的装置(诸如照明装置)中。
图3示出了根据实施例的显示装置的示意性俯视平面图。
图3示出了显示装置(具体地，设置在显示装置中的显示面板PNL)作为可以使用图1和图2的实施例中描述的发光元件LD作为光源的电子装置的示例。然而，公开不限于此，并且显示面板PNL可以使用各种发光元件作为光源，诸如包括有机发光层的有机发光二极管(OLED)。
显示面板PNL的每个像素部分PXU和构成其的每个像素可以包括至少一个发光元件LD。为了方便，图3基于显示区域DA简要示出了显示面板PNL的结构。然而，在一些实施例中，未示出的至少一个驱动电路部分(例如，扫描驱动器和数据驱动器中的至少一个)、布线和/或垫(pad，或称为“焊盘”)可以进一步设置在显示面板PNL中。
参照图3，显示面板PNL可以包括基底SUB和设置在基底SUB上的像素部分PXU。像素部分PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，当任意地提及第一像素PXL1、第二像素PXL2和第三像素PXL3之中的一个或更多个像素时，或者当总体地提及两种或更多种类型的像素时，其将被称为“像素PXL”或“多个像素PXL”。
基底SUB可以构成显示面板PNL的基体构件，并且可以是刚性或柔性基底或膜。例如，基底SUB可以是由玻璃或钢化玻璃制成的硬基底、由塑料或金属材料制成的柔性基底(或薄膜)或者至少一个层叠的绝缘层。基底SUB的材料和/或物理性质没有特别限制。
在实施例中，基底SUB可以是基本透明的。这里，“基本透明”可以表示光可以以一定透射率或更高透射率透射。在另一实施例中，基底SUB可以是半透明的或不透明的。根据实施例，基底SUB可以包括反射材料。
显示面板PNL和用于形成显示面板PNL的基底SUB可以包括用于显示图像的显示区域DA和除显示区域DA之外的非显示区域NDA。
像素PXL可以设置在显示区域DA中。在非显示区域NDA中，可以设置连接到显示区域DA的像素PXL的各种布线、垫和/或内部电路部分。像素PXL可以根据条纹或
Figure BDA0003191509680000081
布置结构规则地布置。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方法布置在显示区域DA中。
在一些实施例中，发射不同颜色的光的两种或更多种类型的像素PXL可以设置在显示区域DA中。例如，在显示区域DA中，可以布置发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2以及发射第三颜色的光的第三像素PXL3。设置为彼此相邻的至少一组第一像素PXL1、第二像素PXL2和第三像素PXL3可以形成可以发射各种颜色的光的一个像素部分PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以是发射某种颜色的光的子像素。在一些实施例中，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，并且第三像素PXL3可以是发射蓝光的蓝色像素，但是公开不限于此。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以各自分别设置有作为光源的第一颜色发光元件、第二颜色发光元件和第三颜色发光元件，使得它们分别发射第一颜色、第二颜色和第三颜色的光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以设置有相同颜色的发光元件，并且包括设置在各个发光元件上的不同颜色的颜色转换层和/或滤色器，使得它们可以分别发射第一颜色、第二颜色和第三颜色的光。然而，构成每个像素部分PXU的像素PXL的颜色、类型和/或数量没有特别限制。例如，由每个像素PXL发射的光的颜色可以不同地改变。
像素PXL可以包括由控制信号(例如，扫描信号和数据信号)和/或电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括根据图1和图2的实施例中的一个的至少一个发光元件LD，例如，具有小至纳米级至微米级的尺寸的超小柱形形状发光元件LD。然而，公开不限于此，并且各种类型的发光元件LD可以用作像素PXL的光源。
在实施例中，每个像素PXL可以被构造为有源像素。然而，可以应用于显示装置的像素PXL的类型、结构和/或驱动方法没有特别限制。例如，每个像素PXL可以被构造为各种结构和/或驱动方法的无源或有源发光显示装置的像素。
图4至图6示出了根据实施例的像素的示意性电路图。例如，图4至图6示出了可应用于有源显示装置的像素PXL的实施例。然而，像素PXL和显示装置的类型不限于此。
在一些实施例中，图4至图6中所示的像素PXL可以是设置在图3的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本相同或相似的结构。
参照图4，像素PXL可以包括用于以对应于数据信号的亮度产生光的光源部分LSU以及用于驱动光源部分LSU的像素电路PXC。
光源部分LSU可以包括连接在第一电源VDD与第二电源VSS之间的至少一个发光元件。例如，光源部分LSU可以包括经由像素电路PXC和第一电力线PL1连接到第一电源VDD的第一电极ELT1(也称为“第一像素电极”或“第一取向电极”)、通过第二电力线PL2连接到第二电源VSS的第二电极ELT2(也称为“第二像素电极”或“第二取向电极”)以及在第一电极ELT1与第二电极ELT2之间沿同一方向连接的发光元件LD。在实施例中，第一电极ELT1可以是阳极电极，并且第二电极ELT2可以是阴极电极。
每个发光元件LD可以包括通过第一电极ELT1和/或像素电路PXC连接到第一电源VDD的第一端部(例如，P型端部)以及通过第二电极ELT2连接到第二电源VSS的第二端部(例如，N型端部)。例如，发光元件LD可以在第一电极ELT1与第二电极ELT2之间以正向方向并联连接。以正向方向连接在第一电源VDD与第二电源VSS之间的各个发光元件LD可以构成各个有效光源，并且这些有效光源可以组合以构成像素PXL的光源部分LSU。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发射光。例如，第一电源VDD可以被设定为高电位电源，并且第二电源VSS可以被设定为低电位电源。至少在像素PXL的发光时段期间，第一电源VDD与第二电源VSS之间的电位差可以被设定为等于或高于发光元件LD的阈值电压。
构成每个光源部分LSU的发光元件LD的一组端部(例如，P型端部)可以通过光源部分LSU的电极(例如，每个像素PXL的第一像素电极ELT1)共同连接到像素电路PXC，并且可以通过像素电路PXC和第一电力线PL1连接到第一电源VDD。发光元件LD的另一组端部(例如，N型端部)可以通过光源部分LSU的另一电极(例如，每个像素PXL的第二电极ELT2)和第二电力布线PL2共同连接到第二电源VSS。
发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与要在对应帧中显示的灰度值对应的驱动电流供应到光源部分LSU。供应到光源部分LSU的驱动电流可以被分流以在可以以正向方向连接的发光元件LD中流动。因此，当每个发光元件LD发射具有与在其中流动的电流对应的亮度的光时，光源部分LSU可以发射具有与驱动电流对应的亮度的光。
像素电路PXC可以连接在第一电源VDD与第一电极ELT1之间。像素电路PXC可以连接到像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i水平线(行)(i可以是自然数)第j竖直线(列)(j可以是自然数)中的情况下，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在一些实施例中，像素电路PXC可以包括晶体管和至少一个电容器。例如，像素电路PXC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
第一晶体管T1可以连接在第一电源VDD与光源部分LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以连接到第一电极ELT1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应到光源部分LSU的驱动电流。例如，第一晶体管T1可以是控制像素PXL的驱动电流的驱动晶体管。
第二晶体管T2可以连接在数据线Dj与第一节点N1之间。例如，第二晶体管T2的第一电极(例如，源电极)可以连接到数据线Dj，并且第二晶体管T2的第二电极(例如，漏电极)可以连接到第一节点N1。第二晶体管T2的栅电极可以连接到扫描线Si。在可以从扫描线Si供应栅极导通电压(例如，低电平电压)的扫描信号SSi的情况下，第二晶体管T2可以导通以将数据线Dj和第一节点N1电连接。
对于每个帧周期，对应帧的数据信号DSj可以供应到数据线Dj，并且在其中可以供应栅极导通电压的扫描信号SSi的时段期间，数据信号DSj可以通过导通的第二晶体管T2传输到第一节点N1。例如，第二晶体管T2可以是用于将每个数据信号DSj传输到像素PXL内部的开关晶体管。
存储电容器Cst的一个电极可以连接到第一电源VDD，并且其另一电极可以连接到第一节点N1。存储电容器Cst可以充入与在每个帧周期期间供应到第一节点N1的数据信号DSj对应的电压。
在图4中，包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2)都被示出为P型晶体管，但是不限于此，并且第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。像素电路PXC可以被构造为具有各种结构和/或驱动方法的像素电路。
参照图5，像素电路PXC还可以连接到感测控制线SCLi和感测线SLj。例如，设置在显示区域DA的第i水平线第j竖直线处的像素PXL的像素电路PXC可以连接到显示区域DA的第i感测控制线SCLi和第j感测线SLj。像素电路PXC还可以包括第三晶体管T3。在另一实施例中，可以省略感测线SLj，并且还可以通过经由对应像素PXL(或相邻像素)的数据线Dj检测感测信号SENj来检测像素PXL的特性。
第三晶体管T3可以连接在第一晶体管T1与感测线SLj之间。例如，第三晶体管T3的一个电极可以连接到第一晶体管T1的与第一电极ELT1连接的电极(例如，漏电极)，并且其另一电极可以连接到感测线SLj。在可以省略感测线SLj的情况下，第三晶体管T3的另一电极可以连接到数据线Dj。
第三晶体管T3的栅电极可以连接到感测控制线SCLi。在省略感测控制线SCLi的情况下，第三晶体管T3的栅电极可以连接到扫描线Si。第三晶体管T3可以通过在感测时段期间供应到感测控制线SCLi的栅极导通电压(例如，高电平电压)的感测控制信号SCSi而导通，以将感测线SLj和第一晶体管T1电连接。
在一些实施例中，感测时段可以是用于提取设置在显示区域DA中的每个像素PXL的特性(例如，第一晶体管T1的阈值电压)的时段。在感测时段期间，可以通过经由数据线Dj和第二晶体管T2向第一节点N1供应可以导通第一晶体管T1的参考电压，并且通过将每个像素PXL连接到电流源等来导通第一晶体管T1。通过将栅极导通电压的感测控制信号SCSi供应到第三晶体管T3以导通第三晶体管T3，第一晶体管T1可以连接到感测线SLj。此后，可以通过感测线SLj获得感测信号SENj，并且可以通过使用感测信号SENj来检测每个像素PXL的除了第一晶体管T1的阈值电压之外的特性。可以使用关于每个像素PXL的特性的信息来转换图像数据，使得可以补偿设置在显示区域DA中的像素PXL之间的特性差异。
图5示出了其中第一晶体管T1、第二晶体管T2和第三晶体管T3可以全部为N型晶体管的实施例，但是公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以改变为P型晶体管。
图4和图5示出了其中形成每个光源部分LSU的有效光源(例如，发光元件LD)可以全部并联连接的实施例，但是公开不限于此。例如，如图6中所示，每个像素PXL的光源部分LSU可以包括串联的至少两个级。在描述图6的实施例时，将省略与图4和图5的实施例相似或相同的构造(例如，像素电路PXC)的详细描述。
参照图6，光源部分LSU可以包括彼此串联连接的至少两个发光元件。例如，光源部分LSU可以包括第一发光元件LD1、第二发光元件LD2和第三发光元件LD3，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以以正向方向串联连接在第一电源VDD与第二电源VSS之间。第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个可以构成有效光源。
在下文中，当提及第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的特定发光元件时，对应的发光元件可以被称为“第一发光元件LD1”、“第二发光元件LD2”或“第三发光元件LD3”。当任意地提及第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的至少一个发光元件或者总体地提及第一发光元件LD1、第二发光元件LD2和第三发光元件LD3时，其将被称为“发光元件LD”或“多个发光元件LD”。
第一发光元件LD1的第一端部(例如，P型端部)可以经由光源部分LSU的第一电极ELT1(例如，第一像素电极)连接到第一电源VDD。第一发光元件LD1的第二端部(例如，N型端部)可以通过第一中间电极IET1连接到第二发光元件LD2的第一端部(例如，P型端部)。
第二发光元件LD2的第一端部可以连接到第一发光元件LD1的第二端部。第二发光元件LD2的第二端部(例如，N型端部)可以通过第二中间电极IET2连接到第三发光元件LD3的第一端部(例如，P型端部)。
第三发光元件LD3的第一端部可以连接到第二发光元件LD2的第二端部。第三发光元件LD3的第二端部(例如，N型端部)可以经由光源部分LSU的第二电极ELT2(例如，第二像素电极)连接到第二电源VSS。以上述方式，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以顺序地串联连接在光源部分LSU的第一电极ELT1与第二电极ELT2之间。
图6示出了以三级串联结构连接发光元件LD的实施例，但是公开不限于此，并且两个发光元件LD可以以二级串联结构连接，或者四个或更多个发光元件LD可以以四级或更多级的串联结构连接。
假设可以使用相同条件(例如，相同尺寸和/或数量)的发光元件LD来表示相同的亮度，与具有其中发光元件LD可以并联连接的结构的光源部分LSU相比，在具有其中发光元件LD可以串联连接的结构的光源部分LSU中，施加在第一电极ELT1与第二电极ELT2之间的电压可以升高，并且流过光源部分LSU的驱动电流可以减小。因此，在通过应用串联结构来构造每个像素PXL的光源部分LSU的情况下，可以减小流过显示面板PNL的面板电流。
如在上述实施例中，每个光源部分LSU可以以正向方向连接到第一电源VDD和第二电源VSS，以能够包括构造每个有效光源的发光元件LD。发光元件LD之间的连接结构可以根据实施例不同地改变。例如，发光元件LD可以仅彼此串联连接或并联连接，或者可以以串联/并联混合结构连接。
图7示出了根据实施例的显示装置的示意性剖视图。图8和图9示出了图7的像素的示意性剖视图。图10至图13示出了根据滤色器层的折射率和厚度的反射率的示意性曲线图。
图7示出了显示装置(具体地，设置在显示装置中的显示面板PNL)的剖面，并且可以基于其中可以设置包括彼此相邻的第一像素PXL1、第二像素PXL2和第三像素PXL3的一个像素部分PXU的区域。
图8和图9分别基于发光元件LD示意性地示出了像素PXL的结构，并且分别示出了晶体管T(例如，图4中的第一晶体管T1)和连接到第一电极ELT1的存储电容器Cst，以用于示出构成像素电路PXC的各种电路元件。在下文中，当不需要单独指定第一晶体管T1时，第一晶体管T1也将被称为“晶体管T”。
晶体管T和存储电容器Cst的结构和/或其每层的位置不限于图8和图9中所示的实施例，并且可以根据实施例不同地改变。在实施例中，包括在每个像素电路PXC中的晶体管T可以具有彼此基本相同或相似的结构，但是不限于此。例如，在另一实施例中，包括在像素电路PXC中的晶体管T中的至少一个可以具有与其余晶体管T的剖面结构不同的剖面结构，并且/或者可以设置在不同层上。
参照图7至图9，像素PXL和包括像素PXL的显示装置可以包括基底SUB以及可以设置在基底SUB的表面上的电路层PCL、显示层DPL、颜色转换层CCL和滤色器层CFL。
电路层PCL可以包括用于构成每个像素PXL的像素电路PXC的电路元件以及连接到电路元件的各种布线。显示层DPL可以包括用于构成每个像素PXL的光源部分LSU的电极(例如，第一电极ELT1和第二电极ELT2以及/或者第一接触电极CNE1和第二接触电极CNE2)和发光元件LD。
电路层PCL可以包括电连接到每个像素PXL的发光元件LD的至少一个电路元件。例如，电路层PCL可以包括可以设置在每个像素PXL中以形成对应像素PXL的像素电路PXC的晶体管T和存储电容器Cst。电路层PCL还可以包括连接到每个像素电路PXC和/或光源部分LSU的至少一条电力布线和/或信号布线。例如，电路层PCL可以包括第一电力布线PL1、第二电力布线PL2以及每个像素PXL的扫描线Si和数据线Dj。另一方面，在省略像素电路PXC并且每个像素PXL的光源部分LSU连接(例如，直接连接)到第一电力布线PL1和第二电力布线PL2(或信号布线)的情况下，可以省略电路层PCL。
电路层PCL可以包括绝缘层。例如，电路层PCL可以包括在基底SUB的一侧上彼此顺序地堆叠的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2和/或钝化层PSV。电路层PCL还可以选择性地包括设置在至少一些晶体管T下方的至少一个光阻挡图案(未示出)等。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以形成为单层，但也可以形成为两层或更多层的多层。在缓冲层BFL被设置为多层的情况下，各个层可以由相同的材料或不同的材料制成。诸如晶体管T和存储电容器Cst的各种电路元件以及连接到电路元件的各种布线可以设置在缓冲层BFL上。在一些实施例中，可以省略缓冲层BFL。至少一个电路元件和/或布线可以设置在(例如，直接设置在)基底SUB的表面上。
每个晶体管T可以包括半导体图案SCP(也称为“半导体层”或“有源层”)、栅电极GE、第一晶体管电极TE1和第二晶体管电极TE2。图8和图9示出了其中每个晶体管T包括与半导体图案SCP分开形成的第一晶体管电极TE1和第二晶体管电极TE2的实施例，但是公开不限于此。例如，在另一实施例中，设置在至少一个晶体管T中的第一晶体管电极TE1和/或第二晶体管电极TE2可以与每个半导体图案SCP成一体。
半导体图案SCP可以设置在缓冲层BFL上。例如，半导体图案SCP可以设置在其上可以形成缓冲层BFL的基底SUB与栅极绝缘层GI之间。半导体图案SCP可以包括接触每个第一晶体管电极TE1的第一区域、接触每个第二晶体管电极TE2的第二区域以及设置在第一区域与第二区域之间的沟道区。在一些实施例中，第一区域和第二区域中的一个可以是源区，并且其中的另一个可以是漏区。
在一些实施例中，半导体图案SCP可以是由多晶硅、非晶硅、氧化物半导体等或它们的组合制成的半导体图案。半导体图案SCP的沟道区可以是作为可以不掺杂杂质的半导体图案的本征半导体，并且半导体图案SCP的第一区域和第二区域中的每个可以是掺杂有杂质的半导体图案。
在实施例中，包括在每个像素电路PXC中的晶体管T的半导体图案SCP可以由基本相同或相似的材料制成。例如，晶体管T的半导体图案SCP可以是多晶硅、非晶硅、氧化物半导体或它们的组合的材料。
在另一实施例中，晶体管T中的一些以及晶体管T中的其余晶体管T可以包括由不同材料制成的半导体图案SCP。例如，晶体管T中的一些的半导体图案SCP可以由多晶硅、非晶硅或它们的组合制成，并且其余晶体管T的半导体图案SCP可以由氧化物半导体制成。
栅极绝缘层GI可以设置在半导体图案SCP上。例如，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。栅极绝缘层GI可以形成为单层或多层，并且可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或它们的组合以及/或者各种类型的有机/无机绝缘材料。
栅电极GE可以设置在栅极绝缘层GI上。例如，栅电极GE可以设置为与半导体图案SCP叠置，并且栅极绝缘层GI置于栅电极GE与半导体图案SCP之间。图8和图9示出了顶栅结构的晶体管T，但是在另一实施例中，晶体管T可以具有底栅结构。栅电极GE可以被设置为在半导体图案SCP下方与半导体图案SCP叠置。
第一层间绝缘层ILD1可以设置在栅电极GE上。例如，第一层间绝缘层ILD1可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。第一层间绝缘层ILD1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一层间绝缘层ILD1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或它们的组合以及/或者各种类型的有机/无机绝缘材料，并且包括在第一层间绝缘层ILD1中的材料没有特别限制。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在每个半导体图案SCP上，并且至少一个第一层间绝缘层ILD1位于其间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在半导体图案SCP的不同端部上，并且栅极绝缘层GI和第一层间绝缘层ILD1位于其间。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到每个半导体图案SCP。例如，第一晶体管电极TE1和第二晶体管电极TE2可以通过穿过栅极绝缘层GI和第一层间绝缘层ILD1的相应接触孔连接到半导体图案SCP的第一区域和第二区域。在一些实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且其中的另一个可以是漏电极。
设置在像素电路PXC中的至少一个晶体管T可以连接到至少一个像素电极。例如，晶体管T可以通过穿过钝化层PSV的接触孔(例如，第一接触孔CH1)和/或桥接图案BRP电连接到对应像素PXL的第一电极ELT1。
存储电容器Cst可以包括彼此叠置的第一电容器电极CE1和第二电容器电极CE2。第一电容器电极CE1和第二电容器电极CE2中的每个可以由单层或多层构成。第一电容器电极CE1和第二电容器电极CE2中的至少一个可以与构成第一晶体管T1的至少一个电极或半导体图案SCP设置在同一层上。
例如，第一电容器电极CE1可以被构造为多层电极，该多层电极包括与第一晶体管T1的半导体图案SCP设置在同一层上的下电极LE以及与第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2设置在同一层上并且电连接到下电极LE的上电极UE。第二电容器电极CE2可以被构造为单层电极，该单层电极可以与第一晶体管T1的栅电极GE设置在同一层上，并且可以设置在第一电容器电极CE1的下电极LE与上电极UE之间。然而，第一电容器电极CE1和第二电容器电极CE2中的每个的结构和/或位置可以不同地改变。例如，第一电容器电极CE1和第二电容器电极CE2中的一个可以包括与构成第一晶体管T1的电极(例如，栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2)以及半导体图案SCP设置在不同层上的导电图案。例如，第一电容器电极CE1或第二电容器电极CE2可以具有包括设置在第二层间绝缘层ILD2上的导电图案的单层或多层结构。
在实施例中，连接到每个像素PXL的至少一条信号布线和/或电力布线可以与包括在像素电路PXC中的电路元件的一个电极设置在同一层上。例如，每个像素PXL的扫描线Si可以与晶体管T的栅电极GE设置在同一层上，并且每个像素PXL的数据线Dj可以与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2设置在同一层上。
第一电力布线PL1和/或第二电力布线PL2可以与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2设置在同一层或不同层上。例如，用于供应第二电源VSS的第二电力布线PL2可以设置在第二层间绝缘层ILD2上，以至少部分地被钝化层PSV覆盖。第二电力布线PL2可以通过穿过钝化层PSV的第二接触孔CH2电连接到设置在钝化层PSV上的光源部分LSU的第二电极ELT2。然而，第一电力布线PL1和/或第二电力布线PL2的位置和/或结构可以不同地改变。例如，第二电力线PL2可以与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2设置在同一层上，以通过至少一个桥接图案(未示出)和/或第二接触孔CH2电连接到第二电极ELT2。
第二层间绝缘层ILD2可以设置在第一层间绝缘层ILD1的上部处，并且可以覆盖设置在第一层间绝缘层ILD1上的第一晶体管电极TE1和第二晶体管电极TE2和/或存储电容器Cst。第二层间绝缘层ILD2可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二层间绝缘层ILD2可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或它们的组合以及/或者各种类型的有机/无机绝缘材料，但是不特别限于此。
用于将设置在像素电路PXC中的至少一个电路元件(例如，第一晶体管T1)连接到第一电极ELT1的桥接图案BRP、第一电力布线PL1和/或第二电力布线PL2可以设置在第二层间绝缘层ILD2上。然而，在一些实施例中，可以省略第二层间绝缘层ILD2。可以省略图8和图9的桥接图案BRP，并且第二电力布线PL2可以设置在其中可以设置有晶体管T的一个电极的层上。
钝化层PSV可以设置在包括晶体管T和存储电容器Cst的电路元件上，并且/或者设置在包括第一电力布线PL1和第二电力布线PL2的布线上。钝化层PSV可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，钝化层PSV可以包括至少一个有机绝缘层，并且可以用于使电路层PCL的表面基本平坦化。
显示层DPL可以设置在电路层PCL的钝化层PSV上。显示层DPL可以包括设置在每个像素PXL的发光区域EMA中并构成每个光源部分LSU的至少一对第一电极ELT1和第二电极ELT2以及连接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD。另一方面，图7至图9各自示出了设置在每个像素PXL中的一个发光元件LD，但是如在图4的实施例中，每个像素PXL可以包括连接在第一电极ELT1与第二电极ELT2之间的多个发光元件LD。因此，在下文中，假设像素PXL包括多个发光元件LD，将描述每个实施例。
显示层DPL还可以包括用于在第一电极ELT1与第二电极ELT2之间更稳定地连接发光元件LD的第一接触电极CNE1和第二接触电极CNE2以及用于使第一电极ELT1和第二电极ELT2和/或第一接触电极CNE1和第二接触电极CNE2中的每个的一个区域向上突出的第一隔堤BNK1。显示层DPL还可以包括至少一个导电层和/或绝缘层。
第一隔堤BNK1可以设置在电路层PCL上。第一隔堤BNK1可以以分开的或一体的图案形成。第一隔堤BNK1可以在基底SUB的高度方向(例如，第三方向(Z轴方向))上突出。
根据实施例，第一隔堤BNK1可以具有各种形状。在实施例中，第一隔堤BNK1可以是具有正锥形结构的隔堤结构。例如，如图7至图9中所示，第一隔堤BNK1可以形成为具有相对于基底SUB以一定角度倾斜的倾斜表面。然而，公开不限于此，并且第一隔堤BNK1可以具有有着弯曲表面或台阶形状的侧壁。例如，第一隔堤BNK1可以具有半圆形或半椭圆形形状的剖面。
设置在第一隔堤BNK1的上部处的电极和绝缘层可以具有与第一隔堤BNK1对应的形状。例如，第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2可以设置在第一隔堤BNK1的区域上，并且可以包括具有与第一隔堤BNK1的形状对应的形状的倾斜或弯曲表面。类似地，第一绝缘层INS1、第三绝缘层INS3和/或第四绝缘层INS4可以设置在第一隔堤BNK1上，以包括具有与第一隔堤BNK1的形状对应的形状的倾斜表面或弯曲表面。
第一隔堤BNK1可以包含绝缘材料，该绝缘材料包括至少一种无机材料和/或有机材料。例如，第一隔堤BNK1可以包括包含各种无机绝缘材料的至少一层无机膜，各种无机绝缘材料包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或它们的组合。在另一实施例中，第一隔堤BNK1可以包括包含各种有机绝缘材料的至少一层有机膜和/或光致抗蚀剂膜，或者可以包括复合地包含有机/无机材料的单层或多层绝缘体。例如，第一隔堤BNK1的材料和/或图案形状可以不同地改变。
在实施例中，第一隔堤BNK1可以用作反射构件。例如，第一隔堤BNK1以及设置在其上的第一电极ELT1和第二电极ELT2可以用作反射构件，该反射构件在期望的方向(例如，像素PXL的上方向)上引导从每个发光元件LD发射的光，以改善像素PXL的光效率。
包括在每个像素PXL的像素电极中的第一电极ELT1和第二电极ELT2可以设置在第一隔堤BNK1的上部处。第一电极ELT1和第二电极ELT2可以设置在其中可以设置和/或形成每个像素PXL的每个像素区域PXA(PXA1、PXA2、PXA3)中。例如，第一电极ELT1和第二电极ELT2可以设置在每个像素PXL的发光区域EMA中。第一电极ELT1和第二电极ELT2可以彼此分开设置。例如，第一电极ELT1和第二电极ELT2可以在每个发光区域EMA中以一定间隔并排间隔开。
在一些实施例中，第一电极ELT1和/或第二电极ELT2可以具有针对每个像素PXL分开的图案或者可以共同地连接到多个像素PXL的图案。另一方面，在形成像素PXL的工艺之前，具体地，在可以完成发光元件LD的对准之前，设置在显示区域DA中的像素PXL的第一电极ELT1可以彼此连接，并且像素PXL的第二电极ELT2可以彼此连接。例如，在可以完成发光元件LD的对准之前，像素PXL的第一电极ELT1可以彼此一体地或非一体地形成并且可以彼此电连接，并且像素PXL的第二电极ELT2可以彼此一体地或非一体地形成并且可以彼此电连接。在像素PXL的第一电极ELT1或第二电极ELT2可以彼此非一体地连接的情况下，第一电极ELT1或第二电极ELT2可以通过至少一个接触孔和/或桥接图案彼此电连接。
在发光元件LD的对准步骤中，第一电极ELT1和第二电极ELT2可以分别接收第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，第一电极ELT1和第二电极ELT2中的一个可以被供应AC型对准信号，并且第一电极ELT1和第二电极ELT2中的另一个可以被供应具有恒定电压电平的对准电压(例如，接地电压)。例如，在发光元件LD的对准步骤中，对准信号可以施加到第一电极ELT1和第二电极ELT2。因此，在第一电极ELT1与第二电极ELT2之间可以形成电场。设置在每个像素区域(具体地，每个像素PXL的发光区域EMA)中的发光元件LD可以通过电场在第一电极ELT1与第二电极ELT2之间自对准。在可以完成发光元件LD的对准之后，通过在像素PXL之间至少断开第一电极ELT1，像素PXL可以以能够被单独驱动的形式形成。
第一电极ELT1可以通过第一接触孔CH1电连接到电路元件(例如，构成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线Si、数据线Dj或控制线)。在实施例中，第一电极ELT1可以通过第一接触孔CH1电连接到桥接图案BRP，因此，第一电极ELT1可以电连接到晶体管T。然而，公开不限于此，并且第一电极ELT1可以连接(例如，直接连接)到电力布线或信号布线。
第二电极ELT2可以通过第二接触孔CH2电连接到电路元件(例如，构成像素电路PXC的至少一个晶体管)、电力线(布线)(例如，第二电力线(布线)PL2)和/或信号线(例如，扫描线Si、数据线Dj或控制线)。在实施例中，第二电极ELT2可以通过第二接触孔CH2电连接到第二电力布线PL2。然而，公开不限于此，并且第二电极ELT2可以连接(例如，直接连接)到电力布线或信号布线。
第一电极ELT1和第二电极ELT2中的每个可以包含至少一种导电材料。例如，第一电极ELT1和第二电极ELT2中的每个可以包括：各种金属材料中的至少一种金属，各种金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)或它们的组合；导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)、氧化氟锡(FTO)或它们的组合；以及/或者导电聚合物(诸如PEDOT)之中的至少一种导电材料，但是不限于此。例如，第一电极ELT1和第二电极ELT2中的每个可以包含例如碳纳米管、石墨烯或它们的组合的其它导电材料。第一电极ELT1和第二电极ELT2中的每个可以由单层或多层构成。例如，第一电极ELT1和第二电极ELT2中的每个可以包括包含反射导电材料的反射电极层。第一电极ELT1和第二电极ELT2中的每个可以选择性地还包括设置在反射电极层的上部和/或下部处的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一者。
第一绝缘层INS1可以设置在第一电极ELT1和第二电极ELT2的一个区域上。例如，第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2中的每个的一个区域，并且可以包括使第一电极ELT1和第二电极ELT2中的每个的另一区域暴露的开口。例如，第一绝缘层INS1可以包括形成在第一隔堤BNK1的上表面上的开口。在其中第一绝缘层INS1可以开口的区域中，第一电极ELT1和第二电极ELT2可以分别电连接到第一接触电极CNE1和第二接触电极CNE2。在一些实施例中，可以省略第一绝缘层INS1。发光元件LD可以设置在(例如，直接设置在)钝化层PSV以及/或者第一电极ELT1和第二电极ELT2中的每个的一端上。
在实施例中，可以首先形成第一绝缘层INS1以完全覆盖第一电极ELT1和第二电极ELT2。在可以在第一绝缘层INS1上供应并布置发光元件LD之后，可以使第一绝缘层INS1部分地开口以暴露第一电极ELT1和第二电极ELT2的区域。例如，第一绝缘层INS1具有使第一电极ELT1和第二电极ELT2的在第一隔堤BNK1的上表面上的一个区域暴露的开口，并且可以至少部分地覆盖第一电极ELT1和第二电极ELT2的倾斜或弯曲表面。在另一实施例中，第一绝缘层INS1可以以单独图案的形式图案化，该单独图案可以在可以完全供应和布置发光元件LD之后仅局部地设置在发光元件LD下方。在可以形成第一电极ELT1和第二电极ELT2之后，可以形成第一绝缘层INS1以覆盖第一电极ELT1和第二电极ELT2。因此，可以能够防止第一电极ELT1和第二电极ELT2在后续工艺中被损坏。
第一绝缘层INS1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)或它们的组合以及/或者各种类型的有机/无机绝缘材料。
发光元件LD可以设置并布置在第一电极ELT1和第二电极ELT2以及第一绝缘层INS1上。
发光元件LD可以供应到其中可以形成有第一隔堤BNK1、第一电极ELT1和第二电极ELT2、第一绝缘层INS1等的每个像素PXL，以布置在第一电极ELT1与第二电极ELT2之间。例如，可以通过喷墨方法、狭缝涂覆方法或各种其它方法将发光元件LD供应到每个像素PXL的发光区域EMA，并且可以通过施加到第一电极ELT1和第二电极ELT2中的每个的对准信号(或对准电压)将发光元件LD在第一电极ELT1与第二电极ELT2之间定向地对准。
在实施例中，发光元件LD中的至少一些可以设置在一对第一电极ELT1与第二电极ELT2之间，使得其两个端部(例如，第一端部EP1和第二端部EP2)与相邻的一对第一电极ELT1和第二电极ELT2叠置。在另一实施例中，发光元件LD中的至少一些可以设置为在一对相邻的第一电极ELT1与第二电极ELT2之间不与第一电极ELT1和/或第二电极ELT2叠置，并且可以分别通过第一接触电极CNE1和第二接触电极CNE2电连接到该对第一电极ELT1和第二电极ELT2。电连接在第一电极ELT1与第二电极ELT2之间的每个发光元件LD可以形成对应像素PXL的有效光源。有效光源可以构成对应像素PXL的光源部分LSU。
第二绝缘层INS2可以设置在发光元件LD的一个区域上。例如，第二绝缘层INS2可以设置在每个发光元件LD的一个区域上，以使每个发光元件LD的第一端部EP1和第二端部EP2暴露。例如，第二绝缘层INS2可以局部地设置在包括每个发光元件LD的中心区域的一个区域的上部处。在可以完成发光元件LD的对准之后在发光元件LD上形成第二绝缘层INS2的情况下，可以能够防止发光元件LD偏离对准位置。
第二绝缘层INS2可以在每个像素PXL的发光区域EMA中以独立图案形成，但是不限于此。在一些实施例中，可以省略第二绝缘层INS2，并且第一接触电极CNE1和第二接触电极CNE2中的每个的一端可以设置在(例如，直接设置在)发光元件LD的上表面上。
第二绝缘层INS2可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、光致抗蚀剂、各种类型的有机/无机绝缘材料或它们的组合。
发光元件LD的可以不被第二绝缘层INS2覆盖的两个端部(例如，第一端部EP1和第二端部EP2)可以分别被第一接触电极CNE1和第二接触电极CNE2覆盖。第一接触电极CNE1和第二接触电极CNE2可以形成为彼此间隔开。例如，相邻的第一接触电极CNE1和第二接触电极CNE2可以在至少一个相邻的发光元件LD的第一端部EP1和第二端部EP2上彼此间隔开，并且第二绝缘层INS2位于其间。
第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2的上部处，以覆盖第一电极ELT1和第二电极ELT2中的每个的暴露区域。例如，第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2中的每个的至少一个区域上，以在第一隔堤BNK1的上部处或第一隔堤BNK1周围与第一电极ELT1和第二电极ELT2中的每个直接/间接接触。因此，第一接触电极CNE1和第二接触电极CNE2可以分别电连接到第一电极ELT1和第二电极ELT2。例如，第一电极ELT1和第二电极ELT2可以分别通过第一接触电极CNE1和第二接触电极CNE2电连接到与其相邻的至少一个发光元件LD的第一端部EP1和第二端部EP2。
在实施例中，第一接触电极CNE1和第二接触电极CNE2可以顺序地形成在基底SUB的一个表面上的不同层中，如图8中所示。第三绝缘层INS3可以设置在第一接触电极CNE1与第二接触电极CNE2之间。第一接触电极CNE1和第二接触电极CNE2的形成顺序可以根据实施例而变化。例如，在另一实施例中，在可以形成第一接触电极CNE1之前，可以首先形成第二接触电极CNE2，并且可以形成第三绝缘层INS3以覆盖第二接触电极CNE2和第二绝缘层INS2，并且可以在第三绝缘层INS3上形成第一接触电极CNE1。然而，公开不限于此，并且第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上，如图9中所示。例如，第一接触电极CNE1和第二接触电极CNE2可以由基底SUB的一个表面上的同一导电层形成。由于第一接触电极CNE1和第二接触电极CNE2可以在同一工艺中同时形成，因此可以使像素PXL和包括像素PXL的显示装置的制造工艺简化。然而，公开不限于此，并且可以顺序地形成第一接触电极CNE1和第二接触电极CNE2。
第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料制成。例如，第一接触电极CNE1和第二接触电极CNE2可以包括各种透明材料(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)或氧化氟锡(FTO))中的至少一种，并且它们可以被实现为基本透明的或半透明的以满足透射率。因此，通过第一端部EP1和第二端部EP2中的每个从发光元件LD发射的光可以穿过第一接触电极CNE1和第二接触电极CNE2以发射到显示面板PNL的外部。
第三绝缘层INS3可以设置在第一接触电极CNE1与第二接触电极CNE2之间。如此，在第三绝缘层INS3可以形成在第一接触电极CNE1与第二接触电极CNE2之间的情况下，可以能够确保发光元件LD的第一端部EP1与第二端部EP2之间的电稳定性。例如，第一接触电极CNE1和第二接触电极CNE2可以通过第三绝缘层INS3稳定地分开。因此，可以能够有效地防止在发光元件LD的第一端部EP1与第二端部EP2之间发生短路缺陷。
第三绝缘层INS3可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第三绝缘层INS3可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、光致抗蚀剂、各种类型的有机/无机绝缘材料或它们的组合。
第四绝缘层INS4可以设置在第一接触电极CNE1和第二接触电极CNE2以及/或者第三绝缘层INS3上。例如，第四绝缘层INS4可以覆盖第一隔堤BNK1、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、第二绝缘层INS2和/或第三绝缘层INS3、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。第四绝缘层INS4可以包括至少一层的无机层和/或有机层。
第四绝缘层INS4可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第四绝缘层INS4可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)或它们的组合以及/或者各种类型的有机/无机绝缘材料。
在实施例中，第四绝缘层INS4可以包括多层结构的薄膜封装层。例如，第四绝缘层INS4可以包括多层结构的薄膜封装层，该多层结构包括至少两个无机绝缘层和置于至少两个无机绝缘层之间的至少一个有机绝缘层。然而，公开不限于此，并且第四绝缘层INS4的材料和/或结构可以不同地改变。
第二隔堤BNK2、颜色转换层CCL、盖层CP和滤色器层CFL可以设置在显示层DPL上。
第二隔堤BNK2可以设置为围绕像素PXL的发光区域EMA。例如，第二隔堤BNK2可以设置在其中可以设置像素PXL的每个像素区域PXA的边界区域中和/或相邻像素PXL之间的区域中。在下文中，当提及第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3之中的任意像素区域时，或者当总体地提及其中的两个或更多个时，其将被称为“像素区域PXA”或“多个像素区域PXA”。
第二隔堤BNK2可以包括限定像素PXL的发光区域EMA的开口。颜色转换层CCL可以设置在第二隔堤BNK2的开口中。每个发光区域EMA可以由第二隔堤BNK2划分，使得颜色转换层CCL可以被供应到发光区域EMA。例如，在形成颜色转换层CCL的步骤中，第二隔堤BNK2可以用作限定可以向其供应颜色转换层CCL的每个发光区域EMA的坝结构。
第二隔堤BNK2可以包括至少一种光阻挡和/或反射材料，以防止相邻像素PXL之间的漏光。例如，第二隔堤BNK2可以包括各种类型的黑矩阵材料之中的至少一种黑矩阵材料(例如，至少一种光阻挡材料)和/或特定颜色的滤色器材料。例如，第二隔堤BNK2可以以黑色不透明图案形成，以阻挡光透射。
颜色转换层CCL可以在第二隔堤BNK2的开口中设置在发光元件LD上。颜色转换层CCL可以包括设置在第一像素PXL1中的第一颜色转换层CCL1、设置在第二像素PXL2中的第二颜色转换层CCL2和设置在第三像素PXL3中的光散射层LSL。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件LD。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射在近似400nm至近似500nm的波段中的蓝光的发光元件LD。包括颜色转换颗粒的颜色转换层CCL可以设置在第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一些像素PXL中，从而显示全色图像。然而，公开不限于此，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射不同颜色的光的发光元件LD。例如，第一像素PXL1可以包括第一颜色(或红色)发光元件LD，第二像素PXL2可以包括第二颜色(或绿色)发光元件LD，并且第三像素PXL3可以包括第三颜色(或蓝色)发光元件LD。
第一颜色转换层CCL1可以包括将从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。例如，在发光元件LD是发射蓝光的蓝色发光元件并且第一像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括将从蓝色发光元件发射的蓝光转换为红光的第一量子点QDr。例如，第一颜色转换层CCL1可以包括分散在诸如基体树脂的基质材料中的第一量子点QDr。第一量子点QDr可以吸收蓝光并根据能量跃迁使其波长移位，以发射在近似620nm至近似780nm的波段中的红光。在第一像素PXL1是不同颜色的像素的情况下，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点。
第二颜色转换层CCL2可以包括将从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。例如，在发光元件LD是发射蓝光的蓝色发光元件并且第二像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括将从蓝色发光元件发射的蓝光转换为绿光的第二量子点QDg。例如，第二颜色转换层CCL2可以包括分散在诸如基体树脂的基质材料中的第二量子点QDg。第二量子点QDg可以吸收蓝光并根据能量跃迁使其波长移位，以发射在近似500nm至近似570nm的波段中的绿光。在第二像素PXL2是不同颜色的像素的情况下，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点。
第一量子点QDr和第二量子点QDg中的每者可以选自于II-VI族化合物、IV-VI族化合物、IV族元素、VI族化合物以及它们的组合，但是不限于此。
第一量子点QDr和第二量子点QDg可以具有近似45nm或更小的发光波长谱的半峰全宽(FWHM)，并且通过第一量子点QDr和第二量子点QDg发射的光可以在前向方向上发射。因此，可以改善显示装置的视角。
第一量子点QDr和第二量子点QDg可以具有球形形状、角锥形形状、多臂形形状或者立方体形状的纳米颗粒、纳米管、纳米线、纳米纤维、纳米片状颗粒等，但是不限于此，并且第一量子点QDr和第二量子点QDg的形状可以不同地改变。
在实施例中，在可见光波段之中具有相对短波长的蓝光可以分别入射在第一量子点QDr和第二量子点QDg上，从而增大第一量子点QDr和第二量子点QDg的吸收系数。因此，可以最终提高从第一像素PXL1和第二像素PXL2发射的光的效率，并且可以确保优异的颜色再现性。可以通过使用相同颜色的发光元件LD(例如，蓝色发光元件LD)来构造第一像素PXL1、第二像素PXL2和第三像素PXL3的光源部分LSU，从而提高显示装置的制造效率。
可以选择性地设置光散射层LSL以有效地使用从发光元件LD发射的第三颜色光。例如，在发光元件LD是发射蓝光的蓝色发光元件并且第三像素PXL3是蓝色像素的情况下，光散射层LSL可以包括至少一种类型的光散射颗粒SCT以有效地使用从发光元件LD发射的光。
例如，光散射层LSL可以包括分散在诸如基体树脂的基质材料中的光散射颗粒SCT。例如，光散射层LSL可以包括诸如二氧化钛TiO2、二氧化硅或它们的组合的光散射颗粒SCT，但是包括在光散射颗粒SCT中的材料不限于此。另一方面，光散射颗粒SCT不需要仅设置在其中可以形成第三像素PXL3的第三像素区域PXA3中。例如，光散射颗粒SCT可以选择性地包括在第一颜色转换层CCL1和/或第二颜色转换层CCL2中。
盖层CP可以设置在颜色转换层CCL上。盖层CP可以覆盖(例如，直接覆盖)颜色转换层CCL。盖层CP的一个表面可以接触颜色转换层CCL，并且盖层CP的另一表面可以接触将稍后描述的滤色器层CFL。盖层CP可以完全设置在第一像素PXL1、第二像素PXL2和第三像素PXL3上。盖层CP可以防止诸如湿气或空气的杂质从外部渗透从而损坏或污染颜色转换层CCL。盖层CP可以是可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)、氮氧化硅(SiOxNy)或它们的组合的无机层。
滤色器层CFL可以设置在盖层CP上。滤色器层CFL可以设置在(例如，直接设置在)盖层CP上。滤色器层CFL可以包括与每个像素PXL的颜色匹配的滤色器。例如，滤色器层CFL可以包括可以设置在第一像素PXL1中以选择性地透射由第一像素PXL1产生的光的第一滤色器CF1、可以设置在第二像素PXL2中以选择性地透射由第二像素PXL2产生的光的第二滤色器CF2以及可以设置在第三像素PXL3中以选择性地透射由第三像素PXL3产生的光的第三滤色器CF3。在实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但是公开不限于此。在下文中，当提及第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的一个时，或者当总体地提及其中的两个或更多个时，其将被称为“滤色器CF”或“多个滤色器CF”。
第一滤色器CF1可以设置为与第一像素PXL1的发光区域EMA叠置，并且可以包括选择性地透射第一颜色的光的滤色器材料。例如，在第一像素PXL1是红色像素的情况下，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以设置为与第二像素PXL2的发光区域EMA叠置，并且可以包括选择性地透射第二颜色的光的滤色器材料。例如，在第二像素PXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以设置为与第三像素PXL3的发光区域EMA叠置，并且可以包括选择性地透射第三颜色的光的滤色器材料。例如，在第三像素PXL3是蓝色像素的情况下，第三滤色器CF3可以包括蓝色滤色器材料。
光阻挡图案BM可以设置在滤色器CF之间。光阻挡图案BM可以设置在像素PXL的边界区域中，以不与每个发光区域EMA叠置。例如，光阻挡图案BM可以设置为与第二隔堤BNK2叠置。光阻挡图案BM可以包括各种类型的黑矩阵材料之中的至少一种黑矩阵材料(例如，至少一种光阻挡材料)和/或特定颜色的滤色器材料。光阻挡图案BM和第二隔堤BNK2可以由相同的材料制成，但是不限于此。例如，光阻挡图案BM和第二隔堤BNK2可以包括相同的材料或不同的材料。根据实施例，可以省略光阻挡图案BM。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以布置为在像素PXL的边界处彼此叠置。
在实施例中，滤色器层CFL可以用于通过全反射从颜色转换层CCL提供的光进行再循环来改善显示面板PNL的光效率。为此，与颜色转换层CCL相比，滤色器层CFL可以具有相对低的折射率。例如，滤色器层CFL的折射率可以在约1.2至约1.6的范围内，但是不限于此。
为了实现低折射率的滤色器层CFL，滤色器层CFL可以包括低折射材料LR。低折射材料LR可以包括中空颗粒。中空颗粒可以包括中空二氧化硅、中空亚克力、中空乙烯基化物、中空环氧树脂、中空氨基甲酸酯和中空苯乙烯中的至少一种，但是公开不限于此。在实施例中，基于滤色器层CFL的约100wt％的固体含量，中空颗粒的含量可以是约50wt％或更少。然而构造不限于此，并且可以在使滤色器层CFL的亮度降低最小化的范围内不同地调节。如上所述，在显示面板PNL包括低折射率的滤色器层CFL的情况下，由于可以省略设置在颜色转换层CCL上的单独的低折射层，因此能够改善显示面板PNL的光效率并简化制造工艺。
在实施例中，可以根据从颜色转换层CCL发射的光的波长来调节滤色器层CFL的折射率和厚度。例如，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以具有不同的折射率和厚度。例如，在第一像素PXL1、第二像素PXL2和第三像素PXL3分别是红色、绿色和蓝色像素的情况下，并且在第一像素PXL1、第二像素PXL2和第三像素PXL3包括发射蓝光的蓝色发光元件LD的情况下，第三滤色器CF3的折射率可以小于第一滤色器CF1的折射率或第二滤色器CF2的折射率，以使第一像素PXL1、第二像素PXL2和第三像素PXL3的亮度和颜色质量的差异最小化。第三滤色器CF3的厚度可以比第一滤色器CF1的厚度或第二滤色器CF2的厚度厚。然而，公开不限于此，并且可以根据由第一像素PXL1、第二像素PXL2和第三像素PXL3实现的颜色以及由设置在每个像素PXL中的发光元件LD发射的光的波长来不同地调节第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的每个的折射率和厚度。在下文中，将参照图10至图13来描述根据滤色器层CFL的折射率和厚度的反射率。
参照图10，示例A1是其中滤色器层CFL的厚度可以为约3000nm，并且滤色器层CFL不包括低折射材料LR的情况。示例A2是其中滤色器层CFL的厚度可以为约3000nm，并且滤色器层CFL不包括低折射材料LR，但是可以在颜色转换层CCL与滤色器层CFL之间设置单独的低折射(率)层的情况。示例A3是其中滤色器层CFL的折射率可以为约1.2并且其厚度可以为约2500nm的情况。示例A4是其中滤色器层CFL的折射率可以为约1.2并且其厚度可以为约3000nm的情况。示例A5是其中滤色器层CFL的折射率可以为约1.2并且其厚度可以为约3500nm的情况。
参照图11，示例B1是其中滤色器层CFL的折射率可以为约1.3并且其厚度可以为约2500nm的情况。示例B2是其中滤色器层CFL的折射率可以为约1.4并且其厚度可以为约2500nm的情况。示例B3其中是滤色器层CFL的折射率可以为约1.5并且其厚度可以为约2500nm的情况。
参照图12，示例C1是其中滤色器层CFL的折射率可以为约1.3并且其厚度可以为约3000nm的情况。示例C2是其中滤色器层CFL的折射率可以为约1.4并且其厚度可以为约3000nm的情况。示例C3是其中滤色器层CFL的折射率可以为约1.5并且其厚度可以为约3000nm的情况。
参照图13，示例D1是其中滤色器层CFL的折射率可以为约1.3并且其厚度可以为约3500nm的情况。示例D2是其中滤色器层CFL的折射率可以为约1.4并且其厚度可以为约3500nm的情况。示例D3是其中滤色器层CFL的折射率可以为约1.5并且其厚度可以为约3500nm的情况。
参照图10至图13，可以看出，其中滤色器层CFL不包括低折射材料LR并且不包括低折射层的示例A1相对于约455nm的蓝光、约555nm的绿光和约655nm的红光中的全部具有约15％或更小的反射率。可以看出，包括单独的低折射层的示例A2相对于蓝光具有约20％至约25％的反射率，相对于绿光具有约25％或更高的反射率，并且相对于红光具有约20％的反射率。例如，在具有低折射率的低折射(率)层可以在厚度方向上设置在像素PXL的整个表面上的情况下，可能发生由于取决于再循环光的波长的反射率的差异而导致的从像素PXL发射的亮度和颜色质量的差异。在示例A3至示例A5、示例B1至示例B3、示例C1至示例C3和示例D1至示例D3中，可以通过向滤色器层CFL添加低折射材料LR来确保相对于蓝光、绿光和红光的约15％至20％的反射率。可以能够通过调节滤色器层CFL的折射率和厚度来降低特定波段的光的反射率，并且可以能够通过提高其余波段的反射率来改善发射特定光的每个像素PXL的亮度和颜色质量。
返回参照图7，封装层ENC可以设置在滤色器层CFL上。封装层ENC可以覆盖可以设置在其下方的滤色器层CFL、颜色转换层CCL、显示层DPL和电路层PCL。封装层ENC可以防止湿气或空气渗透到可以设置在其下方的上述下构件中。为此，封装层ENC可以包括至少一个无机层。例如，无机层可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、氮氧化硅(SiOxNy)或它们的组合，但公开不限于此。封装层ENC可以保护上述下构件免受诸如灰尘的异物影响。为此，封装层ENC可以包括至少一个有机层。例如，有机层可以是丙烯酰基树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂或它们的组合，但是不限于此。如上所述，在封装层ENC可以设置在滤色器层CFL上的情况下，由于可以省略单独的上基底，因此可以使显示面板PNL的厚度最小化以改善光效率。
根据上述实施例的显示装置，由于包括低折射材料LR的滤色器层CFL可以设置在颜色转换层CCL上以省略单独的低折射层，因此可以简化制造工艺。通过根据由每个像素PXL发射的光的波长来调节第一滤色器CF1、第二滤色器CF2和第三滤色器CF3的折射率和厚度，可以优化反射率以改善每个像素PXL的亮度和颜色质量。
在下文中，将描述另一实施例。在下面的实施例中，与上述元件相同的元件将由相同的附图标记来指示，并且将省略或简化冗余的描述。
图14示出了根据另一实施例的显示装置的示意性剖视图。
参照图14，根据实施例的显示装置与图1至图13的实施例的不同之处在于滤色器层CFL可以设置在第二隔堤BNK2的开口中。
具体地，像素PXL的发光区域EMA可以由第二隔堤BNK2的开口划分，使得滤色器层CFL可以形成在每个发光区域EMA中。例如，第一滤色器CF1可以设置在第一像素PXL1的发光区域EMA中，第二滤色器CF2可以设置在第二像素PXL2的发光区域EMA中，并且第三滤色器CF3可以设置在第三像素PXL3的发光区域EMA中。如此，在滤色器层CFL分别设置在第二隔堤BNK2的开口中的情况下，可以省略单独的光阻挡图案。然而，公开不限于此，并且在一些实施例中，光阻挡图案可以部分地设置在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3的边界处。
在一些实施例中，滤色器层CFL可以在第二隔堤BNK2的开口内设置在颜色转换层CCL上。例如，第一滤色器CF1可以在第二隔堤BNK2的开口内设置在第一颜色转换层CCL1上，第二滤色器CF2可以在第二隔堤BNK2的开口内设置在第二颜色转换层CCL2上，并且第三滤色器CF3可以在第二隔堤BNK2的开口内设置在光散射层LSL上。在形成颜色转换层CCL的工艺中，由于颜色转换层CCL可以形成为低于第二隔堤BNK2，因此尽管台阶会形成在颜色转换层CCL与第二隔堤BNK2之间，但是滤色器层CFL可以设置在第二隔堤BNK2的开口中，使得可以使由颜色转换层CCL引起的台阶最小化。因此，因为可以省略用于改善由颜色转换层CCL引起的台阶的单独的平坦化层，所以可以通过使显示面板PNL的厚度最小化来改善光效率。
盖层CP可以设置在滤色器层CFL与颜色转换层CCL之间。盖层CP可以覆盖(例如，直接覆盖)颜色转换层CCL。盖层CP的一个表面可以接触滤色器层CFL，并且盖层CP的另一表面可以接触颜色转换层CCL。盖层CP可以完全设置在第一像素PXL1、第二像素PXL2和第三像素PXL3上。盖层CP可以防止诸如湿气或空气的杂质从外部渗透从而损坏或污染颜色转换层CCL。
由于已经参照图7描述了滤色器层CFL、盖层CP和颜色转换层CCL，因此省略了冗余内容。
图15示出了根据另一实施例的显示装置的示意性剖视图。
参照图15，根据实施例的显示装置与图14的实施例的不同之处可以在于滤色器层CFL可以设置在(例如，直接设置在)颜色转换层CCL上。
具体地，滤色器层CFL可以设置在(例如，直接设置在)颜色转换层CCL上以接触颜色转换层CCL。滤色器层CFL可以用于防止诸如湿气或空气的杂质渗透到颜色转换层CCL中从而损坏或污染颜色转换层CCL。如此，在颜色转换层CCL被滤色器层CFL密封的情况下，由于可以省略用于在滤色器层CFL与颜色转换层CCL之间形成单独的盖层的工艺，因此可以能够确保工艺经济可行性。
盖层CP可以设置在滤色器层CFL和颜色转换层CCL上。盖层CP可以覆盖(例如，直接覆盖)滤色器层CFL和颜色转换层CCL。盖层CP的一个表面可以接触滤色器层CFL，并且盖层CP的另一表面可以接触封装层ENC。盖层CP可以完全设置在第一像素PXL1、第二像素PXL2和第三像素PXL3上。盖层CP可以防止诸如湿气或空气的杂质从外部渗透从而损坏或污染滤色器层CFL和颜色转换层CCL。
由于已经参照图7描述了滤色器层CFL、盖层CP和颜色转换层CCL，因此省略了冗余内容。
图16示出了根据另一实施例的显示装置的示意性剖视图。
参照图16，根据实施例的显示装置与图1至图15的实施例的不同之处在于上基底UPL可以设置在其上可以设置像素部分PXU的基底SUB上。
具体地，封装第一像素PXL1、第二像素PXL2和第三像素PXL3的上基底UPL(也称为“封装基底”或“滤色器基底”)可以设置在基底SUB的一个表面上。上基底UPL可以包括与第一像素PXL1、第二像素PXL2和第三像素PXL3叠置的滤色器层CFL、盖层CP和颜色转换层CCL。在实施例中，显示面板PNL的包括基底SUB和显示层DPL的下面板与显示面板PNL的包括上基底UPL、滤色器层CFL和颜色转换层CCL的上面板之间的空间可以填充有空气层或者具有在近似1至1.6的范围内的相对低折射率的外涂层OC。
滤色器层CFL、盖层CP和颜色转换层CCL可以设置在上基底UPL的一个表面上。例如，滤色器层CFL可以形成在上基底UPL上，盖层CP可以形成在滤色器层CFL上，并且颜色转换层CCL可以形成在滤色器层CFL和盖层CP上。然而，公开不限于此，并且滤色器层CFL、盖层CP和颜色转换层CCL的形成顺序和/或其形状可以不同地改变。在一些实施例中，光阻挡图案BM可以设置在第一滤色器CF1、第二滤色器CF2与第三滤色器CF3之间。光阻挡图案BM可以设置在像素区域PXA的边界处，以不覆盖每个发光区域EMA。例如，光阻挡图案BM可以设置为与第二隔堤BNK2叠置。
在一些实施例中，光阻挡图案BM可以进一步设置在第一颜色转换层CCL1、第二颜色转换层CCL2与光散射层LSL之间。图16示出了光阻挡图案BM可以设置在盖层CP上，并且第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL可以分别形成在由光阻挡图案BM划分的区域中，但是公开不限于此。例如，根据工艺方法和/或印刷设备的性能，在不需要首先形成光阻挡图案BM的情况下，可以首先形成第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL，并且可以之后形成光阻挡图案BM。例如，颜色转换层CCL的形成顺序和/或与其相应的位置或形状可以根据实施例而不同地改变。
由于已经参照图7描述了滤色器层CFL、盖层CP和颜色转换层CCL，因此省略了冗余内容。
与公开相关的领域的技术人员将容易理解的是，在实质上不脱离新颖的教导和优点的情况下，能够进行许多修改。应该仅以描述性含义来考虑实施例，而不是出于限制的目的。

Claims (10)

1.一种显示装置，所述显示装置包括：
隔堤，包括限定像素的开口；
发光元件，设置在所述像素中；
颜色转换层，在所述开口中设置在所述发光元件上；
盖层，与所述颜色转换层叠置；以及
滤色器层，设置在所述盖层上，
其中，所述滤色器层包括低折射材料。
2.根据权利要求1所述的显示装置，其中，所述低折射材料包括中空颗粒。
3.根据权利要求2所述的显示装置，其中，所述中空颗粒包括中空二氧化硅、中空亚克力、中空乙烯基化物和中空环氧树脂中的至少一种。
4.根据权利要求3所述的显示装置，其中，所述中空颗粒的含量是所述滤色器层的固体含量的50wt％或更少。
5.根据权利要求1所述的显示装置，其中，所述滤色器层的折射率在1.2至1.6的范围内。
6.根据权利要求1所述的显示装置，其中，
所述像素包括第一像素、第二像素和第三像素，
所述颜色转换层包括：
第一颜色转换层，设置在所述第一像素中；
第二颜色转换层，设置在所述第二像素中；以及
光散射层，设置在所述第三像素中，并且
所述滤色器层包括：
第一滤色器，设置在所述第一颜色转换层上；
第二滤色器，设置在所述第二颜色转换层上；以及
第三滤色器，设置在所述光散射层上。
7.根据权利要求6所述的显示装置，其中，所述第一滤色器、所述第二滤色器和所述第三滤色器具有不同的折射率。
8.根据权利要求7所述的显示装置，其中，所述第三滤色器的折射率小于所述第一滤色器的折射率或所述第二滤色器的折射率。
9.根据权利要求6所述的显示装置，其中，所述第一滤色器、所述第二滤色器和所述第三滤色器具有不同的厚度。
10.根据权利要求9所述的显示装置，其中，所述第三滤色器的厚度大于所述第一滤色器的厚度或所述第二滤色器的厚度。
CN202110879388.7A 2020-09-07 2021-08-02 显示装置 Pending CN114156310A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200114162A KR20220033579A (ko) 2020-09-07 2020-09-07 표시 장치
KR10-2020-0114162 2020-09-07

Publications (1)

Publication Number Publication Date
CN114156310A true CN114156310A (zh) 2022-03-08

Family

ID=77050784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110879388.7A Pending CN114156310A (zh) 2020-09-07 2021-08-02 显示装置

Country Status (4)

Country Link
US (1) US20220077253A1 (zh)
EP (1) EP3965161A1 (zh)
KR (1) KR20220033579A (zh)
CN (1) CN114156310A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240069848A (ko) * 2022-11-09 2024-05-21 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175433A (ja) * 2012-01-24 2013-09-05 Canon Inc 表示装置
KR102323281B1 (ko) * 2014-10-31 2021-11-05 엘지디스플레이 주식회사 유기 발광 표시 장치
CN110446950B (zh) * 2017-03-29 2021-12-28 富士胶片株式会社 结构体及光传感器
KR102533686B1 (ko) * 2018-01-18 2023-05-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102708520B1 (ko) * 2018-09-17 2024-09-23 삼성디스플레이 주식회사 표시 장치
KR20200084969A (ko) * 2019-01-03 2020-07-14 삼성디스플레이 주식회사 표시패널
KR20220033578A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20220033579A (ko) 2022-03-17
EP3965161A1 (en) 2022-03-09
US20220077253A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US11967607B2 (en) Light-emitting device and display device comprising same
KR20220043993A (ko) 표시 장치 및 그의 제조 방법
US20230335694A1 (en) Display device
US20220037623A1 (en) Low refractive layer and display device
CN116457939A (zh) 显示装置
CN116057719A (zh) 发光二极管和包括该发光二极管的显示装置
CN114122043A (zh) 显示设备
EP3965161A1 (en) Display device
US20220131038A1 (en) Display device
CN113707689A (zh) 像素和具有该像素的显示装置
CN116034477A (zh) 显示装置
US11967590B2 (en) Display device
CN218632042U (zh) 显示装置
US12113154B2 (en) Display device and manufacturing method thereof
US20240038785A1 (en) Display device
EP4125127B1 (en) Display device
US20240088165A1 (en) Display device
US20230307461A1 (en) Display device
KR20230016774A (ko) 표시 장치
KR20230088598A (ko) 표시 장치 및 이의 제조 방법
KR20230043297A (ko) 표시 장치
KR20240065647A (ko) 표시 장치 및 이의 제조 방법
CN115606012A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination