CN114122043A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN114122043A
CN114122043A CN202110953774.6A CN202110953774A CN114122043A CN 114122043 A CN114122043 A CN 114122043A CN 202110953774 A CN202110953774 A CN 202110953774A CN 114122043 A CN114122043 A CN 114122043A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
disposed
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110953774.6A
Other languages
English (en)
Inventor
尹海柱
沈龙燮
李民圣
金璟陪
金珍栗
南重建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114122043A publication Critical patent/CN114122043A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示设备。显示设备包括设置在显示区域中的像素。像素包括：第一电极和第二电极，彼此间隔开；发光元件，设置在第一电极和第二电极之间并且包括第一端部和第二端部；第三电极，设置在发光元件的第一端部上并且将第一端部电连接到第一电极；以及第四电极，设置在发光元件的第二端部上并且将第二端部电连接到第二电极。开口形成在第一电极至第四电极中的至少一个中并且设置在与发光元件的第一端部和第二端部相邻的第一区域和第二区域中。

Description

显示设备
相关申请的交叉引用
本申请要求于2020年8月26日在韩国知识产权局提交的第10-2020-0108120号韩国专利申请的优先权和权益，所述韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及像素和包括该像素的显示设备。
背景技术
近来，对信息显示的兴趣正在增加。因此，正在连续地进行对显示设备的研究和开发。
应当理解，本背景技术部分旨在部分地提供用于理解该技术的有用背景。然而，本背景技术部分还可以包括在本文中公开的主题的相应的有效提交日期之前不是相关领域的技术人员已知或理解的部分的思想、构思或认知。
发明内容
本公开提供了包括发光元件的像素和包括该像素的显示设备。
根据实施方式的显示设备可以包括设置在显示区域中的像素。像素可以包括：第一电极和第二电极，彼此间隔开；发光元件，设置在第一电极和第二电极之间，发光元件包括第一端部和第二端部；第三电极，设置在发光元件的第一端部上并且将发光元件的第一端部电连接到第一电极；以及第四电极，设置在发光元件的第二端部上并且将发光元件的第二端部电连接到第二电极。开口可以形成在第一电极、第二电极、第三电极和第四电极中的至少一个中，并且设置在与发光元件的第一端部和第二端部相邻的第一区域和第二区域中。
开口可以包括：第一开口，在第一区域中形成在第一电极和第三电极中的至少一个中；以及第二开口，在第二区域中形成在第二电极和第四电极中的至少一个中。
第一开口和第二开口可以关于可以设置有发光元件的区域基本上彼此对称。
第一开口可以与第一电极的面向第二电极的一侧间隔开第一距离。第二开口可以与第二电极的面向第一电极的一侧间隔开第二距离，第二距离可以与第一距离相同。
第一电极和第三电极可以设置在发光元件的一侧处，并且第二电极和第四电极可以设置在发光元件的另一侧处。在第一电极或第三电极的一区域中的开口可以形成第一开口；并且在第二电极或第四电极的一区域中的开口可以形成第二开口。
第一开口在平面图中可以形成在第一电极和第三电极的内部；并且第二开口在平面图中可以形成在第二电极和第四电极的内部。
像素还可以包括设置在第一电极和第二电极下方的堤。
在第一区域和第二区域中的每一个中，开口可以从设置有堤的堤区域与发光元件之间的区域延伸到与堤区域重叠的区域。
在第一区域和第二区域中的每一个中，开口可以形成在可以设置有堤的堤区域与发光元件之间的区域中。
开口可以包括：多个第一开口，形成在第一区域中，多个第一开口中的每一个在水平方向、竖直方向或对角线方向上延伸；以及多个第二开口，形成在第二区域中，多个第二开口中的每一个在水平方向、竖直方向或对角线方向上延伸。
开口可以包括：第一开口，在第一区域中形成在第一电极中；以及第二开口，在第二区域中形成在第二电极中。
开口可以包括：第一开口，在第一区域中形成在第三电极中；以及第二开口，在第二区域中形成在第四电极中。
开口可以包括：第一开口，在第一区域中形成在第一电极和第三电极中；以及第二开口，在第二区域中形成在第二电极和第四电极中。
显示设备还可以包括以下项中的至少一个：第一绝缘层，设置在第一电极和第二电极的一区域上并且暴露第一电极和第二电极的另一区域；第二绝缘层，设置在发光元件的一区域上并且暴露发光元件的第一端部和第二端部；第三绝缘层，设置在第二绝缘层和第四电极上；以及第四绝缘层，设置在第一电极、第二电极、第三电极和第四电极以及发光元件上。
第三绝缘层可以在第二区域中开口。
第二绝缘层和第三绝缘层可以包括相同的材料，并且第二绝缘层可以设置在发光元件的一区域上，并且不设置在第一区域和第二区域中。
显示设备还可以包括设置在第四绝缘层上的填充层。
第一电极可以在第三电极的边缘区域中电连接到第三电极；并且第二电极可以在第四电极的边缘区域中电连接到第四电极。
实施方式提供了一种像素，像素可以包括：第一电极；第二电极，与第一电极间隔开；发光元件，设置在第一电极和第二电极之间，发光元件包括第一端部和第二端部；第三电极，设置在发光元件的第一端部上并且将发光元件的第一端部电连接到第一电极；以及第四电极，设置在发光元件的第二端部上并且将发光元件的第二端部电连接到第二电极。像素可以包括开口，开口形成在第一电极、第二电极、第三电极和第四电极中的至少一个中，并且设置在可以与发光元件的第一端部和第二端部相邻的第一区域和第二区域中。
像素还可以包括设置在第四电极上的绝缘层，绝缘层可以包括设置在第三电极和第四电极之间的端部，并且绝缘层可以在第二区域中开口。
根据各种实施方式的像素可以包括发光元件和在与发光元件相邻的区域中形成在至少一个像素电极中的开口。根据像素和包括该像素的显示设备，可以通过减少或防止从发光元件发射的光的损失来改善像素的光效率。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其他方面和特征将变得更加明显。
图1A和图1B分别示出根据实施方式的发光元件的立体图和示意性剖视图。
图2A和图2B分别示出根据实施方式的发光元件的立体图和示意性剖视图。
图3A和图3B分别示出根据实施方式的发光元件的立体图和示意性剖视图。
图4A和图4B分别示出根据实施方式的发光元件的立体图和示意性剖视图。
图5示出根据实施方式的显示设备的俯视平面图。
图6A至图6G分别示出根据实施方式的像素的等效电路图。
图7A至图7D分别示出根据实施方式的像素的俯视平面图。
图8A和图8B分别示出根据实施方式的像素的俯视平面图。
图9A至图9D分别示出根据实施方式的像素的示意性剖视图。
图10示出根据实施方式的像素的示意性剖视图。
图11A至图11F分别示出根据实施方式的像素的俯视平面图。
图12A和图12B分别示出根据实施方式的像素的示意性剖视图。
图13A至图13F分别示出根据实施方式的像素的俯视平面图。
图14A和图14B分别示出根据实施方式的像素的示意性剖视图。
图15A和图15B分别示出根据实施方式的像素的俯视平面图。
图16A和图16B分别示出根据实施方式的像素的示意性剖视图。
图17A和图17B分别示出根据实施方式的像素的示意性剖视图。
具体实施方式
由于本公开可以被不同地修改并且具有不同的形式，因此将在下面详细地说明和描述实施方式。在下面的描述中，除非上下文清楚地仅指示单数，否则单数形式包括多种形式。
然而，本公开不限于下文中公开的实施方式，并且可以以各种形式实现。另外，下面讨论的每个实施方式可以单独实现，或者可以与至少一个其他实施方式结合实现。
为了清楚地说明本公开，可以省略附图中与本公开的特征不直接相关的一个或多个元件。另外，在本公开的精神和范围内，可以以稍微夸大的尺寸、比例等来示出附图中的一个或多个元件。在整个附图中，使用相同的附图标记和符号来描述相同或类似的元件，从而可以省略重复的描述。
在说明书和权利要求书中，为了其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为是指“A、B或A和B”。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，为了其含义和解释的目的，短语“至少一个”旨在包括“从…的群组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以理解为是指“A、B或A和B”。
应当理解，尽管可以在本文中使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
为了便于描述，可以在本文中使用空间相对术语“下方”、“下面”、“下”、“上方”、“上”等来描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。应当理解，除了附图中所描绘的定向之外，空间相对术语旨在包含设备在使用或操作中的不同定向。例如，在附图中所示的设备被翻转的情况下，定位在另一设备“下方”或“下面”的设备可以放置在另一设备“上方”。因此，说明性术语“下面”可以包括下位置和上位置两者。设备也可以定向在其他方向上，并且因此空间相对术语可以根据定向而被不同地解释。
术语“重叠(overlap)”或“重叠(overlapped)”意味着第一对象可以在第二对象上方或下方，或者在第二对象的一侧，且反之亦然。另外，术语“重叠(overlap)”可以包括分层、堆叠、面对(face)或面对(facing)、在…之上延伸、覆盖或部分覆盖或者如将由本领域普通技术人员领会和理解的任何其它合适的术语。
当元件被描述为“不重叠(not overlapping)”或“不重叠(to not overlap)”另一元件时，这可包括元件彼此间隔开、彼此偏移或彼此分开或者如将由本领域普通技术人员领会和理解的任何其它合适的术语。
术语“面对(face)”和“面对(facing)”意味着第一元件可以与第二元件直接相对或间接相对。在第三元件插入在第一元件和第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接相对，但是仍然彼此面对。
当在本说明书中使用时，术语“包含(comprises)”、“包含(comprising)”、“包括(includes)”和/或“包括(including)”、“具有(has)”、“具有(have)”和/或“具有(having)”及它们的变型指定所述特征、整体、步骤、操作、元件、组件和/或其群组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。
短语“在平面图中”意味着从顶部观察对象，并且短语“在示意性剖视图中”意味着从侧面观察对象的被竖直切割的截面。
如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
应当理解，当元件(或区域、层、部分等)在说明书中被称为在另一元件“上”、“连接到”或“联接到”另一元件时，它可以直接设置在上述另一元件上、直接连接到或直接联接到上述另一元件，或者在它们之间可以设置居间元件。
应当理解，术语“连接到”或“联接到”可以包括物理连接或电连接或者物理联接或电联接。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还应理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不以理想化或过于形式化的含义进行解释。
图1A和图1B、图2A和图2B以及图3A和图3B分别示出根据实施方式的发光元件LD的立体图和示意性剖视图。图1A至图3B示出了圆形柱状发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。
参考图1A至图3B，发光元件LD可以包括第一半导体层11和第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以包括沿着长度L方向彼此顺序堆叠的第一半导体层11、有源层12和第二半导体层13。
发光元件LD可以设置成具有沿着一个方向或一方向延伸的大致杆形状。在发光元件LD的延伸方向为长度L方向的情况下，发光元件LD可以具有沿着长度L方向的第一端部EP1和第二端部EP2。
第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部EP1上。例如，第一半导体层11和第二半导体层13中的剩余一个可以设置在发光元件LD的第二端部EP2上。
在实施方式中，在本公开的精神和范围内，发光元件LD可以是通过蚀刻方法等制造成杆形状的大致杆形状的发光元件(也被称为“杆形状的发光二极管”)。在本说明书中，“杆形状”是指在长度L方向上可以长的杆状形状或棒状形状(例如，具有大于1的纵横比)，诸如大致圆形圆柱体或大致多边形柱体，但其截面的形状不受特别限制。例如，发光元件LD的长度L可以大于其直径D(或其横向截面的宽度)。
发光元件LD可以具有小至纳米级或微米级的尺寸。例如，发光元件LD可以各自具有在纳米级至微米级的范围内的直径D(或宽度)和/或长度L。然而，本公开中的发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据使用发光器件的各种设备(例如，显示设备)的设计条件而不同地变化，其中，发光器件使用发光元件LD作为光源。
第一半导体层11可以是第一导电半导体层。例如，第一半导体层11可以包括至少一个N型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种的半导体材料，并且可以包括掺杂有第一导电掺杂剂的N型半导体层，第一导电掺杂剂诸如为硅、锗、锡或在本公开的精神和范围内的类似物。然而，包括在第一半导体层11中的材料不限于此，并且第一半导体层11可以由各种材料制成。
有源层12设置在第一半导体层11上，并且可以形成为具有单量子阱或多量子阱(MQW)结构。有源层12的位置可以根据发光元件LD的类型而不同地改变。有源层12可以发射波长在约400nm至约900nm的范围内的光，并且可以具有双异质结构。
掺杂有导电掺杂剂的包覆层(未示出)可以形成或设置在有源层12的上部和/或下部处。例如，包覆层可以形成为AlGaN层或InAlGaN层。在实施方式中，诸如AlGaN和AlInGaN的材料可用于形成有源层12，并且例如，各种材料可形成有源层12。
第二半导体层13设置在有源层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个P型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂的P型半导体层。然而，包括在第二半导体层13中的材料不限于此，并且第二半导体层13可以由各种材料形成。
在实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的长度L方向上具有不同的长度(或厚度)。例如，沿着发光元件LD的长度L方向，第一半导体层11可以具有比第二半导体层13的长度(或厚度)更长的长度(或更厚的厚度)。因此，如图1A和图1B中所示，相比于第一半导体层11的下表面，发光元件LD的有源层12可以设置成更靠近第二半导体层13的上表面。
在阈值电压或更大电压施加到发光元件LD的相应端部的情况下，发光元件LD在电子-空穴对在有源层12中复合的同时发射光。通过利用该原理控制发光元件LD的发光，发光元件LD可以用作包括显示设备的像素的各种发光器件的光源。
在实施方式中，除了第一半导体层11、有源层12、第二半导体层13和/或绝缘膜INF之外，发光元件LD还可以包括附加组件。例如，发光元件LD可以另外包括设置在第一半导体层11、有源层12和/或第二半导体层13的一个端侧或一端侧上的磷光体层、有源层、半导体层和电极层中的一个或多个。
例如，如图2A和图2B中所示，发光元件LD还可以包括设置在第二半导体层13的一个端侧或一端侧处的电极层14。电极层14可以设置在发光元件LD的第一端部EP1处。
例如，如图3A和图3B中所示，发光元件LD还可以包括设置在第一半导体层11的一个端侧或一端侧处的另一电极层15。例如，电极层14和15可以设置在发光元件LD的第一端部EP1和第二端部EP2处。
电极层14和15可以是欧姆接触电极，但不限于此。例如，电极层14和15可以是肖特基接触电极。
例如，电极层14和15可以包括金属或金属氧化物。例如，电极层14和15可以通过单独使用或混合铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物或其合金以及ITO来形成。包括在电极层14和15中的每一个中的材料可以彼此相同或不同。
电极层14和15可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以穿过电极层14和15并且可以发射到发光元件LD的外部。在实施方式中，在由发光元件LD产生的光不透射穿过电极层14和15并且通过发光元件LD的不包括相应端部的区域发射到发光元件LD的外部的情况下，电极层14和15可以包括不透明金属。
在实施方式中，发光元件LD还可以包括提供或设置在其表面上的绝缘膜INF。绝缘膜INF可以形成或设置在发光元件LD的表面上以至少围绕有源层12的外周表面，并且可以进一步围绕第一半导体层11和第二半导体层13的一个区域或一区域。
在发光元件LD可以包括电极层14和15的情况下，绝缘膜INF可以至少部分地或者可以不覆盖或重叠电极层14和15的外表面。例如，绝缘膜INF可以选择性地形成或设置在电极层14和15的表面上。
绝缘膜INF可以暴露发光元件LD在发光元件LD的长度L方向上的相应端部。例如，绝缘膜INF在发光元件LD的第一端部EP1和第二端部EP2处暴露第一半导体层11和第二半导体层13中的至少一个或电极层14和15中的至少一个。例如，在实施方式中，绝缘膜INF可以不提供或设置在发光元件LD中。
在提供或设置绝缘膜INF以覆盖或重叠发光元件LD的表面(例如，有源层12的外表面)的情况下，可以防止有源层12与未示出的至少一个电极(例如，像素的第一电极或第二电极)短路。因此，可以确保发光元件LD的电稳定性。在描述每个实施方式时，术语“连接(或联接)”可以基本上指物理和/或电连接(或联接)。例如，这可以基本上意味着直接或间接连接(或联接)以及集成或非集成连接(或联接)。
绝缘膜INF可以包括透明绝缘材料。例如，绝缘膜INF可以包括SiO2或未由此确定的氧化硅(SiOx)、Si3N4或未由此确定的氮化硅(SiNx)、氮氧化硅(SiOxNy)、Al2O3或未由此确定的氧化铝(AlxOy)以及TiO2或未由此确定的氧化钛(TixOy)中的至少一种绝缘材料，但不限于此。例如，绝缘膜INF的构成材料不受特别限制，并且绝缘膜INF可以由各种绝缘材料制成。
在绝缘膜INF提供或设置在发光元件LD的表面上的情况下，可以通过最小化发光元件LD的表面缺陷来改善其寿命和效率。例如，在绝缘膜INF形成或设置在每个发光元件LD的表面上的情况下，即使在多个发光元件LD设置成彼此紧密接触的情况下，也可以防止发生发光元件LD之间的不希望的短路。
在实施方式中，发光元件LD可以通过表面处理工艺制造。例如，在多个发光元件LD与流体溶液(或溶剂)混合以待提供给每个发光区域(例如，每个像素的发光区域)的情况下，可以对每个发光元件LD进行表面处理，使得发光元件LD不会不均匀地聚集在溶液中并且均匀地分布。
作为这方面的非限制性实施方式，绝缘膜INF自身可以使用疏水材料形成为疏水膜，或者由疏水材料制成的疏水膜可以另外形成或设置在绝缘膜INF上。在实施方式中，疏水材料可以是含氟的材料以具有疏水性。例如，在实施方式中，疏水材料可以以自组装单层(SAM)的形式应用到发光元件LD。疏水材料可以包括十八烷基三氯硅烷、氟烷基三氯硅烷、全氟烷基三乙氧基硅烷或在本公开的精神和范围内的类似物。例如，疏水材料可以是市售的含氟材料，诸如TeflonTM或CytopTM或者与其对应的材料。
包括发光元件LD的发光器件可以用于包括显示设备的、需要光源的各种类型的设备中。例如，多个发光元件LD可以设置在显示面板的每个像素的发光区域中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可用于需要光源的其它类型的设备中，诸如照明设备。
图4A和图4B分别示出根据实施方式的发光元件LD的立体图和示意性剖视图。在实施方式中，图4A和图4B示出了具有与图1A至图3B中所示的发光元件LD的不同的结构的发光元件LD，例如，具有核-壳结构的发光元件LD。例如，在本公开中，可以不同地改变发光元件LD的类型、结构和/或形状。在图4A和图4B的实施方式中，相同的附图标记表示与图1A至图3B的构成元件相似或相同的构成元件(例如，彼此对应的构成元件)，并且将省略其详细说明。
参考图4A和图4B，发光元件LD可以包括第一半导体层11和第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。根据实施方式，第一半导体层11设置在发光元件LD的中心区域中，并且有源层12可以设置在第一半导体层11的表面上以围绕第一半导体层11的至少一个区域或一区域。例如，第二半导体层13可以设置在有源层12的表面上以围绕有源层12的至少一个区域或一区域。
例如，发光元件LD还可以选择性地包括围绕第二半导体层13的至少一个区域或一区域的电极层14和/或设置在发光元件LD的最外表面上的绝缘膜INF。例如，发光元件LD可以包括设置在第二半导体层13的表面上以围绕第二半导体层13的至少一个区域或一区域的电极层14以及设置在电极层14的表面上以围绕电极层14的至少一个区域或一区域的绝缘膜INF。
在实施方式中，绝缘膜INF可以提供或设置在发光元件LD的表面上，以覆盖或重叠第一半导体层11的外表面的一部分和电极层14的外表面。在实施方式中，在绝缘膜INF首先形成或设置为覆盖或重叠包括在发光元件LD中的电极层14的整个外周表面之后，可以部分地去除绝缘膜INF以暴露电极层14的用于电连接到未示出的电极(例如，像素的第一电极)的区域。绝缘膜INF可以包括透明绝缘材料。
根据上述实施方式的发光元件LD可以是通过生长方法或在本公开的精神和范围内的其他方法制造的具有核-壳结构的发光元件(也称为“核-壳发光二极管”)。例如，发光元件LD可以具有核-壳结构，该核-壳结构包括从中心到外部方向依次设置的第一半导体层11、有源层12、第二半导体层13、电极层14和绝缘膜INF。在实施方式中，发光元件LD可以不包括电极层14和绝缘膜INF中的至少一个。
在实施方式中，发光元件LD可以具有沿着一个方向或一方向延伸的大致多边形的喇叭形状。例如，发光元件LD的至少一个区域或至少一区域可以具有大致六边形的喇叭形状。然而，根据实施方式，发光元件LD的形状可以不同地改变。
在发光元件LD的延伸方向为长度L方向的情况下，发光元件LD可以具有沿着长度L方向的第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个(或者围绕第一半导体层11和第二半导体层13中的一个的电极层)可以设置在发光元件LD的第一端部EP1处，并且第一半导体层11和第二半导体层13中的另一个(或者围绕第一半导体层11和第二半导体层13中的另一个的电极层)可以设置在发光元件LD的第二端部EP2处。
在实施方式中，发光元件LD具有核-壳结构，其中第一端部EP1突出以具有大致多边形的喇叭形状(例如，大致六边形的喇叭形状)，并且发光元件LD可以是具有超小尺寸的发光二极管。例如，发光元件LD可以具有六边形喇叭和六边形柱组合的形状，并且可以具有小至纳米级或微米级的尺寸，例如，在纳米级至微米级的范围内的宽度W和/或长度L。然而，发光元件LD的尺寸和/或形状可以根据使用发光元件LD作为光源的各种设备(例如，显示设备)的设计条件而不同地改变。
在实施方式中，第一半导体层11的两个端部可以具有沿着发光元件LD的长度L方向大致突出的形状。第一半导体层11的两个端部的突出形状可以彼此不同。例如，由于其宽度朝向上部而变窄，因此设置在第一半导体层11的两个端部的上侧处的一个端部或一端部可以具有与一个顶点或一顶点接触的大致喇叭形状(例如，六边形喇叭形状)。例如，设置在第一半导体层11的两个端部的下侧处的另一端部可以具有拥有恒定宽度的大致多边形柱形状(例如，大致六边形柱形状)，但不限于此。例如，在实施方式中，第一半导体层11可以具有大致多边形形状或大致台阶形状的截面，上述形状的宽度可随着其向下而逐渐减小。根据实施方式，可以不同地改变第一半导体层11的两个端部的形状。
第一半导体层11可以设置在发光元件LD的核处，例如，设置在中心(或中心区域)处。例如，发光元件LD可以设置成具有与第一半导体层11的形状基本上对应的形状。例如，在第一半导体层11在其上侧的一个端部或一端部处具有大致六边形的喇叭形状的情况下，发光元件LD可以在其上侧的一个端部或一端部(例如，第一端部EP1)处具有大致六边形的喇叭形状。
有源层12可以提供和/或形成或设置成围绕第一半导体层11的外周表面。例如，有源层12可以提供和/或形成或设置成在发光元件LD的长度L方向上围绕第一半导体层11的除了一个侧或一侧的端部(例如，第一半导体层11的下侧的一个端部或一端部)之外的剩余区域。
第二半导体层13可以提供和/或形成或设置成围绕有源层12的外周表面，并且可以包括与第一半导体层11不同类型的半导体层。例如，在第一半导体层11可包括N型半导体层的情况下，第二半导体层13可包括P型半导体层。
在实施方式中，发光元件LD还可包括围绕第二半导体层13的外周表面的电极层14。电极层14可以是电连接到第二半导体层13的欧姆接触电极或肖特基接触电极，但不限于此。
如上所述，发光元件LD可以形成为具有大致核-壳结构，该结构具有其中两个端部大致突出的形状，并且发光元件LD可以包括提供或设置在其中心处的第一半导体层11、围绕第一半导体层11的有源层12和围绕有源层12的第二半导体层13。例如，发光元件LD还可以选择性地包括围绕第二半导体层13的电极层14。电极层14的一个端或一端可以设置在发光元件LD的第一端部EP1处，并且第一半导体层11的一个端或一端可以设置在发光元件LD的第二端部EP2处。
上述发光元件LD可用于需要光源的各种类型的设备(包括显示设备)中。例如，至少一个发光元件LD可以设置在显示面板的每个像素中以用作光源。
在实施方式中，每个像素可以包括至少一个杆状发光元件LD或至少一个核-壳结构的发光元件LD，或者可以包括杆状发光元件LD和核-壳结构的发光元件LD的组合。在实施方式中，每个像素可以包括具有与杆状发光元件LD或核-壳结构的发光元件LD的类型和/或形状不同的类型和/或形状的另一发光元件。
图5示出根据实施方式的显示设备的俯视平面图。图5示出了可以使用图1A至图4B的实施方式中描述的发光元件LD作为光源的显示设备，例如，提供或设置在作为电子设备的示例的显示设备中的显示面板PNL。例如，显示面板PNL的每个像素单元PXU和配置它们的每个像素可以包括至少一个发光元件LD。
为了方便，图5基于显示区域DA简要示出了显示面板PNL的结构。然而，在实施方式中，还可以在显示面板PNL中进一步设置未示出的至少一个驱动电路部分(例如，扫描驱动器)、布线(也称为线)和/或焊盘。
参考图5，根据实施方式的显示面板PNL可以包括基础层BSL和设置在基础层BSL上的像素。像素可以包括第一颜色像素PXL1、第二颜色像素PXL2和/或第三颜色像素PXL3。在下文中，当任意地提及第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3中的一个或多个像素时，或者当集体提及两种或更多种类型的像素时，它们将被称为“像素(pixel)PXL”或“像素(pixels)PXL”。
例如，显示面板PNL和用于形成显示面板PNL的基础层BSL包括用于显示图像的显示区域DA和显示区域DA之外的非显示区域NDA。像素PXL可以在基础层BSL上设置在显示区域DA中。
显示区域DA可设置在显示面板PNL的中央区域中，并且非显示区域NDA可设置在显示面板PNL的边缘区域中以围绕或邻近显示区域DA。然而，显示区域DA和非显示区域NDA的位置不限于此，并且它们可以改变。显示区域DA可以包括其上可以显示图像的屏幕，并且非显示区域NDA可以是除显示区域DA之外的剩余区域。
基础层BSL配置或形成显示面板PNL的基础构件，并且可以是刚性衬底或刚性膜或者柔性衬底或柔性膜。例如，基础层BSL可以是由玻璃或钢化玻璃制成的硬衬底、由塑料或金属材料制成的柔性衬底(或薄膜)或至少一个层状的绝缘膜。基础层BSL的材料和/或物理性质不受特别限制。
在实施方式中，基础层BSL可以是基本透明的。这里，“基本透明”可以意味着光可以以预定的透射率或更大的透射率透射。在实施方式中，基础层BSL可以是半透明的或不透明的。例如，在实施方式中，基础层BSL可以包括反射材料。
基础层BSL上的一个区域或一区域可以被限定为设置有像素PXL的显示区域DA，并且剩余区域可以被限定为非显示区域NDA。例如，基础层BSL可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中形成或设置有相应像素PXL的多个像素区域，非显示区域NDA设置在显示区域DA之外。在非显示区域NDA中，可以设置电连接到显示区域DA的像素PXL的各种布线、焊盘和/或内部电路部分。
像素PXL可以布置或设置在显示区域DA中。例如，像素PXL可以以条纹或
Figure BDA0003219581930000151
布置结构规则地布置或设置在显示区域DA中。然而，像素PXL的布置结构不限于此，像素PXL可以以各种结构和/或方法布置或设置在显示区域DA中。
在实施方式中，发射不同颜色的光的两种或更多种类型的像素PXL可以设置在显示区域DA中。例如，发射第一颜色的光的第一颜色像素PXL1、发射第二颜色的光的第二颜色像素PXL2和发射第三颜色的光的第三颜色像素PXL3可以布置或设置在显示区域DA中。例如，设置成彼此相邻的至少一个第一颜色像素PXL1、至少一个第二颜色像素PXL2和至少一个第三颜色像素PXL3可以配置或形成可以发射各种颜色的光的一个像素单元PXU。
在实施方式中，第一颜色像素PXL1可以是发射红光的红色像素，第二颜色像素PXL2可以是发射绿光的绿色像素，并且第三颜色像素PXL3可以是发射蓝光的蓝色像素。在实施方式中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3各自分别设置有作为光源的第一颜色发光元件、第二颜色发光元件和第三颜色发光元件，使得它们分别发射第一颜色的光、第二颜色的光和第三颜色的光。在实施方式中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3设置有相同颜色的发光元件，并且包括设置在相应发光元件上的不同颜色的光转换层和/或滤色器，使得它们可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。
然而，配置每个像素单元PXU的像素PXL的颜色、类型和/或数量不受特别限制。例如，由每个像素PXL发射的光的颜色可以不同地改变。
每个像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施方式中，光源可以包括根据图1A至图3B的实施方式中的一个的至少一个发光元件LD(例如，具有小至纳米级或微米级的尺寸的至少一个基本上超小的杆形状的发光元件LD)和/或根据图4A和图4B的实施方式的至少一个发光元件LD(例如，具有小至纳米级或微米级的尺寸的至少一个基本上超小的核-壳结构的发光元件LD)。例如，各种类型的发光元件LD可以用作像素PXL的光源。
在实施方式中，每个像素PXL可以配置或形成为有源像素。然而，可以应用于本公开的显示设备的像素PXL的类型、结构和/或驱动方法不受特别限制。例如，每个像素PXL可以配置或形成为各种结构和/或驱动方法的无源发光显示设备或有源发光显示设备的像素。
图6A至图6G分别示出根据实施方式的像素PXL的等效电路图。例如，图6A至图6G示出了可应用于有源显示设备的像素PXL的不同实施方式。然而，可以应用实施方式的像素PXL和显示设备的类型不限于此。
在实施方式中，图6A至图6G中所示的每个像素PXL可以是提供或设置在图5的显示面板PNL中的第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3中的一个。例如，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以具有基本上相同或类似的结构。
首先，参考图6A，像素PXL可以包括用于生成具有对应于数据信号的亮度的光的光源单元LSU。例如，像素PXL还可以选择性地包括用于驱动光源单元LSU的像素电路PXC。
光源单元LSU可以包括电连接在第一电源VDD和第二电源VSS之间的至少一个发光元件LD，例如，多个发光元件LD。例如，光源单元LSU可包括经由像素电路PXC和第一电力线PL1电连接到第一电源VDD的第一电极ELT1(也称为“第一像素电极”或“第一对准电极”)、通过第二电力线PL2电连接到第二电源VSS的第二电极ELT2(也称为“第二像素电极”或“第二对准电极”)以及在相同的方向上并联电连接在第一电极ELT1和第二电极ELT2之间的多个发光元件LD。在实施方式中，第一电极ELT1可以是阳极电极，并且第二电极ELT2可以是阴极电极。
发光元件LD中的每个可以包括通过第一电极ELT1和/或像素电路PXC电连接到第一电源VDD的第一端部(例如，P型端部)以及通过第二电极ELT2电连接到第二电源VSS的第二端部(例如，N型端部)。例如，发光元件LD可以在正向方向上并联电连接在第一电极ELT1和第二电极ELT2之间。在正向方向上电连接在第一电源VDD和第二电源VSS之间的相应发光元件LD配置或形成相应的有效光源，并且这些有效光源可组合成配置或形成像素PXL的光源单元LSU。
在实施方式中，第一电源VDD和第二电源VSS可以具有不同的电势，使得发光元件LD可以发光。例如，第一电源VDD可以设置为高电势电源，并且第二电源VSS可以设置为低电势电源。至少在像素PXL的发光周期期间，第一电源VDD和第二电源VSS之间的电势差可设置为等于或高于发光元件LD的阈值电压。
在实施方式中，配置每个光源单元LSU的发光元件LD的一个端部或一端部(例如，P型端部)可以通过光源单元LSU的一个电极(例如，每个像素PXL的第一电极ELT1)公共电连接到像素电路PXC，并且可以通过像素电路PXC和第一电力线PL1连接到第一电源VDD。例如，发光元件LD的另一端部(例如，N型端部)可以通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极ELT2)和第二电力线PL2公共电连接到第二电源VSS。在说明书中，布线可以被称为线。
发光元件LD可以发射具有与通过相应像素电路PXC提供的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向光源单元LSU提供与待在相应帧中显示的灰度值对应的驱动电流。提供给光源单元LSU的驱动电流可以被划分以在可以在正向方向上电连接的发光元件LD中流动。因此，当每个发光元件LD发射具有与在其中流动的电流对应的亮度的光时，光源单元LSU可以发射具有与驱动电流对应的亮度的光。
在实施方式中，除了配置每个有效光源的发光元件LD之外，光源单元LSU还可以包括至少一个无效光源。例如，至少一个反向发光元件LDrv可以进一步电连接在第一电极ELT1和第二电极ELT2之间。
每个反向发光元件LDrv可以与形成有效光源的发光元件LD一起并联电连接在第一电极ELT1和第二电极ELT2之间，但是可以在相对于发光元件LD的相反方向上电连接在第一电极ELT1和第二电极ELT2之间。例如，反向发光元件LDrv的N型端部可以经由第一电极ELT1和像素电路PXC电连接到第一电源VDD，并且反向发光元件LDrv的P型端部可以经由第二电极ELT2电连接到第二电源VSS。即使在第一电极ELT1和第二电极ELT2之间施加了预定的驱动电压(例如，正向方向的驱动电压)，反向发光元件LDrv也可以保持停用状态，并且因此，反向发光元件LDrv可以保持基本非发光状态。
例如，在实施方式中，至少一个像素PXL还可以包括至少一个无效光源(未示出)，至少一个无效光源(未示出)可以不完全电连接在第一电极ELT1和第二电极ELT2之间。例如，至少一个像素PXL还可以包括至少一个无效发光元件，至少一个无效发光元件可以定位或设置在光源单元LSU内，并且其相应的第一端部EP1和第二端部EP2可以不完全电连接到第一电极ELT1和第二电极ELT2。
像素电路PXC可以电连接在第一电源VDD和第一电极ELT1之间。像素电路PXC可以电连接到像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i水平线(行)(i是自然数)和第j竖直线(列)(j是自然数)的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在实施方式中，像素电路PXC可包括多个晶体管和至少一个电容器。例如，像素电路PXC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
第一晶体管T1可以电连接在第一电源VDD和光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以电连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以电连接到第一电极ELT1。例如，第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压控制提供给光源单元LSU的驱动电流。例如，第一晶体管T1可以是控制像素PXL的驱动电流的驱动晶体管。
第二晶体管T2可以电连接在数据线Dj和第一节点N1之间。例如，第二晶体管T2的第一电极(例如，源电极)可以电连接到数据线Dj，并且第二晶体管T2的第二电极(例如，漏电极)可以电连接到第一节点N1。例如，第二晶体管T2的栅电极可以电连接到扫描线Si。在从扫描线Si提供栅极导通电压(例如，低电平电压)的扫描信号SSi的情况下，第二晶体管T2导通以电连接数据线Dj和第一节点N1。
对于每个帧周期，相应帧的数据信号DSj提供给数据线Dj，并且在提供栅极导通电压的扫描信号SSi的周期期间，通过导通的第二晶体管T2将数据信号DSj传输到第一节点N1。例如，第二晶体管T2可以是用于将每个数据信号DSj传输到像素PXL内部的开关晶体管。
存储电容器Cst的一个电极可以电连接到第一电源VDD，并且其另一电极可以电连接到第一节点N1。存储电容器Cst充入与在每个帧周期期间提供给第一节点N1的数据信号DSj对应的电压。
图6A将包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2)示出为P型晶体管，但是本公开不限于此。例如，第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
例如，如图6B中所示，第一晶体管T1和第二晶体管T2中的每一个可以是N型晶体管。针对每个帧周期，用于将提供给数据线Dj的数据信号DSj写入到像素PXL的扫描信号SSi的栅极导通电压可以是高电平电压(也称为“栅极高电压”)。类似地，用于导通第一晶体管T1的数据信号DSj的电压可以是具有与图6A的实施方式中的电平相反的电平的电压。例如，在图6A的实施方式中，随着要表达的灰度值增加，提供较低电压的数据信号DSj，而在图6B的实施方式中，随着要表达的灰度值增加，可以提供较高电压的数据信号DSj。在实施方式中，第一晶体管T1和第二晶体管T2可以是不同导电类型的晶体管。例如，第一晶体管T1和第二晶体管T2中的一个可以是P型晶体管，并且另一个可以是N型晶体管。
在实施方式中，可以改变像素电路PXC和光源单元LSU的互连位置。例如，如图6B中所示，在像素电路PXC中包括的第一晶体管T1和第二晶体管T2两者是N型晶体管的情况下，像素电路PXC可以电连接在光源单元LSU和第二电源VSS之间，并且存储电容器Cst可以电连接在第一节点N1和第二电源VSS之间。然而，本公开不限于此。例如，在实施方式中，即使像素电路PXC由N型晶体管形成，像素电路PXC也可以电连接在第一电源VDD和光源单元LSU之间，和/或存储电容器Cst可以电连接在第一电源VDD和第一节点N1之间。
在第一晶体管T1和第二晶体管T2的类型改变的情况下，除了一个或多个电路元件的连接位置和控制信号(例如，扫描信号SSi和数据信号DSj)的电压电平改变之外，图6B中所示的像素PXL的配置和操作与图6A的像素PXL的配置和操作基本上类似。因此，将省略图6B的像素PXL的详细描述。
像素电路PXC的结构不限于图6A和图6B中所示的实施方式。例如，像素电路PXC可以配置、形成或结构化为如图6C或图6D中所示的实施方式中那样。例如，像素电路PXC可以配置或形成为具有各种结构和/或驱动方法的像素电路。
参考图6C，像素电路PXC可以进一步电连接到感测控制线SCLi和感测线SLj。例如，设置在显示区域DA的第i水平线和第j竖直线处的像素PXL的像素电路PXC可以电连接到显示区域DA的第i感测控制线SCLi和第j感测线SLj。像素电路PXC还可以包括第三晶体管T3。例如，在实施方式中，可以省略感测线SLj，并且还可以通过相应像素PXL(或相邻像素)的数据线Dj通过检测感测信号SENj来检测像素PXL的特性。
第三晶体管T3可以电连接在第一晶体管T1和感测线SLj之间。例如，第三晶体管T3的一个电极可以电连接到第一晶体管T1的电连接到第一电极ELT1的一个电极(例如，源电极)，并且第三晶体管T3的另一电极可以电连接到感测线SLj。在省略感测线SLj的情况下，第三晶体管T3的另一电极也可以电连接到数据线Dj。
第三晶体管T3的栅电极可以电连接到感测控制线SCLi。在省略感测控制线SCLi的情况下，第三晶体管T3的栅电极可以电连接到扫描线Si。第三晶体管T3通过在预定感测周期期间提供给感测控制线SCLi的栅极导通电压(例如，高电平电压)的感测控制信号SCSi导通，以电连接感测线SLj和第一晶体管T1。
在实施方式中，感测周期可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性(例如，第一晶体管T1的阈值电压)的周期。在感测周期期间，第一晶体管T1可以通过提供第一晶体管T1可以导通的预定参考电压而导通(其中，预定参考电压通过数据线Dj和第二晶体管T2提供至第一节点N1)或者通过将每个像素PXL电连接到电流源或在本公开的精神和范围内的类似物而导通。例如，通过将栅极导通电压的感测控制信号SCSi提供给第三晶体管T3以导通第三晶体管T3，第一晶体管T1可以电连接到感测线SLj。此后，通过感测线SLj获得感测信号SENj，并且可以通过使用感测信号SENj来检测每个像素PXL的包括第一晶体管T1的阈值电压的特性。可以使用关于每个像素PXL的特性的信息来转换图像数据，使得可以补偿设置在显示区域DA中的像素PXL之间的特性差。
图6C示出了其中第一晶体管T1、第二晶体管T2和第三晶体管T3都是N型晶体管的实施方式，但本公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以改变为P型晶体管。例如，图6C示出了其中光源单元LSU可以电连接在像素电路PXC和第二电源VSS之间的实施方式，但本公开不限于此。例如，在实施方式中，光源单元LSU可以电连接在第一电源VDD和像素电路PXC之间。
参考图6D，除了相应水平线的扫描线Si之外，像素电路PXC还可以电连接到至少一个其它扫描线或控制线。例如，设置在显示区域DA的第i水平线处的像素PXL的像素电路PXC还可以电连接到第(i-1)扫描线Si-1和/或第(i+1)扫描线Si+1。例如，除了第一电源VDD和第二电源VSS之外，像素电路PXC还可以电连接到另一电源。例如，像素电路PXC还可以电连接到初始化电源Vint。在实施方式中，像素电路PXC可包括第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管T1可以电连接在第一电源VDD和光源单元LSU之间。例如，第一晶体管T1的一个电极(例如，源电极)可以通过第五晶体管T5和第一电力线PL1电连接到第一电源VDD，并且第一晶体管T1的另一电极(例如，漏电极)可以经由第六晶体管T6电连接到光源单元LSU的一个电极(例如，第一电极ELT1)。例如，第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压控制提供给光源单元LSU的驱动电流。
第二晶体管T2可以电连接在数据线Dj和第一晶体管T1的一个电极(例如，源电极)之间。例如，第二晶体管T2的栅电极可以电连接到相应的扫描线Si。在从扫描线Si提供栅极导通电压的扫描信号SSi的情况下，第二晶体管T2导通以将数据线Dj电连接到第一晶体管T1的一个电极。因此，在第二晶体管T2导通的情况下，从数据线Dj提供的数据信号DSj被传输到第一晶体管T1。
第三晶体管T3可以电连接在第一晶体管T1的另一电极(例如，漏电极)和第一节点N1之间。例如，第三晶体管T3的栅电极可以电连接到相应的扫描线Si。在从扫描线Si提供栅极导通电压的扫描信号SSi的情况下，第三晶体管T3导通，以二极管形式电连接第一晶体管T1。因此，在提供栅极导通电压的扫描信号SSi的周期期间，第一晶体管T1以二极管连接的形式导通，并且因此，来自数据线Dj的数据信号DSj顺序地经过第二晶体管T2、第一晶体管T1和第三晶体管T3以提供给第一节点N1。因此，存储电容器Cst充入与数据信号DSj和第一晶体管T1的阈值电压对应的电压。
第四晶体管T4可以电连接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极可以电连接到前一扫描线，例如，第(i-1)扫描线Si-1。在栅极导通电压的扫描信号SSi-1提供给第(i-1)扫描线Si-1的情况下，第四晶体管T4导通以将初始化电源Vint的电压传输给第一节点N1。
在实施方式中，初始化电源Vint的电压可以等于或小于数据信号DSj的最低电压。在相应帧的数据信号DSj提供给每个像素PXL之前，通过提供给第(i-1)扫描线Si-1的栅极导通电压的扫描信号SSi-1将第一节点N1初始化为初始化电源Vint的电压。因此，无论前一帧的数据信号DSj的电压如何，第一晶体管T1在正向方向上二极管连接，同时栅极导通电压的扫描信号SSi被提供给第i扫描线Si。因此，相应帧的数据信号DSj可以传输到第一节点N1。
第五晶体管T5可以电连接在第一电源VDD和第一晶体管T1之间。例如，第五晶体管T5的栅电极可以电连接到相应的发射控制线，例如，第i发射控制线Ei。在栅极截止电压(例如，高电平电压)的发射控制信号ESi提供给第i发射控制线Ei的情况下，第五晶体管T5截止，并且第五晶体管T5在其他情况下导通。
第六晶体管T6可以电连接在第一晶体管T1和光源单元LSU之间。例如，第六晶体管T6的栅电极可以电连接到相应的发射控制线，例如，第i发射控制线Ei。在具有栅极截止电压的发射控制信号ESi提供给第i发射控制线Ei的情况下，第六晶体管T6截止，并且第六晶体管T6在其他情况下导通。
第五晶体管T5和第六晶体管T6可以控制像素PXL的发射周期。例如，在第五晶体管T5和第六晶体管T6导通的情况下，可以形成或设置其中驱动电流可以依次通过第五晶体管T5、第一晶体管T1、第六晶体管T6和光源单元LSU从第一电源VDD流到第二电源VSS的电流路径。例如，在第五晶体管T5和/或第六晶体管T6截止的情况下，电流路径阻断，并且可以防止像素PXL的发光。
第七晶体管T7可以电连接在光源单元LSU的一个电极(例如，第一电极ELT1)和初始化电源Vint之间。第七晶体管T7的栅电极可以电连接到用于选择下一水平线的像素PXL的扫描线，例如，第(i+1)扫描线Si+1。在栅极导通电压的扫描信号SSi+1提供给第(i+1)扫描线Si+1的情况下，第七晶体管T7导通以将初始化电源Vint的电压提供给光源单元LSU的一个电极(例如，第一电极ELT1)。因此，在初始化电源Vint的电压传输到光源单元LSU的每个初始化周期期间，光源单元LSU的一个电极的电压被初始化。
用于控制第七晶体管T7的操作的控制信号和/或初始化电源Vint可以不同地改变。例如，在实施方式中，第七晶体管T7的栅电极还可以电连接到相应水平线的扫描线(例如，第i扫描线Si)或前一水平线的扫描线(例如，第(i-1)扫描线Si-1)。在栅极导通电压的扫描信号SSi或SSi-1提供给第i扫描线Si或第(i-1)扫描线Si-1的情况下，第七晶体管T7导通以将初始化电源Vint的电压提供给光源单元LSU的一个电极。因此，在每个帧周期期间，像素PXL可以响应于数据信号DSj以更均匀的亮度发射光。例如，在实施方式中，第四晶体管T4和第七晶体管T7可以电连接到具有不同电势的相应初始化电源。例如，在实施方式中，可以将多个初始化电源提供给像素PXL，并且可以通过具有不同电势的初始化电源来初始化第一节点N1和第一电极ELT1。
存储电容器Cst可以电连接在第一电源VDD和第一节点N1之间。存储电容器Cst存储与在每个帧周期中提供给第一节点N1的数据信号DSj以及第一晶体管T1的阈值电压对应的电压。
图6D将包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)示出为P型晶体管，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
例如，图6A至图6D示出了其中形成每个光源单元LSU的有效光源(例如，发光元件LD)全部并联电连接的实施方式，但本公开不限于此。例如，在实施方式中，如图6E至图6G中所示，每个像素PXL的光源单元LSU可以包括至少两个串联级。在描述图6E至图6G的实施方式中，将省略与图6A至图6D的实施方式类似或相同的配置(例如，像素电路PXC)的详细描述。
参考图6E，光源单元LSU可以包括彼此串联电连接的至少两个发光元件。例如，光源单元LSU可以包括可以在正向方向上串联电连接在第一电源VDD和第二电源VSS之间的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每一个可以配置或形成有效光源。
在下文中，在提及第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的发光元件的情况下，相应的发光元件可以被称为“第一发光元件LD1”、“第二发光元件LD2”或“第三发光元件LD3”。例如，在任意提及第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的至少一个发光元件的情况下或者总体提及第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的情况下，它将被称为“发光元件(light emitting element)LD”或“发光元件(light emitting elements)LD”。
第一发光元件LD1的第一端部(例如，P型端部)可以经由光源单元LSU的第一电极ELT1(例如，第一像素电极)电连接到第一电源VDD。例如，第一发光元件LD1的第二端部(例如，N型端部)可以通过第一中间电极IET1电连接到第二发光元件LD2的第一端部(例如，P型端部)。
第二发光元件LD2的第一端部(例如，P型端部)可以电连接到第一发光元件LD1的第二端部。例如，第二发光元件LD2的第二端部(例如，N型端部)可以通过第二中间电极IET2电连接到第三发光元件LD3的第一端部(例如，P型端部)。
第三发光元件LD3的第一端部(例如，P型端部)可以电连接到第二发光元件LD2的第二端部。例如，第三发光元件LD3的第二端部(例如，N型端部)可以经由光源单元LSU的第二电极(例如，第二电极ELT2)电连接到第二电源VSS。以上述方式，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以依次串联电连接在光源单元LSU的第一电极ELT1和第二电极ELT2之间。
图6E示出了以三级串联结构电连接发光元件LD的实施方式，但本公开不限于此。例如，在实施方式中，两个发光元件LD可以以两级串联结构电连接，或者四个或更多个发光元件LD可以以四级或更多级串联结构电连接。
相比于具有其中发光元件LD可以并联电连接的结构的光源单元LSU，在具有其中发光元件LD可以串联电连接的结构的光源单元LSU中，假设使用相同条件(例如，相同尺寸和/或数量)的发光元件LD来表示相同的亮度，则施加在第一电极ELT1和第二电极ELT2之间的电压可以增加，但是流过光源单元LSU的驱动电流可以减小。因此，在通过应用串联结构来配置或形成每个像素PXL的光源单元LSU的情况下，可以减小流过显示面板PNL的面板电流。
在实施方式中，至少一个串联级可以包括彼此并联电连接的多个发光元件LD。光源单元LSU可以是串联/并联混合结构。例如，光源单元LSU可以如图6F或图6G的实施方式中那样配置。
参考图6F，配置光源单元LSU的至少一个串联级可包括在正向方向上并联电连接的多个发光元件LD。例如，光源单元LSU可以包括设置在第一串联级(也称为“第一级”)中的至少一个第一发光元件LD1、设置在第一串联级之后的第二串联级(也称为“第二级”)中的至少一个第二发光元件LD2以及设置在第二串联级之后的第三串联级(也称为“第三级”)中的至少一个第三发光元件LD3。例如，第一串联级、第二串联级和第三串联级中的至少一个可以包括在正向方向上电连接的多个发光元件LD。
图6F示出了由设置在三个串联级中的发光元件LD配置或形成的光源单元LSU，但本公开不限于此。例如，如图6G中所示，光源单元LSU可以包括仅设置在两个串联级(例如，第一串联级和第二串联级)中的多个发光元件LD。作为示例，光源单元LSU可以包括至少一个第一发光元件LD1和至少一个第二发光元件LD2，第一发光元件LD1设置在第一串联级中并且包括分别电连接到第一电极ELT1和中间电极IET的第一端部(例如，P型端部)和第二端部(例如，N型端部)，第二发光元件LD2设置在第二串联级中并且包括分别电连接到中间电极IET和第二电极ELT2的第一端部(例如，P型端部)和第二端部(例如，N型端部)。例如，第一串联级和第二串联级中的至少一个可以包括在正向方向上电连接的多个发光元件LD。
例如，可以不同地改变构成光源单元LSU的串联级的数量。例如，光源单元LSU可以包括以四个或更多个串联级分布的多个发光元件LD。例如，可以不同地改变在正向方向上电连接到每个串联级的发光元件LD的数量。
在实施方式中，设置在显示区域DA中的像素PXL可以包括相同或相似数量的发光元件LD。例如，在将发光元件LD供给到每个像素PXL的步骤中，通过控制以均匀的量将包括发光元件LD的发光元件墨水(也称为“发光元件溶液”)施加到每个像素PXL的发光区域，并且通过控制施加到每个像素PXL的均匀电场，发光元件LD可以布置在显示区域DA中。因此，能够相对均匀地将发光元件LD提供和布置或设置至像素PXL。
在实施方式中，如图6F和图6G中所示，每个像素PXL还可以包括设置在至少一个串联级中的至少一个反向发光元件LDrv。例如，多个串联级中的至少一个还可以包括在反向方向上电连接到串联级的至少一个反向发光元件LDrv。
然而，即使反向发光元件LDrv可以电连接到至少一个串联级，在设置有在正向方向上电连接到串联级的至少一个有效光源(例如，第一发光元件LD1、第二发光元件LD2和/或第三发光元件LD3)的情况下，像素PXL的驱动电流顺序地流过相应的串联级。因此，光源单元LSU发射具有与驱动电流对应的亮度的光。
如在上述实施方式中那样，每个光源单元LSU可以在正向方向上电连接到第一电源VDD和第二电源VSS，以能够包括配置每个有效光源的多个发光元件LD。例如，可以根据实施方式不同地改变发光元件LD之间的连接结构。例如，发光元件LD可以仅串联或并联彼此电连接，或者可以以串联/并联混合结构电连接。
如上所述，像素PXL可以包括具有各种结构的像素电路PXC和/或光源单元LSU。例如，可以应用于本公开的像素PXL的结构不限于图6A至图6G中所示的实施方式，并且每个像素PXL可以具有各种其他结构。例如，在无源发光显示设备中形成或设置每个像素PXL的情况下，省略像素电路PXC，并且第一电极ELT1和第二电极ELT2中的每个可以电连接(或直接电连接)到扫描线Si、数据线Dj、第一电力线PL1、第二电力线PL2或其它信号线或电力线。
图7A至图7D分别示出根据实施方式的像素PXL的俯视平面图。例如，图7A至图7C示出了包括具有平行结构的光源单元LSU的像素PXL的实施方式，并且示出了与第一电极ELT1和第二电极ELT2的形状相关的不同实施方式。例如，图7D示出了包括具有串联/并联混合结构的光源单元LSU的像素PXL的实施方式。
在图7A至图7D中，基于每个像素PXL的光源单元LSU示出了像素PXL的结构。然而，在实施方式中，每个像素PXL还可以选择性地包括电连接到光源单元LSU的电路元件(例如，配置每个像素电路PXC的多个电路元件)。
例如，图7A至图7D示出其中每个光源单元LSU可以通过第一接触孔CH1和第二接触孔CH2电连接到预定电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，配置像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线Si和/或数据线Dj)的实施方式。然而，本公开不限于此。例如，在实施方式中，每个像素PXL的第一电极ELT1和第二电极ELT2中的至少一个可以在不通过接触孔和/或中间线的情况下电连接(或直接电连接)到预定电力线和/或信号线。
首先，参考图5至图7C，像素PXL可以包括设置在每个发光区域EMA中的第一电极ELT1和第二电极ELT2以及设置在第一电极ELT1和第二电极ELT2之间的至少一个发光元件LD(例如，并联电连接在第一电极ELT1和第二电极ELT2之间的多个发光元件LD)。例如，像素PXL还可以包括用于将发光元件LD电连接在第一电极ELT1和第二电极ELT2之间的第一接触电极CNE1(也称为“第三电极”)和第二接触电极CNE2(也称为“第四电极”)。
第一电极ELT1和第二电极ELT2可以设置在其中提供和/或形成或设置每个像素PXL的每个像素区域中。例如，第一电极ELT1和第二电极ELT2可以设置在每个像素PXL的发光区域EMA中。
在实施方式中，每个像素区域通常可以指其中设置用于配置相应像素PXL的电路元件的像素电路区域以及其中设置像素PXL的光源单元LSU的发光区域EMA。例如，发光区域EMA可以是其中设置有配置每个像素PXL的光源单元LSU的发光元件LD(例如，完全电连接在第一电极ELT1和第二电极ELT2之间的有效光源)的区域。例如，电连接到发光元件LD的预定电极(例如，第一电极ELT1和第二电极ELT2和/或第一接触电极CNE1和第二接触电极CNE2)或上述电极的一个区域或一区域可以设置在发光区域EMA中。
发光区域EMA可以由形成或设置在像素PXL之间以限定每个像素区域和其中的发光区域EMA的光阻挡结构和/或反射堤结构(例如，像素限定层和/或黑矩阵)围绕。例如，围绕发光区域EMA的堤结构(对应于图8A和图8B中的“第二堤BNK2”)可设置在发光区域EMA周围。
第一电极ELT1和第二电极ELT2可以设置成彼此隔开。例如，第一电极ELT1和第二电极ELT2可以在每个发光区域EMA中沿着第一方向DR1并排间隔开预定间隔。在实施方式中，第一方向DR1可以是水平方向(或行方向)，但不限于此。
在实施方式中，第一电极ELT1和/或第二电极ELT2可具有针对每个像素PXL分离的图案或可公共电连接到多个像素PXL的图案。例如，如图7A中所示，第一电极ELT1和第二电极ELT2可以具有独立的图案，其中两端在相应的发光区域EMA外部或在发光区域EMA内部断开连接。在实施方式中，如图7B和图7C中所示，第一电极ELT1可具有在发光区域EMA外部或在发光区域EMA内部断开连接的独立图案，并且第二电极ELT2的一个端部或一端部可在第一方向DR1或第二方向DR2上延伸以一体地连接到在第一方向DR1或第二方向DR2上相邻的另一像素PXL的第二电极ELT2。在实施方式中，第二方向DR2可以是竖直方向(或列方向)，但不限于此。
另一方面，在形成像素PXL的工艺之前，例如在完成发光元件LD的对准之前，设置在显示区域DA中的像素PXL的第一电极ELT1可以彼此电连接，并且像素PXL的第二电极ELT2可以彼此电连接。在发光元件LD的对准步骤中，第一电极ELT1和第二电极ELT2可分别接收第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，第一电极ELT1和第二电极ELT2中的一个可以被提供有AC型对准信号，并且第一电极ELT1和第二电极ELT2中的另一可以被提供有具有恒定电压电平的对准电压(例如，接地电压)。
例如，可以在发光元件LD的对准步骤中将预定对准信号施加到第一电极ELT1和第二电极ELT2。因此，可以在第一电极ELT1和第二电极ELT2之间形成或设置电场。提供或设置在每个像素区域(例如，每个像素PXL的发光区域EMA)中的发光元件LD可以通过电场在第一电极ELT1和第二电极ELT2之间自对准。在完成发光元件LD的对准之后，通过在像素PXL之间断开至少第一电极ELT1，像素PXL可以形成为能够被单独驱动的形式。
第一电极ELT1和第二电极ELT2可以具有各种形状。例如，如图7A和图7B中所示，第一电极ELT1和第二电极ELT2中的每一个可以具有沿一个方向延伸的大致棒状形状。例如，第一电极ELT1和第二电极ELT2中的每一个可以具有沿与第一方向DR1相交(例如，正交)的第二方向DR2延伸的大致棒状形状。
在实施方式中，如图7C中所示，第一电极ELT1和第二电极ELT2可以具有在发光区域EMA中沿着第二方向DR2延伸的大致棒状形状，并且可以在发光区域EMA的外部区域或外围区域中沿着第一方向DR1延伸。例如，第一电极ELT1可以具有在发光区域EMA的上端处沿着第一方向DR1弯曲以延伸的结构，并且第二电极ELT2可以具有在发光区域EMA的下端处沿着第一方向DR1弯曲以延伸的结构。
例如，第一电极ELT1和第二电极ELT2的形状和/或结构可以不同地改变。例如，第一电极ELT1和/或第二电极ELT2可以形成为大致螺旋形或大致圆形的电极。
图7A至图7C示出了这样的实施方式，其中一个第一电极ELT1和一个第二电极ELT2设置在每个发光区域EMA中，但是设置在每个像素PXL中的第一电极ELT1和第二电极ELT2的数量和/或相互布置结构可以不同地改变。例如，在实施方式中，多个第一电极ELT1和/或第二电极ELT2可以设置在每个像素PXL的发光区域EMA中。
在多个第一电极ELT1设置在一个像素PXL中的情况下，第一电极ELT1可以一体地或非一体地彼此连接。例如，第一电极ELT1可以一体地连接，或者可以通过位于与第一电极ELT1不同的层(例如，其中设置有像素电路PXC的电路层)上的桥接图案彼此连接。类似地，在多个第二电极ELT2设置在一个像素PXL中的情况下，第二电极ELT2可以一体地或非一体地彼此连接。例如，第二电极ELT2可以彼此一体地连接，或者可以通过位于与第二电极ELT2不同的层上的桥接图案彼此连接。
例如，在本公开中，设置在每个像素PXL中的第一电极ELT1和第二电极ELT2的形状、数量、布置方向和/或相互设置关系可以不同地改变。
第一电极ELT1可以通过第一接触孔CH1电连接到预定电路元件(例如，配置像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。然而，本公开不限于此。例如，在实施方式中，第一电极ELT1可以电连接(或直接电连接)到预定电力布线或信号布线。
在实施方式中，第一电极ELT1可以通过第一接触孔CH1电连接到设置在其下方的预定电路元件，并且通过电路元件电连接到第一布线。第一布线可以是用于提供第一电源VDD的电压的第一电力线PL1，但不限于此。例如，第一布线可以是提供预定第一驱动信号(例如，扫描信号、数据信号或预定控制信号)的信号布线。
第二电极ELT2可以通过第二接触孔CH2电连接到预定电路元件(例如，配置像素电路PXC的至少一个晶体管)、电力线(布线)(例如，第二电力线(布线)PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。然而，本公开不限于此。例如，在实施方式中，第二电极ELT2可以电连接(或直接电连接)到预定电力布线或信号布线。
在实施方式中，第二电极ELT2可以通过第二接触孔CH2电连接到设置在其下方的第二布线。第二布线可以是用于提供第二电源VSS的电压的第二电力线PL2，但不限于此。例如，第二布线可以是提供预定第二驱动信号(例如，扫描信号、数据信号或预定控制信号)的信号布线。
第一电极ELT1和第二电极ELT2中的每一个可以是单层或多层。例如，第一电极ELT1可以包括具有反射导电材料的至少一个反射电极层，并且还可以可选地包括至少一个透明电极层和/或导电封盖层。类似地，第二电极ELT2可以包括具有反射导电材料的至少一个反射电极层，并且还可以可选地包括至少一个透明电极层和/或导电封盖层。作为示例，反射导电材料可以是包括铝(Al)的各种金属材料中的一种，但不限于此。
发光元件LD可以并联电连接在第一电极ELT1和第二电极ELT2之间。例如，每个发光元件LD可以在第一方向DR1上设置在第一电极ELT1和第二电极ELT2之间，并且因此可以电连接在第一电极ELT1和第二电极ELT2之间。
图7A至图7D示出了发光元件LD中的全部在第一方向DR1上均匀地对准，但本公开不限于此。例如，发光元件LD中的至少一个可以在第一电极ELT1和第二电极ELT2之间在倾斜方向上布置在显示区域DA中。
在实施方式中，每个发光元件LD可以是使用具有无机晶体结构的材料的超小型发光元件，例如，具有小至纳米级或微米级的尺寸的发光元件。例如，如图1A至图4B中所示，每个发光元件LD可以是具有在从纳米级至微米级的范围内的尺寸的超小型发光元件。然而，可以根据使用发光元件LD作为光源的每个发光器件(例如，根据像素PXL的设计条件)来不同地改变发光元件LD的类型和/或尺寸。
每个发光元件LD可包括朝向第一电极ELT1设置的第一端部EP1和朝向第二电极ELT2设置的第二端部EP2。在实施方式中，每个发光元件LD可以与第一电极ELT1和/或第二电极ELT2重叠，或者可以不与第一电极ELT1和/或第二电极ELT2重叠。例如，发光元件LD的第一端部EP1可以与第一电极ELT1重叠或者可以不与第一电极ELT1重叠。例如，发光元件LD的第二端部EP2可以与第二电极ELT2重叠或者可以不与第二电极ELT2重叠。
在实施方式中，发光元件LD中的每个的第一端部EP1可以电连接到第一电极ELT1，并且发光元件LD中的每个的第二端部EP2可以电连接到第二电极ELT2。例如，发光元件LD中的每个的第一端部EP1可以通过第一接触电极CNE1电连接到第一电极ELT1，并且发光元件LD中的每个的第二端部EP2可以通过第二接触电极CNE2电连接到第二电极ELT2。在实施方式中，发光元件LD中的每个的第一端部EP1可电接触(或直接电接触)第一电极ELT1，并且因此可电连接到第一电极ELT1。类似地，发光元件LD中的每个的第二端部EP2可电接触(或直接电接触)第二电极ELT2，并且因此可电连接到第二电极ELT2。可以选择性地形成第一接触电极CNE1和/或第二接触电极CNE2。
在实施方式中，发光元件LD可以以分散在预定溶液中的形式制备，以通过包括喷射方法或狭缝涂布方法的各种方法提供给每个像素区域(例如，每个像素PXL的发光区域EMA)。例如，发光元件LD可以与挥发性溶剂混合，并且可以提供给每个像素PXL的发光区域EMA。在将预定的对准电压(或对准信号)施加到像素PXL的第一电极ELT1和第二电极ELT2的情况下，在第一电极ELT1和第二电极ELT2之间形成或设置电场，并且因此，发光元件LD在第一电极ELT1和第二电极ELT2之间对准。在发光元件LD对准之后，发光元件LD可以通过挥发溶剂或以其它方式消除溶剂而稳定地布置或设置在第一电极ELT1和第二电极ELT2之间。
在实施方式中，第一接触电极CNE1和第二接触电极CNE2可分别形成或设置在发光元件LD的两个端部(例如，发光元件LD的第一端部EP1和第二端部EP2)上。因此，发光元件LD可以更稳定地电连接在第一电极ELT1和第二电极ELT2之间。
第一接触电极CNE1可设置在第一电极ELT1和发光元件LD的第一端部EP1上以与第一电极ELT1和与第一电极ELT1相邻的至少一个发光元件LD的第一端部EP1重叠。例如，第一接触电极CNE1可以设置在第一电极ELT1和发光元件LD的第一端部EP1上，以与第一电极ELT1和与第一电极ELT1相邻的多个发光元件LD的第一端部EP1重叠。
第一接触电极CNE1可以电连接第一电极ELT1和发光元件LD的第一端部EP1。例如，第一接触电极CNE1可以稳定地固定发光元件LD的第一端部EP1。另一方面，在实施方式中，在可以不形成第一接触电极CNE1的情况下，发光元件LD的第一端部EP1可以设置成与和其相邻的第一电极ELT1重叠以电连接(或直接电连接)到第一电极ELT1。
第二接触电极CNE2可以设置在第二电极ELT2和发光元件LD的第二端部EP2上，以与第二电极ELT2和与第二电极ELT2相邻的至少一个发光元件LD的第二端部EP2重叠。例如，第二接触电极CNE2可以设置在第二电极ELT2和发光元件LD的第二端部EP2上，以与第二电极ELT2和与第二电极ELT2相邻的多个发光元件LD的第二端部EP2重叠。
第二接触电极CNE2可以电连接第二电极ELT2和发光元件LD的第二端部EP2。例如，第二接触电极CNE2可以稳定地固定发光元件LD的第二端部EP2。另一方面，在实施方式中，在可以不形成或设置第二接触电极CNE2的情况下，发光元件LD的第二端部EP2可以设置成与和其相邻的第二电极ELT2重叠以电连接(或直接电连接)到第二电极ELT2。
在光源单元LSU可包括至少两个串联级的情况下，可进一步在每个像素PXL的发光区域EMA中形成或设置至少一个附加电极。例如，如图7D中所示，在像素PXL的光源单元LSU具有包括两个串联级的串联/并联混合结构的情况下，像素PXL还可以包括设置在第一电极ELT1和第二电极ELT2之间的中间电极IET。中间电极IET在第一电极ELT1和第二电极ELT2之间与第一电极ELT1和第二电极ELT2间隔开，并且可以分别通过至少一个第一发光元件LD1和第二发光元件LD2电连接到第一电极ELT1和第二电极ELT2。例如，像素PXL还可以可选地包括用于将中间电极IET稳定地电连接到第一发光元件LD1的第二端部EP2和第二发光元件LD2的第一端部EP1的第三接触电极CNE3。
在上述实施方式中，在正向方向上电连接在第一电极ELT1和第二电极ELT2之间的每个发光元件LD可以形成相应像素PXL的有效光源。例如，有效光源可以聚集以形成相应像素PXL的光源单元LSU。
例如，在第一电源VDD的电压(或包括扫描信号或数据信号的预定第一控制信号)经由第一电力线PL1、第一电极ELT1和/或第一接触电极CNE1施加到发光元件LD的第一端部EP1的情况下以及在第二电源VSS的电压(或包括扫描信号或数据信号的预定第二控制信号)经由第二电力线PL2、第二电极ELT2和/或第二接触电极CNE2施加到发光元件LD的第二端部EP2的情况下，在正向方向上电连接在第一电极ELT1和第二电极ELT2之间的发光元件LD发光。因此，从像素PXL发射光。
图8A和图8B分别示出根据实施方式的像素PXL的俯视平面图。例如，图8A和图8B示出了还包括第一堤BNK1和第二堤BNK2的像素PXL，例如，关于第一堤BNK1的形状和/或位置的不同实施方式。
图8A和图8B示出了图7A的像素PXL的修改的实施方式，但是可以应用第一堤BNK1和第二堤BNK2的像素PXL不限于此。例如，图8A和图8B的第一堤BNK1和第二堤BNK2可应用于图7B至图7D中的像素PXL，或者可以应用于具有其他结构的像素PXL。
参考图7A至图8B，每个像素PXL还可以包括与第一电极ELT1和第二电极ELT2重叠的第一堤BNK1以及围绕每个发光区域EMA的第二堤BNK2。
第一堤BNK1(也称为“分隔壁”)可以设置在第一电极ELT1和第二电极ELT2之下或下方。例如，第一堤BNK1可设置在第一电极ELT1和第二电极ELT2之下以分别与第一电极ELT1和第二电极ELT2的一个区域或一区域重叠。
第一堤BNK1可以形成或设置为分离或一体的图案。例如，如图8A中所示，第一堤BNK1可以包括第(1-1)堤BNK1-1和第(1-2)堤BNK1-2，第(1-1)堤BNK1-1设置在第一电极ELT1之下或下方以与第一电极ELT1的一个区域或一区域重叠，第(1-2)堤BNK1-2设置在第二电极ELT2之下或下方以与第二电极ELT2的一个区域或一区域重叠并与第(1-1)堤BNK1-1分离。在实施方式中，如图8B中所示，第一堤BNK1可以包括开口或凹槽以围绕其中设置有发光元件LD的区域，开口或凹槽与第一电极ELT1和第二电极ELT2以及第二堤BNK2中的每一个的一个区域或一区域重叠并且与其中设置有发光元件LD的区域对应。第一堤BNK1可以形成或设置在包括发光区域EMA的至少一部分和围绕发光区域EMA的非发光区域NEA的区域中。这里，非发光区域NEA可以指每个像素区域PXA的除发光区域EMA之外的剩余区域。
当第一堤BNK1设置在第一电极ELT1和第二电极ELT2中的每一个的一个区域或一区域之下或下方时，第一电极ELT1和第二电极ELT2可以在其中可以形成或设置第一堤BNK1的区域中向上突出。该第一堤BNK1可与第一电极ELT1和第二电极ELT2一起形成反射堤(也称为“反射分隔壁”)。例如，第一电极ELT1和第二电极ELT2和/或第一堤BNK1可以由反射材料形成，或者具有反射特性的至少一个材料层可以形成或设置在第一电极ELT1和第二电极ELT2和/或第一堤BNK1的突出侧壁上。因此，从面向第一电极ELT1和第二电极ELT2的发光元件LD的第一端部EP1和第二端部EP2发射的光可被更多地引导向显示面板PNL的正向方向。这里，显示面板PNL的正向方向可以是指显示面板PNL的法线方向，例如，它可以综合地指包括在预定视角范围内的方向。这样，在第一电极ELT1和第二电极ELT2中的每一个的一个区域或一区域通过第一堤BNK1在向上方向突出的情况下，可以增加引导至显示面板PNL的正向方向的光相对于从像素PXL产生的光的比例，并且因此，可以改善像素PXL的光效率。
在实施方式中，像素PXL可以不包括第一堤BNK1。第一电极ELT1和第二电极ELT2可以形成为基本上平坦的，或者可以形成为具有突起和凹陷表面。例如，通过将第一电极ELT1和第二电极ELT2中的每一个形成为针对每个区域具有不同的厚度以形成突起和凹陷表面，第一电极ELT1和第二电极ELT2的一个区域或一区域可以在向上方向上突出。因此，从发光元件LD发射的光可以朝向显示面板PNL的正向方向被更多地引导。
第二堤BNK2是限定每个像素PXL的发光区域EMA的结构，并且可以是例如像素限定层。例如，第二堤BNK2可以设置在其中可以提供或设置像素PXL的每个像素区域PXA的边界区域中和/或设置在与和其相邻的像素PXL之间的区域中，以围绕每个像素PXL的发光区域EMA。
第二堤BNK2可以与第一电极ELT1和/或第二电极ELT2部分重叠或可以不与第一电极ELT1和/或第二电极ELT2部分重叠。例如，如图8A中所示，第二堤BNK2可以与第一电极ELT1和第二电极ELT2的一个区域或一区域(例如，两个端部)重叠。第一接触孔CH1和第二接触孔CH2可以形成或设置在非发光区域NEA中以与第二堤BNK2重叠，或者可以形成或设置在发光区域EMA内部以不与第二堤BNK2重叠。在实施方式中，如图8B中所示，第二堤BNK2可以不与第一电极ELT1和第二电极ELT2重叠。在实施方式中，第二堤BNK2不与第一电极ELT1和第二电极ELT2中的一个(例如，第一电极ELT1)重叠，并且可以仅与第一电极ELT1和第二电极ELT2中的剩余电极(例如，第二电极ELT2)重叠。
第二堤BNK2可包括至少一种光阻挡材料和/或反射材料以防止相邻像素PXL之间的光泄漏。例如，第二堤BNK2可以包括各种类型的黑色基质材料中的至少一种黑色基质材料(例如，至少一种光阻挡材料)和/或特定或预定颜色的滤色器材料。例如，第二堤BNK2可以形成为黑色不透明图案以阻挡光透射。在实施方式中，反射层(未示出)可形成或设置在第二堤BNK2的表面(例如，侧表面)上，以进一步增加像素PXL的光效率。
例如，第二堤BNK2可以用作坝结构，坝结构限定在将发光元件LD提供给每个像素PXL的步骤中应当提供有发光元件LD的每个发光区域EMA。例如，每个发光区域EMA由第二堤BNK2划分，使得期望类型和/或量的发光元件墨水可以提供到发光区域EMA中。
在实施方式中，在形成像素PXL的第一堤BNK1的工艺中，第二堤BNK2可以同时形成或设置在与第一堤BNK1相同的层中。在实施方式中，第二堤BNK2可以通过与形成第一堤BNK1的工艺分开的工艺形成或设置在与第一堤BNK1相同或不同的层中。
图9A至图9D和图10分别示出根据实施方式的像素PXL的示意性剖视图。例如，图9A至图9D示出了根据不同实施方式的沿着图8A的线I-I'截取的像素PXL的示意性剖视图，并且图10示出了根据实施方式的沿着图8A的线II-II'截取的像素PXL的示意性剖视图。在实施方式中，设置在显示区域DA中的像素PXL可以具有基本相同或类似的截面结构。
为了说明包括在像素电路PXC中的各种电路元件，图9A至图9D示出了电路元件中的任意晶体管T，并且图10示出了电路元件中的电连接到第一电极ELT1的晶体管(例如，图6A和图6B的第一晶体管T1)和存储电容器Cst。在下文中，当不需要单独指定第一晶体管T1时，第一晶体管T1也将被称为“晶体管T”。
晶体管T和存储电容器Cst的结构和/或其每层的位置不限于图9A至图9D和图10中所示的实施方式，并且可以根据实施方式不同地改变。例如，在实施方式中，包括在每个像素电路PXC中的晶体管T可以具有彼此基本相同或相似的结构，但不限于此。例如，在实施方式中，在剖视图中，包括在像素电路PXC中的晶体管T中的至少一个可以具有与剩余的其他晶体管T不同的截面结构和/或可以设置在不同位置处。
参考图5至图10，根据实施方式的像素PXL和包括像素PXL的显示设备可以包括电路层PCL和显示层DPL，电路层PCL和显示层DPL设置成在基础层BSL的一个表面或一表面上彼此重叠。例如，显示区域DA可以包括设置在基础层BSL的一个表面或一表面上的电路层PCL和设置在电路层PCL上的显示层DPL。
在实施方式中，包括在每个像素PXL的像素电路PXC中的电路元件以及与之电连接的各种布线可以设置在电路层PCL中。例如，包括在每个像素PXL的光源单元LSU中的电极(例如，第一电极ELT1和第二电极ELT2和/或第一接触电极CNE1和第二接触电极CNE2)和发光元件LD可以设置在显示层DPL中。
电路层PCL可以包括电连接到每个像素PXL的发光元件LD的至少一个电路元件。例如，电路层PCL可以包括设置在每个像素区域PXA中以形成相应像素PXL的像素电路PXC的多个晶体管T和存储电容器Cst。例如，电路层PCL还可以包括电连接到每个像素电路PXC和/或光源单元LSU的至少一个电力布线和/或信号布线。例如，电路层PCL可以包括每个像素PXL的第一电力线PL1、第二电力线PL2以及扫描线Si和数据线Dj。另一方面，在省略像素电路PXC并且每个像素PXL的光源单元LSU可以电连接(或直接电连接)到第一电力线PL1和第二电力线PL2(或预定信号布线)的情况下，可以省略电路层PCL。
例如，电路层PCL可以包括多个绝缘层。例如，电路层PCL可以包括在基础层BSL的一个侧或一侧上彼此依次堆叠的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2和/或钝化层PSV。例如，电路层PCL还可以选择性地包括设置在至少一个或多个晶体管T之下或下方的至少一个光阻挡图案(未示出)等。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以形成为单层，但是也可以形成为至少两层的多层。在缓冲层BFL提供或设置为多层的情况下，各个层可以由相同或相似的材料或不同的材料制成。可以在缓冲层BFL上设置诸如晶体管T和存储电容器Cst的各种电路元件以及电连接到电路元件的各种布线。在实施方式中，可以省略缓冲层BFL，并且至少一个电路元件和/或布线可以设置在(或直接设置在)基础层BSL的一个表面或一表面上。
每个晶体管T可以包括半导体图案SCL(也称为“半导体层”或“有源层”)、栅电极GE、第一晶体管电极TE1和第二晶体管电极TE2。图9A至图10示出了其中每个晶体管T可包括与半导体图案SCL分开形成的第一晶体管电极TE1和第二晶体管电极TE2的实施方式，但本公开不限于此。例如，在实施方式中，提供或设置在至少一个晶体管T中的第一晶体管电极TE1和/或第二晶体管电极TE2可以与每个半导体图案SCL一体。
半导体图案SCL可以设置在缓冲层BFL上。例如，半导体图案SCL可以设置在其上可以形成或设置缓冲层BFL的基础层BSL和栅极绝缘层GI之间。半导体图案SCL可包括电接触每个第一晶体管电极TE1的第一区域、电接触每个第二晶体管电极TE2的第二区域以及设置在第一区域和第二区域之间的沟道区域。在实施方式中，第一区域和第二区域中的一个可以是源区域，并且另一个可以是漏区域。
在实施方式中，半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体或在本公开的精神和范围内的类似物制成的半导体图案。例如，半导体图案SCL的沟道区域可以是作为可以不掺杂杂质的半导体图案的本征半导体，并且半导体图案SCL的第一区域和第二区域中的每一个可以是掺杂有预定杂质的半导体图案。
在实施方式中，包括在每个像素电路PXC中的晶体管T的半导体图案SCL可以由基本上相同或类似的材料制成。例如，晶体管T的半导体图案SCL可以由多晶硅、非晶硅和氧化物半导体中的一种材料制成。在实施方式中，一个或多个晶体管T以及剩余的一个或多个晶体管T可以包括由不同材料制成的半导体图案SCL。例如，一个或多个晶体管T的半导体图案SCL可以由多晶硅或非晶硅制成，并且其他一个或多个晶体管T的半导体图案SCL可以由氧化物半导体制成。
栅极绝缘层GI可以设置在半导体图案SCL上。例如，栅极绝缘层GI可以设置在半导体图案SCL和栅电极GE之间。栅极绝缘层GI可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)以及各种类型的有机/无机绝缘材料。
栅电极GE可以设置在栅极绝缘层GI上。例如，栅电极GE可以设置成与半导体图案SCL重叠，并且栅极绝缘层GI插置在其之间。图9A至图10示出晶体管T的顶栅结构，但是在实施方式中，晶体管T可以具有底栅结构。栅电极GE可以设置成在半导体图案SCL之下或下方与半导体图案SCL重叠。
第一层间绝缘层ILD1可以设置在栅电极GE上。例如，第一层间绝缘层ILD1可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。第一层间绝缘层ILD1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一层间绝缘层ILD1可以包括氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)以及各种类型的有机/无机绝缘材料，并且包括在第一层间绝缘层ILD1中的材料不受特别限制。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在每个半导体图案SCL上，且至少一个第一层间绝缘层ILD1在它们之间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在半导体图案SCL的不同端部上，且栅极绝缘层GI和第一层间绝缘层ILD1在它们之间。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到每个半导体图案SCL。例如，第一晶体管电极TE1和第二晶体管电极TE2可以通过穿过栅极绝缘层GI和第一层间绝缘层ILD1的相应接触孔电连接到半导体图案SCL的第一区域和第二区域。在实施方式中，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且其另一个可以是漏电极。
提供或设置在像素电路PXC中的至少一个晶体管T可以电连接到至少一个像素电极。例如，图6A至图6C中所示的第一晶体管T1或图6D中所示的第六晶体管T6和第七晶体管T7可以通过穿透钝化层PSV的接触孔(例如，第一接触孔CH1)和/或桥接图案BRP电连接到相应像素PXL的第一电极ELT1。
存储电容器Cst可包括彼此重叠的第一电容器电极CE1和第二电容器电极CE2。第一电容器电极CE1和第二电容器电极CE2中的每一个可以是单层或多层。例如，第一电容器电极CE1和第二电容器电极CE2中的至少一个可以设置在与配置第一晶体管T1的至少一个电极或半导体图案SCL相同的层上。
例如，第一电容器电极CE1可以是多层电极，其可以包括设置在与第一晶体管T1的半导体图案SCL相同的层上的下电极LE和设置在与第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2相同的层上并电连接到下电极LE的上电极UE。例如，第二电容器电极CE2可以是单层电极，其可以设置在与第一晶体管T1的栅电极GE相同的层上并且可以设置在第一电容器电极CE1的下电极LE和上电极UE之间。
然而，第一电容器电极CE1和第二电容器电极CE2中的每一个的结构和/或位置可以不同地改变。例如，在实施方式中，第一电容器电极CE1和第二电容器电极CE2中的一个可以包括设置在与配置或形成第一晶体管T1的电极(例如，栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2)和半导体图案SCL不同的层上的导电图案。例如，第一电容器电极CE1或第二电容器电极CE2可以具有包括设置在第二层间绝缘层ILD2上的导电图案的单层或多层结构。
在实施方式中，电连接到每个像素PXL的至少一个信号布线和/或电力布线可以设置在与包括在像素电路PXC中的电路元件的一个电极相同的层上。例如，每个像素PXL的扫描线Si可以设置在与晶体管T的栅电极GE相同的层上，并且每个像素PXL的数据线Dj可以设置在与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2相同的层上。
第一电力线PL1和/或第二电力线PL2可设置在与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2相同或不同的层上。例如，用于提供第二电源VSS的电压的第二电力线PL2可设置在第二层间绝缘层ILD2上以被钝化层PSV至少部分地覆盖或重叠。第二电力线PL2可以通过穿过钝化层PSV的第二接触孔CH2电连接到设置在钝化层PSV上的光源单元LSU的第二电极ELT2。然而，第一电力线PL1和/或第二电力线PL2的位置和/或结构可以不同地改变。例如，在实施方式中，第二电力线PL2可设置在与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2相同的层上，以通过至少一个桥接图案(未示出)和/或第二接触孔CH2电连接到第二电极ELT2。
第二层间绝缘层ILD2可以设置在第一层间绝缘层ILD1的上部处，并且可以覆盖或重叠设置在第一层间绝缘层ILD1上的第一晶体管电极TE1和第二晶体管电极TE2和/或存储电容器Cst。第二层间绝缘层ILD2可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二层间绝缘层ILD2可以包括氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)以及各种类型的有机/无机绝缘材料，并且第二层间绝缘层ILD2中所包括的材料不受特别限制。用于将提供或设置在像素电路PXC中的至少一个电路元件(例如，第一晶体管T1)电连接到第一电极ELT1的桥接图案BRP、第一电力线PL1和/或第二电力线PL2可以设置在第二层间绝缘层ILD2上。
然而，在实施方式中，可以省略第二层间绝缘层ILD2。可以省略图10的桥接图案BRP，并且第二电力线PL2可以设置在其中设置有晶体管T的一个电极的层上。
钝化层PSV可以设置在包括晶体管T和存储电容器Cst的电路元件上和/或设置在包括第一电力线PL1和第二电力线PL2的布线上。钝化层PSV可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，钝化层PSV可以包括至少一个有机绝缘层，并且可以基本上平坦化电路层PCL的表面。显示层DPL可以设置在钝化层PSV上。
显示层DPL可以包括每个像素PXL的光源单元LSU。例如，显示层DPL可以包括设置在每个像素PXL的发光区域EMA中并配置每个光源单元LSU的至少一对第一电极ELT1和第二电极ELT2以及电连接在第一电极ELT1和第二电极ELT2之间的至少一个发光元件LD。
另一方面，图9A至图10各自示出了一个发光元件LD，但是每个像素PXL可以如图6A至图8B的实施方式中那样包括在正向方向上电连接在第一电极ELT1和第二电极ELT2之间的多个发光元件LD。因此，在描述图9A至图10以及稍后描述的实施方式时，将假设像素PXL可包括多个发光元件LD来描述每个实施方式。然而，在实施方式中，应当注意，像素PXL可以仅包括单个发光元件LD。
例如，显示层DPL还可以选择性地包括用于将发光元件LD更稳定地电连接在第一电极ELT1和第二电极ELT2之间的第一接触电极CNE1和第二接触电极CNE2、用于向上突出第一电极ELT1和第二电极ELT2中的每一个的一区域的第一堤BNK1和/或围绕每个发光区域EMA的第二堤BNK2。例如，显示层DPL还可以包括至少一个导电层和/或绝缘层。
例如，显示层DPL可以包括顺序地设置和/或形成在电路层PCL上的第一堤BNK1、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1和第二接触电极CNE2、第四绝缘层INS4和填充层FIL。在实施方式中，第一接触电极CNE1和第二接触电极CNE2可彼此分离并设置在不同层上，并且显示层DPL还可以包括插置在第一接触电极CNE1和第二接触电极CNE2之间的第三绝缘层INS3。
第二堤BNK2的位置可以在剖视图中不同地改变。在实施方式中，第二堤BNK2可形成或设置在第一绝缘层INS1上，但不限于此。例如，在实施方式中，第二堤BNK2可以设置在与第一堤BNK1相同的层上。例如，第二堤BNK2可以与第一堤BNK1重叠或者可以不与第一堤BNK1重叠。
第一堤BNK1可设置在其上可选择地形成或设置电路层PCL的基础层BSL的一个表面或一表面上。第一堤BNK1可形成为单独的或一体的图案。第一堤BNK1可以在其上可以形成或设置电路层PCL的基础层BSL的一个表面或一表面上在基础层BSL的高度方向上突出。
第一堤BNK1可包括面向发光元件LD的两个端部的第一侧壁SDW1和第二侧壁SDW2(也称为“第一倾斜表面和第二倾斜表面”)。例如，第一堤BNK1可包括设置成与发光元件LD的第一端部EP1相邻以面对第一端部EP1的第一侧壁SDW1以及设置成与发光元件LD的第二端部EP2相邻以面对第二端部EP2的第二侧壁SDW2。
根据实施方式，第一堤BNK1可以具有各种形状。在实施方式中，如图9A、图9C和图10中所示，第一堤BNK1可形成为具有相对于基础层BSL以预定范围的角度倾斜的倾斜表面。第一侧壁SDW1和第二侧壁SDW2可以具有特定角度的倾斜度。在实施方式中，如图9B和图9D中所示，第一堤BNK1可具有大致曲化形状的第一侧壁SDW1和第二侧壁SDW2。第一堤BNK1可具有大致半圆形或半椭圆形形状的截面，但不限于此。
设置在第一堤BNK1的上部处的第一电极ELT1和第二电极ELT2和/或第一绝缘层INS1等可以具有与第一堤BNK1的形状基本上对应的形状。例如，第一电极ELT1可以包括大致倾斜或曲化的表面，该表面可以设置在第一堤BNK1的第一侧壁SDW1上并且具有与第一侧壁SDW1的形状基本上对应的形状。类似地，第二电极ELT2可以包括大致倾斜或曲化的表面，该表面可以设置在第一堤BNK1的第二侧壁SDW2上并且具有与第二侧壁SDW2的形状基本上对应的形状。类似地，第一绝缘层INS1可包括大致倾斜或曲化的表面，该表面覆盖或重叠第一堤BNK1的第一侧壁SDW1和第二侧壁SDW2，并且具有与第一侧壁SDW1和第二侧壁SDW2的形状基本上对应的形状。
然而，在本公开中，第一堤BNK1和形成或设置在第一堤BNK1上的预定电极(例如，第一电极ELT1和第二电极ELT2)和/或绝缘层(例如，第一绝缘层INS1)的形状不受特别限制。例如，在实施方式中，第一堤BNK1等可以具有大致台阶形状。在实施方式中，像素PXL可以不包括第一堤BNK1。
第一堤BNK1可包含绝缘材料，该绝缘材料包括至少一种无机材料和/或有机材料。例如，第一堤BNK1可包括至少一层无机膜，无机膜可包括各种无机绝缘材料，无机绝缘材料包括氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。例如，第一堤BNK1可包括具有各种有机绝缘材料的至少一层有机膜和/或光刻胶膜，或者可包括复合地包括有机/无机材料的单层或多层绝缘体。例如，第一堤BNK1的材料和/或图案形状可以不同地改变。
在实施方式中，第一堤BNK1可以用作反射构件。例如，第一堤BNK1与提供或设置在其上的第一电极ELT1和第二电极ELT2一起可以用作在期望方向(例如，第三方向DR3)上引导从每个发光元件LD发射的光的反射构件，以改善像素PXL的光效率。
包括在每个像素PXL的像素电极中的第一电极ELT1和第二电极ELT2可以设置在第一堤BNK1的上部处。在实施方式中，第一电极ELT1和第二电极ELT2可以具有与第一堤BNK1基本上对应的形状。例如，第一电极ELT1和第二电极ELT2可以具有与第一堤BNK1对应的相应的倾斜或曲化表面，并且可以在基础层BSL的高度方向上突出。另一方面，在可以不形成或不设置第一堤BNK1的情况下，第一电极ELT1和第二电极ELT2可以基本上平坦地形成在钝化层PSV上，或者可以具有针对每个区域的不同的厚度，使得一个区域或一区域可以在基础层BSL的高度方向上突出。
第一电极ELT1和第二电极ELT2中的每一个可以包含至少一种导电材料。例如，第一电极ELT1和第二电极ELT2中的每一个可以包括各种金属材料中的至少一种金属、导电氧化物和导电聚合物中的至少一种导电材料，金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)和铜(Cu)或包含它们的合金，导电氧化物诸如为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、掺铝的氧化锌(AZO)、掺镓的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺氟的氧化锡(FTO)，导电聚合物诸如为PEDOT，但不限于此。例如，第一电极ELT1和第二电极ELT2中的每一个可包含诸如碳纳米管或石墨烯的其它导电材料。例如，第一电极ELT1和第二电极ELT2中的每一个可以通过包含各种导电材料中的至少一种而具有导电性，但是包括在其中的材料不受特别限制。例如，第一电极ELT1和第二电极ELT2可以包含相同的导电材料，或者可以包含不同的导电材料。
例如，第一电极ELT1和第二电极ELT2中的每一个可以是单层或多层。例如，第一电极ELT1和第二电极ELT2中的每一个可以包括包含反射导电材料的反射电极层。例如，第一电极ELT1和第二电极ELT2中的每一个还可以选择性地包括设置在反射电极层的上部和/或下部处的至少一个透明电极层和覆盖或重叠反射电极层和/或透明电极层的上部的至少一个导电封盖层中的至少一个。
在实施方式中，反射电极层可以包括具有均匀反射率的导电材料。例如，反射电极层可以包括各种金属中的至少一种金属，各种金属诸如为银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金，但不限于此。例如，包括在第一电极ELT1和第二电极ELT2中的每一个中的反射电极层可以包括各种反射导电材料。
在第一电极ELT1和第二电极ELT2中的每一个可以包括反射电极层的情况下，在从发光元件LD中的每一个的两端(例如，第一端部EP1和第二端部EP2)发射的光中，可以增加在显示图像的方向(例如，第三方向DR3)上引导的光的比例。在第一电极ELT1和第二电极ELT2设置成面对发光元件LD的第一端部EP1和第二端部EP2同时具有对应于第一堤BNK1的第一侧壁SDW1和第二侧壁SDW2的倾斜或曲化表面的情况下，从发光元件LD中的每个的第一端部EP1和第二端部EP2发射的光被相邻的第一电极ELT1和第二电极ELT2反射以进一步在显示面板PNL的正向方向(例如，包括第三方向DR3的预定视角范围的方向)上引导。因此，可以更有效地利用由发光元件LD产生的光。
例如，透明电极层可以包括各种透明导电材料。例如，透明电极层可以包括ITO、IZO、ITZO、ZnO、AZO、GZO、ZTO、GTO和FTO中的至少一种，但不限于此。在实施方式中，第一电极ELT1和第二电极ELT2中的每一个可以是具有ITO/Ag/ITO的堆叠结构的三层。在第一电极ELT1和第二电极ELT2中的每一个是多层的情况下，可以最小化由信号延迟(RC延迟)引起的电压降。因此，可以将期望的电压有效地传输到发光元件LD。
第一电极ELT1和第二电极ELT2中的每一个可以包括覆盖或重叠反射电极层和/或透明电极层的导电封盖层。因此，可以防止由于在像素PXL的制造工艺中出现的缺陷而对第一电极ELT1和第二电极ELT2的反射电极层造成损坏。然而，导电封盖层可以选择性地包括在第一电极ELT1和第二电极ELT2中的每一个中，并且根据实施方式可以省略导电封盖层。例如，导电封盖层可以被认为是第一电极ELT1和第二电极ELT2中的每一个的构成元件，或者可以被认为是设置在第一电极ELT1和第二电极ELT2上的单独的构成元件。
第一绝缘层INS1可以设置在第一电极ELT1和第二电极ELT2的一个区域或一区域上。例如，第一绝缘层INS1可以形成或设置成覆盖或重叠第一电极ELT1和第二电极ELT2中的每一个的一个区域或一区域，并且可以包括暴露第一电极ELT1和第二电极ELT2中的每一个的另一个区域或另一区域的开口。在其中第一绝缘层INS1可以开口的区域中，第一电极ELT1和第二电极ELT2可以分别电连接到第一接触电极CNE1和第二接触电极CNE2。
例如，第一绝缘层INS1可以暴露第一电极ELT1和第二电极ELT2中的每一个在第一堤BNK1的一个区域或一区域中的一个区域或一区域，并且覆盖或重叠第一电极ELT1和第二电极ELT2中的每一个的剩余区域。在实施方式中，可以省略第一绝缘层INS1。发光元件LD可以设置在钝化层PSV上(或直接设置在钝化层PSV上)和/或第一电极ELT1和第二电极ELT2中的每一个的一个端或一端上。
在实施方式中，第一绝缘层INS1可以首先形成或设置成完全覆盖或重叠第一电极ELT1和第二电极ELT2。在将发光元件LD提供并布置或设置在第一绝缘层INS1上之后，第一绝缘层INS1可部分地开口以暴露第一电极ELT1和第二电极ELT2的一个区域或一区域。例如，第一绝缘层INS1具有暴露第一电极ELT1和第二电极ELT2在第一堤BNK1的上表面上的一个区域或一区域的开口，并且可以至少部分地覆盖或重叠第一电极ELT1和第二电极ELT2的倾斜或曲化表面。例如，在实施方式中，在完成提供和布置或设置发光元件LD之后，第一绝缘层INS1可以以单独的图案的形式被图案化，该单独的图案可以仅局部地设置在发光元件LD之下或下方。
在形成或设置第一电极ELT1和第二电极ELT2之后，第一绝缘层INS1可形成或设置成覆盖或重叠第一电极ELT1和第二电极ELT2。因此，可以防止第一电极ELT1和第二电极ELT2在随后的工艺中受到损坏。
第一绝缘层INS1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或氧化铝(AlxOy)以及各种类型的有机/无机绝缘材料。
发光元件LD可以被提供和布置或设置在其中可以形成或设置第一绝缘层INS1等的发光区域EMA中。在提供发光元件LD之前，可以在发光区域EMA周围形成或设置第二堤BNK2。例如，第二堤BNK2可以形成或设置在显示区域DA中以围绕每个发光区域EMA。
发光元件LD可以被提供给其中形成有第一堤BNK1、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、第二堤BNK2等的每个像素区域PXA以布置或设置在第一电极ELT1和第二电极ELT2之间。例如，可以通过喷射方法、狭缝涂布方法或各种其他方法将多个发光元件LD提供给每个像素PXL的发光区域EMA，并且发光元件LD可以通过施加到第一电极ELT1和第二电极ELT2中的每个的预定对准信号(或对准电压)定向地在第一电极ELT1和第二电极ELT2之间对准。
在实施方式中，至少一个或多个发光元件LD可以在水平方向或倾斜方向上设置在该对第一电极ELT1和第二电极ELT2之间，使得其在纵向方向上的两个端部(例如，第一端部EP1和第二端部EP2)与相邻的一对第一电极ELT1和第二电极ELT2重叠。在实施方式中，至少一个或多个发光元件LD可以设置成在一对相邻的第一电极ELT1和第二电极ELT2之间不与第一电极ELT1和/或第二电极ELT2重叠，并且可以分别通过第一接触电极CNE1和第二接触电极CNE2电连接到该对第一电极ELT1和第二电极ELT2。例如，在实施方式中，发光元件LD可以与第一电极ELT1和/或第二电极ELT2重叠或可以不与第一电极ELT1和/或第二电极ELT2重叠，并且可以通过第一接触电极CNE1和第二接触电极CNE2电连接在第一电极ELT1和第二电极ELT2之间。
第二绝缘层INS2可以设置在发光元件LD的一个区域或一区域上。例如，第二绝缘层INS2可以设置在发光元件LD中的每个的一个区域或一区域上以暴露发光元件LD中的每个的第一端部EP1和第二端部EP2。例如，第二绝缘层INS2可以仅局部设置在发光元件LD中的每个的包括中央区域的一个区域或一区域的上部处。
第二绝缘层INS2可以在每个像素PXL的发光区域EMA中形成为独立图案，但不限于此。在实施方式中，可以省略第二绝缘层INS2，并且第一接触电极CNE1和第二接触电极CNE2中的每一个的一个端部或一端部可以设置在发光元件LD的上表面上(或直接设置在发光元件LD的上表面上)。
第二绝缘层INS2可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)或光刻胶(PR)材料以及各种类型的有机/无机绝缘材料。
在完成发光元件LD的对准之后在发光元件LD上形成或设置第二绝缘层INS2的情况下，可以防止发光元件LD偏离对准位置。在实施方式中，在第一绝缘层INS1和发光元件LD之间存在由于通过第一电极ELT1和第二电极ELT2形成的台阶而引起的分离空间的情况下，可以用在形成第二绝缘层INS2的工艺中引入的绝缘材料填充分离空间。因此，可以更稳定地支撑发光元件LD。然而，在实施方式中，可以不完全填充分离空间。例如，第二绝缘层INS2可以仅形成或设置在发光元件LD的上部处，或者可以形成或设置在发光元件LD的上部和下部两者处。
发光元件LD的可以不被第二绝缘层INS2覆盖或重叠的两个端部(例如，第一端部EP1和第二端部EP2)可以分别被第一接触电极CNE1和第二接触电极CNE2覆盖或重叠。第一接触电极CNE1和第二接触电极CNE2可以形成或设置成彼此间隔开。例如，相邻的第一接触电极CNE1和第二接触电极CNE2可以在至少一个相邻的发光元件LD的第一端部EP1和第二端部EP2上彼此间隔开，且第二绝缘层INS2在相邻的第一接触电极CNE1和第二接触电极CNE2之间。
例如，第一接触电极CNE1和第二接触电极CNE2可设置在第一电极ELT1和第二电极ELT2的上位置处，以覆盖或重叠第一电极ELT1和第二电极ELT2中的每一个的暴露区域。例如，第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2中的每一个的至少一个区域或一区域上，以在第一堤BNK1的上部处或在第一堤BNK1周围与第一电极ELT1和第二电极ELT2中的每一个电接触。
因此，第一接触电极CNE1和第二接触电极CNE2可分别电连接到第一电极ELT1和第二电极ELT2。例如，通过第一接触电极CNE1和第二接触电极CNE2，第一电极ELT1和第二电极ELT2可以分别电连接到与其相邻的至少一个发光元件LD的第一端部EP1和第二端部EP2。
在实施方式中，如图9A和图9B中所示，第一接触电极CNE1和第二接触电极CNE2可以顺序地形成或设置在基础层BSL的一个表面或一表面上的不同的层中。第三绝缘层INS3可以另外设置在第一接触电极CNE1和第二接触电极CNE2之间。
第三绝缘层INS3可设置在第二接触电极CNE2上以覆盖或重叠第二接触电极CNE2。例如，第三绝缘层INS3可以设置在第二绝缘层INS2和第二接触电极CNE2上，使得第三绝缘层INS3的一个端部或一端部可以插置在第一接触电极CNE1和第二接触电极CNE2之间。
例如，第三绝缘层INS3可以插置在彼此相邻的第一接触电极CNE1和第二接触电极CNE2的一个端部或一端部之间。例如，第三绝缘层INS3的设置在发光元件LD的上部处的一个端部或一端部可以覆盖或重叠第二接触电极CNE2的设置在发光元件LD的上部处的一个端部或一端部，并且第一接触电极CNE1的一个端部或一端部可以设置在第三绝缘层INS3的一个端部或一端部上。通过形成第二绝缘层INS2和第三绝缘层INS3，可以有效地防止在发光元件LD的第一端部EP1和第二端部EP2之间出现短路缺陷。
第三绝缘层INS3可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第三绝缘层INS3可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)或光刻胶(PR)材料以及各种类型的有机/无机绝缘材料。
然而，第一接触电极CNE1和第二接触电极CNE2的位置和相互布置关系可以不同地改变。例如，在实施方式中，如图9C和图9D中所示，第一接触电极CNE1和第二接触电极CNE2可以同时在基础层BSL的一个表面或一表面上形成或设置在相同的层上。因此，可以简化像素PXL和包括其的显示设备的制造工艺。
第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料制成。例如，第一接触电极CNE1和第二接触电极CNE2可以包括各种透明导电材料中的至少一种，诸如ITO、IZO、ITZO、ZnO、AZO、GZO、ZTO、GTO和FTO，并且可以实现为基本上透明的或半透反射的，以满足预定的透光率。因此，通过第一端部EP1和第二端部EP2中的每一个从发光元件LD发射的光可穿过第一接触电极CNE1和第二接触电极CNE2以发射到显示面板PNL的外部。
第四绝缘层INS4可以设置在第一接触电极CNE1和第二接触电极CNE2和/或第三绝缘层INS3上。例如，第四绝缘层INS4可以完全形成和/或设置在显示区域DA中以覆盖或重叠第一堤BNK1和第二堤BNK2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、第二绝缘层INS2和/或第三绝缘层INS3、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。第四绝缘层INS4可包括无机层和有机层中的至少一层。
第四绝缘层INS4可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第四绝缘层INS4可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或氧化铝(AlxOy)以及各种类型的有机/无机绝缘材料。
在实施方式中，第四绝缘层INS4可以包括多层结构的薄膜封装层。例如，第四绝缘层INS4可以包括多层结构的薄膜封装层，其可以包括至少两个无机绝缘层和插置在至少两个无机绝缘层之间的至少一个有机绝缘层。然而，第四绝缘层INS4的材料和/或结构可以不同地改变。例如，在实施方式中，至少一个填充层FIL和/或上衬底可进一步设置在第四绝缘层INS4上。
填充层FIL可包括环氧基填料或硅氧烷基填料，但不限于此。填充层FIL可以包括具有相对低的折射率(例如，约1.5至1.6)的材料，使得从发光元件LD发射的光可以在显示面板PNL的正向方向上(包括第三方向DR3)平稳地发射。
类似地，第一绝缘层INS1和第四绝缘层INS4也可以由具有相对低折射率的材料制成，使得从发光元件LD发射的光可以在显示面板PNL的正向方向上更平稳地发射。例如，第一绝缘层INS1和第四绝缘层INS4中的每一个可以包括低折射率材料，该低折射率材料具有与填充层FIL的折射率相似或相同的折射率(例如，约1.4至1.6)。例如，第一绝缘层INS1和第四绝缘层INS4中的每一个可以包括折射率为1.52的氧化硅(SiOx)。
例如，通过将形成或设置在显示层DPL中的至少一个或多个绝缘层和/或填充层FIL进行折射率匹配来控制从发光元件LD发射的光在显示面板PNL的正向方向上被进一步引导，因此可以改善像素PXL的光效率。
第二绝缘层INS2和/或第三绝缘层INS3可包括具有与第一绝缘层INS1和第四绝缘层INS4的折射率相似或相同的折射率的低折射率材料，例如，氧化硅(SiOx)，但不限于此。例如，在实施方式中，第二绝缘层INS2和第三绝缘层INS3可以以预定厚度或更大的厚度形成以确保发光元件LD的第一端部EP1和第二端部EP2之间的电稳定性，并且它们可以被同时蚀刻以使工艺简化。例如，在第二绝缘层INS2完全形成或设置在其中布置或设置有发光元件LD的显示区域DA中之后，可以首先蚀刻第二绝缘层INS2以暴露发光元件LD的第二端部EP2。此后，可在第一次形成第三绝缘层INS3之后再次蚀刻第二绝缘层INS2。例如，在第三绝缘层INS3首先完全形成或设置成覆盖或重叠第二接触电极CNE2之后，可以同时蚀刻第二绝缘层INS2和第三绝缘层INS3，使得发光元件LD的第一端部EP1暴露。
为了防止在平稳地同时蚀刻第二绝缘层INS2和第三绝缘层INS3的同时损坏设置在第二绝缘层INS2和第三绝缘层INS3之下或下方的发光元件LD，第二绝缘层INS2和第三绝缘层INS3可以由具有良好蚀刻比的材料制成。例如，第二绝缘层INS2和第三绝缘层INS3可以由相同或类似的材料制成，并且例如，它们可以包括具有良好蚀刻比的氮化硅(SiNx)。然而，氮化硅(SiNx)的折射率比氧化硅(SiOx)的折射率高。因此，第二绝缘层INS2和第三绝缘层INS3可包括具有比第一绝缘层INS1和第四绝缘层INS4的折射率更高的折射率(例如，大约1.9)的高折射率材料。
例如，设置在从发光元件LD发射的光可行进的路径上的第一接触电极CNE1和第二接触电极CNE2可包括诸如ITO的透明电极材料，并且第一接触电极CNE1和第二接触电极CNE2也可具有比第一绝缘层INS1和第四绝缘层INS4的折射率更高的折射率(例如，约1.95)。
根据上述实施方式的像素PXL通过使用发光元件LD作为光源发射具有期望亮度的光。例如，可以通过使用像素电路PXC将对应于要在像素PXL中表达的灰度的驱动电流提供给发光元件LD。可以通过驱动电流在发光元件LD内产生光，并且所产生的光可以穿过设置在显示层DPL上的至少一个电极、绝缘层和/或填充层FIL以发射到像素PXL的外部。
在实施方式中，在发光元件LD中产生的一些光可以在第三方向DR3上发射以穿过第二绝缘层INS2、第三绝缘层INS3和/或第四绝缘层INS4、第一接触电极CNE1或第二接触电极CNE2和/或填充层FIL，并且光可以在显示面板PNL的正向方向上排出。例如，由发光元件LD产生的其他一些光首先通过第一端部EP1和第二端部EP2从发光元件LD在第一方向DR1上发射，并且然后它可以沿显示面板PNL的正向方向上行进。
例如，从发光元件LD的第一端部EP1和第二端部EP2发射的一些光可以朝向第一电极ELT1和第二电极ELT2行进以被第一电极ELT1和第二电极ELT2反射，并且它可以穿过第一绝缘层INS1、第一接触电极CNE1或第二接触电极CNE2、第三绝缘层INS3和/或第四绝缘层INS4和/或填充层FIL以在显示面板PNL的正向方向上被引导。
从发光元件LD的第一端部EP1和第二端部EP2发射的其他一些光不入射在第一电极ELT1和第二电极ELT2上，而是它可以穿过诸如第一接触电极CNE1或第二接触电极CNE2和/或第三绝缘层INS3的高折射率层，并且可以在显示面板PNL的正向方向上排出。
然而，在该过程中，可能发生像素PXL中的光损失。例如，从发光元件LD发射的一些光可能由于第一电极ELT1和第二电极ELT2的光吸收和/或由于由诸如第一接触电极CNE1和第二接触电极CNE2以及第三绝缘层INS3的高折射率层而引起的显示面板PNL的非正向方向(例如，第一方向DR1或第二方向DR2)上的光波导而损失。例如，入射到第一电极ELT1和第二电极ELT2上的一些光可以被第一电极ELT1和第二电极ELT2吸收并损失。例如，入射到高折射率层(诸如第一接触电极CNE1和第二接触电极CNE2以及第三绝缘层INS3)上的一些光可以不发射到像素PXL的外部，同时通过全反射等在高折射率层内部进行面内传播。因此，像素PXL的光效率可以降低。
因此，在下文中，将公开可通过减少或防止从发光元件LD发射的光的损失来改善像素PXL的光效率的各种实施方式。
图11A至图11F分别示出根据实施方式的像素PXL的俯视平面图。例如，图11A至图11F示出了根据图7A的实施方式的像素PXL的修改的实施方式。在实施方式中，根据图11A至图11F的实施方式的像素PXL还可以选择性地包括如图8A至图10的实施方式中那样的第一堤BNK1。第一堤BNK1可形成为如图8A和图8B的实施方式中那样的独立的或一体的图案，并且第一堤BNK1的形状、尺寸和/或位置不受特别限制。因此，代替示出第一堤BNK1，图11A至图11F仅示意性地示出第一堤BNK1的第一侧壁SDW1和第二侧壁SDW2在第一方向DR1上起始的点SP1和SP2以及其中可以形成或设置第一堤BNK1的堤区域BA。
图12A和图12B分别示出根据实施方式的像素PXL的示意性剖视图。例如，图12A和图12B示出沿着图11A的线III-III'截取的像素PXL的截面的不同实施方式。例如，图12A示出了其中第一接触电极CNE1和第二接触电极CNE2如图9A的实施方式中那样在不同的工艺中形成且第三绝缘层INS3插置在第一接触电极CNE1和第二接触电极CNE2之间的实施方式。图12B示出了其中第一接触电极CNE1和第二接触电极CNE2如图9C的实施方式中那样形成或设置在相同的层上的实施方式。在第一接触电极CNE1和第二接触电极CNE2形成或设置在相同的层上的情况下，第一接触电极CNE1和第二接触电极CNE2可以同时或顺序地形成或设置。
在图11A至图12B的实施方式中，相同的附图标记表示与上述实施方式类似或相同的构成元件(例如，彼此对应的构成元件)，并且将省略其详细描述。
参考图11A至图12B，在从发光元件LD发射的光可以通过的路径上，可以在像素PXL的第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2中的至少一个中形成开口。例如，像素PXL可以包括形成在与发光元件LD的第一端部EP1相邻的第一区域AR1中的第一开口OPN1和形成在与发光元件LD的第二端部EP2相邻的第二区域AR2中的第二开口OPN2。在图11A至图12B的实施方式中，第一开口OPN1和第二开口OPN2可以分别形成在第一电极ELT1和第二电极ELT2中。
第一区域AR1是与发光元件LD的第一端部EP1相邻的区域，并且可以综合地表示其中开口可以在发光元件LD的一个侧或一侧处形成在第一电极ELT1和/或第一接触电极CNE1中的区域。例如，第一区域AR1可以综合地表示其中在第一方向DR1上从发光元件LD的第一端部EP1形成第一电极ELT1和/或第一接触电极CNE1的区域。
类似地，第二区域AR2是与发光元件LD的第二端部EP2相邻的区域，并且可以综合地指其中开口可以在发光元件LD的另一个侧或另一侧处形成在第二电极ELT2和/或第二接触电极CNE2中的区域。例如，第二区域AR2可以综合地表示其中在第一方向DR1上从发光元件LD的第二端部EP2形成第二电极ELT2和/或第二接触电极CNE2的区域。
在实施方式中，第一开口OPN1和第二开口OPN2可以具有可以彼此对称或基本上对称的形状，并且可以具有彼此基本相同或相似的尺寸。例如，第一开口OPN1和第二开口OPN2可以具有相同的形状和/或尺寸或者可以形成为相同的形状和/或尺寸。例如，第一开口OPN1和第二开口OPN2可具有可以基于其中可以设置发光元件LD的区域彼此对称或基本上对称的形状。
在实施方式中，第一开口OPN1和第二开口OPN2可以与发光元件LD间隔开基本上相等或相似的距离。例如，第一开口OPN1可与第一电极ELT1的面对第二电极ELT2的一个侧或一侧隔开第一距离d1，并且第二开口OPN2可与第二电极ELT2的面对第一电极ELT1的一个侧或一侧隔开第二距离d2。第二距离d2可以与第一距离d1基本相同。这里，“基本相同”可以意味着它们在预定误差范围(例如，工艺中的允许误差范围)内相似或相同。
根据实施方式，第一开口OPN1和第二开口OPN2的形状、尺寸和/或位置可以不同地改变。例如，如图11A中所示，第一开口OPN1和第二开口OPN2可以形成为具有这样的形状，其中，设置在发光元件LD的相反方向上的第一电极ELT1和第二电极ELT2中的每一个的一个区域或一区域可以被开口或去除，使得可以在第一电极ELT1和第二电极ELT2中的每一个中形成凹槽。
例如，在其中第一电极ELT1设置在发光元件LD的左侧或一侧处并且第二电极ELT2设置在发光元件LD的右侧或另一侧处的像素PXL中，第一电极ELT1的左区域或一区域被开口以形成第一开口OPN1，并且第二电极ELT2的右区域或另一区域被开口以形成第二开口OPN2。例如，第二电极ELT2可具有右开口或另一开口的第二开口OPN2(诸如
Figure BDA0003219581930000571
或大致“C”形状)，并且可具有背对发光元件LD的形状，并且第一电极ELT1可具有可相对于第二电极ELT2对称或大致对称的左开口或一开口的第一开口OPN1并且可具有背对发光元件LD的形状。
在实施方式中，如图11B至图11F中所示，第一开口OPN1和第二开口OPN2可分别定位在第一电极ELT1和第二电极ELT2的内部。例如，当在平面图中观察时，第一开口OPN1可位于第一电极ELT1和第一接触电极CNE1内部，并且第二开口OPN2可位于第二电极ELT2和第二接触电极CNE2内部。
在实施方式中，第二开口OPN2可具有与第一开口OPN1的形状和/或尺寸基本相同的形状和/或尺寸。例如，为了在显示面板PNL的正向方向上均匀地引导从发光元件LD的第一端部EP1和第二端部EP2发射的光，第一开口OPN1和第二开口OPN2可形成为具有基本相同的尺寸和形状，并且第一开口OPN1和第二开口OPN2可在其中可设置发光元件LD的区域周围形成在彼此对称或基本对称的位置处。然而，本公开不限于此。例如，在实施方式中，在从发光元件LD的第一端部EP1和第二端部EP2发射的光的量不同的情况下，为了将它们均匀地匹配，或者出于其他目的，第一开口OPN1和第二开口OPN2可以形成为具有不同的形状和/或尺寸，或者第一开口OPN1和第二开口OPN2可以形成或设置在非对称位置处。例如，在实施方式中，可以仅选择性地形成第一开口OPN1和第二开口OPN2中的一个。
第一开口OPN1和第二开口OPN2中的每一个可以形成为单个开口，或者可以由多个开口形成。例如，如图11A至图11C中所示，单个第一开口OPN1可以设置在第一区域AR1中，并且单个第二开口OPN2可以设置在第二区域AR2中。例如，如图11D至图11F中所示，多个第一开口OPN1可布置或设置或形成在第一区域AR1中，并且多个第二开口OPN2可布置或设置或形成在第二区域AR2中。
在多个第一开口OPN1和第二开口OPN2分别布置或设置在第一区域AR1和第二区域AR2中的情况下，根据实施方式，第一开口OPN1和第二开口OPN2的相应形状和/或尺寸和布置方向可以不同地改变。例如，第一开口OPN1在第一区域AR1中可以具有如图11D中所示那样大致在水平方向(例如，第一方向DR1)上延伸的形状、如图11E中所示那样大致在竖直方向(例如，第二方向DR2)上延伸的形状或如图11F中所示那样大致在对角线方向(例如，在平面图中与第一方向DR1和第二方向DR2交叉或相交的方向)上延伸的形状。作为示例，第一开口OPN1中的每一个可以具有大致棒状形状或大致矩形形状，但不限于此。类似地，第二开口OPN2在第二区域AR2中可分别具有大致在水平方向、大致在竖直方向或大致在对角线方向上延伸的形状(例如，大致棒状形状或大致矩形形状)。
此外，第一开口OPN1和第二开口OPN2的形状可以不同地改变。例如，第一开口OPN1和第二开口OPN2中的每一个可以具有诸如大致多边形形状、大致圆形形状或大致椭圆形形状的各种形状。例如，第一开口OPN1可以沿着预定方向规则地布置或设置或形成，或者可以不规则地分布在第一区域AR1中。类似地，第二开口OPN2可以沿着预定方向规则地布置或设置或形成，或者可以不规则地分布在第二区域AR2中。例如，第一开口OPN1和第二开口OPN2可以具有相同的图案、方向和/或布置形式，或者可以具有不同的图案、方向和/或布置形式。
在上述实施方式中，第一开口OPN1和第二开口OPN2的尺寸和位置可以不同地改变。例如，在发光元件LD应该对准的位置处，第一电极ELT1和第二电极ELT2可以形成为具有足以形成发光元件LD自对准所需的电场的线宽，并且第一电极ELT1和第二电极ELT2在其他区域中开口。例如，在要电连接到第一接触电极CNE1和第二接触电极CNE2的位置处，第一电极ELT1和第二电极ELT2可以形成为具有可用于与第一接触电极CNE1和第二接触电极CNE2电连接所必需的线宽，并且第一电极ELT1和第二电极ELT2可以在其他区域中开口。
在实施方式中，在像素PXL可包括设置在第一电极ELT1和第二电极ELT2之下或下方的第一堤BNK1的情况下，第一开口OPN1和第二开口OPN2可至少设置在发光元件LD和第一堤BNK1之间。例如，第一开口OPN1和第二开口OPN2可在与发光元件LD的第一端部EP1和第二端部EP2相邻(或直接相邻)的位置处形成在第一电极ELT1和第二电极ELT2中。因此，能够有效地减少或防止从发光元件LD的第一端部EP1和第二端部EP2发射的光被第一电极ELT1和第二电极ELT2吸收。
例如，第一开口OPN1和第二开口OPN2可以选择性地与第一堤BNK1重叠。例如，如图11A、图11B以及图11D至图11F中所示，第一开口OPN1和第二开口OPN2在第一区域AR1和第二区域AR2中可以分别从其中设置有第一堤BNK1的堤区域BA和发光元件LD之间的区域延伸到与堤区域BA重叠的区域。通过将第一电极ELT1和第二电极ELT2开口较宽的区域，可以有效地减少由第一电极ELT1和第二电极ELT2吸收的光量。
在实施方式中，如图11C中所示，第一开口OPN1和第二开口OPN2在第一区域AR1和第二区域AR2中可分别设置在其中设置第一堤BNK1的堤区域BA和发光元件LD之间的区域中，并且第一开口OPN1和第二开口OPN2可形成为具有不与第一堤BNK1重叠的窄宽度。通过由第一堤BNK1的第一侧壁SDW1和第二侧壁SDW2以及其上的第一电极ELT1和第二电极ELT2形成的反射分隔壁，可以增加被反射以在显示面板PNL的正向方向上引导的光相对于从发光元件LD发射的光的比例。
例如，考虑到像素PXL的结构、光特性和/或工艺条件，第一开口OPN1和第二开口OPN2可形成为与第一堤BNK1重叠或不与第一堤BNK1重叠。例如，如在图7D的实施方式中那样，在像素PXL还可以包括至少一个中间电极IET的情况下，可以在中间电极IET中选择性地形成开口。
在第一开口OPN1和第二开口OPN2形成在第一电极ELT1和第二电极ELT2中的情况下，第一电极ELT1和第二电极ELT2可以在其中可以不形成第一开口OPN1和第二开口OPN2的区域中分别电连接到第一接触电极CNE1和第二接触电极CNE2。例如，第一电极ELT1和第一接触电极CNE1可以在第一开口OPN1的外周(例如，第一接触电极CNE1的边缘区域)处彼此电连接，并且第二电极ELT2和第二接触电极CNE2可以在第二开口OPN2的外周(例如，第二接触电极CNE2的边缘区域)处彼此电连接。
根据上述实施方式，通过在从发光元件LD发射的光可以通过的路径上在第一电极ELT1和第二电极ELT2中形成第一开口OPN1和第二开口OPN2，可以减少或防止光被第一电极ELT1和第二电极ELT2吸收。因此，可以通过减少像素PXL的光损失来改善光效率。
图13A至图13F分别示出根据实施方式的像素PXL的俯视平面图。例如，图13A至图13F示出根据图11A至图11F的实施方式的像素PXL的修改的实施方式。
图14A和图14B分别示出根据实施方式的像素PXL的示意性剖视图。例如，图14A和图14B示出沿着图13C的线Ⅳ-Ⅳ'截取的像素PXL的截面的不同实施方式。例如，图14A示出了其中第一接触电极CNE1和第二接触电极CNE2在不同的工艺中形成并且第三绝缘层INS3插置在第一接触电极CNE1和第二接触电极CNE2之间的实施方式。图14B示出了其中第一接触电极CNE1和第二接触电极CNE2形成或设置在相同的层上的实施方式。
在图13A至图14B的实施方式中，将省略与上述实施方式(例如，图11A至图12B的实施方式)的配置类似或相同的配置的详细描述。
参考图13A至图14B，像素PXL可以包括形成在与发光元件LD的第一端部EP1相邻的第一区域AR1中的第一开口OPN1'和形成在与发光元件LD的第二端部EP2相邻的第二区域AR2中的第二开口OPN2'。在图13A至图14B的实施方式中，第一开口OPN1'和第二开口OPN2'可以分别形成在第一接触电极CNE1和第二接触电极CNE2中。
第一开口OPN1'和第二开口OPN2'可以具有彼此对称或基本对称的形状，并且可以具有彼此基本相同或相似的尺寸。例如，第一开口OPN1'和第二开口OPN2'可以具有相同的形状和/或尺寸，并且可以具有基于其中设置有发光元件LD的区域彼此对称或基本对称的形状。例如，第一开口OPN1'和第二开口OPN2'可以与发光元件LD间隔开基本上相等或相似的距离。
第一开口OPN1'和第二开口OPN2'的形状、尺寸和/或位置可以不同地改变。例如，如图13A中所示，第一开口OPN1'和第二开口OPN2'可以形成为具有这样的形状，其中，设置在发光元件LD的相反方向上的第一接触电极CNE1和第二接触电极CNE2中的每一个的一个区域或一区域被开口或去除，使得可以在第一接触电极CNE1和第二接触电极CNE2中的每一个中形成凹槽。
例如，在其中第一接触电极CNE1设置在发光元件LD的左侧或一侧处并且第二接触电极CNE2设置在发光元件LD的右侧或另一侧处的像素PXL中，第一接触电极CNE1的左区域或一区域被开口以形成开口OPN1'，并且第二接触电极CNE2的右侧或另一区域被开口以形成第二开口OPN2'。例如，第二接触电极CNE2可具有右开口或另一开口的第二开口OPN2'(诸如
Figure BDA0003219581930000621
或大致“C”形状)并且可具有背对发光元件LD的形状，并且第一接触电极CNE1可具有可以相对于第二接触电极CNE2对称或大致对称的左开口或一开口的第一开口OPN1'并且可具有背对发光元件LD的形状。
在实施方式中，如图13B至图13F中所示，第一开口OPN1'和第二开口OPN2'可分别定位在第一接触电极CNE1和第二接触电极CNE2内部。例如，当在平面图中观察时，第一开口OPN1'可以位于第一电极ELT1和第一接触电极CNE1内部，并且第二开口OPN2'可以位于第二电极ELT2和第二接触电极CNE2内部。
在实施方式中，第一开口OPN1'和第二开口OPN2'可以具有基本相等的尺寸和/或形状，但不限于此。例如，第一开口OPN1'和第二开口OPN2'可以形成在彼此对称的位置处，但不限于此。例如，在实施方式中，可以仅形成第一开口OPN1'和第二开口OPN2'中的一个。
第一开口OPN1'和第二开口OPN2'中的每一个可以形成为单个开口，或者可以由多个开口形成。例如，如图13A至图13C中所示，单个第一开口OPN1'可以设置在第一区域AR1中，并且单个第二开口OPN2'可以设置在第二区域AR2中。例如，如图13D至图13F中所示，多个第一开口OPN1'可以布置或设置或形成在第一区域AR1中，并且多个第二开口OPN2'可以布置或设置或形成在第二区域AR2中。
在多个第一开口OPN1'和第二开口OPN2'分别布置或设置或形成在第一区域AR1和第二区域AR2中的情况下，根据实施方式，第一开口OPN1'和第二开口OPN2'的相应形状和/或尺寸和布置方向可以不同地改变。例如，如图13D、图13E和图13F中所示，第一开口OPN1'可具有分别在第一区域AR1中大致水平地、或大致竖直地、或大致对角地延伸的形状，并且第二开口OPN2'可具有在第二区域AR2中大致水平地、或大致竖直地、或大致对角地延伸的形状。
例如，第一开口OPN1'和第二开口OPN2'的形状可以不同地改变，并且例如，第一开口OPN1'和第二开口OPN2'中的每一个可以具有各种形状，诸如大致多边形形状、大致圆形形状或大致椭圆形形状。例如，第一开口OPN1'在第一区域AR1中可以沿着预定方向规则地布置或设置或形成，或者可以不规则地分布。类似地，第二开口OPN2'在第二区域AR2中可以沿着预定方向规则地布置或设置或形成，或者可以不规则地分布。例如，第一开口OPN1'和第二开口OPN2'可以具有相同的图案、方向和/或布置形式，或者可以具有不同的图案、方向和/或布置形式。
此外，第一开口OPN1'和第二开口OPN2'的尺寸和位置可以不同地改变。例如，在要电连接到发光元件LD以及第一电极ELT1和第二电极ELT2的位置处，第一接触电极CNE1和第二接触电极CNE2可以形成或设置为具有可用于与发光元件LD以及第一电极ELT1和第二电极ELT2电连接所必需的线宽，并且第一接触电极CNE1和第二接触电极CNE2可以在其他区域中开口。
在实施方式中，在像素PXL可以包括设置在第一电极ELT1和第二电极ELT2之下或下方的第一堤BNK1的情况下，第一开口OPN1'和第二开口OPN2'可以至少设置在发光元件LD和第一堤BNK1之间。例如，第一开口OPN1'和第二开口OPN2'可以在与发光元件LD的第一端部EP1和第二端部EP2相邻(例如，直接相邻)的位置处形成在第一接触电极CNE1和第二接触电极CNE2中。因此，能够有效地减少或防止从发光元件LD的第一端部EP1和第二端部EP2发射的光在第一接触电极CNE1和第二接触电极CNE2内在第二方向DR2上面内传播。
在第一接触电极CNE1和第二接触电极CNE2中形成第一开口OPN1'和第二开口OPN2'的情况下，第一接触电极CNE1和第二接触电极CNE2可以在其中可以不形成第一开口OPN1'和第二开口OPN2'的区域中分别电连接到第一电极ELT1和第二电极ELT2。
第一开口OPN1'和第二开口OPN2'可以选择性地与第一堤BNK1重叠。例如，如图13A和图13B中所示，第一开口OPN1'和第二开口OPN2'在第一区域AR1和第二区域AR2中可以分别从其中设置有第一堤BNK1的堤区域BA和发光元件LD之间的区域延伸到与堤区域BA重叠的区域。通过将第一接触电极CNE1和第二接触电极CNE2开口较宽的区域，可以有效地减少在第一接触电极CNE1和第二接触电极CNE2内传播的光的量。
在实施方式中，如图13C至图13F中所示，第一开口OPN1'和第二开口OPN2'在第一区域AR1和第二区域AR2中可分别设置在其中可以设置有第一堤BNK1的堤区域BA与发光元件LD之间的区域中，并且第一开口OPN1'和第二开口OPN2'可形成为具有不与第一堤BNK1重叠的窄宽度。由于第一开口OPN1'和第二开口OPN2'的形成，可以最小化第一接触电极CNE1和第二接触电极CNE2的电阻的增加，并且可以确保用于电连接第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2的连接部分的足够面积。
例如，为了减少光在第一接触电极CNE1和第二接触电极CNE2内部传播的路径，可以有利地将第一接触电极CNE1和第二接触电极CNE2开口得更宽，然而，考虑到第一接触电极CNE1和第二接触电极CNE2的电阻的增加或与第一电极ELT1和第二电极ELT2的连接问题，可以确定第一开口OPN1'和第二开口OPN2'。例如，如在图7D的实施方式中那样，在像素PXL还可包括第三接触电极CNE3等的情况下，开口可选择性地形成或设置在第三接触电极CNE3中。
如图14A的实施方式中的那样，在第三绝缘层INS3可以形成或设置在第二接触电极CNE2上的情况下，第三绝缘层INS3可与第二接触电极CNE2一起开口。例如，第三绝缘层INS3也可以在第二区域AR2中开口。第二开口OPN2'可以包括形成在第二接触电极CNE2和第三绝缘层INS3中的每一个中的开口。在实施方式中，相同尺寸和/或位置的第二开口OPN2'可以形成在第二接触电极CNE2和第三绝缘层INS3中的每一个中，但本公开不限于此。
第一接触电极CNE1和第二接触电极CNE2和/或第三绝缘层INS3开口的区域(例如，第一开口OPN1'和第二开口OPN2')可以填充有具有比第一接触电极CNE1和第二接触电极CNE2和/或第三绝缘层INS3的折射率低的折射率的材料，例如，第四绝缘层INS4和/或填充层FIL。因此，可以增加发射到像素PXL外部的光的比例。
另一方面，在第二绝缘层INS2可以与第三绝缘层INS3一起同时蚀刻的情况下，第二绝缘层INS2可以包括与第三绝缘层INS3的高折射率材料相同的高折射率材料(例如，具有比第一绝缘层INS1和第四绝缘层INS4的折射率更大的折射率的材料)。然而，在第二绝缘层INS2的情况下，它仅局部设置在发光元件LD的除第一端部EP1和第二端部EP2之外的剩余区域上，并且例如，它可以不设置在第一区域AR1和第二区域AR2中。因此，通过第二绝缘层INS2，由于面内光传播引起的光损失可能不会像第三绝缘层INS3中那样多。
例如，如上所述，为了折射率匹配，第一绝缘层INS1和第四绝缘层INS4以及填充层FIL可以由低折射率材料制成。例如，第一绝缘层INS1和第四绝缘层INS4以及填充层FIL可以具有比第一电极ELT1和第二电极ELT2、第一接触电极CNE1和第二接触电极CNE2和/或第二绝缘层INS2和第三绝缘层INS3的折射率更小的折射率。
根据上述实施方式，通过在可用作在从发光元件LD发射的光可通过的路径上的面内光传播的路径的高折射率层(例如，第一接触电极CNE1和第二接触电极CNE2和/或第三绝缘层INS3)中形成第一开口OPN1'和第二开口OPN2'，可以减少或防止由于高折射率层而引起的显示面板PNL的非正向方向上的光波导。例如，通过在第一区域AR1和第二区域AR2中使高折射率层至少部分地开口，可以减少可困在由高折射率层形成的光波导中并且不发射到像素PXL的外部的光的量。因此，可以通过减少像素PXL的光损失来改善光效率。
图15A和图15B分别示出了根据实施方式的像素PXL的俯视平面图。例如，图15A和图15B通过图11A至图11F的实施方式和图13A至图13F的实施方式的组合示出像素PXL的修改的实施方式。
图16A和图16B分别示出根据实施方式的像素PXL的示意性剖视图。例如，图16A和图16B示出沿着图15A的线V-V'截取的像素PXL的截面的不同实施方式。例如，图16A示出了其中第一接触电极CNE1和第二接触电极CNE2在不同的工艺中形成且第三绝缘层INS3插置在第一接触电极CNE1和第二接触电极CNE2之间的实施方式。图16B示出了其中第一接触电极CNE1和第二接触电极CNE2形成或设置在相同的层上的实施方式。
在图15A至图16B的实施方式中，将省略与上述实施方式的配置类似或相同的配置的详细描述。
参考图15A至图16B，像素PXL可以包括形成在与发光元件LD的第一端部EP1相邻的第一区域AR1中的第一开口OPN1”以及形成在与发光元件LD的第二端部EP2相邻的第二区域AR2中的第二开口OPN2”。在图15A至图16B的实施方式中，第一开口OPN1"可以形成在第一电极ELT1和第一接触电极CNE1中，并且第二开口OPN2"可以形成在第二电极ELT2和第二接触电极CNE2中。
例如，第一开口OPN1"可以包括形成在第一电极ELT1中的第(1-1)开口OPN1-1和形成在第一接触电极CNE1中的第(1-2)开口OPN1-2。在实施方式中，第(1-1)开口OPN1-1和第(1-2)开口OPN1-2可以具有相同或相似的形状和/或尺寸。例如，如图15A中所示，第(1-1)开口OPN1-1和第(1-2)开口OPN1-2可以具有彼此相似的形状和尺寸。在实施方式中，第(1-1)开口OPN1-1和第(1-2)开口OPN1-2可以具有不同的形状和/或尺寸。例如，如图15B中所示，第(1-1)开口OPN1-1和第(1-2)开口OPN1-2可以具有不同的形状和尺寸。例如，如图15A中所示，第(1-1)开口OPN1-1和第(1-2)开口OPN1-2的一个端或一端可以设置在第一方向DR1上的相同点处，或者如图15B中所示，第(1-1)开口OPN1-1和第(1-2)开口OPN1-2的一个端或一端可以设置在第一方向DR1上的不同点处。例如，第(1-1)开口OPN1-1和第(1-2)开口OPN1-2可以形成在相似或相同的位置处，或者可以形成在不同的位置处。例如，第(1-1)开口OPN1-1和第(1-2)开口OPN1-2可以彼此重叠，但不限于此。
类似地，第二开口OPN2"可以包括形成在第二电极ELT2中的第(2-1)开口OPN2-1和形成在第二接触电极CNE2中的第(2-2)开口OPN2-2。在实施方式中，第(2-1)开口OPN2-1和第(2-2)开口OPN2-2可以具有相同或相似的形状和/或尺寸。例如，如图15A中所示，第(2-1)开口OPN2-1和第(2-2)开口OPN2-2可以具有彼此相似的形状和尺寸。在实施方式中，第(2-1)开口OPN2-1和第(2-2)开口OPN2-2可以具有不同的形状和/或尺寸。例如，如图15B中所示，第(2-1)开口OPN2-1和第(2-2)开口OPN2-2可以具有不同的形状和尺寸。例如，如图15A中所示，第(2-1)开口OPN2-1和第(2-2)开口OPN2-2的一个端或一端可以设置在第一方向DR1上的相同点处，或者如图15B中所示，第(2-1)开口OPN2-1和第(2-2)开口OPN2-2的一个端或一端可以设置在第一方向DR1上的不同点处。例如，第(2-1)开口OPN2-1和第(2-2)开口OPN2-2可以形成在相似或相同的位置处，或者可以形成在不同的位置处。例如，第(2-1)开口OPN2-1和第(2-2)开口OPN2-2可以彼此重叠，但不限于此。
例如，如图16A中所示，在像素PXL可以包括第三绝缘层INS3的情况下，第三绝缘层INS3也可以在第二区域AR2中开口。第三绝缘层INS3可以以与第(2-1)开口OPN2-1和/或第(2-2)开口OPN2-2的形状和/或尺寸相同或相似的形状和/或尺寸开口，或者可以以与第(2-1)开口OPN2-1和/或第(2-2)开口OPN2-2的形状和/或尺寸不同的形状和/或尺寸开口。例如，第三绝缘层INS3可以在其中可以形成第(2-2)开口OPN2-2的区域中开口，但不限于此。
除了图15A至图16B中所示的实施方式之外，第一开口OPN1"和第二开口OPN2"可以通过组合图11A至图12B的实施方式中的至少一个和图13A至图14B的实施方式中的至少一个而形成在像素PXL中。例如，图11A至图12B的实施方式和图13A至图14B的实施方式可以以所有可能的组合而组合。
根据上述实施方式，通过在第一电极ELT1和第二电极ELT2、第一接触电极CNE1和第二接触电极CNE2和/或第三绝缘层INS3中形成第一开口OPN1"和第二开口OPN2"，在从发光元件LD发射的光可以通过的路径上，可减小或防止光被第一电极ELT1和第二电极ELT2吸收和/或由于诸如第一接触电极CNE1和第二接触电极CNE2以及第三绝缘层INS3的高折射率层而引起的显示面板PNL的非正向方向上的光波导。因此，可以通过减少像素PXL的光损失来改善光效率。
根据图11A至图16B的实施方式，在邻近包括在像素PXL的光源中的发光元件LD的第一端部EP1的第一区域AR1中，第一开口OPN1、OPN1'和OPN1"可以形成在第一电极ELT1和第一接触电极CNE1中的至少一个中。例如，在邻近发光元件LD的第二端部EP2的第二区域AR2中，第二开口OPN2、OPN2'和OPN2"形成在第二电极ELT2和第二接触电极CNE2中的至少一个中。例如，在实施方式中，开口也可以形成在作为面内光波导的路径的至少一个高折射率绝缘膜(例如，第三绝缘层INS3)中。因此，可以通过减少或防止可能在像素PXL内发生的光损失来改善像素PXL的光效率。
另一方面，在上述实施方式中，至少一个第一开口OPN1、OPN1'或OPN1"和至少一个第二开口OPN2、OPN2'或OPN2"分别形成在第一区域AR1和第二区域AR2中，但本公开不限于此。例如，取决于像素PXL的结构和/或期望的发光特性，第一开口OPN1、OPN1'或OPN1"或第二开口OPN2、OPN2'或OPN2"可仅形成在与发光元件LD的第一端部EP1和第二端部EP2中的一个相邻的区域中，同时开口可不形成在与剩余端部相邻的区域中。
图17A和图17B分别示出根据实施方式的像素的示意性剖视图。例如，图17A和图17B示出根据图16B的实施方式的包括像素PXL的显示面板PNL的一个区域或一区域的截面的实施方式。例如，图17A示出不包括颜色转换颗粒(例如，红色量子点QDr和绿色量子点QDg)的显示面板PNL的实施方式，并且图17B示出了包括颜色转换颗粒的显示面板PNL的实施方式。例如，根据本公开的显示设备可以选择性地包括设置在像素PXL的上部处的颜色转换颗粒。
在实施方式中，图17A和图17B基于其中设置有包括彼此相邻的第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3的一个像素单元PXU的区域示出了显示面板PNL的示意性剖视图。另一方面，由于已经通过上述实施方式详细描述了每个像素PXL的实施方式的结构，因此图17A和图17B分别基于一个发光元件LD示意性地示出了每个像素PXL的结构。例如，在图17A和图17B的实施方式中，相同的附图标记表示与上述实施方式的构成元件类似或相同的构成元件，并且将省略其详细描述。
首先，参考图5至图17A，每个像素PXL的光源单元LSU可以设置在基础层BSL和/或电路层PCL上的显示层DPL中。例如，在显示层DPL的每个发光区域EMA中，可以设置相应像素PXL的光源单元LSU。例如，用于划分每个发光区域EMA的第二堤BNK2可以设置在相邻的发光区域EMA之间。
根据实施方式可以不同地配置或结构化的光源单元LSU可以形成或设置在每个像素PXL的发光区域EMA中。例如，图16B中示出的第一堤BNK1、第一电极ELT1和第二电极ELT2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及第一绝缘层INS1、第二绝缘层INS2和第四绝缘层INS4可以设置在每个发光区域EMA中。例如，填充层FIL可以设置在第四绝缘层INS4上。在实施方式中，第一电极ELT1和第二电极ELT2和/或第一接触电极CNE1和第二接触电极CNE2可以在发光元件LD的两个端部处部分地开口。
第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以具有发射不同颜色的光的发光元件LD。例如，每个第一颜色像素PXL1可以包括第一颜色发光元件LDr，每个第二颜色像素PXL2可以包括第二颜色发光元件LDg，并且每个第三颜色像素PXL3可以包括第三颜色发光元件LDb。在实施方式中，第一颜色发光元件LDr、第二颜色发光元件LDg和第三颜色发光元件LDb可以分别是红色发光元件、绿色发光元件和蓝色发光元件，但是本公开不限于此。
第二堤BNK2可以设置在第一颜色像素区域PXA1、第二颜色像素区域PXA2和第三颜色像素区域PXA3的边界区域中以围绕每个像素PXL的发光区域EMA，在第一颜色像素区域PXA1、第二颜色像素区域PXA2和第三颜色像素区域PXA3中，可以分别提供或设置第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3。例如，第二堤BNK2可以设置在显示区域DA的边缘处以围绕其中可以设置像素PXL的显示区域DA。在下文中，当提及第一颜色像素区域PXA1、第二颜色像素区域PXA2和第三颜色像素区域PXA3中的任意像素区域时，或者当综合地提及第一颜色像素区域PXA1、第二颜色像素区域PXA2和第三颜色像素区域PXA3中的两个或更多个时，其将被称为“像素区域(pixel area)PXA”或“像素区域(pixel areas)PXA”。
根据实施方式，可以不同地改变第二堤BNK2的位置(例如，每个层在剖视图中的位置)或其形成步骤。例如，第二堤BNK2的形状、尺寸和/或材料可以根据显示面板PNL的设计条件而不同地改变。例如，第二堤BNK2可以是具有拥有大致梯形、半圆形或半椭圆形的各种形状的截面的单层或多层图案，并且其尺寸(例如，宽度和/或高度)或材料可以不同地改变。
在实施方式中，上衬底UPL可设置在像素PXL上。例如，至少封装显示区域DA的上衬底UPL(也称为“封装衬底”或“滤色器衬底”)可以设置在基础层BSL的其上设置有像素PXL的一个表面或一表面上。
上衬底UPL可选择性地包括与像素PXL重叠的光转换层LCP。例如，包括滤色器层CFL的光转换层LCP可以设置在上衬底UPL的面向像素PXL的一个表面或一表面上。
滤色器层CFL可以包括与每个像素PXL的颜色匹配的滤色器。例如，滤色器层CFL可包括设置在第一颜色像素PXL1的上部处以选择性地透射由第一颜色像素PXL1生成的光的第一滤色器CF1、设置在第二颜色像素PXL2的上部处以选择性地透射由第二颜色像素PXL2生成的光的第二滤色器CF2以及设置在第三颜色像素PXL3的上部处以选择性地透射由第三颜色像素PXL3生成的光的第三滤色器CF3。在实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但是本公开不限于此。在下文中，当提及第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的一个时，或者当综合地提及第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的两个或更多个时，它将被称为“滤色器(color filter)CF”或“滤色器(color filters)CF”。
第一滤色器CF1可以包括滤色器材料，滤色器材料可以设置在第一颜色像素PXL1和上衬底UPL之间，并且选择性地透射由第一颜色像素PXL1生成的第一颜色的光。例如，在第一颜色像素PXL1是红色像素的情况下，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以包括滤色器材料，该滤色器材料可以设置在第二颜色像素PXL2和上衬底UPL之间，并且选择性地透射由第二颜色像素PXL2生成的第二颜色的光。例如，在第二颜色像素PXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以包括滤色器材料，该滤色器材料可以设置在第三颜色像素PXL3和上衬底UPL之间，并且选择性地透射由第三颜色像素PXL3生成的第三颜色的光。例如，在第三颜色像素PXL3是蓝色像素的情况下，第三滤色器CF3可以包括蓝色滤色器材料。
黑矩阵BM可以设置在滤色器CF之间。例如，黑矩阵BM可以设置在上衬底UPL的一个表面或一表面上以面对第二堤BNK2。黑矩阵BM可以设置在像素区域PXA的边界区域中以不覆盖或重叠每个发光区域EMA。
黑矩阵BM可以包括各种类型的黑矩阵材料中的至少一种黑矩阵材料(例如，至少一种光阻挡材料)和/或特定或预定颜色的滤色器材料。例如，黑矩阵BM可以由与第二堤BNK2的材料相同或类似的材料制成，但不限于此。例如，黑矩阵BM和第二堤BNK2可以包括相同或类似的材料，或者可以包括不同的材料。
在实施方式中，包括基础层BSL和显示层DPL的显示面板PNL的下面板与包括上衬底UPL和光转换层LCP的显示面板PNL的上面板之间的空间可以用具有在大约1至1.6的范围内的相对低折射率的填充层FIL填充。在实施方式中，显示面板PNL的下面板和上面板之间的空间可填充有空气层。
图17A示出了其中上衬底UPL设置在其中设置有像素PXL的基础层BSL上的实施方式，但本公开不限于此。例如，像素PXL可以通过使用薄膜封装层或在本公开的精神和范围内的类似物而被密封。滤色器CF和/或黑矩阵BM可以选择性地提供或设置在设置于显示面板PNL上的窗(未示出)中。
参考图17B，上衬底UPL可以包括与像素PXL重叠的光转换层LCP。光转换层LCP可包括设置在上衬底UPL上以面对像素PXL的滤色器层CFL和/或颜色转换层CCL。颜色转换层CCL可以设置在滤色器层CFL和像素PXL之间，并且可以包括相应的颜色转换颗粒。
光转换层LCP可包括设置在第一颜色像素PXL1上的第一光转换层LCP1、设置在第二颜色像素PXL2上的第二光转换层LCP2和设置在第三颜色像素PXL3上的第三光转换层LCP3。在下文中，当提及第一光转换层LCP1、第二光转换层LCP2和第三光转换层LCP3中的一个时，或者当综合地提及第一光转换层LCP1、第二光转换层LCP2和第三光转换层LCP3中的两个或更多个时，它将被称为“光转换层(light conversion layer)LCP”或“光转换层(light conversion layers)LCP”。
第一光转换层LCP1、第二光转换层LCP2和第三光转换层LCP3中的至少一个或多个可以包括对应于预定颜色的颜色转换层CCL和/或滤色器层CFL。例如，第一光转换层LCP1可以包括第一颜色转换层CCL1和第一滤色器CF1中的至少一个，第一颜色转换层CCL1包括对应于第一颜色的第一颜色转换颗粒，第一滤色器CF1选择性地透射第一颜色的光。类似地，第二光转换层LCP2可以包括第二颜色转换层CCL2和第二滤色器CF2中的至少一个，第二颜色转换层CCL2包括对应于第二颜色的第二颜色转换颗粒，第二滤色器CF2选择性地透射第二颜色的光。第三光转换层LCP3可以包括光散射层LSL和第三滤色器CF3中的至少一个，光散射层LSL包括光散射颗粒SCT，第三滤色器CF3选择性地透射第三颜色的光。
在实施方式中，至少一个绝缘层(未示出)可以设置在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL中的每一个的表面上。例如，在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL与每个滤色器CF之间，和/或在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL中的每一个的表面上，可以设置用于保护第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL的每个绝缘层(例如，封盖层、缓冲层和/或阻挡层)。
在实施方式中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括发射相同颜色的光的发光元件LD。例如，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括发射在大约400nm至大约500nm的范围内的波长带中的蓝光的第三颜色发光元件LDb。例如，包括至少一种类型的颜色转换颗粒的颜色转换层CCL可以设置在第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3中的至少一个或多个像素PXL上。因此，根据实施方式的显示设备可以显示全色图像。
第一颜色转换层CCL1可以设置在上衬底UPL的一个表面或一表面上以面对第一颜色像素PXL1，并且可以包括将由设置在第一颜色像素PXL1中的第三颜色发光元件LDb发射的第三颜色的光转换成第一颜色的光的第一颜色转换颗粒。例如，在设置在第一颜色像素PXL1中的第三颜色发光元件LDb是发射蓝光的蓝色发光元件并且第一颜色像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括将从蓝色发光元件发射的蓝光转换为红光的红色量子点QDr。
例如，第一颜色转换层CCL1可以包括分散在诸如透明树脂的预定基质材料中的多个红色量子点QDr。红色量子点QDr可吸收蓝光并根据能量跃迁移位其波长，以发射在大约620nm至大约780nm的范围内的波长带中的红光。在第一颜色像素PXL1是不同颜色的像素的情况下，第一颜色转换层CCL1可以包括对应于第一颜色像素PXL1的颜色的第一量子点。
在实施方式中，第二颜色转换层CCL2可设置在上衬底UPL的一个表面或一表面上以面对第二颜色像素PXL2，并且可包括将由设置在第二颜色像素PXL2中的第三颜色发光元件LDb发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。例如，在设置在第二颜色像素PXL2中的第三颜色发光元件LDb是发射蓝光的蓝色发光元件并且第二颜色像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括将从蓝色发光元件发射的蓝光转换为绿光的绿色量子点QDg。
例如，第二颜色转换层CCL2可以包括分散在诸如透明树脂的预定基质材料中的多个绿色量子点QDg。绿色量子点QDg可吸收蓝光并根据能量跃迁移位其波长，以发射在大约500nm至大约570nm的范围内的波长带中的绿光。在第二颜色像素PXL2是不同颜色的像素的情况下，第二颜色转换层CCL2可以包括对应于第二颜色像素PXL2的颜色的第二量子点。
第一量子点和第二量子点(例如，红色量子点QDr和绿色量子点QDg)中的每一个可以选自II-VI族化合物、IV-VI族化合物、IV族元素、IV族化合物及其组合，但不限于此。
第一量子点和第二量子点可以具有大约45nm或更小的发光波长光谱的半高全宽(FWHM)，并且通过第一量子点和第二量子点发射的光可以在正向方向上发射。因此，可以改善显示设备的视角。
例如，第一量子点和第二量子点可以具有基本上球形、锥形或多臂的形状或者纳米颗粒、纳米管、纳米布线、纳米纤维、纳米板状颗粒的立方体的形状，但是本公开不限于此。例如，第一量子点和第二量子点的形状可以不同地改变。
在实施方式中，可见光带中具有相对短波长的蓝光分别入射在红色量子点QDr和绿色量子点QDg上，由此增加红色量子点QDr和绿色量子点QDg的吸收系数。因此，可以最终提高从第一颜色像素PXL1和第二颜色像素PXL2发射的光的效率，并且可以确保优异的颜色再现性。例如，可以通过使用相同颜色的发光元件LD(例如，第三颜色发光元件LDb)来配置或形成包括第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3的光源单元LSU，从而提高显示设备的制造效率。
在实施方式中，光散射层LSL可以设置在上衬底UPL的一个表面或一表面上以面对第三颜色像素PXL3。例如，光散射层LSL可以设置在第三颜色像素PXL3和第三滤色器CF3之间。
在实施方式中，在设置在第三颜色像素PXL3中的第三颜色发光元件LDb是发射蓝光的蓝色发光元件的情况下并且在第三颜色像素PXL3是蓝色像素的情况下，可以选择性地提供或设置光散射层LSL以有效地使用从第三颜色发光元件LDb发射的光。光散射层LSL可以包括至少一种类型的光散射颗粒SCT。
例如，光散射层LSL可以包括分散在诸如透明树脂的预定基质材料中的多个光散射颗粒SCT。例如，光散射层LSL可以包括诸如二氧化钛(TiO2)或二氧化硅的光散射颗粒SCT。在本公开中，包括在光散射颗粒SCT中的材料不受特别限制，并且光散射层LSL可以包括各种类型的光散射颗粒SCT。另一方面，光散射颗粒SCT不需要仅设置在可以形成或设置第三颜色像素PXL3的第三颜色像素区域PXA3中。例如，光散射颗粒SCT可以选择性地包括在第一颜色转换层CCL1和/或第二颜色转换层CCL2中。
在实施方式中，黑矩阵BM可至少在厚度(或高度)方向上延伸以设置在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之间。例如，黑矩阵BM可以具有单层或多层图案，其厚度对应于包括滤色器层CFL和颜色转换层CCL的光转换层LCP的总厚度(例如，厚度基本上等于或类似于光转换层LCP的总厚度)。在黑矩阵BM以能够划分其中可以形成或设置第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL的区域的形式设置在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之间的情况下，可以通过喷射方法或在本公开的精神和范围内的类似方法形成第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层LSL。
根据图17B的实施方式，通过使用单色发光元件LD(例如，第三颜色发光元件LDb)，可以容易地制造像素PXL和包括其的显示设备。例如，可以通过在至少一个或多个像素PXL上设置颜色转换层CCL来制造全色像素单元PXU和包括全色像素单元PXU的显示设备。
已经根据实施方式描述了本公开，但是应当理解，提供前述实施方式仅用于说明，而不限制本公开。此外，本领域技术人员将理解，在不脱离本公开的范围的情况下，可以在其中在形式和细节上进行各种改变。
本公开的范围可由所附权利要求确定。另外，在权利要求及其等同的含义和范围内的所有改变或修改将被解释为包括在本公开的范围内。

Claims (18)

1.显示设备，包括：
像素，设置在显示区域中，其中，所述像素包括：
第一电极和第二电极，彼此间隔开；
发光元件，设置在所述第一电极和所述第二电极之间，所述发光元件包括第一端部和第二端部；
第三电极，设置在所述发光元件的所述第一端部上并且将所述发光元件的所述第一端部电连接到所述第一电极；以及
第四电极，设置在所述发光元件的所述第二端部上并且将所述发光元件的所述第二端部电连接到所述第二电极；以及
开口，形成在所述第一电极、所述第二电极、所述第三电极和所述第四电极中的至少一个中，并且设置在与所述发光元件的所述第一端部和所述第二端部相邻的第一区域和第二区域中。
2.根据权利要求1所述的显示设备，其中，所述开口包括：
第一开口，在所述第一区域中形成在所述第一电极和所述第三电极中的至少一个中；以及
第二开口，在所述第二区域中形成在所述第二电极和所述第四电极中的至少一个中。
3.根据权利要求2所述的显示设备，其中，所述第一开口和所述第二开口关于设置有所述发光元件的区域彼此对称。
4.根据权利要求2所述的显示设备，其中，
所述第一开口与所述第一电极的面向所述第二电极的一侧间隔开第一距离，以及
所述第二开口与所述第二电极的面向所述第一电极的一侧间隔开第二距离，所述第二距离与所述第一距离相同。
5.根据权利要求2所述的显示设备，其中，
所述第一电极和所述第三电极设置在所述发光元件的一侧处，并且所述第二电极和所述第四电极设置在所述发光元件的另一侧处；
在所述第一电极或所述第三电极的一区域中的开口形成所述第一开口；以及
在所述第二电极或所述第四电极的一区域中的开口形成所述第二开口。
6.根据权利要求2所述的显示设备，其中，
所述第一开口在平面图中形成在所述第一电极和所述第三电极的内部；以及
所述第二开口在所述平面图中形成在所述第二电极和所述第四电极的内部。
7.根据权利要求1所述的显示设备，其中，所述像素还包括设置在所述第一电极和所述第二电极下方的堤。
8.根据权利要求7所述的显示设备，其中，在所述第一区域和所述第二区域中的每一个中，所述开口从设置有所述堤的堤区域与所述发光元件之间的区域延伸到与所述堤区域重叠的区域。
9.根据权利要求7所述的显示设备，其中，在所述第一区域和所述第二区域中的每一个中，所述开口形成在设置有所述堤的堤区域与所述发光元件之间的区域中。
10.根据权利要求1所述的显示设备，其中，所述开口包括：
多个第一开口，形成在所述第一区域中，所述多个第一开口中的每一个在水平方向、竖直方向或对角线方向上延伸；以及
多个第二开口，形成在所述第二区域中，所述多个第二开口中的每一个在所述水平方向、所述竖直方向或所述对角线方向上延伸。
11.根据权利要求1所述的显示设备，其中，所述开口包括：
第一开口，在所述第一区域中形成在所述第一电极中；以及
第二开口，在所述第二区域中形成在所述第二电极中。
12.根据权利要求1所述的显示设备，其中，所述开口包括：
第一开口，在所述第一区域中形成在所述第三电极中；以及
第二开口，在所述第二区域中形成在所述第四电极中。
13.根据权利要求1所述的显示设备，其中，所述开口包括：
第一开口，在所述第一区域中形成在所述第一电极和所述第三电极中；以及
第二开口，在所述第二区域中形成在所述第二电极和所述第四电极中。
14.根据权利要求1所述的显示设备，其中，所述显示设备还包括以下项中的至少一个：
第一绝缘层，设置在所述第一电极和所述第二电极的一区域上并且暴露所述第一电极和所述第二电极的另一区域；
第二绝缘层，设置在所述发光元件的一区域上并且暴露所述发光元件的所述第一端部和所述第二端部；
第三绝缘层，设置在所述第二绝缘层和所述第四电极上；以及
第四绝缘层，设置在所述第一电极、所述第二电极、所述第三电极、所述第四电极和所述发光元件上。
15.根据权利要求14所述的显示设备，其中，所述第三绝缘层在所述第二区域中开口。
16.根据权利要求15所述的显示设备，其中，
所述第二绝缘层和所述第三绝缘层包括相同的材料，以及
所述第二绝缘层设置在所述发光元件的所述一区域上，并且不设置在所述第一区域和所述第二区域中。
17.根据权利要求14所述的显示设备，还包括设置在所述第四绝缘层上的填充层。
18.根据权利要求1所述的显示设备，其中，
所述第一电极在所述第三电极的边缘区域中电连接到所述第三电极；以及
所述第二电极在所述第四电极的边缘区域中电连接到所述第四电极。
CN202110953774.6A 2020-08-26 2021-08-19 显示设备 Pending CN114122043A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200108120A KR20220027376A (ko) 2020-08-26 2020-08-26 화소 및 이를 포함한 표시 장치
KR10-2020-0108120 2020-08-26

Publications (1)

Publication Number Publication Date
CN114122043A true CN114122043A (zh) 2022-03-01

Family

ID=77563890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110953774.6A Pending CN114122043A (zh) 2020-08-26 2021-08-19 显示设备

Country Status (4)

Country Link
US (1) US11626428B2 (zh)
EP (1) EP3961708A1 (zh)
KR (1) KR20220027376A (zh)
CN (1) CN114122043A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230134649A (ko) * 2022-03-14 2023-09-22 삼성디스플레이 주식회사 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150008758A (ko) 2013-07-15 2015-01-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US10451941B2 (en) 2014-09-30 2019-10-22 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
KR102502176B1 (ko) 2017-10-13 2023-02-21 삼성전자주식회사 디스플레이 장치 및 그 제조방법
KR102536489B1 (ko) 2018-09-18 2023-05-25 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102668637B1 (ko) 2018-11-26 2024-05-27 삼성디스플레이 주식회사 표시 장치
TWI685694B (zh) * 2019-03-05 2020-02-21 友達光電股份有限公司 畫素結構
KR20210102560A (ko) 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치
KR20210129790A (ko) 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
EP3961708A1 (en) 2022-03-02
US20220068973A1 (en) 2022-03-03
KR20220027376A (ko) 2022-03-08
US11626428B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
US11967607B2 (en) Light-emitting device and display device comprising same
EP3968384A1 (en) Display device and manufacturing method thereof
CN113994473A (zh) 显示装置及制造其的方法
KR20220043993A (ko) 표시 장치 및 그의 제조 방법
CN114375497A (zh) 显示装置及制造其的方法
KR20220002798A (ko) 표시 장치
CN116457939A (zh) 显示装置
CN114068633A (zh) 低折射层及显示装置
US20230335694A1 (en) Display device
KR20220147187A (ko) 표시 장치
EP3961708A1 (en) Pixel and display device including the same
CN113785400A (zh) 显示设备及其制造方法
US11626537B2 (en) Pixel and display device having the same
CN114156310A (zh) 显示装置
CN116457940A (zh) 显示装置
CN116034477A (zh) 显示装置
US11967590B2 (en) Display device
US11695094B2 (en) Pixel and display device including the same
KR102670809B1 (ko) 표시 장치 및 그의 제조 방법
CN114695422A (zh) 显示设备及其制造方法
CN115867068A (zh) 显示装置
CN115606012A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination