CN116457940A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116457940A
CN116457940A CN202180070913.9A CN202180070913A CN116457940A CN 116457940 A CN116457940 A CN 116457940A CN 202180070913 A CN202180070913 A CN 202180070913A CN 116457940 A CN116457940 A CN 116457940A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
region
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180070913.9A
Other languages
English (en)
Inventor
朴度昤
李星珍
金璟陪
李智慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116457940A publication Critical patent/CN116457940A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：多个像素，包括第一区域和第二区域；第一电极和第二电极，设置在第一区域中；多个发光元件，在第一区域中设置在第一电极与第二电极之间；第一绝缘层，设置在第一区域和第二区域上；以及第二绝缘层，设置在第一绝缘层上，其中，第一绝缘层包括设置在第二区域中的至少一个第一开口，第二绝缘层包括与第一开口叠置的至少一个第二开口，并且第一开口在第一方向上的宽度大于第二开口在第一方向上的宽度。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
最近，随着对信息显示的兴趣日益增加，对显示装置的研究和开发正在不断进行。
发明内容
技术问题
本发明的实施例提供了一种显示装置，该显示装置能够改善发光效率并使短路缺陷和/或异物缺陷最小化。
本发明的目的不限于上述目的，并且根据以下描述，上面未描述的其它目的对于本领域普通技术人员而言将是明显的。
技术方案
为了解决以上问题，根据一个实施例的显示装置包括：多个像素，包括第一区域和第二区域；第一电极和第二电极，设置在第一区域中；多个发光元件，在第一区域中设置在第一电极与第二电极之间；第一绝缘层，设置在第一区域和第二区域上；以及第二绝缘层，设置在第一绝缘层上，其中，第一绝缘层包括设置在第二区域中的至少一个第一开口，第二绝缘层包括与第一开口叠置的至少一个第二开口，并且第一开口在第一方向上的宽度大于第二开口在第一方向上的宽度。
显示装置还可以包括：堤，围绕第一区域和第二区域。
第一区域可以包括第一发射区域和第二发射区域，并且第二区域可以设置在第一发射区域与第二发射区域之间。
第二区域可以是非发射区域。
显示装置还可以包括设置在第二区域中的至少一个无效发光元件。
发光元件可以是有效光源，并且无效发光元件可以是无效光源。
第二绝缘层可以至少部分地覆盖无效发光元件。
无效发光元件可以设置在第一开口中。
为了解决以上问题，根据另一实施例的显示装置包括：第一发射区域、第二发射区域和设置在第一发射区域与第二发射区域之间的非发射区域；第一电极和第二电极，设置在第一发射区域中；多个第一发光元件，设置在第一电极与第二电极之间；第三电极和第四电极，设置在第二发射区域中；多个第二发光元件，设置在第三电极与第四电极之间；至少一个接触电极，将第一电极和第二电极中的任一个与第三电极和第四电极中的任一个电连接；以及绝缘层，设置在第一发射区域、第二发射区域和非发射区域上，其中，绝缘层包括设置在非发射区域中的至少一个开口区域。
开口区域可以包括：第一开口区域，设置在第一电极与第三电极之间；以及第二开口区域，设置在第二电极与第四电极之间。
第一开口区域在第一方向上的宽度可以大于第二开口区域在第一方向上的宽度。
第一发光元件和第二发光元件可以串联连接。
绝缘层可以包括：第一绝缘层；以及第二绝缘层，设置在第一绝缘层上。
第一绝缘层可以包括与开口区域叠置的第一开口，并且第二绝缘层可以包括与第一开口叠置的第二开口。
第一开口在第一方向上的宽度可以大于第二开口在第一方向上的宽度。
显示装置还可以包括设置在开口区域中的至少一个无效发光元件。
第一发光元件和第二发光元件可以是有效光源，并且无效发光元件可以是无效光源。
第二绝缘层可以至少部分地覆盖无效发光元件。
无效发光元件可以设置在第一开口中。
显示装置还可以包括：堤，围绕第一发射区域、第二发射区域和非发射区域。
实施例的其它详细内容包括在详细描述和附图中。
有益效果
根据本发明的实施例，可以通过使像素的堤开口面积最大化来确保像素的发射面积。另外，即使当无效发光元件被供应到作为堤开口中的非发射区域的第二区域时，无效发光元件也可以设置在第一绝缘层的开口中并被第二绝缘层固定。因此，可以防止无效发光元件在随后的工艺中分离而导致短路缺陷和/或异物缺陷。
本公开的效果不限于这里阐述的实施例，并且更多样的效果包括在本说明书中。
附图说明
图1和图2是示出根据一个实施例的发光元件的透视图和剖视图。
图3和图4是示出根据其它实施例的发光元件的剖视图。
图5和图6是示出根据另一实施例的发光元件的透视图和剖视图。
图7是示出根据一个实施例的显示装置的平面图。
图8是示出根据一个实施例的像素的电路图。
图9是示出根据一个实施例的像素的平面图。
图10和图11是沿着图9的线I-I’截取的剖视图。
图12是沿着图9的线II-II’截取的剖视图。
图13是示出根据另一实施例的像素的平面图。
图14是沿着图13的线III-III’截取的剖视图。
图15是示出根据又一实施例的显示装置的剖视图。
图16是示出根据再一实施例的显示装置的剖视图。
图17是示出根据再一实施例的显示装置的剖视图。
具体实施方式
将参照附图更全面地描述本发明的优点和特征以及实现所述优点和特征的方法，在附图中示出了发明的实施例。然而，本发明的范围不限于这里阐述的实施例，并且本发明可以以各种形式实现。提供实施例仅是使得本发明的公开完整，并且使得本发明所属领域的普通技术人员完全理解本发明的范围。本发明仅由权利要求的范围限定。
本说明书中使用的术语用于解释实施例而不是限制本发明。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”旨在也包括复数形式。还将理解的是，如果在这里使用术语“包括”、“包含”和/或其变型，则说明存在所陈述的组件、步骤、操作和/或元件，但不排除存在或附加一个或更多个其它组件、步骤、操作和/或元件。
另外，术语“连接”或“结合”可以表示物理连接(或结合)和/或电连接(或结合)。而且，术语可以表示直接连接(或结合)或间接连接(或结合)以及整体连接(或结合)或非整体连接(或结合)。
将理解的是，当元件或层被称为“在”另一元件或层“上”或“上方”时，所述元件或层可以直接在所述另一元件或层上或上方，或者可以存在居间元件或层。在整个说明书中，同样的附图标记表示同样的元件。
应当理解的是，尽管这里可以使用诸如“第一”、“第二”等的术语来描述各种组件，但这些组件不受这些术语限制。这些术语仅用于将一个元件或组件与另一元件或组件区分开。因此，下面描述的第一组件可以被称为第二组件而不脱离本公开的范围和精神。
在下文中，将参照附图详细描述本发明的实施例。
图1和图2是示出根据一个实施例的发光元件的透视图和剖视图。图3和图4是示出根据其它实施例的发光元件的剖视图。
在图1至图4中示出了具有圆柱形状的棒状发光元件LD，但根据本发明的发光元件LD的类型和/或形状不限于此。
参照图1至图4，发光元件LD可以包括第一半导体层11、第二半导体层13和介于第一半导体层11与第二半导体层13之间的活性层12。作为示例，当假设发光元件LD的延伸方向是长度L方向时，发光元件LD可以包括在长度L方向上顺序地堆叠的第一半导体层11、活性层12和第二半导体层13。
发光元件LD可以设置成在一个方向上延伸的棒状形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端部EP2处。
根据实施例，发光元件LD可以是通过蚀刻方法等以棒状形状制造的棒状发光元件(也称为“棒状发光二极管”)。在本说明书中，术语“棒状形状”包括棒状形状和条状形状全部，诸如在长度L方向上长(即，具有大于一的长宽比)的圆柱和多角形柱。棒状形状的剖面的形状没有具体限制。例如，发光元件LD的长度L可以大于其直径(或剖面的宽度)D。
发光元件LD可以具有从纳米级到微米级的小尺寸。作为示例，发光元件LD可以具有范围从纳米级到微米级的直径(或宽度)D和/或长度L。然而，发光元件LD的尺寸不限于此。发光元件LD的尺寸可以根据各种装置(例如，使用包括发光元件LD的发光器件作为光源的显示装置)的设计条件而不同地改变。
第一半导体层11可以是第一导电型半导体层。例如，第一半导体层11可以包括N型半导体层。作为示例，第一半导体层11可以包括N型半导体层，N型半导体层包括选自InAlGaN、GaN、AlGaN、InGaN、AlN、InN中的任一种半导体材料并掺杂有诸如硅(Si)、锗(Ge)、锡(Sn)等的第一导电型掺杂剂。然而，构成第一半导体层11的材料不限于此，并且第一半导体层11可以由各种材料制成。
活性层12可以设置在第一半导体层11上，并且可以形成为具有单量子阱或多量子阱结构。活性层12的位置可以根据发光元件LD的类型而不同地改变。活性层12可以发射具有400nm至900nm的波长的光，并且可以具有双异质结构。
掺杂有导电掺杂剂的包层(未示出)可以形成在活性层12上和/或下方。作为示例，包层可以形成为AlGaN层或InAlGaN层。根据实施例，可以使用诸如AlGaN或AlInGaN的材料来形成活性层12。另外，活性层12可以由各种材料制成。
第二半导体层13可以设置在活性层12上，并且可以包括与第一半导体层11不同类型的半导体层。例如，第二半导体层13可以包括P型半导体层。作为示例，第二半导体层13可以包括P型半导体层，P型半导体层包括选自InAlGaN、GaN、AlGaN、InGaN、AlN、InN中的任一种半导体材料并掺杂有诸如镁(Mg)的第二导电型掺杂剂。然而，构成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种材料制成。
作为示例，第一半导体层11和第二半导体层13可以在发光元件LD的长度L方向上具有不同的长度(或厚度)。作为示例，第一半导体层11可以在发光元件LD的长度L方向上具有可以比第二半导体层13的长度(或厚度)相对大的长度(或厚度)。因此，发光元件LD的活性层12可以定位为距第一端部EP1较距第二端部EP2近。
当大于或等于阈值电压的电压被施加到发光元件LD的两个端部时，电子和空穴在活性层12中彼此结合，因此发光元件LD发光。通过使用这种原理控制发光元件LD的发光，发光元件LD可以用作包括显示装置的像素的各种发光器件的光源。
发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上以至少围绕活性层12的外周表面。另外，绝缘膜INF还可以围绕第一半导体层11和第二半导体层13的一个区域。
根据实施例，绝缘膜INF可以暴露发光元件LD的具有不同极性的两个端部。例如，绝缘膜INF可以使第一半导体层11和第二半导体层13的定位在发光元件LD的在其长度方向上的两个端部(例如，圆筒的两个平坦表面(即，上表面和下表面))处的一端暴露而不覆盖该一端。在一些其它实施例中，绝缘膜INF可以使发光元件LD的具有不同极性的两个端部以及半导体层11和13的与两个端部相邻的侧部暴露。
根据实施例，绝缘膜INF可以形成为包括选自氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料的单层或多层(例如，由氧化铝(AlOx)和氧化硅(SiOx)制成的双层)，但本发明不必限于此。根据实施例，可以省略绝缘膜INF。
当绝缘膜INF设置为覆盖发光元件LD的表面(具体地，活性层12的外周表面)时，能够防止活性层12与下面将要描述的第一像素电极或第二像素电极短路。因此，可以确保发光元件LD的电稳定性。
另外，当绝缘膜INF设置在发光元件LD的表面上时，可以使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和效率。另外，即使当多个发光元件LD彼此靠近地设置时，也可以防止在发光元件LD之间发生不期望的短路。
在一个实施例中，发光元件LD除了第一半导体层11、活性层12、第二半导体层13和/或围绕第一半导体层11、活性层12和第二半导体层13的绝缘膜INF之外，还可以包括附加组件。例如，发光元件LD可以附加地包括设置在第一半导体层11、活性层12和/或第二半导体层13的一端侧处的至少一个荧光体层、活性层、半导体层和/或电极层。
例如，如图3中示出的，发光元件LD还可以包括设置在第二半导体层13的一端侧处的电极层14。在这种情况下，电极层14可以定位在发光元件LD的第一端部EP1处。
另外，如图4中示出的，发光元件LD还可以包括设置在第一半导体层11的一端侧处的另一电极层15。作为示例，电极层14和15可以分别设置在发光元件LD的第一端部EP1和第二端部EP2处。电极层14和15可以是欧姆接触电极，但不限于此。例如，电极层14和15可以是肖特基接触电极。另外，电极层14和15可以包括金属或金属氧化物。作为示例，电极层14和15可以由选自铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物或合金、氧化铟锡(ITO)和它们的混合物中的至少一种制成。包括在电极层14和15中的每个中的材料可以相同或不同。电极层14和15可以是基本上透明的或半透明的。因此，在发光元件LD中产生的光可以穿过电极层14和15并且可以发射到发光元件LD的外部。在另一实施例中，当由发光元件LD产生的光不穿过电极层14和15并且通过除了发光元件LD的两个端部之外的区域发射到发光元件LD的外部时，电极层14和15可以包括不透明金属。
图5和图6是示出根据另一实施例的发光元件的透视图和剖视图。
根据实施例，图5和图6示出了具有与图1至图4中示出的发光元件LD的结构不同的结构的发光元件LD，例如，具有核-壳结构的发光元件。也就是说，发光元件LD的类型、结构和/或形状可以不同地改变。在图5和图6的实施例中，与图1至图4的实施例的组件相似或相同的组件(例如，相应的组件)由相同的附图标记表示，并且将省略其详细描述。
参照图5和图6，发光元件LD包括第一半导体层11、第二半导体层13和介于第一半导体层11与第二半导体层13之间的活性层12。根据实施例，第一半导体层11可以设置在发光元件LD的中心区域中，并且活性层12可以设置在第一半导体层11的表面上以覆盖第一半导体层11的至少一个区域。第二半导体层13可以设置在活性层12的表面上以围绕活性层12的至少一个区域。
此外，发光元件LD还可以包括围绕第二半导体层13的至少一个区域的电极层14和/或设置在发光元件LD的最外表面上的绝缘膜INF。例如，发光元件LD还可以包括设置在第二半导体层13的表面上以围绕第二半导体层13的至少一个区域的电极层14以及设置在电极层14的表面上以围绕电极层14的至少一个区域的绝缘膜INF。
根据实施例，绝缘膜INF可以设置在发光元件LD的表面上，以覆盖第一半导体层11的外周表面的一部分和电极层14的外周表面。在一个实施例中，在首先形成绝缘膜INF以覆盖发光元件LD中包括的电极层14的整个外周表面之后，为了将电极层14电连接到像素电极ELT(见图8等)，可以部分地去除绝缘膜INF以暴露电极层14的一个区域。绝缘膜INF可以包括透明绝缘材料。
发光元件LD可以是通过生长方法等制造的具有核-壳结构的发光元件(也称为“核-壳发光二极管”)。例如，发光元件LD可以具有包括从其中心向外顺序地设置的第一半导体层11、活性层12、第二半导体层13、电极层14和绝缘膜INF的核-壳结构。同时，根据实施例，可以省略发光元件LD的电极层14和绝缘膜INF中的至少一者。
在一个实施例中，发光元件LD可以具有在任一方向上延伸的多角锥形形状。作为示例，发光元件LD的至少一个区域可以具有六角锥形形状。然而，发光元件LD的形状可以根据实施例不同地改变。
当假设发光元件LD的延伸方向是长度L方向时，发光元件LD可以在长度L方向上具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个(或围绕第一半导体层11和第二半导体层13中的一个的电极层)可以设置在发光元件LD的第一端部EP1处，并且第一半导体层11和第二半导体层13中的另一个(或围绕第一半导体层11和第二半导体层13中的另一个的电极层)可以设置在发光元件LD的第二端部EP2处。
在一个实施例中，发光元件LD可以具有第一端部EP1以多角锥形(例如，六角锥形)突起的核-壳结构。例如，发光元件LD可以具有六角锥和六角柱组合的形状。另外，发光元件LD可以是具有纳米/或微米尺寸的发光二极管，并且可以具有范围从纳米级到微米级的小尺寸。作为示例，发光元件LD可以具有在纳米级或微米级的范围内的宽度W和/或长度L，但本发明不必限于此。也就是说，发光元件LD的尺寸、形状等可以根据各种装置(例如，使用发光元件LD作为光源的显示装置)的设计条件不同地改变。
在一个实施例中，第一半导体层11的两个端部可以具有在发光元件LD的长度L方向上突起的形状。第一半导体层11的两个端部的突起形状可以不同。作为示例，在第一半导体层11的两个端部之中，设置在上侧处的一个端部可以具有其宽度在朝向其上部逐渐变小的同时汇聚于一个顶点的锥形状(例如，六角锥形状)。另外，在第一半导体层11的两个端部之中，设置在下侧处的另一端部可以呈具有预定宽度的多角柱形状(例如，六角棱柱形状)，但本发明不限于此。例如，在另一实施例中，第一半导体层11可以具有呈其宽度朝向其下部逐渐变小的多棱柱形状或台阶形状的剖面。第一半导体层11的两个端部的形状可以根据实施例不同地改变。
第一半导体层11可以定位在核处，即，发光元件LD的中心(或中心区域)。另外，发光元件LD可以设置为与第一半导体层11的形状对应的形状。作为示例，当第一半导体层11在上侧处的一个端部处具有六角锥形状时，发光元件LD可以在上侧处的一个端部(例如，第一端部EP1)处具有六角锥形状。
活性层12可以设置和/或形成为围绕第一半导体层11的外周表面。例如，活性层12以在发光元件LD的长度L方向上围绕除了第一半导体层11的一个端部(例如，下侧处的一端)之外的剩余区域的形式设置。
第二半导体层13可以设置和/或形成为围绕活性层12的外周表面，并且可以包括与第一半导体层11不同类型的半导体层。作为示例，当第一半导体层11包括N型半导体层时，第二半导体层13可以包括P型半导体层。
在一个实施例中，发光元件LD还可以包括包围第二半导体层13的外周表面的电极层14。电极层14可以是电连接到第二半导体层13的欧姆接触电极或肖特基接触电极，但不限于此。
包括上述发光元件LD的发光器件可以用在包括显示装置的需要光源的各种类型的装置中。例如，多个发光元件LD可以设置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在需要光源的其它类型的装置中，诸如照明装置。
在一个实施例中，每个像素可以包括一个或更多个棒状发光元件LD、一个或更多个具有核-壳结构的发光元件LD或者棒状发光元件LD和具有核-壳结构的发光元件LD的组合。在另一实施例中，每个像素可以包括具有与棒状发光元件LD或具有核-壳结构的发光元件LD不同类型和/或不同形状的其它发光元件。
图7是示出根据一个实施例的显示装置的平面图。
作为可以将图1至图6的实施例中描述的发光元件LD用作光源的电子装置的示例，图7中示出了显示装置(具体是包括在显示装置中的显示面板PNL)。例如，显示面板PNL的每个像素单元PXU和构成该像素单元PXU的每个像素可以包括一个或更多个发光元件LD。
为了方便起见，在图7中基于显示区域DA简要地示出了显示面板PNL的结构。然而，根据实施例，至少一个驱动电路单元(例如，扫描驱动器和数据驱动器中的至少一者)、线和垫(pad，又称为“焊垫”或“焊盘”)可以进一步设置在显示面板PNL中。
参照图7，显示面板PNL可以包括基底SUB和设置在基底SUB上的像素单元PXU。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，当任意地描述第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个像素时，该像素指“像素PXL”，或者当共同地描述其至少两个像素时，该像素指“像素PXL”。
基底SUB可以构成显示面板PNL的基体构件，并且可以是刚性基底(或膜)或柔性基底(或膜)。作为示例，基底SUB可以是由玻璃或钢化玻璃制成的刚性基底、由塑料或金属制成的柔性基底(或薄膜)，或者是至少一个绝缘层。基底SUB的材料和/或物理性质没有具体限制。
在一个实施例中，基底SUB可以是基本上透明的。这里，术语“基本上透明”可以意为光可以以预定透射率或更高透射率透射。在另一实施例中，基底SUB可以是半透明的或不透明的。另外，根据实施例，基底SUB可以包括反射材料。
显示面板PNL和用于形成该显示面板PNL的基底SUB可以包括用于显示图像的显示区域DA以及除了显示区域DA之外的非显示区域NDA。
像素PXL可以设置在显示区域DA中。连接到显示区域DA的像素PXL的各种线、垫和/或嵌入式电路单元可以设置在非显示区域NDA中。像素PXL可以根据stripe(条纹)或布置结构规则地布置。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方式布置在显示区域DA中。
根据实施例，发射具有不同颜色的光的两种或更多种类型的像素PXL可以设置在显示区域DA中。作为示例，发射第一颜色光的第一像素PXL1、发射第二颜色光的第二像素PXL2和发射第三颜色光的第三像素PXL3可以布置在显示区域DA中。彼此相邻设置的至少一个第一像素PXL1、至少一个第二像素PXL2和至少一个第三像素PXL3可以构成能够发射具有各种颜色的光的一个像素单元PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以是各自发射具有预定颜色的光的子像素。根据实施例，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，第三像素PXL3可以是发射蓝光的蓝色像素，但本发明不限于此。
在一个实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别包括第一颜色发光元件、第二颜色发光元件和第三颜色发光元件作为光源，以分别发射第一颜色光、第二颜色光和第三颜色光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色光的发光元件。另外，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括设置在发光元件上的具有不同颜色的颜色转换层和/或滤色器，从而分别发射第一颜色光、第二颜色光和第三颜色光。然而，构成每个像素单元PXU的像素PXL的颜色、类型和/或数量不受具体限制。作为示例，由每个像素PXL发射的光的颜色可以不同地改变。
像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一电源和第二电源)驱动的至少一个光源。在一个实施例中，光源可以包括根据图1至图4的实施例中的一个实施例的一个或更多个发光元件LD(例如，具有范围从纳米级到微米级的小尺寸的微棒形发光元件LD)和/或根据图5和图6的实施例的一个或更多个发光元件LD(例如，具有范围从纳米级到微米级的小尺寸的微核-壳结构发光元件LD)。然而，本发明不必限于此，另外，各种类型的发光元件LD可以用作像素PXL的光源。
在一个实施例中，每个像素PXL可以形成为有源像素。然而，可应用于显示装置的像素PXL的类型、结构和/或驱动方法不受具体限制。例如，每个像素PXL可以形成为具有各种结构和/或驱动方法的无源发光显示装置或有源发光显示装置的像素。
图8是示出根据一个实施例的像素的电路图。例如，图8示出了可应用于有源型显示装置的像素PXL的实施例。然而，像素PXL和显示装置的类型不限于此。
根据实施例，图8中示出的像素PXL可以是设置在图7的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上相同或相似的结构。
参照图8，像素PXL可以包括用于产生具有与数据信号对应的亮度的光的发光单元EMU以及用于驱动发光单元EMU的像素电路PXC。
发光单元EMU可以包括电连接在第一电源VDD与第二电源VSS之间的一个或更多个发光元件LD。发光元件LD的第一端部(例如，P型端部)可以通过像素电路PXC、第一电力线PL1等电连接到第一电源VDD，并且/或者发光元件LD的第二端部(例如，N型端部)可以通过第二电力线PL2等电连接到第二电源VSS。
根据实施例，发光元件LD可以通过第一电源VDD与第二电源VSS之间的各种连接结构彼此电连接。作为示例，发光元件LD可以仅并联连接或仅串联连接。因此，发光元件LD可以串-并联组合结构连接。
例如，如图8中示出的，发光元件LD可以被分成四个串联级并且串联和并联连接。在这种情况下，每个串联级可以包括一对电极(例如，两个电极)和电连接在该一对电极之间的一个或更多个发光元件LD。这里，构成串联级的发光元件LD的数量可以相同或不同，并且发光元件LD的数量不受具体限制。
例如，第一串联级可以包括第一电极ELT1、第二电极ELT2以及电连接在第一电极ELT1与第二电极ELT2之间的一个或更多个第一发光元件LD1，第二串联级可以包括第三电极ELT3、第四电极ELT4以及电连接在第三电极ELT3与第四电极ELT4之间的一个或更多个第二发光元件LD2。相似地，第三串联级可以包括第五电极ELT5、第六电极ELT6以及电连接在第五电极ELT5与第六电极ELT6之间的一个或更多个第三发光元件LD3，第四串联级可以包括第七电极ELT7、第八电极ELT8以及电连接在第七电极ELT7与第八电极ELT8之间的一个或更多个第四发光元件LD4。
发光单元EMU的第一电极(例如，第一电极ELT1)可以是发光单元EMU的第一像素电极(或阳极)。发光单元EMU的最后电极(例如，第八电极ELT8)可以是发光单元EMU的第二像素电极(或阴极)。
发光单元EMU的剩余电极(例如，第二电极ELT2至第七电极ELT7)可以各自构成中间电极。例如，第二电极ELT2和第三电极ELT3可以一体地或非一体地彼此连接以形成第一中间电极IET1。类似地，第四电极ELT4和第五电极ELT5可以彼此一体地或非一体地连接以形成第二中间电极IET2，第六电极ELT6和第七电极ELT7可以彼此一体地或非一体地连接以形成第三中间电极IET3。在这种情况下，第二电极ELT2和第三电极ELT3可以成一体以被看做为一个第一中间电极IET1，第四电极ELT4和第五电极ELT5可以成一体以被看做为一个第二中间电极IET2，第六电极ELT6和第七电极ELT7可以成一体以被看做为一个第三中间电极IET3。
同时，图8示出了发光元件LD以四级串并联组合结构连接的实施例，但本发明不限于此。例如，在另一实施例中，至少两个发光元件LD可以以两级串联或串并联组合结构连接，或者四个或更多个发光元件LD可以以具有四级或更多级的串联或串并联组合结构连接。
假设使用相同条件(例如，相同尺寸和/或数量)下的发光元件LD作为有效光源形成发光单元EMU，当发光元件LD以串联或串并联组合结构连接时，可以改善功率效率。例如，在发光元件LD串联或串并联连接的发光单元EMU中，与发光元件LD仅并联连接的发光单元(未示出)相比，可以用相同的电流表现更高的亮度。另外，在发光元件LD串联或串并联连接的发光单元EMU中，与发光元件LD并联连接的发光单元相比，可以用更低的驱动电流表现相同的亮度。而且，在发光元件LD以串联或串并联组合结构连接的像素PXL中，即使当在一些串联级中发生短路缺陷时，也可以通过剩余串联级的发光元件LD表现一定程度的亮度，从而降低像素PXL的暗点缺陷的可能性。
发光元件LD中的每个可以包括通过第一像素电极(例如，第一电极ELT1)、像素电路PXC、第一电力线PL1等电连接到第一电源VDD的第一端部(例如，P型端部)以及通过第二像素电极(例如，第八电极ELT8)、第二电力线PL2等电连接到第二电源VSS的第二端部(例如，N型端部)。也就是说，发光元件LD可以在正向方向上连接在第一电源VDD与第二电源VSS之间。如上所述，在正向方向上连接在第一电源VDD与第二电源VSS之间的发光元件LD中的每个可以构成每个有效光源。有效光源可以聚集以构成像素PXL的发光单元EMU。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD发光。作为示例，第一电源VDD可以设定为高电位电源，第二电源VSS可以设定为低电位电源。在这种情况下，第一电源VDD和第二电源VSS可以具有电位差，使得发光元件LD在像素PXL的发射时段期间发光。
当通过对应的像素电路PXC供应驱动电流时，发光元件LD可以发射与驱动电流对应的亮度的光。例如，在各个帧周期期间，像素电路PXC可以将与对应的帧中表现的灰度值对应的驱动电流供应到发光单元EMU。因此，在发光元件LD发射具有与驱动电流对应的亮度的光的同时，发光单元EMU可以发射具有与驱动电流对应的亮度的光。
在一个实施例中，除了均构成有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源。作为示例，在相反方向上布置或者其至少一个端部被启用的至少一个无效发光元件可以进一步连接到至少一个串联级。即使当在第一像素电极与第二像素电极之间施加预定驱动电压(例如，正向驱动电压)时，无效发光元件也可以保持非激活状态，因此可以基本上保持非发射状态。
像素电路PXC可以电连接在第一电源VDD与发光单元EMU之间。像素电路PXC可以连接到对应的像素PXL的扫描线SL和数据线DL。另外，像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1电连接在第一电源VDD与发光单元EMU的第一电极ELT1之间。第一晶体管M1的栅电极电连接到第一节点N1。第一晶体管M1响应于第一节点N1的电压来控制供应到发光单元EMU的驱动电流。也就是说，第一晶体管M1可以是控制像素PXL的驱动电流的驱动晶体管。另外，第一晶体管M1还可以选择性地包括电连接到第一电极ELT1的背栅电极BGE。背栅电极BGE可以设置为与栅电极叠置，且绝缘层介于其间。
第二晶体管M2电连接在数据线DL与第一节点N1之间。第二晶体管M2的栅电极电连接到扫描线SL。当从扫描线SL供应具有栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管M2导通以将数据线DL与第一节点N1电连接。在每个帧周期期间，对应帧的数据信号被供应到数据线DL，并且该数据信号通过在供应具有栅极导通电压的扫描信号的时段期间导通的第二晶体管M2传输到第一节点N1。也就是说，第二晶体管M2可以是用于将每个数据信号传输到像素PXL中的开关晶体管。
存储电容器Cst的一个电极电连接到第一节点N1，其另一电极电连接到发光单元EMU的第一电极ELT1(或第一晶体管M1的第二电极)。存储电容器Cst在每个帧周期期间被充入与供应到第一节点N1的数据信号对应的电压。
第三晶体管M3电连接在发光单元EMU的第一电极ELT1与感测线SENL之间。第三晶体管M3的栅电极电连接到感测信号线SSL。第三晶体管M3可以在预定感测时段期间根据供应到感测信号线SSL的感测信号将施加到发光单元EMU的第一电极ELT1的电压值(或施加到发光元件LD的阳极的电压值)传输到感测线SENL。通过感测线SENL传输的电压值可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于所供应的电压值来提取每个像素PXL的特性信息(例如，第一晶体管M1的阈值电压等)。所提取的特性信息可以用于转换图像数据，以补偿像素PXL之间的特性偏差。
同时，在图8中，包括在像素电路PXC中的晶体管(例如，第一晶体管M1、第二晶体管M2和第三晶体管M3全部)被示出为N型晶体管，但本发明不必限于此。也就是说，第一晶体管M1至第三晶体管M3中的至少一个可以改变为P型晶体管。可选择地，像素电路PXC可以包括P型晶体管和N型晶体管的组合。例如，包括在像素电路PXC中的晶体管中的一些可以是P型晶体管，另一些可以是N型晶体管。在这种情况下，可以根据晶体管的类型来调整用于驱动每个晶体管的控制信号(例如，扫描信号、数据信号和/或感测信号)的电压电平。
另外，像素PXL的结构和驱动方法可以根据实施例不同地改变。例如，除了图8中示出的实施例之外，像素电路PXC还可以设置为具有各种结构和/或驱动方法的像素电路。作为示例，可以省略第三晶体管M3，或者像素电路PXC还可以包括附加电路元件，诸如用于补偿第一晶体管M1的阈值电压的晶体管、用于使第一节点N1或发光单元EMU的第一电极ELT1的电压初始化的晶体管、用于控制驱动电流被供应到发光单元EMU的时段的晶体管、和/或用于使第一节点N1的电压升压的升压电容器。在另一实施例中，当在无源发光显示装置等中设置每个像素PXL时，可以省略像素电路PXC。在这种情况下，发光单元EMU的第一像素电极和第二像素电极中的每个可以直接连接到扫描线SL、数据线DL、第一电力线PL1、第二电力线PL2或其它信号线或电力线。
图9是示出根据一个实施例的像素的平面图。
作为示例，图9的像素可以是构成图7的像素单元PXU的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任一个，并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上相同或相似的结构。另外，图9示出了每个像素PXL包括以如图8中示出的四个串联级设置的发光元件LD的实施例，但每个像素PXL的串联级的数量可以根据实施例不同地改变。
在下文中，当任意地描述第一发光元件LD1至第四发光元件LD4中的至少一个发光元件时，该发光元件指“发光元件LD”，或者当共同地描述其至少两个发光元件时，该发光元件指“发光元件LD”。另外，当任意地描述包括第一电极ELT1至第八电极ELT8的像素电极中的至少一个像素电极时，该像素电极指“像素电极ELT”，当任意地描述包括第一接触电极CNE1至第五接触电极CNE5的接触电极中的至少一个接触电极时，该接触电极指“接触电极CNE”。
参照图9，每个像素PXL可以包括第一区域SEA和第二区域NEA。第一区域SEA可以是发射区域，并且可以包括彼此间隔开的第一发射区域SEA1和第二发射区域SEA2。第一发射区域SEA1和第二发射区域SEA2可以设置在像素区域PXA中以在第二方向(Y轴方向)上彼此间隔开。第二区域NEA可以是非发射区域，并且可以设置在第一发射区域SEA1与第二发射区域SEA2之间。
第一区域SEA可以包括一个或更多个发光元件LD和电连接到发光元件LD的电极。在一个实施例中，当像素PXL包括如图8中示出的实施例中的划分并设置在多个串联级处的多个发光元件LD时，第一发射区域SEA1和第二发射区域SEA2中的每个可以包括设置在至少一个串联级处的发光元件LD和电连接到发光元件LD的电极。例如，第一发射区域SEA1可以包括设置在对应的像素PXL的第一串联级处的第一发光元件LD1和连接到第一发光元件LD1的多个电极，第二发射区域SEA2可以包括设置在第二串联级处的第二发光元件LD2和连接到第二发光元件LD2的多个电极。在这种情况下，设置在第一发射区域SEA1中的第一发光元件LD1和设置在第二发射区域SEA2中的第二发光元件LD2可以串联连接。作为示例，第一发光元件LD1和第二发光元件LD2可以使用至少一个接触电极CNE串联连接。
另外，当假设每个像素PXL包括比第一区域SEA的发射区域SEA1和SEA2的数量多的数量的串联级时，发射区域SEA1和SEA2中的每个可以包括设置在两个或更多个串联级处的发光元件LD和连接到发光元件LD的电极。例如，第一发射区域SEA1可以包括设置在发光单元EMU的第一串联级和第四串联级处的发光元件LD1和LD4以及电极，第二发射区域SEA2可以包括设置在第二串联级和第三串联级处的发光元件LD2和LD3以及电极。
特定地，像素PXL可以包括设置在第一发射区域SEA1中的第一电极ELT1、第二电极ELT2和电连接在第一电极ELT1与第二电极ELT2之间的一个或更多个第一发光元件LD1以及设置在第二发射区域SEA2中的第三电极ELT3、第四电极ELT4和电连接在第三电极ELT3与第四电极ELT4之间的一个或更多个第二发光元件LD2。另外，像素PXL还可以包括设置在第二发射区域SEA2中的第五电极ELT5、第六电极ELT6和电连接在第五电极ELT5与第六电极ELT6之间的一个或更多个第三发光元件LD3以及设置在第一发射区域SEA1中的第七电极ELT7、第八电极ELT8和电连接在第七电极ELT7与第八电极ELT8之间的一个或更多个第四发光元件LD4。
同时，图9示出了第五电极ELT5、第六电极ELT6和第三发光元件LD3设置在第二发射区域SEA2中并且第七电极ELT7、第八电极ELT8和第四发光元件LD4设置在第一发射区域SEA1中的情况，但本发明不必限于此。也就是说，在另一实施例中，第五电极ELT5、第六电极ELT6和第三发光元件LD3可以设置在第一发射区域SEA1中，第七电极ELT7、第八电极ELT8和第四发光元件LD4可以设置在第二发射区域SEA2中。
在发射区域SEA1和SEA2中的每个中，第一电极ELT1至第八电极ELT8可以各自在第二方向(Y轴方向)上延伸。例如，第一电极ELT1、第二电极ELT2、第七电极ELT7和/或第八电极ELT8可以各自在第一发射区域SEA1中在第二方向(Y轴)上延伸，并且可以在第一方向(X轴方向)上顺序地设置以彼此间隔开。另外，第三电极ELT3、第四电极ELT4、第五电极ELT5和/或第六电极ELT6可以各自在第二发射区域SEA2中在第二方向(Y轴)上延伸，并且可以在第一方向(X轴方向)上顺序地设置以彼此间隔开。另外，第一电极ELT1至第八电极ELT8可以具有均匀的宽度或不均匀的宽度，并且可以包括或不包括弯曲部分。也就是说，第一电极ELT1至第八电极ELT8中的每个的形状和/或相互布置结构可以根据实施例不同地改变。
第一电极ELT1至第八电极ELT8可以构成每个像素PXL的像素电极ELT。第一电极ELT1至第八电极ELT8中的一些可以首先由一条对准线形成，然后可以在相邻的像素PXL之间以及在每个像素PXL的第一发射区域SEA1与第二发射区域SEA2之间的第二区域NEA中断开，从而被分离成每个串联级的像素电极ELT。当每条对准线在第二区域NEA中分离时，第一电极ELT1至第八电极ELT8的一端可以部分地延伸到第二区域NEA，但本发明不必限于此。第二区域NEA可以是非发射区域，并且可以提供用于在将发光元件LD对准之后将每条对准线分离成多个像素电极ELT和/或通过至少一个接触电极CNE连接像素电极ELT的空间。
特定地，第二区域NEA可以包括用于将对准线分离成多个像素电极ELT的开口区域OPA。开口区域OPA可以包括彼此间隔开的第一开口区域OPA1至第四开口区域OPA4。第一开口区域OPA1至第四开口区域OPA4可以在第二区域NEA中在第一方向(X轴方向)上设置。
第一开口区域OPA1可以设置在第一电极ELT1与第三电极ELT3之间。也就是说，第一电极ELT1和第三电极ELT3可以彼此间隔开，且第一开口区域OPA1介于其间。第一开口区域OPA1在第一方向(X轴方向)上的宽度可以大于第一电极ELT1和/或第三电极ELT3中的每个在第一方向(X轴方向)上的宽度，但本发明不必限于此。
第二开口区域OPA2可以设置在第二电极ELT2与第四电极ELT4之间。也就是说，第二电极ELT2和第四电极ELT4可以彼此间隔开，且第二开口区域OPA2介于其间。第二开口区域OPA2在第一方向(X轴方向)上的宽度可以大于第二电极ELT2和/或第四电极ELT4中的每个在第一方向(X轴方向)上的宽度，但本发明不必限于此。
第三开口区域OPA3可以设置在第六电极ELT6与第八电极ELT8之间。也就是说，第六电极ELT6和第八电极ELT8可以彼此间隔开，且第三开口区域OPA3介于其间。第三开口区域OPA3在第一方向(X轴方向)上的宽度可以大于第六电极ELT6和/或第八电极ELT8中的每个在第一方向(X轴方向)上的宽度，但本发明不必限于此。
第四开口区域OPA4可以设置在第五电极ELT5与第七电极ELT7之间。第五电极ELT5和第七电极ELT7可以彼此间隔开，且第四开口区域OPA4介于其间。第四开口区域OPA4在第一方向(X轴方向)上的宽度可以大于第五电极ELT5和/或第七电极ELT7中的每个在第一方向(X轴方向)上的宽度，但本发明不必限于此。
上述像素电极ELT中的一个(例如，第一电极ELT1)可以通过第一接触部CNT1电连接到像素电路PXC和/或第一电力线PL1。像素电极ELT中的另一个(例如，第八电极ELT8)可以通过第二接触部CNT2电连接到第二电力线PL2。
在一个实施例中，堤图案BNP可以设置在第一电极ELT1至第八电极ELT8中的每个的一个区域下方。在这种情况下，第一电极ELT1至第八电极ELT8中的每个的一个区域可以由于堤图案BNP而向上(例如，在第三方向(Z轴方向)上)突起，使得可以在发光元件LD周围形成分隔壁。因此，可以改善像素PXL的发光效率。每个堤图案BNP可以形成为与一个像素电极ELT叠置，或者可以形成为与多个像素电极ELT叠置。
根据实施例，第一电极ELT1至第八电极ELT8可以与每个串联级的发光元件LD直接接触，并且连接到每个串联级的发光元件LD，或者可以通过单独的接触电极CNE等电连接到发光元件LD。例如，第一电极ELT1至第八电极ELT8可以通过第一绝缘层INS1与发光元件LD的第一端部EP1或第二端部EP2绝缘，并且可以通过每个接触电极CNE电连接到相邻的发光元件LD的第一端部EP1或第二端部EP2。
另外，设置在第一发射区域SEA1中的任一电极(例如，第一电极ELT1、第二电极ELT2、第七电极ELT7和第八电极ELT8中的一个)可以通过至少一个接触电极CNE电连接到设置在第二发射区域SEA2中的任一电极(例如，第三电极ELT3至第六电极ELT6中的一个)。另外，为此，每个像素PXL可以包括用于将定位在第一发射区域SEA1和第二发射区域SEA2中的某些电极彼此电连接的第一接触电极CNE1至第五接触电极CNE5。
第一接触电极CNE1可以设置在第一电极ELT1和第一串联级的第一发光元件LD1(具体地，第一端部EP1)上，以将第一串联级的发光元件LD1的第一端部EP1电连接到第一电极ELT1。
第二接触电极CNE2可以设置在第二电极ELT2和第一串联级的第一发光元件LD1(具体地，第二端部EP2)上，以将第一发光元件LD1的第二端部EP2电连接到第二电极ELT2。另外，第二接触电极CNE2可以设置在第三电极ELT3和第二串联级的第二发光元件LD2(具体地，第一端部EP1)上，以将第二发光元件LD2的第一端部EP1电连接到第三电极ELT3。为此，第二接触电极CNE2可以从第一发射区域SEA1穿过第二区域NEA延伸到第二发射区域SEA2。然而，在另一实施例中，第二接触电极CNE2可以设置为多个分开的电极，并且分开的电极可以通过桥接图案等彼此电连接。
第三接触电极CNE3可以设置在第四电极ELT4和第二串联级的第二发光元件LD2(具体地，第二端部EP2)上，以将第二发光元件LD2的第二端部EP2电连接到第四电极ELT4。另外，第三接触电极CNE3可以设置在第五电极ELT5和第三串联级的第三发光元件LD3(具体地，第一端部EP1)上，以将第三发光元件LD3的第一端部EP1电连接到第五电极ELT5。然而，在另一实施例中，第三接触电极CNE3可以设置为分开的电极，并且分开的电极可以通过桥接图案等彼此电连接。
第四接触电极CNE4可以设置在第六电极ELT6和第三串联级的第三发光元件LD3(具体地，第二端部EP2)上，以将第三发光元件LD3的第二端部EP2电连接到第六电极ELT6。另外，第四接触电极CNE4可以设置在第七电极ELT7和第四串联级的第四发光元件LD4(具体地，第一端部EP1)上，以将第四发光元件LD4的第一端部EP1电连接到第七电极ELT7。为此，第四接触电极CNE4可以从第二发射区域SEA2穿过第二区域NEA延伸到第一发射区域SEA1。然而，在另一实施例中，第四接触电极CNE4可以设置为多个分开的电极，并且分开的电极可以通过桥接图案等彼此电连接。
第五接触电极CNE5可以设置在第八电极ELT8和第四串联级的第四发光元件LD4(具体地，第二端部EP2)上，以将第四发光元件LD4的第二端部EP2连接到第八电极ELT8。
在一个实施例中，至少一个绝缘层可以介于在每个接触电极CNE与像素电极ELT之间，并且每个接触电极CNE和与其对应的像素电极ELT可以通过形成在绝缘层中的接触孔CH彼此电连接。然而，接触电极CNE与像素电极ELT之间的连接结构可以根据实施例而变化。
根据上述实施例，可以使用接触电极CNE将像素电极ELT连接成期望的形状。作为示例，设置在第一发射区域SEA1的一侧处的第一发光元件LD1、设置在第二发射区域SEA2的一侧处的第二发光元件LD2、设置在第二发射区域SEA2的另一侧处的第三发光元件LD3以及设置在第一发射区域SEA1的另一侧处的第四发光元件LD4可以顺序地串联连接。
像素PXL中的每个还可以包括设置在像素区域PXA的边缘处的堤BNK。堤BNK是限定像素PXL中的每个的发射区域的结构，并且可以设置在相邻的像素区域PXA之间的边界处。堤BNK可以是例如像素限定膜。堤BNK可以包括至少一种光阻挡材料和/或反射材料，以防止相邻的像素区域PXA之间的光泄漏。例如，堤BNK可以包括选自各种类型的黑矩阵材料中的至少一种黑矩阵材料(例如，当前已知的至少一种光阻挡材料)和/或特定颜色的滤色器材料。作为示例，堤BNK可以形成为能够阻挡光的透射的黑色不透明图案。
堤BNK可以设置为围绕第一区域SEA和第二区域NEA。堤BNK可以包括使第一区域SEA和第二区域NEA全面暴露的第一堤开口OPNb1。也就是说，第一区域SEA和第二区域NEA直接相邻，堤BNK可以设置为围绕包括第一区域SEA和第二区域NEA的整个边缘。在一个实施例中，除了使每个像素PXL的第一区域SEA和第二区域NEA暴露的第一堤开口OPNb1之外，堤BNK还可以包括与每个像素区域PXA的上端区域和/或下端区域对应的第二堤开口OPNb2。
同时，堤BNK设置为围绕整个第一区域SEA和第二区域NEA，并且在作为像素区域PXA内的非发射区域的第二区域NEA中被省略，从而使像素PXL的发射区域的面积最大化。然而，在这种情况下，发光元件LD可能会被供应到除了发光元件LD将被供应到的第一区域SEA之外的第二区域NEA，并且存在于第二区域NEA中的发光元件LD可能会在随后的工艺中被分离，以导致短路缺陷和/或异物缺陷。因此，在根据一个实施例的显示装置中，开口OP1形成在第二区域NEA的第一绝缘层INS1(见图12)中，并且使用第二绝缘层INS2固定发光元件LD，从而防止存在于第二区域NEA中的发光元件LD分离。这将在下面参照图12详细描述。
图10和图11是沿着图9的线I-I’截取的剖视图。
作为可以设置在像素电路层PCL上的电路元件的示例，图10和图11示出了任意晶体管M(例如，通过第一接触部CNT1和桥接图案BRP电连接到第一电极ELT1的晶体管)以及通过第二接触部CNT2电连接到第八电极ELT8的第二电力线PL2。
参照图10和图11，根据一个实施例的像素PXL和包括该像素PXL的显示装置可以包括设置在基底SUB的一个表面上的电路层PCL和显示层DPL。
构成像素电路PXC的电路元件(例如，晶体管M和存储电容器Cst(见图8))和电连接到电路元件的各种线可以设置在电路层PCL中。构成对应的像素PXL的发光单元EMU的像素电极ELT、发光元件LD和/或接触电极CNE可以设置在显示层DPL的每个像素区域PXA中。
特定地，电路层PCL还可以包括第一导电层，第一导电层包括设置在晶体管M中的至少一些下方的至少一个下电极层等(或晶体管M的背栅电极BGE)。下电极层可以用作光阻挡层，但本发明不必限于此。
缓冲层BFL可以设置在基底SUB以及第一导电层的一个表面上。缓冲层BFL可以防止杂质扩散到每个电路元件中。
半导体层可以设置在缓冲层BFL上。半导体层可以包括每个晶体管M的半导体图案SCP等。半导体图案SCP可以包括与栅电极GE叠置的沟道区以及设置在沟道区的两侧处的第一导电区和第二导电区(例如，源极区和漏极区)。
栅极绝缘层GI可以设置在半导体层上。第二导电层可以设置在栅极绝缘层GI上。第二导电层可以包括每个晶体管M的栅电极GE。另外，第二导电层还可以包括存储电容器Cst的一个电极和/或某些线。
第一层间绝缘层ILD1可以设置在第二导电层上。第三导电层可以设置在第一层间绝缘层ILD1上。第三导电层可以包括每个晶体管M的第一晶体管电极TE1和第二晶体管电极TE2。这里，第一晶体管电极TE1和第二晶体管电极TE2可以分别是源电极和漏电极。另外，第三导电层还可以包括存储电容器Cst的一个电极和/或某些线。
第二层间绝缘层ILD2可以设置在第三导电层上。第四导电层可以设置在第二层间绝缘层ILD2上。第四导电层可以包括用于将电路层PCL和显示层DPL电连接的桥接图案BRP和/或某些线(例如，第一电力线PL1和/或第二电力线PL2)。桥接图案BRP可以通过形成在第一接触部CNT1中的第一接触孔CH1电连接到发光单元EMU的第一像素电极(例如，第一电极ELT1)。第二电力线PL2可以通过形成在第二接触部CNT2中的第二接触孔CH2电连接到发光单元EMU的最后像素电极(例如，第八电极ELT8)。
钝化层PSV可以设置在第四导电层上。根据实施例，钝化层PSV可以至少包括有机绝缘层，并且可以使电路层PCL的表面基本上平坦化。显示层DPL可以设置在钝化层PSV上。
显示层DPL可以包括设置在发射区域SEA1和SEA2中的多个像素电极ELT(例如，第一电极ELT1至第八电极ELT8)、在像素电极ELT之间串联、并联或串并联连接的多个发光元件LD、以及将像素电极ELT和发光元件LD连接的多个接触电极CNE。
同时，在图10和图11中，示出了一个发光元件LD，但如在图9的实施例中，像素PXL可以包括在正向方向上连接在第一像素电极与最后像素电极(例如，第一电极ELT1与第八电极ELT8)之间的多个发光元件LD。因此，下面将假设像素PXL包括多个发光元件LD来描述每个实施例。
另外，显示层DPL可以包括用于使像素电极ELT中的每个的一个区域向上突起的分开的或一体的堤图案BNP和/或用于围绕像素区域PXA的堤BNK。另外，显示层DPL还可以包括至少一个导电层和/或至少一个绝缘层。例如，显示层DPL可以包括顺序地设置和/或形成在电路层PCL上的像素电极ELT、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、接触电极CNE和第四绝缘层INS4。
特定地，堤图案BNP可以设置在电路层PCL上。堤图案BNP可以形成为分开的或一体的图案。堤图案BNP可以在基底SUB的一个表面上向上(例如，在第三方向(Z轴方向)上)突起。因此，设置在每个堤图案BNP上的像素电极ELT的一个区域可以向上突起。
反射分隔壁可以由于堤图案BNP和设置在堤图案BNP上的像素电极ELT而形成在发光元件LD周围。作为示例，当像素电极ELT至少包括反射电极层时，从发光元件LD的两个端部发射的光可以从反射电极层反射，以在每个像素PXL的向上方向上(例如，在第三方向(Z轴方向)上)发射。
堤图案BNP可以具有各种形状。在一个实施例中，如图10和图11中示出的，堤图案BNP可以形成为具有相对于基底SUB以预定范围的角度倾斜的倾斜表面。在另一实施例中，堤图案BNP可以具有弯曲表面，或者具有台阶形状的侧壁。例如，堤图案BNP可以具有呈半圆形状或半椭圆形状的剖面。
设置在堤图案BNP上的电极和/或绝缘层可以具有与堤图案BNP对应的形状。例如，每个像素电极ELT可以包括具有与发光元件LD周围的堤图案BNP的形状对应的形状的倾斜表面或弯曲表面。然而，根据实施例，可以省略堤图案BNP。
每个像素PXL的像素电极ELT可以设置在堤图案BNP上。根据实施例，每个像素电极ELT可以具有针对每个像素PXL分离的图案。例如，第一电极ELT1至第八电极ELT8中的每个可以具有其两端在相应的像素区域PXA的外围区域中和/或在相邻的像素区域PXA之间断开的独立的图案。然而，本发明不必限于此，并且像素电极ELT中的至少一个可以具有公共连接到多个像素PXL的图案。
每个像素电极ELT可以包括至少一种导电材料。另外，像素电极ELT可以包括相同导电材料或不同导电材料。另外，每个像素电极ELT可以形成为单层或多层。
第一绝缘层INS1可以设置在基体层BSL的包括像素电极ELT的一个表面上。在一个实施例中，如图10中示出的，第一绝缘层INS1可以具有用于将像素电极ELT电连接到接触电极CNE的接触孔CH。在另一实施例中，如图11中示出的，第一绝缘层INS1可以在堤图案BNP上更宽地开口，并且在第一绝缘层INS1的开口区域中，像素电极ELT可以电连接到接触电极CNE。在又一实施例中，第一绝缘层INS1可以仅局部地设置在像素电极ELT与发光元件LD之间的区域中。
在一个实施例中，第一绝缘层INS1可以形成为主要整个地覆盖第一电极ELT1和第二电极ELT2。在发光元件LD被供应到第一绝缘层INS1并在第一绝缘层INS1上对准之后，第一绝缘层INS1可以部分地开口以暴露像素电极ELT的一个区域。由于像素电极ELT被形成然后被第一绝缘层INS1等覆盖，因此可以防止在后续工艺中对像素电极ELT的损坏。
堤BNK可以设置在第一绝缘层INS1上。然而，堤BNK在剖面中的位置不限于此，并且堤BNK根据实施例可以与上述堤图案BNP设置在同一层。发光元件LD可以被供应到定位在堤BNK中的发射区域SEA1和SEA2，并且在定位于堤BNK中的发射区域SEA1和SEA2中对准。可以通过喷墨方法、狭缝涂覆方法或其它各种方法将发光元件LD供应到每个像素PXL的发射区域SEA1和SEA2，并且可以通过将预定对准信号(或对准电压)施加到每条对准线来在像素电极ELT之间将发光元件LD对准。
在一个实施例中，发光元件LD中的至少一些可以设置在一对像素电极ELT之间，使得发光元件LD在其长度方向上的两个端部(即，第一端部EP1和第二端部EP2)和与其相邻的一对像素电极ELT叠置或不叠置。另外，发光元件LD的两个端部(即，第一端部EP1和第二端部EP2)中的每个可以与每个像素电极ELT直接接触，或者可以通过接触电极CNE电连接到每个像素电极ELT。
第二绝缘层INS2可以设置在发光元件LD的一个区域上。第二绝缘层INS2可以设置在发光元件LD中的每个的一个区域上，以使发光元件LD中的每个的第一端部EP1和第二端部EP2暴露。当发光元件LD的对准完成之后在发光元件LD上形成第二绝缘层INS2时，可以防止发光元件LD从其对准位置分离。
同时，如上所述，在发射区域SEA1和SEA2中供应发光元件LD的工艺中，发光元件LD也可能被供应到第二区域NEA，并且存在于第二区域NEA中的发光元件LD可能在随后的工艺中被分离，以导致短路缺陷和/或异物缺陷。因此，在根据一个实施例的显示装置中，上述第一绝缘层INS1和第二绝缘层INS2包括形成在第二区域NEA中的多个开口区域OPA(或图12的开口OPA1和OPA2)，从而防止存在于第二区域NEA中的发光元件LD分离。对于其详细描述，参照图12给出。
图12是沿着图9的线II-II’截取的剖视图。
在图12中，为了便于描述，省略了电路层PCL等，并且仅示出了显示层DPL的堤BNK、第一绝缘层INS1和第二绝缘层INS2。
参照图12，第一绝缘层INS1和第二绝缘层INS2可以包括设置在第二区域NEA中的多个开口区域OPA。开口区域OPA可以包括彼此间隔开的第一开口区域OPA1至第四开口区域OPA4。第一开口区域OPA1至第四开口区域OPA4可以在第一方向(X轴方向)上设置在第二区域NEA中。第一开口区域OPA1至第四开口区域OPA4在第一方向(X轴方向)上的宽度可以基本上相同，但不必限于此。
第一绝缘层INS1可以包括与开口区域OPA叠置的第一开口OP1，并且第二绝缘层INS2可以包括与开口区域OPA(或第一开口OP1)叠置的第二开口OP2。第一开口OP1和第二开口OP2可以提供用于在将发光元件LD对准之后将每条对准线分离成多个像素电极ELT的空间。同时，在第一区域SEA(或第一发射区域SEA1和第二发射区域SEA2)中对准发光元件LD的工艺中，无效发光元件LD'也可以设置在第二区域NEA的开口区域OPA(或第一绝缘层INS1的第一开口OP1)中。无效发光元件LD'可以与参照图1至图11描述的发光元件LD基本上相同，但可以是处于非发射状态的无效光源。如上所述，为了防止存在于第二区域NEA中的无效发光元件LD'在随后的工艺中分离以导致短路缺陷和/或异物缺陷，无效发光元件LD'可以被第二绝缘层INS2'固定。为此，第二绝缘层INS2的第二开口OP2在第一方向(X轴方向)上的宽度可以小于第一绝缘层INS1的第一开口OP1在第一方向(X轴方向)上的宽度。在这种情况下，第二绝缘层INS2可以覆盖第一开口OP1的侧壁。当无效发光元件LD'存在于第一开口OP1中时，第二绝缘层INS2可以至少部分地覆盖并固定无效发光元件LD'，从而防止无效发光元件LD'在随后的工艺中分离以导致短路缺陷和/或异物缺陷。另外，为了更容易地固定无效发光元件LD'，第一绝缘层INS1的厚度H1可以与无效发光元件LD'的直径D基本上相同，但不必限于此。
再次参照图10和图11，发光元件LD的未被第二绝缘层INS2覆盖的两个端部(即，第一端部EP1和第二端部EP2)可以被接触电极CNE覆盖，并且可以通过接触电极CNE电连接到像素电极ELT。
在一个实施例中，如图10中示出的，彼此面向且发光元件LD介于其间的两个接触电极CNE(例如，第一接触电极CNE1和第二接触电极CNE2)可以设置在同一层。当所述接触电极CNE形成在同一层时，所述接触电极CNE可以同时形成，或者在同一工艺中顺序地形成。在这种情况下，可以简化像素PXL和包括该像素PXL的显示装置的制造工艺。在另一实施例中，如图11中示出的，彼此面向且发光元件LD介于其间的两个接触电极CNE(例如，第一接触电极CNE1和第二接触电极CNE2)可以分离并设置在不同层。在这种情况下，显示层DPL还可以包括介于所述接触电极CNE之间的第三绝缘层INS3。第三绝缘层INS3可以设置为覆盖一对接触电极CNE中的一个(例如，第一接触电极CNE1)。当在发光元件LD上形成第二绝缘层INS2和/或第三绝缘层INS3时，可以确保发光元件LD的第一端部EP1与第二端部EP2之间的电稳定性。例如，一对相邻的接触电极CNE可以由第二绝缘层INS2和/或第三绝缘层INS3稳定地分离。因此，可以防止在发光元件LD的第一端部EP1与第二端部EP2之间发生短路缺陷。
接触电极CNE可以由各种透明导电材料制成。作为示例，接触电极CNE可以包括选自诸如ITO、IZO、ITZO、ZnO、AZO、GZO、ZTO、GTO和FTO的各种透明导电材料中的至少一种，并且可以被实现为基本上透明或半透明，以满足预定透射率。因此，从发光元件LD通过第一端部EP1和第二端部EP2发射的光可以穿过接触电极CNE以被发射到像素PXL的外部。
第四绝缘层INS4可以设置在接触电极CNE和/或第三绝缘层INS3上。例如，第四绝缘层INS4可以整个形成在基底SUB上，以覆盖堤图案BNP、像素电极ELT、多个绝缘层INS1、INS2和INS3、发光元件LD、接触电极CNE和/或堤BNK。第四绝缘层INS4可以包括至少一层无机膜和/或有机膜。根据实施例，第四绝缘层INS4可以包括具有多层结构的薄膜封装层。例如，第四绝缘层INS4可以包括具有多层结构的薄膜封装层，该多层结构包括至少两个无机绝缘层以及介于至少两个无机绝缘层之间的至少一个有机绝缘层。然而，第四绝缘层INS4的材料和/或结构不限于此，并且根据实施例，至少一个外涂层、填料层和/或上基底可以进一步设置在第四绝缘层INS4上。
根据上述实施例，在第一区域SEA(或第一发射区域SEA1和第二发射区域SEA2)中将发光元件LD对准的工艺中，即使当在第二区域NEA中供应无效发光元件LD'时，无效发光元件LD'也可以设置在第一绝缘层INS1的第一开口OP1中，并由覆盖第一开口OP1的侧壁的第二绝缘层INS2固定。因此，可以防止无效发光元件LD'在随后的工艺中分离以导致短路缺陷和/或异物缺陷。
在下文中，将描述其它实施例。在以下实施例中，与上述组件相同的组件将由相同的附图标记表示，并且将省略或简化其重复描述。
图13是示出根据另一实施例的像素的平面图。图14是沿着图13的线III-III’截取的剖视图。图14可以对应于与图12的位置基本上相同的位置处的剖面。
参照图13和图14，第二区域NEA可以包括用于将对准线分离成多个像素电极ELT的开口区域OPA。开口区域OPA可以包括彼此间隔开的第一开口区域OPA1至第三开口区域OPA3。第一开口区域OPA1至第三开口区域OPA3可以在第一方向(X轴方向)上设置在第二区域NEA中。第一开口区域OPA1至第三开口区域OPA3可以具有不同尺寸。例如，在将对准线分离的工艺中，第一开口区域OPA1可以与一条对准线叠置，第二开口区域OPA2可以与多条对准线叠置，第三开口区域OPA3可以形成为与一条对准线叠置。也就是说，第二开口区域OPA2在第一方向(X轴方向)上的宽度可以大于第一开口区域OPA1和/或第三开口区域OPA3在第一方向(X轴方向)上的宽度。
第一开口区域OPA1可以设置在第一电极ELT1与第三电极ELT3之间。也就是说，第一电极ELT1和第三电极ELT3可以彼此间隔开，且第一开口区域OPA1介于其间。第一开口区域OPA1在第一方向(X轴方向)上的宽度可以大于第一电极ELT1和/或第三电极ELT3中的每个在第一方向(X轴方向)上的宽度，但本发明不必限于此。
第二开口区域OPA2可以设置在第二电极ELT2与第四电极ELT4之间以及第八电极ELT8与第六电极ELT6之间。也就是说，第二电极ELT2和第四电极ELT4可以彼此间隔开，且第二开口区域OPA2介于其间。另外，第八电极ELT8和第六电极ELT6可以彼此间隔开，且第二开口区域OPA2介于其间。第二开口区域OPA2在第一方向(X轴方向)上的宽度可以大于从第二电极ELT2的一侧到第八电极ELT8的另一侧在第一方向(X轴方向)上的宽度。相似地，第二开口区域OPA2在第一方向(X轴方向)上的宽度可以大于从第四电极ELT4的一侧到第六电极ELT6的另一侧在第一方向(X轴方向)上的宽度。
第三开口区域OPA3可以设置在第五电极ELT5与第七电极ELT7之间。也就是说，第五电极ELT5和第七电极ELT7可以彼此间隔开，且第三开口区域OPA3介于其间。第三开口区域OPA3在第一方向(X轴方向)上的宽度可以大于第五电极ELT5和/或第七电极ELT7中的每个在第一方向(X轴方向)上的宽度，但本发明不必限于此。
第一绝缘层INS1可以包括与开口区域OPA叠置的第一开口OP1，并且第二绝缘层INS2可以包括与开口区域OPA(或第一开口OP1)叠置的第二开口OP2。第一开口OP1和第二开口OP2可以提供用于在将发光元件LD对准之后将每条对准线分离成多个像素电极ELT的空间。同时，在第一区域SEA(或第一发射区域SEA1和第二发射区域SEA2)中将发光元件LD对准的工艺中，无效发光元件LD'也可以设置在第二区域NEA的开口区域OPA(或第一绝缘层INS1的第一开口OP1)中。如上所述，为了防止存在于第二区域NEA中的无效发光元件LD'在后续工艺中分离而导致短路缺陷和/或异物缺陷，无效发光元件LD'可以被第二绝缘层INS2'固定。为此，第二绝缘层INS2的第二开口OP2在第一方向(X轴方向)上的宽度可以小于第一绝缘层INS1的第一开口OP1在第一方向(X轴方向)上的宽度。在这种情况下，第二绝缘层INS2可以覆盖第一开口OP1的侧壁。即使当在第二区域NEA中供应无效发光元件LD'时，无效发光元件LD'也可以设置在第一绝缘层INS1的第一开口OP1中，并且被覆盖第一开口OP1的侧壁的第二绝缘层INS2固定。因此，可以防止无效发光元件LD'在随后的工艺中分离以导致如上所述的短路缺陷和/或异物缺陷。
图15是示出根据又一实施例的显示装置的剖视图。图15示出了基于设置有包括彼此相邻的第一像素PXL1、第二像素PXL2和第三像素PXL3的一个像素单元PXU的区域的显示面板PNL的剖面。同时，由于已经通过上述实施例详细描述了像素PXL中的每个，因此在图15中，基于像素电极ELT、发光元件LD和接触电极CNE示意性地示出了每个像素PXL的结构，并且将省略其详细描述。
参照图15，根据本实施例的显示装置还可以包括设置在显示层DPL上的上基底UPL。例如，将显示区域DA封装的上基底UPL(也称为“封装基底”或“滤色器基底”)可以设置在基底SUB的其上设置有像素PXL的一个表面上。
上基底UPL可以包括与像素PXL叠置的光控制层LCP。光控制层LCP可以包括设置在第一像素PXL1上的第一光控制层LCP1、设置在第二像素PXL2上的第二光控制层LCP2以及设置在第三像素PXL3上的第三光控制层LCP3。第一光控制层LCP1、第二光控制层LCP2和第三光控制层LCP3中的每个可以包括与预定颜色对应的颜色转换层CCL和/或滤色器层CFL。
在一个实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别是红色像素、绿色像素和蓝色像素。根据实施例，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射具有相同颜色的光的发光元件LD。例如，发光元件LD可以是发射约400nm至500nm的波长的蓝光的蓝色发光元件。在这种情况下，由于包括至少一种类型的颜色转换颗粒的光控制层LCP设置在第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一些像素PXL上，因此可以实现全色像素单元PXU。然而，本发明不必限于此，并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射具有不同颜色的光的发光元件LD。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别包括第一颜色发光元件、第二颜色发光元件和第三颜色发光元件。作为示例，第一颜色发光元件可以是发射红光的红色发光元件，第二颜色发光元件可以是发射绿光的绿色发光元件，第三颜色发光元件可以是发射蓝光的蓝色发光元件。
第一光控制层LCP1可以设置在第一像素PXL1上，并且可以包括包含第一转换颗粒的第一颜色转换层CCL1和选择性地透射第一颜色光的第一滤色器CF1中的至少一者。第一颜色转换层CCL1可以设置在发光元件LD与第一滤色器CF1之间。
第一颜色转换层CCL1可以转换从发光元件LD发射的光。为此，第一颜色转换层CCL1可以设置在发光元件LD与第一滤色器CF1之间，并且可以包括第一颜色转换颗粒。作为示例，当设置在第一像素PXL1中的发光元件LD是被构造为发射蓝光的蓝色发光元件且第一像素PXL1是红色像素时，第一颜色转换层CCL1可以包括将从发光元件LD发射的蓝光转换成红光的红色量子点QDr。红色量子点QDr可以分散在诸如透明树脂的预定基质材料中。红色量子点QDr可以吸收蓝光并根据能量跃迁使波长偏移以发射约620nm至780nm的波长的红光。同时，当第一像素PXL1是不同颜色的像素时，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点。
第二光控制层LCP2可以设置在第二像素PXL2上，并且可以包括包含第二转换颗粒的第二颜色转换层CCL2和选择性地透射第二颜色光的第二滤色器CF2中的至少一者。第二颜色转换层CCL2可以设置在发光元件LD与第二滤色器CF2之间。
第二颜色转换层CCL2可以转换从发光元件LD发射的光。为此，第二颜色转换层CCL2可以设置在发光元件LD与第二滤色器CF2之间，并且可以包括第二颜色转换颗粒。作为示例，当设置在第二像素PXL2中的发光元件LD是被构造为发射蓝光的蓝色发光元件且第二像素PXL2是绿色像素时，第二颜色转换层CCL2可以包括将从发光元件LD发射的蓝光转换为绿光的绿色量子点QDg。绿色量子点QDg可以分散在诸如透明树脂的预定基质材料中。绿色量子点QDg可以吸收蓝光并根据能量跃迁使波长偏移以发射约500nm至约570nm的波长的绿光。同时，当第二像素PXL2是不同颜色的像素时，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点。
第三光控制层LCP3可以包括包含光散射颗粒SCT的光散射层LSL和选择性地透射第三颜色光的第三滤色器CF3中的至少一者。光散射层LSL可以设置在发光元件LD与第三滤色器CF3之间。同时，根据实施例，可以省略光散射层LSL。作为示例，当设置在第三像素PXL3中的发光元件LD是被构造为发射蓝光的蓝色发光元件且第三像素PXL3是蓝色像素时，为了有效地利用从发光元件LD发射的光，可以选择性地设置光散射层LSL。光散射层LSL可以包括至少一种光散射颗粒SCT。光散射颗粒SCT可以分散在预定基质材料中。作为示例，光散射层LSL可以包括二氧化钛(TiO2)或二氧化硅的光散射颗粒SCT，但本发明不限于此。
根据实施例，能够阻挡光的图案可以附加地设置在光散射层LSL、第一颜色转换层CCL1与第二颜色转换层CCL2之间。例如，黑矩阵图案BM可以设置在光散射层LSL、第一颜色转换层CCL1与第二颜色转换层CCL2之间。另外，根据实施例，光阻挡图案LBP可以设置在滤色器CF之间。例如，光阻挡图案LBP可以设置在上基底UPL的一个表面上以面向堤BNK，并且可以与第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的每个的边缘叠置。光阻挡图案LBP可以包括选自各种类型的黑矩阵材料中的至少一种黑矩阵材料(例如，当前已知的至少一种光阻挡材料)和/或特定颜色的滤色器材料。另外，光阻挡图案LBP可以由与堤BNK相同的材料制成，但本发明不限于此。即，光阻挡图案LBP和堤BNK可以包括相同材料或不同材料。同时，根据实施例，可以省略光阻挡图案LBP。在这种情况下，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置为在像素区域PXA之间的边界处彼此叠置，并用于阻挡光。
同时，在图15的实施例中，显示面板PNL被示出为具有以下结构：在该结构中，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2首先形成在上基底UPL的一个表面上，然后黑矩阵图案BM形成在光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2之间，但形成黑矩阵图案BM的顺序可以改变。例如，可以首先在上基底UPL的其上设置有滤色器CF等的一个表面上形成黑矩阵图案BM，并且可以在由黑矩阵图案BM划分的区域中形成光散射层LSL、第一颜色转换层CCL1和/或第二颜色转换层CCL2。
在一个实施例中，为了使从发光元件LD发射的光在像素PXL的向上方向上顺利地发射，具有相对低的折射率的预定填料可以填充显示面板PNL的包括基底SUB和显示层DPL的下板与显示面板PNL的包括上基底UPL和光控制层LCP的上板之间的空间。在其它实施例中，显示面板PNL的下板与上板之间可以填充有空气层。
根据上述实施例，在可见光区域中具有相对短波长的蓝光可以入射在绿色量子点QDg和红色量子点QDr中的每个上，从而增加绿色量子点QDg和红色量子点QDr的吸收系数。因此，最终，可以提高从第一像素PXL1和第二像素PXL2发射的光的效率，并且还可以确保优异的颜色再现性。另外，当使用相同颜色的发光元件LD(例如，蓝色发光元件LD)形成第一像素PXL1、第二像素PXL2和第三像素PXL3的发光单元EMU时，可以提高显示装置的制造效率。
图16是示出根据再一实施例的显示装置的剖视图。
参照图16，根据本实施例的显示装置与图15的实施例的不同之处在于：光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2形成在其上形成有像素PXL的基底SUB上。
特定地，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2可以设置在基底SUB上的由堤BNK划分的区域中。例如，像素PXL可以由堤BNK划分，并且光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2可以设置在像素PXL中。第一颜色转换层CCL1可以设置在第一像素PXL1中，第二颜色转换层CCL2可以设置在第二像素PXL2中，光散射层LSL可以设置在第三像素PXL3中。也就是说，堤BNK可以用作限定像素PXL的坝结构，在形成光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2的工艺中，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2将要供应到像素PXL。
上基底UPL可以设置在光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2上。上基底UPL可以包括与像素PXL叠置的滤色器层CFL。滤色器层CFL可以包括设置在第一像素PXL1的上部处的第一滤色器CF1、设置在第二像素PXL2的上部处的第二滤色器CF2、设置在第三像素PXL3的上部处的第三滤色器CF3以及设置在滤色器CF之间的光阻挡图案LBP。
在一个实施例中，为了使从发光元件LD发射的光在像素PXL的向上方向上顺利地发射，具有相对低折射率的预定填料可以填充显示面板PNL的包括基底SUB、显示层DPL、光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2的下板与显示面板PNL的包括上基底UPL和滤色器层CFL的上板之间的空间。在其它实施例中，显示面板PNL的下板与上板之间可以填充有空气层。
如上所述，当光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2直接形成在包括发光元件LD的显示层DPL上时，可以改善像素PXL的光效率。
图17是根据再一实施例的显示装置的剖视图。
参照图17，根据本实施例的显示装置与图15和图16的实施例的不同之处在于：光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2以及滤色器层CFL形成在其上形成有像素PXL的基底SUB上。
特定地，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2可以设置在基底SUB上的由堤BNK划分的区域中。已经参照图16描述了光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2的布置，因此将省略其重复描述。
平坦化层PLL可以设置在光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2上。平坦化层PLL可以设置为遍及第一像素PXL1、第二像素PXL2和第三像素PXL3，以覆盖光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2。覆盖层还可以设置在平坦化层PLL与光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2之间。覆盖层可以是无机层，并且可以由选自氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)和氮氧化硅(SiOxNy)中的至少一种制成。
根据实施例，平坦化层PLL可以形成为包括至少一层有机膜的多层或单层。例如，平坦化层PLL可以具有比光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2的折射率相对低的折射率，从而用于改善像素PXL的光效率。
滤色器层CFL可以设置在平坦化层PLL上。滤色器层CFL可以包括分别设置在第一像素PXL1、第二像素PXL2和第三像素PXL3的上部处的第一滤色器CF1、第二滤色器CF2和第三滤色器CF3以及设置在滤色器CF之间的光阻挡图案LBP。
封装层ENC可以设置在滤色器层CFL上。封装层ENC可以覆盖滤色器层CFL、光散射层LSL、第一颜色转换层CCL1、第二颜色转换层CCL2、显示层DPL和设置在其下方的电路层PCL。封装层ENC可以防止湿气或空气渗透到设置在其下方的上述构件中。为此，封装层ENC可以包括至少一个无机层。例如，无机层可以包括选自氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)和氮氧化硅(SiOxNy)中的至少一种，但本发明不必限于此。另外，封装层ENC可以保护设置在其下方的上述构件免受诸如灰尘的异物的影响。为此，封装层ENC可以包括至少一个有机层。例如，有机层可以由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂制成，但本发明不必限于此。根据实施例，用于检测用户的输入的感测层可以进一步设置在封装层ENC上。
如上所述，当光散射层LSL、第一颜色转换层CCL1、第二颜色转换层CCL2和滤色器层CFL直接形成在包括发光元件LD的显示层DPL上时，可以省略单独的上基底以使显示面板PNL的厚度最小化，从而改善光效率。
对于本发明的实施例所属领域的技术人员来说将明显的是，可以进行各种修改而不脱离本发明的基本特性。因此，上述方法应被解释为说明性的而不是限制性的。应当理解的是，本发明的范围应由所附权利要求限定，并且其所有等同物都落入本发明的范围内。

Claims (20)

1.一种显示装置，所述显示装置包括：
多个像素，包括第一区域和第二区域；
第一电极和第二电极，设置在所述第一区域中；
多个发光元件，在所述第一区域中设置在所述第一电极与所述第二电极之间；
第一绝缘层，设置在所述第一区域和所述第二区域上；以及
第二绝缘层，设置在所述第一绝缘层上，
其中，所述第一绝缘层包括设置在所述第二区域中的至少一个第一开口，
所述第二绝缘层包括与所述第一开口叠置的至少一个第二开口，并且
所述第一开口在第一方向上的宽度大于所述第二开口在所述第一方向上的宽度。
2.如权利要求1所述的显示装置，所述显示装置还包括：堤，围绕所述第一区域和所述第二区域。
3.如权利要求1所述的显示装置，其中，所述第一区域包括第一发射区域和第二发射区域，并且
所述第二区域设置在所述第一发射区域与所述第二发射区域之间。
4.如权利要求3所述的显示装置，其中，所述第二区域是非发射区域。
5.如权利要求1所述的显示装置，所述显示装置还包括设置在所述第二区域中的至少一个无效发光元件。
6.如权利要求5所述的显示装置，其中，所述发光元件是有效光源，并且所述无效发光元件是无效光源。
7.如权利要求5所述的显示装置，其中，所述第二绝缘层至少部分地覆盖所述无效发光元件。
8.如权利要求5所述的显示装置，其中，所述无效发光元件设置在所述第一开口中。
9.一种显示装置，所述显示装置包括：
第一发射区域、第二发射区域和设置在所述第一发射区域与所述第二发射区域之间的非发射区域；
第一电极和第二电极，设置在所述第一发射区域中；
多个第一发光元件，设置在所述第一电极与所述第二电极之间；
第三电极和第四电极，设置在所述第二发射区域中；
多个第二发光元件，设置在所述第三电极与所述第四电极之间；
至少一个接触电极，将所述第一电极和所述第二电极中的任一个与所述第三电极和所述第四电极中的任一个电连接；以及
绝缘层，设置在所述第一发射区域、所述第二发射区域和所述非发射区域上，
其中，所述绝缘层包括设置在所述非发射区域中的至少一个开口区域。
10.如权利要求9所述的显示装置，其中，所述开口区域包括：
第一开口区域，设置在所述第一电极与所述第三电极之间；以及
第二开口区域，设置在所述第二电极与所述第四电极之间。
11.如权利要求10所述的显示装置，其中，所述第一开口区域在第一方向上的宽度大于所述第二开口区域在所述第一方向上的宽度。
12.如权利要求9所述的显示装置，其中，所述第一发光元件和所述第二发光元件串联连接。
13.如权利要求9所述的显示装置，其中，所述绝缘层包括：
第一绝缘层；以及
第二绝缘层，设置在所述第一绝缘层上。
14.如权利要求13所述的显示装置，其中，所述第一绝缘层包括与所述开口区域叠置的第一开口，并且
所述第二绝缘层包括与所述第一开口叠置的第二开口。
15.如权利要求14所述的显示装置，其中，所述第一开口在第一方向上的宽度大于所述第二开口在所述第一方向上的宽度。
16.如权利要求14所述的显示装置，所述显示装置还包括设置在所述开口区域中的至少一个无效发光元件。
17.如权利要求16所述的显示装置，其中，所述第一发光元件和所述第二发光元件是有效光源，并且
所述无效发光元件是无效光源。
18.如权利要求16所述的显示装置，其中，所述第二绝缘层至少部分地覆盖所述无效发光元件。
19.如权利要求16所述的显示装置，其中，所述无效发光元件设置在所述第一开口中。
20.如权利要求9所述的显示装置，所述显示装置还包括：堤，围绕所述第一发射区域、所述第二发射区域和所述非发射区域。
CN202180070913.9A 2020-10-22 2021-10-12 显示装置 Pending CN116457940A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0137836 2020-10-22
KR1020200137836A KR20220053764A (ko) 2020-10-22 2020-10-22 표시 장치
PCT/KR2021/014016 WO2022086018A1 (ko) 2020-10-22 2021-10-12 표시 장치

Publications (1)

Publication Number Publication Date
CN116457940A true CN116457940A (zh) 2023-07-18

Family

ID=81257735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180070913.9A Pending CN116457940A (zh) 2020-10-22 2021-10-12 显示装置

Country Status (5)

Country Link
US (1) US20220131038A1 (zh)
EP (1) EP4235778A1 (zh)
KR (1) KR20220053764A (zh)
CN (1) CN116457940A (zh)
WO (1) WO2022086018A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220053765A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571371B (zh) * 2015-10-09 2019-08-09 群创光电股份有限公司 阵列基板及其应用装置与组装方法
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102657126B1 (ko) * 2018-07-20 2024-04-16 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20200088961A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
EP4235778A1 (en) 2023-08-30
WO2022086018A1 (ko) 2022-04-28
US20220131038A1 (en) 2022-04-28
KR20220053764A (ko) 2022-05-02

Similar Documents

Publication Publication Date Title
US20220102422A1 (en) Display device and method of manufacturing the same
CN116057720A (zh) 显示装置
KR20210016187A (ko) 표시 장치 및 그의 제조 방법
CN114068633A (zh) 低折射层及显示装置
EP4235778A1 (en) Display device
KR20220147187A (ko) 표시 장치
CN116457939A (zh) 显示装置
EP3961708A1 (en) Pixel and display device including the same
EP3965161A1 (en) Display device
CN116964744A (zh) 显示装置
CN113707689A (zh) 像素和具有该像素的显示装置
CN116057706A (zh) 像素和包括像素的显示装置
CN116034477A (zh) 显示装置
KR20220033662A (ko) 표시 장치의 제조 방법 및 그에 의해 제조된 표시 장치
KR20220002798A (ko) 표시 장치
US11967590B2 (en) Display device
US11785824B2 (en) Display device and manufacturing method thereof
EP3985721A1 (en) Display device
US20230206836A1 (en) Display device
KR20210148472A (ko) 화소 및 이를 포함한 표시 장치
CN114695422A (zh) 显示设备及其制造方法
KR20240065647A (ko) 표시 장치 및 이의 제조 방법
CN116435444A (zh) 显示装置
CN116745911A (zh) 像素和包括该像素的显示装置
CN116615802A (zh) 像素和包括该像素的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination