CN116057720A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116057720A
CN116057720A CN202180053658.7A CN202180053658A CN116057720A CN 116057720 A CN116057720 A CN 116057720A CN 202180053658 A CN202180053658 A CN 202180053658A CN 116057720 A CN116057720 A CN 116057720A
Authority
CN
China
Prior art keywords
layer
light
pixel
light emitting
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180053658.7A
Other languages
English (en)
Inventor
裵城槿
金正年
吴柱锡
李政炫
李宗璨
郑达梭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116057720A publication Critical patent/CN116057720A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

根据本发明的一个实施例的显示装置包括：基体层，包括显示区域；第一像素、第二像素和第三像素，布置在显示区域中，并且包括布置在各个发光区域中的各个发光元件；第一光转换层、第二光转换层和第三光转换层，分别布置在第一像素、第二像素和第三像素的发光区域中；光阻挡层，布置在第一光转换层、第二光转换层与第三光转换层之间，并且具有比第一光转换层、第二光转换层和第三光转换层的高度低的高度，并且包围第一光转换层、第二光转换层和第三光转换层的侧表面的一部分；以及第一反射层，布置在光阻挡层上，并且包围第一光转换层、第二光转换层和第三光转换层。

Description

显示装置
技术领域
公开涉及一种显示装置。
背景技术
最近，对信息显示的兴趣正在增加。因此，针对显示装置的研究和开发正在持续地进行。
发明内容
技术问题
公开的实施例可以提供一种能够改善光效率的显示装置。
公开的方面不限于上述内容，但本领域技术人员将通过下面的描述清楚地理解这里未描述的其它目的。
技术方案
根据公开的实施例的显示装置可以包括：基体层，包括显示区域；第一像素、第二像素和第三像素，设置在显示区域中，并且包括设置在发光区域中的发光元件；第一光转换层、第二光转换层和第三光转换层，分别设置在第一像素、第二像素和第三像素的发光区域上；光阻挡层，设置在第一光转换层、第二光转换层与第三光转换层之间，并且具有比第一光转换层、第二光转换层和第三光转换层的高度低的高度，光阻挡层围绕第一光转换层、第二光转换层和第三光转换层的侧表面的部分；以及第一反射层，设置在光阻挡层上，第一反射层围绕第一光转换层、第二光转换层和第三光转换层。
在实施例中，相对于基体层的表面，第一反射层可以包括小于或等于第一光转换层、第二光转换层和第三光转换层的高度的高度，并且第一反射层可以包括与第一光转换层、第二光转换层和第三光转换层对应的开口。
在实施例中，第一像素、第二像素和第三像素可以包括发射相同颜色的光的发光元件。
在实施例中，第一光转换层、第二光转换层和第三光转换层中的至少一个可以包括颜色转换颗粒，颜色转换颗粒将从发光元件发射的光转换为不同颜色的光。
在实施例中，第一光转换层、第二光转换层和第三光转换层中的至少一个可以包括光散射颗粒，光散射颗粒使从发光元件发射的光散射。
在实施例中，第一光转换层、第二光转换层和第三光转换层中的每个可以具有圆顶形状，并且可以相对于基体层的表面突出到比第一反射层高的高度。
在实施例中，第一反射层可以包括至少一个金属层。
在实施例中，第一反射层可以包括：第一金属层，包括第一金属材料；以及第二金属层，设置在第一金属层上，并且包括第二金属材料。
在实施例中，第一光转换层、第二光转换层和第三光转换层中的每个可以具有平坦的上表面，并且相对于基体层的表面，第一反射层、第一光转换层、第二光转换层和第三光转换层可以具有相同的高度。
在实施例中，光阻挡层可以包括黑矩阵材料。
在实施例中，显示装置可以包括保护层和滤色器层中的至少一个，保护层与第一光转换层、第二光转换层、第三光转换层和第一反射层叠置，并且滤色器层，设置在第一光转换层、第二光转换层、第三光转换层、第一反射层和保护层上。
在实施例中，保护层可以包括至少一个有机层，并且可以使包括第一光转换层、第二光转换层和第三光转换层、光阻挡层和第一反射层的光控制层的表面平坦化。
在实施例中，滤色器层可以包括：第一滤色器，设置在第一光转换层上；第二滤色器，设置在第二光转换层上；第三滤色器，设置在第三光转换层上；以及第二反射层，设置在第一滤色器、第二滤色器和第三滤色器之间，并且围绕第一滤色器、第二滤色器和第三滤色器。
在实施例中，第二反射层可以包括至少一个金属层。
在实施例中，显示装置还可以包括：封装层，设置在滤色器层上，并且设置在基体层的一个表面上以使显示区域密封。
在实施例中，显示装置还可以包括设置在滤色器层上的上基底。
在实施例中，第一像素、第二像素、第三像素、第一光转换层、第二光转换层、第三光转换层、光阻挡层和第一反射层可以设置在基体层的表面上，并且滤色器层可以设置在面对基体层的表面的上基底的表面上。
在实施例中，第一像素、第二像素和第三像素可以设置在基体层的表面上，并且第一光转换层、第二光转换层、第三光转换层、第一反射层和滤色器层可以设置在上基底的表面上，以面对第一像素、第二像素和第三像素。
在实施例中，光阻挡层可以设置在基体层的表面上以面对第一反射层。
在实施例中，显示装置还可以包括光阻挡堤，光阻挡堤设置在第一像素、第二像素和第三像素的非发光区域中以围绕第一像素、第二像素和第三像素中的每个的发光区域。
其它实施例的具体细节包括在说明书和附图中。
有益效果
根据公开的实施例，反射层可以设置在设置于各个像素的发光区域上的光转换层周围。因此，可以能够提供镜式的显示装置以满足多样化的消费者需求。
根据公开的实施例，可以能够通过反射层诱导从各个像素发射的光的再循环。由此，可以改善像素和包括该像素的显示装置的光效率。
根据实施例的效果不限于上述内容，并且额外的各种效果包括在说明书中。
附图说明
图1是示出根据公开的实施例的显示装置的示意性透视图。
图2是示出根据公开的实施例的显示装置的示意性剖视图。
图3是示出根据公开的实施例的显示面板的构造的示意性剖视图。
图4是示出根据公开的实施例的发光元件的示意性透视图。
图5是示出根据公开的实施例的发光元件的示意性剖视图。
图6是示出根据公开的实施例的显示面板的示意性平面图。
图7和图8是示出根据公开的实施例的像素的示意性电路图。
图9是示出根据公开的实施例的显示区域的示意性平面图。
图10是示出根据公开的实施例的显示区域的示意性平面图。
图11和图12是示出根据公开的实施例的显示区域的示意性剖视图。
图13至图26是各自示出根据公开的实施例的显示区域的示意性剖视图。
具体实施方式
对于本领域技术人员而言将明显的是，在不脱离公开的精神或范围的情况下，可以在公开中进行各种修改和变化，并且参照附图在详细描述中解释了实施例。除非上下文另外清楚地指出，否则单数形式的术语可以包括复数形式。
发明不限于下面公开的实施例，并且可以以各种形式实现。下面公开的实施例中的每个可以单独实现，或者可以与至少一个其它实施例组合实现。
在附图中，可以省略可能与实施例的特征不直接相关的一些组成元件，以清楚地指示实施例的方面。附图中的元件中的一些可以以稍微夸大的尺寸、比例等示出。对于整个附图中相同或相似的组成元件，即使它们显示在不同的附图上，也尽可能地给出相同的附图标记和符号，并且将省略重复的描述。
图1是示出根据实施例的显示装置DD的示意性透视图。图2是示出根据实施例的显示装置DD的示意性剖视图。图3是示出根据实施例的显示面板DP的构造的示意性剖视图。
首先参照图1，显示装置DD可以包括显示区域DA和非显示区域NA(也称为“边框区域”)。显示区域DA可以是经由像素而显示图像的区域。非显示区域NA可以是除了显示区域DA之外的区域，并且可以不在非显示区域NA中显示图像。
显示区域DA可以具有各种形状，并且可以包括像素。例如，显示区域DA可以具有包括矩形、圆形或椭圆形的各种形状，并且像素可以布置在显示区域DA中。
显示区域DA可以形成在显示装置DD的至少一个表面上。例如，显示区域DA可以形成在显示装置DD的前表面上，并且可以额外地形成在显示装置DD的侧表面和/或后表面上。
非显示区域NA可以设置在显示区域DA周围以围绕显示区域DA的至少一个区域。非显示区域NA可以包括连接到显示区域DA的像素的线、垫(pad，又称为“焊盘”或“焊垫”)和/或驱动电路。
显示装置DD可以以各种形状设置。例如，显示装置DD可以以矩形板的形状设置，但不限于此。例如，显示装置DD可以具有诸如圆形或椭圆形的形状。图1示出了包括成角度的拐角的显示装置DD，但实施例不限于此。例如，显示装置DD可以包括弯曲的拐角。
为了便于描述，如图1中示出的，显示装置DD可以具有包括一对短边和一对长边的矩形板形状，短边的延伸方向可以被限定为第一方向DR1，长边的延伸方向可以被限定为第二方向DR2，与长边和短边的延伸方向垂直的方向(例如，显示装置DD的厚度方向或高度方向)可以被限定为第三方向DR3。然而，上面的方向可以根据显示装置DD的形状而改变。
显示装置DD可以具有柔性使得显示装置DD的至少一个区域可以变形，或者可以不具有柔性使得显示装置DD的整个区域可以基本上不变形。例如，显示装置DD可以是柔性显示装置或刚性显示装置。在显示装置DD的至少一个区域具有柔性的情况下，该至少一个区域可以变形以在柔性部分中折叠、弯曲或卷曲。
参照图2，显示装置DD可以包括显示面板DP和设置在显示面板DP上的窗WD。在实施例中，窗WD可以与显示面板DP是一体的。例如，窗WD可以直接形成在显示面板DP的表面上。在另一实施例中，在窗WD与显示面板DP分开制造之后，窗WD可以通过光学透明粘合构件或光学透明粘合剂OCA结合到显示面板DP。
显示面板DP可以包括用于显示图像的像素，并且可以包括各种类型和/或结构的显示面板。在实施例中，显示面板DP可以是使用具有纳米级到微米级的程度的尺寸的超小无机发光二极管的发光显示面板，但不限于此。
窗WD可以设置在显示面板DP上以保护显示面板DP免受外部冲击，并且可以向用户提供输入表面和/或显示表面。窗WD可以由包括玻璃或塑料的各种材料形成，并且可以在窗WD的至少一个区域中具有柔性，或者可以在窗WD的整个区域中不具有柔性。
显示装置DD还可以包括至少一种类型的传感器，诸如触摸传感器。例如，显示装置DD可以包括触摸传感器、指纹传感器、压力传感器和/或温度传感器。
各个传感器可以与显示面板DP是一体的或者与显示面板DP分开制造，并且可以设置在显示面板DP周围(例如，前表面、后表面和/或侧表面)。例如，触摸传感器可以设置在显示面板DP的前表面(其上可以显示图像的其上表面)上，或者可以与显示面板DP一体以设置在显示面板DP与窗WD之间，但触摸传感器的位置不限于此。
参照图3，显示面板DP可以包括基体层BSL和顺序地设置在基体层BSL的表面上的像素电路层PCL、显示元件层DPL和封装层ENC。显示面板DP还可以包括用于转换和/或调节从显示元件层DPL发射的光的特性的光控制层LCTL。
例如，在显示面板DP为无源显示面板的情况下，可以省略像素电路层PCL。用于驱动像素的线可以设置在显示元件层DPL下方，或者直接连接到显示元件层DPL和/或形成在显示元件层DPL上。
根据实施例，代替形成封装层ENC，上基底可以设置在基体层BSL的具有像素的表面上。上基底可以通过密封材料结合到基体层BSL。
基体层BSL可以是刚性基底(或膜)或柔性基底(或膜)。在实施例中，在基体层BSL是刚性基底的情况下，基体层BSL可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种或更多种。在另一实施例中，在基体层BSL是柔性基底的情况下，基体层BSL可以是包括聚合物有机材料的膜基底和塑料基底中的一种或更多种。基体层BSL可以包括玻璃纤维增强塑料(FRP)。
像素电路层PCL可以设置在基体层BSL的表面上。像素电路层PCL可以包括构成各个像素的像素电路的电路元件以及连接到电路元件的各种线。例如，像素电路层PCL可以包括构成各个像素的像素电路的晶体管和存储电容器以及连接到各个像素电路的栅极线、数据线和电源线。根据实施例，栅极线可以至少包括扫描线，并且还可以选择性地包括其它类型的控制线。像素电路层PCL还可以包括至少一个绝缘层，绝缘层包括覆盖电路元件和/或线的保护层。
显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL可以包括构成各个像素的光源的发光元件。在实施例中，发光器件可以是无机发光二极管(例如，具有纳米级或微米级尺寸的超小无机发光二极管)，但不限于此。
光控制层LCTL可以设置在显示面板DP的图像显示表面侧上。例如，在显示面板DP在显示元件层DPL的向上方向(例如，第三方向DR3)上发光以在显示面板DP的前表面上显示图像的情况下，光控制层LCTL可以设置在显示元件层DPL上。例如，光控制层LCTL可以设置在显示元件层DPL与封装层ENC之间。
光控制层LCTL可以包括滤色器层和/或光转换层，滤色器层包括与各个像素PXL的颜色匹配的颜色的滤色器，光转换层包括与颜色对应的颜色转换颗粒(例如，量子点)和/或光散射颗粒从而转换显示元件层DPL的各个像素区域中产生的光。例如，光控制层LCTL可以选择性地透射显示元件层DPL中产生的光之中的特定波段的光，和/或可以转换显示元件层DPL中产生的光的波段。
封装层ENC可以设置在显示元件层DPL和/或光控制层LCTL上。封装层ENC可以为上基底(也称为“封装基底”)或多层薄膜封装层。在封装层ENC是多层薄膜封装层的情况下，封装层ENC可以包括无机和/或有机层。例如，封装层ENC可以具有其中无机层、有机层和无机层可以顺序地堆叠的多层结构。封装层ENC可以通过防止外部空气和湿气渗透到显示元件层DPL和像素电路层PCL中来保护像素。
图4是示出根据实施例的发光元件LD的示意性透视图，图5是示出根据实施例的发光元件LD的示意性剖视图。例如，图4示出了根据实施例的可以用作像素的光源的发光元件LD的示例，图5示出了沿着图4的线I-I’截取的发光元件LD的示意性剖视图的示例。
参照图4和图5，发光元件LD可以包括在一方向上顺序地设置的第一半导体层SCL1、活性层ACT和第二半导体层SCL2以及覆盖第一半导体层SCL1、活性层ACT和第二半导体层SCL2中的每个的外周表面(例如，侧表面)的绝缘膜INF。发光元件LD还可以选择性地包括设置在第二半导体层SCL2上的电极层ETL。绝缘膜INF可以至少部分地覆盖电极层ETL的外周表面，或可以不至少部分地覆盖电极层ETL的外周表面。
在实施例中，发光元件LD可以设置为在一方向上延伸的条形状或棒形状，并且可以在长度方向(或厚度方向)上的端部处具有第一端EP1和第二端EP2。第一端EP1可以是发光元件LD的第一底部(或上表面)，第二端EP2可以是发光元件LD的第二底部(或下表面)。
在实施例的描述中，条形状可以包括在长度方向上可以是长的(例如，具有大于1的纵横比)的棒状形状或条状形状，诸如圆形或多边形柱。条形状的剖面的形状不限于特定形状。例如，发光元件LD的长度L可以大于其直径D(或剖面的宽度)。
第一半导体层SCL1、活性层ACT、第二半导体层SCL2和电极层ETL可以在从第二端EP2到第一端EP1的方向上顺序地设置。例如，第一半导体层SCL1可以设置在发光元件LD的第二端EP2处，电极层ETL可以设置在发光元件LD的第一端EP1处。
第一半导体层SCL1可以是第一导电型的半导体层。例如，第一半导体层SCL1可以是包括N型掺杂剂的N型半导体层。例如，第一半导体层SCL1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的一种或更多种，并且可以是掺杂有诸如Si、Ge、Sn或其组合的掺杂剂的N型半导体层。然而，构成第一半导体层SCL1的材料不限于此，并且第一半导体层SCL1可以由各种其它材料形成。
活性层ACT可以设置在第一半导体层SCL1上，并且可以以单量子阱或多量子阱的结构形成。活性层ACT的位置可以根据发光元件LD的类型而不同地改变。活性层ACT可以发射具有约400nm至约900nm的波长的光，并且可以具有双异质结构。
掺杂有导电掺杂剂的包覆层(未示出)可以选择性地形成在活性层ACT上和/或下面。例如，包覆层可以由AlGaN或InAlGaN层形成。根据实施例，可以使用诸如AlGaN和AlInGaN的材料来形成活性层ACT，并且可以使用各种其它材料来形成活性层ACT。
在将等于或高于阈值电压的电压施加到发光元件LD的端部的情况下，电子-空穴对可以在活性层ACT中结合以使发光元件LD发光。可以使用该原理控制发光元件LD的发光，因此发光元件LD可以用作用于包括显示装置的像素的各种发光器件的光源。
第二半导体层SCL2可以设置在活性层ACT上，并且可以是与第一半导体层SCL1的第一导电型不同的第二导电型的半导体层。例如，第二半导体层SCL2可以包括包含P型掺杂剂的P型半导体层。例如，第二半导体层SCL2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以是掺杂有诸如Mg的掺杂剂的P型半导体层。然而，构成第二半导体层SCL2的材料不限于此，并且各种其它材料可以构成第二半导体层SCL2。
在实施例中，第一半导体层SCL1和第二半导体层SCL2可以在发光元件LD的长度方向上具有不同的长度(或厚度)。例如，在发光元件LD的长度方向上，第一半导体层SCL1可以比第二半导体层SCL2长(或厚)。因此，发光元件LD的活性层ACT可以距第一端EP1比距第二端EP2近。
电极层ETL可以设置在第二半导体层SCL2上。电极层ETL可以是用于保护第二半导体层SCL2并将第二半导体层SCL2顺利地连接到电极或线的接触电极。例如，电极层ETL可以是欧姆接触电极或肖特基接触电极。
电极层ETL可以是基本上透明或半透明的。因此，由发光元件LD产生的光可以透过电极层ETL，并且可以发射到发光元件LD外部。在另一实施例中，电极层ETL可以是不透明的。因此，由发光元件LD产生的光可以不透射通过电极层ETL，并且可以通过除了其中可以设置电极层ETL的发光元件LD的端部之外的区域发射到发光元件LD外部。
在实施例中，电极层ETL可以包括金属或金属氧化物。例如，电极层ETL可以由铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、其氧化物或其合金单独或组合形成。
绝缘膜INF可以分别在发光元件LD的第一端EP1和第二端EP2处使电极层ETL和第一半导体层SCL1暴露。
在绝缘膜INF设置为覆盖发光元件LD的表面(具体地，第一半导体层SCL1、活性层ACT、第二半导体层SCL2和/或电极层ETL的外周表面)的情况下，绝缘膜INF可以防止发光元件LD中的短路缺陷。因此，可以确保发光元件LD的电稳定性。
在绝缘膜INF设置在发光元件LD的表面上的情况下，可以使发光元件LD的表面缺陷最小化，从而提高发光元件LD的寿命和效率。当绝缘膜INF形成在各个发光元件LD的表面上时，绝缘膜INF可以防止在发光元件LD可以彼此相邻的情况下在发光元件LD之间的不希望的短路。
在实施例中，可以通过表面处理工艺制造发光元件LD。例如，在将发光元件LD与流体溶液(或溶剂)混合并供应到各个发光区域(例如，各个像素的发光区域)的情况下，可以对各个发光元件LD进行表面处理使得发光元件LD均匀地分散在流体溶液中而不是在溶液中不均匀地聚集。根据非限制性实施例，绝缘膜INF本身可以使用疏水材料形成为疏水膜，或者由疏水材料制成的疏水膜可以额外地形成在绝缘膜INF上。
绝缘膜INF可以包括透明绝缘材料。因此，由活性层ACT产生的光可以透射绝缘膜INF，并且可以发射到发光元件LD外部。例如，绝缘膜INF可以包括二氧化硅(SiO2)或氧化硅(SiOx)、氮化硅(Si3N4)或氮化硅(SiNx)、氧化铝(Al2O3)或氧化铝(AlxOy)以及二氧化钛(TiO2)或氧化钛(TixOy)之中的至少一种绝缘材料，但不限于此。
在实施例中，发光元件LD可以具有纳米级至微米级的程度的尺寸。例如，发光元件LD可以具有在纳米级至微米级范围内的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据使用发光元件LD作为光源的各种发光器件的设计条件而不同地改变。
发光元件LD的结构、形状和/或类型可以根据实施例而改变。例如，发光元件LD可以不包括电极层ETL。发光元件LD还可以包括设置在第一半导体层SCL1的端部处的另一电极层。发光元件LD可以形成为核壳结构。
包括发光元件LD的发光器件可以用于包括显示装置DD的需要光源的各种类型的装置。例如，发光元件LD可以设置在显示面板DP的各个像素中，并且发光元件LD可以用作各个像素的光源。然而，发光元件LD的应用领域不限于上述示例，发光元件LD可以用于诸如照明装置的其它类型的装置。
图6是示出根据实施例的显示面板DP的示意性平面图。根据实施例，图6的显示面板DP可以使用图4和图5的实施例中描述的发光元件LD作为各个像素的光源。例如，显示面板DP的各个像素部PXU和构成像素部PXU的各个像素可以包括至少一个发光元件LD。
为了便于说明，图6聚焦于显示区域DA而简要地示出显示面板DP的结构。然而，根据实施例，未示出的至少一个驱动电路部、线和/或垫还可以设置在显示面板DP中。
参照图6，显示面板DP可以包括基体层BSL和设置在基体层BSL上的像素。根据实施例，像素可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一个像素可以任意地称为“像素PXL”，或者两种或更多种类型的像素可以统称为“像素PXL”。
显示面板DP和用于形成显示面板DP的基体层BSL可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NA。
显示区域DA可以设置在显示面板DP的中心区域中，非显示区域NA可以设置在显示面板DP的边缘区域中以围绕显示区域DA。然而，可以改变显示区域DA和非显示区域NA的位置。显示区域DA可以构成其上可以显示图像的屏幕，非显示区域NA可以是除了显示区域DA之外的区域。
像素PXL可以布置在基体层BSL上的显示区域DA中。例如，显示区域DA可以包括其中可以设置各个像素PXL的像素区域。非显示区域NA可以设置在显示区域DA周围，并且连接到显示区域DA的像素PXL的各种线、垫和/或内置电路部分可以设置在非显示区域NA中。
在显示区域DA中，像素PXL可以根据条纹或PenTile布置结构规则地布置。像素PXL可以以各种结构和/或方法布置在显示区域DA中。
根据实施例，发射不同颜色的光的至少两种类型的像素PXL可以设置在显示区域DA中。例如，在显示区域DA中，可以布置用于发射第一颜色的光的第一像素PXL1、用于发射第二颜色的光的第二像素PXL2以及用于发射第三颜色的光的第三像素PXL3。彼此相邻的至少一个第一像素PXL1、至少一个第二像素PXL2和至少一个第三像素PXL3可以构成像素部PXU。
在实施例的描述中，可以假设彼此相邻的三个像素PXL构成像素部PXU，但实施例不限于此。例如，构成各个像素部PXU的像素PXL的数量、类型和/或相互布置结构可以根据实施例而不同地改变。
根据实施例，第一像素PXL1可以是用于发射红光的红色像素，第二像素PXL2可以是用于发射绿光的绿色像素，第三像素PXL3可以是用于发射蓝光的蓝色像素。在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别具有第一颜色、第二颜色和第三颜色的发光元件LD作为光源，从而分别发射第一颜色的光、第二颜色的光和第三颜色的光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件LD，并且可以包括设置在各个发光区域中的具有不同颜色的光转换层，从而分别发射第一颜色的光、第二颜色的光和第三颜色的光。
然而，构成各个像素部PXU的像素PXL的颜色、类型和/或数量不限于特定颜色、类型和/或数量。例如，从各个像素PXL发射的光的颜色可以不同地改变。
像素PXL可以包括由控制信号(例如，扫描信号和数据信号)和/或电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括根据图4和图5的实施例的至少一个发光元件LD，例如，具有纳米级至微米级的程度的尺寸的至少一个棒状发光元件LD。另外，各种类型的发光元件可以用作像素PXL的光源。例如，在另一实施例中，各个像素PXL的光源可以由具有核壳结构的发光元件组成。
此外，像素PXL可以具有根据下面将要描述的实施例中的至少一个的结构。例如，各个像素PXL可以具有以下结构：可以应用下面将要描述的实施例，或者可以组合应用至少两个实施例。
在实施例中，像素PXL可以由有源像素组成，但不限于此。例如，像素PXL可以由具有各种结构和/或驱动方法的无源型发光显示装置或有源型发光显示装置的像素组成。
图7和图8是示出根据实施例的像素PXL的电路图。例如，图7和图8示出了可以应用于有源型发光显示装置的像素PXL的实施例，并且示出了相对于发光部EMU的结构的不同实施例。
根据实施例，图7和图8中示出的各个像素PXL可以是设置在图6的显示面板DP中的第一像素PXL1、第二像素PXL2和第三像素PXL3之中的一个。另外，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上相同或相似的结构。
参照图7和图8，像素PXL可以包括用于产生具有与数据信号对应的亮度的光的发光部EMU。像素PXL还可以包括用于驱动发光部EMU的像素电路PXC。
像素电路PXC可以连接在第一电源VDD与发光部EMU之间。像素电路PXC可以连接到相应的像素PXL的扫描线SL和数据线DL，并且可以分别响应于从扫描线SL和数据线DL供应的扫描信号和数据信号来控制发光部EMU的操作。像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以连接在第一电源VDD与发光部EMU的第一电极ELT1之间。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压而控制供应到发光部EMU的驱动电流。例如，第一晶体管M1可以是控制像素PXL的驱动电流的驱动晶体管。
在实施例中，第一晶体管M1可以包括背栅电极BGE(或底金属层(BML))。第一晶体管M1的栅电极和背栅电极BGE可以相互叠置，且绝缘层置于第一晶体管M1的栅电极与背栅电极BGE之间。背栅电极BGE可以连接到第一晶体管M1的电极，例如，源电极或漏电极。
第二晶体管M2可以连接在数据线DL与第一节点N1之间。第二晶体管M2的栅电极可以连接到扫描线SL。第二晶体管M2可以在从扫描线SL供应栅极导通电压(例如，高电平电压)的扫描信号的情况下导通以将数据线DL和第一节点N1电连接。
在每个帧周期中，对应的帧的数据信号可以被供应到数据线DL，并且数据信号可以通过在栅极导通电压的扫描信号被供应的情况下的时段期间导通的第二晶体管M2被传送到第一节点N1。例如，第二晶体管M2可以是用于向像素PXL的内部传送各个数据信号的开关晶体管。
存储电容器Cst的电极可以连接到第一节点N1，并且另一电极可以连接到第一晶体管M1的第二电极。存储电容器Cst可以在每个帧周期期间充入与供应到第一节点N1的数据信号对应的电压。
第三晶体管M3可以连接在发光部EMU的第一电极ELT1(或第一晶体管M1的第二电极)与感测线SENL之间。第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以根据在感测时段期间供应到感测信号线SSL的感测信号向感测线SENL传送被施加到发光部EMU的第一电极ELT1的电压值。通过感测线SENL传送的电压值可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值提取各个像素PXL的特性信息(例如，第一晶体管M1的阈值电压)。所提取的特性信息可以用于转换图像数据，使得像素PXL之间的特性偏差可以被补偿。
在图7和图8中，包括在像素电路PXC中的晶体管(例如，第一晶体管M1、第二晶体管M2和第三晶体管M3)都被示出为N型晶体管，但实施例不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3之中的至少一个可以改变为P型晶体管。
可以不同地改变像素PXL的结构和驱动方法。例如，除了图7和图8中示出的实施例之外，像素电路PXC可以由各种结构和/或驱动方法的像素电路组成。
例如，像素电路PXC可以不包括第三晶体管M3。像素电路PXC还可以包括其它电路元件，诸如用于补偿第一晶体管M1的阈值电压的补偿晶体管、用于初始化第一节点N1和/或发光部EMU的第一电极ELT1的电压的初始化晶体管、用于控制其中可以向发光部EMU供应驱动电流的时段的发光控制晶体管和/或用于使第一节点N1的电压升压的升压电容器。
在另一实施例中，在像素PXL是无源发光显示装置的像素的情况下，可以省略像素电路PXC。发光部EMU可以直接连接到扫描线SL、数据线DL、第一电源线PL1、第二电源线PL2和/或其它信号线或电源线。
发光部EMU可以包括连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD，例如发光元件LD。
例如，如图7的实施例中，发光部EMU可以包括第一电极ELT1、第二电极ELT2和发光元件LD，第一电极ELT1经由像素电路PXC和第一电源线PL1连接到第一电源VDD，第二电极ELT2通过第二电源线PL2连接到第二电源VSS，发光元件LD连接在第一电极ELT1与第二电极ELT2之间。第一电极ELT1和第二电极ELT2可以构成各个像素PXL的像素电极ELT。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发光。例如，第一电源VDD可以设定为高电位电源，第二电源VSS可以设定为比第一电源VDD低发光元件LD的阈值电压或更高电压的低电位电源。
各个发光元件LD可以包括通过第一电极ELT1和/或像素电路PXC连接到第一电源VDD的第一端EP1(例如，P型端)以及通过第二电极ELT2连接到第二电源VSS的第二端EP2(例如，N型端)。例如，发光元件LD可以在第一电极ELT1与第二电极ELT2之间在正向方向上并联连接。
在第一电源VDD与第二电源VSS之间在正向方向上连接的发光元件LD中的每个可以包括有效光源。这样的有效光源可以构成像素PXL的发光部EMU。
图7示出了其中像素PXL可以包括具有并联结构的发光部EMU的实施例，但实施例不限于此。例如，像素PXL可以包括具有串联结构或串并联结构的发光部EMU。例如，如图8的实施例中，发光部EMU可以包括连接到两个串联级的发光元件LD。
参照图8，发光部EMU可以包括第一串联级和第二串联级，第一串联级包括第一电极ELT1和第二电极ELT2以及在第一电极ELT1与第二电极ELT2之间在正向方向上连接的至少一个第一发光元件LD1，第二串联级包括第三电极ELT3和第四电极ELT4以及在第三电极ELT3与第四电极ELT4之间在正向方向上连接的至少一个第二发光元件LD2。第一电极ELT1至第四电极ELT4可以形成各个像素PXL的像素电极ELT。
发光部EMU的第一个电极(例如，第一电极ELT1)可以是发光部EMU的阳电极。发光部EMU的最后一个电极(例如，第四电极ELT4)可以是发光部EMU的阴电极。直接连接在发光部EMU的两个串联级之间的电极(例如，第二电极ELT2与第三电极ELT3)可以一体地或非一体地彼此连接以形成中间电极IET。第二电极ELT2和第三电极ELT3可以通过彼此一体而被视为中间电极IET。
构成各个发光部EMU的串联级的数量可以根据实施例而不同地改变。例如，发光部EMU可以包括连接到三个或更多个串联级的发光元件LD。
各个串联级可以包括一对像素电极ELT和连接在该对像素电极ELT之间的至少一个发光元件LD。构成各个串联级的发光元件LD的数量可以彼此相同或彼此不同，发光元件LD的数量不限于特定数量。
图7和图8示出了其中发光元件LD可以以并联或串并联结构连接的实施例，但实施例不限于此。例如，在另一实施例中，构成各个像素PXL的发光部EMU的发光元件LD可以彼此串联连接。
如果通过使用相同条件(例如，相同尺寸和/或数量)的发光元件LD作为有效光源来形成发光部EMU，则在发光元件LD以串联或串并联结构连接的情况下，可以提高功率效率。其中发光元件LD可以以串联或串并联结构连接的像素PXL即使在一些串联级中发生短路缺陷也可以通过剩余的串联级中的发光元件LD表现出一定程度的亮度，从而降低像素PXL中的暗点缺陷的可能性。
各个发光元件LD可以具有第一端EP1(例如，P型端)和第二端EP2(例如，N型端)，第一端EP1(例如，P型端)经由至少一个像素电极ELT(例如，第一电极ELT1)、像素电路PXC和/或第一电源线PL1等连接到第一电源VDD，第二端EP2(例如，N型端)经由至少一个其它像素电极ELT(例如，第二电极ELT2或第四电极ELT4)和第二电源线PL2等连接到第二电源VSS。例如，发光元件LD可以在第一电源VDD与第二电源VSS之间在正向方向上连接。在正向方向上连接的发光元件LD中的每个可以构成有效光源，并且有效光源可以构成像素PXL的发光部EMU。
在通过对应的像素电路PXC供应驱动电流的情况下，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与将要在相应帧中表现的灰度值对应的驱动电流供应到发光部EMU。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发光部EMU可以表现与驱动电流对应的亮度。
在实施例中，除了构成各个有效光源的发光元件LD之外，发光部EMU还可以包括至少一个无效光源。例如，在相反方向上布置或具有至少一个浮置端的至少一个无效发光元件可以进一步连接到至少一个串联级。即使在像素电极ELT之间施加正向驱动电压的情况下，无效发光元件也可以保持非激活状态，因此可以基本上保持非发射状态。
图9是示出根据实施例的显示区域DA的示意性平面图。例如，图9示出了显示区域DA的结构，聚焦于其中设置有在显示区域DA中彼此相邻设置以形成像素部PXU的第一像素PXL1、第二像素PXL2和第三像素PXL3的第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3、分别设置在第一像素PXL1、第二像素PXL2和第三像素PXL3上的第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3、光阻挡层LBP和第一反射层RFL1。
图9示出了其中第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个包括具有如图8的实施例中的两级的串并联结构的发光部EMU的实施例，但实施例不限于此。图9示出了第一像素PXL1、第二像素PXL2和第三像素PXL3的结构，聚焦于第一像素PXL1、第二像素PXL2和第三像素PXL3的发光部EMU。根据实施例，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上相同或相似的结构。
参照图6至图9，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括设置在第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3中的发光区域EA。
在下文中，第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一个被任意地称为“像素PXL”，或者第一像素PXL1、第二像素PXL2和第三像素PXL3被统称为“像素PXL”。相似地，其中分别设置有第一像素PXL1、第二像素PXL2和第三像素PXL3的第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3之中的至少一个被任意地成为“像素区域PXA”，或者第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3被统称为“像素区域PXA”。
图9示出了其中可以设置各个像素PXL的各个像素区域PXA可以具有矩形板形状的实施例，并且各个像素区域PXA的短边和长边的延伸方向将被称为第一方向DR1和第二方向DR2。然而，这可以根据像素区域PXA的尺寸和/或形状而改变。
各个像素PXL可以包括与发光部EMU的各个串联级对应的发光元件阵列区域AR。例如，像素PXL可以包括与第一串联级对应的第一发光元件阵列区域AR1以及与第二串联级对应的第二发光元件阵列区域AR2。
在各个像素区域PXA中，包括至少一个发光元件阵列区域AR的区域可以构成相应的像素PXL的发光区域EA。在各个像素区域PXA中，除了发光区域EA之外的剩余区域可以是非发光区域NEA。根据实施例，非发光区域NEA可以设置在发光区域EA周围，以围绕发光区域EA。
例如，像素区域PXA可以包括通过包括发光元件LD而能够发光的发光区域EA以及除了发光区域EA之外的非发光区域NEA。发光区域EA可以包括与至少一个串联级对应的至少一个发光元件阵列区域AR。
各个发光元件阵列区域AR可以包括至少一对像素电极ELT和连接在像素电极ELT之间的至少一个发光元件LD。例如，第一发光元件阵列区域AR1可以是与第一串联级对应的区域，并且可以包括第一电极ELT1和第二电极ELT2以及连接在第一电极ELT1与第二电极ELT2之间的至少一个第一发光元件LD1。类似地，第二发光元件阵列区域AR2可以是与第二串联级对应的区域，并且可以包括第三电极ELT3和第四电极ELT4以及连接在第三电极ELT3与第四电极ELT4之间的至少一个第二发光元件LD2。
发光元件阵列区域AR中的每个可以将各个像素电极ELT稳定地连接到相邻的发光元件LD，和/或还可以包括用于连接两个连续的串联级的接触电极CNE。在实施例的描述中，第一电极ELT1和第二电极ELT2以及第三电极ELT3和第四电极ELT4将被限定为像素电极ELT，并且接触电极CNE将被描述为与像素电极ELT分离的组件。然而，发明不限于此。例如，像素电极ELT可以被认为是第一电极ELT1和第二电极ELT2、第三电极ELT3和第四电极ELT4以及接触电极CNE的代表。
根据实施例，第一发光元件阵列区域AR1和第二发光元件阵列区域AR2可以具有基本上相同或相似的结构，但不限于此。设置在第一发光元件阵列区域AR1和第二发光元件阵列区域AR2中的发光元件LD的数量、像素电极ELT和/或接触电极CNE的形状等可以彼此相同或彼此不同。
在以更一般的角度描述像素PXL的结构的情况下，像素PXL可以包括形成在对应的像素区域PXA中的像素电极ELT、在各个发光元件阵列区域AR中布置在像素电极ELT之间的发光元件LD以及用于稳定地连接像素电极ELT之间的发光元件LD的接触电极CNE。
像素PXL还可以包括设置在像素电极ELT下方的堤图案BNP。堤图案BNP可以形成为单独图案或一体的图案。
像素PXL还可以选择性地包括围绕各个发光区域EA的光阻挡堤(未示出)。例如，像素PXL还可以包括设置在非发光区域NEA中以与光阻挡层LBP和第一反射层RFL1叠置的光阻挡堤。
根据实施例，堤图案BNP、像素电极ELT、发光元件LD和接触电极CNE可以顺序地设置在基体层BSL的具有像素PXL的表面上。下面将描述像素PXL的剖面结构的详细描述。
堤图案BNP可以设置在像素电极ELT下方，以与像素电极ELT中的每个的区域叠置。堤图案BNP可以形成为单独图案或一体的图案。
例如，堤图案BNP可以由个体地设置在各个像素电极ELT下方的单独图案组成，或者可以由通常与至少两个相邻的像素电极ELT叠置的图案组成。作为另一示例，堤图案BNP可以形成为遍及整个显示区域DA一体地连接的一体图案。
可以通过堤图案BNP在发光元件LD周围形成壁结构。特定地，由于堤图案BNP可以设置在像素电极ELT中的每个的区域下方，因此像素电极ELT可以在可以形成堤图案BNP的区域中向上突出。因此，堤图案BNP可以与像素电极ELT一起形成反射壁结构。例如，像素电极ELT和/或堤图案BNP可以由反射材料形成，或者具有反射性的至少一个反射层可以形成在像素电极ELT和/或堤图案BNP的突出侧壁上。因此，从发光元件LD的面对像素电极ELT的第一端EP1和第二端EP2发射的光可以在显示面板DP的前方向上被引导。如上所述，在像素电极ELT的区域通过使用堤图案BNP向上突出的情况下，可以提高像素PXL的光效率。
像素电极ELT可以包括设置在各个发光元件阵列区域AR中的至少一对电极。例如，像素电极ELT可以包括在第一发光元件阵列区域AR1中彼此面对的第一电极ELT1和第二电极ELT2以及在第二发光元件阵列区域AR2中彼此面对的第三电极ELT3和第四电极ELT4。
像素电极ELT可以在各个发光区域EA中在第一方向DR1上彼此间隔开，并且各个像素电极ELT可以在第二方向DR2上延伸。在实施例中，第一方向DR1可以是显示区域DA的行方向(或水平方向)，第二方向DR2可以是显示区域DA的列方向(或竖直方向)，但不限于此。
在各个像素区域PXA中，像素电极ELT可以具有均匀或不均匀的宽度，并且可以包括弯曲部分或可以不包括弯曲部分。例如，像素电极ELT中的每个的形状和/或相互布置结构可以根据实施例而不同地改变。
在整个显示区域DA中，像素电极ELT中的一些可以首先形成为对准线，并且可以在相邻的像素PXL之间的区域(例如，各个像素区域PXA的上区域和/或下区域)中断开，并且被划分为各个像素电极ELT。因此，在减少用于使各个发光区域EA中的发光元件LD对准的对准信号的数量的同时，像素电极ELT可以被划分以被个体地驱动。
构成各个串联级的一对像素电极ELT可以在各个发光元件阵列区域AR中彼此近距离地设置，并且可以在剩余的区域中彼此相对远距离地设置。例如，一对像素电极ELT可以在各个发光元件阵列区域AR中以相对窄的间隙彼此面对，并且可以在非发光区域NEA中以相对宽的间隙彼此面对。为此，至少一个像素电极ELT可以是弯曲的，或者可以在各个区域中具有不同的宽度。
因此，当在各个像素区域PXA中供应并对准发光元件LD时，发光元件LD可以设置在期望的区域中。例如，在将对准信号施加到像素电极ELT(或在被划分为像素电极ELT之前的对准线)以在各个像素区域PXA中对准发光元件LD的情况下，可以在像素电极ELT之间的距离可以接近的发光元件阵列区域AR中产生更强的电场，并且发光元件LD可以设置在发光元件阵列区域AR内部。
各个像素PXL的像素电极ELT中的一个(例如，第一电极ELT1)可以通过第一接触部CNT1连接到像素电路PXC和/或第一电源线PL1。各个像素PXL的像素电极ELT中的另一个(例如，第四电极ELT4)可以通过第二接触部CNT2连接到第二电源线PL2。
在实施例中，像素电极ELT可以通过接触电极CNE连接到发光元件LD。例如，各个像素电极ELT可以通过各个接触电极CNE连接到至少一个相邻的发光元件LD的第一端EP1或第二端EP2。
发光元件LD可以被划分并设置在各个发光元件阵列区域AR中。发光元件LD可以设置在设置于各个发光元件阵列区域AR中的一对像素电极ELT之间。这里，将发光元件LD设置在一对像素电极ELT之间可以意为发光元件LD的至少一个区域可以设置在一对像素电极ELT之间的区域中，和/或一对像素电极ELT之间的区域的上区域/下区域中。
例如，发光元件LD可以包括被划分并布置在第一发光元件阵列区域AR1和第二发光元件阵列区域AR2中的第一发光元件LD1和第二发光元件LD2。第一发光元件LD1可以布置并连接在第一电极ELT1与第二电极ELT2之间，第二发光元件LD2可以布置并连接在第三电极ELT3与第四电极ELT4之间。
在实施例中，发光元件LD可以通过各个接触电极CNE连接到各个像素电极ELT。设置在两个连续的串联级中的发光元件LD可以通过至少一个接触电极CNE而彼此串联连接。
例如，像素PXL可以包括接触电极CNE，接触电极CNE设置在各个像素电极ELT上，并且将与像素电极ELT相邻的至少一个发光元件LD的第一端EP1或第二端EP2连接到对应的像素电极ELT。例如，像素PXL可以包括第一接触电极CNE1至第三接触电极CNE3。
第一接触电极CNE1可以设置在第一发光元件LD1的第一端EP1和第一电极ELT1上。第一接触电极CNE1可以将第一发光元件LD1的第一端EP1连接到第一电极ELT1。
第二接触电极CNE2可以设置在第一发光元件LD1的第二端EP2和第二电极ELT2上，并且可以将第一发光元件LD1的第二端EP2连接到第二电极ELT2。第二接触电极CNE2还可以设置在第二发光元件LD2的第一端EP1和第三电极ELT3上，并且可以将第二发光元件LD2的第一端EP1连接到第三电极ELT3。
为此，第二接触电极CNE2可以从第一发光元件阵列区域AR1延伸到第二发光元件阵列区域AR2，并且可以将第二电极ELT2连接到第三电极ELT3。在另一实施例中，第二接触电极CNE2可以由设置在第一发光元件阵列区域AR1和第二发光元件阵列区域AR2中的每个中的可分离的电极组成，并且可分离的电极可以通过桥接图案等彼此连接。第一串联级和第二串联级可以通过第二接触电极CNE2连接。
第三接触电极CNE3可以设置在第二发光元件LD2的第二端EP2和第四电极ELT4上，并且可以将第二发光元件LD2的第二端EP2连接到第四电极ELT4。
如上所述，像素电极ELT和发光元件LD可以使用接触电极CNE以期望的形状连接。例如，第一发光元件LD1和第二发光元件LD2可以使用接触电极CNE串联连接。
通过调节用于对准发光元件LD的对准信号或形成磁场以提高供应到各个发光元件阵列区域AR的发光元件LD的利用率，发光元件LD可以被偏置和对准，使得更大数量(或比例)的发光元件LD可以在发光元件阵列区域AR中在特定方向上对准。可以能够使用接触电极CNE根据更多发光元件LD的布置方向连接像素电极ELT。因此，可以能够提高发光元件LD的利用率并提高像素PXL的光效率。
例如，可以将第一对准信号施加到设置在各个像素区域PXA在第一方向DR1上的侧面上设置的第一侧区域和第二侧区域(例如，左区域和右区域)中的第一对准线和第二对准线(例如，与第一电极ELT1和第三电极ELT3对应的对准线)，并且可以将第二对准信号施加到设置在第一侧区域和第二侧区域之间的中心区域中的第三对准线(例如，与第二电极ELT2和第四电极ELT4对应的对准线)。发光元件LD可以被偏置并对准，使得第一发光元件LD1的第一端EP1可以指向第一对准线(例如，被划分为第一电极ELT1的对准线)，并且第二发光元件LD2的第一端EP1可以指向第二对准线(例如，被划分为第三电极ELT3的对准线)。
在下文中，可以在第一方向DR1和/或第二方向DR2上的相邻的像素PXL之间切割对准线以划分为各个像素电极ELT，并且可以使用接触电极CNE在期望的方向上连接像素电极ELT和发光元件LD。例如，在第二方向DR2上的相邻的像素PXL的像素电极ELT可以彼此分离。
在实施例中，设置在各个像素区域PXA的第一侧区域(例如，左区域)中的电极可以形成为第一电极ELT1，设置在像素区域PXA的第二侧区域(例如，右区域)中的电极可以形成为第三电极ELT3。设置在第一发光元件阵列区域AR1中以面对第一电极ELT1的电极可以形成为第二电极ELT2，设置在第二发光元件阵列区域AR2中以面对第三电极ELT3的电极可以形成为第四电极ELT4。
各个接触电极CNE可以直接形成在相邻的发光元件LD的第一端EP1或第二端EP2上，使得各个接触电极CNE可以连接到发光元件LD的第一端EP1或第二端EP2。各个接触电极CNE可以通过直接形成在各个像素电极ELT上而连接到像素电极ELT，或者可以通过至少一个接触孔和/或桥接图案连接到像素电极ELT中的每个。
光转换层LCL、光阻挡层LBP(也称为“光阻挡图案”、“黑矩阵图案”或“黑矩阵壁”)和第一反射层RFL1可以设置在像素PXL上。光转换层LCL可以包括与第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的发光区域EA对应(例如，叠置)的第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3。光阻挡层LBP和第一反射层RFL1可以与像素PXL的非发光区域NEA对应(例如，叠置)。
在实施例的描述中，光转换层LCL将被描述为与像素PXL分开的组件。然而，实施例不限于此。例如，可以认为像素PXL包括各个光转换层LCL。例如，可以认为第一像素PXL1、第二像素PXL2和第三像素PXL3分别包括第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件LD。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射蓝光的蓝色发光元件。
在第一像素PXL1、第二像素PXL2和第三像素PXL3包括发射相同颜色的光的发光元件LD并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以设定为不同颜色的像素的情况下，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3之中的至少一个可以包括将从发光元件LD发射的光转换为不同颜色的光的颜色转换颗粒。在第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一个像素PXL包括发射具有与对应的像素PXL的颜色相同的颜色的光的发光元件LD的情况下，光转换层LCL可以在至少一个像素PXL上包括光散射颗粒。
光阻挡层LBP和第一反射层RFL1可以具有与发光区域EA中的每个对应的开口OPN，并且至少当在平面图中观察时可以围绕发光区域EA。下面将参照图11至图26的剖视图来描述光阻挡层LBP和第一反射层RFL1的布置结构和材料。
图10是示出根据实施例的显示区域DA的示意性平面图。例如，图10示出了关于发光部EMU的构造的图9的实施例的修改实施例。
参照图10，发光部EMU可以由与图7的实施例对应的单级的串联结构(例如，并联结构)组成。各个像素区域PXA可以包括单个发光元件阵列区域AR或多个发光元件阵列区域AR。
例如，在图9的实施例中，第一电极ELT1和第三电极ELT3可以被连接以电形成电极(例如，第一电极ELT1)，并且/或者第二电极ELT2和第四电极ELT4可以被连接以电形成电极(例如，第二电极ELT2)。作为另一示例，两个像素电极ELT可以形成在各个像素PXL的发光区域EA中。
例如，如图10中示出的，彼此面对的第一电极ELT1和第二电极ELT2可以设置在各个发光区域EA中。第一电极ELT1和第二电极ELT2可以分别通过第一接触部CNT1和第二接触部CNT2连接到像素电路层PCL。
各个像素区域PXA可以包括单个发光元件阵列区域AR。接触电极CNE可以包括分别设置在第一电极ELT1和第二电极ELT2上的第一接触电极CNE1和第二接触电极CNE2。
在实施例中，各个像素PXL可以包括设置在单个发光元件阵列区域AR中的单个发光元件LD。在另一实施例中，各个像素PXL可以包括设置在单个发光元件阵列区域AR中的发光元件LD。
例如，设置在各个像素PXL中的发光元件LD的数量不限于特定数量。然而，为了便于描述，在以下实施例中可以假设各个像素PXL可以包括发光元件LD。
图11和图12是示出根据实施例的显示区域DA的示意性剖视图。例如，图11示出了沿着图10的线II-II’截取的剖面的示例，图12示出了沿着图10的线III-III’截取的剖面的示例。
在图11和图12中，任意晶体管M(例如，通过第一接触部CNT1和桥接图案BRP连接到第一电极ELT1并且包括背栅电极BGE的第一晶体管M1)将被示出为可以设置在像素电路层PCL上的电路元件的示例。在实施例中，背栅电极BGE可以连接到对应的晶体管M(例如，第一晶体管M1)的源电极或漏电极。例如，如图7和图8中示出的，第一晶体管M1的背栅电极BGE可以连接到第一晶体管M1的源电极(或漏电极)，因此第一晶体管M1的阈值电压可以通过应用源-汇或漏-汇)技术而改变。通过第二接触部CNT2连接到第二电极ELT2的第二电源线PL2将被示出为可以设置在像素电路层PCL上的线的示例。构成对应的像素PXL的像素电路PXC的各种电路元件和/或与各种电路元件连接的线可以设置在像素电路层PCL的各个像素区域PXA和/或像素区域PXA的外围区域中。
参照图11和图12，根据实施例的像素PXL和包括像素PXL的显示面板DP可以包括在基体层BSL的表面上彼此叠置的像素电路层PCL和显示元件层DPL。例如，显示区域DA可以包括设置在基体层BSL的表面上的像素电路层PCL以及设置在像素电路层PCL上的显示元件层DPL。
根据实施例的显示面板DP还可以包括设置在像素PXL上的光控制层LCTL。光控制层LCTL可以设置在至少显示区域DA中。
构成对应的像素PXL的像素电路PXC的电路元件和与电路元件连接的线可以设置在像素电路层PCL的各个像素区域PXA中。例如，像素电路层PCL可以包括晶体管M和存储电容器Cst，晶体管M和存储电容器Cst可以设置在各个像素区域PXA中并构成像素PXL的像素电路PXC。像素电路层PCL还可以包括连接到像素电路PXC和/或发光部EMU中的每个的至少一条电源线和/或信号线。例如，像素电路层PCL可以包括包含第一电源线PL1、第二电源线PL2、扫描线SL和数据线DL的信号线。
除了电路元件和线之外，像素电路层PCL可以包括绝缘层。例如，像素电路层PCL可以包括顺序地堆叠在基体层BSL的表面上的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2和/或钝化层PSV。根据实施例，钝化层PSV可以完全地形成在显示区域DA中以覆盖各个像素PXL的电路元件和与电路元件连接的线，但不限于此。
像素电路层PCL还可以包括第一导电层，第一导电层包括设置在晶体管M中的至少一些的下方的至少一个光阻挡层(或晶体管M的背栅电极BGE)。背栅电极BGE可以连接到相应的晶体管M(例如，第一晶体管M1)的源电极或漏电极。
缓冲层BFL可以设置在基体层BSL的具有第一导电层选择性地形成在其上的表面上。缓冲层BFL可以防止杂质扩散到各个电路元件中。
半导体层可以设置在缓冲层BFL上。半导体层可以包括各个晶体管M的半导体图案SCP。半导体图案SCP可以包括与栅电极GE叠置的沟道区以及设置在沟道区的两侧上的第一导电区和第二导电区(例如，源区和漏区)。
根据实施例，半导体图案SCP可以是由多晶硅、非晶硅、氧化物半导体等或其组合制成的半导体图案。半导体图案SCP的沟道区可以是未掺杂有杂质的半导体图案，并且可以是本征半导体，并且半导体图案SCP的第一区和第二区中的每个可以是掺杂有杂质的半导体图案。
在实施例中，构成各个像素电路PXC的晶体管M的半导体图案SCP可以由基本上相同或相似的材料制成。例如，晶体管M的半导体图案SCP中的每个可以由多晶硅、非晶硅和氧化物半导体之中的相同材料制成。
在另一实施例中，晶体管M中的一些和晶体管M中的其它晶体管可以包括由不同材料制成的半导体图案SCP。例如，晶体管M中的一些的半导体图案SCP可以由多晶硅或非晶硅制成，并且晶体管M中的其它晶体管的半导体图案SCP可以由氧化物半导体制成。
栅极绝缘层GI可以设置在半导体层上。第二导电层可以设置在栅极绝缘层GI上。
第二导电层可以包括各个晶体管M的栅电极GE。栅电极GE可以与各个半导体图案SCP叠置，且栅极绝缘层GI置于栅电极GE与半导体图案SCP之间。第二导电层还可以包括存储电容器Cst的电极和/或线(例如，扫描线SL)。
第一层间绝缘层ILD1可以设置在第二导电层上。第三导电层可以设置在第一层间绝缘层ILD1上。
第三导电层可以包括各个晶体管M的第一晶体管电极TE1和第二晶体管电极TE2。这里，第一晶体管电极TE1和第二晶体管电极TE2可以是源电极和漏电极。第三导电层还可以包括存储电容器Cst的电极和/或线(例如，数据线DL)。
第二层间绝缘层ILD2可以设置在第三导电层上。第四导电层可以设置在第二层间绝缘层ILD2上。
缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2中的每个可以由单层或多层形成，并且可以包括至少一种无机和/或有机绝缘材料。例如，缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2中的每个可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或其组合的各种类型的有机绝缘材料和无机绝缘材料。
第四导电层可以包括将像素电路层PCL与显示元件层DPL连接的桥接图案BRP和/或线(例如，第一电源线PL1和/或第二电源线PL2)。桥接图案BRP可以通过第一接触部CNT1连接到发光部EMU的第一个像素电极(例如，第一电极ELT1)。第二电源线PL2可以通过第二接触部CNT2连接到发光部EMU的最后一个像素电极(例如，第二电极ELT2)。
构成第一导电层至第四导电层的导电图案、电极和/或线中的每个可以通过包括至少一种导电材料而具有导电性，并且第一导电层至第四导电层的导电图案、电极和/或线中的每个的材料不限于特定材料。例如，构成第一导电层至第四导电层的导电图案、电极和/或线中的每个可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)的一种或更多种金属，但不限于此。
钝化层PSV可以设置在第四导电层上。在实施例中，钝化层PSV可以包括至少一个有机层，但不限于此。
钝化层PSV可以由单层或多层组成，并且可以包括至少一种无机和/或有机绝缘材料。例如，钝化层PSV可以包括至少一层的有机绝缘层，并且可以使像素电路层PCL的表面基本上平坦化。在实施例中，有机绝缘层可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种，但不限于此。
显示元件层DPL可以设置在钝化层PSV上。显示元件层DPL可以包括各个像素PXL的发光部EMU。发光部EMU可以通过穿透钝化层PSV的至少一个接触部(例如，第一接触部CNT1和第二接触部CNT2)连接到像素PXL的像素电路PXC和/或电源线(例如，第二电源线PL2)。各个接触部可以形成为至少一个接触孔或至少一个过孔，但不限于此。
构成像素PXL的发光部EMU的像素电极ELT、发光元件LD和接触电极CNE可以设置在显示元件层DPL的各个像素区域PXA中。例如，显示元件层DPL可以包括设置在各个像素PXL的发光元件阵列区域AR中的至少一对像素电极ELT(例如，第一电极ELT1和第二电极ELT2)、在像素电极ELT之间串联、并联或串并联连接的发光元件LD以及将像素电极ELT连接到发光元件LD的接触电极CNE(例如，第一接触电极CNE1和第二接触电极CNE2)。
显示元件层DPL还可以选择性地包括用于使像素电极ELT的区域向上突出的堤图案BNP。显示元件层DPL还可以包括至少一个导电层和/或绝缘层。
例如，显示元件层DPL可以包括顺序地设置和/或形成在像素电路层PCL上的堤图案BNP、像素电极ELT、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、接触电极CNE和第三绝缘层INS3。
堤图案BNP可以设置在基体层BSL的具有像素电路层PCL选择性地形成在其上的表面上。堤图案BNP可以在基体层BSL的具有像素电路层PCL的表面上在基体层BSL的高度方向上突出。因此，设置在堤图案BNP上的像素电极ELT的区域可以向上突出。
堤图案BNP可以包括至少一种无机和/或有机绝缘材料。例如，堤图案BNP可以包括至少一层的无机层，无机层包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或其组合的各种无机绝缘材料。作为另一示例，堤图案BNP可以包括包括各种类型的有机绝缘材料的至少一个有机层，或者可以形成为包括有机/无机材料的组合的单层或多层绝缘体。例如，可以不同地改变堤图案BNP的材料和剖面结构。
可以通过堤图案BNP和设置在堤图案BNP上的像素电极ELT在发光元件LD周围形成反射壁。例如，在像素电极ELT包括反射电极层的情况下，从发光元件LD的端部发射的光可以从像素电极ELT反射，也可以在各个像素PXL的向上方向上发射。
堤图案BNP可以具有各种形状。在实施例中，如图11和图12中示出的，堤图案BNP可以具有相对于基体层BSL以一范围的角度倾斜的倾斜表面。例如，堤图案BNP可以具有梯形剖面。在另一实施例中，堤图案BNP可以具有诸如弯曲表面或阶梯的侧壁。例如，堤图案BNP可以具有诸如半圆形或半椭圆形的剖面。
各个像素PXL的像素电极ELT可以设置在堤图案BNP上。根据实施例，像素电极ELT可以具有与堤图案BNP对应的形状。例如，像素电极ELT可以通过堤图案BNP在基体层BSL的高度方向上突出。
像素电极ELT可以包括至少一种导电材料。例如，像素电极ELT可以包括各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等)中的至少一种金属或其合金、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、掺杂铝的氧化锌(AZO)、掺杂镓的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)、掺杂氟的氧化锡(FTO)等)和导电聚合物(诸如PEDOT)之中的至少一种导电材料，但不限于此。例如，像素电极ELT可以包括诸如碳纳米管或石墨烯的其它导电材料。例如，像素电极ELT可以通过包括各种导电材料之中的至少一种而具有导电性，并且像素电极ELT的材料不限于特定材料。像素电极ELT可以包括相同或不同的导电材料。
像素电极ELT可以由单层或多层形成。例如，像素电极ELT可以包括包含反射导电材料(例如，金属)的反射电极层。像素电极ELT还可以包括设置在反射电极层上和/或下方的透明电极层以及覆盖反射电极层和/或透明电极层的上部的导电盖层之中的至少一个。
第一绝缘层INS1可以设置在像素电极ELT的区域上。例如，第一绝缘层INS1可以覆盖像素电极ELT中的每个的区域，并且可以包括使像素电极ELT中的每个的另一区域暴露的开口(或接触孔)。
像素电极ELT可以分别在其中可以使第一绝缘层INS1敞开的区域中电连接到接触电极CNE。在实施例中，可以省略第一绝缘层INS1。发光元件LD可以直接设置在钝化层PSV和/或像素电极ELT的端部上。
在实施例中，第一绝缘层INS1可以完全地覆盖像素电极ELT。在第一绝缘层INS1上供应并对准发光元件LD之后，可以使第一绝缘层INS1部分地敞开以使像素电极ELT的区域暴露。由于在形成像素电极ELT之后，可以通过第一绝缘层INS1等覆盖像素电极ELT，因此可以防止像素电极ELT在后续工艺中被损坏。
可以在具有第一绝缘层INS1等的发光区域EA中供应并对准发光元件LD。在实施例中，在将像素电极ELT划分为个体电极之前，可以通过喷墨方法或狭缝涂布方法将发光元件LD供应到各个像素区域PXA。发光元件LD中的每个可以通过在被划分为像素电极ELT之前将对准信号施加到对准线而在发光区域EA中的每个中对准。
在实施例中，各个发光元件LD可以直接接触相邻的一对像素电极ELT，以连接在该对像素电极ELT之间。在另一实施例中，各个发光元件LD可以直接接触或者可以不直接接触相邻的一对像素电极ELT，并且可以通过接触电极CNE连接到该对像素电极ELT。
第二绝缘层INS2可以设置在发光元件LD的区域上。例如，第二绝缘层INS2可以设置在发光元件LD的区域上，以使发光元件LD中的每个的第一端EP1和第二端EP2暴露。例如，第二绝缘层INS2可以部分地设置在发光元件LD中的每个的包括中心区域的区域上。第二绝缘层INS2可以在各个像素PXL的发光区域EA中形成为独立图案，但不限于此。在可以完成发光元件LD的对准之后，可以在发光元件LD上形成第二绝缘层INS2，因此可以防止发光元件LD偏离对准位置。
发光元件LD的未被第二绝缘层INS2覆盖的端部(例如，第一端EP1和第二端EP2)可以分别被接触电极CNE覆盖。接触电极CNE可以设置在像素电极ELT上以覆盖像素电极ELT中的每个的暴露的区域。例如，接触电极CNE可以设置在像素电极ELT上，以直接或间接地接触堤图案BNP上和/或周围的像素电极ELT中的每个。
在实施例中，设置在各个发光元件阵列区域AR中的一对接触电极CNE(例如，第一接触电极CNE1和第二接触电极CNE2)可以设置在同一层。该对接触电极CNE可以在同一工艺中同时形成，或者可以在不同的工艺中顺序地选择。
因此，接触电极CNE可以电连接到像素电极ELT中的每个。通过接触电极CNE，像素电极ELT可以电连接到相邻的发光元件LD。
例如，第一接触电极CNE1可以连接到第一电极ELT1，第二接触电极CNE2可以连接到第二电极ELT2。第一电极ELT1可以通过第一接触电极CNE1连接到发光元件LD的第一端EP1，第二电极ELT2可以通过第二接触电极CNE2连接到发光元件LD的第二端EP2。
接触电极CNE可以包括透明导电材料。例如，接触电极CNE可以包括包含导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、掺杂铝的氧化锌(AZO)、掺杂镓的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)、掺杂氟的氧化锡(FTO)等)的各种透明导电材料之中的至少一种。因此，从发光元件LD发射的通过第一端EP1和第二端EP2中的每个的光可以穿过接触电极CNE并且可以发射到像素PXL外部。
第三绝缘层INS3可以设置在接触电极CNE上。例如，第三绝缘层INS3可以完全地形成和/或设置在显示区域DA中，以覆盖具有堤图案BNP、像素电极ELT、发光元件LD、接触电极CNE等的各个像素区域PXA。
第一绝缘层INS1至第三绝缘层INS3中的每个可以由单层或多层组成，并且可以包括至少一种无机和/或有机绝缘材料。在实施例中，第一绝缘层INS1至第三绝缘层INS3中的每个可以包括无机绝缘层，无机绝缘层包括包含氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)的至少一种类型的无机绝缘材料，但不限于此。
例如，第二绝缘层INS2可以包括有机绝缘层，有机绝缘层包括包含光致抗蚀剂PR材料的至少一种类型的有机绝缘材料。第三绝缘层INS3也可以包括至少一个有机绝缘层。第三绝缘层INS3的表面可以是基本上平坦的。第三绝缘层INS3可以形成为至少一个无机绝缘层。第三绝缘层INS3可以具有与第三绝缘层INS3下面的电极和/或绝缘层的形状对应的表面轮廓。
光控制层LCTL可以设置在显示元件层DPL上。填料层或保护层可以额外地设置在显示元件层DPL与光控制层LCTL之间。例如，具有低折射率的填料层、无机保护层和/或外涂层可以额外地设置在显示元件层DPL与光控制层LCTL之间。
光控制层LCTL可以包括设置在各个像素区域PXA(具体地，各个发光区域EA)上的每个光转换层LCL、以及设置在光转换层LCL之间以围绕各个光转换层LCL的光阻挡层LBP和第一反射层RFL1。光控制层LCTL还可以包括设置在显示区域DA中以覆盖光转换层LCL、光阻挡层LBP和第一反射层RFL1的保护层PRL。
光转换层LCL可以包括第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3，第一光转换层LCL1设置在第一像素PXL1的发光区域EA中，第二光转换层LCL2设置在第二像素PXL2的发光区域EA中，第三光转换层LCL3设置在第三像素PXL3的发光区域EA中。第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3可以形成为与各个像素PXL对应的单独图案，并且可以被光阻挡层LBP和第一反射层RFL1围绕。
在实施例中，钝化层PTL可以设置在第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的表面上。钝化层PTL可以设置为用于保护第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的盖层。钝化层PTL可以形成为无机绝缘层中的至少一层，但不限于此。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件LD，并且第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3之中的至少一个可以包括颜色转换颗粒。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括发射约400nm至约500nm的波段的蓝光的至少一个蓝色发光元件LDb。第一光转换层LCL1和第二光转换层LCL2中的每个可以包括与颜色对应的颜色转换颗粒。因此，即使所有像素PXL包括相同颜色的发光元件LD，显示面板DP也可以显示全彩色图像。第三光转换层LCL3可以包括颜色转换颗粒，或可以不包括颜色转换颗粒。例如，第三光转换层LCL3可以不包括颜色转换颗粒，并且可以包括光散射颗粒SCT。
第一光转换层LCL1(也称为“第一颜色转换层”)可以设置在第一像素PXL1的发光区域EA中。第一光转换层LCL1可以将从第一像素PXL1的发光元件LD发射的光转换为不同颜色的光。为此，第一光转换层LCL1可以设置在第一像素PXL1的发光元件LD上，并且可以包括第一颜色转换颗粒。例如，在设置于第一像素PXL1中的每个中的发光元件LD是发射蓝光的蓝色发光元件LDb且第一像素PXL1是红色像素的情况下，第一光转换层LCL1可以包括用于将从蓝色发光元件LDb发射的蓝光转换为红光的红色量子点QDr。
例如，第一光转换层LCL1可以包括分散在诸如透明树脂等的基质材料中的红色量子点QDr。红色量子点QDr可以吸收蓝光并根据能量跃迁使波长移位以发射约620nm至约780nm的波段的红光。在第一像素PXL1是不同颜色的像素的情况下，第一光转换层LCL1可以包括与第三像素PXL3的颜色对应的不同颜色的颜色转换颗粒。
在实施例中，第一光转换层LCL1可以包括一种类型的颜色转换颗粒，但不限于此。例如，第一光转换层LCL1可以复合地包括具有不同发射光谱(例如，峰值波长)的至少两种类型的颜色转换颗粒。第一光转换层LCL1还可以包括光散射颗粒(例如，与包括在第三光转换层LCL3中的光散射颗粒SCT的类型相同或不同的类型的光散射颗粒)。
第二光转换层LCL2(也称为“第二颜色转换层”)可以设置在第二像素PXL2的发光区域EA中。第二光转换层LCL2可以将从第二像素PXL2的发光元件LD发射的光转换为不同颜色的光。为此，第二光转换层LCL2可以设置在第二像素PXL2的发光元件LD上，并且可以包括第二颜色转换颗粒。例如，在设置于各个第二像素PXL2中的发光元件LD是发射蓝光的蓝色发光元件LDb并且第二像素PXL2是绿色像素的情况下，第二光转换层LCL2可以包括用于将从蓝色发光元件LDb发射的蓝光转换为绿光的绿色量子点QDg。
例如，第二光转换层LCL2可以包括分散在诸如透明树脂等的基质材料中的绿色量子点QDg。绿色量子点QDg可以吸收蓝光并根据能量跃迁使波长移位以发射在约500nm至约570nm的波段的绿光。在第二像素PXL2是不同颜色的像素的情况下，第二光转换层LCL2可以包括与第二像素PXL2的颜色对应的不同颜色的颜色转换颗粒。
在实施例中，第二光转换层LCL2可以包括一种类型的颜色转换颗粒，但不限于此。例如，第二光转换层LCL2可以复合地包括具有不同发射光谱(例如，峰值波长)的至少两种类型的颜色转换颗粒。第二光转换层LCL2还可以包括光散射颗粒(例如，与包括在第三光转换层LCL3中的光散射颗粒SCT的类型相同或不同的类型的光散射颗粒)。
第三光转换层LCL3(也称为“光散射层”)可以设置在第三像素PXL3的发光区域EA中。在实施例中，在设置在第三像素PXL3中的发光元件LD是发射蓝光的蓝色发光元件LDb并且第三像素PXL3是蓝色像素的情况下，可以选择性地设置第三光转换层LCL3，以有效地利用从蓝色发光元件LDb发射的光。第三光转换层LCL3可以包括至少一种类型的光散射颗粒SCT。
例如，第三光转换层LCL3可以包括分散在基质材料中的光散射颗粒SCT。例如，第三光转换层LCL3可以包括诸如包括二氧化钛(TiO2)的氧化钛(TixOy)或二氧化硅的光散射颗粒SCT，但不限于此。
可以不要求将光散射颗粒SCT提供到第三光转换层LCL3。例如，第一光转换层LCL1和/或第二光转换层LCL2也可以进一步包括光散射颗粒SCT。
光阻挡层LBP可以设置在像素PXL的非发光区域NEA中，以当至少在平面图中观察时围绕各个光转换层LCL。例如，光阻挡层LBP可以具有与第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3中的每个对应的开口OPN，并且可以设置在第一光转换层LCL1、第二光转换层LCL2与第三光转换层LCL3之间。
根据实施例，光阻挡层LBP可以具有比第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3低的高度，以围绕第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的侧表面的部分。例如，光阻挡层LBP可以具有相对于基体层BSL的表面比第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3低的高度，以使第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的侧表面的上端部分暴露。
光阻挡层LBP可以包括至少一种黑矩阵材料。例如，光阻挡层LBP可以包括各种类型的黑矩阵材料之中的至少一种黑矩阵材料(例如，至少一种光阻挡材料)和/或特定颜色的滤色器材料。例如，光阻挡层LBP可以形成为能够阻挡光的透射的黑色不透明图案。
第一反射层RFL1可以设置在光阻挡层LBP上。例如，第一反射层RFL1可以在第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3之间设置在光阻挡层LBP上，并且可以具有与第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3对应的开口OPN。例如，第一反射层RFL1可以设置在像素PXL的非发光区域NEA中，以当至少在平面图中观察时围绕各个光转换层LCL。
在实施例中，相对于基体层BSL的表面，第一反射层RFL1可以具有小于或等于第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的高度的高度。例如，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3中的每个可以具有圆顶形状，并且可以相对于基体层BSL的表面(例如，上表面)以比第一反射层RFL1高的高度突出。
第一反射层RFL1可以包括至少一种类型的反射材料。例如，第一反射层RFL1可以包括至少一种金属层。
在实施例中，第一反射层RFL1可以包括具有可见光波段的高反射率的金属，例如，包括铝(Al)、金(Au)和银(Ag)的各种金属材料中的至少一种。第一反射层RFL1可以具有足以确保反射率的厚度。例如，第一反射层RFL1可以具有约40nm或更大的厚度，从而确保足够的反射率。
如上所述，在第一反射层RFL1形成在光阻挡层LBP上的情况下，从各个光转换层LCL被引导到光转换层LCL周围的非发光区域NEA的光(具体地，在第一反射层RFL1的方向上行进的光)可以被反射到各个光转换层LCL，使得可以引起光再循环。因此，可以提高像素PXL和包括像素PXL的显示面板DP的光效率，并且可以提高其颜色再现性和亮度。
通过由第一反射层RFL1反射外部光，可以实现镜式的显示装置DD。例如，在关闭显示面板DP或以特定模式(例如，镜模式)驱动显示面板DP的情况下，外部光可以被第一反射层RFL1反射，同时像素PXL不发光或发射具有低亮度的光，从而形成镜面作为显示面板DP的图像显示表面(例如，前表面)。因此，可以以各种方式和/或出于各种目的(包括广告、车辆、房屋、家具等)满足多样化的消费者需求并扩展显示装置的应用领域。
可以考虑像素PXL的开口率来确定第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3、光阻挡层LBP和/或第一反射层RFL1的尺寸和/或位置(例如，相对尺寸和/或位置)。例如，考虑到各个像素PXL的开口率，可以确定第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3、光阻挡层LBP和/或第一反射层RFL1的面积和/或相互高度。
第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的形状以及光阻挡层LBP和/或第一反射层RFL1的所得形状可以根据实施例不同地改变。例如，考虑到第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的材料、工艺方法和/或发光特性，可以确定第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的形状。
光阻挡层LBP和第一反射层RFL1的厚度之和可以小于第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3中的每个的厚度。因此，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3可以比光阻挡层LBP和第一反射层RFL1突出得高。
光阻挡层LBP和第一反射层RFL1的上开口OPN_U可以具有比光阻挡层LBP和第一反射层RFL1的下开口OPN_L的面积小的面积。各个光转换层LCL的上层的面积可以小于各个光转换层LCL的下层的面积。光阻挡层LBP的上开口可以具有比第一反射层RFL1的上开口(例如，光阻挡层LBP和第一反射层RFL1的上开口OPN_U)大的面积。因此，从各个光转换层LCL行进到第一反射层RFL1的光可以被反射以重新入射到光转换层LCL，使得光可以被重新转换。
图11和图12的实施例示出了具有以下结构的显示面板DP：在该结构中，光转换层LCL可以首先形成在基体层BSL的其中可以设置像素PXL的表面上并且光阻挡层LBP和第一反射层RFL1可以顺序地形成在光转换层LCL之间，但用于形成光转换层LCL、光阻挡层LBP和/或第一反射层RFL1的顺序可以变化。例如，在另一实施例中，可以顺序地形成包括开口OPN的光阻挡层LBP和第一反射层RFL1，开口OPN与基体层BSL的其中可以设置像素PXL的表面上的各个像素PXL的发光区域EA对应，并且各个光转换层LCL可以形成在各个开口OPN中。例如，根据制造设施、工艺方法和/或显示面板DP的设计结构，用于形成光转换层LCL、光阻挡层LBP和/或第一反射层RFL1的顺序可以改变。
保护层PRL可以设置在光控制层LCTL的表面上。例如，保护层PRL可以完全地形成在显示区域DA中以覆盖光转换层LCL、光阻挡层LBP和第一反射层RFL1。在实施例的描述中，保护层PRL已经被描述为光控制层LCTL的组件，但实施例不限于此。例如，保护层PRL可以被认为是与光控制层LCTL分开的组件。
保护层PRL可以包括至少一个无机层和/或有机层。保护层PRL可以设置为用于保护第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3和/或第一反射层RFL1的盖层。
保护层PRL可以形成为包括各种类型的无机绝缘材料和有机绝缘材料中的至少一种的单层或多层。在保护层PRL包括有机层的情况下，可以使基体层BSL的其上可以设置光转换层LCL、光阻挡层LBP、第一反射层RFL1等的表面的上部平坦化。例如，保护层PRL可以使包括光转换层LCL、光阻挡层LBP和第一反射层RFL1的光控制层LCTL的表面平坦化。
在实施例中，保护层PRL可以包括封装层ENC(见图3)。例如，保护层PRL可以包括单层或多层薄膜封装层。因此，可以保护像素PXL和光控制层LCTL。
图13至图26是各自示出根据实施例的显示区域DA的示意性剖视图。例如，图13至图26示出了沿着图10的线II-II'截取的剖面的其它实施例。在图13至图26的实施例的描述中，相同的附图标记被分配到与上述至少一个实施例的构造相似或相同的构造，并且将省略其详细描述。
参照图13，设置在各个发光元件阵列区域AR中的一对接触电极CNE可以分离并设置在不同层。显示元件层DPL还可以包括置于一对接触电极CNE之间的第四绝缘层INS4。例如，第四绝缘层INS4可以置于第一接触电极CNE1与第二接触电极CNE2之间。
第四绝缘层INS4可以覆盖一对接触电极CNE中的一个。例如，第四绝缘层INS4可以覆盖第一接触电极CNE1，并且第四绝缘层INS4的端部可以置于第一接触电极CNE1与第二接触电极CNE2之间。
在形成第四绝缘层INS4的情况下，可以确保发光元件LD的第一端EP1与第二端EP2之间的电稳定性。因此，可以能够防止发光元件LD的第一端EP1与第二端EP2之间的短路缺陷。
参照图14，显示元件层DPL还可以包括设置在像素PXL的非发光区域NEA中以围绕像素PXL中的每个的发光区域EA的堤BNK。例如，堤BNK可以设置在像素PXL的边界区域中以与光阻挡层LBP叠置。
在实施例中，堤BNK可以设置在第一绝缘层INS1上，但堤BNK的位置可以根据实施例而变化。堤BNK可以与堤图案BNP叠置，或者可以与堤图案BNP不叠置。
堤BNK可以被第三绝缘层INS3覆盖，但不限于此。在实施例中，第三绝缘层INS3可以包括有机层，并且可以使基体层BSL的具有堤BNK等的表面平坦化。在另一实施例中，第三绝缘层INS3可以包括无机层，并且可以具有由于第三绝缘层INS3下面的电极、绝缘层和/或堤BNK而产生的表面轮廓。在另一实施例中，可以通过去除第三绝缘层INS3的形成在堤BNK上的部分而在发光区域EA内部形成第三绝缘层INS3。
在向各个像素PXL供应发光元件LD的步骤中，堤BNK可以形成限定可以将要向其供应发光元件LD的各个发光区域EA的坝结构。例如，通过用堤BNK分隔各个发光区域EA，可以将期望的类型和/或量的发光元件墨供应到发光区域EA。在将要向其供应发光元件LD的区域被堤图案BNP等充分地限定的情况下和/或在向像素PXL供应相同类型的发光元件LD的情况下，可以省略堤BNK。作为另一示例，堤BNK可以与堤图案BNP是一体的。
堤BNK可以包括至少一种光阻挡和/或反射材料，以更有效地防止相邻的像素PXL之间的漏光。例如，堤BNK可以包括各种类型的黑矩阵材料之中的至少一种黑矩阵材料(例如，至少一种光阻挡材料)和/或特定颜色的滤色器材料等。例如，堤BNK可以形成为能够阻挡光的透射的黑色不透明图案。在实施例中，反射层(未示出)可以形成在堤BNK的表面(例如，侧壁)上，以增加各个像素PXL的光效率。
参照图15，第一反射层RFL1可以形成为多个层。例如，第一反射层RFL1可以由包括第一金属层RFL1_1和第二金属层RFL1_2的多层组成，第一金属层RFL1_1包括第一金属材料，第二金属层RFL1_2堆叠在第一金属层RFL1_1上并且包括第二金属材料。在实施例中，第一金属层RFL1_1可以包括铝(Al)，第二金属层RFL1_2可以包括银(Ag)，但实施例不限于此。例如，可以改变第一金属层RFL1_1和第二金属层RFL1_2的材料和/或第一金属层RFL1_1和第二金属层RFL1_2的堆叠顺序。例如，考虑到第一反射层RFL1的反射率等，可以不同地改变第一金属层RFL1_1和第二金属层RFL1_2的材料和/或第一金属层RFL1_1和第二金属层RFL1_2的堆叠顺序。第一反射层RFL1可以形成为三层或更多层。
即使在其中第一反射层RFL1形成为多层的实施例中，光阻挡层LBP和第一反射层RFL1的厚度之和也可以小于第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3中的每个的厚度。因此，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3可以比光阻挡层LBP和第一反射层RFL1突出得高。第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3中的每个可以具有比光阻挡层LBP和第一反射层RFL1的高度高的高度。
在实施例中，第一反射层RFL1的厚度(例如，第一金属层RFL1_1和第二金属层RFL1_2的厚度之和)可以小于光阻挡层LBP的厚度，第一反射层RFL1可以设置在相对于基体层BSL的表面比光阻挡层LBP高的高度处。例如，第一金属层RFL1_1和第二金属层RFL1_2可以顺序地设置在光阻挡层LBP上。
在实施例中，第一金属层RFL1_1的开口和第二金属层RFL1_2的开口可以具有基本相同或相似的面积，但不限于此。例如，第一金属层RFL1_1的开口的面积可以大于第二金属层RFL1_2的开口的面积。
参照图16，保护层PRL可以包括至少一层的无机层，并且可以不包括有机层。保护层PRL可以具有根据设置在保护层PRL下方的组件(例如，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3以及第一反射层RFL1)的高度的表面轮廓。在实施例中，包括无机层的保护层PRL可以具有比包括有机层的保护层PRL的厚度小的厚度，但不限于此。
在实施例中，保护层PRL可以是低折射率层。例如，保护层PRL可以具有比第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的折射率低的折射率，并且可以具有约1.5的折射率。因此，可以能够提高发光效率。
参照图17，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3可以具有除圆顶形状之外的形状。例如，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3中的每个可以具有平坦的上表面。例如，通过控制第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的材料和/或工艺方法或者通过使用后续工艺，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3中的每个的上表面可以是平坦的。
第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3中的每个可以具有最上面的部分，最上面的部分具有比当它们具有圆顶形状时大的表面面积。例如，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3中的每个的最上面的部分的表面可以具有足以确保开口率的面积。相对于基体层BSL的表面，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3可以具有与第一反射层RFL1的高度相同的高度。
参照图18，可以省略第三绝缘层INS3。例如，光控制层LCTL可以直接形成在基体层BSL的具有接触电极CNE等的表面上。
参照图19，根据需要，堤BNK可以形成在不包括第三绝缘层INS3的实施例中。例如，通过印刷工艺(例如，PR印刷工艺)形成的第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3可以形成在基体层BSL的具有堤BNK的表面上，并且光阻挡层LBP可以直接形成在堤BNK上。作为另一示例，光阻挡层LBP和/或第一反射层RFL1可以形成在堤BNK上，并且可以形成第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3。在实施例中，堤BNK可以直接连接(例如，接触)第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3。
参照图20，可以形成其中可以组合根据图19的实施例的堤BNK和光阻挡层LBP的光阻挡层LBP'。例如，在通过喷墨方法形成第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3之前，可以在基体层BSL的表面上(例如，在第一绝缘层INS1上)以足以限定用于形成第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的墨的涂覆区域的高度顺序地形成光阻挡层LBP'和第一反射层RFL1。作为另一示例，可以在形成光阻挡层LBP'之后，可以形成第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3，并且可以形成第一反射层RFL1。光阻挡层LBP'可以由单层或多层形成。
参照图21，光控制层LCTL还可以包括设置在第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3、光阻挡层LBP、第一反射层RFL1和保护层PRL上的滤色器层CFL。封装层ENC可以设置在滤色器层CFL上。在实施例中，光控制层LCTL的组件(例如，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3、光阻挡层LBP、第一反射层RFL1、保护层PRL和滤色器层CFL)可以直接形成在基体层BSL的其上可以设置像素PXL的表面上。
滤色器层CFL可以包括设置在第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3上的第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。滤色器层CFL可以包括设置在第一滤色器CF1至第三滤色器CF3之间以围绕第一滤色器CF1至第三滤色器CF3的第二反射层RFL2。
第一滤色器CF1可以设置在第一光转换层LCL1上，并且可以包括选择性地透射与第一像素PXL1的颜色对应的颜色的光的滤色器材料。例如，在第一像素PXL1是红色像素并且第一光转换层LCL1包括将从第一像素PXL1的发光元件LD发射的光转换为红光的红色量子点QDr的情况下，第一滤色器CF1可以是选择性地透射从第一光转换层LCL1发射的红光的红色滤色器。
第二滤色器CF2可以设置在第二光转换层LCL2上，并且可以包括选择性地透射与第二像素PXL2的颜色对应的颜色的光的滤色器材料。例如，在第二像素PXL2是绿色像素并且第二光转换层LCL2包括将从第二像素PXL2的发光元件LD发射的光转换为绿光的绿色量子点QDg的情况下，第二滤色器CF2可以是选择性地透射从第二光转换层LCL2发射的绿光的绿色滤色器。
第三滤色器CF3可以设置在第三光转换层LCL3上，并且可以包括选择性地透射与第三像素PXL3的颜色对应的颜色的光的滤色器材料。例如，在第三像素PXL3是蓝色像素并且从第三像素PXL3的发光元件LD和第三光转换层LCL3发射蓝光的情况下，第三滤色器CF3可以是选择性地透射从第三光转换层LCL3发射的蓝光的蓝色滤色器。
第二反射层RFL2可以与第一反射层RFL1叠置。例如，第二反射层RFL2可以包括与第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3对应的开口，并且可以设置在第一反射层RFL1上。
在包括第二反射层RFL2的实施例中，可以选择性地形成第一反射层RFL1。例如，在实施例中，光阻挡层LBP可以设置在第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3之间，并且第一反射层RFL1可以不设置在它们之间。第二反射层RFL2可以设置在光阻挡层LBP上以与光阻挡层LBP叠置。在另一实施例中，光阻挡层LBP和第一反射层RFL1可以设置在第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3之间，并且第二反射层RFL2可以设置在第一反射层RFL1上以与第一反射层RFL1叠置。
第二反射层RFL2可以包括至少一种类型的反射材料。例如，第二反射层RFL2可以包括至少一种金属层。因此，即使滤色器层CFL可以设置在光转换层LCL和第一反射层RFL1上，也可以实现镜式的显示装置DD，并且可以提高像素PXL和包括像素PXL的显示面板DP的光效率。
在图21的实施例中，可以首先形成包括与像素PXL的发光区域EA对应的开口的第二反射层RFL2，并且可以在开口中形成第一滤色器CF1至第三滤色器CF3。第一滤色器CF1至第三滤色器CF3可以从第二反射层RFL2向上突出，但实施例不限于此。
形成第一滤色器CF1至第三滤色器CF3和第二反射层RFL2的顺序和/或其制造工艺可以根据实施例不同地改变。例如，在另一实施例中，可以首先形成第一滤色器CF1至第三滤色器CF3，并且可以形成第二反射层RFL2。
封装层ENC可以设置在滤色器层CFL上。例如，封装层ENC可以形成在基体层BSL的表面上，以使其中可以形成像素PXL和光控制层LCTL的显示区域DA密封。在实施例中，封装层ENC可以是单层或多层薄膜封装层，但不限于此。
参照图22，显示面板DP可以包括设置在基体层BSL的其上可以设置像素PXL等的表面上的上基底UPL以至少与显示区域DA叠置。例如，上基底UPL可以设置在滤色器层CFL上。
在实施例中，滤色器层CFL可以形成在上基底UPL的表面上。例如，像素PXL、第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3、光阻挡层LBP和第一反射层RFL1可以形成在基体层BSL的具有像素PXL的表面上，并且第一滤色器CF1至第三滤色器CF3和第二反射层RFL2可以形成在面对基体层BSL的表面的上基底UPL的表面(例如，下表面或内表面)上。光控制层LCTL的组件的位置可以根据实施例不同地改变。
填料层FIL可以选择性地设置在基体层BSL与上基底UPL之间。例如，显示面板DP的下面板与显示面板DP的上面板之间的空间可以填充有具有相对低的折射率的填料，使得从发光元件LD发射的光可以在像素PXL的向上方向上顺利地发射，显示面板DP的下面板包括基体层BSL、像素电路层PCL、显示元件层DPL、第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3、光阻挡层LBP和/或第一反射层RFL1，显示面板DP的上面板包括上基底UPL和/或滤色器层CFL。在另一实施例中，显示面板DP的下面板与上面板之间的空间可以填充有空气层。在另一实施例中，保护层PRL可以用作填料，并且显示面板DP的包括上基底UPL和/或滤色器层CFL的上面板可以设置在保护层PRL上以接触保护层PRL。
图22的实施例示出了其中可以首先在上基底UPL的表面上形成第二反射层RFL2并且可以形成第一滤色器CF1至第三滤色器CF3的结构，但实施例不限于此。例如，在另一实施例中，可以首先形成第一滤色器CF1至第三滤色器CF3，并且可以形成第二反射层RFL2。
参照图23和图24，像素PXL可以形成在基体层BSL的表面上，并且光控制层LCTL可以形成在上基底UPL的表面上以面对像素PXL。例如，滤色器层CFL、第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3、光阻挡层LBP和/或第一反射层RFL1可以形成在上基底UPL的表面上。
在实施例中，光控制层LCTL可以包括覆盖第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3以及第一反射层RFL1的表面的保护层PRL。例如，光控制层LCTL可以包括置于第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3以及第一反射层RFL1与滤色器层CFL之间的第一保护层PRL1。光控制层LCTL可以选择性地进一步包括设置在第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3(或钝化层PTL)和光阻挡层LBP的表面上的第二保护层PRL2。例如，光控制层LCTL可以如图23中所示包括第一保护层PRL1和第二保护层PRL2，或者可以如图24中所示包括置于第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3以及第一反射层RFL1与滤色器层CFL之间的保护层PRL(与图23中的第一保护层PRL1对应)且可以不包括第二保护层PRL2。例如，在通过钝化层PTL确保第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的稳定性的情况下，可以省略第二保护层PRL2。
在图23和图24的实施例中，显示元件层DPL可以选择性地包括堤BNK。例如，显示元件层DPL可以通过包括设置在像素PXL的边界区域中的堤BNK来有效地防止漏光。
在实施例中，如图23中示出的，第三绝缘层INS3可以至少包括有机层并且可以具有平坦表面。在另一实施例中，如图24中示出的，第三绝缘层INS3可以包括至少一个无机层，并且可以具有在具有堤BNK的区域中向上突出的表面轮廓。另外，第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的区域可以设置在由堤BNK围绕的区域内部，以更靠近发光元件LD。通过减小显示面板DP的上面板与下面板之间的间隙，可以提高像素PXL的光效率，并且通过使像素PXL与光控制层LCTL彼此紧密接触，可以有效地防止像素PXL的漏光。
参照图25，图21至图24的实施例中示出的第一反射层RFL1和第二反射层RFL2可以组合成多层的反射层RFL。例如，多层的反射层RFL可以形成在上基底UPL的表面上，并且各个滤色器CF、保护层PRL和光转换层LCL可以顺序地形成在由多层的反射层RFL限定的各个区域中。根据实施例，构成多层的反射层RFL的至少一个层(例如，相对靠近基体层BSL设置的金属层中的至少一个层)可以设置在小于或等于第一光转换层LCL1、第二光转换层LCL2和第三光转换层LCL3的高度的高度处。在甚至使用单层(例如，单层金属层)形成具有足够厚度的反射层RFL的情况下，反射层RFL可以形成为单层。
参照图26，光阻挡层LBP'可以形成在基体层BSL的面对第一反射层RFL1的表面上。例如，光阻挡层LBP'可以形成在基体层BSL上并且可以通过组合根据图24至图25的实施例的堤BNK和光阻挡层LBP来形成。
在实施例中，第三绝缘层INS3可以完全地形成在具有光阻挡层LBP'的显示区域DA中以覆盖光阻挡层LBP'，但不限于此。例如，在另一实施例中，第三绝缘层INS3可以覆盖像素PXL的发光区域EA，并且可以去除第三绝缘层INS3的形成在光阻挡层LBP'上的部分。在另一实施例中，可以省略第三绝缘层INS3，并且光阻挡层LBP'可以接触第一反射层RFL1。
根据如上所述的各种实施例，第一反射层RFL1和/或第二反射层RFL2可以设置在设置于各个像素PXL的发光区域EA中的光转换层LCL周围。例如，第一反射层RFL1和/或第二反射层RFL2可以设置在设置于像素PXL的非发光区域NEA中的光阻挡层LBP和LBP'上。因此，可以能够提供镜式的显示装置DD并满足多样化的消费者需求。
此外，根据各种实施例，可以通过至少第一反射层RFL1诱导从各个像素PXL发射的光的再循环。因此，可以提高像素PXL和包括像素PXL的显示装置DD的光效率。
已经根据实施例具体描述了公开的技术方面，但应当注意的是，提供前述实施例仅用于说明而不是限制公开。本领域技术人员将理解的是，在不脱离公开的范围的情况下，可以在其中进行形式和细节上的各种改变。
公开的技术范围可以由所附权利要求的技术范围确定。另外，在权利要求及其等同物的含义和范围内的所有改变或修改将被解释为包括本发明的范围。

Claims (20)

1.一种显示装置，所述显示装置包括：
基体层，包括显示区域；
第一像素、第二像素和第三像素，设置在所述显示区域中，并且包括设置在发光区域中的发光元件；
第一光转换层、第二光转换层和第三光转换层，分别设置在所述第一像素、所述第二像素和所述第三像素的所述发光区域上；
光阻挡层，设置在所述第一光转换层、所述第二光转换层与所述第三光转换层之间，并且具有比所述第一光转换层、所述第二光转换层和所述第三光转换层的高度低的高度，所述光阻挡层围绕所述第一光转换层、所述第二光转换层和所述第三光转换层的侧表面的部分；以及
第一反射层，设置在所述光阻挡层上，所述第一反射层围绕所述第一光转换层、所述第二光转换层和所述第三光转换层。
2.根据权利要求1所述的显示装置，其中，
相对于所述基体层的表面，所述第一反射层包括小于或等于所述第一光转换层、所述第二光转换层和所述第三光转换层的高度的高度，并且
所述第一反射层包括与所述第一光转换层、所述第二光转换层和所述第三光转换层对应的开口。
3.根据权利要求1所述的显示装置，其中，所述第一像素、所述第二像素和所述第三像素包括发射相同颜色的光的发光元件。
4.根据权利要求3所述的显示装置，其中，所述第一光转换层、所述第二光转换层和所述第三光转换层中的至少一个包括颜色转换颗粒，所述颜色转换颗粒将从所述发光元件发射的光转换为不同颜色的光。
5.根据权利要求3所述的显示装置，其中，所述第一光转换层、所述第二光转换层和所述第三光转换层中的至少一个包括光散射颗粒，所述光散射颗粒使从所述发光元件发射的光散射。
6.根据权利要求1所述的显示装置，其中，所述第一光转换层、所述第二光转换层和所述第三光转换层中的每个具有圆顶形状，并且相对于所述基体层的表面突出到比所述第一反射层高的高度。
7.根据权利要求1所述的显示装置，其中，所述第一反射层包括至少一个金属层。
8.根据权利要求7所述的显示装置，其中，所述第一反射层包括：
第一金属层，包括第一金属材料；以及
第二金属层，设置在所述第一金属层上，并且包括第二金属材料。
9.根据权利要求1所述的显示装置，其中，
所述第一光转换层、所述第二光转换层和所述第三光转换层中的每个具有平坦的上表面，并且
相对于所述基体层的表面，所述第一反射层、所述第一光转换层、所述第二光转换层和所述第三光转换层具有相同的高度。
10.根据权利要求1所述的显示装置，其中，所述光阻挡层包括黑矩阵材料。
11.根据权利要求1所述的显示装置，所述显示装置还包括保护层和滤色器层中的至少一个，
所述保护层与所述第一光转换层、所述第二光转换层、所述第三光转换层和所述第一反射层叠置；并且
所述滤色器层设置在所述第一光转换层、所述第二光转换层、所述第三光转换层、所述第一反射层和所述保护层上。
12.根据权利要求11所述的显示装置，其中，所述保护层包括至少一个有机层，并且使包括所述第一光转换层、所述第二光转换层和所述第三光转换层、所述光阻挡层和所述第一反射层的光控制层的表面平坦化。
13.根据权利要求11所述的显示装置，其中，所述滤色器层包括：
第一滤色器，设置在所述第一光转换层上；
第二滤色器，设置在所述第二光转换层上；
第三滤色器，设置在所述第三光转换层上；以及
第二反射层，设置在所述第一滤色器、所述第二滤色器和所述第三滤色器之间，并且围绕所述第一滤色器、所述第二滤色器和所述第三滤色器。
14.根据权利要求13所述的显示装置，其中，所述第二反射层包括至少一个金属层。
15.根据权利要求13所述的显示装置，所述显示装置还包括：
封装层，设置在所述滤色器层上，并且设置在所述基体层的表面上以使所述显示区域密封。
16.根据权利要求13所述的显示装置，所述显示装置还包括：
上基底，设置在所述滤色器层上。
17.根据权利要求16所述的显示装置，其中，
所述第一像素、所述第二像素、所述第三像素、所述第一光转换层、所述第二光转换层、所述第三光转换层、所述光阻挡层和所述第一反射层设置在所述基体层的表面上，并且
所述滤色器层设置在面对所述基体层的所述表面的所述上基底的表面上。
18.根据权利要求16所述的显示装置，其中，
所述第一像素、所述第二像素和所述第三像素设置在所述基体层的表面上，并且
所述第一光转换层、所述第二光转换层、所述第三光转换层、所述第一反射层和所述滤色器层设置在所述上基底的表面上，以面对所述第一像素、所述第二像素和所述第三像素。
19.根据权利要求18所述的显示装置，其中，所述光阻挡层设置在所述基体层的所述表面上以面对所述第一反射层。
20.根据权利要求1所述的显示装置，所述显示装置还包括：
光阻挡堤，设置在所述第一像素、所述第二像素和所述第三像素的非发光区域中，以围绕所述第一像素、所述第二像素和所述第三像素中的每个的所述发光区域。
CN202180053658.7A 2020-09-07 2021-09-03 显示装置 Pending CN116057720A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200114160A KR20220033578A (ko) 2020-09-07 2020-09-07 표시 장치
KR10-2020-0114160 2020-09-07
PCT/KR2021/011961 WO2022050771A1 (ko) 2020-09-07 2021-09-03 표시 장치

Publications (1)

Publication Number Publication Date
CN116057720A true CN116057720A (zh) 2023-05-02

Family

ID=80470003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180053658.7A Pending CN116057720A (zh) 2020-09-07 2021-09-03 显示装置

Country Status (4)

Country Link
US (1) US11817432B2 (zh)
KR (1) KR20220033578A (zh)
CN (1) CN116057720A (zh)
WO (1) WO2022050771A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033579A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 표시 장치
CN114520281A (zh) 2020-11-20 2022-05-20 隆达电子股份有限公司 发光装置、背光板及显示面板
CN115512603A (zh) * 2021-06-23 2022-12-23 群创光电股份有限公司 显示装置
CN115188752A (zh) * 2022-06-30 2022-10-14 湖北长江新型显示产业创新中心有限公司 显示面板、显示装置及控制方法
KR20240007824A (ko) * 2022-07-07 2024-01-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102658367B1 (ko) 2016-09-28 2024-04-18 삼성디스플레이 주식회사 컬러 필터 및 이를 포함하는 표시 장치
KR102618811B1 (ko) 2017-01-23 2023-12-28 삼성디스플레이 주식회사 색변환 패널 및 이를 포함하는 표시 장치
KR102568308B1 (ko) * 2018-06-26 2023-08-18 삼성디스플레이 주식회사 표시 장치
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102541260B1 (ko) 2018-12-13 2023-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210057891A (ko) 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2022050771A1 (ko) 2022-03-10
KR20220033578A (ko) 2022-03-17
US11817432B2 (en) 2023-11-14
US20220077121A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
CN116057720A (zh) 显示装置
US20220102422A1 (en) Display device and method of manufacturing the same
US11961847B2 (en) Display device
CN116457939A (zh) 显示装置
KR20220147187A (ko) 표시 장치
KR20220087668A (ko) 표시 장치 및 그의 제조 방법
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
CN115915860A (zh) 像素和包括该像素的显示装置
CN116964744A (zh) 显示装置
CN117616579A (zh) 像素和具有该像素的显示装置
CN116457940A (zh) 显示装置
CN114156310A (zh) 显示装置
KR20230020627A (ko) 표시 장치
CN113707689A (zh) 像素和具有该像素的显示装置
US11967590B2 (en) Display device
CN218632042U (zh) 显示装置
US20230206836A1 (en) Display device
US20230111396A1 (en) Display device
US20230253413A1 (en) Display device and method of fabricating the same
US20230163258A1 (en) Display device
KR20240018013A (ko) 표시 장치
CN117276249A (zh) 显示设备
CN116137790A (zh) 显示装置
KR20240077584A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination