CN117616579A - 像素和具有该像素的显示装置 - Google Patents

像素和具有该像素的显示装置 Download PDF

Info

Publication number
CN117616579A
CN117616579A CN202280048521.7A CN202280048521A CN117616579A CN 117616579 A CN117616579 A CN 117616579A CN 202280048521 A CN202280048521 A CN 202280048521A CN 117616579 A CN117616579 A CN 117616579A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
bank pattern
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280048521.7A
Other languages
English (en)
Inventor
金勳
柳济源
黄溶湜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117616579A publication Critical patent/CN117616579A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/2501—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0542—12th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

该像素包括：第一电极和第二电极，在第一方向上彼此间隔开；第一发光元件，沿着第二方向布置在第一电极与第二电极之间的第一区域中，并且包括第一端部和第二端部；第一接触电极，定位在第一发光元件的第一端部上，并且包括透明电极层；第二接触电极，定位在第一发光元件的第二端部上，并且包括反射电极层；第一堤图案，与第一电极的一部分叠置，并且定位在第一电极下方；以及第二堤图案，与第二电极的一部分叠置，并且定位在第二电极下方。第一堤图案和第二堤图案可以与第一区域间隔开不同的距离。

Description

像素和具有该像素的显示装置
技术领域
公开的实施例涉及一种像素和包括该像素的显示装置。
背景技术
最近，对信息显示的兴趣正在增加。因此，显示装置的研究和开发已经持续进行。
发明内容
技术问题
公开的方面提供了一种能够改善光效率并能够更均匀地发光的像素，以及包括该像素的显示装置。
公开的方面不限于上述方面，并且本领域技术人员将从以下描述清楚地理解未描述的其它方面。
技术方案
根据公开的一个或更多个实施例的像素可以包括：第一电极和第二电极，沿着第一方向彼此间隔开；第一发光元件，沿着第二方向布置在第一电极与第二电极之间的第一区域中，并且包括与第一电极相邻的第一端部和与第二电极相邻的第二端部；第一接触电极，在第一发光元件的第一端部上，并且包括透明电极层；第二接触电极，在第一发光元件的第二端部上，并且包括反射电极层；第一堤图案，与第一电极的一部分叠置，并且在第一电极下方；以及第二堤图案，与第二电极的一部分叠置，并且在第二电极下方，其中，第一堤图案和第二堤图案与第一区域间隔开不同的距离。
第一堤图案可以在第一方向上与第一区域间隔开第一距离，其中，第二堤图案在第一方向上与第一区域间隔开比第一距离短的第二距离。
第一堤图案和第二堤图案可以在第一方向上具有不同的宽度。
第一堤图案可以在第一方向上具有第一宽度，其中，第二堤图案在第一方向上具有比第一宽度窄的第二宽度。
第一堤图案和第二堤图案可以在与第一方向和第二方向交叉的第三方向上以不同的高度突出。
第一堤图案可以在第三方向上具有第一高度，其中，第二堤图案在第三方向上具有小于第一高度的第二高度。
第一堤图案可以包括：第一部分，包括具有在第一堤图案的中间高度处或在第一堤图案的中间高度下方的高度的下部区域；以及第二部分，包括具有在第一堤图案的中间高度处或在第一堤图案的中间高度上方的高度的上部区域，其中，在第一堤图案面向第一发光元件的表面上，第一部分具有比第二部分的斜率或倾斜度大的斜率或倾斜度。
第一堤图案可以包括：第一部分，包括具有在第一堤图案的中间高度处或在第一堤图案的中间高度下方的高度的下部区域；以及第二部分，包括具有在第一堤图案的中间高度处或在第一堤图案的中间高度上方的高度的上部区域，其中，在第一堤图案面向第一发光元件的表面上，第一堤图案的第二部分具有比第一堤图案的第一部分的斜率或倾斜度大的斜率或倾斜度。
像素还可以包括：第三电极，在第一方向上面向第一电极，且第二电极在第三电极与第一电极之间；第二发光元件，沿着第二方向布置在第二电极与第三电极之间的第二区域中，并且包括与第三电极相邻的第一端部和与第二电极相邻的第二端部；第三接触电极，在第二发光元件的第一端部上，并且包括透明电极层；以及第三堤图案，与第三电极的一部分叠置，并且在第三电极下方，其中，第二堤图案和第三堤图案与第二区域间隔开不同的距离。
与第二堤图案相比，第一堤图案可以在第一方向上在距第一区域大的距离处，其中，与第二堤图案相比，第三堤图案在第一方向上在距第二区域大的距离处。
第一堤图案和第三堤图案可以在与第一方向和第二方向交叉的第三方向上以比第二堤图案大的高度突出。
第一堤图案和第三堤图案可以彼此对称，且第二堤图案介于第一堤图案与第三堤图案之间。
像素还可以包括：发射区域，第一电极、第二电极和第三电极、第一接触电极、第二接触电极和第三接触电极、第二堤图案以及第一发光元件和第二发光元件的至少一部分定位在发射区域中，其中，第一堤图案和第三堤图案集成为一体堤图案。
在平面图中，一体堤图案可以完全围绕发射区域。
第二接触电极可以共同在第一发光元件的第二端部上和第二发光元件的第二端部上。
像素还可以包括：第四接触电极，在第二发光元件的第二端部上，并且包括反射电极层，其中，第二接触电极与第四接触电极分离，并且电连接到第三接触电极。
第一发光元件可以包括：活性层，在第一端部与第二端部之间，并且与靠近第二端部相比更靠近第一端部。
像素还可以包括：光转换层，在包括第一区域的发射区域中在第一发光元件上，光转换层包括波长转换颗粒和光散射颗粒中的至少一种。
根据公开的一个或更多个实施例的显示装置可以包括：第一电极和第二电极，沿着第一方向彼此间隔开；第一发光元件，沿着第二方向布置在第一电极与第二电极之间的第一区域中，并且包括与第一电极相邻的第一端部和与第二电极相邻的第二端部；第一接触电极，在第一发光元件的第一端部上，并且包括透明电极层；第二接触电极，在第一发光元件的第二端部上，并且包括反射电极层；第一堤图案，与第一电极的一部分叠置，并且在第一电极下方；以及第二堤图案，与第二电极的一部分叠置，并且在第二电极下方，其中，第一堤图案和第二堤图案与第一区域间隔开不同的距离。
与第二堤图案相比，第一堤图案可以在第一方向上与第一区域间隔开大的距离，其中，第一堤图案在与第一方向和第二方向交叉的第三方向上以比第二堤图案的高度高的高度突出。
其它实施例的细节包括在具体描述和附图中。
有益效果
根据公开的一个或更多个实施例，可以提高在像素的发光元件中产生的光的光输出效率。因此，可以提高像素的光效率。
另外，根据公开的一个或更多个实施例，光可以从像素的发射区域更均匀地发射。因此，可以改善像素的发光特性。
根据实施例的方面不受上述内容限制，并且其它各个方面包括在本说明书中。
附图说明
图1是示出根据公开的一个或更多个实施例的发光元件的透视图。
图2是示出根据公开的一个或更多个实施例的发光元件的剖视图。
图3是示出根据公开的一个或更多个实施例的显示装置的平面图。
图4和图5分别是示出根据公开的一个或更多个实施例的像素的电路图。
图6是示出根据公开的一个或更多个实施例的像素的平面图。
图7至图9分别是示出根据公开的一个或更多个实施例的像素的剖视图。
图10至图12分别是示出根据公开的一个或更多个实施例的像素的平面图。
图13是示出根据公开的一个或更多个实施例的像素的平面图。
图14是示出根据公开的一个或更多个实施例的像素的剖视图。
图15是示出根据公开的一个或更多个实施例的像素的平面图。
图16是示出根据公开的一个或更多个实施例的像素的剖视图。
图17是示出根据公开的一个或更多个实施例的像素的平面图。
图18是示出根据公开的一个或更多个实施例的像素的剖视图。
具体实施方式
公开可以以各种方式修改并且可以具有各种形式，并且具体实施例将在附图中示出并在这里详细描述。在以下描述中，单数形式也包括复数形式，除非上下文清楚地包括单数。
同时，公开不限于下面公开的实施例，并且可以以各种形式修改并且可以实现。另外，下面公开的实施例中的每个可以单独实现或与至少一个其它实施例组合实现。
在附图中，可以省略与公开的特性不直接相关的一些组件以清楚地表示公开。在整个附图中，即使它们在不同的附图中示出，相同或相似的组件将尽可能多地由相同的附图标记和符号给出，并且将省略重复描述。
在描述公开的实施例时，术语“连接(或结合)”可以包含性地意为物理连接(或结合)和/或电连接(或结合)。另外，术语“连接(或结合)”可以包含性地意为直接连接(或结合)和间接连接(或结合)，并且可以包含性地意为整体连接(或结合)和非整体连接(或结合)。
图1是示出根据公开的一个或更多个实施例的发光元件LD的透视图。图2是示出根据公开的一个或更多个实施例的发光元件LD的剖视图。例如，图1示出了根据公开的一个或更多个实施例的可以用作显示装置的光源的发光元件LD的示例，图2示出了沿着图1的线I-I’截取的发光元件LD的剖视图的示例。
参照图1和图2，发光元件LD可以包括沿着一个方向(例如，长度方向)顺序地定位的第一半导体层SCL1、活性层ACT和第二半导体层SCL2以及围绕第一半导体层SCL1、活性层ACT和第二半导体层SCL2的外周表面(例如，侧表面)的绝缘膜INF。另外，发光元件LD还可以选择性地包括定位在第二半导体层SCL2上的电极层ETL。在这种情况下，绝缘膜INF可以或不会至少部分地围绕电极层ETL的外周表面。另外，根据一个或更多个实施例，发光元件LD还可以包括定位在第一半导体层SCL1的一个表面(例如，下表面)上的另一电极层。
在一个或更多个实施例中，发光元件LD以沿着一个方向延伸的条(或棒)形状设置，并且可以在长度方向(或厚度方向)的相应端部处具有第一端部EP1和第二端部EP2。第一端部EP1可以包括发光元件LD的第一基体表面(或上表面)和/或其外围区域，第二端部EP2可以包括发光元件LD的第二基体表面(或下表面)和/或其外围区域。例如，电极层ETL和/或第二半导体层SCL2可以定位在发光元件LD的第一端部EP1上，第一半导体层SCL1和/或连接到第一半导体层SCL1的至少一个电极层可以定位在发光元件LD的第二端部EP2上。
在描述公开的实施例时，术语“条形”可以包括具有大于1的纵横比的棒状形状或条形形状(诸如圆柱或多边形柱)，并且其剖面的形状没有特别限制。例如，发光元件LD的长度L可以大于其直径(或剖面的宽度)D。
第一半导体层SCL1、活性层ACT、第二半导体层SCL2和电极层ETL可以在从发光元件LD的第二端部EP2到第一端部EP1的方向上顺序地定位。例如，第一半导体层SCL1可以定位在发光元件LD的第二端部EP2上，电极层ETL可以定位在发光元件LD的第一端部EP1上。可选地，至少一个其它电极层可以定位在发光元件LD的第二端部EP2上。
第一半导体层SCL1可以是第一导电型的半导体层。例如，第一半导体层SCL1可以是包括N型掺杂剂的N型半导体层。例如，第一半导体层SCL1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任一种半导体材料，并且可以是掺杂有诸如Si、Ge或Sn的掺杂剂的N型半导体层。然而，构成第一半导体层SCL1的材料不限于此，并且除了上述材料之外的各种材料可以构成第一半导体层SCL1。
活性层ACT可以定位在第一半导体层SCL1上，并且可以形成为单量子阱或多量子阱结构。根据发光元件LD的类型，活性层ACT的位置可以不同地改变。在一个或更多个实施例中，活性层ACT可以发射具有约400nm至约900nm的波长的光，并且可以具有双异质结构。
在一个或更多个实施例中，掺杂有导电掺杂剂的包覆层可以选择性地形成在活性层ACT上和/或之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。根据一个或更多个实施例，诸如AlGaN或AlInGaN的材料可以用于形成活性层ACT，并且除了上述材料之外的各种材料可以构成活性层ACT。
当等于或大于阈值电压的电压被施加到发光元件LD的两端时，发光元件LD在电子-空穴对在活性层ACT中结合的同时发光。通过根据上述控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素的各种发光器件的光源。
第二半导体层SCL2可以定位在活性层ACT上，并且可以是与第一半导体层SCL1的导电型不同的第二导电型的半导体层。例如，第二半导体层SCL2可以包括包含P型掺杂剂的P型半导体层。例如，第二半导体层SCL2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以是掺杂有诸如Mg的掺杂剂的P型半导体层。然而，构成第二半导体层SCL2的材料不限于此，并且除了上述材料之外的各种材料可以构成第二半导体层SCL2。
在一个或更多个实施例中，第一半导体层SCL1和第二半导体层SCL2可以在发光元件LD的长度方向上具有不同的长度(或厚度)。例如，沿着发光元件LD的长度方向，第一半导体层SCL1可以具有比第二半导体层SCL2的长度(或厚度)长(或厚)的长度(或厚度)。因此，与靠近第二端部EP2(例如，N型端部)相比，活性层ACT可以定位为更靠近第一端部EP1(例如，P型端部)。
电极层ETL可以定位在第二半导体层SCL2上。电极层ETL可以保护第二半导体层SCL2，并且可以是用于将第二半导体层SCL2顺利地或稳定地连接到电极、线等(例如，预定的电极、线等)的电极。例如，电极层ETL可以是欧姆接触电极或肖特基接触电极。
在一个或更多个实施例中，电极层ETL可以是基本上半透明的。因此，由发光元件LD产生的光可以穿过电极层ETL，并且可以从发光元件LD的第一端部EP1发射。
在一个或更多个实施例中，电极层ETL可以包括金属或金属氧化物。例如，电极层ETL可以使用诸如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)或铜(Cu)的金属、其氧化物或合金、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)或氧化铟(In2O3)的透明导电材料等单独或组合形成。
绝缘膜INF可以分别在发光元件LD的第一端部EP1和第二端部EP2处使电极层ETL(或第二半导体层SCL2)和第一半导体层SCL1(或设置在发光元件LD的第二端部EP2处的另一电极层)暴露。
在绝缘膜INF设置为覆盖发光元件LD的表面(例如，覆盖第一半导体层SCL1、活性层ACT、第二半导体层SCL2和/或电极层ETL的外周表面)的情况下，可以降低或防止通过发光元件LD的短路缺陷的可能性。因此，可以确保发光元件LD的电稳定性。另外，在绝缘膜INF设置在发光元件LD的表面上的情况下，可以减少或最小化发光元件LD的表面缺陷，并且因此，可以改善寿命和效率。
在一个或更多个实施例中，发光元件LD可以通过表面处理工艺制造。例如，通过使用疏水材料对发光元件LD执行表面处理，当多个发光元件LD混合在流体溶液(下文中称为“发光元件混合液”或“发光元件墨”)中并且被施加到每个发射区域(例如，像素的发射区域)时，发光元件LD可以基本上均匀地分散在发光元件混合液中而不会不均匀地聚集。
绝缘膜INF可以包括透明绝缘材料。因此，在活性层ACT中产生的光可以穿过绝缘膜INF并且可以发射到发光元件LD的外部。例如，绝缘膜INF可以包括氧化硅(SiOx)(例如，SiO2)、氮化硅(SiNx)(例如，Si3N4)、氧化铝(AlxOy)(例如，Al2O3)、氧化钛(TixOy)(例如，TiO2)和氧化铪(HfOx)之中的至少一种绝缘材料，但不限于此。
绝缘膜INF可以由单层或多层构成。例如，绝缘膜INF可以由双层膜形成。
在一个或更多个实施例中，可以在与发光元件LD的第一端部EP1和第二端部EP2中的至少一个对应的区域中部分地蚀刻(或去除)绝缘膜INF。例如，绝缘膜INF可以蚀刻为在第一端部EP1处具有圆形(倒圆)形状，但是绝缘膜INF的形状不限于此。
在一个或更多个实施例中，发光元件LD可以具有在纳米(nm)至微米(μm)的范围内的小尺寸。例如，每个发光元件LD可以具有从纳米到微米的范围的直径(或剖面的宽度)D和/或长度L。例如，发光元件LD可以具有在约几十纳米至约几十微米的范围内的直径D和/或长度L。然而，发光元件LD的尺寸可以改变。
根据一个或更多个实施例，发光元件LD的结构、形状、尺寸和/或类型可以改变。例如，发光元件LD可以形成为另一结构和/或形状(诸如核壳结构)。
包括发光元件LD的发光器件可以用于需要光源的各种类型的装置中。例如，发光元件LD可以定位在显示装置的像素中，发光元件LD可以用作像素的光源。发光元件LD可以用于需要光源的其它类型的装置(诸如照明装置)中。
图3是示出根据公开的一个或更多个实施例的显示装置DD的平面图。在图3中，基于包括显示区域DA的显示面板DP简要地示出了显示装置DD的结构。显示装置DD还可以包括用于驱动像素PXL的驱动电路(例如，扫描驱动器、数据驱动器、时序控制器等)。
参照图3，显示装置DD可以包括基体层BSL和定位在基体层BSL上的像素PXL。基体层BSL和包括基体层BSL的显示装置DD可以以各种形状设置。例如，当在平面图中观察时，基体层BSL和显示装置DD可以以具有基本上四边形形状的板状设置，并且可以包括成角度或圆形(倒圆)的拐角部分。基体层BSL和显示装置DD的形状可以改变。例如，当在平面图中观察时，基体层BSL和显示装置DD可以具有诸如六边形或八边形的其它多边形形状，或者可以具有包括诸如圆形或椭圆形的弯曲周边的形状。
在图3中，显示装置DD示出为具有四边形的板形状。另外，显示装置DD的横向方向(例如，行方向或水平方向)限定为第一方向DR1，显示装置DD的纵向方向(例如，列方向或竖直方向)限定为第二方向DR2，显示装置DD的厚度方向(或高度方向)限定为第三方向DR3。
基体层BSL可以是用于构成显示装置DD的基体构件，并且可以构成例如显示装置DD的基体表面。基体层BSL可以是硬质材料的刚性基底(例如，玻璃基底或钢化玻璃基底)，或柔性材料和/或可以诸如通过弯曲、通过折叠、通过卷曲等变形的厚度的柔性基底或膜。根据一个或更多个实施例，基体层BSL的材料和物质性质可以改变。
基体层BSL和包括基体层BSL的显示装置DD可以包括用于显示图像的显示区域DA和定位在显示区域DA周围的非显示区域NA。
显示区域DA可以是其中定位有像素PXL的区域，并且可以是其中由像素PXL显示图像的区域。在一个或更多个实施例中，显示区域DA大体上可以定位在基体层BSL和显示装置DD的中心区域(例如，显示面板DP的中心区域)中或附近。
显示区域DA可以具有各种形状。例如，显示区域DA可以具有包括矩形、圆形或椭圆形的各种形状。在一个或更多个实施例中，显示区域DA可以具有与基体层BSL的形状对应的形状，但不限于此。
非显示区域NA可以是排除显示区域DA之后的剩余区域。在一个或更多个实施例中，非显示区域NA可以定位在基体层BSL和显示装置DD的边缘区域以围绕显示区域DA。非显示区域NA的一部分可以是垫(pad，又称为“焊垫”或“焊盘”)P定位在其中的垫区域PA。
像素PXL可以定位在显示区域DA中。例如，显示区域DA可以包括多个像素区域，像素PXL设置和/或定位在每个像素区域中。像素PXL可以规则地布置在显示区域DA中。像素PXL可以根据条纹布置结构或PENTILETM布置结构而布置在显示区域DA中，或者可以以另一结构和/或方法布置在显示区域DA中。PENTILETM是韩国三星显示器有限公司(SamsungDisplay Co.,Ltd.,Republic of Korea)的注册商标。
在一个或更多个实施例中，用于发射不同颜色的光的至少两种类型的像素PXL可以定位在显示区域DA中。例如，在显示区域DA中，可以布置第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3。彼此相邻定位的至少一个第一颜色像素PXL1、至少一个第二颜色像素PXL2和至少一个第三颜色像素PXL3可以构成一个像素组PXG。通过单独控制每个像素组PXG中包括的第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3的亮度，可以不同地改变从像素组PXG发射的光的颜色。
在一个或更多个实施例中，沿着第一方向DR1连续地布置的第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以构成一个像素组PXG。然而，根据一个或更多个实施例，构成每个像素组PXG的像素PXL的数量、类型和/或结构(例如，相互设置结构)等可以不同地改变。
在一个或更多个实施例中，第一颜色像素PXL1可以是用于发射红光的红色像素，第二颜色像素PXL2可以是用于发射绿光的绿色像素。另外，第三颜色像素PXL3可以是用于发射蓝光的蓝色像素。另外，从构成每个像素组PXG的像素PXL发射的光的颜色可以不同地改变。
在一个或更多个实施例中，每个像素PXL可以包括至少一个有机发光元件和/或至少一个无机发光元件。例如，像素PXL可以包括图1和图2的根据一个或更多个实施例的发光元件LD。例如，像素PXL可以包括发光元件LD，每个发光元件LD包括单量子阱或多量子阱并且以尺寸属于近似纳米至微米的范围的棒状制造。根据一个或更多个实施例，构成像素PXL的光源的发光元件LD的数量、类型、结构和/或尺寸等可以不同地改变。
在一个或更多个实施例中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别包括第一颜色发光元件、第二颜色发光元件和第三颜色发光元件作为光源。因此，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。
在其它实施例中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括发射相同颜色的光的发光元件，并且包括波长转换颗粒(例如，转换光的颜色和/或波长的颗粒(诸如量子点(QD))的光转换层可以定位在第一颜色像素PXL1、第二颜色像素PXL2和/或第三颜色像素PXL3的发射区域中。因此，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。
例如，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括蓝色发光元件，并且包括红色量子点的光转换层可以定位在第一颜色像素PXL1的发射区域中，而包括绿色量子点的光转换层可以定位在第二颜色像素PXL2的发射区域中。因此，第一颜色像素PXL1可以发射红光，第二颜色像素PXL2可以发射绿光。
像素PXL可以具有根据下面将要描述的实施例中的至少一个或更多个的结构。例如，像素PXL可以具有稍后将要描述的一个或更多个实施例被应用于其的结构，或者可以具有将至少两个实施例应用于其的结构组合的结构。
在一个或更多个实施例中，像素PXL可以被构造为有源像素，但不限于此。例如，在其它实施例中，像素PXL可以被构造为无源像素。
连接到显示区域DA和/或内置电路单元的像素PXL的线可以定位在非显示区域NA中。另外，非显示区域NA的一部分可以设定为垫区域PA，并且垫P可以定位在垫区域PA中。垫P可以包括用于将用于驱动像素PXL的各种驱动信号和/或电源供应到显示装置DD的信号垫和/或电源垫。
在一个或更多个实施例中，非显示区域NA可以具有窄的宽度。例如，非显示区域NA可以具有约100微米或更小的宽度。因此，显示装置DD可以被实现为无边框显示装置。
与整个尺寸(例如，面积)相比，减小了非显示区域NA的显示装置DD可以提供大的屏幕。另外，减小和/或去除了非显示区域NA的显示装置DD可以有效地用于构造拼接显示装置等。
图4和图5是示出根据公开的一个或更多个实施例的像素PXL的各自的电路图。例如，图4和图5示出了包括不同的各自的结构的发光单元EMU的像素PXL。
根据一个或更多个实施例，图4和图5中所示的像素PXL中的每个可以是定位在图3的显示区域DA中的像素PXL中的任一个。像素PXL可以具有基本上彼此相同或相似的结构。
参照图4和图5，像素PXL可以连接到扫描线(也称为“第一扫描线”)SL、数据线DL、第一电源线PL1和第二电源线PL2。另外，像素PXL还可以连接到至少一条其它电源线和/或信号线。例如，像素PXL还可以连接到感测线(也称为“初始化电源线”)SENL和/或控制线(也称为“第二扫描线”)SSL。
像素PXL可以包括用于产生与每个数据信号对应的亮度的光的发光单元EMU。另外，像素PXL还可以包括用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接到扫描线SL和数据线DL，并且可以连接在第一电源线PL1与发光单元EMU之间。例如，像素电路PXC可以电连接到被供应有第一扫描信号的扫描线SL、被供应有数据信号的数据线DL、被供应有第一电源VDD(例如，第一电源VDD的电压或功率)的第一电源线PL1以及发光单元EMU。
响应于显示时段或感测时段，像素电路PXC还可以选择性地连接到被供应有第二扫描信号的控制线SSL以及连接到参考电源(或初始化电源)或感测电路的感测线SENL。在一个或更多个实施例中，第二扫描信号可以与第一扫描信号相同或不同。当第二扫描信号与第一扫描信号相同时，控制线SSL可以与扫描线SL集成。
像素电路PXC可以包括至少一个晶体管M和电容器Cst。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和电容器Cst。
第一晶体管M1可以连接在第一电源线PL1与第二节点N2之间。第二节点N2可以是将像素电路PXC和发光单元EMU连接的节点。例如，第二节点N2可以是第一晶体管M1的一个电极(例如，源电极)和发光单元EMU彼此电连接的节点。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制施加到发光单元EMU的驱动电流。例如，第一晶体管M1可以是像素PXL的驱动晶体管。
在一个或更多个实施例中，第一晶体管M1还可以包括底金属层(也称为“背栅电极”或“第二栅电极”)BML。在一个或更多个实施例中，底金属层BML可以连接到第一晶体管M1的一个电极(例如，源电极)。
在第一晶体管M1包括底金属层BML的一个或更多个实施例中，可以应用通过将反向偏置电极施加到第一晶体管M1的底金属层BML来使第一晶体管M1的阈值电压在负方向上或在正方向上移动的反向偏置技术(或同步技术)。另外，当底金属层BML定位在构成第一晶体管M1的沟道的半导体图案下方时，可以阻挡入射在半导体图案上的光以稳定第一晶体管M1的操作特性。
第二晶体管M2可以连接在数据线DL与第一节点N1之间。另外，第二晶体管M2的栅电极可以连接到扫描线SL。当从扫描线SL供应栅极导通电压(例如，逻辑高电压或高电平电压)的第一扫描信号时，第二晶体管M2可以导通，从而将数据线DL和第一节点N1连接。
在每个帧时段中，相应帧的数据信号可以被供应到数据线DL，并且在其中供应有栅极导通电压的第一扫描信号的时段期间，数据信号可以通过第二晶体管M2被传输到第一节点N1。例如，第二晶体管M2可以是用于将数据信号传输到像素PXL的内部的开关晶体管。
电容器Cst的第一电极可以连接到第一节点N1，并且电容器Cst的第二电极可以连接到第二节点N2。电容器Cst可以在每个帧时段期间充入与施加到第一节点N1的数据信号对应的电压。
第三晶体管M3可以连接在第二节点N2与感测线SENL之间。另外，第三晶体管M3的栅电极可以连接到控制线(或连接到扫描线SL或连接到另一扫描线)SSL。当从控制线SSL供应栅极导通电压(例如，逻辑高电压或高电平电压)的第二扫描信号(或第一扫描信号)时，第三晶体管M3可以导通，从而将供应到感测线SENL的参考电压(或初始化电压)传输到第二节点N2，或者从而将第二节点N2的电压传输到感测线SENL。在一个或更多个实施例中，第二节点N2的电压可以通过感测线SENL传输到感测电路，并且可以提供到驱动电路(例如，时序控制器)以用于像素PXL的特性偏差的补偿等。
在图4和图5中，包括在像素电路PXC中的晶体管M中的全部是N型晶体管，但是实施例不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为P型晶体管。根据一个或更多个实施例，像素PXL的结构和驱动方法可以不同地改变。
发光单元EMU可以包括至少一个发光元件LD。在一个或更多个实施例中，发光单元EMU还可以包括连接到发光元件LD的电极(例如，连接到发光元件LD的第一端部EP1的至少一个电极和连接到发光元件LD的第二端部EP2的至少一个电极)。
在一个或更多个实施例中，发光单元EMU可以包括在正向方向上连接在第一电源VDD与第二电源VSS之间的多个发光元件LD。发光元件LD可以构成像素PXL的有效光源。
在一个或更多个实施例中，如图4所示，发光单元EMU可以包括并联连接在像素电路PXC与第二电源线PL2之间的发光元件LD。发光元件LD的第一端部EP1可以电连接到像素电路PXC，并且可以通过像素电路PXC电连接到第一电源线PL1。发光元件LD的第二端部EP2可以电连接到第二电源线PL2。
根据各种实施例，构成像素PXL的有效光源的发光元件LD(例如，在正向方向上连接在第一电源VDD与第二电源VSS之间的发光元件LD)的数量、类型和/或结构可以改变。另外，根据各种实施例，发光元件LD的布置和/或连接结构可以改变。
在一个或更多个实施例中，如图5中所示，发光单元EMU可以包括串联和并联连接在像素电路PXC与第二电源线PL2之间的发光元件LD。例如，发光元件LD可以布置和/或连接到在像素电路PXC与第二电源线PL2之间的至少两个串联级，并且每个串联级可以包括在正向方向上连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD。
第一电源VDD和第二电源VSS可以具有不同的电位。例如，第一电源VDD可以是高电位像素电源，第二电源VSS可以是低电位像素电源。第一电源VDD与第二电源VSS之间的电位差可以等于或大于发光元件LD的阈值电压。
发光元件LD可以发射具有与通过像素电路PXC供应的驱动电流对应的亮度的光。在每个帧时段期间，像素电路PXC可以将与数据信号对应的驱动电流供应到发光单元EMU。供应到发光单元EMU的驱动电流可以流过发光元件LD以使发光元件LD发光。因此，发光单元EMU可以发射具有与驱动电流对应的亮度的光。
图4和图5示出了仅在正向方向上连接在第一电源VDD与第二电源VSS之间的发光元件LD(即，有效光源)，但是实施例不限于此。例如，除了构成每个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个发光元件LD作为无效光源。例如，发光单元EMU还可以包括至少一个无效发光元件，至少一个无效发光元件在相反方向上布置在第一电源VDD与第二电源VSS之间或者具有至少一个浮置的端部。
图6是示出根据公开的一个或更多个实施例的像素PXL的平面图。在图6中，基于发光单元EMU示出了像素PXL的结构。例如，图6示出了如与图4对应的实施例中的包括彼此并联连接的发光元件LD的发光单元EMU。
参照图3至图6，像素PXL可以包括发光元件LD和电连接到发光元件LD的多个电极。例如，像素PXL可以包括沿着第一方向DR1彼此间隔开的至少一对对准电极ALE、定位在和/或对准在对准电极ALE之间的发光元件LD以及分别定位在发光元件LD的第一端部EP1和第二端部EP2上的至少一对接触电极CNE。在一个或更多个实施例中，像素PXL可以包括沿着第一方向DR1彼此间隔开的第一对准电极(也称为“第一电极”)ALE1和第二对准电极(也称为“第二电极”)ALE2、沿着第二方向DR2布置在第一对准电极ALE1与第二对准电极ALE2之间的第一区域AR1中的发光元件(也称为“第一发光元件”)LD、定位在发光元件LD的第一端部EP1上的第一接触电极CNE1以及定位在发光元件LD的第二端部EP2上的第二接触电极CNE2。第一接触电极CNE1可以电连接到发光元件LD的第一端部EP1，并且可以选择性地连接到第一对准电极ALE1。第二接触电极CNE2可以电连接到发光元件LD的第二端部EP2，并且可以选择性地连接到第二对准电极ALE2。
另外，像素PXL可以包括定位在对准电极ALE中的每个下方的堤图案(也称为“图案”或“壁图案”)BNP以及限定像素PXL的发射区域EA的第一堤BNK1。例如，像素PXL可以包括定位在第一对准电极ALE1下方的第一堤图案BNP1、定位在第二对准电极ALE2下方的第二堤图案BNP2以及围绕像素PXL的发射区域EA的第一堤BNK1。
第一对准电极ALE1和第二对准电极ALE2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及第一堤图案BNP1和第二堤图案BNP2中的每个的至少一部分可以定位在像素PXL的发射区域EA中。
非发射区域NEA可以定位在像素PXL的发射区域EA周围，第一堤BNK1可以定位在非发射区域NEA中。例如，第一堤BNK1可以具有与每个像素PXL的发射区域EA对应的第一开口OPA1，并且可以围绕发射区域EA。另外，第一堤BNK1还可以包括第二开口OPA2，第二开口OPA2与非发射区域NEA的一个区域和/或定位在非发射区域NEA周围的分离区域SPA对应。第一对准电极ALE1和第二对准电极ALE2中的至少一个的端部可以定位在第二开口OPA2中。
第一堤图案BNP1可以与第一对准电极ALE1的一部分叠置，并且可以定位在第一对准电极ALE1下方。第一堤图案BNP1可以定位在发光元件LD的第一端部EP1周围。例如，当在由第一方向DR1和第二方向DR2限定的平面(例如，XY平面)上观察时，第一堤图案BNP1可以定位在与第一区域AR1间隔开第一距离d1的点处，并且可以与发光元件LD间隔开。第一堤图案BNP1可以面向发光元件LD的第一端部EP1。
第一堤图案BNP1可以或不会与第一堤BNK1叠置。例如，第一堤图案BNP1的一部分可以定位在发射区域EA中，并且第一堤图案BNP1的另一部分(例如，第一堤图案BNP1的至少一个端部)可以定位在非发射区域NEA中以与第一堤BNK1叠置。可选地，第一堤图案BNP1可以仅定位在发射区域EA内部，以不与第一堤BNK1叠置。
第二堤图案BNP2可以与第二对准电极ALE2的一部分叠置，并且可以定位在第二对准电极ALE2下方。第二堤图案BNP2和第二对准电极ALE2可以定位在发光元件LD的第二端部EP2周围。例如，当在由第一方向DR1和第二方向DR2限定的平面上观察时，第二堤图案BNP2可以定位在与第一区域AR1间隔开第二距离d2的点处，并且可以与发光元件LD间隔开。第二堤图案BNP2可以面向发光元件LD的第二端部EP2。
第二堤图案BNP2或其一部分可以或不会与第一堤BNK1叠置。例如，第二堤图案BNP2的一部分可以定位在发射区域EA中，并且第二堤图案BNP2的另一部分(例如，在第二堤图案BNP2的至少一个端部)可以定位在非发射区域NEA中以与第一堤BNK1叠置。可选地，第二堤图案BNP2可以仅定位在发射区域EA内部，以不与第一堤BNK1叠置。
第一对准电极ALE1可以定位在发光元件LD的第一端部EP1周围。第一对准电极ALE1可以或不会与发光元件LD中的每个的第一端部EP1叠置。
第二对准电极ALE2可以定位在发光元件LD的第二端部EP2周围。第二对准电极ALE2可以或不会与发光元件LD中的每个的第二端部EP2叠置。
第一对准电极ALE1和第二对准电极ALE2可以具有各种形状，并且可以彼此间隔开。在一个或更多个实施例中，第一对准电极ALE1和第二对准电极ALE2可以在发射区域EA中沿着第一方向DR1彼此间隔开，并且第一对准电极ALE1和第二对准电极ALE2中的每个可以具有沿着第二方向DR2延伸的形状(例如，条形)。另外，第一对准电极ALE1和第二对准电极ALE2可以具有彼此相似或相同的形状和/或尺寸，或者可以具有不同的形状和尺寸。根据一个或更多个实施例，第一对准电极ALE1和第二对准电极ALE2的形状、尺寸、数量和/或相互设置结构可以改变。
第一对准电极ALE1和第二对准电极ALE2可以定位在发射区域EA中。在一个或更多个实施例中，第一对准电极ALE1和第二对准电极ALE2可以从发射区域EA延伸到非发射区域NEA。在一个或更多个实施例中，第一对准电极ALE1和第二对准电极ALE2可以延伸到与第一堤BNK1的第二开口OPA2对应的分离区域SPA，并且第一对准电极ALE1和第二对准电极ALE2的两个端部可以定位在分离区域SPA处。
第一对准电极ALE1可以具有针对每个像素PXL分离的图案。第二对准电极ALE2可以具有针对每个像素PXL分离的图案。在一些实施例中，沿着第一方向DR1和/或第二方向DR2相邻的至少两个像素PXL的第二对准电极ALE2可以一体连接。
同时，在用于形成像素PXL的像素工艺之前(例如，在完成发光元件LD的对准之前)，相邻的像素PXL的第一对准电极ALE1可以彼此连接，并且相邻的像素PXL的第二对准电极ALE2可以彼此连接。例如，在完成发光元件LD的对准之前，像素PXL的第一对准电极ALE1可以彼此一体地或非一体地形成，可以彼此电连接，并且可以形成第一对准线。像素PXL的第二电极ALE2可以彼此一体地或非一体地形成，可以彼此电连接，并且可以构成第二对准线。
在用于对准发光元件LD的对准操作中，第一对准线和第二对准线可以分别接收第一对准信号和第二对准信号。第一对准信号和第二对准信号可以具有不同的波形、电位和/或相位。因此，可以在第一对准线与第二对准线之间形成电场，并且因此发光元件LD可以在第一对准线与第二对准线之间对准。
例如，在发光元件对准操作中，发光元件LD可以通过分别施加到第一对准线和第二对准线的第一对准信号和第二对准信号沿着第二方向DR2布置在第一对准线与第二对准线之间的区域中(例如，在包括第一区域AR1的区域处)。另外，每个发光元件LD可以在第一区域AR1中对准，使得其第一端部EP1与第一对准电极ALE1相邻，并且其第二端部EP2与第二对准电极ALE2相邻。例如，发光元件LD中的每个可以在第一方向DR1上水平对准。
在完成发光元件LD的对准之后，可以在每个分离区域SPA中切断第一对准线。因此，像素PXL的第一对准电极ALE1可以形成为彼此分离，并且像素PXL可以单独地驱动。
在一个或更多个实施例中，像素PXL的第二对准电极ALE2可以在像素PXL的第一对准电极ALE1分离的同时分离。例如，在完成发光元件LD的对准之后，可以在每个分离区域SPA中切断第一对准线和第二对准线。因此，像素PXL的第一对准电极ALE1和第二对准电极ALE2可以形成为各个单独的图案。
第一对准电极ALE1可以与第一堤图案BNP1叠置，并且可以在与第一堤图案BNP1叠置的区域处在与第一方向DR1和第二方向DR2交叉(例如，正交)的第三方向DR3上(例如，在高度方向上)突出。第二对准电极ALE2可以与第二堤图案BNP2叠置，并且可以在与第二堤图案BNP2叠置的区域中在第三方向DR3上突出。
第一突出图案可以通过第一对准电极ALE1和第一堤图案BNP1形成在第一区域AR1的一侧(例如，右侧)。第二突出图案可以通过第二对准电极ALE2和第二堤图案BNP2形成在第一区域AR1的另一侧(例如，左侧)。发光元件LD对准和/或布置处的位置可以更适当地由第一突出图案和第二突出图案控制。
另外，第一突出图案和第二突出图案中的至少一个可以形成反射壁结构，反射壁结构用于反射从发光元件LD发射的光并且用于大体上在上方向上发射光。例如，假设发光元件LD通过各自的第一端部EP1发射光，则从发光元件LD的第一端部EP1在朝向第一突出图案的横向方向上发射的光可以从第一突出图案反射，并且可以通过由第一对准电极ALE1和第一堤图案BNP1形成的第一突出图案在像素PXL的上方向上发射。因此，可以提高像素PXL的光效率。
在一个或更多个实施例中，第一对准电极ALE1可以电连接到第一接触电极CNE1。例如，第一对准电极ALE1可以在发射区域EA内部和/或外部与第一接触电极CNE1直接接触，以电连接到第一接触电极CNE1，或者可以通过至少一个接触孔等电连接到第一接触电极CNE1。第一对准电极ALE1可以通过第一接触部CNT1连接到像素PXL的像素电路PXC。例如，第一对准电极ALE1可以通过第一接触部CNT1电连接到定位在电路层(例如，图7的电路层PCL)中的第一晶体管M1等。第一接触电极CNE1可以通过第一对准电极ALE1电连接到像素电路PXC。
第一接触部CNT1可以包括至少一个接触孔和/或过孔。在一个或更多个实施例中，第一接触部CNT1可以定位在发射区域EA外部。例如，第一接触部CNT1可以定位在非发射区域NEA中，以与第一堤BNK1叠置，或者可以定位在分离区域SPA中，以不与第一堤BNK1叠置。第一接触部CNT1的位置可以改变。
在一个或更多个实施例中，第二对准电极ALE2可以电连接到第二接触电极CNE2。例如，第二对准电极ALE2可以在发射区域EA内部和/或外部与第二接触电极CNE2直接接触，以电连接到第二接触电极CNE2，或者可以通过至少一个接触孔等电连接到第二接触电极CNE2。第二对准电极ALE2可以通过第二接触部CNT2电连接到定位在电路层(例如，图7的电路层PCL)中的第二电源线PL2。
第二接触部CNT2可以包括至少一个接触孔和/或过孔。在一个或更多个实施例中，第二接触部CNT2可以定位在发射区域EA外部。例如，第二接触部CNT2可以定位在非发射区域NEA中，以与第一堤BNK1叠置，或者可以定位在分离区域SPA中，以不与第一堤BNK1叠置。第二接触部CNT2的位置可以改变。
发光元件LD可以定位在第一对准电极ALE1与第二对准电极ALE2之间的第一区域AR1中。这里，发光元件LD定位在第一区域AR1中的情况可以意为发光元件LD中的每个的至少一部分定位在第一区域AR1中。每个发光元件LD可以包括与第一对准电极ALE1相邻的第一端部EP1和与第二对准电极ALE2相邻的第二端部EP2。
例如，发光元件LD可以沿着第二方向DR2布置在第一区域AR1中。另外，在一些实施例中，发光元件LD中的每个可以在与第二方向DR2交叉的方向上(例如，在第一方向DR1上或靠近第一方向DR1或在倾斜方向上)对准，使得第一端部EP1与第一对准电极ALE1相邻，并且第二端部EP2与第二对准电极ALE2相邻。
发光元件LD的第一端部EP1可以与第一接触电极CNE1叠置，并且可以电连接到第一接触电极CNE1。发光元件LD的第二端部EP2可以与第二接触电极CNE2叠置，并且可以电连接到第二接触电极CNE2。
在一个或更多个实施例中，每个发光元件LD可以是使用具有无机晶体结构(例如，具有纳米至微米范围的尺寸)的材料的无机发光元件。例如，每个发光元件LD可以是通过生长氮基半导体并通过将氮基半导体蚀刻为纳米至微米尺寸的棒状而制造的无机发光元件(例如，根据与图1和图2对应的实施例的发光元件LD)。然而，构成每个发光单元EMU的发光元件LD的类型、尺寸、形状、结构和/或数量等可以改变。
发光元件LD可以以分散在流体溶液中的形式制备，并且可以通过喷墨方法或狭缝涂覆方法供应到每个像素PXL的发射区域EA。通过在供应发光元件LD的同时或基本上同时或者之后分别将第一对准信号和第二对准信号施加到第一对准线和第二对准线，可以在第一区域AR1中对准和/或布置发光元件LD。在发光元件LD对准之后，可以通过干燥工艺等去除溶剂。
第一接触电极CNE1可以定位在第一对准电极ALE1上和发光元件LD的第一端部EP1上。在一个或更多个实施例中，第一接触电极CNE1可以电连接到发光元件LD的第一端部EP1。例如，第一接触电极CNE1可以直接定位在发光元件LD的第一端部EP1上，以与发光元件LD的第一端部EP1接触。
在一个或更多个实施例中，第一接触电极CNE1可以电连接到第一对准电极ALE1，并且可以通过第一对准电极ALE1电连接到像素电路PXC和/或第一电源线PL1。在其它实施例中，第一接触电极CNE1可以通过除第一对准电极ALE1之外的器件电连接到像素电路PXC和/或第一电源线PL1。
第二接触电极CNE2可以定位在第二对准电极ALE2上和发光元件LD的第二端部EP2上。在一个或更多个实施例中，第二接触电极CNE2可以电连接到发光元件LD的第二端部EP2。例如，第二接触电极CNE2可以直接定位在发光元件LD的第二端部EP2上，以与发光元件LD的第二端部EP2接触。
在一个或更多个实施例中，第二接触电极CNE2可以电连接到第二对准电极ALE2，并且可以通过第二对准电极ALE2电连接到第二电源线PL2。在其它实施例中，第二接触电极CNE2可以通过除第二对准电极ALE2之外的器件电连接到第二电源线PL2。
在一个或更多个实施例中，第一接触电极CNE1和第二接触电极CNE2可以在发射区域EA中分别电连接到第一对准电极ALE1和第二对准电极ALE2，但是实施例不限于此。根据一个或更多个实施例，对准电极ALE和接触电极CNE的设置结构、其连接与否、连接位置和/或数量等可以改变。
在一个或更多个实施例中，第一接触电极CNE1可以是包括至少一个透明电极层的透明电极，第二接触电极CNE2可以是包括至少一个反射电极层的反射电极。例如，第一接触电极CNE1可以由包括至少一种透明导电材料的单层或多层的透明电极形成，第二接触电极CNE2可以由包括至少一种反射导电材料(例如，金属)的单层或多层的反射电极形成。因此，发光元件LD可以主要通过第一端部EP1发射光。例如，发光元件LD可以仅通过第一端部EP1和第二端部EP2中的第一端部EP1发光。
通过发光元件LD的第一端部EP1发射的光中的至少一些可以在形成第一堤图案BNP1的区域中被由第一堤图案BNP1和第一对准电极ALE1形成的第一突出图案反射，并且可以在像素PXL的包括第三方向DR3的上方向上发射。因此，可以提高在像素PXL中产生的光的光输出效率。
在一个或更多个实施例中，第一堤图案BNP1和第二堤图案BNP2可以具有不对称结构。例如，第一堤图案BNP1与第一区域AR1之间的分隔距离和第二堤图案BNP2与第一区域AR1之间的分隔距离和/或第一堤图案BNP1的尺寸(例如，宽度、面积、高度和/或体积)和第二堤图案BNP2的尺寸可以彼此不同。在一个或更多个实施例中，第一堤图案BNP1和第二堤图案BNP2可以具有不同的表面轮廓。
在一个或更多个实施例中，第一堤图案BNP1和第二堤图案BNP2可以定位在与第一区域AR1间隔开不同的各自的距离的位置处。例如，在第一方向DR1上，第一堤图案BNP1可以与第一区域AR1间隔开第一距离d1，第二堤图案BNP2可以与第一区域AR1间隔开比第一距离d1短的第二距离d2。
在一个或更多个实施例中，可以根据从发光元件LD发射的光的路径和/或分布来确定第一距离d1。例如，第一距离d1可以在以下范围内：能够使第一突出图案有效地将从发光元件LD的第一端部EP1发射的光之中的以相对低的角度发射而不被引导在像素PXL的上方向上的横向方向的光反射。
在一个或更多个实施例中，考虑到有限的像素区域，第二距离d2可以设定为小于第一距离d1的值。例如，考虑到发射区域EA沿着第一方向DR1的宽度和/或考虑到发射区域EA的整个面积，第二堤图案BNP2可以定位为与第一区域AR1靠近，使得第二距离d2减小或最小化。因此，可以有效地利用有限的像素区域，并且可以充分地确保第一堤图案BNP1与第一区域AR1之间的分隔距离。
例如，第一堤图案BNP1可以在从发光元件LD的第一端部EP1发射的较大比例的低角度的光可以被有效地反射的位置处形成为足够的尺寸。第二堤图案BNP2可以定位为比第一堤图案BNP1靠近第一区域AR1，并且可以形成为具有比第一堤图案BNP1的尺寸小的尺寸。
在一个或更多个实施例中，第一堤图案BNP1可以形成为高于或厚于第二堤图案BNP2，并且可以具有比第二堤图案BNP2的沿着第一方向DR1的宽度大的宽度。例如，第一堤图案BNP1和第二堤图案BNP2可以在第一方向DR1上具有不同的宽度。例如，在第一方向DR1上，第一堤图案BNP1可以具有第一宽度w1，第二堤图案BNP2可以具有比第一宽度w1窄的第二宽度w2。因此，可以增加像素区域(例如，发射区域EA)的空间利用率，同时增加在像素PXL中产生的光的光输出效率。
第一堤BNK1可以定位在发射区域EA周围的非发射区域NEA中，以围绕像素PXL中的每个的发射区域EA。例如，第一堤BNK1可以定位在像素PXL中的每个的外部区域中和/或在相邻的像素PXL之间的区域中，以围绕每个发射区域EA。
第一堤BNK1可以包括与像素PXL的发射区域EA对应的第一开口OPA1。此外，第一堤BNK1还可以包括与分离区域SPA对应的第二开口OPA2。例如，第一堤BNK1可以包括与跨整个显示区域DA的发射区域EA和分离区域SPA对应的开口OPA，并且可以具有网格形状。由于第一堤BNK1包括与分离区域SPA对应的第二开口OPA2，因此在完成发光元件LD的对准之后，第一对准线和第二对准线(或第一对准线)可以适当地分离为第一对准电极ALE1和第二对准电极ALE2(或第一对准电极ALE1)。
第一堤BNK1可以包括至少一种光阻挡材料和/或反射材料。例如，第一堤BNK1可以包括至少一种黑矩阵材料和/或对应颜色的滤色器材料等。因此，可以减少或防止相邻的像素PXL之间的漏光。
另外，第一堤BNK1可以限定在将发光元件LD供应到每个像素PXL的操作期间发光元件LD将要被供应到其的每个发射区域EA。例如，由于像素PXL的发射区域EA被第一堤BNK1分开和划分，因此可以供应期望类型和/或量的发光二极管混合液(例如，包括至少一种类型和/或颜色的发光元件LD的发光元件墨)。
图7至图9分别是示出根据公开的一个或更多个实施例的像素PXL的剖视图。例如，图7至图9示出了沿着图6的线II-II’截取的像素PXL的剖视图，并且示出了与第一堤图案BNP1相关的不同实施例。在图7至图9的实施例中，相同的附图标记被给予基本上彼此相似或相同的构造，并且省略重复部分的详细描述。
在图7至图9中，作为可以定位在像素PXL的电路层PCL和包括电路层PCL的显示装置DD中的电路元件的示例，设置在每个像素电路PXC中的任一个晶体管M(例如，包括底金属层BML的第一晶体管M1)的剖面被示出为示例。除了包括在每个像素电路PXC中的电路元件之外，各种信号线和/或电源线还可以定位在电路层PCL中。
首先，参照图1至图7，像素PXL和包括像素PXL的显示装置DD可以包括基体层BSL、电路层PCL和显示层DPL。电路层PCL和显示层DPL可以在基体层BSL上定位为彼此叠置。例如，电路层PCL和显示层DPL可以顺序地定位在基体层BSL的一个表面上。
另外，像素PXL和包括像素PXL的显示装置DD还可以包括定位在显示层DPL上的滤色器层CFL和/或封装层(或保护层)ENC。在一个或更多个实施例中，滤色器层CFL和/或封装层ENC可以直接形成在基体层BSL的其上形成有电路层PCL和显示层DPL的一个表面上(例如，之上或上方)，但是公开不限于此。
基体层BSL可以是刚性基底或者柔性基底或膜，并且其材料或结构没有特别限制。例如，基体层BSL可以包括至少一种透明或不透明的绝缘材料，并且可以是单层或多层的基底或膜。
电路层PCL可以设置在基体层BSL的一个表面上。电路层PCL可以包括构成每个像素PXL的像素电路PXC的电路元件。例如，包括第一晶体管M1的多个电路元件可以形成在电路层PCL的每个像素区域中。另外，电路层PCL可以包括连接到显示区域DA的像素PXL的各种信号线和电源线。
另外，电路层PCL可以包括多个绝缘层。例如，电路层PCL可以包括顺序地定位在基体层BSL的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和/或钝化层PSV。
电路层PCL可以定位在基体层BSL上，并且可以包括包含第一晶体管M1的底金属层BML的第一导电层。例如，第一导电层可以定位在基体层BSL与缓冲层BFL之间，并且可以包括设置在每个像素PXL中的第一晶体管M1的底金属层BML。第一晶体管M1的底金属层BML可以与第一晶体管M1的栅电极GE和半导体图案SCP叠置。
另外，第一导电层还可以包括线(例如，预定线)。例如，第一导电层可以在显示区域DA中包括沿第二方向DR2延伸的至少一些线。例如，第一导电层可以包括感测线SENL、数据线DL、第一电源线(或第二方向第一子电源线)PL1和/或第二电源线(或第二方向第二子电源线)PL2。
缓冲层BFL可以定位在基体层BSL的包括第一导电层的一个表面上。缓冲层BFL可以降低或防止杂质扩散到每个电路元件中的可能性。
半导体层可以定位在缓冲层BFL上。半导体层可以包括晶体管M的半导体图案SCP。半导体图案SCP可以包括与对应的晶体管M的栅电极GE叠置的沟道区以及定位在沟道区的相应侧上的第一导电区和第二导电区(例如，源区和漏区)。半导体图案SCP可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。
栅极绝缘层GI可以定位在半导体层上。另外，第二导电层可以定位在栅极绝缘层GI上。
第二导电层可以包括每个晶体管M的栅电极GE。另外，第二导电层还可以包括设置在像素电路PXC中的电容器Cst的一个电极和/或桥接图案等。另外，当定位在显示区域DA中的至少一条电源线和/或信号线由多层构成时，第二导电层还可以包括构成至少一条电源线和/或信号线的至少一个导电图案。
层间绝缘层ILD可以定位在第二导电层上。另外，第三导电层可以定位在层间绝缘层ILD上。
第三导电层可以包括每个晶体管M的源电极SE和漏电极DE。源电极SE可以通过至少一个接触孔CHs连接到包括在对应的晶体管M中的半导体图案SCP的一个区域(例如，源区)，漏电极DE可以通过至少一个其它接触孔CHd连接到包括在对应的晶体管M中的半导体图案SCP的另一区域(例如，漏区)。另外，第三导电层还可以包括设置在像素电路PXC中的电容器Cst的另一个电极、线(例如，预定线)和/或桥接图案等。例如，第三导电层可以在显示区域DA中包括在第一方向DR1上延伸的线中的至少一些。例如，第三导电层可以包括连接到像素PXL的扫描线SL、控制线SSL、第一电源线(或第一方向第一子电源线)PL1和/或第二电源线(或第一方向第二子电源线)PL2。另外，当定位在显示区域DA中的至少一条电源线和/或信号线由多层构造时，第三导电层还可以包括构成至少一条电源线和/或信号线的至少一个导电图案。
构成第一导电层至第三导电层的每个导电图案、电极和/或线可以通过包括至少一种导电材料而具有导电性。例如，构成第一导电层至第三导电层的每个导电图案、电极和/或线可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的一种或更多种金属，并且可以包括各种类型的导电材料。
钝化层PSV可以定位在第三导电层上。缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV中的每个可以由单层或多层构成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV中的每个可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等的各种类型的有机/无机绝缘材料。在一个或更多个实施例中，钝化层PSV可以包括有机绝缘层，并且可以使像素电路层PCL的表面平坦化。
显示层DPL可以定位在钝化层PSV上。
显示层DPL可以包括每个像素PXL的发光单元EMU。例如，显示层DPL可以包括定位在每个像素PXL的发射区域EA中的发光元件LD和定位在发光元件LD周围的电极。在一个或更多个实施例中，电极可以包括如在与图6对应的实施例中的第一对准电极ALE1和第二对准电极ALE2以及第一接触电极CNE1和第二接触电极CNE2。
另外，显示层DPL还可以包括顺序地定位在基体层BSL的其上形成有电路层PCL的一个表面上或上方的绝缘图案和/或绝缘层。例如，显示层DPL可以包括堤图案BNP、第一绝缘层INS1、第一堤BNK1、第二绝缘层INS2、第三绝缘层INS3、第二堤BNK2和/或第四绝缘层INS4。另外，显示层DPL还可以选择性地包括光转换层CCL。
堤图案(也称为“图案”或“壁图案”)BNP可以设置在和/或形成在钝化层PSV上。在一个或更多个实施例中，堤图案BNP可以形成为单独定位在第一对准电极ALE1和第二对准电极ALE2下方的分离型图案，以与第一对准电极ALE1和第二对准电极ALE2中的每个的一部分叠置。例如，堤图案BNP可以包括定位在第一对准电极ALE1下方的第一堤图案BNP1和定位在第二对准电极ALE2下方的第二堤图案BNP2。
在一个或更多个实施例中，堤图案BNP可以包括包含至少一种有机绝缘材料的至少一个有机绝缘层。例如，堤图案BNP可以由包括聚丙烯酸酯、聚酰亚胺和其它有机绝缘材料中的至少一种的有机绝缘图案形成。因此，堤图案BNP可以适当地形成为期望的尺寸和/或高度。
在一个或更多个实施例中，第一堤图案BNP1和第二堤图案BNP2可以具有不同的宽度和/或面积。例如，第一堤图案BNP1和第二堤图案BNP2可以在由第一方向DR1和第二方向DR2限定的平面上具有不同的面积。根据一个或更多个实施例，在第一方向DR1上，第一堤图案BNP1可以具有第一宽度w1，第二堤图案BNP2可以具有小于第一宽度w1的第二宽度w2。
在一个或更多个实施例中，第一堤图案BNP1和第二堤图案BNP2可以在与第一方向DR1和第二方向DR2交叉的第三方向DR3上以不同的高度或厚度从基体层BSL的包括电路层PCL的一个表面突出。例如，在第三方向DR3上，第一堤图案BNP可以具有第一高度h1，第二堤图案BNP可以具有低于第一高度h1的第二高度h2。
根据发光元件LD的光输出轮廓，第一高度h1可以足以有效地将从发光元件LD的第一端部EP1发射的以低角度发射的光在像素PXL的上方向上反射。第二高度h2可以足以适当地形成具有第二宽度w2的第二堤图案BNP2，并且可以低于第一高度h1。第一高度h1和第二高度h2可以根据像素PXL和包括像素PXL的显示装置DD的设计条件等而变化。
至少一对对准电极ALE可以形成在堤图案BNP上。例如，第一对准电极ALE1和第二对准电极ALE2可以形成在堤图案BNP上。根据一个或更多个实施例，定位在每个发射区域EA中的对准电极ALE的数量、形状、尺寸和/或位置等可以改变。
对准电极ALE可以包括至少一种导电材料。例如，对准电极ALE可以包括各种金属材料之中的至少一种金属(包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等)、其合金、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、铝掺杂的氧化锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和氟掺杂的氧化锡(FTO))、导电聚合物(诸如PEDOT)和其它导电材料之中的至少一种导电材料。用于形成对准电极ALE的材料没有特别限制。对准电极ALE可以包括相同或不同的导电材料。
每个对准电极ALE可以由单层或多层构成。在一个或更多个实施例中，对准电极ALE可以包括包含在可见光波段中具有高反射率的反射导电材料(以诸如铝(Al)、金(Au)和/或银(Ag)的金属为例)的反射电极层。因此，从发光元件LD发射的光可以被反射在像素PXL的上方向上，以提高像素PXL的光输出效率。对准电极ALE还可以选择性地包括定位在反射电极层上和/或下方的透明电极层和覆盖反射电极层和/或透明电极层的上部的导电盖层中的至少一个。
第一绝缘层INS1可以定位在对准电极ALE上。在一个或更多个实施例中，第一绝缘层INS1可以在每个对准电极ALE和与其对应的接触电极CNE叠置的区域中开口，并且每个对准电极ALE和与其对应的接触电极CNE可以在第一绝缘层INS1开口的区域中彼此电连接。可选地，第一绝缘层INS1可以在每个对准电极ALE和与其对应的接触电极CNE叠置的区域中包括至少一个接触孔，并且每个对准电极ALE和与其对应的接触电极CNE可以通过所述至少一个接触孔彼此电连接。
第一绝缘层INS1可以由单层或多层构成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。在一个或更多个实施例中，第一绝缘层INS1可以包括包含氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)的至少一种类型的无机绝缘材料。
由于对准电极ALE被第一绝缘层INS1覆盖，因此可以降低或防止在后续工艺中对准电极ALE被损坏的可能性。另外，可以降低或防止由于对准电极ALE与发光元件LD之间的不恰当连接而发生短路缺陷的可能性。
第一堤BNK1可以定位在其中形成有对准电极ALE和第一绝缘层INS1的显示区域DA中。第一堤BNK1可以具有与每个像素PXL的发射区域EA对应的第一开口OPA1，并且可以形成在非发射区域NEA中以围绕每个发射区域EA。因此，可以限定(或划分)发光元件LD将要被供应到其的每个发射区域EA。在一个或更多个实施例中，第一堤BNK1可以包括包含黑矩阵材料等的光阻挡材料和/或反射材料。
在一个或更多个实施例中，第一堤BNK1可以包括包含至少一种有机绝缘材料的至少一个有机绝缘层。因此，第一堤BNK1可以适当地形成为期望的尺寸和/或高度。第一堤BNK1可以与堤图案BNP包括相同的有机绝缘材料，或者可以包括与堤图案BNP的有机绝缘材料不同的有机绝缘材料。
发光元件LD可以定位在由第一堤BNK1围绕的每个发射区域EA中。例如，发光元件LD可以沿着第二方向DR2布置在第一对准电极ALE1与第二对准电极ALE2之间的第一区域AR1中，并且发光元件LD中的每个可以在与第二方向DR2交叉的第一方向DR1上或在倾斜方向上对准。例如，每个发光元件LD可以在水平方向上定位在第一区域AR1中，使得第一端部EP1与第一对准电极ALE1相邻，并且使得第二端部EP2与第二对准电极ALE2相邻。
在一个或更多个实施例中，每个发光元件LD可以包括在从第二端部EP2到第一端部EP1的方向上顺序地定位的第一半导体层SCL1、活性层ACT、第二半导体层SCL2和电极层ETL。另外，每个发光元件LD还可以包括围绕第一半导体层SCL1、活性层ACT、第二半导体层SCL2和/或电极层ETL的外周表面(例如，圆柱体的侧表面)的绝缘膜INF。
在一个或更多个实施例中，活性层ACT可以定位在第一端部EP1与第二端部EP2之间的中心区域中，并且可以定位为与靠近第二端部EP2相比更靠近第一端部EP1。因此，从活性层ACT产生的光大体上可以与朝向第二端部EP2相比更朝向第一端部EP1发射。
在一个或更多个实施例中，基本上透明的第一接触电极CNE1可以定位在发光元件LD的第一端部EP1上。因此，从发光元件LD的第一端部EP1发射的光可以穿过第一接触电极CNE1。基本上不透明的反射第二接触电极CNE2可以定位在发光元件LD的第二端部EP2上。因此，从发光元件LD的活性层ACT朝向第二端部EP2引导的光中的至少一些可以被第二接触电极CNE2反射，然后可以通过其它部分(诸如第一端部EP1等)从发光元件LD发射。
第二绝缘层(也称为“绝缘图案”)INS2可以定位在发光元件LD的一部分上。例如，第二绝缘层INS2可以部分地定位在包括发光元件LD的中心部分的部分上，以使布置在每个像素PXL的发射区域EA中的发光元件LD的第一端部EP1和第二端部EP2暴露。通过第二绝缘层INS2，发光元件LD可以稳定地固定，并且第一接触电极CNE1和第二接触电极CNE2可以更稳定地分离。
第二绝缘层INS2可以由单层或多层构成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)、光致抗蚀剂(PR)材料等的各种类型的有机绝缘材料和/或无机绝缘材料。
第一接触电极CNE1和第二接触电极CNE2可以分别定位在发光元件LD的未被第二绝缘层INS2覆盖的第一端部EP1和第二端部EP2上。在一个或更多个实施例中，第一接触电极CNE1可以与发光元件LD的第一端部EP1直接接触，第二接触电极CNE2可以与发光元件LD的第二端部EP2直接接触。
第一接触电极CNE1可以定位在第一对准电极ALE1上，以与第一对准电极ALE1的至少一部分叠置。在一个或更多个实施例中，第一接触电极CNE1可以电连接到第一对准电极ALE1。例如，第一接触电极CNE1可以在第一绝缘层INS1被开口或去除的区域(例如，第一堤图案BNP1的上部)中与第一对准电极ALE1接触，从而电连接到第一对准电极ALE1。
第二接触电极CNE2可以定位在第二对准电极ALE2上，以与第二对准电极ALE2的至少一部分叠置。在一个或更多个实施例中，第二接触电极CNE2可以电连接到第二对准电极ALE2。例如，第二接触电极CNE2可以在第一绝缘层INS1被开口或去除的区域(例如，第二堤图案BNP2的上部)中与第二对准电极ALE2接触，以电连接到第二对准电极ALE2。
第一接触电极CNE1可以形成为包括至少一个透明电极层的透明电极，第二接触电极CNE2可以形成为包括至少一个反射电极层的反射电极。例如，第一接触电极CNE1可以包括ITO、IZO、ITZO、ZnO、AZO、GZO、ZTO、GTO、FTO和其它透明导电材料中的至少一种，并且可以是基本上透明的。第二接触电极CNE2可以包括在可见光波段中具有高反射率的反射导电材料(例如铝(Al)、金(Au)和银(Ag)以及其它反射金属)中的至少一种，并且可以是基本上不透明的。因此，发光元件LD可以通过第一端部EP1发射光。
在一个或更多个实施例中，第二接触电极CNE2可以由能够减小与发光元件LD的接触表面处的接触电阻的导电材料形成。在一个或更多个实施例中，第二接触电极CNE2可以通过使用具有约0.5eV或更小的逸出功差异的导电材料来形成，其中第一半导体层SCL1定位在发光元件LD的第二端部EP2上，或者其中至少一个电极层定位在发光元件LD的第二端部EP2处以与第一半导体层SCL1相邻。因此，可以减小发光元件LD与第二接触电极CNE2之间的接触电阻。
在一个或更多个实施例中，第一接触电极CNE1和第二接触电极CNE2可以通过不同的相应的工艺形成在不同的相应的层。例如，在首先形成第二接触电极CNE2之后，可以在第二接触电极CNE2上形成第三绝缘层INS3。此后，可以形成第一接触电极CNE1。第一接触电极CNE1可以或不会与第三绝缘层INS3的一部分叠置。
第一接触电极CNE1和第二接触电极CNE2的设置和/或形成顺序可以改变。例如，在其它实施例中，在首先形成第一接触电极CNE1之后，可以在第一接触电极CNE1上形成第三绝缘层INS3。此后，可以形成第二接触电极CNE2。在再一实施例中，第一接触电极CNE1和第二接触电极CNE2可以形成在同一层。
在一个或更多个实施例中，第三绝缘层INS3可以形成在第一接触电极CNE1或第二接触电极CNE2上。在其它实施例中，可以省略第三绝缘层INS3。例如，像素PXL可以不包括第三绝缘层INS3。
在一个或更多个实施例中，像素PXL和包括像素PXL的显示装置DD可以包括定位在和/或设置在每个像素PXL的发射区域EA中的光转换层CCL。例如，光转换层CCL可以设置和/或定位在包括第一区域AR1的发射区域EA中，以定位在定位于每个发射区域EA中的发光元件LD上。
另外，像素PXL和包括像素PXL的显示装置DD还可以包括定位在非发射区域NEA中以与第一堤BNK1叠置的第二堤BNK2。第二堤BNK2可以限定(或划分)其中将要形成光转换层CCL的每个发射区域EA。在一个或更多个实施例中，第二堤BNK2可以与第一堤BNK1是一体的。
第二堤BNK2可以包括至少一种光阻挡材料和/或光反射材料。例如，第二堤BNK2可以包括至少一种黑色基质材料和/或对应颜色的滤色材料。因此，可以减少或防止相邻的像素PXL之间的漏光。第二堤BNK2可以包括与第一堤BNK1的材料相同或不同的材料。
光转换层CCL可以包括用于转换从发光元件LD发射的光的波长和/或颜色的波长转换颗粒(例如，颜色转换颗粒)中的至少一种，并且可以包括用于通过使从发光元件LD发射的光散射来提高像素PXL的光输出效率的光散射颗粒SCT。例如，在每个像素PXL的发射区域EA中，光转换层CCL包括波长转换颗粒和/或散射颗粒SCT，波长转换颗粒包括至少一种类型的量子点QD(例如，红色量子点、绿色量子点和/或蓝色量子点)。
例如，当任一个像素PXL设定为红色(或绿色)像素时，并且当蓝色发光元件LD设置在像素PXL的发射区域EA中时，包括用于将蓝光转换为红(或绿)光的红色(或绿色)量子点QD的光转换层CCL可以定位在像素PXL的发射区域EA中。光转换层CCL还可以选择性地包括光散射颗粒SCT。
第四绝缘层INS4可以定位在基体层BSL的包括像素PXL的发光单元EMU和/或光转换层CCL的一个表面上。
在一个或更多个实施例中，第四绝缘层INS4可以包括至少一个有机绝缘层，并且可以使显示层DPL的表面基本上平坦化。第四绝缘层INS4可以保护像素PXL的发光单元EMU和/或光转换层CCL。
滤色器层CFL可以定位在第四绝缘层INS4上。
滤色器层CFL可以包括与像素PXL的颜色对应的滤色器CF。例如，滤色器层CFL可以包括定位在第一颜色像素PXL1的发射区域EA中的第一滤色器CF1、定位在第二颜色像素PXL2的发射区域EA中的第二滤色器CF2以及定位在第三颜色像素PXL3的发射区域EA中的第三滤色器CF3。在一个或更多个实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以在非发射区域NEA中定位为彼此叠置，以在非发射区域NEA中构成光阻挡图案。在其它实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别在第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3的发射区域EA中形成为彼此分离，并且单独的光阻挡图案可以定位在第一滤色器CF1、第二滤色器CF2与第三滤色器CF3之间。
封装层ENC可以定位在滤色器层CFL上。封装层ENC可以包括至少一个有机绝缘层和/或包括第五绝缘层INS5的无机绝缘层。第五绝缘层INS5可以整个形成在显示区域DA中以覆盖电路层PCL、显示层DPL和/或滤色器层CFL。在一个或更多个实施例中，第五绝缘层INS5可以包括至少一个有机绝缘层，并且可以使显示区域DA的表面平坦化。
根据与图6和图7对应的实施例，发光元件LD可以对准，使得发光元件LD中的每个的第一端部EP1面向第一对准电极ALE1和/或第一堤图案BNP1并且发光元件LD中的每个的第二端部EP2面向第二对准电极ALE2和/或第二堤图案BNP2，并且多个发光元件LD可以在第一区域AR1中沿着第二方向DR2布置。另外，通过将形成为透明电极的第一接触电极CNE1定位在发光元件LD的第一端部EP1上，并且通过将形成为反射电极的第二接触电极CNE2定位在发光元件LD的第二端部EP2上，可以控制发光元件LD的光输出轮廓，使得发光元件LD通过第一端部EP1在一侧上发射光。
因此，可以控制发光单元EMU的发光特性，使得每个发光单元EMU以表面光源的形式发射光，并且光可以从每个像素PXL的发射区域EA更均匀地发射。当光从发射区域EA更均匀地发射时，与发光元件LD以单独的点光源的形式发射光的情况相比，可以减少或防止光在对应区域的波长转换颗粒(例如，量子点QD)上的集中。因此，可以减少或防止光转换层CCL(或包括在光转换层CCL中的波长转换颗粒)的由于光集中的区域中的光功率密度(OPD)增加而可能另外发生的劣化。
在由诸如金属的反射导电材料形成的第二接触电极CNE2定位在发光元件LD的第二端部EP2上的情况下，可以减小发光元件LD的第二端部EP2的接触电阻。因此，发光元件LD的特性(例如，发光特性)可以更均匀。
另外，在上述实施例中，面向发光元件LD的第一端部EP1的第一堤图案BNP1可以根据发光元件LD的光输出轮廓在与发光元件LD充分间隔开的距离处(例如，可以形成这样的距离：在该距离处，从发光元件LD的第一端部EP1在横向方向上发射的低角度的光可以由于第一堤图案BNP1的存在而被接收和/或反射)形成和/或定位为足以有效地将从发光元件LD在横向方向上发射的光反射以大体在上方向上的重新定向。因此，可以提高像素PXL的光输出效率。
另外，在上述实施例中，可以减小或最小化第二堤图案BNP2的尺寸，第二堤图案BNP2可以定位为靠近发光元件LD。因此，可以更有效地利用有限的像素区域，并且可以确保适合于形成第一堤图案BNP1的空间。
另外，在上述实施例中，透明的第一接触电极CNE1可以形成和/或定位在发光元件LD的第一端部EP1上，使得光可以通过第一端部EP1(例如，P型端部)发射，第一端部EP1(例如，P型端部)比相应的第二端部EP2(例如，N型端部)靠近活性层ACT。因此，可以提高由每个发光元件LD产生的光的光输出效率，并且可以进一步提高像素PXL的光效率。
参照图8和图9，可以针对每个区域控制第一堤图案BNP1的表面轮廓，以优化发光元件LD的光输出特性(例如，光输出轮廓)。因此，可以进一步提高像素PXL的光输出效率。例如，可以针对与第一堤图案BNP1面向发光元件LD的表面(例如，第一堤图案BNP1面向发光元件LD的第一端部EP1的左侧壁)对应的每个区域和/或高度调节斜率或倾斜度，使得根据定位在每个发射区域EA中的发光元件LD的光输出特性，可以更有效地反射在横向方向上聚焦的对应范围的光。
例如，第一堤图案BNP1可以包括第一部分BNP1_1和第二部分BNP1_2，第一部分BNP1_1包括在第一堤图案BNP1的中间高度(例如，中值高度)处或在第一堤图案BNP1的中间高度(例如，中值高度)下方的下部区域，第二部分BNP1_2包括在第一堤图案BNP1的中间高度处或在第一堤图案BNP1的中间高度上方的上部区域。在第一堤图案BNP1面向发光元件LD的表面上，第一堤图案BNP1的第一部分BNP1_1和第二部分BNP1_2可以形成为具有不同的表面轮廓。在一个或更多个实施例中，第一堤图案BNP1的第一部分BNP1_1和第二部分BNP1_2的表面轮廓可以通过使用狭缝掩模、半色调掩模等形成第一堤图案BNP1而彼此不同地形成。
在一个或更多个实施例中，发光元件LD的光输出轮廓可以集中在低角度范围中，使得从发光元件LD发射的光朝向第一部分BNP1_1引导，而不是朝向第一堤图案BNP1的第二部分BNP1_2引导。在这种情况下，如在与图8对应的实施例中，第一堤图案BNP1的第一部分BNP1_1的斜率或倾斜度可以在第一堤图案BNP1面向发光元件LD的表面上增加。例如，在第一堤图案BNP1面向发光元件LD的表面上，第一堤图案BNP1的第一部分BNP1_1可以具有比第二部分BNP1_2的斜率或倾斜度大的斜率或倾斜度。因此，从发光元件LD发射的光可以被控制为更朝向像素PXL的上方向引导。
在一个或更多个实施例中，发光元件LD的光输出轮廓可以相对集中在中间角度范围内，使得从发光元件LD发射的光大体上朝向第一堤图案BNP1的第一部分BNP1_1引导，而不是朝向第一堤图案BNP1的第二部分BNP1_2引导。在这种情况下，如在与图9对应的实施例中，第一堤图案BNP1的第二部分BNP1_2的斜率或倾斜度可以在第一堤图案BNP1面向发光元件LD的表面上增加。例如，在第一堤图案BNP1面向发光元件LD的表面上，第一堤图案BNP1的第二部分BNP1_2可以具有比第一部分BNP1_1的斜率或倾斜度大的斜率或倾斜度。因此，从发光元件LD发射的光可以被控制为朝向像素PXL的上方向引导。
根据上述实施例，可以提高像素PXL的光效率，并且可以使发光元件LD和包括发光元件LD的像素PXL的发光特性均匀。另外，可以防止或减少光转换层CCL的劣化。
图10至图12是示出根据公开的一个或更多个实施例的像素PXL的相应的平面图。例如，图10至图12示出了与图6对应的实施例不同的修改实施例。在图10至图12的实施例中，相同的附图标记被给予彼此相似或相同的构造，或者与上述实施例(例如，图6至图9的实施例)的构造相似或相同的构造，并且省略重复部分的详细描述。
参照图10，第一接触电极CNE1和第二接触电极CNE2可以延伸到分离区域SPA，并且可以在分离区域SPA中分别连接到第一对准电极ALE1和第二对准电极ALE2。例如，在分离区域SPA中，第一接触电极CNE1可以通过第一接触孔CH1电连接到第一对准电极ALE1，第二接触电极CNE2可以通过第二接触孔CH2电连接到第二对准电极ALE2。
在一个或更多个实施例中，第一接触孔CH1可以形成在定位于第一对准电极ALE1与第一接触电极CNE1之间的绝缘层(例如，图7至图9的第一绝缘层INS1)中。第二接触孔CH2可以形成在定位于第二对准电极ALE2与第二接触电极CNE2之间的绝缘层(例如，图7至图9的第一绝缘层INS1)中。在一个或更多个实施例中，绝缘层可以不在发射区域EA中开口，因此可以在发射区域EA中整个覆盖第一对准电极ALE1和第二对准电极ALE2。
参照图11，至少一个堤图案BNP可以在第一方向DR1上与第一堤BNK1叠置。例如，与对应于图10的实施例相比，包括第一堤图案BNP1和第二堤图案BNP2在第一方向DR1上的外边缘区域的部分可以与第一堤BNK1叠置。
参照图12，第一对准电极ALE1和/或第一接触电极CNE1可以在第一方向DR1上仅与第一堤图案BNP1的一部分叠置，并且不会与第一堤图案BNP1的另一部分叠置。例如，与对应于图11的实施例相比，可以减小第一对准电极ALE1和第一接触电极CNE1在第一方向DR1上的宽度。另外，第一对准电极ALE1和第一接触电极CNE1可以仅定位在第一堤图案BNP1的包括第一堤图案BNP1面向发光元件LD的第一端部EP1的侧壁(例如，左侧壁)的部分上。在这种情况下，可以减小每个像素区域和/或分离区域SPA的宽度。
图13是示出根据公开的一个或更多个实施例的像素PXL的平面图。例如，图13示出了与图6对应的实施例的修改示例。图14是示出根据公开的一个或更多个实施例的像素PXL的剖视图。例如，图14示出了沿着图13的线III-III’截取的像素PXL的剖视图。在图13和图14的实施例中，相同的附图标记被给予与上述实施例的构造类似或相同的构造，并且省略重复部分的详细描述。
参照图13和图14，像素PXL还可以包括第三堤图案BNP3、第三对准电极(也称为“第三电极”)ALE3和第三接触电极CNE3。构成像素PXL的有效光源的发光元件LD可以包括定位在和/或布置在第一对准电极ALE1与第二对准电极ALE2之间的第一区域AR1中的发光元件LD(下文中，称为“第一发光元件LD1”)以及定位在和/或布置在第二对准电极ALE2与第三对准电极ALE3之间的第二区域AR2中的发光元件LD(下文中，称为“第二发光元件LD2”)。
第三堤图案BNP3可以与第三对准电极ALE3的一部分叠置，并且可以定位在第三对准电极ALE3下方。第三堤图案BNP3可以定位在第二发光元件LD2的第一端部EP1周围，并且可以面向第二发光元件LD2的第一端部EP1。
第三堤图案BNP3可以或不会与第一堤BNK1叠置。例如，第三堤图案BNP3的一部分可以定位在发射区域EA中，并且第三堤图案BNP3的另一部分(例如，第三堤图案BNP3的至少一个端部)可以定位在非发射区域NEA中以与第一堤BNK1叠置。可选地，第三堤图案BNP3可以仅定位在发射区域EA中，以不与第一堤BNK1叠置。
第三堤图案BNP3可以面向第一堤图案BNP1，且第二堤图案BNP2介于其间。在一个或更多个实施例中，第一堤图案BNP1和第三堤图案BNP3可以形成为(例如，基于第二堤图案BNP2)彼此对称，且第二堤图案BNP2介于其间。
第二堤图案BNP2和第三堤图案BNP3可以形成为基于第二区域AR2彼此不对称。例如，第二堤图案BNP2和第三堤图案BNP3可以与第二区域AR2间隔开不同的距离，并且/或者可以形成为不同的尺寸。
第三堤图案BNP3可以与第二区域AR2间隔开第三距离d3。在一个或更多个实施例中，第三距离d3可以与第一距离d1基本上相同或相似。
第二堤图案BNP2可以与第二区域AR2间隔开第四距离d4。在一个或更多个实施例中，第四距离d4可以小于第三距离d3，并且可以与第二距离d2基本上相同或相似。例如，第二堤图案BNP2可以定位为比第一堤图案BNP1和第三堤图案BNP3靠近第一区域AR1和第二区域AR2。与第二堤图案BNP2相比，第一堤图案BNP1和第三堤图案BNP3可以分别定位为在距第一区域AR1和第二区域AR2大的距离处。
在一个或更多个实施例中，第三距离d3可以根据从第二发光元件LD2发射的光的路径和/或分布来确定。例如，第三距离d3可以设定为在以下范围内的值：能够有效地将从第二发光元件LD2的第一端部EP1发射的光之中的、以相对小的角度引导、且大体上不朝向像素PXL的上方向引导的横向方向的光反射。
在一个或更多个实施例中，考虑到有限的像素区域，第四距离d4可以设定为小于第三距离d3的值。因此，可以有效地利用有限的像素区域，并且可以充分地确保第三堤图案BNP3与第二区域AR2之间的分隔距离。
第三堤图案BNP3可以形成为足够的尺寸，以有效地将从第二发光元件LD2的第一端部EP1发射的较大比例的低角度的光反射。在一个或更多个实施例中，第三堤图案BNP3可以具有比第二堤图案BNP2大的尺寸(例如，大的宽度、面积、高度和/或体积)。例如，第三堤图案BNP3可以在第一方向DR1上具有第三宽度w3，并且第三宽度w3可以大于第二宽度w2。另外，第三堤图案BNP3可以在第三方向DR3上具有第三高度h3，并且第三高度h3可以大于第二高度h2。
在一个或更多个实施例中，在第一堤图案BNP1和第三堤图案BNP3彼此对称的情况下，第一堤图案BNP1和第三堤图案BNP3可以在第一方向DR1上具有基本上相同或相似的宽度，并且可以在第三方向DR3上具有基本上相同或相似的高度。例如，第一宽度w1和第三宽度w3可以基本上相同或相似，第一高度h1和第三高度h3可以基本上相同或相似。在第三方向DR3上，第一堤图案BNP1和第三堤图案BNP3中的每个可以以比第二堤图案BNP2的高度大的高度突出。因此，可以增加从第一发光元件LD1和第二发光元件LD2发射的光的光输出效率。
在一个或更多个实施例中，第一堤图案BNP1可以形成为具有能够在面向第一发光元件LD1的表面(例如，第一堤图案BNP1的左侧壁)上有效地将从第一发光元件LD1发射的光朝向像素PXL的上方向反射的轮廓。第三堤图案BNP3可以在面向第二发光元件LD2的表面(例如，第三堤图案BNP3的右侧壁)上形成为具有能够有效地将从第二发光元件LD2发射的光在像素PXL的上方向上反射的轮廓。在一个或更多个实施例中，第一堤图案BNP1和第三堤图案BNP3可以具有基本上彼此对称的形状。
第三对准电极ALE3可以定位在第二发光元件LD2的第一端部EP1周围。第三对准电极ALE3可以或不会与第二发光元件LD2中的每个的第一端部EP1叠置。
在用于形成像素PXL的像素工艺(例如，完成发光元件LD的对准)之前，可以将像素PXL的第三对准电极ALE3彼此连接以构成第三对准线。第三对准线可以在发光元件LD的对准操作中接收与第二对准信号不同的第三对准信号。因此，可以在第二对准线与第三对准线之间形成电场，并且因此第二发光元件LD2可以在第二对准线与第三对准线之间对准。
例如，通过在发光元件对准操作中分别施加到第二对准线和第三对准线的第二对准信号和第三对准信号，第二发光元件LD2可以沿着第二方向DR2布置在第二对准线与第三对准线之间的区域(例如，第二区域AR2)中。第二发光元件LD2中的每个可以在第二区域AR2中在水平方向上对准，使得第一端部EP1与第三对准电极ALE3相邻，并且使得第二端部EP2与第二对准电极ALE2相邻。
在完成发光元件LD的对准之后，可以在每个分离区域SPA中切断第三对准线，以将像素PXL的第三对准电极ALE3彼此分离。
在一个或更多个实施例中，第一对准线和第三对准线可以彼此电连接，并且可以接收相同的对准信号。例如，第三对准信号可以是与第一对准信号相同的信号。在其它实施例中，第一对准线和第三对准线可以彼此电分离，并且可以接收不同的对准信号。
第三对准电极ALE3可以与第三堤图案BNP3叠置，并且可以在第三对准电极ALE3与第三堤图案BNP3叠置的区域中在第三方向DR3上突出。第三突出图案可以通过第三对准电极ALE3和第三堤图案BNP3形成在第二区域AR2的一侧(例如，左侧)。另外，第二突出图案可以通过第二对准电极ALE2和第二堤图案BNP2形成在第二区域AR2的另一侧(例如，右侧)。第二发光元件LD2对准和/或布置的位置可以由第二突出图案和第三突出图案适当地控制。
另外，第三突出图案可以形成反射壁结构。因此，可以提高像素PXL的光效率。
在一个或更多个实施例中，第三对准电极ALE3可以电连接到第三接触电极CNE3。例如，第三对准电极ALE3可以在发射区域EA内部和/或外部与第三接触电极CNE3直接接触以电连接到第三接触电极CNE3，或者可以通过至少一个接触孔等电连接到第三接触电极CNE3。另外，第三对准电极ALE3可以通过第三接触部CNT3电连接到电路层PCL的电路元件、桥接图案和/或线等。
第三接触部CNT3可以包括至少一个接触孔和/或过孔。在一个或更多个实施例中，第三接触部CNT3可以定位在发射区域EA外部。例如，第三接触部CNT3可以定位在非发射区域NEA中，以与第一堤BNK1叠置，或者可以定位在分离区域SPA中，以不与第一堤BNK1叠置。第三接触部CNT3的位置可以改变。
第一发光元件LD1可以沿着第二方向DR2布置在第一区域AR1中，第二发光元件LD2可以沿着第二方向DR2布置在第二区域AR2中。第一发光元件LD1中的每个可以包括与第一对准电极ALE1相邻的第一端部EP1和与第二对准电极ALE2相邻的第二端部EP2。第二发光元件LD2中的每个可以包括与第三对准电极ALE3相邻的第一端部EP1和与第二对准电极ALE2相邻的第二端部EP2。在一个或更多个实施例中，第一发光元件LD1可以与布置在图6至图12的实施例中描述的第一区域AR1中的发光元件LD对应。
在一个或更多个实施例中，第一发光元件LD1和第二发光元件LD2可以彼此并联连接。例如，第一发光元件LD1的第一端部EP1可以电连接到第一接触电极CNE1，并且可以通过第一接触电极CNE1电连接到第一对准电极ALE1。第二发光元件LD2的第一端部EP1可以电连接到第三接触电极CNE3，并且可以通过第三接触电极CNE3电连接到第三对准电极ALE3。第三对准电极ALE3可以通过第三接触部CNT3、像素电路PXC等电连接到第一对准电极ALE1，或者可以与第一对准电极ALE1一体地形成以电连接到第一对准电极ALE1。第一发光元件LD1的第二端部EP2和第二发光元件LD2的第二端部EP2可以共同连接到第二接触电极CNE2，并且可以通过第二接触电极CNE2和/或第二对准电极ALE2电连接到第二电源线PL2。例如，第二接触电极CNE2可以共同定位在第一发光元件LD1的第二端部EP2和第二发光元件LD2的第二端部EP2上，以电连接到第一发光元件LD1的第二端部EP2和第二发光元件LD2的第二端部EP2。
在一个或更多个实施例中，每个发光元件LD(例如，第一发光元件LD1中的每个或每个第二发光元件LD2)可以是使用无机晶体结构的材料的超小(例如，具有纳米到微米的范围的尺寸)无机发光元件。在一个或更多个实施例中，第一发光元件LD1和第二发光元件LD2可以是基本上相同或相似类型、结构和/或尺寸的发光元件LD。
第三接触电极CNE3可以定位在第三对准电极ALE3与第二发光元件LD2的第一端部EP1上。在一个或更多个实施例中，第三接触电极CNE3可以电连接到第二发光元件LD2的第一端部EP1。例如，第三接触电极CNE3可以直接在第二发光元件LD2的第一端部EP1上，以与第二发光元件LD2的第一端部EP1接触。
在一个或更多个实施例中，第三接触电极CNE3可以电连接到第三对准电极ALE3，并且可以通过第三对准电极ALE3电连接到像素电路PXC和/或第一电源线PL1。在其它实施例中，第三接触电极CNE3可以通过除第三对准电极ALE3之外的器件电连接到像素电路PXC和/或第一电源线PL1。
在一个或更多个实施例中，第三接触电极CNE3可以是包括至少一个透明电极层的透明电极，第二接触电极CNE2可以如上述实施例中是包括至少一个反射电极层的反射电极。例如，第三接触电极CNE3可以形成为包括至少一种透明导电材料的单层或多层的透明电极，第二接触电极CNE2可以形成为包括至少一种反射导电材料的单层或多层的反射电极。因此，第二发光元件LD2可以通过第一端部EP1和第二端部EP2中的第一端部EP1向一侧发射光。
在一个或更多个实施例中，第三接触电极CNE3可以使用与第一接触电极CNE1相同的材料与第一接触电极CNE1并行地或基本上同时形成。第三接触电极CNE3可以形成为连接到第一接触电极CNE1，或者可以形成为与第一接触电极CNE1分离。
通过第二发光元件LD2的第一端部EP1发射的光中的至少一些可以被由第三堤图案BNP3和第三对准电极ALE3形成的第三突出图案反射，并且可以随后在形成第三堤图案BNP3的区域中在像素PXL的包括第三方向DR3的上方向上发射。因此，可以提高在像素PXL中产生的光的光输出效率。
图15是示出根据公开的一个或更多个实施例的像素PXL的平面图。例如，图15示出了与图13对应的实施例的修改示例。图16是示出根据公开的一个或更多个实施例的像素PXL的剖视图。例如，图16示出了沿着图15的线IV-IV’截取的像素PXL的剖视图。在与图15和图16对应的实施例中，相同的附图标记被给予与上述实施例(例如，图13和图14的实施例)的构造类似或相同的构造，并且省略重复部分的详细描述。
参照图15和图16，像素PXL可以包括通过接触电极CNE彼此串联连接的第一发光元件LD1和第二发光元件LD2。例如，像素PXL可以包括串并联结构的发光单元EMU。
接触电极CNE可以包括第一接触电极CNE1、第二接触电极CNE2'、第三接触电极CNE3和第四接触电极CNE4。
第一接触电极CNE1可以定位在第一发光元件LD1的第一端部EP1上，并且可以电连接到第一发光元件LD1的第一端部EP1。第一接触电极CNE1可以通过第一接触孔CH1等电连接到第一对准电极ALE1，并且可以通过第一对准电极ALE1和/或像素电路PXC电连接到第一电源线PL1。第一接触电极CNE1可以是包括透明电极层的透明电极。
第二接触电极CNE2'可以定位在第一发光元件LD1的第二端部EP2上，并且可以电连接到第一发光元件LD1的第二端部EP2。第二接触电极CNE2'可以与第四接触电极CNE4分离，并且可以电连接到第三接触电极CNE3。例如，第二接触电极CNE2'可以形成为与第四接触电极CNE4间隔开，并且可以通过第二接触孔CH2'等电连接到第三接触电极CNE3。第二接触电极CNE2'可以不直接连接到第二对准电极ALE2。第二接触电极CNE2'可以是包括反射电极层的反射电极。
第三接触电极CNE3可以定位在第二发光元件LD2的第一端部EP1上，并且可以电连接到第二发光元件LD2的第一端部EP1。第三接触电极CNE3可以不直接连接到第三对准电极ALE3。第三接触电极CNE3可以是包括透明电极层的透明电极。
第四接触电极CNE4可以定位在第二发光元件LD2的第二端部EP2上，并且可以电连接到第二发光元件LD2的第二端部EP2。第四接触电极CNE4可以通过第三接触孔CH3等电连接到第二对准电极ALE2，并且可以通过第二对准电极ALE2电连接到第二电源线PL2。第四接触电极CNE4可以是包括反射电极层的反射电极。
图17是示出根据公开的一个或更多个实施例的像素PXL的平面图。例如，图17示出了与图15对应的实施例的修改示例。图18是示出根据公开的一个或更多个实施例的像素PXL的剖视图。例如，图18示出了沿着图17的线V-V’截取的像素PXL的剖视图。在与图17和图18对应的实施例中，相同的附图标记被给予与上述实施例(例如，图15和图16的实施例)的构造类似或相同的构造，并且省略重复部分的详细描述。
参照图17和图18，在上述实施例(例如，图13至图16的实施例)中公开的第一堤图案BNP1、第三堤图案BNP3和第一堤BNK1可以集成为一个堤图案(在下文中，称为“一体堤图案”)IBNP。
例如，像素PXL可以包括发射区域EA，对准电极ALE(例如，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3)、接触电极CNE(例如，第一接触电极CNE1、第二接触电极CNE2和第三接触电极CNE3)和/或第二堤图案BNP2以及发光元件LD(例如，第一发光元件LD1和第二发光元件LD2)中的每个的至少一部分定位在发射区域EA中。可以有效地包括第一堤图案BNP1、第三堤图案BNP3和第一堤BNK1的一体堤图案IBNP可以在由第一方向DR1和第二方向DR2限定的平面中完全地围绕像素PXL的发射区域EA。
根据上述实施例，可以减少用于制造显示装置DD的掩模(例如，用于像素工艺的掩模)。因此，可以简化显示装置DD的制造工艺，并且可以提高制造效率。
根据如上所述的本公开的各种实施例，发光元件LD可以沿着第二方向DR2布置在至少一对对准电极ALE之间。每个发光元件LD可以在与第二方向DR2交叉的方向(例如，第一方向DR1)上具有第一端部EP1和第二端部EP2。包括透明电极层的第一接触电极CNE1可以定位在发光元件LD的第一端部EP1上，并且包括反射电极层的第二接触电极CNE2可以定位在发光元件LD的第二端部EP2上。因此，发光元件LD可以通过第一端部EP1和第二端部EP2中的第一端部EP1发射光，并且发光单元EMU可以以表面光源的形式发射光。因此，可以使每个像素PXL的发光特性相对均匀，并且可以减少或防止光转换层CCL的劣化。
在上述实施例中，面向第一端部EP1并被构造为反射横向方向的光使得光(例如，以一定范围(例如，预定范围)内的低角度发射的光)可以从像素PXL向上发射的第一堤图案BNP1和/或第三堤图案BNP3可以定位在发光元件LD的第一端部EP1周围。第一堤图案BNP1和/或第三堤图案BNP3可以与定位在其上的第一对准电极ALE1和/或第三对准电极ALE3一起形成面向发光元件LD的第一端部EP1的第一突出图案和/或第三突出图案。第一堤图案BNP1和/或第三堤图案BNP3可以在第一堤图案BNP1和/或第三堤图案BNP3可以将从发光元件LD发射并朝向像素PXL的侧表面引导的光反射的位置处设计为足够的尺寸(例如，足够的高度)。因此，可以提高像素PXL的光效率(例如，在发光元件LD中产生的光的光输出效率)。
在上述实施例中，用于引导发光元件LD以及第一堤图案BNP1和/或第三堤图案BNP3的布置位置的第二堤图案BNP2可以定位在发光元件LD的第二端部EP2周围。第二堤图案BNP2可以具有比第一堤图案BNP1和/或第三堤图案BNP3的尺寸小的尺寸，并且可以定位为靠近发光元件LD。因此，可以有效地利用有限的像素区域，并且可以确保适合于形成第一堤图案BNP1和/或第三堤图案BNP3的空间。
在一个或更多个实施例中，发光元件LD的第一端部EP1可以是靠近相应活性层ACT的P型端部。因此，可以提高在发光元件LD中产生的光的光输出效率。
在一个或更多个实施例中，可以针对每个区域控制第一堤图案BNP1的表面轮廓，以改善或优化发光元件LD的光输出特性(例如，以优化从发光元件LD发射的在横向方向上的光的反射)。在其中像素PXL还包括第三堤图案BNP3的实施例中，还可以针对每个区域控制第三堤图案BNP3的表面轮廓，以相对于第三堤图案BNP3优化发光元件LD的光输出特性。因此，可以更有效地提高像素PXL的光效率。
在一个或更多个实施例中，像素PXL可以包括第一堤图案BNP1和第三堤图案BNP3，第一堤图案BNP1和第三堤图案BNP3定位在发射区域EA的两个边缘区域上，并且形成将由发光元件LD产生的光反射的突出图案。在一个或更多个实施例中，第一堤图案BNP1和第三堤图案BNP3可以具有基本上彼此相似或相同的尺寸，并且可以彼此对称地形成。第一堤图案BNP1和第三堤图案BNP3可以与第一堤BNK1集成，用于限定每个像素PXL的发射区域EA等。因此，可以减少用于形成像素PXL的掩模，并且可以提高显示装置DD的制造效率。
尽管已经根据上述实施例详细描述了公开的技术构思或精神，但是应当注意的是，上述实施例是为了描述而不是限制的目的。另外，本领域技术人员可以理解的是，在公开的技术构思或精神的范围内的各种修改是可能的。
公开的范围不限于说明书的具体描述中描述的细节，而是应当由权利要求(且其功能等同物包括在内)限定。应当理解的是，从权利要求及其等同概念的含义和范围导出的所有改变或修改包括在公开的范围内。

Claims (20)

1.一种像素，所述像素包括：
第一电极和第二电极，沿着第一方向彼此间隔开；
第一发光元件，沿着第二方向布置在所述第一电极与所述第二电极之间的第一区域中，并且包括与所述第一电极相邻的第一端部和与所述第二电极相邻的第二端部；
第一接触电极，在所述第一发光元件的所述第一端部上，并且包括透明电极层；
第二接触电极，在所述第一发光元件的所述第二端部上，并且包括反射电极层；
第一堤图案，与所述第一电极的一部分叠置，并且在所述第一电极下方；以及
第二堤图案，与所述第二电极的一部分叠置，并且在所述第二电极下方，
其中，所述第一堤图案和所述第二堤图案与所述第一区域间隔开不同的距离。
2.根据权利要求1所述的像素，其中，所述第一堤图案在所述第一方向上与所述第一区域间隔开第一距离，并且
其中，所述第二堤图案在所述第一方向上与所述第一区域间隔开比所述第一距离短的第二距离。
3.根据权利要求1所述的像素，其中，所述第一堤图案和所述第二堤图案在所述第一方向上具有不同的宽度。
4.根据权利要求3所述的像素，其中，所述第一堤图案在所述第一方向上具有第一宽度，并且
其中，所述第二堤图案在所述第一方向上具有比所述第一宽度窄的第二宽度。
5.根据权利要求1所述的像素，其中，所述第一堤图案和所述第二堤图案在与所述第一方向和所述第二方向交叉的第三方向上以不同的高度突出。
6.根据权利要求5所述的像素，其中，所述第一堤图案在所述第三方向上具有第一高度，并且
其中，所述第二堤图案在所述第三方向上具有小于所述第一高度的第二高度。
7.根据权利要求1所述的像素，其中，所述第一堤图案包括：
第一部分，包括具有在所述第一堤图案的中间高度处或在所述第一堤图案的所述中间高度下方的高度的下部区域；以及
第二部分，包括具有在所述第一堤图案的所述中间高度处或在所述第一堤图案的所述中间高度上方的高度的上部区域，
其中，在所述第一堤图案面向所述第一发光元件的表面上，所述第一部分具有比所述第二部分的斜率或倾斜度大的斜率或倾斜度。
8.根据权利要求1所述的像素，其中，所述第一堤图案包括：
第一部分，包括具有在所述第一堤图案的中间高度处或在所述第一堤图案的所述中间高度下方的高度的下部区域；以及
第二部分，包括具有在所述第一堤图案的所述中间高度处或在所述第一堤图案的所述中间高度上方的高度的上部区域，
其中，在所述第一堤图案面向所述第一发光元件的表面上，所述第一堤图案的所述第二部分具有比所述第一堤图案的所述第一部分的斜率或倾斜度大的斜率或倾斜度。
9.根据权利要求1所述的像素，所述像素还包括：
第三电极，在所述第一方向上面向所述第一电极，且所述第二电极在所述第三电极与所述第一电极之间；
第二发光元件，沿着所述第二方向布置在所述第二电极与所述第三电极之间的第二区域中，并且包括与所述第三电极相邻的第一端部和与所述第二电极相邻的第二端部；
第三接触电极，在所述第二发光元件的所述第一端部上，并且包括透明电极层；以及
第三堤图案，与所述第三电极的一部分叠置，并且在所述第三电极下方，
其中，所述第二堤图案和所述第三堤图案与所述第二区域间隔开不同的距离。
10.根据权利要求9所述的像素，其中，与所述第二堤图案相比，所述第一堤图案在所述第一方向上在距所述第一区域大的距离处，并且
其中，与所述第二堤图案相比，所述第三堤图案在所述第一方向上在距所述第二区域大的距离处。
11.根据权利要求9所述的像素，其中，所述第一堤图案和所述第三堤图案在与所述第一方向和所述第二方向交叉的第三方向上以比所述第二堤图案大的高度突出。
12.根据权利要求9所述的像素，其中，所述第一堤图案和所述第三堤图案彼此对称，且所述第二堤图案介于所述第一堤图案与所述第三堤图案之间。
13.根据权利要求9所述的像素，所述像素还包括：发射区域，所述第一电极、所述第二电极和所述第三电极、所述第一接触电极、所述第二接触电极和所述第三接触电极、所述第二堤图案以及所述第一发光元件和所述第二发光元件的至少一部分定位在所述发射区域中，
其中，所述第一堤图案和所述第三堤图案集成为一体堤图案。
14.根据权利要求13所述的像素，其中，在平面图中，所述一体堤图案完全围绕所述发射区域。
15.根据权利要求9所述的像素，其中，所述第二接触电极共同在所述第一发光元件的所述第二端部上和所述第二发光元件的所述第二端部上。
16.根据权利要求9所述的像素，所述像素还包括：第四接触电极，在所述第二发光元件的所述第二端部上，并且包括反射电极层，
其中，所述第二接触电极与所述第四接触电极分离，并且电连接到所述第三接触电极。
17.根据权利要求1所述的像素，其中，所述第一发光元件包括：活性层，在所述第一端部与所述第二端部之间，并且与靠近所述第二端部相比，更靠近所述第一端部。
18.根据权利要求1所述的像素，所述像素还包括：光转换层，在包括所述第一区域的发射区域中在所述第一发光元件上，所述光转换层包括波长转换颗粒和光散射颗粒中的至少一种。
19.一种显示装置，所述显示装置包括显示区域中的像素，所述像素包括：
第一电极和第二电极，沿着第一方向彼此间隔开；
第一发光元件，沿着第二方向布置在所述第一电极与所述第二电极之间的第一区域中，并且包括与所述第一电极相邻的第一端部和与所述第二电极相邻的第二端部；
第一接触电极，在所述第一发光元件的所述第一端部上，并且包括透明电极层；
第二接触电极，在所述第一发光元件的所述第二端部上，并且包括反射电极层；
第一堤图案，与所述第一电极的一部分叠置，并且在所述第一电极下方；以及
第二堤图案，与所述第二电极的一部分叠置，并且在所述第二电极下方，
其中，所述第一堤图案和所述第二堤图案与所述第一区域间隔开不同的距离。
20.根据权利要求19所述的显示装置，其中，与所述第二堤图案相比，所述第一堤图案在所述第一方向上与所述第一区域间隔开大的距离，并且
其中，所述第一堤图案在与所述第一方向和所述第二方向交叉的第三方向上以比所述第二堤图案的高度高的高度突出。
CN202280048521.7A 2021-07-09 2022-07-07 像素和具有该像素的显示装置 Pending CN117616579A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210090587A KR20230010157A (ko) 2021-07-09 2021-07-09 화소 및 이를 구비한 표시 장치
KR10-2021-0090587 2021-07-09
PCT/KR2022/009865 WO2023282667A1 (ko) 2021-07-09 2022-07-07 화소 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN117616579A true CN117616579A (zh) 2024-02-27

Family

ID=84801758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280048521.7A Pending CN117616579A (zh) 2021-07-09 2022-07-07 像素和具有该像素的显示装置

Country Status (5)

Country Link
US (1) US20230014830A1 (zh)
KR (1) KR20230010157A (zh)
CN (1) CN117616579A (zh)
TW (1) TW202318655A (zh)
WO (1) WO2023282667A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220085080A (ko) * 2020-12-14 2022-06-22 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102334953B1 (ko) * 2017-06-12 2021-12-02 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102599232B1 (ko) * 2017-11-28 2023-11-06 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102541260B1 (ko) * 2018-12-13 2023-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210077086A (ko) * 2019-12-16 2021-06-25 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230014830A1 (en) 2023-01-19
KR20230010157A (ko) 2023-01-18
WO2023282667A1 (ko) 2023-01-12
TW202318655A (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
KR102666834B1 (ko) 표시 장치 및 이의 제조 방법
US20220102422A1 (en) Display device and method of manufacturing the same
CN116508157A (zh) 显示设备
KR20220033578A (ko) 표시 장치
US20220375990A1 (en) Display device, and method for producing same
CN116457939A (zh) 显示装置
CN117616579A (zh) 像素和具有该像素的显示装置
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
US20230102618A1 (en) Pixel and display device including the same
KR20220039914A (ko) 표시 장치
US20230044290A1 (en) Display device
US11942508B2 (en) Pixel and display device including the same
CN217955867U (zh) 显示设备
US20230091726A1 (en) Display device
KR102670809B1 (ko) 표시 장치 및 그의 제조 방법
EP4105987A1 (en) Display device
US20230148430A1 (en) Pixel and display device including the same
KR20220080814A (ko) 화소 및 이를 포함한 표시 장치
KR20220078798A (ko) 화소 및 이를 포함한 표시 장치
KR20230135732A (ko) 표시 장치
CN116745919A (zh) 显示装置和用于显示装置的制造方法
CN117242572A (zh) 显示装置
KR20220111779A (ko) 표시 장치
KR20220019902A (ko) 발광 소자 및 이를 이용한 표시 장치와 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination