KR20220085080A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220085080A
KR20220085080A KR1020200174355A KR20200174355A KR20220085080A KR 20220085080 A KR20220085080 A KR 20220085080A KR 1020200174355 A KR1020200174355 A KR 1020200174355A KR 20200174355 A KR20200174355 A KR 20200174355A KR 20220085080 A KR20220085080 A KR 20220085080A
Authority
KR
South Korea
Prior art keywords
pad
insulating layer
interlayer insulating
groove
display device
Prior art date
Application number
KR1020200174355A
Other languages
English (en)
Inventor
조재원
황원미
이그림
정창원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200174355A priority Critical patent/KR20220085080A/ko
Priority to US17/407,399 priority patent/US11910667B2/en
Priority to CN202111298258.0A priority patent/CN114628445A/zh
Publication of KR20220085080A publication Critical patent/KR20220085080A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3258—
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers

Abstract

표시 장치는 표시 영역과 표시 영역의 가장자리에 위치하는 주변 영역을 포함하는 기판, 기판 위의 표시 영역에 위치하는 트랜지스터, 기판 위의 주변 영역에 위치하는 제1 패드부, 기판 위의 주변 영역에 위치하며, 제1 패드부와 이격되는 제2 패드부, 제2 패드부에 위치하는 제1 패드, 제2 패드부에 위치하며 제1 패드와 이격되는 제2 패드 및 제1 패드 및 제2 패드 사이에 위치하는 적어도 두 개의 그루브들 및 그루브들 사이에 배치되는 적어도 하나의 돌출부를 포함하는 보호막을 포함할 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 사용자에게 시각적인 정보를 제공하기 위한 영상을 표시하는 장치이다. 표시 장치 중 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수개의 화소들을 포함한다. 유기 발광 다이오드는 화소 전극, 발광층 및 공통 전극을 포함한다. 상기 화소 전극이 저 저항 및 고반사도의 특성을 가지기 위해 은(Ag) 등의 금속을 포함할 수 있다. 이 때 화소 전극을 형성하기 위한 식각 과정에서, 은(Ag) 등의 금속이 제거되지 않고, 금속 입자로 환원되어 패드부로 전이될 수도 있다. 상기 패드부로 전이된 금속 입자가 패드들 간의 전압차로 인한 전계 발생으로 덴드라이트(dendrite)를 형성할 수 있다. 이 경우 패드들 간의 합선이 발생할 수 있다.
본 발명의 일 목적은 금속 입자 전이 현상이 개선된 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 금속 입자 전이 현상을 개선하기 위한 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 표시 영역과 상기 표시 영역의 가장자리에 위치하는 주변 영역을 포함하는 기판, 상기 기판 위의 상기 표시 영역에 위치하는 트랜지스터, 상기 기판 위의 상기 주변 영역에 위치하는 제1 패드부, 상기 기판 위의 상기 주변 영역에 위치하며, 상기 제1 패드부와 이격되는 제2 패드부, 상기 제2 패드부에 위치하는 제1 패드, 상기 제2 패드부에 위치하며 상기 제1 패드와 이격되는 제2 패드 및 상기 제1 패드 및 상기 제2 패드 사이에 위치하는 적어도 두 개의 그루브들 및 상기 그루브들 사이에 배치되는 적어도 하나의 돌출부를 포함하는 보호막을 포함할 수 있다.
일 실시예에 있어서, 상기 보호막은, 무기 물질을 포함하는 층간 절연층 및 상기 층간 절연층 위에 위치하며, 유기 물질을 포함하는 절연막을 포함할 수 있다.
일 실시예에 있어서, 상기 돌출부는 유기 물질 및 무기 물질 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 패드 및 상기 제2 패드 각각의 가장자리는 상기 절연막과 중첩할 수 있다.
일 실시예에 있어서, 상기 그루브들 각각의 저면은 상기 제1 패드의 저면 및 상기 제2 패드의 저면보다 아래에 위치할 수 있다.
일 실시예에 있어서, 상기 그루브들 각각의 저면의 폭은 약 3 마이크로미터 이상 약 11.5 마이크로미터 이하일 수 있다.
일 실시예에 있어서, 상기 그루브들 사이의 간격은 약 3 마이크로미터 이상 약 20 마이크로미터 이하일 수 있다.
일 실시예에 있어서, 상기 트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체층, 상기 반도체층 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 층간 절연층, 상기 층간 절연층 위에 위치하며, 상기 소스 영역에 연결되는 소스 전극 및 상기 층간 절연층 위에 위치하며, 상기 드레인 영역에 연결되는 드레인 전극을 포함하고, 상기 제1 패드 및 상기 제2 패드는 상기 층간 절연층 위에 위치할 수 있다.
일 실시예에 있어서, 상기 제1 패드 및 상기 제2 패드는 상기 소스 전극 및 상기 드레인 전극과 동일한 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 패드부는 구동칩과 연결되고, 상기 제2 패드부는 연성 회로 기판과 연결될 수 있다.
일 실시예에 있어서, 상기 제1 패드와 상기 제2 패드는 서로 다른 전압을 인가 받을 수 있다.
일 실시예에 따른 표시 장치는 표시 영역과 상기 표시 영역의 가장자리에 위치하는 주변 영역을 포함하는 기판, 상기 기판 위의 상기 주변 영역에 위치하며, 유기 물질을 포함하는 제1 영역 및 상기 제1 영역의 가장자리에 위치하는 제2 영역을 포함하는 패드부, 상기 제2 영역과 중첩하며, 제1 배선 및 제2 배선을 포함하는 배선부 및 상기 제1 배선 및 상기 제2 배선 사이에 위치하는 적어도 두 개의 그루브들 및 상기 그루브들 사이에 배치되는 적어도 하나의 돌출부를 포함하는 보호막을 포함할 수 있다.
일 실시예에 있어서, 상기 보호막은, 상기 제1 배선 및 상기 제2 배선 아래에 위치하는 층간 절연층을 포함할 수 있다.
일 실시예에 있어서, 상기 돌출부는 무기 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 그루브의 저면은 상기 제1 배선의 저면 및 상기 제2 배선의 저면보다 아래에 위치할 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 제1 그루브 및 제2 그루브를 포함하는 층간 절연층을 형성하는 단계, 상기 층간 절연층 위에 상기 제1 그루브와 상기 제2 그루브를 사이에 두고 배치되는 제1 패드 및 제2 패드를 형성하는 단계, 상기 제1 패드 및 상기 제2 패드 위에 절연막을 형성하는 단계, 상기 절연막에 상기 제1 그루브와 중첩하는 제3 그루브 및 상기 제2 그루브와 중첩하는 제4 그루브를 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 표시 장치의 제조 방법은 상기 기판 위에 채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체층, 상기 반도체층 위에 형성되는 게이트 절연막, 상기 게이트 절연막 위에 형성되는 게이트 전극, 상기 게이트 전극 위에 형성되며, 상기 소스 영역과 중첩하는 제1 콘택홀 및 상기 드레인 영역과 중첩하는 제2 콘택홀을 포함하는 층간 절연층, 상기 층간 절연층 위에 형성되며, 상기 소스 영역에 연결되는 소스 전극 및 상기 층간 절연층 위에 형성되며, 상기 드레인 영역에 연결되는 드레인 전극을 포함하는 트랜지스터를 형성하는 단계를 더 포함하고, 상기 소스 전극, 상기 드레인 전극, 상기 제1 패드 및 상기 제2 패드는 동시에 형성될 수 있다.
일 실시예에 있어서, 상기 절연막은 상기 소스 전극 또는 상기 드레인 전극과 중첩하는 제3 콘택홀을 더 포함하며, 상기 제1 콘택홀, 상기 제2 콘택홀, 상기 제1 그루브 및 상기 제2 그루브는 동시에 형성되고, 상기 제3 콘택홀, 상기 제3 그루브 및 상기 제4 그루브는 동시에 형성될 수 있다.
일 실시예에 있어서, 상기 제1 패드 및 상기 제2 패드는 상기 소스 전극 및 상기 드레인 전극과 동일한 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 패드 및 상기 제2 패드 각각의 가장자리는 상기 절연막과 중첩하여 형성될 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 패드들 사이에 배치되는 보호막에 그루브들 및 돌출부를 형성함으로써 패드들 간의 도달 거리를 증가시킬 수 있다. 이로 인해 금속 입자들의 이동 거리가 증가하여 금속 입자들의 전이가 방지될 수 있다. 따라서 베젤의 폭을 좁게 유지하면서 금속 입자들에 의한 패드들 사이의 합선을 방지할 수 있다.
다만, 본 발명의 효과가 전술한 효과들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 A 영역을 확대한 평면도이다.
도 3은 도 1의 I-I' 라인 및 도 2의 II-II' 라인을 따라 절취한 단면도이다.
도 4는 도 3의 보호막의 일 예를 나타내는 단면도이다.
도 5 및 도 6은 도 3의 보호막의 예들을 나타낸 단면도들이다.
도 7은 도 1의 B 영역을 확대한 평면도이다.
도 8은 도 7의 III-III' 라인을 따라 절취한 단면도이다.
도 9 내지 도 14는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다. 도 2는 도 1의 A 영역을 확대한 평면도이다. 도 3은 도 1의 I-I' 라인 및 도 2의 II-II' 라인을 따라 절취한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 표시 영역(DA) 및 주변 영역(PA)을 포함하는 기판(SUB)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 영역일 수 있고, 주변 영역(PA)은 표시 영역(DA)의 가장자리에 위치할 수 있다.
표시 영역(DA)에는 화소 구조물(PX) 및 화소 구조물(PX)에 연결되는 데이터 배선(DL) 및 게이트 배선(GL)이 배치될 수 있다. 화소 구조물(PX)은 트랜지스터(200) 및 발광 다이오드(500)를 포함할 수 있다. 데이터 배선(DL)은 데이터 구동부와 전기적으로 연결되고 제1 방향(D1)을 따라 연장될 수 있다. 게이트 배선(GL)은 게이트 구동부와 연결되고 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 연장될 수 있다.
주변 영역(PA)에는 표시 영역(DA)에 전기적 신호를 전달하는 배선들, 패드들(PD) 및 구동회로부가 위치할 수 있다. 패드들(PD)은 발광 다이오드(500)를 발광시키는 외부 신호를 제공 받아 이를 발광 다이오드(500)에 전달할 수 있다.
주변 영역(PA)에는 제1 패드부(PDA1) 및 제2 패드부(PDA2)가 위치할 수 있다. 제1 패드부(PDA1)와 제2 패드부(PDA2)는 이격하여 배치될 수 있다. 표시 영역(DA)과 제2 패드부(PDA2) 사이에 제1 패드부(PDA1)가 위치할 수 있다.
제1 패드부(PDA1)에는 구동칩(20)이 연결될 수 있고, 제2 패드부(PDA2)에는 연성 회로 기판(30)이 연결될 수 있다. 구동칩(20)은 구동 IC 등의 집적 회로 칩일 수 있다. 구동칩(20)은 복수의 패드들(PD)과 전기적으로 연결되기 위해 주변 영역(PA)에 칩 온 글라스(chip on glass: COG) 방식으로 실장될 수 있다. 다만, 본 발명의 실시예들은 이에 한정되지 않으며 구동칩(20)은 칩온 필름(chip on film) 방식으로 연성 회로 기판(30)에 실장될 수 있다.
연성 회로 기판(30)은 표시 장치(10)에 구동 신호를 공급하는 회로 기판일 수 있다. 연성 회로 기판(30)은 타이밍 컨트롤러 및 전원 전압 생성부를 포함할 수 있다. 상기 타이밍 컨트롤러는 표시 장치(10)를 구동시키는 제어 신호를 생성할 수 있다. 상기 전원 전압 생성부는 전원 전압을 생성할 수 있다.
구동칩(20)과 연성 회로 기판(30) 각각은 전극들을 포함할 수 있다. 구동칩(20)의 상기 전극들은 제1 패드부(PDA1)의 패드들(PD)과 연결될 수 있다. 구동칩(20)과 제1 패드부(PDA1)가 연결되어 발광 다이오드(500)의 발광을 제어할 수 있다. 연성 회로 기판(30)의 상기 전극들은 제2 패드부(PDA2)의 패드들(PD)과 연결될 수 있다. 연성 회로 기판(30)과 제2 패드부(PDA2)가 연결되어 연성 회로 기판(30)이 표시 장치(10)에 구동 신호를 공급할 수 있다.
제1 패드부(PDA1)와 제2 패드부(PDA2) 각각은 배선부와 연결될 수 있다. 상기 배선부는 제1 패드부(PDA1)와 제2 패드부(PDA2)를 연결하는 배선들을 포함할 수 있다. 상기 배선부는 제2 패드부(PDA2)로부터 신호를 전달받아 제1 패드부(PDA1)로 전달할 수 있다. 즉, 연성 회로 기판(30), 제2 패드부(PDA2), 상기 배선부 및 제1 패드부(PDA1)를 통해 표시 장치(10)로 구동 신호를 공급할 수 있다.
표시 영역(DA)은 기판(SUB) 상에 배치되는 복수의 화소 구조물들(PX)에 인가되는 구동 신호에 기초하여 영상을 표시할 수 있다. 화소 구조물들(PX)은 제1 방향(D1) 및 제1 방향(D1)과 직교하는 제2 방향(D2)을 따라 매트릭스 형태로 배치될 수 있다.
표시 장치(10)는 기판(SUB), 배리어층(BRR), 버퍼층(BFR), 트랜지스터(200), 층간 절연층(240), 절연막(400), 화소 정의막(600) 및 발광 다이오드(500)를 포함할 수 있다.
기판(SUB)은 다양한 소재를 포함할 수 있다. 예를 들어, 기판(SUB)은 SiO₂를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 기판(SUB)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성할 수도 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen naphthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
기판(SUB) 위에 배리어층(BRR)이 위치할 수 있다. 배리어층(BRR)은 외부 이물질이 기판(SUB)을 통해 표시 장치(10)의 내부로 침투하는 것을 방지할 수 있다. 배리어층(BRR)은 질화규소(SiNx) 및/또는 산화규소(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다.
배리어층(BRR) 위에 버퍼층(BFR)이 위치할 수 있다. 버퍼층(BFR)은 기판(SUB)의 일면을 평탄하게 하거나 불순물이 확산되지 않게 할 수 있다.
버퍼층(BFR) 위에 트랜지스터(200)가 위치할 수 있다. 트랜지스터(200)는 반도체층(210), 게이트 절연막(220), 게이트 전극(230), 소스 전극(250) 및 드레인 전극(260)을 포함할 수 있다. 반도체층(210)은 다결정 규소, 비정질 규소, 또는 산화물 반도체를 포함할 수 있다.
반도체층(210) 위에는 게이트 절연막(220)이 위치할 수 있다. 게이트 절연막(220) 위에는 게이트 전극(230)이 위치할 수 있다. 게이트 전극(230)은 게이트 절연막(220)에 의해 반도체층(210)과 절연될 수 있다. 게이트 절연막(220)은 기판(SUB)의 전면과 중첩하여 위치할 수 있다. 게이트 절연막(220)은 산화규소(SiOx), 질화규소(SiNx) 등과 같은 무기 절연 물질을 포함할 수 있다.
게이트 전극(230) 위에 층간 절연층(240)이 위치할 수 있다. 층간 절연층(240)은 무기 물질을 포함할 수 있다. 층간 절연층(240) 위에는 트랜지스터(200)의 소스 전극(250) 및 드레인 전극(260), 데이터선, 신호선(미도시) 등이 위치할 수 있다. 소스 전극(250) 및 드레인 전극(260) 각각은 층간 절연층(240)이 가지는 개구들을 통해 반도체층(210)의 일 영역과 접할 수 있으며, 반도체층(210)과 전기적으로 연결될 수 있다. 예를 들면 소스 전극(250) 및 드레인 전극(260)은 각각 반도체층(210)의 소스 영역 및 드레인 영역에 접촉할 수 있다.
층간 절연층(240) 위에는 절연막(400)이 위치할 수 있다. 절연막(400)은 그 위에 위치하는 발광층(520)의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 할 수 있다. 절연막(400)은 트랜지스터(200)와 중첩하며 트랜지스터(200)를 덮을 수 있다. 절연막(400)은 일 예로 유기 물질을 포함할 수 있다. 상기 유기 물질은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리아크릴레이트(polyacrylate), 불포화 폴리에스터(unsaturated polyester), 에폭시 수지, 페놀 수지 등을 포함할 수 있으며 이에 제한되지 않는다.
절연막(400)은 콘택홀(CNT)을 포함할 수 있다. 콘택홀(CNT)은 절연막(400)의 일부가 제거되어 절연막(400)을 관통하는 부분을 의미할 수 있다. 절연막(400) 위에는 화소 전극(510)이 위치할 수 있다. 화소 전극(510)은 콘택홀(CNT)과 중첩할 수 있다. 화소 전극(510)은 화소 전극(510)을 형성하는 물질이 표시 영역(DA) 및 주변 영역(PA)에 도포된 후 패터닝하는 과정을 통해 형성될 수 있다. 화소 전극(510)은 반사성 도전 물질을 포함하거나 반투과성 도전 물질을 포함하거나 투명한 도전 물질을 포함할 수 있다. 일 예로 화소 전극(510)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO)과 같은 투명 도전 물질, 리튬(Li), 칼슘(Ca), 알루미늄(Al), 은(Ag), 마그네슘(Mg) 및 금(Au) 같은 금속 중 적어도 하나를 포함할 수 있다.
화소 전극(510)을 형성하는 과정에서 주변 영역(PA)에 위치하는 제1 패드부(PDA1) 및 제2 패드부(PDA2)에 화소 전극(510)을 형성하는 금속 입자들이 잔존할 수 있다. 상기 금속 입자들이 잔존하는 경우 패드들(PD1, PD2) 간의 전압차로 인해 상기 금속 입자들이 이동할 수 있다. 이에 따라 패드들(PD1, PD2) 간의 합선이 발생할 수 있다. 다만 후술하는 패드들(PD1, PD2) 사이의 도달 거리를 증가시킴으로써 패드들(PD1, PD2) 간의 합선을 방지할 수 있다.
화소 전극(510) 위에 화소 정의막(600)이 형성될 수 있다. 화소 정의막(600)은 화소 전극(510)과 중첩하는 개구부(610)를 가질 수 있다. 개구부(610)에 발광층(520)이 형성될 수 있다. 발광층(520) 위에는 공통 전압을 전달하는 공통 전극(530)이 위치할 수 있다. 공통 전극(530)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다. 공통 전극(530)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 금속을 적층하여 광 투과성을 가지도록 형성될 수도 있다.
화소 전극(510), 발광층(520) 및 공통 전극(530)은 발광 다이오드(500)를 이룰 수 있다. 화소 전극(510)은 정공 주입 전극인 애노드(anode)일 수 있고, 공통 전극(530)은 전자 주입 전극인 캐소드(cathode)일 수 있다. 이와 반대로, 화소 전극(510)이 캐소드일 수 있고, 공통 전극(530)이 애노드일 수도 있다.
일 실시예에서, 제2 패드부(PDA2)는 제1 패드(PD1)와 제2 패드(PD2)를 포함할 수 있다. 제1 패드(PD1)와 제2 패드(PD2)는 서로 이격될 수 있다. 제1 패드(PD1) 및 제2 패드(PD2) 사이에 보호막(100)이 위치할 수 있다. 보호막(100)은 층간 절연층(240) 및 절연막(400)을 포함할 수 있다. 구체적으로 보호막(100)은 제1 패드(PD1) 및 제2 패드(PD2) 사이에 배치된 층간 절연층(240) 및 절연막(400) 부분을 의미할 수 있다. 다만 본 발명은 이에 한정되지 않으며, 보호막(100)은 게이트 절연막(220)을 더 포함할 수 있다.
제1 패드(PD1)와 제2 패드(PD2) 전체가 층간 절연층(240)과 중첩할 수 있다. 제1 패드(PD1)와 제2 패드(PD2) 각각의 가장자리는 절연막(400)과 중첩할 수 있다. 제1 패드(PD1)와 제2 패드(PD2) 각각의 가장자리가 절연막(400)과 중첩함으로써 제1 패드(PD1)와 제2 패드(PD2)가 서로 절연될 수 있다. 제1 패드(PD1)와 제2 패드(PD2) 간의 합선이 생기는 것을 방지할 수 있다.
제1 패드(PD1)와 제2 패드(PD2)는 소스 전극(250) 및 드레인 전극(260)과 동일한 물질을 포함할 수 있다. 제1 패드(PD1)와 제2 패드(PD2)는 소스 전극(250) 및 드레인 전극(260)과 동일한 층에 위치할 수 있다. 따라서 제1 패드(PD1)와 제2 패드(PD2)는 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 니켈(Ni) 등의 도전성 물질을 포함할 수 있다. 도면에서는 제1 패드(PD1)와 제2 패드(PD2)가 단층으로 도시되었으나, 다른 실시예에서 제1 패드(PD1)와 제2 패드(PD2)는 다층으로 적층된 형태일 수 있다. 예를 들어, 제1 패드(PD1)와 제2 패드(PD2)는 제1 도전층 및 제2 도전층이 적층된 형태일 수 있다. 제1 도전층은 게이트 전극(230)과 동일한 층일 수 있고 제2 도전층은 소스 전극(250) 및 드레인 전극(260)과 동일한 층일 수 있다.
제1 패드(PD1)와 제2 패드(PD2)는 서로 다른 신호를 전달 받을 수 있다. 따라서 제1 패드(PD1)와 제2 패드(PD2)는 서로 다른 전압을 인가 받을 수 있다. 제1 패드(PD1)와 제2 패드(PD2) 간의 전압차로 인해 전계가 발생할 수 있다. 다만 후술하는 보호막(100)에 포함된 돌출부(PRT)와 그루브들(G)로 인해 제1 패드(PD1)와 제2 패드(PD2) 간에 전기가 통하는 것을 방지할 수 있다.
층간 절연층(240)은 상술한 바와 같이 게이트 전극(230) 위에 위치할 수 있다. 층간 절연층(240)은 무기 물질을 포함할 수 있다. 층간 절연층(240) 위에는 트랜지스터(200)의 소스 전극(250) 및 드레인 전극(260), 제1 패드(PD1) 및 제2 패드(PD2)가 위치할 수 있다. 소스 전극(250) 및 드레인 전극(260) 각각은 층간 절연층(240)이 가지는 콘택홀들을 통해 반도체층(210)의 일 영역과 접할 수 있다. 소스 전극(250) 및 드레인 전극(260)은 반도체층(210)과 전기적으로 연결될 수 있다. 예를 들면, 소스 전극(250) 및 드레인 전극(260) 각각은 반도체층(210)의 소스 영역 및 드레인 영역에 연결될 수 있다.
층간 절연층(240) 위에는 절연막(400)이 위치할 수 있다. 절연막(400)은 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 할 수 있다. 절연막(400)은 트랜지스터(200)와 중첩하며 트랜지스터(200)를 덮을 수 있다. 절연막(400)은 유기 물질을 포함할 수 있다. 상기 유기 물질은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리아크릴레이트(polyacrylate), 불포화 폴리에스터(unsaturated polyester), 에폭시 수지, 페놀 수지 등을 포함할 수 있으며 이에 제한되지 않는다.
도 4는 도 3의 보호막(100)의 일 예를 나타내는 단면도이다.
도 2 내지 도 4를 참조하면, 보호막(100)은 적어도 두개의 그루브들(G) 및 그루브들(G) 사이에 배치되는 적어도 하나의 돌출부(PRT1)를 포함할 수 있다. 다만 본 발명의 실시예들은 이에 한정되지 않으며, 다른 실시예에서는 세 개 이상의 그루브들과 두 개 이상의 돌출부들을 포함할 수 있다.
제1 패드(PD1) 및 제2 패드(PD2) 사이에 배치된 보호막(100)이 두 개의 그루브들(G)과 하나의 돌출부(PRT1)를 포함하는 경우 제1 패드(PD1)에서 제2 패드(PD2)까지의 도달 거리(d1)가 커질 수 있다. 즉, 그루브들(G)과 돌출부(PRT)가 없는 기존의 표시 장치보다 그루브들(G)과 돌출부(PRT1)가 있는 본 발명의 일 실시예에 따른 표시 장치(10)가 더 큰 도달 거리(d1)를 가질 수 있다. 도달 거리(d1)란 제1 패드(PD1)의 상면에서부터 보호막(100)의 상면을 따라 제2 패드(PD2)의 상면까지 도달하는 거리를 의미할 수 있다. 도달 거리(d1)가 큰 경우 금속 입자들의 이동 거리가 증가할 수 있고, 따라서 금속 입자들의 전이가 제한될 수 있다. 따라서, 제1 패드(PD1)와 제2 패드(PD2) 상에 존재하는 금속 입자들이 덴드라이트(dendrite)를 형성하는 것을 방지할 수 있다. 이로 인해 제1 패드(PD1)와 제2 패드(PD2) 간에 발생하는 합선을 방지할 수 있다.
또한 제1 패드(PD1) 및 제2 패드(PD2) 간 간격을 넓히지 않고도 그루브들(G)과 돌출부(PRT1)로 도달 거리(d1)를 증가시킬 수 있으므로 베젤의 폭은 좁게 유지될 수 있다.
그루브들(G) 각각은 층간 절연층(240) 및 절연막(400)이 관통되는 부분을 의미할 수 있다. 그루브들(G) 각각의 저면은 층간 절연층(240) 및 절연막(400)이 관통되어 게이트 절연막(220)의 일부가 노출된 부분을 의미할 수 있다. 다만, 다른 실시예에서는 그루브들(G) 각각은 절연막(400)만이 관통되는 부분을 의미할 수 있다. 또한 다른 실시예에서는 그루브들(G) 각각은 절연막(400) 및 층간 절연층(240)의 일부가 제거된 부분을 의미할 수 있다. 그루브들(G)이 층간 절연층(240) 및 절연막(400)을 모두 관통해서 형성되는 경우 도달 거리(d1)가 가장 커질 수 있다.
그루브들(G) 각각의 제1 방향(D1)으로의 길이(h1)는 제1 패드(PD1) 및 제2 패드(PD2) 각각의 제1 방향(D1)으로의 길이와 같거나 클 수 있다.
그루브들(G) 각각의 저면은 제1 패드(PD1)의 저면(PD1a) 및 제2 패드(PD2)의 저면(PD2a)보다 아래에 위치할 수 있다. 즉 그루브들(G)은 절연막(400)과 층간 절연층(240)이 제거된 부분이므로 층간 절연층(240) 위에 위치하는 제1 패드(PD1)의 저면(PD1a) 및 제2 패드(PD2)의 저면(PD2a)보다 그루브들(G) 각각의 저면이 더 낮은 레벨에 위치할 수 있다. 이 경우 상기 도달 거리(d1)는 제1 패드(PD1)의 저면(PD1a) 및 제2 패드(PD2)의 저면(PD2a)보다 그루브들(G) 각각의 저면이 더 높은 레벨에 위치하는 경우보다 커질 수 있다. 따라서 제1 패드(PD1) 및 제2 패드(PD2) 간에 합선을 방지할 수 있다.
그루브들(G) 각각의 저면의 제2 방향(D2)으로의 폭(h2)은 약 3 마이크로미터 이상 약 11.5 마이크로미터 이하일 수 있다. 그루브들(G) 각각의 저면의 폭(h2)이 약 3 마이크로미터 이하인 경우에는 그루브들(G)을 형성할 때 이용되는 마스크가 그루브들(G)을 형성하기 어려울 수 있다. 즉 그루브들(G) 각각의 저면의 폭(h2)이 약 3 마이크로미터 이하인 경우에는 표시 장치(10)를 제조할 때 그루브들(G)에 인접한 보호막(100)이 서로 합쳐질 수 있고, 따라서 그루브들(G)이 형성되지 않을 수 있다. 그루브들(G) 각각의 저면의 폭(h2)이 약 11.5 마이크로미터 이상인 경우에는 그루브들(G) 각각의 저면의 폭(h2)이 넓으므로 돌출부(PRT1)가 형성되기 어려울 수 있다. 즉, 그루브들(G) 각각의 저면의 폭(h2)이 넓어질수록 돌출부(PRT1)의 폭(h3)은 좁아지므로 그루브들(G) 각각의 저면의 폭(h2)이 약 11.5 마이크로미터 이상인 경우에는 돌출부(PRT1)가 형성되지 않을 수 있다. 다만 그루브들(G) 각각의 폭은 서로 동일해야 하는 것은 아니며 그루브들(G) 각각의 폭은 서로 상이할 수 있다. 가장 이상적인 그루브들(G) 각각의 저면의 폭(h2)은 약 8 마이크로미터일 수 있다.
그루브들(G) 사이의 제2 방향(D2)으로의 간격(h3)은 약 3 마이크로미터 이상 약 20 마이크로미터 이하일 수 있다. 즉 그루브들(G) 사이의 간격(h3)은 돌출부(PRT1)의 저면의 폭(h3)과 같으므로, 돌출부(PRT1)의 저면의 폭(h3)이 약 3 마이크로미터 이상 약 20 마이크로미터 이하일 수 있다. 그루브들(G) 사이의 간격(h3)이 약 3 마이크로미터 이하인 경우에는 제조 공정상 돌출부(PRT1)가 형성되기 어려울 수 있다. 그루브들(G) 사이의 간격(h3)이 약 20 마이크로미터 이상인 경우에는 그루브들(G) 각각의 저면의 폭(h2)이 좁아지게 되어 그루브들(G)이 형성되기 어려울 수 있다. 가장 이상적인 그루브들(G) 사이의 간격(h3)은 약 10 마이크로미터일 수 있다.
제1 패드(PD1) 및 제2 패드(PD2) 사이의 제2 방향(D2)으로의 간격(h4)은 약 30 마이크로미터 이상 약 50 마이크로미터 이하일 수 있다. 제1 패드(PD1) 및 제2 패드(PD2) 사이의 간격(h4)이 약 30 마이크로미터 이하인 경우 제조 공정상 그루브들(G)과 돌출부(PRT1)가 배치되기 어려울 수 있다. 또한 제1 패드(PD1) 및 제2 패드(PD2) 간의 합선이 발생하기 용이할 수 있다. 제1 패드(PD1) 및 제2 패드(PD2) 사이의 간격(h4)이 약 50 마이크로미터 이상인 경우 제2 패드부(PDA2)의 면적이 넓어지게 되어 베젤의 폭이 커지는 문제가 발생할 수 있다. 가장 이상적인 제1 패드(PD1) 및 제2 패드(PD2) 사이의 간격(h4)은 약 40 마이크로미터일 수 있다.
돌출부(PRT1)는 층간 절연층(240) 및 절연막(400)을 포함할 수 있다. 즉 돌출부(PRT1)는 그루브들(G)이 제거되고 남은 보호막(100) 중에 그루브들(G) 사이에 배치된 부분을 의미할 수 있다. 돌출부(PRT1)는 층간 절연층(240) 및 절연막(400)을 모두 포함하므로 무기 물질과 유기 물질을 모두 포함할 수 있다. 돌출부(PRT1)가 층간 절연층(240) 및 절연막(400)을 모두 포함하는 경우 도달 거리(d1)가 최대로 커질 수 있다. 따라서 금속 입자들의 전이가 제한될 수 있다. 또한 베젤의 폭을 좁게 유지하면서도 제1 패드(PD1) 및 제2 패드(PD2) 간의 합선이 방지될 수 있다.
도 5 및 도 6은 도 3의 보호막(100)의 예들을 나타낸 단면도들이다.
도 5를 참조하면, 돌출부(PRT2)는 층간 절연층(240)을 포함할 수 있다. 즉, 도 5의 돌출부(PRT2)는 도 4의 돌출부(PRT1)에서 절연막(400)이 제거된 형태를 가질 수 있다. 제조 공정에서 돌출부(PRT2)가 배치된 영역에 위치하는 절연막(400)이 제거될 수 있다. 이 경우 돌출부(PRT2)는 층간 절연층(240)만을 포함하므로 무기 물질을 포함할 수 있다. 돌출부(PRT2)로 인해 상기 도달 거리가 커지므로 제1 패드(PD1) 및 제2 패드(PD2) 간의 합선이 방지될 수 있다.
도 6을 참조하면, 돌출부(PRT3)는 절연막(400)을 포함할 수 있다. 즉, 도 6의 돌출부(PRT3)는 도 4의 돌출부(PRT1)에서 층간 절연층(240)이 제거된 형태를 가질 수 있다. 제조 공정에서 돌출부(PRT3)가 배치된 영역에 위치하는 층간 절연층(240)이 제거되고 절연막(400)이 그 위에 형성될 수 있다. 이 경우 돌출부(PRT3)는 절연막(400)만을 포함하므로 유기 물질을 포함할 수 있다. 돌출부(PRT3)로 인해 상기 도달 거리가 커지므로 제1 패드(PD1) 및 제2 패드(PD2) 간의 합선이 방지될 수 있다.
도 7은 도 1의 B 영역을 확대한 평면도이다. 도 8은 도 7의 III-III'을 따라 절취한 단면도이다.
도 1 및 도 7을 참조하면, 제1 패드부(PDA1)는 기판(SUB) 위의 주변 영역(PA)에 위치할 수 있다. 제1 패드부(PDA1)는 중앙에 위치하는 제1 영역(ICA1) 및 제1 영역(ICA1)의 가장자리에 위치하는 제2 영역(ICA2)을 포함할 수 있다. 제2 영역(ICA2)에는 복수의 패드들(PD)이 위치할 수 있다. 제1 패드부(PDA1)는 구동칩(20)과 연결되는 부분일 수 있다. 구체적으로 제1 패드부(PDA1)와 구동칩(20)을 연결할 때 제2 영역(ICA2)의 패드(PD)와 구동칩(20)의 전극이 접촉할 수 있다. 제2 영역(ICA2)의 패드(PD)와 구동칩(20)의 전극을 통해 전기적 신호가 구동칩(20)에서 제2 영역(ICA2)으로 전달될 수 있다.
제1 영역(ICA1)은 도 3의 층간 절연층(240) 및 절연막(400)을 모두 포함할 수 있다. 즉, 제1 영역(ICA1)은 유기 물질과 무기 물질을 포함할 수 있다. 제2 영역(ICA2)은 층간 절연층(240)을 포함할 수 있다. 따라서 제2 영역(ICA2)은 무기 물질을 포함할 수 있다.
제1 영역(ICA1) 및 제2 영역(ICA2)과 배선들(PL1, PL2)이 포함된 배선부가 중첩할 수 있다. 상기 배선부는 제1 패드부(PDA1)와 표시 장치(10)의 구성들을 연결시킬 수 있다. 상기 배선부는 제1 배선(PL1)과 제2 배선(PL2)을 포함할 수 있다. 제1 배선(PL1)과 제2 배선(PL2)은 서로 이격될 수 있다. 제1 배선(PL1) 및 제2 배선(PL2) 사이에 보호막(100)이 위치할 수 있다. 보호막(100)은 층간 절연층(240)을 포함할 수 있다. 구체적으로, 보호막(100)은 1 배선(PL1)과 제2 배선(PL2) 사이에 배치된 층간 절연층(240) 부분을 의미할 수 있다. 다만 본 발명은 이에 한정되지 않으며, 보호막(100)은 게이트 절연막(220)을 더 포함할 수 있다.
제1 배선(PL1)과 제2 배선(PL2)은 소스 전극 및 드레인 전극과 동일한 물질을 포함할 수 있다. 제1 배선(PL1)과 제2 배선(PL2)은 소스 전극 및 드레인 전극과 동일한 층에 위치할 수 있다. 따라서 제1 배선(PL1)과 제2 배선(PL2)은 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 니켈(Ni) 등의 도전성 물질을 포함할 수 있다.
제1 배선(PL1)과 제2 배선(PL2)은 서로 다른 신호를 전달 받을 수 있다. 따라서 제1 배선(PL1)과 제2 배선(PL2)은 서로 다른 전압을 인가 받을 수 있다. 제1 배선(PL1)과 제2 배선(PL2) 간의 전압차로 인해 전계가 발생할 수 있다. 다만 후술하는 보호막(100)에 포함된 돌출부(PRT)와 그루브들(G)로 인해 제1 배선(PL1)과 제2 배선(PL2) 간에 전기가 통하는 것을 방지할 수 있다.
도 3 및 도 8을 참조하면, 층간 절연층(240)은 게이트 절연막(220) 위에 위치할 수 있다. 층간 절연층(240)은 무기 물질을 포함할 수 있다. 층간 절연층(240) 위에는 트랜지스터(200)의 소스 전극(250) 및 드레인 전극(260), 제1 배선(PL1) 및 제2 배선(PL2)이 위치할 수 있다.
보호막(100)은 적어도 두개의 그루브들(G) 및 그루브들(G) 사이에 배치되는 적어도 하나의 돌출부(PRT)를 포함할 수 있다. 다만 본 발명의 실시예들은 이에 한정되지 않으며, 다른 실시예에서는 세 개 이상의 그루브들과 두개 이상의 돌출부들을 포함할 수 있다.
제1 배선(PL1) 및 제2 배선(PL2) 사이에 배치된 보호막(100)이 두 개의 그루브들(G)과 하나의 돌출부(PRT)를 포함하는 경우 제1 배선(PL1)에서 제2 배선(PL2)까지의 도달 거리(d2)가 커질 수 있다. 즉, 그루브들(G)과 돌출부(PRT)가 없는 기존의 표시 장치보다 그루브들(G)과 돌출부(PRT)가 있는 본 발명의 일 실시예에 따른 표시 장치(10)가 더 큰 제1 배선(PL1)에서 제2 배선(PL2)까지의 도달 거리(d2)를 가질 수 있다. 도달 거리(d2)가 큰 경우 금속 입자들의 이동 거리가 증가할 수 있고, 따라서 금속 입자들의 전이가 제한될 수 있다. 따라서, 제1 배선(PL1)과 제2 배선(PL2) 상에 존재하는 금속 입자들이 덴드라이트(dendrite)를 형성하는 것을 방지할 수 있다. 이로 인해 제1 배선(PL1)과 제2 배선(PL2) 간에 발생하는 합선을 방지할 수 있다.
또한 제1 배선(PL1) 및 제2 배선(PL2) 간 간격을 넓히지 않고도 그루브들(G)과 돌출부(PRT)로 도달 거리(d2)를 증가시킬 수 있으므로 베젤의 폭은 좁게 유지될 수 있다.
그루브들(G) 각각은 층간 절연층(240)이 관통되는 부분을 의미할 수 있다. 그루브들(G) 각각의 저면은 층간 절연층(240)이 관통되어 게이트 절연막(220)의 일부가 노출된 부분을 의미할 수 있다. 다만, 다른 실시예에서는 그루브들(G) 각각은 층간 절연층(240)의 일부가 제거된 부분을 의미할 수 있다. 그루브들(G)이 층간 절연층(240)을 모두 관통해서 형성되는 경우 도달 거리(d2)가 가장 커질 수 있다.
그루브들(G) 각각의 저면은 제1 배선(PL1)의 저면 및 제2 배선(PL2)의 저면보다 아래에 위치할 수 있다. 즉 그루브들(G)은 층간 절연층(240)이 제거된 부분이므로 층간 절연층(240) 위에 위치하는 제1 배선(PL1)의 저면 및 제2 배선(PL2)의 저면보다 그루브들(G) 각각의 저면이 더 낮은 레벨에 위치할 수 있다.
돌출부(PRT)는 층간 절연층(240)을 포함할 수 있다. 즉 돌출부(PRT)는 그루브들(G)이 제거되고 남은 보호막(100) 중에 그루브들(G) 사이에 배치된 부분을 의미할 수 있다. 돌출부(PRT)는 층간 절연층(240)을 포함하므로 무기 물질을 포함할 수 있다. 돌출부(PRT)로 인해 상기 도달 거리(d2)가 커지므로 제1 배선(PL1) 및 제2 배선(PL2) 간의 합선이 방지될 수 있다.
도 9 내지 도 14는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내기 위한 단면도들이다.
도 9 내지 도 14를 참조하여 설명하는 표시 장치(10)의 제조 방법 중 도 1 내지 도 8을 참조하여 설명한 표시 장치(10)와 중복되는 부분에 대해서는 상술하였으므로 이하에서는 생략될 수 있다.
도 1 및 도 9를 참조하면, 기판(SUB), 배리어층(BRR), 버퍼층(BFR), 반도체층(210), 게이트 절연막(220), 게이트 전극(230) 및 예비 층간 절연층(241)이 제공될 수 있다. 기판(SUB), 배리어층(BRR), 버퍼층(BFR), 게이트 절연막(220) 및 예비 층간 절연층(241)은 순차적으로 적층될 수 있고, 표시 영역(DA) 및 주변 영역(PA)에 형성될 수 있다. 반도체층(210) 및 게이트 전극(230)은 표시 영역(DA)에 형성될 수 있다.
도 10을 참조하면, 예비 층간 절연층(241) 위에 포토레지스트들이 형성될 수 있다. 식각 공정을 통해 예비 층간 절연층(241)이 패터닝될 수 있다. 식각 공정을 통해 상기 포토레지스트들과 중첩하지 않는 예비 층간 절연층(241)이 제거될 수 있다. 그에 따라, 제1 콘택홀(CNT1), 제2 콘택홀(CNT2), 제1 그루브(G1) 및 제2 그루브(G2)가 형성될 수 있고 층간 절연층(240)이 형성될 수 있다. 제1 그루브(G1) 및 제2 그루브(G2)는 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)과 함께 형성되므로 추가적인 제조 공정이 필요하지 않을 수 있다. 따라서 제조 비용 및 제조 시간이 감소될 수 있다.
도 11을 참조하면, 층간 절연층(240) 위에 예비 제1 도전 패턴이 형성될 수 있다. 상기 예비 제1 도전 패턴은 제1 콘택홀(CNT1), 제2 콘택홀(CNT2), 제1 그루브(G1) 및 제2 그루브(G2)와 완전히 중첩할 수 있다. 상기 예비 제1 도전 패턴 위에 포토레지스트들이 형성될 수 있다. 상기 포토레지스트들은 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)과 완전히 중첩할 수 있다고 제1 그루브(G1)과 제2 그루브(G2)와는 중첩하지 않을 수 있다. 식각 공정을 통해 상기 예비 제1 도전 패턴이 패터닝될 수 있다. 식각 공정을 통해 상기 포토레지스트들과 중첩하지 않는 상기 예비 제1 도전 패턴이 제거될 수 있다. 그에 따라, 소스 전극(250), 드레인 전극(260), 제1 패드(PD1) 및 제2 패드(PD2)가 형성될 수 있다. 소스 전극(250), 드레인 전극(260), 제1 패드(PD1) 및 제2 패드(PD2)는 상기 예비 제1 도전 패턴으로 형성되므로 동일한 물질을 포함할 수 있다. 제1 패드(PD1) 및 제2 패드(PD2)는 제1 그루브(G1)와 제2 그루브(G2)를 사이에 두고 형성될 수 있다. 즉, 제1 패드(PD1)와 제2 패드(PD2) 사이에 제1 그루브(G1)와 제2 그루브(G2)가 배치될 수 있다.
도 12 및 도 13을 참조하면, 층간 절연층(240) 위에 예비 절연막(401)이 형성될 수 있다. 예비 절연막(401)은 소스 전극(250), 드레인 전극(260), 제1 그루브(G1) 및 제2 그루브(G2)와 완전히 중첩할 수 있다. 식각 공정을 통해 포토레지스트들과 중첩하지 않는 예비 절연막(401)이 제거될 수 있다. 상기 포토레지스트들은 제1 그루브(G1) 및 제2 그루브(G2)와 중첩하지 않을 수 있다. 그에 따라, 제3 콘택홀(CNT3), 제3 그루브(G3) 및 제4 그루브(G4)가 형성될 수 있다.
제3 콘택홀(CNT3)은 소스 전극(250) 및 드레인 전극(260) 중 하나와 중첩할 수 있다. 제3 콘택홀(CNT3)은 절연막(400)이 관통된 부분이고, 제3 콘택홀(CNT3)을 통해 소스 전극(250) 및 드레인 전극(260) 중 하나가 노출될 수 있다. 제3 그루브(G3)는 제1 그루브(G1)와 중첩할 수 있다. 제4 그루브(G4)는 제2 그루브(G2)와 중첩할 수 있다. 따라서 제1 그루브(G1)와 제3 그루브(G3)가 합쳐져서 하나의 큰 그루브를 형성할 수 있다. 마찬가지로 제4 그루브(G4)와 제2 그루브(G2)가 합쳐져서 하나의 큰 그루브를 형성할 수 있다. 따라서 상기 그루브들로 인해 제1 패드(PD1)에서부터 제2 패드(PD2)까지의 도달 거리가 최대로 커질 수 있다. 이로 인해 제1 패드(PD1) 및 제2 패드(PD2) 간의 합선이 방지될 수 있다.
제1 패드(PD1) 및 제2 패드(PD2) 각각의 가장자리는 절연막(400)과 중첩하여 형성될 수 있다. 제1 패드(PD1)와 제2 패드(PD2) 각각의 가장자리가 절연막(400)과 중첩함으로써 제1 패드(PD1)와 제2 패드(PD2)가 서로 절연될 수 있다. 제1 패드(PD1)와 제2 패드(PD2) 간의 합선이 생기는 것을 방지할 수 있다.
도 14를 참조하면, 절연막(400) 위에 예비 제2 도전 패턴이 형성될 수 있다. 예비 제2 도전 패턴 위에 포토레지스트들이 형성될 수 있다. 식각 공정을 통해 예비 제2 도전 패턴이 패터닝될 수 있다. 식각 공정을 통해 상기 포토레지스트들과 중첩하지 않는 예비 제2 도전 패턴이 제거될 수 있다. 그에 따라, 화소 전극(510)이 형성될 수 있다. 화소 전극(510)은 반사성 도전 물질을 포함하거나 반투과성 도전 물질을 포함하거나 투명한 도전 물질을 포함할 수 있다. 일 예로 화소 전극(510)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO)과 같은 투명 도전 물질, 리튬(Li), 칼슘(Ca), 알루미늄(Al), 은(Ag), 마그네슘(Mg) 및 금(Au) 같은 금속 중 적어도 하나를 포함할 수 있다.
화소 전극(510) 위에 화소 정의막(600)이 형성될 수 있다. 화소 정의막(600)은 화소 전극(510)과 중첩하는 개구부(610)를 가질 수 있다. 개구부(610)에 발광층(520)이 형성될 수 있다. 발광층(520) 위에는 공통 전압을 전달하는 공통 전극(530)이 위치할 수 있다. 공통 전극(530)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다. 공통 전극(530)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 금속을 적층하여 광 투과성을 가지도록 형성될 수도 있다.
화소 전극(510) 부분을 제외한 예비 제2 도전 패턴이 제거될 때, 주변 영역(PA)에 은 등의 금속 입자들이 잔존할 수 있다. 따라서 제1 패드(PD1) 및 제2 패드(PD2) 위에도 금속 입자들이 잔존할 수 있다. 제1 패드(PD1)와 제2 패드(PD2)가 서로 다른 전압을 인가 받을 수 있고, 제1 패드(PD1)와 제2 패드(PD2) 간의 전압차가 발생할 수 있다. 이 때, 제1 내지 제4 그루브들(G1, G2, G3, G4)로 인해 제1 패드(PD1)와 제2 패드(PD2) 간에 도달 거리가 커질 수 있다. 구체적으로 도달 거리가 큰 경우 금속 입자들의 이동 거리가 증가할 수 있고, 따라서 금속 입자들의 전이가 제한될 수 있다. 따라서, 제1 패드(PD1)와 제2 패드(PD2) 상에 존재하는 금속 입자들이 덴드라이트(dendrite)를 형성하는 것을 방지할 수 있다. 이로 인해 제1 패드(PD1)와 제2 패드(PD2) 간에 발생하는 합선을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
10: 표시 장치 20: 구동칩
30: 연성 회로 기판 DA: 표시 영역
PA: 주변 영역 SUB: 기판
PDA1: 제1 패드부 PDA2: 제2 패드부
PD1: 제1 패드 PD2: 제2 패드
ICA1: 제1 영역 ICA2: 제2 영역
PL1: 제1 배선 PL2: 제2 배선
BRR: 배리어층 BFR: 버퍼층
100: 보호막 d1, d2: 도달 거리
200: 트랜지스터 210: 반도체층
220: 게이트 절연막 230: 게이트 전극
240: 층간 절연층 250: 소스 전극
260: 드레인 전극 400: 절연막
CNT: 콘택홀 G: 그루브
PRT, PRT1, PRT2, PRT3: 돌출부
500: 발광 다이오드 510: 화소 전극
520: 발광층 530: 공통 전극
600: 화소 정의막 610: 개구부

Claims (20)

  1. 표시 영역과 상기 표시 영역의 가장자리에 위치하는 주변 영역을 포함하는 기판;
    상기 기판 위의 상기 표시 영역에 위치하는 트랜지스터;
    상기 기판 위의 상기 주변 영역에 위치하는 제1 패드부;
    상기 기판 위의 상기 주변 영역에 위치하며, 상기 제1 패드부와 이격되는 제2 패드부;
    상기 제2 패드부에 위치하는 제1 패드;
    상기 제2 패드부에 위치하며 상기 제1 패드와 이격되는 제2 패드; 및
    상기 제1 패드 및 상기 제2 패드 사이에 위치하는 적어도 두 개의 그루브들 및 상기 그루브들 사이에 배치되는 적어도 하나의 돌출부를 포함하는 보호막을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 보호막은,
    무기 물질을 포함하는 층간 절연층; 및
    상기 층간 절연층 위에 위치하며, 유기 물질을 포함하는 절연막을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 제1 패드 및 상기 제2 패드 각각의 가장자리는 상기 절연막과 중첩하는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 돌출부는 유기 물질 및 무기 물질 중 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 그루브들 각각의 저면은 상기 제1 패드의 저면 및 상기 제2 패드의 저면보다 아래에 위치하는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 상기 그루브들 각각의 저면의 폭은 3 마이크로미터 이상 11.5 마이크로미터 이하인 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서, 상기 그루브들 사이의 간격은 3 마이크로미터 이상 20 마이크로미터 이하인 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서, 상기 트랜지스터는
    채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체층;
    상기 반도체층 위에 위치하는 게이트 절연막;
    상기 게이트 절연막 위에 위치하는 게이트 전극;
    상기 게이트 전극 위에 위치하는 층간 절연층;
    상기 층간 절연층 위에 위치하며, 상기 소스 영역에 연결되는 소스 전극; 및
    상기 층간 절연층 위에 위치하며, 상기 드레인 영역에 연결되는 드레인 전극을 포함하고,
    상기 제1 패드 및 상기 제2 패드는 상기 층간 절연층 위에 위치하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 제1 패드 및 상기 제2 패드는 상기 소스 전극 및 상기 드레인 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서, 상기 제1 패드부는 구동칩과 연결되고, 상기 제2 패드부는 연성 회로 기판과 연결되는 것을 특징으로 하는 표시 장치.
  11. 제1항에 있어서, 상기 제1 패드와 상기 제2 패드는 서로 다른 전압을 인가 받는 것을 특징으로 하는 표시 장치.
  12. 표시 영역과 상기 표시 영역의 가장자리에 위치하는 주변 영역을 포함하는 기판;
    상기 기판 위의 상기 주변 영역에 위치하며, 유기 물질을 포함하는 제1 영역 및 상기 제1 영역의 가장자리에 위치하는 제2 영역을 포함하는 패드부;
    상기 제2 영역과 중첩하며, 제1 배선 및 제2 배선을 포함하는 배선부; 및
    상기 제1 배선 및 상기 제2 배선 사이에 위치하는 적어도 두 개의 그루브들 및 상기 그루브들 사이에 배치되는 적어도 하나의 돌출부를 포함하는 보호막을 포함하는 표시 장치.
  13. 제12항에 있어서, 상기 보호막은,
    상기 제1 배선 및 상기 제2 배선 아래에 위치하는 층간 절연층을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제12항에 있어서, 상기 돌출부는 무기 물질을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제12항에 있어서, 상기 그루브의 저면은 상기 제1 배선의 저면 및 상기 제2 배선의 저면보다 아래에 위치하는 것을 특징으로 하는 표시 장치.
  16. 기판 위에 제1 그루브 및 제2 그루브를 포함하는 층간 절연층을 형성하는 단계;
    상기 층간 절연층 위에 상기 제1 그루브와 상기 제2 그루브를 사이에 두고 배치되는 제1 패드 및 제2 패드를 형성하는 단계;
    상기 제1 패드 및 상기 제2 패드 위에 절연막을 형성하는 단계;
    상기 절연막에 상기 제1 그루브와 중첩하는 제3 그루브 및 상기 제2 그루브와 중첩하는 제4 그루브를 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 기판 위에 채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체층, 상기 반도체층 위에 형성되는 게이트 절연막, 상기 게이트 절연막 위에 형성되는 게이트 전극, 상기 게이트 전극 위에 형성되며, 상기 소스 영역과 중첩하는 제1 콘택홀 및 상기 드레인 영역과 중첩하는 제2 콘택홀을 포함하는 층간 절연층, 상기 층간 절연층 위에 형성되며, 상기 소스 영역에 연결되는 소스 전극 및 상기 층간 절연층 위에 형성되며, 상기 드레인 영역에 연결되는 드레인 전극을 포함하는 트랜지스터를 형성하는 단계를 더 포함하고,
    상기 소스 전극, 상기 드레인 전극, 상기 제1 패드 및 상기 제2 패드는 동시에 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제17항에 있어서, 상기 절연막은 상기 소스 전극 또는 상기 드레인 전극과 중첩하는 제3 콘택홀을 더 포함하며,
    상기 제1 콘택홀, 상기 제2 콘택홀, 상기 제1 그루브 및 상기 제2 그루브는 동시에 형성되고,
    상기 제3 콘택홀, 상기 제3 그루브 및 상기 제4 그루브는 동시에 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제17항에 있어서, 상기 제1 패드 및 상기 제2 패드는 상기 소스 전극 및 상기 드레인 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제16항에 있어서, 상기 제1 패드 및 상기 제2 패드 각각의 가장자리는 상기 절연막과 중첩하여 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020200174355A 2020-12-14 2020-12-14 표시 장치 및 표시 장치의 제조 방법 KR20220085080A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200174355A KR20220085080A (ko) 2020-12-14 2020-12-14 표시 장치 및 표시 장치의 제조 방법
US17/407,399 US11910667B2 (en) 2020-12-14 2021-08-20 Display apparatus and method of manufacturing the same
CN202111298258.0A CN114628445A (zh) 2020-12-14 2021-11-04 显示装置以及显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200174355A KR20220085080A (ko) 2020-12-14 2020-12-14 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220085080A true KR20220085080A (ko) 2022-06-22

Family

ID=81896622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200174355A KR20220085080A (ko) 2020-12-14 2020-12-14 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11910667B2 (ko)
KR (1) KR20220085080A (ko)
CN (1) CN114628445A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11327465A (ja) * 1998-05-13 1999-11-26 Toshiba Corp 表示装置用アレイ基板
KR100574367B1 (ko) 2003-12-18 2006-04-27 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
TW200528831A (en) * 2004-01-06 2005-09-01 Samsung Electronics Co Ltd Substrate for a display apparatus
KR102455318B1 (ko) 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102582466B1 (ko) 2016-09-21 2023-09-25 삼성디스플레이 주식회사 표시 장치
CN114361206A (zh) * 2020-09-28 2022-04-15 京东方科技集团股份有限公司 显示基板、其制作方法、显示面板及显示装置
KR20220062182A (ko) * 2020-11-06 2022-05-16 삼성디스플레이 주식회사 표시 패널, 표시 장치, 및 표시 장치의 제조방법
KR20230010157A (ko) * 2021-07-09 2023-01-18 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
US20220190091A1 (en) 2022-06-16
US11910667B2 (en) 2024-02-20
CN114628445A (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
US20240096277A1 (en) Display Device
US9501165B2 (en) Organic light emitting diode display device with touch screen and method of fabricating the same
CN111192882A (zh) 显示装置
CN111937058B (zh) 显示设备
CN110854159B (zh) 显示装置
US20200203442A1 (en) Display panel
KR20200133890A (ko) 표시 장치 및 그 제조 방법
KR20210010696A (ko) 표시 장치
CN113764464A (zh) 显示设备
KR20220085080A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20200093279A (ko) 터치 센서 및 이를 포함하는 화상 표시 장치
KR20230007578A (ko) 표시 장치 및 표시 장치의 제조 방법
CN114361195A (zh) 显示装置及制造其的方法
CN114093914A (zh) 显示装置
CN113571566A (zh) 显示面板及其制造方法、显示装置
KR20220061416A (ko) 전계 발광 표시 장치
KR20220112901A (ko) 표시 장치
US20220173201A1 (en) Display Apparatus
US20220406861A1 (en) Electroluminescent Display Device
US11744119B2 (en) Display device including a connection pattern
KR102610485B1 (ko) 전계발광 표시장치
JP7086610B2 (ja) 表示装置
US20210328107A1 (en) Light emitting display device and manufacturing method thereof
KR20230065430A (ko) 표시 장치
KR20240027206A (ko) 표시 장치