CN113764464A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN113764464A
CN113764464A CN202110212301.0A CN202110212301A CN113764464A CN 113764464 A CN113764464 A CN 113764464A CN 202110212301 A CN202110212301 A CN 202110212301A CN 113764464 A CN113764464 A CN 113764464A
Authority
CN
China
Prior art keywords
branch portions
lines
connection
display device
extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110212301.0A
Other languages
English (en)
Inventor
朴钒首
李承澯
李王枣
赵在凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113764464A publication Critical patent/CN113764464A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示设备，包括：显示区域；在显示区域的外部的外围区域；基板；薄膜晶体管，该薄膜晶体管在基板上并且包括半导体层和与半导体层的至少一部分重叠的栅电极；在显示区域中并且在第一方向上延伸的多条数据线；在外围区域中的多条输入线；在显示区域中的多条连接线，多条连接线将多条数据线电连接到多条输入线；在基板上并且在第一方向上延伸的电源电压线；以及在基板上并且在与第一方向交叉的第二方向上延伸的初始化电压线，其中，多条连接线中的每一条连接线的一部分与电源电压线和初始化电压线中的至少一个重叠。

Description

显示设备
相关申请的交叉引用
本申请要求2020年6月1日在韩国知识产权局递交的韩国专利申请第10-2020-0066062号的优先权和权益，其全部公开内容通过引用并入本文。
技术领域
一个或多个示例实施例的方面涉及一种显示设备。
背景技术
随着用于在视觉上表现各种电信号的显示器的领域已经快速地发展，已经引入了具有某些期望特性(诸如相对小的厚度、相对低的重量和相对低的功耗等)的各种显示设备。近来，已经具有朝向减小显示设备中的死区(即，非显示区域)并且增大显示区域的相对尺寸的开发。
通常，在诸如有机发光显示设备的显示设备中，薄膜晶体管与每个(子)像素相对应以便控制每个(子)像素的亮度等。这种薄膜晶体管通常用于根据传输到其的数据信号而控制对应的(子)像素的亮度等。数据信号从在显示区域的外部的外围区域中的驱动器经由数据线而被传输到每个(子)像素。
背景技术部分中公开的以上信息仅是为了增强对背景技术的理解，并且因此，在该背景技术部分中所讨论的信息不一定构成现有技术。
发明内容
一个或多个示例实施例的方面涉及一种显示设备，以及例如涉及其中可以减小非显示区域且可以再现高质量图像的一种显示设备。
在根据相关技术的显示设备中，驱动器和其他电气组件位于其中的区可以具有相对大的面积，或者从驱动器延伸到显示区域的区可以具有相对大的面积。因此，发光装置未被设置在其中的死区的面积(例如，显示区域的外面的面积)可能不期望地大。
一个或多个示例实施例的方面可以包括一种显示设备，其中相对减小了死区的面积并且可以防止或减小在死区中被图案化的布线的可见性。然而，以上技术特征仅是示例，并且根据本公开的实施例的范围不限于此。
额外的方面将在之后的描述中部分地阐述，并且将部分地从描述中更加明显，或者可以通过本公开所展示的示例实施例的实践而习得。
根据一个或多个示例实施例，一种显示设备，包括：显示区域；在显示区域的外部的外围区域；基板；在基板上的薄膜晶体管，该薄膜晶体管包括半导体层和与半导体层的至少一部分重叠的栅电极；在显示区域中的多条数据线，多条数据线在第一方向上延伸；在外围区域中的多条输入线；在显示区域中的多条连接线，多条连接线将多条数据线电连接到多条输入线；在基板上的电源电压线，该电源电压线在第一方向上延伸；以及在基板上的初始化电压线，该初始化电压线在与第一方向交叉的第二方向上延伸，其中，多条连接线中的每一条连接线的一部分与电源电压线和初始化电压线中的至少一个重叠。
根据一些示例实施例，多条连接线可以在基板与半导体层之间。
根据一些示例实施例，多条连接线中的每一条连接线可以包括：在第一方向上延伸并且与电源电压线重叠的第一主体；以及在第二方向上延伸并且与初始化电压线重叠的第二主体。
根据一些示例实施例，多条连接线中的每一条连接线可以进一步包括：在第二方向上从第一主体延伸的多个第一分支部分；以及在第一方向上从第二主体延伸的多个第二分支部分。
根据一些示例实施例，多个第一分支部分可以与初始化电压线重叠，并且多个第二分支部分可以与电源电压线重叠。
根据一些示例实施例，多个第一分支部分中的一个第一分支部分可以具有与另一第一分支部分的延伸长度不同的延伸长度，并且多个第二分支部分中的一个第二分支部分可以具有与另一第二分支部分的延伸长度不同的延伸长度。
根据一些示例实施例，多条连接线可以包括彼此邻近的第一连接线和第二连接线，第一连接线和第二连接线中的每一条可以包括：在第一方向上延伸的第一主体；在第二方向上从第一主体延伸的多个第一分支部分；连接到第一主体的第二主体，第二主体在第二方向上延伸；以及在第一方向上从第二主体延伸的多个第二分支部分，第一连接线的多个第一分支部分和第二连接线的多个第一分支部分可以分别彼此面对并且可以彼此分开，多个第一间隙在第一连接线的多个第一分支部分与第二连接线的多个第一分支部分之间，并且第一连接线的多个第二分支部分和第二连接线的多个第二分支部分可以分别彼此面对并且可以彼此分开，多个第二间隙在第一连接线的多个第二分支部分与第二连接线的多个第二分支部分之间。
根据一些示例实施例，多个第一间隙和多个第二间隙可以被随机地提供在第一连接线与第二连接线之间。
根据一些示例实施例，多条数据线和多条连接线可以彼此在不同的层上。
根据一些示例实施例，初始化电压线可以与栅电极在同一层上。
根据一些示例实施例，显示设备可以进一步包括覆盖薄膜晶体管的绝缘层，其中，电源电压线可以在绝缘层上。
根据一些示例实施例，多条连接线可以包括铝(Al)、钛(Ti)和氮化钛(TiN)中的至少一种。
根据一个或多个示例实施例，一种显示设备，包括：显示区域；在显示区域的外部的外围区域；基板；在基板上的多条数据线，多条数据线在显示区域中在第一方向上延伸；在外围区域中的焊盘部分，焊盘部分提供电信号；在外围区域中的多条输入线，多条输入线被电连接到焊盘部分；在显示区域中的多条连接线，多条连接线将多条数据线电连接到多条输入线；在基板上的第一电压线，第一电压线在第一方向上延伸；以及在基板上的第二电压线，第二电压线在与第一方向交叉的第二方向上延伸，其中，多条连接线中的每一条连接线的一部分与第一电压线和第二电压线中的至少一个重叠。
根据一些示例实施例，显示设备可以进一步包括在基板上的薄膜晶体管，该薄膜晶体管包括半导体层和与半导体层的至少一部分重叠的栅电极，其中，多条连接线可以在基板与半导体层之间。
根据一些示例实施例，多条连接线中的每一条连接线可以包括：在第一方向上延伸并且与第一电压线重叠的第一主体；以及在第二方向上延伸并且与第二电压线重叠的第二主体。
根据一些示例实施例，多条连接线中的每一条连接线可以进一步包括：在第二方向上从第一主体延伸的多个第一分支部分；以及在第一方向上从第二主体延伸的多个第二分支部分。
根据一些示例实施例，多个第一分支部分可以与第二电压线重叠，并且多个第二分支部分可以与第一电压线重叠。
根据一些示例实施例，多条连接线可以包括彼此邻近的第一连接线和第二连接线，第一连接线和第二连接线中的每一条可以包括：在第一方向上延伸的第一主体；在第二方向上从第一主体延伸的多个第一分支部分；连接到第一主体的第二主体，第二主体在第二方向上延伸；以及在第一方向上从第二主体延伸的多个第二分支部分，第一连接线的多个第一分支部分和第二连接线的多个第一分支部分可以分别彼此面对并且可以彼此分开，多个第一间隙在第一连接线的多个第一分支部分与第二连接线的多个第一分支部分之间，并且第一连接线的多个第二分支部分和第二连接线的多个第二分支部分可以分别彼此面对并且可以彼此分开，多个第二间隙在第一连接线的多个第二分支部分与第二连接线的多个第二分支部分之间。
根据一些示例实施例，多个第一间隙和多个第二间隙可以被随机地提供在第一连接线与第二连接线之间。
根据一些示例实施例，多条连接线可以包括铝(Al)、钛(Ti)和氮化钛(TiN)中的至少一种。
根据本公开的一些示例实施例的其他方面、特征和特性将通过附图、权利要求和详细描述变得更好理解。
可以使用系统、方法、计算机可读存储介质和/或其组合而执行本公开的这种通用和特定的方面。
附图说明
本公开的某些实施例的以上和其他方面、特征和特性将从结合附图的以下描述中更加明显，其中：
图1是根据一些示例实施例的显示设备的平面图；
图2是根据一些示例实施例的显示设备的平面图；
图3是根据一些示例实施例的显示设备中的一个像素电路的等效电路图；
图4A和图4B是示出图1的显示设备中的区IV的放大图的平面图；
图5是根据一些示例实施例部分地示出显示设备的截面图；
图6A和图6B是根据一些示例实施例示出显示设备中的一些组件的平面图；以及
图7是根据一些示例实施例示出显示设备中的一些组件的平面图。
具体实施方式
因为根据本公开的实施例允许各种改变和数个实施例，所以将在附图中图示并且在书面描述中更详细地描述示例实施例。用于图示一个或多个实施例的附图被参照以便获得充分理解、实施例的实质以及由实现方式所实现目标。然而，实施例可以具有不同形式并且不应被解释为限于本文所阐述的描述。
以下将参照附图更详细地描述示例实施例。不论附图编号如何，相同或一致的那些组件呈现相同的附图标记，并且省略冗余说明。
虽然诸如“第一”、“第二”等的术语可以用于描述各个组件，但是这种组件不限于以上术语。以上术语仅用于区分一个组件与另一组件。
以单数使用的表达包括复数的表达，除非它在上下文中具有明显不同的含义。
应该理解，在本描述中，术语“包括”、“具有”和“包含”意在表示说明书中所公开的特征、数量、步骤、动作、组件、部件或其组合的存在，并且不意在排除一个或多个其他特征、数量、步骤、动作、组件、部件或其组合可以存在或可以添加的可能性。
将理解，当层、区或组件被称为“形成”在另一层、区或组件“上”时，它可以直接或间接形成在另一层、区或组件上。也就是说，例如，可以存在中间的层、区或组件。
为了方便说明，可以夸大附图中组件的尺寸。换言之，因为为了方便说明而任意地图示了附图中组件的尺寸和厚度，以下实施例不限于此。
当某个实施例可以不同地实现时，特定工艺顺序可以与所述顺序不同地执行。例如，两个连续描述的工艺可以基本上同时执行或者以与所述顺序相反的顺序执行。
在说明书中，短语“A和/或B”表示A、B、或者A和B。此外，短语“A和B中的至少一个”表示A、B、或者A和B。
在以下实施例中，将理解，当层、区域或元件等被称为被“连接”时，它们可以被直接连接，或者在层、区域或元件之间可以存在中间的部分。例如，当层、区域或元件等被称为被“电连接”时，它们可以被直接电连接，或者层、区域或元件可以被间接电连接并且可以存在中间的部分。
x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
图1是根据一些示例实施例的显示设备10的平面图。
参照图1，根据一些示例实施例的显示设备10可以包括能够显示图像(例如，静止图像或视频图像)的显示区域DA以及显示区域DA的外侧(例如，显示区域的外面或显示区域的所占空间外面)的外围区域PA。显示设备10可以经由显示区域DA中的多个像素PX的阵列而提供或显示图像。外围区域PA不提供图像并且可以部分地或完全地围绕显示区域DA。因此，外围区域PA可以是边框区域。
显示区域DA的边缘可以完全地具有与矩形或正方形类似的形状。例如，显示区域DA可以包括彼此面对的第一边缘E1和第二边缘E2(例如，在矩形的相对侧)以及在第一边缘E1与第二边缘E2之间彼此面对的第三边缘E3和第四边缘E4(例如，在矩形的相对侧)。根据本公开的实施例不限于具有矩形或正方形形状的显示设备10和/或显示区域DA，并且显示设备10和/或显示区域DA可以根据显示设备10的设计而具有任何合适的形状。根据一些示例实施例，焊盘部分PAD可以与例如第四边缘E4邻近。
显示区域DA可以包括多个像素PX和分别与多个像素PX相对应的像素电路以及可以将电信号分别施加到像素电路的布线。像素电路可以包括薄膜晶体管、存储电容器等。像素PX可以被限定为由电连接到像素电路的发光装置从其发射光的发射区域。发光装置可以包括例如有机发光二极管OLED。多个像素PX可以包括发射第一颜色光的第一像素、发射第二颜色光的第二像素和发射第三颜色光的第三像素。例如，第一像素可以包括红色像素，第二像素可以包括绿色像素，并且第三像素可以包括蓝色像素。
布线可以包括扫描线SL、数据线DL、初始化电压线VL、驱动电压线PL等。扫描线SL可以例如以多个行提供，并且可以被配置为将扫描信号传输到像素电路中的对应的像素电路，数据线DL可以例如以多个列提供，并且可以被配置为将数据信号传输到像素PX中的对应的像素PX，并且多个像素PX可以在扫描线SL与数据线DL之间的交叉点处。另外，初始化电压线VL和驱动电压线PL可以将恒定电压(例如，初始化电压Vint或驱动电压ELVDD)分别施加到像素电路。
另外，用于将电信号从焊盘部分PAD传输到连接到像素电路的布线的多条连接线400可以在显示区域DA中。例如，多条连接线400被电连接到从焊盘部分PAD延伸的多条输入线IL以接收从焊盘部分PAD供应的数据信号，并且被电连接到用于传输数据信号的数据线DL。根据一些示例实施例，多条连接线400在与输入线IL和数据线DL不同的层上，并且可以经由接触孔而被电连接到输入线IL和数据线DL。
此外，因为显示区域DA的与焊盘部分PAD邻近的第四边缘E4的长度大于焊盘部分PAD的长度，所以显示设备10可以包括包含多条输入线IL和多条连接线400的扇出线。多条连接线400可以与从焊盘部分PAD延伸并且延伸到显示区域DA中的数据线DL的多条输入线IL相对应。例如，多条连接线400可以在第一方向DR1上从第四边缘E4的中心延伸，并且随后可以在第二方向DR2上弯曲以朝向第一边缘E1或第二边缘E2延伸。此后，多条连接线400可以在第一方向DR1上再次弯曲以朝向第四边缘E4的相对端延伸。多条连接线400可以每条具有U形。
换言之，多条连接线400可以每条包括在第一方向DR1上延伸的第一主体410和在第二方向DR2上延伸的第二主体420。多条连接线400可以每条包括在第一方向DR1上从显示区域DA的一侧(例如，第四边缘E4)的中心延伸的第1-1主体410-1、在第一方向DR1上从显示区域DA的一侧(例如，第四边缘E4)的相对端中的一个相对端延伸的第1-2主体410-2以及在与第一方向DR1交叉的第二方向DR2上延伸并且将第1-1主体410-1连接到第1-2主体410-2的第二主体420。下文中，第1-1主体410-1和第1-2主体410-2可以共同被称为第一主体410。
基于位于显示设备10的中心处并且在第一方向DR1上延伸的虚拟中心线CL，在虚拟中心线CL左侧处的多条连接线400和在虚拟中心线CL右侧处的多条连接线400可以彼此对称。
通过以上结构，通过显示区域DA的第四边缘E4的中心部分供应的数据信号可以被传输到在显示区域DA中的第四边缘E4的相对侧处的数据线DL。因为多条连接线400不在外围区域PA中而是在显示区域DA中，所以可以减小外围区域PA的面积并且可以减小显示设备10的死区。
显示区域DA可以基于多条连接线400延伸的方向而被划分为多个区。例如，显示区域DA可以包括其中多条连接线400在第一方向DR1上延伸的第一区AR1、其中多条连接线400在第二方向DR2上延伸的第二区AR2以及除了第一区AR1和第二区AR2之外的第三区AR3。多条连接线400的第1-1主体410-1和第1-2主体410-2在第一区AR1中，并且多条连接线400的第二主体420可以在第二区AR2中。
可以存在多个第一区AR1和多个第二区AR2，多个第一区AR1和多个第二区AR2可以每个具有三角形形状。例如，在显示设备10中心处的第一区AR1中，第1-1主体410-1的延伸长度可以从虚拟中心线CL朝向第一边缘E1或第二边缘E2逐渐减小。因此，第一区AR1可以完全地具有三角形形状。在第一区AR1的相对侧处的第二区AR2中，在第二区AR2中的第二主体420在第二方向DR2上从第1-1主体410-1延伸，并且因此，第二主体420的延伸长度可以朝向第四边缘E4逐渐减小。因此，第二区AR2可以每个具有倒三角形形状。在第二区AR2的外侧处的第一区AR1中的每一个中，第1-2主体410-2在第一方向DR1上从第二主体420延伸，第1-2主体410-2的延伸长度可以朝向第一边缘E1或第二边缘E2增大。因此，在第二区AR2的外侧处的第一区AR1可以具有三角形形状。
因为多条连接线400在第一区AR1和第二区AR2中在不同方向上延伸，所以来自第一区AR1和第二区AR2的外部光的反射特性可以彼此不同，并且因此，第一区AR1和第二区AR2可以对于用户不同地可见。为了防止这种情况，多条连接线400可以包括在与第一主体410和第二主体420延伸的方向垂直的方向上延伸的多个分支部分411和421(参见例如图6A)。因而，第一区AR1和第二区AR2可以包括彼此类似的图案，并且因此，可以减小第一区AR1与第二区AR2的反射特性之间的差异。这将在下面参照图6A详细地描述。
此外，外围区域PA可以围绕显示区域DA。外围区域PA不包括像素PX，并且可以包括用于为像素电路提供电信号或电源的驱动器等。另外，焊盘部分PAD在外围区域PA中，并且外围区域PA可以包括用于驱动显示设备10的集成电路。集成电路可以是用于产生数据信号的数据驱动集成电路，但是一个或多个实施例不限于此。焊盘部分PAD可以被安装在显示设备10的外围区域PA上。
印刷电路板500等可以附接到外围区域PA的端部。印刷电路板500等可以不被绝缘层覆盖，而是可以经由在基板100的暴露部分上的端子而被电连接到焊盘部分PAD。印刷电路板500可以被配置为将信号或电源从控制器传输到显示设备10。由控制器产生的控制信号可以经由印刷电路板500和焊盘部分PAD而被分别传输到像素电路。
此外，图1是示出在制造显示设备10的工艺期间的基板100的平面图。在显示设备10的最终产品或包括显示设备10的诸如智能电话的电子装置中，基板100可以被部分地弯曲以便减小被用户识别到的外围区域PA的面积。为此，基板100可以包括是柔性的或是可弯曲的各种材料。
下文中，显示设备10包括有机发光二极管OLED作为发光装置，但是根据一个或多个实施例的显示设备10不限于此。根据一些示例实施例，显示设备10可以包括包含无机材料的无机发光显示器(或无机EL显示设备)，诸如微LED或量子点发光显示设备。例如，包括在显示设备10中的发光装置的发射层可以包括有机材料、无机材料、量子点、有机材料和量子点、或者无机材料和量子点。
图2是根据一些示例实施例的显示设备10的平面图。将省略关于与以上参照图1描述的那些组件相同或类似的组件的描述。
参照图2，在第二方向DR2上笔直延伸的虚设连接线400D可以在第三区AR3中。当多条连接线400仅在显示区域DA的第一区AR1和第二区AR2中并且不在第三区AR3中时，反射条件之间的差异可能根据区而增大，并且多条连接线400可能是可见的。为了防止这种情况，虚设连接线400D在第三区AR3中以减小各个区的反射条件之间的差异并且减小识别到多条连接线400的可能性。虚设连接线400D可以不执行组件之中的电连接。
图3是根据一些示例实施例的显示设备10中的一个像素电路的等效电路图。
参照图3，显示设备10包括包含多个薄膜晶体管T1至T7以及存储电容器Cap的像素电路PC。此外，显示设备10可以包括有机发光二极管OLED作为发光元件，其中，有机发光二极管OLED通过像素电路PC接收驱动电压而发光。
像素电路PC可以包括多个薄膜晶体管和存储电容器。根据一些示例实施例，薄膜晶体管可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6以及第二初始化薄膜晶体管T7，如图3中所示。
驱动薄膜晶体管T1的栅电极被连接到存储电容器Cap的电极，驱动薄膜晶体管T1的源电极和漏电极中的一个经由操作控制薄膜晶体管T5而被连接到驱动电压线PL，并且驱动薄膜晶体管T1的源电极和漏电极中的另一个经由发射控制薄膜晶体管T6而被电连接到有机发光二极管OLED的像素电极。驱动薄膜晶体管T1根据开关薄膜晶体管T2的开关操作而接收数据信号Dm，并且将驱动电流Id供应到有机发光二极管OLED。
开关薄膜晶体管T2的栅电极被连接到第一扫描线SL，开关薄膜晶体管T2的源电极和漏电极中的一个被连接到数据线DL，并且开关薄膜晶体管T2的源电极和漏电极中的另一个被连接到驱动薄膜晶体管T1且同时经由操作控制薄膜晶体管T5而被连接到驱动电压线PL。开关薄膜晶体管T2根据经由第一扫描线SL发送的扫描信号Sn而被导通，以执行其中传输到数据线DL的数据信号Dm被传输到驱动薄膜晶体管T1的开关操作。
补偿薄膜晶体管T3的栅电极被连接到第一扫描线SL，补偿薄膜晶体管T3的源电极和漏电极中的一个被连接到驱动薄膜晶体管T1且同时经由发射控制薄膜晶体管T6被连接到有机发光二极管OLED的像素电极，并且补偿薄膜晶体管T3的源电极和漏电极中的另一个被连接到存储电容器Cap的电极、第一初始化薄膜晶体管T4和驱动薄膜晶体管T1。补偿薄膜晶体管T3根据通过第一扫描线SL传输的扫描信号Sn而被导通，以将驱动薄膜晶体管T1的栅电极与驱动薄膜晶体管T1的源电极和漏电极中的一个(例如，漏电极)彼此电连接以二极管连接驱动薄膜晶体管T1。
第一初始化薄膜晶体管T4的栅电极被连接到第二扫描线SL-1，第一初始化薄膜晶体管T4的源电极和漏电极中的一个被连接到初始化电压线VL的第一初始化电压线VL1，并且第一初始化薄膜晶体管T4的源电极和漏电极中的另一个被连接到存储电容器Cap的电极、补偿薄膜晶体管T3和驱动薄膜晶体管T1。第一初始化薄膜晶体管T4根据通过第二扫描线SL-1传输的前一扫描信号Sn-1而被导通，以将初始化电压Vint传输到驱动薄膜晶体管T1的栅电极并且执行用于对在驱动薄膜晶体管T1的栅电极处的电压进行初始化的初始化操作。
操作控制薄膜晶体管T5的栅电极被连接到发射控制线EL，操作控制薄膜晶体管T5的源电极和漏电极中的一个被连接到驱动电压线PL，并且操作控制薄膜晶体管T5的源电极和漏电极中的另一个被连接到驱动薄膜晶体管T1和开关薄膜晶体管T2。
发射控制薄膜晶体管T6的栅电极被连接到发射控制线EL，发射控制薄膜晶体管T6的源电极和漏电极中的一个被连接到驱动薄膜晶体管T1和补偿薄膜晶体管T3，并且发射控制薄膜晶体管T6的源电极和漏电极中的另一个被电连接到第二初始化薄膜晶体管T7和有机发光二极管OLED的像素电极。
操作控制薄膜晶体管T5和发射控制薄膜晶体管T6根据通过发射控制线EL传输的发射控制信号En而被同时(或并行)导通，以将驱动电压ELVDD传输到有机发光二极管OLED并且允许驱动电流Id在有机发光二极管OLED中流动。
第二初始化薄膜晶体管T7的栅电极可以被连接到在对应的像素PX的下一行中的像素的第三扫描线SL+1。另外，第二初始化薄膜晶体管T7的源电极和漏电极中的一个被连接到发射控制薄膜晶体管T6和有机发光二极管OLED的像素电极，并且第二初始化薄膜晶体管T7的源电极与漏电极中的另一个被连接到初始化电压线VL的第二初始化电压线VL2。
此外，因为第一扫描线SL和第三扫描线SL+1彼此被电连接，所以可以施加同一扫描信号Sn。因此，第二初始化薄膜晶体管T7根据通过第三扫描线SL+1传输的扫描信号Sn而被导通并且执行对有机发光二极管OLED的像素电极进行初始化的操作。
在另一示例中，第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可以一起被连接到第二扫描线SL-1。
存储电容器Cap的一个电极被连接到驱动电压线PL，并且有机发光二极管OLED的对电极被连接到公共电压ELVSS。因此，有机发光二极管OLED通过从驱动薄膜晶体管T1接收驱动电流Id而发光以显示图像。
图3示出像素电路PC包括七个薄膜晶体管T1至T7以及一个存储电容器Cap，但是一个或多个实施例不限于此。包括例如薄膜晶体管的电气组件的数量以及存储电容器的数量可以取决于像素电路PC的设计而变化。
图4A和图4B是示出图1的显示设备10中的区IV的放大图的平面图。
各种电信号可以被施加到显示区域DA。例如，用于调节每个像素的亮度的数据信号等可以被施加到显示区域DA，并且为此，显示设备10可以包括彼此分开、彼此平行的多条数据线DL。参照图4A，多条数据线DL可以在第一方向DR1上从外围区域PA朝向显示区域DA延伸。
为了将数据信号输入到多条数据线DL，彼此分开的多条输入线IL可以在外围区域PA中。多条输入线IL可以被分别电连接到多条数据线DL。在多条输入线IL之中，第一输入线IL1可以被直接连接到多条数据线DL之中的第一数据线DL1，并且第二输入线IL2可以经由多条连接线400而被间接连接到多条数据线DL之中的第二数据线DL2。
例如，多条输入线IL和多条数据线DL可以彼此在不同的层上，并且至少一个绝缘层可以在多条输入线IL与多条数据线DL之间。在此情况下，第一输入线IL1可以经由在至少一个绝缘层中的第一接触孔CNT1而被分别连接到第一数据线DL1。第一接触孔CNT1可以在外围区域PA中。
多条输入线IL和多条连接线400可以彼此在不同的层上，至少一个绝缘层在多条输入线IL与多条连接线400之间。另外，多条连接线400和多条数据线DL可以彼此在不同的层上，至少一个绝缘层在多条连接线400与多条数据线DL之间。因而，因为多条连接线400在与多条输入线IL和多条数据线DL的层不同的层上，所以多条连接线400可以在穿过显示区域DA时将第二输入线IL2连接到第二数据线DL2。
多条连接线400的第1-1主体410-1可以在其端部处经由第二接触孔CNT2而被连接到第二输入线IL2。第二接触孔CNT2可以在外围区域PA中。第1-1主体410-1在第一方向DR1上延伸，并且可以被分别连接到多条连接线400的在第二方向DR2上延伸的第二主体420。第二主体420可以在平面上与数据线DL交叉。第二主体420可以被分别连接到多条连接线400的在第一方向DR1上延伸的第1-2主体410-2。第1-2主体410-2可以经由第三接触孔CNT3而被分别连接到第二数据线DL2，并且为此，第1-2主体410-2可以在其端部处包括在第二方向DR2上的突起。第三接触孔CNT3可以在突起上或者可以在外围区域PA中。第1-2主体410-2可以不与第二数据线DL2重叠。多条连接线400的第1-1主体410-1、第二主体420和第1-2主体410-2可以被整体提供在同一层上并且可以包括相同材料。
根据以上结构，多条输入线IL可以不必在外围区域PA中被直接连接到数据线DL，并且多条输入线IL中的一些输入线IL可以在穿过显示区域DA之后被电连接到多条数据线DL中的一些数据线DL。因此，可以减小外围区域PA的面积。因此，可以减小显示设备10的死区。
参照图4B，显示设备10可以包括用于为像素电路PC(参见例如图3)提供驱动电压ELVDD(参见例如图3)的驱动电压线PL和用于为像素电路PC提供初始化电压Vint(参见例如图3)的初始化电压线VL。
例如，驱动电压线PL在第一方向DR1上延伸，并且初始化电压线VL可以在与第一方向DR1交叉的第二方向DR2上延伸。驱动电压线PL和初始化电压线VL可以彼此在不同的层上，并且因此可以彼此绝缘。
驱动电压线PL和/或初始化电压线VL可以在多条连接线400之上与多条连接线400重叠。也就是说，多条连接线400中的每一条连接线400中的一部分可以与驱动电压线PL和初始化电压线VL中的至少一个重叠。例如，驱动电压线PL可以与在第一方向DR1上延伸的第一主体410重叠，并且初始化电压线VL可以与多条连接线400中的在第二方向DR2上延伸的第二主体420重叠。如上所述，因为驱动电压线PL和初始化电压线VL在连接线400之上与多条连接线400重叠，所以可以减少多条连接线400的对于用户可见的图案。
图5是根据一些示例实施例部分地示出显示设备的截面图。图5可以与沿着图1的线A-A’和图4B的线B-B’截取的显示设备的截面相对应。
参照图5的部分A-A’，基板100可以包括主要包含SiO2的玻璃材料或聚合物树脂。聚合物树脂可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚对萘二甲酸乙二酯、聚对苯二甲酸乙二酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、醋酸丙酸纤维素等。包括聚合物树脂的基板100可以是柔性的、可卷曲的或可弯曲的。基板100可以具有包括无机层和包含上述聚合物树脂的层的多层结构。
缓冲层111可以在基板100上。缓冲层111可以减少或防止杂质、湿气、外来空气或其他污染物从下方渗入基板100，并且可以在基板100上提供平坦化表面。缓冲层111可以包括诸如氧化硅、氮氧化硅和氮化硅的无机绝缘材料，并且可以具有包括所述材料的单层或多层结构。
像素电路PC可以在缓冲层111上。像素电路PC可以包括薄膜晶体管TFT和存储电容器Cap。如以上参照图3所述，像素电路PC可以包括七个薄膜晶体管T1至T7，但是图5示出薄膜晶体管T1至T7之中的驱动薄膜晶体管T1和发射控制薄膜晶体管T6的截面。下文中，为了方便描述，将参照驱动薄膜晶体管T1和发射控制薄膜晶体管T6描述像素电路PC的堆叠结构。
驱动薄膜晶体管T1和发射控制薄膜晶体管T6可以在缓冲层111上。驱动薄膜晶体管T1可以包括半导体层Act1、栅电极GE1、源电极SE1和漏电极DE1。发射控制薄膜晶体管T6可以包括半导体层Act6、栅电极GE6、源电极SE6和漏电极DE6。
驱动薄膜晶体管T1的半导体层Act1和发射控制薄膜晶体管T6的半导体层Act6可以每个包括非晶硅、多晶硅或有机半导体材料。根据一些示例实施例，半导体层Act1和Act6可以每个包括从由铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)组成的群组中选择的至少一个的氧化物。半导体层Act1和Act6中的每一个可以包括采用杂质掺杂的源区和漏区以及在源区与漏区之间的沟道区。
驱动薄膜晶体管T1的栅电极GE1和发射控制薄膜晶体管T6的栅电极GE6可以分别在驱动薄膜晶体管T1的半导体层Act1和发射控制薄膜晶体管T6的半导体层Act6上。根据一些示例实施例，第一栅绝缘层112可以在半导体层Act1和Act6与栅电极GE1和GE6之间。栅电极GE1和GE6可以分别与半导体层Act1和Act6的沟道区重叠。栅电极GE1和GE6可以每个具有包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料的单层或多层结构。
驱动薄膜晶体管T1的源电极SE1和漏电极DE1以及发射控制薄膜晶体管T6的源电极SE6和漏电极DE6可以在半导体层Act1和Act6之上使得第一栅绝缘层112、第二栅绝缘层113、第三栅绝缘层114和层间绝缘层115可以在它们之间。源电极SE1和SE6可以经由在第一栅绝缘层112、第二栅绝缘层113、第三栅绝缘层114和层间绝缘层115中的接触孔而被分别连接到半导体层Act1和Act6的源区，并且漏电极DE1和DE6可以经由在第一栅绝缘层112、第二栅绝缘层113、第三栅绝缘层114和层间绝缘层115中的接触孔而被分别连接到半导体层Act1和Act6的漏区。驱动薄膜晶体管T1的源电极SE1或漏电极DE1可以被连接到发射控制薄膜晶体管T6的源电极SE6或漏电极DE6。
源电极SE1和SE6或者漏电极DE1和DE6可以每个具有包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)的单层或多层结构。例如，源电极SE1和SE6或者漏电极DE1和DE6可以每个具有包括钛层/铝层/钛层的三层结构。
存储电容器Cap可以与驱动薄膜晶体管T1重叠。存储电容器Cap可以包括彼此重叠的第一电容器板CE1和第二电容器板CE2。根据一些示例实施例，驱动薄膜晶体管T1的栅电极GE1可以包括存储电容器Cap的第一电容器板CE1。第二栅绝缘层113可以在第一电容器板CE1与第二电容器板CE2之间。根据一些示例实施例，存储电容器Cap可以不与驱动薄膜晶体管T1重叠，并且存储电容器Cap的第一电容器板CE1可以是与驱动薄膜晶体管T1的栅电极GE1独立的元件。
第一电容器板CE1可以具有与栅电极GE1和GE6相同的材料。第二电容器板CE2可以具有包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)的单层或多层结构。
第一栅绝缘层112、第二栅绝缘层113、第三栅绝缘层114和层间绝缘层115可以每个具有包括诸如氧化硅、氮氧化硅和氮化硅的无机绝缘材料的单层或多层结构。
此外，根据一些示例实施例，薄膜晶体管TFT中的一些薄膜晶体管TFT的栅电极可以在用于集成像素电路PC的第三栅绝缘层114上，并且栅电极可以具有包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料的单层或多层结构。
第一平坦化层116和第二平坦化层117可以在层间绝缘层115上。第一平坦化层116和第二平坦化层117在像素电路PC的薄膜晶体管TFT上以覆盖薄膜晶体管TFT。第一平坦化层116和第二平坦化层117可以包括诸如丙烯酸、苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)等的有机绝缘材料。第一平坦化层116和第二平坦化层117的有机绝缘材料可以是光敏有机绝缘材料。
像素电极210可以在第一平坦化层116和第二平坦化层117上。像素电极210可以经由在第一平坦化层116和第二平坦化层117中的接触孔而被电连接到像素电路PC。
像素电极210可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其化合物的反射层。像素电极210可以包括包含上述材料的反射层以及在反射层上和/或在反射层下的透明导电层。透明导电层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓或氧化铝锌(AZO)。根据一些示例实施例，像素电极210可以具有包括顺序地堆叠的ITO层/Ag层/ITO层的三层结构。
像素限定层119可以在像素电极210上。像素限定层119覆盖像素电极210的边缘并且可以包括与像素电极210的中心部分重叠的开口119OP。
像素限定层119增大了像素电极210的边缘与像素电极210上的对电极230之间的距离以防止或减少在像素电极210的边缘处产生电弧的情况。像素限定层119可以包括诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、HMDSO和酚醛树脂的有机绝缘材料，并且可以由旋涂等获得。
中间层220在像素限定层119上，中间层220与像素电极210相对应。中间层220可以包括发射某一颜色光的聚合物或低分子量有机材料。
对电极230在中间层220上。对电极230可以包括具有相对低功函数的导电材料。例如，对电极230可以包括包含银(Ag)、镁(Mg)、铝(Al)、镍(Ni)、铬(Cr)、锂(Li)、钙(Ca)或其合金的(半)透明层。可替代地，对电极230可以进一步包括在包括以上材料的(半)透明层上的、包括ITO、IZO、ZnO或In2O3的层。根据一些示例实施例，对电极230可以包括银(Ag)和镁(Mg)。对电极230可以被整体提供以完全地覆盖显示区域DA。
像素电极210、中间层220和对电极230的堆叠结构可以配置发光二极管(例如，有机发光二极管OLED)。有机发光二极管OLED可以发射红光、绿光或蓝光，并且在每个有机发光二极管OLED中的发射区域可以与像素PX相对应。因为像素限定层119的开口119OP限定了发射区域的尺寸和/或宽度，所以像素PX的尺寸和/或宽度可以取决于像素限定层119的对应的开口119OP的尺寸和/或宽度。
覆盖层250可以在对电极230上。覆盖层250可以包括LiF。可替代地，覆盖层250可以包括诸如氮化硅的无机绝缘材料和/或有机绝缘材料。根据一些示例实施例，可以省略覆盖层250。
薄膜封装层300可以在覆盖层250上。有机发光二极管OLED可以被薄膜封装层300覆盖。薄膜封装层300可以包括第一无机封装层310和第二无机封装层320以及在第一无机封装层310与第二无机封装层330之间的有机封装层320。
第一无机封装层310和第二无机封装层330可以每个包括一个或多个无机绝缘材料。无机绝缘材料可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和/或氮氧化硅。第一无机封装层310和第二无机封装层330可以通过化学气相沉积方法而获得。
有机封装层320可以包括聚合物基材料。聚合物基材料可以包括丙烯酸基树脂、环氧基树脂、聚酰亚胺、聚乙烯等。例如，有机封装层320可以包括丙烯酸基树脂，例如，聚甲基丙烯酸甲酯、聚丙烯酸等。有机封装层320可以通过固化单体或涂布聚合物而获得。
光学功能层(诸如触摸输入层、抗反射层、滤色器层等)以及外涂层可以在薄膜封装层300上。
接着，参照与图5的B-B’相对应的一部分，多条连接线400可以在基板100与缓冲层111之间。多条连接线400可以在薄膜晶体管TFT下，并且可以在基板100与半导体层Act1和Act6之间。多条连接线400可以每个包括诸如铝(Al)、钛(Ti)和/或氮化钛(TiN)的低电阻导电材料，例如，可以具有包括铝(Al)的单层结构、包括铝(Al)和钛(Ti)的双层结构或者包括铝(Al)和氮化钛(TiN)的双层结构。
因为多条连接线400包括低电阻导电材料，所以可以减小RC延迟。通过减小用于传输诸如数据信号的电信号的多条连接线400的电阻，可以减小用于驱动像素电路的延迟时间，并且因此，可以执行相对高速度的像素电路驱动。因而，更多像素电路可以在显示设备10的显示区域DA中，并且可以获得高分辨率的显示设备。
在比较示例中，在其中多条连接线在与薄膜晶体管的栅电极的层相同的层上并且包括钼(Mo)的具有2.5k分辨率的显示设备中，多条连接线中的每一条连接线可以具有9813欧姆的电阻。相反，根据一些示例实施例，在其中多条连接线400在薄膜晶体管TFT下并且每条连接线400包括包含铝(Al)和氮化钛(TiN)的双层结构且提供3k的分辨率的显示设备中，连接线400中的每一条连接线400可以具有1796欧姆的电阻。根据一些示例实施例，与比较示例的电阻相比，多条连接线400中的每一条连接线400的电阻可以减小81.7％，并且因此，可以大大减小RC延迟。
此外，包括在多条连接线400中的铝(Al)可以具有相对大的热膨胀系数，并且因此，在显示设备的制造工艺期间，多条连接线400可能热膨胀并且覆盖多条连接线400的无机层可能爆裂。为了防止或减少这种情况的出现，根据一些示例实施例，多条连接线400可以每条具有包括钛(Ti)或氮化钛(TiN)的双层结构。
初始化电压线VL可以在多条连接线400上。缓冲层111和第一栅绝缘层112可以在多条连接线400与初始化电压线VL之间。也就是说，初始化电压线VL在第一栅绝缘层112上，并且可以在与栅电极GE1和GE6的层相同的层上。初始化电压线VL可以与多条连接线400中的第二主体420重叠。
扫描线SL可以在初始化电压线VL上。例如，扫描线SL可以在第二栅绝缘层113和/或第三栅绝缘层114上。初始化电压线VL可以在扫描线SL与多条连接线400之间，并且可以与扫描线SL重叠。如上所述，初始化电压线VL可以将扫描线SL和多条连接线400彼此屏蔽。扫描线SL和连接线400可以被配置为分别传输扫描信号和数据信号，并且在扫描线SL与连接线400之间出现的寄生电容可能对显示设备10的显示质量产生不利影响。然而，根据一些示例实施例，施加有恒定电压的初始化电压线VL将扫描线SL和连接线400彼此屏蔽，并且因此，可以减小寄生电容和由于寄生电容引起的耦合效应，并且可以改进显示质量。
多条输入线IL可以在例如第一栅绝缘层112上，并且可以包括与栅电极GE1和GE6的材料相同的材料。在此情况下，多条输入线IL可以经由在第一栅绝缘层112和缓冲层111中的第二接触孔CNT2而被分别连接到多条连接线400。在另一示例中，多条输入线IL可以在第二栅绝缘层113上，并且可以具有与存储电容器Cap的第二电容器板CE2的材料相同的材料。在此情况下，多条输入线IL可以经由在第一栅绝缘层112和第二栅绝缘层113以及缓冲层111中的第二接触孔CNT2而被分别连接到多条连接线400。因而，多条输入线IL可以将数据信号施加到多条连接线400。
数据线DL和驱动电压线PL可以在第一平坦化层116上。数据线DL可以经由在第一平坦化层116、层间绝缘层115、第一栅绝缘层至第三栅绝缘层112、113和114以及缓冲层111中的第三接触孔CNT3而被分别连接到多条连接线400。因而，数据线DL可以从多条连接线400接收数据信号。驱动电压线PL可以与多条连接线400中的每一条连接线400中的一部分重叠，例如，可以与多条连接线400中的每一条连接线400中的第一主体410重叠。
在比较示例中，当多条连接线400在第一平坦化层116上时，第二平坦化层117可以仅在多条连接线400与像素电极210之间。下文中，如参照图6A所述，间隙GP可以在多条连接线400之中的彼此邻近的两条连接线之间。由于间隙GP，可以在第二平坦化层117的上表面上产生凹凸图案，并且当间隙GP与像素电极210重叠时，像素电极210可能不是平坦的。因此，可以存在来自像素电极210的外部光的反射特性的变化，这可能对显示质量产生不利影响。
然而，根据一些示例实施例，如图5中所示，缓冲层111、第一栅绝缘层至第三栅绝缘层112、113和114、层间绝缘层115、第一平坦化层116和第二平坦化层117可以在多条连接线400与像素电极210之间。因为多条连接线400上存在充分的绝缘层，所以即使当间隙GP在两条邻近的连接线400之间时，第二平坦化层117也可以具有平坦的上表面。因此，可以提供平坦的像素电极210，并且可以防止或减少显示质量的退化。
图6A和图6B是根据一些示例实施例示出显示设备中的一些组件的平面图，并且可以与图2的区VI相对应。图6A示出多条连接线的设置，并且图6B示出多条连接线、驱动电压线和初始化电压线的设置。
参照图6A，多条连接线400中的每一条连接线400可以包括在第二方向DR2上从第一主体410延伸的第一分支部分411和在第一方向DR1上从第二主体420延伸的第二分支部分421。
第一分支部分411和第二分支部分421可以每个基于第一主体410和第二主体420而对称地延伸。例如，第一分支部分411可以在与第一主体410延伸的方向(例如，第一方向DR1)垂直的方向(例如，第二方向DR2)上从第一主体410朝向相对侧延伸。另外，第二分支部分421可以在与第二主体420延伸的方向(例如，第二方向DR2)垂直的方向(例如，第一方向DR1)上从第二主体420朝向相对侧延伸。
当多条连接线400不包括第一分支部分411和第二分支部分421时，多条连接线400可以在第一区AR1(参见例如图1)中仅在第一方向DR1上延伸，并且可以在第二区AR2(参见例如图2)中仅在第二方向DR2上延伸，并且因此，第一区AR1和第二区AR2中的多条连接线400的图案可以彼此大不相同。因此，第一区AR1和第二区AR2的光反射特性之间的差异可以增大，并且因此，多条连接线400可以被用户识别到。
然而，根据一些示例实施例，多条连接线400包括第一分支部分411和第二分支部分421，在第一区AR1(参见例如图1)和第二区AR2(参见例如图2)中的多条连接线400可以具有彼此类似的图案。因而，可以减小第一区AR1和第二区AR2的外部光反射特性之间的差异。因此，可以防止或减小用户对多条连接线400的可见性，并且可以防止或减小第一区AR1与第二区AR2之间的区别的可见性以及感知。
此外，彼此面对的分支部分的配对可以在多条连接线400之中的两条邻近的连接线400之间。分支部分的该配对可以以某一距离彼此间隔开，间隙GP在分支部分的该配对之间。关于这点，以下将描述多条连接线400之中的彼此邻近的第一连接线400a和第二连接线400b。
多条连接线400可以包括彼此邻近的第一连接线400a和第二连接线400b。第一连接线400a可以包括第一主体410a、在第二方向DR2上从第一主体410a延伸的第一分支部分411a、连接到第一主体410a并且在第二方向DR2上延伸的第二主体420a以及在第一方向DR1上从第二主体420a延伸的第二分支部分421a。类似地，第二连接线400b可以包括第一主体410b、在第二方向DR2上从第一主体410b延伸的第一分支部分411b、连接到第一主体410b并且在第二方向DR2上延伸的第二主体420b以及在第一方向DR1上从第二主体420b延伸的第二分支部分421b。
第一连接线400a的第一分支部分411a中的每一个和第二连接线400b的第一分支部分411b中的每一个可以配置第一分支部分411p的配对。第一连接线400a中的第一分支部分411a中的每一个和第二连接线400b中的第一分支部分411b中的每一个彼此面对且朝向彼此延伸，并且可以彼此分开，在第一连接线400a中的第一分支部分411a中的每一个与第二连接线400b中的第一分支部分411b中的每一个之间具有距离d。因而，多个第一间隙GP1可以在第一连接线400a的第一分支部分411a与第二连接线400b的第一分支部分411b的对应的配对之间。类似地，第一连接线400a中的第二分支部分421a中的每一个和第二连接线400b中的第二分支部分421b中的每一个彼此面对且朝向彼此延伸，并且可以彼此分开，在第一连接线400a中的第二分支部分421a中的每一个与第二连接线400b中的第二分支部分421b中的每一个之间具有某一距离。因而，多个第二间隙GP2可以在第一连接线400a的第二分支部分421a与第二连接线400b的第二分支部分421b的对应的配对之间。
因为多条连接线400被配置为彼此传输不同的数据信号，所以多条连接线400中的邻近的连接线400之间的分支部分彼此分开以不被短路。也就是说，因为第一连接线400a被配置为将数据信号传输到多条数据线DL中的一条数据线DL并且第二连接线400b被配置为将不同的数据信号传输到多条数据线DL中的另一条数据线DL，所以第一连接线400a和第二连接线400b可以彼此分开，在第一连接线400a与第二连接线400b之间具有第一间隙GP1或第二间隙GP2。
此外，虚设连接线400D可以在第三区AR3中(参见例如图2)，并且虚设连接线400D可以包括与第二分支部分421类似的虚设分支部分401D。因而，可以防止或减少被观察者可感知的第三区AR3与第一区AR1和第二区AR2之间的任何可见区别。
参照图6B，当多条连接线400包括第一分支部分411和第二分支部分421时，驱动电压线PL可以与在第一方向DR1上延伸的第二分支部分421重叠，并且初始化电压线VL可以与在第二方向DR2上延伸的第一分支部分411重叠。因而，由于多条连接线400的第一分支部分411和第二分支部分421以及在多条连接线400之间的第一间隙GP1和第二间隙GP2，可以防止多条连接线400的图案被用户识别到。
图7是根据一些示例实施例示出显示设备中的一些组件的平面图。将省略与以上参照图6A和图6B描述的那些组件相同或类似的组件的描述，并且以下将描述差异。
参照图7，多条连接线400之间的第一间隙GP1和第二间隙GP2的位置可以取决于产生第一间隙GP1和第二间隙GP2的分支部分的延伸长度。因此，第一间隙GP1和第二间隙GP2的位置可以通过改变分支部分的延伸长度而改变。关于这点，以下将描述多条连接线400之中的彼此邻近的第一连接线400a和第二连接线400b。
从第一连接线400a的第一主体410a延伸的第一分支部分411a-1和411a-2可以分别与从第二连接线400b的第一主体410b延伸的第一分支部分411b-1和411b-2相对应。第一连接线400a的第一分支部分411a-1和411a-2以及第二连接线400b的第一分支部分411b-1和411b-2可以被分别提供为第一分支部分的第一配对411p1和第一分支部分的第二配对411p2。
例如，当第一分支部分的第一配对411p1之中的一个第一分支部分411a-1的延伸长度L1被减小时，另一第一分支部分411b-1的延伸长度L2可以被增大。在此情况下，第一分支部分的第一配对411p1之间的第一间隙GP1可以比连接到第一分支部分411b-1的第一主体410b更靠近连接到第一分支部分411a-1的第一主体410a。
类似地，从第一连接线400a的第二主体420a延伸的第二分支部分421a-1和421a-2可以分别与从第二连接线400b的第二主体420b延伸的第二分支部分421b-1和421b-2相对应。第一连接线400a的第二分支部分421a-1和421a-2以及第二连接线400b的第二分支部分421b-1和421b-2可以被分别提供为第二分支部分的第一配对421p1和第二分支部分的第二配对421p2。
例如，当第二分支部分的第一配对421p1之中的一个第二分支部分421a-1的延伸长度被减小时，另一第二分支部分421b-1的延伸长度可以被增大。在此情况下，第二间隙GP2可以比连接到第二分支部分421b-1的第二主体420b更靠近连接到第二分支部分421a-1的第二主体420a。
第一分支部分411的延伸长度可以彼此不同。例如，第一连接线400a中的第一主体410a的第一分支部分之中的一个第一分支部分411a-1的延伸长度L1可以与另一第一分支部分411a-2的延伸长度L3不同。此外，第二连接线400b中的第一主体410b的第一分支部分411b-1和411b-2的延伸长度可以彼此不同。
类似地，第二分支部分421的延伸长度可以彼此不同。在第一连接线400a中的第二主体420a的第二分支部分之中，一个第二分支部分421a-1和另一第二分支部分421a-2可以具有不同的延伸长度。
第一分支部分411和第二分支部分421的延伸长度可以被随机地确定，并且具有不同延伸长度的第一分支部分411和第二分支部分421的位置可以被随机地确定。因而，多条连接线400之间的间隙GP的位置可以是随机的。
当间隙GP被规则地分布时，间隙GP可能被应用为被用户识别的图案。因此，第一分支部分411和第二分支部分421具有彼此不同的延伸长度并且被随机地设置，并且因此，间隙GP可以被随机地设置。因而，可以进一步改进外部光可见性。
已经描述了显示设备，但是根据本公开的实施例不限于此。例如，制造显示设备的方法也可以被包括在本公开的范围内。
根据一个或多个实施例，可以提供其中可以减小死区的面积并且可以防止从显示设备外面识别到显示区域中的图案化的线条的显示设备。另外，可以减小在用于传输电信号的布线之中可能出现的寄生电容以及由寄生电容引起的耦合效应以改进显示质量，并且可以执行显示设备的高速驱动且显示设备可以具有高分辨率。然而，根据本公开的实施例的范围不限于以上特征。
虽然已经参照本公开的示例实施例具体示出并且描述了本公开，但是本领域普通技术人员将理解，可以在其中做出形式和细节上的各种改变而不脱离如由所附权利要求所限定的精神和范围。因此，本公开所请求保护的范围应该由所附权利要求及其等价形式限定。

Claims (20)

1.一种显示设备，包括：
显示区域；
在所述显示区域的外部的外围区域；
基板；
薄膜晶体管，所述薄膜晶体管在所述基板上并且包括半导体层和与所述半导体层的至少一部分重叠的栅电极；
在所述显示区域中并且在第一方向上延伸的多条数据线；
在所述外围区域中的多条输入线；
在所述显示区域中的多条连接线，所述多条连接线将所述多条数据线电连接到所述多条输入线；
在所述基板上并且在所述第一方向上延伸的电源电压线；以及
在所述基板上并且在与所述第一方向交叉的第二方向上延伸的初始化电压线，
其中，所述多条连接线中的每一条连接线的一部分与所述电源电压线和所述初始化电压线中的至少一个重叠。
2.根据权利要求1所述的显示设备，其中，所述多条连接线在所述基板与所述半导体层之间。
3.根据权利要求1所述的显示设备，其中，所述多条连接线中的每一条连接线包括：
在所述第一方向上延伸并且与所述电源电压线重叠的第一主体；以及
在所述第二方向上延伸并且与所述初始化电压线重叠的第二主体。
4.根据权利要求3所述的显示设备，其中，所述多条连接线中的每一条连接线进一步包括：
在所述第二方向上从所述第一主体延伸的多个第一分支部分；以及
在所述第一方向上从所述第二主体延伸的多个第二分支部分。
5.根据权利要求4所述的显示设备，其中，所述多个第一分支部分与所述初始化电压线重叠，并且
所述多个第二分支部分与所述电源电压线重叠。
6.根据权利要求4所述的显示设备，其中，所述多个第一分支部分中的第一个第一分支部分具有与所述多个第一分支部分中的第二个第一分支部分的延伸长度不同的延伸长度，并且
所述多个第二分支部分中的第一个第二分支部分具有与所述多个第二分支部分中的第二个第二分支部分的延伸长度不同的延伸长度。
7.根据权利要求1所述的显示设备，其中，所述多条连接线包括彼此邻近的第一连接线和第二连接线，
所述第一连接线和所述第二连接线中的每一条包括：
在所述第一方向上延伸的第一主体；
在所述第二方向上从所述第一主体延伸的多个第一分支部分；
连接到所述第一主体并且在所述第二方向上延伸的第二主体；以及
在所述第一方向上从所述第二主体延伸的多个第二分支部分，
其中，所述第一连接线的所述多个第一分支部分和所述第二连接线的所述多个第一分支部分分别彼此面对并且彼此分开，多个第一间隙在所述第一连接线的所述多个第一分支部分与所述第二连接线的所述多个第一分支部分之间，并且
所述第一连接线的所述多个第二分支部分和所述第二连接线的所述多个第二分支部分分别彼此面对并且彼此分开，多个第二间隙在所述第一连接线的所述多个第二分支部分与所述第二连接线的所述多个第二分支部分之间。
8.根据权利要求7所述的显示设备，其中，所述多个第一间隙和所述多个第二间隙被随机地提供在所述第一连接线与所述第二连接线之间。
9.根据权利要求1所述的显示设备，其中，所述多条数据线和所述多条连接线彼此在不同的层上。
10.根据权利要求1所述的显示设备，其中，所述初始化电压线与所述栅电极在同一层上。
11.根据权利要求1所述的显示设备，进一步包括覆盖所述薄膜晶体管的绝缘层，
其中，所述电源电压线在所述绝缘层上。
12.根据权利要求1所述的显示设备，其中，所述多条连接线包括铝、钛和氮化钛中的至少一种。
13.一种显示设备，包括：
显示区域；
在所述显示区域的外部的外围区域；
基板；
在所述基板上在所述显示区域中并且在第一方向上延伸的多条数据线；
在所述外围区域中并且被配置为提供电信号的焊盘部分；
在所述外围区域中并且被电连接到所述焊盘部分的多条输入线；
在所述显示区域中并且将所述多条数据线电连接到所述多条输入线的多条连接线；
在所述基板上并且在所述第一方向上延伸的第一电压线；以及
在所述基板上并且在与所述第一方向交叉的第二方向上延伸的第二电压线，
其中，所述多条连接线中的每一条连接线的一部分与所述第一电压线和所述第二电压线中的至少一个重叠。
14.根据权利要求13所述的显示设备，进一步包括薄膜晶体管，所述薄膜晶体管在所述基板上并且包括半导体层和与所述半导体层的至少一部分重叠的栅电极，
其中，所述多条连接线在所述基板与所述半导体层之间。
15.根据权利要求13所述的显示设备，其中，所述多条连接线中的每一条连接线包括：
在所述第一方向上延伸并且与所述第一电压线重叠的第一主体；以及
在所述第二方向上延伸并且与所述第二电压线重叠的第二主体。
16.根据权利要求15所述的显示设备，其中，所述多条连接线中的每一条连接线进一步包括：
在所述第二方向上从所述第一主体延伸的多个第一分支部分；以及
在所述第一方向上从所述第二主体延伸的多个第二分支部分。
17.根据权利要求16所述的显示设备，其中，所述多个第一分支部分与所述第二电压线重叠，并且
所述多个第二分支部分与所述第一电压线重叠。
18.根据权利要求13所述的显示设备，其中，所述多条连接线包括彼此邻近的第一连接线和第二连接线，
所述第一连接线和所述第二连接线中的每一条包括：
在所述第一方向上延伸的第一主体；
在所述第二方向上从所述第一主体延伸的多个第一分支部分；
连接到所述第一主体并且在所述第二方向上延伸的第二主体；以及
在所述第一方向上从所述第二主体延伸的多个第二分支部分，
其中，所述第一连接线的所述多个第一分支部分和所述第二连接线的所述多个第一分支部分分别彼此面对并且彼此分开，多个第一间隙在所述第一连接线的所述多个第一分支部分与所述第二连接线的所述多个第一分支部分之间，并且
所述第一连接线的所述多个第二分支部分和所述第二连接线的所述多个第二分支部分分别彼此面对并且彼此分开，多个第二间隙在所述第一连接线的所述多个第二分支部分与所述第二连接线的所述多个第二分支部分之间。
19.根据权利要求18所述的显示设备，其中，所述多个第一间隙和所述多个第二间隙被随机地提供在所述第一连接线与所述第二连接线之间。
20.根据权利要求13所述的显示设备，其中，所述多条连接线包括铝、钛和氮化钛中的至少一种。
CN202110212301.0A 2020-06-01 2021-02-25 显示设备 Pending CN113764464A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200066062A KR20210149285A (ko) 2020-06-01 2020-06-01 표시 장치
KR10-2020-0066062 2020-06-01

Publications (1)

Publication Number Publication Date
CN113764464A true CN113764464A (zh) 2021-12-07

Family

ID=78705585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110212301.0A Pending CN113764464A (zh) 2020-06-01 2021-02-25 显示设备

Country Status (3)

Country Link
US (1) US11690262B2 (zh)
KR (1) KR20210149285A (zh)
CN (1) CN113764464A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115376452A (zh) * 2022-09-21 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220089131A (ko) * 2020-12-21 2022-06-28 엘지디스플레이 주식회사 발광표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667783B2 (en) 2000-01-21 2003-12-23 Rainbow Displays, Inc. Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle
KR101400284B1 (ko) 2007-04-16 2014-05-30 삼성전자주식회사 폴딩형 멀티 디스플레이 장치
KR102141948B1 (ko) 2013-12-31 2020-08-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
KR102421711B1 (ko) 2015-10-08 2022-07-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102627284B1 (ko) * 2016-05-12 2024-01-22 엘지디스플레이 주식회사 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
KR102460555B1 (ko) 2018-01-03 2022-10-31 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115376452A (zh) * 2022-09-21 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示装置
CN115376452B (zh) * 2022-09-21 2023-09-26 惠科股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20210376036A1 (en) 2021-12-02
US11690262B2 (en) 2023-06-27
KR20210149285A (ko) 2021-12-09

Similar Documents

Publication Publication Date Title
KR20210064498A (ko) 표시장치
CN111668260A (zh) 显示面板
EP3680710A1 (en) Display device including connective wrings within a display area thereof
US11950460B2 (en) Display device
US11925068B2 (en) Display device
EP3761111B1 (en) Display device
KR20220068308A (ko) 표시 장치
US20230263009A1 (en) Display device
CN113764464A (zh) 显示设备
US12105390B2 (en) Display device
CN220798943U (zh) 显示面板和电子装置
KR20220014365A (ko) 표시 장치
KR20210131508A (ko) 디스플레이 장치
KR20210107960A (ko) 표시 패널
JP2022098885A (ja) 表示装置及びその製造方法
CN220733366U (zh) 显示装置
CN221827507U (zh) 显示装置
CN218513458U (zh) 显示设备
CN221598576U (zh) 显示设备
US20240324343A1 (en) Display device
CN219108128U (zh) 显示面板和电子设备
US20240099082A1 (en) Display apparatus
US20230232674A1 (en) Display apparatus
EP4440283A1 (en) Display apparatus
KR20240144688A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination