KR20210149285A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210149285A
KR20210149285A KR1020200066062A KR20200066062A KR20210149285A KR 20210149285 A KR20210149285 A KR 20210149285A KR 1020200066062 A KR1020200066062 A KR 1020200066062A KR 20200066062 A KR20200066062 A KR 20200066062A KR 20210149285 A KR20210149285 A KR 20210149285A
Authority
KR
South Korea
Prior art keywords
lines
branch portions
line
extending
disposed
Prior art date
Application number
KR1020200066062A
Other languages
English (en)
Inventor
박범수
이승찬
이왕조
조재범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200066062A priority Critical patent/KR20210149285A/ko
Priority to US17/107,809 priority patent/US11690262B2/en
Priority to CN202110212301.0A priority patent/CN113764464A/zh
Publication of KR20210149285A publication Critical patent/KR20210149285A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

본 발명은 데드 스페이스의면적을 감소시키고 표시영역에서 패터닝된 배선들이 외부에서 시인되는 것을 방지할 수 있는 표시 장치를 위하여, 표시영역 및 표시영역의 외측에 배치된 주변영역을 포함하는 표시 장치에 있어서, 기판; 기판 상에 배치되며, 반도체층 및 반도체층의 적어도 일부와 중첩되는 게이트전극을 구비한 박막트랜지스터; 표시영역에 위치하며, 제1방향으로 연장된 복수의 데이터선들; 주변영역에 위치한 복수의 입력선들; 표시영역에 위치하되, 복수의 데이터선들과 복수의 입력선들을 전기적으로 연결하는 복수의 연결선들; 기판 상에 배치되며, 제1방향으로 연장되는 전원전압선; 및 기판 상에 배치되며, 제1방향과 교차하는 제2방향으로 연장된 초기화 전압선;을 포함하고, 복수의 연결선들 각각의 일부분은 전원전압선 및 초기화 전압선 중 적어도 하나에 중첩하는, 표시 장치를 제공한다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것으로서, 더 상세하게는 비표시영역을 최소화하면서도 고품질의 이미지를 구현할 수 있는 표시 장치에 관한 것이다.
각종 전기적 신호를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 표시 장치가 소개되고 있다. 또한, 최근에는 표시 장치의 데드 스페이스(Dead space)가 감소하고, 표시영역의 면적이 확대되고 있는 추세이다.
일반적으로 유기발광 표시 장치와 같은 표시 장치는 각 (부)화소의 휘도 등을 제어하기 위해 박막트랜지스터들이 각 (부)화소에 대응하여 배치된다. 이러한 박막트랜지스터들은 전달된 데이터신호 등에 따라 대응하는 (부)화소의 휘도 등을 제어한다. 데이터신호는 표시영역 외측의 주변영역에 위치한 구동부로부터 데이터선을 통해 각 (부)화소들에 전달된다.
종래의 표시 장치의 경우 구동부 등이 위치한 영역의 면적이 넓거나, 구동부에서 표시영역에 이르는 부분의 면적이 넓다는 문제점이 있었다. 그 결과 발광소자가 배치되지 않는 데드 스페이스(Dead space)의 면적이 과도하게 넓다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 데드 스페이스의 면적을 감소시키고 표시영역에서 패터닝된 배선들이 외부에서 시인되는 것을 방지할 수 있는 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역 및 상기 표시영역의 외측에 배치된 주변영역을 포함하는 표시 장치에 있어서, 기판; 상기 기판 상에 배치되며, 반도체층 및 상기 반도체층의 적어도 일부와 중첩되는 게이트전극을 구비한 박막트랜지스터; 상기 표시영역에 위치하며, 제1방향으로 연장된 복수의 데이터선들; 상기 주변영역에 위치한 복수의 입력선들; 상기 표시영역에 위치하되, 상기 복수의 데이터선들과 상기 복수의 입력선들을 전기적으로 연결하는 복수의 연결선들; 상기 기판 상에 배치되며, 상기 제1방향으로 연장되는 전원전압선; 및 상기 기판 상에 배치되며, 상기 제1방향과 교차하는 제2방향으로 연장된 초기화 전압선;을 포함하고, 상기 복수의 연결선들 각각의 일부분은, 상기 전원전압선 및 상기 초기화 전압선 중 적어도 하나에 중첩하는, 표시 장치가 제공된다.
본 실시예에 따르면, 상기 기판 상에 배치되며, 반도체층 및 상기 반도체층의 적어도 일부와 중첩되는 게이트전극을 구비한 박막트랜지스터;를 더 포함하며, 상기 복수의 연결선들은 상기 기판과 상기 반도체층 사이에 배치될 수 있다.
본 실시예에 따르면, 상기 복수의 연결선들 각각은, 상기 제1방향으로 연장되고, 상기 전원전압선과 중첩되는 제1본체부; 및 상기 제2방향으로 연장되고, 상기 초기화 전압선과 중첩되는 제2본체부;를 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 연결선들 각각은, 상기 제2방향을 따라 상기 제1본체부로부터 연장된 제1가지부들; 및 상기 제1방향을 따라 상기 제2본체부로부터 연장된 제2가지부들;을 더 포함할수 있다.
본 실시예에 따르면, 상기 제1가지부들은 상기 초기화 전압선과 중첩되고, 상기 제2가지부들은 상기 전원전압선과 중첩될수 있다.
본 실시예에 따르면, 상기 제1가지부들 중 어느 하나의 연장길이는 다른 하나의 연장길이와 상이하고, 상기 제2가지부들 중 어느 하나의 연장길이는 다른 하나의 연장길이와 상이할 수 있다.
본 실시예에 따르면, 상기 복수의 연결선들은 서로 이웃하는 제1연결선 및 제2연결선을 포함하고, 상기 제1연결선 및 상기 제2연결선은 각각, 상기 제1방향으로 연장된 제1본체부; 상기 제1본체부로부터 상기 제2방향으로 연장된 제1가지부들; 상기 제1본체부와 연결되며, 상기 제2방향으로 연장된 제2본체부; 및 상기 제2본체부로부터 상기 제1방향으로 연장된 제2가지부들;을 포함하고, 상기 제1연결선의 제1가지부들과 상기 제2연결선의 제1가지부들은 각각 서로 대향하되, 서로 이격되어 복수의 제1갭들을 형성하고, 상기 제1연결선의 제2가지부들과 상기 제2연결선의 제2가지부들은 각각 서로 대향하되, 서로 이격되어 복수의 제2갭들을 형성할 수 있다.
본 실시예에 따르면, 상기 복수의 제1갭들 및 상기 복수의 제2갭들은 상기 제1연결선과 상기 제2연결선 사이에서 랜덤하게 배치될 수 있다.
본 실시예에 따르면, 상기 복수의 데이터선들과 상기 복수의 연결선들은 서로 다른 층 상에 배치될 수 있다.
본 실시예에 따르면, 상기 초기화 전압선은 상기 게이트전극과 동일한 층 상에 배치될 수 있다.
본 실시예에 따르면, 상기 박막트랜지스터를 덮는 절연층;을 더 포함하고, 상기 전원전압선은 상기 절연층 상에 배치될 수 있다.
본 실시예에 따르면, 상기 복수의 연결선들은 알루미늄(Al), 및 티타늄(Ti) 또는 질화티타늄(TiN)을 포함할수 있다.
본 발명의 다른 관점에 따르면, 표시영역 및 상기 표시영역의 외측에 배치된 주변영역을 포함하는 표시 장치에 있어서, 기판; 상기 기판 상에 배치되되, 상기 표시영역에서 제1방향으로 연장된 복수의 데이터선들; 상기 주변영역에 위치하며, 전기적 신호를 제공하는 패드부; 상기 주변영역에 위치하며, 상기 패드부와 전기적으로 연결된 복수의 입력선들; 상기 표시영역에 위치하되, 상기 복수의 데이터선들과 상기 복수의 입력선들을 전기적으로 연결하는 복수의 연결선들; 상기 기판 상에 배치되며, 상기 제1방향으로 연장되는 제1전압선; 및 상기 기판 상에 배치되며, 상기 제1방향과 교차하는 제2방향으로 연장된 제2전압선;을 포함하고, 상기 복수의 연결선들 각각의 일 부분은, 상기 제1전압선 및 상기 제2전압선 중 적어도 어느 하나에 중첩하는, 표시 장치가 제공된다.
본 실시예에 따르면, 상기 복수의 연결선들은 상기 기판과 상기 반도체층 사이에 배치될 수 있다.
본 실시예에 따르면, 상기 복수의 연결선들 각각은, 상기 제1방향으로 연장되고, 상기 제1전압선과 중첩되는 제1본체부; 및 상기 제2방향으로 연장되고, 상기 제2전압선과 중첩되는 제2본체부;를 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 연결선들 각각은, 상기 제2방향을 따라 상기 제1본체부로부터 연장된 제1가지부들; 및 상기 제1방향을 따라 상기 제2본체부로부터 연장된 제2가지부들;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1가지부들은 상기 제2전압선과 중첩되고, 상기 제2가지부들은 상기 제1전압선과 중첩될 수 있다.
본 실시예에 따르면, 상기 복수의 연결선들은 서로 이웃하는 제1연결선 및 제2연결선을 포함하고, 상기 제1연결선 및 상기 제2연결선은 각각, 상기 제1방향으로 연장된 제1본체부; 상기 제1본체부로부터 상기 제2방향으로 연장된 제1가지부들; 상기 제1본체부와 연결되며, 상기 제2방향으로 연장된 제2본체부; 및 상기 제2본체부로부터 상기 제1방향으로 연장된 제2가지부들;를 포함하고, 상기 제1연결선의 제1가지부들과 상기 제2연결선의 제1가지부들은 각각 서로 대향하되, 서로 이격되어 복수의 제1갭들을 형성하고, 상기 제1연결선의 제2가지부들과 상기 제2연결선의 제2가지부들은 각각 서로 대향하되, 서로 이격되어 복수의 제2갭들을 형성할 수 있다.
본 실시예에 따르면, 상기 복수의 제1갭들 및 상기 복수의 제2갭들은 상기 제1연결선과 상기 제2연결선 사이에서 랜덤하게 배치될 수 있다.
본 실시예에 따르면, 상기 복수의 연결선들은 알루미늄(Al), 및 티타늄(Ti) 또는 질화티타늄(TiN)을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 데드 스페이스의면적을 감소시키고 표시영역에서 패터닝된 배선들이 외부에서 시인되는 것을 방지할 수 있는 표시 장치를 구현할 수 있다. 또한, 전기적 신호를 전달하는 배선들 사이에 발생할 수 있는 기생 커패시턴스 및 이로 인한 커플링 문제를 최소화하여 표시 품질을 개선할 수 있고, 또한 고속 구동이 가능하며 고해상도를 갖는 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소회로의 등가회로도이다.
도 4a 및 도 4b는 도 1의 표시 장치의 IV 영역을 확대하여 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 나타낸 단면도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 표시 장치의 일부 구성의 배치를 개략적으로 나타낸 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 일부 구성의 배치를 개략적으로 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 이미지가 표시되는 표시영역(DA)과, 표시영역(DA) 외측의 주변영역(PA)을 포함할 수 있다. 표시 장치(10)는 표시영역(DA)에 배열된 복수의 화소(PX)들의 어레이를 통해 이미지를 제공할 수 있다. 주변영역(PA)은 이미지를 제공하지 않는 영역으로서, 표시영역(DA)을 전체적으로 또는 부분적으로 둘러쌀 수 있다.
표시영역(DA)의 가장자리는 전체적으로는 직사각형 또는 정사각형과 유사한 형상을 가질 수 있다. 일 예로, 표시영역(DA)은 상호 마주보는 제1가장자리(E1)와 제2가장자리(E2), 및 제1가장자리(E1)와 제2가장자리(E2) 사이에 위치하고 상호 마주보는 제3가장자리(E3)와 제4가장자리(E4)를 포함할 수 있다. 패드부(PAD)는 예컨대, 제4가장자리(E4)에 인접할 수 있다.
표시영역(DA)에는 복수의 화소(PX)들 및 복수의 화소(PX)들에 각각 대응하는 화소회로들이 배치될 수 있고, 화소회로들에 각각 전기적인 신호를 인가할 수 있는 배선들이 위치할 수 있다. 화소회로는 박막트랜지스터들 및 스토리지 커패시터 등을 포함할 수 있다. 화소(PX)는 화소회로와 전기적으로 연결된 발광소자에 의해 빛이 발광하는 발광영역으로 정의될 수 있다. 발광소자는 예컨대, 유기발광다이오드(Organic Light Emitting Display; OLED)일 수 있다. 복수의 화소(PX)들은 제1색의 광을 방출하는 제1화소들, 제2색의 광을 방출하는 제 화소들 및 제3색의 광을 방출하는 제3화소들을 포함할 수 있다. 예를 들어, 제1화소는 적색 화소이고, 제2화소는 녹색 화소이고, 제3화소는 청색 화소일 수 있다.
배선들은 스캔선(SL)들, 데이터선(DL)들, 초기화 전압선(VL)들, 구동전압선(PL)들 등을 포함할 수 있다. 스캔선(SL)들은, 일 예로 복수의 행으로 배열되어 스캔신호를 화소회로에 전달하고, 데이터선(DL)들은, 일 예로 복수의 열로 배열되어 데이터신호를 화소(PX)들에 전달할 수 있으며, 복수의 화소(PX)들은 스캔선(SL)들과 데이터선(DL)들의 교차부에 위치할 수 있다. 또한, 초기화 전압선(VL)들 및 구동전압선(PL)들은 각각 화소회로들에 정전압, 예컨대 초기화 전압(Vint) 또는 구동전압(ELVDD) 등을 인가할 수 있다.
또한, 표시영역(DA)에는, 패드부(PAD)로부터 공급되는 전기적 신호를 화소회로들과 연결된 배선들에 전달하기 위한 복수의 연결선(400)들이 위치할 수 있다. 예컨대, 복수의 연결선(400)들은 패드부(PAD)으로부터 연장된 복수의 입력선(IL)들과 전기적으로 연결되어 패드부(PAD)으로부터 공급되는 데이터신호를 인가 받을 수 있고, 또한 데이터선(DL)들과 전기적으로 연결되어 상기 데이터신호를 데이터선(DL)들에 전달할 수 있다. 일 예로, 복수의 연결선(400)들은 입력선(IL)들 및 데이터선(DL)들과 상이한 층에 배치되고, 컨택홀을 통해 입력선(IL)들 및 데이터선(DL)들과 전기적으로 연결될 수 있다.
한편, 패드부(PAD)의 길이보다 패드부(PAD)에 인접한 표시영역(DA)의 제4가장자리(E4)의 길이가 더 길기 때문에, 표시 장치(10)는 복수의 입력선(IL)들 및 복수의 연결선(400)들을 구비한 팬아웃(fan-out) 배선을 포함할 수 있다. 복수의 연결선(400)들은 패드부(PAD)으로부터 연장된 복수의 입력선(IL)들과 대응되고 표시영역(DA)에 배치된 데이터선(DL)들과 대응될 수 있다. 일 예로, 복수의 연결선(400)들은 제4가장자리(E4)의 중앙부로부터 제1방향(DR1)으로 연장된 후, 제2방향으로 절곡되어 제1가장자리(E1) 또는 제2가장자리(E2)를 향해 연장되고, 그 다음 다시 제1방향(DR1)으로 절곡되어 제4가장자리(E4)의 양측 끝단부를 향해 연장될 수 있다. 복수의 연결선(400)들은 전체적으로 U자 모양을 형성할 수 있다.
다시 말하면, 복수의 연결선(400)들은 제1방향(DR1)으로 연장된 제1본체부(410) 및 제2방향(DR2)으로 연장된 제2본체부(420)를 포함할 수 있다. 복수의 연결선(400)들은 각각 표시영역(DA)의 일측변(예컨대, 제4가장자리)의 중앙부에서 제1방향(DR1)을 따라 연장된 제1-1본체부(410-1), 표시영역(DA)의 일측변(예컨대, 제4가장자리)의 양측부에서 제1방향(DR1)을 따라 연장된 제1-2본체부(410-2), 및 제1방향(DR1)과 교차하는 방향인 제2방향(DR2)을 따라 연장되며, 제1-1본체부(410-1)와 제1-2본체부(410-2) 사이를 연결하는 제2본체부(420)를 포함할 수 있다. 이하, 제1-1본체부(410-1)와 제1-2본체부(410-2)를 제1본체부(410)라 통칭할 수 있다.
표시 장치(10)의 중심에 위치하며 제1방향(DR1)을 따라 연장되는 가상의 중심선(CL)을 기준으로, 중심선(CL)의 좌측에 배열된 복수의 연결선(400)들과 중심선(CL)의 우측에 배열된 복수의 연결선(400)들은 실질적으로 좌우 대칭일 수 있다.
상기한 구조를 통해, 표시영역(DA)의 제4가장자리(E4)의 중앙부를 통해 공급되는 데이터신호는 표시영역(DA)의 제4가장자리(E4)의 양측의 데이터선(DL)들로 전달될 수 있다. 복수의 연결선(400)들이 주변영역(PA)에 위치하지 않고, 표시영역(DA)에 위치하므로, 주변영역(PA)의 면적이 감소하게 되며, 따라서 표시 장치(10)의 데드 스페이스가 축소될 수 있다.
표시영역(DA)은 복수의 연결선(400)들의 연장방향을 기준으로 복수의 영역들로 구획될 수 있다. 예를 들어, 표시영역(DA)은 복수의 연결선(400)들이 제1방향(DR1)으로 연장된 영역인 제1영역(AR1), 복수의 연결선(400)들이 제2방향(DR2)으로 연장된 제2영역(AR2), 및 제1영역(AR1)과 제2영역(AR2)을 제외한 나머지 제3영역(AR3)을 포함할 수 있다. 제1영역(AR1)에는 복수의 연결선(400)들의 제1-1본체부(410-1) 및 제1-2본체부(410-2)기 위치하고, 제2영역(AR2)에는 복수의 연결선(400)들의 제2본체부(420)가 위치할 수 있다.
제1영역(AR1)과 제2영역(AR2)은 각각 복수 개 일 수 있으며, 각각 삼각형 형상을 가질 수 있다. 구체적으로, 표시 장치(10)의 중앙에 위치한 제1영역(AR1)의 경우, 제1-1본체부(410-1)의 연장길이는 중심선(CL)으로부터 제1가장자리(E1) 또는 제2가장자리(E2)로 갈수록 짧아질 수 있다. 이에 의해, 제1영역(AR1)의 전체적인 형상은 삼각형이 될 수 있다. 제1영역(AR1)의 양측에 위치하는 제2영역(AR2)들의 경우, 제2영역(AR2)에 위치하는 제2본체부(420)는 제1-1본체부(410-1)로부터 제2방향(DR2)을 따라 연장되므로, 제2본체부(420)의 연장길이는 제4가장자리(E4)에 인접할수록 짧아질 수 있다. 이에 의해, 제2영역(AR2)들 각각의 형상은 역삼각형일 수 있다. 제2영역(AR2)들의 외측에 위치하는 제1영역(AR1)의 경우, 제1-2본체부(410-2)는 제2본체부(420)로부터 제1방향(DR1)을 따라 연장되므로, 제1-2본체부(410-2)의 연장길이는 제1가장자리(E1) 또는 제2가장자리(E2)에 인접할수록 길어질 수 있다. 이에 의해, 제2영역(AR2)들의 외측에 위치한 제1영역(AR1)들은 삼각형 형상을 가질 수 있다.
이와 같은 제1영역(AR1)과 제2영역(AR2)에서는 복수의 연결선(400)의 연장방향이 다르므로, 제1영역(AR1)과 제2영역(AR2)에서의 외광의 반사 특성이 상이할 수 있으며, 그 결과 제1영역(AR1)과 제2영역(AR2)이 사용자에게 구별되어 시인될 수 있다. 이를 방지하기 위해, 복수의 연결선(400)들은, 제1및 제2본체부(410, 420)의 연장 방향과 수직한 방향으로 연장된 복수의 가지부(411, 412, 도 6a 참조)들을 포함할 수 있다. 이를 통해, 제1영역(AR1)과 제2영역(AR2)은 서로 유사한 패턴을 포함함으로써, 제1영역(AR1)과 제2영역(AR2) 간의 반사 특성의 차이를 감소시킬 수 있다. 이에 대하여, 이하 도 6a을 참조하여 상세히 설명하도록 한다.
한편, 주변영역(PA)은 표시영역(DA)을 둘러쌀 수 있다. 주변영역(PA)은 화소(PX)들이 배치되지 않은 영역으로, 화소회로에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 또한, 주변영역(PA)에는 패드부(PAD)가 배치되며, 표시 장치(10)를 구동하는 집적회로를 포함할 수 있다. 이러한 집적회로는 데이터신호를 생성하는 데이터 드라이버 집적회로일 수 있지만, 본 발명이 이에 한정되는 것은 아니다. 패드부(PAD)는 표시 장치(10)의 주변영역(PA)에 실장될 수 있다.
주변영역(PA)의 일 단부에는 인쇄회로기판(500) 등이 부착될 수 있다. 이러한 인쇄회로기판(500) 등은 절연층에 의해 덮이지 않고 노출된 기판(100) 상의 단자(미도시)를 통해 패드부(PAD)와 전기적으로 연결될 수 있다. 인쇄회로기판(500)은 제어부(미도시)의 신호 또는 전원을 표시 장치(10)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(500) 및 패드부(PAD)를 통해 화소회로들에 각각 전달될 수 있다.
한편, 도 1은 표시 장치(10)의 제조 과정 중의 기판(100)의 모습을 나타낸 평면도를 예시적으로 도시하고 있다. 최종적인 표시 장치(10)나 표시 장치(10)를 포함하는 스마트폰 등의 전자장치에 있어서는, 사용자에 의해 인식되는 주변영역(PA)의 면적을 최소화하기 위해, 기판(100)의 일부가 벤딩될 수 있다. 이를 위해, 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있다.
이하에서는 표시 장치(10)가 발광소자로서, 유기발광다이오드(Organic Light Emitting Display; OLED)를 포함하는 것을 설명하지만, 본 발명의 표시 장치(10)는 이에 제한되지 않는다. 다른 실시예로서, 표시 장치(10)는 마이크로 LED와 같은 무기물을 포함하는 발광 표시 장치(Inorganic Light Emitting Display 또는 무기 EL 표시 장치)이거나, 양자점 발광 표시 장치(Quantum dot Light Emitting Display)와 같은 표시 장치일 수 있다. 예컨대, 표시 장치(10)에 구비된 발광소자의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 2은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다. 앞서 도 1을 참조하여 설명한 구성과 동일 또는 유사한 구성에 대한 설명은 생략하도록 한다.
도 2를 참조하면, 제3영역(AR3)에는 제2방향(DR2)을 따라 일직선 형상으로 연장된 더미연결선(400D)들이 배치될 수 있다. 표시영역(DA)의 제1영역(AR1) 및 제2영역(AR2)에만 복수의 연결선(400)들이 배치되고 나머지 제3영역(AR3)에는 배치되지 않을 경우, 영역들에 따라 반사 조건의 차이가 커질 수 있고, 복수의 연결선(400)들이 시인될 수도 있다. 이를 방지하기 위해, 제3영역(AR3)에 더미연결선(400D)을 배치함으로써 영역들에 따른 반사 조건의 차이를 완화시키고, 따라서 복수의 연결선(400)들이 시인될 가능성을 최소화할 수 있다. 더미연결선(400D)은 구성요소 간의 전기적 연결의 역할을 수행하지 않을 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소회로의 등가회로도이다.
도 3을 참조하면, 표시 장치(10)는 복수의 박막트랜지스터(T1 내지 T7) 및 스토리지 커패시터(storage capacitor, Cap)를 포함하는 화소회로(PC)를 구비한다. 그리고, 표시 장치(10)는 발광요소로서, 화소회로(PC)를 통해 구동 전압을 전달받아 발광하는 유기발광다이오드(Organic Light Emitting Diode, OLED)를 구비할 수 있다.
화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 일 실시예에 따르면, 도 3에 도시된 바와 같이 박막트랜지스터들은 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
구동 박막트랜지스터(T1)의 게이트전극은 스토리지 커패시터(Cap)의 전극에 연결되어 있고, 구동 박막트랜지스터(T1)의 소스전극 및 드레인전극 중 하나는 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 소스전극 및 드레인전극 중 다른 하나는 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류(Id)를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 제1스캔선(SLn)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 소스전극 및 드레인전극 중 하나는 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 소스전극 및 드레인전극 중 다른 하나는 구동 박막트랜지스터(T1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 제1스캔선(SLn)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 제1스캔선(SLn)에 연결되어 있고, 보상 박막트랜지스터(T3)의 소스전극 및 드레인전극 중 하나는 구동 박막트랜지스터(T1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 소스전극 및 드레인전극 중 다른 하나는 스토리지 커패시터(Cap)의 전극, 제1초기화 박막트랜지스터(T4) 및 구동 박막트랜지스터(T1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 제1스캔선(SLn)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 게이트전극(G1)과 소스전극 및 드레인전극 중 하나(예, 드레인전극)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 제1스캔선(SLn-1)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 소스전극 및 드레인전극 중 하나는 초기화 전압선(VL) 중 제1초기화 전압선(VL1)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 소스전극 및 드레인전극 중 다른 하나는 스토리지 커패시터(Cap)의 전극, 보상 박막트랜지스터(T3) 및 구동 박막트랜지스터(T1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 제1스캔선(SLn-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광제어라인(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 소스전극 및 드레인전극 중 하나는 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 소스전극 및 드레인전극 중 다른 하나는 구동 박막트랜지스터(T1) 및 스위칭 박막트랜지스터(T2)와 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광제어라인(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 소스전극 및 드레인전극 중 하나는 구동 박막트랜지스터(T1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 소스전극 및 드레인전극 중 다른 하나는 제2초기화 박막트랜지스터(T7) 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(Id)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 해당하는 화소(PX)의 이후 행에 배치된 화소의 제3스캔선(SLn+1)에 연결될 수 있다. 또한, 제2초기화 박막트랜지스터(T7)의 소스전극 및 드레인전극 중 하나는 발광제어 박막트랜지스터(T6) 및 유기발광다이오드(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 소스전극 및 드레인전극 중 다른 하나는 초기화 전압선(VL) 중 제2초기화 전압선(VL2)에 연결되어 있다.
한편, 제1스캔선(SLn)과 제3스캔선(SLn+1)은 서로 전기적으로 연결됨으로써, 동일한 스캔신호(Sn)가 인가될 수 있다. 따라서, 제2초기화 박막트랜지스터(T7)는 제3스캔선(SLn+1)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시키는 동작을 수행할 수 있다.
다른 예로, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)는 제1스캔선(SLn-1)에 함께 연결될 수 있다.
스토리지 커패시터(Cap)의 하나의 전극은 구동전압선(PL)에 연결되어 있으며, 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(Id)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 3은 화소회로(PC)가 7개의 박막트랜지스터(T1 내지 T7)와 1개의 스토리지 커패시터(Cap)를 포함하는 것을 설명하였으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터 및 스토리지 커패시터의 개수는 화소회로(PC)의 디자인에 따라 다양하게 변경될 수 있다.
도 4a 및 도 4b는 도 1의 표시 장치의 IV 영역을 확대하여 개략적으로 나타낸 평면도이다.
표시영역(DA)에는 다양한 전기적 신호가 인가될 수 있다. 예컨대, 각 화소에서의 밝기를 조절하기 위한 데이터신호 등이 표시영역(DA)에 인가될 수 있으며, 이를 위해 표시 장치(10)는, 상호 이격되어 평행하게 배치된 복수의 데이터선(DL)들을 포함할 수 있다. 도 4a를 참조하면, 복수의 데이터선(DL)들은 주변영역(PA)으로부터 표시영역(DA)으로 제1방향(DR1)을 따라 연장될 수 있다.
이러한 복수의 데이터선(DL)들에 데이터신호를 입력하기 위해, 주변영역(PA)에는 상호 이격된 복수의 입력선(IL)들이 위치할 수 있다. 복수의 입력선(IL)들은 각각 복수의 데이터선(DL)들과 전기적으로 연결될 수 있다. 복수의 입력선(IL)들 중 제1입력선(IL1)들은 각각 복수의 데이터선(DL)들 중 제1데이터선(DL1)들과 직접적으로 연결될 수 있고, 복수의 입력선(IL)들 중 제2입력선(IL2)들은 각각 복수의 연결선(400)들을 통해 복수의 데이터선(DL)들 중 제2데이터선(DL2)들과 간접적으로 연결될 수 있다.
일 예로, 복수의 입력선(IL)들과 복수의 데이터선(DL)들은 서로 상이한 층에 배치될 수 있고, 이들 사이에 적어도 하나의 절연층이 개재될 수 있다. 이 경우, 제1입력선(IL1)들은 각각 적어도 하나의 절연층에 형성된 제1컨택홀(CNT1)을 통해 제1데이터선(DL1)들과 접속할 수 있다. 제1컨택홀(CNT1)은 주변영역(PA)에 위치할 수 있다.
복수의 입력선(IL)들과 복수의 연결선(400)들은 서로 상이한 층에 배치될 수 있고, 이들 사이에 적어도 하나의 절연층이 개재될 수 있다. 또한, 복수의 연결선(400)들과 복수의 데이터선(DL)들은 서로 상이한 층에 배치될 수 있고, 이들 사이에 적어도 하나의 절연층이 개재될 수 있다. 이처럼, 복수의 연결선(400)들은 복수의 입력선(IL)들 및 복수의 데이터선(DL)들과 상이한 층에 배치되므로, 표시영역(DA)을 경유하여 제2입력선(IL2)들과 제2데이터선(DL2)들을 서로 연결시킬 수 있다.
복수의 연결선(400)들의 제1-1본체부(410-1)들은 각각 그 일 단부에서 제2입력선(IL2)들과 제2컨택홀(CNT2)들을 통해 접속할 수 있다. 제2컨택홀(CNT2)은 주변영역(PA)에 위치할 수 있다. 제1-1본체부(410-1)들은 제1방향(DR1)을 따라 연장되고, 제2방향(DR2)을 따라 연장된 복수의 연결선(400)들의 제2본체부(420)들과 각각 연결될 수 있다. 제2본체부(420)들은 데이터선(DL)들과 평면 상에서 교차할 수 있다. 제2본체부(420)들은 제1방향(DR1)을 따라 연장된 복수의 연결선(400)들의 제1-2본체부(410-2)들과 각각 연결될 수 있다. 제1-2본체부(410-2)들은 각각 제3컨택홀(CNT3)들을 통해 제2데이터선(DL2)들과 접속할 수 있고, 이를 위해 제1-2본체부(410-2)들은 각각 그 단부에 제2방향(DR2)으로 돌출된 부분들을 포함할 수 있다. 제3컨택홀(CNT3)들은 각각 상기 돌출된 부분들 상에 위치할 수 있고, 주변영역(PA)에 배치될 수 있다. 제1-2본체부(410-2)들은 제2데이터선(DL2)들과 중첩되지 않을 수 있다. 복수의 연결선(400)들의 제1-1본체부(410-1), 제2본체부(420) 및 제1-2본체부(410-2)는 동일한 층 상에서 일체로 형성될 수 있고, 동일한 물질을 포함할 수 있다.
이와 같은 구성을 통해, 모든 복수의 입력선(IL)들이 주변영역(PA)에서 데이터선(DL)들과 직접 접속될 필요가 없으며, 복수의 입력선(IL)들 중 일부가 복수의 연결선(400)들을 통해 표시영역(DA)을 경유하여 복수의 데이터선(DL)들 중 일부와 각각 전기적으로 연결될 수 있으므로, 주변영역(PA)의 면적을 감소시킬 수 있다. 따라서, 표시 장치(10)의 데드 스페이스가 최소화될 수 있다.
도 4b를 참조하면, 표시 장치(10)는 화소회로(PC, 도 3)에 구동전압(ELVDD, 도 3)을 제공하기 위한 구동전압선(PL) 및 초기화 전압(Vint, 도 3)을 제공하기 위한 초기화 전압선(VL)을 포함할 수 있다.
일 예로, 구동전압선(PL)은 제1방향(DR1)을 따라 연장되며, 초기화 전압선(VL)은 제1방향(DR1)과 교차하는 제2방향(DR2)을 따라 연장될 수 있다. 구동전압선(PL)과 초기화 전압선(VL)은 서로 상이한 층에 배치될 수 있고, 따라서 서로 절연될 수 있다.
구동전압선(PL) 및/또는 초기화 전압선(VL)은 복수의 연결선(400)들 상에 중첩되어 배치될 수 있다. 즉, 복수의 연결선(400)들 각각의 일부분은, 구동전압선(PL) 및 초기화 전압선(VL) 중 적어도 하나와 중첩할 수 있다. 일 예로, 구동전압선(PL)은 복수의 연결선(400)들 중 제1방향(DR1)을 따라 연장된 제1본체부(410)들과 중첩될 수 있고, 초기화 전압선(VL)은 복수의 연결선(400)들 중 제2방향(DR2)을 따라 연장된 제2본체부(420)들과 중첩될 수 있다. 상기한 바와 같이, 구동전압선(PL) 및 초기화 전압선(VL)이 복수의 연결선(400)들 상부에 중첩되어 배치되므로, 복수의 연결선(400)들의 패턴이 사용자들에 의해 시인되는 현상을 최소화할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 나타낸 단면도이다. 도 5은 도 1의 A-A' 선을 따라 취한 단면 및 도 4b의 B-B' 선을 따라 취한 단면에 대응할 수 있다.
우선 도 5의 A-A' 부분을 참조하면, 기판(100)은 SiO2를 주성분으로 하는 글래스재 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
기판(100) 상에는 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조로 이루어질 수 있다.
버퍼층(111) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT)들 및 스토리지 커패시터(Cap)를 포함할 수 있다. 앞서 도 3을 참조하여 설명한 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터(T1 내지 T7)를 포함할 수 있으나, 도 5는 박막트랜지스터(TFT)들 중 제1박막트랜지스터(TFT1) 및 제6박막트랜지스터(TFT6)의 단면을 도시하고 있다. 이하 설명의 편의를 위해 제1박막트랜지스터(TFT1) 및 제6박막트랜지스터(TFT6)를 통하여 화소회로(PC)의 적층 구조를 설명하도록 한다.
버퍼층(111) 상에는 제1박막트랜지스터(TFT1) 및 제6박막트랜지스터(TFT6)가 배치될 수 있다. 제1박막트랜지스터(TFT1)는 반도체층(Act1), 게이트전극(GE1), 소스전극(SE1) 및 드레인전극(DE1)을 포함할 수 있다. 제6박막트랜지스터(TFT6)는 반도체층(Act6), 게이트전극(GE6), 소스전극(SE6) 및 드레인전극(DE6)을 포함할 수 있다.
제1박막트랜지스터(TFT1)의 반도체층(Act1) 및 제6박막트랜지스터(TFT6)의 반도체층(Act6)은 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함할 수 있다. 일부 실시예에서, 반도체층들(Act1, Act6)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층들(Act1, Act6) 각각은 불순물이 도핑된 소스영역 및 드레인영역과 소스영역과 드레인영역 사이의 채널영역을 포함할 수 있다.
제1박막트랜지스터(TFT1)의 반도체층(Act1) 및 제6박막트랜지스터(TFT6)의 반도체층(Act6)의 상부에는 각각 제1박막트랜지스터(TFT1)의 게이트전극(GE1) 및 제6박막트랜지스터(TFT6)의 게이트전극(GE6)이 배치될 수 있다. 일 실시예에서, 반도체층들(Act1, Act6)과 게이트전극들(GE1, GE6) 사이에는 제1게이트절연층(112)이 배치될 수 있다. 게이트전극들(GE1, GE6)은 각각 반도체층들(Act1, Act6)의 채널영역과 중첩할 수 있다. 게이트전극들(GE1, GE6)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일 층 또는 다층 구조일 수 있다.
제1박막트랜지스터(TFT1)의 소스전극(SE1) 및 드레인전극(DE1)과 제6박막트랜지스터(TFT6)의 소스전극(SE6) 및 드레인전극(DE6)은, 반도체층들(Act1, Act6)들과의 사이에 제1게이트절연층(112), 제2게이트절연층(113), 제3게이트절연층(114), 및 층간절연층(115)이 개재되도록 반도체층들(Act1, Act6)들 상부에 배치될 수 있다. 소스전극들(SE1, SE6)은 제1게이트절연층(112), 제2게이트절연층(113), 제3게이트절연층(114), 및 층간절연층(115)에 형성된 컨택홀을 통해 반도체층들(Act1, Act6)의 소스영역에 각각 연결될 수 있고, 드레인전극들(DE1, DE6)은 제1게이트절연층(112), 제2게이트절연층(113), 제3게이트절연층(114), 및 층간절연층(115)에 형성된 컨택홀을 통해 반도체층들(Act1, Act6)의 드레인영역에 각각 연결될 수 있다. 제1박막트랜지스터(TFT1)의 소스전극(SE1) 또는 드레인전극(DE1)은 제6박막트랜지스터(TFT6)의 소스전극(SE6) 또는 드레인전극(DE6)과 연결될 수 있다.
소스전극들(SE1, SE6) 또는 드레인전극들(DE1, DE6)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다. 예컨대, 소스전극들(SE1, SE6) 또는 드레인전극들(DE1, DE6)은 티타늄층/알루미늄층/티타늄층의 3층 구조일 수 있다.
스토리지 커패시터(Cap)는 제1박막트랜지스터(TFT1)와 중첩하여 배치될 수 있다. 스토리지 커패시터(Cap)는 서로 중첩하는 제1축전판(CE1)과 제2축전판(CE2)을 포함할 수 있다. 일부 실시예에서, 제1박막트랜지스터(TFT1)의 게이트전극(GE1)이 스토리지 커패시터(Cap)의 제1축전판(CE1)을 포함할 수 있다. 제1축전판(CE1)과 제2축전판(CE2) 사이에 제2게이트절연층(113)이 배치될 수 있다. 다른 실시예로서, 스토리지 커패시터(Cap)는 제1박막트랜지스터(TFT1)와 중첩하지 않을 수 있으며, 스토리지 커패시터(Cap)의 제1축전판(CE1)은 제1박막트랜지스터(TFT1)의 게이트전극(GE1)과 별개의 독립된 구성요소일 수 있다.
제1축전판(CE1)은 게이트전극들(GE1, GE6)과 동일한 물질을 포함할 수 있다. 제2축전판(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
제1게이트절연층(112), 제2게이트절연층(113), 제3게이트절연층(114) 및 층간절연층(115)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
한편, 일부 실시예에 따라, 화소회로의 집적화를 위해 박막트랜지스터(TFT)들 중 일부 트랜지스터의 게이트전극은 제3게이트절연층(114) 상에 배치될 수 있고, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일 층 또는 다층 구조일 수 있다.
층간절연층(115) 상에는 제1평탄화층(116) 및 제2평탄화층(117)이 배치될 수 있다. 제1평탄화층(116) 및 제2평탄화층(117)은 화소회로(PC)의 박막트랜지스터(TFT) 상에 배치되어 이를 커버할 수 있다. 제1평탄화층(116) 및 제2평탄화층(117)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기 절연물을 포함할 수 있다. 제1평탄화층(116) 및 제2평탄화층(117)의 유기절연물은 감광성 유기절연물일 수 있다.
화소전극(210)은 제1평탄화층(116) 및 제2평탄화층(117) 상에 배치될 수 있다. 화소전극(210)은 제1평탄화층(116) 및 제2평탄화층(117)에 형성된 컨택홀을 통해 화소회로(PC)와 전기적으로 연결될 수 있다.
화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 화소전극(210)은 전술한 물질을 포함하는 반사막, 및 반사막의 위 또는/및 아래에 배치된 투명도전막을 포함할 수 있다. 투명도전막은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide) 등을 포함할 수 있다. 일 실시예로, 화소전극(210)은 순차적으로 적층된, ITO층/Ag층/ITO층의 3층 구조를 가질 수 있다.
화소전극(210) 상에는 화소정의막(119)이 배치될 수 있다. 화소정의막(119)은 화소전극(210)의 가장자리를 커버하며 화소전극(210)의 중심 부분에 중첩하는 개구(119OP)를 포함할 수 있다.
화소정의막(119)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119) 상부에는 화소전극(210)에 대응되도록 형성된 중간층(220)이 배치된다. 중간층(220)은 소정의 색상의 광을 방출하는 고분자 유기물 또는 저분자 유기물을 포함할 수 있다.
중간층(220) 상부에는 대향전극(230)이 배치된다. 대향전극(230)은 비교적 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 일 실시예로, 대향전극(230)은 은(Ag) 및 마그네슘(Mg)을 포함할 수 있다. 대향전극(230)은 제1및 제2표시영역(도 10의 DA1, DA2)을 전체적으로 커버하도록 일체로 형성될 수 있다.
화소전극(210), 중간층(220), 및 대향전극(230)의 적층 구조는 발광 다이오드, 예컨대 유기발광다이오드(OLED)를 형성할 수 있다. 유기발광다이오드(OLED)는 적색, 녹색, 또는 청색의 광을 방출할 수 있으며, 각 유기발광다이오드(OLED)의 발광영역이 화소(PX)에 해당한다. 화소정의막(119)의 개구(117OP)가 발광영역의 크기 및/또는 폭을 정의하기에, 화소(PX)의 크기 및/또는 폭은 해당하는 화소정의막(119)의 개구(117OP)의 크기 및/또는 폭에 의존할 수 있다.
대향전극(230) 상에는 캡핑층(capping layer)(250)이 형성될 수 있다. 캡핑층(250) 은 LiF를 포함할 수 있다. 또는, 캡핑층(250)은 실리콘나이트라이드와 같은 무기 절연물을 포함하거나, 및/또는 유기 절연물을 포함할 수 있다. 일부 실시예에서, 캡핑층(250)은 생략될 수 있다.
캡핑층(250) 상에는 박막봉지층(300)이 배치될 수 있다. 유기발광다이오드(OLED)는 박막봉지층(300)으로 커버될 수 있다. 박막봉지층(300)은 제1및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1및 제2무기봉지층(310, 330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있다. 제1및 제2무기봉지층(310, 330)은 화학기상증착법을 통해 형성될 수 있다.
유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다.
박막봉지층(300) 상에는 터치입력층, 반사 방지층, 컬러필터층 등의 광학기능층 및 오버코트층이 배치될 수 있다.
다음으로, 도 5의 B-B' 부분을 참조하면, 복수의 연결선(400)들은 기판(100)과 버퍼층(111) 사이에 배치될 수 있다. 복수의 연결선(400)들은 박막트랜지스터(TFT)들의 하부에 배치될 수 있고, 기판(100)과 반도체층들(Act1, Act6) 사이에 배치될 수 있다. 복수의 연결선(400)들은 알루미늄(Al), 티타늄(Ti) 및/또는 질화티타늄(TiN)과 같은 저저항의 도전 물질을 포함할 수 있으며, 예컨대, 알루미늄(Al)으로 이루어진 단일층, 또는 알루미늄(Al)과 티타늄(Ti)으로 이루어진 이중층, 또는 알루미늄(Al)과 질화티타늄(TiN)으로 이루어진 이중층일 수 있다.
복수의 연결선(400)들은 전술한 저저항의 도전 물질을 포함하므로, RC 딜레이(RC delay)를 감소시킬 수 있다. 데이터신호 등과 같은 전기적 신호를 전달하는 복수의 연결선(400)의 저항을 낮춤으로써, 화소회로의 구동을 위한 지연시간이 줄어들 수 있고, 따라서 화소회로의 고속 구동이 가능해진다. 이를 통해 표시 장치(10)의 표시영역(DA)에 더 많은 화소회로를 배치하여 고해상도의 표시 장치를 얻을 수 있다.
비교예로서, 복수의 연결선들이 박막트랜지스터의 게이트전극과 동일한 층에 형성되고 몰리브덴(Mo)을 포함하며, 2.5k 해상도를 갖는 표시 장치의 경우, 복수의 연결선들 각각의 저항은 9,813옴(ohm)을 가질 수 있다. 반면에, 본 발명의 일 실시예로서, 복수의 연결선(400)들이 박막트랜지스터(TFT)의 하부에 배치되고 알루미늄(Al)과 질화티타늄(TiN)의 이중층으로 구성되며, 3k 해상도를 갖는 표시 장치의 경우, 복수의 연결선들 각각의 저항은 1,796옴(ohm)을 가질 수 있었다. 본 발명의 일 실시예에 따르면, 복수의 연결선(400)들의 저항은 비교예 대비 81.7%만큼 감소할 수 있고, 따라서 RC 딜레이도 상당히 감소할 수 있다.
한편, 복수의 연결선(400)들이 포함하는 알루미늄(AL)은 열팽창계수가 비교적 클 수 있고, 표시 장치의 제조 공정 중 복수의 연결선(400)들이 열팽창되어 이를 덮는 무기층이 터지는 현상이 초래될 수 있다. 이를 방지하기 위해, 본 발명의 일 실시예에 따르면, 복수의 연결선(400)들을 티타늄(Ti) 또는 질화티타늄(TiN)을 포함하는 이중층으로 구성할 수 있다.
복수의 연결선(400)들 상부에는 초기화 전압선(VL)이 배치될 수 있다. 복수의 연결선(400)들과 초기화 전압선(VL) 사이에는 버퍼층(111) 및 제1게이트절연층(112)이 개재될 수 있다. 즉, 초기화 전압선(VL)은 제1게이트절연층(112) 상에 배치되며, 게이트전극들(GE1, GE6)과 동일한 층에 배치될 수 있다. 초기화 전압선(VL)은 복수의 연결선(400)들 중 제2본체부(420)와 중첩하도록 배치될 수 있다.
초기화 전압선(VL) 상부에는 스캔선(SL)이 배치될 수 있다. 예컨대, 스캔선(SL)은 제2게이트절연층(113) 및/또는 제3게이트절연층(114) 상에 배치될 수 있다. 초기화 전압선(VL)은 스캔선(SL)과 복수의 연결선(400)들 사이 배치될 수 있고, 스캔선(SL)과 중첩될 수 있다. 이와 같이, 초기화 전압선(VL)이 스캔선(SL)과 복수의 연결선(400)들 사이를 차폐할 수 있다. 스캔선(SL) 및 연결선(400)은 각각 스캔신호 및 데이터신호를 전달할 수 있는데, 스캔선(SL)과 연결선(400) 사이에 발생하는 기생 커패시턴스는 표시 장치(10)의 표시 품질에 악영향을 미칠 수 있다. 그러나, 본 발명의 일 실시예에 따르면, 정전압을 인가받는 초기화 전압선(VL)이 스캔선(SL)과 연결선(400) 사이를 차폐함으로써, 이들 사이의 기생 커패시턴스 및 이로 인한 커플링 문제를 최소화하고, 따라서 표시 품질을 개선할 수 있다.
복수의 입력선(IL)들은 일 예로, 제1게이트절연층(112) 상에 배치될 수 있고, 게이트전극들(GE1, GE6)과 동일한 물질을 포함할 수 있다. 이 경우, 복수의 입력선(IL)들은 제1게이트절연층(112) 및 버퍼층(111)에 형성된 제2컨택홀(CNT2)을 통해 복수의 연결선(400)들과 각각 연결될 수 있다. 다른 예로, 복수의 입력선(IL)들은 제2게이트절연층(113) 상에 배치될 수 있고, 스토리지 커패시터(Cap)의 제2축전판(CE2)과 동일한 물질을 포함할 수 있다. 이 경우, 복수의 입력선(IL)들은 제1 및 제2게이트절연층(112, 113) 및 버퍼층(111)에 형성된 제2컨택홀(CNT2)을 통해 복수의 연결선(400)들과 각각 연결될 수 있다. 이를 통해, 복수의 입력선(IL)들은 복수의 연결선(400)들에 데이터신호를 인가할 수 있다.
데이터선(DL) 및 구동전압선(PL)은 제1평탄화층(116) 상에 배치될 수 있다. 데이터선(DL)은 제1평탄화층(116), 층간절연층(115), 제1내지 제3게이트절연층(112,113, 114), 및 버퍼층(111)에 형성된 제3컨택홀(CNT3)을 통해 복수의 연결선(400)들과 각각 연결될 수 있다. 이를 통해, 데이터선(DL)은 복수의 연결선(400)들로부터 데이터신호를 인가받을 수 있다. 구동전압선(PL)은 복수의 연결선(400)들 각각의 일부와 중첩하도록 배치될 수 있고, 예컨대 복수의 연결선(400)들 각각의 제1본체부(410)와 중첩하도록 배치될 수 있다.
비교예로서, 복수의 연결선(400)들이 제1평탄화층(116) 상에 배치되는 경우, 복수의 연결선(400)들과 화소전극(210) 사이에는 제2평탄화층(117)만이 개재될 수 있다. 이하 도 6a를 참조하여 설명하는 바와 같이, 복수의 연결선(400)들 중 이웃하는 두 개의 연결선 사이에는 갭(GP)이 위치할 수 있다. 이러한 갭(GP)에 의해 제2평탄화층(117) 상면에는 요철이 생길 수 있고, 갭(GP)이 화소전극(210)과 중첩되는 경우 화소전극(210)은 평탄하게 형성되지 않을 수 있다. 결국, 화소전극(210) 상에서 외광의 반사 특성에 변화가 생기고, 표시 품질에 악영향을 미칠 수 있다.
그러나, 본 발명의 일 실시예에 따르면, 도 5에 도시된 바와 같이, 복수의 연결선(400)들과 화소전극(210) 사이에는 버퍼층(111), 제1 내지 제3게이트절연층(112, 113, 114), 층간절연층(115), 제1평탄화층(116) 및 제2평탄화층(117)이 개재될 수 있다. 복수의 연결선(400)들 상에 충분히 많은 절연층들이 형성되었기 때문에, 이웃하는 두 개의 연결선(400) 사이에 갭(GP)이 형성되어도 제2평탄화층(117) 상면에 평탄한 면이 제공될 수 있다. 따라서, 화소전극(210)이 평탄하게 형성될 수 있고, 표시 품질의 저하를 방지할 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 표시 장치의 일부 구성의 배치를 개략적으로 나타낸 평면도이며, 도 2의 VI 영역에 대응될 수 있다. 도 6a는 복수의 연결선들의 배치를 개략적으로 도시하며, 도 6b는 복수의 연결선들, 구동전압선 및 초기화 전압선의 배치를 개략적으로 도시하고 있다.
도 6a를 참조하면, 복수의 연결선(400)들 각각은 제1본체부(410)로부터 제2방향(DR2)을 따라 연장된 제1가지부(411)들 및 제2본체부(420)로부터 연장된 제2가지부(421)들을 포함할 수 있다.
제1가지부(411)들 및 제2가지부(421)들은 각각 제1본체부(410)들 및 제2본체부(420)들을 중심으로 대칭적으로 연장될 수 있다. 예컨대, 제1가지부(411)들은 제1본체부(410)들로부터 제1본체부(410)들의 연장방향(예컨대, 제1방향)과 수직한 방향(예컨대, 제2방향)을 따라 양쪽을 향해 연장될 수 있다. 또한, 제2가지부(421)들도 제2본체부(420)들로부터 제2본체부(420)들의 연장방향(예컨대, 제2방향)과 수직한 방향(예컨대, 제1방향)을 따라 양쪽으로 연장될 수 있다.
복수의 연결선(400)들이 제1가지부(411)들 및 제2가지부(421)들을 포함하지 않는다면, 제1영역(AR1, 도 1)에서는 복수의 연결선(400)들이 제1방향(DR1)으로만 연장되고 제2영역(AR2, 도 2)에서는 복수의 연결선(400)들이 제2방향(DR2)으로만 연장되므로, 제1영역(AR1)과 제2영역(AR2) 사이에 복수의 연결선(400)들의 패턴의 차이가 클 수 있다. 따라서, 제1영역(AR1)과 제2영역(AR2) 사이에 빛의 반사 특성의 차이가 커질 수 있고, 이로 인해 복수의 연결선(400)들이 사용자들에게 시인될 수 있다.
그러나, 본 발명의 일 실시예에 따르면, 복수의 연결선(400)들은 제1가지부(411)들 및 제2가지부(421)들을 포함함으로써, 제1영역(AR1, 도 1)과 제2영역(AR2, 도 2)에 서로 유사한 패턴의 복수의 연결선(400)들이 형성될 수 있다. 이를 통해, 제1영역(AR1)과 제2영역(AR2) 사이에 발생하는 외광의 반사 특성의 차이를 감소시킬 수 있다. 따라서 복수의 연결선(400)들이 외부에서 사용자에 의해 시인되는 것을 방지할 수 있고, 빛의 입사 각도에 따라 제1영역(AR1)과 제2영역(AR2)이 서로 구획되어 사용자에게 인식되는 것을 방지할 수 있다.
한편, 복수의 연결선(400)들 중 서로 이웃하는 두 개의 복수의 연결선(400)들 사이에는 서로 대향하는 한 쌍의 가지부가 배치될 수 있다. 이러한 한 쌍의 가지부는 서로 일정한 거리를 두고 이격되어, 그 사이에 갭(GP)을 형성할 수 있다. 이와 관련하여, 이하 복수의 연결선(400)들 중 서로 이웃하는 제1연결선(400a) 및 제2연결선(400b)을 중심으로 설명하도록 한다.
복수의 연결선(400)들은 서로 이웃하는 제1연결선(400a) 및 제2연결선(400b)을 포함할 수 있다. 제1연결선(400a)은 제1본체부(410a), 제1본체부(410a)로부터 제2방향(DR2)으로 연장된 제1가지부(411a)들, 제1본체부(410a)와 연결되며 제2방향(DR2)으로 연장된 제2본체부(420a), 및 제2본체부(420a)로부터 제1방향(DR1)으로 연장된 제2가지부(421a)들을 포함할 수 있다. 유사하게, 제2연결선(400b)은 제1본체부(410b), 제1본체부(410b)로부터 제2방향(DR2)으로 연장된 제1가지부(411b)들, 제1본체부(410b)와 연결되며 제2방향(DR2)으로 연장된 제2본체부(420b), 및 제2본체부(420b)로부터 제1방향(DR1)으로 연장된 제2가지부(421b)들을 포함할 수 있다.
제1연결선(400a)의 제1가지부(411a)들과 제2연결선(400b)의 제1가지부(411b)들은 각각 한 쌍의 제1가지부(411p)를 형성할 수 있다. 제1연결선(400a)의 제1가지부(411a)들과 제2연결선(400b)의 제1가지부(411b)들은 각각 서로 대향하며 서로를 향해 연장되되, 일정한 거리(d)를 두고 서로 이격될 수 있다. 이를 통해, 서로 대응되는 제1연결선(400a)의 제1가지부(411a)들과 제2연결선(400b)의 제1가지부(411b)들 사이에는 각각 복수의 제1갭(GP1)들이 형성될 수 있다. 유사하게, 제1연결선(400a)의 제2가지부(421a)들과 제2연결선(400b)의 제1가지부(411b)들은 각각 서로 대향하며 서로를 향해 연장되되, 일정한 거리를 두고 서로 이격될 수 있다. 이를 통해, 서로 대응되는 제1연결선(400a)의 제2가지부(421a)들과 제2연결선(400b)의 제2가지부(421b)들 사이에는 각각 복수의 제2갭(GP2)들이 형성될 수 있다.
복수의 연결선(400)들은 각각 서로 상이한 데이터신호들을 전달하는 것이므로, 서로 이웃하는 복수의 연결선(400)들 사이에 위치하는 가지부들은 서로 이격되어 배치됨으로써, 서로 단락되지 않도록 할 수 있다. 즉, 제1연결선(400a)은 복수의 데이터선(DL)들 중 어느 하나의 데이터선에 데이터신호를 전달하며, 제2연결선(400b)은 복수의 데이터선(DL) 중 다른 하나의 데이터선에 상이한 데이터신호를 전달하므로, 제1연결선(400a)과 제2연결선(400b)은 그 사이에 제1갭(GP1) 및 제2갭(GP2)을 두어 서로 이격될 수 있다.
한편, 제3영역(AR3, 도 2)에는 더미연결선(400D)들이 배치될 수 있고, 또한 더미연결선(400D)들도 제2가지부(421)와 유사한 더미가지부(401D)를 구비할 수 있다. 이를 통해, 제3영역(AR3)이 제1영역(AR1) 및 제2영역(AR2)과 구별되어 시인되는 것을 최소화할 수 있다.
도 6b를 참조하면, 복수의 연결선(400)들이 제1가지부(411)들 및 제2가지부(421)들을 구비하는 경우, 구동전압선(PL)은 제1방향(DR1)을 따라 연장된 제2가지부(421)들과 중첩될 수 있고, 초기화 전압선(VL)은 제2방향(DR2)을 따라 연장된 제1가지부(411)들과 중첩될 수 있다. 이를 통해, 복수의 연결선(400)들의 제1가지부(411)들 및 제2가지부(421)들과 복수의 연결선(400)들 사이의 제1갭(GP1)들 및 제2갭(GP2)들에 의해 복수의 연결선(400)들의 패턴이 사용자에게 시인되는 것을 최소화할 있다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 일부 구성의 배치를 개략적으로 나타낸 평면도이다. 앞서 도 6a 및 도 6b를 참조하여 설명한 구성과 동일 또는 유사한 구성에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다.
도 7를 참조하면, 복수의 연결선(400)들 사이의 제1갭(GP1)들 및 제2갭(GP2)들의 위치는, 상기 제1갭(GP1)들 및 상기 제2갭(GP2)들을 형성하는 가지부들의 연장길이에 의존할 수 있다. 따라서, 가지부들의 연장길이를 변화시킴으로써 상기 제1갭(GP1)들 및 상기 제2갭(GP2)들의 위치를 변화시킬 수 있다. 이와 관련하여, 이하 복수의 연결선(400)들 중 서로 이웃하는 제1연결선(400a) 및 제2연결선(400b)을 중심으로 설명하도록 한다.
제1연결선(400a)의 제1본체부(410a)로부터 연장된 제1가지부(411a-1, 411a-2)들은 각각 제2연결선(400b)의 제1본체부(410b)로부터 연장된 제1가지부(411b-1, 411b-2)들과 대응될 수 있다. 제1연결선(400a)의 제1가지부(411a-1, 411a-2)들과 제2연결선(400b)의 제1가지부(411b-1, 411b-2)들은 각각 제1쌍의 제1가지부(411p1) 및 제2쌍의 제1가지부(411p2)를 형성할 수 있다.
예컨대, 제1쌍의 제1가지부(411p1) 중 어느 하나의 제1가지부(411a-1)의 연장길이(L1)가 짧아지면, 이에 대응하여 다른 하나의 제1가지부(411b-1)의 연장길이(L2)는 길어질 수 있다. 이 경우, 제1쌍의 제1가지부(411p1)가 형성하는 제1갭(GP1)은, 상기 다른 하나의 제1가지부(411b-1)와 연결된 제1본체부(410b) 보다 상기 어느 하나의 제1가지부(411a-1)와 연결된 제1본체부(410a)에 보다 가까이 배치될 수 있다.
유사하게, 제1연결선(400a)의 제2본체부(420a)로부터 연장된 제2가지부(421a-1, 421a-2)들은 각각 제2연결선(400b)의 제2본체부(420b)로부터 연장된 제2가지부(421b-1, 421b-2)들과 대응될 수 있다. 제1연결선(400a)의 제2가지부(421a-1, 421a-2)들과 제2연결선(400b)의 제2가지부(421b-1, 421b-2)들은 각각 제1쌍의 제2가지부(421p1) 및 제2쌍의 제2가지부(421p2)를 형성할 수 있다.
예컨대, 제1쌍의 제2가지부(421p1) 중 어느 하나의 제2가지부(421a-1)의 연장길이가 짧아지면, 이에 대응하여 다른 하나의 제2가지부(421b-1)의 연장길이는 길어질 수 있다. 이 경우, 제2갭(GP2)은 상기 다른 하나의 제2가지부(421b-1)와 연결된 제2본체부(420b) 보다 상기 어느 하나의 제2가지부(421a-1)와 연결된 제2본체부(420a)에 보다 가까이 배치될 수 있다.
제1가지부(411)들의 연장길이들은 서로 상이할 수 있다. 예컨대, 제1연결선(400a)의 제1본체부(410a)의 제1가지부들 중 어느 하나의 제1가지부(411a-1)의 연장길이(L1)는 다른 하나의 제1가지부(411a-2)의 연장길이(L3)와 서로 상이할 수 있다. 물론, 이에 대응하여 제2연결선(400b)의 제1본체부(410a)의 제1가지부(411b-1, 411b-2)들의 연장길이들도 서로 상이할 수 있다.
유사하게, 제2가지부(421)들의 연장길이들은 서로 상이할 수 있다. 제1연결선(400a)의 제2본체부(420a)의 제2가지부들 중 어느 하나의 제2가지부(421a-1)와 다른 하나의 제2가지부(421a-2)는 서로 상이한 연장길이를 가질 수 있다.
제1가지부(411)들과 제2가지부(421)들의 연장길이는 일정한 패턴 없이 랜덤하게 결정될 수 있고, 서로 상이한 연장길이를 갖는 제1가지부(411)들과 제2가지부(421)들의 위치도 일정한 패턴 없이 랜덤하게 결정될 수 있다. 이를 통해, 복수의 연결선(400)들 사이에 배치되는 갭(GP)들의 위치를 랜덤하게 배치할 수 있다.
갭(GP)이 일정 패턴을 갖고 분포하면, 사용자에게 시인되는 또 다른 패턴으로 작용할 수 있다. 따라서, 제1가지부(411)들 및 제2가지부(421)들의 연장길이들을 서로 상이하게 형성하되, 랜덤하게 배치함으로써, 갭(GP)을 랜덤하게 배열할 수 있다. 이를 통해, 외광 시인성을 추가로 개선할 수 있다.
지금까지는 표시 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 표시 장치를 제조하기 위한 표시 장치의 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
10: 표시 장치
100: 기판
400: 연결선
410: 제1본체부
410-1: 제1-1본체부
410-2: 제1-2본체부
420: 제2본체부
411: 제1가지부
421: 제2가지부
400D: 더미연결선
DL: 데이터선
IL: 입력선
PL: 구동전압선
SL: 스캔선
VL: 초기화 전압선
GP: 갭
PAD: 패드부

Claims (20)

  1. 표시영역 및 상기 표시영역의 외측에 배치된 주변영역을 포함하는 표시 장치에 있어서,
    기판;
    상기 기판 상에 배치되며, 반도체층 및 상기 반도체층의 적어도 일부와 중첩되는 게이트전극을 구비한 박막트랜지스터;
    상기 표시영역에 위치하며, 제1방향으로 연장된 복수의 데이터선들;
    상기 주변영역에 위치한 복수의 입력선들;
    상기 표시영역에 위치하되, 상기 복수의 데이터선들과 상기 복수의 입력선들을 전기적으로 연결하는 복수의 연결선들;
    상기 기판 상에 배치되며, 상기 제1방향으로 연장되는 전원전압선; 및
    상기 기판 상에 배치되며, 상기 제1방향과 교차하는 제2방향으로 연장된 초기화 전압선;을 포함하고,
    상기 복수의 연결선들 각각의 일부분은,
    상기 전원전압선 및 상기 초기화 전압선 중 적어도 하나에 중첩하는, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 연결선들은 상기 기판과 상기 반도체층 사이에 배치되는, 표시 장치.
  3. 제1항에 있어서,
    상기 복수의 연결선들 각각은,
    상기 제1방향으로 연장되고, 상기 전원전압선과 중첩되는 제1본체부; 및
    상기 제2방향으로 연장되고, 상기 초기화 전압선과 중첩되는 제2본체부;를 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 복수의 연결선들 각각은,
    상기 제2방향을 따라 상기 제1본체부로부터 연장된 제1가지부들; 및
    상기 제1방향을 따라 상기 제2본체부로부터 연장된 제2가지부들;을 더 포함하는, 표시 장치.
  5. 제4항에 있어서,
    상기 제1가지부들은 상기 초기화 전압선과 중첩되고,
    상기 제2가지부들은 상기 전원전압선과 중첩되는, 표시 장치.
  6. 제4항에 있어서,
    상기 제1가지부들 중 어느 하나의 연장길이는 다른 하나의 연장길이와 상이하고,
    상기 제2가지부들 중 어느 하나의 연장길이는 다른 하나의 연장길이와 상이한, 표시 장치.
  7. 제1항에 있어서,
    상기 복수의 연결선들은 서로 이웃하는 제1연결선 및 제2연결선을 포함하고,
    상기 제1연결선 및 상기 제2연결선은 각각,
    상기 제1방향으로 연장된 제1본체부;
    상기 제1본체부로부터 상기 제2방향으로 연장된 제1가지부들;
    상기 제1본체부와 연결되며, 상기 제2방향으로 연장된 제2본체부; 및
    상기 제2본체부로부터 상기 제1방향으로 연장된 제2가지부들;을 포함하고,
    상기 제1연결선의 제1가지부들과 상기 제2연결선의 제1가지부들은 각각 서로 대향하되, 서로 이격되어 복수의 제1갭들을 형성하고,
    상기 제1연결선의 제2가지부들과 상기 제2연결선의 제2가지부들은 각각 서로 대향하되, 서로 이격되어 복수의 제2갭들을 형성하는, 표시 장치.
  8. 제7항에 있어서,
    상기 복수의 제1갭들 및 상기 복수의 제2갭들은 상기 제1연결선과 상기 제2연결선 사이에서 랜덤하게 배치되는, 표시 장치.
  9. 제1항에 있어서,
    상기 복수의 데이터선들과 상기 복수의 연결선들은 서로 다른 층 상에 배치되는, 표시 장치.
  10. 제1항에 있어서,
    상기 초기화 전압선은 상기 게이트전극과 동일한 층 상에 배치되는, 표시 장치.
  11. 제1항에 있어서,
    상기 박막트랜지스터를 덮는 절연층;을 더 포함하고,
    상기 전원전압선은 상기 절연층 상에 배치되는, 표시 장치.
  12. 제1항에 있어서,
    상기 복수의 연결선들은 알루미늄(Al), 및 티타늄(Ti) 또는 질화티타늄(TiN)을 포함하는, 표시 장치.
  13. 표시영역 및 상기 표시영역의 외측에 배치된 주변영역을 포함하는 표시 장치에 있어서,
    기판;
    상기 기판 상에 배치되되, 상기 표시영역에서 제1방향으로 연장된 복수의 데이터선들;
    상기 주변영역에 위치하며, 전기적 신호를 제공하는 패드부;
    상기 주변영역에 위치하며, 상기 패드부와 전기적으로 연결된 복수의 입력선들;
    상기 표시영역에 위치하되, 상기 복수의 데이터선들과 상기 복수의 입력선들을 전기적으로 연결하는 복수의 연결선들;
    상기 기판 상에 배치되며, 상기 제1방향으로 연장되는 제1전압선; 및
    상기 기판 상에 배치되며, 상기 제1방향과 교차하는 제2방향으로 연장된 제2전압선;을 포함하고,
    상기 복수의 연결선들 각각의 일 부분은,
    상기 제1전압선 및 상기 제2전압선 중 적어도 어느 하나에 중첩하는, 표시 장치.
  14. 제13항에 있어서,
    상기 기판 상에 배치되며, 반도체층 및 상기 반도체층의 적어도 일부와 중첩되는 게이트전극을 구비한 박막트랜지스터;를 더 포함하며,
    상기 복수의 연결선들은 상기 기판과 상기 반도체층 사이에 배치되는, 표시 장치.
  15. 제13항에 있어서,
    상기 복수의 연결선들 각각은,
    상기 제1방향으로 연장되고, 상기 제1전압선과 중첩되는 제1본체부; 및
    상기 제2방향으로 연장되고, 상기 제2전압선과 중첩되는 제2본체부;를 포함하는, 표시 장치.
  16. 제15항에 있어서,
    상기 복수의 연결선들 각각은,
    상기 제2방향을 따라 상기 제1본체부로부터 연장된 제1가지부들; 및
    상기 제1방향을 따라 상기 제2본체부로부터 연장된 제2가지부들;을 더 포함하는, 표시 장치.
  17. 제16항에 있어서,
    상기 제1가지부들은 상기 제2전압선과 중첩되고,
    상기 제2가지부들은 상기 제1전압선과 중첩되는, 표시 장치.
  18. 제13항에 있어서,
    상기 복수의 연결선들은 서로 이웃하는 제1연결선 및 제2연결선을 포함하고,
    상기 제1연결선 및 상기 제2연결선은 각각,
    상기 제1방향으로 연장된 제1본체부;
    상기 제1본체부로부터 상기 제2방향으로 연장된 제1가지부들;
    상기 제1본체부와 연결되며, 상기 제2방향으로 연장된 제2본체부; 및
    상기 제2본체부로부터 상기 제1방향으로 연장된 제2가지부들;를 포함하고,
    상기 제1연결선의 제1가지부들과 상기 제2연결선의 제1가지부들은 각각 서로 대향하되, 서로 이격되어 복수의 제1갭들을 형성하고,
    상기 제1연결선의 제2가지부들과 상기 제2연결선의 제2가지부들은 각각 서로 대향하되, 서로 이격되어 복수의 제2갭들을 형성하는, 표시 장치.
  19. 제18항에 있어서,
    상기 복수의 제1갭들 및 상기 복수의 제2갭들은 상기 제1연결선과 상기 제2연결선 사이에서 랜덤하게 배치되는, 표시 장치.
  20. 제13항에 있어서,
    상기 복수의 연결선들은 알루미늄(Al), 및 티타늄(Ti) 또는 질화티타늄(TiN)을 포함하는, 표시 장치.
KR1020200066062A 2020-06-01 2020-06-01 표시 장치 KR20210149285A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200066062A KR20210149285A (ko) 2020-06-01 2020-06-01 표시 장치
US17/107,809 US11690262B2 (en) 2020-06-01 2020-11-30 Display apparatus
CN202110212301.0A CN113764464A (zh) 2020-06-01 2021-02-25 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200066062A KR20210149285A (ko) 2020-06-01 2020-06-01 표시 장치

Publications (1)

Publication Number Publication Date
KR20210149285A true KR20210149285A (ko) 2021-12-09

Family

ID=78705585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066062A KR20210149285A (ko) 2020-06-01 2020-06-01 표시 장치

Country Status (3)

Country Link
US (1) US11690262B2 (ko)
KR (1) KR20210149285A (ko)
CN (1) CN113764464A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220089131A (ko) * 2020-12-21 2022-06-28 엘지디스플레이 주식회사 발광표시장치
CN115376452B (zh) * 2022-09-21 2023-09-26 惠科股份有限公司 阵列基板及其制备方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667783B2 (en) 2000-01-21 2003-12-23 Rainbow Displays, Inc. Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle
KR101400284B1 (ko) 2007-04-16 2014-05-30 삼성전자주식회사 폴딩형 멀티 디스플레이 장치
KR102141948B1 (ko) 2013-12-31 2020-08-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
KR102421711B1 (ko) 2015-10-08 2022-07-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102627284B1 (ko) * 2016-05-12 2024-01-22 엘지디스플레이 주식회사 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
KR102460555B1 (ko) 2018-01-03 2022-10-31 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11690262B2 (en) 2023-06-27
CN113764464A (zh) 2021-12-07
US20210376036A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US10748984B2 (en) Display device and method of manufacturing the same
US10761632B2 (en) Display device with touch sensor for suppressing deterioration of image quality caused by capacitor in touch sensor unit and method for manufacturing same
EP3706107A1 (en) Display panel
US11538888B2 (en) Display panel including a shield layer and display device including the same
CN112216721A (zh) 显示设备
KR20210064498A (ko) 표시장치
KR20210148547A (ko) 디스플레이 장치
US11950460B2 (en) Display device
CN111430408A (zh) 在显示装置的显示区域内包括连接布线的显示装置
KR20200136546A (ko) 표시장치
CN113540172A (zh) 显示装置
KR20210149285A (ko) 표시 장치
EP3761111B1 (en) Display device
KR20220068308A (ko) 표시 장치
KR20220060607A (ko) 표시 장치
CN112750879A (zh) 显示设备
CN114628455A (zh) 显示面板
KR20210131508A (ko) 디스플레이 장치
KR20220134840A (ko) 표시 장치
KR20220094300A (ko) 표시 패널 및 이를 구비한 표시 장치
KR20220070135A (ko) 표시 장치
KR20210155444A (ko) 디스플레이 장치
US20240099082A1 (en) Display apparatus
WO2022193315A1 (zh) 触控显示基板及其制备方法、触控显示装置
WO2022236680A9 (zh) 显示面板及其制备方法、显示触控装置

Legal Events

Date Code Title Description
A201 Request for examination