KR102328679B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102328679B1
KR102328679B1 KR1020160156592A KR20160156592A KR102328679B1 KR 102328679 B1 KR102328679 B1 KR 102328679B1 KR 1020160156592 A KR1020160156592 A KR 1020160156592A KR 20160156592 A KR20160156592 A KR 20160156592A KR 102328679 B1 KR102328679 B1 KR 102328679B1
Authority
KR
South Korea
Prior art keywords
voltage line
display area
thin film
layer
film transistor
Prior art date
Application number
KR1020160156592A
Other languages
English (en)
Other versions
KR20180058265A (ko
Inventor
신준철
이정호
권호균
김양희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160156592A priority Critical patent/KR102328679B1/ko
Priority to US15/811,838 priority patent/US10134829B2/en
Priority to CN201711179997.1A priority patent/CN108091634B/zh
Priority to CN202310754104.0A priority patent/CN116568079A/zh
Publication of KR20180058265A publication Critical patent/KR20180058265A/ko
Priority to US16/193,013 priority patent/US10553669B2/en
Priority to US16/745,638 priority patent/US11043551B2/en
Priority to KR1020210157085A priority patent/KR102483958B1/ko
Application granted granted Critical
Publication of KR102328679B1 publication Critical patent/KR102328679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/3262—
    • H01L51/5203—
    • H01L51/524—
    • H01L51/5253—
    • H01L51/5256—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Abstract

본 발명의 일 실시예는 표시영역과 상기 표시영역의 외곽의 비표시영역을 포함하는 기판과, 표시영역 상에 배치된 박막트랜지스터 및 박막트랜지스터와 전기적으로 연결된 표시소자와, 상기 표시소자를 덮는 박막봉지층과, 박막트랜지스터와 상기 표시소자 사이에 개재되되 비표시영역으로 연장되며 표시영역과 대응하는 중앙부, 중앙부를 둘러싸는 외곽부, 및 중앙부와 외곽부를 분할하며 표시영역을 둘러싸는 분할영역을 포함하는 유기절연층과, 일부가 분할영역과 대응하도록 비표시영역 상에 배치된 전원전압선, 및 분할영역에서 상기 전원전압선의 상면을 커버하는 보호층을 포함하는, 표시 장치를 개시한다.

Description

표시 장치{Display device}
본 발명의 실시예들은 표시 장치에 관한 것이다.
각종 전기적 신호정보를 시각적으로 표현하는 표시 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 표시 장치들이 연구 및 개발되고 있다.
표시 장치가 다양하게 활용됨에 따라 비표시영역의 면적을 줄이면서 고품질의 이미지 제공이 가능한 표시 장치의 설계가 다양해지고 있다.
본 발명은 표시 장치에 관한 것으로, 고품질의 이미지를 제공하는 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 표시영역과 상기 표시영역의 외곽의 비표시영역을 포함하는 기판; 상기 표시영역 상에 배치된 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 연결된 표시소자; 상기 표시소자를 덮는 박막봉지층; 상기 박막트랜지스터와 상기 표시소자 사이에 개재되되 상기 비표시영역으로 연장되며, 상기 표시영역과 대응하는 중앙부, 상기 중앙부를 둘러싸는 외곽부, 및 상기 중앙부와 상기 외곽부를 분할하며 상기 표시영역을 둘러싸는 분할영역을 포함하는 유기절연층; 일부가 상기 분할영역과 대응하도록 상기 비표시영역 상에 배치된 전원전압선; 및 상기 분할영역에서 상기 전원전압선의 상면을 커버하는 보호층;을 포함하는, 표시 장치를 개시한다.
본 실시예에 있어서, 상기 보호층은 무기 절연물을 포함할 수 있다.
본 실시예에 있어서, 상기 표시영역에 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 구동전압선을 더 포함하고, 상기 표시소자는 화소전극, 상기 화소전극과 마주보는 대향전극, 및 상기 화소전극 및 상기 대향전극 사이에 개재되는 중간층을 포함하며, 상기 유기절연층은 상기 구동전압선 및 상기 화소전극 사이에 개재될 수 있다.
본 실시예에 있어서, 상기 전원전압선은, 제1도전층; 및 상기 제1도전층 상에 배치되며, 상기 제1도전층과 접촉하는 제2도전층;을 포함할 수 있다.
본 실시예에 있어서, 상기 제2도전층의 상기 분할영역과 대응되는 단부은, 상기 제1도전층의 상기 분할영역과 대응되는 부분의 측면을 커버할 수 있다.
본 실시예에 있어서, 상기 표시영역에 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 하부구동전압선 및 상부구동전압선; 및 상기 하부구동전압선 및 상기 상부구동전압선 사이에 개재되며, 상기 하부구동전압선 및 상기 상부구동전압선의 접속을 위한 콘택홀이 정의된 절연층;을 더 포함할 수 있다.
본 실시예에 있어서, 상기 절연층은 유기물을 포함할 수 있다.
본 실시예에 있어서, 상기 제1도전층은 상기 하부구동전압선과 동일한 물질을 포함하고, 상기 제2도전층은 상기 상부구동전압선과 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 제1도전층 및 상기 제2도전층 중 적어도 어느 하나는, 티타늄을 포함하는 제1층, 알루미늄을 포함하는 제2층 및 티타늄을 포함하는 제3층의 다층일 수 있다.
본 실시예에 있어서, 상기 박막봉지층은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하고, 상기 무기봉지층의 상기 분할영역과 대응하는 부분은 상기 박막봉지층으로 커버될 수 있다.
본 실시예에 있어서, 상기 보호층은, 상기 유기절연층의 상기 중앙부 및 상기 외곽부 중 적어도 어느 하나의 상면의 일부를 커버할 수 있다.
본 실시예에 있어서, 상기 전원전압선은, 상기 유기절연층의 아래에 배치될 수 있다.
본 실시예에 있어서, 상기 유기절연층의 상기 중앙부 및 상기 외곽부는, 상기 전원전압선의 상면과 접촉할 수 있다.
본 실시예에 있어서, 상기 기판의 일측 가장자리와 대응하는 패드부를 더 포함하며, 상기 전원전압선은 상기 표시영역의 일측으로부터 상기 패드부를 향해 연장된 연결부를 포함하며, 상기 연결부의 적어도 일부는 상기 분할영역을 가로지를 수 있다.
본 실시예에 있어서, 상기 분할영역 내에 위치하며, 상기 표시영역을 둘러싸는 댐을 더 포함할 수 있다.
본 실시예에 있어서, 상기 댐은 상기 유기절연층의 상기 중앙부 및 상기 외곽부로부터 각각 이격될 수 있다.
본 실시예에 있어서, 상기 중앙부 및 상기 외곽부 상에 각각 배치된 제1절연부 및 제2절연부를 구비한 추가 절연층을 더 포함하고, 상기 추가 절연층은 상기 분할영역과 대응되는 분리영역을 포함할 수 있다.
본 실시예에 있어서, 상기 표시소자는, 화소전극, 상기 화소전극과 마주보는 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되고 발광층을 구비한 중간층을 포함할 수 있다.
본 실시예에 있어서, 상기 화소전극을 노출하는 개구를 포함하는 화소정의막을 더 포함하며, 상기 추가 절연층은 상기 화소정의막과 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 전원전압선은 서로 다른 전압이 인가되는 제1전원전압선 및 제2전원전압선을 포함하고, 상기 유기절연층의 상기 중앙부는, 상기 제1전원전압선의 일부 및 상기 제2전원전압선의 일부와 각각 중첩하며, 상기 제1전원전압선의 일부 및 상기 제2전원전압선의 일부 사이에 위치하는 보조 분할영역을 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면, 전압강하 및 손상을 최소화한 전원전압선을 통해 고품질의 이미지를 제공하는 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예예 따른 표시 장치의 어느 하나의 화소의 등가회로도들이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소를 나타낸 단면도로서, 도 1의 III-III'선과 대응한다
도 4는 본 발명의 일 실시예에 따른 표시 장치에서 전원전압선과 제2절연층을 발췌하여 개략적으로 나타낸 평면도이다.
도 5는 도 4의 V부분을 확대한 평면도로서, 도 1의 인입영역(POA)의 일부를 도시한다.
도 6은 도 5의 VI- VI'선에 따른 단면도이다.
도 7은 도 5의 VII- VII'선에 따른 단면도를 나타낸다.
도 8은 도 7의 변형 실시예에 따른 단면도이다.
도 9는 도 5의 변형 실시예에 따른 평면도이다
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 표시 장치는 기판(100) 상에 배치된 표시부(1)를 포함한다. 표시부(1)는 제1방향으로 연장된 데이터선(DL)과, 제1방향과 교차하는 제2방향으로 연장된 스캔선(SL)에 연결된 화소(P)들을 포함한다. 각 화소(P)는 제1방향으로 연장된 구동전압선(PL)과도 연결된다.
각 화소(P)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기발광소자(organic light emitting diode)를 포함할 수 있다. 표시부(1)는 화소(P)들에서 방출되는 빛을 통해 소정의 이미지를 제공하며, 표시영역(DA)을 정의한다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색 또는 백색 중 어느 하나의 색상의 빛을 방출하는 부화소를 나타낸다.
비표시영역(NDA)은 표시영역(DA)의 외측에 배치된다. 예컨대, 비표시영역(NDA)은 표시영역(DA)을 둘러쌀 수 있다. 비표시영역(NDA)은 화소(P)들이 배치되지 않은 영역으로, 이미지를 제공하지 않는다. 비표시영역(NDA)에는 서로 다른 전원전압을 인가하는 제1전원전압선(10), 및 제2전원전압선(20)이 배치될 수 있다.
제1전원전압선(10)은 표시영역(DA)의 일측에 대응하도록 배치된 제1메인 전압선(11)과 제1연결선(12)을 포함할 수 있다. 예를 들어, 표시영역(DA)이 장방형인 경우, 제1메인 전압선(11)은 표시영역(DA)의 어느 하나의 변과 대응하도록 배치될 수 있다. 제1메인 전압선(11)은 어느 하나의 변과 나란하고, 어느 하나의 변 이상의 길이를 가질 수 있다. 제1메인 전압선(212)과 대응하는 어느 하나의 변은 패드부(30) 와 인접한 변일 수 있다.
제1연결선(12)은 제1메인 전압선(11)으로부터 제1방향을 따라 연장된다. 즉 제1연결선(12)은 인입영역(POA)에서 제1방향을 따라 연장된다. 여기서, 인입영역(POA)은, 패드부(30)와 인접한 표시영역(DA)의 어느 하나의 변으로부터 패드부(30)까지의 영역으로 이해될 수 있으며, 제1방향은 표시영역(DA)으로부터 패드부(30)를 향하는 방향으로 이해될 수 있다. 제1연결선(12)은 패드부(30), 예컨대 제1패드단(31)과 연결될 수 있다.
제2전원전압선(20)은 제1메인 전압선(11)의 양단부들과 표시영역(DA)을 부분적으로 둘러싸는 제2메인 전압선(21), 및 제2메인 전압선(21)으로부터 제1 방향을 따라 연장된 제2연결선(22)을 포함할 수 있다. 예를 들어, 표시영역(DA)이 장방형인 경우, 제2메인 전압선(21)은 제1메인 전압선(11)의 양단부들, 및 제1메인 전압선(11)과 인접한 표시영역(DA)의 어느 하나의 변을 제외한 나머지 변들을 따라 연장될 수 있다. 제2연결선(22)은 인입영역(POA)에서 제1연결선(12)과 나란하게 제1방향을 따라 연장되며, 패드부(30), 예컨대 제1패드단(32)과 연결된다.
패드부(30)는 기판(100)의 일 단부에 대응하며, 절연층 등에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판 등을 통해 제어부(미도시)와 연결될 수 있으며, 제어부의 신호 또는 전원은 패드부(30)를 통해 표시 장치로 제공된다.
제1전원전압선(10)은 각 화소(P)에 제1전원전압(ELVDD)을 제공하고, 제2전원전압선(20)은 각 화소(P)에 제2전원전압(ELVSS)을 제공한다. 예컨대, 제1전원전압(ELVDD)은 제1전원전압선(10)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 제공될 수 있다. 제2전원전압(ELVSS)은 각 화소(P)에 구비된 유기발광소자의 캐소드로 제공되며, 이 때 제2전원전압선(20)의 제2메인 전압선(21)이 유기발광소자의 캐소드와 비표시영역(NDA)에서 접속할 수 있다.
도시되지는 않았으나, 비표시영역(NDA)에는 각 화소(P)의 스캔선(SL)에 스캔신호를 제공하는 스캔드라이버, 및 데이터선(DL)에 데이터신호를 제공하는 데이터드라이버가 배치될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예예 따른 표시 장치의 어느 하나의 화소의 등가회로도들이다.
도 2a를 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광소자(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 2b를 참조하면, 화소회로(PC)는 구동 및 스위칭 박막트랜지스터(T1, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 제1발광 제어 박막트랜지스터(T5), 제2발광 제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 2b에서는, 각 화소(P) 마다 신호선들(SLn, SLn-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SLn, SLn-1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 제2발광 제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기발광소자(OLED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 제1스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 제1발광 제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 제1스캔선(SL)을 통해 전달받은 제1스캔 신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 제1스캔선(SLn)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 제2발광 제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 제1스캔선(SL)을 통해 전달받은 제1스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 제2스캔선(SLn-1, 이전 스캔선)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 제2스캔선(SLn-1)을 통해 전달받은 제2스캔 신호(Sn-1)에 따라 턴 온 되어 초기화 전압(VINT)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제1발광 제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 제1발광 제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 제1발광 제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
제2발광 제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 제2발광 제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 제2발광 제어 박막트랜지스터(T6)의 드레인전극은 유기발광소자(OLED)의 화소전극과 전기적으로 연결될 수 있다. 제1발광 제어 박막트랜지스터(T5) 및 제2발광 제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 제1전원전압(ELVDD)이 유기발광소자(OLED)에 전달되며, 유기발광소자(OLED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 제2스캔선(SLn-1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 유기발광소자(OLED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 제2스캔선(SLn-1)을 통해 전달받은 제2스캔 신호(Sn-1)에 따라 턴 온 되어 유기발광소자(OLED)의 화소전극을 초기화시킬 수 있다.
도 2b에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 제2스캔선(SLn-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔선인 제2스캔선(SLn-1)에 연결되어 제2스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 해당 스캔선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
유기발광소자(OLED)의 대향전극(예컨대, 캐소드)은 제2전원전압(ELVSS, 또는 공통전원전압)을 제공받는다. 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 2a 및 도 2b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소를 나타낸 단면도로서, 도 1의 III-III'선과 대응한다. 도 3은, 도 2a 및 도 2b를 참조하여 설명한 각 화소(P)의 화소회로(PC) 중 제1 및 제2박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)를 도시하고 있다. 도 3에서는 설명의 편의를 위해 적층 순서에 따라 설명한다.
도 3을 참조하면, 기판(100) 상에 버퍼층(101)이 배치되고, 버퍼층(101) 상에 구동 및 스위칭 박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)가 배치된다.
기판(100)은 글라스재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재와 같은 다양한 재료를 포함할 수 있다. 기판(100)이 플라스틱재로 형성된 경우에는 글라스재로 형성된 경우 보다 가요성을 향상시킬 수 있다. 기판(100)상에는 불순물이 침투하는 것을 방지하기 위해 형성된 산화규소(SiOx) 및/또는 질화규소(SiNx) 등으로 형성된 버퍼층(101)이 구비될 수 있다.
구동 박막트랜지스터(T1)는 구동 반도체층(Act1) 및 구동 게이트전극(G1)을 포함하고, 스위칭 박막트랜지스터(T2)는 스위칭 반도체층(Act2) 및 스위칭 게이트전극(G2)을 포함한다. 구동 반도체층(Act1) 및 구동 게이트전극(G1) 사이, 그리고 스위칭 반도체층(Act2) 및 스위칭 게이트전극(G2) 사이에는 제1게이트절연층(103)이 배치된다. 제1게이트절연층(103)은 산화규소(SiOx), 질화규소(SiNx), 산질화규소(SiON) 등의 무기 절연물을 포함할 수 있다.
구동 반도체층(Act1) 및 스위칭 반도체층(Act2)은 폴리실리콘을 포함할 수 있다. 구동 반도체층(Act1)은 구동 게이트전극(G1)과 중첩하며 불순물이 도핑되지 않은 구동 채널영역(C1), 및 구동 채널영역(C1)의 양 옆의 불순물이 도핑된 구동 소스영역(S1) 및 구동 드레인영역(D1)을 포함한다. 스위칭 반도체층(Act2) 스위칭 게이트전극(G2)과 중첩하고 불순물이 도핑되지 않은 스위칭 채널영역(C2), 및 스위칭 채널영역(C2)의 양 옆의 불순물이 도핑된 스위칭 소스영역(S2)과 스위칭 드레인영역(D2)을 포함할 수 있다.
구동 및 스위칭 게이트전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 단층 또는 다층으로 이루어질 수 있다. 일 예로, 구동 및 스위칭 게이트전극(G1, G2)은 Mo의 단층일 수 있다.
본 명세서에서, 박막트랜지스터의 소스영역과 드레인영역은 박막트랜지스터의 소스전극과 드레인전극에 대응한다. 이하에서는 편의상 소스전극이나 드레인전극 대신 소스영역이나 드레인영역이라는 용어를 사용한다.
일부 실시예에서, 스토리지 커패시터(Cst)는 구동 박막트랜지스터(T1)와 중첩되게 배치될 수 있다. 이 경우, 스토리지 커패시터(Cst) 및 구동 박막트랜지스터(T1)의 면적을 증가시킬 수 있으며, 고품질의 이미지를 제공할 수 있다. 예를 들어, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)일 수 있다. 제2스토리지 축전판(CE2)은 제1스토리지 축전판(CE1)과의 사이에 제2게이트절연층(105)을 개재한 채 제1스토리지 축전판(CE1)과 중첩할 수 있다. 제2게이트절연층(105)은 산화규소(SiOx), 질화규소(SiNx), 산질화규소(SiON) 등의 무기 절연물을 포함할 수 있다.
구동 및 스위칭 박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)는 층간절연층(107)으로 커버될 수 있다. 층간절연층(107)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기물층일 수 있다. 층간절연층(107) 상에는 데이터선(DL)이 배치되며, 데이터선(DL)은 층간절연층(107)을 관통하는 콘택홀을 통해 스위칭 박막트랜지스터(T2)의 스위칭 반도체층(Act2)과 접속한다.
층간절연층(107) 상에는 구동전압선(PL)이 배치된다. 구동전압선(PL)은 하부 구동전압선(PL-1) 및 상부 구동전압선(PL-2)을 포함할 수 있다. 고품질의 이미지를 제공하거나 및/또는 사이즈가 큰 표시 장치를 구현하기 위해서는 구동전압선(PL)의 저항에 의한 전압강하 등의 문제가 발생하지 않도록 할 필요가 있다. 본 발명의 실시예들에 따르면, 구동전압선(PL)이 전기적으로 연결된 하부 구동전압선(PL-1) 및 상부 구동전압선(PL-2)을 포함하므로, 구동전압선(PL)의 저항에 의한 전압강하 등의 문제를 방지할 수 있다.
하부 구동전압선(PL-1)은 데이터선(DL)과 동일한 물질을 포함할 수 있다. 예컨대, 하부 구동전압선(PL-1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일부 실시예에서, 하부 구동전압선(PL-1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
하부 구동전압선(PL-1) 및 상부 구동전압선(PL-2)은 이들 사이에 개재된 제1절연층(109)에 정의된 콘택홀을 통해 접속되며, 구동전압선(PL)은 제2절연층(111)으로 커버될 수 있다. 상부 구동전압선(PL-2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일부 실시예에서, 상부 구동전압선(PL-2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다
제2절연층(111)은 평탄화 절연층으로, 유기물을 포함할 수 있다. 유기물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 제1절연층(109)은 유기물을 포함할 수 있으며, 그 구체적 물질은 전술한 바와 같다. 또는, 제1절연층(109)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기물을 포함할 수 있다.
제2절연층(111) 상에는 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(OLED)가 위치할 수 있다.
화소전극(310) 상에는 화소정의막(113)이 배치될 수 있다. 화소정의막(113)은 화소전극(310)을 노출하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(113)은 화소전극(310)의 가장자리와 대향전극(330) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(113)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는, 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(320)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 표시영역(DA) 상부에 배치되며, 표시영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자(OLED)들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다.
유기발광소자(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 박막봉지층(400)으로 덮어 보호될 수 있다. 박막봉지층(400)은 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 박막봉지층(400)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함한다. 예컨대, 박막봉지층(400)은 제1무기봉지층(410), 유기봉지층(430) 및 제2무기봉지층(420)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다. 도시되지는 않았으나, 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 유기봉지층(430)은 이러한 제1무기봉지층(410)을 덮으며, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(430)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 유기봉지층(430)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(420)은 유기봉지층(430)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다.
박막봉지층(400)은 전술한 다층 구조를 통해 박막봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(430) 사이에서 또는 유기봉지층(430)과 제2무기봉지층(420) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다. 도시되지는 않았으나, 박막봉지층(400) 상에는 투광성 접착제를 통해 편광판이 배치될 수 있다. 편광판은 외광반사를 줄이기 위한 구조로, 편광판 대신에, 블랙매트릭스와 칼라필터를 포함하는 층이 사용될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치에서 전원전압선과 제2절연층을 발췌하여 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 앞서 도 3a 및 도 3b를 참조하여 설명한 바와 같이 제2절연층(111), 즉 유기 절연층인 제2절연층(111)은 표시영역(DA) 상에 배치되되, 비표시영역(NDA)까지 연장된다.
제2절연층(111)은 비표시영역(NDA)과 대응하는 분할영역(IA)을 포함할 수 있다. 분할영역(IA)은 제2절연층(111)이 제거된 영역으로, 분할영역(IA)은 표시영역(DA)을 둘러싼다. 분할영역(IA)은 외부로부터 수분이 유기물질로 이루어진 제2절연층(111)을 따라 표시영역(DA) 내로 침투하는 것을 방지할 수 있다. 분할영역(IA)에 의해 제2절연층(111)은 중앙부(111a)와 외곽부(11b)로 분할될 수 있다.
중앙부(111a)는 표시영역(DA)과 대응하며, 표시영역(DA) 보다 큰 면적을 가질 수 있다. 본 명세서에서는 대응한다고 함은 중첩하는 것으로 이해될 수 있다. 외곽부(111b)는 중앙부(111a)를 둘러싸도록 표시영역(DA) 상에 배치된다. 외곽부(111b)는 표시영역(DA)을 둘러쌀 수 있다. 전원전압선, 예컨대 제1전원전압선(10)과 제2전원전압선(20)은 적어도 일부가 분할영역(IA)과 중첩하도록 배치될 수 있다.
분할영역(IA)에는 적어도 하나의 댐(121, 123)이 배치될 수 있다. 도 4에는 두개의 댐(121, 123)이 배치된 구조를 도시한다. 댐(121, 123)은 박막봉지층(400)의 유기봉지층(430, 도 3a 도 3b참조) 형성시, 유기물이 기판(100)의 가장자리 방향으로 흐르는 것을 차단하여, 유기봉지층(430)의 에지 테일이 형성되는 것을 방지할 수 있다.
댐(121, 123)은 전원전압선, 예컨대 제2전원전압선(20)의 폭 보다 작은 폭을 가지도록 형성될 수 있다. 일부 실시예에서, 댐(121)은 전원전압선, 예컨대 제2전원전압선(20)의 폭보다 작은 폭을 가지며, 제2전원전압선(20) 상에 배치될 수 있다. 다른 실시예에서, 댐(123)은 전원전압선, 예컨대 제2전원전압선(20)의 제2메인 전압선(21)의 일측 가장자리와 중첩하도록 배치될 수 있다. 본 명세서에서, 전원전압선이라 함은 전원전압선은 제1전원전압선(10), 제2전원전압선(20) 중 어느 하나 또는 둘 다를 지칭하는 것으로 이해할 수 있다.
도 5는 도 4의 V부분을 확대한 평면도로서, 도 1의 인입영역(POA)의 일부에 해당한다. 그리고, 도 6은 도 5의 VI- VI'선에 따른 단면도를, 도 7은 도 5의 VII- VII'선에 따른 단면도를 나타낸다. 도 5에서는 설명의 편의를 위하여, 인입영역(POA) 중 분할영역(IA)의 위쪽 즉 중앙부(111a)와 대응되는 부분을 내측 인입영역(POA-i)으로 나타내고, 분할영역(IA)의 아래쪽 즉 외곽부(111b)와 대응되는 부분을 외측 인입영역(POA-o)으로 나타낸다.
도 5를 참조하면, 제2절연층(111)의 중앙부(111a)와 외곽부(111b)는 분할영역(IA)에 의하여 서로 이격된다. 전원전압선의 일부는 중앙부(111a)와 대응하고, 다른 일부는 분할영역(IA)과 대응하며, 또 다른 일부는 외곽부(111b)와 대응할 수 있다.
일부 실시예에서, 제1전원전압선(10)의 제1메인 전압선(11)은 중앙부(111a)와 대응하도록 제2방향을 따라 연장되고, 제1연결선(12)은 분할영역(IA) 및 외곽부(111b)와 대응할 수 있다. 제2전원전압선(20)의 제2메인 전압선(21)의 일부는 중앙부(111a)와 대응하고, 제2메인 전압선(21)의 나머지 일부와 제2연결선(22)은 분할영역(IA) 및 외곽부(111b)와 대응할 수 있다.
도 6 및 도 7을 참조하면, 전원전압선은 제1도전층과 제2도전층의 다층 구조일 수 있다. 예컨대, 제1전원전압선(10)은 제1 및 제2도전층(10a, 10b)의 2층 구조일 수 있으며, 제2전원전압선(20)은 제1 및 제2도전층(20a, 20b)의 2층 구조일 수 있다.
제1 및 제2전원전압선(10, 20)의 제1도전층(10a, 20a)은 앞서 도 3a 및 도 3b를 참조하여 설명한 하부 구동전압선(PL-1) 및 데이터선(DL)과 동일한 물질을 포함할 수 있다. 제1 및 제2전원전압선(10, 20)의 제2도전층(10b, 20b)은 앞서 도 3a 및 도 3b를 참조하여 설명한 상부 구동전압선(PL-2)과 동일한 물질을 포함할 수 있으며, 그 구체적 물질은 앞서 설명한 바와 같다. 일부 선택적 실시예로, 제1도전층(10a, 20a) 및 제2도전층(10b, 20b)은 동일한 물질을 포함할 수 있다. 예컨대, 제1 및 제2도전층(10a, 20a, 10b, 20b)은 Ti/Al/Ti로 형성될 수 있다.
제2도전층(10b, 20b)은 제1도전층(10a, 20a)을 전체적으로 커버하도록 배치될 수 있다. 제2도전층(10b, 20b)은 제1도전층(10a, 20a)와 직접 접촉하며, 도 6에 도시된 바와 같이 적어도 분할영역(IA)에서 제1도전층(10a, 20a)의 단부를 커버할 수 있다. 예컨대, 제2도전층(10b, 20b)의 분할영역(IA)과 대응되는 단부는, 제1도전층(10a, 20a)의 분할영역(IA)과 대응되는 단부의 측면을 커버할 수 있고 제1도전층(10a, 20a) 보다 더 연장되어, 제1도전층(10a, 20a)의 아래에 있는 층(예컨대, 층간절연층)과 직접 접촉할 수 있다.
도 6에서는 분할영역(IA)에서 제2도전층(10b, 20b)이 제1도전층(10a, 20a)의 단부를 커버하는 것을 도시하고 있으나, 제2도전층(10b, 20b)이 제1도전층(10a, 20a)의 단부를 커버하는 구조는 분할영역(IA) 이외의 영역, 예컨대 도 7에 도시된 바와 같이 내측 인입영역(POA-i)에도 동일하게 적용될 수 있다. 그리고, 도시되지는 않았으나 제2도전층(10b, 20b)이 제1도전층(10a, 20a)의 단부를 커버하는 구조는 외측 인입영역(POA-i, POA-o)에서도 동일하게 적용될 수 있다. 한편, 도 6 및 도 7에서는 분할영역(IA)뿐만 아니라 내측 및 외측 인입영역(POA-i, POA-o)에서 제1도전층(10a, 20a)이 제2도전층(10b, 20b)으로 커버된 구조를 도시하지만, 인입영역(POA)이 아닌 비표시영역(NDA)의 다른 영역에서도 동일한 구조를 가질 수 있음은 물론이다.
제2도전층(10b, 20b)이 제1도전층(10a, 20a)의 단부를 커버하는 경우, 제1도전층(10a, 20a)과의 접촉면적이 증가하여 전원전압선의 저항을 감소시킬 수 있으며, 제2도전층(10b, 20b)의 패터닝시 제1도전층(10a, 20a)이 손상되는 것을 방지할 수 있다. 예컨대, 제2도전층(10b, 20b)이 제1도전층(10a, 20a)의 상면에만 위치하도록 패터닝되는 경우, 제2도전층(10b, 20b)의 식각(예, 건식 식각)에서 사용되는 가스에 의해 제1도전층(10a, 20a)이 손상될 수 있으나, 제2도전층(10b, 20b)이 제1도전층(10a, 20a)의 단부를 커버하도록 패터닝되는 경우에는 이러한 문제를 방지할 수 있다.
도 5 내지 도 7을 참조하면, 제1 및 제2전원전압선(10, 20)은 분할영역(IA)에서 보호층(PVX)에 의해 커버될 수 있다. 보호층(PVX)은 분할영역(IA)을 통해 노출된 제1 및 제2전원전압선(10, 20)을 커버한다. 보호층(PVX)은 예컨대, 산화규소(SiOx), 질화규소(SiNx), 산질화규소(SiON) 등의 무기절연물을 포함할 수 있다. 보호층(PVX)은 도 6에 도시된 바와 같이 분할영역(IA)에서 제1 및 제2전원전압선(10, 20)의 상면과 접촉하며, 제2절연층(111)의 상면과 접촉할 수 있다.
만약, 보호층(PVX)이 없다면, 박막봉지층(400)이 형성되기 전까지, 제1 및 제2전원전압선(10, 20)의 분할영역(IA)과 대응되는 부분은 외부로 노출된다. 노출된 제1 및 제2전원전압선(10, 20)은, 표시영역(DA)의 화소전극(310, 도 3a 및 도 3b참조)의 패터닝시 사용되는 에천트에 의해 손상될 수 있다. 특히, 제1 및 제2전원전압선(10, 20)이 알루미늄을 포함하는 경우, 에천트에 의해 크게 손상을 받을 수 있다.
에천트는 제1 및 제2전원전압선(10, 20)을 이루는 제1 및 제2도전층(10a, 20a, 10b, 20b)에 포함된 알루미늄과 같은 금속을 손상시킨다. 에천트에 의한 손상 방지를 위하여 제1 및 제2전원전압선(10, 20)을 이루는 도전층 중 최상층인 제2도전층(10b, 20b)이 제1도전층(10a, 20a)의 일부에만 중첩하도록 디자인을 일부 변경하고 댐(121, 123)들을 연결하는 제1방향으로 연장된 추가 댐(미도시)을 더 형성하는 방법을 생각할 수 있다. 그러나, 추가 댐은 외부로부터 수분이 침투하는 경로를 제공할 수 있는 문제가 있다. 뿐만 아니라 제2도전층(10b, 20b)의 면적이 제1도전층(10a, 20a)의 면적 보다 줄어들기 때문에, 비교적 큰 DC전압이 인가되는 전원전압선의 저항을 줄이는데 한계가 있다.
그러나, 본 발명의 실시예들에 따르면, 분할영역(IA)을 통해 노출된 제1 및 제2전원전압선(10, 20)을 보호층(PVX)이 커버하므로 전술한 바와 같은 에천트에 의한 손상을 방지할 수 있을 뿐만 아니라, 제2도전층(10b, 20b)의 디자인을 변경할 필요가 없다. 따라서, 전원전압선의 저항을 최대한 감소시키면서 전원전압선의 손상을 방지할 수 있는 장점이 있다.
제1 및 제2전원전압선(10, 20)은 분할영역(IA)에서 보호층(PVX)에 의해 커버되어 외부로 노출되지 않으며, 전술한 바와 같이 화소전극(310)을 형성하는 것과 같이 이후의 공정에서 제1 및 제2전원전압선(10, 20)의 손상을 방지할 수 있다.
보호층(PVX)은 제2절연층(111)의 분할영역(IA) 이후에 화학기상증착(CVD)법에 의해 형성될 수 있다. 보호층(PVX)은 분할영역(IA)을 통해 노출된 제1 및 제2전원전압선(10, 20)뿐만 아니라 제2절연층(111)의 상면으로까지 연장될 수 있다. 예컨대, 도 7에 도시된 바와 같이 제2절연층(111)의 중앙부(111a) 및 외곽부(111b)의 상면의 적어도 일부를 커버할 수 있다.
제1 및 제2전원전압선(10, 20)의 분할영역(IA)과 대응하는 부분은, 분할영역(IA)을 통해 박막봉지층(400)과 중첩하면서 박막봉지층(400)에 의해 커버될 수 있다. 박막봉지층(400)의 유기봉지층(430)은 댐(121, 123) 중 적어도 어느 하나의 댐(121)에 의해 기판(100)의 가장자리 방향으로 흐르는 것이 차단되며, 제1 및 제2무기봉지층(410, 430)은 분할영역(IA)을 커버하도록 외측 인입영역(POA-o)까지 연장될 수 있다. 댐(121, 123)은 제2절연층(111)과 동일한 물질을 포함할 수 있다.
도 8은 도 7의 변형 실시예에 따른 단면도이다.
도 8을 참조하면, 일부 실시예에서 제2절연층(111)의 중앙부(111a)와 외곽부(111b) 상에는 추가 절연층이 더 형성될 수 있다. 예컨대, 표시영역(DA)의 화소정의막(113, 도 3a 및 도 3b 참조)이 인입영역(POA)까지 연장될 수 있으며, 화소정의막(130)은 제2절연층(111)의 중앙부(111a)와 대응하는 제1절연부(113a) 및 제2절연층(111)의 외곽부(111b)와 대응하는 제2절연부(113b)를 포함할 수 있다. 화소정의막(130)은 제2절연층(111)의 분할영역(IA)과 대응하는 분리영역(OA)을 포함할 수 있으며, 제1절연부(113a) 및 제2절연부(113b)는 분리영역(OA)에 의해 상호 이격될 수 있다. 분리영역(OA)의 크기는 분할영역(IA)의 크기와 같거나 그보다 작을 수 있다.
댐(121, 123)은 보호층(PVX)의 아래와 위에 각각 배치된 제1 및 제2댐층(121a, 123a, 121b, 123b)을 포함할 수 있다. 제1댐층(121a, 123a)은 제2절연층(111)과 동일한 물질을 포함할 수 있고, 제2댐층(121b, 123b)은 화소정의막(113, 도 3a 및 도 3b참조)과 동일한 물질을 포함할 수 있다.
도 9는 도 5의 변형 실시예에 따른 평면도이다.
도 9를 참조하면, 제2절연층(111)의 중앙부(111a)는 보조 분할영역(SI)을 더 포함할 수 있다. 예컨대, 중앙부(111a)는, 제1전원전압선(10)의 일부 및 제2전원전압선(20)의 일부 사이에 위치하는 보조 분할영역(SI)을 더 포함할 수 있다. 중앙부(111a)는 보조 분할영역(SI)에 의해 분할된 제1전원전압선(10)의 일부와 중첩하는 제1중앙부(111a-1) 및 제2전원전압선(20)의 일부와 제2중앙부(111a-2)를 포함할 수 있다. 보조 분할영역(SI)은 분할영역(IA)과 마찬가지로 외부의 수분 침투를 방지할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 제1전원전압선
20: 제2전원전압선
10a, 20a: 제1도전층
10b, 20b: 제2도전층
100: 기판
101: 버퍼층
103: 제1게이트절연층
105: 제2게이트절연층
107: 층간절연층
109: 제1절연층
111: 제2절연층
113: 화소정의막
310: 화소전극
320: 중간층
330: 대향전극
400: 박막봉지층
410: 제1무기봉지층
420: 제2무기봉지층
430: 유기봉지층

Claims (20)

  1. 표시영역과 상기 표시영역의 외곽의 비표시영역을 포함하는 기판;
    상기 표시영역 상에 배치된 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 연결된 표시소자;
    적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하고, 상기 표시소자를 덮는 박막봉지층;
    상기 박막트랜지스터와 상기 표시소자 사이에 개재되되 상기 비표시영역으로 연장되며, 상기 표시영역과 대응하는 중앙부, 상기 중앙부를 둘러싸는 외곽부, 및 상기 중앙부와 상기 외곽부를 분할하며 상기 표시영역을 둘러싸는 분할영역을 포함하는 유기절연층;
    일부가 상기 분할영역과 대응하도록 상기 비표시영역 상에 배치된 전원전압선; 및
    상기 분할영역에서 상기 전원전압선의 상면을 커버하고, 상기 박막봉지층의 아래에 배치되는 보호층;
    을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 보호층은 무기 절연물을 포함하는, 표시 장치.
  3. 표시영역과 상기 표시영역의 외곽의 비표시영역을 포함하는 기판;
    상기 표시영역 상에 배치된 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 연결된 표시소자;
    상기 표시소자를 덮는 박막봉지층;
    상기 박막트랜지스터와 상기 표시소자 사이에 개재되되 상기 비표시영역으로 연장되며, 상기 표시영역과 대응하는 중앙부, 상기 중앙부를 둘러싸는 외곽부, 및 상기 중앙부와 상기 외곽부를 분할하며 상기 표시영역을 둘러싸는 분할영역을 포함하는 유기절연층;
    일부가 상기 분할영역과 대응하도록 상기 비표시영역 상에 배치된 전원전압선;
    상기 분할영역에서 상기 전원전압선의 상면을 커버하는 보호층;및
    상기 표시영역에 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 구동전압선;을 포함하고,
    상기 표시소자는 화소전극, 상기 화소전극과 마주보는 대향전극, 및 상기 화소전극 및 상기 대향전극 사이에 개재되는 중간층을 포함하며,
    상기 유기절연층은 상기 구동전압선 및 상기 화소전극 사이에 개재되는, 표시 장치.
  4. 제1항에 있어서,
    상기 전원전압선은,
    제1도전층; 및
    상기 제1도전층 상에 배치되며, 상기 제1도전층과 접촉하는 제2도전층;을 포함하는, 표시 장치.
  5. 제4항에 있어서,
    상기 제2도전층의 상기 분할영역과 대응되는 일부는, 상기 제1도전층의 상기 분할영역과 대응되는 적어도 일 부분의 측면에 직접 접촉하며 상기 적어도 일 부분의 측면을 커버하는, 표시 장치.
  6. 제4항에 있어서,
    상기 표시영역에 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 하부구동전압선 및 상부구동전압선; 및
    상기 하부구동전압선 및 상기 상부구동전압선 사이에 개재되며, 상기 하부구동전압선 및 상기 상부구동전압선의 접속을 위한 콘택홀이 정의된 절연층;을 더 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 절연층은 유기물을 포함하는, 표시 장치.
  8. 제6항에 있어서,
    상기 제1도전층은 상기 하부구동전압선과 동일한 물질을 포함하고,
    상기 제2도전층은 상기 상부구동전압선과 동일한 물질을 포함하는, 표시 장치.
  9. 제4항에 있어서,
    상기 제1도전층 및 상기 제2도전층 중 적어도 어느 하나는,
    티타늄을 포함하는 제1층, 알루미늄을 포함하는 제2층 및 티타늄을 포함하는 제3층의 다층인, 표시 장치.
  10. 제1항에 있어서,
    상기 보호층의 상기 분할영역과 대응하는 부분은 상기 적어도 하나의 무기봉지층으로 커버된, 표시 장치.
  11. 제1항에 있어서,
    상기 보호층은,
    상기 유기절연층의 상기 중앙부 및 상기 외곽부 중 적어도 어느 하나의 상면의 일부를 커버하는, 표시 장치.
  12. 제1항에 있어서,
    상기 전원전압선은, 상기 유기절연층의 아래에 배치되는, 표시 장치.
  13. 제12항에 있어서,
    상기 유기절연층의 상기 중앙부 및 상기 외곽부는, 상기 전원전압선의 상면과 접촉하는, 표시 장치.
  14. 표시영역과 상기 표시영역의 외곽의 비표시영역을 포함하는 기판;
    상기 표시영역 상에 배치된 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 연결된 표시소자;
    상기 표시소자를 덮는 박막봉지층;
    상기 박막트랜지스터와 상기 표시소자 사이에 개재되되 상기 비표시영역으로 연장되며, 상기 표시영역과 대응하는 중앙부, 상기 중앙부를 둘러싸는 외곽부, 및 상기 중앙부와 상기 외곽부를 분할하며 상기 표시영역을 둘러싸는 분할영역을 포함하는 유기절연층;
    일부가 상기 분할영역과 대응하도록 상기 비표시영역 상에 배치된 전원전압선;
    상기 분할영역에서 상기 전원전압선의 상면을 커버하는 보호층; 및 상기 기판의 일측 가장자리와 대응하는 패드부;를 포함하며,
    상기 전원전압선은 상기 표시영역의 일측으로부터 상기 패드부를 향해 연장된 연결부를 포함하고,
    상기 연결부의 적어도 일부는 상기 분할영역을 가로지르는, 표시 장치.
  15. 제1항에 있어서,
    상기 분할영역 내에 위치하며, 상기 표시영역을 둘러싸는 댐을 더 포함하는, 표시 장치.
  16. 제15항에 있어서,
    상기 댐은 상기 유기절연층의 상기 중앙부 및 상기 외곽부로부터 각각 이격된, 표시 장치.
  17. 제1항에 있어서,
    상기 중앙부 및 상기 외곽부 상에 각각 배치된 제1절연부 및 제2절연부를 구비한 추가 절연층을 더 포함하고,
    상기 추가 절연층은 상기 분할영역과 대응되는 분리영역을 포함하는, 표시 장치.
  18. 제17항에 있어서,
    상기 표시소자는, 화소전극, 상기 화소전극과 마주보는 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되고 발광층을 구비한 중간층을 포함하는, 표시 장치.
  19. 제18항에 있어서,
    상기 화소전극을 노출하는 개구를 포함하는 화소정의막을 더 포함하며,
    상기 추가 절연층은 상기 화소정의막과 동일한 물질을 포함하는, 표시 장치.
  20. 제1항에 있어서,
    상기 전원전압선은 서로 다른 전압이 인가되는 제1전원전압선 및 제2전원전압선을 포함하고,
    상기 유기절연층의 상기 중앙부는, 상기 제1전원전압선의 일부 및 상기 제2전원전압선의 일부와 각각 중첩하며, 상기 제1전원전압선의 일부 및 상기 제2전원전압선의 일부 사이에 위치하는 보조 분할영역을 더 포함하는, 표시 장치.
KR1020160156592A 2016-11-23 2016-11-23 표시 장치 KR102328679B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020160156592A KR102328679B1 (ko) 2016-11-23 2016-11-23 표시 장치
US15/811,838 US10134829B2 (en) 2016-11-23 2017-11-14 Display device
CN201711179997.1A CN108091634B (zh) 2016-11-23 2017-11-23 显示装置
CN202310754104.0A CN116568079A (zh) 2016-11-23 2017-11-23 显示装置
US16/193,013 US10553669B2 (en) 2016-11-23 2018-11-16 Display device
US16/745,638 US11043551B2 (en) 2016-11-23 2020-01-17 Display device
KR1020210157085A KR102483958B1 (ko) 2016-11-23 2021-11-15 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160156592A KR102328679B1 (ko) 2016-11-23 2016-11-23 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210157085A Division KR102483958B1 (ko) 2016-11-23 2021-11-15 표시 장치

Publications (2)

Publication Number Publication Date
KR20180058265A KR20180058265A (ko) 2018-06-01
KR102328679B1 true KR102328679B1 (ko) 2021-11-19

Family

ID=62147288

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160156592A KR102328679B1 (ko) 2016-11-23 2016-11-23 표시 장치
KR1020210157085A KR102483958B1 (ko) 2016-11-23 2021-11-15 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210157085A KR102483958B1 (ko) 2016-11-23 2021-11-15 표시 장치

Country Status (3)

Country Link
US (3) US10134829B2 (ko)
KR (2) KR102328679B1 (ko)
CN (2) CN116568079A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066498A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 디스플레이 장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102325171B1 (ko) * 2017-03-20 2021-11-10 삼성디스플레이 주식회사 표시 장치
JP6947536B2 (ja) * 2017-05-26 2021-10-13 株式会社ジャパンディスプレイ 表示装置
CN108807476B (zh) * 2018-06-07 2020-12-22 武汉华星光电半导体显示技术有限公司 显示器面板
KR102649144B1 (ko) * 2018-06-25 2024-03-21 삼성디스플레이 주식회사 디스플레이 장치
KR102624153B1 (ko) * 2018-06-29 2024-01-12 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
KR102625708B1 (ko) * 2018-08-27 2024-01-16 삼성디스플레이 주식회사 표시 장치
KR20200039904A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 디스플레이 장치
KR102626223B1 (ko) * 2018-10-26 2024-01-17 삼성디스플레이 주식회사 표시 장치
KR20200074347A (ko) * 2018-12-14 2020-06-25 삼성디스플레이 주식회사 디스플레이 장치
EP3939088A4 (en) * 2019-03-11 2022-11-09 Boe Technology Group Co., Ltd. DISPLAY SUBSTRATE, DISPLAY DEVICE, METHOD OF MAKING THE DISPLAY SUBSTRATE
WO2020194706A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 表示装置
US20240090281A1 (en) * 2019-11-06 2024-03-14 Sharp Kabushiki Kaisha Display device
US11895878B2 (en) 2019-11-25 2024-02-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and method for manufacturing the same and display device
KR20210070456A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시 장치
KR20210106065A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 디스플레이 장치
KR20210109715A (ko) 2020-02-27 2021-09-07 삼성디스플레이 주식회사 디스플레이 장치의 제조방법
KR20210124596A (ko) 2020-04-06 2021-10-15 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20210149285A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시 장치
KR20210149930A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
KR20220006159A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치
CN112086577A (zh) * 2020-09-08 2020-12-15 武汉华星光电半导体显示技术有限公司 显示装置及其制备方法
KR20230096204A (ko) * 2021-12-22 2023-06-30 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777728B1 (ko) * 2005-12-15 2007-11-19 삼성에스디아이 주식회사 평판 표시 장치
KR101056197B1 (ko) * 2008-10-29 2011-08-11 삼성모바일디스플레이주식회사 발광 표시 장치 및 그의 제조 방법
JP4458379B2 (ja) 2007-12-14 2010-04-28 キヤノン株式会社 有機ｅｌ表示装置
KR101563138B1 (ko) * 2008-04-25 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP5543758B2 (ja) 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
KR102028505B1 (ko) * 2012-11-19 2019-10-04 엘지디스플레이 주식회사 유기발광 표시패널 및 이의 제조방법
KR101994227B1 (ko) * 2012-12-07 2019-09-30 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
KR102158771B1 (ko) 2013-08-08 2020-09-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
US9287329B1 (en) * 2014-12-30 2016-03-15 Lg Display Co., Ltd. Flexible display device with chamfered polarization layer
KR20230141954A (ko) * 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102369301B1 (ko) 2015-02-13 2022-03-03 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
WO2016139560A1 (en) * 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
KR102314470B1 (ko) * 2015-03-09 2021-10-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102404577B1 (ko) * 2015-03-27 2022-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102477299B1 (ko) * 2015-06-12 2022-12-14 삼성디스플레이 주식회사 디스플레이 장치
KR101747264B1 (ko) * 2015-11-30 2017-06-15 엘지디스플레이 주식회사 표시 장치와 그의 제조 방법
KR102571085B1 (ko) 2016-04-04 2023-08-28 삼성디스플레이 주식회사 디스플레이 장치
KR102632616B1 (ko) * 2016-06-27 2024-02-02 삼성디스플레이 주식회사 디스플레이 장치
KR102626961B1 (ko) * 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
JP2018077983A (ja) * 2016-11-08 2018-05-17 株式会社ジャパンディスプレイ 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066498A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 디스플레이 장치
KR102617275B1 (ko) 2018-11-30 2023-12-27 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
KR20180058265A (ko) 2018-06-01
CN108091634B (zh) 2023-07-07
KR20210139207A (ko) 2021-11-22
US11043551B2 (en) 2021-06-22
CN108091634A (zh) 2018-05-29
US10553669B2 (en) 2020-02-04
KR102483958B1 (ko) 2023-01-03
US10134829B2 (en) 2018-11-20
US20180145127A1 (en) 2018-05-24
CN116568079A (zh) 2023-08-08
US20200152727A1 (en) 2020-05-14
US20190103457A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
KR102483958B1 (ko) 표시 장치
KR102544242B1 (ko) 표시 장치
KR102562901B1 (ko) 디스플레이 장치
KR102649144B1 (ko) 디스플레이 장치
KR102360094B1 (ko) 표시 장치
KR102491884B1 (ko) 디스플레이 장치
JP7229752B2 (ja) 有機発光表示装置
US11171195B2 (en) Display device including a power supply line that overlaps a driving circuit
KR102514412B1 (ko) 반도체소자 및 이를 채용하는 표시장치
US20170069271A1 (en) Display apparatus
CN110880524A (zh) 显示装置
KR102617275B1 (ko) 디스플레이 장치
KR102607270B1 (ko) 표시 장치
EP3896739A1 (en) Display device
KR20210005452A (ko) 디스플레이 장치
CN111697030A (zh) 显示装置
US20230422559A1 (en) Display apparatus
KR20210153808A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant