CN108091634B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108091634B
CN108091634B CN201711179997.1A CN201711179997A CN108091634B CN 108091634 B CN108091634 B CN 108091634B CN 201711179997 A CN201711179997 A CN 201711179997A CN 108091634 B CN108091634 B CN 108091634B
Authority
CN
China
Prior art keywords
voltage line
layer
display device
supply voltage
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711179997.1A
Other languages
English (en)
Other versions
CN108091634A (zh
Inventor
申俊澈
李正浩
权镐均
金羊熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202310754104.0A priority Critical patent/CN116568079A/zh
Publication of CN108091634A publication Critical patent/CN108091634A/zh
Application granted granted Critical
Publication of CN108091634B publication Critical patent/CN108091634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：与显示区域相邻的非显示区域、薄膜晶体管、显示元件、薄膜包封层、有机绝缘层、电源电压线和保护层。薄膜晶体管在显示区域上并且连接到显示元件。薄膜包封层覆盖显示元件。有机绝缘层在薄膜晶体管和显示元件之间并且延伸到非显示区域。有机绝缘层包括与显示区域对应的中心部分、围绕中心部分的外部部分、以及将中心部分和外部部分划分开且围绕显示区域的分割区。电源电压线在非显示区域中并且包括与分割区对应的部分。保护层在分割区中覆盖电源电压线的上表面。

Description

显示装置
于2016年11月23日提交且名称为“显示装置”的第10-2016-0156592号韩国专利申请通过引用全部包含于此。
技术领域
这里描述的一个或更多个实施例涉及一种显示装置。
背景技术
已经开发了各种平板显示器。这些显示器趋向于重量轻且具有拥有低功耗的纤薄的轮廓。为了提高美感和观看体验，已经尝试减小这些显示器的非显示区域的尺寸。
发明内容
根据一个或更多个实施例，显示装置包括：基底，包括与显示区域相邻的非显示区域；薄膜晶体管和显示元件，薄膜晶体管在显示区域上，显示元件电连接到薄膜晶体管；薄膜包封层，覆盖显示元件；有机绝缘层，在薄膜晶体管和显示元件之间并且延伸到非显示区域，有机绝缘层包括与显示区域对应的中心部分、围绕中心部分的外部部分、以及将中心部分和外部部分划分开并且围绕显示区域的分割区；电源电压线，在非显示区域中并且包括与分割区对应的部分；以及保护层，在分割区中覆盖电源电压线的上表面。保护层可以包括无机绝缘材料。
显示装置可以包括：在显示区域中并且电连接到薄膜晶体管的驱动电压线，其中，显示元件可以包括：像素电极、面对像素电极的对电极、以及在像素电极和对电极之间的中间层，其中，有机绝缘层在驱动电压线和像素电极之间。电源电压线可以包括：第一导电层；以及第二导电层，在第一导电层上并且接触第一导电层。第二导电层的针对分割区的端部可以覆盖第一导电层的与分割区对应的一部分的侧表面。
显示装置可以包括：下驱动电压线和上驱动电压线，位于显示区域中并且电连接到薄膜晶体管；以及绝缘层，位于下驱动电压线和上驱动电压线之间，绝缘层包括连接下驱动电压线和上驱动电压线的接触孔。绝缘层可以包括有机绝缘材料。
第一导电层可以包括与下驱动电压线相同的材料，第二导电层可以包括与上驱动电压线相同的材料。第一导电层和第二导电层中的至少一者可以是多层，并且所述多层可以包括包含钛的第一层、包含铝的第二层和包含钛的第三层。
薄膜包封层包括至少一个无机包封层和至少一个有机包封层，电源电压线的与分割区对应的一部分可以被覆盖有薄膜包封层。保护层可以覆盖有机绝缘层的中心部分和外部部分中的至少一者的上表面的一部分。
电源电压线可以在有机绝缘层下面。有机绝缘层的中心部分和外部部分可以接触电源电压线的上表面。
显示装置可以包括对应于基底的一个边缘的焊盘部分，其中，电源电压线包括从显示区域的一条侧边延伸到焊盘部分的连接部分，其中，连接部分的至少一部分与分割区相交。显示装置可以包括在分割区内部并且围绕显示区域的坝。坝可以与有机绝缘层的中心部分和外部部分间隔开。
显示装置可以包括附加绝缘层，该附件绝缘层包括分别在中心部分和外部部分上方的第一绝缘部分和第二绝缘部分，其中，附加绝缘层包括与分割区对应的分离区。显示元件可以包括像素电极、面对像素电极的对电极以及在像素电极和对电极之间的中间层，其中，中间层包括发射层。
显示装置可以包括包含暴露像素电极的开口的像素限定层，其中，附加绝缘层包括与像素限定层相同的材料。电源电压线可以包括第一电源电压线和第二电源电压线以接收不同的电压，有机绝缘层的中心部分可以包括在第一电源电压线的一部分与第二电源电压线的一部分之间的辅助分割区，并且可以与第一电源电压线的所述一部分和第二电源电压线的所述一部分叠置。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域普通技术人员将变得明显，在附图中：
图1示出显示装置的实施例；
图2A和图2B示出像素的实施例；
图3示出沿着图1的剖面线III-III'截取的视图；
图4示出电源电压线和第二绝缘层的实施例；
图5示出图4中的部分V包括拉出(pull-off)区域的实施例；
图6示出沿着图5中的剖面线VI-VI'截取的视图；
图7示出沿着图5中的剖面线VII-VII'截取的视图；
图8示出图7中的视图的修改实施例的视图；以及
图9示出图5中的视图的修改实施例的视图。
具体实施方式
参照附图描述示例实施例；然而，示例实施例可以以各种不同的形式实施，并且不应被解释为仅限于这里陈述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且这些实施例将示例性的实施方式充分地传达给本领域技术人员。实施例(或其部分)可以结合以形成另外的实施例。
在附图中，为了图示的清楚，可以夸大层和区域的尺寸。还将理解的是，当层或元件被称作“在”另一层或基底“上”时，它可以直接在所述另一层或基底上，或者也可以存在中间层。此外，将理解的是，当层被称作“在”另一层“下面”时，它可以直接在所述另一层下面，或者也可以存在一个或更多个中间层。另外，还将理解的是，当层被称作“在”两个层“之间”时，它可以是这两个层之间唯一的层，或者也可以存在一个或更多个的中间层。同样的附图标记始终表示同样的元件。
当元件被称作在另一元件“连接”或“结合”到另一元件时，该元件可以直接连接到或结合到所述另一元件，或者在其间设置有一个或更多个中间元件的情况下间接地连接到或结合到所述另一元件。此外，当元件被称为“包括”组件时，这表示元件还可以包括另一元件而不是排除另一元件，除非有不同的公开。
图1示出包括在基底100上方的显示单元1的显示装置的实施例。显示单元1包括多个像素P，每个像素连接到在第一方向上延伸的多条数据线DL中的相应的一条以及在与第一方向交叉的第二方向上延伸的多条扫描线SL中的相应的一条。每个像素P也连接到在第一方向上延伸的多条驱动电压线PL中的相应的一条。
像素P从例如有机发光二极管(OLED)发射多种颜色的光，例如，红光、绿光、蓝光和/或白光。显示单元1基于从像素P发射的光在显示区域DA中提供预定图像。每个像素P可以被认为是，例如，发射如上所述的红光、绿光、蓝光或白光中的一种光的子像素。
非显示区域NDA在显示区域DA外部。例如，非显示区域NDA可以围绕显示区域DA。非显示区域NDA是其中不布置像素P的区域并且不提供图像。可以在非显示区域NDA中布置分别施加不同电源电压的第一电源电压线10和第二电源电压线20。
第一电源电压线10可以包括与显示区域DA的一条侧边对应的第一主电压线11和第一连接线12。例如，当显示区域DA是矩形时，第一主电压线11可以对应于显示区域DA的一条侧边。第一主电压线11可以平行于显示区域DA的侧边中的一条侧边并且其长度等于或大于显示区域DA的侧边中的所述一条侧边的长度。显示区域DA的与第一主电压线11对应的一条侧边可以与焊盘部分30相邻。
第一连接线12在第一方向上从第一主电压线11延伸。例如，第一连接线12可以在拉出区域POA中沿第一方向延伸。拉出区域POA可以是，例如，从焊盘部分30到显示区域DA的侧边中的与焊盘部分30相邻的一条侧边的区域。第一方向可以是，例如，从显示区域DA到焊盘部分30的方向。第一连接线12可以连接到焊盘部分30，例如，连接到第一焊盘端31。
第二电源电压线20可以包括第二主电压线21和第二连接线22。第二主电压线21可以部分地围绕显示区域DA。与第一主电压线11的相对端相邻的第二连接线22可以在第一方向上从第二主电压线21延伸到焊盘部30。例如，当显示区域DA是矩形时，第二主电压线21可以沿着第一主电压线11的相对端以及显示区域DA的除了与第一主电压线11相邻的一条侧边之外的其它侧边或剩余侧边延伸。第二连接线22在拉出区域POA中沿着第一方向平行于第一连接线12延伸并且连接到焊盘部分30，例如，连接到第二焊盘端32。
焊盘部分30对应于基底100的一端，不被绝缘层等覆盖，而是被暴露并且可以经由柔性印刷电路板(FPCB)等连接到控制器。控制器的信号或电力经由焊盘部分30提供给显示装置。
第一电源电压线10向每个像素P提供第一电源电压ELVDD。第二电源电压线20向每个像素P提供第二电源电压ELVSS。例如，可以经由连接到第一电源电压线10的驱动电压线PL，将第一电源电压ELVDD提供给每个像素P。向每个像素P的OLED的阴极提供第二电源电压ELVSS。在这种情况下，第二电源电压线20的第二主电压线21可以在非显示区域NDA中连接到OLED的阴极。
扫描驱动器向扫描线SL提供扫描信号，数据驱动器向数据线DL提供数据信号。扫描驱动器和数据驱动器可以在非显示区域NDA中。
图2A和2B示出了例如可以为图1的显示装置中的像素P的代表的像素的实施例。参照图2A，每个像素P包括连接到OLED的像素电路PC。像素电路PC连接到扫描线SL和数据线DL。
像素电路PC包括驱动薄膜晶体管(TFT)T1，开关TFT T2和存储电容器Cst。开关TFTT2连接到扫描线SL和数据线DL，并且基于来自扫描线SL的扫描信号Sn将数据信号Dm经由数据线DL传送到驱动TFT T1。
存储电容器Cst连接到开关TFT T2和驱动电压线PL，并且存储与从开关TFT T2传送的电压与经由驱动电压线PL供应的第一电源电压ELVDD(或驱动电压)之差对应的电压。
驱动TFT T1连接到驱动电压线PL和存储电容器Cst，并且可以基于存储在存储电容器Cst中的电压来控制从驱动电压线PL流过OLED的驱动电流。OLED可以基于驱动电流发射具有预定亮度的光。图2A中的像素电路PC包括两个TFT和一个存储电容器。在另一实施例中，像素电路可以具有不同数量的TFT和/或电容器。
参照图2B，像素电路PC可以包括驱动TFT T1和开关TFT T2、补偿TFT T3、第一初始化TFT T4、第一发射控制TFT T5、第二发射控制TFT T6、第二初始化TFT T7以及存储电容器Cst。图2B中的每个像素P包括信号线SLn、SLn-1、EL和DL、初始化电压线VL和驱动电压线PL。在一个实施例中，信号线SLn、SLn-1、EL和DL中的至少一条或初始化电压线VL可以被相邻的像素共享。
驱动TFT T1的漏电极可以经由第二发射控制TFT T6电连接到OLED。驱动TFT T1基于开关TFT T2的开关操作接收数据信号Dm并且将驱动电流提供给OLED。
开关TFT T2的栅电极连接到第一扫描线SLn，开关TFT T2的源电极连接到数据线DL。开关TFT T2的漏电极可以连接到驱动TFT T1的源电极并且经由第一发射控制TFT T5同时连接到驱动电压线PL。
开关TFT T2基于来自第一扫描线SLn的第一扫描信号Sn而导通，并且执行将数据信号Dm从数据线DL传送到驱动TFT T1的源电极的操作。
补偿TFT T3的栅电极可以连接到第一扫描线SLn。补偿TFT T3的源电极可以连接到驱动TFT T1的漏电极并且经由第二发射控制TFT T6同时连接到OLED的像素电极。补偿TFT T3的漏电极可以同时连接到存储电容器Cst的一个电极、第一初始化TFT T4的源电极和驱动TFT T1的栅电极。补偿TFT T3基于来自第一扫描线SLn的第一扫描信号Sn而导通，以通过连接驱动TFT T1的栅电极和漏电极而使驱动TFT T1二极管连接。
第一初始化TFT T4的栅电极可以连接到第二扫描线(前一条扫描线)SLn-1。第一初始化TFT T4的漏电极可以连接到初始化电压线VL。第一初始化TFT T4的源电极可以同时连接到存储电容器Cst的电极中的一个电极、补偿TFT T3的漏电极以及驱动TFT T1的栅电极。第一初始化TFT T4可以基于来自第二扫描线SLn-1的第二扫描信号Sn-1而导通，以基于向驱动TFT T1的栅电极供应的初始化电压VINT来执行对驱动TFT T1的栅电极的电压进行初始化的操作。
第一发射控制TFT T5的栅电极可以连接到发射控制线EL。第一发射控制TFT T5的源电极可以连接到驱动电压线PL。第一发射控制TFT T5的漏电极电极同时连接到驱动TFTT1的源电极和开关TFT T2的漏电极。
第二发射控制TFT T6的栅电极可以连接到发射控制线EL。第二发射控制TFT T6的源电极可以连接到驱动TFT T1的漏电极和补偿TFT T3的源电极。第二发射控制TFT T6的漏电极可以电连接到OLED的像素电极。第一发射控制TFT T5和第二发射控制TFT T6可以基于来自发射控制线EL的发射控制信号En而同时导通。当晶体管TFT T5和TFT T6导通时，第一电源电压ELVDD被传送到OLED且驱动电流流过OLED。
第二初始化TFT T7的栅电极可以连接到第二扫描线SLn-1。第二初始化TFT T7的源电极可以连接到OLED的像素电极。第二初始化TFT T7的漏电极可以连接到初始化电压线VL。第二初始化TFT T7可以基于来自第二扫描线SLn-1的第二扫描信号Sn-1而导通以初始化OLED的像素电极。
第一初始化TFT T4和第二初始化TFT T7连接到图2B中的第二扫描线SLn-1。在一个实施例中，第一初始化TFT T4可以连接到第二扫描线SLn-1并且基于第二扫描信号Sn-1而被驱动。此外，第二初始化TFT T7可以连接到单独的信号线(例如，下一条扫描线)，并且基于来自相应扫描线的信号而被驱动。
存储电容器Cst的另一个电极可以连接到驱动电压线PL。存储电容器Cst的一个电极可以同时连接到驱动TFT T1的栅电极、补偿TFT T3的漏电极和第一初始化TFT T4的源电极。
OLED的另一个电极(例如，阴极)接收第二电源电压ELVSS(或共电源电压)。OLED基于来自驱动TFT T1的驱动电流而发光。在另一个实施例中，像素电路PC的TFT和电容器的数量和/或电路设计可以不同。
图3示出了沿着图1中的线III-III'截取的显示装置的像素的实施例的剖视图。图3示出了参照图2A和2B描述的每个像素的像素电路PC的驱动TFT T1和开关TFT T2以及存储电容器Cst。为了方便起见，根据图3中堆叠的顺序进行描述。
参照图3，缓冲层101在基底100上，驱动TFT T1和开关TFT T2以及存储电容器Cst在缓冲层101上方。基底100可以包括，例如，玻璃材料或塑料材料(包括聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚酰亚胺(PI))。当基底100包括塑料材料时，基底100可具有比当基底100包括玻璃材料时大的柔性。包括SiOx和/或SiNx的缓冲层101可以在基底100上以防止杂质的渗透。
驱动TFT T1包括驱动半导体层Act1和驱动栅电极G1。开关TFT T2包括开关半导体层Act2和开关栅电极G2。第一栅极绝缘层103在驱动半导体层Act1和驱动栅电极G1之间并且在开关半导体层Act2和开关栅电极G2之间。第一栅极绝缘层103可以包括诸如SiOx、SiNx或SiON的无机绝缘材料。
驱动半导体层Act1和开关半导体层Act2可以包括多晶硅。驱动半导体层Act1包括驱动沟道区C1。驱动源区S1和驱动漏区D1在驱动沟道区C1的相对侧处。驱动沟道区C1与驱动栅电极G1叠置并且不被掺杂杂质。驱动源区S1和驱动漏区D1被掺杂有杂质。开关半导体层Act2可以包括开关沟道区C2。开关源区S2和开关漏区D2在开关沟道区C2的相对侧处。开关沟道区C2与开关栅电极G2叠置并且不被掺杂杂质。开关源区S2和开关漏区D2被掺杂有杂质。
驱动栅电极G1和开关栅电极G2可以包括，例如，Mo、Al、Cu或Ti，并且可以具有单层或多层。例如，驱动栅电极G1和开关栅电极G2可以包括包含Mo的单层。
TFT的源区和漏区可分别对应于TFT的源电极和漏电极。因此，可以使用术语源区和漏区来代替源电极和漏电极。
在实施例中，存储电容器Cst可以与驱动TFT T1叠置。在这种情况下，存储电容器Cst和驱动TFT T1的面积可以增大，并且可以提供高质量图像。例如，驱动栅电极G1可以被用作存储电容器Cst的第一存储电容器板CE1。第二存储电容器板CE2可以与第一存储电容器板CE1叠置，在第一存储电容器板CE1与第二存储电容器板CE2之间具有第二栅极绝缘层105。第二栅极绝缘层105可以包括诸如SiOx、SiNx或SiON的无机绝缘层。
驱动TFT T1和开关TFT T2以及存储电容器Cst可以被层间绝缘层107覆盖。层间绝缘层107可以是包括SiON、SiOx或SiNx的无机层。数据线DL可以在层间绝缘层107上。数据线DL经由穿过层间绝缘层107的接触孔而连接到开关TFT T2的开关半导体层Act2。
驱动电压线PL在层间绝缘层107上，并且可以包括下驱动电压线PL-1和上驱动电压线PL-2。为了提供高质量图像或实现大尺寸的显示装置，可以抵消由驱动电压线PL的电阻引起的电压降。根据实施例，由于驱动电压线PL包括电连接的下驱动电压线PL-1和上驱动电压线PL-2，因此可以防止驱动电压线PL的电压降。
例如，下驱动电压线PL-1可以包括与数据线DL相同的材料。例如，下驱动电压线PL-1可以包括Mo、Al、Cu、Ti等，并且可以是多层或单层。在实施例中，下驱动电压线PL-1可以包括多层的Ti/Al/Ti。
下驱动电压线PL-1和上驱动电压线PL-2通过在下驱动电压线PL-1与上驱动电压线PL-2之间的第一绝缘层109中的接触孔而彼此连接。驱动电压线PL可以被第二绝缘层111覆盖。上驱动电压线PL-2可以包括Mo、Al、Cu、Ti等，并且可以是多层或单层。在实施例中，上驱动电压线PL-2可以包括多层的Ti/Al/Ti。
第二绝缘层111是包括有机材料的平坦化绝缘层。有机材料可以包括通用聚合物，诸如，酰亚胺类聚合物、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)，或者具有苯酚基族的聚合物衍生物、丙烯酰类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其混合物。第一绝缘层109可以包括有机材料，以上描述了有机材料的示例。在一个实施例中，第一绝缘层109可以包括诸如SiON、SiOx或SiNx的无机材料。
OLED可以在第二绝缘层111上，并且可以包括像素电极310、对电极330以及在像素电极310与对电极330之间的中间层320，中间层320包括发射层。
像素限定层113可以在像素电极310上，并且可以通过包括暴露像素电极310的开口来限定像素。像素限定层113可以通过增大像素电极310的边缘与对电极330之间的距离，来防止在像素电极310与对电极330之间出现电弧等。例如，像素限定层113可以包括诸如PI或六甲基二硅氧烷(HMDSO)的有机材料。
中间层320可以包括低分子或聚合物材料。当中间层320包括低分子材料时，中间层320可以具有如下结构：在该结构中，空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)、电子注入层(EIL)等以单一或复合的构造而堆叠。中间层320可以包括一种或多种有机材料，例如，铜酞菁(CuPc)，N,N'-双(萘-1-基)-N,N'-二苯基-联苯胺(NPB)或三-8-羟基喹啉铝(Alq3)。例如，这些层可以通过真空蒸镀来形成。
当中间层320包括聚合物材料时，中间层320可以具有包括HTL和EML的结构。HTL可以包括PEDOT。EML可以包括诸如聚苯撑乙烯(PPV)类材料或聚芴类材料的聚合物材料。在另一个实施例中，中间层320的结构可以具有不同的结构。例如，中间层320可以包括在多个像素电极310上为一体的层，或者可以包括被图案化以分别对应于像素电极310的层。
对电极330可以在显示区域DA中并可以覆盖显示区域DA。例如，对电极330可以在多个OLED上为一体并对应于像素电极310。
OLED会容易被外部潮气或氧气损坏。薄膜包封层400可以覆盖OLED作为保护。薄膜包封层400可以覆盖显示区域DA并延伸到显示区域DA的外部。薄膜包封层400包括至少一个有机包封层和至少一个无机包封层。例如，薄膜包封层400可以包括第一无机包封层410、有机包封层430和第二无机包封层420。
第一无机包封层410可以覆盖对电极330并且包括SiOx、SiNx或SiON。诸如覆盖层的其他层可在第一无机包封层410与对电极330之间。由于第一无机包封层410是沿着位于其下方的结构，因此第一无机包封层410的上表面不是平坦化的。
有机包封层430覆盖第一无机包封层410。与第一无机包封层410不同，与显示区域DA对应的有机包封层430的上表面可以近似平坦化。有机包封层430可以包括聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、PI、聚乙烯磺酸盐、聚甲醛(POM)、聚芳酯和HMDSO中的至少一种。第二无机包封层420可以覆盖有机包封层430，并且包括SiOx、SiNx或SiON。
即使当薄膜包封层400内出现裂纹时，薄膜包封层400也可以经由上述多层结构而防止裂纹在第一无机包封层410与有机包封层430之间或者在有机包封层430与第二无机包封层420之间连接。因此，薄膜包封层400可以防止、减少或最小化外部潮气或氧气渗透到显示区域DA的路径的形成。偏振板可以使用透光粘合剂而在薄膜包封层400上方。偏振板是用于减少外部光反射的结构。包括黑矩阵和滤色器的层可以用于偏振板。
图4示出了电源电压线和第二绝缘层的实施例。参照图4，如参照图3所描述的，作为有机绝缘层的第二绝缘层111在显示区域DA中并且延伸到非显示区域NDA。
第二绝缘层111可以包括与非显示区域NDA对应的分割区IA。分割区IA是其中已经去除了第二绝缘层的区域并且围绕显示区域DA。分割区IA可以防止外部潮气沿着包括有机材料的第二绝缘层111而渗入到显示区域DA中。第二绝缘层111可以通过分割区IA被分成中心部分111a和外部部分111b。
中心部分111a对应于显示区域DA，并且可以具有比显示区域DA的面积大的面积。在至少一个实施例中，术语“对应”可以被理解为意味着“叠置”。外部部分111b包围显示区域DA中的中心部分111a，并且可以围绕显示区域DA。第一电源电压线10和第二电源电压线20的至少部分可以与分割区IA叠置。
一个或更多个坝(dam)121和123可以在分割区IA中。图4示出布置了两个坝121和123的结构。在形成有机包封层430(例如，参见图3)的同时，坝121和123可以防止有机材料在基板100的边缘方向上流动。因此，可以不形成有机包封层430的边缘尾(edge tail)。
坝121和123的宽度可以小于电源电压线(例如，第二电源电压线20)的宽度。在实施例中，坝121的宽度可以小于电源电压线(例如，第二电源电压线20)的宽度，并且可以在第二电源电压线20上。在另一个实施例中，坝123可以与电源电压线(例如，第二电源电压线20的第二主电压线21)的一个边缘叠置。在至少一个实施例中，电源电压线可以被理解为表示第一电源电压线10和第二电源电压线20中的至少一条。
图5根据实施例示出了图4的显示装置的部分V的放大平面图，并且对应于图1的拉出区域POA的一部分。此外，图6是根据实施例沿着图5中的VI-VI'线截取的插入部分的剖视图。图7是根据实施例沿着图5的线VII-VII'截取的插入部分的剖视图。
更具体而言，图5示出拉出区域POA的与分割区IA的上部分(即，中心部分111a)对应的一部分作为内拉出区域POA_i。图5还示出拉出区域POA的与分割区IA的下部分(即，外部部分111b)对应的一部分作为外拉出区域POA_o。
参照图5，第二绝缘层111的中心部分111a和外部部分111b通过分割区IA彼此间隔开。电源电压线的一部分可对应于中心部分111a。电源电压线的另一部分可以对应于分割区IA。电源电压线的另一部分可以对应于外部部分111b。
在实施例中，第一电源电压线10的第一主电压线11可以在第二方向上延伸以对应于中心部分111a。第一连接线12可以对应于分割区IA和外部部分111b。第二电源电压线20的第二主电压线21的一部分可以对应于中心部分111a。第二主电压线21中的剩余部分和第二连接线22可以对应于分割区IA和外部部分111b。
参照图6和图7，电源电压线可以具有包括第一导电层和第二导电层的多层结构。例如，第一电源电压线10可以具有包括第一导电层10a和第二导电层10b的双层结构。第二电源电压线20可以具有包括第一导电层20a和第二导电层20b的双层结构。
第一电源电压线10的第一导电层10a和第二电源电压线20的第一导电层20a分别可以包括与参照图3描述的下驱动电压线PL-1和数据线DL相同的材料。第一电源电压线10的第二导电层10b和第二电源电压线20的第二导电层20b分别可以包括与参照图3描述的上驱动电压线PL-2相同的材料。在实施例中，第一导电层10a和20a以及第二导电层10b和20b可以包括相同的材料。例如，第一导电层10a和20a以及第二导电层10b和20b可以包括Ti/Al/Ti。
第二导电层10b和20b可以分别完全覆盖第一导电层10a和20a。如图6中，第二导电层10b和20b可以分别直接接触第一导电层10a和20a并且在分割区IA中覆盖第一导电层10a和20a的至少一部分。例如，第二导电层10b和20b的与分割区IA对应的端部可以分别覆盖第一导电层10a和20a的与分割区IA对应的端部的侧表面，分别比第一导电层10a和20a延伸得更远，并且直接接触在第一导电层10a和20a下面的层(例如，层间绝缘层107)。
在图6中，第二导电层10b和20b分别覆盖分割区IA中的第一导电层10a和20a的端部。在一个实施例中，第二导电层10b和20b分别覆盖第一导电层10a和20a的端部的结构可以应用于除了分割区IA之外的区域，例如应用于如图7中的内拉出区域POA_i。
在一个实施例中，第二导电层10b和20b分别覆盖第一导电层10a和20a的端部的结构可应用于外拉出区域POA_o。尽管图6和图7示出了第二导电层10b和20b不仅在分割区IA中而且在内拉出区域POA_i和外拉出区域POA_o中分别覆盖第一导电层10a和20a的结构，但是相同的结构也适用于非显示区NDA的其他区域，而不仅是拉出区域POA。
当第二导电层10b和20b分别覆盖第一导电层10a和20a的端部时，第二导电层10b和20b的与第一导电层10a和20a接触的面积增大，因此可以减小电源电压线的电阻。这也可以在将第二导电层10b和20b图案化时防止第一导电层10a和20a损坏。例如，当将第二导电层10b和20b图案化使得第二导电层10b和20b分别仅位于第一导电层10a和20a的上表面上时，第一导电层10a和20a可能被用于第二导电层10b和20b的蚀刻(例如，干蚀刻)的气体而损坏。当第二导电层10b和20b被图案化以覆盖第一导电层10a和20a的端部时，可以防止对第一导电层10a和20a的损坏。
参照图6和图7，第一电源电压线10和第二电源电压线20可以在分割区IA中被保护层PVX覆盖。保护层PVX覆盖经由分割区IA暴露的第一电源电压线10和第二电源电压线20。保护层PVX可以包括无机绝缘材料，该无机绝缘材料包括例如SiOx、SiNx或SiON等。保护层PVX可接触如图6中的分割区IA中的第一电源电压线10和第二电源电压线20的上表面，并且接触第二绝缘层111的上表面。
如果不存在保护层PVX，则第一电源电压线10和第二电源电压线20的与分割区IA对应的部分会被暴露至外部，直到形成薄膜包封层400。被暴露的第一电源电压线10和第二电源电压线20会被用于使显示区域DA的像素电极310(例如，参见图3)图案化的蚀刻剂损坏。具体地，当第一电源电压线10和第二电源电压线20包括铝时，第一电源电压线10和第二电源电压线20可能被蚀刻剂损坏。
蚀刻剂损坏形成第一电源电压线10和第二电源电压线20的第一导电层10a和20a和第二导电层10b和20b中的诸如铝的金属。为了防止蚀刻剂的损坏，可以部分地改变设计，例如，使得作为第一电源电压线10和第二电源电压线20的导电层之中的最上层的第二导电层10b和20b与第一导电层10a和20a的部分叠置。此外，附加的坝可以形成为在第一方向上延伸并且连接坝121和123。然而，连接坝121和123的附加坝会提供外部潮气渗透的路径。另外，由于与第一导电层10a，20a的面积相比，第二导电层10b，20b的面积减小，所以在使被施加相对高的DC电压的电源电压线的电阻减小的方面是有限制的。
然而，根据一个或更多个实施例，保护层PVX覆盖经由分割区IA暴露的第一电源电压线10和第二电源电压线20。因此，可以防止上述蚀刻剂的损伤，并且不需要改变第二导电层10b和20b的设计。因此，可以防止电源电压线的损伤，同时降低或最小化电源电压线的电阻。
第一电源电压线10和第二电源电压线20在分割区IA中被保护层PVX覆盖，并且不暴露至外部。如上所述，在诸如形成像素电极310的工艺的工艺中，可以防止对第一电源电压线10和第二电源电压线20的损坏。
在第二绝缘层111的与分割区IA对应的一部分形成之后，可以例如通过化学气相沉积(CVD)形成保护层PVX。保护层PVX可以不仅延伸到经由分割区IA暴露的第一电源电压线10和第二电源电压线20，而且可以延伸到第二绝缘层111的上表面。例如，在图7中，保护层PVX可以覆盖第二绝缘层111的中心部分111a以及第二绝缘层111的外部部分111b的上表面的至少一部分。
第一电源电压线10和第二电源电压线20的与分割区IA对应的部分可以被薄膜包封层400覆盖，同时经由分割区IA而与薄膜包封层400叠置。坝121和123中的至少一个可防止薄膜包封层400的有机包封层430在基底100的边缘方向上流动。第一无机包封层410和第二无机包封层420可以延伸到外拉出区域POA_o以覆盖分割区IA。坝121和123可以包括与第二绝缘层111相同的材料。
图8示出了根据图7的修改实施例的插入部分的剖视图。参照图8，可以在第二绝缘层111的中心部分111a和外部部分111b上方进一步布置附加绝缘层。
例如，显示区DA的像素限定层113(例如，参见图3)可以延伸到拉出区域POA。像素限定层113可以包括第一绝缘部分113a和第二绝缘部分113b。第一绝缘部分113a可以对应于第二绝缘层111的中心部分111a。第二绝缘部分113b可以对应于第二绝缘层111的外部部分111b。像素限定层113可以包括与第二绝缘层111的分割区IA对应的分离区OA。第一绝缘部分113a可以通过分离区OA而与第二绝缘部分113b间隔开。分离区OA的尺寸可以等于或小于分割区IA的尺寸。
坝121可以包括分别在保护层PVX下面的第一坝层121a和在保护层PVX上的第二坝层121b，并且坝123可以包括分别在保护层PVX下面的第一坝层123a和在保护层PVX上的第二坝层123b。第一坝层121a和123a可以包括与第二绝缘层111相同的材料。第二坝层121b和123b可以包括与像素限定层113(例如，参见图3)相同的材料。
图9示出了根据图5的修改实施例的插入部分。参照图9，第二绝缘层111的中心部分111a还可以包括辅助分割区SI。例如，中心部分111a还可以包括在第一电源电压线10的一部分与第二电源电压线20的一部分之间的辅助分割区SI。中心部分111a可以包括被辅助分割区SI划分的与第二电源电压线20的一部分叠置的第一中心部分111a-1以及与第一电源电压线10的一部分叠置的第二中心部分111a-2。与分割区IA一样，辅助分割区SI可以防止外部潮气的渗透。
在这里已经公开了示例实施例，虽然采用了特定的术语，但是仅以一般的和描述性的含义来使用和解释它们，而不是为了限制的目的。在某些情况下，如本领域普通技术人员将清楚的，自提交本申请之时起，结合具体实施例描述的特征、特性和/或元件可以单独使用，或者可与结合其他实施例描述的特征、特性和/或元件组合起来使用，除非另外特别说明。因此，在不脱离本发明的由权利要求书阐述的实施例的精神和范围的情况下，可以做出形式上和细节上的各种改变。

Claims (19)

1.一种显示装置，所述显示装置包括：
基底，包括与显示区域相邻的非显示区域；
薄膜晶体管和显示元件，所述薄膜晶体管在所述显示区域上，所述显示元件电连接到所述薄膜晶体管；
薄膜包封层，覆盖所述显示元件；
有机绝缘层，位于所述薄膜晶体管和所述显示元件之间并且延伸到所述非显示区域，所述有机绝缘层包括与所述显示区域对应的中心部分、围绕所述中心部分的外部部分、以及将所述中心部分和所述外部部分划分开并且围绕所述显示区域的分割区；
电源电压线，位于所述非显示区域中并且包括与所述分割区对应的一部分；以及
保护层，在所述分割区中覆盖所述电源电压线的上表面，
其中，所述电源电压线位于所述有机绝缘层下面。
2.根据权利要求1所述的显示装置，其中，所述保护层包括无机绝缘材料。
3.根据权利要求1所述的显示装置，所述显示装置还包括：
驱动电压线，位于所述显示区域中并且电连接到所述薄膜晶体管，
其中，所述显示元件包括：像素电极、面对所述像素电极的对电极以及位于所述像素电极和所述对电极之间的中间层，并且
其中，所述有机绝缘层位于所述驱动电压线和所述像素电极之间。
4.根据权利要求1所述的显示装置，其中，所述电源电压线包括：
第一导电层；以及
第二导电层，位于所述第一导电层上并且接触所述第一导电层。
5.根据权利要求4所述的显示装置，其中，所述第二导电层的与所述分割区对应的端部覆盖所述第一导电层的与所述分割区对应的一部分的侧表面。
6.根据权利要求4所述的显示装置，所述显示装置还包括：
下驱动电压线和上驱动电压线，位于所述显示区域中并且电连接到所述薄膜晶体管；以及
绝缘层，位于所述下驱动电压线和所述上驱动电压线之间，所述绝缘层包括连接所述下驱动电压线和所述上驱动电压线的接触孔。
7.根据权利要求6所述的显示装置，其中，所述绝缘层包括有机绝缘材料。
8.根据权利要求6所述的显示装置，其中：
所述第一导电层包括与所述下驱动电压线相同的材料，
所述第二导电层包括与所述上驱动电压线相同的材料。
9.根据权利要求4所述的显示装置，其中：
所述第一导电层和所述第二导电层中的至少一者是多层，并且
所述多层包括包含钛的第一层、包含铝的第二层和包含钛的第三层。
10.根据权利要求1所述的显示装置，其中：
所述薄膜包封层包括至少一个无机包封层和至少一个有机包封层，
所述电源电压线的与所述分割区对应的所述一部分被覆盖有所述薄膜包封层。
11.根据权利要求1所述的显示装置，其中，所述保护层覆盖所述有机绝缘层的所述中心部分和所述外部部分中的至少一者的上表面的一部分。
12.根据权利要求1所述的显示装置，其中，所述有机绝缘层的所述中心部分和所述外部部分接触所述电源电压线的上表面。
13.根据权利要求1所述的显示装置，所述显示装置还包括：
焊盘部分，对应于所述基底的一个边缘，
其中，所述电源电压线包括从所述显示区域的一条侧边延伸到所述焊盘部分的连接部分，并且
其中，所述连接部分的至少一部分与所述分割区相交。
14.根据权利要求1所述的显示装置，所述显示装置还包括：
坝，位于所述分割区内部并且围绕所述显示区域。
15.根据权利要求14所述的显示装置，其中，所述坝与所述有机绝缘层的所述中心部分和所述外部部分间隔开。
16.根据权利要求1所述的显示装置，所述显示装置还包括：
附加绝缘层，包括分别位于所述中心部分和所述外部部分上方的第一绝缘部分和第二绝缘部分，其中，所述附加绝缘层包括与所述分割区对应的分离区。
17.根据权利要求16所述的显示装置，其中，所述显示元件包括像素电极、面对所述像素电极的对电极、以及位于所述像素电极和所述对电极之间的中间层，并且其中，所述中间层包括发射层。
18.根据权利要求17所述的显示装置，所述显示装置还包括：
像素限定层，包括暴露所述像素电极的开口，
其中，所述附加绝缘层包括与所述像素限定层相同的材料。
19.根据权利要求1所述的显示装置，其中：
所述电源电压线包括第一电源电压线和第二电源电压线以接收不同的电压，
所述有机绝缘层的所述中心部分包括位于所述第一电源电压线的一部分与所述第二电源电压线的一部分之间的辅助分割区并且与所述第一电源电压线的所述一部分和所述第二电源电压线的所述一部分叠置。
CN201711179997.1A 2016-11-23 2017-11-23 显示装置 Active CN108091634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310754104.0A CN116568079A (zh) 2016-11-23 2017-11-23 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160156592A KR102328679B1 (ko) 2016-11-23 2016-11-23 표시 장치
KR10-2016-0156592 2016-11-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310754104.0A Division CN116568079A (zh) 2016-11-23 2017-11-23 显示装置

Publications (2)

Publication Number Publication Date
CN108091634A CN108091634A (zh) 2018-05-29
CN108091634B true CN108091634B (zh) 2023-07-07

Family

ID=62147288

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711179997.1A Active CN108091634B (zh) 2016-11-23 2017-11-23 显示装置
CN202310754104.0A Pending CN116568079A (zh) 2016-11-23 2017-11-23 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310754104.0A Pending CN116568079A (zh) 2016-11-23 2017-11-23 显示装置

Country Status (3)

Country Link
US (3) US10134829B2 (zh)
KR (2) KR102328679B1 (zh)
CN (2) CN108091634B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102325171B1 (ko) * 2017-03-20 2021-11-10 삼성디스플레이 주식회사 표시 장치
JP6947536B2 (ja) * 2017-05-26 2021-10-13 株式会社ジャパンディスプレイ 表示装置
CN108807476B (zh) * 2018-06-07 2020-12-22 武汉华星光电半导体显示技术有限公司 显示器面板
KR102649144B1 (ko) * 2018-06-25 2024-03-21 삼성디스플레이 주식회사 디스플레이 장치
KR102624153B1 (ko) 2018-06-29 2024-01-12 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
KR102625708B1 (ko) * 2018-08-27 2024-01-16 삼성디스플레이 주식회사 표시 장치
KR102666703B1 (ko) * 2018-09-28 2024-05-16 엘지디스플레이 주식회사 전계 발광 표시장치
KR102684270B1 (ko) * 2018-10-05 2024-07-12 삼성디스플레이 주식회사 디스플레이 장치
KR102626223B1 (ko) * 2018-10-26 2024-01-17 삼성디스플레이 주식회사 표시 장치
KR102617275B1 (ko) * 2018-11-30 2023-12-27 삼성디스플레이 주식회사 디스플레이 장치
KR20200071194A (ko) * 2018-12-10 2020-06-19 삼성디스플레이 주식회사 표시 장치
KR20200074347A (ko) * 2018-12-14 2020-06-25 삼성디스플레이 주식회사 디스플레이 장치
KR20200081628A (ko) * 2018-12-27 2020-07-08 삼성디스플레이 주식회사 디스플레이 장치
EP3939088A4 (en) * 2019-03-11 2022-11-09 Boe Technology Group Co., Ltd. DISPLAY SUBSTRATE, DISPLAY DEVICE, METHOD OF MAKING THE DISPLAY SUBSTRATE
WO2020194706A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 表示装置
KR20210025160A (ko) * 2019-08-26 2021-03-09 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
WO2021090408A1 (ja) * 2019-11-06 2021-05-14 シャープ株式会社 表示装置
JP7452778B2 (ja) * 2019-11-25 2024-03-19 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法並びに表示装置
KR20210070456A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시 장치
KR20210106065A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 디스플레이 장치
KR20210109715A (ko) 2020-02-27 2021-09-07 삼성디스플레이 주식회사 디스플레이 장치의 제조방법
KR20210124596A (ko) 2020-04-06 2021-10-15 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20210149285A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시 장치
KR20210149930A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
KR20220006159A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치
CN112086577A (zh) * 2020-09-08 2020-12-15 武汉华星光电半导体显示技术有限公司 显示装置及其制备方法
KR20220056284A (ko) * 2020-10-27 2022-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20230096204A (ko) * 2021-12-22 2023-06-30 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150017978A (ko) * 2013-08-08 2015-02-23 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105957874A (zh) * 2015-03-09 2016-09-21 三星显示有限公司 有机发光显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777728B1 (ko) * 2005-12-15 2007-11-19 삼성에스디아이 주식회사 평판 표시 장치
KR101056197B1 (ko) * 2008-10-29 2011-08-11 삼성모바일디스플레이주식회사 발광 표시 장치 및 그의 제조 방법
JP4458379B2 (ja) 2007-12-14 2010-04-28 キヤノン株式会社 有機ｅｌ表示装置
CN102067281B (zh) * 2008-04-25 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
JP5543758B2 (ja) 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
KR102028505B1 (ko) * 2012-11-19 2019-10-04 엘지디스플레이 주식회사 유기발광 표시패널 및 이의 제조방법
KR101994227B1 (ko) * 2012-12-07 2019-09-30 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
US9287329B1 (en) * 2014-12-30 2016-03-15 Lg Display Co., Ltd. Flexible display device with chamfered polarization layer
KR20230141954A (ko) * 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102369301B1 (ko) 2015-02-13 2022-03-03 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
WO2016139560A1 (en) * 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
KR102404577B1 (ko) * 2015-03-27 2022-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102477299B1 (ko) * 2015-06-12 2022-12-14 삼성디스플레이 주식회사 디스플레이 장치
KR101747264B1 (ko) * 2015-11-30 2017-06-15 엘지디스플레이 주식회사 표시 장치와 그의 제조 방법
KR102571085B1 (ko) 2016-04-04 2023-08-28 삼성디스플레이 주식회사 디스플레이 장치
KR102632616B1 (ko) * 2016-06-27 2024-02-02 삼성디스플레이 주식회사 디스플레이 장치
KR102626961B1 (ko) * 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
JP2018077983A (ja) * 2016-11-08 2018-05-17 株式会社ジャパンディスプレイ 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150017978A (ko) * 2013-08-08 2015-02-23 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105957874A (zh) * 2015-03-09 2016-09-21 三星显示有限公司 有机发光显示装置

Also Published As

Publication number Publication date
US10553669B2 (en) 2020-02-04
US20200152727A1 (en) 2020-05-14
CN108091634A (zh) 2018-05-29
KR20210139207A (ko) 2021-11-22
KR102483958B1 (ko) 2023-01-03
US20180145127A1 (en) 2018-05-24
US10134829B2 (en) 2018-11-20
US11043551B2 (en) 2021-06-22
US20190103457A1 (en) 2019-04-04
KR20180058265A (ko) 2018-06-01
CN116568079A (zh) 2023-08-08
KR102328679B1 (ko) 2021-11-19

Similar Documents

Publication Publication Date Title
CN108091634B (zh) 显示装置
CN110364549B (zh) 显示设备
CN110634912B (zh) 显示装置
US10916616B2 (en) Display device having flexible non-display area portion
KR102544242B1 (ko) 표시 장치
US12069895B2 (en) Display Apparatus having shielding electrode overlapping connection line
KR102514412B1 (ko) 반도체소자 및 이를 채용하는 표시장치
CN110880524A (zh) 显示装置
KR20190031397A (ko) 표시 장치
US12035585B2 (en) Display device
CN112086483A (zh) 显示装置和制造显示装置的方法
CN112750872A (zh) 有机发光显示设备
US20200295117A1 (en) Display device
CN113363283A (zh) 显示设备
CN220554267U (zh) 显示装置
US20230422559A1 (en) Display apparatus
CN112490267A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant