KR20210070456A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210070456A
KR20210070456A KR1020190159957A KR20190159957A KR20210070456A KR 20210070456 A KR20210070456 A KR 20210070456A KR 1020190159957 A KR1020190159957 A KR 1020190159957A KR 20190159957 A KR20190159957 A KR 20190159957A KR 20210070456 A KR20210070456 A KR 20210070456A
Authority
KR
South Korea
Prior art keywords
block pattern
active area
disposed
layer
block
Prior art date
Application number
KR1020190159957A
Other languages
English (en)
Inventor
강철규
김대석
목선균
윤일구
이동선
이소영
이지은
조준영
최민희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190159957A priority Critical patent/KR20210070456A/ko
Priority to US16/924,176 priority patent/US11508936B2/en
Priority to CN202011050707.5A priority patent/CN112909042A/zh
Publication of KR20210070456A publication Critical patent/KR20210070456A/ko

Links

Images

Classifications

    • H01L51/5256—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H01L27/32—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133331—Cover glasses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1641—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being formed by a plurality of foldable display components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • H01L2251/558—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 활성 영역, 및 활성 영역의 주변에 위치한 비활성 영역이 정의된 기판, 기판 상의 활성 영역에 배치된 발광 소자, 발광 소자 상에 배치된 봉지층, 및 기판 상의 비활성 영역에 배치되고 평면상 활성 영역을 둘러싸는 블럭 패턴을 포함하고, 비활성 영역은 활성 영역의 제1 측에 위치한 제1 비활성 영역, 및 활성 영역의 제2 측에 위치한 제2 비활성 영역을 포함하고, 제1 비활성 영역에 배치된 블럭 패턴의 개수는 제2 비활성 영역에 배치된 블럭 패턴의 개수보다 많다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 태블릿 PC, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하여 표시하는 표시 패널 및 다양한 입력 장치를 포함한다.
최근에는 사용자 편의를 위해 표시 장치의 두께를 감소시키는 동시에, 벤딩되거나 폴딩되시키기 위해, 발광 소자를 밀봉하는 봉지 구조물로서, 얇고 플렉시블한 물질을 포함하는 박막 봉지 구조물이 적용될 수 있다.
한편, 박막 봉지 구조물을 형성할 때, 플렉시블한 물질의 리플로우(Reflow) 제어를 위해 블럭 패턴(Block pattern)을 형성할 수 있다. 블럭 패턴의 개수가 많을수록 리플로우 제어에 유리하지만, 데드 스페이스(Dead space)가 증가될 수 있다.
본 발명이 해결하고자 하는 과제는 데드 스페이스에 덜 민감한 하측부에 블럭 패턴의 개수가 더 많이 배치되어 박막 봉지 구조물의 리플로우 제어할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 활성 영역, 및 상기 활성 영역의 주변에 위치한 비활성 영역이 정의된 기판; 상기 기판 상의 상기 활성 영역에 배치된 발광 소자; 상기 발광 소자 상에 배치된 봉지층; 및 상기 기판 상의 상기 비활성 영역에 배치되고 평면상 상기 활성 영역을 둘러싸는 블럭 패턴을 포함하고, 상기 비활성 영역은 상기 활성 영역의 제1 측에 위치한 제1 비활성 영역, 및 상기 활성 영역의 제2 측에 위치한 제2 비활성 영역을 포함하고,
상기 제1 비활성 영역에 배치된 상기 블럭 패턴의 개수는 상기 제2 비활성 영역에 배치된 상기 블럭 패턴의 개수보다 많다.
상기 블럭 패턴의 평면 형상은 폐곡선을 포함할 수 있다.
상기 봉지층은 제1 무기 봉지층, 상기 제1 무기 봉지층 상의 유기 봉지층, 및 상기 유기 봉지층 상의 제2 무기 봉지층을 포함하고, 상기 유기 봉지층은 상기 블럭 패턴의 내측에 배치될 수 있다.
상기 제1 비활성 영역에 배치된 상기 블럭 패턴은 제1 블럭 패턴, 상기 제1 블럭 패턴을 사이에 두고 상기 활성 영역과 이격된 제2 블럭 패턴, 상기 제2 블럭 패턴을 사이에 두고 상기 제1 블럭 패턴과 이격된 제3 블럭 패턴을 포함할 수 있다.
상기 제2 비활성 영역에 배치된 상기 블럭 패턴은 제4 블럭 패턴, 상기 제4 블럭 패턴을 사이에 두고 상기 활성 영역과 이격된 제5 블럭 패턴을 포함할 수 있다.
상기 제1 블럭 패턴은 상기 제4 블럭 패턴과 물리적으로 연결되고, 상기 제3 블럭 패턴은 상기 제5 블럭 패턴과 물리적으로 연결될 수 있다.
상기 제2 블럭 패턴은 상기 제4 블럭 패턴과 물리적으로 연결될 수 있다.
상기 활성 영역의 평면 형상은 모서리가 둥근 단변들, 및 장변들을 포함하는 직사각형 형상이고, 상기 제1 비활성 영역은 상기 활성 영역의 일 단변에 인접 배치되고, 상기 제2 비활성 영역은 상기 활성 영역의 일 장변에 인접 배치될 수 있다.
상기 비활성 영역은 상기 제1 비활성 영역과 상기 제2 비활성 영역의 사이에 배치되고 상기 활성 영역의 둥근 모서리에 인접 배치된 제3 비활성 영역을 더 포함하되, 상기 제2 블럭 패턴과 상기 제4 블럭 패턴은 상기 제1 비활성 영역 또는 상기 제3 비활성 영역에서 물리적으로 연결될 수 있다.
상기 제1 비활성 영역은 벤딩 영역을 더 포함하고, 평면상 상기 벤딩 영역은 상기 제3 블럭 패턴을 사이에 두고 상기 활성 영역과 이격될 수 있다.
상기 벤딩 영역에서 상기 표시 장치는 두께 방향으로 벤딩되도록 구성될 수 있다.
상기 제3 블럭 패턴은 상기 기판 상의 제1 유기층, 상기 제1 유기층 상의 제2 유기층, 및 상기 제2 유기층 상의 제3 유기층이 적층된 제1 적층 구조를 포함하고, 상기 제1 블럭 패턴, 및 상기 제2 블럭 패턴은 각각 상기 제2 유기층, 및 상기 제3 유기층이 적층된 제2 적층 구조를 포함할 수 있다.
상기 기판 상의 상기 벤딩 영역에 배치된 제4 유기층을 더 포함하고 상기 제4 유기층은 상기 기판에 접하고, 상기 제4 유기층은 상기 제1 유기층과 동일한 물질을 포함할 수 있다.
상기 제2 블럭 패턴은 상기 제5 블럭 패턴과 물리적으로 연결될 수 있다.
상기 제3 블럭 패턴의 표면 높이는 상기 제1 블럭 패턴의 표면 높이, 및 상기 제2 블럭 패턴의 표면 높이보다 각각 크고, 상기 제5 블럭 패턴의 표면 높이는 상기 제4 블럭 패턴의 표면 높이보다 클 수 있다.
상기 유기 봉지층은 상기 제3 블럭 패턴의 내측, 및 상기 제5 블럭 패턴의 내측에 배치되고, 상기 제1 무기 봉지층은 상기 제1 블럭 패턴, 상기 제2 블럭 패턴, 및 상기 제3 블럭 패턴과 직접 접할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 활성 영역, 및 상기 활성 영역의 주변에 위치한 비활성 영역이 정의된 기판; 상기 기판 상의 상기 활성 영역에 배치된 발광 소자; 상기 발광 소자 상에 배치된 봉지층; 및 상기 기판 상의 상기 비활성 영역에 배치되고 평면상 상기 활성 영역을 둘러싸는 블럭 패턴을 포함하고, 상기 비활성 영역은 상기 활성 영역의 제1 측에 위치한 제1 비활성 영역, 및 상기 활성 영역의 제2 측에 위치한 제2 비활성 영역을 포함하고,
평면항 상기 블럭 패턴은 상기 활성 영역을 완전히 둘러싸는 폐곡선을 포함하고, 상기 제1 비활성 영역에 배치된 상기 블럭 패턴의 개수는 상기 제2 비활성 영역에 배치된 상기 블럭 패턴의 개수보다 많다.
상기 봉지층은 제1 무기 봉지층, 상기 제1 무기 봉지층 상의 유기 봉지층, 및 상기 유기 봉지층 상의 제2 무기 봉지층을 포함하고, 상기 유기 봉지층은 상기 블럭 패턴의 내측에 배치되고, 상기 제1 비활성 영역에 배치된 상기 블럭 패턴은 제1 블럭 패턴, 상기 제1 블럭 패턴을 사이에 두고 상기 활성 영역과 이격된 제2 블럭 패턴, 상기 제2 블럭 패턴을 사이에 두고 상기 제1 블럭 패턴과 이격된 제3 블럭 패턴을 포함할 수 있다.
상기 제2 비활성 영역에 배치된 상기 블럭 패턴은 제4 블럭 패턴, 상기 제4 블럭 패턴을 사이에 두고 상기 활성 영역과 이격된 제5 블럭 패턴을 포함하고, 상기 제1 블럭 패턴은 상기 제4 블럭 패턴과 물리적으로 연결되고, 상기 제3 블럭 패턴은 상기 제5 블럭 패턴과 물리적으로 연결될 수 있다.
상기 제2 블럭 패턴은 상기 제4 블럭 패턴과 물리적으로 연결될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 데드 스페이스에 덜 민감한 하측부에 블럭 패턴의 개수가 더 많이 배치되어 박막 봉지 구조물의 리플로우 제어할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
도 3은 일 실시예에 따른 표시 패널의 예시적인 적층 구조를 나타낸 개략적인 단면도이다.
도 4는 일 실시예에 따른 표시 패널의 평면도이다.
도 5는 블럭 패턴, 및 봉지 유기층을 나타낸 일 실시예에 따른 표시 패널의 평면도이다.
도 6은 도 5의 A 영역을 확대한 도면이다.
도 7은 도 6의 Ⅰ-Ⅰ' 선을 따라 자른 단면도이다.
도 8은 도 6의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 9는 도 8의 일 부분을 확대한 도면이다.
도 10은 도 7의 일 부분을 확대한 도면이다.
도 11 내지 도 14는 도 9의 변형예들을 나타낸 도면들이다.
도 15는 블럭 패턴, 및 봉지 유기층을 나타낸 다른 실시예에 따른 표시 패널의 평면도이다,
도 16은 도 15의 B 영역을 확대한 도면이다.
도 17은 또 다른 실시예에 따른 표시 패널의 부분 평면도이다.
도 18은 도 17의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 19 내지 도 21은 도 9의 변형예들을 나타낸 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이고, 도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
실시예들에서, 제1 방향(DR1)과 제2 방향(DR2)은 서로 다른 방향으로 상호 교차한다. 도 1의 평면도에서는 설명의 편의상 세로 방향인 제1 방향(DR1)과 가로 방향인 제2 방향(DR2)이 정의되어 있다. 이하의 실시예들에서 제1 방향(DR1) 일측은 평면도상 상측 방향을, 제1 방향(DR1) 타측은 평면도상 하측 방향을, 제2 방향(DR2) 일측은 평면도상 우측 방향을 제2 방향(DR2) 타측은 평면도상 좌측 방향을 각각 지칭하는 것으로 한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 게임기, 디지털 카메라 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 화면을 표시하는 표시 영역과 화면을 표시하지 않는 비표시 영역을 포함할 수 있다. 화면 표시 관점에서, 표시 장치(1)에는 표시 영역을 포함하는 활성 영역(AAR), 및 비표시 영역을 포함하는 비활성 영역(NAR)이 정의될 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 주변에 위치할 수 있다. 비활성 영역(NAR)은 평면상 활성 영역(AAR)을 둘러쌀 수 있다. 일 실시예에서 비활성 영역(NAR)은 평면상 활성 영역(AAR)을 완전히 둘러쌀 수 있다.
활성 영역(AAR)의 평면 형상은 모서리가 둥근 직사각형을 포함할 수 있다. 즉, 활성 영역(AAR)의 외측 프로파일(Profile)은 제1 방향(DR1) 일측에 위치한 일 단변, 제1 방향(DR1) 타측에 위치한 타 단변, 제2 방향(DR2) 일측에 위치한 일 장변, 및 제2 방향(DR2) 타측에 위치한 타 장변을 포함할 수 있다. 일 단변과 일 장변, 일 단변과 타 장변, 타 단변과 일 장변, 및 타 단변과 타 장변의 사이에는 각각 둥근 모서리가 위치할 수 있다. 활성 영역(AAR)의 단변들은 제2 방향(DR2)을 따라 연장되고 장변들은 제1 방향(DR1)을 따라 연장될 수 있다. 본 명세서에서 '모서리가 둥글다'의 의미는 실제로 모서리가 일정한 곡률 또는 변화되는 곡률을 가지는 것뿐만 아니라, 모서리가 하나의 직선으로 형성되지 않고 다수의 서로 다른 기울기를 갖는(서로 다른 연장 방향을 갖는) 직선이 연장되어 형성된 것까지 포함하는 개념으로 이해되어야 한다.
다만, 활성 영역(AAR)의 평면 형상은 이에 제한되는 것은 아니다. 이하에서는 활성 영역(AAR)의 평면 형상으로 모서리가 둥근 직사각형이 적용된 경우를 중심으로 설명하기로 한다.
활성 영역(AAR)을 완전히 둘러싸는 비활성 영역(NAR)은 활성 영역(AAR)의 단변들, 장변들, 및 둥근 모서리들을 둘러쌀 수 있다.
몇몇 실시예에서 활성 영역(AAR)은 터치 입력의 감지가 이루어지는 터치 영역을 포함하고, 비활성 영역(NAR)은 터치 감지가 이루어지지 않지만, 터치 감지를 보조하는 비터치 영역을 포함할 수도 있다.
몇몇 실시예에서 활성 영역(AAR)은 상기 표시 영역, 및 상기 터치 영역과 완전히 동일한 영역일 수 있고, 비활성 영역(NAR)은 상기 비표시 영역, 및 상기 비터치 영역과 완전히 동일한 영역일 수 있다.
몇몇 실시예에서 비활성 영역(NAR)은 상기 표시 영역을 부분적으로 포함할 수 있다. 즉, 비활성 영역(NAR)은 상기 표시 영역과 상기 비표시 영역이 혼재된 영역일 수 있다.
활성 영역(AAR)은 복수의 화소가 정의될 수 있다. 각 화소는 적어도 하나의 박막 트랜지스터와 상기 박막 트랜지스터와 전기적으로 연결된 발광 소자를 포함할 수 있다. 즉, 활성 영역(AAR)에는 박막 트랜지스터, 및 발광 소자가 배치될 수 있다.
비활성 영역(NAR)에는 각 화소에 전기적 신호를 인가하는 신호 배선, 및 상기 신호 배선과 연결되고 상기 전기적 신호를 인가하는 외부 장치가 부착된 신호 패드들이 배치될 수 있다. 비활성 영역(NAR)에는 구동 회로들이 더 배치될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(10)을 포함한다. 표시 패널(10)의 예로는 유기발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 양자점 발광 표시 패널, 액정 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널, 전기영동 표시 패널, 전기습윤 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(10)의 일 예로서, 유기발광 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(1)는 터치 입력을 감지하는 터치 부재를 더 포함할 수 있다. 터치 부재는 표시 패널(10)과 별도의 패널이나 필름으로 제공되어 표시 패널(10) 상에 부착될 수도 있지만, 표시 패널(10) 내부에 터치층의 형태로 제공될 수도 있다. 이하의 실시예에서는 터치 부재가 표시 패널 내부에 마련되어 표시 패널(10)에 포함되는 경우를 예시하지만, 이에 제한되는 것은 아니다.
표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉시블 기판을 포함할 수 있다. 그에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나(꺽이거나), 접히거나, 말릴 수 있다.
표시 패널(10)에는 패널이 벤딩되는 영역인 벤딩 영역(BR)이 정의될 수 있다. 벤딩 영역(BR)을 중심으로, 표시 패널(10)에는 벤딩 영역(BR)의 일측에 위치하는 메인 영역(MR)과 벤딩 영역(BR)의 타측에 위치하는 서브 영역(SR)이 더 정의될 수 있다.
메인 영역(MR)은 대체로 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되지 않고, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역이 배치될 수 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역이 되거나, 해당 부위에 표시 영역과 비표시 영역이 혼재될 수도 있다.
벤딩 영역(BR)은 메인 영역(MR)의 제1 방향(DR1) 일측에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 하측 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BR)의 연결부는 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BR)에서 표시 패널(10)은 두께 방향으로 하측 방향, 다시 말하면 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BR)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 항하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(10)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)의 폭(제2 방향(DR2)의 폭)은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
서브 영역(SR)에는 제1 패드부, 및 제2 패드부가 배치될 수 있다. 제1 패드부는 제2 패드부보다 활성 영역(AAR)에 더 가깝게 위치할 수 있다. 제2 패드부는 활성 영역(AAR)과 제1 패드부의 사이에 배치될 수 있다. 제1 패드부에는 제1 구동칩(20)이 배치될 수 있다. 제1 구동칩(20)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 상기 집적 회로는 디스플레이용 집적 회로 및/또는 터치 유닛용 집적 회로를 포함할 수 있다. 디스플레이용 집적 회로와 터치 유닛용 집적 회로는 별도의 칩으로 제공될 수도 있고, 하나의 칩에 통합되어 제공될 수도 있다.
표시 패널(10)의 서브 영역(SR) 단부에는 제2 패드부가 배치될 수 있다. 제2 패드부는 복수의 디스플레이 신호 배선 패드 및 터치 신호 배선 패드를 포함할 수 있다. 표시 패널(10)의 서브 영역(SR) 단부의 제2 패드부에는 구동 기판(30)이 연결될 수 있다. 구동 기판(30)은 연성 인쇄회로기판이나 필름일 수 있다. 구동 기판(30) 상에는 제2 구동칩(35)이 배치될 수 있다.
메인 영역(MR)은 활성 영역(AAR), 및 활성 영역(AAR)과 인접한 비활성 영역(NAR)의 일부와 중첩 배치될 수 있다. 다시 말하면, 메인 영역(MR)은 활성 영역(AAR), 및 활성 영역(AAR)과 인접한 비활성 영역(NAR)의 일부를 포함할 수 있다.
비활성 영역(NAR)은 벤딩 영역(BR), 및 서브 영역(SR)과 중첩 배치될 수 있다. 다시 말하면, 비활성 영역(NAR)은 벤딩 영역(BR), 및 서브 영역(SR)을 포함할 수 있다.
도 3은 일 실시예에 따른 표시 패널의 예시적인 적층 구조를 나타낸 개략적인 단면도이다.
도 3을 참조하면, 표시 패널(10)은 기판(SUB, 도 7의 '101' 참조) 상에 배치된 회로 구동층(DRL)을 포함할 수 있다. 회로 구동층(DRL)은 화소의 발광층(EML)을 구동하는 회로를 포함할 수 있다. 회로 구동층(DRL)은 복수의 박막 트랜지스터를 포함할 수 있다.
회로 구동층(DRL) 상부에는 발광층(EML)이 배치될 수 있다. 발광층(EML)은 유기 발광층을 포함할 수 있다. 발광층(EML)은 회로 구동층(DRL)에서 전달하는 구동 신호에 따라 다양한 휘도로 발광할 수 있다.
발광층(EML) 상부에는 봉지층(ENL)이 배치될 수 있다. 봉지층(ENL)은 무기막 또는 무기막과 유기막의 적층막을 포함할 수 있다. 다른 예로 봉지층(ENL)으로 글래스나 봉지 필름 등이 적용될 수도 있다.
봉지층(ENL) 상부에는 터치층(TSL)이 배치될 수 있다. 터치층(TSL)은 터치 입력을 감지하는 층으로서, 터치 부재의 기능을 수행할 수 있다. 터치층(TSL)은 터치 전극들을 포함할 수 있다. 예를 들어, 터치 전극은 메쉬형 패턴이거나 면형 패턴일 수 있다. 메쉬형 패턴일 경우 터치 전극은 불투명 도전 물질을 포함하더라도 메쉬형 패턴이 비발광 영역(뱅크층에 의해 정의됨)에 중첩 배치됨으로써 시인되지 않을 수 있다. 면형 패턴일 경우 터치 전극은 투명 도전 물질을 포함할 수 있다.
터치층(TSL) 상부에는 편광층(POL)이 배치될 수 있다. 편광층(POL)은 외광 반사를 줄이는 역할을 할 수 있다. 편광층(POL)은 점착층을 통해 차광 패턴층(BML) 상부에 부착될 수 있다. 편광층(POL)은 생략될 수도 있다.
편광층(POL) 상부에는 보호층(WDL)이 배치될 수 있다. 보호층(WDL)은 예컨대 윈도우 부재를 포함할 수 있다. 보호층(WDL)은 광학 투명 접착제 등에 의해 편광층(POL) 상에 부착될 수 있다.
몇몇 실시예에서 편광층(POL)이 생략되고 컬러 필터층이 터치층(TSL) 상부에 배치될 수 있다. 이 경우 컬러 필터층은 터치층(TSL)과 보호층(WDL) 사이에 배치될 수 있다.
상세한 표시 패널의 적층 구조에 대해서는 도 7, 및 도 8을 참조하여 후술한다.
도 4는 일 실시예에 따른 표시 패널의 평면도이다.
도 4를 참조하면, 활성 영역(AAR)의 외측 프로파일의 단변들, 장변들, 및 모서리들은 제1 기준선(CL1) 내지 제4 기준선(CL4)에 의해 구분될 수 있다. 제1 기준선(CL1), 및 제2 기준선(CL2)은 각각 제1 방향(DR1)을 따라 연장되고, 제3 기준선(CL3), 및 제4 기준선(CL4)은 각각 제2 방향(DR2)을 따라 연장될 수 있다. 제1 기준선(CL1)은 도면상 좌측에 위치하고 제2 기준선(CL2)은 도면상 우측에 위치하고 제3 기준선(CL3)은 도면상 상측에 위치하고 제4 기준선(CL4)은 도면상 하측에 위치할 수 있다.
활성 영역(AAR)의 외측 프로파일의 일 단변은 제1 기준선(CL1), 및 제2 기준선(CL2)의 사이에 위치하고 제3 기준선(CL3)의 상측에 위치할 수 있다. 활성 영역(AAR)의 외측 프로파일의 타 단변은 제1 기준선(CL1), 및 제2 기준선(CL2)의 사이에 위치하고 제4 기준선(CL4)의 하측에 위치할 수 있다. 활성 영역(AAR)의 외측 프로파일의 일 장변은 제3 기준선(CL3), 및 제4 기준선(CL4)의 사이에 위치하고 제2 기준선(CL2)의 우측에 위치할 수 있다. 활성 영역(AAR)의 외측 프로파일의 타 장변은 제3 기준선(CL3), 및 제4 기준선(CL4)의 사이에 위치하고 제1 기준선(CL1)의 좌측에 위치할 수 있다.
활성 영역(AAR)의 제1 모서리는 제1 기준선(CL1), 및 제3 기준선(CL3)에 의해 구분되고 활성 영역(AAR)의 외측 프로파일의 일 단변, 및 타 장변의 사이에 위치할 수 있다. 활성 영역(AAR)의 제2 모서리는 제2 기준선(CL2), 및 제3 기준선(CL3)에 의해 구분되고 활성 영역(AAR)의 외측 프로파일의 일 단변, 및 일 장변의 사이에 위치할 수 있다. 활성 영역(AAR)의 제3 모서리는 제1 기준선(CL1), 및 제4 기준선(CL4)에 의해 구분되고 활성 영역(AAR)의 외측 프로파일의 타 단변, 및 타 장변의 사이에 위치할 수 있다. 활성 영역(AAR)의 제4 모서리는 제2 기준선(CL2), 및 제4 기준선(CL4)에 의해 구분되고 활성 영역(AAR)의 외측 프로파일의 타 단변, 및 일 장변의 사이에 위치할 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)과의 상대적 위치에 따라 구분되는 복수의 영역을 포함할 수 있다. 비활성 영역(NAR)은 제1 비활성 영역(NAR1) 내지 제8 비활성 영역(NAR8)을 포함할 수 있다.
제1 비활성 영역(NAR1)은 활성 영역(AAR)의 외측 프로파일의 일 단변에 인접 배치될 수 있고, 제2 비활성 영역(NAR2)은 활성 영역(AAR)의 외측 프로파일의 타 장변에 인접 배치될 수 있고, 제3 비활성 영역(NAR3)은 활성 영역(AAR)의 외측 프로파일의 일 장변에 인접 배치될 수 있고, 제4 비활성 영역(NAR4)은 활성 영역(AAR)의 외측 프로파일의 타 단변에 인접 배치될 수 있고, 제5 비활성 영역(NAR5)은 활성 영역(AAR)의 외측 프로파일의 제1 모서리에 인접 배치될 수 있고, 제6 비활성 영역(NAR6)은 활성 영역(AAR)의 외측 프로파일의 제2 모서리에 인접 배치될 수 있고, 제7 비활성 영역(NAR7)은 활성 영역(AAR)의 외측 프로파일의 제3 모서리에 인접 배치될 수 있고, 제8 비활성 영역(NAR8)은 활성 영역(AAR)의 외측 프로파일의 제4 모서리에 인접 배치될 수 있다.
도 4에 도시된 바와 같이, 제4 비활성 영역(NAR4)의 폭(제1 방향(DR1) 폭)은 제1 비활성 영역(NAR1)의 폭(제1 방향(DR1) 폭), 제2 비활성 영역(NAR2)의 폭(제2 방향(DR2) 폭), 및 제3 비활성 영역(NAR3)의 폭(제2 방향(DR2) 폭)보다 각각 클 수 있다. 즉, 제4 비활성 영역(NAR4)의 폭(제1 방향(DR1) 폭)은 제1 비활성 영역(NAR1)의 폭(제1 방향(DR1) 폭), 제2 비활성 영역(NAR2)의 폭(제2 방향(DR2) 폭), 및 제3 비활성 영역(NAR3)의 폭(제2 방향(DR2) 폭)보다 각각 크게 설계될 수 있다.
도 5는 블럭 패턴, 및 봉지 유기층을 나타낸 일 실시예에 따른 표시 패널의 평면도이고, 도 6은 도 5의 A 영역을 확대한 도면이다.
도 5, 및 도 6을 참조하면, 표시 패널(10)은 복수의 블럭 패턴, 및 봉지층(도 3의 'ENL', 도 7의 '180')의 봉지 유기층(182)을 포함할 수 있다.
봉지 유기층(182)은 활성 영역(AAR), 및 비활성 영역의 일부에 배치될 수 있다. 즉, 봉지 유기층(182)은 활성 영역(AAR)뿐만 아니라, 인접한, 제1 비활성 영역(NAR1) 내지 제8 비활성 영역(NAR8)의 일부에도 배치될 수 있다.
복수의 블럭 패턴은 평면상 활성 영역(AAR)을 완전히 둘러쌀 수 있다. 즉, 복수의 블럭 패턴은 평면상 활성 영역(AAR)을 완전히 둘러싸는 폐곡선을 형성할 수 있다.
폐곡선을 형성하는 복수의 블럭 패턴은 평면상 봉지 유기층(182)을 완전히 둘러쌀 수 있다. 제1 봉지 무기층(도 7의 '181' 참조)을 형성한 후 제1 봉지 무기층(181) 상에 봉지 유기층 물질이 형성되는데, 봉지 유기층 물질은 표시 패널(10)의 외측 방향(활성 영역(AAR)으로부터 비활성 영역을 향하는 방향)으로 리플로우될 수 있다. 복수의 블럭 패턴은 평면상 봉지 유기층 물질을 완전히 둘러싸는 폐곡선을 형성함으로써 봉지 유기층 물질의 표시 패널(10)의 외측 방향으로 리플로우를 완화할 수 있다.
블럭 패턴은 개수가 많거나, 높이가 클수록 봉지 유기층 물질의 리플로우를 잘 완화시킬 수 있다. 다만, 봉지 유기층 물질의 리플로우를 완화시키기 위해 블럭 패턴의 높이를 키울수록 표시 장치(1)의 전반적인 두께가 증가되어 표시 장치(1)의 박막화에 역행하게 되므로, 블럭 패턴의 개수를 늘리는 것이 바람직하게 고려될 수 있다.
다만, 블럭 패턴은 비활성 영역에 배치되며 블럭 패턴의 개수를 늘리면 개수가 늘어난 해당 블럭 패턴들이 배치된 비활성 영역의 폭이 증가되어 화면을 표시하지 않는 영역이 크게 증가되어 데드 스페이가 증가될 수 있다.
도 4에서 상술한 바와 같이 일 실시예에 의하면, 제4 비활성 영역(NAR4)의 폭(제1 방향(DR1) 폭)은 제1 비활성 영역(NAR1)의 폭(제1 방향(DR1) 폭), 제2 비활성 영역(NAR2)의 폭(제2 방향(DR2) 폭), 및 제3 비활성 영역(NAR3)의 폭(제2 방향(DR2) 폭)보다 각각 크게 설계될 수 있다.
따라서, 봉지 유기층 물질의 리플로우 완화 측면, 및 데드 스페이스 감소 측면에서 블럭 패턴의 개수를 늘리기 위한 여유 공간이 상대적으로 넓은 제4 비활성 영역(NAR4)에 블럭 패턴의 개수를 더 늘려, 적어도 제4 비활성 영역(NAR4)에서 봉지 유기층 물질의 리플로우를 완화시키는 방안이 최선으로 고려될 수 있다.
일 실시예에 따른 표시 패널(10)은 제4 비활성 영역(NAR4)에 배치된 블럭 패턴의 개수와 제1 비활성 영역(NAR1) 내지 제3 비활성 영역(NAR3)에 배치된 블럭 패턴의 개수가 서로 상이할 수 있다. 제4 비활성 영역(NAR4)에 배치된 블럭 패턴의 개수는 제1 비활성 영역(NAR1) 내지 제3 비활성 영역(NAR3)에 배치된 블럭 패턴의 개수보다 많을 수 있다.
제4 비활성 영역(NAR4)에는 봉지 유기층(182)에 가장 인접한 제1 블럭 패턴(DAM1), 제1 블럭 패턴(DAM1)을 사이에 두고 활성 영역(AAR)과 이격된 제2 블럭 패턴(DAM2), 및 제2 블럭 패턴(DAM2)을 사이에 두고 제1 블럭 패턴(DAM1)과 이격된 제3 블럭 패턴(DAM3)이 배치될 수 있다. 블럭 패턴(DAM1, DAM2, DAM3)들은 대체로 제2 방향(DR2)을 따라 연장된 라인 형상일 수 있다.
제1 비활성 영역(NAR1) 내지 제3 비활성 영역(NAR3)에는 봉지 유기층(182)에 가장 인접한 제4 블럭 패턴(DAM4), 및 제4 블럭 패턴(DAM4)을 사이에 두고 활성 영역(AAR)과 이격된 제5 블럭 패턴(DAM5)이 배치될 수 있다. 제4 블럭 패턴(DAM4), 및 제5 블럭 패턴(DAM5)은 각각 제2 비활성 영역(NAR2)에서 제1 방향(DR1)을 따라 연장되고 제1 비활성 영역(NAR1)에서 제2 방향(DR2)을 따라 연장되며, 제3 비활성 영역(NAR3)에서 다시 제1 방향(DR1)을 따라 연장될 수 있다.
상술한 바와 같이 표시 패널(10)의 복수의 블럭 패턴은 평면상 활성 영역(AAR)을 둘러싸는 폐곡선을 형성하기 때문에 제4 비활성 영역(NAR4)의 제1 블럭 패턴(DAM1) 내지 제3 블럭 패턴(DAM3)은 모두 제1 비활성 영역(NAR1) 내지 제3 비활성 영역(NAR3)의 제4 블럭 패턴(DAM4). 및 제5 블럭 패턴(DAM5) 중 적어도 하나와 연결되어야 한다.
일 실시예에 의하면, 제1 블럭 패턴(DAM1)은 제4 블럭 패턴(DAM4)과 물리적으로 연결되고 제2 블럭 패턴(DAM2)은 제4 블럭 패턴(DAM4)과 물리적으로 연결되며 제3 블럭 패턴(DAM3)은 제5 블럭 패턴(DAM5)과 물리적으로 연결될 수 있다.
제2 블럭 패턴(DAM2)과 제3 비활성 영역(NAR3)의 제4 블럭 패턴(DAM4)의 연결은 제4 비활성 영역(NAR4), 또는 제8 비활성 영역(NAR8)에서 이루어지며, 제3 비활성 영역(NAR3)에서 이루어지지 않을 수 있다. 상술한 바와 같이 제3 비활성 영역(NAR3)은 데드 스페이스가 좁게 설계되므로, 제2 블럭 패턴(DAM2)과 제4 블럭 패턴(DAM4)의 연결이 제3 비활성 영역(NAR3)에서 이루어지는 경우 제3 비활성 영역(NAR3)의 좁게 설계된 데드 스페이스가 증가될 수 있기 때문이다.
마찬가지로, 제2 블럭 패턴(DAM2)과 제2 비활성 영역(NAR2)의 제4 블럭 패턴(DAM4)의 연결은 제4 비활성 영역(NAR4), 또는 제7 비활성 영역(NAR7)에서 이루어지며, 제2 비활성 영역(NAR2)에서 이루어지지 않을 수 있다.
제2 블럭 패턴(DAM2)과 제3 비활성 영역(NAR3)의 제4 블럭 패턴(DAM4), 및 제2 블럭 패턴(DAM2)과 제2 비활성 영역(NAR2)의 제4 블럭 패턴(DAM4)의 연결이 각각 제4 비활성 영역(NAR4)에서 이루어지는 경우, 제4 블럭 패턴(DAM4)은 제4 비활성 영역(NAR4)에서 제2 블럭 패턴(DAM2)과 제4 블럭 패턴(DAM4)의 연결 부위들로부터 각각 제7 비활성 영역(NAR7), 및 제8 비활성 영역(NAR8)의 전부에까지 더 배치된 것으로 볼 수 있다.
제2 블럭 패턴(DAM2)과 제3 비활성 영역(NAR3)의 제4 블럭 패턴(DAM4), 및 제2 블럭 패턴(DAM2)과 제2 비활성 영역(NAR2)의 제4 블럭 패턴(DAM4)의 연결이 각각 제7 비활성 영역(NAR7), 및 제8 비활성 영역(NAR8)에서 이루어지는 경우, 제4 블럭 패턴(DAM4)은 비활성 영역(NAR7, NAR8)에서 제2 블럭 패턴(DAM2)과 제4 블럭 패턴(DAM4)의 연결 부위들로부터 제7 비활성 영역(NAR7)의 나머지 일부, 및 제8 비활성 영역(NAR8)의 나머지 일부에 더 배치된 것으로 볼 수 있다.
서브 영역(SR)에는 상술한 제1 패드부(PA1), 및 제2 패드부(PA2)가 배치될 수 있다.
이하, 표시 패널(10)의 자세한 단면 구조를 설명한다.
도 7은 도 6의 Ⅰ-Ⅰ' 선을 따라 자른 단면도이고, 도 8은 도 6의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 7, 및 도 8을 참조하면, 표시 패널(10)은 기판(101), 버퍼층(102, 103), 절연막들(GI1, GI2, IL1, VIA1, VIA2), 뱅크층(PDL), 도전층들, 유기층(OL), 봉지층(180), 및 블럭 패턴(DAM1, DAM2, DAM3, DAM4, DAM5)을 포함할 수 있다.
기판(101)은 가요성 유기 물질을 포함할 수 있다. 도시되지 않았지만 기판(101)은 복수의 적층된 막을 포함할 수 있다.
기판(101) 상에는 제1 버퍼층(102), 및 제2 버퍼층(103)이 순차 배치될 수 있다. 버퍼층(102, 103)은 각각 무기 물질을 포함할 수 있다. 상기 무기 물질의 예로는 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 들 수 있다. 예를 들어, 제1 버퍼층(102)은 실리콘 질화물이고, 제2 버퍼층(103)은 실리콘 산화물일 수 있지만, 이에 제한되는 것은 아니다.
제2 버퍼층(103) 상에는 반도체층(ACT)이 배치될 수 있다. 반도체층(ACT)은 활성 영역(AAR)에 배치될 수 있다. 몇몇 실시예에서 반도체층(ACT)은 상술한 구동 회로가 배치된 비활성 영역(NAR3, 또는 도 5의 'NAR2' 참조)에 더 배치될 수 있다.
반도체층(ACT) 상에는 제1 게이트 절연층(GI1)이 배치될 수 있다. 제1 게이트 절연층(GI1)은 반도체층(ACT)을 덮을 수 있다. 제1 게이트 절연층(GI1)은 무기 물질을 포함할 수 있다. 상기 무기 물질의 예로는 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 들 수 있다.
제1 게이트 절연층(GI1) 상에는 박막 트랜지스터, 또는 구동 회로의 게이트 전극이 배치될 수 있다. 도 7에서는 박막 트랜지스터의 게이트 전극(GE)이 예시되어 있다.
반도체층(ACT)은 게이트 전극(GE)과 중첩 배치된 채널 영역을 포함할 수 있다.
제1 게이트 절연층(GI1) 상에는 제4 비활성 영역(NAR4)에 배치된 복수의 제1 데이터 연결 라인(DSL1)이 배치될 수 있다. 제1 데이터 연결 라인(DSL1)은 제1 패드부(PA1), 및 벤딩 영역(BR)과 활성 영역(AAR)의 사이에 각각 배치될 수 있다. 제1 패드부(PA1)에 배치된 제1 데이터 연결 라인(DSL1)은 벤딩 영역(BR)과 활성 영역(AAR)의 사이에 배치된 제1 데이터 연결 라인(DSL1)과 전기적으로 연결될 수 있다. 제1 패드부(PA1)에 배치된 제1 데이터 연결 라인(DSL1)은 제1 패드(PAD1)와 전기적으로 연결될 수 있다.
제1 데이터 연결 라인(DSL1)과 게이트 전극(GE)은 동일 공정을 통해 형성되고, 동일한 물질을 포함할 수 있다.
게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 게이트 전극(GE)은 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 게이트 전극(GE)은 적층막일 수 있다.
게이트 전극(GE) 상에는 제2 게이트 절연층(GI2)이 배치될 수 있다. 제2 게이트 절연층(GI2)은 게이트 전극(GE)과 후술할 소스 전극(SE), 및 드레인 전극(DE)과의 절연 기능을 수행할 수 있다. 나아가, 제2 게이트 절연층(GI2)은 제1 데이터 연결 라인(DSL1)과 제2 데이터 연결 라인(DSL2) 간 절연 기능을 수행할 수 있다. 제2 게이트 절연층(GI2)은 제1 패드부(PA1)에서 노출되어 제1 데이터 연결 라인(DSL1)과 제1 패드(PAD1)가 전기적으로 콘택할 수 있다.
제2 게이트 절연층(GI2)은 상술한 제1 게이트 절연층(GI1)의 예시된 물질 중 적어도 하나가 선택될 수 있다.
제2 게이트 절연층(GI2) 상에는 제2 데이터 연결 라인(DSL2)이 배치될 수 있다. 제2 데이터 연결 라인(DSL2)은 벤딩 영역(BR)과 활성 영역(AAR)의 사이에 배치될 수 있다. 제2 데이터 연결 라인(DSL2)은 제1 패드부(PA1)에 배치된 제1 데이터 연결 라인(DSL1)과 도시되지 않았지만, 전기적으로 연결될 수 있다.
제2 데이터 연결 라인(DSL2)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 데이터 연결 라인(DSL2)은 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 제2 데이터 연결 라인(DSL2)은 적층막일 수 있다.
제2 데이터 연결 라인(DSL2) 상에는 제1 절연층(IL1)이 배치될 수 있다. 제1 절연층(IL1)은 제1 패드부(PA1)에서 제2 게이트 절연층(GI2)과 마찬가지로 제1 데이터 연결 라인(DSL1)의 상면을 노출할 수 있다.
제1 절연층(IL1)은 무기 물질을 포함할 수 있다. 상기 무기 물질의 예로는 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 들 수 있다.
제1 절연층(IL1) 상에는 소스 전극(SE), 및 드레인 전극(DE)이 배치될 수 있다. 소스 전극(SE)과 드레인 전극(DE)은 활성 영역(AAR)에 배치될 수 있다. 소스 전극(SE), 및 드레인 전극(DE)은 각각 제1 절연층(IL1), 게이트 절연층(GI1, GI2)이 노출하는 콘택홀을 통해 반도체층(ACT)과 전기적으로 연결될 수 있다.
소스 전극(SE), 드레인 전극(DE), 게이트 전극(GE), 및 반도체층(ACT)은 박막 트랜지스터를 구성할 수 있다. 소스 전극(SE), 및 드레인 전극(DE)은 각각 활성 영역(AAR)에 배치될 수 있다.
활성 영역(AAR)과 벤딩 영역(BR)의 사이에는 저전압 공급 배선(ELVSS), 및 고전압 공급 배선(ELVDD)이 더 배치될 수 있다. 저전압 공정 배선(ELVSS)은 제3 비활성 영역(NAR3)에도 더 배치될 수 있다. 저전압 공급 배선(ELVSS), 및 고전압 공급 배선(ELVDD)은 각각 소스 전극(SE)과 동일층에 배치될 수 있고, 소스 전극(SE)과 동일 공정을 통해 형성되어, 동일 물질을 포함할 수 있다.
패드부(PA1, PA2)에는 각각 제1 패드(PAD1)가 배치될 수 있다. 제1 패드(PAD1)는 소스 전극(SE)과 동일층에 배치될 수 있고, 소스 전극(SE)과 동일 공정을 통해 형성되어, 동일 물질을 포함할 수 있다.
제1 패드부(PA1)에 배치된 제1 패드(PAD1)는 제1 데이터 연결 라인(DSL1)과 전기적으로 연결될 수 있다.
소스 전극(SE)과 드레인 전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 소스 전극(SE)과 드레인 전극(DE)은 각각 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 소스 전극(SE)과 드레인 전극(DE)은 각각 적층막일 수 있다.
소스 전극(SE)과 드레인 전극(DE), 전압 공급 배선(ELVSS, ELVDD), 및 제1 패드(PAD1) 상에는 제1 비아층(VIA1)이 배치될 수 있다. 제2 패드부(PA2)에 배치된 제1 비아층(VIA1)은 제1 패드(PAD1)의 상면을 노출할 수 있다.
벤딩 영역(BR)과 활성 영역(AAR)의 사이의 제4 비활성 영역(NAR4)에 배치된 제1 비아층(VIA1)은 제1 절연층(IL1) 상에 직접 배치될 수 있다. 벤딩 영역(BR)과 활성 영역(AAR)의 사이의 비활성 영역(NAR3, NAR4)에 배치된 제1 비아층(VIA1)은 제3 블럭 패턴(DAM3)을 구성할 수 있다.
또한, 제3 비활성 영역(NAR3)에 배치된 제1 비아층(VIA1)은 제5 블럭 패턴(DAM5)을 구성할 수 있다.
한편, 벤딩 영역(BR)에 배치된 제1 비아층(VIA1)은 기판(101)과 직접 접할 수 있다. 즉, 벤딩 영역(BR)에서 제1 절연층(IL1), 게이트 절연층(GI1, GI2), 및 버퍼층(102, 103)은 제거되어 기판(101)의 상면을 노출할 수 있다. 제1 비아층(VIA1)은 노출된 기판(101)의 상면에 직접 접할 수 있다.
제1 비아층(VIA1)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제1 비아층(VIA1) 상에는 제1 연결 전극(CE1), 제2 연결 전극(CE2), 제5 연결 전극(CE5), 제6 연결 전극(CE6), 및 제7 연결 전극(CE7)이 배치될 수 있다. 제1 연결 전극(CE1), 제2 연결 전극(CE2), 제5 연결 전극(CE5), 제6 연결 전극(CE6), 및 제7 연결 전극(CE7)은 동일층에 배치되고 동일 공정을 통해 형성되며, 동일한 물질을 포함할 수 있다.
제1 연결 전극(CE1)은 활성 영역(AAR)에서 제1 비아층(VIA1)이 노출하는 드레인 전극(DE)과 전기적으로 연결될 수 있다.
제2 연결 전극(CE2)은 제3 비활성 영역(NAR3)에서 제1 비아층(VIA1)이 노출하는 저전압 공급 배선(ELVSS)과 전기적으로 연결될 수 있다.
제5 연결 전극(CE5), 및 제6 연결 전극(CE6)은 각각 벤딩 영역(BR)과 활성 영역(AAR)의 사이에서 제1 비아층(VIA1)이 노출하는 저전압 공급 배선(ELVSS), 및 고전압 공급 배선(ELVDD)과 전기적으로 연결될 수 있다.
제1 비아층(VIA1)은 벤딩 영역(BR)과 활성 영역(AAR)의 사이(예컨대, 제3 블럭 패턴(DAM3)과 저전압 공급 배선(ELVSS) 사이 즉, 후술할 제1 블럭 패턴(DAM1), 및 제2 블럭 패턴(DAM2)이 배치된 영역)에서 노출되는데 제6 연결 전극(CE6)은 상기 노출된 영역에서 제1 절연층(IL1)과 직접 접할 수 있다.
제7 연결 전극(CE7)은 벤딩 영역(BR)에서 제1 비아층(VIA1) 상에 배치될 수 있다. 제7 연결 전극(CE7)은 도시되지 않았지만, 제1 패드부(PA1)의 제1 데이터 연결 라인(DSL1)과 벤딩 영역(BR)과 활성 영역(AAR) 사이의 제1 데이터 연결 라인(DSL1) 또는 제2 데이터 연결 라인(DSL2)을 상호 전기적으로 연결하는 역할을 할 수 있다.
패드부(PA1, PA2)에는 제2 패드(PAD2)가 더 배치될 수 있다. 제2 패드(PAD2)는 제1 연결 전극(CE1)과 동일층에 배치되고 동일 공정을 통해 형성되며, 동일한 물질을 포함할 수 있다.
패드부(PA1, PA2)에서 제2 패드(PAD2)는 제1 패드(PAD1)와 전기적으로 연결될 수 있다.
제1 연결 전극(CE1), 제2 연결 전극(CE2), 제5 연결 전극(CE5), 제6 연결 전극(CE6), 및 제7 연결 전극(CE7)이 배치될 수 있다. 제1 연결 전극(CE1), 제2 연결 전극(CE2), 제5 연결 전극(CE5), 제6 연결 전극(CE6), 및 제7 연결 전극(CE7)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 연결 전극(CE1), 제2 연결 전극(CE2), 제5 연결 전극(CE5), 제6 연결 전극(CE6), 및 제7 연결 전극(CE7)이 배치될 수 있다. 제1 연결 전극(CE1), 제2 연결 전극(CE2), 제5 연결 전극(CE5), 제6 연결 전극(CE6), 및 제7 연결 전극(CE7)은 각각 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 제1 연결 전극(CE1), 제2 연결 전극(CE2), 제5 연결 전극(CE5), 제6 연결 전극(CE6), 및 제7 연결 전극(CE7)이 배치될 수 있다. 제1 연결 전극(CE1), 제2 연결 전극(CE2), 제5 연결 전극(CE5), 제6 연결 전극(CE6), 및 제7 연결 전극(CE7)은 각각 적층막일 수 있다.
제1 연결 전극(CE1), 제2 연결 전극(CE2), 제5 연결 전극(CE5), 제6 연결 전극(CE6), 및 제7 연결 전극(CE7)이 배치될 수 있다. 제1 연결 전극(CE1), 제2 연결 전극(CE2), 제5 연결 전극(CE5), 제6 연결 전극(CE6), 및 제7 연결 전극(CE7)과 제1 패드(PAD1) 상에는 제2 비아층(VIA2)이 배치될 수 있다.
제2 비아층(VIA2)은 활성 영역(AAR)에서 제1 연결 전극(CE1)의 상면을 노출하고 노출된 제1 연결 전극(CE1)은 후술할 애노드 전극(ANO)과 전기적으로 연결될 수 있다.
제2 비아층(VIA2)은 제3 비활성 영역(NAR3)에서 제2 연결 전극(CE2) 상에 배치되고 제2 연결 전극(CE2)과 중첩 배치될 수 있다. 제2 연결 전극(CE2)과 중첩 배치된 제2 비아층(VIA2)은 제4 블럭 패턴(DAM4)을 구성할 수 있다.
제3 비활성 영역(NAR3)에서 제5 블럭 패턴(DAM5)을 구성하는 제1 비아층(VIA1) 상에 해당 제1 비아층(VIA1)과 중첩 배치된 제2 비아층(VIA2)이 더 배치될 수 있다. 해당 제1 비아층(VIA1)과 중첩 배치된 제2 비아층(VIA2)은 제5 블럭 패턴(DAM5)을 구성할 수 있다.
제4 비활성 영역(NAR4)에서 제3 블럭 패턴(DAM3)을 구성하는 제1 비아층(VIA1) 상에는 해당 제1 비아층(VIA1)과 중첩 배치된 제2 비아층(VIA2)이 더 배치될 수 있다. 해당 제2 비아층(VIA2)은 제3 블럭 패턴(DAM3)을 구성할 수 있다.
제4 비활성 영역(NAR4)에서 벤딩 영역(BR)과 활성 영역(AAR)의 사이(제3 블럭 패턴(DAM3)과 저전압 공급 배선(ELVSS) 사이(후술할 제1 블럭 패턴(DAM1), 및 제2 블럭 패턴(DAM2)이 배치된 영역)에서 노출된 영역에서 제1 절연층(IL1)과 직접 접하는 제6 연결 전극(CE6) 상에서 제2 비아층(VIA2)은 제1 블럭 패턴(DAM1), 및 제2 블럭 패턴(DAM2)을 각각 구성할 수 있다.
각 블럭 패턴(DAM3, DAM5)을 구성하는 제2 비아층(VIA2)은 중첩 배치된 제1 비아층(VIA1)의 상면뿐만 아니라, 측면까지도 덮을 수 있다.
제2 패드부(PA2)에서 제2 비아층(VIA2)은 제2 패드(PAD2)의 상면을 노출할 수 있다.
벤딩 영역(BR)에서 제2 비아층(VIA2)은 제7 연결 전극(CE7)을 덮고 제7 연결 전극(CE7)이 노출하는 제1 비아층(VIA1)과 직접 접할 수 있다.
제2 비아층(VIA2) 상에는 애노드 전극(ANO)이 배치될 수 있다. 애노드 전극(ANO)은 화소마다 배치된 화소 전극일 수 있다. 애노드 전극(ANO)은 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 발광층(175)에 가깝게 배치될 수 있다. 애노드 전극(ANO)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
제3 비활성 영역(NAR3)에서 제2 비아층(VIA2) 상에는 연결 전극(CE3, CE4)이 더 배치될 수 있다. 연결 전극(CE3, CE4)은 애노드 전극(ANO)과 동일층에 배치되고 동일 공정을 통해 형성되며 동일 물질을 포함할 수 있다.
제4 연결 전극(CE4)은 제5 블럭 패턴(DAM5)과 제4 블럭 패턴(DAM4)의 사이에 배치되고 제5 블럭 패턴(DAM5), 및 제4 블럭 패턴(DAM4)의 상면을 부분적으로 덮을 수 있다.
제3 연결 전극(CE3)은 제4 블럭 패턴(DAM4)과 인접한 제2 비아층(VIA2)이 사이에 배치될 수 있다. 제3 연결 전극(CE3)과 제4 연결 전극(CE4)은 각각 저전압 공급 배선(ELVSS)의 상면에 직접 접할 수 있다.
기판(101) 상에는 뱅크층(PDL)이 배치될 수 있다. 뱅크층(PDL)은 애노드 전극(ANO) 상에 배치되며, 애노드 전극(ANO)을 노출하는 개구부를 포함할 수 있다. 뱅크층(PDL) 및 그 개구부에 의해 발광 영역과 비발광 영역이 구분될 수 있다. 뱅크층(PDL)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 뱅크층(PDL)은 무기 물질을 포함할 수도 있다.
뱅크층(PDL)은 제4 블럭 패턴(DAM4)을 구성하는 제2 비아층(VIA2) 상에 중첩 배치되어 제4 블럭 패턴(DAM4)을 구성할 수 있다.
뱅크층(PDL)은 제5 블럭 패턴(DAM5)을 구성하는 제2 비아층(VIA2) 상에 중첩 배치되어 제5 블럭 패턴(DAM5)을 구성할 수 있다.
뱅크층(PDL)은 제1 블럭 패턴(DAM1) 내지 제3 블럭 패턴(DAM3)을 구성하는 제2 비아층(VIA2) 상에 중첩 배치되어 각각 제1 블럭 패턴(DAM1) 내지 제3 블럭 패턴(DAM3)을 구성할 수 있다.
뱅크층(PDL)은 벤딩 영역(BR)에서 제2 비아층(VIA2)과 중첩 배치될 수 있다.
뱅크층(PDL) 상에는 스페이서(SPC)가 배치될 수 있다. 스페이서(SPC)는 제4 블럭 패턴(DAM4), 및 제5 블럭 패턴(DAM5)을 구성하는 뱅크층(PDL) 상에 배치되어 각각 제4 블럭 패턴(DAM4), 및 제5 블럭 패턴(DAM5)을 구성할 수 있다.
스페이서(SPC)는 벤딩 영역(BR)에서 뱅크층(PDL) 상에 중첩 배치될 수 있다.
스페이서(SPC)는 하부의 뱅크층(PDL)과 서로 다른 물질을 포함할 수 있다. 몇몇 실시예에서 스페이서(SPC)는 하부의 뱅크층(PDL)과 동일 물질을 포함하고 동일 공정을 통해 형성될 수 있다. 즉, 뱅크층 물질을 증착한 후, 슬릿 마스크 또는 하프톤 마스크를 이용하여 마스킹한 후, 노출, 및 현상을 통해 뱅크층(PDL)과 스페이서(SPC)를 형성할 수 있고, 슬릿 마스크 또는 하프톤 마스크를 이용하지 않고 노출, 및 현상을 통해 스페이서(SPC)가 배치되지 않는 뱅크층(PDL)을 형성할 수 있다.
제1 블럭 패턴(DAM1), 및 제2 블럭 패턴(DAM2)은 제2 비아층(VIA2), 및 뱅크층(PDL)의 적층 구조를 갖고, 제3 블럭 패턴(DAM3)은 제1 비아층(VIA1), 제2 비아층(VIA2), 및 뱅크층(PDL)의 적층 구조를 가질 수 있고, 제4 블럭 패턴(DAM4)은 제2 비아층(VIA2), 뱅크층(PDL), 및 스페이서(SPC)의 적층 구조를 가질 수 있고, 제5 블럭 패턴(DAM5)은 제1 비아층(VIA1), 제2 비아층(VIA2), 뱅크층(PDL), 및 스페이서(SPC)의 적층 구조를 가질 수 있다.
제3 블럭 패턴(DAM3)의 표면 높이는 제1 블럭 패턴(DAM1)의 표면 높이, 및 제2 블럭 패턴(DAM2)의 표면 높이보다 클 수 있고, 제5 블럭 패턴(DAM5)의 표면 높이는 제4 블럭 패턴(DAM4)의 표면 높이보다 같거나 클 수 있다.
도 9, 및 도 10에 따른 블럭 패턴(DAM1-DAM5)의 적층 구조를 이루는 적층막의 종류는 다양하게 변형될 수 있다.
몇몇 실시예에서, 제1 블럭 패턴(DAM1), 및 제2 블럭 패턴(DAM2)은 제1 비아층(VIA1), 및 뱅크층(PDL) 적층 구조를 갖거나 제1 비아층(VIA1), 및 제2 비아층(VIA2) 적층 구조를 가질 수도 있다.
몇몇 실시예에서, 제4 블럭 패턴(DAM4)은 제1 비아층(VIA1), 뱅크층(PDL), 및 스페이서(SPC)의 적층 구조를 갖거나, 제1 비아층(VIA1), 제2 비아층(VIA2), 및 스페이서(SPC)의 적층 구조를 갖거나, 제1 비아층(VIA1), 제2 비아층(VIA2), 및 뱅크층(PDL)의 적층 구조를 가질 수도 있다.
몇몇 실시예에서, 제4 블럭 패턴(DAM4), 및 제5 블럭 패턴(DAM5)의 스페이서(SPC)는 생략될 수도 있다.
몇몇 실시예에서, 제1 블럭 패턴(DAM1) 내지 제3 블럭 패턴(DAM3)에는 스페이서(SPC)가 더 적층될 수도 있다.
뱅크층(PDL)이 노출하는 애노드 전극(ANO) 상에는 발광층이 배치된다. 발광층은 유기층(OL)을 포함할 수 있다. 유기층(OL)은 유기 발광층을 포함하며, 정공 주입/수송층 및/또는, 전자 주입/수송층을 더 포함할 수 있다.
각 발광층이 발광하는 빛의 파장은 색 화소별로 발광 파장이 상이할 수도 있다. 예컨대, 발광층은 제1 색 화소의 발광 영역(EMA_R)에 배치된 제1 색 발광층, 제2 색 화소의 발광 영역(EMA_B)에 배치된 제2 색 발광층, 및 제3 색 화소의 발광 영역(EMA_G)에 배치된 제3 색 발광층을 포함할 수 있다. 상기 제1 색 발광층은 적색 파장 범위의 광을 발광하고, 상기 제2 색 발광층은 청색 파장 범위의 광을 발광하고, 상기 제3 색 발광층은 녹색 파장 범위의 광을 발광할 수 있다.
상기 발광층 상에는 캐소드 전극(CAT)이 배치될 수 있다. 캐소드 전극(CAT)은 화소의 구별없이 전면적으로 배치된 공통 전극일 수 있다. 애노드 전극(ANO), 상기 발광층 및 캐소드 전극(CAT)은 각각 유기 발광 소자를 구성할 수 있다.
캐소드 전극(CAT)은 상기 발광층과 접할 뿐만 아니라, 뱅크층(PDL)의 상면에도 접할 수 있다. 캐소드 전극(CAT)은 하부 구조물의 단차를 반영하도록 하부 구조물에 대해 컨포말하게 형성될 수 있다.
캐소드 전극(CAT)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 캐소드 전극(CAT)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
캐소드 전극(CAT)은 제3 비활성 영역(NAR3)에서 제2 연결 전극(CE2)과 전기적으로 연결될 수 있다.
캐소드 전극(CAT) 상부에는 제1 봉지 무기층(181), 봉지 유기층(182) 및 제2 봉지 무기층(183)을 포함하는 박막 봉지층(180)이 배치된다. 제1 봉지 무기층(181) 및 제2 봉지 무기층(183)은 각각 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 봉지 유기층(182)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제1 봉지 무기층(181)은 활성 영역(AAR), 및 비활성 영역(NAR3, NAR4)의 전면에 걸쳐 배치될 수 있다. 제1 봉지 무기층(181)은 각 블럭 패턴(DAM1-DAM5)과 직접 접할 수 있다.
봉지 유기층(182)은 활성 영역(AAR)에 걸쳐 배치되며, 블럭 패턴의 내측에 배치될 수 있다. 도 7, 및 도 8에서 봉지 유기층(182)은 제4 블럭 패턴(DAM4), 및 제5 블럭 패턴(DAMA5)의 내측에 배치된 것으로 예시되었다.
제2 봉지 무기층(183)은 봉지 유기층(182), 및 제1 봉지 무기층(181) 상에 배치되고 봉지 유기층(182)과 중첩 배치된 부분에서는 봉지 유기층(182)과 직접 접하고, 봉지 유기층(182)과 중첩 배치되지 않는 부분에서는 제1 봉지 무기층(181)과 직접 접할 수 있다. 즉, 봉지 무기층(181, 183)은 봉지 유기층(182)보다 외측으로 배치되고 봉지 유기층(182)을 평면상 둘러싸고 있을 수 있다.
상술한 바와 같이 폐곡선을 형성하는 복수의 블럭 패턴은 평면상 봉지 유기층(182)을 완전히 둘러쌀 수 있다. 제1 봉지 무기층(181)을 형성한 후 제1 봉지 무기층(181) 상에 봉지 유기층 물질이 형성되는데, 봉지 유기층 물질은 표시 패널(10)의 외측 방향(활성 영역(AAR)으로부터 비활성 영역을 향하는 방향)으로 리플로우될 수 있다. 복수의 블럭 패턴은 평면상 봉지 유기층 물질을 완전히 둘러싸는 폐곡선을 형성함으로써 봉지 유기층 물질의 표시 패널(10)의 외측 방향으로 리플로우를 완화할 수 있다.
또한, 일 실시예에 따른 표시 패널(10)은 제4 비활성 영역(NAR4)에 배치된 블럭 패턴의 개수와 제1 비활성 영역(NAR1) 내지 제3 비활성 영역(NAR3)에 배치된 블럭 패턴의 개수가 서로 상이할 수 있다. 제4 비활성 영역(NAR4)에 배치된 블럭 패턴의 개수는 제1 비활성 영역(NAR1) 내지 제3 비활성 영역(NAR3)에 배치된 블럭 패턴의 개수보다 많을 수 있다.
이로 인해, 블럭 패턴의 개수를 늘리기 위한 여유 공간이 상대적으로 넓은 제4 비활성 영역(NAR4)에 블럭 패턴의 개수를 더 늘려, 적어도 제4 비활성 영역(NAR4)에서 봉지 유기층 물질의 리플로우를 더욱 완화시킬 수 있다.
도 9는 도 8의 일 부분을 확대한 도면이다.
도 9를 참조하면, 제3 블럭 패턴(DAM3)의 표면 높이는 제1 블럭 패턴(DAM1)의 표면 높이, 및 제2 블럭 패턴(DAM2)의 표면 높이보다 클 수 있다.
제3 블럭 패턴(DAM3)의 두께(t3)는 제1 블럭 패턴(DAM1)의 두께(t1), 및 제2 블럭 패턴(DAM2)의 두께(t2)보다 클 수 있다.
제1 블럭 패턴(DAM1)과 제2 블럭 패턴(DAM2)은 제1 그루브(Groove, GR1)을 사이에 두고 이격되어 배치되고, 제2 블럭 패턴(DAM2)과 제3 블럭 패턴(DAM3)은 제2 그루브(GR2)를 사이에 두고 이격되어 배치될 수 있다.
도 10은 도 7의 일 부분을 확대한 도면이다.
도 10을 참조하면, 제5 블럭 패턴(DAM5)의 표면 높이는 제4 블럭 패턴(DAM4)의 표면 높이보다 같거나 클 수 있다.
제5 블럭 패턴(DAM5)의 표면 높이가 제4 블럭 패턴(DAM4)의 표면 높이와 같은 경우 제5 블럭 패턴(DAM5)의 두께(t5)는 제4 블럭 패턴(DAM4)의 두께(t4)보다 클 수 있다. 제5 블럭 패턴(DAM5)의 표면 높이가 제4 블럭 패턴(DAM4)의 표면 높이보다 클 경우, 제5 블럭 패턴(DAM5)의 두께(t5)는 제4 블럭 패턴(DAM4)의 두께(t4)보다 크거나 같을 수도 있다.
제4 블럭 패턴(DAM4)과 제5 블럭 패턴(DAM5)은 제3 그루브(GR3)를 사이에 두고 이격되어 배치될 수 있다.
도 11 내지 도 14는 도 9의 변형예들을 나타낸 도면들이다.
도 11을 참조하면, 봉지층(180_1)의 봉지 유기층(182_1)은 제1 블럭 패턴(DAM1)과 중첩 배치되고 제1 블럭 패턴(DAM1)과 제2 블럭 패턴(DAM2)의 사이에까지 확장될 수 있다.
도 12를 참조하면, 봉지층(180_2)의 봉지 유기층(182_2)은 제1 블럭 패턴(DAM1), 및 제2 블럭 패턴(DAM2)과 중첩 배치되고 제2 블럭 패턴(DAM2)과 제3 블럭 패턴(DAM3)의 사이에까지 확장될 수 있다.
도 13을 참조하면, 봉지층(180_3)의 봉지 유기층(182_3)은 제1 블럭 패턴(DAM1)의 일부와 중첩 배치되고 나머지 일부와 중첩 배치되지 않을 수 있다.
도 14를 참조하면, 봉지층(180_4)의 봉지 유기층(182_4)은 제1 블럭 패턴(DAM1)과 완전히 중첩 배치되고 제2 블럭 패턴(DAM2)의 일부와 중첩 배치되고 제2 블럭 패턴(DAM2)의 나머지 일부와 중첩 배치되지 않을 수 있다.
도 15는 블럭 패턴, 및 봉지 유기층을 나타낸 다른 실시예에 따른 표시 패널의 평면도이고, 도 16은 도 15의 B 영역을 확대한 도면이다.
도 15, 및 도 16을 참조하면, 본 실시예에 따른 표시 패널(11)은 제2 블럭 패턴(DAM2)이 제5 블럭 패턴(DAM5)과 물리적으로 연결된다는 점에서 도 5, 및 도 6에 따른 표시 패널(10)과 상이하다.
더욱 구체적으로 설명하면, 제2 블럭 패턴(DAM2)과 제3 비활성 영역(NAR3)의 제5 블럭 패턴(DAM5)의 연결은 제4 비활성 영역(NAR4), 또는 제8 비활성 영역(NAR8)에서 이루어지며, 제3 비활성 영역(NAR3)에서 이루어지지 않을 수 있다. 상술한 바와 같이 제3 비활성 영역(NAR3)은 데드 스페이스가 좁게 설계되므로, 제2 블럭 패턴(DAM2)과 제5 블럭 패턴(DAM5)의 연결이 제3 비활성 영역(NAR3)에서 이루어지는 경우 제3 비활성 영역(NAR3)의 좁게 설계된 데드 스페이스가 증가될 수 있기 때문이다.
마찬가지로, 제2 블럭 패턴(DAM2)과 제2 비활성 영역(NAR2)의 제5 블럭 패턴(DAM5)의 연결은 제4 비활성 영역(NAR4), 또는 제7 비활성 영역(NAR7)에서 이루어지며, 제2 비활성 영역(NAR2)에서 이루어지지 않을 수 있다.
제2 블럭 패턴(DAM2)과 제3 비활성 영역(NAR3)의 제5 블럭 패턴(DAM5), 및 제2 블럭 패턴(DAM2)과 제2 비활성 영역(NAR2)의 제5 블럭 패턴(DAM5)의 연결이 각각 제4 비활성 영역(NAR4)에서 이루어지는 경우, 제5 블럭 패턴(DAM5)은 제4 비활성 영역(NAR4)에서 제2 블럭 패턴(DAM2)과 제5 블럭 패턴(DAM5)의 연결 부위들로부터 각각 제7 비활성 영역(NAR7), 및 제8 비활성 영역(NAR8)의 전부에까지 더 배치된 것으로 볼 수 있다.
제2 블럭 패턴(DAM2)과 제3 비활성 영역(NAR3)의 제5 블럭 패턴(DAM5), 및 제2 블럭 패턴(DAM2)과 제2 비활성 영역(NAR2)의 제5 블럭 패턴(DAM5)의 연결이 각각 제7 비활성 영역(NAR7), 및 제8 비활성 영역(NAR8)에서 이루어지는 경우, 제5 블럭 패턴(DAM5)은 비활성 영역(NAR7, NAR8)에서 제2 블럭 패턴(DAM2)과 제4 블럭 패턴(DAM4)의 연결 부위들로부터 제7 비활성 영역(NAR7)의 나머지 일부, 및 제8 비활성 영역(NAR8)의 나머지 일부에 더 배치된 것으로 볼 수 있다.
도 17은 또 다른 실시예에 따른 표시 패널의 부분 평면도이고, 도 18은 도 17의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 17, 및 도 18을 참조하면, 제2 블럭 패턴(DAM2_1)이 제3 블럭 패턴(DAM3)과 동일한 적층 구조를 갖는다는 점에서 도 15, 및 도 16에 따른 실시예와 상이하다.
더욱 구체적으로 설명하면, 제2 블럭 패턴(DAM2_1)은 제1 비아층(VIA1), 제1 비아층(VIA1) 상의 제2 비아층(VIA2), 및 뱅크층(PDL)의 적층 구조를 포함할 수 있다.
도 18에서는 제2 블럭 패턴(DAM2_1)의 제2 비아층(VIA2)과 뱅크층(PDL)의 사이에 제3 연결 전극(CE3)이 배치되어 제2 비아층(VIA2)과 뱅크층(PDL)이 서로 접하지 않는 것으로 예시되었지만, 이에 제한되지 않고 제3 연결 전극(CE3)은 제2 블럭 패턴(DAM2_1)과 중첩 배치되지 않거나, 제1 비아층(VIA1) 상면 일부에만 중첩 배치될 수 있고, 이 경우 제2 블럭 패턴(DAM2_1)의 제2 비아층(VIA2)과 뱅크층(PDL)은 서로 접할 수 있다.
도 19 내지 도 21은 도 9의 변형예들을 나타낸 도면들이다.
도 19를 참조하면, 제1 블럭 패턴(DAM1_1), 제2 블럭 패턴(DAM2_2), 및 제3 블럭 패턴(DAM3_1)의 적층막의 개수가 줄어든다는 점에서 도 9에 따른 실시예와 일부 상이하다.
더욱 구체적으로 설명하면, 제1 블럭 패턴(DAM1_1)은 뱅크층(PDL)으로 구성되고, 제2 블럭 패턴(DAM2_2)은 뱅크층(PDL)으로 구성되며, 제3 블럭 패턴(DAM3_1)은 제2 비아층(VIA2), 및 뱅크층(PDL)으로 구성될 수 있다.
도 20을 참조하면, 제3 블럭 패턴(DAM3_2)이 제2 비아층(VIA2)과 뱅크층(PDL)의 적층 구조 대신 제1 비아층(VIA1)과 뱅크층(PDL) 적층 구조를 갖는다는 점에서 도 19에 따른 실시예와 상이하다.
도 21을 참조하면, 도 19에 따른 제1 블럭 패턴(DAM1_1), 및 제2 블럭 패턴(DAM2_2)이 적용된다는 점에서 도 9에 따른 실시예와 상이하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
10: 표시 패널
20: 구동칩
30: 구동 기판

Claims (20)

  1. 활성 영역, 및 상기 활성 영역의 주변에 위치한 비활성 영역이 정의된 기판;
    상기 기판 상의 상기 활성 영역에 배치된 발광 소자;
    상기 발광 소자 상에 배치된 봉지층; 및
    상기 기판 상의 상기 비활성 영역에 배치되고 평면상 상기 활성 영역을 둘러싸는 블럭 패턴을 포함하고,
    상기 비활성 영역은 상기 활성 영역의 제1 측에 위치한 제1 비활성 영역, 및 상기 활성 영역의 제2 측에 위치한 제2 비활성 영역을 포함하고,
    상기 제1 비활성 영역에 배치된 상기 블럭 패턴의 개수는 상기 제2 비활성 영역에 배치된 상기 블럭 패턴의 개수보다 많은 표시 장치.
  2. 제1 항에 있어서,
    상기 블럭 패턴의 평면 형상은 폐곡선을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 봉지층은 제1 무기 봉지층, 상기 제1 무기 봉지층 상의 유기 봉지층, 및 상기 유기 봉지층 상의 제2 무기 봉지층을 포함하고,
    상기 유기 봉지층은 상기 블럭 패턴의 내측에 배치된 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 비활성 영역에 배치된 상기 블럭 패턴은 제1 블럭 패턴, 상기 제1 블럭 패턴을 사이에 두고 상기 활성 영역과 이격된 제2 블럭 패턴, 상기 제2 블럭 패턴을 사이에 두고 상기 제1 블럭 패턴과 이격된 제3 블럭 패턴을 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제2 비활성 영역에 배치된 상기 블럭 패턴은 제4 블럭 패턴, 상기 제4 블럭 패턴을 사이에 두고 상기 활성 영역과 이격된 제5 블럭 패턴을 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 블럭 패턴은 상기 제4 블럭 패턴과 물리적으로 연결되고, 상기 제3 블럭 패턴은 상기 제5 블럭 패턴과 물리적으로 연결된 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 블럭 패턴은 상기 제4 블럭 패턴과 물리적으로 연결된 표시 장치.
  8. 제7 항에 있어서,
    상기 활성 영역의 평면 형상은 모서리가 둥근 단변들, 및 장변들을 포함하는 직사각형 형상이고,
    상기 제1 비활성 영역은 상기 활성 영역의 일 단변에 인접 배치되고, 상기 제2 비활성 영역은 상기 활성 영역의 일 장변에 인접 배치된 표시 장치.
  9. 제8 항에 있어서,
    상기 비활성 영역은 상기 제1 비활성 영역과 상기 제2 비활성 영역의 사이에 배치되고 상기 활성 영역의 둥근 모서리에 인접 배치된 제3 비활성 영역을 더 포함하되,
    상기 제2 블럭 패턴과 상기 제4 블럭 패턴은 상기 제1 비활성 영역 또는 상기 제3 비활성 영역에서 물리적으로 연결된 표시 장치.
  10. 제7 항에 있어서,
    상기 제1 비활성 영역은 벤딩 영역을 더 포함하고, 평면상 상기 벤딩 영역은 상기 제3 블럭 패턴을 사이에 두고 상기 활성 영역과 이격된 표시 장치.
  11. 제10 항에 있어서,
    상기 벤딩 영역에서 상기 표시 장치는 두께 방향으로 벤딩되도록 구성된 표시 장치.
  12. 제11 항에 있어서,
    상기 제3 블럭 패턴은 상기 기판 상의 제1 유기층, 상기 제1 유기층 상의 제2 유기층, 및 상기 제2 유기층 상의 제3 유기층이 적층된 제1 적층 구조를 포함하고, 상기 제1 블럭 패턴, 및 상기 제2 블럭 패턴은 각각 상기 제2 유기층, 및 상기 제3 유기층이 적층된 제2 적층 구조를 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 기판 상의 상기 벤딩 영역에 배치된 제4 유기층을 더 포함하고 상기 제4 유기층은 상기 기판에 접하고, 상기 제4 유기층은 상기 제1 유기층과 동일한 물질을 포함하는 표시 장치.
  14. 제6 항에 있어서,
    상기 제2 블럭 패턴은 상기 제5 블럭 패턴과 물리적으로 연결된 표시 장치.
  15. 제5 항에 있어서,
    상기 제3 블럭 패턴의 표면 높이는 상기 제1 블럭 패턴의 표면 높이, 및 상기 제2 블럭 패턴의 표면 높이보다 각각 크고, 상기 제5 블럭 패턴의 표면 높이는 상기 제4 블럭 패턴의 표면 높이보다 큰 표시 장치.
  16. 제5 항에 있어서,
    상기 유기 봉지층은 상기 제3 블럭 패턴의 내측, 및 상기 제5 블럭 패턴의 내측에 배치되고, 상기 제1 무기 봉지층은 상기 제1 블럭 패턴, 상기 제2 블럭 패턴, 및 상기 제3 블럭 패턴과 직접 접하는 표시 장치.
  17. 활성 영역, 및 상기 활성 영역의 주변에 위치한 비활성 영역이 정의된 기판;
    상기 기판 상의 상기 활성 영역에 배치된 발광 소자;
    상기 발광 소자 상에 배치된 봉지층; 및
    상기 기판 상의 상기 비활성 영역에 배치되고 평면상 상기 활성 영역을 둘러싸는 블럭 패턴을 포함하고,
    상기 비활성 영역은 상기 활성 영역의 제1 측에 위치한 제1 비활성 영역, 및 상기 활성 영역의 제2 측에 위치한 제2 비활성 영역을 포함하고,
    평면항 상기 블럭 패턴은 상기 활성 영역을 완전히 둘러싸는 폐곡선을 포함하고,
    상기 제1 비활성 영역에 배치된 상기 블럭 패턴의 개수는 상기 제2 비활성 영역에 배치된 상기 블럭 패턴의 개수보다 많은 표시 장치.
  18. 제17 항에 있어서,
    상기 봉지층은 제1 무기 봉지층, 상기 제1 무기 봉지층 상의 유기 봉지층, 및 상기 유기 봉지층 상의 제2 무기 봉지층을 포함하고,
    상기 유기 봉지층은 상기 블럭 패턴의 내측에 배치되고,
    상기 제1 비활성 영역에 배치된 상기 블럭 패턴은 제1 블럭 패턴, 상기 제1 블럭 패턴을 사이에 두고 상기 활성 영역과 이격된 제2 블럭 패턴, 상기 제2 블럭 패턴을 사이에 두고 상기 제1 블럭 패턴과 이격된 제3 블럭 패턴을 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 비활성 영역에 배치된 상기 블럭 패턴은 제4 블럭 패턴, 상기 제4 블럭 패턴을 사이에 두고 상기 활성 영역과 이격된 제5 블럭 패턴을 포함하고,
    상기 제1 블럭 패턴은 상기 제4 블럭 패턴과 물리적으로 연결되고, 상기 제3 블럭 패턴은 상기 제5 블럭 패턴과 물리적으로 연결된 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 블럭 패턴은 상기 제4 블럭 패턴과 물리적으로 연결된 표시 장치.
KR1020190159957A 2019-12-04 2019-12-04 표시 장치 KR20210070456A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190159957A KR20210070456A (ko) 2019-12-04 2019-12-04 표시 장치
US16/924,176 US11508936B2 (en) 2019-12-04 2020-07-08 Display device including block patterns
CN202011050707.5A CN112909042A (zh) 2019-12-04 2020-09-29 包括阻挡图案的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190159957A KR20210070456A (ko) 2019-12-04 2019-12-04 표시 장치

Publications (1)

Publication Number Publication Date
KR20210070456A true KR20210070456A (ko) 2021-06-15

Family

ID=76111004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190159957A KR20210070456A (ko) 2019-12-04 2019-12-04 표시 장치

Country Status (3)

Country Link
US (1) US11508936B2 (ko)
KR (1) KR20210070456A (ko)
CN (1) CN112909042A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210055524A (ko) * 2019-11-07 2021-05-17 엘지디스플레이 주식회사 유기발광표시장치
JP7465652B2 (ja) * 2019-12-05 2024-04-11 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 自発光表示パネルおよびその製造方法
KR20220056284A (ko) * 2020-10-27 2022-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431468B1 (ko) 2012-07-12 2014-08-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치
KR20150025994A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 제조 방법
KR102362189B1 (ko) * 2015-04-16 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102473677B1 (ko) * 2015-08-17 2022-12-02 삼성디스플레이 주식회사 액정 표시 장치
KR102571085B1 (ko) * 2016-04-04 2023-08-28 삼성디스플레이 주식회사 디스플레이 장치
KR102610024B1 (ko) * 2016-06-16 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
US9997427B2 (en) * 2016-08-23 2018-06-12 Yang-Chen Chen Display panel with dam structure
KR101834792B1 (ko) * 2016-08-31 2018-03-06 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
WO2018179213A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 表示装置およびその製造方法
KR102277705B1 (ko) * 2017-06-30 2021-07-14 엘지디스플레이 주식회사 표시 장치
KR102392707B1 (ko) * 2017-08-18 2022-04-29 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20190058758A (ko) * 2017-11-21 2019-05-30 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
KR102508330B1 (ko) * 2017-11-22 2023-03-09 엘지디스플레이 주식회사 유기 발광 장치 및 유기 발광 표시 장치
KR102552840B1 (ko) * 2017-12-15 2023-07-06 엘지디스플레이 주식회사 조명장치 및 표시장치
KR102534121B1 (ko) * 2018-01-25 2023-05-19 삼성디스플레이 주식회사 디스플레이 장치
KR102562901B1 (ko) * 2018-03-26 2023-08-04 삼성디스플레이 주식회사 디스플레이 장치
KR102570978B1 (ko) * 2018-04-18 2023-08-25 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치
CN110767823B (zh) * 2018-07-27 2021-01-22 京东方科技集团股份有限公司 一种柔性显示面板及显示装置
KR20200031723A (ko) * 2018-09-14 2020-03-25 삼성디스플레이 주식회사 표시 장치
KR20200043563A (ko) * 2018-10-17 2020-04-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200046221A (ko) * 2018-10-23 2020-05-07 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR20200053911A (ko) * 2018-11-09 2020-05-19 엘지디스플레이 주식회사 표시 장치
KR20200062445A (ko) * 2018-11-26 2020-06-04 삼성디스플레이 주식회사 표시 장치
KR20200071194A (ko) * 2018-12-10 2020-06-19 삼성디스플레이 주식회사 표시 장치
CN110534548A (zh) * 2019-08-06 2019-12-03 武汉华星光电半导体显示技术有限公司 Oled显示面板

Also Published As

Publication number Publication date
US11508936B2 (en) 2022-11-22
CN112909042A (zh) 2021-06-04
US20210175470A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
CN110021635B (zh) 具有集成触摸屏的显示设备
US11169634B2 (en) Display device including a touch member
US11579719B2 (en) Display device with integrated touch screen and method of manufacturing the same
KR20200039862A (ko) 표시장치
KR102464455B1 (ko) 표시 장치 및 이의 제조 방법
KR20210080674A (ko) 표시 장치
KR20200117101A (ko) 표시 장치
KR20210070456A (ko) 표시 장치
GB2570566A (en) Display apparatus with integrated touch screen
KR20210010733A (ko) 표시 장치
CN113140600A (zh) 显示装置
KR20210099687A (ko) 표시 장치 및 이의 제조 방법
KR20210013506A (ko) 표시 장치
KR20210032615A (ko) 표시 장치
KR20210130896A (ko) 표시 장치
KR20220012455A (ko) 표시 장치
KR20220105218A (ko) 표시 장치
KR20210115104A (ko) 표시 장치
KR102376822B1 (ko) 터치 스크린 일체형 표시 장치와 그의 제조방법
US11822744B2 (en) Display device
US11678527B2 (en) Display device and method of fabricating the same
US11995281B2 (en) Display device
KR102683935B1 (ko) 터치 스크린 일체형 표시장치와 그의 제조방법
KR20220141948A (ko) 표시 장치
KR20220105208A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal