KR20210130896A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210130896A
KR20210130896A KR1020200048821A KR20200048821A KR20210130896A KR 20210130896 A KR20210130896 A KR 20210130896A KR 1020200048821 A KR1020200048821 A KR 1020200048821A KR 20200048821 A KR20200048821 A KR 20200048821A KR 20210130896 A KR20210130896 A KR 20210130896A
Authority
KR
South Korea
Prior art keywords
film
layer
disposed
conductive
base substrate
Prior art date
Application number
KR1020200048821A
Other languages
English (en)
Inventor
엄철환
최덕영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200048821A priority Critical patent/KR20210130896A/ko
Priority to CN202110429939.XA priority patent/CN113540180A/zh
Priority to US17/238,095 priority patent/US11602053B2/en
Priority to EP21170019.0A priority patent/EP3901696B1/en
Publication of KR20210130896A publication Critical patent/KR20210130896A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3276—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

표시 장치는 활성 영역, 및 활성 영역의 주변에 위치하고 필름 부착 패드부를 포함하는 비활성 영역이 정의된 베이스 기판; 베이스 기판의 필름 부착 패드부 상에 배치된 복수의 필름 부착 패드들; 복수의 필름 부착 패드들 상에 배치된 가요성 인쇄 회로 필름; 및 복수의 필름 부착 패드들과 가요성 인쇄 회로 필름 사이에 배치된 이방성 도전 필름을 포함하고, 가요성 인쇄 회로 필름은 필름 지지층, 필름 지지층의 일면 상에 배치된 제1 필름 도전층, 및 필름 지지층의 일면의 반대면인 타면 상에 배치된 제2 필름 도전층을 포함하고, 제2 필름 도전층은 제1 필름 도전 패턴, 및 제1 필름 도전 패턴과 이격 공간을 사이에 두고 이격된 제2 필름 도전 패턴을 포함하고, 제1 필름 도전 패턴, 및 제2 필름 도전 패턴은 각각 제1 필름 도전층과 필름 콘택홀을 통해 연결되고, 이격 공간은 베이스 기판의 측면과 두께 방향에서 중첩 배치된다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 태블릿 PC, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하여 표시하는 표시 패널 및 다양한 입력 장치를 포함한다.
표시 패널은 외부에서 외부 신호를 인가하는 가요성 인쇄 회로 필름과 결합될 수 있다.
본 발명이 해결하고자 하는 과제는 필름 부착 패드 간 쇼트(Short)에 의한 구동 불량을 방지할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 활성 영역, 및 상기 활성 영역의 주변에 위치하고 필름 부착 패드부를 포함하는 비활성 영역이 정의된 베이스 기판, 상기 베이스 기판의 상기 필름 부착 패드부 상에 배치된 복수의 필름 부착 패드들, 상기 복수의 필름 부착 패드들 상에 배치된 가요성 인쇄 회로 필름, 및 상기 복수의 필름 부착 패드들과 상기 가요성 인쇄 회로 필름 사이에 배치된 이방성 도전 필름을 포함하고, 상기 가요성 인쇄 회로 필름은 필름 지지층, 상기 필름 지지층의 일면 상에 배치된 제1 필름 도전층, 및 상기 필름 지지층의 일면의 반대면인 타면 상에 배치된 제2 필름 도전층을 포함하고, 상기 제2 필름 도전층은 제1 필름 도전 패턴, 및 상기 제1 필름 도전 패턴과 이격 공간을 사이에 두고 이격된 제2 필름 도전 패턴을 포함하고, 상기 제1 필름 도전 패턴, 및 상기 제2 필름 도전 패턴은 각각 상기 제1 필름 도전층과 필름 콘택홀을 통해 연결되고, 상기 이격 공간은 상기 베이스 기판의 측면과 두께 방향에서 중첩 배치된다.
상기 가요성 인쇄 회로 필름은 상기 제1 필름 도전층 상에 배치된 제1 숄더 레지스트층, 및 상기 제2 필름 도전층 상에 배치된 제2 숄더 레지스트층을 더 포함할 수 있다.
상기 제1 필름 도전층은 상기 필름 지지층과 상기 제1 숄더 레지스트층 사이에 배치되고, 상기 필름 지지층은 상기 제1 필름 도전층과 상기 제2 필름 도전층 사이에 배치되고, 상기 제2 필름 도전층은 상기 필름 지지층과 상기 제2 숄더 레지스트층 사이에 배치될 수 있다.
상기 제2 필름 도전층은 상기 이격 공간에 배치된 제3 필름 도전 패턴을 더 포함하고, 상기 제3 필름 도전 패턴은 상기 제1 필름 도전 패턴, 및 상기 제2 필름 도전 패턴과 각각 이격되어 배치될 수 있다.
상기 제3 필름 도전 패턴은 상기 베이스 기판의 측면과 두께 방향에서 중첩 배치될 수 있다.
상기 제3 필름 도전 패턴은 플로팅(Floating) 전극일 수 있다.
상기 베이스 기판의 측면 상에 배치된 탄화 입자를 더 포함할 수 있다.
상기 베이스 기판의 측면은 탄화면을 포함할 수 있다.
상기 제2 숄더 레지스트층은 상기 제2 필름 도전 패턴을 커버하고, 상기 이격 공간, 및 상기 제1 필름 도전 패턴을 노출하고, 상기 제2 숄더 레지스트층의 측면은 상기 베이스 기판의 측면의 외측에 위치할 수 있다.
상기 제2 숄더 레지스트층, 및 상기 이방성 도전 필름을 외측에서 커버하는 커버층을 더 포함할 수 있다.
상기 제2 숄더 레지스트층은 상기 베이스 기판의 측면과 두께 방향에서 중첩 배치되고, 상기 베이스 기판의 하부 상에 배치된 패널 하부 시트, 및 상기 패널 하부 시트와 상기 베이스 기판 사이에 배치된 패널 하부 결합층을 더 포함하고, 상기 패널 하부 결합층은 도전 물질을 포함할 수 있다.
상기 가요성 인쇄 회로 필름 상에 실장된 구동칩을 더 포함할 수 있다.
상기 베이스 기판에는 평면상 상기 필름 부착 패드부와 상기 활성 영역 사이에 배치된 구동칩을 더 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 활성 영역, 및 상기 활성 영역의 주변에 위치하고 필름 부착 패드부를 포함하는 비활성 영역이 정의된 베이스 기판, 상기 베이스 기판 상에 배치된 층간 절연층, 상기 층간 절연층 상에 배치된 비아층, 상기 비아층 상에 배치된 터치 절연층, 및 상기 베이스 기판의 상기 필름 부착 패드부 상에 배치된 복수의 필름 부착 패드들, 상기 복수의 필름 부착 패드들 상에 배치된 가요성 인쇄 회로 필름, 및 상기 복수의 필름 부착 패드들과 상기 가요성 인쇄 회로 필름 사이에 배치된 이방성 도전 필름을 포함하고, 상기 가요성 인쇄 회로 필름은 필름 지지층, 상기 필름 지지층의 일면 상에 배치된 제1 필름 도전층, 및 상기 필름 지지층의 일면의 반대면인 타면 상에 배치된 제2 필름 도전층을 포함하고, 상기 제2 필름 도전층은 제1 필름 도전 패턴, 및 상기 제1 필름 도전 패턴과 이격 공간을 사이에 두고 이격된 제2 필름 도전 패턴을 포함하고, 상기 제1 필름 도전 패턴, 및 상기 제2 필름 도전 패턴은 각각 상기 제1 필름 도전층과 필름 콘택홀을 통해 연결되고, 상기 필름 부착 패드는 상기 터치 절연층 상에 배치되고, 상기 터치 절연층의 측면은 상기 필름 부착 패드의 측면과 상기 베이스 기판의 측면 사이에 배치되고, 상기 비아층은 상기 터치 절연층과 두께 방향에서 중첩 배치된 제1 비아부, 및 상기 제1 비아부와 연결되고 상기 터치 절연층과 중첩 배치되지 않는 제2 비아부를 포함하고, 상기 제2 비아부의 두께는 상기 제1 비아부의 두께보다 작고, 상기 제1 비아부의 측면의 일부는 상기 제2 비아부에 의해 노출되며, 상기 이격 공간은 상기 제1 비아부의 상기 제2 비아부에 의해 노출된 측면과 두께 방향에서 중첩 배치된다.
상기 제1 비아부의 상기 제2 비아부에 의해 노출된 측면의 일부 상에 배치된 메탈 잔여물을 더 포함하고, 상기 메탈 잔여물의 물질은 상기 필름 부착 패드의 물질과 동일할 수 있다.
상기 필름 부착 패드와 두께 방향에서 중첩 배치된 소스 연결 전극을 더 포함하고, 상기 소스 연결 전극은 상기 베이스 기판과 상기 터치 절연층 사이에 배치되고, 상기 비아층과 상기 터치 절연층을 두께 방향으로 관통하는 관통홀을 통해 상기 필름 부착 패드와 연결될 수 있다.
상기 소스 연결 전극과 두께 방향에서 중첩 배치된 게이트 연결 전극을 더 포함하고, 상기 게이트 연결 전극은 상기 베이스 기판과 상기 층간 절연층 사이에 배치되고 상기 층간 절연층을 관통하는 콘택홀을 통해 상기 소스 연결 전극과 연결될 수 있다.
상기 제2 필름 도전층은 상기 이격 공간에 배치된 제3 필름 도전 패턴을 더 포함하고, 상기 제3 필름 도전 패턴은 상기 제1 필름 도전 패턴, 및 상기 제2 필름 도전 패턴과 각각 이격되어 배치되고, 상기 제3 필름 도전 패턴은 상기 베이스 기판의 측면과 두께 방향에서 중첩 배치되며, 상기 제3 필름 도전 패턴은 플로팅(Floating) 전극일 수 있다.
상기 가요성 인쇄 회로 필름은 상기 제1 필름 도전층 상에 배치된 제1 숄더 레지스트층, 및 상기 제2 필름 도전층 상에 배치된 제2 숄더 레지스트층을 더 포함하고, 상기 제2 숄더 레지스트층은 상기 제2 필름 도전 패턴을 커버하고, 상기 이격 공간, 및 상기 제1 필름 도전 패턴을 노출하고, 상기 제2 숄더 레지스트층의 측면은 상기 베이스 기판의 측면의 외측에 위치하며, 상기 제2 숄더 레지스트층, 및 상기 이방성 도전 필름을 외측에서 커버하는 커버층을 더 포함할 수 있다.
상기 가요성 인쇄 회로 필름은 상기 제1 필름 도전층 상에 배치된 제1 숄더 레지스트층, 및 상기 제2 필름 도전층 상에 배치된 제2 숄더 레지스트층을 더 포함하고, 상기 제2 숄더 레지스트층은 상기 베이스 기판의 측면과 두께 방향에서 중첩 배치되고, 상기 베이스 기판의 하부 상에 배치된 패널 하부 시트, 및 상기 패널 하부 시트와 상기 베이스 기판 사이에 배치된 패널 하부 결합층을 더 포함하고, 상기 패널 하부 결합층은 도전 물질을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면 필름 부착 패드 간 쇼트(Short)에 의한 구동 불량을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 도 1의 FF부분을 확대하여 도시한 개략적인 레이아웃도이다.
도 4는 일 실시예에 따른 터치 감지 부재를 포함하는 표시 패널의 평면도이다.
도 5는 일 실시예에 따른 표시 패널의 메인 영역의 단면도이다.
도 6은 일 실시예에 따른 터치 감지 부재의 개략적인 단면도이다.
도 7은 일 실시예에 따른 표시 패널의 서브 영역의 평면도이다.
도 8은 일 실시예에 따른 서브 영역의 베이스 기판, 제1 터치 절연층, 제2 터치 절연층, 구동칩, 및 가요성 인쇄 회로 필름을 나타낸 평면도이다.
도 9는 도 8의 Ⅰ-Ⅰ' 선을 따라 자른 단면도이다.
도 10은 도 9의 A 영역을 확대한 단면도이다.
도 11은 일 실시예에 따른 표시 패널의 커팅 공정을 나타낸 단면도이다.
도 12는 다른 실시예에 따른 표시 장치의 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 14는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 15는 도 14의 B 영역을 확대한 단면도이다.
도 16 내지 도 20은 도 14의 표시 장치를 제조하는 방법을 나타낸 공정 단계별 단면도들이다.
도 21은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 22는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 24는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 25는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 26은 또 다른 실시예에 따른 표시 장치의 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
실시예들에서, 제1 방향(DR1)과 제2 방향(DR2)은 서로 다른 방향으로 상호 교차한다. 도 1의 평면도에서는 설명의 편의상 세로 방향인 제1 방향(DR1)과 가로 방향인 제2 방향(DR2)이 정의되어 있다. 이하의 실시예들에서 제1 방향(DR1) 일측은 평면도상 상측 방향을, 제1 방향(DR1) 타측은 평면도상 하측 방향을, 제2 방향(DR2) 일측은 평면도상 우측 방향을 제2 방향(DR2) 타측은 평면도상 좌측 방향을 각각 지칭하는 것으로 한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 게임기, 디지털 카메라 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 활성 영역(AAR)과 비활성 영역(NAR)을 포함한다. 표시 장치(1)에서, 화면을 표시하는 부분을 표시 영역으로, 화면을 표시하지 않는 부분을 비표시 영역으로 정의하고, 터치 입력의 감지가 이루어지는 영역을 터치 영역으로 정의하면, 표시 영역과 터치 영역은 활성 영역(AAR)에 포함될 수 있다. 표시 영역과 터치 영역은 중첩할 수 있다. 즉, 활성 영역(AAR)은 표시도 이루어지고 터치 입력의 감지도 이루어지는 영역일 수 있다. 활성 영역(AAR)의 형상은 직사각형 또는 모서리가 둥근 직사각형일 수 있다. 예시된 활성 영역(AAR)의 형상은 모서리가 둥글고 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형이다. 그러나, 이에 제한되는 것은 아니고, 활성 영역(AAR)은 제2 방향(DR2)이 제1 방향(DR1)보다 긴 직사각형 형상, 정사각형이나 기타 다각형 또는 원형, 타원형 등과 같은 다양한 형상을 가질 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치될 수 있다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4변)을 둘러쌀 수 있다. 그러나, 이에 제한되는 것은 아니며, 예컨대 활성 영역(AAR)의 상측변 부근이나, 좌우 측변 부근에는 비활성 영역(NAR)이 배치되지 않을 수도 있다.
비활성 영역(NAR)에는 활성 영역(AAR)(표시 영역이나 터치 영역)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 비활성 영역(NAR)은 표시 영역을 포함하지 않을 수 있다. 나아가, 비활성 영역(NAR)은 터치 영역을 포함하지 않을 수 있다. 다른 실시예에서, 비활성 영역(NAR)은 일부의 터치 영역을 포함할 수도 있고, 해당 영역에 압력 센서 등과 같은 센서 부재가 배치될 수도 있다. 몇몇 실시예에서, 활성 영역(AAR)은 화면이 표시되는 표시 영역과 완전히 동일한 영역이 되고, 비활성 영역(NAR)은 화면이 표시되지 않는 비표시 영역과 완전히 동일한 영역이 될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(10)을 포함한다. 표시 패널(10)의 예로는 유기발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 양자점 발광 표시 패널, 액정 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널, 전기영동 표시 패널, 전기습윤 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(10)의 일 예로서, 유기발광 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 패널(10)은 복수의 화소를 포함할 수 있다. 복수의 화소는 행렬 방향으로 배열될 수 있다. 각 화소의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 각 화소는 발광 영역을 포함할 수 있다. 각 발광 영역은 화소의 형상과 동일할 수도 있지만, 상이할 수도 있다. 예를 들어, 화소의 형상이 직사각형 형상인 경우, 해당 화소의 발광 영역의 형상은 직사각형, 마름모, 육각형, 팔각형, 원형 등 다양한 형상을 가질 수 있다. 각 화소 및 발광 영역에 대한 구체적인 설명은 후술하기로 한다.
표시 장치(1)는 터치 입력을 감지하는 터치 부재를 더 포함할 수 있다. 터치 부재는 표시 패널(10)과 별도의 패널이나 필름으로 제공되어 표시 패널(10) 상에 부착될 수도 있지만, 표시 패널(10) 내부에 터치층의 형태로 제공될 수도 있다. 이하의 실시예에서는 터치 부재가 표시 패널 내부에 마련되어 표시 패널(10)에 포함되는 경우를 예시하지만, 이에 제한되는 것은 아니다.
표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉시블 기판을 포함할 수 있다. 그에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 패널이 벤딩되는 영역인 벤딩 영역(BR)을 포함할 수 있다. 벤딩 영역(BR)을 중심으로 표시 패널(10)은 벤딩 영역(BR)의 일측에 위치하는 메인 영역(MR)과 벤딩 영역(BR)의 타측에 위치하는 서브 영역(SR)으로 구분될 수 있다.
표시 패널(10)의 표시 영역은 메인 영역(MR) 내에 배치될 수 있다. 일 실시예에서 메인 영역(MR)에서 표시 영역의 주변 에지 부분, 벤딩 영역(BR) 전체 및 서브 영역(SR) 전체가 비표시 영역이 될 수 있다. 그러나, 이에 제한되는 것은 아니고, 벤딩 영역(BR) 및/또는 서브 영역(SR)도 표시 영역을 포함할 수도 있다.
메인 영역(MR)은 대체로 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되지 않고, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역이 배치될 수 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역이 되거나, 해당 부위에 표시 영역과 비표시 영역이 혼재될 수도 있다.
벤딩 영역(BR)은 메인 영역(MR)의 제1 방향(DR1) 일측에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 하측 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BR)의 연결부는 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BR)에서 표시 패널(10)은 두께 방향으로 하측 방향, 다시 말하면 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BR)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 항하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(10)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)의 폭(제2 방향(DR2)의 폭)은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
서브 영역(SR)은 도 1에 도시된 바와 같이 제1 패드 영역(PA1), 및 제1 패드 영역(PA1)보다 평면상 벤딩 영역(SR)보다 멀게 위치하는 제2 패드 영역(PA2)을 포함할 수 있다. 서브 영역(SR)의 제1 패드 영역(PA1)에는 구동칩(20)이 배치될 수 있다. 구동칩(20)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 상기 집적 회로는 디스플레이용 집적 회로 및/또는 터치 유닛용 집적 회로를 포함할 수 있다. 디스플레이용 집적 회로와 터치 유닛용 집적 회로는 별도의 칩으로 제공될 수도 있고, 하나의 칩에 통합되어 제공될 수도 있다.
표시 패널(10)의 서브 영역(SR)의 제2 패드 영역(PA2)에는 복수의 디스플레이 신호 배선 패드 및 터치 신호 배선 패드를 포함할 수 있다. 표시 패널(10)의 서브 영역(SR)의 제2 패드 영역(PA2)에는 가요성 인쇄 회로 필름(30)이 연결될 수 있다. 가요성 인쇄 회로 필름(30)은 연성 인쇄회로기판이나 필름일 수 있다.
도 3은 도 1의 FF부분을 확대하여 도시한 개략적인 레이아웃도이다.
도 3을 참조하면, 표시 장치(1)는 매트릭스 형상으로 배열된 복수의 화소(PX_R, PX_G, PX_B)를 포함한다. 복수의 화소(PX_R, PX_G, PX_B)는 복수의 색상 화소일 수 있다. 예를 들어, 복수의 화소는 적색 화소(PX_R), 녹색 화소(PX_G) 및 청색 화소(PX_B)를 포함할 수 있다. 또한, 복수의 화소는 백색(white) 화소를 더 포함할 수도 있다. 다른 실시예에서, 적색, 녹색, 청색 화소 대신 시안(cyan), 마젠타(magenta), 옐로우(yellow) 화소가 배치될 수도 있다. 이하에서는, 표시 장치(1)가 적색, 녹색, 청색 화소(PX_R, PX_G, PX_B)를 포함하는 경우를 예로 하여 설명하기로 한다.
적색, 녹색, 청색 화소(PX_R, PX_G, PX_B)는 교대로 배열될 수 있다. 각 화소(PX_R, PX_G, PX_B)는 사각형 형상일 수 있다. 각 화소(PX_R, PX_G, PX_B)의 크기는 서로 상이할 수 있다. 예를 들면, 청색 화소(PX_B)는 적색 화소(PX_R)보다 크기가 크며 적색 화소(PX_R)는 녹색 화소(PX_G)보다 더 클 수 있다. 다만, 상기 각 화소(PX_R, PX_G, PX_B)의 크기 순서는 이에 제한되는 것은 아니다.
각 화소(PX_R, PX_G, PX_B)는 각 화소마다 배치된 유기 발광층(122) 및 컬러 필터(161_R, 161_G, 161_B)를 포함한다. 일 실시예에서, 제1 컬러 필터(161_R)는 적색 컬러 필터이고, 제2 컬러 필터(161_G)는 녹색 컬러 필터이고, 제3 컬러 필터(161_B)는 청색 컬러 필터일 수 있다. 적색 화소(PX_R)는 적색 유기 발광층(122_1) 및 적색의 제1 컬러 필터(161_R)를 포함하고, 녹색 화소(PX_G)는 녹색 유기 발광층(122_2) 및 녹색의 제2 컬러 필터(161_G)를 포함하고, 청색 화소(PX_B)는 청색 유기 발광층(122_3) 및 청색의 제3 컬러 필터(161_B)를 포함할 수 있다. 다른 실시예에서, 적색, 녹색, 청색 화소(PX_R, PX_G, PX_B)는 각각 백색(white) 유기 발광층 및 해당하는 색상의 컬러 필터를 포함할 수도 있다. 백색 유기 발광층은 2 이상의 유기 발광층이 적층되어 형성될 수 있다.
적색의 제1 컬러 필터(161_R)는 적색 광을 선택적으로 투과시킨다. 여기서, 적색 광의 파장은 약 620nm 내지 750nm일 수 있다. 녹색의 컬러 필터는 녹색 광을 선택적으로 투과시킨다. 여기서, 녹색 광의 파장은 약 495nm 내지 570nm일 수 있다. 청색의 컬러 필터는 청색 광을 선택적으로 투과시킨다. 여기서, 청색 광의 파장은 약 450nm 내지 495nm일 수 있다.
제1 컬러 필터(161_R)는 적색 화소(PX_R)에, 제2 컬러 필터(161_G)는 녹색 화소(PX_G)에, 제3 컬러 필터(161_B)는 청색 화소(PX_B)에 각각 배치될 수 있다. 각 유기 발광층(122) 상부에 동일한 색상의 컬러 필터(161_R, 161_G, 161_B)가 배치됨으로써, 해당 화소에서의 혼색을 방지하고 색재현성을 증가시킬 수 있다. 또한, 컬러 필터(161_R, 161_G, 161_B)들은 외광을 상당한 수준으로 흡수하므로, 편광판 등을 추가로 배치하지 않더라도 외광 반사를 감소시킬 수 있다.
제1 컬러 필터(161_R), 제2 컬러 필터(161_G) 및 제3 컬러 필터(161_B)의 형상은 상술한 화소의 형상과 실질적으로 동일할 수 있다. 즉, 화소의 형상이 마름모일 경우 각 컬러 필터의 형상 또한 마름모일 수 있다.
각 화소의 경계에는 블랙 매트릭스(140)가 배치될 수 있다. 블랙 매트릭스(140)는 격자 형상으로 형성되어 각 화소(PX_R, PX_G, PX_B)들을 구획할 수 있다.
도 4는 일 실시예에 따른 표시 장치의 터치 감지 부재를 포함하는 표시 패널의 평면도이다. 도 5는 일 실시예에 따른 표시 패널의 메인 영역의 단면도이다. 도 6은 일 실시예에 따른 터치 감지 부재의 개략적인 단면도이다.
도 4 내지 도 6을 참조하면, 표시 장치(1)는 베이스 기판(103), 베이스 기판(103) 상에 배치된 복수의 도전층, 절연층, 발광 소자, 봉지층, 터치 감지 부재, 복수의 컬러 필터, 블랙 매트릭스를 포함할 수 있다.
베이스 기판(103)은 상술한 바와 같이 플렉시블 기판일 수 있다. 예를 들면, 베이스 기판(103)은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 베이스 기판(103)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 베이스 기판(103)은 유리 섬유 강화 플라스틱(FRP, Fiber glass reinforced plastic)을 포함할 수도 있다.
베이스 기판(103) 상에는 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 베이스 기판(103)의 표면을 평활하게 하고, 수분 또는 외부 공기의 침투를 방지하는 기능을 한다. 버퍼층(111)은 무기층일 수 있다. 버퍼층(111)은 단일막 또는 다층막일 수 있다.
버퍼층(111) 상에는 복수의 박막 트랜지스터(TR)가 배치될 수 있다. 여기서 복수의 박막 트랜지스터(TR)는 구동 박막 트랜지스터일 수 있다. 박막 트랜지스터(TR)는 화소마다 하나 이상 구비될 수 있다. 박막 트랜지스터(TR)는 반도체층(CH), 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE)을 포함할 수 있다.
더욱 구체적으로 설명하면, 버퍼층(111) 상에 반도체층(CH)이 배치될 수 있다. 반도체층(CH)은 비정질 실리콘(amorphous silicon), 폴리 실리콘(poly silicon), 유기 반도체를 포함할 수 있다. 다른 실시예에서, 반도체층(CH)은 산화물 반도체일 수 있다. 도시하지는 않았지만, 반도체층(CH)은 채널 영역과, 채널 영역의 양 측에 배치되며, 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(CH) 상에는 게이트 절연층(112)이 배치될 수 있다. 게이트 절연층(112)은 무기층일 수 있다. 게이트 절연층(112)은 단일막 또는 다층막일 수 있다.
게이트 절연층(112) 상에는 제1 도전층(DCL1)이 배치될 수 있다. 제1 도전층(DCL1)은 게이트 전극(GE)과 게이트 연결 전극(GCE)을 포함할 수 있다. 게이트 전극(GE)은 활성 영역(AAR)에 배치되고, 게이트 연결 전극(GCE)은 비활성 영역(AAR), 및 서브 영역(SR)에 배치될 수 있다.
제1 도전층(DCL1)은 도전성을 가지는 금속 물질로 형성될 수 있다. 예를 들면, 제1 도전층(DCL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti)을 포함할 수 있다. 제1 도전층(DCL1)은 단일막 또는 다층막일 수 있다.
제1 도전층(DCL1) 상에는 층간 절연층(113)이 배치될 수 있다. 층간 절연층(113)은 무기층일 수 있다. 층간 절연층(113)은 단일막 또는 다층막일 수 있다.
층간 절연층(113) 상에는 제2 도전층(DCL2)이 배치될 수 있다. 제2 도전층(DCL2)은 소스 전극(SE), 드레인 전극(DE), 및 소스 연결 전극(SCE)을 포함할 수 있다. 이외에도 제2 도전층(DCL2)은 고전위 전압 배선, 저전위 전압 배선, 복수의 데이터 라인을 포함할 수 있으나, 이에 제한되지 않는다.
소스 전극(SE)과 드레인 전극(DE)은 층간 절연층(113) 및 게이트 절연층(112)을 관통하는 컨택홀을 통하여 반도체층(CH)의 소스 영역 및 드레인 영역에 각각 전기적으로 연결될 수 있다.
소스/드레인 전극(SE, DE)은 활성 영역(AAR)에 배치되고, 소스 연결 전극(SCE)은 비활성 영역(AAR), 및 서브 영역(SR)에 배치될 수 있다.
제2 도전층(DCL2)은 도전성을 가지는 금속 물질로 형성된다. 예를 들면, 제2 도전층(DCL2)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo)을 포함할 수 있다. 도시하지는 않았지만, 표시 장치(1)는 베이스 기판(103) 상에 스토리지 커패시터 및 스위치 박막 트랜지스터를 더 포함할 수 있다.
제2 도전층(DCL2) 및 층간 절연층(113) 상에 비아층(114)이 배치될 수 있다. 비아층(114)은 일 실시예에서, 평탄화막일 수 있다. 예를 들어, 비아층(114)은 아크릴, 폴리이미드와 같은 재질을 포함할 수 있다.
몇몇 실시예에서, 비아층(114)은 패시베이션막일 수 있다. 패시베이션막은 SiO2, SiNx 등을 포함할 수 있다.
비아층(114) 상에 복수의 제1 전극(121)이 배치될 수 있다. 제1 전극(121)은 화소마다 배치된 화소 전극일 수 있다. 또한, 제1 전극(121)은 유기발광 다이오드의 애노드(anode) 전극일 수 있다. 제1 전극(121)은 비아층(114)을 관통하는 비아홀을 통해 제1 기판(101)에 배치된 드레인 전극(DE)(또는 소스 전극(SE))과 전기적으로 연결될 수 있다.
제1 전극(121)은 일함수가 높은 물질을 포함하여 이루어질 수 있다. 제1 전극(121)은 인듐_주석_산화물(Indium_Tin_Oxide: ITO), 인듐_아연_산화물(Indium_Zinc_Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 등을 포함할 수 있다. 상기 예시된 도전성 물질들은 상대적으로 일함수가 크면서도, 투명한 특성을 갖는다. 유기발광 표시장치가 전면 발광형일 경우, 상기 예시된 도전성 물질 이외에 반사성 물질, 예컨대 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물이 더 포함될 수 있다. 따라서, 제1 전극(121)은 상기 예시된 도전성 물질 및 반사성 물질로 이루어진 단일층 구조를 갖거나, 이들이 적층된 복수층 구조를 가질 수 있다.
제1 전극(121) 상에는 화소 정의막(115)이 배치될 수 있다. 화소 정의막(115)은 제1 전극(121)의 적어도 일부를 노출하는 개구부를 포함한다. 화소 정의막(115)은 유기 물질 또는 무기 물질을 포함할 수 있다. 일 실시예로, 화소 정의막(115)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등의 재료를 포함할 수 있다.
화소 정의막(115)에 의해 노출된 제1 전극(121) 상에는 유기 발광층(122)이 배치될 수 있다. 유기 발광층(122) 상에는 제2 전극(123)이 배치될 수 있다. 제2 전극(123)은 화소의 구별없이 전체에 걸쳐 배치된 공통 전극일 수 있다. 또한, 제2 전극(123)은 유기발광 다이오드의 캐소드(cathode) 전극일 수 있다.
제2 전극(123)은 일함수가 낮은 물질을 포함하여 이루어질 수 있다. 제2 전극(123)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)을 포함할 수 있다. 제2 전극(123)은 보조 전극을 더 포함할 수 있다. 상기 보조 전극은 상기 물질이 증착되어 형성된 막, 및 상기 막 상에 투명 금속 산화물, 예를 들어, 인듐_주석_산화물(Indium_Tin_Oxide: ITO), 인듐_아연_산화물(Indium_Zinc_Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 인듐_주석_아연_산화물 (Indium_Tin_Zinc_Oxide) 등을 포함할 수 있다.
표시 장치(1)가 전면 발광형일 경우, 제2 전극(123)으로서 일함수가 작은 도전층을 박막으로 형성하고, 그 상부에 투명한 도전막, 예컨대, 인듐_주석_산화물(Indium_Tin_Oxide: ITO)층, 인듐_아연_산화물(Indium_Zinc_Oxide: IZO)층, 산화아연(Zinc Oxide: ZnO)층, 산화인듐(Induim Oxide: In2O3)층 등을 적층할 수 있다.
상술된 제1 전극(121), 유기 발광층(122) 및 제2 전극(123)은 유기발광 다이오드를 구성할 수 있다.
도시하지는 않았지만, 제1 전극(121)과 유기 발광층(122) 사이에는 정공 주입층 및/또는 정공 수송층이 배치되고, 유기 발광층과 제2 전극(123) 사이에는 전자 수송층 및/또는 전자 주입층이 배치될 수 있다.
제2 전극(123) 상에는 봉지층(116)이 배치될 수 있다. 봉지층(116)은 적어도 하나의 무기층, 및 적어도 하나의 유기층을 포함한다. 상기 적어도 하나의 무기층과 상기 적어도 하나의 유기층은 서로 적층될 수 있다. 예를 들어, 봉지층(116)은 도 6에 도시된 바와 같이, 순차적으로 적층된 제1 봉지 무기층(116a), 봉지 유기층(116b) 및 제2 봉지 무기층(116c)을 포함하는 다층막으로 이루어질 수 있다. 여기서, 제1 봉지 무기층(116a), 및 제2 봉지 무기층(116c)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있고, 봉지 유기층(116b)은 에폭시, 아크릴레이트 또는 우레탄아크릴레이트로 이루어진 군에서 선택된 어느 하나를 포함할 수 있다.
봉지층(116) 상에 상기 터치 감지 부재가 배치될 수 있다.
상기 터치 감지 부재는 봉지층(116) 상에 배치된 제1 터치 절연층(131), 제1 터치 절연층(131) 상에 배치된 제1 터치 도전층(TCL1), 제1 터치 도전층(TCL1) 상에 배치된 제2 터치 절연층(132), 제2 터치 절연층(132) 상에 배치된 제2 터치 도전층(TCL2), 및 제2 터치 도전층(TCL2) 상에 배치된 제3 터치 절연층(133)을 포함할 수 있다.
제1 터치 도전층(TCL1)은 인접한 제1 감지 전극(IE1_1~IE1_8)을 전기적으로 연결하는 제1 터치 브릿지 전극(CP1)을 포함할 수 있다. 제2 터치 도전층(TCL2)은 복수의 제1 감지 전극(IE1_1~IE1_8), 및 복수의 제2 감지 전극(IE2_1~IE2_4)을 포함하고, 인접한 제2 감지 전극(IE2_1~IE2_4)을 전기적으로 연결하는 제2 터치 브릿지 전극(CP2)을 더 포함할 수 있다. 제1 터치 도전층(TCL1)은 봉지층(116) 상에 직접 배치될 수 있다.
복수의 제1 감지 전극(IE1_1 내지 IE1_8)은 제2 방향(DR2)을 따라 연장되고 제1 방향(DR1)을 따라 배열될 수 있다. 복수의 제2 감지 전극(IE2_1 내지 IE2_4)은 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)을 따라 배열될 수 있다.
복수의 제1 감지 전극(IE1_1 내지 IE1_8)은 각각 메쉬(mesh) 형상을 갖도록 배치되는 복수의 제1 센싱 라인(SPL1)을 포함할 수 있다. 복수의 제1 센싱 라인(SPL1)에 의해 구획되는 영역은 유기 발광층(122_1, 122_2, 122_3 도 2 참조)과 중첩될 수 있다.
복수의 제2 감지 전극(IE2_1 내지 IE2_4)은 각각 메쉬 형상을 갖도록 배치되는 복수의 제2 센싱 라인(SPL2)을 포함할 수 있다. 복수의 제2 센싱 라인(SPL2)에 의해 구획되는 영역의 경우도, 유기 발광층과 중첩될 수 있다. 상기 복수의 제1 센싱 라인(SPL1)에 의해 구획되는 영역 및 복수의 제2 센싱 라인(SPL2)에 의해 구획되는 영역은 일 실시예로, 마름모 형상을 가질 수 있다. 여기서, 마름모 형상은 실질적으로 마름모 형상뿐만 아니라, 공정 과정 및 센싱 라인의 배치 형태 등을 고려하여 마름모 형상에 가까운 형상을 포함한다.
도 6에 도시된 바와 같이 복수의 제1 센싱 라인(SPL1)은 상기 복수의 제2 센싱 라인(SPL2)과 전기적으로 절연된다. 일 실시예로, 복수의 제1 센싱 라인(SPL1)은 복수의 제2 센싱 라인(SPL2)과 서로 동일 층에 배치될 수 있다. 이 경우, 복수의 제1 터치 브릿지 전극(CP1) 및 복수의 제2 터치 브릿지 전극(CP2)은서로 다른 층에 배치됨으로써, 전기적으로 절연된다.
몇몇 실시예에서 상기한 제1 터치 도전층(TCL1)과 제2 터치 도전층(TCL2)의 포함하는 전극들이 서로 반대일 수 있다.
몇몇 실시예에서 제1 터치 도전층(TCL1)은 제1 감지 전극(IE1_1~IE1_8)과 제1 터치 브릿지 전극(CP1)을 포함하고, 제2 터치 도전층(TCL2)은 제2 감지 전극(IE2_1~IE2_4)과 제2 터치 브릿지 전극(CP2)을 포함할 수 있다.
몇몇 실시예에서 제1 터치 도전층(TCL1)은 제2 감지 전극(IE2_1~IE2_4)과 제2 터치 브릿지 전극(CP2)을 포함하고, 제2 터치 도전층(TCL2)은 제1 감지 전극(IE1_1~IE1_8)과 제1 터치 브릿지 전극(CP1)을 포함할 수도 있다.
이하에서는 제1 터치 도전층(TCL1)은 인접한 제1 감지 전극(IE1_1~IE1_8)을 전기적으로 연결하는 제1 터치 브릿지 전극(CP1)을 포함할 수 있다. 제2 터치 도전층(TCL2)은 복수의 제1 감지 전극(IE1_1~IE1_8), 및 복수의 제2 감지 전극(IE2_1~IE2_4)을 포함하고, 인접한 제2 감지 전극(IE2_1~IE2_4)을 전기적으로 연결하는 제2 터치 브릿지 전극(CP2)을 더 포함하는 경우를 중심으로 설명하기로 한다.
제2 터치 도전층(TCL2)은 구동칩 부착 패드(PAD1), 및 필름 부착 패드(PAD2)를 더 포함할 수 있다. 구동칩 부착 패드(PAD1), 및 필름 부착 패드(PAD2)는 각각 복수개일 수 있다. 복수의 구동칩 부착 패드(PAD1)들, 및 복수의 필름 부착 패드(PAD2)들은 각각 제2 방향(DR2)을 따라 배열될 수 있다.
복수의 구동칩 부착 패드(PAD1)들은 제1 패드 영역(PA1)에 배치되고, 복수의 필름 부착 패드(PAD2)들은 제2 패드 영역(PA2)에 배치될 수 있다. 제1 패드 영역(PA1)에는 구동칩(도 1의 20 참조)이 배치되고, 제2 패드 영역(PA2)에는 가요성 인쇄 회로 필름(도 1의 50 참조)이 배치될 수 있다.
제1 패드 영역(PA1)은 제2 패드 영역(PA2)과 활성 영역(AAR) 사이에 배치될 수 있다. 구동칩(20)은 가요성 인쇄 회로 필름(50)과 활성 영역(AAR) 사이에 배치될 수 있다.
복수의 제1 센싱 라인(SPL1) 및 복수의 제2 센싱 라인(SPL2)은 도전성 물질을 포함할 수 있다. 여기서, 도전성 물질은 일 실시예로, 은(Ag), 알루미늄(Al), 크롬(Cr), 니켈(Ni) 등과 같은 저저항 금속을 포함하거나, 은 나노와이어(silver nanowire), 카본 나노튜브(carbon nanotube) 등과 같은 도전성 나노 물질을 포함할 수 있다.
도 4를 참조하면, 표시 장치(1)는 활성 영역(AAR)으로부터 연장된 제1 신호 라인(SL1)과 복수의 제1 감지 전극(IE1_1 내지 IE1_8) 및 복수의 제2 감지 전극(IE2_1 내지 IE2_4)과 연결된 제2 신호 라인(SL2), 및 제3 신호 라인(SL3)을 더 포함할 수 있다. 제2 신호 라인(SL2)은 상기 터치 감지 부재의 제2 감지 전극(IE2_1~IE2_4)과 전기적으로 연결될 수 있다. 제3 신호 라인(SL3)은 상기 터치 감지 부재의 제1 감지 전극(IE1_1~IE1_8)과 전기적으로 연결될 수 있다. 제1 내지 제3 신호 라인(SL1~SL3)은 각각 제1 패드 영역(PA1)까지 연장되어 구동칩 부착 패드(PAD1)와 연결될 수 있다. 복수의 필름 부착 패드(PAD2) 중 일부는 구동칩 부착 패드(PAD1)와 연결될 수 있다. 복수의 필름 부착 패드(PAD2) 중 다른 일부는 구동칩 부착 패드(PAD1)와 연결되지 않고 활성 영역(AAR)에까지 연장될 수 있다.
제1 터치 절연층(131) 및 제2 터치 절연층(132)은 일 실시예로 무기 물질을 포함할 수 있다. 여기서, 무기 물질은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
제2 터치 도전층(TCL2)은 제1 터치 절연층(131) 상에 배치될 수 있다. 제2 터치 도전층(TCL2)의 상술한 터치 전극, 및 터치 브릿지 전극은 블랙 매트릭스(140) 및 화소 정의막(115)과 중첩될 수 있다. 이로 인해, 사용자에 의해 시인되는 것을 방지할 수 있다.
제3 터치 절연층(133)은 유기 물질을 포함할 수 있다. 상기 유기 물질은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 또는 페릴렌계 수지 등을 포함할 수 있다.
도 4를 다시 참조하면, 상기 터치 감지 부재 상에 컬러 필터(161_R, 161_G, 161_B)가 배치될 수 있다. 각 컬러 필터(161_R, 161_G, 161_B)는 해당 화소(도 3의 PX_R, PX_G, PX_B 참조)마다 배치될 수 있다.
컬러 필터(161_R, 161_G, 161_B) 사이에는 블랙 매트릭스(140)가 배치될 수 있다. 블랙 매트릭스(140)는 2 터치 도전층(TCL2)의 상술한 터치 전극, 및 터치 브릿지 전극과 중첩 배치되어, 사용자에게 제2 터치 도전층(TCL2)의 상술한 터치 전극, 및 터치 브릿지 전극들이 시인되는 것을 방지할 수 있다.
블랙 매트릭스(140)는 광 흡수 물질 또는 광 반사 물질을 포함할 수 있다. 예를 들어, 블랙 매트릭스(140)는 흑색으로 착색된 수지나 크롬(Cr) 등의 반사성 금속 등을 포함할 수 있다.
블랙 매트릭스(140) 상에는 윈도우(102)가 배치될 수 있다. 윈도우(102)는 플렉시블한 물질을 포함하고, 하부 구성을 전체적으로 커버하는 역할을 할 수 있다. 윈도우(102)와 표시 패널(10)은 개재되는 모듈간 접착층(150)을 통해 상호 결합될 수 있다.
도 7은 일 실시예에 따른 표시 패널의 서브 영역의 평면도이다. 도 8은 일 실시예에 따른 서브 영역의 베이스 기판, 제1 터치 절연층, 제2 터치 절연층, 구동칩, 및 가요성 인쇄 회로 필름을 나타낸 평면도이다.
도 7, 및 도 8을 참조하면, 터치 절연층(131, 132)의 단부는 베이스 기판(103)의 단부보다 내측에 위치할 수 있다. 다시 말하면, 베이스 기판(103)의 단부는 터치 절연층(131, 132)의 단부보다 외측에 위치할 수 있다.
필름 부착 패드(PAD2)의 터치 절연층(131, 132)의 단부와 인접한 단부는 터치 절연층(131, 132)의 단부보다 내측에 위치할 수 있다.
복수의 필름 부착 패드(PAD2)들 상에 가요성 인쇄 회로 필름(30)이 부착되고, 복수의 구동칩 부착 패드(PAD1)들 상에 구동칩(20)이 부착될 수 있다.
도 9는 도 8의 Ⅰ-Ⅰ' 선을 따라 자른 단면도이다. 도 10은 도 9의 A 영역을 확대한 단면도이다. 도 11은 일 실시예에 따른 표시 패널의 커팅 공정을 나타낸 단면도이다.
도 9 내지 도 11을 참조하면, 베이스 기판(103)의 하부 상에 패널 하부 시트(410), 및 패널 하부 결합층(430)을 포함하는 패널 하부 부재(400)가 더 배치될 수 있다.
패널 하부 시트(410)는 적어도 하나의 기능층을 포함한다. 상기 기능층은 방열 기능, 전자파 차폐기능, 접지 기능, 완충 기능, 강도 보강 기능, 지지 기능 및/또는 디지타이징 기능 등을 수행하는 층일 수 있다. 기능층은 시트로 이루어진 시트층, 필름으로 필름층, 박막층, 코팅층, 패널, 플레이트 등일 수 있다. 하나의 기능층은 단일층으로 이루어질 수도 있지만, 적층된 복수의 박막이나 코팅층으로 이루어질 수도 있다. 기능층은 예를 들어, 지지 기재, 방열층, 전자파 차폐층, 충격 흡수층, 디지타이저 등일 수 있다.
패널 하부 결합층(430)은 패널 하부 시트(410)와 베이스 기판(103) 사이에 배치될 수 있다. 패널 하부 결합층(430)은 압력 민감 접착제(PSA)를 포함할 수 있다. 패널 하부 결합층(430)은 예를 들어, 도전성 물질을 포함하는 압력 민감 접착제를 포함할 수 있다.
베이스 기판(103), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 및 비아층(114)의 측면은 두께 방향에서 정렬될 수 있다.
도 11을 참조하면, 베이스 기판(103) 상에 필름 부착 패드(PAD2)까지 표시 패널(10)의 구성들을 순차 적층한 뒤, 표시 패널(10)은 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 및 비아층(114)은 레이저(LS)를 통해 커팅될 수 있다. 표시 패널(10)이 레이저(LS)를 통해 커팅되면 도 9와 같이, 베이스 기판(103), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 및 비아층(114)의 측면은 두께 방향에서 정렬될 수 있다.
한편, 레이저(LS)를 통해 표시 패널(10)이 커팅될 때, 레이저(LS)에 의해 유기물을 포함하는 부재, 예를 들어, 베이스 기판(103), 및 비아층(114)의 커팅되어 노출된 측면이 탄화면을 포함할 수 있다. 다른 예로, 레이저(LS)를 통해 표시 패널(10)이 커팅될 때, 레이저(LS)에 의해 유기물을 포함하는 부재, 예를 들어, 베이스 기판(103), 및 비아층(114)의 커팅되어 노출된 측면에서, 탄화 입자(CPL)들이 형성될 수 있다. 형성된 탄화 입자(CPL)들은 인접한 부재, 예컨대 버퍼층(111), 게이트 절연층(112), 및 층간 절연층(113)의 측면 상에 배치될 수 있다.
다시 도 9를 참조하면, 게이트 연결 전극(GCE), 및 소스 연결 전극(SCE)은 각각 필름 부착 패드(PAD2)와 두께 방향에서 중첩 배치될 수 있다. 게이트 연결 전극(GCE)은 베이스 기판(103)의 단부까지 연장될 수 있다. 소스 연결 전극(SCE)은 필름 부착 패드(PAD2)의 외측 단부와 정렬될 수 있다.
소스 연결 전극(SCE)은 층간 절연층(113)을 두께 방향을 따라 관통하는 제1 콘택홀(CNT1)을 통해 게이트 연결 전극(GCE)과 연결될 수 있고, 필름 부착 패드(PAD2)는 비아층(114), 터치 절연층(131, 132)을 두께 방향을 따라 관통하는 제2 콘택홀(CNT2)을 통해 소스 연결 전극(SCE)과 연결될 수 있다.
필름 부착 패드(PAD2)는 게이트 연결 전극(GCE), 및 소스 연결 전극(SCE)과 각각 연결됨으로써, 저항이 낮아질 수 있다.
가요성 인쇄 회로 필름(30)은 복수의 부재들을 포함할 수 있다. 가요성 인쇄 회로 필름(30)은 필름 지지층(330), 필름 지지층(330)의 일면 상에 배치된 제1 필름 도전층(320), 제1 필름 도전층(320) 상에 배치된 제1 숄더 레지스트층 (310), 필름 지지층(330)의 일면의 반대면인 타면 상에 배치된 제2 필름 도전층(340), 및 제2 필름 도전층(340) 상에 배치된 제2 숄더 레지스트층(350)을 포함할 수 있다.
필름 지지층(330)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다.
필름 도전층(320, 340)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 납(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 또한, 도면에서는 필름 도전층(320, 340)이 단일막인 경우만을 도시하였으나, 경우에 따라, 필름 도전층(320, 340)은 다층막으로 형성될 수 있다. 이 경우, 필름 도전층(320, 340)의 다층막은 상술한 금속 중 서로 다른 금속의 적층막으로 형성될 수 있다.
숄더 레지스트(310, 350)은 절연성 수지를 포함할 수 있다. 상기 절연성 수지는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 포함할 수 있다.
제1 필름 도전층(320)은 필름 지지층(330)과 제1 숄더 레지스트층(310) 사이에 배치되고, 필름 지지층(330)은 제1 필름 도전층(320)과 제2 필름 도전층(340) 사이에 배치되고, 제2 필름 도전층(340)은 필름 지지층(330)과 제2 숄더 레지스트층(350) 사이에 배치될 수 있다.
제2 필름 도전층(340)은 제1 필름 도전 패턴(341), 및 제1 필름 도전 패턴(341)과 이격 공간(SP)을 사이에 두고 이격된 제2 필름 도전 패턴(342)을 포함할 수 있다. 제1 필름 도전 패턴(341)은 필름 부착 패드(PAD2)와 두께 방향에서 중첩 배치될 수 있고, 제2 필름 도전 패턴(342)은 필름 부착 패드(PAD2)와 두께 방향에서 중첩 배치되지 않을 수 있다. 제2 필름 도전 패턴(342)은 베이스 기판(103)의 단부보다 외측에 배치될 수 있다.
제1 필름 도전 패턴(341), 및 제2 필름 도전 패턴(342)은 각각 제1 필름 도전층(320)과 필름 콘택홀(CNT3)을 통해 연결될 수 있다.
제1 필름 도전층(320)과 필름 콘택홀(CNT3)을 통해 연결된 제1 필름 도전 패턴(341), 및 제2 필름 도전 패턴(342)은 필름 부착 패드(PAD2)와 이방성 도전 필름(ACF)을 통해 결합될 수 있다. 이방성 도전 필름(ACF)은 도 10에 도시된 바와 같이, 수지 필름(RL), 및 수지 필름(RL) 내에 분산된 복수의 도전성 볼(CB)을 포함할 수 있다. 도전성 볼(CB)은 고분자 입자 표면에 니켈(Ni), 금(Au) 등의 금속을 코팅한 구조를 가질 수 있다. 수지 필름(RL)은 열경화성 수지 또는 열가소성 수지를 포함할 수 있다. 뿐만 아니라, 이방성 도전 필름(ACF)의 수지 필름(RL)은 접착 기능을 가지는 물질을 더 포함할 수도 있다.
이방성 도전 필름(ACF)은 베이스 기판(103)의 측면보다 외측으로 확장되어 배치될 수 있다.
이격 공간(SP)은 베이스 기판(103)의 측면과 두께 방향에서 중첩 배치될 수 있다. 이격 공간(SP)에는 필름 지지층(330)이 필름 도전 패턴(341, 342)의 내측면을 부분적으로 커버하도록 배치될 수 있다. 다시 말해서, 이격 공간(SP)에서, 필름 지지층(330)의 표면 높이는 필름 도전 패턴(341, 342)의 표면 높이보다 작을 수 있다.
제2 필름 도전층(340)은 이격 공간(SP)에 배치된 제3 필름 도전 패턴(343)을 더 포함할 수 있다. 제3 필름 도전 패턴(343)은 제1 필름 도전 패턴(341), 및 제2 필름 도전 패턴(342)과 각각 이격되어 배치될 수 있다. 제3 필름 도전 패턴(343)은 베이스 기판(103)의 측면과 두께 방향에서 중첩 배치될 수 있다.
제3 필름 도전 패턴(343)은 플로팅(Floating) 전극일 수 있다. 제3 필름 도전 패턴(343)은 제1 필름 도전층(320)과 연결되지 않고, 인접한 필름 도전 패턴(341, 342)과 분리될 수 있다.
제2 숄더 레지스트층(350)은 제2 필름 도전 패턴(342)을 커버하고, 이격 공간(SP), 및 제1 필름 도전 패턴(341)을 노출하고, 제2 숄더 레지스트층(350)의 측면은 베이스 기판(103)의 측면의 외측에 위치할 수 있다.
이방성 도전 필름(ACF)의 유동 공간이 충분하지 않으면, 특정 부분에서 이방성 도전 필름(ACF)이 뭉치게 되어, 가요성 인쇄 회로 필름(30)과 표시 패널(10) 간 부착이 어려울 수 있다. 제2 숄더 레지스트층(350)의 측면이 베이스 기판(103)의 측면의 외측에 위치함으로써, 이방성 도전 필름(ACF)의 유동 공간을 충분히 확보할 수 있다.
표시 장치(1)는 제2 숄더 레지스트층(350), 및 이방성 도전 필름(ACF)을 외측에서 커버하는 커버층(CRD)을 더 포함할 수 있다. 커버층(CRD)은 상술된 도전성 물질을 포함하는 패널 하부 결합층(430)으로부터 도전 입자, 예컨대 F-, S2-이 가요성 인쇄 회로 필름(30)의 제2 필름 도전층(340)과 접촉하는 것을 미연에 방지할 수 있다. 나아가, 커버층(CRD)은 습기가 가요성 인쇄 회로 필름(30)의 내부로 진입하는 것을 방지할 수 있다.
상술된 바와 같이, 레이저(LS)를 통해 표시 패널(10)이 커팅될 때, 레이저(LS)에 의해 유기물을 포함하는 부재, 예를 들어, 베이스 기판(103), 및 비아층(114)의 커팅되어 노출된 측면이 탄화면을 포함할 수 있다. 상기 탄화면은 전도성이 원래의 막보다 커질 수 있다.
이방성 도전 필름(ACF)이 베이스 기판(103)의 측면보다 돌출되어 배치될 경우, 이방성 도전 필름(ACF)에 의해 전도성이 커진 상기 탄화면 및/또는 탄화 입자(CPL)와 상부의 가요성 인쇄 회로 필름(30) 간의 단락이 이루어질 수 있다.
또한, 유리물을 포함하는 부재, 예컨대 베이스 기판(103), 및 비아층(114)의 탄화면 및/또는 탄화 입자(CPL)이 베이스 기판(103)의 측면 연장 방향을 따라 부분적으로 연장될 경우, 필름 부착 패드(PAD2) 간 단락을 야기하며, 구동 불량을 발생시킬 수 있다.
다만, 일 실시예에 따른 표시 장치(1)에 의하면, 제2 필름 도전층(340)은 제1 필름 도전 패턴(341)과 제2 필름 도전 패턴(342)이 탄화면 및/또는 탄화 입자(CPL)이 배치된 표시 패널(10)의 측면과 중첩 배치된 이격 공간(SP)을 사이에 두고 이격되며, 이격 공간(SP)에 배치된 제3 필름 도전 패턴(343)이 플로팅 전극 방식으로 형성됨으로써 필름 부착 패드(PAD2) 간 단락, 및 이에 의한 구동 불량이 발생하는 것을 미연에 방지할 수 있다.
이하, 일 실시예에 따른 표시 장치(1)의 다른 실시예에 대해 설명한다. 이하의 실시예에서 이미 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로서 지칭하고, 그 설명을 생략하거나 간략화한다.
도 12는 다른 실시예에 따른 표시 장치의 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 장치(2)는 가요성 인쇄 회로 필름(30_1)의 이격 공간(SP)에 제3 필름 도전 패턴(343)이 생략된다는 점에서 도 9에 따른 표시 장치(1)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(2)는 가요성 인쇄 회로 필름(30_1)의 이격 공간(SP)에 제3 필름 도전 패턴(343)이 생략될 수 있다.
본 실시예에 따른 표시 장치(2)에 의하면, 이격 공간(SP)에 제3 필름 도전 패턴(343)이 생략됨으로써, 이방성 도전 필름(ACF)의 유동 공간을 더욱 확보할 수 있다.
본 실시예에 따른 표시 장치(2)의 경우에도, 제2 필름 도전층(340_1)은 제1 필름 도전 패턴(341)과 제2 필름 도전 패턴(342)이 탄화면 및/또는 탄화 입자(CPL)이 배치된 표시 패널(10)의 측면과 중첩 배치된 이격 공간(SP)을 사이에 두고 이격됨으로써, 필름 부착 패드(PAD2) 간 단락, 및 이에 의한 구동 불량이 발생하는 것을 미연에 방지할 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치(3)는 가요성 인쇄 회로 필름(30_2)의 제2 숄더 레지스트층(350_1)이 베이스 기판(103)의 측면을 커버한다는 점에서 도 12에 따른 표시 장치(2)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(3)는 가요성 인쇄 회로 필름(30_2)의 제2 숄더 레지스트층(350_1)이 베이스 기판(103)의 측면을 커버할 수 있다.
제2 숄더 레지스트층(350_1)은 이격 공간(SP)의 일부, 및 베이스 기판(103)의 측면과 두께 방향에서 중첩 배치될 수 있다.
본 실시예에 따른 표시 장치(3)에 의하면, 제2 숄더 레지스트층(350_1)이 베이스 기판(103)의 측면을 커버하도록 배치됨으로써, 상술된 패널 하부 결합층(430)으로부터 유입된 도전 입자가 가요성 인쇄 회로 필름(30_2)의 내부로 침투하는 것을 미연에 방지할 수 있다.
나아가, 본 실시예에 따른 표시 장치(3)에 의하면, 도 12의 커버층(CRD)이 생략될 수 있다. 이에 따라, 비용 절감을 도모할 수 있다.
도 14는 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 15는 도 14의 B 영역을 확대한 단면도이다. 도 16 내지 도 20은 도 14의 표시 장치를 제조하는 방법을 나타낸 공정 단계별 단면도들이다.
도 14, 및 도 15를 참조하면, 본 실시예에 따른 표시 장치(4)의 가요성 인쇄 회로 필름(30_3)의 제2 필름 도전층(340_2)의 이격 공간(SP)이 터치 절연층(131, 132)의 측면과 두께 방향에서 중첩 배치된다는 점에서, 도 9에 따른 표시 장치(1)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(4)의 가요성 인쇄 회로 필름(30_3)의 제2 필름 도전층(340_2)의 이격 공간(SP)이 터치 절연층(131, 132)의 측면과 두께 방향에서 중첩 배치될 수 있다.
본 실시예에 따른 표시 장치(4)는 비아층(114_1)이 터치 절연층(131, 132)의 측면을 경계로 서로 다른 두께를 갖는 부분들로 구분될 수 있다. 예를 들어, 비아층(114_1)은 터치 절연층(131, 132)과 두께 방향에서 중첩 배치된 제1 비아부(114a), 및 제1 비아부(114a)와 연결되고 터치 절연층(131, 132)과 중첩 배치되지 않는 제2 비아부(114b)를 포함할 수 있다.
제1 비아부(114a)의 제1 두께(t1)는 제2 비아부(114b)의 제2 두께(t2)보다 클 수 있다.
제1 비아부(114a)의 제2 비아부(114b)와 인접한 측면 중 일부는 제2 비아부(114b)에 의해 커버되고, 나머지 일부는 제2 비아부(114b)에 의해 노출될 수 있다.
제1 비아부(114a)의 측면은 상부의 터치 절연층(131, 132)의 측면과 두께 방향에서 정렬될 수 있다. 제1 비아부(114a)의 제2 비아부(114b)에 의해 노출된 측면, 및 터치 절연층(131, 132)의 측면 상에는 메탈 잔여물(MRL)이 배치될 수 있다. 메탈 잔여물(MRL)은 제1 비아부(114a)의 제2 비아부(114b)에 의해 노출된 측면, 및 터치 절연층(131, 132)의 측면 상에 직접 배치될 수 있다.
도 16 내지 도 20을 참조하여, 서로 상이한 두께를 갖는 부분들을 포함하는 비아층(114_1), 및 메탈 잔여물(MRL)의 형성되는 과정을 설명한다.
도 16을 참조하면, 층간 절연층(113), 및 소스 연결 전극(SCE) 상에 비아층 물질(114')을 전면 증착하고, 비아층 물질(114') 상에 제1 터치 절연층 물질(131'), 및 제2 터치 절연층 물질(132')을 순차 증착한다.
비아층 물질(114')은 아크릴, 또는 폴리이미드 등을 포함할 수 있다. 제1 터치 절연층 물질(131') 및 제2 터치 절연층 물질(132')은 무기 물질을 포함할 수 있다. 여기서, 무기 물질은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
이어서, 도 17을 참조하면, 터치 절연층 물질(131', 132')을 에칭(ETCHING)한다. 여기서, 터치 절연층 물질(131', 132')을 드라이 에칭하여 도 17에 도시된 바와 같이 측면들이 소스 연결 전극(SCE)의 외측면, 및 베이스 기판(103)의 측면 사이에 위치하는 터치 절연층(131, 132)을 형성할 수 있다.
터치 절연층 물질(131', 132')의 에칭시, 비아층 물질(114')의 표면도 에칭에 의해 일부 제거될 수 있다. 이를 통해, 서로 상이한 두께를 갖는 비아부(114a, 114b)가 형성될 수 있다.
이어서, 도 18을 참조하면, 제2 콘택홀(CNT2)을 형성한다.
이어서, 도 19를 참조하면, 필름 부착 패드 물질(PAD2')을 터치 절연층(131, 132), 및 비아부(114a, 114b) 상에 전면 증착한다. 필름 부착 패드 물질(PAD2')은 제1 비아부(114a)의 측면 상에도 형성될 수 있다.
필름 부착 패드 물질(PAD2')은 제2 콘택홀(CNT2)을 채워 소스 연결 전극(SCE)과 연결될 수 있다.
이어서, 도 20을 참조하면, 필름 부착 패드 물질(PAD2') 중 소스 연결 전극(SCE)과 두께 방향에서 중첩 배치된 부분(필름 부착 패드(PAD2)을 제외한 평면상 소스 연결 전극(SCE)의 외측면으로부터 베이스 기판(103)의 측면까지의 부분을 제거한다. 이 때, ? 에칭(Wet Etching)이 이용될 수 있다.
터치 절연층(131, 132)의 측면, 및 제1 비아부(114a)의 제2 비아부(114b)에 의해 노출된 측면 상에는 상술된 바와 같이 메탈 잔여물(MRL)이 잔여할 수 있다. 메탈 잔여물(MRL)은 필름 부착 패드(PAD2)와 동일한 물질을 포함할 수 있다.
다시, 도 14를 참조하면, 터치 절연층(131, 132)의 측면, 및 제1 비아부(114a)의 제2 비아부(114b)에 의해 노출된 측면 상에 이방성 도전 필름(ACF)이 배치될 수 있다. 이방성 도전 필름(ACF)은 터치 절연층(131, 132)의 측면, 및 제1 비아부(114a)의 제2 비아부(114b)에 의해 노출된 측면과 직접 접할 수 있다. 나아가, 이방성 도전 필름(ACF)은 메탈 잔여물(MRL)과도 직접 접할 수 있다.
터치 절연층(131, 132)의 측면, 및 제1 비아부(114a)의 제2 비아부(114b)에 의해 노출된 측면 상에 메탈 잔여물(MRL)이 잔여하고, 메탈 잔여물(MRL)이 제1 비아부(114a)의 측면 연장 방향을 따라 연장될 경우, 필름 부착 패드(PAD2) 간 단락을 야기하며, 구동 불량을 발생시킬 수 있다.
다만, 본 실시예에 따른 표시 장치(4)에 의하면, 가요성 인쇄 회로 필름(30_3)의 제2 필름 도전층(340_2)의 이격 공간(SP)이 터치 절연층(131, 132)의 측면과 두께 방향에서 중첩 배치될 수 있다. 또한, 이격 공간(SP)은 메탈 잔여물(MRL)과도 두께 방향에서 중첩 배치될 수 있다. 이로 인해, 필름 부착 패드(PAD2) 간 단락, 및 이에 의한 구동 불량이 발생하는 것을 미연에 방지할 수 있다.
도 21은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 21을 참조하면, 본 실시예에 따른 표시 장치(5)는 가요성 인쇄 회로 필름(30_4)의 이격 공간(SP)에 제3 필름 도전 패턴(343)이 생략된다는 점에서 도 14에 따른 표시 장치(4)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(5)는 가요성 인쇄 회로 필름(30_4)의 이격 공간(SP)에 제3 필름 도전 패턴(343)이 생략될 수 있다.
본 실시예에 따른 표시 장치(4)에 의하면, 이격 공간(SP)에 제3 필름 도전 패턴(343)이 생략됨으로써, 이방성 도전 필름(ACF)의 유동 공간을 더욱 확보할 수 있다.
본 실시예에 따른 표시 장치(5)의 경우에도, 가요성 인쇄 회로 필름(30_4)의 제2 필름 도전층(340_3)의 이격 공간(SP)이 터치 절연층(131, 132)의 측면과 두께 방향에서 중첩 배치될 수 있다. 또한, 이격 공간(SP)은 메탈 잔여물(MRL)과도 두께 방향에서 중첩 배치될 수 있다. 이로 인해, 필름 부착 패드(PAD2) 간 단락, 및 이에 의한 구동 불량이 발생하는 것을 미연에 방지할 수 있다.
도 22는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 22를 참조하면, 본 실시예에 따른 표시 장치(5)는 가요성 인쇄 회로 필름(30_2)의 제2 숄더 레지스트층(350_1)이 베이스 기판(103)의 측면을 커버한다는 점에서 도 21에 따른 표시 장치(5)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(5)는 가요성 인쇄 회로 필름(30_2)의 제2 숄더 레지스트층(350_1)이 베이스 기판(103)의 측면을 커버할 수 있다.
제2 숄더 레지스트층(350_1)은 베이스 기판(103)의 측면과 두께 방향에서 중첩 배치될 수 있다.
본 실시예에 따른 표시 장치(6)에 의하면, 도 21의 커버층(CRD)이 생략될 수 있다. 이에 따라, 비용 절감을 도모할 수 있다.
도 23은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 23을 참조하면, 본 실시예에 따른 표시 장치(7)는 가요성 인쇄 회로 필름(30_6)의 제2 터치 도전층(340_4)의 이격 공간(SP)이 터치 절연층(131, 132)의 측면, 및 베이스 기판(103)의 측면과 두께 방향에서 중첩 배치된다는 점에서 도 9에 따른 표시 장치(1)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(7)는 가요성 인쇄 회로 필름(30_6)의 제2 터치 도전층(340_4)의 이격 공간(SP)이 터치 절연층(131, 132)의 측면, 및 베이스 기판(103)의 측면과 두께 방향에서 중첩 배치될 수 있다.
제2 필름 도전층(340_4)의 제3 필름 도전 패턴(343)은 이격 공간(SP) 내에 배치될 수 있다. 제3 필름 도전 패턴(343)은 제1 필름 도전 패턴(341), 및 제2 필름 도전 패턴(342)과 각각 이격되어 배치될 수 있다.
제3 필름 도전 패턴(343)은 플로팅(Floating) 전극일 수 있다. 제3 필름 도전 패턴(343)은 제1 필름 도전층(320)과 연결되지 않고, 인접한 필름 도전 패턴(341, 342)과 분리될 수 있다.
도 24는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 24를 참조하면, 본 실시예에 따른 표시 장치(8)는 가요성 인쇄 회로 필름(30_7)의 이격 공간(SP)에 제3 필름 도전 패턴(343)이 생략된다는 점에서 도 23에 따른 표시 장치(7)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(8)는 가요성 인쇄 회로 필름(30_7)의 이격 공간(SP)에 제3 필름 도전 패턴(343)이 생략될 수 있다.
그 외 설명은 도 12, 및 도 23에서 상술된 바 중복 설명은 이하 생략하기로 한다.
도 25는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 25를 참조하면, 본 실시예에 따른 표시 장치(9)는 가요성 인쇄 회로 필름(30_8)의 제2 숄더 레지스트층(350_1)이 베이스 기판(103)의 측면을 커버한다는 점에서 도 24에 따른 표시 장치(8)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(9)는 가요성 인쇄 회로 필름(30_8)의 제2 숄더 레지스트층(350_1)이 베이스 기판(103)의 측면을 커버할 수 있다.
그 외 설명은 도 13, 및 도 24에서 상술된 바 중복 설명은 이하 생략하기로 한다.
도 26은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 26을 참조하면, 본 실시예에 따른 표시 장치(1_1)는 표시 패널(10)의 제2 패드 영역(PA2)에 부착된 칩 온 필름(50)을 더 포함한다는 점에서 도 1 내지 도 9에 따른 표시 장치(1)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(1_1)는 표시 패널(10)의 제2 패드 영역(PA2)에 부착된 칩 온 필름(50)을 더 포함할 수 있다. 칩 온 필름(50) 상에 도 1의 구동칩(20)이 실장될 수 있다. 칩 온 필름(50)의 일 단부는 표시 패널(10)의 제2 패드 영역(PA2)에 부착되고, 타 단부는 가요성 인쇄 회로 필름(30)에 부착될 수 있다.
도 1 내지 도 9에서 상술된 표시 패널(10)과 가요성 인쇄 회로 필름(30)의 결합 관계는 도 26에 따른 표시 패널(10)과 칩 온 필름(50)의 결합 관계에 그대로 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
10: 표시 패널
20: 구동칩
30: 가요성 인쇄 회로 필름

Claims (20)

  1. 활성 영역, 및 상기 활성 영역의 주변에 위치하고 필름 부착 패드부를 포함하는 비활성 영역이 정의된 베이스 기판;
    상기 베이스 기판의 상기 필름 부착 패드부 상에 배치된 복수의 필름 부착 패드들;
    상기 복수의 필름 부착 패드들 상에 배치된 가요성 인쇄 회로 필름; 및
    상기 복수의 필름 부착 패드들과 상기 가요성 인쇄 회로 필름 사이에 배치된 이방성 도전 필름을 포함하고,
    상기 가요성 인쇄 회로 필름은 필름 지지층,
    상기 필름 지지층의 일면 상에 배치된 제1 필름 도전층, 및
    상기 필름 지지층의 일면의 반대면인 타면 상에 배치된 제2 필름 도전층을 포함하고,
    상기 제2 필름 도전층은 제1 필름 도전 패턴, 및
    상기 제1 필름 도전 패턴과 이격 공간을 사이에 두고 이격된 제2 필름 도전 패턴을 포함하고,
    상기 제1 필름 도전 패턴, 및 상기 제2 필름 도전 패턴은 각각 상기 제1 필름 도전층과 필름 콘택홀을 통해 연결되고,
    상기 이격 공간은 상기 베이스 기판의 측면과 두께 방향에서 중첩 배치되는 표시 장치.
  2. 제1 항에 있어서,
    상기 가요성 인쇄 회로 필름은 상기 제1 필름 도전층 상에 배치된 제1 숄더 레지스트층, 및
    상기 제2 필름 도전층 상에 배치된 제2 숄더 레지스트층을 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 필름 도전층은 상기 필름 지지층과 상기 제1 숄더 레지스트층 사이에 배치되고,
    상기 필름 지지층은 상기 제1 필름 도전층과 상기 제2 필름 도전층 사이에 배치되고,
    상기 제2 필름 도전층은 상기 필름 지지층과 상기 제2 숄더 레지스트층 사이에 배치된 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 필름 도전층은 상기 이격 공간에 배치된 제3 필름 도전 패턴을 더 포함하고,
    상기 제3 필름 도전 패턴은 상기 제1 필름 도전 패턴, 및 상기 제2 필름 도전 패턴과 각각 이격되어 배치된 표시 장치.
  5. 제4 항에 있어서,
    상기 제3 필름 도전 패턴은 상기 베이스 기판의 측면과 두께 방향에서 중첩 배치된 표시 장치.
  6. 제5 항에 있어서,
    상기 제3 필름 도전 패턴은 플로팅(Floating) 전극인 표시 장치.
  7. 제6 항에 있어서,
    상기 베이스 기판의 측면 상에 배치된 탄화 입자를 더 포함하는 표시 장치.
  8. 제6 항에 있어서,
    상기 베이스 기판의 측면은 탄화면을 포함하는 표시 장치.
  9. 제3 항에 있어서,
    상기 제2 숄더 레지스트층은 상기 제2 필름 도전 패턴을 커버하고, 상기 이격 공간, 및 상기 제1 필름 도전 패턴을 노출하고,
    상기 제2 숄더 레지스트층의 측면은 상기 베이스 기판의 측면의 외측에 위치하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 숄더 레지스트층, 및 상기 이방성 도전 필름을 외측에서 커버하는 커버층을 더 포함하는 표시 장치.
  11. 제3 항에 있어서,
    상기 제2 숄더 레지스트층은 상기 베이스 기판의 측면과 두께 방향에서 중첩 배치되고,
    상기 베이스 기판의 하부 상에 배치된 패널 하부 시트, 및 상기 패널 하부 시트와 상기 베이스 기판 사이에 배치된 패널 하부 결합층을 더 포함하고,
    상기 패널 하부 결합층은 도전 물질을 포함하는 표시 장치.
  12. 제3 항에 있어서,
    상기 가요성 인쇄 회로 필름 상에 실장된 구동칩을 더 포함하는 표시 장치.
  13. 제3 항에 있어서,
    상기 베이스 기판에는 평면상 상기 필름 부착 패드부와 상기 활성 영역 사이에 배치된 구동칩을 더 포함하는 표시 장치.
  14. 활성 영역, 및 상기 활성 영역의 주변에 위치하고 필름 부착 패드부를 포함하는 비활성 영역이 정의된 베이스 기판;
    상기 베이스 기판 상에 배치된 층간 절연층;
    상기 층간 절연층 상에 배치된 비아층;
    상기 비아층 상에 배치된 터치 절연층; 및
    상기 베이스 기판의 상기 필름 부착 패드부 상에 배치된 복수의 필름 부착 패드들;
    상기 복수의 필름 부착 패드들 상에 배치된 가요성 인쇄 회로 필름; 및
    상기 복수의 필름 부착 패드들과 상기 가요성 인쇄 회로 필름 사이에 배치된 이방성 도전 필름을 포함하고,
    상기 가요성 인쇄 회로 필름은 필름 지지층,
    상기 필름 지지층의 일면 상에 배치된 제1 필름 도전층, 및
    상기 필름 지지층의 일면의 반대면인 타면 상에 배치된 제2 필름 도전층을 포함하고,
    상기 제2 필름 도전층은 제1 필름 도전 패턴, 및
    상기 제1 필름 도전 패턴과 이격 공간을 사이에 두고 이격된 제2 필름 도전 패턴을 포함하고,
    상기 제1 필름 도전 패턴, 및 상기 제2 필름 도전 패턴은 각각 상기 제1 필름 도전층과 필름 콘택홀을 통해 연결되고,
    상기 필름 부착 패드는 상기 터치 절연층 상에 배치되고,
    상기 터치 절연층의 측면은 상기 필름 부착 패드의 측면과 상기 베이스 기판의 측면 사이에 배치되고,
    상기 비아층은 상기 터치 절연층과 두께 방향에서 중첩 배치된 제1 비아부, 및 상기 제1 비아부와 연결되고 상기 터치 절연층과 중첩 배치되지 않는 제2 비아부를 포함하고,
    상기 제2 비아부의 두께는 상기 제1 비아부의 두께보다 작고, 상기 제1 비아부의 측면의 일부는 상기 제2 비아부에 의해 노출되며,
    상기 이격 공간은 상기 제1 비아부의 상기 제2 비아부에 의해 노출된 측면과 두께 방향에서 중첩 배치된 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 비아부의 상기 제2 비아부에 의해 노출된 측면의 일부 상에 배치된 메탈 잔여물을 더 포함하고,
    상기 메탈 잔여물의 물질은 상기 필름 부착 패드의 물질과 동일한 표시 장치.
  16. 제15 항에 있어서,
    상기 필름 부착 패드와 두께 방향에서 중첩 배치된 소스 연결 전극을 더 포함하고,
    상기 소스 연결 전극은 상기 베이스 기판과 상기 터치 절연층 사이에 배치되고,
    상기 비아층과 상기 터치 절연층을 두께 방향으로 관통하는 관통홀을 통해 상기 필름 부착 패드와 연결된 표시 장치.
  17. 제16 항에 있어서,
    상기 소스 연결 전극과 두께 방향에서 중첩 배치된 게이트 연결 전극을 더 포함하고,
    상기 게이트 연결 전극은 상기 베이스 기판과 상기 층간 절연층 사이에 배치되고 상기 층간 절연층을 관통하는 콘택홀을 통해 상기 소스 연결 전극과 연결된 표시 장치.
  18. 제15 항에 있어서,
    상기 제2 필름 도전층은 상기 이격 공간에 배치된 제3 필름 도전 패턴을 더 포함하고,
    상기 제3 필름 도전 패턴은 상기 제1 필름 도전 패턴, 및 상기 제2 필름 도전 패턴과 각각 이격되어 배치되고,
    상기 제3 필름 도전 패턴은 상기 베이스 기판의 측면과 두께 방향에서 중첩 배치되며,
    상기 제3 필름 도전 패턴은 플로팅(Floating) 전극인 표시 장치.
  19. 제15 항에 있어서,
    상기 가요성 인쇄 회로 필름은 상기 제1 필름 도전층 상에 배치된 제1 숄더 레지스트층, 및 상기 제2 필름 도전층 상에 배치된 제2 숄더 레지스트층을 더 포함하고,
    상기 제2 숄더 레지스트층은 상기 제2 필름 도전 패턴을 커버하고, 상기 이격 공간, 및 상기 제1 필름 도전 패턴을 노출하고,
    상기 제2 숄더 레지스트층의 측면은 상기 베이스 기판의 측면의 외측에 위치하며,
    상기 제2 숄더 레지스트층, 및 상기 이방성 도전 필름을 외측에서 커버하는 커버층을 더 포함하는 표시 장치.
  20. 제15 항에 있어서,
    상기 가요성 인쇄 회로 필름은 상기 제1 필름 도전층 상에 배치된 제1 숄더 레지스트층, 및 상기 제2 필름 도전층 상에 배치된 제2 숄더 레지스트층을 더 포함하고,
    상기 제2 숄더 레지스트층은 상기 베이스 기판의 측면과 두께 방향에서 중첩 배치되고,
    상기 베이스 기판의 하부 상에 배치된 패널 하부 시트, 및 상기 패널 하부 시트와 상기 베이스 기판 사이에 배치된 패널 하부 결합층을 더 포함하고,
    상기 패널 하부 결합층은 도전 물질을 포함하는 표시 장치.
KR1020200048821A 2020-04-22 2020-04-22 표시 장치 KR20210130896A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200048821A KR20210130896A (ko) 2020-04-22 2020-04-22 표시 장치
CN202110429939.XA CN113540180A (zh) 2020-04-22 2021-04-21 显示装置
US17/238,095 US11602053B2 (en) 2020-04-22 2021-04-22 Display device
EP21170019.0A EP3901696B1 (en) 2020-04-22 2021-04-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200048821A KR20210130896A (ko) 2020-04-22 2020-04-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20210130896A true KR20210130896A (ko) 2021-11-02

Family

ID=75659830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200048821A KR20210130896A (ko) 2020-04-22 2020-04-22 표시 장치

Country Status (4)

Country Link
US (1) US11602053B2 (ko)
EP (1) EP3901696B1 (ko)
KR (1) KR20210130896A (ko)
CN (1) CN113540180A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7265443B2 (ja) * 2019-07-31 2023-04-26 日本航空電子工業株式会社 配線板組立体
CN111029360B (zh) * 2019-11-19 2022-06-07 深圳市华星光电半导体显示技术有限公司 micro-LED显示器件的制作方法
TWI824277B (zh) * 2021-08-06 2023-12-01 友達光電股份有限公司 顯示裝置及其製造方法
WO2024108458A1 (zh) * 2022-11-24 2024-05-30 京东方科技集团股份有限公司 覆晶薄膜及其制备方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483403B1 (ko) 1997-11-27 2005-08-10 삼성전자주식회사 표시장치용인쇄회로기판의패드패턴
KR100601493B1 (ko) 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
JP4968665B2 (ja) 2006-04-18 2012-07-04 Ｎｌｔテクノロジー株式会社 フラットディスプレイパネル及び接続構造
EP2328015A4 (en) 2008-08-28 2011-11-30 Bridgestone Corp INFORMATION DISPLAY DEVICE
JP6161293B2 (ja) 2013-01-11 2017-07-12 旭化成株式会社 フレキシブル配線板の製造方法
KR102377568B1 (ko) 2015-11-27 2022-03-22 에스케이하이닉스 주식회사 패드부 및 라인부를 가진 미세 패턴을 형성하는 방법
JP2017188613A (ja) * 2016-04-08 2017-10-12 三菱電機株式会社 フレキシブルプリント基板

Also Published As

Publication number Publication date
US20210337673A1 (en) 2021-10-28
CN113540180A (zh) 2021-10-22
EP3901696B1 (en) 2023-11-01
US11602053B2 (en) 2023-03-07
EP3901696A1 (en) 2021-10-27

Similar Documents

Publication Publication Date Title
TWI806956B (zh) 觸控感測器及包含其的顯示裝置
CN107819006B (zh) 显示装置
KR20210130896A (ko) 표시 장치
JP2018205744A (ja) タッチスクリーンを有する有機発光表示装置及びその製造方法
KR20200117101A (ko) 표시 장치
EP3754455B1 (en) Display device and method for fabricating the display device
US11068096B2 (en) Display device
US11093065B2 (en) Display device
KR20210013506A (ko) 표시 장치
US11552132B2 (en) Display device and method of manufacturing the same
KR20190000023A (ko) 표시 장치 및 이의 제조 방법
KR20200108148A (ko) 표시 장치
KR20220012455A (ko) 표시 장치
KR20200107014A (ko) 표시 장치
KR20220105218A (ko) 표시 장치
KR20210102562A (ko) 표시 장치
US11822744B2 (en) Display device
US11917875B2 (en) Display device
KR20220105208A (ko) 표시 장치 및 이의 제조 방법
KR20240026366A (ko) 표시 장치
KR20220089741A (ko) 전자 장치
KR20220106892A (ko) 표시 장치
KR20210103614A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal