KR20220105208A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220105208A
KR20220105208A KR1020210006899A KR20210006899A KR20220105208A KR 20220105208 A KR20220105208 A KR 20220105208A KR 1020210006899 A KR1020210006899 A KR 1020210006899A KR 20210006899 A KR20210006899 A KR 20210006899A KR 20220105208 A KR20220105208 A KR 20220105208A
Authority
KR
South Korea
Prior art keywords
touch
sensing line
conductive layer
insulating layer
pad
Prior art date
Application number
KR1020210006899A
Other languages
English (en)
Inventor
변진수
김웅식
배동환
이상현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210006899A priority Critical patent/KR20220105208A/ko
Priority to CN202210031929.5A priority patent/CN114816104A/zh
Priority to US17/648,061 priority patent/US20220231090A1/en
Publication of KR20220105208A publication Critical patent/KR20220105208A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/323—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H01L2227/323—

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

표시 장치는 표시 부재; 및 상기 표시 부재 상에 배치된 터치 부재를 포함하고, 상기 터치 부재는 상기 표시 부재 상의 제1 터치 절연층, 상기 제1 터치 절연층 상에 배치되고 제2 터치 브릿지 전극을 포함하는 제1 터치 도전층, 상기 제1 터치 도전층 상에 배치되고 유기 물질을 포함하며 두께 방향에서 상기 제2 터치 절연층을 관통하는 제1 콘택홀을 포함하는 제2 터치 절연층, 상기 제2 터치 절연층 상에 배치되고 상기 제2 터치 브릿지 전극과 중첩하는 제1 하부 센싱 라인을 포함하는 제2 터치 도전층, 및 상기 제2 터치 도전층 상에 배치되고 상기 제1 하부 센싱 라인과 중첩하는 제1 상부 센싱 라인을 포함하는 제3 터치 도전층을 포함하고, 상기 제1 상부 센싱 라인의 폭은 상기 제1 하부 센싱 라인의 폭보다 크다.

Description

표시 장치 및 이의 제조 방법{Display device and method of manufacturing for the same}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 태블릿 PC, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하여 표시하는 표시 부재 및 다양한 입력 장치를 포함한다.
표시 장치는 표시 부재 상에 배치된 터치 부재를 포함하는데, 상기 터치 부재는 복수의 터치 도전층들 및 상기 복수의 터치 도전층들을 절연시키는 터치 절연층들을 포함할 수 있다.
한편, 상기 터치 도전층들은 상기 표시 부재의 표시 도전층들과 기생 커패시턴스를 형성시킬 수 있는데, 이는 상기 터치 부재의 터치 감도를 낮출 수 있다.
본 발명이 해결하고자 하는 과제는 표시 장치의 터치 부재의 터치 특성이 개선되고 터치 부재의 제2 터치 절연층의 불량이 개선된 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 표시 장치의 터치 부재의 터치 특성이 개선되고 터치 부재의 제2 터치 절연층의 불량이 개선된 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시 부재; 및
상기 표시 부재 상에 배치된 터치 부재를 포함하고, 상기 터치 부재는 상기 표시 부재 상의 제1 터치 절연층, 상기 제1 터치 절연층 상에 배치되고 제2 터치 브릿지 전극을 포함하는 제1 터치 도전층, 상기 제1 터치 도전층 상에 배치되고 유기 물질을 포함하며 두께 방향에서 상기 제2 터치 절연층을 관통하는 제1 콘택홀을 포함하는 제2 터치 절연층, 상기 제2 터치 절연층 상에 배치되고 상기 제2 터치 브릿지 전극과 중첩하는 제1 하부 센싱 라인을 포함하는 제2 터치 도전층, 및 상기 제2 터치 도전층 상에 배치되고 상기 제1 하부 센싱 라인과 중첩하는 제1 상부 센싱 라인을 포함하는 제3 터치 도전층을 포함하고, 상기 제1 상부 센싱 라인의 폭은 상기 제1 하부 센싱 라인의 폭보다 크다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 활성 영역, 및 상기 활성 영역 주변에 위치하고 패드 영역을 포함하는 기판부 상에 제1 절연막, 상기 제1 절연막 상에 배치되고 상기 활성 영역 상의 게이트 전극, 및 상기 패드 영역 상의 제1 패드 전극을 포함하는 제1 도전층, 상기 제1 도전층 상의 제2 절연막, 상기 제2 절연막 상에 배치되고 상기 활성 영역 상의 드레인 전극과 소스 전극, 및 상기 패드 영역 상의 제2 패드 전극을 포함하는 제2 도전층을 형성하는 표시 부재 형성 단계; 상기 활성 영역, 및 상기 패드 영역 상에서 상기 제2 도전층 상에 제1 터치 절연층을 형성하는 제1 터치 절연층 형성 단계; 상기 활성 영역에서, 상기 제1 터치 절연층 상에 제2 터치 브릿지 전극을 포함하는 제1 터치 도전층을 형성하는 제1 터치 도전층 형성 단계; 상기 활성 영역, 및 상기 패드 영역 상의 상기 제1 터치 도전층 상에 유기 물질로 이루어진 제2 터치 절연층을 형성하는 제2 터치 절연층 형성 단계; 상기 제2 터치 브릿지 전극의 상면을 노출하는 제1 콘택홀, 및 상기 제2 패드 전극의 상면을 노출하는 제2 콘택홀을 형성하는 콘택홀 형성 단계; 상기 제2 터치 절연층 상에 제2 터치 도전층을 형성하는 제2 터치 도전층 형성 단계; 상기 제2 터치 도전층 상에 제3 터치 도전층을 형성하는 제3 터치 도전층 형성 단계; 상기 제3 터치 도전층 상에 포토 레지스트를 형성하는 포토 레지스트 형성 단계; 상기 포토 레지스트를 통해 상기 활성 영역에서 상기 제3 터치 도전층의 상호 이격된 제1 상부 센싱 라인, 및 제2 상부 센싱 라인과 상기 패드 영역에서 상기 제3 터치 도전층의 제4 패드 전극을 형성하는 상부 센싱 라인 형성 단계; 및 상기 에싱 용액을 이용하여 포토 레지스트를 제거하는 에싱 단계를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치 및 이의 제조 방법에 의하면 표시 장치의 터치 부재의 터치 특성이 개선되고 터치 부재의 제2 터치 절연층의 불량이 개선될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 2는 일 실시예에 따른 벤딩된 표시 장치의 개략적인 단면도이다.
도 3은 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 메인 영역 및 패드 영역의 단면도이다.
도 5는 일 실시예에 따른 표시 장치의 표시 부재, 및 터치 부재의 평면 배치도이다.
도 6은 도 5의 FF1 영역을 확대한 평면도이다.
도 7은 도 6의 Ⅰ-Ⅰ' 선, 및 도 5의 확대도의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법의 순서도이다.
도 9 내지 도 16은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 17은 다른 실시예에 따른 표시 장치의 단면도이다.
도 18 및 도 19은 도 17에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 20은 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다. 도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이고, 도 3은 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
실시예들에서, 제1 방향(DR1)과 제2 방향(DR2)은 서로 다른 방향으로 상호 교차한다. 도 1의 평면도에서는 설명의 편의상 세로 방향인 제1 방향(DR1)과 가로 방향인 제2 방향(DR2)이 정의되어 있다. 이하의 실시예들에서 제1 방향(DR1) 일측은 평면도상 상측 방향을, 제1 방향(DR1) 타측은 평면도상 하측 방향을, 제2 방향(DR2) 일측은 평면도상 우측 방향을 제2 방향(DR2) 타측은 평면도상 좌측 방향을 각각 지칭하는 것으로 한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
도 1 내지 도 3을 참조하면, 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 게임기, 디지털 카메라 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 활성 영역(AAR) 또는 액티브 영역과 비활성 영역(NAR) 또는 비활성 영역을 포함한다. 표시 장치(1)에서, 화면을 표시하는 부분을 표시 영역으로, 화면을 표시하지 않는 부분을 비표시 영역으로 정의하고, 터치 입력의 감지가 이루어지는 영역을 터치 영역으로 정의하면, 표시 영역과 터치 영역은 활성 영역(AAR)에 포함될 수 있다. 표시 영역과 터치 영역은 중첩할 수 있다. 즉, 활성 영역(AAR)은 표시도 이루어지고 터치 입력의 감지도 이루어지는 영역일 수 있다. 활성 영역(AAR)의 형상은 직사각형 또는 모서리가 둥근 직사각형일 수 있다. 예시된 활성 영역(AAR)의 형상은 모서리가 둥글고 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형이다. 그러나, 이에 제한되는 것은 아니고, 활성 영역(AAR)은 제2 방향(DR2)이 제1 방향(DR1)보다 긴 직사각형 형상, 정사각형이나 기타 다각형 또는 원형, 타원형 등과 같은 다양한 형상을 가질 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4변)을 둘러쌀 수 있다. 그러나, 이에 제한되는 것은 아니며, 예컨대 활성 영역(AAR)의 상측변 부근이나, 좌우 측변 부근에는 비활성 영역(NAR)이 배치되지 않을 수도 있다.
비활성 영역(NAR)에는 활성 영역(AAR)(표시 영역이나 터치 영역)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 비활성 영역(NAR)은 표시 영역을 포함하지 않을 수 있다. 나아가, 비활성 영역(NAR)은 터치 영역을 포함하지 않을 수 있다. 다른 실시예에서, 비활성 영역(NAR)은 일부의 터치 영역을 포함할 수도 있고, 해당 영역에 압력 센서 등과 같은 센서 부재가 배치될 수도 있다. 몇몇 실시예에서, 활성 영역(AAR)은 화면이 표시되는 표시 영역과 완전히 동일한 영역이 되고, 비활성 영역(NAR)은 화면이 표시되지 않는 비표시 영역과 완전히 동일한 영역이 될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(10)을 포함한다. 표시 패널(10)의 예로는 유기발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 양자점 발광 표시 패널, 액정 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널, 전기영동 표시 패널, 전기습윤 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(10)의 일 예로서, 유기발광 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(1)는 터치 입력을 감지하는 터치 부재(30)를 더 포함할 수 있다. 터치 부재는 표시 패널(10)과 별도의 패널이나 필름으로 제공되어 표시 패널(10) 상에 부착될 수도 있지만, 표시 패널(10) 내부에 터치층의 형태로 제공될 수도 있다. 이하의 실시예에서는 터치 부재가 표시 패널 내부에 마련되어 표시 패널(10)에 포함되는 경우를 예시하지만, 이에 제한되는 것은 아니다.
표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉시블 기판을 포함할 수 있다. 그에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 패널이 벤딩되는 영역인 벤딩 영역(BR)을 포함할 수 있다. 벤딩 영역(BR)을 중심으로 표시 패널(10)은 벤딩 영역(BR)의 일측에 위치하는 메인 영역(MR)과 벤딩 영역(BR)의 타측에 위치하는 서브 영역(SR)으로 구분될 수 있다. 표시 장치(1)의 비활성 영역(NAR)은 벤딩 영역(BR)을 포함할 수 있다. 비활성 영역(NAR)은 벤딩 영역(BR)을 기준으로 벤딩 영역(BR)의 상측 영역(도 1의 제1 방향(DR1) 기준), 및 벤딩 영역(BR)의 하측 영역(도 1의 제1 방향(DR1) 기준)으로 구분될 수 있다. 벤딩 영역(BR)의 상측 영역은 후술할 메인 영역(MR)에 위치할 수 있고, 벤딩 영역(BR)의 하측 영역은 후술할 서브 영역(SR)에 위치할 수 있다.
표시 패널(10)의 표시 영역은 메인 영역(MR) 내에 배치된다. 상기 표시 영역은 복수의 화소를 포함한다. 일 실시예에서 메인 영역(MR)에서 표시 영역의 주변 에지 부분, 벤딩 영역(BR) 전체 및 서브 영역(SR) 전체가 비표시 영역이 될 수 있다. 그러나, 이에 제한되는 것은 아니고, 벤딩 영역(BR) 및/또는 서브 영역(SR)도 표시 영역을 포함할 수도 있다.
메인 영역(MR)은 대체로 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되지 않고, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역이 배치될 수 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역이 되거나, 해당 부위에 표시 영역과 비표시 영역이 혼재될 수도 있다.
벤딩 영역(BR)은 메인 영역(MR)의 제1 방향(DR1) 일측에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 하측 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BR)의 연결부는 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BR)에서 표시 패널(10)은 두께 방향으로 하측 방향, 다시 말하면 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BR)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 항하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(10)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)의 폭(제2 방향(DR2)의 폭)은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
서브 영역(SR)은 도 1에 도시된 바와 같이 패드 영역(PA)을 포함할 수 있다. 서브 영역(SR)의 패드 영역(PA)에는 구동칩(70)이 배치될 수 있다. 구동칩(70)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 상기 집적 회로는 디스플레이용 집적 회로 및/또는 터치 유닛용 집적 회로를 포함할 수 있다. 디스플레이용 집적 회로와 터치 유닛용 집적 회로는 별도의 칩으로 제공될 수도 있고, 하나의 칩에 통합되어 제공될 수도 있다.
도시하지 않았지만, 표시 패널(10)의 서브 영역(SR)은 상기 패드 영역(PA)과 표시 패널(10)의 제1 방향(DR1) 타측 단부 사이에 위치하는 제2 패드 영역을 더 포함할 수 있고, 상기 제2 패드 영역에는 연성 인쇄회로기판이나 필름으로 이루어진 구동 기판이 연결될 수 있다.
도 3을 참조하면, 표시 패널(10)은 표시 부재(20), 터치 부재(30), 편광 부재(40), 및 벤딩 보호막(BPL, 50)을 포함할 수 있다. 표시 부재(20)는 메인 영역(MR), 벤딩 영역(BR), 및 서브 영역(SR)에 걸쳐 배치될 수 있다. 표시 부재(20)는 도 3의 확대도에서와 같이 기판부(도 4의 '101' 참조), 상기 기판부 상에 배치된 회로층(도 4의 'TR' 참조), 상기 회로층 상에 배치된 발광층(도 4의 '122' 참조), 및 상기 발광층 상에 배치된 봉지층(도 4의 '116' 참조)을 포함한다. 표시 패널(10)은 상기 발광층의 하부에 배치된 제1 전극(도 4의 '121' 참조), 상기 발광층의 상부에 배치된 제2 전극(도 4의 '123' 참조)을 더 포함할 수 있다. 상기 제1 전극, 상기 발광층, 및 상기 제2 전극은 발광 소자를 구성할 수 있다. 상기 발광 소자는 각 화소마다 배치될 수 있다.
표시 부재(20)의 평면 형상은 상술한 표시 패널(10)의 평면 형상과 실질적으로 동일할 수 있다. 즉, 표시 부재(20)는 메인 영역(MR), 벤딩 영역(BR), 및 서브 영역(SR)의 평면 형상과 실질적으로 동일한 평면 형상을 가질 수 있다.
터치 부재(30)는 표시 부재(20) 상에 배치될 수 있다. 터치 부재(30)는 메인 영역(MR), 벤딩 영역(BR), 및 서브 영역(SR)에 걸쳐 배치될 수 있다. 터치 부재(30)는 표시 부재(20)의 바로 위에 형성될 수 있다. 터치 부재(30)는 후술하는 바와 같이 제1 터치 절연층, 상기 제1 터치 절연층 상에 배치된 제1 터치 도전층, 상기 제1 터치 도전층 상에 배치된 제2 터치 절연층, 상기 제2 터치 절연층 상에 배치된 제2 터치 도전층, 상기 제2 터치 도전층 상에 배치된 제3 터치 도전층, 및 상기 제3 터치 도전층 상에 배치된 제3 터치 절연층을 포함할 수 있다.
터치 부재(30)의 평면 형상은 표시 부재(20)의 평면 형상과 실질적으로 동일할 수 있다. 즉, 터치 부재(30)는 메인 영역(MR), 벤딩 영역(BR), 및 서브 영역(SR)의 평면 형상과 실질적으로 동일한 평면 형상을 가질 수 있다.
도 3에 도시된 바와 같이 편광 부재(40)는 메인 영역(MR)과 대체로 두께 방향으로 중첩 배치되고 벤딩 영역(BR)에는 비배치될 수 있다. 벤딩 보호막(50)은 벤딩 영역(BR)에 완전히 중첩 배치될 수 있고, 인접한 메인 영역(MR), 및 서브 영역(SR)의 일부에도 확장되어 배치될 수 있다. 편광 부재(40)와 벤딩 보호막(50)은 대향하는 측면들이 상호 접할 수 있다. 즉, 편광 부재(40)와 벤딩 보호막(50)의 측면들 사이에는 이격 공간이 비배치될 수 있다. 벤딩 보호막(50)의 일측면과 편광 부재(40)의 일측면 간의 경계는 메인 영역(MR)에 위치할 수 있다.
다시 도 1을 참조하면, 편광 부재(40)의 평면 형상은 상술한 터치 부재(30)의 메인 영역(MR)에 대응하는 평면 형상과 실질적으로 동일할 수 있다. 몇몇 실시예에서 편광 부재(40)는 터치 부재(30)보다 평면상 크기가 작아, 메인 영역(MR)에 대응하는 터치 부재(30)의 테두리의 일부를 노출할 수도 있다.
벤딩 보호막(50)의 평면 형상은 상술한 터치 부재(30)의 벤딩 영역(BR)에 대응하는 평면 형상과 실질적으로 동일할 수 있다. 벤딩 보호막(50)의 평면 형상은 실질적으로 직사각형 형상일 수 있다. 몇몇 실시예에서 벤딩 보호막(50)은 터치 부재(30)보다 평면상 크기가 작을 수 있다. 즉, 벤딩 보호막(50)의 제2 방향(DR2) 폭이 터치 부재(30)의 제2 방향(DR2) 폭보다 작을 수도 있다.
도 4는 일 실시예에 따른 표시 장치의 메인 영역 및 패드 영역의 단면도이다. 도 5는 일 실시예에 따른 표시 장치의 표시 부재, 및 터치 부재의 평면 배치도이다. 도 6은 도 5의 FF1 영역을 확대한 평면도이다. 도 7은 도 6의 Ⅰ-Ⅰ' 선, 및 도 5의 확대도의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 4 내지 도 7을 참조하면, 기판부(101)는 제1 지지 기판(102), 제1 지지 기판(102) 상에 배치된 제2 지지 기판(103), 및 제1 지지 기판(102)과 제2 지지 기판(103) 사이에 배치된 배리어층(104)을 포함할 수 있다. 제1 지지 기판(102)과 제2 지지 기판(103)은 상술한 바와 같이 플렉시블 기판일 수 있다. 예를 들면, 제1 지지 기판(102)과 제2 지지 기판(103)은 각각 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 제1 지지 기판(102)과 제2 지지 기판(103)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 기판부(101)는 유리 섬유 강화 플라스틱(FRP, Fiber glass reinforced plastic)을 포함할 수도 있다.
배리어층(104)은 제1 지지 기판(102)과 제2 지지 기판(103) 사이에 배치되어 제1 지지 기판(102)과 제2 지지 기판(103)을 결합하는 동시에, 유기 물질을 포함하는 제1 및 제2 지지 기판(102, 103)을 평탄화하는 역할을 할 수 있다. 배리어층(104)은 무기 물질을 포함하여 이루어질 수 있다.
기판부(101) 상에는 버퍼층(111)이 배치된다. 버퍼층(111)은 제2 지지 기판(103) 상에 배치될 수 있다. 버퍼층(111)은 기판부(101)의 표면을 평활하게 하고, 수분 또는 외부 공기의 침투를 방지하는 기능을 한다. 버퍼층(111)은 무기막일 수 있다. 버퍼층(111)은 단일막 또는 다층막일 수 있다.
버퍼층(111) 상에는 복수의 박막 트랜지스터(TR)가 배치된다. 여기서 복수의 박막 트랜지스터(TR)는 구동 박막 트랜지스터일 수 있다. 박막 트랜지스터(TR)는 화소마다 하나 이상 구비될 수 있다. 박막 트랜지스터(TR)는 반도체층(CH), 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE)을 포함할 수 있다.
더욱 구체적으로 설명하면, 버퍼층(111) 상에 반도체층(CH)이 배치된다. 반도체층(CH)은 비정질 실리콘(amorphous silicon), 폴리 실리콘(poly silicon), 유기 반도체를 포함할 수 있다. 다른 실시예에서, 반도체층(CH)은 산화물 반도체일 수 있다. 도시하지는 않았지만, 반도체층(CH)은 채널 영역과, 채널 영역의 양 측에 배치되며, 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(CH) 상에는 게이트 절연막(112)이 배치된다. 게이트 절연막(112)은 무기막일 수 있다. 게이트 절연막(112)은 단일막 또는 다층막일 수 있다.
게이트 절연막(112) 상에는 제1 도전층(DCL1)이 배치될 수 있다. 제1 도전층(DCL1)은 게이트 전극(GE), 및 제1 패드 전극(PE)을 포함할 수 있다. 제1 도전층(DCL1)은 복수의 주사 라인들을 더 포함할 수 있다. 게이트 전극(GE)은 상기 복수의 주사 라인들 중 하나에 연결될 수 있다.
제1 도전층(DCL1)은 도전성을 가지는 금속 물질로 형성될 수 있다. 예를 들면, 제1 도전층(DCL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti)을 포함할 수 있다. 제1 도전층(DCL1)은 단일막 또는 다층막일 수 있다.
제1 도전층(DCL1) 상에는 층간 절연막(113)이 배치된다. 층간 절연막(113)은 무기막일 수 있다. 층간 절연막(113)은 단일막 또는 다층막일 수 있다. 층간 절연막(113)은 패드 영역(PA)에도 배치될 수 있다. 패드 영역(PA)에서 층간 절연막(113)은 제1 패드 전극(PE1)의 상면을 부분적으로 노출할 수 있다.
층간 절연막(113) 상에는 제2 도전층(DCL2)이 배치될 수 있다. 제2 도전층(DCL2)은 소스 전극(SE), 드레인 전극(DE), 및 패드 영역(PA)에 배치된 제2 패드 전극(PE2)을 포함할 수 있다. 이외에도 제2 도전층(DCL2)은 고전위 전압 배선, 저전위 전압 배선, 복수의 데이터 라인을 포함할 수 있으나, 이에 제한되지 않는다.
소스 전극(SE)과 드레인 전극(DE)은 층간 절연막(113) 및 게이트 절연막(112)을 관통하는 콘택홀을 통하여 반도체층(CH)의 소스 영역 및 드레인 영역에 각각 전기적으로 연결될 수 있다. 제2 패드 전극(PE2)은 제1 패드 전극(PE1)과 연결될 수 있다. 제2 패드 전극(PE2)은 제1 패드 전극(PE1)의 상면에 직접 접할 수 있다.
제2 도전층(DCL2)은 도전성을 가지는 금속 물질로 형성된다. 예를 들면, 제2 도전층(DCL2)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo)을 포함할 수 있다.
도시하지는 않았지만, 표시 장치(1)는 기판부(101) 상에 스토리지 커패시터 및 스위치 박막 트랜지스터를 더 포함할 수 있다.
제2 도전층(DCL2) 및 층간 절연막(113) 상에 보호층(114)이 배치된다. 여기서, 보호층(114)은 박막 트랜지스터(TR)를 포함하는 픽셀 회로부를 덮도록 배치된다. 보호층(114)은 평탄화막일 수 있다. 평탄화막은 아크릴, 폴리이미드와 같은 재질을 포함할 수 있다.
보호층(114) 상에 복수의 제1 전극(121)이 배치된다. 제1 전극(121)은 화소마다 배치된 화소 전극일 수 있다. 또한, 제1 전극(121)은 유기발광 다이오드의 애노드(anode) 전극일 수 있다.
제1 전극(121)은 보호층(114)을 관통하는 비아홀을 통해 제1 기판부(101)에 배치된 드레인 전극(DE)(또는 소스 전극(SE))과 전기적으로 연결될 수 있다.
제1 전극(121)은 일함수가 높은 물질을 포함하여 이루어질 수 있다. 제1 전극(121)은 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 등을 포함할 수 있다. 상기 예시된 도전성 물질들은 상대적으로 일함수가 크면서도, 투명한 특성을 갖는다. 유기발광 표시장치가 전면 발광형일 경우, 상기 예시된 도전성 물질 이외에 반사성 물질, 예컨대 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물이 더 포함될 수 있다. 따라서, 제1 전극(121)은 상기 예시된 도전성 물질 및 반사성 물질로 이루어진 단일층 구조를 갖거나, 이들이 적층된 복수층 구조를 가질 수 있다.
제1 전극(121) 상에는 화소 정의막(115)이 배치된다. 화소 정의막(115)은 제1 전극(121)의 적어도 일부를 노출하는 개구부를 포함한다. 화소 정의막(115)은 유기 물질 또는 무기 물질을 포함할 수 있다. 일 실시예로, 화소 정의막(115)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등의 재료를 포함할 수 있다.
화소 정의막(115)에 의해 노출된 제1 전극(121) 상에는 유기 발광층(122)이 배치된다. 유기 발광층(122)은 특정한 색을 발광하는 색 발광층일 수 있다. 예를 들어, 유기 발광층(122)은 적색을 발광하는 적색 발광층(122_1), 녹색을 발광하는 녹색 발광층(122_2), 및 청색을 발광하는 청색 발광층(122_3)을 포함할 수 있다. 각 색 발광층은 각 화소마다 배치될 수 있다.
몇몇 실시예에서 유기 발광층(122)은 도 4에 도시된 바와 달리 일체로 형성될 수 있다. 즉, 유기 발광층(122)은 화소의 구분없이 일체로 형성될 수 있다. 유기 발광층(122)은 하나의 색을 발광하는 색 발광층으로 구성될 수 있다. 예를 들어, 유기 발광층(122)은 청색을 발광하는 청색 발광층일 수 있다. 이 경우 유기 발광층(122)에서 출광된 광들의 색 변환을 위해 유기 발광층(122) 상부에 파장 변환 패턴들이 더 배치될 수 있다.
유기 발광층(122) 상에는 제2 전극(123)이 배치된다. 제2 전극(123)은 화소의 구별없이 전체에 걸쳐 배치된 공통 전극일 수 있다. 또한, 제2 전극(123)은 유기발광 다이오드의 캐소드(cathode) 전극일 수 있다.
제2 전극(123)은 일함수가 낮은 물질을 포함하여 이루어질 수 있다. 제2 전극(123)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)을 포함할 수 있다. 제2 전극(123)은 보조 전극을 더 포함할 수 있다. 상기 보조 전극은 상기 물질이 증착되어 형성된 막, 및 상기 막 상에 투명 금속 산화물, 예를 들어, 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 인듐-주석-아연-산화물 (Indium-Tin-Zinc-Oxide) 등을 포함할 수 있다.
표시 장치(1)가 전면 발광형일 경우, 제2 전극(123)으로서 일함수가 작은 도전층을 박막으로 형성하고, 그 상부에 투명한 도전막, 예컨대, 인듐-주석-산화물(Indium-Tin-Oxide: ITO)층, 인듐-아연-산화물(Indium-Zinc-Oxide: IZO)층, 산화아연(Zinc Oxide: ZnO)층, 산화인듐(Induim Oxide: In2O3)층 등을 적층할 수 있다.
상술한 바와 같이 제1 전극(121), 유기 발광층(122) 및 제2 전극(123)은 발광 소자를 구성할 수 있다.
도시하지는 않았지만, 제1 전극(121)과 유기 발광층(122) 사이에는 정공 주입층 및/또는 정공 수송층이 배치되고, 유기 발광층과 제2 전극(123) 사이에는 전자 수송층 및/또는 전자 주입층이 배치될 수 있다.
제2 전극(123) 상에는 봉지층(116)이 배치된다. 봉지층(116)은 적어도 하나의 무기층, 및 적어도 하나의 유기층을 포함한다. 상기 적어도 하나의 무기층과 상기 적어도 하나의 유기층은 서로 적층될 수 있다. 예를 들어, 봉지층(116)은 도 6에 도시된 바와 같이, 순차적으로 적층된 제1 봉지 무기층(116a), 봉지 유기층(116b) 및 제2 봉지 무기층(116c)을 포함하는 다층막으로 이루어질 수 있다. 여기서, 제1 봉지 무기층(116a), 및 제2 봉지 무기층(116c)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있고, 봉지 유기층(116b)은 에폭시, 아크릴레이트 또는 우레탄아크릴레이트로 이루어진 군에서 선택된 어느 하나를 포함할 수 있다.
봉지층(116) 상에 터치 부재(30)가 배치된다. 터치 부재(30)는 봉지층(116)의 제2 봉지 무기층(116c)의 상면에 직접 접할 수 있다.
터치 부재(30)의 활성 영역(AAR)에는 감지 전극들, 및 상기 감지 전극들을 연결하는 브릿지 연결 전극들이 배치되고, 터치 부재(30)의 비활성 영역(NAR)에는 상기 감지 전극들과 연결된 복수의 신호 라인들이 배치될 수 있다.
터치 부재(30)는 제1 터치 절연층(310), 제1 터치 절연층(310) 상에 배치된 제1 터치 도전층(YMTL1), 제1 터치 도전층(YMTL1) 상에 배치된 제2 터치 절연층(330), 제2 터치 절연층(330) 상에 배치된 제2 터치 도전층(YMTL2), 제2 터치 도전층(YMTL2) 상에 배치된 제3 터치 도전층(YMTL3), 및 제3 터치 도전층(YMTL3) 상에 배치된 제3 터치 절연층(350)을 포함할 수 있다.
제1 터치 절연층(310)은 제2 봉지 무기층(116c) 상에 배치될 수 있다. 제1 터치 절연층(310)은 제2 봉지 무기층(116c) 상에 직접 형성될 수 있다. 제1 터치 절연층(310)은 제1 터치 도전층(YMTL1)과 표시 부재(20)의 복수의 도전층을 상호 절연하는 역할을 할 수 있다. 제1 터치 절연층(310)은 패드 영역(PA)에도 배치될 수 있다.
제1 터치 절연층(310)은 일 실시예로 무기 절연 물질을 포함할 수 있다. 여기서, 무기 물질은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다. 다른 실시예로, 제1 터치 절연층(310)은 유기 물질을 포함할 수도 있다. 여기서, 유기 물질은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
제1 터치 도전층(YMTL1)은 제1 터치 절연층(310) 상에 배치될 수 있다. 제1 터치 도전층(YMTL1)은 인접한 제2 감지 전극(IE2_1~IE2_4)을 전기적으로 연결하는 제2 터치 브릿지 전극(CP2)을 포함할 수 있다. 제2 터치 브릿지 전극(CP2)은 서로 이격되어 배치될 수 있다. 서로 이격 배치된 제2 터치 브릿지 전극(CP2)은 제1 터치 절연층(310)의 상면을 부분적으로 노출할 수 있다. 제1 터치 도전층(YMTL1)의 터치 브릿지 전극은 블랙 매트릭스 및 화소 정의막(115)과 중첩될 수 있다. 이로 인해, 사용자에 의해 시인되는 것을 방지할 수 있다.
터치 부재(30)는 복수의 제1 감지 전극(IE1-1 내지 IE1-8), 복수의 제2 감지 전극(IE2-1 내지 IE2-4), 인접한 제1 감지 전극(IE1_1~IE1_8)을 전기적으로 연결하는 제1 터치 브릿지 전극(CP1), 상술한 제2 터치 브릿지 전극(CP2), 및 패드 영역(PA)에 배치된 터치 패드(PAD)들을 포함할 수 있다.
복수의 제1 감지 전극(IE1-1 내지 IE1-8)은 제2 방향(DR2)을 따라 연장되고 제1 방향(DR1)을 따라 배열될 수 있다. 복수의 제2 감지 전극(IE2-1 내지 IE2-4)은 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)을 따라 배열될 수 있다.
복수의 제1 감지 전극(IE1-1 내지 IE1-8)은 각각 메쉬(mesh) 형상을 갖도록 배치되는 복수의 제1 센싱 라인(SPL1)을 포함할 수 있다. 복수의 제1 센싱 라인(SPL1)에 의해 구획되는 영역은 각 화소에 배치된 유기 발광층(122_1~122_3)과 중첩할 수 있다.
복수의 제2 감지 전극(IE2-1 내지 IE2-4)은 각각 메쉬 형상을 갖도록 배치되는 복수의 제2 센싱 라인(SPL2)을 포함할 수 있다. 복수의 제2 센싱 라인(SPL2)에 의해 구획되는 영역의 경우도, 유기 발광층(122_1~122_3)과 중첩할 수 있다. 복수의 제1 센싱 라인(SPL1)에 의해 구획되는 영역 및 복수의 제2 센싱 라인(SPL2)에 의해 구획되는 영역은 일 실시예로, 마름모 형상을 가질 수 있다. 여기서, 마름모 형상은 실질적으로 마름모 형상뿐만 아니라, 공정 과정 및 센싱 라인의 배치 형태 등을 고려하여 마름모 형상에 가까운 형상을 포함한다.
복수의 제1 센싱 라인(SPL1)은 상기 복수의 제2 센싱 라인(SPL2)과 전기적으로 절연된다. 일 실시예로, 복수의 제1 센싱 라인(SPL1)은 복수의 제2 센싱 라인(SPL2)과 서로 동일 층에 배치될 수 있다. 이 경우, 복수의 제1 터치 브릿지 전극(CP1) 및 복수의 제2 터치 브릿지 전극(CP2)은 서로 다른 층에 배치됨으로써, 전기적으로 절연된다.
상술한 터치 브릿지 전극, 및 감지 전극들은 블랙 매트릭스 및 화소 정의막(115)과 중첩될 수 있다. 이로 인해, 사용자에 의해 시인되는 것을 방지할 수 있다.
터치 부재(30)는 복수의 제1 감지 전극(IE1-1 내지 IE1-8) 및 복수의 제2 감지 전극(IE2-1 내지 IE2-4)과 연결되고 패드 영역(PA)을 지나는 제2 신호 라인(SL2), 및 제3 신호 라인(SL3)을 더 포함할 수 있다. 표시 부재(20)는 활성 영역(AAR)의 트랜지스터(TR)와 연결되고 패드 영역(PA)을 지나는 제1 신호 라인(SL1)을 포함할 수 있다. 트랜지스터(TR)는 제1 신호 라인(SL1)을 통해 패드(PAD)와 연결될 수 있다.
도 5에 도시된 바와 같이, 본 실시예에 따른 터치 부재(30)는 제 1 감지 전극(IE1_1~IE1_4)은 도면 상 우측을 통해 신호 라인(미도시)과 연결되어 패드(PAD)와 연결되고, 제1 감지 전극(IE1_5~IE1_8)은 도면 상 좌측을 통해 제3 신호 라인(SL3)과 연결되어 패드(PAD)와 연결되며, 제2 감지 전극(IE2_1~IE2_4)은 도면 상 하측을 통해 제2 신호 라인(SL2)과 연결되어 패드(PAD)와 연결될 수 있다.
제2 터치 절연층(330)은 제1 터치 도전층(YMTL1) 상에 배치될 수 있다. 제2 터치 절연층(330)은 상면이 노출된 제1 터치 절연층(310)과 직접 접할 수 있다. 제2 터치 절연층(330)은 제1 터치 도전층(YMTL1)과 제2 터치 도전층(YMTL2)을 절연하는 역할을 할 수 있다. 제2 터치 절연층(330)은 유기 절연 물질을 포함하여 이루어질 수 있다. 상기 유기 절연 물질의 예로는 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등을 들 수 있다.
제2 터치 절연층(330)은 유기 절연 물질을 포함함으로써, 후술할 제2 터치 도전층(YMTL2)의 센상 라인(SPL1a, SPL2a)과 표시 부재(도 4의 20 참조)의 도전층들(DCL1, DCL2) 간 기생 커패시턴스가 발생하는 것을 크게 줄일 수 있다.
패드 영역(PA)에서 제2 터치 절연층(330)은 제2 패드 전극(PE2) 상에 배치될 수 있다. 제2 터치 절연층(330)은 제2 패드 전극(PE2)의 상면을 부분적으로 노출할 수 있다. 활성 영역(AAR)에서, 제2 터치 절연층(330)은 제2 터치 브릿지 전극(CP2)의 상면을 노출하고 제2 터치 절연층(330)을 두께 방향으로 관통하는 제1 콘택홀(CNT)을 포함하고, 패드 영역(PA)에서 제1 및 제2 터치 절연층(310, 330)은 두께 방향에서 관통하는 제2 콘택홀(CNT')을 포함할 수 있다.
제2 터치 도전층(YMTL2)은 제2 터치 절연층(330) 상에 배치될 수 있다. 제2 터치 도전층(YMTL2)은 제2 터치 브릿지 전극(CP2)과 중첩하는 제1 센싱 라인(SPL1)의 제1 하부 센싱 라인(SPL1a). 제1 하부 센싱 라인(SPL1a)과 이격되고 제2 터치 브릿지 전극(CP2)과 제1 콘택홀(CNT)을 통해 연결되는 제2 하부 센싱 라인(SPL2a), 및 제2 콘택홀(CNT')을 통해 제2 패드 전극(PE2)과 연결되는 제3 패드 전극(PE3)을 포함할 수 있다. 제1 하부 센싱 라인(SPL1a)의 하면(SPL1a_S2)은 제2 터치 절연층(330)에 직접 접할 수 있다.
제1 터치 도전층(YMTL1)은 도전성 물질을 포함할 수 있다. 여기서, 도전성 물질은 예를 들어, 은(Ag), 알루미늄(Al), 크롬(Cr), 니켈(Ni) 등과 같은 저저항 금속을 포함하거나, 은 나노와이어(silver nanowire), 카본 나노튜브(carbon nanotube) 등과 같은 도전성 나노 물질을 포함할 수 있다.
제2 터치 도전층(YMTL2) 상에는 제3 터치 도전층(YMTL3)이 배치될 수 있다. 제3 터치 도전층(YMTL3)은 제1 하부 센싱 라인(SPL1a)과 중첩하는 제1 상부 센싱 라인(SPL1b), 제2 하부 센싱 라인(SPL2a)과 중첩하는 제2 상부 센싱 라인(SPL2b), 및 패드 영역(PA) 상에서, 제3 패드 전극(PE3)과 중첩하는 제4 패드 전극(PE4)을 포함할 수 있다. 제1 상부 센싱 라인(SPL1b)은 제1 하부 센싱 라인(SPL1a)과 직접 접하고, 제2 상부 센싱 라인(SPL2b)은 제2 하부 센싱 라인(SPL2a)과 직접 접하며, 제4 패드 전극(PE4)은 제3 패드 전극(PE3)과 직접 접할 수 있다. 즉, 제1 상부 센싱 라인(SPL1b)의 하면(SPL1b_S2)은 제1 하부 센싱 라인(SPL1a)의 상면(SPL1a_S1)과 직접 접할 수 있다.
제3 터치 도전층(YMTL3)의 물질은 제2 터치 도전층(YMTL2)의 물질과 상이할 수 있다. 예를 들어, 제2 터치 도전층(YMTL2)의 물질은 불투명 금속을 포함할 수 있고, 제3 터치 도전층(YMTL3)은 투명 도전 물질을 포함할 수 있다. 예컨대, 제2 터치 도전층(YMTL2)의 물질은 은(Ag), 알루미늄(Al), 크롬(Cr), 니켈(Ni) 등과 같은 저저항 금속을 포함하거나, 은 나노와이어(silver nanowire), 카본 나노튜브(carbon nanotube) 등과 같은 도전성 나노 물질을 포함할 수 있고, 제3 터치 도전층(YMTL3)의 물질은 투명 전도성 박막(TCO, Transparent Conductive Oxide)을 포함할 수 있다. 상기 투명 전도성 박막의 예로는 인듐 주석 산화물(ITO), 또는 인듐 아연 산화물(IZO) 등을 들 수 있다.
한편, 제2 터치 도전층으로만 센싱 라인(SPL1, SPL2)을 형성하는 경우, 상기 제2 터치 도전층 바로 위에, 원하는 센싱 라인(SPL1, SPL2)에 해당하는 패턴을 제외한 나머지 영역에 포토 레지스트(Photo Resist)를 배치하고 노광, 및 현상을 통해 원하는 센싱 라인(SPL1, SPL2) 패턴을 형성할 수 있다. 센싱 라인(SPL1, SPL2) 패턴을 형성한 후, 상기 제2 터치 도전층 바로 위에 형성된 포토 레지스트를 예컨대, 아민 성분을 갖는 에싱액을 통해 제거하는데, 상기 에싱액을 이용하는 에싱 공정 중 상기 에싱액이 상기 제2 터치 도전층 바로 아래에 위치한 제2 터치 절연층(330)에 침투할 수 있다. 제2 터치 절연층(330)이 유기 물질을 포함하기 때문에, 해당 침투된 상기 에싱액은 제2 터치 절연층(330) 내부 균열을 일으킬 수 있다. 더욱 구체적으로 상기 에싱액은 제2 터치 절연층(330) 내부 균열을 일으켜 해당 내부 균열 공간에서 다량의 공극이 발생하게 되고, 상기 공극으로 인해, 제2 터치 절연층(330) 자체가 상부 방향으로 팽창되고 그 팽창 정도가 심해지면 제2 터치 절연층(330)이 바로 아래의 제1 터치 절연층(310) 및 제1 터치 도전층(YMTL1)으로부터 박리될 수 있다.
다만, 본 실시예에 따른 표시 장치는 센싱 라인(SPL1, SPL2)을 제2 터치 도전층뿐만 아니라, 제3 터치 도전층을 통해 형성하게 되고, 상기 제3 터치 도전층의 패턴 형성 시 이용되는 포토 레지스트의 에싱 공정 시 상기 에싱액은 상기 제2 터치 도전층에 의해 제2 터치 절연층(330)으로 침투하지 못하게 되고, 상기 제3 터치 도전층으로부터 형성된 상부 센싱 라인(SPL1b, SPL2b)을 마스크로 이용하여 상기 제2 터치 도전층의 패턴(또는 하부 센싱 라인(SPL1a, SPL2a))을 형성할 수 있다.
제3 패드 전극(PE3)과 제4 패드 전극(PE4)의 형성 방법은 상술한 제2 및 제3 터치 도전층을 통한 센싱 라인(SPL1, SPL2)의 형성 방법과 동일한 바 자세한 설명은 생략하기로 한다.
상술한 센싱 라인(SPL1, SPL2)의 제조 공정으로 인해, 제1 상부 센싱 라인(SPL1b)의 폭은 제1 하부 센싱 라인(SPL1a)의 폭보다 크고, 제2 상부 센싱 라인(SPL2b)의 폭은 제2 하부 센싱 라인(SPL2a)의 폭보다 크며, 제4 패드 전극(PE4)의 폭은 제3 패드 전극(PE3)의 폭보다 클 수 있다.
또한, 평면상 제1 하부 센싱 라인(SPL1a)은 제1 상부 센싱 라인(SPL1b) 내에 위치하고, 또한, 평면상 제2 하부 센싱 라인(SPL2a)은 제2 상부 센싱 라인(SPL2a) 내에 위치하며, 또한, 평면상 제3 패드 전극(PE3)은 제4 패드 전극(PE4) 내에 위치할 수 있다.
평면상 제1 상부 센싱 라인(SPL1b)의 일 측면은 제1 하부 센싱 라인(SPL1a)의 일 측면보다 인접한 제2 상부 센싱 라인(SPL2b)에 더 가깝고, 평면상 제1 상부 센싱 라인(SPL1b)의 타 측면(SPL1b_S3)은 제1 하부 센싱 라인(SPL1a)의 타 측면(SPL1a_S3)보다 인접한 제2 상부 센싱 라인(SPL2b)에 더 가까울 수 있다. 평면상 제2 상부 센싱 라인(SPL2b)의 일 측면은 제2 하부 센싱 라인(SPL2a)의 일 측면보다 인접한 제1 상부 센싱 라인(SPL1b)에 더 가까울 수 있다.
제3 터치 절연층(350)은 제3 터치 도전층(YMTL3) 상에 배치될 수 있다. 제3 터치 절연층(350)은 상술한 제2 터치 절연층(330)의 물질 중 적어도 하나를 포함할 수 있다. 제3 터치 절연층(350)은 도 7에 도시된 바와 같이, 제1 상부 센싱 라인(SPL1b)의 상면(SPL1b_S1)과 측면(SPL1b_S3), 제2 상부 센싱 라인(SPL2b)의 상면과 측면, 제1 하부 센싱 라인(SPL1a)의 측면(SPL1a_S3), 제2 하부 센싱 라인(SPL2a)의 측면, 및 제2 터치 절연층(330)의 노출된 상면과 직접 접할 수 있다. 제3 터치 절연층(350)은 패드 영역(PA) 상에서 제4 패드 전극(PE4)의 상면을 부분적으로 노출할 수 있다.
이하, 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다. 이하의 실시예에서 이미 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로서 지칭하고, 그 설명을 생략하거나 간략화한다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법의 순서도이다. 도 9 내지 도 16은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 이하에서, 도 8 내지 도 16을 참조하여 일 실시예에 따른 표시 장치의 제조 방법을 설명할 때, 상술한 도 1 내지 도 7이 함께 참조된다.
도 4, 도 8, 및 도 9를 참조하면, 활성 영역(AAR), 및 활성 영역(AAR) 주변에 위치하고 패드 영역(PA)을 포함하는 기판부(101) 상에 게이트 절연막(112), 게이트 절연막(112) 상에 배치되고 활성 영역(AAR) 상의 게이트 전극(GE), 및 패드 영역(PA) 상의 제1 패드 전극(PE1)을 포함하는 제1 도전층(DCL1), 제1 도전층(DCL1) 상의 층간 절연막(113), 층간 절연막(113) 상에 배치되고 활성 영역(AAR) 상의 드레인 전극(DE)과 소스 전극(SE), 및 패드 영역(PA) 상의 제2 패드 전극(PE2)을 포함하는 제2 도전층(DCL2)을 형성하는 표시 부재 형성 단계(S10)를 수행한다.
이어서, 도 4, 도 8, 및 도 9를 참조하면, 활성 영역(AAR), 및 패드 영역(PA) 상에서 제2 도전층(DCL2) 상에 제1 터치 절연층(310)을 형성하는 제1 터치 절연층 형성 단계(S20)를 수행한다.
이어서, 활성 영역(AAR)에서, 제1 터치 절연층(310) 상에 제2 터치 브릿지 전극(CP2)을 포함하는 제1 터치 도전층을 형성하는 제1 터치 도전층 형성 단계(S30)를 수행한다.
이어서, 도 4, 도 8, 및 도 10을 참조하면, 활성 영역(AAR), 및 패드 영역(PA) 상의 제1 터치 도전층 상에 유기 물질로 이루어진 제2 터치 절연층(330)을 형성하는 제2 터치 절연층 형성 단계(S40)를 수행한다.
상기 유기 절연 물질의 예로는 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등을 들 수 있다.
이어서, 제2 터치 브릿지 전극(CP2)의 상면을 노출하는 제1 콘택홀(CNT), 및 제2 패드 전극(PE2)의 상면을 노출하는 제2 콘택홀(CNT')을 형성하는 콘택홀 형성 단계(S50)를 수행한다.
이어서, 도 4, 도 8, 및 도 11을 참조하면, 제2 터치 절연층(330) 상에 제2 터치 도전층(YMTL2')을 형성하는 제2 터치 도전층 형성 단계(S60)를 수행한다. 제2 터치 도전층(YMTL2')은 콘택홀(CNT, CNT')을 채울 수 있다.
이어서, 도 4, 도 8, 및 도 12을 참조하면, 제2 터치 도전층(YMTL2') 상에 제3 터치 도전층(YMTL3')을 형성하는 제3 터치 도전층 형성 단계(S70)를 수행한다.
이어서, 도 4, 도 8, 및 도 13을 참조하면, 제3 터치 도전층(YMTL3') 상에 포토 레지스트(PR)를 형성하는 포토 레지스트 형성 단계(S80)를 수행한다.
이어서, 포토 레지스트(PR)를 통해 활성 영역(AAR)에서 제3 터치 도전층(YMTL3)의 상호 이격된 제1 상부 센싱 라인(SPL1b), 및 제2 상부 센싱 라인(SPL2b)과 패드 영역(PA)에서 제3 터치 도전층(YMTL3)의 제4 패드 전극(PE4)을 형성하는 상부 센싱 라인 형성 단계(S90)를 수행한다.
이어서, 에싱 용액을 이용하여 포토 레지스트(PR)를 제거하는 에싱 단계(S100)를 수행한다. 포토 레지스트(PR)가 제거된 단면 형상은 도 14에 도시되어 있다. 에싱 단계(S100)에서, 상기 에싱 용액은 제2 터치 도전층(YMTL2')으로 인해, 제2 터치 절연층(330)에 침투되지 않을 수 있다.
이어서, 도 4, 도 8, 및 도 15를 참조하면, 제1 상부 센싱 라인(SPL1b), 제2 상부 센싱 라인(SPL2b), 및 제4 패드 전극(PE4)을 통해 활성 영역(AAR)에서 제2 터치 도전층(YMTL2)의 상호 이격된 제1 하부 센싱 라인(SPL1a), 및 제2 하부 센싱 라인(SPL2a)과 패드 영역(PA)에서 제3 패드 전극(PE3)을 형성하는 하부 센싱 라인 형성 단계(S110)를 수행한다.
이어서, 도 4, 도 8, 및 도 16을 참조하면, 제1 상부 센싱 라인(SPL1b), 제2 상부 센싱 라인(SPL2b), 및 제4 패드 전극(PE4) 상에 제3 터치 절연층(350)을 형성하는 제3 터치 절연층 형성 단계(S120)를 수행한다. 제3 터치 절연층(350)은 패드 영역(PA) 상에서 제4 패드 전극(PE4)의 상면을 부분적으로 노출할 수 있다.
도 17은 다른 실시예에 따른 표시 장치의 단면도이다. 도 18 및 도 19은 도 17에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 17 내지 도 20을 참조하면, 본 실시예에 따른 표시 장치는 제3 터치 도전층(YMTL3)을 포함하지 않는다는 점에서, 도 7에 따른 표시 장치와 상이하다.
도 17에 따른 표시 장치의 제조 방법을 설명한다. 도 17에 따른 표시 장치의 제조 방법은 도 7에 따른 표시 장치의 제조 방법과 도 9 내지 도 15와 동일하며, 도 16 및 도 17과 상이하다.
도 4, 도 8, 및 도 18을 참조하면, 도 15에 따른 표시 장치의 단면 형상에서, 제1 상부 센싱 라인(SPL1b), 제2 상부 센싱 라인(SPL2b), 및 제4 패드 전극(PE4)을 에칭하는 상부 센싱 라인 에칭 단계, 및 제1 하부 센싱 라인(SPL1a), 제2 하부 센싱 라인(SPL2a), 및 제3 패드 전극(PE3) 상에 제3 터치 절연층(350)을 형성하는 제3 터치 절연층 형성 단계를 포함할 수 있다.
도 20은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 20을 참조하면, 본 실시예에 따른 표시 장치의 제2 터치 도전층(YMTL2')의 물질은 도 7에서 상술한 제3 터치 도전층(YMTL3)의 물질과 동일하고, 제3 터치 도전층(YMTL3')의 물질은 도 7에서 상술한 제2 터치 도전층(YMTL2)의 물질과 동일하다는 점에서 차이가 있다.
이외 설명은 도 7에서 상술한 바 자세한 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
10: 표시 패널
20: 표시 부재
30: 터치 부재

Claims (20)

  1. 표시 부재; 및
    상기 표시 부재 상에 배치된 터치 부재를 포함하고,
    상기 터치 부재는 상기 표시 부재 상의 제1 터치 절연층,
    상기 제1 터치 절연층 상에 배치되고 제2 터치 브릿지 전극을 포함하는 제1 터치 도전층,
    상기 제1 터치 도전층 상에 배치되고 유기 물질을 포함하며 두께 방향에서 제2 터치 절연층을 관통하는 제1 콘택홀을 포함하는 상기 제2 터치 절연층,
    상기 제2 터치 절연층 상에 배치되고 상기 제2 터치 브릿지 전극과 중첩하는 제1 하부 센싱 라인을 포함하는 제2 터치 도전층, 및
    상기 제2 터치 도전층 상에 배치되고 상기 제1 하부 센싱 라인과 중첩하는 제1 상부 센싱 라인을 포함하는 제3 터치 도전층을 포함하고,
    상기 제1 상부 센싱 라인의 폭은 상기 제1 하부 센싱 라인의 폭보다 큰 표시 장치.
  2. 제1 항에 있어서,
    평면상 상기 제1 하부 센싱 라인은 상기 제1 상부 센싱 라인 내에 위치하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 상부 센싱 라인은 상기 제1 하부 센싱 라인과 직접 접하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 터치 도전층은 상기 제1 하부 센싱 라인과 이격되고 상기 제2 터치 브릿지 전극과 상기 제1 콘택홀을 통해 연결되는 제2 하부 센싱 라인을 더 포함하고,
    상기 제3 터치 도전층은 상기 제2 하부 센싱 라인과 중첩하며 상기 제1 상부 센싱 라인과 이격된 제2 상부 센싱 라인을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    평면상 상기 제1 상부 센싱 라인의 일 측면은 상기 제1 하부 센싱 라인의 일 측면보다 인접한 상기 제2 상부 센싱 라인에 더 가까운 표시 장치.
  6. 제5 항에 있어서,
    평면상 상기 제1 상부 센싱 라인의 타 측면은 상기 제1 하부 센싱 라인의 타 측면보다 인접한 상기 제2 상부 센싱 라인에 더 가까운 표시 장치.
  7. 제6 항에 있어서,
    평면상 상기 제2 상부 센싱 라인의 일 측면은 상기 제2 하부 센싱 라인의 일 측면보다 인접한 상기 제1 상부 센싱 라인에 더 가까운 표시 장치.
  8. 제1 항에 있어서,
    상기 표시 부재는 활성 영역, 및 상기 활성 영역 주변에 위치하고 패드 영역을 포함하는 비활성 영역이 정의된 기판부,
    상기 기판부 상의 제1 절연막,
    상기 제1 절연막 상에 배치되고 상기 활성 영역 상의 게이트 전극, 및 상기 패드 영역 상의 제1 패드 전극을 포함하는 제1 도전층,
    상기 제1 도전층 상의 제2 절연막,
    상기 제2 절연막 상에 배치되고 상기 활성 영역 상의 드레인 전극과 소스 전극, 및 상기 패드 영역 상의 제2 패드 전극을 포함하는 제2 도전층을 더 포함하고,
    상기 제2 패드 전극은 상기 제1 패드 전극과 중첩 배치되는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 터치 절연층, 및 상기 제2 터치 절연층은 각각 상기 패드 영역 상에 더 배치되고,
    상기 패드 영역 상에서, 상기 제2 패드 전극의 상면을 부분적으로 노출하는 제2 콘택홀을 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 터치 도전층은 상기 패드 영역 상에서,
    상기 제2 콘택홀을 통해 상기 제2 패드 전극과 연결되는 제3 패드 전극을 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제3 터치 도전층은 상기 패드 영역 상에서,
    상기 제3 패드 전극과 중첩하는 제4 패드 전극을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 터치 부재는 상기 제3 터치 도전층 상에 배치되는 제3 터치 절연층을 더 포함하고,
    상기 제3 터치 절연층은 상기 패드 영역 상에서 상기 제4 패드 전극의 상면을 부분적으로 노출하는 표시 장치.
  13. 제1 항에 있어서,
    상기 제2 터치 도전층의 물질과 상기 제3 터치 도전층의 물질은 상이한 표시 장치.
  14. 제13 항에 있어서,
    상기 제2 터치 도전층의 물질은 불투명 금속을 포함하고,
    상기 제3 터치 도전층의 물질은 투명 도전성 물질을 포함하는 표시 장치.
  15. 활성 영역, 및 상기 활성 영역 주변에 위치하고 패드 영역을 포함하는 기판부 상에 제1 절연막, 상기 제1 절연막 상에 배치되고 상기 활성 영역 상의 게이트 전극, 및 상기 패드 영역 상의 제1 패드 전극을 포함하는 제1 도전층, 상기 제1 도전층 상의 제2 절연막, 상기 제2 절연막 상에 배치되고 상기 활성 영역 상의 드레인 전극과 소스 전극, 및 상기 패드 영역 상의 제2 패드 전극을 포함하는 제2 도전층을 형성하는 표시 부재 형성 단계;
    상기 활성 영역, 및 상기 패드 영역 상에서 상기 제2 도전층 상에 제1 터치 절연층을 형성하는 제1 터치 절연층 형성 단계;
    상기 활성 영역에서, 상기 제1 터치 절연층 상에 제2 터치 브릿지 전극을 포함하는 제1 터치 도전층을 형성하는 제1 터치 도전층 형성 단계;
    상기 활성 영역, 및 상기 패드 영역 상의 상기 제1 터치 도전층 상에 유기 물질로 이루어진 제2 터치 절연층을 형성하는 제2 터치 절연층 형성 단계;
    상기 제2 터치 브릿지 전극의 상면을 노출하는 제1 콘택홀, 및 상기 제2 패드 전극의 상면을 노출하는 제2 콘택홀을 형성하는 콘택홀 형성 단계;
    상기 제2 터치 절연층 상에 제2 터치 도전층을 형성하는 제2 터치 도전층 형성 단계;
    상기 제2 터치 도전층 상에 제3 터치 도전층을 형성하는 제3 터치 도전층 형성 단계;
    상기 제3 터치 도전층 상에 포토 레지스트를 형성하는 포토 레지스트 형성 단계;
    상기 포토 레지스트를 통해 상기 활성 영역에서 상기 제3 터치 도전층의 상호 이격된 제1 상부 센싱 라인, 및 제2 상부 센싱 라인과 상기 패드 영역에서 상기 제3 터치 도전층의 제4 패드 전극을 형성하는 상부 센싱 라인 형성 단계; 및
    에싱 용액을 이용하여 포토 레지스트를 제거하는 에싱 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 에싱 단계에서, 상기 에싱 용액은 상기 제2 터치 도전층으로 인해, 상기 제2 터치 절연층에 침투되지 않는 표시 장치의 제조 방법.
  17. 제15 항에 있어서,
    상기 제1 상부 센싱 라인, 상기 제2 상부 센싱 라인, 및 상기 제4 패드 전극을 통해 상기 활성 영역에서 상기 제2 터치 도전층의 상호 이격된 제1 하부 센싱 라인, 및 제2 하부 센싱 라인과 상기 패드 영역에서 상기 제2 터치 도전층의 제3 패드 전극을 형성하는 하부 센싱 라인 형성 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제1 상부 센싱 라인의 폭은 상기 제1 하부 센싱 라인의 폭보다 큰 표시 장치의 제조 방법.
  19. 제17 항에 있어서,
    상기 제1 상부 센싱 라인, 상기 제2 상부 센싱 라인, 및 상기 제4 패드 전극 상에 제3 터치 절연층을 형성하는 제3 터치 절연층 형성 단계를 더 포함하고,
    상기 제3 터치 절연층은 상기 패드 영역 상에서 상기 제4 패드 전극의 상면을 부분적으로 노출하는 표시 장치의 제조 방법.
  20. 제17 항에 있어서,
    상기 제1 상부 센싱 라인, 상기 제2 상부 센싱 라인, 및 상기 제4 패드 전극을 에칭하는 상부 센싱 라인 에칭 단계, 및
    상기 제1 하부 센싱 라인, 상기 제2 하부 센싱 라인, 및 상기 제3 패드 전극 상에 제3 터치 절연층을 형성하는 제3 터치 절연층 형성 단계를 더 포함하고,
    상기 제3 터치 절연층은 상기 패드 영역 상에서 상기 제3 패드 전극의 상면을 부분적으로 노출하는 표시 장치의 제조 방법.
KR1020210006899A 2021-01-18 2021-01-18 표시 장치 및 이의 제조 방법 KR20220105208A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210006899A KR20220105208A (ko) 2021-01-18 2021-01-18 표시 장치 및 이의 제조 방법
CN202210031929.5A CN114816104A (zh) 2021-01-18 2022-01-12 显示装置及其制造方法
US17/648,061 US20220231090A1 (en) 2021-01-18 2022-01-14 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210006899A KR20220105208A (ko) 2021-01-18 2021-01-18 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220105208A true KR20220105208A (ko) 2022-07-27

Family

ID=82406601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210006899A KR20220105208A (ko) 2021-01-18 2021-01-18 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20220231090A1 (ko)
KR (1) KR20220105208A (ko)
CN (1) CN114816104A (ko)

Also Published As

Publication number Publication date
US20220231090A1 (en) 2022-07-21
CN114816104A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
TWI806956B (zh) 觸控感測器及包含其的顯示裝置
US20200127231A1 (en) Display device
KR102703408B1 (ko) 표시 장치 및 그의 제조 방법
KR20200120845A (ko) 표시 장치
KR20210013506A (ko) 표시 장치
KR20200039862A (ko) 표시장치
US11068096B2 (en) Display device
EP3754455B1 (en) Display device and method for fabricating the display device
US11216130B2 (en) Touch display panel and method for preparing the same
KR20200102025A (ko) 표시 장치
KR20200117101A (ko) 표시 장치
US11552132B2 (en) Display device and method of manufacturing the same
KR20210080674A (ko) 표시 장치
KR20210130896A (ko) 표시 장치
KR102262683B1 (ko) 터치 표시 장치
KR20220012455A (ko) 표시 장치
KR20210070456A (ko) 표시 장치
US11822744B2 (en) Display device
KR20220105208A (ko) 표시 장치 및 이의 제조 방법
US11917875B2 (en) Display device
TWI854718B (zh) 顯示裝置
KR20210103614A (ko) 표시 장치
CN116806100A (zh) 显示面板以及包括该显示面板的显示装置
KR20220044044A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination