KR20200102025A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200102025A
KR20200102025A KR1020190019707A KR20190019707A KR20200102025A KR 20200102025 A KR20200102025 A KR 20200102025A KR 1020190019707 A KR1020190019707 A KR 1020190019707A KR 20190019707 A KR20190019707 A KR 20190019707A KR 20200102025 A KR20200102025 A KR 20200102025A
Authority
KR
South Korea
Prior art keywords
electrode
layer
disposed
touch
area
Prior art date
Application number
KR1020190019707A
Other languages
English (en)
Inventor
복승룡
이준구
김기철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190019707A priority Critical patent/KR20200102025A/ko
Priority to US16/740,885 priority patent/US10868088B2/en
Priority to CN202010101779.1A priority patent/CN111596783B/zh
Publication of KR20200102025A publication Critical patent/KR20200102025A/ko

Links

Images

Classifications

    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • H01L27/3246—
    • H01L27/3276—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 복수의 화소가 배치된 활성 영역을 포함하는 기판, 기판 상에 배치되고 각 화소마다 배치된 제1 전극 및 제1 전극과 이격되고 화소의 경계를 따라 배치된 보조 전극을 포함하는 제1 전극층, 제1 전극 상에 배치되고 발광층을 포함하는 중간층, 및 중간층 상에 배치되고, 각 화소마다 배치되며 보조 전극과 전기적으로 연결된 제2 전극을 포함하되, 기판 상에는 하나 이상의 화소를 포함하는 복수의 단위 화소군이 정의되고, 각 단위 화소군에 속하는 각 화소의 제2 전극은 보조 전극에 의해 상호 전기적으로 연결되고, 서로 다른 단위 화소군에 속하는 보조 전극은 서로 전기적으로 분리된다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 터치 기능을 포함하는 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 태블릿 PC, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하여 표시하는 표시 패널 및 다양한 입력 장치를 포함한다.
최근에는 스마트 폰이나 태블릿 PC를 중심으로 터치 입력을 인식하는 터치 부재가 표시 장치에 많이 적용되고 있다. 터치 부재는 터치 입력 여부를 판단하고, 해당 위치를 터치 입력 좌표로 산출한다.
터치 부재는 패널이나 필름 형태로 제공되기도 하고, 표시 패널 내부에 직접 형성될 수도 있다.
표시 장치에 부품이 늘어날수록 제조 원가가 증가할 수 있다. 또, 표시 패널 내부에 터치 전극층을 형성하는 방법의 경우에도 표시 패널의 구조가 복잡해지고, 터치 전극층 형성을 위한 제조 공정이 추가되어 공정 효율이 저하될 수 있다.
본 발명이 해결하고자 하는 과제는 표시 패널에 필요한 전극층만으로 터치 부재의 기능을 수행할 수 있는 간소화된 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 복수의 화소가 배치된 활성 영역을 포함하는 기판, 상기 기판 상에 배치되고 상기 각 화소마다 배치된 제1 전극 및 상기 제1 전극과 이격되고 상기 화소의 경계를 따라 배치된 보조 전극을 포함하는 제1 전극층, 상기 제1 전극 상에 배치되고 발광층을 포함하는 중간층, 및 상기 중간층 상에 배치되고, 상기 각 화소마다 배치되며 상기 보조 전극과 전기적으로 연결된 제2 전극을 포함하되, 상기 기판 상에는 하나 이상의 화소를 포함하는 복수의 단위 화소군이 정의되고, 상기 각 단위 화소군에 속하는 각 화소의 상기 제2 전극은 상기 보조 전극에 의해 상호 전기적으로 연결되고, 서로 다른 단위 화소군에 속하는 상기 보조 전극은 서로 전기적으로 분리된다.
상기 제1 전극층은 상기 각 단위 화소군의 상기 보조 전극에 전기적으로 연결된 전극 배선을 더 포함할 수 있다.
상기 각 단위 화소군의 상기 전극 배선은 공통 전압 제공부에 공통으로 연결되고, 터치 구동부에 개별적으로 연결될 수 있다.
상기 전극 배선과 연결되고 제1 스위치를 통해 상기 공통 전압 제공부와 연결된 전원 공급 배선을 더 포함하고, 상기 각 단위 화소군의 상기 전극 배선은 제2 스위치를 포함하되, 상기 각 단위 화소군의 상기 전극 배선은 상기 제2 스위치를 통해 상기 터치 구동부와 연결될 수 있다.
상기 제1 스위치와 상기 제2 스위치는 동시에 턴온되지 않을 수 있다.
평면 상에서, 상기 중간층은 상기 제1 전극보다 크고, 상기 제2 전극은 상기 중간층보다 클 수 있다.
상기 중간층 및 상기 제2 전극은 평면상 동일한 형상을 가질 수 있다.
상기 각 화소마다 배치되고, 상기 제2 전극을 덮는 패시베이션층을 더 포함할 수 있다.
표시 장치는 상기 기판 상에 배치된 뱅크층으로서, 상기 각 화소마다 상기 제1 전극을 둘러싸고 상기 제1 전극을 노출하는 뱅크층을 더 포함할 수 있다.
상기 뱅크층은 상기 제1 전극과 상기 보조 전극 사이에 배치될 수 있다.
상기 보조 전극은 격자형 패턴을 가질 수 있다.
상기 기판은 제1 터치 영역 및 제2 터치 입력을 포함하되, 상기 제2 터치 영역에 포함된 상기 단위 화소군의 화소의 수는 상기 제1 터치 영역에 포함된 상기 단위 화소군의 화소의 수보다 작을 수 있다.
상기 제1 터치 영역은 손가락 또는 스타일러스 터치 인식 영역이고, 상기 제2 터치 영역은 지문 인식 영역일 수 있다.
상기 활성 영역에 배치된 홀 영역을 더 포함하되, 상기 단위 화소군은 상기 홀 영역의 주변에 배치될 수 있다.
상기 표시 장치는 서로 다른 평면에 위치하는 복수의 표시면을 포함하되, 상기 복수의 단위 화소군은 상기 복수의 표시면 중 적어도 하나에 배치될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 복수의 화소가 배치된 활성 영역을 포함하는 기판, 상기 기판 상에 배치되고 상기 각 화소마다 배치된 발광 소자로서, 제1 전극, 중간층 및 제2 전극을 포함하는 발광 소자, 및 복수의 상기 화소에 걸쳐 배치된 복수의 터치 전극을 포함하되, 상기 제1 전극, 상기 중간층 및 상기 제2 전극은 각 화소마다 분리되도록 패터닝되고, 상기 각 터치 전극은 복수의 상기 제2 전극을 포함하여 이루어진다.
상기 각 터치 전극은 상호 분리된 복수의 상기 제2 전극을 전기적으로 연결하는 보조 전극을 더 포함할 수 있다.
상기 각 터치 전극은 상기 보조 전극에 연결된 전극 배선을 더 포함할 수 있다.
상기 보조 전극 및 상기 전극 배선은 상기 제1 전극과 동일층에 배치될 수 있다.
상기 제2 전극은 공통 전압 및 터치 신호 중 어느 하나를 선택적으로 인가받을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 발광 소자의 제2 전극이 공통 전극과 터치 전극의 기능을 동시에 수행할 수 있으므로, 제조 공정이 단순해질 수 있다. 또한, 활성 영역 내부에 홀 영역을 포함하는 표시 장치에서도 홀 영역 주변까지 터치 영역을 근접시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
도 3은 일 실시예에 따른 표시 패널의 배치도이다.
도 4는 도 3의 A 영역의 확대도이다.
도 5는 도 3의 V-V'선을 따라 자른 단면도이다.
도 6 내지 도 12는 일 실시예에 따른 표시 패널 제조 방법의 공정 단계별 단면도들이다.
도 13은 일 실시예에 따른 표시 패널의 단위 화소군들의 구동 연결 관계에 관한 모식도이다.
도 14는 일 실시예에 따른 표시 패널의 구동 파형을 나타낸 그래프이다.
도 15는 몇몇 실시예에 따른 단위 화소군 배열을 나타낸 개략도이다.
도 16은 일 실시예에 따른 표시 패널의 개략적인 평면도이다.
도 17은 제1 터치 영역과 제2 터치 영역의 단위 화소군을 비교한 배치도이다.
도 18은 표시 패널의 홀 영역을 확대한 개략도이다.
도 19는 홀 영역의 단면도이다.
도 20은 다른 실시예에 따른 표시 장치의 전개도이다.
도 21은 도 20의 표시 장치의 사시도이다.
도 22는 또 다른 실시예에 따른 표시 장치의 사시도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 사시도이다.
도 24는 또 다른 실시예에 따른 표시 장치의 전개도이다.
도 25는 도 24의 표시 장치의 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다. 도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
실시예들에서, 제1 방향(DR1)과 제2 방향(DR2)은 서로 다른 방향으로 상호 교차하는 방향으로, 예컨대 평면도 상 수직으로 교차하는 방향을 나타낸다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 놓이는 평면에 교차하는 방향으로, 예컨대 제1 방향(DR1)과 제2 방향(DR2)에 모두 수직으로 교차하는 방향을 나타낸다. 예시된 도면에서 제1 방향(DR1)은 표시 장치(1)의 세로 방향을, 제2 방향(DR2)은 표시 장치(1)의 가로 방향을 나타내고, 제3 방향(DR3)은 표시 장치(1)의 두께 방향을 나타낸다. 이하의 실시예들에서 제1 방향(DR1) 일측은 평면도상 상측 방향을, 제1 방향(DR1) 타측은 평면도상 하측 방향을, 제2 방향(DR2) 일측은 평면도상 우측 방향을, 제2 방향(DR2) 타측은 평면도상 좌측 방향을, 제3 방향(DR3) 일측은 단면도상 상측 방향을, 제3 방향(DR3) 타측은 단면도상 하측 방향을 각각 지칭하는 것으로 한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시한다. 주된 화면의 표시 방향은 제3 방향(DR3) 일측(예컨대, 전면 발광형 표시 장치)일 수 있지만, 제3 방향(DR3) 타측(예컨대 배면 발광형 표시 장치)일 수도 있고, 제3 방향(DR3) 일측과 타측 모두(예컨대 양면 발광형 표시 장치나 투명 표시 장치)일 수도 있다.
표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 게임기, 디지털 카메라 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 활성 영역(AAR)과 비활성 영역(NAR)을 포함한다. 표시 장치(1)에서, 화면을 표시하는 부분을 표시 영역으로, 화면을 표시하지 않는 부분을 비표시 영역으로 정의하고, 터치 입력의 감지가 이루어지는 영역을 터치 영역으로 정의하면, 표시 영역과 터치 영역은 활성 영역(AAR)에 포함될 수 있다. 표시 영역과 터치 영역은 중첩할 수 있다. 즉, 활성 영역(AAR)은 표시도 이루어지고 터치 입력의 감지도 이루어지는 영역일 수 있다. 활성 영역(AAR)의 형상은 직사각형 또는 모서리가 둥근 직사각형일 수 있다. 예시된 활성 영역(AAR)의 형상은 모서리가 둥글고 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형이다. 그러나, 이에 제한되는 것은 아니고, 활성 영역(AAR)은 제2 방향(DR2)이 제1 방향(DR1)보다 긴 직사각형 형상, 정사각형이나 기타 다각형 또는 원형, 타원형 등과 같은 다양한 형상을 가질 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 후술하는 윈도우 부재(20)의 인쇄층(22)과 중첩할 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4변)을 둘러쌀 수 있다. 그러나, 이에 제한되는 것은 아니며, 예컨대 활성 영역(AAR)의 상측변 부근에는 비활성 영역(NAR)이 배치되지 않을 수도 있다.
비활성 영역(NAR)에는 활성 영역(AAR)(표시 영역이나 터치 영역)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 비활성 영역(NAR)은 표시 영역을 포함하지 않을 수 있다. 나아가, 비활성 영역(NAR)은 터치 영역을 포함하지 않을 수 있다. 다른 실시예에서, 비활성 영역(NAR)은 일부의 터치 영역을 포함할 수도 있고, 해당 영역에 압력 센서 등과 같은 센서 부재가 배치될 수도 있다. 몇몇 실시예에서, 활성 영역(AAR)은 화면이 표시되는 표시 영역과 완전히 동일한 영역이 되고, 비활성 영역(NAR)은 화면이 표시되지 않는 비표시 영역과 완전히 동일한 영역이 될 수 있다.
일 실시예에서, 표시 장치(1)는 적어도 하나의 홀 영역(HL)을 더 포함할 수 있다. 홀 영역(HL)은 표시 장치(1)의 제1 방향(DR1) 일측에 치우치도록 배치될 수 있다. 홀 영역(HL)은 도 1에 도시된 바와 같이 활성 영역(AAR)에 의해 둘러싸일 수 있다. 다른 예로, 홀 영역(HL)은 비활성 영역(NAR)에 둘러싸이도록 배치될 수도 있고, 활성 영역(AAR)과 비활성 영역(NAR)의 경계 부근에 배치되어 일부는 활성 영역(AAR)에, 다른 일부는 비활성 영역(NAR)에 의해 둘러싸일 수 있다. 표시 장치(1)는 홀 영역(HL)에 중첩 배치된 카메라나 렌즈 등과 같은 광학 소자를 더 포함할 수 있다. 홀 영역(HL)은 평면상(즉, 평면도 상태로 바라볼 때) 원형일 수 있지만, 이에 제한되는 것은 아니며, 직사각형, 정사각형이나 기타 다른 다각형 등 다양한 변형이 가능하다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(10)을 포함한다. 표시 패널(10)의 예로는 유기발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 양자점 발광 표시 패널, 액정 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널, 전기영동 표시 패널, 전기습윤 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(10)의 일 예로서, 유기발광 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 패널(10)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 발광 영역을 포함할 수 있다. 각 발광 영역은 화소(PX)의 형상과 동일할 수도 있지만, 상이할 수도 있다. 예를 들어, 화소(PX)의 형상이 직사각형 형상인 경우, 해당 화소(PX)의 발광 영역의 형상은 직사각형, 마름모, 육각형, 팔각형, 원형 등 다양한 형상을 가질 수 있다. 각 화소(PX) 및 발광 영역에 대한 구체적인 설명은 후술하기로 한다.
표시 장치(1)는 터치 입력을 감지하는 터치 부재를 더 포함할 수 있다. 터치 부재는 표시 패널(10)에 일체화되어 제공될 수 있다. 터치 부재가 표시 패널(10)에 일체화된 실시예에서, 표시 패널(10)의 전극 또는 배선이 터치 전극 또는 터치 센싱 배선으로 동시에 사용될 수 있다. 이에 대한 구체적인 설명은 후술된다.
몇몇 실시예에서, 표시 패널(10)에 일체화된 터치 부재 이외의 다른 터치 패널, 터치 필름 등이 더 부가될 수도 있다.
표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉시블한 기판(100)을 포함할 수 있다. 그에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 패널이 벤딩되는 영역인 벤딩 영역(BR)을 포함할 수 있다. 벤딩 영역(BR)을 중심으로 표시 패널(10)은 벤딩 영역(BR)의 일측에 위치하는 메인 영역(MR)과 벤딩 영역(BR)의 타측에 위치하는 서브 영역(SR)으로 구분될 수 있다.
표시 패널(10)의 표시 영역은 메인 영역(MR) 내에 배치된다. 일 실시예에서 메인 영역(MR)에서 표시 영역의 주변 에지 부분, 벤딩 영역(BR) 전체 및 서브 영역(SR) 전체가 비표시 영역이 될 수 있다. 그러나, 이에 제한되는 것은 아니고, 벤딩 영역(BR) 및/또는 서브 영역(SR)도 표시 영역을 포함할 수도 있다.
메인 영역(MR)은 대체로 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되지 않고, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역이 배치될 수 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역이 되거나, 해당 부위에 표시 영역과 비표시 영역이 혼재될 수도 있다.
메인 영역(MR)에는 활성 소자층(ATL), 박막 봉지층(190)이 배치될 수 있다. 활성 소자층(ATL)은 발광 소자 및 터치 전극을 포함할 수 있다. 이에 대한 상세한 설명은 후술된다. 박막 봉지층(190)은 활성 소자층(ATL)을 덮어 활성 소자층(ATL)이 수분이나 공기에 노출되는 것을 방지한다.
표시 패널(10)은 편광 부재(POL)를 더 포함할 수 있다. 편광 부재(POL)는 편광 필름 또는 편광층의 형태로 제공될 수 있다. 편광 부재(POL)는 박막 봉지층(190) 상에 부착될 수 있다. 편광 부재(POL)는 메인 영역(MR)에 배치되며, 경우에 따라 벤딩 영역(BR)이나 서브 영역(SR)에도 더 배치될 수도 있다. 편광 부재(POL)는 생략될 수도 있다.
벤딩 영역(BR)은 메인 영역(MR)의 제1 방향(DR1) 타측에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 하측 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BR)의 연결부는 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BR)에서 표시 패널(10)은 제3 방향(DR3) 타측으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BR)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 항하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
벤딩 영역(BR)에는 기판(100)의 일면 상에 배치된 벤딩 보호층(BPL)이 배치될 수 있다. 벤딩 보호층(BPL)은 수지 등으로 이루어져 벤딩 영역(BR)을 보호할 수 있다. 벤딩 보호층(BPL)은 벤딩 영역(BR) 뿐만 아니라, 그에 인접하는 메인 영역(MR)과 서브 영역(SR)에도 일부 중첩하도록 배치될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 제3 방향(DR3), 즉 표시 패널(10)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)의 폭(제2 방향(DR2)의 폭)은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
서브 영역(SR)에는 구동칩(IC)이 배치될 수 있다. 구동칩(IC)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 상기 집적 회로는 디스플레이용 집적 회로 및/또는 터치 유닛용 집적 회로를 포함할 수 있다. 디스플레이용 집적 회로와 터치 유닛용 집적 회로는 별도의 칩으로 제공될 수도 있고, 하나의 칩에 통합되어 제공될 수도 있다.
표시 패널(10)의 서브 영역(SR) 단부에는 패드부가 배치될 수 있다. 패드부는 복수의 디스플레이 신호 배선 패드 및 터치 신호 배선 패드를 포함할 수 있다. 표시 패널(10)의 서브 영역(SR) 단부의 패드부에는 구동 기판(FPC)이 연결될 수 있다. 구동 기판(FPC)은 연성 인쇄회로기판이나 필름일 수 있다.
표시 패널(10)은 메인 영역(MR)과 서브 영역(SR)의 중첩 영역에 배치된 보호 필름(PF1, PF2)을 더 포함할 수 있다. 예를 들어, 메인 영역(MR)에서 기판(100)의 타면에 제1 보호 필름(PF1)이 부착되고, 서브 영역(SR)에서 기판(100)의 타면에 제2 보호 필름(PF2)이 부착될 수 있다. 제1 보호 필름(PF1)과 제2 보호 필름(PF2)은 서로 마주할 수 있고, 접착층 또는 점착층(PSA)을 통해 결합할 수 있다. 이를 통해 벤딩 구조의 기구적 안정성이 개선될 수 있다.
표시 장치(1)는 윈도우 부재(20)를 더 포함할 수 있다. 윈도우 부재(20)는 표시 패널(10)을 커버하여 보호하는 역할을 한다. 윈도우 부재(20)는 윈도우 기재(21) 및 윈도우 기재(21) 상에 배치된 인쇄층(22)을 포함할 수 있다.
윈도우 기재(21)는 투명한 물질로 이루어질 수 있다. 윈도우 기재(21)는 예를 들어, 유리나 플라스틱을 포함하여 이루어질 수 있다. 윈도우 기재(21)가 플라스틱을 포함하는 경우, 윈도우 기재(21)는 플렉시블한 성질을 가질 수 있다.
윈도우 기재(21)에 적용 가능한 플라스틱의 예로는, 이에 제한되는 것은 아니지만, 폴리이미드(polyimide), 폴리아크릴레이트(polyacrylate), 폴리메틸메타아크릴레이트(polymethylmethacrylate, PMMA), 폴리카보네이트(polycarbonate, PC), 폴리에틸렌나프탈레이트(polyethylenenaphthalate, PEN), 폴리염화비닐리덴(polyvinylidene chloride), 폴리불화비닐리덴(polyvinylidene difluoride, PVDF), 폴리스티렌(polystyrene), 에틸렌-비닐알코올 공중합체(ethylene vinylalcohol copolymer), 폴리에테르술폰(polyethersulphone, PES), 폴리에테르 이미드(polyetherimide, PEI), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 트리아세틸 셀룰로오스(tri-acetyl cellulose, TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 들 수 있다. 플라스틱 윈도우는 상기 열거된 플라스틱 물질들 중 하나 이상을 포함하여 이루어질 수 있다. 윈도우 기재(21)가 플라스틱을 포함하는 경우 플라스틱의 상하면에 배치된 코팅층(미도시)을 더 포함할 수 있다. 일 실시예에서, 상기 코팅층은 아크릴레이트 화합물 등을 포함하는 유기층 및/또는 유무기 복합층을 포함하는 하드 코팅층일 수 있다.
윈도우 기재(21)의 평면 형상은 적용되는 표시 장치(1)의 형상에 상응한다. 예를 들어, 표시 장치(1)가 평면상 실질적인 직사각형 형상일 경우, 윈도우 기재(21) 또한 실질적인 직사각형 형상을 갖는다. 다른 예로, 표시 장치(1)가 원형일 경우, 윈도우 기재(21) 또한 원형 형상을 갖는다.
윈도우 기재(21)는 평면상 표시 패널(10)보다 크고, 그 측면이 표시 패널(10)의 측면으로부터 돌출될 수 있다. 윈도우 기재(21)는 표시 패널(10)의 모든 변(도면에서 4변)에서 외측으로 돌출될 수 있다.
윈도우 기재(21) 상에는 인쇄층(22)이 배치될 수 있다. 인쇄층(22)은 윈도우 기재(21)의 일면 및/또는 타면에 배치될 수 있다. 인쇄층(22)은 윈도우 기재(21)의 테두리 부위에 배치되며, 비활성 영역(NAR)에 배치될 수 있다. 인쇄층(22)은 심미감을 부여하는 장식층 및/또는 최외곽 블랙 매트릭스층일 수 있다.
이하, 표시 패널(10)의 화소(PX) 구조에 대해 더욱 상세히 설명한다.
도 3은 일 실시예에 따른 표시 패널의 배치도이다. 도 4는 도 3의 A 영역의 확대도이다.
도 1, 도 3 및 도 4를 참조하면, 표시 패널(10)은 복수의 화소(PX)를 포함한다. 각 화소(PX)는 매트릭스 형상으로 배열된다. 화소(PX)는 제1 색 화소, 제2 색 화소 및 제3 색 화소를 포함할 수 있다. 제1 색 화소는 적색 화소이고, 제2 색 화소는 녹색 화소이고, 제3 색 화소는 청색 화소일 수 있다. 일 실시예에서, 화소(PX) 배열은 열 연장 방향인 제1 방향(DR1)을 따라 동색의 화소(PX)들이 배열되고, 행 연장 방향인 제2 방향(DR2)을 따라 적색, 녹색, 적색 화소의 순으로 교대 배열되는 스트라이프 배열 방식을 가질 수 있지만, 화소(PX)의 배열이 예시된 바에 제한되는 것은 아니다. 예를 들어, 화소(PX) 배열은 각 화소(PX)가 마름모 형상으로 형성되고, 녹색 화소를 중심으로 적색 화소와 청색 화소가 방사형으로 배열된 펜타일 배열 방식을 가질 수도 있다. 또한, 화소(PX)는 적색, 녹색, 청색 화소 외에 백색 화소를 더 포함할 수도 있다.
각 화소(PX)는 발광 영역(EMR)을 포함한다. 발광 영역(EMR)은 중간층의 발광층이 발광하는 영역으로 평면상 각 화소(PX)의 화소 전극에 해당하는 제1 전극(161)이 뱅크층(115)에 노출되는 영역으로 정의될 수 있다. 각 발광 영역(EMR)을 둘러싸는 영역은 발광층이 없거나 발광층이 발광하지 않는 영역으로 비발광 영역(NEM)으로 지칭될 수 있다. 제1 색 화소의 발광 영역(EMR)은 제1 색을 발광하고, 제2 색 화소의 발광 영역(EMR)은 제2 색을 발광하며, 제3 색 화소의 발광 영역(EMR)은 제3 색을 발광할 수 있다. 그러나, 이에 제한되는 것은 아니고, 각 화소(PX)의 발광 영역(EMR)이 모두 동일한 색을 발광하고, 빛의 경로 상에 컬러 필터 및/또는 파장 변환층을 배치하여 해당 화소(PX)의 색을 출광하도록 할 수도 있다.
이웃하는 화소(PX)의 각 발광 영역(EMR) 사이(즉, 비발광 영역(NEM))에는 보조 전극(162) 및/또는 전극 배선(163)이 배치된다. 평면상 제1 전극(161)은 뱅크층(115)에 의해 둘러싸일 수 있다. 각 뱅크층(115)은 폐루프(closed loop)를 이룰 수 있다. 보조 전극(162)은 평면상 제1 전극(161) 및 뱅크층(115)을 둘러쌀 수 있다. 뱅크층(115)은 제1 전극(161)과 보조 전극(162) 사이에 배치될 수 있다. 보조 전극(162)은 제1 전극(161)과 이격되어 배치되고, 화소(PX)의 경계를 가로질러 연장될 수 있다. 보조 전극(162)은 격자형 패턴을 가질 수 있다.
전극 배선(163)은 보조 전극(162)으로부터 분지되거나 그와 전기적으로 연결되어 일 방향(도면에서는 제1 방향(DR1)으로 예시됨)으로 연장될 수 있다.
각 화소(PX)는 제1 전극(161)과 중첩 배치된 제2 전극(181)을 포함할 수 있다. 제2 전극(181)은 각 화소(PX)마다 배치될 수 있다. 이웃하는 화소(PX)의 제2 전극(181)은 상호 물리적으로 분리될 수 있다. 제2 전극(181)은 제1 전극(161)과 중첩하되, 평면상 제2 전극(181)보다 크게 형성되어 제1 전극(161)의 단부로부터 외측으로 돌출될 수 있다. 제1 전극(161)으로부터 돌출된 부분에서 제2 전극(181)은 보조 전극(162)과 중첩하며 그에 접촉하거나 전기적으로 연결될 수 있다. 그에 따라, 몇몇 이웃하는 화소(PX)의 제2 전극(181)들은 보조 전극(162)을 통해 전기적으로 연결될 수 있다.
보조 전극(162)에 의해 제2 전극(181)이 전기적으로 상호 연결된 화소(PX)들은 단위 화소군(UPG)을 이룬다. 즉, 하나 이상의 화소(PX)가 전기적으로 묶여 하나의 단위 화소군(UPG)을 구성할 수 있다. 단위 화소군(UPG)은 적어도 하나의 화소(PX)를 포함하거나 2개 이상의 화소(PX)를 포함하거나, 9개 이상의 화소(PX)를 포함하며, 해당하는 각 화소(PX)의 제2 전극(181)들은 보조 전극(162)을 통해 전기적으로 연결되고, 이웃하는 단위 화소군(UPG)과는 전기적으로 분리된다.
하나의 단위 화소군(UPG)에 속하는 각 화소(PX)들은 서로 인접할 수 있다. 하나의 단위 화소군(UPG)은 복수의 연속된 행 및 복수의 연속된 열에 속하는 화소(PX)들을 포함할 수 있다. 동일한 단위 화소군(UPG)에 속하는 제2 전극(181)들은 모두 동일한 전압값을 가질 수 있다. 서로 다른 단위 화소군(UPG)의 제2 전극(181)은 경우에 따라 서로 다른 전압값을 가질 수도 있고, 동일한 전압값을 가질 수도 있다. 각 단위 화소군(UPG)은 적어도 하나의 전극 배선(163)에 연결될 수 있다. 전극 배선(163)은 공통 전압 제공부 및 터치 구동부에 연결될 수 있다.
복수의 단위 화소군(UPG)은 매트릭스 형상으로 배열될 수 있지만, 이에 제한되는 것은 아니다.
표시 패널(10)의 화소(PX)들의 제1 전극(161) 및 제2 전극(181)의 배열은 해당 화소(PX)가 어느 단위 화소군(UPG)에 속하는지와 무관하게 규칙적으로 배열될 수 있다. 단위 화소군(UPG)은 규칙적으로 배열된 제2 전극(181)들을 보조 전극(162)으로 연결하는 방식에 의해 정의될 수 있다. 즉, 비발광 영역(NEM)에서 뱅크층(115) 사이의 공간을 보조 전극(162)으로 전부 채우면 제2 전극(181)이 그에 전기적으로 연결되어 하나의 단위 화소군(UPG)을 이루지만, 비발광 영역(NEM)에서 보조 전극(162)을 단절시켜 분리하면 해당 보조 전극(162)과 이웃하는 보조 전극(162)이 물리적으로 분리됨에 따라 각 보조 전극(162)은 서로 전기적으로 분리된 별개의 단위 화소군(UPG)에 포함될 수 있다.
인접한 화소(PX)의 제1 전극(161)들 간 거리가 균일하다고 가정할 때, 하나의 단위 화소군(UPG) 내의 제1 전극(161)들간 보조 전극(162)의 폭은 균일하지만, 단위 화소군(UPG)의 최외측에 위치하는 보조 전극(162)의 폭은 그보다 작을 수 있다.
제2 전극(181)은 해당 화소(PX)에 공통 전압을 제공하는 한편, 그와 동시에 터치 전극의 일부를 구성할 수 있다. 즉, 제2 전극(181)은 공통 전극과 터치 전극에 공용으로 사용될 수 있다. 복수의 제2 전극(181)이 전기적으로 연결된 각 단위 화소군(UPG)은 하나의 터치 전극을 이룰 수 있다.
터치 전극은 신체의 일부(예컨대, 손가락)나 스타일러스 등과 같은 입력 객체가 표시 장치(1)의 표면(예컨대, 윈도우 부재(20)의 표면)을 터치할 때 발생하는 전계의 변화를 감지하여 터치 여부를 감지하는 전극이다. 터치를 감지하는 방식은 하나 이상의 터치 전극들과 입력 객체 사이의 용량성 커플링 변화에 기초한 셀프 캐퍼시턴스 방식 또는 2 이상의 터치 전극들 사이의 용량성 커플링의 변화에 기초한 뮤추얼 커패시턴스 방식을 포함할 수 있다.
터치 전극은 통상 화소(PX)보다 클 수 있고, 예를 들어 4mm X 4mm의 크기를 가질 수 있는데, 복수의 화소(PX)를 단위 화소군(UPG)으로 묶어 상기한 면적의 터치 전극을 구성할 수 있다.
터치 전극을 이루는 단위 화소군(UPG)의 배치는 다양하게 변형가능하다. 이에 대한 상세한 설명은 후술하기로 한다.
도 5는 도 3의 V-V'선을 따라 자른 단면도이다. 도 3 내지 도 5를 참조하여 상술한 표시 패널(10)의 화소(PX) 단면 구조에 대해 설명한다.
표시 패널(10)은 기판(100)을 포함한다. 기판(100)은 그 위에 배치되는 각 층들을 지지한다. 기판(100)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 수 있다. 기판은 유리, 석영 등과 같은 무기 물질로 이루어질 수도 있다.
일 실시예에서, 기판(100)은 복수의 서브 기판(101, 102)을 포함할 수 있다. 예를 들어, 기판(100)은 두께 방향으로 적층된 제1 서브 기판(11)과 제2 서브 기판(102)을 포함할 수 있다. 제1 서브 기판(101)과 제2 서브 기판(102)은 각각 폴리이미드 등으로 이루어진 플렉시블 기판일 수 있다. 기판(100)은 제1 서브 기판(101)과 제2 서브 기판(102) 사이에 배치된 배리어층(103)을 더 포함할 수 있다. 배리어층(103)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 도시하지는 않았지만, 제2 서브 기판(102) 상에도 배리어층이 배치될 수도 있다.
기판(100) 상에는 버퍼층(110)이 배치된다. 버퍼층(110)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(110) 상에는 차광 금속층(120)이 배치될 수 있다. 차광 금속층(120)은 패턴화된 형상을 가지며, 상부(제3 방향(DR3)의 일측)의 반도체층(130)과 중첩하여 그 아래에서 진입하는 빛이 반도체층(130)에 입사하는 것을 방지한다. 차광 금속층(120)은 박막 트랜지스터(TR)의 일 전극(152), 예컨대 드레인 전극에 전기적으로 연결될 수 있다. 차광 금속층(120)은 생략될 수도 있다. 이 경우, 제1 절연층(111)도 함께 생략되고, 반도체층(130)이 버퍼층(110)의 바로 위에 배치될 수 있을 것이다.
차광 금속층(120) 상에는 제1 절연층(111)이 배치된다. 제1 절연층(111)은 기판(100)의 전면에 걸쳐 형성될 수 있다. 제1 절연층(111)은 반도체층(130)과 차광 금속층(120)을 상호 절연시키는 역할을 한다. 제1 절연층(111)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
제1 절연층(111) 상에는 반도체층(130)이 배치된다. 반도체층(130)은 상술한 바와 같이 하부의 차광 금속층(120)과 두께 방향인 제3 방향(DR3)으로 중첩할 수 있다. 반도체층(130)은 화소(PX)의 박막 트랜지스터(TR)의 채널을 이룬다. 반도체층(130)은 다결정 실리콘을 포함할 수 있다. 다른 실시예에서, 반도체층(130)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 예를 들어 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 일 실시예에서, 반도체층(130)은 ITZO(인듐, 주석, 티타늄을 포함하는 산화물)나 IGZO(인듐, 갈륨, 주석을 포함하는 산화물)를 포함할 수 있다.
반도체층(130) 상에는 제2 절연층(112)이 배치된다. 제2 절연층(112)은 게이트 절연 기능을 갖는 게이트 절연막일 수 있다. 제2 절연층(112)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제2 절연층(112)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제2 절연층(112)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
제2 절연층(112) 상에는 게이트 도전층(140)이 배치된다. 게이트 도전층(140)은 박막 트랜지스터(TR)의 게이트 전극과 그에 연결된 스캔 라인 및 커패시터 일 전극(미도시)을 포함할 수 있다. 게이트 전극은 반도체층(130)과 적어도 부분적으로 중첩한다.
게이트 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
게이트 도전층(140) 상에는 제3 절연층(113)이 배치될 수 있다. 제2 절연층(112)(123)은 층간 절연막일 수 있다. 제3 절연층(113)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함할 수 있다.
제3 절연층(113) 상에는 데이터 도전층(150)이 배치된다. 데이터 도전층(150)은 데이터 라인(151), 박막 트랜지스터(TR)의 일 전극(소스 전극, 미도시), 박막 트랜지스터(TR)의 타 전극(드레인 전극, 152), 및 전원 배선(미도시)을 포함할 수 있다. 박막 트랜지스터(TR)의 일 전극과 타 전극(152)은 제3 절연층(113) 및 제2 절연층(112)을 관통하는 컨택홀을 통해 반도체층(130)의 소스 영역 및 드레인 영역과 전기적으로 연결될 수 있다. 또한, 박막 트랜지스터(TR)의 타 전극(152)은 제3 절연층(113), 제2 절연층(112) 및 제1 절연층(111)을 관통하는 컨택홀을 통해 차광 금속층(120)과 전기적으로 연결될 수 있다.
데이터 도전층(150)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 데이터 도전층(150)은 단일막 또는 다층막일 수 있다. 예를 들어, 데이터 도전층(150)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
데이터 도전층(150) 상에는 제4 절연층(114)이 배치된다. 제4 절연층(114)은 데이터 도전층(150)을 덮는다. 제4 절연층(114)은 비아층일 수 있다. 제4 절연층(114)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
도시하지는 않았지만, 게이트 도전층과 데이터 도전층은 절연층을 사이에 두고 2층 이상으로 형성될 수도 있다. 즉, 게이트 도전층의 경우, 제1 게이트 도전층, 층간 절연막 및 제2 게이트 도전층이 순차 적층될 수 있고, 이 경우 제2 게이트 도전층은 커패시터 타 전극 등으로 활용될 수 있다. 또한, 데이터 도전층의 경우, 제1 데이터 도전층, 층간 절연막, 및 제2 데이터 도전층이 순차 적층될 수 있고, 이 경우 제2 데이터 도전층은 전원 배선, 연결 전극 등으로 활용될 수 있다.
제4 절연층(114) 상에는 제1 전극층(160)이 배치된다. 제1 전극층(160)은 발광 소자의 제1 전극(161), 보조 전극(162), 및 전극 배선(163)을 포함할 수 있다. 발광 소자는 서로 대향하는 제1 전극(161)과 제2 전극(181) 및 그 사이에 개재되어 발광하는 중간층(170)을 포함할 수 있다. 발광 소자의 제1 전극(161)과 제2 전극(181) 중 어느 하나는 애노드 전극이고, 다른 하나는 캐소드 전극일 수 있다. 예시된 실시예에서는 제1 전극(161)이 애노드 전극이고 제2 전극(181)이 캐소드 전극임을 상정하여 설명하지만, 그 반대로 적용될 수도 있다. 중간층(170)은 유기발광층과 같은 발광층을 포함할 수 있다.
발광 소자의 제1 전극(161)은 화소(PX) 마다 배치된 화소 전극일 수 있다. 제1 전극(161)은 제4 절연층(114)을 관통하는 컨택홀을 통해 박막 트랜지스터(TR)와 전기적으로 연결될 수 있다. 보조 전극(162)과 전극 배선(163)은 비발광 영역(NEM)에 위치하고, 제1 전극(161)으로부터 이격되도록 배치된다.
제1 전극(161), 보조 전극(162) 및 전극 배선(163)은 각각 제1 전극층(160)으로서 모두 동일한 물질로 이루어지고, 동일한 적층 관계를 가질 수 있다. 제1 전극층(160)은 이에 제한되는 것은 아니지만 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 중간층(170)에 가깝게 배치될 수 있다. 제1 전극층(160)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
제1 전극층(160) 상에는 뱅크층(115)이 배치될 수 있다. 뱅크층(115)은 제1 전극(161)의 주변에 배치되며, 폐루프를 이룰 수 있다. 뱅크층(115)의 일부는 제1 전극(161)과 중첩하고 다른 일부는 제1 전극(161)과 비중첩할 수 있다. 또한, 뱅크층(115)은 보조 전극(162)과도 부분적으로 중첩할 수 있다. 뱅크층(115)은 제1 전극(161)을 노출하는 개구부를 포함할 수 있다. 뱅크층(115)에 의해 노출된 제1 전극(161)의 영역은 발광 영역(EMR)이 될 수 있다. 어느 한 제1 전극(161) 주변의 뱅크층(115)은 이웃하는 다른 제1 전극(161) 주변의 뱅크층(115)과 이격될 수 있다.
뱅크층(115)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 뱅크층(115)은 무기 물질을 포함할 수도 있다. 또한, 뱅크층(115)은 무기층과 유기층의 적층막을 포함할 수도 있다.
뱅크층(115)의 개구부 내에는 중간층(170)이 배치된다. 중간층(170)은 유기 발광층을 포함하고, 정공 주입/수송층 및/또는 전자 주입/수송층을 더 포함할 수 있다. 중간층(170)은 뱅크층(115)의 개구부에서 노출된 제1 전극(161)의 상면에 접촉하고, 뱅크층(115)의 일면 상으로 연장될 수 있다. 중간층(170)은 평면 상에서 제1 전극(161)보다 크기가 더 클 수 있다. 중간층(170)은 보조 전극(162)이나 전극 배선(163) 상에는 배치되지 않을 수 있다.
중간층(170) 상에는 제2 전극층(180)이 배치된다. 제2 전극층(180)은 발광 소자의 제2 전극(181)을 포함한다. 제2 전극(181)은 중간층(170)과 동일 또는 유사한 평면 형상을 갖되, 평면 상에서 중간층(170)보다 크기가 더 클 수 있다. 제2 전극(181)은 중간층(170) 및 뱅크층(115)을 덮으며 뱅크층(115) 외측의 보조 전극(162) 상에까지 연장된다. 제2 전극(181)은 제1 전극(161)과는 중간층(170)과 뱅크층(115)을 사이에 두어 물리적으로 비접촉하지만, 보조 전극(162)에 대해서는 그 상면에 직접 접촉할 수 있다. 하나의 단위 화소군(UPG)에 속하는 각 화소(PX)별 제2 전극(181)은 이웃하는 화소(PX)의 제2 전극(181)과 물리적으로 분리되지만, 보조 전극(162)을 통해 전기적으로 연결될 수 있다. 도면에 도시하지는 않았지만, 제2 전극층(180)은 제2 전극(181) 이외에도 다른 전극이나 신호 배선을 더 포함할 수도 있다. 제2 전극층(180)은 보조 전극(162)이나 전극 배선(163) 상에는 배치되지 않을 수 있다.
제2 전극층(180)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 제2 전극층(180)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
제2 전극층(180) 상에는 패시베이션층(116)이 배치될 수 있다. 패시베이션층(116)은 제2 전극(181)과 동일 또는 유사한 평면 형상을 갖되, 제2 전극(181)보다 크기가 더 클 수 있다. 패시베이션층(116)은 제2 전극(181)을 덮으며 제2 전극(181) 외측의 보조 전극(162) 상에까지 연장될 수 있다. 패시베이션층(116)은 보조 전극(162)의 상면과 접촉할 수 있다. 패시베이션층(116)은 하부의 제1 전극(161), 중간층(170) 및 제2 전극(181)과 중첩하면서 이들을 완전히 커버할 수 있다. 패시베이션층(116)은 보조 전극(162)을 완전히 덮지는 않고 일부를 노출할 수 있다. 패시베이션층(116)은 전극 배선(163) 상에는 배치되지 않을 수 있다. 각 화소(PX)의 패시베이션층(116)은 이웃하는 화소(PX)의 패시베이션층(116)과 물리적으로 분리될 수 있다.
패시베이션층(116)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 패시베이션층(116)은 경우에 따라 생략될 수도 있다.
상술한 중간층(170), 제2 전극층(180) 및 패시베이션층(116)은 동일한 패턴 마스크를 이용하여 형성될 수 있다. 이에 대한 상세한 설명은 후술된다.
패시베이션층(116) 상에는 박막 봉지층(190)이 배치된다. 박막 봉지층(190)은 기판의 전면에 걸쳐 배치될 수 있다. 박막 봉지층(190)은 패시베이션층(116)이 노출하는 보조 전극(162)의 상면과 접촉할 수 있지만, 이에 제한되는 것은 아니다. 박막 봉지층(190)은 제1 무기막(191), 제1 유기막(192) 및 제2 무기막(193)을 포함할 수 있다. 제1 무기막(191) 및 제2 무기막(193)은 각각 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 제1 유기막(192)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
이하, 도 6 내지 도 12를 참고로 하여, 상술한 표시 패널(10)의 예시적인 제조 방법에 대해 설명한다. 도 6 내지 도 12는 일 실시예에 따른 표시 패널 제조 방법의 공정 단계별 단면도들이다.
도 6을 참조하면, 먼저, 박막 트랜지스터(TR) 및 이를 덮으며 상기 박막 트랜지스터(TR)의 타 전극을 노출하는 컨택홀을 갖는 제4 절연층(114)이 형성된 기판(100)을 준비한다. 상기 구조를 갖는 기판(100)의 다양한 제조 방법이 당업계에 알려져 있으므로, 이에 대한 구체적인 설명은 생략하기로 한다.
이어, 제4 절연층(114) 상에 제1 전극(161), 보조 전극(162) 및 전극 배선(163)을 포함하는 제1 전극층(160)을 형성한다. 제1 전극층(160)은 예컨대, 제4 절연층(114) 상에 제1 전극 물질을 증착 등의 방법으로 적층하고, 이를 사진 식각 등의 방식으로 패터닝하여 형성될 수 있다.
도 7을 참조하면, 이어, 제1 전극(161) 및 보조 전극(162)과 부분적으로 중첩하고, 제1 전극(161)을 노출하는 개구부를 포함하는 뱅크층(115)을 형성한다. 뱅크층(115)의 패턴은 사진 공정이나 사진식각 공정 등을 통해 형성될 수 있다. 예를 들어, 뱅크층(115)이 감광성 물질을 포함하는 유기물로 이루어진 경우, 상기 유기물을 도포한 후 노광 현상 공정을 통해 상기한 패턴을 형성할 수 있다.
도 8 및 도 9를 참조하면, 이어, 제1 전극층(160) 및 뱅크층(115) 상에 리프트 오프층(LOL)을 형성한다. 리프트 오프층(LOL)은 대상 구조물의 전체 면 상에 적층될 수 있다.
리프트 오프층(LOL)은 비감광 유기물을 포함할 수 있다. 또한, 리프트 오프층(LOL)은 불소 중합체(fluoropolymer)를 포함할 수 있다. 상기 불소 중합체는 20~60 wt%의 불소 함량을 포함하는 고분자(polymer)를 포함할 수 있다. 리프트 오프층(LOL)에 포함되는 불소중합체의 예로는 폴리테트라플루오로에틸렌 (polytetrafluoroethylene,), 폴리클로로트리플루오로에틸렌 (polychlorotrifluoroethylene,), 폴리디클로로디플루오로에틸렌 (polydichlorodifluoroethylene), 클로로트리플루오로에틸렌 (chlorotrifluoroethylene)과 디클로로디플루오로에틸렌과의 공중합체, 테트라플루오로에틸렌 (tetrafluoroethylene)과 퍼플루오로알킬비닐에테르 (perfluoroalkylvinylether)와의 공중합체, 클로로트리플루오로에틸렌 (chlorotrifluoroethylene)과 퍼플루오로알킬비닐에테르 (perfluoroalkylvinylether)와의 공중합체, 테트라플루오로에틸렌 (tetrafluoroethylene)과 퍼플루오로알킬비닐에테르(perfluoroalkylvinylether)와의 공중합체, 또는 클로로트리플루오로에틸렌 (chlorotrifluoroethylene)과 퍼플루오로알킬비닐에테르 (perfluoroalkylvinylether)와의 공중합체 등을 들 수 있지만, 이에 제한되지 않는다. 리프트 오프층(LOL)은 도포법, 인쇄법, 증착법 등의 방법으로 형성할 수 있다.
이어, 리프트 오프층(LOL) 상에 마스크층(PRL)을 형성한다. 마스크층(PRL)은 포토 레지스트를 포함할 수 있다. 도면에서는 포지티브형 포토 레지스트가 적용된 것이 예시되어 있지만, 네가티브형 포토 레지스트가 적용될 수도 있다.
이어, 마스크층(PRL)을 광마스크(LMK)를 이용하여 노광한 후 현상하여 도 9에 도시된 바와 같이, 리프트 오프층(LOL)의 일부를 노출하는 마스크 패턴(PRT)을 형성한다. 마스크 패턴(PRT)의 개구(OP)는 특정 색 화소의 제1 전극(161)에 중첩하고, 나아가 그 주변의 뱅크층(115) 일부와 중첩할 수 있다. 마스크 패턴(PRT)의 개구(OP)는 제1 전극(161)에 인접한 보조 전극(162)과는 비중첩할 수 있다. 본 단계에서, 리프트 오프층(LOL)의 다른 색 화소의 영역은 마스크 패턴(PRT)에 의해 모두 덮일 수 있다.
도 10을 참조하면, 이어, 마스크 패턴(PRT)을 식각 마스크로 이용하여 리프트 오프층(LOL)을 식각한다. 리프트 오프층(LOL)의 식각은 습식 식각과 같은 등방성 식각으로 이루어질 수 있다. 리프트 오프층(LOL)이 불소 중합체를 포함하는 경우, 불소를 포함하는 용매로서 히드로플루오로에테르(hydrofluoroether)를 포함하는 용매를 식각 용액으로 이용하여 리프트 오프층(LOL)을 식각할 수 있다.
등방성 식각의 결과물로서, 마스크 패턴(PRT)의 개구(OP) 아래에 언더컷(UCP) 프로파일이 형성될 수 있다. 그에 따라, 마스크 패턴(PRT)의 개구(OP)보다 넓은 폭의 하부 구조물이 노출될 수 있다. 즉, 일부 제거된 리프트 오프층(LOL)의 패턴에 의해 제1 전극(161)과 그 주변의 뱅크층(115)의 일부가 노출될 수 있다.
도 11을 참조하면, 상기 결과물 상에 중간층(170), 제2 전극층(180) 및 패시베이션층(116)을 순차 증착한다. 중간층(170), 제2 전극층(180) 및 패시베이션층(116)의 증착은 진공 증착으로 진행될 수 있다. 각 증착은 미세 금속 마스크(FMM) 등을 통하지 않고 전면적으로 진행될 수 있다.
증착이 전면적으로 진행되더라도 마스크 패턴(PRT)이 배치되어 있기 때문에, 증착된 물질은 대상 기판 상에 패턴화되어 형성될 수 있다. 즉, 증착 물질은 마스크 패턴(PRT)의 개구(OP)를 통과하여 제1 전극(161)과 뱅크층(115) 상에 증착되는 한편, 동시에 마스크 패턴(PRT)의 상면과 측면 상에도 증착될 수 있다. 마스크 패턴(PRT)의 개구(OP)를 통과하여 제1 전극(161)과 뱅크층(115) 상에 증착되는 증착 물질의 형상은 대체로 마스크 패턴(PRT)의 개구(OP)와 동일 또는 유사할 것이다. 다만, 증착 물질의 크기는 공정 조건에 따라 마스크 패턴(PRT)의 개구(OP)의 크기와 상이하게 조절될 수 있다.
구체적으로 설명하면, 증착 물질이 제3 방향(DR3)의 타측(즉, 피증착물에 대해 대체로 수직인 방향)으로 진행하고 직진성이 강하다면, 증착 물질은 주로 마스크 패턴(PRT)의 개구(OP)에 중첩하는 영역에 대해서만 대상 기판 상에 증착될 것이므로, 증착된 패턴은 마스크 패턴(PRT)의 개구(OP)와 유사한 크기를 가질 수 있다. 공정 조건을 변경하여 증착 물질의 직진성을 감소시키거나 진행 각도(또는 입사 각도)를 변경하면 마스크 개구(OP)에 중첩하는 영역 뿐만 아니라, 그 내측인 마스크 패턴(PRT)에 중첩하는 영역으로도 해당 부분이 노출되어 있다면 증착될 수 있다. 그 결과, 증착된 패턴은 마스크 패턴(PRT)의 개구(OP)보다 더 큰 크기를 가질 수 있다. 이와 같은 실시예에서, 마스크 패턴(PRT)에 중첩하는 영역에서의 증착된 패턴의 두께는 마스크 패턴(PRT)의 개구(OP)에 중첩하는 영역에서의 증착된 패턴의 두께보다 작을 수 있다. 따라서, 상기한 방법으로 증착된 중간층(170), 제2 전극층(180), 및 패시베이션층(116)은 제1 전극(161)에 중첩하는 중심부가 상대적으로 두껍고, 외측 단부로 갈수록 두께가 얇아질 수 있다.
예시된 실시예에서, 증착된 패턴의 크기는 중간층(170), 제2 전극층(180), 패시베이션층(116)으로 갈수록 더 커지는데, 동일한 마스크 패턴(PRT)을 이용하되 상기한 바와 같은 공정 조건을 변형하여 예시된 바와 같은 패턴 형상을 형성할 수 있다. 즉, 중간층(170)은 제1 전극(161) 및 뱅크층(115)의 일부를 덮도록 증착되고, 제2 전극층(180)은 평면상 중간층(170)보다 더 큰 크기를 갖고 중간층(170) 전부를 덮으며 그로부터 외측으로 연장되어 뱅크층(115)을 덮고 주변의 보조 전극(162)의 일부와 접촉하도록 증착되며, 패시베이션층(116)은 평면상 제2 전극층(180)보다 더 큰 크기를 갖고 제2 전극층(180) 전부를 덮고 그로부터 외측으로 연장되어 보조 전극(162)의 일부와 접촉하도록 증착될 수 있다.
도 12를 참조하면, 이어, 리프트 오프 공정을 수행한다. 즉, 상대적으로 아래에 위치하는 리프트 오프층(LOL)을 제거함으로써 그 위에 증착된 증착 물질들(170, 180, 116)을 함께 제거한다. 리프트 오프 공정은 리프트 오프층(LOL)을 식각하는 데에 사용한 용액과 동일한 용액을 이용하여 진행될 수 있다. 즉, 불소를 포함하는 용매로서 히드로플루오로에테르(hydrofluoroether)를 포함하는 용매를 포함하는 용액을 이용하여 리프트 오프층(LOL)을 제거할 수 있다. 상기 용액은 마스크 패턴(PRT)의 개구(OP)를 통해 진입하여 리프트 오프층(LOL)의 식각된 면에 접촉하고, 그 면으로부터 내측 방향으로 순차적으로 해당 층을 식각함으로써, 리프트 오프층(LOL)을 제거할 수 있다.
기판(100) 상에 형성된 중간층(170) 및/또는 제2 전극(181)은 패시베이션층(116)에 의해 덮여 있으므로, 리프트 오프 과정에서 용액에 노출되지 않고 보호될 수 있다.
계속해서, 다른 색 화소에 대해서도 도 8 내지 도 12 단계를 반복적으로 진행하고, 이후 그 상부에 박막 봉지층(190)을 형성함으로써, 도 5에 도시된 바와 같은 표시 패널(10)이 완성될 수 있다.
한편, 본 실시예에서는 색 화소별로 마스크 패턴(PRT) 형성, 물질 증착, 및 리프트 오프 공정으로 이루어지는 단위 공정을 진행하여 총 3회의 단위 공정을 진행한 경우를 예시하였지만, 각 색 화소별 중간층(170)의 발광 물질이 동일한 경우에는 1회의 단위 공정으로도 상술한 구조의 패턴을 형성할 수 있다. 즉, 상기의 경우에 마스크 패턴(PRT)이 모든 화소(PX)의 제1 전극(161)에 중첩하는 개구(OP)를 포함하도록 형성하고, 리프트 오프층(LOL)을 식각한 후 모든 화소(PX)에 상기한 중간층(170), 제2 전극층(180), 및 패시베이션층(116)을 동시에 형성할 수 있다.
도 6 내지 도 12에 도시된 방법은 발광층을 포함하는 중간층(170)을 미세 금속 마스크를 사용하여 증착하는 대신 리프트 오프 공정으로 형성하기 때문에, 미세 금속 마스크의 미스 얼라인 문제를 방지하고 제조원가를 절감할 수 있다. 또한, 보조 전극(162)을 제1 전극(161)과 동일한 공정에서 형성하므로, 추가적인 포토 마스크 공정 없이 보조 전극(162)을 형성하고, 제1 전극(161)의 손상을 방지할 수 있다.
상술한 표시 패널(10)의 발광 소자는 화소(PX)마다 마련된 제1 전극(161)이 박막 트랜지스터(TR)를 통해 해당 데이터에 상응하는 전압을 전달받고, 제2 전극(181)이 전극 배선(163), 보조 전극(162)을 통해 공통 전압을 전달받아 그에 상응하는 전류를 중간층(170)에 흘려 발광을 한다. 또한, 발광 소자의 제2 전극(181)은 터치 입력에 따라 변화하는 전계를 감지하여 터치 여부를 인식한다. 제2 전극(181)이 공통 전극과 터치 전극의 역할을 동시에 수행하기 위해 제2 전극(181)은 공통 전압 제공부와 연결되기도 하고, 터치 구동부와 연결되기도 한다. 제2 전극(181)은 공통 전압(도 13, 도 14의 ELVSS)과 터치 신호(도 14의 TS) 중 어느 하나를 선택적으로 인가받을 수 있다. 구체적인 설명을 위해 도 13 및 도 14가 참조된다.
도 13은 일 실시예에 따른 표시 패널의 단위 화소군들의 구동 연결 관계에 관한 모식도이다. 도 14는 일 실시예에 따른 표시 패널의 구동 파형을 나타낸 그래프이다.
도 13 및 도 14를 참조하면, 각 단위 화소군(UPG)은 별도의 전극 배선(163)을 구비하고, 전극 배선(163)은 연장되어 제2 전원 공급 배선에 연결된다. 각 단위 화소군(UPG)의 전극 배선(163)은 제2 전원 공급 배선에 공통으로 연결될 수 있다. 제2 전원 공급 배선은 제1 스위치(SW1)를 통해 제2 전원 공급부에 연결된다. 제1 스위치(SW1)가 턴온되면, 그에 연결된 모든 단위 화소군(UPG)의 제2 전극(181)과 보조 전극(162)에 공통 전압(ELVSS)인 제2 전원을 제공한다.
각 전극 배선(163)은 또한 제2 스위치(SW2)를 통해 터치 구동 패드(TPD)에 연결된다. 각 단위 화소군(UPG)에 연결된 각 터치 구동 패드(TPD)는 서로 분리되어 있고, 이들은 각각 터치 구동부(TDR)에 개별적으로 연결될 수 있다. 각 전극 배선(163)에 설치된 제2 스위치(SW2)가 턴온되면 터치 구동부(TDR)로부터 해당 단위 화소군(UPG)에 터치 구동 신호를 인가하거나, 해당 단위 화소군(UPG)의 제2 전극(181)으로부터 감지된 신호를 터치 구동부에 전달할 수 있다. 각 전극 배선(163)에 설치된 제2 스위치(SW2)는 모두 동시에 턴온되고, 동시에 턴오프될 수 있다.
각 단위 화소군(UPG)의 제2 전극(181)과 보조 전극(162)은 발광 소자의 공통 전극으로 기능하기 위해 공통 전압(ELVSS)을 인가받을 수도 있고, 터치 전극으로 기능하기 위해 터치 구동 전압이 인가되거나 감지된 전압 또는 커패시턴스를 터치 구동부(TDR)에 제공할 수 있다. 그런데, 터치 입력을 인식하는 모드에서 공통 전압(ELVSS)이 인가되면 터치 입력 감지가 거의 불가능하다. 이를 위하여 터치 입력을 인식하는 모드에서는 제1 스위치(SW1)가 오프될 필요가 있다. 이와 같은 관점에서, 제1 스위치(SW1)와 제2 스위치(SW2)는 동시에 턴온되지 않을 수 있다.
표시 화면의 구동 구간은 도 14에 도시된 바와 같이 표시 구간(DPE) 및 휴지 구간(BLK)을 포함할 수 있다. 표시 구간(DPE)과 휴지 구간(BLK)은 교대로 배치될 수 있다. 표시 구간(DPE)은 화면을 표시하기 위해 발광하는 발광 구간일 수 있다. 휴지 구간(BLK)은 표시 구간(DPE) 사이에 발광이 이루어지지 않는 비발광 구간일 수 있다. 휴지 구간(BLK)은 블랭크 구간 또는 포치 구간일 수 있다. 휴지 구간(BLK)은 1 수평 주기(T)마다 배치될 수도 있고, 1 프레임 주기마다 배치될 수 있지만, 이에 제한되는 것은 아니다.
표시 구간(DPE)에서는 제1 스위치(SW1)가 턴온되어 전극 배선(163)을 통해 각 단위 화소군(UPG)의 제2 전극(181) 및 보조 전극(162)에 공통 전압(ELVSS)이 제공될 수 있다. 이때, 제2 스위치(SW2)는 턴오프될 수 있다.
휴지 구간(BLK)에서는 제1 스위치(SW1)가 턴오프된다. 휴지 구간(BLK) 중에 제2 스위치(SW2)의 턴온 구간이 배치되며, 제2 스위치(SW2)가 턴온된 시간 동안 각 단위 화소군(UPG) 별로 터치 신호(TS)를 인가하고 그로부터 감지된 신호를 분석하여 터치 입력 여부를 판독할 수 있다.
도 15는 몇몇 실시예에 따른 단위 화소군 배열을 나타낸 개략도이다.
각 단위 화소군(UPG)은 터치 전극의 역할을 수행하며, 단위 화소군(UPG)이 묶이는 형상에 따라 단층(1 layer) 터치 패널에서 적용가능한 터치 전극 배열을 다양하게 구현할 수 있다. 그 중 일예가 도 15에 도시되어 있다. 도 15에서는 설명의 편의상 각 단위 화소군(UPG) 내의 화소(PX)의 배열이나, 제2 전극(181)과 보조 전극(162)의 배열에 대해서는 도시를 생략하였다.
도 15를 참조하면, 복수의 단위 화소군(UPG)은 행렬 배열을 갖는다. 단위 화소군(UPG)은 제1 단위 화소군(UPG1) 및 제2 단위 화소군(UPG2)으로 구분될 수 있다. 제1 단위 화소군(UPG1)은 제2 단위 화소군(UPG2)에 비해 세로 방향의 폭이 더 크다. 행 방향을 따라 한 행의 제1 단위 화소군(UPG1)은 복수 행(2개 행)의 제2 단위 화소군(UPG2)에 행 방향으로 대응될 수 있다.
단위 화소군(UPG) 행렬은 제1 단위 화소군(UPG1)이 배열된 열과 제2 단위 화소군(UPG2)이 배열된 열을 포함할 수 있다. 도시된 예에서, 1, 4, 5, 8번째 열은 제1 단위 화소군(UPG1)이 배열된 열이고, 2, 3, 6, 7번째 열은 제2 단위 화소군(UPG2)이 배열된 열이다.
제1 단위 화소군(UPG1)이 배열된 열에 속하는 제1 단위 화소군(UPG1)은 각각 별도의 전극 배선(163)을 구비한다. 제2 단위 화소군(UPG2)이 배열된 열에서는 전극 배선(163)을 2 이상의 제2 단위 화소군(UPG2)이 공유한다. 예를 들어, 홀수번째 행(1행, 3행, 5행, 7행)의 제2 단위 화소군(UPG2)이 하나의 전극 배선(163)을 공유하고, 짝수번째 행(2행, 4행, 6행, 8행)의 제2 단위 화소군(UPG2)이 다른 하나의 전극 배선(163)을 공유할 수 있다.
도 15의 배열은 뮤추얼 커패시턴스 방식으로 터치 여부를 감지할 수 있다. 이 경우, 제1 단위 화소군(UPG1)은 터치 구동 전극(또는 TX 전극)으로 사용되고, 제2 단위 화소군(UPG2)은 터치 감지 전극(또는 RX 전극)으로 사용될 수 있지만, 이에 제한되는 것은 아니다.
상술한 터치 전극의 배열은 터치 영역이 사용되는 용도에 따라서 변형될 수 있다. 도 16은 일 실시예에 따른 표시 패널의 개략적인 평면도이다. 도 17은 제1 터치 영역과 제2 터치 영역의 단위 화소군을 비교한 배치도이다.
도 16 및 도 17을 참조하면, 표시 패널(10)은 손가락이나 스타일러스 등의 터치 입력을 감지하는 제1 터치 영역(TAR1)과, 지문 등과 같은 미세 패턴을 감지하는 제2 터치 영역(TAR2)을 포함할 수 있다. 지문을 인식하는 제2 터치 영역(TAR2) 또한 활성 영역(AAR)에 배치될 수 있다. 제2 터치 영역(TAR2)은 도 16에 도시된 바와 같이 전반적으로 표시 패널(10)의 일측 단변에 인접 배치되고 제1 터치 영역(TAR1)에 둘러싸일 수 있지만, 이에 제한되는 것은 아니다.
손가락이나 스타일러스에 의한 터치 입력은 대략 4mm X 4mm 크기의 터치 전극으로 인식하더라도 큰 오차가 없지만, 지문의 경우 골부와 골부 사이의 거리가 100um 내지 150um 정도이기 때문에, 상기한 크기의 터치 전극으로는 골부의 패턴을 인식하기 어렵다. 즉, 지문을 터치 전극으로 감지하기 위해서는 더 작은 터치 전극의 크기 및 더 높은 해상도가 필요하다.
이를 위해 도 17에 도시된 바와 같이, 제2 터치 영역(TAR2)의 단위 화소군(UPG)은 제1 터치 영역(TAR1)의 단위 화소군(UPG)에 비해 더 작은 수의 화소(PX)를 포함할 수 있다. 예시된 실시예에서, 제1 터치 영역(TAR1)의 단위 화소군(UPG_T1)은 9개의 화소(PX)를 포함하고, 제2 터치 영역(TAR2)의 단위 화소군(UPG_T2)은 2개의 화소(PX)를 포함하는 것으로 도시되어 있지만, 설명의 편의상 예시한 것에 불과하며, 제1 터치 영역(TAR1)의 단위 화소군(UPG_T1)은 수백 내지 수십만개의 화소(PX)를 포함할 수 있고, 제2 터치 영역(TAR2)의 단위 화소군(UPG_T2)은 1개의 화소(PX)를 포함하거나, 3~4개의 화소(PX)를 포함할 수도 있다.
제1 터치 영역(TAR1)은 손가락이나 스타일러스 등의 입력을 감지하지만, 지문 등의 미세 패턴은 감지하지 못할 수 있다. 반면, 제2 터치 영역(TAR2)은 지문 등의 미세 패턴을 감지하면서 동시에 손가락이나 스타일러스 등의 입력을 감지할 수 있다. 즉, 지문 모드일 때는 제2 터치 영역(TAR2)의 각 단위 화소군(UPG_T2)이 용량 커패시턴스의 변화를 개별적으로 감지하지만, 지문 모드가 아닌 일반 터치 모드에서는 일정한 면적(예컨대, 제1 터치 영역(TAR1)의 단위 화소군(UPG_T1)과 동일한 면적)에 포함되는 복수의 단위 화소군(UPG_T2)으로부터 감지된 신호를 모두 합산하여 터치 여부를 감지할 수 있다.
도 18은 표시 패널의 홀 영역을 확대한 개략도이다. 도 19는 홀 영역의 단면도이다.
도 18을 참조하면, 홀 영역(HL)의 주변에도 복수의 화소(PX)가 단위 화소군(UPG)을 이루는데, 다만 홀 영역(HL)에는 화소(PX) 및 전극층이 배치될 수 없으므로, 해당 부위는 다른 부위와 상이한 단위 화소군(UPG)의 형상을 가질 수 있다. 예를 들어, 전극 배선(163)은 홀 영역(HL)을 우회하도록 설계될 수 있다.
도면에서는 홀 영역(HL)의 크기에 비해 화소(PX)의 크기가 상대적으로 크게 도시되었지만, 실제 적용예에서 화소(PX)의 크기가 홀 영역(HL)의 크기보다 훨씬 작을 경우, 단위 화소군(UPG)에 의해 홀 영역(HL) 주변을 더욱 촘촘하게 메울 수 있다. 따라서, 표시 영역과 터치 영역의 면적이 모두 효과적으로 증가할 수 있다. 몇몇 실시예에서, 홀 영역(HL)은 하나의 단위 화소군(UPG) 내부에 배치될 수도 있다.
한편, 홀 영역(HL) 주변에 화소(PX)의 중간층(170)이 배치되기 어려운 자투리 공간은 보조 전극(162)이나 전극 배선(163)으로 채워질 수 있다. 따라서, 해당 부위에서는 보조 전극(162)이나 전극 배선(163)의 선폭이 더 클 수도 있고, 홀 영역(HL)의 프로파일을 따라 곡선 또는 우회 직선을 그리는 패턴 형상을 가질 수도 있다. 홀 영역(HL) 주변을 보조 전극(162)이나 전극 배선(163)을 채우면 해당 부위를 차광할 수 있다.
도 19를 참조하면, 홀 영역(HL)은 기판(100) 상의 절연층, 금속층 뿐만 아니라 기판(100)까지 관통할 수 있다. 홀 영역(HL) 주변에는 댐 구조물(DAM)이 배치될 수 있다. 댐 구조물(DAM)은 적층된 절연층들(111, 112, 113, 114)을 포함할 수 있다. 댐 구조물(DAM)과 화소(PX) 사이에는 기판(100)을 제외하고 절연층, 금속층들이 제거되어 홈을 형성할 수 있다. 홈 내에는 박막 봉지층(190)의 적어도 일부, 예컨대, 제1 유기막(192)이 배치될 수 있다. 댐 구조물(DAM)을 통해 제1 유기막(192)이 홀 영역(HL)으로 넘치는 것이 방지될 수 있다. 홀 영역(HL) 주변의 제1 유기막(192) 상부에는 적어도 하나의 유기막(195, 196)이 더 배치될 수 있다. 예를 들어, 제1 유기막(192) 상에 제2 유기막(195)이 배치되고, 제2 유기막(195) 상에 제3 유기막(196)이 배치될 수 있다. 제2 유기막(195)과 제3 유기막(196)은 홀 영역(HL) 주변의 기울어진 단차를 메워 평탄화하는 역할을 할 수 있다.
도 20은 다른 실시예에 따른 표시 장치의 전개도이다. 도 21은 도 20의 표시 장치의 사시도이다.
도 20 및 도 21의 실시예는 표시 장치(2)가 입체 표시 장치로 적용될 수 있음을 예시한다. 도 20 및 도 21을 참조하면, 본 실시예에 따른 표시 장치(2)는 서로 다른 평면에 위치하는 복수의 표시면(DPS1, DPS2, DPS3, DPS4, DPS5)을 포함하는 점에서 도 1의 실시예와 상이하다. 직육면체 형상의 표시 장치(2)에서 제1 표시면(DPS1)은 표시 장치(2)의 일면에 배치되고, 제2 표시면(DPS2)과 제3 표시면(DPS3)은 각각 표시 장치(2)의 장변에 인접한 측면에 배치하고, 제4 표시면(DPS4)과 제5 표시면(DPS5)은 각각 표시 장치(1)의 단변에 인접한 측면에 배치될 수 있다.
일 실시예에서, 측면이 만나는 모서리 부위는 L자 형상으로 커팅되고, 커팅된 해당 부위에 카메라(CAM) 등의 소자가 배치될 수 있다. 카메라(CAM)는 제5 표시면(DPS5)과 같은 방향을 향하도록 배치될 수 있지만, 이에 제한되는 것은 아니다. 다른 예시적인 실시예에서, 카메라(CAM) 등의 소자는 표시 장치(2)의 측면에 위치하는 표시면(DPS2, DPS3, DPS4, DPS5) 중 어느 하나에 배치될 수도 있다.
본 실시예의 경우, 단위 화소군(UPG)은 제1 표시면 내지 제5 표시면(DPS1, DPS2, DPS3, DPS4, DPS5) 중 적어도 하나에 배치될 수 있다. 예를 들어, 측면에 위치하는 제2 표시면 내지 제5 표시면(DPS2, DPS3, DPS4, DPS5)에 단위 화소군(UPG)이 배치되고, 해당 부위에서 터치 전극의 역할을 수행하면 전원 버튼, 음량 버튼 등과 같은 물리적인 버튼 대용으로도 사용될 수 있다.
도 22는 또 다른 실시예에 따른 표시 장치의 사시도이다. 도 22는 표시 장치(2_1)가 제1 표시면(DPS1)에도 카메라 등이 배치될 수 있음을 예시한다.
도 22를 참조하면, 본 실시예에 따른 표시 장치(2_1)의 경우, 복수의 표시면(DPS1, DPS2, DPS3, DPS4, DPS5)을 포함하고, 측면이 만나는 모서리 부위가 L자 형상으로 커팅되고, 커팅된 해당 부위에 제1 카메라(CAM1)가 배치된 점은 도 21의 실시예와 실질적으로 동일하지만, 제1 표시면(DPS1)에 제2 카메라(CAM2)가 더 설치되어 있는 점에서 도 21의 실시예와 상이하다. 제2 카메라(CAM2)는 제1 표시면(DPS1)의 비표시 영역에 배치될 수 있지만, 표시 영역 내부에 배치되어 화소에 둘러싸일 수도 있다. 일 실시예에서, 제1 표시면(DPS1)에는 카메라용 홀이 형성되고 그 하부에 제2 카메라(CAM2)가 설치될 수 있다. 상기 카메라용 홀은 도 18 및 도 19를 참조하여 설명한 홀 영역(HL)에 대응될 수 있다. 본 실시예의 변형예로, 제1 카메라(CAM1) 및/또는 모서리 부위 L자 커팅 형상은 생략될 수도 있다.
도 23은 또 다른 실시예에 따른 표시 장치의 사시도이다.
도 23을 참조하면, 본 실시예에 따른 표시 장치(2_2)는 복수의 표시면(DPS1, DPS2, DPS3, DPS4, DPS5)을 포함하고, 표시면의 측면이 만나는 모서리 부위가 L자 형상으로 커팅된 것은 도 21의 실시예와 동일하지만, L자 커팅된 영역에 비활성 영역(NAR)이 배치되고, 해당 영역에 카메라(CAM)가 배치된 점에서 도 21의 실시예와 차이가 있다. 카메라(CAM)는 제1 표시면(DPS1)과 같은 방향을 향하도록 배치될 수 있다.
도 24는 또 다른 실시예에 따른 표시 장치의 전개도이다. 도 25는 도 24의 표시 장치의 사시도이다.
도 24 및 도 25의 실시예는 표시 장치(3)가 일면 뿐만 아니라 타면에도 표시면(DPS6)을 포함할 수 있음을 예시한다. 나아가, 표시면(DPS1, DPS2, DPS3, DPS4, DPS5, DPS6) 중 일부에 복수의 홀 영역(HL)이 형성되어 있을 수 있다. 복수의 홀 영역(HL)은 예를 들어 표시 장치(3)의 스피커 등으로 활용될 수 있다. 복수의 홀 영역(HL)은 측면에 위치하는 표시면(도 23에서 제2 표시면(DPS2))에 배치될 수 있지만, 이에 제한되는 것은 아니다. 제2 표시면(DPS2)에 복수의 홀 영역(HL)이 형성되어 있더라도 도 18 및 도 19를 참조하여 설명한 바와 같이 단위 화소군(UPG)이 홀 영역(HL)의 근방까지 배치될 수 있으며, 보조 전극(162)이나 전극 배선(163)의 확장 등을 통해 해당 부위를 효과적으로 차광할 수 있다.
도 24의 점선 부분은 조립시 다른 표시면과 중첩할 수 있는 부위로서, 표시 장치(1)는 해당 부분에도 표시면이 구비되어 2 이상의 표시면이 중첩되거나, 해당 부분에 더미 영역이 배치되어 조립되는 표시면이 부착되도록 할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
10: 표시 패널
100: 기판
160: 제1 전극층
170: 중간층
180: 제2 전극층

Claims (20)

  1. 복수의 화소가 배치된 활성 영역을 포함하는 기판;
    상기 기판 상에 배치되고 상기 각 화소마다 배치된 제1 전극 및 상기 제1 전극과 이격되고 상기 화소의 경계를 따라 배치된 보조 전극을 포함하는 제1 전극층;
    상기 제1 전극 상에 배치되고 발광층을 포함하는 중간층; 및
    상기 중간층 상에 배치되고, 상기 각 화소마다 배치되며 상기 보조 전극과 전기적으로 연결된 제2 전극을 포함하되,
    상기 기판 상에는 하나 이상의 화소를 포함하는 복수의 단위 화소군이 정의되고,
    상기 각 단위 화소군에 속하는 각 화소의 상기 제2 전극은 상기 보조 전극에 의해 상호 전기적으로 연결되고,
    서로 다른 단위 화소군에 속하는 상기 보조 전극은 서로 전기적으로 분리되는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극층은 상기 각 단위 화소군의 상기 보조 전극에 전기적으로 연결된 전극 배선을 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 각 단위 화소군의 상기 전극 배선은 공통 전압 제공부에 공통으로 연결되고, 터치 구동부에 개별적으로 연결되는 표시 장치.
  4. 제3 항에 있어서,
    상기 전극 배선과 연결되고 제1 스위치를 통해 상기 공통 전압 제공부와 연결된 전원 공급 배선을 더 포함하고,
    상기 각 단위 화소군의 상기 전극 배선은 제2 스위치를 포함하되,
    상기 각 단위 화소군의 상기 전극 배선은 상기 제2 스위치를 통해 상기 터치 구동부와 연결되는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 스위치와 상기 제2 스위치는 동시에 턴온되지 않는 표시 장치.
  6. 제1 항에 있어서,
    평면 상에서,
    상기 중간층은 상기 제1 전극보다 크고,
    상기 제2 전극은 상기 중간층보다 큰 표시 장치.
  7. 제6 항에 있어서,
    상기 중간층 및 상기 제2 전극은 평면상 동일한 형상을 갖는 표시 장치.
  8. 제6 항에 있어서,
    상기 각 화소마다 배치되고, 상기 제2 전극을 덮는 패시베이션층을 더 포함하는 표시 장치.
  9. 제1 항에 있어서,
    상기 기판 상에 배치된 뱅크층으로서, 상기 각 화소마다 상기 제1 전극을 둘러싸고 상기 제1 전극을 노출하는 뱅크층을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 뱅크층은 상기 제1 전극과 상기 보조 전극 사이에 배치되는 표시 장치.
  11. 제10 항에 있어서,
    상기 보조 전극은 격자형 패턴을 갖는 표시 장치.
  12. 제1 항에 있어서,
    상기 기판은 제1 터치 영역 및 제2 터치 입력을 포함하되,
    상기 제2 터치 영역에 포함된 상기 단위 화소군의 화소의 수는 상기 제1 터치 영역에 포함된 상기 단위 화소군의 화소의 수보다 작은 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 터치 영역은 손가락 또는 스타일러스 터치 인식 영역이고, 상기 제2 터치 영역은 지문 인식 영역인 표시 장치.
  14. 제1 항에 있어서,
    상기 활성 영역에 배치된 홀 영역을 더 포함하되,
    상기 단위 화소군은 상기 홀 영역의 주변에 배치되는 표시 장치.
  15. 제1 항에 있어서,
    상기 표시 장치는 서로 다른 평면에 위치하는 복수의 표시면을 포함하되,
    상기 복수의 단위 화소군은 상기 복수의 표시면 중 적어도 하나에 배치되는 표시 장치.
  16. 복수의 화소가 배치된 활성 영역을 포함하는 기판;
    상기 기판 상에 배치되고 상기 각 화소마다 배치된 발광 소자로서, 제1 전극, 중간층 및 제2 전극을 포함하는 발광 소자; 및
    복수의 상기 화소에 걸쳐 배치된 복수의 터치 전극을 포함하되,
    상기 제1 전극, 상기 중간층 및 상기 제2 전극은 각 화소마다 분리되도록 패터닝되고,
    상기 각 터치 전극은 복수의 상기 제2 전극을 포함하여 이루어지는 표시 장치.
  17. 제16 항에 있어서,
    상기 각 터치 전극은 상호 분리된 복수의 상기 제2 전극을 전기적으로 연결하는 보조 전극을 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 각 터치 전극은 상기 보조 전극에 연결된 전극 배선을 더 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 보조 전극 및 상기 전극 배선은 상기 제1 전극과 동일층에 배치되는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 전극은 공통 전압 및 터치 신호 중 어느 하나를 선택적으로 인가받는 표시 장치.
KR1020190019707A 2019-02-20 2019-02-20 표시 장치 KR20200102025A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190019707A KR20200102025A (ko) 2019-02-20 2019-02-20 표시 장치
US16/740,885 US10868088B2 (en) 2019-02-20 2020-01-13 Display device
CN202010101779.1A CN111596783B (zh) 2019-02-20 2020-02-19 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190019707A KR20200102025A (ko) 2019-02-20 2019-02-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20200102025A true KR20200102025A (ko) 2020-08-31

Family

ID=72042264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190019707A KR20200102025A (ko) 2019-02-20 2019-02-20 표시 장치

Country Status (3)

Country Link
US (1) US10868088B2 (ko)
KR (1) KR20200102025A (ko)
CN (1) CN111596783B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452778B (zh) * 2017-07-25 2020-06-02 京东方科技集团股份有限公司 显示基板、显示装置及其显示方法、掩模板
CN108511502B (zh) * 2018-05-11 2021-08-31 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及阵列基板的制备方法
KR20200120845A (ko) * 2019-04-12 2020-10-22 삼성디스플레이 주식회사 표시 장치
US11199871B2 (en) 2019-05-24 2021-12-14 Samsung Display Co., Ltd. Display device
US10996781B2 (en) * 2019-08-13 2021-05-04 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
KR20210024292A (ko) * 2019-08-21 2021-03-05 삼성디스플레이 주식회사 표시 장치
CN117177606A (zh) * 2020-03-30 2023-12-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
US11775094B2 (en) * 2020-08-07 2023-10-03 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, display apparatus, and method of fabricating display panel
WO2022027575A1 (en) * 2020-08-07 2022-02-10 Boe Technology Group Co., Ltd. Display panel, display apparatus, and method of fabricating display panel
KR20220039914A (ko) * 2020-09-21 2022-03-30 삼성디스플레이 주식회사 표시 장치
KR20220086057A (ko) * 2020-12-16 2022-06-23 엘지디스플레이 주식회사 투명 표시 장치
US20230422578A1 (en) * 2020-12-21 2023-12-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panels and methods of manufacturing the same, and display apparatuses
US12048172B2 (en) * 2021-09-03 2024-07-23 Visera Technologies Company Limited Solid-state image sensor
CN116301427A (zh) * 2023-03-16 2023-06-23 友达光电（昆山）有限公司 显示面板、显示装置、掩模板及显示面板制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404203B1 (ko) * 2001-08-21 2003-11-03 엘지전자 주식회사 트리플 스캔 구조의 유기 ｅｌ 소자
KR100465883B1 (ko) * 2002-05-03 2005-01-13 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100811473B1 (ko) * 2006-10-17 2008-03-07 엘지전자 주식회사 전계발광패널 및 그를 포함하는 광원장치
JP5106823B2 (ja) * 2006-10-31 2012-12-26 京セラディスプレイ株式会社 発光装置
US8390582B2 (en) 2009-08-25 2013-03-05 Apple Inc. Integrated touch screen
KR101290709B1 (ko) * 2009-12-28 2013-07-29 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
US9786254B2 (en) 2010-02-26 2017-10-10 Synaptics Incorporated Sensing during non-display update time to avoid interference
WO2011139771A2 (en) 2010-04-27 2011-11-10 Orthogonal Inc. Method for forming a multicolor oled device
US9287339B2 (en) * 2010-10-28 2016-03-15 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102076034B1 (ko) * 2013-05-28 2020-02-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9430180B2 (en) 2013-11-15 2016-08-30 Semiconductor Energy Laboratory Co., Ltd Display panel and electronic device
US10355061B2 (en) * 2015-06-30 2019-07-16 Lg Display Co., Ltd. Organic light emitting display device
KR102413365B1 (ko) * 2015-11-03 2022-06-27 엘지디스플레이 주식회사 유기발광다이오드표시장치 및 이의 제조방법
KR102510396B1 (ko) 2016-02-12 2023-03-16 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
CN106653813B (zh) 2016-12-26 2019-01-22 武汉华星光电技术有限公司 一种基于oled的内置式触控显示面板
KR102344877B1 (ko) * 2017-03-30 2021-12-30 삼성디스플레이 주식회사 유기발광 표시장치
KR20200077663A (ko) 2018-12-20 2020-07-01 삼성디스플레이 주식회사 표시 패널, 그를 포함한 표시 장치, 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20200266246A1 (en) 2020-08-20
US10868088B2 (en) 2020-12-15
CN111596783A (zh) 2020-08-28
CN111596783B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
US10868088B2 (en) Display device
US11527583B2 (en) Display device including capping pattern and method of manufacturing the same
US11469279B2 (en) Display device
US11861117B2 (en) Display device
US11755132B2 (en) Display apparatus
US11112896B2 (en) Display device having fracture resistance
EP3754455B1 (en) Display device and method for fabricating the display device
US11112898B2 (en) Force touch structure, force touch panel and display device
KR20210013506A (ko) 표시 장치
EP3901696B1 (en) Display device
KR20200117101A (ko) 표시 장치
KR20210099687A (ko) 표시 장치 및 이의 제조 방법
JP6815173B2 (ja) タッチセンサ及び表示装置
US11822744B2 (en) Display device
KR20220145987A (ko) 디스플레이 장치
EP4192217A1 (en) Display panel and electronic device including the same
US20240036689A1 (en) Display device including an input sensor
US20220197432A1 (en) Electronic device
CN117794293A (zh) 显示设备
KR20220105208A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal