KR20210103614A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210103614A
KR20210103614A KR1020200017643A KR20200017643A KR20210103614A KR 20210103614 A KR20210103614 A KR 20210103614A KR 1020200017643 A KR1020200017643 A KR 1020200017643A KR 20200017643 A KR20200017643 A KR 20200017643A KR 20210103614 A KR20210103614 A KR 20210103614A
Authority
KR
South Korea
Prior art keywords
layer
substrate
inorganic
encapsulation
disposed
Prior art date
Application number
KR1020200017643A
Other languages
English (en)
Inventor
이정호
이상헌
이재일
김민주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200017643A priority Critical patent/KR20210103614A/ko
Priority to US17/161,513 priority patent/US11605798B2/en
Priority to CN202110176689.3A priority patent/CN113257872A/zh
Publication of KR20210103614A publication Critical patent/KR20210103614A/ko
Priority to US18/183,133 priority patent/US20230225151A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H01L51/5256—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H01L27/3244—
    • H01L51/0096—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • H01L2251/558—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 활성 영역, 및 상기 활성 영역의 주변에 위치하고 크랙 댐 배치 영역을 포함하는 비활성 영역이 정의된 베이스 기판; 상기 베이스 기판 상에 배치된 복수의 무기층들; 및 상기 복수의 무기층들 상에 배치되고, 봉지 무기층, 및 상기 봉지 무기층 상에 배치된 봉지 유기층을 포함하는 봉지층을 포함하고, 상기 베이스 기판은 상기 크랙 댐 배치 영역에서 제1 기판 두께를 갖는 제1 기판부들, 상기 제1 기판 두께보다 작은 제2 기판 두께를 갖고 인접한 상기 제1 기판부의 사이에 배치되고 인접한 상기 제1 기판부와 연결된 제2 기판부를 포함하고, 상기 제2 기판부는 인접한 상기 제1 기판부의 측면의 상단부를 노출하고, 상기 크랙 댐 배치 영역에서, 상기 복수의 무기층들은 상호 적층되어 무기 적층막을 구성하고, 상기 무기 적층막은 복수개이고, 복수의 상기 무기 적층막들은 상기 제1 기판부마다 배치되고, 상기 제2 기판부를 사이에 두고 이격되어 배치되며, 상기 크랙 댐 배치 영역에서, 상기 무기 적층막과 상기 봉지 무기층 사이에 배치된 비아 유기층을 더 포함하고, 상기 봉지 무기층은 상기 제1 기판부, 및 상기 제2 기판부에 걸쳐 배치되되, 적어도 하나의 단락부를 포함한다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 태블릿 PC, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하여 표시하는 표시 패널 및 다양한 입력 장치를 포함한다.
표시 패널의 베젤이 줄어듦에 따라, 표시 패널의 에지에서 인가되는 크랙 저항성이 낮아질 수 있다.
본 발명이 해결하고자 하는 과제는 표시 패널의 에지에서 인가되는 크랙에 대한 저항성이 개선된 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 활성 영역, 및 상기 활성 영역의 주변에 위치하고 크랙 댐 배치 영역을 포함하는 비활성 영역이 정의된 베이스 기판; 상기 베이스 기판 상에 배치된 복수의 무기층들; 및 상기 복수의 무기층들 상에 배치되고, 봉지 무기층, 및 상기 봉지 무기층 상에 배치된 봉지 유기층을 포함하는 봉지층을 포함하고, 상기 베이스 기판은 상기 크랙 댐 배치 영역에서 제1 기판 두께를 갖는 제1 기판부들, 상기 제1 기판 두께보다 작은 제2 기판 두께를 갖고 인접한 상기 제1 기판부의 사이에 배치되고 인접한 상기 제1 기판부와 연결된 제2 기판부를 포함하고, 상기 제2 기판부는 인접한 상기 제1 기판부의 측면의 상단부를 노출하고, 상기 크랙 댐 배치 영역에서, 상기 복수의 무기층들은 상호 적층되어 무기 적층막을 구성하고, 상기 무기 적층막은 복수개이고, 복수의 상기 무기 적층막들은 상기 제1 기판부마다 배치되고, 상기 제2 기판부를 사이에 두고 이격되어 배치되며, 상기 크랙 댐 배치 영역에서, 상기 무기 적층막과 상기 봉지 무기층 사이에 배치된 비아 유기층을 더 포함하고, 상기 봉지 무기층은 상기 제1 기판부, 및 상기 제2 기판부에 걸쳐 배치되되, 적어도 하나의 단락부를 포함한다.
상기 비아 유기층은 상기 무기 적층막의 상면, 측면, 상기 제1 기판부의 상기 제2 기판부에 의해 노출된 측면의 상단부, 및 상기 제2 기판부의 상면에 걸쳐 배치될 수 있다.
상기 비아 유기층은 상기 무기 적층막의 상면, 측면, 상기 제1 기판부의 상기 제2 기판부에 의해 노출된 측면의 상단부, 및 상기 제2 기판부의 상면에 직접 접할 수 있다.
상기 봉지 무기층은 상기 무기 적층막의 상면, 상기 무기 적층막의 측면, 및 상기 제2 기판부의 상면 상에 배치될 수 있다.
상기 봉지 무기층은 상기 비아 유기층 상에 배치된 제1 봉지 무기층, 및 상기 제1 봉지 무기층 상에 배치된 제2 봉지 무기층을 포함할 수 있다.
상기 무기 적층막의 상면 상에서 상기 제1 봉지 무기층의 제1 두께는 상기 무기 적층막의 측면 상에서 상기 제1 봉지 무기층의 제2 두께, 및 상기 제2 기판부의 상면 상에서 상기 제1 봉지 무기층의 제3 두께보다 각각 클 수 있다.
상기 무기 적층막은 상기 제1 기판부 상에 배치된 배리어층, 상기 배리어층 상의 버퍼층, 상기 버퍼층 상의 제1 게이트 절연층, 상기 제1 게이트 절연층 상의 제2 게이트 절연층, 및 상기 제2 게이트 절연층 상의 층간 절연층을 포함할 수 있다.
상기 활성 영역에서 상기 제1 게이트 절연층과 상기 제2 게이트 절연층 사이의 제1 도전층, 상기 제2 게이트 절연층과 상기 층간 절연층 사이에 배치된 제2 도전층. 및 상기 층간 절연층 상의 제3 도전층을 포함할 수 있다.
상기 활성 영역은 적어도 하나의 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터는 상기 버퍼층과 상기 제1 게이트 절연층 사이에 배치된 반도체층, 상기 제1 도전층의 게이트 전극, 상기 제3 도전층의 제1 소스 드레인 전극, 및 제2 소스 드레인 전극을 포함할 수 있다.
상기 활성 영역에서, 상기 제3 도전층 상의 제1 비아층, 상기 제1 비아층 상의 제4 도전층, 및 상기 제4 도전층 상의 제2 비아층을 더 포함할 수 있다.
상기 제2 비아층은 상기 비아 유기층과 동일층에 배치되고, 동일한 물질을 포함할 수 있다.
상기 제1 기판부의 상기 제2 기판부의 노출된 측면과 상기 비아 유기층 사이에 배치된 금속 잔여층을 더 포함할 수 있다.
상기 금속 잔여층은 상기 제4 도전층과 동일한 물질을 포함할 수 있다.
상기 무기 적층막의 측면은 상기 제1 기판부의 측면보다 돌출되어 상기 제2 기판부와 두께 방향에서 부분적으로 중첩 배치될 수 있다.
상기 봉지 무기층의 단부는 상기 베이스 기판의 단부보다 내측에 위치할 수 있다.
상기 봉지 무기층은 상기 베이스 기판의 단부까지 연장될 수 있다.
상기 크랙 댐 배치 영역은 상기 활성 영역의 주변을 따라 연장될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 활성 영역, 및 상기 활성 영역의 주변에 위치하고 크랙 댐 배치 영역을 포함하는 비활성 영역이 정의된 베이스 기판; 상기 베이스 기판 상에 배치된 복수의 무기층들; 및 상기 복수의 무기층들 상에 배치되고, 봉지 무기층, 및 상기 봉지 무기층 상에 배치된 봉지 유기층을 포함하는 봉지층을 포함하고, 상기 베이스 기판은 상기 크랙 댐 배치 영역에서 제1 기판 두께를 갖는 제1 기판부들, 상기 제1 기판 두께보다 작은 제2 기판 두께를 갖고 인접한 상기 제1 기판부의 사이에 배치되고 인접한 상기 제1 기판부와 연결된 제2 기판부를 포함하고, 상기 제2 기판부는 인접한 상기 제1 기판부의 측면의 상단부를 노출하고, 상기 제2 기판부는 이격되어 배치되고, 폭이 상이한 제1 서브 기판부, 및 제2 서브 기판부를 포함하고, 상기 크랙 댐 배치 영역에서, 상기 복수의 무기층들은 상호 적층되어 무기 적층막을 구성하고, 상기 무기 적층막은 복수개이고, 복수의 상기 무기 적층막들은 상기 제1 기판부마다 배치되고, 상기 제2 기판부를 사이에 두고 이격되어 배치되며, 상기 봉지 무기층은 상기 무기 적층막, 및 상기 베이스 기판 상에 배치된 제1 봉지 무기층, 및 상기 제1 봉지 무기층 상에 배치된 제2 봉지 무기층을 포함하고, 상기 제1 봉지 무기층, 및 상기 제2 봉지 무기층은 각각 상기 제1 기판부, 및 상기 제2 기판부에 걸쳐 배치되되, 적어도 하나의 단락부를 포함하고, 상기 제1 서브 기판부에서의 상기 제1 봉지 무기층의 두께와 상기 제2 서브 기판부에서의 상기 제1 봉지 무기층의 두께는 서로 상이하다.
상기 제1 서브 기판부의 폭은 상기 제2 서브 기판부의 폭보다 크고, 상기 제1 서브 기판부는 상기 제2 서브 기판부보다 상기 활성 영역에 더 가깝게 위치할 수 있다.
상기 제1 서브 기판부의 폭은 상기 제2 서브 기판부의 폭보다 크고, 상기 제1 서브 기판부는 상기 제2 서브 기판부보다 상기 활성 영역에 멀게 위치할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면 표시 패널의 에지에서 인가되는 크랙에 대한 저항성이 개선될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 일 실시예에 따른 활성 영역, 및 비활성 영역의 댐 배치 영역, 및 크랙 댐 배치 영역을 보여주는 평면도이다.
도 4는 도 1의 Ⅰ-Ⅰ' 선을 따라 자른 단면도이다.
도 5는 도 3의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 6은 도 3의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 7은 크랙 댐 배치 영역의 복수의 트렌치 홈의 평면 형상, 및 표시 패널의 에지로부터 인가된 크랙(CRACK)의 전파가 저지되는 것을 나타낸 모식도이다.
도 8은 다른 실시예에 따른 표시 장치의 단면도이다.
도 9는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 10 내지 도 15는 도 9의 실시예에 따른 표시 패널의 공정 단계별 단면도들이다.
도 16은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 17은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
실시예들에서, 제1 방향(DR1)과 제2 방향(DR2)은 서로 다른 방향으로 상호 교차한다. 도 1의 평면도에서는 설명의 편의상 세로 방향인 제1 방향(DR1)과 가로 방향인 제2 방향(DR2)이 정의되어 있다. 이하의 실시예들에서 제1 방향(DR1) 일측은 평면도상 상측 방향을, 제1 방향(DR1) 타측은 평면도상 하측 방향을, 제2 방향(DR2) 일측은 평면도상 우측 방향을 제2 방향(DR2) 타측은 평면도상 좌측 방향을 각각 지칭하는 것으로 한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 게임기, 디지털 카메라 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 활성 영역(AAR)과 비활성 영역(NAR)을 포함한다. 표시 장치(1)에서, 화면을 표시하는 부분을 표시 영역으로, 화면을 표시하지 않는 부분을 비표시 영역으로 정의하고, 터치 입력의 감지가 이루어지는 영역을 터치 영역으로 정의하면, 표시 영역과 터치 영역은 활성 영역(AAR)에 포함될 수 있다. 표시 영역과 터치 영역은 중첩할 수 있다. 즉, 활성 영역(AAR)은 표시도 이루어지고 터치 입력의 감지도 이루어지는 영역일 수 있다. 활성 영역(AAR)의 형상은 직사각형 또는 모서리가 둥근 직사각형일 수 있다. 예시된 활성 영역(AAR)의 형상은 모서리가 둥글고 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형이다. 그러나, 이에 제한되는 것은 아니고, 활성 영역(AAR)은 제2 방향(DR2)이 제1 방향(DR1)보다 긴 직사각형 형상, 정사각형이나 기타 다각형 또는 원형, 타원형 등과 같은 다양한 형상을 가질 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치될 수 있다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4변)을 둘러쌀 수 있다. 그러나, 이에 제한되는 것은 아니며, 예컨대 활성 영역(AAR)의 상측변 부근이나, 좌우 측변 부근에는 비활성 영역(NAR)이 배치되지 않을 수도 있다.
비활성 영역(NAR)에는 활성 영역(AAR)(표시 영역이나 터치 영역)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 비활성 영역(NAR)은 표시 영역을 포함하지 않을 수 있다. 나아가, 비활성 영역(NAR)은 터치 영역을 포함하지 않을 수 있다. 다른 실시예에서, 비활성 영역(NAR)은 일부의 터치 영역을 포함할 수도 있고, 해당 영역에 압력 센서 등과 같은 센서 부재가 배치될 수도 있다. 몇몇 실시예에서, 활성 영역(AAR)은 화면이 표시되는 표시 영역과 완전히 동일한 영역이 되고, 비활성 영역(NAR)은 화면이 표시되지 않는 비표시 영역과 완전히 동일한 영역이 될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(10)을 포함한다. 표시 패널(10)의 예로는 유기발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 양자점 발광 표시 패널, 액정 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널, 전기영동 표시 패널, 전기습윤 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(10)의 일 예로서, 유기발광 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 패널(10)은 복수의 화소를 포함할 수 있다. 복수의 화소는 행렬 방향으로 배열될 수 있다. 각 화소의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 각 화소는 발광 영역을 포함할 수 있다. 각 발광 영역은 화소의 형상과 동일할 수도 있지만, 상이할 수도 있다. 예를 들어, 화소의 형상이 직사각형 형상인 경우, 해당 화소의 발광 영역의 형상은 직사각형, 마름모, 육각형, 팔각형, 원형 등 다양한 형상을 가질 수 있다.
표시 장치(1)는 터치 입력을 감지하는 터치 부재를 더 포함할 수 있다. 터치 부재는 표시 패널(10)과 별도의 패널이나 필름으로 제공되어 표시 패널(10) 상에 부착될 수도 있지만, 표시 패널(10) 내부에 터치층의 형태로 제공될 수도 있다.
표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉시블 기판을 포함할 수 있다. 그에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 패널이 벤딩되는 영역인 벤딩 영역(BR)을 포함할 수 있다. 벤딩 영역(BR)을 중심으로 표시 패널(10)은 벤딩 영역(BR)의 일측에 위치하는 메인 영역(MR)과 벤딩 영역(BR)의 타측에 위치하는 서브 영역(SR)으로 구분될 수 있다.
표시 패널(10)의 표시 영역은 메인 영역(MR) 내에 배치될 수 있다. 일 실시예에서 메인 영역(MR)에서 표시 영역의 주변 에지 부분, 벤딩 영역(BR) 전체 및 서브 영역(SR) 전체가 비표시 영역이 될 수 있다. 그러나, 이에 제한되는 것은 아니고, 벤딩 영역(BR) 및/또는 서브 영역(SR)도 표시 영역을 포함할 수도 있다.
메인 영역(MR)은 대체로 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되지 않고, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역이 배치될 수 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역이 되거나, 해당 부위에 표시 영역과 비표시 영역이 혼재될 수도 있다.
벤딩 영역(BR)은 메인 영역(MR)의 제1 방향(DR1) 일측에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 하측 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BR)의 연결부는 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BR)에서 표시 패널(10)은 두께 방향으로 하측 방향, 다시 말하면 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BR)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 항하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(10)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)의 폭(제2 방향(DR2)의 폭)은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
서브 영역(SR)은 도 1에 도시된 바와 같이 제1 패드 영역(PA1), 및 제1 패드 영역(PA1)보다 평면상 벤딩 영역(SR)보다 멀게 위치하는 제2 패드 영역(PA2)을 포함할 수 있다. 서브 영역(SR)의 제1 패드 영역(PA1)에는 구동칩(20)이 배치될 수 있다. 구동칩(20)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 상기 집적 회로는 디스플레이용 집적 회로 및/또는 터치 유닛용 집적 회로를 포함할 수 있다. 디스플레이용 집적 회로와 터치 유닛용 집적 회로는 별도의 칩으로 제공될 수도 있고, 하나의 칩에 통합되어 제공될 수도 있다.
표시 패널(10)의 서브 영역(SR)의 제2 패드 영역(PA2)에는 복수의 디스플레이 신호 배선 패드 및 터치 신호 배선 패드를 포함할 수 있다. 표시 패널(10)의 서브 영역(SR)의 제2 패드 영역(PA2)에는 가요성 인쇄 회로 필름(30)이 연결될 수 있다. 가요성 인쇄 회로 필름(30)은 연성 인쇄회로기판이나 필름일 수 있다.
도 3은 일 실시예에 따른 활성 영역, 및 비활성 영역의 댐 배치 영역, 및 크랙 댐 배치 영역을 보여주는 평면도이다.
도 3을 참조하면, 비활성 영역(NAR)은 댐 배치 영역(DP), 및 크랙 댐 배치 영역(CDP)을 포함할 수 있다. 댐 배치 영역(DP), 및 크랙 댐 배치 영역(CDP)은 활성 영역(AAR)의 주변에 배치되고, 활성 영역(AAR)의 테두리를 따라 연장될 수 있다. 댐 배치 영역(DP)은 크랙 댐 배치 영역(CDP)과 활성 영역(AAR)의 사이에 배치될 수 있다.
댐 배치 영역(DP)에는 복수의 댐 구조물(도 5의 DAM1, DAM2 참조)들이 배치되고, 크랙 댐 배치 영역(CDP)에는 복수의 트렌치 홈(도 6의 TH1, TH2, TH3 참조)들이 배치될 수 있다.
도 4는 도 1의 Ⅰ-Ⅰ' 선을 따라 자른 단면도이다. 도 5는 도 3의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다. 도 6은 도 3의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 4를 참조하면, 표시 패널(10)은 베이스 기판(101), 베이스 기판(101) 상에 배치된 복수의 도전층, 복수의 절연층, 및 유기발광층을 포함한다.
더욱 구체적으로 설명하면, 베이스 기판(101)은 그 위에 배치되는 각 층들을 지지할 수 있다. 베이스 기판은 활성 영역(AAR) 및 비활성 영역(NAR)에 걸쳐 배치될 수 있다. 베이스 기판(101)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 베이스 기판(101)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(PI)를 들 수 있지만, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 베이스 기판(101)은 유리, 석영 등으로 이루어진 리지드(rigid) 기판일 수도 있다.
베이스 기판(101)은 상부의 배리어층(102)을 바라보는 일면(101u)(또는 상면), 및 일면(101u)의 반대면인 타면(또는 하면)을 포함할 수 있다. 베이스 기판(101)은 활성 영역(AAR)에서 대체로 평탄할 수 있다. 예를 들어, 베이스 기판(101)의 일면(101u)은 활성 영역(AAR)에서 직선 형상을 가질 수 있다. 베이스 기판(101)은 비활성 영역(NAR)의 크랙 댐 배치 영역(CDP)에서 두께가 서로 상이한 두 개의 부분으로 구분될 수 있다. 크랙 댐 배치 영역(CDP)에서, 베이스 기판(101)은 제1 기판 두께(ta)를 갖는 제1 기판부(101a), 및 제2 기판 두께(tb)를 갖는 제2 기판부(101b)를 포함할 수 있다. 제2 두께(t2)는 제1 두께(t1)보다 작을 수 있다.
제1 기판부(101a)는 활성 영역(AAR)에서의 베이스 기판(101)과 실질적으로 동일한 두께를 가질 수 있다. 예를 들어, 제1 기판부(101a)는 활성 영역(AAR)에서의 베이스 기판(101)과 실질적으로 동일할 수 있다. 예를 들어, 제1 기판부(101a)의 일면(101u)은 활성 영역(AAR)에서의 베이스 기판(101)의 일면(101u)과 동일선에 위치할 수 있다.
제2 기판부(101b)의 일면(101u)은 제1 기판부(101a)의 일면(101u)보다 하부에 위치할 수 있다. 제2 기판부(101b)는 제1 기판부(101a)보다 하부로 만입되어 배치될 수 있다. 제2 기판부(101b)는 제1 기판부(101a)와 물리적으로 연결될 수 있다. 제2 기판부(101b)는 평면상 인접한 제1 기판부(101a)들 사이에 배치될 수 있다. 제2 기판부(101b)는 인접한 제1 기판부(101a)의 측면의 상단부(101s)를 노출할 수 있다. 인접한 제1 기판부(101a)의 일면(101u)의 연장선, 인접한 제1 기판부(101a)의 측면의 상단부(101s)들, 및 제2 기판부(101b)의 일면(101u)으로 둘러싸인 공간은 리세스 패턴으로 지칭될 수 있다. 예를 들어, 상기 리세스 패턴은 트렌치(Trench) 형상을 가질 수 있다. 상기 리세스 패턴은 활성 영역(AAR)의 주변을 따라 연장될 수 있다. 예를 들어, 상기 리세스 패턴은 크랙 댐 배치 영역(CDP)을 따라 연장될 수 있다.
상기 리세스 패턴은 베이스 기판(101)의 단부(예컨대, 도 1의 제2 방향(DR2) 일측 장변측 단부)에서 발생된 크랙이 상기 리세스 패턴에 도달하면, 상기 리세스 패턴의 연장 방향을 따라 이동하다 소멸되도록 유도하는 역할을 할 수 있다.
일 실시예에 따른 제2 기판부(101b)의 개수는 3개일 수 있다. 예를 들어, 상기 리세스 패턴의 개수는 3개일 수 있다. 예를 들어, 상기 리세스 패턴은 베이스 기판(101)의 단부(도 1의 제2 방향(DR2) 일측 장변측 단부)에서 먼 순(또는 활성 영역(AAR)에 가까운 순)으로 배치된 제1 리세스 패턴(TH1), 제2 리세스 패턴(TH2), 및 제3 리세스 패턴(TH3)을 포함할 수 있다.
각 리세스 패턴(TH1~TH3)은 소정의 폭(W1~W3)을 가질 수 있다. 예를 들어, 제1 리세스 패턴(TH1)은 제1 폭(W1)을 갖고, 제2 리세스 패턴(TH2)은 제2 폭(W2)을 갖고, 제3 리세스 패턴(TH3)은 제3 폭(W3)을 가질 수 있다. 제1 폭(W1)은 제2 폭(W2), 및 제3 폭(W3)보다 클 수 있고, 제2 폭(W2)은 제3 폭(W3)보다 클 수 있다. 예를 들어, 제1 폭(W1)은 약 5um일 수 있고, 제2 폭(W2)은 약 4um일 수 있고, 제3 폭(W3)은 약 3um일 수 있다.
통상적으로, 상기 리세스 패턴의 폭이 클수록 크랙 소멸 효과가 클 수 있다. 일 실시예에 따른 표시 장치(1)는 활성 영역(AAR)에 가까운 순으로 큰 폭을 갖는 리세스 패턴(TH1~TH3)을 배치함으로써, 활성 영역(AAR)에 도달하는 크랙의 크기를 순차적으로 줄일 수 있다.
도 6에서는 상기 리세스 패턴의 개수가 3개인 것으로 예시되었으나, 상기 리세스 패턴의 개수는 이에 제한되지 않고, 1개, 2개, 또는 4개이상일 수도 있다.
베이스 기판(101) 상에 배리어층(102)이 배치될 수 있다. 배리어층(102)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 배리어층(102)은 활성 영역(AAR), 및 비활성 영역(NAR)에 배치될 수 있다. 배리어층(102)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 배리어층(102)은 크랙 댐 배치 영역(CDP)에서, 제2 기판부(101b)와는 대체로 두께 방향에서 중첩 배치되지 않을 수 있다. 도면에서는 배리어층(102)이 단일막으로 이루어져 있음을 도시하였으나, 경우에 따라 배리어층(102)은 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
배리어층(102) 상에 버퍼층(103)이 배치될 수 있다. 버퍼층(103)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(103)은 활성 영역(AAR), 및 비활성 영역(NAR)에 배치될 수 있다. 버퍼층(103)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 버퍼층(103)은 크랙 댐 배치 영역(CDP)에서, 제2 기판부(101b)와는 대체로 두께 방향에서 중첩 배치되지 않을 수 있다.
배리어층(102), 및 버퍼층(103)의 리세스 패턴(TH1~TH3)에 인접한 측면은 두께 방향에서 정렬될 수 있다.
버퍼층(103) 상에는 반도체층(105)이 배치될 수 있다. 반도체층(105)은 박막 트랜지스터의 채널을 이룬다. 반도체층(105)은 활성 영역(AAR)의 각 화소에 배치되고, 경우에 따라 비활성 영역(NAR)에도 배치될 수 있다.
반도체층(105)은 소스/드레인 영역 및 활성 영역을 포함할 수 있다. 반도체층(105)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 다른 실시예에서, 반도체층(105)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, 산화물 반도체를 포함할 수 있다.
반도체층(105) 상에는 제1 게이트 절연층(111)이 배치될 수 있다. 제1 게이트 절연층(111)은 활성 영역(AAR), 및 비활성 영역(NAR)에 배치될 수 있다. 제1 게이트 절연층(111)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 제1 게이트 절연층(111)은 크랙 댐 배치 영역(CDP)에서, 제2 기판부(101b)와는 대체로 두께 방향에서 중첩 배치되지 않을 수 있다.
제1 게이트 절연층(111) 상에는 제1 도전층(120)이 배치될 수 있다. 일 실시예에서 제1 도전층(120)은 박막 트랜지스터의 게이트 전극(121), 및 유지 커패시터의 제1 전극(123)을 포함할 수 있다.
박막 트랜지스터의 게이트 전극(121), 및 유지 커패시터의 제1 전극(123)은 동일한 공정 하에서 동일한 물질로 형성될 수 있다. 일례로, 제1 도전층(120)은 각각 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 또한, 도면에서는 제1 도전층(120)이 단일막인 경우만을 도시하였으나, 경우에 따라, 제1 도전층(120)은 다층막으로 형성될 수 있다. 이 경우, 제1 도전층(120)의 다층막은 상술한 금속 중 서로 다른 금속의 적층막으로 형성될 수 있다.
제1 도전층(120)은 비활성 영역(AAR)에 배치된 크랙 감지선(MCDL)을 더 포함할 수 있다. 크랙 감지선(MCDL)은 게이트 전극(121)과 동일한 공정 하에서 동일한 물질로 형성될 수 있다.
제1 도전층(120) 상에는 제2 게이트 절연층(112)이 배치될 수 있다. 제1 게이트 절연층(111)은 활성 영역(AAR), 및 비활성 영역(NAR)에 배치될 수 있다. 제1 게이트 절연층(111)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 제1 게이트 절연층(111)은 크랙 댐 배치 영역(CDP)에서, 제2 기판부(101b)와는 대체로 두께 방향에서 중첩 배치되지 않을 수 있다.
제2 게이트 절연층(112)은 제1 도전층(120)과 제2 도전층(130)을 절연시킬 수 있다.
제2 게이트 절연층(112) 상에는 제2 도전층(130)이 배치될 수 있다. 제2 도전층(130)은 유지 커패시터의 제2 전극(131)을 포함할 수 있다. 유지 커패시터의 제2 전극(131)은 제2 게이트 절연층(112)을 사이에 두고 제1 전극(123)과 중첩할 수 있다. 즉, 제1 전극(123)과 제2 전극(131)은 제2 게이트 절연층(112)을 유전막으로 하는 유지 커패시터를 이룰 수 있다.
제2 도전층(130)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 일 실시예에서, 제2 도전층(130)은 상술한 제1 도전층(120)과 동일한 물질로 이루어질 수 있다.
도면에서는 단일막의 제2 도전층(130)을 도시하였으나, 경우에 따라, 제2 도전층(130)은 다층막으로 이루어질 수도 있다.
제2 도전층(130) 상에는 층간 절연층(113)이 배치된다. 층간 절연층(113)은 제2 도전층(130)과 제3 도전층(140)을 절연시킬 수 있다.
층간 절연층(113)은 활성 영역(AAR), 및 비활성 영역(NAR)에 배치될 수 있다. 층간 절연층(113)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 층간 절연층(113)은 크랙 댐 배치 영역(CDP)에서, 제2 기판부(101b)와는 대체로 두께 방향에서 중첩 배치되지 않을 수 있다.
층간 절연층(113) 상에는 제3 도전층(140)이 배치될 수 있다. 일 실시예에서 제3 도전층(140)은 박막 트랜지스터의 제1 소스/드레인 전극(141), 제2 소스/드레인 전극(143), 및 전원 전압 전극(145)을 포함할 수 있다. 박막 트랜지스터의 제1 소스/드레인 전극(141), 제2 소스/드레인 전극(143), 및 전원 전압 전극(145)은 층간 절연층(113), 제2 게이트 절연층(112) 및 제1 게이트 절연층(111)을 관통하는 컨택홀을 통해 각각 반도체층(105)의 소스 영역 및 드레인 영역과 전기적으로 연결될 수 있다.
제3 도전층(140)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층(140)은 도면에 도시된 바와 같이 각각 단일막일 수 있다. 다만, 이에 제한되는 것은 아니고, 제3 도전층(140)은 다층막일 수 있다. 예를 들어, 제3 도전층(140)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
제3 도전층(140) 상에는 제1 비아층(114)이 배치될 수 있다. 제1 비아층(114)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제1 비아층(114)은 활성 영역(AAR), 및 비활성 영역(NAR)에 배치될 수 있다. 제1 비아층(114)은 비활성 영역(NAR)에서 활성 영역(AAR)과 비활성 영역(NAR)의 경계로부터 댐 배치 영역(DP) 전(제1 비아층(114)의 측면과 댐 배치 영역(DP)은 이격됨)까지 배치되고, 댐 배치 영역(DP)에 배치될 수 있다. 제1 비아층(114)은 댐 배치 영역(DP)에서 제2 댐(DAM2)의 일부를 구성할 수 있다. 제2 댐(DAM2)의 일부를 구성하는 제1 비아층(114)은 층간 절연층(113) 상에 직접 배치될 수 있다.
제1 비아층(114) 상에는 제4 도전층(150)이 배치될 수 있다. 제4 도전층(150)은 데이터 신호선(151), 연결 전극(153), 전원 전압 라인(155)을 포함할 수 있다. 데이터 신호선(151)은 제1 비아층(114)을 관통하는 컨택홀을 통해 박막 트랜지스터의 제1 소스/드레인 전극(141)과 전기적으로 연결될 수 있다. 연결 전극(153)은 제1 비아층(114)을 관통하는 컨택홀을 통해 박막 트랜지스터의 제2 소스/드레인 전극(143)과 전기적으로 연결될 수 있다. 전원 전압 라인(155)은 제1 비아층(114)을 관통하는 컨택홀을 통해 전원 전압 전극(145)과 전기적으로 연결될 수 있다.
제4 도전층(150)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제4 도전층(150)이 단일막일 수 있지만, 이에 제한되는 것은 아니고, 다층막으로 이루어질 수도 있다. 예를 들어, 제4 도전층(150)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
제4 도전층(150) 상에는 제2 비아층(115)이 배치된다. 제2 비아층(115)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제2 비아층(115)은 비활성 영역(NAR)에서 활성 영역(AAR)과 비활성 영역(NAR)의 경계로부터 댐 배치 영역(DP) 전(제2 비아층(115)의 측면과 댐 배치 영역(DP)은 이격됨)까지 배치될 수 있다. 활성 영역(AAR)과 비활성 영역(NAR)의 경계로부터 댐 배치 영역(DP) 전(제2 비아층(115)의 측면과 댐 배치 영역(DP)은 이격됨)까지 배치된 제2 비아층(115)은 제1 비아층(114)의 측면을 덮을 수 있다. 제2 비아층(115)은 댐 배치 영역(DP)에 더 배치될 수 있다. 제2 비아층(115)은 댐 배치 영역(DP)에서 제1 댐(DAM1), 및 제2 댐(DAM2)의 일부를 각각 구성할 수 있다. 제1 댐(DAM1)의 일부를 구성하는 제2 비아층(115)은 층간 절연층(113) 상에 직접 배치될 수 있고, 제2 댐(DAM2)의 일부를 구성하는 제2 비아층(115)은 제1 비아층(114) 상에 직접 배치될 수 있다.
제2 비아층(115)은 크랙 댐 배치 영역(CDP)에 더 배치될 수 있다.
크랙 댐 배치 영역(CDP)의 제1 기판부(101a)에 위치한 배리어층(102), 버퍼층(103), 게이트 절연층(111, 112), 및 층간 절연층(113)은 상부 방향으로 순차 적층될 수 있다. 크랙 댐 배치 영역(CDP)의 제1 기판부(101a)에서, 상부 방향으로 순차 적층된 배리어층(102), 버퍼층(103), 게이트 절연층(111, 112), 및 층간 절연층(113)은 무기 적층막으로 지칭될 수 있다. 상기 무기 적층막은 제1 기판부(101a)의 모든 영역에 배치될 수 있지만, 제2 기판부(101b)에는 배치되지 않을 수 있다. 제2 기판부(101b)에 인접한 제1 기판부(101a)들이 위치한 상기 무기 적층막은 제2 기판부(101b)를 사이에 두고 이격되어 배치될 수 있다.
상기 무기 적층막의 측면은 하부의 제1 기판부(101a)의 측면의 상단부(101s)와 두께 방향에서 정렬될 수 있다. 상기 무기 적층막은 제2 기판부(101b)와 두께 방향에서 중첩 배치되지 않을 수 있다.
크랙 댐 배치 영역(CDP)에 배치된 제2 비아층(115)(또는 비아 유기층)은 제1 기판부(101a) 상에서, 상기 무기 적층막과 제1 봉지 무기층(183) 사이에 배치되고, 상기 무기 적층막의 측면 상에서, 상기 무기 적층막의 측면과 제1 봉지 무기층(183) 사이에 배치되고, 제2 기판부(101b) 상에서, 제2 기판부(102b)의 일면(101u)과 제1 봉지 무기층(183) 사이에 배치될 수 있다. 크랙 댐 배치 영역(CDP)에 배치된 제2 비아층(115)은 제1 기판부(101a) 상에서, 상기 무기 적층막과 제1 봉지 무기층(183) 사이에 직접 개재되고, 상기 무기 적층막의 측면 상에서, 상기 무기 적층막의 측면과 제1 봉지 무기층(183) 사이에 직접 개재되며, 제2 기판부(101b) 상에서, 제2 기판부(102b)의 일면(101u)과 제1 봉지 무기층(183) 사이에 직접 개재될 수 있다. 본 명세서에서 직접 개재된다는 것은 해당 개재된 구성이 인접한 구성들에 직접 접하는 것을 의미한다.
크랙 댐 배치 영역(CDP)에 배치된 제2 비아층(115)(또는 비아 유기층)은 연속적으로 배치될 수 있다.
제2 비아층(115) 상에는 애노드 전극(161)이 배치된다. 애노드 전극(161)은 제2 비아층(115)을 관통하는 컨택홀을 통해 연결 전극(153)과 연결되고, 그를 통해 박막 트랜지스터의 제2 소스/드레인 전극(143)과 전기적으로 연결될 수 있다.
애노드 전극(161) 상에는 화소 정의막(116)이 배치될 수 있다. 화소 정의막(116)은 애노드 전극(161)을 노출하는 개구부를 포함할 수 있다. 화소 정의막(116)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 일 실시예로, 화소 정의막(116)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등의 재료를 포함할 수 있다.
화소 정의막(116)은 댐 배치 영역(DP)에 더 배치될 수 있다. 화소 정의막(116)은 댐 배치 영역(DP)에서 제1 댐(DAM1), 및 제2 댐(DAM2)의 일부를 각각 구성할 수 있다. 제1 댐(DAM1)의 일부를 구성하는 화소 정의막(116)은 제2 비아층(115) 상에 직접 배치될 수 있고, 제2 댐(DAM2)의 일부를 구성하는 화소 정의막(116)은 제2 비아층(115) 상에 직접 배치될 수 있다.
애노드 전극(161) 상면 및 화소 정의막(116)의 개구부 내에는 유기층(162)이 배치될 수 있다. 유기층(162)은 화소 정의막(116)의 개구부에서 화소 정의막(116) 상면에까지 연장되어 배치될 수 있다. 몇몇 실시예에서, 유기층(162)은 화소 정의막(116) 개구부 내에만 배치될 수도 있다. 유기층(162)은 유기 발광층, 정공 주입/수송층, 전자 주입/수송층을 포함할 수 있다. 유기층(162)과 화소 정의막(116) 상에는 캐소드 전극(163)이 배치된다. 캐소드 전극(163)은 복수의 화소에 걸쳐 배치된 공통 전극일 수 있다. 애노드 전극(161), 유기층(162), 및 캐소드 전극(163)은 유리 발광 소자(160)를 구성할 수 있다.
유기층(162) 상에는 박막 봉지층(180)이 배치된다. 박막 봉지층(180)은 유기 발광 소자(160)를 덮을 수 있다. 박막 봉지층(180)은 무기막과 유기막이 교대로 적층된 적층막일 수 있다. 예컨대, 박막 봉지층(180)은 순차 적층된 제2 봉지 무기층(183), 봉지 유기층(182), 및 제2 봉지 무기층(183)을 포함할 수 있다.
박막 봉지층(180)의 순차 적층된 제2 봉지 무기층(183), 봉지 유기층(182), 및 제2 봉지 무기층(183)은 활성 영역(AAR), 및 비활성 영역(NAR)에 배치될 수 있다.
봉지 유기층(182)은 비활성 영역(NAR)에서, 활성 영역(AAR)과 비활성 영역(NAR)의 경계로부터 제1 댐(DAM1)까지 배치될 수 있고, 제1 댐(DAM1)의 외측에는 배치되지 않을 수 있다. 예를 들어, 봉지 유기층(182)은 제1 댐(DAM1)의 측면, 및 상면의 일부에까지 배치될 수 있다.
봉지 무기층(181, 183)은 제1 댐(DAM1)의 측면, 및 상면의 일부에까지 배치된 봉지 유기층(182)을 둘러쌀 수 있다. 예를 들어, 봉지 무기층(181, 183)은 제1 댐(DAM1)의 측면, 및 상면의 일부에까지는 봉지 유기층(182)을 사이에 두고 이격되지만, 제1 댐(DAM1)의 상면의 다른 일부로부터 외측까지는 서로 직접 접할 수 있다. 봉지 무기층(181, 183)은 댐 배치 영역(DP), 및 크랙 댐 배치 영역(CDP)에 더 배치될 수 있다. 활성 영역(AAR)으로부터 크랙 댐 배치 영역(CDP) 전까지 봉지 무기층(181, 183)은 끊어지지 않고 연속적으로 배치될 수 있다. 봉지 무기층(181, 183)은 크랙 댐 배치 영역(CDP)과 베이스 기판(101)의 단부 사이에는 배치되지 않고, 상기 무기 적층막의 상면을 노출할 수 있다.
크랙 댐 배치 영역(CDP)에서, 봉지 무기층(181, 183)은 각 층 별로, 적어도 하나의 단락부를 포함할 수 있다.
제1 기판부(101a) 상에서, 제2 비아층(115)의 하부 구조체의 표면 높이는 제2 기판부(101b) 상에서, 제2 비아층(115)의 하부 구조체의 표면 높이보다 클 수 있다(예를 들어, 제1 기판부(101a) 상에서의 제2 비아층(115)의 하부 구조체, 및 제2 기판부(101b) 상에서의 제2 비아층(115)의 하부 구조체 간의 단차 구조가 형성됨). 제1 기판부(101a) 상에서, 제2 비아층(115)의 하부 구조체의 표면 높이는 실질적으로, 제1 기판부(101a)의 제2 기판부(101b)보다 상부 방향으로 돌출된 높이(ta-tb), 및 상기 무기 적층막의 두께의 합과 동일할 수 있다. 제1 기판부(101a) 상에서, 제2 비아층(115)의 하부 구조체의 표면 높이가 제2 기판부(101b) 상에서, 제2 비아층(115)의 하부 구조체의 표면 높이보다 큼으로써, 봉지 무기층(181, 183)의 성막 단락을 유도할 수 있다.
더욱 구체적으로 설명하면, 봉지 무기층(181, 183)은 상기 무기 적층막의 상면 상, 상기 무기 적층막의 측면 상, 제1 기판부(101a)의 노출된 측면의 상단부(101s) 상, 및 제2 기판부(101b)의 상면(101u) 상에 각각 배치되되, 성막 시, 상술된 제1 기판부(101a) 상에서의 제2 비아층(115)의 하부 구조체, 및 제2 기판부(101b) 상에서의 제2 비아층(115)의 하부 구조체 간의 단차 구조로 인해, 도 6에 예시된 바와 같이, 제2 기판부(101b)의 상면(101u) 상의 봉지 무기층(181, 183)과 제1 기판부(101a)의 노출된 측면의 상단부(101s) 상의 봉지 무기층(181, 183) 간의 층별로 단락부가 발생될 수 있다. 도 6에 예시된 단락부 위치는 예시적인 것으로, 이에 제한되는 것은 아니다.
봉지 무기층(181, 183)은 위치별 다른 두께를 가질 수 있다.
예를 들어, 상기 무기 적층막의 상면 상의 제2 봉지 무기층(183)은 제1 두께(t1)를 갖고, 상기 무기 적층막의 측면 상의 제2 봉지 무기층(183)은 제2 두께(t2)를 갖고, 제1 리세스 패턴(TH1)을 형성하는 제2 기판부(101b)의 상면(101u) 상의 제2 봉지 무기층(183)은 제3 두께(t3)를 가질 수 있다. 제1 두께(t1)는 제2 두께(t2), 및 제3 두께(t3)보다 각각 클 수 있다. 이는 제1 봉지 무기층 물질을 제1 리세스 패턴(TH1), 및 이의 주변에 성막할 때 상술된 제1 기판부(101a) 상에서의 제2 비아층(115)의 하부 구조체, 및 제2 기판부(101b) 상에서의 제2 비아층(115)의 하부 구조체 간의 단차 구조로 인해, 제1 기판부(101a) 상에서의 제2 비아층(115)의 하부 구조체 상에는 상기 제1 봉지 무기층 물질의 성막이 잘되지만, 제2 기판부(101b) 상이나, 제1 기판부(101a)의 노출된 측면의 상단부(101s) 상에서는 상기 제1 봉지 무기층 물질의 성막이 잘 이루어지지 않기 때문이다.
특히, 제2 기판부(101b) 상이나, 제1 기판부(101a)의 노출된 측면의 상단부(101s) 상의 제2 봉지 무기층(183)의 두께는 상기 리세스 패턴의 폭에 따라서도 달라질 수 있다. 예를 들어, 제2 기판부(101b) 상이나, 제1 기판부(101a)의 노출된 측면의 상단부(101s) 상의 제2 봉지 무기층(183)의 두께는 상기 리세스 패턴의 폭이 클수록 커질 수 있다. 예를 들어, 제1 리세스 패턴(TH1)의 제2 봉지 무기층(183)의 제3 두께(t3)는 제2 리세스 패턴(TH2)의 제2 봉지 무기층(183)의 제4 두께(t4), 및 제3 리세스 패턴(TH3)의 제2 봉지 무기층(183)의 제5 두께(t5)보다 각각 클 수 있다. 이는, 상기 리세스 패턴의 폭이 작을수록 제2 기판부(101b) 상에 상기 제1 봉지 무기층 물질이 잘 성막되지 않기 때문이다.
상기 무기 적층막의 상면 상의 제2 봉지 무기층(183)은 제6 두께(t6)를 갖고, 상기 무기 적층막의 측면 상의 제2 봉지 무기층(183)은 제7 두께(t7)를 갖고, 제1 리세스 패턴(TH1)을 형성하는 제2 기판부(101b)의 상면(101u) 상의 제2 봉지 무기층(183)은 제8 두께(t8)를 가질 수 있다. 제1 두께(t1)는 제7 두께(t7), 및 제8 두께(t8)보다 각각 클 수 있다. 이는 제2 봉지 무기층 물질을 제1 리세스 패턴(TH1), 및 이의 주변에 성막할 때 상술된 제1 기판부(101a) 상에서의 제2 비아층(115)의 하부 구조체, 및 제2 기판부(101b) 상에서의 제2 비아층(115)의 하부 구조체 간의 단차 구조로 인해, 제1 기판부(101a) 상에서의 제2 비아층(115)의 하부 구조체 상에는 상기 제2 봉지 무기층 물질의 성막이 잘되지만, 제2 기판부(101b) 상이나, 제1 기판부(101a)의 노출된 측면의 상단부(101s) 상에서는 상기 제2 봉지 무기층 물질의 성막이 잘 이루어지지 않기 때문이다.
특히, 제2 기판부(101b) 상이나, 제1 기판부(101a)의 노출된 측면의 상단부(101s) 상의 제2 봉지 무기층(183)의 두께는 상기 리세스 패턴의 폭에 따라서도 달라질 수 있다. 예를 들어, 제2 기판부(101b) 상이나, 제1 기판부(101a)의 노출된 측면의 상단부(101s) 상의 제2 봉지 무기층(183)의 두께는 상기 리세스 패턴의 폭이 클수록 커질 수 있다. 예를 들어, 제1 리세스 패턴(TH1)의 제2 봉지 무기층(183)의 제8 두께(t8)는 제2 리세스 패턴(TH2)의 제2 봉지 무기층(183)의 제9 두께(t9), 및 제3 리세스 패턴(TH3)의 제2 봉지 무기층(183)의 제10 두께(t10)보다 각각 클 수 있다. 이는, 상기 리세스 패턴의 폭이 작을수록 제2 기판부(101b) 상에 상기 제2 봉지 무기층 물질이 잘 성막되지 않기 때문이다.
도 7은 크랙 댐 배치 영역의 복수의 트렌치 홈의 평면 형상, 및 표시 패널의 에지로부터 인가된 크랙(CRACK)의 전파가 저지되는 것을 나타낸 모식도이다.
도 7을 도 6과 함께 참조하면, 크랙(CRACK)은 표시 패널(도 1의 10 참조)의 단부로부터 인가될 수 있다. 크랙은 표시 패널(10)의 단부 근처에 위치한 봉지 무기층(181, 183)을 통해 활성 영역(AAR)으로 전파될 수 있다. 비활성 영역(NAR)의 영역(예를 들어, 베젤 영역)이 작아질수록 크랙(CRACK)이 활성 영역(AAR)으로 전파되는 것을 방지하기 위한 별도의 크랙 댐을 형성하는 것이 쉽지 않을 수 있다. 다만, 일 실시예에 따른 표시 장치(1)는 별도의 공간을 마련하여 크랙 댐을 형성하지 않더라도, 베이스 기판(101)이 상기 리세스 패턴을 포함함으로써, 베이스 기판(101)의 단부에서 발생된 크랙이 상기 리세스 패턴에 도달하면 상기 리세스 패턴의 연장 방향을 따라 소멸되도록 유도할 수 있다. 이를 통해, 크랙(CRACK)이 활성 영역(AAR)으로 전파되는 것을 방지할 수 있다. 나아가, 제1 기판부(101a) 상에서, 제2 비아층(115)의 하부 구조체의 표면 높이가 제2 기판부(101b) 상에서, 제2 비아층(115)의 하부 구조체의 표면 높이보다 큼으로써, 봉지 무기층(181, 183)의 성막 단락을 유도할 수 있다. 이를 통해, 표시 패널(10)의 단부로부터 인가된 크랙이 표시 패널(10)의 단부 근처에 위치한 봉지 무기층(181, 183)을 통해 활성 영역(AAR)으로 전파되는 것을 미연에 방지할 수 있다.
도 8은 다른 실시예에 따른 표시 장치의 단면도이다.
도 8을 참조하면, 본 실시예에 따른 표시 장치(2)는 봉지 무기층(181_1, 183_1)이 베이스 기판(101)의 단부까지 연장된다는 점에서, 도 6에 따른 표시 장치(1)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(2)는 봉지 무기층(181_1, 183_1)이 베이스 기판(101)의 단부까지 연장될 수 있다.
본 실시예의 경우에도, 크랙(CRACK)은 표시 패널(도 1의 10 참조)의 단부로부터 인가될 수 있다. 크랙은 표시 패널(10)의 단부 근처에 위치한 봉지 무기층(181_1, 183_1)을 통해 활성 영역(AAR)으로 전파될 수 있다. 비활성 영역(NAR)의 영역(예를 들어, 베젤 영역)이 작아질수록 크랙(CRACK)이 활성 영역(AAR)으로 전파되는 것을 방지하기 위한 별도의 크랙 댐을 형성하는 것이 쉽지 않을 수 있다. 다만, 일 실시예에 따른 표시 장치(1)는 별도의 공간을 마련하여 크랙 댐을 형성하지 않더라도, 베이스 기판(101)이 상기 리세스 패턴을 포함함으로써, 베이스 기판(101)의 단부에서 발생된 크랙이 상기 리세스 패턴에 도달하면 상기 리세스 패턴의 연장 방향을 따라 소멸되도록 유도할 수 있다. 이를 통해, 크랙(CRACK)이 활성 영역(AAR)으로 전파되는 것을 방지할 수 있다. 나아가, 제1 기판부(101a) 상에서, 제2 비아층(115)의 하부 구조체의 표면 높이가 제2 기판부(101b) 상에서, 제2 비아층(115)의 하부 구조체의 표면 높이보다 큼으로써, 봉지 무기층(181_1, 183_1)의 성막 단락을 유도할 수 있다. 이를 통해, 표시 패널(10)의 단부로부터 인가된 크랙이 표시 패널(10)의 단부 근처에 위치한 봉지 무기층(181_1, 183_1)을 통해 활성 영역(AAR)으로 전파되는 것을 미연에 방지할 수 있다.
도 9는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 9를 참조하면, 본 실시예에 따른 표시 장치(3)는 상기 무기 적층막의 측면, 및 제1 기판부(101a)의 제2 기판부(102b)에 의해 노출된 측면의 상단부(101s)와 제2 비아층(115) 사이에 금속 잔여층(MRL)이 더 배치된다는 점에서, 도 6에 따른 표시 장치(1)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(3)는 상기 무기 적층막의 측면, 및 제1 기판부(101a)의 제2 기판부(102b)에 의해 노출된 측면의 상단부(101s)와 제2 비아층(115) 사이에 금속 잔여층(MRL)이 더 배치될 수 있다.
본 실시예에 따른 금속 잔여층(MRL)은 도 4에서 상술된 제4 도전층(150)이 전면 증착되고, 에칭될 때, 상술된 제1 기판부(101a) 상에서의 제2 비아층(115)의 하부 구조체, 및 제2 기판부(101b) 상에서의 제2 비아층(115)의 하부 구조체 간의 단차 구조로 인해, 일부 잔여함에 기인할 수 있다. 금속 잔여층(MRL)은 제4 도전층(150)의 물질과 동일한 물질을 포함할 수 있고, 제4 도전층(150)과 동일 공정을 통해 형성될 수 있다.
금속 잔여층(MRL)은 상기 무기 적층막의 측면, 및 제1 기판부(101a)의 제2 기판부(102b)에 의해 노출된 측면의 상단부(101s)와 제2 비아층(115) 사이에 직접 개재될 수 있다.
금속 잔여층(MRL)은 애노드 전극 물질이 전면 증착될 때, 상기 애노드 전극 물질과 반응될 수 있다. 이로 인해, 애노드 전극 물질의 부식을 야기할 수 있다. 다만, 본 실시예에 의하면, 제2 비아층(115)은 금속 잔여층(MRL)을 덮고 있으므로, 금속 잔여층(MRL)에 의한 애노드 전극 물질의 부식을 미연에 방지할 수 있다.
도 10은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 10을 참조하면, 본 실시예에 따른 표시 장치(4)는 상기 무기 적층막의 측면이 제1 기판부(101a)의 측면보다 돌출된다는 점에서, 도 6에 따른 표시 장치(1)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(4)는 상기 무기 적층막(102_1, 103_1, 111_1, 112_1, 113_1)의 측면이 제1 기판부(101a)의 측면보다 돌출될 수 있다.
이는, 상기 무기 적층막을 에칭에 의해 형성할 때, 하부의 제2 기판부(101b)뿐만 아니라, 인접한 제1 기판부(101a)까지도 오버 에칭되기 때문이다. 상기 무기 적층막을 구성하는 층들(102_1, 103_1, 111_1, 112_1, 113_1)의 측면은 두께 방향에서 정렬될 수 있다.
상기 무기 적층막(102_1, 103_1, 111_1, 112_1, 113_1)은 제2 기판부(101b)와 두께 방향에서 부분적으로 중첩 배치될 수 있다.
도 11은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 11을 참조하면, 본 실시예에 따른 표시 장치(5)는 상기 무기 적층막 중 게이트 절연층(111_2, 112_2), 및 층간 절연층(113_2)의 측면이 배리어층(102), 및 버퍼층(103)의 측면보다 내측에 위치한다는 점에서 도 6에 따른 표시 장치(1)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(5)는 상기 무기 적층막 중 게이트 절연층(111_2, 112_2), 및 층간 절연층(113_2)의 측면이 배리어층(102), 및 버퍼층(103)의 측면보다 내측에 위치할 수 있다. 버퍼층(103)의 상면은 게이트 절연층(111_2, 112_2), 및 층간 절연층(113_2)에 의해 노출될 수 있다.
본 실시예에 의하면, 상기 무기 적층막 중 게이트 절연층(111_2, 112_2), 및 층간 절연층(113_2)의 측면이 배리어층(102), 및 버퍼층(103)의 측면보다 내측에 위치함으로써, 게이트 절연층(111_2, 112_2), 및 층간 절연층(113_2)에 의한 단차를 형성할 수 있다. 게이트 절연층(111_2, 112_2), 및 층간 절연층(113_2)에 의한 단차는 봉지 무기층(181, 183)의 성막 단락을 유도할 수 있다. 이를 통해, 표시 패널의 단부로부터 인가된 크랙이 표시 패널의 단부 근처에 위치한 봉지 무기층(181, 183)을 통해 활성 영역(AAR)으로 전파되는 것을 미연에 방지할 수 있다.
도 12는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 장치(6)는 상기 리세스 패턴이 베이스 기판(101)의 단부(도 1의 제2 방향(DR2) 일측 장변측 단부)에서 먼 순(또는 활성 영역(AAR)에 가까운 순)으로 배치된 제3 리세스 패턴(TH3), 제2 리세스 패턴(TH2), 및 제1 리세스 패턴(TH1)을 포함한다는 점에서, 도 6에 따른 표시 장치(1)와 상이하다.
본 실시예에 따른 표시 장치(6)는 활성 영역(AAR)에 멀수록 큰 폭을 갖는 리세스 패턴(TH1~TH3)을 배치함으로써, 활성 영역(AAR)에 도달하는 크랙을 미연에 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
10: 표시 패널
20: 구동칩
30: 가요성 인쇄 회로 필름

Claims (20)

  1. 활성 영역, 및 상기 활성 영역의 주변에 위치하고 크랙 댐 배치 영역을 포함하는 비활성 영역이 정의된 베이스 기판;
    상기 베이스 기판 상에 배치된 복수의 무기층들; 및
    상기 복수의 무기층들 상에 배치되고, 봉지 무기층, 및 상기 봉지 무기층 상에 배치된 봉지 유기층을 포함하는 봉지층을 포함하고,
    상기 베이스 기판은 상기 크랙 댐 배치 영역에서 제1 기판 두께를 갖는 제1 기판부들,
    상기 제1 기판 두께보다 작은 제2 기판 두께를 갖고 인접한 상기 제1 기판부의 사이에 배치되고 인접한 상기 제1 기판부와 연결된 제2 기판부를 포함하고,
    상기 제2 기판부는 인접한 상기 제1 기판부의 측면의 상단부를 노출하고,
    상기 크랙 댐 배치 영역에서, 상기 복수의 무기층들은 상호 적층되어 무기 적층막을 구성하고,
    상기 무기 적층막은 복수개이고, 복수의 상기 무기 적층막들은 상기 제1 기판부마다 배치되고, 상기 제2 기판부를 사이에 두고 이격되어 배치되며,
    상기 크랙 댐 배치 영역에서, 상기 무기 적층막과 상기 봉지 무기층 사이에 배치된 비아 유기층을 더 포함하고,
    상기 봉지 무기층은 상기 제1 기판부, 및 상기 제2 기판부에 걸쳐 배치되되, 적어도 하나의 단락부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 비아 유기층은 상기 무기 적층막의 상면, 측면, 상기 제1 기판부의 상기 제2 기판부에 의해 노출된 측면의 상단부, 및 상기 제2 기판부의 상면에 걸쳐 배치된 표시 장치.
  3. 제2 항에 있어서,
    상기 비아 유기층은 상기 무기 적층막의 상면, 측면, 상기 제1 기판부의 상기 제2 기판부에 의해 노출된 측면의 상단부, 및 상기 제2 기판부의 상면에 직접 접하는 표시 장치.
  4. 제2 항에 있어서,
    상기 봉지 무기층은 상기 무기 적층막의 상면, 상기 무기 적층막의 측면, 및 상기 제2 기판부의 상면 상에 배치된 표시 장치.
  5. 제4 항에 있어서,
    상기 봉지 무기층은 상기 비아 유기층 상에 배치된 제1 봉지 무기층, 및 상기 제1 봉지 무기층 상에 배치된 제2 봉지 무기층을 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 무기 적층막의 상면 상에서 상기 제1 봉지 무기층의 제1 두께는 상기 무기 적층막의 측면 상에서 상기 제1 봉지 무기층의 제2 두께, 및 상기 제2 기판부의 상면 상에서 상기 제1 봉지 무기층의 제3 두께보다 각각 클 수 있다.
  7. 제5 항에 있어서,
    상기 무기 적층막은 상기 제1 기판부 상에 배치된 배리어층, 상기 배리어층 상의 버퍼층, 상기 버퍼층 상의 제1 게이트 절연층, 상기 제1 게이트 절연층 상의 제2 게이트 절연층, 및 상기 제2 게이트 절연층 상의 층간 절연층을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 활성 영역에서 상기 제1 게이트 절연층과 상기 제2 게이트 절연층 사이의 제1 도전층, 상기 제2 게이트 절연층과 상기 층간 절연층 사이에 배치된 제2 도전층. 및 상기 층간 절연층 상의 제3 도전층을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 활성 영역은 적어도 하나의 박막 트랜지스터를 포함하고,
    상기 박막 트랜지스터는 상기 버퍼층과 상기 제1 게이트 절연층 사이에 배치된 반도체층, 상기 제1 도전층의 게이트 전극, 상기 제3 도전층의 제1 소스 드레인 전극, 및 제2 소스 드레인 전극을 포함하는 표시 장치.
  10. 제8 항에 있어서,
    상기 활성 영역에서, 상기 제3 도전층 상의 제1 비아층, 상기 제1 비아층 상의 제4 도전층, 및 상기 제4 도전층 상의 제2 비아층을 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 비아층은 상기 비아 유기층과 동일층에 배치되고, 동일한 물질을 포함하는 표시 장치.
  12. 제10 항에 있어서,
    상기 제1 기판부의 상기 제2 기판부의 노출된 측면과 상기 비아 유기층 사이에 배치된 금속 잔여층을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 금속 잔여층은 상기 제4 도전층과 동일한 물질을 포함하는 표시 장치.
  14. 제4 항에 있어서,
    상기 무기 적층막의 측면은 상기 제1 기판부의 측면보다 돌출되어 상기 제2 기판부와 두께 방향에서 부분적으로 중첩 배치된 표시 장치.
  15. 제4 항에 있어서,
    상기 봉지 무기층의 단부는 상기 베이스 기판의 단부보다 내측에 위치하는 표시 장치.
  16. 제4 항에 있어서,
    상기 봉지 무기층은 상기 베이스 기판의 단부까지 연장된 표시 장치.
  17. 제4 항에 있어서,
    상기 크랙 댐 배치 영역은 상기 활성 영역의 주변을 따라 연장되는 표시 장치.
  18. 활성 영역, 및 상기 활성 영역의 주변에 위치하고 크랙 댐 배치 영역을 포함하는 비활성 영역이 정의된 베이스 기판;
    상기 베이스 기판 상에 배치된 복수의 무기층들; 및
    상기 복수의 무기층들 상에 배치되고, 봉지 무기층, 및 상기 봉지 무기층 상에 배치된 봉지 유기층을 포함하는 봉지층을 포함하고,
    상기 베이스 기판은 상기 크랙 댐 배치 영역에서 제1 기판 두께를 갖는 제1 기판부들,
    상기 제1 기판 두께보다 작은 제2 기판 두께를 갖고 인접한 상기 제1 기판부의 사이에 배치되고 인접한 상기 제1 기판부와 연결된 제2 기판부를 포함하고,
    상기 제2 기판부는 인접한 상기 제1 기판부의 측면의 상단부를 노출하고,
    상기 제2 기판부는 이격되어 배치되고, 폭이 상이한 제1 서브 기판부, 및 제2 서브 기판부를 포함하고,
    상기 크랙 댐 배치 영역에서, 상기 복수의 무기층들은 상호 적층되어 무기 적층막을 구성하고,
    상기 무기 적층막은 복수개이고, 복수의 상기 무기 적층막들은 상기 제1 기판부마다 배치되고, 상기 제2 기판부를 사이에 두고 이격되어 배치되며,
    상기 봉지 무기층은 상기 무기 적층막, 및 상기 베이스 기판 상에 배치된 제1 봉지 무기층, 및 상기 제1 봉지 무기층 상에 배치된 제2 봉지 무기층을 포함하고,
    상기 제1 봉지 무기층, 및 상기 제2 봉지 무기층은 각각 상기 제1 기판부, 및 상기 제2 기판부에 걸쳐 배치되되, 적어도 하나의 단락부를 포함하고,
    상기 제1 서브 기판부에서의 상기 제1 봉지 무기층의 두께와 상기 제2 서브 기판부에서의 상기 제1 봉지 무기층의 두께는 서로 상이한 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 서브 기판부의 폭은 상기 제2 서브 기판부의 폭보다 크고,
    상기 제1 서브 기판부는 상기 제2 서브 기판부보다 상기 활성 영역에 더 가깝게 위치하는 표시 장치.
  20. 제18 항에 있어서,
    상기 제1 서브 기판부의 폭은 상기 제2 서브 기판부의 폭보다 크고,
    상기 제1 서브 기판부는 상기 제2 서브 기판부보다 상기 활성 영역에 멀게 위치하는 표시 장치.
KR1020200017643A 2020-02-13 2020-02-13 표시 장치 KR20210103614A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200017643A KR20210103614A (ko) 2020-02-13 2020-02-13 표시 장치
US17/161,513 US11605798B2 (en) 2020-02-13 2021-01-28 Display device including crack dam arrangement area
CN202110176689.3A CN113257872A (zh) 2020-02-13 2021-02-09 显示装置
US18/183,133 US20230225151A1 (en) 2020-02-13 2023-03-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200017643A KR20210103614A (ko) 2020-02-13 2020-02-13 표시 장치

Publications (1)

Publication Number Publication Date
KR20210103614A true KR20210103614A (ko) 2021-08-24

Family

ID=77181402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200017643A KR20210103614A (ko) 2020-02-13 2020-02-13 표시 장치

Country Status (3)

Country Link
US (2) US11605798B2 (ko)
KR (1) KR20210103614A (ko)
CN (1) CN113257872A (ko)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101174884B1 (ko) 2010-12-23 2012-08-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
KR101889013B1 (ko) 2012-05-17 2018-08-21 삼성디스플레이 주식회사 평판 표시 장치의 박막 봉지 및 그 제조방법
KR101996436B1 (ko) 2013-02-14 2019-07-05 삼성디스플레이 주식회사 박막 봉지 구조를 갖는 유기 전계 발광 소자 및 그 제조 방법
KR102427249B1 (ko) * 2015-10-16 2022-08-01 삼성디스플레이 주식회사 디스플레이 장치
KR102407869B1 (ko) * 2016-02-16 2022-06-13 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102421577B1 (ko) 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
JP6815159B2 (ja) * 2016-10-14 2021-01-20 株式会社ジャパンディスプレイ 表示装置
KR102489225B1 (ko) 2017-12-13 2023-01-17 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR102461357B1 (ko) 2018-01-05 2022-11-01 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN108649138B (zh) * 2018-04-28 2020-09-04 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
KR102667164B1 (ko) * 2018-08-02 2024-05-23 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102661469B1 (ko) * 2018-09-11 2024-04-29 삼성디스플레이 주식회사 표시 패널
KR102612036B1 (ko) * 2018-09-27 2023-12-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함한 전자 장치
KR20200041420A (ko) * 2018-10-11 2020-04-22 삼성디스플레이 주식회사 표시 패널
KR20200051075A (ko) * 2018-11-02 2020-05-13 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR20200060594A (ko) * 2018-11-21 2020-06-01 삼성디스플레이 주식회사 표시 패널
KR102570864B1 (ko) * 2018-11-29 2023-08-28 삼성디스플레이 주식회사 전자 장치
KR20200066503A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
KR102642791B1 (ko) * 2018-12-04 2024-02-29 엘지디스플레이 주식회사 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
CN109638019B (zh) * 2018-12-06 2021-03-16 武汉华星光电半导体显示技术有限公司 显示面板、掩膜版以及显示设备
KR20180134802A (ko) 2018-12-10 2018-12-19 삼성디스플레이 주식회사 표시 장치
KR20200091050A (ko) * 2019-01-21 2020-07-30 삼성디스플레이 주식회사 디스플레이 장치
KR20200115834A (ko) * 2019-03-27 2020-10-08 삼성디스플레이 주식회사 표시 패널
CN110034241B (zh) * 2019-03-27 2020-10-27 武汉华星光电半导体显示技术有限公司 有机发光二极管显示装置及其制造方法、电子设备
KR20200115943A (ko) * 2019-03-29 2020-10-08 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
CN113257872A (zh) 2021-08-13
US11605798B2 (en) 2023-03-14
US20230225151A1 (en) 2023-07-13
US20210257591A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
CN107068710B (zh) 柔性显示设备
US10802626B2 (en) Display device including a touch member
US20180197924A1 (en) Touch sensor and display device having touch sensor
KR102557445B1 (ko) 표시 장치
US20210405489A1 (en) Display substrate and display device
KR102649145B1 (ko) 디스플레이 장치
EP3901696B1 (en) Display device
US11552132B2 (en) Display device and method of manufacturing the same
CN113010048A (zh) 显示设备
KR20210013506A (ko) 표시 장치
CN112117300A (zh) 显示装置及用于制造该显示装置的方法
CN112909042A (zh) 包括阻挡图案的显示装置
JP2020068203A (ja) 表示装置
US11822744B2 (en) Display device
KR20170028494A (ko) 디스플레이 장치
KR20210103614A (ko) 표시 장치
KR20230121182A (ko) 표시 장치
US20220231090A1 (en) Display device and method of manufacturing the same
US11917875B2 (en) Display device
KR102172898B1 (ko) 터치스크린 일체형 표시장치 및 그 제조 방법
US20220238627A1 (en) Display device
KR20220077005A (ko) 표시장치
JP2023152644A (ja) 発光表示装置
KR20240017391A (ko) 유기발광 표시장치
KR20200045382A (ko) 플렉서블 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal