KR20230121182A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230121182A
KR20230121182A KR1020220016727A KR20220016727A KR20230121182A KR 20230121182 A KR20230121182 A KR 20230121182A KR 1020220016727 A KR1020220016727 A KR 1020220016727A KR 20220016727 A KR20220016727 A KR 20220016727A KR 20230121182 A KR20230121182 A KR 20230121182A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
display area
dam
encapsulation layer
Prior art date
Application number
KR1020220016727A
Other languages
English (en)
Inventor
현진호
윤희창
이형섭
이혜민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220016727A priority Critical patent/KR20230121182A/ko
Priority to US18/056,529 priority patent/US20230255050A1/en
Priority to EP23152700.3A priority patent/EP4228388A1/en
Priority to CN202310043168.XA priority patent/CN116583134A/zh
Publication of KR20230121182A publication Critical patent/KR20230121182A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 전면부, 상기 전면부로부터 제1방향을 따라 연장된 제1 측면부, 상기 전면부에서 상기 제1방향과 교차하는 제2방향을 따라 연장된 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되며, 절개 패턴을 포함하는 코너부를 포함하는 기판; 상기 기판의 상기 전면부 상에 위치하고 상기 전면부에 정의된 제1 표시 영역 내에 위치하는 제1 발광 소자; 상기 기판의 상기 절개 패턴 상에 위치하고 상기 코너부에 정의된 제2 표시 영역 내에 위치하는 제2 발광 소자; 상기 기판의 상기 전면부와 상기 코너부 사이에 위치하는 제1댐; 상기 기판의 상기 절개 패턴 상에 위치하고 상기 제2 표시 영역 내에 위치하며 상기 제2 발광 소자를 둘러싸는 제2댐; 상기 기판 상에 위치하고 상기 제1 발광 소자, 상기 제2 발광 소자, 상기 제1댐 및 상기 제2댐을 커버하는 봉지층; 및 상기 제1댐과 상기 제2댐 사이의 이격공간 내에 위치하고 상기 봉지층 상에 위치하는 유기보호층; 을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 발광소자를 포함하는 발광 표시 장치(Light Emitting Display Device) 등과 같은 표시 장치일 수 있다.
표시 장치가 다양한 전자기기에 적용됨에 따라, 다양한 디자인을 갖는 표시 장치가 요구되고 있으며, 평평한 부분만이 아니라 평평한 부분 이외의 부분까지 표시 영역이 확장된 표시 장치가 요구되고 있다.
본 발명이 해결하고자 하는 과제는 표시 영역이 확장된 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 신뢰도가 향상된 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 전면부, 상기 전면부로부터 제1방향을 따라 연장된 제1 측면부, 상기 전면부에서 상기 제1방향과 교차하는 제2방향을 따라 연장된 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되며, 절개 패턴을 포함하는 코너부를 포함하는 기판; 상기 기판의 상기 전면부 상에 위치하고 상기 전면부에 정의된 제1 표시 영역 내에 위치하는 제1 발광 소자; 상기 기판의 상기 절개 패턴 상에 위치하고 상기 코너부에 정의된 제2 표시 영역 내에 위치하는 제2 발광 소자; 상기 기판의 상기 전면부와 상기 코너부 사이에 위치하는 제1댐; 상기 기판의 상기 절개 패턴 상에 위치하고 상기 제2 표시 영역 내에 위치하며 상기 제2 발광 소자를 둘러싸는 제2댐; 상기 기판 상에 위치하고 상기 제1 발광 소자, 상기 제2 발광 소자, 상기 제1댐 및 상기 제2댐을 커버하는 봉지층; 및 상기 제1댐과 상기 제2댐 사이의 이격공간 내에 위치하고 상기 봉지층 상에 위치하는 유기보호층; 을 포함한다.
몇몇 실시예예서, 상기 봉지층은, 상기 제1 발광 소자 및 상기 제2 발광 소자 상에 위치하는 제1 무기 봉지층; 상기 제1 무기 봉지층 상에 위치하고 상기 제1 표시 영역 내에 위치하는 부분 및 상기 제2 표시 영역 내에 위치하는 부분을 포함하는 유기 봉지층; 및 상기 유기 봉지층 상에 위치하는 제2 무기 봉지층; 을 포함하고, 상기 유기보호층은 상기 이격공간 내에서 상기 제2 무기 봉지층 상에 위치할 수 있다.
몇몇 실시예에서, 상기 제2 무기 봉지층은, 상기 이격공간 내에서 상기 제1 무기 봉지층 및 상기 유기보호층과 직접 접촉할 수 있다.
몇몇 실시예에서, 상기 절개 패턴은 복수개 구비되고, 상기 코너부에는 상기 기판을 관통하는 절개부가 정의되고, 복수개의 상기 절개 패턴 중 서로 이웃하는 두개의 절개 패턴 사이에는 상기 절개부가 위치할 수 있다.
몇몇 실시예에서, 상기 제1 무기 봉지층은 상기 절개부에서 상기 기판의 측면을 감싸고, 상기 제2 무기 봉지층은 상기 절개부에서 상기 제1 무기 봉지층과 직접 접할 수 있다.
몇몇 실시예에서, 상기 표시 장치는 상기 봉지층 상에 위치하고 감지 전극을 포함하는 센서 전극층; 을 더 포함하고, 상기 유기보호층은 상기 센서 전극층과 상기 봉지층 사이에 위치할 수 있다.
몇몇 실시예에서, 상기 센서 전극층은, 상기 봉지층 상에 위치하는 제1 터치 절연층; 및 상기 제1 터치 절연층 상에 위치하는 제2 터치 절연층; 을 더 포함하고, 상기 감지 전극은 상기 제2 터치 절연층 상에 위치하고, 상기 제1 터치 절연층은 상기 유기보호층과 직접 접촉할 수 있다.
몇몇 실시예에서, 상기 유기보호층은 상기 감지 전극과 비중첩할 수 있다.
몇몇 실시예에서, 상기 표시 장치는 상기 기판 상에 위치하고 상기 제1 표시 영역과 상기 제2 표시 영역 사이에 정의된 제3 표시 영역 내에 위치하는 제3 발광 소자; 를 더 포함하고, 상기 제1댐은 상기 제3 발광 소자와 상기 제2댐 사이에 위치하고, 상기 유기보호층은 상기 제2 표시 영역 및 상기 제3 표시 영역 내에 위치할 수 있다.
몇몇 실시예에서, 상기 표시 장치는 상기 기판 상에 위치하고 상기 제3 표시 영역 내에 위치하는 스캔 구동 트랜지스터 및 박막 트랜지스터; 를 더 포함하고, 상기 제3 발광 소자는 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 제3 발광 소자는 상기 스캔 구동 트랜지스터와 중첩할 수 있다.
몇몇 실시예에서, 상기 표시 장치는 상기 봉지층 상에 위치하고 상기 유기보호층과 접촉하는 센서 전극층; 을 더 포함하고, 상기 센서 전극층은, 상기 제1 표시 영역 내에 위치하는 감지전극 및 상기 제3 표시 영역 내에 위치하는 터치 배선을 포함할 수 있다.
몇몇 실시예에서, 상기 표시 장치는, 상기 기판 상에 위치하고 상기 제1 표시 영역 내에 위치하는 박막 트랜지스터; 상기 박막 트랜지스터 상에 위치하는 제1 절연층; 상기 제1 절연층 상에 위치하는 제2 절연층; 상기 제2 절연층 상에 위치하는 뱅크; 및 상기 뱅크 상에 위치하는 스페이서; 를 더 포함하고, 상기 발광 소자의 화소 전극은 상기 제2 절연층과 상기 뱅크 사이에 위치하고 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 제1댐 및 상기 제2댐은, 상기 제2 절연층, 상기 뱅크 및 상기 스페이서 중 어느 하나와 동일한 물질로 이루어진 서브댐을 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는, 전면부, 상기 전면부로부터 제1방향을 따라 연장된 제1 측면부, 상기 전면부에서 상기 제1방향과 교차하는 제2방향을 따라 연장된 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되며, 절개 패턴을 포함하는 코너부를 포함하는 기판; 상기 기판의 상기 전면부 상에 위치하고 상기 전면부에 정의된 제1 표시 영역 내에 위치하는 제1 발광 소자; 상기 기판의 상기 절개 패턴 상에 위치하고 상기 코너부에 정의된 제2 표시 영역 내에 위치하는 제2 발광 소자; 상기 기판의 상기 전면부와 상기 코너부 사이에 위치하는 제1댐; 상기 기판의 상기 절개 패턴 상에 위치하고 상기 제2 표시 영역 내에 위치하며 상기 제2 발광 소자를 둘러싸는 제2댐; 상기 기판 상에 위치하고 상기 제1 발광 소자, 상기 제2 발광 소자, 상기 제1댐 및 상기 제2댐을 커버하는 제1 무기 봉지층; 상기 제1 무기 봉지층 상에 위치하는 제2 무기 봉지층; 및 상기 제1 무기 봉지층과 상기 제2 무기 봉지층 사이에 위치하고 상기 제1댐과 상기 제2댐 사이의 이격공간 내에 위치하는 제1 유기보호층; 을 포함한다.
몇몇 실시예에서, 상기 제1 유기보호층은 상기 이격공간 내에서 상기 제1 무기 봉지층 및 상기 제2 무기 봉지층과 직접 접촉할 수 있다.
몇몇 실시예에서, 상기 제1 무기 봉지층과 상기 제2 무기 봉지층 사이에 위치하는 유기 봉지층; 을 더 포함하고, 상기 제1 유기보호층과 상기 유기 봉지층은 서로 이격될 수 있다.
몇몇 실시예에서, 상기 제1 유기보호층과 상기 유기 봉지층은 동일한 유기절연물질로 이루어질 수 있다.
몇몇 실시예에서 상기 유기 봉지층 중 상기 제1 표시 영역 내에 위치하고 상기 제1 발광 소자와 중첩하는 부분과 상기 제2 표시 영역 내에 위치하고 상기 제2 발광 소자와 중첩하는 부분 및 상기 제1유기보호층은 서로 이격될 수 있다.
몇몇 실시예에서, 상기 제2 무기 봉지층 상에 위치하고 감지 전극을 포함하는 센서 전극층; 을 더 포함하고, 상기 제2 무기 봉지층은 상기 센서 전극층과 직접 접촉할 수 있다.
몇몇 실시예에서, 상기 표시 장치는 상기 제2 무기 봉지층 상에 위치하고 감지 전극을 포함하는 센서 전극층; 및 상기 센서 전극층과 상기 제2 무기 봉지층 사이에 위치하고 상기 이격공간 내에 위치하는 제2 유기보호층; 을 더 포함할 수 있다.
몇몇 실시예에서, 상기 제2 유기보호층은 상기 센서 전극층 및 상기 제2 무기 봉지층과 접촉하고, 상기 제1 유기보호층과 상기 제2 유기보호층은 서로 중첩할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 표시 영역이 확장된 표시 장치를 제공할 수 있다.
또한 본 발명의 실시예들에 따르면, 신뢰도가 향상된 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 도시한 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 전개도이다.
도 3은 도 1의 X1-X1'를 따라 절단한 표시 장치의 개략적인 단면도이다.
도 4는 도 2의 A영역을 확대 도시한 개략적인 평면도로서, 표시 패널의 제1 코너부에 배치된 제1 표시 영역, 제2 표시 영역, 제3 표시 영역 및 비표시 영역의 레이아웃을 개략적으로 도시한 평면도이다.
도 5는 도 4의 제1 표시 영역의 일부분을 확대 도시한 평면도이다.
도 6은 도 5의 X3-X3'를 따라 절단한 표시 장치의 개략적인 단면도이다.
도 7은 도 4의 B영역을 확대 도시한 개략적인 평면도이다.
도 8은 도 7에 도시된 제2화소의 변형예를 도시한 평면도이다.
도 9는 도 7에 도시된 제3화소의 변형예를 도시한 평면도이다.
도 10은 도 7에 도시된 제3화소의 다른 변형예를 도시한 평면도이다.
도 11은 도 7의 X5-X5'를 따라 절단한 표시 장치의 개략적인 단면도이다.
도 12는 도 8에 도시된 유기보호층의 배치를 개략적으로 도시한 평면도이다.
도 13은 도 8에 도시된 유기보호층의 배치에 대한 변형예를 개략적으로 도시한 평면도이다.
도 14는 다른 실시예에 따른 표시 장치를 도 5의 X3-X3'를 따라 절단한 개략적인 단면도이다.
도 15는 또 다른 실시예에 따른 표시 장치를 도 5의 X3-X3'를 따라 절단한 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 '위(on)'로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 '직접 위(directly on)'로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below 또는 beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 위치할 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다.
비록 제1, 제2, 제3, 제4 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소, 제3 구성요소, 제4 구성요소 중 어느 하나일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도, 도 2는 일 실시예에 따른 표시 장치의 개략적인 전개도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치(10)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기에 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 텔레비전, 노트북, 모니터, 광고판, 또는 사물 인터넷(internet of things, IOT) 장치의 표시부로 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 자동차의 계기판, 자동차의 센터페시아(center fascia), 자동차의 대쉬 보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 또는 자동차의 뒷좌석용 엔터테인먼트로서 앞좌석의 배면에 배치되는 디스플레이에 적용될 수도 있다.
일 실시예에 따른 표시 장치(10)는 전면부(FS), 제1 측면부(SS1), 제2 측면부(SS2), 제3 측면부(SS3), 제4 측면부(SS4), 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)를 포함하는 표시 패널(100)을 포함할 수 있다.
본 명세서에서, 제1 방향(DR1)은 표시 장치(10)의 단변 방향으로, 예를 들어 표시 장치(10)의 가로 방향일 수 있다. 제2 방향(DR2)은 표시 장치(10)의 장변 방향으로, 예를 들어 표시 장치(10)의 세로 방향일 수 있다. 제3 방향(DR3)은 표시 장치(10)의 두께 방향일 수 있다.
표시 장치(10)는 표시 패널(100)을 포함할 수 있다. 상기 몇몇 실시예에서 표시 패널(100)은 영상을 표시하기 위한 소자 및 회로들, 예컨대 스위칭 소자 등과 같은 화소 회로 및 발광 소자(light emitting element)을 포함할 수 있다. 예시적인 실시예에서 상기 발광 소자는 유기발광소자(Organic Light Emitting Diode), 양자점 발광소자(Quantum dot Light Emitting Diode), 무기물 기반의 마이크로 발광다이오드(예컨대 Micro LED), 폭 및 길이 중 적어도 어느 하나가 나노 사이즈를 갖는 무기물 기반의 발광 다이오드(예컨대 nano LED) 중 적어도 하나를 포함할 수 있다. 이하에서는 설명의 편의를 위하여 상기 발광 소자가 유기발광소자인 경우를 예로서 설명한다.
전면부(FS)는 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변을 갖는 대략 사각형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 전면부(FS)는 사각형 이외의 다각형, 원형 또는 타원형의 평면 형태를 가질 수도 있다. 도 1에서는 전면부(FS)가 평탄한 형상을 갖는 것으로 도시하였지만 이에 한정되지 않는다. 몇몇 다른 실시예에서 전면부(FS)는 곡면을 포함할 수 있다.
제1 측면부(SS1)는 전면부(FS)의 제1 측으로부터 연장될 수 있다. 제1 측면부(SS1)는 전면부(FS)의 제1 측의 제1 벤딩 라인(도 2의 BL1)을 따라 구부러지며, 이에 따라 제1 곡률을 가질 수 있다. 몇몇 실시예에서 전면부(FS)의 제1 측은 도 1 및 도 2에 도시된 바와 같이 전면부(FS)의 좌측 또는 제1 방향(DR1)의 일측일 수 있다.
제2 측면부(SS2)는 전면부(FS)의 제2 측으로부터 연장될 수 있다. 제2 측면부(SS2)는 전면부(FS)의 제2 측의 제2 벤딩 라인(도 2의 BL2)을 따라 구부러지며, 이에 따라 제2 곡률을 가질 수 있다. 제2 곡률은 제1 곡률과 상이할 수 있으나, 이에 한정되지 않는다. 전면부(FS)의 제2 측은 도 1 및 도 2에 도시된 바와 같이 전면부(FS)의 하측 또는 제2 방향(DR2)의 일측일 수 있다.
제3 측면부(SS3)는 전면부(FS)의 제3 측으로부터 연장될 수 있다. 제3 측면부(SS3)는 전면부(FS)의 제3 측의 제3 벤딩 라인(도 2의 BL3)을 따라 구부러지며, 이에 따라 제3 곡률을 가질 수 있다. 제3 곡률은 제2 곡률과 동일할 수 있으나, 이에 한정되지 않는다. 전면부(FS)의 제3 측은 도 1 및 도 2에 도시된 바와 같이 전면부(FS)의 우측 또는 제1 방향(DR1)의 타측일 수 있다.
제4 측면부(SS4)는 전면부(FS)의 제4 측으로부터 연장될 수 있다. 제4 측면부(SS4)는 전면부(FS)의 제4 측의 제4 벤딩 라인(도 2의 BL4)을 따라 구부러지며, 이에 따라 제4 곡률을 가질 수 있다. 제4 곡률은 제1 곡률과 동일할 수 있으나, 이에 한정되지 않는다. 전면부(FS)의 제4 측은 도 1 및 도 2에 도시된 바와 같이 전면부(FS)의 상측 또는 제2 방향(Dr2)의 타측일 수 있다.
제1 코너부(CS1)는 제1 측면부(SS1)와 제2 측면부(SS2) 사이에 배치될 수 있다. 몇몇 실시예에서, 제1 코너부(CS1)는 제1 측면부(SS1)의 하측 및 제2 측면부(SS2)의 좌측에 접할 수 있다. 제1 코너부(CS1)는 제1 측면부(SS1)의 제1 곡률과 제2 측면부(SS2)의 제2 곡률에 의해 구부러지는 복곡률 영역일 수 있다. 이로 인해, 제1 코너부(CS1)에는 제1 측면부(SS1)의 제1 곡률에 의해 구부러지는 힘과 제2 측면부(SS2)의 제2 곡률에 의해 구부러지는 힘에 의해 스트레인(strain)이 인가될 수 있다.
제2 코너부(CS2)는 제1 측면부(SS1)와 제3 측면부(SS3) 사이에 배치될 수 있다. 구체적으로, 제2 코너부(CS2)는 제2 측면부(SS2)의 우측 및 제3 측면부(SS3)의 하측에 접할 수 있다. 제2 코너부(CS2)는 제2 측면부(SS2)의 제2 곡률과 제3 측면부(SS3)의 제3 곡률에 의해 구부러지는 복곡률 영역일 수 있다. 이로 인해, 제2 코너부(CS2)에는 제2 측면부(SS2)의 제2 곡률에 의해 구부러지는 힘과 제3 측면부(SS3)의 제3 곡률에 의해 구부러지는 힘에 의해 스트레인이 인가될 수 있다.
제3 코너부(CS3)는 제3 측면부(SS3)와 제4 측면부(SS4) 사이에 배치될 수 있다. 구체적으로, 제3 코너부(CS3)는 제3 측면부(SS3)의 상측 및 제4 측면부(SS4)의 우측에 접할 수 있다. 제3 코너부(CS3)는 제3 측면부(SS3)의 제3 곡률과 제4 측면부(SS4)의 제4 곡률에 의해 구부러지는 복곡률 영역일 수 있다. 이로 인해, 제3 코너부(CS3)에는 제3 측면부(SS3)의 제3 곡률에 의해 구부러지는 힘과 제4 측면부(SS4)의 제4 곡률에 의해 구부러지는 힘에 의해 스트레인이 인가될 수 있다.
제4 코너부(CS4)는 제1 측면부(SS1)와 제4 측면부(SS4) 사이에 배치될 수 있다. 구체적으로, 제4 코너부(CS4)는 제1 측면부(SS1)의 상측 및 제4 측면부(SS4)의 좌측에 접할 수 있다. 제4 코너부(CS4)는 제1 측면부(SS1)의 제1 곡률과 제4 측면부(SS4)의 제4 곡률에 의해 구부러지는 복곡률 영역일 수 있다. 이로 인해, 제4 코너부(CS4)에는 제1 측면부(SS1)의 제1 곡률에 의해 구부러지는 힘과 제4 측면부(SS4)의 제4 곡률에 의해 구부러지는 힘에 의해 스트레인이 인가될 수 있다.
제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4) 각각은 복곡률에 의한 스트레인을 줄이기 위해 절개부들에 의해 구획되는 절개 패턴들을 포함할 수 있다. 절개 패턴들에 대한 설명은 후술한다.
표시 패널(100)은 벤딩부(BA)와 패드부(PA)를 더 포함할 수 있다. 표시 패널(100)은 제1 표시 영역(DA1), 제2 표시 영역(DA2), 제3 표시 영역(DA3), 비표시 영역(NDA), 벤딩부(BA), 및 패드부(PA)를 포함할 수 있다.
제1 표시 영역(DA1), 제2 표시 영역(DA2) 및 제3 표시 영역(DA3)은 화소들 또는 발광 영역들을 포함하여 화상을 표시하는 영역을 가리킨다. 비표시 영역(NDA)은 화소들 또는 발광 영역들을 포함하지 않아 화상을 표시하지 않는 영역을 가리킨다. 몇몇 실시예에서 비표시 영역(NDA)에는 화소들 또는 발광 영역들을 구동하기 위한 신호 배선들 또는 스캔 구동부가 배치될 수 있다.
제1 표시 영역(DA1)은 표시 패널(100)의 메인 표시 영역으로 전면부(FS), 제1 측면부(SS1), 제2 측면부(SS2), 제3 측면부(SS3), 및 제4 측면부(SS4)에 배치될 수 있다. 제1 표시 영역(DA1)의 코너들 각각은 소정의 곡률로 둥글게 형성될 수 있다.
제2 표시 영역(DA2)은 메인 표시 영역인 제1 표시 영역(DA1)을 보조하는 제2 보조 표시 영역일 수 있다. 몇몇 실시예에서 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도와 다를 수 있다. 예를 들어, 제2 표시 영역(DA2)은 제1 표시 영역(DA1)을 보조하는 역할을 하므로, 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮을 수 있다. 예를 들어, 제2 표시 영역(DA2)에서 단위 면적당 화소들의 개수는 제1 표시 영역(DA1)에서 단위 면적당 화소들의 개수보다 적을 수 있다. 또는, 제2 표시 영역(DA2)의 1인치에 배열되는 화소들(PPI: pixels per inch)의 개수는 제1 표시 영역(DA1)에서 1인치에 배열되는 화소들의 개수보다 적을 수 있다. 하지만, 본 명세서의 실시예는 이에 한정되지 않으며, 몇몇 다른 실시예에서 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도와 실질적으로 동일할 수도 있다.
제2 표시 영역(DA2)은 제1 표시 영역(DA1)의 코너들 중 어느 하나의 바깥쪽에 배치될 수 있다. 제2 표시 영역(DA2)은 코너부들(CS1~CS4) 중 어느 하나에 배치될 수 있다.
예를 들어, 제1 표시 영역(DA1)의 하측과 좌측이 만나는 코너의 바깥쪽에 배치된 제2 표시 영역(DA2)은 제1 코너부(CS1)에 배치될 수 있다. 제1 표시 영역(DA1)의 하측과 우측이 만나는 코너의 바깥쪽에 배치된 제2 표시 영역(DA2)은 제2 코너부(CS2)에 배치될 수 있다. 제1 표시 영역(DA1)의 상측과 우측이 만나는 코너의 바깥쪽에 배치된 제2 표시 영역(DA2)은 제3 코너부(CS3)에 배치될 수 있다. 제1 표시 영역(DA1)의 상측과 좌측이 만나는 코너의 바깥쪽에 배치된 제2 표시 영역(DA2)은 제4 코너부(CS4)에 배치될 수 있다.
제3 표시 영역(DA3)은 메인 표시 영역인 제1 표시 영역(DA1)을 보조하는 제2 보조 표시 영역일 수 있다. 몇몇 실시예에서 제3 표시 영역(DA3)의 해상도는 제1 표시 영역(DA1)의 해상도와 다를 수 있다. 예를 들어, 제3 표시 영역(DA3)은 제1 표시 영역(DA1)을 보조하는 역할을 하므로, 제3 표시 영역(DA3)의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮을 수 있다. 즉, 제3 표시 영역(DA3)에서 단위 면적당 화소들의 개수는 제1 표시 영역(DA1)에서 단위 면적당 화소들의 개수보다 적을 수 있다. 또는, 제2 표시 영역(DA2)의 1인치에 배열되는 화소들(PPI: pixels per inch)의 개수는 제1 표시 영역(DA1)에서 1인치에 배열되는 화소들의 개수보다 적을 수 있다. 하지만, 본 명세서의 실시예는 이에 한정되지 않으며, 몇몇 다른 실시예에서 제3 표시 영역(DA3)의 해상도는 제1 표시 영역(DA1)의 해상도와 실질적으로 동일할 수도 있다.
제3 표시 영역(DA3)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이에 배치될 수 있다. 제3 표시 영역(DA3)은 코너부들(CS1~CS4) 중 어느 하나에 배치될 수 있다.
예를 들어, 제1 표시 영역(DA1)의 하측과 좌측이 만나는 코너의 바깥쪽에 배치된 제3 표시 영역(DA3)은 제1 코너부(CS1)에 배치될 수 있다. 제1 표시 영역(DA1)의 상측과 좌측이 만나는 코너의 바깥쪽에 배치된 제3 표시 영역(DA3)은 제2 코너부(CS2)에 배치될 수 있다. 제1 표시 영역(DA1)의 하측과 우측이 만나는 코너의 바깥쪽에 배치된 제3 표시 영역(DA3)은 제3 코너부(CS3)에 배치될 수 있다. 제1 표시 영역(DA1)의 상측과 우측이 만나는 코너의 바깥쪽에 배치된 제3 표시 영역(DA3)은 제4 코너부(CS4)에 배치될 수 있다.
비표시 영역(NDA)은 제1 측면부(SS1), 제2 측면부(SS2), 제3 측면부(SS3), 제4 측면부(SS4), 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에 배치될 수 있다. 비표시 영역(NDA)은 측면부들(SS1, SS2, SS3, SS4)에서 제1 표시 영역(DA1)의 바깥쪽에 배치될 수 있다. 예를 들어, 비표시 영역(NDA)은 제1 측면부(SS1)의 좌측 가장자리, 제2 측면부(SS2)의 하측 가장자리, 제3 측면부(SS3)의 우측 가장자리, 및 제4 측면부(SS4)의 상측 가장자리에 배치될 수 있다.
비표시 영역(NDA)은 코너부들(CS1, CS2, CS3, CS4)에서 제2 표시 영역(DA2)의 바깥쪽에 배치될 수 있다. 예를 들어, 비표시 영역(NDA)은 제1 코너부(CS1)의 상측과 우측이 만나는 코너의 가장자리, 제2 코너부(CS2)의 하측과 우측이 만나는 코너의 가장자리, 제3 코너부(CS3)의 상측과 우측이 만나는 코너의 가장자리, 및 제4 코너부(CS4)의 상측과 좌측이 만나는 코너의 가장자리에 배치될 수 있다.
벤딩부(BA)는 제2 측면부(SS2)의 하측으로부터 연장될 수 있다. 벤딩부(BA)는 제2 측면부(SS2)와 패드부(PA) 사이에 배치될 수 있다. 벤딩부(BA)의 제1 방향(DR1)의 길이는 제2 측면부(SS2)의 제1 방향(DR1)의 길이보다 짧을 수 있다. 벤딩부(BA)는 제2 측면부(SS2)의 하측의 제5 벤딩 라인(BL5)을 따라 구부러질 수 있다.
패드부(PA)는 벤딩부(BA)의 하측으로부터 연장될 수 있다. 패드부(PA)의 제1 방향(DR1)의 길이는 벤딩부(BA)의 제1 방향(DR1)의 길이보다 길 수 있으나, 이에 한정되지 않는다. 패드부(PA)의 제1 방향(DR1)의 길이는 벤딩부(BA)의 제1 방향(DR1)의 길이와 실질적으로 동일할 수 있다. 패드부(PA)는 벤딩부(BA)의 하측의 제6 벤딩 라인(BL6)을 따라 구부러질 수 있다. 패드부(PA)는 전면부(FS)의 하면 상에 배치될 수 있다.
패드부(PA) 상에는 표시 구동 회로(200)와 패드(DP)들이 배치될 수 있다. 표시 구동 회로(200)는 집적회로(integrated circuit, IC)로 형성될 수 있다. 표시 구동 회로(200)는 COP(chip on plastic) 방식 또는 초음파 접합 방식으로 패드부(PA) 상에 부착될 수 있다. 또는, 표시 구동 회로(200)는 패드부(PA)의 패드(DP)들 상에 배치되는 표시 회로 보드(300) 상에 배치될 수도 있다.
패드부(PA)의 패드(DP)들 상에는 표시 회로 보드(300)가 부착될 수 있다. 이로 인해, 패드부(PA)의 패드(DP)들은 표시 회로 보드(300)에 전기적으로 연결될 수 있다.
도 2와 같이, 표시 영역들(DA1, DA2, DA3)은 표시 패널(100)의 전면부(FS), 제1 측면부(SS1), 제2 측면부(SS2), 제3 측면부(SS3), 제4 측면부(SS4), 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에 배치될 수 있다. 따라서, 표시 패널(100)의 전면부(FS), 제1 측면부(SS1), 제2 측면부(SS2), 제3 측면부(SS3), 및 제4 측면부(SS4)뿐만 아니라, 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에서도 화상이 표시될 수 있으며, 이에 따라 표시 영역의 면적이 확장될 수 있다.
도 3은 도 1의 X1-X1'를 따라 절단한 표시 장치의 개략적인 단면도이다.
도 3을 참조하면, 몇몇 실시예에서 표시 장치(10)는 표시 패널(100) 이외에 커버 윈도우(CW)와 편광 필름(PF)을 더 포함할 수 있다.
몇몇 실시예에서 표시 패널(100)은 기판(SUB), 표시층(DISL), 센서 전극층(SEN)을 포함할 수 있다. 편광 필름(PF)은 표시 패널(100) 상에 배치되고, 커버 윈도우(CW)는 편광 필름(PF) 상에 배치될 수 있다.
기판(SUB)은 절연 물질로 이루어질 수 있다. 몇몇 실시예에서 기판(SUB)은 가요성 기판일 수 있으며, 고분자 수지 등의 절연 물질을 포함할 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacryLate: PA), 폴리아릴레이트(polyaryLate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenyLene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 기판(SUB)이 가요성을 갖는 경우 기판(SUB)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
기판(SUB) 상에는 표시층(DISL)이 배치될 수 있다. 표시층(DISL)은 표시 영역들(도 2의 DA1, DA2, DA3)과 비표시 영역(NDA)을 포함할 수 있다. 몇몇 실시예에서 표시층(DISL)은 박막 트랜지스터층, 광을 발광하는 발광 소자들이 배치되는 발광 소자층, 및 발광 소자층을 봉지하기 위한 봉지층을 포함할 수 있다.
센서 전극층(SEN), 편광 필름(PF), 및 커버 윈도우(CW)는 제2 측면부(SS2)와 제3 측면부(SS3) 상에 배치될 수 있다. 또한, 센서 전극층(SEN), 편광 필름(PF), 및 커버 윈도우(CW)는 제1 측면부(SS1)와 제4 측면부(SS4) 상에 배치될 수도 있다.
벤딩부(BA)는 제5 벤딩 라인(BL5)에서 벤딩되어 제2 측면부(SS2)의 하면에 배치될 수 있다. 패드부(PA)는 제6 벤딩 라인(BL6)에서 벤딩되어 전면부(FS)의 하면 상에 배치될 수 있다. 패드부(PA)는 접착 부재(ADH)에 의해 전면부(FS)의 하면에 부착될 수 있다. 몇몇 실시예에서 접착 부재(ADH)는 압력 민감 점착제(pressure sensitive adhesive)일 수 있다.
도 4는 도 2의 A영역을 확대 도시한 개략적인 평면도로서, 표시 패널의 제1 코너부에 배치된 제1 표시 영역, 제2 표시 영역, 제3 표시 영역 및 비표시 영역의 레이아웃을 개략적으로 도시한 평면도이다.
도 2 및 도 4를 참조하면, 몇몇 실시예에서 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2)의 교차점(CRP)은 제1 표시 영역(DA1) 내에 위치할 수 있다. 이 경우, 제1 표시 영역(DA1)은 전면부(FS), 제1 측면부(SS1), 제2 측면부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다. 또한 이 경우, 제2 표시 영역(DA2)과 제3 표시 영역(DA3)은 제1 코너부(CS1)에 배치될 수 있다. 비표시 영역(NDA)은 제1 측면부(SS1), 제2 측면부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다.
다만, 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2)의 교차점(CRP)의 위치는 도 4에 도시된 바에 한정되지 않으며, 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2)의 교차점(CRP)은 제2 표시 영역(DA2) 또는 제3 표시 영역(DA3)에 위치하거나, 또는 제1 표시 영역(DA1)과 제3 표시 영역(DA3)의 경계에 위치할 수도 있다.
제1 표시 영역(DA1)은 화상을 표시하는 제1 화소들을 포함할 수 있다.
제2 표시 영역(DA2)은 제3 표시 영역(DA3)의 바깥쪽에 배치될 수 있다. 제2 표시 영역(DA2)은 화상을 표시하는 제2 화소들을 포함할 수 있다.
제3 표시 영역(DA3)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이에 배치될 수 있다. 제3 표시 영역(DA3)은 화상을 표시하는 제3 화소들을 포함할 수 있다.
제3 표시 영역(DA3) 대신에 비표시 영역이 배치되는 경우, 사용자는 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이의 비표시 영역을 인지할 수 있다. 즉, 사용자는 제1 표시 영역(DA1)이 표시하는 화상과 제2 표시 영역(DA2)이 표시하는 화상 사이에 위치하는 갭(gap)을 인지할 수 있다. 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이에 상기 제3 화소들을 포함하는 제3 표시 영역(DA3)이 배치되는 경우, 제1 표시 영역(DA1)이 표시하는 화상과 제2 표시 영역(DA2)이 표시하는 화상 사이에 갭이 사용자에게 시인되는 것을 방지할 수 있다.
제2 표시 영역(DA2)은 절개 패턴(CP)들과 절개부(CG)들을 포함할 수 있다. 상기 제2 화소들은 절개 패턴(CP)들 상에 배치될 수 있다. 절개 패턴(CP)들은 표시 패널(100)의 일부 또는 전부를 레이저에 의해 절개하거나, 식각 공정에 의해 식각하는 등 다양한 공정에 의해 형성될 수 있다. 예를 들어, 절개 패턴(CP)들은 표시 패널(100)의 박막 트랜지스터층, 발광 소자층, 및 봉지층을 부분적으로 제거함으로써 형성될 수 있다. 몇몇 실시예에서 절개 패턴(CP)에서 표시 패널(100)의 기판 또한 제거될 수 있다.
절개 패턴(CP)들 각각의 일 단은 제3 표시 영역(DA3)에 연결되고, 타 단은 비표시 영역(NDA)에 연결될 수 있다. 서로 인접한 절개 패턴(CP)들은 절개부(CG)에 의해 떨어져 배치될 수 있다. 절개부(CG)에 의해 서로 인접한 절개 패턴(CP)들 사이에는 공간이 마련될 수 있다. 이로 인해, 제1 코너부(CS1)가 복곡률을 갖더라도, 제1 코너부(CS1)의 연신과 수축이 가능하므로, 절개부(CG)들에 의해 제1 코너부(CS1)에 인가되는 스트레인 또는 응력이 줄어들 수 있다.
몇몇 실시예에서 제3 표시 영역(DA3)에는 스캔 구동부가 더 위치할 수 있다. 상기 스캔 구동부는 제1 표시 영역(DA1)의 상기 제1 화소들, 제2 표시 영역(DA2)의 상기 제2 화소들, 및 제3 표시 영역(DA3)의 상기 제3 화소들 중 적어도 어느 하나에 스캔 신호들을 인가할 수 있다. 즉, 제3 표시 영역(DA3)에는 상기 제3 화소들뿐만 아니라 스캔 구동부도 위치할 수 있다.
한편, 도 3에 도시된 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에 배치되는 표시 영역들(DA1, DA2, DA3)과 비표시 영역(NDA)은 도 5를 결부하여 설명한 바와 유사할 수 있다. 그러므로, 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에 대한 설명은 생략한다.
도 5는 도 4의 제1 표시 영역의 일부분을 확대 도시한 평면도이다.
도 5에서는 제1 표시 영역(도 4의 DA1)의 제1 화소(PX1)들과 센서 전극층(도 3의 SENL)의 구동 전극(TE)들과 감지 전극(RE)들을 예시하였으며, 센서 전극층(도 3의 SENL)이 상호 정전 용량 방식으로 사용자의 터치를 감지함을 예시하였다. 도 5에서는 설명의 편의를 위해 제1 방향(DR1)으로 인접한 두 개의 감지 전극(RE)들과 제2 방향(DR2)으로 인접한 두 개의 구동 전극(TE)들만 도시하였다.
도 4 및 도 5를 참조하면, 제1 표시 영역(DA1)에는 구동 전극(TE)들과 감지 전극(RE)들이 위치할 수 있다. 구동 전극(TE)들과 감지 전극(RE)들은 서로 전기적으로 분리될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들은 동일한 층에 위치하고 서로 떨어져 배치될 수 있다. 구동 전극(TE)과 감지 전극(RE) 사이에는 갭이 형성될 수 있다.
몇몇 실시예에서 감지 전극(RE)들은 제1 방향(DR1)으로 전기적으로 연결될 수 있다. 몇몇 실시예에서 구동 전극(TE)들은 제2 방향(DR2)으로 전기적으로 연결될 수 있다. 감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차부들에서 전기적으로 분리되기 위해, 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들은 터치 연결 전극(BE)들을 통해 연결될 수 있다.
터치 연결 전극(BE)은 구동 전극(TE)들 및 감지 전극(RE)들과 상이한 층에 형성되며, 제1 터치 콘택홀(TCNT1)들을 통해 구동 전극(TE)들과 접속될 수 있다. 터치 연결 전극(BE)의 일 단은 제1 터치 콘택홀(TCNT1)들을 통해 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들 중 어느 한 구동 전극(TE)에 접속될 수 있다. 터치 연결 전극(BE)의 타 단은 제1 터치 콘택홀(TCNT1)들을 통해 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들 중 다른 구동 전극(TE)에 접속될 수 있다. 터치 연결 전극(BE)은 제3 방향(DR3)을 따라 감지 전극(RE)과 중첩할 수 있다. 터치 연결 전극(BE)은 구동 전극(TE)들 및 감지 전극(RE)들과 상이한 층에 형성되므로, 제3 방향(DR2)을 따라 감지 전극(RE)과 중첩하더라도, 감지 전극(RE)과 전기적으로 분리될 수 있다.
몇몇 실시예에서 터치 연결 전극(BE)들은 적어도 한 번 절곡되도록 형성될 수 있다. 도 5에서는 터치 연결 전극(BE)들이 꺾쇠 형태(“<” 또는 “>”)와 같이 절곡된 것을 예시하였으나, 터치 연결 전극(BE)들의 형태는 이에 한정되지 않는다. 몇몇 실시예에서 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들은 복수 개의 터치 연결 전극(BE)들에 의해 서로 전기적으로 연결될 수 있다. 이러한 경우 터치 연결 전극(BE)들 중 어느 하나가 단선되더라도, 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들은 전기적으로 연결될 수 있으며, 이에 따라 센서 전극층(도 3의 SENL)의 신뢰도가 향상될 수 있다.
구동 전극(TE)들과 감지 전극(RE)들 각각은 메쉬 구조 또는 그물망 구조의 평면 형태를 가질 수 있다. 구동 전극(TE)들과 감지 전극(RE)들은 후술할 바와 같이 봉지층 상에 위치할 수 있는 바, 공통 전극과 구동 전극(TE) 또는 감지 전극(RE) 사이의 거리가 가깝다. 그러므로, 공통 전극과 구동 전극(TE) 또는 감지 전극(RE) 사이에 기생 용량(parasitic capacitance)이 형성될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들은 메쉬 구조 또는 그물망 구조의 평면 형태를 가질 수 있으며, 이에 따라 공통 전극과 구동 전극(TE) 또는 감지 전극(RE) 사이의 중첩 면적을 감소시킬 수 있고, 결과적으로 기생 용량을 줄일 수 있다.
제1 표시 영역(DA1)은 화상을 표시하기 위한 제1 화소(PX1)들을 포함할 수 있다. 제1 화소(PX1)들 각각은 복수의 발광 영역들(EA1, EA2, EA3, EA4)을 포함할 수 있다. 예를 들어, 제1 화소(PX1)들 각각은 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)을 포함할 수 있다. 이 경우, 제1 발광 영역(EA1)은 제1 광을 발광하는 제1 서브 화소의 발광 영역을 가리키고, 제2 발광 영역(EA2)은 제2 광을 발광하는 제2 서브 화소의 발광 영역을 가리킬 수 있다. 또한, 제3 발광 영역(EA3)은 제3 광을 발광하는 제3 서브 화소의 발광 영역을 가리키고, 제4 발광 영역(EA4)은 제4 광을 발광하는 제4 서브 화소의 발광 영역을 가리킬 수 있다.
제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)은 서로 다른 색을 발광할 수 있다. 또는, 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4) 중 어느 두 개는 동일한 색을 발광할 수 있다. 예를 들어, 제1 발광 영역(EA1)은 적색 광을 발광하고, 제2 발광 영역(EA2)과 제4 발광 영역(EA4)은 녹색 광을 발광하며, 제3 발광 영역(EA3)은 청색 광을 발광할 수 있다.
제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4) 각각은 마름모와 같이 사각형의 평면 형태를 갖는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)은 사각형 이외에 다른 다각형, 원형 또는 타원형의 평면 형태를 가질 수 있다. 몇몇 실시예에서 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4) 중 적어도 두개의 면적은 서로 다를 수 있다. 예를 들어 제1 발광 영역(EA1)은 적색 광을 발광하고, 제2 발광 영역(EA2)과 제4 발광 영역(EA4)은 녹색 광을 발광하며, 제3 발광 영역(EA3)은 청색 광을 발광하는 경우, 제3 발광 영역(EA3)의 면적이 가장 넓고, 제1 발광 영역(EA1)의 면적이 두번째로 넓고, 제2 발광 영역(EA2)의 면적 및 제4 발광 영역(EA4)의 면적 각각은 제3 발광 영역(EA3)의 면적 및 제1 발광 영역(EA1)의 면적보다 작을 수 있다. 다만 이에 한정되는 것은 아니며, 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)의 면적 대소 관계는 다양하게 변형될 수 있다.
구동 전극(TE)들, 감지 전극(RE)들, 및 터치 연결 전극(BE)들이 평면 상 메쉬 구조 또는 그물망 구조로 형성되므로, 발광 영역들(EA1, EA2, EA3, EA4)은 제3 방향(DR3)을 따라 구동 전극(TE)들, 감지 전극(RE)들, 및 터치 연결 전극(BE)들과 중첩하지 않을 수 있다. 따라서, 발광 영역들(EA1, EA2, EA3, EA4)들로부터 발광된 광이 구동 전극(TE)들, 감지 전극(RE)들, 및 터치 연결 전극(BE)들에 의해 차단되지 않고 센서 전극층(도 3의 SENL)의 외부로 방출될 수 있다.
도 6은 도 5의 X3-X3'를 따라 절단한, 표시 장치의 개략적인 단면도이다. 도 6에는 표시 장치의 구성 중 표시 패널만을 도시하였다.
도 6을 참조하면, 기판(SUB) 상에는 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 봉지층(TFEL)을 포함하는 표시층(DISL)이 배치되고, 표시층(DISL) 상에는 구동 전극(TE)들, 감지 전극(RE)들, 및 터치 연결 전극(BE)들을 포함하는 센서 전극층(SEN)이 배치될 수 있다.
기판(SUB) 상에는 제1 박막 트랜지스터(ST1)들을 포함하는 박막 트랜지스터층(TFTL)이 배치될 수 있다. 박막 트랜지스터층(TFTL)은 제1 박막 트랜지스터(ST1), 화소 연결 전극(ANDE1), 버퍼층(BF1), 게이트 절연층(130), 제1 층간 절연층(141), 제2 층간 절연층(142), 제1 절연층(150), 및 제2 절연층(160)을 포함할 수 있다.
기판(SUB) 상에는 버퍼층(BF1)이 배치될 수 있다. 버퍼층(BF1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
버퍼층(BF1) 상에는 제1 박막 트랜지스터(ST1)가 배치될 수 있다. 제1 박막 트랜지스터(ST1)는 제1 액티브층(ACT1), 제1 게이트 전극(G1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)을 포함할 수 있다.
버퍼층(BF1) 상에는 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)이 배치될 수 있다. 몇몇 실시예에서 제1 액티브층(ACT1)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘과 같은 실리콘 반도체를 포함할 수 있다. 제1 액티브층(ACT1) 중 제3 방향(DR3)을 따라 제1 게이트 전극(G1)과 중첩하는 부분은 채널 영역으로 정의될 수 있다. 제1 액티브층(ACT1) 중 제3 방향(DR3)을 따라 제1 게이트 전극(G1)과 중첩하지 않는 부분은 도전 영역으로 정의될 수 있다. 제1 액티브층(ACT1)의 도전 영역은 실리콘 반도체에 이온 또는 불순물이 도핑되어 도전성을 가질 수 있다.
제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT) 상에는 게이트 절연층(130)이 배치될 수 있다. 게이트 절연층(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연층(130) 상에는 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)이 배치될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)은 제3 방향(DR3)을 따라 제1 액티브층(ACT1)과 중첩할 수 있다. 몇몇 실시예에서 제1 게이트 전극(G1)은 스토리지 커패시터(CAE)의 제1 커패시터 전극(CAE1)일 수 있다. 몇몇 실시예에서 제1 게이트 전극(G1)은 제2 커패시터 전극(CAE2)과 중첩할 수 있다. 제1 게이트 전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트 전극(G1) 상에는 제1 층간 절연층(141)이 배치될 수 있다. 제1 층간 절연층(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 몇몇 실시예에서 제1 층간 절연층(141)은 복수의 무기막을 포함할 수도 있다.
제1 층간 절연층(141) 상에는 제2 커패시터 전극(CAE2)이 배치될 수 있다. 제2 커패시터 전극(CAE2)은 제3 방향(DR3)을 따라 제1 커패시터 전극(CAE1) 또는 제1 게이트 전극(G1)과 중첩할 수 있다. 제1 층간 절연층(141)이 소정의 유전율을 가지므로, 제1 커패시터 전극(CAE1), 제2 커패시터 전극(CAE2), 및 제1 층간 절연층(141)에 의해 스토리지 커패시터(CAE)가 형성될 수 있다. 제2 커패시터 전극(CAE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 커패시터 전극(CAE2) 상에는 제2 층간 절연층(142)이 배치될 수 있다. 제2 층간 절연층(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 층간 절연층(142) 상에는 제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)이 배치될 수 있다. 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1)은 게이트 절연층(130), 제1 층간 절연층(141), 및 제2 층간 절연층(142)을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 채널 영역의 일 측에 배치된 도전 영역에 연결될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 드레인 전극(D1)은 게이트 절연층(130), 제1 층간 절연층(141), 및 제2 층간 절연층(142)을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 채널 영역의 타 측에 배치된 도전 영역에 연결될 수 있다.
몇몇 실시예에서 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 예를 들어, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 Ti/Al/Ti의 다층으로 형성될 수도 있다.
제1 소스 전극(S1)과 제1 드레인 전극(D1) 상에는 제1 절연층(150)이 위치할 수 있다. 몇몇 실시예에서 제1 절연층(150)은 박막 트랜지스터들로 인한 단차를 평탄하게 하기 위한 평탄화층일 수 있다. 제1 절연층(150)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기절연물질을 포함할 수 있다.
제1 절연층(150) 상에는 화소 연결 전극(ANDE1)이 배치될 수 있다. 화소 연결 전극(ANDE1)은 제1 절연층(150)을 관통하는 콘택홀을 통해 제1 박막 트랜지스터(ST1)의 제1 드레인 전극(D1)에 연결될 수 있다. 화소 연결 전극(ANDE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 예를 들어 화소 연결 전극(ANDE1)은 Ti/Al/Ti의 다층으로 형성될 수 있다
화소 연결 전극(ANDE1) 상에는 제2 절연층(160)이 배치될 수 있다. 제2 절연층(160)은 평탄화층일 수 있다. 몇몇 실시예에서 제2 절연층(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기절연물질을 포함할 수 있다.
제2 절연층(160) 상에는 배리어층(161)이 배치될 수 있다. 몇몇 실시예에서 배리어층(161)은 무기절연물질을 포함할 수 있다. 예를 들어 배리어층(161)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치된다. 발광 소자층(EML)은 제1 발광 소자(170)들과 뱅크(180)를 포함할 수 있다.
제1 발광 소자(170)들 각각은 제1 화소 전극(171), 제1 발광층(172), 및 제1 공통 전극(173)을 포함할 수 있다. 발광 영역들(EA1, EA2, EA3, EA4) 각각은 제1 화소 전극(171), 제1 발광층(172), 및 제1 공통 전극(173)이 순차적으로 적층되어 제1 화소 전극(171)으로부터의 정공과 제1 공통 전극(173)으로부터의 전자가 제1 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다. 이 경우, 제1 화소 전극(171)은 애노드 전극이고, 제1 공통 전극(173)은 캐소드 전극일 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제4 발광 영역(EA4)은 도 7에 도시된 제3 발광 영역(EA3)과 실질적으로 동일할 수 있다.
제1 화소 전극(171)은 배리어층(161) 상에 배치될 수 있다. 제1 화소 전극(171)은 배리어층(161)과 제2 절연층(160)을 관통하는 콘택홀을 통해 화소 연결 전극(ANDE1)에 접속될 수 있다.
제1 발광층(172)을 기준으로 제1 공통 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 화소 전극(171)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3:indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 또는 제1 화소 전극(171)은 은(Ag), 마그네슘(Mg), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al) 등을 포함할 수 있다. 몇몇 실시예에서 제1 화소 전극(171)은 다층구조로 이루어질 수 있으며, 예를 들어 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), 은과 ITO의 적층구조(ITO/Ag/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수도 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(180)는 화소의 발광 영역들(EA1, EA2, EA3, EA4)을 정의하는 역할을 한다. 즉, 뱅크(180)는 화소정의막 일 수 있다. 뱅크(180)는 배리어층(161) 상에서 제1 화소 전극(171)의 일부 영역을 노출하도록 형성될 수 있다. 뱅크(180)는 제1 화소 전극(171)의 가장자리를 덮을 수 있다. 몇몇 실시예예서 뱅크(180)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기절연물질을 포함할 수 있다.
뱅크(180) 상에는 스페이서(SPC)가 위치할 수 있다. 스페이서(SPC)는 각 발광 영역들(EA1, EA2, EA3, EA4)과 비중첩하는 부분에 위치할 수 있다. 스페이서(SPC)는 마스크 공정 시 찍힘을 방지하기 위한 구성일 수 있다.　또는,　스페이서(SPC)는 표시 장치(10)의 외부에서 압력이 가해질 때, 발광 소자층(EML) 또는 발광 소자층(EML)에 포함된 발광 소자 등을 보호하기 위해서 마련된 구성일 수 있다. 다른 실시예에서,　스페이서(SPC)는 광 경로를 바꿔주는 역할을 할 수 있다.
몇몇 실시예에서 스페이서(SPC)는 폴리이미드와 같은 유기 절연물질을 포함할 수 있다. 또는, 스페이서(SPC)는 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.
몇몇 실시예에서 스페이서(SPC)는 뱅크(180)와 다른 물질을 포함하거나, 뱅크(180)와 동일한 물질을 포함할 수도 있다. 스페이서(SPC)와 뱅크(180)가 동일물질을 포함하는 경우, 뱅크(180)와 스페이서(SPC)는 하프톤 마스크를 이용한 마스크 공정에서 함께 형성될 수도 있다. 몇몇 실시예에서, 뱅크(180)와 스페이서(SPC)는 폴리이미드를 포함할 수 있다.
제1 화소 전극(171) 상에는 제1 발광층(172)이 배치된다. 제1 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 제1 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 유기 물질층은 호스트와 도펀트를 포함할 수 있다. 유기 물질층은 소정의 광을 발광하는 물질을 포함할 수 있으며, 인광 물질 또는 형광 물질을 이용하여 형성될 수 있다.
제1 공통 전극(173)은 제1 발광층(172) 상에 배치된다. 제1 공통 전극(173)은 제1 발광층(172)을 덮을 수 있다. 제1 공통 전극(173)은 표시 화소들에 공통적으로 형성되는 공통층일 수 있으며, 뱅크(180) 및 스페이서(SPC)를 더 덮을 수 있다.
상부 발광 구조에서 제1 공통 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 도전 물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제1 공통 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
발광 소자층(EML) 상에는 봉지층(TFEL)이 위치할 수 있다. 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기층을 포함할 수 있다. 또한, 봉지층(TFEL)은 이물(particle)로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기층을 포함할 수 있다.
예를 들어, 박막 봉지층(TFEL)은 제1 공통 전극(173) 상에 배치되는 제1 봉지 무기층(191), 제1 봉지 무기층(191) 상에 배치되는 봉지 유기층(192), 및 봉지 유기층(192) 상에 배치되는 제2 봉지 무기층(193)을 포함할 수 있다. 제1 봉지 무기층(191)과 제2 봉지 무기층(193)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기층이 교번하여 적층된 다중층으로 형성될 수 있다. 유기층은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)일 수 있다.
봉지층(TFEL) 상에는 센서 전극층(SEN)이 배치된다. 센서 전극층(SEN)은 상술한 바와 같이 구동 전극(TE)들, 감지 전극(RE)들, 및 터치 연결 전극(BE)들을 포함할 수 있다.
봉지층(TFEL) 상에는 제1 터치 절연층(TINS1)이 배치될 수 있다. 몇몇 실시예에서 제1 터치 절연층(TINS1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층과 같은 무기 절연층으로 이루어질 수 있다.
제1 터치 절연층(TINS1) 상에는 터치 연결 전극(BE)들이 배치될 수 있다. 터치 연결 전극(BE)들은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
터치 연결 전극(BE)들 상에는 제2 터치 절연층(TINS2)이 배치될 수 있다. 몇몇 실시예에서 제2 터치 절연층(TINS2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층과 같은 무기 절연층으로 이루어질 수 있다.
제2 터치 절연층(TINS2) 상에는 구동 전극(TE)들과 감지 전극(RE)들이 배치될 수 있다. 발광 영역들(EA1, EA2, EA3, EA4)들로부터 발광된 광이 구동 전극(TE)들과 감지 전극(RE)들에 의해 차단됨으로써, 광의 휘도가 감소되는 것을 방지하거나 줄이기 위해, 구동 전극(TE)들과 감지 전극(RE)들은 발광 영역들(EA1, EA2, EA3, EA4)과 중첩하지 않는다. 구동 전극(TE)들과 감지 전극(RE)들은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
구동 전극(TE)들과 감지 전극(RE)들 상에는 제3 터치 절연층(TINS3)이 배치될 수 있다. 몇몇 실시예에서 제3 터치 절연층(TINS3)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등과 같은 유기절연물질을 포함할 수 있다.
도 7은 도 4의 B영역을 확대 도시한 개략적인 평면도, 도 8은 도 7에 도시된 제2화소의 변형예를 도시한 평면도, 도 9는 도 7에 도시된 제3화소의 변형예를 도시한 평면도, 도 10은 도 7에 도시된 제3화소의 다른 변형예를 도시한 평면도이다.
도 7 내지 도 10을 참조하면, 도 7에 도시된 바와 같이 제1 코너부(CS1)의 제2 표시 영역(DA2)은 복수의 절개 패턴(CP) 및 절개부(CG)를 포함할 수 있다.
절개 패턴(CP)들 각각에는 제2 화소(PX2)들, 제2 댐(DAM2), 및 전원 콘택홀(PCT)이 배치될 수 있다.
제2 화소(PX2)들은 일 방향으로 배열될 수 있다. 제2 화소(PX2)들 각각은 복수의 발광 영역들(EA1', EA2', EA3')을 포함할 수 있다. 몇몇 실시예에서 제2 화소(PX2)들 각각의 발광 영역들(EA1', EA2', EA3')의 개수는 제1 화소(도 5의 PX1)들 각각의 발광 영역들(EA1, EA2, EA3, EA4)의 개수와 상이할 수 있다. 몇몇 실시예에서 제2 화소(PX2)들 각각의 발광 영역들(EA1', EA2', EA3')의 개수는 제3 표시 영역(DA3)에 위치하는 제3 화소(PX3)들 각각의 발광 영역들(EA1", EA2", EA3")의 개수와 동일할 수 있으나, 이에 한정되지 않는다. 몇몇 다른 실시예에서 제2 화소(PX2)들 각각의 발광 영역들(EA1', EA2', EA3')의 개수는 제3 화소(PX3)들 각각의 발광 영역들(EA1", EA2", EA3")의 개수와 상이할 수 있다.
예를 들어, 제2 화소(PX2)들 각각은 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3')을 포함할 수 있다. 이 경우, 제1 발광 영역(EA1')은 제1 광을 발광하는 제1 서브 화소의 발광 영역을 가리키고, 제2 발광 영역(EA2')은 제2 광을 발광하는 제2 서브 화소의 발광 영역을 가리키며, 제3 발광 영역(EA3')은 제3 광을 발광하는 제3 서브 화소의 발광 영역을 가리킨다.
제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3')은 서로 다른 색을 발광할 수 있다. 예를 들어, 제1 발광 영역(EA1')은 적색 광을 발광하고, 제2 발광 영역(EA2')은 녹색 광을 발광하며, 제3 발광 영역(EA3')은 청색 광을 발광할 수 있다.
몇몇 실시예에서 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3')은 일 방향을 따라 순차적으로 배열될 수 있다. 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3') 각각은 직사각형의 평면 형태를 가질 수 있다. 예를 들어, 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3') 각각은 대체로 단변과 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 하지만, 본 명세서의 실시예는 이에 한정되지 않으며, 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3') 각각은 사각형 이외의 다른 다각형, 원형, 또는 타원형의 평면 형태를 가질 수 있다. 또한, 도 7에서는 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3')이 실질적으로 동일한 면적을 갖는 것을 예시하였으나, 이에 한정되지 않는다. 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3') 중 적어도 하나는 나머지와 다른 면적을 가질 수 있다.
예를 들어 도 7에 도시된 제2 화소(PX2)는 도 8에 도시된 바와 같이 제2 화소(PX2a)와 같은 구조로 변형될 수 있다. 구체적으로 제3 발광 영역(EA3a')은 단변과 장변을 갖는 직사각형의 평면 형태를 갖고, 제1 발광 영역(EA1a') 및 제2 발광 영역(EA2a')은 모두 제3 발광 영역(EA3a')의 일측과 마주보도록 배치될 수 있다. 그리고 제1 발광 영역(EA1a') 및 제2 발광 영역(EA2a')은 서로 인접하도록 배치될 수 있다. 이러한 경우 제3 발광 영역(EA3a')의 면적은 제1 발광 영역(EA1a')의 면적 및 제2 발광 영역(EA2a')의 면적보다 넓을 수 있다. 몇몇 실시예에서 제1 발광 영역(EA1a')은 적색 광을 발광하고, 제2 발광 영역(EA2a')은 녹색 광을 발광하며, 제3 발광 영역(EA3a')은 청색 광을 발광할 수 있다.
다시 도 7을 참조하면, 제2 댐(DAM2)은 제2 화소(PX2)들을 둘러싸도록 배치될 수 있다. 제2 댐(DAM2)은 절개 패턴(CP)들 각각의 가장자리에 배치될 수 있다. 몇몇 실시예에서 제2 댐(DAM2)은 평면상에서 폐루프를 형성할 수 있다.
몇몇 실시예에서 제2 댐(DAM2)에 의해 둘러싸인 영역 내에는 전원 콘택홀(PCT)이 배치될 수 있다. 도 7에서는 전원 콘택홀(PCT)이 절개 패턴(CP)의 일 측 가장자리에 배치된 제2 화소(PX2)와 제2 댐(DAM2) 사이에 배치된 것을 예시하였으나, 이에 한정되지 않는다. 전원 콘택홀(PCT)은 전원 전압, 또는 공통 전압이 제공되는 전원 라인과 제2 화소(PX2)의 제2 공통 전극이 연결되는 부분일 수 있다.
제1 코너부(CS1)의 제3 표시 영역(DA3)에는 복수의 제3 화소(PX3)가 위치할 수 있다.
몇몇 실시예에서 제3 화소(PX3) 각각은 복수의 발광 영역들(EA1", EA2", EA3")을 포함할 수 있다. 몇몇 실시예에서 제3 화소(PX3)들 각각의 발광 영역들(EA1", EA2", EA3")의 개수는 제1 화소(PX1)들 각각의 발광 영역들(EA1, EA2, EA3, EA4)의 개수와 상이할 수 있다.
예를 들어, 제3 화소(PX3)들 각각은 제1 발광 영역(EA1"), 제2 발광 영역(EA2"), 및 제3 발광 영역(EA3")을 포함할 수 있다. 이 경우, 제1 발광 영역(EA1")은 제1 광을 발광하는 제1 서브 화소의 발광 영역을 가리키고, 제2 발광 영역(EA2")은 제2 광을 발광하는 제2 서브 화소의 발광 영역을 가리키며, 제3 발광 영역(EA3")은 제3 광을 발광하는 제3 서브 화소의 발광 영역을 가리킨다.
제1 발광 영역(EA1"), 제2 발광 영역(EA2"), 및 제3 발광 영역(EA3")은 서로 다른 색을 발광할 수 있다. 예를 들어, 제1 발광 영역(EA1")은 적색 광을 발광하고, 제2 발광 영역(EA2")은 녹색 광을 발광하며, 제3 발광 영역(EA3")은 청색 광을 발광할 수 있다.
몇몇 실시예에서 제1 발광 영역(EA1"), 제2 발광 영역(EA2"), 및 제3 발광 영역(EA3")은 제1 방향(DR1)으로 배열될 수 있다.
몇몇 실시예에서 제3 화소(PX3)들의 발광 영역들(EA1", EA2", EA3") 각각의 평면 형태는 제1 화소(PX1)들의 발광 영역들(EA1, EA2, EA3, EA4) 각각의 평면 형태와 상이할 수 있다. 예를 들어, 제1 발광 영역(EA1"), 제2 발광 영역(EA2"), 및 제3 발광 영역(EA3") 각각은 직사각형의 평면 형태를 가질 수 있다. 제1 발광 영역(EA1"), 제2 발광 영역(EA2"), 및 제3 발광 영역(EA3") 각각은 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다.
다만, 제1 발광 영역(EA1"), 제2 발광 영역(EA2"), 및 제3 발광 영역(EA3") 각각의 평면 형태는 이에 한정되지 않으며, 제1 발광 영역(EA1"), 제2 발광 영역(EA2"), 및 제3 발광 영역(EA3") 각각은 사각형 이외의 다른 다각형, 원형, 또는 타원형의 평면 형태를 가질 수 있다. 또한, 도 7에서는 제1 발광 영역(EA1"), 제2 발광 영역(EA2"), 및 제3 발광 영역(EA3")이 실질적으로 동일한 면적을 갖는 것을 예시하였으나, 이에 한정되지 않는다. 제1 발광 영역(EA1"), 제2 발광 영역(EA2"), 및 제3 발광 영역(EA3") 중 적어도 하나는 나머지와 다른 면적을 가질 수 있다.
예를 들어 도 8에 도시된 제3 화소(PX3)는 도 10에 도시된 제3 화소(PX3a)의 구조로 변형될 수 있다. 구체적으로 제3 발광 영역(EA3a'')은 단변과 장변을 갖는 직사각형의 평면 형태를 갖고, 제1 발광 영역(EA1a'') 및 제2 발광 영역(EA2a'')은 모두 제1방향(DR1)을 따라 제3 발광 영역(EA3a'')의 일측과 마주보도록 배치될 수 있다. 그리고 제1 발광 영역(EA1a'') 및 제2 발광 영역(EA2a'')은 제2방향(DR2)을 따라 서로 인접하도록 배치될 수 있다.
도 8에는 제3 발광 영역(EA3a'')의 면적이 제1 발광 영역(EA1a'')의 면적 및 제2 발광 영역(EA2a'')의 면적보다 넓은 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 몇몇 다른 실시예에서 제3 발광 영역(EA3a'')의 면적이 제1 발광 영역(EA1a'')의 면적 및 제2 발광 영역(EA2a'')의 면적보다 좁을 수도 있다. 또한 제1 발광 영역(EA1a'')의 면적과 제2 발광 영역(EA2a'')의 면적은 서로 동일할 수도 있지만, 제2 발광 영역(EA2a'')의 면적이 제1 발광 영역(EA1a'')의 면적보다 넓을 수도 있다.
몇몇 실시예에서 제1 발광 영역(EA1a'')은 적색 광을 발광하고, 제2 발광 영역(EA2a'')은 녹색 광을 발광하며, 제3 발광 영역(EA3a'')은 청색 광을 발광할 수 있다. 다만 이에 한정되는 것은 아니며, 몇몇 실시예에서 제1 발광 영역(EA1a'')은 적색 광을 발광하고, 제2 발광 영역(EA2a'')은 청색 광을 발광하며, 제3 발광 영역(EA3a'')은 녹색 광을 발광할 수도 있다.
또는 도 8에 도시된 제3 화소(PX3)는 도 10에 도시된 제3 화소(PX3b)의 구조로 변형될 수 있다. 제3 화소(PX3b)는 제1 발광 영역(EA1b''), 제2 발광 영역(EA2b''), 제3 발광 영역(EA3b'') 및 제4 발광 영역(EX4b'')을 포함할 수 있다. 즉, 몇몇 다른 실시예에서 제3 화소(PX3b)는 도 5의 설명에서 상술한 제1 화소(도 5의 PX1)와 실질적으로 동일한 구조를 가질 수 있다. 제1 발광 영역(EA1b''), 제2 발광 영역(EA2b''), 제3 발광 영역(EA3b'') 및 제4 발광 영역(EX4b'')에 대한 보다 구체적인 설명은 도 5의 설명에서 상술한 제1 발광 영역(도 5의 EA1), 제2 발광 영역(도 5의 EA2), 제3 발광 영역(도 5의 EA3) 및 제4 발광 영역(도 5의 EX4)에 대한 설명과 실질적으로 동일하거나 유사한 바, 생략한다.
다시 도 7을 참조하면, 몇몇 실시예에서 서로 인접한 제3 화소(PX) 사이에는 터치 배선(TL)이 위치할 수 있다. 몇몇 실시예에서 터치 배선(TL)은 구동 전극(도 6의 TE)들에 연결되는 터치 구동 배선이거나, 또는 감지 전극(도 6의 RE)들에 연결되는 터치 감지 배선일 수 있다.
몇몇 실시예에서 터치 배선(TL)은 제1 발광 영역(EA1"), 제2 발광 영역(EA2"), 및 제3 발광 영역(EA3")과 중첩하지 않을 수 있다. 이에 따라 발광 영역들(EA1", EA2", EA3")들로부터 발광된 광은 터치 배선(TL)들에 의해 차단되지 않을 수 있다.
제2 표시 영역(DA2)에 인접한 제3 표시 영역(DA3)의 가장자리에는 제1 댐(DAM1)이 배치될 수 있다. 몇몇 실시예에서 제1 댐(DAM1)은 절개 패턴(CP) 과 인접하여 위치할 수 있다. 제3 표시 영역(DA3)에 위치하는 봉지층(TFEL)의 봉지 유기층이 넘치는 것을 방지할 수 있다.
도 11은 도 7의 X5-X5'를 따라 절단한 표시 장치의 개략적인 단면도, 도 12는 도 11에 도시된 유기보호층의 배치를 개략적으로 도시한 평면도, 도 13은 도 11에 도시된 유기보호층의 배치에 대한 변형예를 개략적으로 도시한 평면도이다.
도 11에는 표시 장치의 구성 중 표시 패널의 단면을 도시하였으며, 절개 패턴과 절개부의 단면도 및 제3 표시 영역의 일부분에 대한 단면이 도시되어 있다.
도 7, 도 11 내지 도 13을 참조하면, 제2 표시 영역(DA2)은 절개 패턴(CP)과 절개부(CG)를 포함한다.
절개부(CG) 에서는 박막 트랜지스터층(TFTL)의 적어도 일부가 레이저에 의해 제거될 수 있다. 예를 들어, 절개부(CG)들 각각에는 버퍼층(BF1), 게이트 절연층(130), 제1 층간 절연층(141), 제2 층간 절연층(142), 제1 절연층(150), 및 제2 절연층(160)이 배치되지 않을 수 있다. 또한, 절개부(CG)들 각각에는 배리어층(161)과 뱅크(180)가 배치되지 않을 수 있다.
또한 몇몇 실시예에서 절개부(CG)에서는 기판(SUB)도 부분적으로 제거될 수 있다.
몇몇 실시에에서 절개부(CG)에는 제1 봉지 무기층(191) 및 제2 봉지 무기층(193)이 배치될 수 있다. 몇몇 실시예에서 절개부(CG)에서 제1 봉지 무기층(191)은 기판(SUB)의 측면을 감쌀 수 있으며, 제2 봉지 무기층(193)은 절개부(CG)에서 제1 봉지 무기층(191) 상에 위치할 수 있다.
절개부(CG)에서 제1 봉지 무기층(191)은 기판(SUB)의 측면을 감싸도록 배치되어 절개부(CG)를 통해 외부의 수분 또는 산소가 박막 트랜지스터층(TFTL)의 내부로 침투하는 것을 저지할 수 있다. 또한 제2 봉지 무기층(193)은 절개부(CG)에서 제1 봉지 무기층(191)과 직접 접하며 무기-무기 접합을 형성할 수 있다. 이에 따라 외부에서 수분 또는 산소가 발광 소자층(EML)으로 침투하는 것을 저지할 수 있다.
몇몇 실시예에서 절개부(CG)에는 제1 터치 절연층(TINS1) 및 제2 터치 절연층(TINS2)이 더 위치할 수 있다. 몇몇 실시예에서 절개부(CG)에서 제1 터치 절연층(TINS1)은 제2 봉지 무기층(193) 상에 위치하고 제2 터치 절연층(TINS2)은 제1 터치 절연층(TINS1) 상에 위치할 수 있다. 몇몇 실시예에서 제1 터치 절연층(TINS1)과 제2 터치 절연층(TINS2)이 모두 무기절연물질을 포함하는 경우, 절개부(CG)에서 제1 터치 절연층(TINS1)은 제2 봉지 무기층(193)과 접하여 무기-무기 접합을 형성할 수 있고, 제2 터치 절연층(TINS2)은 제1 터치 절연층(TINS1)과 접하여 무기-무기 접합을 형성할 수 있다. 이에 따라 외부에서 수분 또는 산소가 침투하는 것으로 보다 효과적으로 방지할 수 있다.
절개부(CG)에서는 박막 트랜지스터층(TFTL)의 적어도 일부가 제거되고, 기판(SUB)의 일부가 제거된다. 따라서, 절개부(CG)의 연신성은 절개 패턴(CP)의 연신성보다 높을 수 있다. 이로 인해, 제1 코너부(CS1)의 복곡률에 의해 제2 표시 영역(DA2)의 절개부(CG)들이 연신되며, 절개부(CG)들의 간격이 넓어질 수 있다. 따라서, 제2 표시 영역(DA2)에 인가되는 스트레인은 줄어들 수 있으며, 이에 따라 제2 표시 영역(DA2)에 인가되는 스트레인으로 인한 표시 장치(10)의 신뢰도가 저하되는 것을 방지할 수 있으며, 동시에 제1 코너부(CS1)에 제2 표시 영역(DA2)을 구현함으로써 표시 영역의 전체 면적을 확장할 수 있다.
절개 패턴(CP) 각각에는 기판(SUB), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 봉지층(TFEL)이 배치될 수 있다.
제2 표시 영역(DA2)에서 기판(SUB) 상에는 박막 트랜지스터층(TFTL)이 배치될 수 있으며, 박막 트랜지스터층(TFTL)은 제2 표시 영역(DA2) 내에 위치하는 제2 박막 트랜지스터(ST2), 스토리지 커패시터(CAP) 및 화소 연결 전극(ANDE2)을 더 포함할 수 있다.
제2 박막 트랜지스터(ST2)는 제2 액티브층(ACT2), 제2 게이트 전극(G2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)을 포함할 수 있다. 제2 박막 트랜지스터(ST2)의 각 구성에 대한 설명은 도 6의 설명에서 상술한 제1 박막 트랜지스터(도 6의 ST1)의 제1 액티브층(도 6의 ACT1), 제1 게이트 전극(도 6의 G1), 제1 소스 전극(도 6의 S1), 및 제1 드레인 전극(도 6의 D1)에 대한 설명과 실질적으로 동일하다. 또한 화소 연결 전극(ANDE2)에 대한 설명은 도 6의 설명에서 상술한 화소 연결 전극(도 6의 ANDE1)에 대한 설명과 실질적으로 동일하다. 따라서, 구체적인 설명을 생략한다.
제2 표시 영역(DA2)에서 박막 트랜지스터층(TFEL) 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제2 표시 영역(DA2) 내에 위치하는 제2 발광 소자(270)를 더 포함할 수 있다. 제2 발광 소자(270)는 제2 화소 전극(271), 제2 발광층(272), 및 제2 공통 전극(273)을 포함할 수 있다.
몇몇 실시예에서 제2 공통 전극(273)은 제1 공통 전극(도 6의 173)과 이격될 수 있다. 바꾸어 말하면 제1 공통 전극(도 6의 173)과 제2 공통 전극(273)은 서로 물리적으로 연결되거나 또는 일체로 이루어지지 않고 상호 분리될 수 있다.
제2 화소 전극(271)은 화소 연결 전극(ANDE2)을 매개로 제2 박막 트랜지스터(ST2)의 제2 드레인 전극(D2)과 전기적으로 연결된다. 이외 제2 발광 소자(270)가 포함하는 제2 화소 전극(271), 제2 발광층(272), 및 제2 공통 전극(273)에 대한 설명은 도 6의 설명에서 상술한 제1 발광 소자(도 6의 170)의 제1 화소 전극(도 6의 171), 제1 발광층(도 6의 172), 및 제1 공통 전극(도 6의 173)에 대한 설명과 실질적으로 동일한 바, 구체적인 설명을 생략한다.
제2 표시 영역(DA2)에서 기판(SUB) 상에는 제2 댐(DAM2)이 위치할 수 있다. 제2 댐(DAM2)은 상술한 바와 같이 각 절개 패턴(CP)의 가장자리를 따라 배치될 수 있으며, 평면상에서 폐루프 형상을 가질 수 있다. 제2 댐(DAM2)은 폐루프 형상으로 절개 패턴(CP)의 가장자리를 따라 배치되어 내부에 공간을 구획할 수 있으며, 구획된 공간 내에는 제2 발광 소자(270) 등이 위치할 수 있다. 즉, 제2 발광 소자(270)는 제2 댐(DAM2)에 의해 완전히 둘러싸일 수 있다.
몇몇 실시예에서 제2 댐(DAM2)은 제1 절연층(150) 상에 위치할 수 있다.
몇몇 실시예에서 제2 댐(DAM2)은 제1 절연층(150) 상에 위치하는 제1 서브 댐(SDAM1'), 제1 서브 댐(SDAM1') 상에 위치하는 제2 서브 댐(SDAM2'), 제2 서브 댐(SDAM2') 상에 위치하는 제3 서브 댐(SDAM3') 및 제3 서브 댐(SDAM3') 상에 위치하는 제4 서브 댐(SDAM4')을 포함할 수 있다.
몇몇 실시예에서 제1 서브 댐(SDAM1')은 제2 절연층(160)과 동일한 물질로 이루어지고 제2 절연층(160)과 동일한 공정을 통해 동시에 형성될 수 있다. 제2 서브 댐(SDAM2')은 배리어층(161)과 동일한 물질로 이루어지고 동일한 공정 내에서 동시에 형성될 수 있다. 제3 서브 댐(SDAM3')은 뱅크(180)와 동일한 물질로 이루어지고 뱅크(180)와 동일한 공정 내에서 뱅크(180)와 동시에 형성될 수 있다. 제4 서브 댐(SDAM4')은 스페이서(도 6의 SPC)와 동일한 물질로 이루어지고 스페이서(도 6의 SPC)와 동일한 공정 내에서 동시에 형성될 수 있다.
몇몇 실시예에서 제2 댐(DAM2)은 언더컷 구조를 가질 수 있다. 예를 들어, 제2 서브 댐(SDAM2')의 폭은, 제2 서브 댐(SDAM2')과 접촉하는 제1 서브 댐(SDAM1')의 상면의 폭보다 넓을 수 있으며, 이에 따라 제2 서브 댐(SDAM2')의 단부 하측에는 언더컷이 정의될 수 있다. 제2 댐(DAM2)이 언더컷 구조를 가짐에 따라, 제2 공통 전극(273)의 형성 과정에서 제2 공통 전극(273)의 일부는 별도의 마스크를 사용하지 않더라도 제2 댐(DAM2)의 언더컷 구조로 인해 부분적으로 단절될 수 있다.
즉, 제2 댐(DAM2)이 언더컷 구조를 가짐에 따라 제2 댐(DAM2) 주변에서 제2 공통 전극(273)은 끊어질 수 있다. 이에 따라 몇몇 실시예에서 제2 댐(DAM2)의 주변에서 제1 절연층(150) 상에는 제2 공통 전극(273)의 잔막인 플로팅 패턴(FEa)이 위치할 수도 있다.
제2 표시 영역(DA2)에서 발광 소자층(EML) 상에는 봉지층(TFEL)이 위치할 수 있다. 봉지층(TFEL)은 발광 소자층(EML) 뿐만 아니라 제2 댐(DAM2)을 커버할 수 있다.
몇몇 실시예에서 제2 표시 영역(DA2)에서 제1 봉지 무기층(191)은 발광 소자층(EML) 및 제2 댐(DAM2)을 커버할 수 있다. 그리고 앞서 상술한 바와 같이 제1 봉지 무기층(191)의 단부는 절개부(CG)까지 연장되어 절개부(CG)에서 기판(SUB)의 측부, 박막 트랜지스터층(TFTL)의 노출된 측부를 커버할 수 있다.
제2 표시 영역(DA2)에서 제1 봉지 무기층(191) 상에는 봉지 유기층(192)이 위치할 수 있다. 봉지 유기층(192)은 제2 댐(DAM2)에 의헤 구획된 공간 내에 위치할 수 있다. 몇몇 실시예에서 봉지 유기층(192) 중 제2 표시 영역(DA2) 내에 위치하는 부분은, 봉지 유기층(192) 중 제3 표시 영역(DA3)에 위치하는 부분 및 제1 표시 영역 내에 위치하는 부분(도 6의 192)와 이격될 수 있다.
제2 표시 영역(DA2)에서 봉지 유기층(192) 상에는 제2 봉지 무기층(193)이 위치할 수 있다. 제2 봉지 무기층(193)은 발광 소자층(EML), 봉지 유기층(192) 및 제2 댐(DAM2)을 커버할 수 있다.
몇몇 실시예에서 제1 봉지 무기층(191)중 제2 표시 영역(DA2) 내에 위치하는 부분과 제3 표시 영역(DA3) 내에 위치하는 부분과 제1 표시 영역내에 위치하는 부분(도 6의 191)은 일체로 이루어질 수 있다. 또한 제2 봉지 무기층(193)중 제2 표시 영역(DA2) 내에 위치하는 부분과 제3 표시 영역(DA3) 내에 위치하는 부분과 제1 표시 영역내에 위치하는 부분(도 6의 193)은 일체로 이루어질 수 있다.
제3 표시 영역(DA3)에는 상술한 바와 같이 화상을 표시하는 제3 화소(PX3)들, 터치 배선(TL)이 배치되며, 스캔 구동부의 일부, 예를 들어 스캔 구동부가 포함하는 스캔 구동 트랜지스터(SDT)가 위치할 수 있다.
제3 표시 영역(DA3)에서 기판(SUB) 상에는 박막 트랜지스터층(TFTL)이 배치될 수 있으며, 박막 트랜지스터층(TFTL)은 제3 표시 영역(DA3) 내에 위치하는 제3 박막 트랜지스터(ST3), 스토리지 커패시터(CAP), 스캔 구동 트랜지스터(SDT) 및 화소 연결 전극(ANDE3)을 더 포함할 수 있다.
제3 박막 트랜지스터(ST3)는 제3 액티브층(ACT3), 제3 게이트 전극(G3), 제3 소스 전극(S3), 및 제3 드레인 전극(D3)을 포함할 수 있다. 제3 박막 트랜지스터(ST3)의 각 구성에 대한 설명은 도 6의 설명에서 상술한 제1 박막 트랜지스터(도 6의 ST1)의 제1 액티브층(도 6의 ACT1), 제1 게이트 전극(도 6의 G1), 제1 소스 전극(도 6의 S1), 및 제1 드레인 전극(도 6의 D1)에 대한 설명과 실질적으로 동일하다. 또한 화소 연결 전극(ANDE3)에 대한 설명은 도 6의 설명에서 상술한 화소 연결 전극(도 6의 ANDE1)에 대한 설명과 실질적으로 동일하다. 따라서, 구체적인 설명을 생략한다.
스캔 구동부의 스캔 구동 트랜지스터(SDT)는 스캔 액티브층(SACT), 스캔 게이트 전극(SG), 스캔 소스 전극(SS), 및 스캔 드레인 전극(SD)을 포함할 수 있다. 스캔 구동 트랜지스터(SDT)의 스캔 액티브층(SACT), 스캔 게이트 전극(SG), 스캔 소스 전극(SS), 및 스캔 드레인 전극(SD)은 도 6의 설명에서 상술한 제1 박막 트랜지스터(도 6의 ST1)의 제1 액티브층(도 6의 ACT1), 제1 게이트 전극(도 6의 G1), 제1 소스 전극(도 6의 S1), 및 제1 드레인 전극(도 6의 D1)에 대한 설명과 실질적으로 동일하다. 따라서 구체적인 설명은 생략한다.
스캔 구동 트랜지스터(SDT)는 제3 화소(PX3)들의 각 발광 영역에 위치하는 제3 발광 소자(370)를 구동하기 위한 제3 박막 트랜지스터(ST3)들과 함께 박막 트랜지스터층(TFTL)에 배치된다. 그러므로, 스캔 구동 트랜지스터(SDT)는 제3 박막 트랜지스터(ST3)들을 회피하기 위해 제3 박막 트랜지스터(ST3)들이 배치되지 않는 영역에 배치될 수 있다.
몇몇 실시예에서 스캔 구동 트랜지스터(SDT)는 제3 박막 트랜지스터(ST3)보다 상대적으로 제2 표시 영역(DA2)에 인접하여 위치할 수 있다. 몇몇 실시예에서 스캔 구동 트랜지스터(SDT)는 적어도 일부가 후술할 제3 발광 소자(370)와 중첩할 수 있다.
제3 표시 영역(DA3)에서 박막 트랜지스터층(TFEL) 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제3 표시 영역(DA3) 내에 위치하는 제3 발광 소자(370)를 더 포함할 수 있다. 제3 발광 소자(370)는 제3 화소 전극(371), 제3 발광층(372), 및 제3 공통 전극(373)을 포함할 수 있다.
제3 화소 전극(371)은 화소 연결 전극(ANDE3)을 매개로 제3 박막 트랜지스터(ST3)의 제3 드레인 전극(D3)에 전기적으로 연결될 수 있다.
몇몇 실시예에서 제3 공통 전극(373)은 제1 공통 전극(도 6의 173)과 일체로 이루어질 수 있으며, 제2 공통 전극(273)과는 이격될 수 있다.
제3 발광 소자(370)가 포함하는 제3 화소 전극(371), 제3 발광층(372), 및 제3 공통 전극(373)에 대한 설명은 도 6의 설명에서 상술한 제1 발광 소자(도 6의 170)의 제1 화소 전극(도 6의 171), 제1 발광층(도 6의 172), 및 제1 공통 전극(도 6의 173)에 대한 설명과 실질적으로 동일한 바, 구체적인 설명을 생략한다.
도면에는 제3 발광 소자(370)의 제3 화소 전극(371)과 제3 박막 트랜지스터(ST3)가 부분적으로 중첩하는 것으로 도시되어 있지만, 몇몇 다른 실시예에서는 제3 화소 전극(371)과 제3 박막 트랜지스터(ST3)는 서로 비중첩할 수도 있다.
제3 표시 영역(DA3)에서 기판(SUB) 상에는 제1 댐(DAM1)이 위치할 수 있다. 제1 댐(DAM1)은 상술한 바와 같이 제3 표시 영역(DA3)에서 제2 표시 영역(DA2)과 인접하여 위치할 수 있다.
몇몇 실시예에서 제1 댐(DAM1)은 제1 절연층(150) 상에 위치하는 제1 서브 댐(SDAM1), 제1 서브 댐(SDAM1) 상에 위치하는 제2 서브 댐(SDAM2), 제2 서브 댐(SDAM2) 상에 위치하는 제3 서브 댐(SDAM3) 및 제3 서브 댐(SDAM3) 상에 위치하는 제4 서브 댐(SDAM4)을 포함할 수 있다.
몇몇 실시예에서 제1 서브 댐(SDAM1)은 제2 절연층(160)과 동일한 물질로 이루어지고 제2 절연층(160)과 동일한 공정을 통해 동시에 형성될 수 있다. 제2 서브 댐(SDAM2)은 배리어층(161)과 동일한 물질로 이루어지고 동일한 공정 내에서 동시에 형성될 수 있다. 제3 서브 댐(SDAM3)은 뱅크(180)와 동일한 물질로 이루어지고 뱅크(180)와 동일한 공정 내에서 뱅크(180)와 동시에 형성될 수 있다. 제4 서브 댐(SDAM4)은 스페이서(도 6의 SPC)와 동일한 물질로 이루어지고 스페이서(도 6의 SPC)와 동일한 공정 내에서 동시에 형성될 수 있다.
몇몇 실시예에서 제1 댐(DAM1)은 언더컷 구조를 가질 수 있다. 예를 들어, 제2 서브 댐(SDAM2)의 폭은, 제2 서브 댐(SDAM2)과 접촉하는 제1 서브 댐(SDAM1)의 상면의 폭보다 넓을 수 있으며, 이에 따라 제2 서브 댐(SDAM2)의 단부 하측에는 언더컷이 정의될 수 있다.
몇몇 실시예에서 제1 댐(DAM1)이 언더컷 구조를 가짐에 따라 제1 댐(DAM1) 주변에서 제3 공통 전극(373)은 끊어질 수 있다. 이에 따라 몇몇 실시예에서 제1 댐(DAM1)의 주변에서 제1 절연층(150) 상에는 제3 공통 전극(373)의 잔막인 플로팅 패턴(FEb)이 위치할 수도 있다.
제1 댐(DAM1)과 제2 댐(DAM2) 중 제1 댐(DAM1)과 마주보는 부분 사이에는 이격 공간(GP)이 정의된다.
제3 표시 영역(DA3)에서 발광 소자층(EML) 상에는 봉지층(TFEL)이 위치할 수 있다. 봉지층(TFEL)은 발광 소자층(EML) 및 제1 댐(DAM1)을 커버할 수 있다.
몇몇 실시예에서 제3 표시 영역(DA3)에서 제1 봉지 무기층(191)은 발광 소자층(EML) 및 제1 댐(DAM1)을 커버할 수 있다.
제3 표시 영역(DA3)에서 제1 봉지 무기층(191) 상에는 봉지 유기층(192)이 위치할 수 있다. 몇몇 실시예에서 봉지 유기층(192) 중 제3 표시 영역(DA3) 내에 위치하는 부분은, 봉지 유기층(192) 중 제1 표시 영역(DA1)에 위치하는 부분과 일체로 이루어질 수 있으며, 봉지 유기층(192) 중 제2 표시 영역(DA2) 내에 위치하는 부분과는 이격될 수 있다.
제3 표시 영역(DA3)에서 봉지 유기층(192) 상에는 제2 봉지 무기층(193)이 위치할 수 있다. 제2 봉지 무기층(193)은 발광 소자층(EML), 봉지 유기층(192) 및 제1 댐(DAM1)을 커버할 수 있다.
몇몇 실시예에서 제1 댐(DAM1)과 제2 댐(DAM2) 사이의 이격 공간(GP) 내에서 제1 봉지 무기층(191)과 제2 봉지 무기층(193)은 서로 직접 접할 수 있다. 제1 댐(DAM1)과 제2 댐(DAM2) 사이에는 제1 봉지 무기층(191)과 제2 봉지 무기층(193)이 서로 접하여 무기-무기 접합을 형성할 수 있다.
제1 댐(DAM1)과 제2 댐(DAM2) 사이에는 유기보호층(OL)이 위치할 수 있다. 몇몇 실시예에서 유기보호층(OL)은 제2 표시 영역(DA2) 및 제3 표시 영역(DA3)에 걸쳐 위치할 수 있으며, 제1 댐(DAM1)과 제2 댐(DAM2) 사이의 이격 공간(GP)을 채울 수 있다.
몇몇 실시예에서 유기보호층(OL)은 도 12에 도시된 바와 같이 평면상에서 제3 표시 영역(DA3) 중 제2 표시 영역(DA2) 또는 절개 패턴(CP)과 마주보는 가장자리 측 및 제2 표시 영역(DA2) 중 제3 표시 영역(DA3)과 마주보는 제2 표시 영역(DA2)의 가장자리 측에 위치할 수 있다.
몇몇 실시예에서 유기보호층(OL)은 제3 표시 영역(DA3) 중 절개부(CG)와 마주보는 가장자리 측에는 위치하지 않을 수 있다.
몇몇 실시예에서 유기보호층(OL)은 절개 패턴(CP) 중 제3 표시 영역(DA3)과 맞닿는 부분의 일측과 상응하는 폭을 가질 수 있다.
또는 유기보호층(OL)은 도 13에 도시된 바와 같이 제3 표시 영역(DA3) 중 제2 표시 영역(DA2) 또는 절개 패턴(CP)과 마주보는 가장자리 측 및 제2 표시 영역(DA2) 중 제3 표시 영역(DA3)과 마주보는 제2 표시 영역(DA2)의 가장자리 측에 위치하고, 제3 표시 영역(DA3) 중 절개부(CG)와 마주보는 가장자리 측에도 위치할 수도 있다.
몇몇 실시예에서 유기보호층(OL)은 도 11에 도시된 바와 같이 봉지층(TFEL) 상에 위치하고 봉지층(TFEL)과 직접 접할 수 있다. 예를 들어 유기보호층(OL)은 제2 봉지 무기층(193) 상에 위치할 수 있으며, 제2 봉지 무기층(193)과 직접 접할 수 있다.
몇몇 실시예에서 유기보호층(OL)은 제1 댐(DAM1)과 제2 댐(DAM2) 사이에서 이격 공간(GP)에 의해 발생하는 센싱 전극층(SEN)과 봉지층(TFEL) 사이의 단차를 완화할 수 있다.
몇몇 실시예에서 유기보호층(OL)은 폴리이미드, 에폭시계 수지, 아크릴계 수지, 폴리에스테르계 수지, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지와 같은 유기 절연 물질을 포함할 수 있다.
유기보호층(OL)은 제1 봉지 무기층(191) 및 제2 봉지 무기층(193)에 크랙이 발생하는 것을 저지할 수 있다.
제2 표시 영역(DA2) 또는 절개 패턴(CP)이 소정의 곡률을 갖고 구부러질 때, 제1 댐(DAM1)과 제2 댐(DAM2) 사이 또는 이격 공간(GP) 내에 위치하는 제1 봉지 무기층(191) 및 제2 봉지 무기층(193)에는 스트레인 또는 응력이 가해질 수 있다. 그리고 제1 봉지 무기층(191) 및 제2 봉지 무기층(193)에는 스트레인(또는 응력)에 의해 크랙이 발생할 수 있다. 제1 봉지 무기층(191) 및 제2 봉지 무기층(193)에 크랙이 발생한 경우, 크랙을 통해 외부의 수분 또는 산소가 침투할 수 있으며, 이에 따라 표시 장치(10)의 신뢰도가 저하될 수 있다.
본 실시예들에 따르면, 제1 댐(DAM1)과 제2 댐(DAM2) 사이에는 유기보호층(OL)이 위치하며, 유기보호층(OL)은 제2 봉지 무기층(193) 상에 위치한다. 이에 따라 제1 댐(DAM1)과 제2 댐(DAM2) 사이에서 중립면을 상승시킴으로써 제1 봉지 무기층(191) 및 제2 봉지 무기층(193)에 가해지는 스트레스를 감소시킬 수 있으며, 제1 봉지 무기층(191) 및 제2 봉지 무기층(193)에 크랙이 발생하는 것을 방지할 수 있다. 이에 따라 표시 패널(100) 또는 이를 포함하는 표시 장치의 신뢰도가 향상될 수 있다.
몇몇 실시예에서 제2 표시 영역(DA2)과 제3 표시 영역(DA3)에서 봉지층(TFEL) 및 유기보호층(OL) 상에는 센서 전극층(SEN)이 위치할 수 있다.
보다 구체적으로 상술한 바와 같이 봉지층(TFEL) 상에는 제1 터치 절연층(TINS1)이 배치되고, 제1 터치 절연층(TINS1) 상에는 제2 터치 절연층(TINS2)이 배치되고, 제2터치 절연층(TINS2) 상에는 제3터치 절연층(TINS3)이 배치될 수 있다.
몇몇 실시예에서 제1터치 절연층(TINSL1)은 제3 표시 영역(DA3) 및 제2 표시 영역(DA2)에 걸쳐 배치될 수 있다. 제1터치 절연층(TINS1)은 유기보호층(OL)과 직접 접촉하고 유기보호층(OL)을 커버할 수 있다.
몇몇 실시예에서 제2터치 절연층(TINS2)은 제3 표시 영역(DA3) 및 제2 표시 영역(DA2)에 걸쳐 배치될 수 있으며, 제1터치 절연층(TINS1)과 직접 접촉할 수 있다.
몇몇 실시예에서 제3터치 절연층(TINS3)도 제3 표시 영역(DA3) 및 제2 표시 영역(DA2)에 걸쳐 배치될 수 있다.
몇몇 실시예에서 도 6의 설명에서 상술한 센서 전극층(SEN)의 구동 전극(도 6의 RE) 및 감지 전극(도 6의 TE)은, 제2 표시 영역(DA2) 및 제3 표시 영역(DA3)에는 위치하지 않을 수 있다. 따라서 유기보호층(OL)은 센서 전극층(SEN)의 구동 전극(도 6의 RE) 및 감지 전극(도 6의 TE)과는 비중첩할 수 있다.
앞서 상술한 바와 같이 터치 배선(TL)은 제3 표시 영역(DA3)에 위치할 수 있으며, 제1터치 절연층(TINS1)과 제2터치 절연층(TINS2) 사이에 위치할 수 있다.
상술한 실시예에 따른 표시 장치(10)는 코너부 및 스캔 구동부가 배치되는 부분에도 표시 영역을 구현할 수 있는 바, 표시 영역을 확장할 수 있는 이점, 표시 장치에서 영상을 표시하지 않는 데드 스페이스의 면적을 감소시킬 수 있는 이점을 갖는다. 아울러 코너부에 절개부를 형성함에 따라 복곡률을 갖는 코너부의 표시 영역(또는 제2 표시 영역)의 스트레인을 감소시킬 수 있는 이점을 갖는다. 또한 제2 표시 영역의 제2댐과 제3 표시 영역의 제1댐 사이에 유기보호층을 배치함에 따라, 제2댐과 제1댐 사이에서 크랙이 발생하는 것을 방지할 수 있는 이점, 이에 따라 표시 영역을 확장하면서도 표시 장치의 신뢰도를 향상시킬 수 있는 이점을 갖는다.
도 14는 다른 실시예에 따른 표시 장치를 도 5의 X3-X3'를 따라 절단한 개략적인 단면도이다. 도 14에는 표시 장치의 구성 중 표시 패널의 단면 구조가 도시되어 있다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(10a)는 표시층(DISLa)이 봉지층(TFELa)을 포함하는 점, 봉지층(TFELa)과 센서 전극층(SEN) 사이에 상에 별도의 유기보호층이 위치하지 않는 점에서 도 11에 도시된 표시 장치(도 11의 10)와 상이하며 이외 구성은 실질적으로 동일하다. 따라서 이하에서는 중복되는 내용은 생략하며, 차이점을 위주로 설명한다.
발광 소자층(EML) 상에는 봉지층(TFELa)이 위치한다.
봉지층(TFELa)은 제1 봉지 무기층(191), 봉지 유기층(192), 제2 봉지 무기층(193) 및 유기보호층(OLa)을 포함할 수 있다.
몇몇 실시예에서 유기보호층(OLa)은 제1댐(DAM1)과 제2댐(DAM2) 사이의 이격 공간(GP) 내에 위치하고, 제1 봉지 무기층(191)과 제2 봉지 무기층(193) 사이에 위치할 수 있다. 몇몇 실시예에서 유기보호층(OLa)은 제1 봉지 무기층(191) 및 제2 봉지 무기층(193)과 직접 접촉할 수 있다.
이격 공간(GP) 내에서 제1 봉지 무기층(191)과 제2 봉지 무기층(193) 사이에 유기보호층(OLa)이 위치함에 따라, 이격 공간(GP) 내에서 제1 봉지 무기층(191)과 제2 봉지 무기층(193)은 서로 부분적으로 직접 접촉하지 않고 서로 이격될 수 있다.
유기보호층(OLa)은 유기절연물질로 이루어질 수 있다. 몇몇 실시예에서 유기보호층(OLa)은 봉지 유기층(192)과 동일한 물질로 이루어지고, 봉지 유기층(192)의 형성 과정에서 함께 형성될 수 있다.
제1 댐(DAM1)과 제2 댐(DAM2) 사이의 이격 공간(GP) 내에 유기보호층(OLa)이 위치함에 따라, 제2 표시 영역(DA2) 또는 절개 패턴(CP)의 벤딩시 제1 봉지 무기층(191)에 크랙이 발생하는 것을 방지할 수 있다. 아울러 봉지 유기층(192)의 형성 과정에서 봉지 유기층(192)과 동일한 물질로 유기보호층(OLa)을 형성할 수 있는 바, 추가공정 없이 유기보호층(OLa)을 형성할 수 있는 이점이 있다.
도 15는 또 다른 실시예에 따른 표시 장치를 도 5의 X3-X3'를 따라 절단한 개략적인 단면도이다. 도 15에는 표시 장치의 구성 중 표시 패널의 단면 구조가 도시되어 있다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(10b)는 표시층(DISLa)이 봉지층(TFELb)을 포함하는 점에서 도 11에 도시된 표시 장치(도 11의 10)와 가장 큰 차이점이 있으며, 이외 구성은 실질적으로 동일하거나 유사하다. 따라서 이하에서는 중복되는 내용은 생략하며, 차이점을 위주로 설명한다.
봉지층(TFELb)은 제1 봉지 무기층(191), 봉지 유기층(192), 제2 봉지 무기층(193) 및 제1유기보호층(OLb)을 포함할 수 있다.
제1유기보호층(OLb)은 제1댐(DAM1)과 제2댐(DAM2) 사이의 이격 공간(GP) 내에 위치하고, 제1 봉지 무기층(191)과 제2 봉지 무기층(193) 사이에 위치할 수 있다. 몇몇 실시예에서 제1유기보호층(OLb)은 제1 봉지 무기층(191)과 제2 봉지 무기층(193)과 직접 접촉할 수 있다. 제1유기보호층(OLb)은 봉지 유기층(192)과 동일한 물질로 이루어지고, 봉지 유기층(192)의 형성 과정에서 함께 형성될 수 있다.
이격 공간(GP)에서 제2 봉지 무기층(193)과 센서 전극층(SEN) 사이에는 제2유기보호층(OLc)이 더 위치할 수 있다. 몇몇 실시예에서 제2유기보호층(OLc)은 제2 봉지 무기층(193)과 제1 터치 절연층(TINS1) 사이에 위치하고, 제2 봉지 무기층(193) 및 제1 터치 절연층(TINS1)과 직접 접촉할 수 있다.
제2유기보호층(OLc)은 제1유기보호층(OLb)과 중첩할 수 있다.
제2유기보호층(OLc)은 유기절연물질로 이루어질 수 있다. 제2유기보호층(OLc)이 포함하는 유기절연물질의 예시는 도 11의 설명에서 상술한 유기보호층(도 11의 OL)의 물질예시와 실질적으로 동일한 바, 구체적인 설명을 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널
FS: 전면부 SS1: 제1 측면부
SS2: 제2 측면부 SS3: 제3 측면부
SS4: 제4 측면부 CS1: 제1 코너부
CS2: 제2 코너부 CS3: 제3 코너부
CS4: 제4 코너부 DA1: 제1 표시 영역
DA2: 제2 표시 영역 DA3: 제3 표시 영역
NDA: 비표시 영역 CP: 절개 패턴
CG: 절개부

Claims (20)

  1. 전면부, 상기 전면부로부터 제1방향을 따라 연장된 제1 측면부, 상기 전면부에서 상기 제1방향과 교차하는 제2방향을 따라 연장된 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되며, 절개 패턴을 포함하는 코너부를 포함하는 기판;
    상기 기판의 상기 전면부 상에 위치하고 상기 전면부에 정의된 제1 표시 영역 내에 위치하는 제1 발광 소자;
    상기 기판의 상기 절개 패턴 상에 위치하고 상기 코너부에 정의된 제2 표시 영역 내에 위치하는 제2 발광 소자;
    상기 기판의 상기 전면부와 상기 코너부 사이에 위치하는 제1댐;
    상기 기판의 상기 절개 패턴 상에 위치하고 상기 제2 표시 영역 내에 위치하며 상기 제2 발광 소자를 둘러싸는 제2댐;
    상기 기판 상에 위치하고 상기 제1 발광 소자, 상기 제2 발광 소자, 상기 제1댐 및 상기 제2댐을 커버하는 봉지층; 및
    상기 제1댐과 상기 제2댐 사이의 이격공간 내에 위치하고 상기 봉지층 상에 위치하는 유기보호층; 을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 봉지층은,
    상기 제1 발광 소자 및 상기 제2 발광 소자 상에 위치하는 제1 무기 봉지층;
    상기 제1 무기 봉지층 상에 위치하고 상기 제1 표시 영역 내에 위치하는 부분 및 상기 제2 표시 영역 내에 위치하는 부분을 포함하는 유기 봉지층; 및
    상기 유기 봉지층 상에 위치하는 제2 무기 봉지층; 을 포함하고,
    상기 유기보호층은 상기 이격공간 내에서 상기 제2 무기 봉지층 상에 위치하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 무기 봉지층은,
    상기 이격공간 내에서 상기 제1 무기 봉지층 및 상기 유기보호층과 직접 접촉하는 표시 장치.
  4. 제2 항에 있어서,
    상기 절개 패턴은 복수개 구비되고,
    상기 코너부에는 상기 기판을 관통하는 절개부가 정의되고,
    복수개의 상기 절개 패턴 중 서로 이웃하는 두개의 절개 패턴 사이에는 상기 절개부가 위치하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 무기 봉지층은 상기 절개부에서 상기 기판의 측면을 감싸고,
    상기 제2 무기 봉지층은 상기 절개부에서 상기 제1 무기 봉지층과 직접 접하는 표시 장치.
  6. 제1 항에 있어서,
    상기 봉지층 상에 위치하고 감지 전극을 포함하는 센서 전극층; 을 더 포함하고,
    상기 유기보호층은 상기 센서 전극층과 상기 봉지층 사이에 위치하는 표시 장치.
  7. 제6 항에 있어서,
    상기 센서 전극층은,
    상기 봉지층 상에 위치하는 제1 터치 절연층; 및
    상기 제1 터치 절연층 상에 위치하는 제2 터치 절연층; 을 더 포함하고,
    상기 감지 전극은 상기 제2 터치 절연층 상에 위치하고,
    상기 제1 터치 절연층은 상기 유기보호층과 직접 접촉하는 표시 장치.
  8. 제6 항에 있어서,
    상기 유기보호층은 상기 감지 전극과 비중첩하는 표시 장치.
  9. 제1 항에 있어서,
    상기 기판 상에 위치하고 상기 제1 표시 영역과 상기 제2 표시 영역 사이에 정의된 제3 표시 영역 내에 위치하는 제3 발광 소자; 를 더 포함하고,
    상기 제1댐은 상기 제3 발광 소자와 상기 제2댐 사이에 위치하고,
    상기 유기보호층은 상기 제2 표시 영역 및 상기 제3 표시 영역 내에 위치하는 표시 장치.
  10. 제9 항에 있어서,
    상기 기판 상에 위치하고 상기 제3 표시 영역 내에 위치하는 스캔 구동 트랜지스터 및 박막 트랜지스터; 를 더 포함하고,
    상기 제3 발광 소자는 상기 박막 트랜지스터와 전기적으로 연결되고,
    상기 제3 발광 소자는 상기 스캔 구동 트랜지스터와 중첩하는 표시 장치.
  11. 제10 항에 있어서,
    상기 봉지층 상에 위치하고 상기 유기보호층과 접촉하는 센서 전극층; 을 더 포함하고,
    상기 센서 전극층은, 상기 제1 표시 영역 내에 위치하는 감지전극 및 상기 제3 표시 영역 내에 위치하는 터치 배선을 포함하는 표시 장치.
  12. 제1 항에 있어서,
    상기 기판 상에 위치하고 상기 제1 표시 영역 내에 위치하는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 위치하는 제1 절연층;
    상기 제1 절연층 상에 위치하는 제2 절연층;
    상기 제2 절연층 상에 위치하는 뱅크; 및
    상기 뱅크 상에 위치하는 스페이서; 를 더 포함하고,
    상기 발광 소자의 화소 전극은 상기 제2 절연층과 상기 뱅크 사이에 위치하고 상기 박막 트랜지스터와 전기적으로 연결되고,
    상기 제1댐 및 상기 제2댐은,
    상기 제2 절연층, 상기 뱅크 및 상기 스페이서 중 어느 하나와 동일한 물질로 이루어진 서브댐을 포함하는 표시 장치.
  13. 전면부, 상기 전면부로부터 제1방향을 따라 연장된 제1 측면부, 상기 전면부에서 상기 제1방향과 교차하는 제2방향을 따라 연장된 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되며, 절개 패턴을 포함하는 코너부를 포함하는 기판;
    상기 기판의 상기 전면부 상에 위치하고 상기 전면부에 정의된 제1 표시 영역 내에 위치하는 제1 발광 소자;
    상기 기판의 상기 절개 패턴 상에 위치하고 상기 코너부에 정의된 제2 표시 영역 내에 위치하는 제2 발광 소자;
    상기 기판의 상기 전면부와 상기 코너부 사이에 위치하는 제1댐;
    상기 기판의 상기 절개 패턴 상에 위치하고 상기 제2 표시 영역 내에 위치하며 상기 제2 발광 소자를 둘러싸는 제2댐;
    상기 기판 상에 위치하고 상기 제1 발광 소자, 상기 제2 발광 소자, 상기 제1댐 및 상기 제2댐을 커버하는 제1 무기 봉지층;
    상기 제1 무기 봉지층 상에 위치하는 제2 무기 봉지층; 및
    상기 제1 무기 봉지층과 상기 제2 무기 봉지층 사이에 위치하고 상기 제1댐과 상기 제2댐 사이의 이격공간 내에 위치하는 제1 유기보호층; 을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 유기보호층은 상기 이격공간 내에서 상기 제1 무기 봉지층 및 상기 제2 무기 봉지층과 직접 접촉하는 표시 장치.
  15. 제13 항에 있어서,
    상기 제1 무기 봉지층과 상기 제2 무기 봉지층 사이에 위치하는 유기 봉지층;을 더 포함하고,
    상기 제1 유기보호층과 상기 유기 봉지층은 서로 이격된 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 유기보호층과 상기 유기 봉지층은 동일한 유기절연물질로 이루어진 표시 장치.
  17. 제15 항에 있어서,
    상기 유기 봉지층 중 상기 제1 표시 영역 내에 위치하고 상기 제1 발광 소자와 중첩하는 부분과 상기 제2 표시 영역 내에 위치하고 상기 제2 발광 소자와 중첩하는 부분 및 상기 제1유기보호층은 서로 이격된 표시 장치.
  18. 제13 항에 있어서,
    상기 제2 무기 봉지층 상에 위치하고 감지 전극을 포함하는 센서 전극층; 을 더 포함하고,
    상기 제2 무기 봉지층은 상기 센서 전극층과 직접 접촉하는 표시 장치.
  19. 제13 항에 있어서,
    상기 제2 무기 봉지층 상에 위치하고 감지 전극을 포함하는 센서 전극층; 및
    상기 센서 전극층과 상기 제2 무기 봉지층 사이에 위치하고 상기 이격공간 내에 위치하는 제2 유기보호층;
    을 더 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 유기보호층은 상기 센서 전극층 및 상기 제2 무기 봉지층과 접촉하고,
    상기 제1 유기보호층과 상기 제2 유기보호층은 서로 중첩하는 표시 장치.
KR1020220016727A 2022-02-09 2022-02-09 표시 장치 KR20230121182A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220016727A KR20230121182A (ko) 2022-02-09 2022-02-09 표시 장치
US18/056,529 US20230255050A1 (en) 2022-02-09 2022-11-17 Display device
EP23152700.3A EP4228388A1 (en) 2022-02-09 2023-01-20 Display device
CN202310043168.XA CN116583134A (zh) 2022-02-09 2023-01-29 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220016727A KR20230121182A (ko) 2022-02-09 2022-02-09 표시 장치

Publications (1)

Publication Number Publication Date
KR20230121182A true KR20230121182A (ko) 2023-08-18

Family

ID=85018285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220016727A KR20230121182A (ko) 2022-02-09 2022-02-09 표시 장치

Country Status (4)

Country Link
US (1) US20230255050A1 (ko)
EP (1) EP4228388A1 (ko)
KR (1) KR20230121182A (ko)
CN (1) CN116583134A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023142782A (ja) * 2022-03-25 2023-10-05 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541380B1 (en) * 2018-08-30 2020-01-21 Samsung Display Co., Ltd. Display device with substrate comprising an opening and adjacent grooves
US11825684B2 (en) * 2020-06-04 2023-11-21 Samsung Display Co., Ltd. Display panel and display apparatus
KR20220004871A (ko) * 2020-07-03 2022-01-12 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법

Also Published As

Publication number Publication date
US20230255050A1 (en) 2023-08-10
CN116583134A (zh) 2023-08-11
EP4228388A1 (en) 2023-08-16

Similar Documents

Publication Publication Date Title
US20240086002A1 (en) Display module
US11937486B2 (en) Display device and method for fabricating the same
US11602053B2 (en) Display device
KR20190000023A (ko) 표시 장치 및 이의 제조 방법
CN113272988A (zh) 显示装置
US11552132B2 (en) Display device and method of manufacturing the same
KR20210080674A (ko) 표시 장치
US11150753B2 (en) Display device including a touch detecting unit having an insulating pattern
KR20220007798A (ko) 표시 장치
EP4228388A1 (en) Display device
KR20220021945A (ko) 표시 장치와 그의 제조 방법
US11822744B2 (en) Display device
KR20210127281A (ko) 표시 장치
KR20220072003A (ko) 표시 장치
KR102538361B1 (ko) 유기발광 표시장치
KR20220000446A (ko) 표시 장치
US11797136B2 (en) Electronic device
EP3979326A1 (en) Display panel and display device comprising same
US20230071192A1 (en) Display panel, display device, and method of manufacturing display panel
KR20230104316A (ko) 표시 장치
EP4002477A2 (en) Display device and method of providing the same
US20220093897A1 (en) Display device
US20230006174A1 (en) Display panel and display apparatus
KR20220022135A (ko) 표시 장치
KR20230044046A (ko) 표시 장치 및 표시 장치의 제조 방법