KR20210127281A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210127281A
KR20210127281A KR1020200044630A KR20200044630A KR20210127281A KR 20210127281 A KR20210127281 A KR 20210127281A KR 1020200044630 A KR1020200044630 A KR 1020200044630A KR 20200044630 A KR20200044630 A KR 20200044630A KR 20210127281 A KR20210127281 A KR 20210127281A
Authority
KR
South Korea
Prior art keywords
display area
disposed
sensor
area
sub
Prior art date
Application number
KR1020200044630A
Other languages
English (en)
Inventor
주혜진
원병희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200044630A priority Critical patent/KR20210127281A/ko
Priority to CN202110354265.1A priority patent/CN113539065A/zh
Priority to US17/220,079 priority patent/US11599213B2/en
Publication of KR20210127281A publication Critical patent/KR20210127281A/ko
Priority to US18/178,824 priority patent/US12019819B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/3211—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치의 코너부에 화상을 표시할 수 있는 표시 영역을 배치하는 경우, 전면부의 표시 영역과 코너부의 표시 영역 사이의 비표시 영역이 사용자에게 시인되는 것을 방지할 수 있는 표시 장치에 관한 것이다. 표시 장치는 전면부, 상기 전면부의 제1 측으로부터 연장하는 제1 측면부, 상기 전면부의 제2 측으로부터 연장하는 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되는 코너부를 포함하고, 상기 전면부에 배치되며 제1 발광 영역들과 센서 전극들을 포함하는 제1 표시 영역과 상기 코너부에 배치되며 제2 발광 영역들과 상기 센서 전극들 중 적어도 일부 센서 전극들에 전기적으로 연결되는 제1 센서 배선들을 포함하는 제2 표시 영역을 구비한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
표시 장치가 다양한 전자기기에 적용됨에 따라, 다양한 디자인을 갖는 표시 장치가 요구되고 있다. 예를 들어, 전면(前面)부 뿐만 아니라 전면(前面)부의 네 측 가장자리 각각에서 구부러진 측면부에서 화상을 표시하는 표시 장치가 연구되고 있다. 이 경우, 표시 장치는 전면부의 제1 측 가장자리에서 구부러지는 제1 측면부와 전면부의 제2 측 가장자리에서 구부러지는 제2 측면부 사이에 배치되는 코너부를 포함할 수 있다.
본 발명이 해결하고자 하는 과제는 표시 장치의 코너부에 화상을 표시할 수 있는 표시 영역을 배치하는 경우, 전면부의 표시 영역과 코너부의 표시 영역 사이의 비표시 영역이 사용자에게 시인되는 것을 방지할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 전면부, 상기 전면부의 제1 측으로부터 연장하는 제1 측면부, 상기 전면부의 제2 측으로부터 연장하는 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되는 코너부를 포함하는 기판, 상기 기판의 전면부에 배치되며, 제1 발광 영역들과 센서 전극들을 포함하는 제1 표시 영역, 및 상기 기판의 코너부에 배치되며, 제2 발광 영역들과 상기 센서 전극들 중 적어도 일부 센서 전극들에 전기적으로 연결되는 제1 센서 배선들을 포함하는 제2 표시 영역을 구비한다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 제1 발광 영역들과 센서 전극들을 포함하는 제1 표시 영역, 상기 기판 상에 배치되며, 상기 제1 표시 영역과 인접하게 배치되고, 제2 발광 영역들과 상기 센서 전극들 중 적어도 일부 센서 전극들에 전기적으로 연결되는 제1 센서 배선들을 포함하는 제2 표시 영역, 및 상기 기판 상에 배치되며, 상기 제1 표시 영역 및 상기 제2 표시 영역과 각각 인접하게 배치되고, 상기 제1 센서 배선들을 포함하는 비표시 영역을 구비한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 표시 장치의 코너부에 화상을 표시할 수 있는 제3 표시 영역을 배치하는 경우, 전면부의 제1 표시 영역과 코너부의 제3 표시 영역 사이에 발광 영역들을 포함하는 제2 표시 영역을 추가로 배치한다. 전면부의 제1 표시 영역과 코너부의 제3 표시 영역이 화상을 표시하는 경우, 사용자가 전면부의 제1 표시 영역과 코너부의 제3 표시 영역 사이의 비표시 영역을 인지하는 것을 방지할 수 있다.
일 실시예에 따른 표시 장치에 의하면, 코너부의 제3 표시 영역의 바깥쪽에 배치되는 비표시 영역에 센서 배선들을 배치하는 경우, 전면부의 제1 표시 영역과 코너부의 제3 표시 영역 사이에 배치되는 제2 표시 영역의 센서 배선들의 개수를 줄일 수 있다. 그러므로, 제2 표시 영역에서 제2 발광 영역들의 배치 공간을 충분히 확보할 수 있을 뿐만 아니라, 제2 표시 영역의 해상도를 높일 수 있다.
일 실시예에 따른 표시 장치에 의하면, 코너부에 배치되는 제3 표시 영역에 센서 배선들을 배치하는 경우, 전면부의 제1 표시 영역과 코너부의 제3 표시 영역 사이에 배치되는 제2 표시 영역의 센서 배선들의 개수를 줄일 수 있다. 그러므로, 제2 표시 영역에서 제2 발광 영역들의 배치 공간을 충분히 확보할 수 있을 뿐만 아니라, 제2 표시 영역의 해상도를 높일 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 3은 일 실시예에 따른 표시 장치를 보여주는 전개도이다.
도 4는 일 실시예에 따른 표시 장치를 보여주는 단면도이다.
도 5는 도 4의 표시 패널의 센서 전극층의 일 예를 개략적으로 보여주는 레이 아웃도이다.
도 6a는 일 실시예에 따른 표시 패널의 제1 내지 제3 표시 영역들과 제2 비표시 영역을 상세히 보여주는 레이 아웃도이다.
도 6b와 도 6c는 또 다른 실시예에 따른 표시 패널의 제1 내지 제3 표시 영역들과 제2 비표시 영역을 상세히 보여주는 레이 아웃도들이다.
도 7은 도 6a의 제1 표시 영역의 센서 전극들과 제1 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 8은 도 7의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 9는 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 10은 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 11은 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 12는 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 13은 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 14는 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 15는 도 10의 제3 표시 영역의 절개 패턴들과 제3 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 16은 도 10의 제3 표시 영역의 제3 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 17은 도 9의 Ⅱ-Ⅱ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 18은 도 15의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 19는 또 다른 실시예에 따른 표시 패널의 제1 내지 제3 표시 영역들과 제2 비표시 영역을 상세히 보여주는 레이 아웃도이다.
도 20은 도 19의 제2 비표시 영역의 제2 센서 배선들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 21은 도 19의 제2 비표시 영역의 제2 센서 배선들의 또 다른 예를 상세히 보여주는 레이 아웃도이다.
도 22는 또 다른 실시예에 따른 표시 패널의 제1 내지 제3 표시 영역들과 제2 비표시 영역을 상세히 보여주는 레이 아웃도이다.
도 23과 도 24는 도 22의 제3 표시 영역의 아일랜드 패턴들, 연결 패턴들, 제3 센서 배선들, 및 제3 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도들이다.
도 25는 도 23의 Ⅳ-Ⅳ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다. 도 2는 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치(10)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기에 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 텔레비전, 노트북, 모니터, 광고판, 또는 사물 인터넷(internet of things, IOT)의 표시부로 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 적용될 수 있다. 또는, 일 실시예에 따른 표시 장치(10)는 자동차의 계기판, 자동차의 센터페시아(center fascia), 자동차의 대쉬 보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 또는 자동차의 뒷좌석용 엔터테인먼트로서 앞좌석의 배면에 배치되는 디스플레이에 적용될 수 있다.
본 명세서에서, 제1 방향(X축 방향)은 평면 상 표시 장치(10)의 단변과 나란한 방향으로, 예를 들어 표시 장치(10)의 가로 방향일 수 있다. 제2 방향(Y축 방향)은 평면 상 표시 장치(10)의 장변과 나란한 방향으로, 예를 들어 표시 장치(10)의 세로 방향일 수 있다. 제3 방향(Z축 방향)은 표시 장치(10)의 두께 방향일 수 있다.
일 실시예에 따른 표시 장치(10)는 표시 패널(300)을 포함할 수 있다. 표시 패널(300)은 도 1 및 도 2와 같이 전면부(FS), 제1 측면부(SS1), 제2 측면부(SS2), 제3 측면부(SS3), 제4 측면부(SS4), 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)를 포함할 수 있다.
표시 패널(300)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판(SUB)을 포함할 수 있다. 예를 들어, 기판(SUB)은 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 또는, 기판(SUB)은 금속 재질의 물질을 포함할 수도 있다. 또한, 기판(SUB)의 일부 영역만 플렉시블하거나, 기판(SUB)의 전체 영역이 플렉시블 할 수 있다.
전면부(FS)는 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 사각형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 전면부(FS)는 다른 다각형, 원형 또는 타원형의 평면 형태를 가질 수 있다. 도 1 및 도 2에서는 전면부(FS)가 평탄하게 형성된 것을 예시하였으나, 이에 한정되지 않는다. 전면부(FS)는 곡면을 포함할 수 있다.
제1 측면부(SS1)는 전면부(FS)의 제1 측으로부터 연장될 수 있다. 제1 측면부(SS1)는 전면부(FS)의 제1 측의 제1 벤딩 라인(도 3의 BL1)을 따라 구부러지며, 이에 따라 제1 곡률을 가질 수 있다. 전면부(FS)의 제1 측은 도 1 및 도 2와 같이 전면부(FS)의 좌측일 수 있다.
제2 측면부(SS2)는 전면부(FS)의 제2 측으로부터 연장될 수 있다. 제2 측면부(SS2)는 전면부(FS)의 제2 측의 제2 벤딩 라인(도 3의 BL2)을 따라 구부러지며, 이에 따라 제2 곡률을 가질 수 있다. 제2 곡률은 제1 곡률과 상이할 수 있으나, 이에 한정되지 않는다. 전면부(FS)의 제2 측은 도 1 및 도 2와 같이 전면부(FS)의 하측일 수 있다.
제3 측면부(SS3)는 전면부(FS)의 제3 측으로부터 연장될 수 있다. 제3 측면부(SS3)는 전면부(FS)의 제3 측의 제3 벤딩 라인(도 3의 BL3)을 따라 구부러지며, 이에 따라 제3 곡률을 가질 수 있다. 제3 곡률은 제2 곡률과 동일할 수 있으나, 이에 한정되지 않는다. 전면부(FS)의 제3 측은 도 1 및 도 2와 같이 전면부(FS)의 우측일 수 있다.
제4 측면부(SS4)는 전면부(FS)의 제4 측으로부터 연장될 수 있다. 제4 측면부(SS4)는 전면부(FS)의 제4 측의 제4 벤딩 라인(도 3의 BL4)을 따라 구부러지며, 이에 따라 제4 곡률을 가질 수 있다. 제4 곡률은 제1 곡률과 동일할 수 있으나, 이에 한정되지 않는다. 전면부(FS)의 제4 측은 도 1 및 도 2와 같이 전면부(FS)의 상측일 수 있다.
제1 코너부(CS1)는 제1 측면부(SS1)와 제2 측면부(SS2) 사이에 배치될 수 있다. 구체적으로, 제1 코너부(CS1)는 제1 측면부(SS1)의 하측 및 제2 측면부(SS2)의 좌측에 접할 수 있다. 제1 코너부(CS1)는 제1 측면부(SS1)의 제1 곡률과 제2 측면부(SS2)의 제2 곡률에 의해 구부러지는 복곡률 영역일 수 있다. 이로 인해, 제1 코너부(CS1)에는 제1 측면부(SS1)의 제1 곡률에 의해 구부러지는 힘과 제2 측면부(SS2)의 제2 곡률에 의해 구부러지는 힘에 의해 스트레인(strain)이 인가될 수 있다.
제2 코너부(CS2)는 제1 측면부(SS1)와 제3 측면부(SS3) 사이에 배치될 수 있다. 구체적으로, 제2 코너부(CS2)는 제2 측면부(SS2)의 우측 및 제3 측면부(SS3)의 하측에 접할 수 있다. 제2 코너부(CS2)는 제2 측면부(SS2)의 제2 곡률과 제3 측면부(SS3)의 제3 곡률에 의해 구부러지는 복곡률 영역일 수 있다. 이로 인해, 제2 코너부(CS2)에는 제2 측면부(SS2)의 제2 곡률에 의해 구부러지는 힘과 제3 측면부(SS3)의 제3 곡률에 의해 구부러지는 힘에 의해 스트레인이 인가될 수 있다.
제3 코너부(CS3)는 제3 측면부(SS3)와 제4 측면부(SS4) 사이에 배치될 수 있다. 구체적으로, 제3 코너부(CS3)는 제3 측면부(SS3)의 상측 및 제4 측면부(SS4)의 우측에 접할 수 있다. 제3 코너부(CS3)는 제3 측면부(SS3)의 제3 곡률과 제4 측면부(SS4)의 제4 곡률에 의해 구부러지는 복곡률 영역일 수 있다. 이로 인해, 제3 코너부(CS3)에는 제3 측면부(SS3)의 제3 곡률에 의해 구부러지는 힘과 제4 측면부(SS4)의 제4 곡률에 의해 구부러지는 힘에 의해 스트레인이 인가될 수 있다.
제4 코너부(CS4)는 제1 측면부(SS1)와 제4 측면부(SS4) 사이에 배치될 수 있다. 구체적으로, 제4 코너부(CS4)는 제1 측면부(SS1)의 상측 및 제4 측면부(SS4)의 좌측에 접할 수 있다. 제4 코너부(CS4)는 제1 측면부(SS1)의 제1 곡률과 제4 측면부(SS4)의 제4 곡률에 의해 구부러지는 복곡률 영역일 수 있다. 이로 인해, 제4 코너부(CS4)에는 제1 측면부(SS1)의 제1 곡률에 의해 구부러지는 힘과 제4 측면부(SS4)의 제4 곡률에 의해 구부러지는 힘에 의해 스트레인이 인가될 수 있다.
제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4) 각각은 복곡률에 의한 스트레인을 줄이기 위해 도 6a와 같이 절개부들에 의해 구획되는 절개 패턴들을 포함하거나 도 24와 같이 절개부들에 의해 구획되는 아일랜드부들을 포함할 수 있다.
도 3은 일 실시예에 따른 표시 장치를 보여주는 전개도이다.
도 3을 참조하면, 표시 패널(300)은 벤딩부(BA)와 패드부(PA)를 더 포함할 수 있다. 표시 패널(300)은 제1 내지 제3 표시 영역들(DA1~DA3), 제1 및 제2 비표시 영역들(NDA1, NDA2), 벤딩부(BA), 및 패드부(PA)를 포함할 수 있다.
제1 내지 제3 표시 영역들(DA1~DA3)은 화소들 또는 발광 영역들을 포함하여 화상을 표시하는 영역을 가리킨다. 제1 및 제2 비표시 영역들(NDA1, NDA2)은 화소들 또는 발광 영역들을 포함하지 않아 화상을 표시하지 않는 영역을 가리킨다. 제1 및 제2 비표시 영역들(NDA1, NDA2)에는 화소들 또는 발광 영역들을 구동하기 위한 신호 배선들 또는 패널 내장 구동 회로들이 배치될 수 있다.
제1 표시 영역(DA1)은 표시 패널(300)의 메인 표시 영역으로 전면부(FS), 제1 측면부(SS1)의 일부 영역, 제2 측면부(SS2)의 일부 영역, 제3 측면부(SS3)의 일부 영역, 및 제4 측면부(SS4)의 일부 영역을 포함할 수 있다. 제1 측면부(SS1)의 일부 영역은 전면부(FS)의 제1 측으로부터 연장된 영역을 가리키며, 제2 측면부(SS2)의 일부 영역은 전면부(FS)의 제2 측으로부터 연장된 영역을 가리킨다. 제3 측면부(SS3)의 일부 영역은 전면부(FS)의 제3 측으로부터 연장된 영역을 가리키며, 제4 측면부(SS4)의 일부 영역은 전면부(FS)의 제4 측으로부터 연장된 영역을 가리킨다. 제1 표시 영역(DA1)의 코너들 각각은 소정의 곡률로 둥글게 형성될 수 있다.
제2 표시 영역(DA2)들 각각은 메인 표시 영역을 보조하는 보조 표시 영역일 수 있다. 제2 표시 영역(DA2)들 각각의 해상도는 제1 표시 영역(DA1)의 해상도와 다를 수 있다. 예를 들어, 제2 표시 영역(DA2)들 각각의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮을 수 있다. 즉, 제2 표시 영역(DA2)들 각각에서 단위 면적당 제2 발광 영역들의 개수는 제1 표시 영역(DA1)에서 단위 면적당 제1 발광 영역들의 개수보다 작을 수 있다. 하지만, 본 명세서의 실시예는 이에 한정되지 않으며, 제2 표시 영역(DA2)들 각각의 해상도는 제1 표시 영역(DA1)의 해상도와 실질적으로 동일할 수 있다.
제2 표시 영역(DA2)들 각각은 제1 표시 영역(DA1)의 코너들 중 어느 하나의 바깥쪽에 배치될 수 있다. 제2 표시 영역(DA2)들 각각의 적어도 일부 영역은 코너부들(CS1~CS4) 중 어느 하나에 배치될 수 있다. 또한, 제2 표시 영역(DA2)들 각각의 적어도 일부 영역은 전면부(FS)에 배치될 수 있다. 또한, 제2 표시 영역(DA2)들 각각의 적어도 일부 영역은 제1 내지 제4 측면부들(SS1~SS4) 중 어느 두 개에 배치될 수 있다.
예를 들어, 제1 표시 영역(DA1)의 하측과 좌측이 만나는 코너의 바깥쪽에 배치된 제2 표시 영역(DA2)의 적어도 일부 영역은 전면부(FS), 제1 코너부(CS1), 제1 측면부(SS1), 및 제2 측면부(SS2)에 배치될 수 있다. 제1 표시 영역(DA1)의 하측과 우측이 만나는 코너의 바깥쪽에 배치된 제2 표시 영역(DA2)의 적어도 일부 영역은 전면부(FS), 제2 코너부(CS2), 제2 측면부(SS2), 및 제3 측면부(SS3)에 배치될 수 있다. 제1 표시 영역(DA1)의 상측과 우측이 만나는 코너의 바깥쪽에 배치된 제2 표시 영역(DA2)의 적어도 일부 영역은 전면부(FS), 제3 코너부(CS3), 제3 측면부(SS3), 및 제4 측면부(SS4)에 배치될 수 있다. 제1 표시 영역(DA1)의 상측과 좌측이 만나는 코너의 바깥쪽에 배치된 제2 표시 영역(DA2)의 적어도 일부 영역은 전면부(FS), 제4 코너부(CS4), 제1 측면부(SS1), 및 제4 측면부(SS4)에 배치될 수 있다.
제3 표시 영역(DA3)들 각각은 메인 표시 영역을 보조하는 보조 표시 영역일 수 있다. 제3 표시 영역(DA3)들 각각의 해상도는 제1 표시 영역(DA1)의 해상도와 다를 수 있다. 예를 들어, 제3 표시 영역(DA3)들 각각의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮을 수 있다. 즉, 제3 표시 영역(DA3)들 각각에서 단위 면적당 제3 발광 영역들의 개수는 제1 표시 영역(DA1)에서 단위 면적당 제1 발광 영역들의 개수보다 작을 수 있다. 하지만, 본 명세서의 실시예는 이에 한정되지 않으며, 제3 표시 영역(DA3)들 각각의 해상도는 제1 표시 영역(DA1)의 해상도와 실질적으로 동일할 수 있다.
제3 표시 영역(DA3)들 각각은 제2 표시 영역(DA2)의 바깥쪽에 배치될 수 있다. 이로 인해, 제2 표시 영역(DA2)들 각각은 제1 표시 영역(DA1)과 제3 표시 영역(DA3) 사이에 배치될 수 있다. 제3 표시 영역(DA3)들 각각의 적어도 일부 영역은 코너부들(CS1~CS4) 중 어느 하나에 배치될 수 있다. 또한, 제3 표시 영역(DA3)들 각각의 적어도 일부 영역은 제1 내지 제4 측면부들(SS1~SS4) 중 어느 두 개에 배치될 수 있다.
예를 들어, 제1 표시 영역(DA1)의 하측과 좌측이 만나는 코너의 바깥쪽에 배치된 제3 표시 영역(DA3)의 적어도 일부 영역은 제1 코너부(CS1), 제1 측면부(SS1), 및 제2 측면부(SS2)에 배치될 수 있다. 제1 표시 영역(DA1)의 상측과 좌측이 만나는 코너의 바깥쪽에 배치된 제3 표시 영역(DA3)의 적어도 일부 영역은 제2 코너부(CS2), 제2 측면부(SS2), 및 제3 측면부(SS3)에 배치될 수 있다. 제1 표시 영역(DA1)의 하측과 우측이 만나는 코너의 바깥쪽에 배치된 제3 표시 영역(DA3)의 적어도 일부 영역은 제3 코너부(CS3), 제3 측면부(SS3), 및 제4 측면부(SS4)에 배치될 수 있다. 제1 표시 영역(DA1)의 상측과 우측이 만나는 코너의 바깥쪽에 배치된 제3 표시 영역(DA3)의 적어도 일부 영역은 제4 코너부(CS4), 제1 측면부(SS1), 및 제4 측면부(SS4)에 배치될 수 있다.
제1 비표시 영역(NDA1)은 제1 측면부(SS1)의 또 다른 일부 영역, 제2 측면부(SS2)의 또 다른 일부 영역, 제3 측면부(SS3)의 또 다른 일부 영역, 및 제4 측면부(SS4)의 또 다른 일부 영역을 포함할 수 있다. 제1 측면부(SS1)의 또 다른 일부 영역은 제1 측면부(SS1)의 좌측 가장자리 영역을 가리키며, 제2 측면부(SS2)의 또 다른 일부 영역은 제2 측면부(SS2)의 하측 가장자리 영역을 가리킨다. 제3 측면부(SS3)의 또 다른 일부 영역은 제3 측면부(SS3)의 우측 가장자리 영역을 가리키며, 제4 측면부(SS4)의 또 다른 일부 영역은 제4 측면부(SS4)의 상측 가장자리 영역을 가리킨다.
제2 비표시 영역(NDA2)들 각각은 제3 표시 영역(DA3)의 바깥쪽에 배치될 수 있다. 제2 비표시 영역(NDA2)들 각각의 적어도 일부 영역은 코너부들(CS1~CS4) 중 어느 하나에 배치될 수 있다. 또한, 제2 비표시 영역(NDA2)들 각각의 적어도 일부 영역은 제1 내지 제4 측면부들(SS1~SS4) 중 어느 두 개에 배치될 수 있다.
예를 들어, 제1 표시 영역(DA1)의 하측과 좌측이 만나는 코너의 바깥쪽에 배치된 제2 비표시 영역(NDA2)의 적어도 일부 영역은 제1 코너부(CS1), 제1 측면부(SS1), 및 제2 측면부(SS2)에 배치될 수 있다. 제1 표시 영역(DA1)의 하측과 우측이 만나는 코너의 바깥쪽에 배치된 제2 비표시 영역(NDA2)의 적어도 일부 영역은 제2 코너부(CS2), 제2 측면부(SS2), 및 제3 측면부(SS3)에 배치될 수 있다. 제1 표시 영역(DA1)의 상측과 우측이 만나는 코너의 바깥쪽에 배치된 제2 비표시 영역(NDA2)의 적어도 일부 영역은 제3 코너부(CS3), 제3 측면부(SS3), 및 제4 측면부(SS4)에 배치될 수 있다. 제1 표시 영역(DA1)의 상측과 우측이 만나는 코너의 바깥쪽에 배치된 제2 비표시 영역(NDA2)의 적어도 일부 영역은 제4 코너부(CS4), 제1 측면부(SS1), 및 제4 측면부(SS4)에 배치될 수 있다.
벤딩부(BA)는 제2 측면부(SS2)의 하측으로부터 연장될 수 있다. 벤딩부(BA)는 제2 측면부(SS2)와 패드부(PA) 사이에 배치될 수 있다. 벤딩부(BA)의 제1 방향(X축 방향)의 길이는 제2 측면부(SS2)의 제1 방향(X축 방향)의 길이보다 짧을 수 있다. 벤딩부(BA)는 제2 측면부(SS2)의 하측의 제5 벤딩 라인(BL5)을 따라 구부러질 수 있다.
패드부(PA)는 벤딩부(BA)의 하측으로부터 연장될 수 있다. 패드부(PA)의 제1 방향(X축 방향)의 길이는 벤딩부(BA)의 제1 방향(X축 방향)의 길이보다 길 수 있으나, 이에 한정되지 않는다. 패드부(PA)의 제1 방향(X축 방향)의 길이는 벤딩부(BA)의 제1 방향(X축 방향)의 길이와 실질적으로 동일할 수 있다. 패드부(PA)는 벤딩부(BA)의 하측의 제6 벤딩 라인(BL6)을 따라 구부러질 수 있다. 패드부(PA)는 전면부(FS)의 하면 상에 배치될 수 있다.
패드부(PA) 상에는 통합 구동 회로(IDC)와 패드(PAD)들이 배치될 수 있다. 통합 구동 회로(IDC)는 집적회로(integrated circuit, IC)로 형성될 수 있다. 통합 구동 회로(IDC)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 패드부(PA) 상에 부착될 수 있다. 또는, 통합 구동 회로(IDC)는 패드부(PA)의 패드(PAD)들 상에 배치되는 회로 보드 상에 배치될 수 있다.
통합 구동 회로(IDC)는 패드부(PA)의 패드(PAD)들에 전기적으로 연결될 수 있다. 통합 구동 회로(IDC)는 패드부(PA)의 패드(PAD)들을 통해 디지털 비디오 데이터와 타이밍 신호들을 입력 받을 수 있다. 통합 구동 회로(IDC)는 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 표시 영역들(DA1, DA2, DA3)의 데이터 배선들로 출력할 수 있다.
패드부(PA)의 패드(PAD)들 상에는 이방성 도전 필름(anisotropic conductive film)을 이용하여 회로 보드가 부착될 수 있다. 이로 인해, 패드부(PA)의 패드(PAD)들은 회로 보드에 전기적으로 연결될 수 있다.
도 3과 같이, 표시 영역들(DA1, DA2, DA3)은 표시 패널(300)의 전면부(FS), 제1 측면부(SS1), 제2 측면부(SS2), 제3 측면부(SS3), 제4 측면부(SS4), 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에 배치될 수 있다. 그러므로, 표시 패널(300)의 전면부(FS), 제1 측면부(SS1), 제2 측면부(SS2), 제3 측면부(SS3), 및 제4 측면부(SS4)뿐만 아니라, 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에서도 화상이 표시될 수 있다.
도 4는 일 실시예에 따른 표시 장치를 보여주는 단면도이다. 도 4에는 도 2의 Ⅰ-Ⅰ’를 따라 절단한 표시 장치(10)의 일 예가 나타나 있다.
도 4를 참조하면, 표시 패널(300)은 기판(SUB), 표시층(DISL), 센서 전극층(SENL), 편광 필름(PF) 및/또는 커버 윈도우(CW)를 포함할 수 있다.
기판(SUB) 상에는 표시층(DISL)이 배치될 수 있다. 표시층(DISL)은 표시 영역들(DA1, DA2, DA3)과 비표시 영역들(NDA1, NDA2)을 포함할 수 있다. 표시층(DISL)의 표시 영역(DA)에는 발광 영역들뿐만 아니라 발광 소자들을 구동하기 위한 스캔 배선들, 데이터 배선들, 전원 배선들 등이 배치될 수 있다. 표시층(DISL)의 비표시 영역(NDA)에는 스캔 배선들에 스캔 신호들을 출력하는 스캔 구동 회로, 및 데이터 배선들과 통합 구동 회로(IDC)를 연결하는 팬 아웃 배선들 등이 배치될 수 있다.
표시층(DISL)은 도 8과 같이 박막 트랜지스터들이 형성되는 박막 트랜지스터층(도 8의 TFTL), 광을 발광하는 발광 소자들이 발광 영역들에 배치되는 발광 소자층(도 8의 EML), 및 발광 소자층을 봉지하기 위한 봉지층(도 8의 TFEL)을 포함할 수 있다.
표시층(DISL) 상에는 센서 전극층(SENL)이 배치될 수 있다. 센서 전극층(SENL)은 센서 전극들을 포함할 수 있다. 센서 전극층(SENL)은 센서 전극들을 이용하여 사람 또는 물체의 터치를 감지할 수 있다.
센서 전극층(SENL) 상에는 편광 필름(PF)이 배치될 수 있다. 편광 필름(PF)은 제1 베이스 부재, 선편광판, λ/4 판(quarter-wave plate) 및/또는 λ/2 판(half-wave plate)과 같은 위상지연필름, 및 제2 베이스 부재를 포함할 수 있다. 예를 들어, 센서 전극층(SENL) 상에는 제1 베이스 부재, 선편광판, λ/4 판, λ/2 판, 및 제2 베이스 부재가 순차적으로 적층될 수 있다.
편광 필름(PF) 상에는 커버 윈도우(CW)가 배치될 수 있다. 커버 윈도우(CW)는 OCA(optically clear adhesive) 필름 또는 OCR(optically clear resin) 같은 투명 접착 부재에 의해 편광 필름(PF) 상에 부착될 수 있다. 커버 윈도우(CW)는 유리와 같은 무기물일 수도 있고, 플라스틱 또는 고분자 재료와 같은 유기물일 수도 있다.
벤딩부(BA)는 제5 벤딩 라인(BL5)에서 벤딩되어 제2 측면부(SS2)의 하면에 배치될 수 있다. 패드부(PA)는 제6 벤딩 라인(BL6)에서 벤딩되어 전면부(FS)의 하면 상에 배치될 수 있다. 패드부(PA)는 접착 부재(ADH)에 의해 전면부(FS)의 하면에 부착될 수 있다. 접착 부재(ADH)는 압력 민감 점착제(pressure sensitive adhesive)일 수 있다.
도 5는 도 4의 표시 패널의 센서 전극층의 일 예를 개략적으로 보여주는 레이 아웃도이다.
도 5에서는 센서 전극층(SENL)의 센서 전극(SE)들이 두 종류의 전극들, 예를 들어 구동 전극(TE)들과 감지 전극(RE)들을 포함하며, 구동 전극(TE)들에 구동 신호를 인가한 후 감지 전극(RE)들을 통해 상호 정전 용량(mutual capacitance)에 충전된 전압을 감지하는 상호 정전 용량 방식으로 구동되는 것을 중심으로 설명하였으나, 이에 한정되지 않는다.
도 5에서는 설명의 편의를 위해 센서 전극들(TE, RE), 더미 패턴(DE)들, 센서 배선들(TL1, TL2, RL), 및 센서 패드들(TP1, TP2)만을 도시하였다.
도 5를 참조하면, 센서 전극층(SENL)은 사용자의 터치를 감지하기 위한 터치 센서 영역(TSA)과 터치 센서 영역(TSA)의 주변에 배치되는 터치 주변 영역(TPA)을 포함한다. 터치 센서 영역(TSA)은 도 3의 표시 영역들(DA1, DA2, DA3)에 중첩하고, 터치 주변 영역(TPA)은 도 3의 비표시 영역들(NDA1, NDA2)에 중첩할 수 있다.
터치 센서 영역(TSA)은 센서 전극(SE)들과 더미 패턴(DE)들을 포함할 수 있다. 센서 전극(SE)들은 물체 또는 사람의 터치를 감지하기 위해 상호 정전 용량을 형성하기 위한 전극들일 수 있다.
센서 전극(SE)들은 구동 전극(TE)들과 감지 전극(RE)들을 포함할 수 있다. 감지 전극(RE)들은 제1 방향(X축 방향)과 제2 방향(Y축 방향)으로 나란하게 배열될 수 있다. 감지 전극(RE)들은 제1 방향(X축 방향)으로 전기적으로 연결될 수 있다. 제1 방향(X축 방향)에서 인접한 감지 전극(RE)들은 서로 연결될 수 있다. 제2 방향(Y축 방향)에서 인접한 감지 전극(RE)들은 서로 전기적으로 분리될 수 있다.
구동 전극(TE)들은 제1 방향(X축 방향)과 제2 방향(Y축 방향)으로 나란하게 배열될 수 있다. 제1 방향(X축 방향)에서 인접한 구동 전극(TE)들은 서로 전기적으로 분리될 수 있다. 구동 전극(TE)들은 제2 방향(Y축 방향)으로 전기적으로 연결될 수 있다. 예를 들어, 제2 방향(Y축 방향)에서 인접한 구동 전극(TE)들은 도 7과 같이 제1 연결부(BE1)를 통해 서로 연결될 수 있다.
더미 패턴(DE)들 각각은 구동 전극(TE) 또는 감지 전극(RE)에 둘러싸일 수 있다. 더미 패턴(DE)들 각각은 구동 전극(TE) 또는 감지 전극(RE)과 전기적으로 분리될 수 있다. 더미 패턴(DE)들 각각은 구동 전극(TE) 또는 감지 전극(RE)과 떨어져 배치될 수 있다. 더미 패턴(DE)들 각각은 전기적으로 플로팅될 수 있다.
도 5에서는 구동 전극(TE)들, 감지 전극(RE)들, 및 더미 패턴(DE)들 각각이 마름모의 평면 형태를 갖는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 구동 전극(TE)들, 감지 전극(RE)들, 및 더미 패턴(DE)들 각각은 마름모 이외의 다른 사각형, 사각형 이외의 다른 다각형, 원형, 또는 타원형의 평면 형태를 가질 수 있다.
센서 배선들(TL1, TL2, RL)은 센서 주변 영역(TPA)에 배치될 수 있다. 센서 배선들(TL1, TL2, RL)은 감지 전극(RE)들에 연결되는 감지 배선(RL)들, 구동 전극(TE)들에 연결되는 제1 구동 배선(TL1)들과 제2 구동 배선(TL2)들을 포함할 수 있다.
터치 센서 영역(TSA)의 일 측에 배치된 감지 전극(RE)들은 감지 배선(RL)들에 일대일로 연결될 수 있다. 예를 들어, 도 5와 같이 제1 방향(X축 방향)으로 전기적으로 연결된 감지 전극(RE)들 중 우측 끝에 배치된 감지 전극(RE)은 감지 배선(RL)에 연결될 수 있다. 감지 배선(RL)들은 제2 센서 패드(TP2)들에 일대일로 연결될 수 있다. 그러므로, 터치 구동 회로는 감지 전극(RE)들에 전기적으로 연결될 수 있다.
터치 센서 영역(TSA)의 일 측에 배치된 구동 전극(TE)들은 제1 구동 배선(TL1)들에 일대일로 연결되고, 터치 센서 영역(TSA)의 타 측에 배치된 구동 전극(TE)들은 제2 구동 배선(TL2)들에 일대일로 연결될 수 있다. 예를 들어, 도 5와 같이 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들 중 하측 끝에 배치된 구동 전극(TE)은 제1 구동 배선(TL1)에 연결되며, 상측 끝에 배치된 구동 전극(TE)은 제2 구동 배선(TL2)에 연결될 수 있다. 제2 구동 배선(TL2)들은 터치 센서 영역(TSA)의 좌측 바깥쪽을 경유하여 터치 센서 영역(TSA)의 상측에서 구동 전극(TE)들에 연결될 수 있다.
제1 구동 배선(TL1)들과 제2 구동 배선(TL2)들은 제1 센서 패드(TP1)들에 일대일로 연결될 수 있다. 그러므로, 터치 구동 회로는 구동 전극(TE)들에 전기적으로 연결될 수 있다. 구동 전극(TE)들은 터치 센서 영역(TSA)의 양 측에서 구동 배선들(TL1, TL2)에 연결되어 터치 구동 신호를 입력 받으므로, 터치 구동 신호의 RC 지연(RC delay)으로 인해 터치 센서 영역(TSA)의 하측에 배치된 구동 전극(TE)들에 인가되는 터치 구동 신호와 터치 센서 영역(TSA)의 상측에 배치된 구동 전극(TE)들에 인가되는 터치 구동 신호 간에 차이가 발생하는 것을 방지할 수 있다.
제1 센서 패드(TP1)들이 배치되는 제1 센서 패드 영역(TPA1)은 표시 패드(DP)들이 배치되는 표시 패드 영역(DPA)의 일 측에 배치될 수 있다. 제2 센서 패드(TP2)들이 배치되는 제2 센서 패드 영역(TPA2)은 표시 패드 영역(DPA)의 타 측에 배치될 수 있다. 표시 패드(DP)들은 표시 패널(300)의 데이터 배선(DL)들에 연결될 수 있다.
표시 패드 영역(DPA), 제1 센서 패드 영역(TPA1), 및 제2 센서 패드 영역(TPA2)은 도 3에 도시된 표시 패널(300)의 패드(PAD)들에 대응될 수 있다. 표시 패드(DP)들, 제1 센서 패드(TP1)들, 및 제2 센서 패드(TP2)들 상에는 회로 보드가 배치될 수 있다. 표시 패드(DP)들, 제1 센서 패드(TP1)들, 및 제2 센서 패드(TP2)들은 이방성 도전 필름 또는 SAP 등과 같은 저저항(低抵抗) 고신뢰성 소재를 이용하여 회로 보드에 전기적으로 연결될 수 있다. 그러므로, 표시 패드(DP)들, 제1 센서 패드(TP1)들, 및 제2 센서 패드(TP2)들은 회로 보드 상에 배치된 터치 구동 회로에 전기적으로 연결될 수 있다.
도 6a는 일 실시예에 따른 표시 패널의 제1 내지 제3 표시 영역들과 제2 비표시 영역을 상세히 보여주는 레이 아웃도이다. 도 6a에는 도 3의 A 영역의 확대도가 나타나 있다. 도 6a에는 도 3의 제1 코너부(CS1) 주위에 배치되는 표시 영역들(DA1, DA2, DA3)과 제2 비표시 영역(NDA2)이 나타나 있다.
도 6a를 참조하면, 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2)의 교차점(CRP)은 제1 표시 영역(DA1)에 배치될 수 있다. 이 경우, 제1 표시 영역(DA1)은 전면부(FS), 제1 측면부(SS1), 제2 측면부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다. 제2 표시 영역(DA2)은 제1 측면부(SS1), 제2 측면부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다. 제3 표시 영역(DA3)은 제1 측면부(SS1), 제2 측면부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다. 제2 비표시 영역(NDA2)은 제1 측면부(SS1), 제2 측면부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다.
제1 표시 영역(DA1)은 제1 발광 영역들을 포함할 수 있다. 또한, 제1 표시 영역(DA1)은 터치 센서 영역(TSA)에 중첩하므로, 센서 전극(SE)들을 포함할 수 있다. 센서 전극(SE)들은 도 5와 같이 구동 전극(TE)들과 감지 전극(RE)들을 포함할 수 있다. 제1 표시 영역(DA1)의 제1 발광 영역들, 구동 전극(TE)들, 및 감지 전극(RE)들에 대한 자세한 설명은 도 7 및 도 8을 결부하여 후술한다.
제2 표시 영역(DA2)은 제1 표시 영역(DA1)의 바깥쪽에 배치될 수 있다. 제2 표시 영역(DA2)은 제2 발광 영역들과 제1 센서 배선(SL1)들을 포함할 수 있다. 제1 센서 배선(SL1)들은 제2 표시 영역(DA2)에 배치되며, 제1 표시 영역(DA1)의 일부 센서 전극(SE)들에 연결되는 센서 배선들로 정의될 수 있다. 예를 들어, 제1 센서 배선(SL1)들은 제2 표시 영역(DA2)에 접하는 제1 표시 영역(DA1)의 구동 전극(TE)들에 연결되는 제1 구동 배선(TL1)들을 포함할 수 있다. 또한, 제1 센서 배선(SL1)들은 제1 표시 영역(DA1)의 상측에 배치된 구동 전극(TE)들에 연결되는 제2 구동 배선(TL2)들을 포함할 수 있다. 제1 센서 배선(SL1)들은 제2 표시 영역(DA2)뿐만 아니라 제1 비표시 영역(NDA1)에 배치될 수 있다.
제3 표시 영역(DA3)은 제2 표시 영역(DA2)의 바깥쪽에 배치될 수 있다. 제3 표시 영역(DA3)은 서로 떨어져 배치되는 절개 패턴(CP)들과 절개 패턴(CP)들에 배치되는 제3 발광 영역들을 포함할 수 있다.
절개 패턴(CP)들 각각의 일 단은 제2 표시 영역(DA2)에 연결되고, 타 단은 제2 비표시 영역(NDA2)에 연결될 수 있다. 절개 패턴(CP)들 각각은 사다리꼴의 평면 형태와 유사하게 형성될 수 있다. 절개 패턴(CP)의 폭은 제2 표시 영역(DA2)에서 제2 비표시 영역(NDA2)으로 갈수록 넓어질 수도 있고 좁아질 수도 있다. 또한 절개 패턴(CP)은 직사각형 형태로 형성될 수도 있다.
또한, 제3 표시 영역(DA3)은 중앙 영역의 폭이 양 측 가장자리의 폭보다 두꺼울 수 있다. 예를 들어, 제3 표시 영역(DA3)은 초승달의 평면 형태로 형성될 수 있다. 이로 인해, 제3 표시 영역(DA3)에서 서로 인접한 절개 패턴(CP)들은 서로 다른 크기를 가질 수 있다. 예를 들어, 제3 표시 영역(DA3)의 중앙 영역에서 일 측 가장자리로 갈수록 절개 패턴(CP)의 크기는 작아질 수 있다.
절개 패턴(CP)들은 표시 패널(300)을 레이저에 의해 절개함으로써 형성될 수 있다. 이로 인해, 서로 인접한 절개 패턴(CP)들 사이에는 제1 절개 갭(CG1)이 형성될 수 있다. 절개 패턴(CP)에는 제3 발광 영역들이 배치되므로, 절개 패턴(CP)의 최대 폭은 제1 절개 갭(CG1)의 최대 폭보다 넓을 수 있다.
제3 표시 영역(DA3)의 복수의 절개 패턴(CP)들과 제3 발광 영역들에 대한 자세한 설명은 도 15 및 도 16을 결부하여 후술한다.
한편, 제1 표시 영역(DA1)과 제3 표시 영역(DA3) 사이에 화상을 표시하지 않는 비표시 영역이 배치되는 경우, 제1 표시 영역(DA1)과 제3 표시 영역(DA3)이 화상을 표시한다면, 사용자는 제1 표시 영역(DA1)과 제3 표시 영역(DA3) 사이의 비표시 영역을 인지할 수 있다. 즉, 사용자는 제1 표시 영역(DA1)이 표시하는 화상과 제3 표시 영역(DA3)이 표시하는 화상 사이가 떨어진 것을 인지할 수 있다. 하지만, 도 6a와 같이 제1 표시 영역(DA1)과 제3 표시 영역(DA3) 사이에 제2 발광 영역(EA2)들을 포함하는 제2 표시 영역(DA2)이 배치된다. 그러므로, 제1 표시 영역(DA1)과 제3 표시 영역(DA3) 사이의 비표시 영역이 사용자에게 시인되는 것을 방지할 수 있다. 제2 표시 영역(DA2)의 제2 발광 영역들에 대한 자세한 설명은 도 9 내지 도 14를 결부하여 후술한다.
제2 비표시 영역(NDA2)은 제3 표시 영역(DA3)의 바깥쪽에 배치될 수 있다. 제2 비표시 영역(NDA2)은 절개 패턴(CP)들에 연결되는 절개 연결 패턴(CBP)들과 절개 연결 패턴(CBP)들에 공통적으로 연결되는 절개 공통 패턴(CCP)을 포함할 수 있다. 절개 연결 패턴(CBP)들 각각의 일 단은 절개 패턴(CP)에 연결되고, 타 단은 절개 공통 패턴(CCP)에 연결될 수 있다. 절개 공통 패턴(CCP)은 제2 비표시 영역(NDA2)에서 가장 바깥쪽에 배치될 수 있다.
절개 연결 패턴(CBP)들은 표시 패널(300)을 레이저에 의해 절개함으로써 형성될 수 있다. 서로 인접한 절개 연결 패턴(CBP)들 사이에는 제2 절개 갭(CG2)이 형성될 수 있다.
절개 연결 패턴(CBP)의 최대 폭은 제2 절개 갭(CG2)의 최대 폭보다 넓을 수도 있고 좁을 수도 있다. 또한, 절개 연결 패턴(CBP)은 복수의 절곡부들을 포함하는 구불구불한 형태로 형성될 수 있다. 즉, 절개 연결 패턴(CBP)은 연신이나 수축에 유리하도록 설계될 수 있다.
도 6a와 같이, 제3 표시 영역(DA3)과 제2 비표시 영역(NDA2)에 배치되는 절개 패턴(CP)들과 절개 연결 패턴(CBP)에 의해 연신이나 수축에 유리하게 설계되므로, 복곡률에 의해 제3 표시 영역(DA3)의 발광 영역들에 인가되는 스트레인과 스트레스를 줄일 수 있다.
한편, 도 3에 도시된 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에 배치되는 표시 영역들(DA1, DA2, DA3)과 제2 비표시 영역(NDA2)은 도 6a를 결부하여 설명한 바와 유사할 수 있다. 다만, 제2 코너부(CS2)에 배치되는 제2 표시 영역(DA2)은 제1 센서 배선(SL1)들이 제2 구동 배선(TL2)들 대신에 제1 표시 영역(DA1)의 감지 전극(RE)들에 연결되는 감지 배선(RL)들을 포함하는 것에서 도 6a의 실시예와 차이점이 있다. 또한, 제3 코너부(CS3)에 배치되는 제2 표시 영역(DA2)은 제1 센서 배선(SL1)들이 제1 구동 배선(TL1)들을 포함하지 않는 것에서 도 6a의 실시예와 차이점이 있다. 나아가, 제4 코너부(CS4)에 배치되는 제2 표시 영역(DA2)은 제1 센서 배선(SL1)들을 포함하지 않는 것에서 도 6a의 실시예와 차이점이 있다.
도 6b와 도 6c는 또 다른 실시예에 따른 표시 패널의 제1 내지 제3 표시 영역들과 제2 비표시 영역을 상세히 보여주는 레이 아웃도들이다. 도 6b와 도 6c에는 도 3의 A 영역의 확대도의 또 다른 예들이 나타나 있다. 도 6b와 도 6c에서는 도 6a의 실시예와 차이점 위주로 설명하고, 도 6a의 실시예와 중복된 설명은 생략한다.
도 6b와 같이, 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2)의 교차점(CRP)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 경계에 배치될 수 있다. 또는, 도 6c와 같이 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2)의 교차점(CRP)은 제2 표시 영역(DA2)과 제3 표시 영역(DA3)의 경계에 배치될 수 있다. 또는, 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2)의 교차점(CRP)은 제2 표시 영역(DA2)에 배치되거나 제3 표시 영역(DA3)에 배치될 수도 있다.
도 7은 도 6a의 제1 표시 영역의 센서 전극들과 제1 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 7을 참조하면, 구동 전극(TE)들과 감지 전극(RE)들은 동일한 층에 배치되므로, 서로 떨어져 배치될 수 있다. 즉, 구동 전극(TE)과 감지 전극(RE) 사이에는 갭(gap)이 형성될 수 있다.
또한, 더미 패턴(DE) 역시 구동 전극(TE)들 및 감지 전극(RE)들과 동일한 층에 배치될 수 있다. 즉, 구동 전극(TE)과 더미 패턴(DE) 사이와 감지 전극(RE)과 더미 패턴(DE) 사이에는 갭이 형성될 수 있다.
제1 연결부(BE1)들은 구동 전극(TE)들 및 감지 전극(RE)들과 다른 층에 배치될 수 있다. 제1 연결부(BE1)는 적어도 한 번 절곡되도록 형성될 수 있다. 도 7에서는 제1 연결부(BE1)는 꺾쇠 형태(“<” 또는 “>”)를 갖는 것을 예시하였으나, 제1 연결부(BE1)의 평면 형태는 이에 한정되지 않는다. 제2 방향(Y축 방향)으로 서로 인접한 구동 전극(TE)들이 복수 개의 제1 연결부(BE1)들에 의해 연결되므로, 제1 연결부(BE1)들 중 어느 하나가 단선되더라도, 제2 방향(Y축 방향)으로 서로 인접한 구동 전극(TE)들은 안정적으로 연결될 수 있다. 도 7에서는 서로 인접한 구동 전극(TE)들이 2 개의 제1 연결부(BE1)들에 의해 연결되는 것을 예시하였으나, 제1 연결부(BE1)들의 개수는 이에 한정되지 않는다.
제1 연결부(BE1)는 제3 방향(Z축 방향)에서 제2 방향(Y축 방향)으로 인접한 구동 전극(TE)들에 중첩할 수 있다. 제1 연결부(BE1)는 제3 방향(Z축 방향)에서 감지 전극(RE)과 중첩할 수 있다. 제1 연결부(BE1)의 일 측은 제1 터치 콘택홀(TCNT1)들을 통해 제2 방향(Y축 방향)으로 인접한 구동 전극(TE)들 중 어느 한 구동 전극(TE)에 연결될 수 있다. 제1 연결부(BE1)의 타 측은 제1 터치 콘택홀(TCNT1)들을 통해 제2 방향(Y축 방향)으로 인접한 구동 전극(TE)들 중 다른 구동 전극(TE)에 연결될 수 있다.
제1 연결부(BE1)들로 인하여, 구동 전극(TE)들과 감지 전극(RE)들이 그들의 교차부들에서 전기적으로 분리될 수 있다. 이로 인해, 구동 전극(TE)들과 감지 전극(RE)들 사이에는 상호 정전 용량이 형성될 수 있다.
구동 전극(TE)들, 감지 전극(RE)들, 제1 연결부(BE1)들 각각은 평면 상 메쉬 구조 또는 그물망 구조로 형성될 수 있다. 또한, 더미 패턴(DE)들 각각 역시 평면 상 메쉬 구조 또는 그물망 구조로 형성될 수 있다. 이로 인해, 구동 전극(TE)들, 감지 전극(RE)들, 제1 연결부(BE1)들, 및 더미 패턴(DE)들 각각은 제1 발광 영역들(EA1)과 중첩하지 않을 수 있다. 그러므로, 제1 발광 영역들(EA1)로부터 발광된 광이 구동 전극(TE)들, 감지 전극(RE)들, 제1 연결부(BE1)들, 및 더미 패턴(DE)들에 의해 가려짐으로써, 광의 휘도가 감소되는 것을 방지할 수 있다.
제1 발광 영역(EA1)들 각각은 제1 색의 광을 발광하는 제1 서브 발광 영역(SEA1), 제2 색의 광을 발광하는 제2 서브 발광 영역(SEA2), 제3 색의 광을 발광하는 제3 서브 발광 영역(SEA3), 및 제4 색의 광을 발광하는 제4 서브 발광 영역(SEA4)을 포함할 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색과 제4 색은 녹색이며, 제3 색은 청색일 수 있다.
제1 서브 발광 영역(SEA1), 제2 서브 발광 영역(SEA2), 제3 서브 발광 영역(SEA3), 및 제4 서브 발광 영역(SEA4) 각각이 마름모의 평면 형태 또는 직사각형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 제1 서브 발광 영역(SEA1), 제2 서브 발광 영역(SEA2), 제3 서브 발광 영역(SEA3), 및 제4 서브 발광 영역(SEA4) 각각은 사각형 이외의 다른 다각형, 원형, 또는 타원형의 평면 형태를 가질 수 있다. 또한, 도 7에서는 제3 서브 발광 영역(SEA3)의 면적이 가장 크고, 제2 서브 발광 영역(SEA2)과 제4 서브 발광 영역(SEA4)의 면적이 가장 작은 것을 예시하였으나, 이에 한정되지 않는다.
제2 서브 발광 영역(SEA2)들과 제4 서브 발광 영역(SEA4)들은 홀수 행들에 배치될 수 있다. 제2 서브 발광 영역(SEA2)들과 제4 서브 발광 영역(SEA4)들은 홀수 행들 각각에서 제1 방향(X축 방향)으로 나란하게 배치될 수 있다. 제2 서브 발광 영역(SEA2)들과 제4 서브 발광 영역(SEA4)들은 홀수 행들 각각에서 교대로 배열될 수 있다. 제2 서브 발광 영역(SEA2)들 각각은 제4 방향(DR4)의 단변과 제5 방향(DR5)의 장변을 갖는 반면에, 제4 서브 발광 영역(SEA4)들 각각은 제4 방향(DR4)의 장변과 제5 방향(DR5)의 단변을 가질 수 있다. 제4 방향(DR4)은 제1 방향(X축 방향)과 제2 방향(Y축 방향) 사이의 방향으로, 제1 방향(X축 방향) 대비 45도 기울어진 방향일 수 있다. 제5 방향(DR5)은 제4 방향(DR4)과 직교하는 방향일 수 있다.
제1 서브 발광 영역(SEA1)들과 제3 서브 발광 영역(SEA3)들은 짝수 행들에 배치될 수 있다. 제1 서브 발광 영역(SEA1)들과 제3 서브 발광 영역(SEA3)들은 짝수 행들 각각에서 제1 방향(X축 방향)으로 나란하게 배치될 수 있다. 제1 서브 발광 영역(SEA1)들과 제3 서브 발광 영역(SEA3)들은 짝수 행들 각각에서 교대로 배치될 수 있다.
제2 서브 발광 영역(SEA2)들과 제4 서브 발광 영역(SEA4)들은 홀수 열들에 배치될 수 있다. 제2 서브 발광 영역(SEA2)들과 제4 서브 발광 영역(SEA4)들은 홀수 열들 각각에서 제2 방향(Y축 방향)으로 나란하게 배치될 수 있다.
제1 서브 발광 영역(SEA1)들과 제3 서브 발광 영역(SEA3)들은 짝수 열들에 배치될 수 있다. 제1 서브 발광 영역(SEA1)들과 제3 서브 발광 영역(SEA3)들은 짝수 열들 각각에서 제2 방향(Y축 방향)으로 나란하게 배치될 수 있다. 제1 서브 발광 영역(SEA1)들과 제3 서브 발광 영역(SEA3)들은 짝수 열들 각각에서 교대로 배치될 수 있다.
도 8은 도 7의 Ⅰ-Ⅰ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 8을 참조하면, 기판(SUB) 상에는 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 봉지층(TFEL)을 포함하는 표시층(DISL)이 배치되고, 표시층(DISL) 상에는 센서 전극(SE)들을 포함하는 센서 전극층(SENL)이 배치될 수 있다.
기판(SUB)의 일면 상에는 제1 버퍼막(BF1)이 배치되고, 제1 버퍼막(BF1) 상에는 제2 버퍼막(BF2)이 배치될 수 있다. 제1 및 제2 버퍼막들(BF1, BF2)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 박막 트랜지스터층(TFTL)의 박막 트랜지스터들과 발광 소자층(EML)의 발광층(172)을 보호하기 위해 기판(SUB)의 일면 상에 배치될 수 있다. 예를 들어, 제1 및 제2 버퍼막들(BF1, BF2) 각각은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 제1 및 제2 버퍼막들(BF1, BF2) 중 적어도 어느 하나는 생략될 수 있다.
제1 버퍼막(BF1) 상에는 제1 차광층(BML)이 배치될 수 있다. 제1 차광층(BML)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 또는, 제1 차광층(BML)은 블랙 안료를 포함하는 유기막일 수 있다.
제2 버퍼막(BF2) 상에는 박막 트랜지스터(ST)의 액티브층(ACT)이 배치될 수 있다. 액티브층(ACT)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체 물질을 포함할 수 있다. 액티브층(ACT)이 다결정 실리콘 또는 산화물 반도체 물질을 포함하는 경우, 액티브층(ACT)에서 이온 도핑된 영역은 도전성을 갖는 도전 영역일 수 있다.
액티브층(ACT)은 제3 방향(Z축 방향)에서 제1 차광층(BML)과 중첩할 수 있다. 기판(SUB)을 통해 입사하는 광은 제1 차광층(BML)에 의해 차단될 수 있으므로, 기판(SUB)을 통해 입사하는 광에 의해 액티브층(ACT)에 누설 전류가 흐르는 것을 방지할 수 있다.
박막 트랜지스터(ST)의 액티브층(ACT) 상에는 게이트 절연막(130)이 형성될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 박막 트랜지스터(ST)의 게이트 전극(G)이 배치될 수 있다. 박막 트랜지스터(ST)의 게이트 전극(G)은 제3 방향(Z축 방향)에서 액티브층(ACT)과 중첩할 수 있다. 제3 방향(Z축 방향)에서 게이트 전극(G)과 중첩하는 액티브층(ACT)의 일부 영역은 채널 영역(CHA)일 수 있다. 게이트 전극(G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(G) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제1 층간 절연막(141)은 복수의 무기막을 포함할 수 있다.
제1 층간 절연막(141) 상에는 커패시터 전극(CAE)이 배치될 수 있다. 커패시터 전극(CAE)은 제3 방향(Z축 방향)에서 게이트 전극(G)과 중첩할 수 있다. 감지 커패시터(RC1)의 제1 전극(RCE1)과 중첩할 수 있다. 커패시터 전극(CAE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
커패시터 전극(CAE) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제2 층간 절연막(142)은 복수의 무기막을 포함할 수 있다.
제2 층간 절연막(142) 상에는 박막 트랜지스터(ST)의 제1 전극(S)과 제2 전극(D)이 배치될 수 있다. 제1 전극(S)과 제2 전극(D)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
박막 트랜지스터(ST)의 제1 전극(S)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 콘택홀을 통해 액티브층(ACT)의 채널 영역(CHA)의 일 측에 배치된 제1 도전 영역(COA1)에 접속될 수 있다. 박막 트랜지스터(ST)의 제2 전극(D)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 콘택홀을 통해 액티브층(ACT6)의 채널 영역(CHA)의 타 측에 배치된 제2 도전 영역(COA2)에 접속될 수 있다.
제1 전극(S)과 제2 전극(D) 상에는 박막 트랜지스터들로 인한 단차를 평탄하게 하기 위한 제1 유기막(150)이 배치될 수 있다. 제1 유기막(150)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 유기막(150) 상에는 제1 연결 전극(ANDE1)이 배치될 수 있다. 제1 연결 전극(ANDE1)은 제1 유기막(150)을 관통하는 콘택홀을 통해 박막 트랜지스터(ST)의 제2 전극(D)에 접속될 수 있다. 제1 연결 전극(ANDE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(ANDE1) 상에는 제2 유기막(160)이 배치될 수 있다. 제2 유기막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
도 8에서는 박막 트랜지스터(ST)의 게이트 전극(G)이 액티브층(ACT)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(ST)의 게이트 전극(G)이 액티브층(ACT)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(G)이 액티브층(ACT)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치된다. 발광 소자층(EML)은 발광 소자(170)들과 뱅크(180)를 포함할 수 있다.
발광 소자(170)들 각각은 제1 발광 전극(171), 발광층(172), 및 제2 발광 전극(173)을 포함할 수 있다. 제1 발광 영역(EA1)들 각각은 제1 발광 전극(171), 발광층(172), 및 제2 발광 전극(173)이 순차적으로 적층되어 제1 발광 전극(171)으로부터의 정공과 제2 발광 전극(173)으로부터의 전자가 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다. 이 경우, 제1 발광 전극(171)은 애노드 전극이고, 제2 발광 전극(173)은 캐소드 전극일 수 있다.
제1 발광 전극(171)은 제2 유기막(160) 상에 형성될 수 있다. 제1 발광 전극(171)은 제2 유기막(160)을 관통하는 콘택홀을 통해 제1 연결 전극(ANDE1)에 접속될 수 있다.
발광층(172)을 기준으로 제2 발광 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 발광 전극(171)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 반사율을 높이기 위해 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(180)는 표시 화소들의 발광 영역들(E1, E2, E3)을 정의하는 역할을 한다. 이를 위해, 뱅크(180)는 제2 유기막(160) 상에서 제1 발광 전극(171)의 일부 영역을 노출하도록 형성될 수 있다. 뱅크(180)는 제1 발광 전극(171)의 가장자리를 덮을 수 있다. 뱅크(180)는 제2 유기막(160)을 관통하는 콘택홀에 배치될 수 있다. 이로 인해, 제2 유기막(160)을 관통하는 콘택홀은 뱅크(180)에 의해 채워질 수 있다. 뱅크(180)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 발광 전극(171) 상에는 발광층(172)이 형성된다. 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 유기 물질층은 호스트와 도펀트를 포함할 수 있다. 유기 물질층은 소정의 광을 발광하는 물질을 포함할 수 있으며, 인광 물질 또는 형광 물질을 이용하여 형성될 수 있다.
예를 들어, 제1 색의 광을 발광하는 제1 발광 영역(E1)의 발광층(172)의 유기 물질층은 CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum) 중에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광 물질일 수 있다. 또는, 제1 발광 영역(E1)의 발광층(172)의 유기 물질층은 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광 물질일 수 있으나, 이에 한정되지 않는다.
제2 색의 광을 발광하는 제2 발광 영역(E2)의 발광층(172)의 유기 물질층은 CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광 물질일 수 있다. 또는, 제2 색의 광을 발광하는 제2 발광 영역(E2)의 발광층(172)의 유기 물질층은 Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광 물질일 수 있으나, 이에 한정되지 않는다.
제3 색의 광을 발광하는 제3 발광 영역(E3)의 발광층(172)의 유기 물질층은 CBP, 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic 또는 L2BD111을 포함하는 도펀트 물질을 포함하는 인광 물질일 수 있으나, 이에 한정되지 않는다.
제2 발광 전극(173)은 발광층(172) 상에 형성된다. 제2 발광 전극(173)은 발광층(172)을 덮도록 형성될 수 있다. 제2 발광 전극(173)은 표시 화소들에 공통적으로 형성되는 공통층일 수 있다. 제2 발광 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 제2 발광 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 도전 물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 발광 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
한편, 발광층(172)은 제1 발광 전극(171)의 상면과 뱅크(180)의 경사면들 상에 배치될 수 있다. 제2 발광 전극(173)은 발광층(172)의 상면과 뱅크(180)의 경사면들 상에 배치될 수 있다.
발광 소자층(EML) 상에는 봉지층(TFEL)이 형성될 수 있다. 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지층(TFEL)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)일 수 있다.
또는, 발광 소자층(EML) 상에 봉지층(TFEL) 대신에 제2 기판이 배치되는 경우, 발광 소자층(EML)과 제2 기판 사이의 공간은 진공 상태로 비어 있거나 충전 필름이 배치될 수 있다. 충전 필름은 에폭시 충전필름 또는 실리콘 충전 필름일 수 있다.
봉지층(TFEL) 상에는 센서 전극층(SENL)이 배치된다. 센서 전극층(SENL)은 광 차단막(LBF)들과 센서 전극(SE)들을 포함할 수 있다.
봉지층(TFEL) 상에는 제3 버퍼막(BF3)이 배치될 수 있다. 제3 버퍼막(BF3)은 절연 및 광학적 기능을 갖는 층일 수 있다. 제3 버퍼막(BF3)은 적어도 하나의 무기막을 포함할 수 있다. 예를 들어, 제3 버퍼막(BF3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
제3 버퍼막(BF3) 상에는 제1 연결부(BE1)들이 배치될 수 있다. 제1 연결부(BE1)들은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
제1 연결부(BE1)들 상에는 제1 센서 절연막(TINS1)이 배치될 수 있다. 제1 센서 절연막(TINS1)은 절연 및 광학적 기능을 갖는 층일 수 있다. 제1 센서 절연막(TINS1)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 센서 절연막(TNIS1) 상에는 구동 전극(TE)들과 감지 전극(RE)들이 배치될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들은 제1 발광 영역(EA1)들과 중첩하지 않는다. 구동 전극(TE)들과 감지 전극(RE)들은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
구동 전극(TE)들과 감지 전극(RE)들 상에는 제2 센서 절연막(TINS2)이 배치될 수 있다. 제2 센서 절연막(TINS2)은 절연 및 광학적 기능을 갖는 층일 수 있다. 제2 센서 절연막(TINS2)은 무기막과 유기막 중 적어도 하나를 포함할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층일 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin)일 수 있다.
도 9는 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다. 도 9에는 도 6a의 B 영역의 확대도가 나타나 있다.
도 9를 참조하면, 제1 센서 배선(SL1)들은 제6 방향(DR6)으로 연장될 수 있다. 제6 방향(DR6)은 제1 방향(X축 방향) 대비 135도 기울어진 방향인 것을 예시하였으나, 이에 한정되지 않는다. 제1 센서 배선(SL1)들은 제1 방향(X축 방향)으로 배치될 수 있다. 제1 방향(X축 방향)에서 제1 센서 배선(SL1)들의 이격 거리 또는 제1 방향(X축 방향)에서 제2 발광 영역(EA2)들의 이격 거리는 대략 수십 ㎛일 수 있다.
서로 인접한 제1 센서 배선(SL1)들 사이에는 제2 발광 영역(EA2)들이 배치될 수 있다. 서로 인접한 제1 센서 배선(SL1)들 사이에 배치되는 제2 발광 영역(EA2)들은 제6 방향(DR6)으로 배열될 수 있다. 제1 방향(X축 방향)에서 서로 인접한 제2 발광 영역(EA2)들 사이에는 하나의 제1 센서 배선(SL1)이 배치될 수 있다.
제2 발광 영역(EA2)들 각각은 제1 색의 광을 발광하는 제1 서브 발광 영역(SEA1’), 제2 색의 광을 발광하는 제2 서브 발광 영역(SEA2’), 및 제3 색의 광을 발광하는 제3 서브 발광 영역(SEA3’)을 포함할 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있다.
제1 서브 발광 영역(SEA1’), 제2 서브 발광 영역(SEA2’), 및 제3 서브 발광 영역(SEA3’)은 제1 방향(X축 방향)으로 배열될 수 있다. 제1 서브 발광 영역(SEA1’), 제2 서브 발광 영역(SEA2’), 및 제3 서브 발광 영역(SEA3’) 각각은 직사각형의 평면 형태를 가질 수 있다. 예를 들어, 제1 서브 발광 영역(SEA1’), 제2 서브 발광 영역(SEA2’), 및 제3 서브 발광 영역(SEA3’) 각각은 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 하지만, 본 명세서의 실시예는 이에 한정되지 않으며, 제1 서브 발광 영역(SEA1’), 제2 서브 발광 영역(SEA2’), 및 제3 서브 발광 영역(SEA3’) 각각은 사각형 이외의 다른 다각형, 원형, 또는 타원형의 평면 형태를 가질 수 있다. 또한, 도 9에서는 제1 내지 제3 서브 발광 영역들(SEA1’, SEA2’, SEA3’)이 실질적으로 동일한 면적을 갖는 것을 예시하였으나, 이에 한정되지 않는다. 제1 내지 제3 서브 발광 영역들(SEA1’, SEA2’, SEA3’)은 서로 상이한 면적을 가질 수 있다.
제2 표시 영역(DA2)의 좌측 가장자리에는 제1 댐(DAM1)이 배치될 수 있다. 제1 댐(DAM1)은 제1 센서 배선(SL1)들 중 적어도 어느 하나와 제3 발광 영역(DA3)이 배치되는 절개 패턴(CP) 사이에 배치될 수 있다. 제1 댐(DAM1)은 도 17에 도시된 봉지층(TFEL)의 유기막이 넘치는 것을 방지하기 위한 구조물일 수 있다. 제1 댐(DAM1)은 제6 방향(DR6)으로 연장될 수 있다.
제2 표시 영역(DA2)의 바깥쪽에는 제3 표시 영역(DA3)의 절개 패턴(CP)들이 배치될 수 있다.
한편, 제2 표시 영역(DA2)에 제2 발광 영역(EA2)들이 배치되지 않고 제1 센서 배선(SL1)들만이 배치된다면, 제2 표시 영역(DA2)은 화상을 표시하지 않는 비표시 영역일 수 있다.
도 9와 같이, 전면부(FS)의 제1 표시 영역(DA1)과 제1 코너부(CS1)의 제3 표시 영역(DA3) 사이에 제2 발광 영역(EA2)들을 포함하는 제2 표시 영역(DA2)이 배치된다. 그러므로, 전면부(FS)의 제1 표시 영역(DA1)과 제1 코너부(CS1)의 제3 표시 영역(DA3) 사이의 비표시 영역이 사용자에게 시인되는 것을 방지할 수 있다.
도 10은 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 10의 실시예는 제2 발광 영역(EA2)이 제1 방향(X축 방향)으로 배열되는 제1 내지 제3 서브 서브 발광 영역들(SEA1’, SEA2’, SEA3’) 대신에, 도 7과 같이 제1 내지 제4 서브 서브 발광 영역들(SEA1’, SEA2’, SEA3’, SEA4’)을 포함하는 것에서 도 9의 실시예와 차이점이 있다.
도 10과 같이, 제2 발광 영역(EA2)들 각각은 제1 색의 광을 발광하는 제1 서브 발광 영역(SEA1’), 제2 색의 광을 발광하는 제2 서브 발광 영역(SEA2’), 제3 색의 광을 발광하는 제3 서브 발광 영역(SEA3’), 및 제4 서브 발광 영역(SEA4’)을 포함할 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색과 제4 색은 녹색이며, 제3 색은 청색일 수 있다.
제2 서브 발광 영역(SEA2’)과 제3 서브 발광 영역(SEA3’)은 제1 방향(X축 방향)으로 배열될 수 있다. 제1 서브 발광 영역(SEA1’)과 제4 서브 발광 영역(SEA4’)은 제1 방향(X축 방향)으로 배열될 수 있다. 제1 서브 발광 영역(SEA1’)들과 제2 서브 발광 영역(SEA2’)들은 제6 방향(DR6) 방향에서 교대로 배열될 수 있다. 제3 서브 발광 영역(SEA3’)들과 제4 서브 발광 영역(SEA4’)들은 제6 방향(DR6) 방향에서 교대로 배열될 수 있다.
도 11은 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 11의 실시예는 제1 센서 배선(SL1)들이 제2 발광 영역(EA2)들 각각의 제1 내지 제4 서브 서브 발광 영역들(SEA1’, SEA2’, SEA3’, SEA4’) 사이에 배치되는 메쉬 형태로 형성되는 것에서 도 10의 실시예와 차이점이 있다.
도 11과 같이, 제1 센서 배선(SL1)은 제2 서브 발광 영역(SEA2’)과 제3 서브 발광 영역(SEA3’) 사이, 제1 서브 발광 영역(SEA1’)과 제4 서브 발광 영역(SEA4’) 사이, 및 제1 서브 발광 영역(SEA1’)과 제2 서브 발광 영역(SEA2’) 사이에 배치될 수 있다.
도 12는 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 12의 실시예는 제1 방향(X축 방향)에서 서로 인접한 제2 발광 영역(EA2)들 사이에는 복수의 제1 센서 배선(SL1)들이 배치되는 것에서 도 9의 실시예와 차이점이 있다.
도 12에서는 제1 방향(X축 방향)에서 서로 인접한 제2 발광 영역(EA2)들 사이에 4 개의 제1 센서 배선(SL1)들이 배치되는 것을 예시하였으나, 이에 한정되지 않는다. 제1 방향(X축 방향)에서 서로 인접한 제2 발광 영역(EA2)들 사이에 배치되는 제1 센서 배선(SL1)들의 개수는 제2 표시 영역(DA2)에 배치되는 제2 발광 영역(EA2)들의 개수와 배선의 밀집으로 인해 제1 센서 배선(SL1)들이 사용자에게 시인되는지 여부를 고려하여 정해질 수 있다. 제1 방향(X축 방향)에서 제1 센서 배선(SL1)들의 최대 이격 거리는 대략 수십 ㎛일 수 있다.
도 13은 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 13의 실시예는 제2 발광 영역(EA2)이 제1 방향(X축 방향)으로 배열되는 제1 내지 제3 서브 서브 발광 영역들(SEA1’, SEA2’, SEA3’) 대신에, 도 7과 같이 제1 내지 제4 서브 서브 발광 영역들(SEA1’, SEA2’, SEA3’, SEA4’)을 포함하는 것에서 도 12의 실시예와 차이점이 있을 뿐이므로, 도 13의 실시예에 대한 자세한 설명은 생략한다.
도 14는 도 6a의 제2 표시 영역의 제1 센서 배선들과 제2 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 14의 실시예는 제1 센서 배선(SL1)들이 제2 발광 영역(EA2)들 각각의 제1 내지 제4 서브 서브 발광 영역들(SEA1’, SEA2’, SEA3’, SEA4’) 사이에 배치되는 메쉬 형태로 형성되는 것에서 도 13의 실시예와 차이점이 있을 뿐이므로, 도 14의 실시예에 대한 자세한 설명은 생략한다.
도 15는 도 6a의 제3 표시 영역의 절개 패턴들과 제3 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 15를 참조하면, 절개 패턴(CP)의 일 단은 제2 표시 영역(DA2)에 연결되고, 타 단은 제2 비표시 영역(NDA2)에 연결될 수 있다. 절개 패턴(CP)은 사다리꼴의 평면 형태와 유사하게 형성될 수 있다. 절개 패턴(CP)의 폭은 제2 표시 영역(DA2)에서 제2 비표시 영역(NDA2)으로 갈수록 넓어질 수도 있고 좁아질 수도 있다. 또한, 절개 패턴(CP)은 직사각형, 마름모 또는 사각형 이외의 다른 다각형의 평면 형태로 형성될 수도 있다.
절개 패턴(CP)들은 표시 패널(300)을 레이저에 의해 절개함으로써 형성된다. 이로 인해, 서로 인접한 절개 패턴(CP)들 사이에는 제1 절개 갭(CG1)이 형성될 수 있다. 절개 패턴(CP)의 최대 폭은 제1 절개 갭(CG1)의 최대 폭보다 넓을 수 있다. 또한, 절개 패턴(CP)들에는 제1 센서 배선(SL1)이 배치되지 않을 수 있다.
절개 패턴(CP)에는 제3 발광 영역(EA3)들과 제2 댐(DAM2)이 배치될 수 있다. 제3 발광 영역(EA3)들 각각은 제1 색의 광을 발광하는 제1 서브 발광 영역(SEA1”), 제2 색의 광을 발광하는 제2 서브 발광 영역(SEA2”), 및 제3 색의 광을 발광하는 제3 서브 발광 영역(SEA3”)을 포함할 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있다.
제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”)은 제1 방향(X축 방향)으로 배열될 수 있다. 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”) 각각은 직사각형의 평면 형태를 가질 수 있다. 예를 들어, 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”) 각각은 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 하지만, 본 명세서의 실시예는 이에 한정되지 않으며, 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”) 각각은 사각형 이외의 다른 다각형, 원형, 또는 타원형의 평면 형태를 가질 수 있다. 또한, 도 15에서는 제1 내지 제3 서브 발광 영역들(SEA1”, SEA2”, SEA3”)이 실질적으로 동일한 면적을 갖는 것을 예시하였으나, 이에 한정되지 않는다. 제1 내지 제3 서브 발광 영역들(SEA1”, SEA2”, SEA3”)은 서로 상이한 면적을 가질 수 있다.
제3 표시 영역(DA3)의 네 측 가장자리에는 제2 댐(DAM2)이 배치될 수 있다. 제2 댐(DAM2)은 도 18에 도시된 봉지층(TFEL)의 유기막이 넘치는 것을 방지하기 위한 구조물일 수 있다. 제2 댐(DAM2)은 제3 발광 영역(EA3)들을 둘러싸도록 배치될 수 있다.
도 15와 같이, 절개 패턴(CP)들 상에는 제3 발광 영역(EA3)들이 배치되므로, 제3 표시 영역(DA3)은 화상을 표시할 수 있다. 즉, 복곡률에 의해 스트레인이 인가되는 제1 코너부(CS1)에서도 화상을 표시할 수 있다.
도 16은 도 6a의 제3 표시 영역의 제3 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도이다.
도 16의 실시예는 제3 발광 영역(EA3)이 제1 방향(X축 방향)으로 배열되는 제1 내지 제3 서브 서브 발광 영역들(SEA1’, SEA2’, SEA3’) 대신에, 도 7과 같이 제1 내지 제4 서브 서브 발광 영역들(SEA1’, SEA2’, SEA3’, SEA4’)을 포함하는 것에서 도 15의 실시예와 차이점이 있을 뿐이므로, 도 16의 실시예에 대한 자세한 설명은 생략한다.
도 17은 도 9의 Ⅱ-Ⅱ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 17을 참조하면, 박막 트랜지스터층(TFTL)의 박막 트랜지스터(ST’)와 발광 소자층(EML)의 제1 서브 발광 영역(SEA1’), 제2 서브 발광 영역(SEA2’), 및 제3 서브 발광 영역(SEA3’)은 도 8을 결부하여 설명한 박막 트랜지스터층(TFTL)의 박막 트랜지스터(ST)와 발광 소자층(EML)의 제3 서브 발광 영역(SEA3) 및 제4 서브 발광 영역(SEA4)과 실질적으로 동일할 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
제1 센서 배선(SL1)들은 제1 서브 발광 영역(SEA1’), 제2 서브 발광 영역(SEA2’), 및 제3 서브 발광 영역(SEA3’)과 중첩하지 않게 배치될 수 있다. 제1 센서 배선(SL1)들은 제3 버퍼막(BF3) 상에 배치될 수 있다. 제1 센서 배선(SL1)들은 도 8의 제1 연결부(BE1)들과 동일한 층에 동일한 물질로 형성될 수 있다.
스캔 구동 회로(SDC)의 스캔 구동 트랜지스터(SDT)는 스캔 액티브층(SACT), 스캔 게이트 전극(SG), 스캔 소스 전극(SS), 및 스캔 드레인 전극(SD)을 포함할 수 있다. 스캔 구동 트랜지스터(SDT)의 스캔 액티브층(SACT), 스캔 게이트 전극(SG), 스캔 소스 전극(SS), 및 스캔 드레인 전극(SD)은 도 8을 결부하여 설명한 박막 트랜지스터층(TFTL)의 박막 트랜지스터(ST)의 액티브층(ACT), 게이트 전극(G), 소스 전극(S), 및 드레인 전극(D)과 실질적으로 동일할 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
스캔 구동 트랜지스터(SDT)는 제2 발광 영역(EA2)의 제1 서브 발광 영역(SEA1’), 제2 서브 발광 영역(SEA2’), 및 제3 서브 발광 영역(SEA3’)을 구동하기 위한 박막 트랜지스터(ST’)들과 함께 박막 트랜지스터층(TFTL)에 배치된다. 그러므로, 스캔 구동 트랜지스터(SDT)는 박막 트랜지스터(ST’)들을 회피하기 위해 박막 트랜지스터(ST’)들이 배치되지 않는 영역에 배치될 수 있다. 이 경우, 제1 센서 배선(SL1)들은 제1 서브 발광 영역(SEA1’), 제2 서브 발광 영역(SEA2’), 및 제3 서브 발광 영역(SEA3’)과 중첩하지 않게 배치되므로, 스캔 구동 트랜지스터(SDT)는 제3 방향(Z축 방향)에서 제1 센서 배선(SL1)과 중첩할 수 있다.
제1 전원 연결 배선(VSEL)은 제2 층간 절연막(142) 상에 배치될 수 있다. 제1 전원 연결 배선(VSEL)은 박막 트랜지스터(ST’)의 소스 전극(S’)과 드레인 전극(D’), 및 스캔 구동 트랜지스터(SDT)의 소스 전극(SS’)과 드레인 전극(SD’)과 동일한 물질로 형성될 수 있다.
제1 전원 배선(VSSL)은 제1 유기막(150) 상에 배치될 수 있다. 제1 전원 배선(VSSL)은 제1 연결 전극(ANDE1)과 동일한 물질로 형성될 수 있다. 제1 전원 배선(VSSL)은 제1 유기막(150)을 관통하는 콘택홀을 통해 제1 전원 연결 배선(VSEL)에 연결될 수 있다. 제1 전원 배선(VSSL)에는 제1 전원 전압이 인가될 수 있다.
제2 발광 전극(173)은 제2 유기막(160)을 관통하는 콘택홀을 통해 제1 전원 배선(VSSL)에 연결될 수 있다. 제2 발광 전극(173)에는 제1 전원 배선(VSSL)의 제1 전원 전압이 인가될 수 있다.
박막 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 박막 봉지층(TFEL)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다. 예를 들어, 박막 봉지층(TFEL)은 제2 발광 전극(173) 상에 배치되는 제1 무기막(191), 제1 무기막(191) 상에 배치되는 유기막(192), 및 유기막(192) 상에 배치되는 제2 무기막(193)을 포함할 수 있다.
제2 표시 영역(DA2)에는 박막 봉지층의 유기막(192)이 넘치는 것을 방지하기 위한 제1 댐(DAM1)이 배치될 수 있다. 제1 댐(DAM1)은 제1 유기막(150)과 동일한 물질로 형성되는 제1 서브 댐(SDAM1), 제2 유기막(160)과 동일한 물질로 형성되는 제2 서브 댐(SDAM2), 및 뱅크(180)과 동일한 물질로 형성되는 제3 서브 댐(SDAM3)을 포함할 수 있다. 제1 댐(DAM1)으로 인해 유기막(192)의 끝 단은 가장 바깥쪽에 배치되는 제1 서브 발광 영역(SEA1’)과 댐(DAM) 사이에 배치될 수 있다. 제1 무기막(191)과 제2 무기막(193)은 제1 댐(DAM1) 상에 배치될 수 있다. 제1 무기막(191)과 제2 무기막(193)은 제1 댐(DAM1) 상에서 서로 접할 수 있다.
제1 댐(DAM1)의 외곽에는 제1 댐(DAM1)을 넘은 유기막(192)을 가두기 위한 또 다른 댐이 배치될 수 있다. 이 경우, 또 다른 댐은 제1 댐(DAM1)과 실질적으로 동일한 구조를 가질 수 있다.
제1 전원 연결 배선(VSEL)은 제1 전원 외곽 배선(VSOL)에 연결되며, 제1 전원 외곽 배선(VSOL)은 제2 표시 영역(DA2)의 가장자리로 연장될 수 있다. 제2 표시 영역(DA2)의 가장자리에는 크랙이 전파되는 것을 방지하기 위해 제1 전원 외곽 배선(VSOL), 제1 및 제2 층간 절연막들(141, 142), 및 게이트 절연막(130)을 관통하는 크랙 방지 홀(CH)들이 형성될 수 있다. 제1 유기막(150)은 크랙 방지 홀(CH)들을 덮도록 형성될 수 있다. 크랙 방지 홀(CH)들은 생략될 수 있다.
도 17과 같이, 스캔 구동 회로(SDC)의 스캔 구동 트랜지스터(SDT)들은 제2 발광 영역(EA2)의 제1 서브 발광 영역(SEA1’), 제2 서브 발광 영역(SEA2’), 및 제3 서브 발광 영역(SEA3’)을 구동하기 위한 박막 트랜지스터(ST’)들을 회피하기 위해 박막 트랜지스터(ST’)들이 배치되지 않는 영역에 배치될 수 있다. 이 경우, 제1 센서 배선(SL1) 역시 제1 서브 발광 영역(SEA1’), 제2 서브 발광 영역(SEA2’), 및 제3 서브 발광 영역(SEA3’)과 중첩하지 않게 배치되므로, 스캔 구동 트랜지스터(SDT)는 제3 방향(Z축 방향)에서 제1 센서 배선(SL1)과 중첩할 수 있다.
도 18은 도 15의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 18을 참조하면, 박막 트랜지스터층(TFTL)의 박막 트랜지스터(ST”)와 발광 소자층(EML)의 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”)은 도 8을 결부하여 설명한 박막 트랜지스터층(TFTL)의 박막 트랜지스터(ST)와 발광 소자층(EML)의 제3 서브 발광 영역(SEA3) 및 제4 서브 발광 영역(SEA4)과 실질적으로 동일할 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
제1 전원 연결 배선(VSEL), 제1 전원 배선(VSSL), 제1 전원 외곽 배선(VSOL), 및 크랙 방지 홀(CH)들은 도 17을 결부하여 설명한 바와 실질적으로 동일하므로, 이들에 대한 자세한 설명은 생략한다.
제3 표시 영역(DA3)에는 박막 봉지층의 유기막(192)이 넘치는 것을 방지하기 위한 제2 댐(DAM2)이 배치될 수 있다. 제2 댐(DAM2)은 제1 유기막(150)과 동일한 물질로 형성되는 제1 서브 댐(SDAM1’), 제2 유기막(160)과 동일한 물질로 형성되는 제2 서브 댐(SDAM2’), 및 뱅크(180)과 동일한 물질로 형성되는 제3 서브 댐(SDAM3’)을 포함할 수 있다. 제2 댐(DAM2)으로 인해 유기막(192)의 끝 단은 가장 바깥쪽에 배치되는 제1 서브 발광 영역(SEA1’)과 댐(DAM) 사이에 배치될 수 있다. 제1 무기막(191)과 제2 무기막(193)은 제2 댐(DAM2) 상에 배치될 수 있다. 제1 무기막(191)과 제2 무기막(193)은 제2 댐(DAM2) 상에서 서로 접할 수 있다.
제2 댐(DAM2)의 외곽에는 제2 댐(DAM2)을 넘은 유기막(192)을 가두기 위한 또 다른 댐이 배치될 수 있다. 이 경우, 또 다른 댐은 제2 댐(DAM2)과 실질적으로 동일한 구조를 가질 수 있다.
도 18과 같이, 제3 발광 영역(EA3)들 각각의 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”)은 제2 댐(DAM2)에 의해 둘러싸이므로, 박막 봉지층(TFEL)의 제1 무기막(191), 유기막(192), 및 제2 무기막(193)은 제3 발광 영역(EA3)들을 안정적으로 봉지할 수 있다.
도 19는 또 다른 실시예에 따른 표시 패널의 제1 내지 제3 표시 영역들과 제2 비표시 영역을 상세히 보여주는 레이 아웃도이다.
도 19의 실시예는 제2 비표시 영역(NDA2)이 기판(SUB)의 절개 공통 패턴(CCP’) 상에 제2 센서 배선(SL2)들이 배치되는 것에서 도 6a의 실시예와 차이점이 있다.
도 19를 참조하면, 절개 패턴(CP)에 연결되는 절개 연결 패턴(CBP’)의 길이는 도 6a의 실시예의 절개 연결 패턴(CBP)의 길이에 비해 짧아질 수 있다. 이로 인해 절개 공통 패턴(CCP’)의 폭은 도 6a의 실시예의 절개 공통 패턴(CCP)의 폭에 비해 넓어질 수 있다.
제2 센서 배선(SL2)들은 제2 비표시 영역(NDA2)의 절개 공통 패턴(CCP’)에 배치되며, 제1 표시 영역(DA1)의 또 다른 일부 센서 전극들에 연결되는 센서 배선들로 정의될 수 있다. 예를 들어, 제2 센서 배선(SL2)들은 제1 표시 영역(DA1)의 상측에 배치된 구동 전극(TE)들에 연결되는 제2 구동 배선(TL2)들을 포함할 수 있다.
제1 코너부(CS1)에서 복곡률에 의해 인가되는 스트레인을 줄이기 위해, 제2 센서 배선(SL2)들은 도 20 및 도 21과 같이 구불구불한 형태를 가질 수 있다. 도 20 및 도 21에는 도 19의 C 영역의 확대도가 도시되어 있다. 즉, 도 20 및 도 21에는 제2 센서 배선(SL2)의 확대도가 도시되어 있다.
예를 들어, 제2 센서 배선(SL2)들 각각은 도 20과 같이 물결 모양(wavy type)으로 형성될 수 있다. 이 경우, 제2 센서 배선(SL2)들 각각은 곧게 연장되는 제1 서브 센서 배선(SL21), 제1 서브 센서 배선(SL21)으로부터 연장되며 소정의 곡률로 구부러지는 제1 절곡부(BP1), 제1 절곡부(BP1)로부터 곧게 연장되는 제2 서브 센서 배선(SL22), 및 소정의 곡률로 구부러지는 제2 절곡부(BP2)를 포함할 수 있다. 제2 센서 배선(SL2)들 각각은 제1 서브 센서 배선(SL21), 제1 절곡부(BP1), 제2 서브 센서 배선(SL22), 및 제2 절곡부(BP2)이 하나의 묶음으로 반복하여 배치되는 형태를 가질 수 있다. 제1 절곡부(BP1)의 곡률과 제2 절곡부(BP2)의 곡률은 서로 동일할 수도 있고 상이할 수 있다.
또는, 제2 센서 배선(SL2)들 각각은 도 21과 같이 구불구불한 모양(serpentine type)으로 형성될 수 있다. 이 경우, 제2 센서 배선(SL2)들 각각은 제5 곡률을 갖는 제1 절곡부(BP1’)와 제6 곡률을 갖는 제2 절곡부(BP2’)를 포함할 수 있다. 제2 센서 배선(SL2)들 각각은 제1 절곡부(BP1’)와 제2 절곡부(BP2’)가 하나의 묶음으로 반복하여 배치되는 형태를 가질 수 있다. 제1 절곡부(BP1’)의 제5 곡률과 제2 절곡부(BP2’)의 제6 곡률은 서로 동일할 수도 있고 상이할 수 있다.
또는, 도 19에서 제2 비표시 영역(NDA2)은 절개 연결 패턴(CBP’), 제2 절개 갭(CG2), 및 절개 공통 패턴(CCP)을 포함하지 않을 수 있다. 이 경우, 제2 센서 배선(SL2)들은 제2 비표시 영역(NDA2)의 어디에나 배치될 수 있다.
도 19와 같이, 절개 공통 패턴(CCP)의 폭이 넓어짐에 따라 제2 비표시 영역(NDA2)에 제2 표시 영역(DA2)의 제1 센서 배선(SL1)들의 일부에 대응되는 제2 센서 배선(SL2)들을 배치할 수 있다. 즉, 제2 표시 영역(DA2)의 제1 센서 배선(SL1)들의 일부를 제2 비표시 영역(NDA2)으로 이동하여 배치할 수 있다. 그러므로, 제2 표시 영역(DA2)에서 제1 센서 배선(SL1)들의 개수를 줄일 수 있으므로, 제2 표시 영역(DA2)의 제2 발광 영역(EA2)들의 배치 공간을 충분히 확보할 수 있을 뿐만 아니라, 제2 표시 영역(DA2)의 해상도를 높일 수 있다.
한편, 도 3에 도시된 제2 코너부(CS2)와 제4 코너부(CS4)에 배치되는 표시 영역들(DA2, DA3)과 제2 비표시 영역(NDA2)은 도 19를 결부하여 설명한 바와 유사할 수 있다. 다만, 제2 코너부(CS2)에 배치되는 제2 비표시 영역(NDA2)은 제2 센서 배선(SL2)들이 제2 구동 배선(TL2)들 대신에 제1 표시 영역(DA1)의 감지 전극(RE)들에 연결되는 감지 배선(RL)들을 포함하는 것에서 도 19의 실시예와 차이점이 있다. 또한, 제4 코너부(CS4)에 배치되는 제2 비표시 영역(NDA2)은 제2 센서 배선(SL2)들을 포함하지 않는 것에서 도 19의 실시예와 차이점이 있다. 나아가, 도 3에 도시된 제3 코너부(CS3)에 배치되는 제2 비표시 영역(NDA2)은 도 19를 결부하여 설명한 바와 실질적으로 동일할 수 있다.
도 22는 또 다른 실시예에 따른 표시 패널의 제1 내지 제3 표시 영역들과 제2 비표시 영역을 상세히 보여주는 레이 아웃도이다.
도 22의 실시예는 제3 표시 영역(DA3)에 제3 센서 배선(SL3)들이 배치되는 것에서 도 6a의 실시예와 차이점이 있다.
도 22를 참조하면, 제3 표시 영역(DA3)은 아일랜드 패턴들(도 23과 도 24의 ISP1, ISP2, ISP3, ISP4)에 배치되는 제3 발광 영역(EA3)들과 제3 센서 배선(SL3)들을 포함할 수 있다.
아일랜드 패턴들(도 23과 도 24의 ISP1, ISP2, ISP3, ISP4)은 레이저에 의해 절개함으로써 형성되므로, 서로 떨어져 배치될 수 있다. 서로 인접한 아일랜드 패턴들(도 23과 도 24의 ISP1, ISP2, ISP3, ISP4)은 연결 패턴(도 23과 도 24의 CNP1/CNP2/CNP3/CNP4)을 통해 연결될 수 있다. 아일랜드 패턴들(도 23과 도 24의 ISP1, ISP2, ISP3, ISP4)에 대한 자세한 설명은 도 23과 도 24를 결부하여 후술한다.
제3 센서 배선(SL3)들은 제3 표시 영역(DA3)에 배치되며, 제1 표시 영역(DA1)의 또 다른 일부 센서 전극들에 연결되는 센서 배선들로 정의될 수 있다. 예를 들어, 제3 센서 배선(SL3)들은 제1 표시 영역(DA1)의 상측에 배치된 구동 전극(TE)들에 연결되는 제2 구동 배선(TL2)들을 포함할 수 있다.
제3 센서 배선(SL3)들 각각은 도 22와 같이 메쉬 형태로 배치될 수 있다. 제3 센서 배선(SL3)들 각각은 서로 인접한 제3 발광 영역(EA3)들 사이에 배치될 수 있다.
도 22와 같이, 제3 표시 영역(DA3)에 아일랜드 패턴들(도 23과 도 24의 ISP1, ISP2, ISP3, ISP4)을 형성하고, 아일랜드 패턴들(도 23과 도 24의 ISP1, ISP2, ISP3, ISP4)을 연결 패턴들(도 23과 도 24의 CNP1, CNP2, CNP3, CNP4)을 통해 연결함으로써, 제2 표시 영역(DA2)의 제1 센서 배선(SL1)들의 일부에 대응되는 제3 센서 배선(SL3)들을 배치할 수 있다. 즉, 제2 표시 영역(DA2)의 제1 센서 배선(SL1)들의 일부를 제3 표시 영역(DA3)으로 이동하여 배치할 수 있다. 그러므로, 제2 표시 영역(DA2)에서 제1 센서 배선(SL1)들의 개수를 줄일 수 있으므로, 제2 발광 영역(EA2)들의 배치 공간을 충분히 확보할 수 있을 뿐만 아니라, 제2 표시 영역(DA2)의 해상도를 높일 수 있다.
도 23과 도 24는 도 22의 제3 표시 영역의 아일랜드 패턴들, 연결 패턴들, 제3 센서 배선들, 및 제3 발광 영역들의 일 예를 상세히 보여주는 레이 아웃도들이다.
도 23 및 도 24를 참조하면, 제3 표시 영역(DA3)은 제1 내지 제4 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4)과 제1 내지 제4 연결 패턴들(CNP1, CNP2, CNP3, CNP4)을 더 포함한다.
제1 내지 제4 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4)은 서로 이격될 수 있다. 예를 들어, 제1 아일랜드 패턴(ISP1)과 제2 아일랜드 패턴(ISP2) 사이에는 제1 절개부(CUP1)가 배치되므로, 제1 아일랜드 패턴(ISP1)은 제7 방향(DR7)에서 제2 아일랜드 패턴(ISP2)과 떨어져 배치될 수 있다. 제1 아일랜드 패턴(ISP1)과 제3 아일랜드 패턴(ISP3) 사이에는 제2 절개부(CUP2)가 배치되므로, 제3 아일랜드 패턴(ISP3)은 제8 방향(DR8)에서 제1 아일랜드 패턴(ISP1)과 떨어져 배치될 수 있다. 제2 아일랜드 패턴(ISP2)과 제4 아일랜드 패턴(ISP4) 사이에는 제2 절개부(CUP2)가 배치되므로, 제4 아일랜드 패턴(ISP4)은 제8 방향(DR8)에서 제2 아일랜드 패턴(ISP2)과 떨어져 배치될 수 있다. 제3 아일랜드 패턴(ISP3)과 제4 아일랜드 패턴(ISP4) 사이에는 제3 절개부(CUP3)가 배치되므로, 제4 아일랜드 패턴(ISP4)은 제7 방향(DR7)에서 제3 아일랜드 패턴(ISP3)과 떨어져 배치될 수 있다.
제1 내지 제4 연결 패턴들(CNP1, CNP2, CNP3, CNP4)은 제1 내지 제4 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4) 각각으로부터 연장될 수 있다. 이하에서는, 제1 아일랜드 패턴(ISP1)을 기준으로 설명한다.
제1 연결 패턴(CNP1)은 제1 아일랜드 패턴(ISP1)으로부터 제7 방향(DR7)을 따라 연장될 수 있다. 제1 연결 패턴(CNP1)은 제1 아일랜드 패턴(ISP1)과 제2 아일랜드 패턴(ISP2)을 연결할 수 있다.
제2 연결 패턴(CNP2)은 제1 아일랜드 패턴(ISP1)으로부터 제8 방향(DR8)을 따라 연장될 수 있다. 제2 연결 패턴(CNP2)은 제1 아일랜드 패턴(ISP1)의 상측에 배치된 아일랜드 패턴과 연결될 수 있다.
제3 연결 패턴(CNP3)은 제1 아일랜드 패턴(ISP1)으로부터 제7 방향(DR7)을 따라 연장될 수 있다. 제3 연결 패턴(CNP3)는 제1 아일랜드 패턴(ISP1)의 좌측에 배치된 아일랜드 패턴과 연결될 수 있다.
제4 연결 패턴(CNP4)은 제1 아일랜드 패턴(ISP1)으로부터 제8 방향(DR8)을 따라 연장될 수 있다. 제4 연결 패턴(CNP4)은 제3 아일랜드 패턴(ISP3)과 연결될 수 있다.
제1 내지 제4 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4) 각각에는 제3 발광 영역(EA3)들이 배치될 수 있다. 제3 발광 영역(EA3)들 각각은 제1 색의 광을 발광하는 제1 서브 발광 영역(SEA1”), 제2 색의 광을 발광하는 제2 서브 발광 영역(SEA2”), 및 제3 색의 광을 발광하는 제3 서브 발광 영역(SEA3”)을 포함할 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있다.
제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”)은 제7 방향(DR7)으로 배열될 수 있다. 제3 서브 발광 영역(SEA3”)은 제7 방향(DR7)에서 제1 서브 발광 영역(SEA1”)과 제2 서브 발광 영역(SEA2”) 사이에 배치될 수 있다. 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”) 각각은 직사각형의 평면 형태를 가질 수 있다. 예를 들어, 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”) 각각은 제7 방향(DR7)의 단변과 제8 방향(DR8)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 하지만, 본 명세서의 실시예는 이에 한정되지 않으며, 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”) 각각은 사각형 이외의 다른 다각형, 원형, 또는 타원형의 평면 형태를 가질 수 있다. 또한, 도 23 및 도 24에서는 제3 서브 발광 영역(SEA3”)의 면적이 제1 서브 발광 영역(SEA1”)의 면적보다 크고, 제2 서브 발광 영역(SEA2”)의 면적보다 큰 것을 예시하였으나, 이에 한정되지 않는다.
제3 센서 배선(SL3)은 제1 내지 제4 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4)과 제1 내지 제4 연결 패턴들(CNP1, CNP2, CNP3, CNP4)에 배치될 수 있다. 제3 센서 배선(SL3)은 제1 내지 제4 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4) 각각에서 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”)과 중첩하지 않을 수 있다. 제3 센서 배선(SL3)은 제1 내지 제4 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4) 각각에서 제1 서브 발광 영역(SEA1”)과 제3 서브 발광 영역(SEA3”) 사이, 및 제2 서브 발광 영역(SEA2”)과 제3 서브 발광 영역(SEA3”) 사이에 배치될 수 있다. 제3 센서 배선(SL3)은 비정형의 메쉬 형태를 가질 수 있다.
제3 표시 영역(DA3)은 제1 코너부(CS1)에 배치되므로, 복곡률에 의한 스트레인으로 인해 제1 내지 제4 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4) 사이는 도 24와 같이 벌어질 수 있다.
도 23 및 도 24와 같이, 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4) 상에는 제3 발광 영역(EA3)들이 배치되므로, 제3 표시 영역(DA3)은 화상을 표시할 수 있다. 즉, 복곡률에 의해 스트레인이 인가되는 제1 코너부(CS1)에서도 화상을 표시할 수 있다.
또한, 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4)은 연결 패턴들(CNP1, CNP2, CNP3, CNP4)을 통해 서로 연결되며, 아일랜드 패턴들(ISP1, ISP2, ISP3, ISP4)은 연결 패턴들(CNP1, CNP2, CNP3, CNP4) 상에 제3 센서 배선(SL3)들이 배치될 수 있다. 그러므로, 제2 표시 영역(DA2)의 제1 센서 배선(SL1)들의 일부를 제3 표시 영역(DA3)으로 이동하여 배치할 수 있다. 따라서, 제2 표시 영역(DA2)에서 제1 센서 배선(SL1)들의 개수를 줄일 수 있으므로, 제2 발광 영역(EA2)들의 배치 공간을 충분히 확보할 수 있을 뿐만 아니라, 제2 발광 영역(EA2)들의 해상도를 높일 수 있다.
도 25는 도 23의 Ⅳ-Ⅳ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 25를 참조하면, 박막 트랜지스터층(TFTL)의 박막 트랜지스터(ST”)와 발광 소자층(EML)의 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”)은 도 8을 결부하여 설명한 박막 트랜지스터층(TFTL)의 박막 트랜지스터(ST)와 발광 소자층(EML)의 제3 서브 발광 영역(SEA3) 및 제4 서브 발광 영역(SEA4)과 실질적으로 동일할 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
도 25를 참조하면, 제3 센서 배선(SL3)들은 제1 서브 발광 영역(SEA1”), 제2 서브 발광 영역(SEA2”), 및 제3 서브 발광 영역(SEA3”)과 중첩하지 않게 배치될 수 있다. 제3 센서 배선(SL3)들은 제3 버퍼막(BF3) 상에 배치될 수 있다. 제3 센서 배선(SL3)들은 도 8의 제1 연결부(BE1)들과 동일한 층에 동일한 물질로 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 300: 표시 패널
FS: 전면부 SS1: 제1 측면부
SS2: 제2 측면부 SS3: 제3 측면부
SS4: 제4 측면부 CS1: 제1 코너부
CS2: 제2 코너부 CS3: 제3 코너부
CS4: 제4 코너부 DA1: 제1 표시 영역
DA2: 제2 표시 영역 DA3: 제3 표시 영역
NDA1: 제1 비표시 영역 NDA2: 제2 비표시 영역
SE: 센서 전극 TE: 구동 전극
RE: 감지 전극 SL: 센서 배선
TL1: 제1 구동 배선 TL2: 제2 구동 배선
RL: 감지 배선 SL1: 제1 센서 배선
SL2: 제2 센서 배선 SL3: 제3 센서 배선
CP: 절개 패턴 CBP: 절개 연결 패턴
CCP: 절개 공통 패턴 CG1: 제1 절개 갭
CG2: 제2 절개 갭 EA1: 제1 발광 영역
EA2: 제2 발광 영역 EA3: 제3 발광 영역
SEA1, SEA1’, SEA1”: 제1 서브 발광 영역
SEA2, SEA2’, SEA2”: 제2 서브 발광 영역
SEA3, SEA3’, SEA3”: 제3 서브 발광 영역
SEA4, SEA4’: 제4 서브 발광 영역
ISP1: 제1 아일랜드 패턴 ISP2: 제2 아일랜드 패턴
ISP3: 제3 아일랜드 패턴 ISP4: 제4 아일랜드 패턴
CNP1: 제1 연결 패턴 CNP2: 제2 연결 패턴
CNP3: 제3 연결 패턴 CNP4: 제4 연결 패턴

Claims (20)

  1. 전면부, 상기 전면부의 제1 측으로부터 연장하는 제1 측면부, 상기 전면부의 제2 측으로부터 연장하는 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되는 코너부를 포함하는 표시 패널을 구비하고,;
    상기 표시 패널은,
    상기 전면부에 배치되며, 제1 발광 영역들과 센서 전극들을 포함하는 제1 표시 영역;
    상기 코너부에 배치되며, 제2 발광 영역들과 상기 센서 전극들 중 적어도 일부 센서 전극들에 전기적으로 연결되는 제1 센서 배선들을 포함하는 제2 표시 영역을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 센서 배선들은 상기 제2 발광 영역들과 중첩하지 않는 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 발광 영역들 중에서 서로 인접한 제2 발광 영역들 사이에 상기 제1 센서 배선들 중 적어도 하나의 제1 센서 배선이 배치되는 표시 장치.
  4. 제2 항에 있어서,
    상기 제2 발광 영역들 중에서 서로 인접한 제2 발광 영역들 사이에 상기 센서 배선들 중 복수의 제1 센서 배선들이 배치되는 표시 장치.
  5. 제2 항에 있어서,
    상기 제2 발광 영역들은 서로 다른 색의 광을 발광하는 적어도 하나 이상의 서브 발광 영역을 포함하고,
    상기 서브 발광 영역들 사이에 상기 제1 센서 배선들 중 적어도 하나의 제1 센서 배선이 배치되는 표시 장치.
  6. 제1 항에 있어서,
    상기 코너부 상에 배치되는 제3 표시 영역을 더 구비하고,
    상기 제3 표시 영역은,
    서로 떨어져 배치되는 절개 패턴들; 및
    상기 절개 패턴들에 배치되는 제3 발광 영역들을 포함하며,
    상기 제2 표시 영역은 상기 제1 표시 영역과 상기 제3 표시 영역 사이에 배치되는 표시 장치.
  7. 제6 항에 있어서,
    상기 절개 패턴들 중에서 서로 인접한 절개 패턴들 사이에는 제1 절개 갭이 형성되는 표시 장치.
  8. 제6 항에 있어서,
    상기 제2 발광 영역은 상기 제1 센서 배선들 중 적어도 어느 하나와 상기 제3 발광 영역 사이에 배치되는 제1 댐을 포함하는 표시 장치.
  9. 제6 항에 있어서,
    상기 절개 패턴들 각각에는 상기 제3 발광 영역들을 둘러싸는 제2 댐을 포함하는 표시 장치.
  10. 제6 항에 있어서,
    상기 코너부 상에 배치되는 비표시 영역을 더 구비하고,
    상기 제3 표시 영역은 상기 제2 표시 영역과 상기 비표시 영역 사이에 배치되는 표시 장치.
  11. 제10 항에 있어서,
    상기 절개 패턴들 각각의 일 단은 상기 제2 표시 영역과 연결되고, 타 단은 상기 비표시 영역과 연결되는 표시 장치.
  12. 제10 항에 있어서,
    상기 비표시 영역에 배치되며, 상기 센서 전극들 중 또 다른 일부의 센서 전극들에 전기적으로 연결되는 제2 센서 배선들을 더 구비하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 센서 배선들 각각은 복수의 절곡부들을 포함하는 구불구불한 형태를 갖는 표시 장치.
  14. 제1 항에 있어서,
    상기 코너부 상에 배치되며, 상기 센서 전극들 중 또 다른 일부의 센서 전극들에 연결되는 제3 센서 배선들을 포함하는 제3 표시 영역을 더 구비하고,
    상기 제2 표시 영역은 상기 제1 표시 영역과 상기 제3 표시 영역 사이에 배치되는 표시 장치.
  15. 제14 항에 있어서,
    상기 제3 표시 영역은,
    서로 떨어져 배치되는 아일랜드 패턴들;
    상기 아일랜드 패턴들 중 서로 인접한 아일랜드 패턴들을 연결하는 연결 패턴들; 및
    상기 아일랜드 패턴들 각각에 배치되는 제3 발광 영역들을 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제3 센서 배선들 각각은 상기 아일랜드 패턴들과 상기 연결 패턴들에 배치되며, 상기 제3 발광 영역들과 중첩하지 않는 표시 장치.
  17. 제16 항에 있어서,
    상기 제3 표시 영역은 상기 서로 인접한 아일랜드 패턴들 사이에 배치되는 절개부를 더 포함하는 표시 장치.
  18. 제1 발광 영역들과 센서 전극들을 포함하는 제1 표시 영역;
    상기 제1 표시 영역과 인접하게 배치되고, 제2 발광 영역들과 상기 센서 전극들 중 적어도 일부 센서 전극들에 전기적으로 연결되는 제1 센서 배선들을 포함하는 제2 표시 영역; 및
    상기 제1 표시 영역 및 상기 제2 표시 영역과 각각 인접하게 배치되고, 상기 제1 센서 배선들을 포함하는 비표시 영역을 구비하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 센서 배선들은 상기 제2 발광 영역들과 중첩하지 않는 표시 장치.
  20. 제18 항에 있어서,
    상기 제2 표시 영역에 인접하게 배치되는 제3 표시 영역을 더 구비하고,
    상기 제3 표시 영역은,
    서로 떨어져 배치되는 절개 패턴들; 및
    상기 절개 패턴들에 배치되는 제3 발광 영역들을 포함하며,
    상기 제2 표시 영역은 상기 제1 표시 영역과 상기 제3 표시 영역 사이에 배치되는 표시 장치.
KR1020200044630A 2020-04-13 2020-04-13 표시 장치 KR20210127281A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200044630A KR20210127281A (ko) 2020-04-13 2020-04-13 표시 장치
CN202110354265.1A CN113539065A (zh) 2020-04-13 2021-04-01 显示装置
US17/220,079 US11599213B2 (en) 2020-04-13 2021-04-01 Display device having display area and touch sensor lines in corner portion
US18/178,824 US12019819B2 (en) 2020-04-13 2023-03-06 Display device with emission areas in a corner portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200044630A KR20210127281A (ko) 2020-04-13 2020-04-13 표시 장치

Publications (1)

Publication Number Publication Date
KR20210127281A true KR20210127281A (ko) 2021-10-22

Family

ID=78007234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200044630A KR20210127281A (ko) 2020-04-13 2020-04-13 표시 장치

Country Status (3)

Country Link
US (1) US11599213B2 (ko)
KR (1) KR20210127281A (ko)
CN (1) CN113539065A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11678509B2 (en) 2020-10-16 2023-06-13 Samsung Display Co., Ltd. Display device including corner dams
US12016195B2 (en) 2020-09-24 2024-06-18 Samsung Display Co., Ltd. Display device including corner display having cutouts and dams
US12016216B2 (en) 2020-08-17 2024-06-18 Samsung Display Co., Ltd. Display device with improved display characteristics at a corner thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220128506A (ko) * 2021-03-11 2022-09-21 삼성디스플레이 주식회사 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9544994B2 (en) 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
KR20180018960A (ko) 2016-08-12 2018-02-22 삼성디스플레이 주식회사 표시 장치
KR102491224B1 (ko) * 2017-06-01 2023-01-20 엘지디스플레이 주식회사 터치표시장치 및 터치패널
JP7029894B2 (ja) * 2017-07-11 2022-03-04 株式会社ジャパンディスプレイ 表示装置
CN107765916A (zh) 2017-10-16 2018-03-06 业成科技（成都）有限公司 触控感应模组、三维曲面触控面板与触控显示装置
CN108182015B (zh) * 2017-12-07 2021-04-20 上海天马有机发光显示技术有限公司 一种有机发光显示面板及显示装置
CN108766977B (zh) * 2018-05-24 2021-04-13 京东方科技集团股份有限公司 一种oled显示基板、显示面板及其制备方法
CN116382426A (zh) * 2018-08-23 2023-07-04 群创光电股份有限公司 触控式显示装置
KR20210017145A (ko) 2019-08-07 2021-02-17 삼성디스플레이 주식회사 표시 장치
KR20210085388A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 터치 디스플레이 장치
KR20210085912A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 터치 디스플레이 장치
KR20220004871A (ko) * 2020-07-03 2022-01-12 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12016216B2 (en) 2020-08-17 2024-06-18 Samsung Display Co., Ltd. Display device with improved display characteristics at a corner thereof
US12016195B2 (en) 2020-09-24 2024-06-18 Samsung Display Co., Ltd. Display device including corner display having cutouts and dams
US11678509B2 (en) 2020-10-16 2023-06-13 Samsung Display Co., Ltd. Display device including corner dams

Also Published As

Publication number Publication date
CN113539065A (zh) 2021-10-22
US20210318770A1 (en) 2021-10-14
US11599213B2 (en) 2023-03-07
US20230205347A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
KR20210127281A (ko) 표시 장치
US20210191549A1 (en) Display device
US11937486B2 (en) Display device and method for fabricating the same
US11217638B2 (en) Display device
US11785797B2 (en) Display device
KR20210027712A (ko) 센싱 유닛, 표시 장치, 및 표시 장치의 구동 방법
KR20210122391A (ko) 표시 장치
KR20210127831A (ko) 표시 장치
KR20210135384A (ko) 표시 장치
EP3961715A1 (en) Display device and method of fabricating the same
EP4228388A1 (en) Display device
CN111752406A (zh) 显示面板
US11822744B2 (en) Display device
KR20230088528A (ko) 표시패널 및 표시장치
US12019819B2 (en) Display device with emission areas in a corner portion
US20220246880A1 (en) Display device
KR20230104316A (ko) 표시 장치
EP4209871A1 (en) Display device and touch input system including the same
KR20220022135A (ko) 표시 장치
KR20240001764A (ko) 표시 장치 및 이의 제조 방법
KR20220102186A (ko) 표시 장치
KR20230111675A (ko) 표시 장치 및 표시 장치의 제조 방법
CN114256310A (zh) 显示装置
CN117135967A (zh) 显示装置
CN113875014A (zh) 显示面板和包括该显示面板的显示装置

Legal Events

Date Code Title Description
A201 Request for examination