KR102421711B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102421711B1
KR102421711B1 KR1020150141684A KR20150141684A KR102421711B1 KR 102421711 B1 KR102421711 B1 KR 102421711B1 KR 1020150141684 A KR1020150141684 A KR 1020150141684A KR 20150141684 A KR20150141684 A KR 20150141684A KR 102421711 B1 KR102421711 B1 KR 102421711B1
Authority
KR
South Korea
Prior art keywords
dummy color
disposed
substrate
color layer
layer
Prior art date
Application number
KR1020150141684A
Other languages
English (en)
Other versions
KR20170042421A (ko
Inventor
신동희
기동현
김보영
나병선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150141684A priority Critical patent/KR102421711B1/ko
Priority to US15/146,140 priority patent/US10254578B2/en
Publication of KR20170042421A publication Critical patent/KR20170042421A/ko
Application granted granted Critical
Publication of KR102421711B1 publication Critical patent/KR102421711B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Abstract

쇼트 포인트 하부 금속층에 의한 반사 방지 및 더미 컬러층 및 차광 패턴이 적층되어 돌출 형상을 갖게 됨에 따른 얼룩 시인을 방지하기 위한 구조를 가지는 액정 표시 장치가 개시된다. 본 발명의 일 실시예에 따른 액정 표시 장치는 표시 영역 및 비표시 영역을 포함하고, 서로 대향되어 배치된 제1 기판 및 제2 기판, 상기 제1 기판 및 상기 제2 기판 사이에 배치된 액정층, 및 상기 제1 기판의 상기 비표시 영역에 배치된 공통 전압선, 상기 공통 전압선의 적어도 일부를 노출하는 오픈부를 포함하는 차광 패턴, 및 상기 공통 전압선의 하부에 배치되고, 상기 오픈부와 적어도 일부가 중첩된 더미 컬러층을 포함하되, 상기 차광 패턴은 상기 오픈부 일단의 일측에 형성된 제1 단차부 및 상기 오픈부 타단의 타측에 형성된 제2 단차부를 포함하고, 상기 더미 컬러층은 상기 제1 단차부 또는 상기 제2 단차부 중 적어도 어느 하나와 중첩된다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로　액정 표시 장치는 어레이 기판과, 어레이 기판에 대향하는 대향 기판, 및 어레이 기판과 대향 기판 사이에 개재된　액정층을 포함하며, 복수의 화소가 배치되어 영상을 표시하는 표시 영역 및 표시 영역의 주변부에 구동 회로 등이 배치되는 비표시 영역을 포함한다.
최근 어레이 기판 상에 컬러 필터가 형성된 컬러필터-어레이(Color-filter On Array: COA) 기판을 채용한 고투과율 구조의　액정 표시 장치가 개발되고 있다. 이 경우, 위 COA　기판과　차광　부재가 형성된 대향 기판과의 결합 공정에서 얼라인 미스가 발생될 수 있는데, 이를 방지하기 위해 COA　기판 상에 차광　부재를 형성하는　BOA(Black matrix On Array) 기판이 개발되고 있으며,　나아가 차광　패턴과 기판과의 간격을 유지하는 컬럼 스페이서(Column Spacer)를 동일한 재료로 동시에 형성하는　차광 유지 부재(Black Column Spacer: BCS)가 개발되고 있다.
위 BOA나 BCS 구조에 있어서, 대향 기판 상에 배치된 공통 전극으로의 공통 전압 인가는 실링 부재에 포함된 도전볼을 통하여 수행될 수 있는데, 이를 위해 차광 패턴에는 공통 전압 인가를 위한 개구부가 형성될 수 있다. 다만, 위 개구부를 형성하더라도 차광 패턴이 갖는 두께로 인해 도전볼과 공통 전극간 접촉이 어려울 수 있고, 이의 해결을 위해 위 개구부 아래에 더미 컬러층 등을 배치하여 단차를 형성하는 방안을 고려해 볼 수 있다.
한편, 대형 사이즈 패널의 경우 일반적으로 스티치-샷(Stitch-Shot) 방식으로 위 차광 패턴이나 더미 컬러층를 제작할 수 있는데, 이 경우 차광 패턴이나 더미 컬러층간 스티치-샷 구성이 상이하여 차광 패턴의 개구부와 단차 형성을 위한 더미 컬러층의 배열이 어긋날 수 있다. 이로 인해 위 개구부 하부의 메탈이 노출되어 하부 메탈에 의한 반사광이 시인되거나, 더미 컬러층 및 차광 패턴이 적층되어 돌출 형상을 갖게 됨에 따른 얼룩이 시인될 수 있다.
본 발명이 해결하고자 하는 과제는 쇼트 포인트 하부 금속층에 의한 반사 방지 및 더미 컬러층 및 차광 패턴이 적층되어 돌출 형상을 갖게 됨에 따른 얼룩 시인을 방지하기 위한 구조를 가지는 액정 표시 장치 및 이의 제조 방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 표시 영역 및 비표시 영역을 포함하고, 서로 대향되어 배치된 제1 기판 및 제2 기판, 상기 제1 기판 및 상기 제2 기판 사이에 배치된 액정층, 및 상기 제1 기판의 상기 비표시 영역에 배치된 공통 전압선, 상기 공통 전압선의 적어도 일부를 노출하는 오픈부를 포함하는 차광 패턴, 및 상기 공통 전압선의 하부에 배치되고, 상기 오픈부와 적어도 일부가 중첩된 더미 컬러층을 포함하되, 상기 차광 패턴은 상기 오픈부 일단의 일측에 형성된 제1 단차부 및 상기 오픈부 타단의 타측에 형성된 제2 단차부를 포함하고, 상기 더미 컬러층은 상기 제1 단차부 또는 상기 제2 단차부 중 적어도 어느 하나와 중첩된다.
상기 오픈부 상에 배치된 도전 부재, 및 상기 제2 기판에 배치된 공통 전극을 더 포함하고, 상기 도전 부재에 의해 상기 공통 전압선 및 상기 공통 전극은 전기적으로 연결될 수 있다.
상기 더미 컬러층은 순차적으로 적층된 제1색 더미 컬러층 및 제2색 더미 컬러층을 포함할 수 있다.
상기 제2색 더미 컬러층의 제1 방향으로의 폭은 상기 제1색 더미 컬러층의 상기 제1 방향으로의 폭보다 크고, 상기 제2색 더미 컬러층은, 상기 제1 방향의 일측으로 배치되고, 상기 제1색 더미 컬러층과 중첩되지 않는 제1 가장자리부, 및 상기 제1 방향의 타측으로 배치되고, 상기 제1색 더미 컬러층과 중첩되지 않는 제2 가장자리부를 포함할 수 있다.
상기 제1 단차부는 상기 제1 가장자리부와 중첩되고, 상기 제2 단차부는 상기 제2 가장자리부와 중첩되지 않을 수 있다.
상기 제1색 및 상기 제2색 중 어느 하나는 청색이고 다른 하나는 적색일 수 있다.
상기 더미 컬러층의 하부에 배치되고, 상기 더미 컬러층과 중첩된 더미 금속층을 더 포함할 수 있다.
상기 제1 기판은 상기 비표시 영역에 배치된 팬아웃부를 포함하고, 상기 오픈부는 상기 팬아웃부와 중첩되지 않을 수 있다.
상술한 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는 표시 영역 및 비표시 영역을 포함하고, 서로 대향되어 배치된 제1 기판 및 제2 기판, 상기 제1 기판 및 상기 제2 기판 사이에 배치된 액정층, 및 상기 제1 기판의 상기 비표시 영역에 배치된 제1, 제2, 및 제3 공통 전압선, 상기 제1, 제2, 및 제3 공통 전압선 각각의 적어도 일부를 노출하는 제1, 제2, 및 제3 오픈부를 포함하는 차광 패턴, 및 상기 제1, 및 제3 공통 전압선 각각의 하부에 배치되고, 상기 제1, 및 제3 오픈부 각각과 적어도 일부가 중첩된 제1, 및 제3 더미 컬러층을 포함하되, 제1, 제2, 및 제3 오픈부는 제1 방향을 따라 순차적으로 배치되고, 상기 차광 패턴은 상기 제1, 제2, 및 제3 오픈부 각각의 일단의 일측에 형성된 제1-1, 제2-1, 제3-1 단차부 및 상기 제1, 제2, 및 제3 오픈부 각각의 타단의 타측에 형성된 제1-2, 제2-2, 제3-2 단차부를 포함하고, 상기 제1 더미 컬러층은 상기 제1-1 단차부 또는 상기 제1-2 단차부 중 어느 하나와 중첩되고, 상기 제3 더미 컬러층은 상기 제3-1 단차부 또는 상기 제3-2 단차부 중 어느 하나와 중첩된다.
상기 제1 더미 컬러층은 상기 제1-1 단차부와 중첩되고, 상기 제3 더미 컬러층은 상기 제3-2 단차부와 중첩되거나, 상기 제1 더미 컬러층은 상기 제1-2 단차부와 중첩되고, 상기 제3 더미 컬러층은 상기 제3-1 단차부와 중첩될 수 있다.
상기 제2 기판에 배치된 공통 전극을 더 포함하고, 상기 제1 공통 전압선 및 상기 제3 공통 전압선 각각과 상기 공통 전극간 이격 거리는 상기 제2 공통 전압선과 상기 공통 전극간 이격 거리보다 작을 수 있다.
상기 제1, 및 제3 오픈부 각각의 상에 배치된 제1, 및 제3 도전 부재를 더 포함하고, 상기 제1, 및 제3 도전 부재 각각에 의해 상기 제1, 및 제3 공통 전압선 각각은 상기 공통 전극과 전기적으로 연결될 수 있다.
상기 제1 기판은 상기 비표시 영역에 배치된 팬아웃부를 포함하고, 상기 팬아웃부는 상기 제1 오픈부 및 상기 제2 오픈부의 사이와 상기 제2 오픈부와 상기 제3 오픈부의 사이에 배치될 수 있다.
상기 제1, 및 제3 더미 컬러층 각각의 하부에 배치되고, 상기 제1, 및 제3더미 컬러층 각각과 중첩된 제1, 및 제3 더미 금속층을 더 포함할 수 있다.
상술한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은 표시 영역 및 비표시 영역을 포함하는 제1 기판 상의 상기 비표시 영역에 더미 컬러층을 형성하는 단계, 및 상기 더미 컬러층 상에 공통 전압선을 형성하는 단계, 및 상기 공통 전압선 상에 상기 공통 전압선의 적어도 일부를 노출하는 오픈부를 포함하는 차광 패턴을 형성하는 단계를 포함하되, 상기 차광 패턴은 상기 오픈부 일단의 일측에 형성된 제1 단차부 및 상기 오픈부 타단의 타측에 형성된 제2 단차부를 포함하고, 상기 더미 컬러층은 상기 제1 단차부 또는 상기 제2 단차부 중 적어도 어느 하나와 중첩된다.
상기 차광 패턴 및 상기 더미 컬러층은 스티치-샷 방식으로 형성할 수 있다.
상기 더미 컬러층은 순차적으로 적층된 제1색 더미 컬러층 및 제2색 더미 컬러층을 포함할 수 있다.
상기 제2색 더미 컬러층의 제1 방향으로의 폭은 상기 제1색 더미 컬러층의 상기 제1 방향으로의 폭보다 크고, 상기 제2색 더미 컬러층은, 상기 제1 방향의 일측으로 배치되고, 상기 제1색 더미 컬러층과 중첩되지 않는 제1 가장자리부, 및 상기 제1 방향의 타측으로 배치되고, 상기 제1색 더미 컬러층과 중첩되지 않는 제2 가장자리부를 포함할 수 있다.
상기 제1 단차부는 상기 제1 가장자리부와 중첩되고, 상기 제2 단차부는 상기 제2 가장자리부와 중첩되지 않을 수 있다.
상기 제1 기판은 상기 비표시 영역에 배치된 팬아웃부를 포함하고, 상기 오픈부는 상기 팬아웃부와 중첩되지 않을 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치 및 이의 제조 방법은 쇼트 포인트 하부 금속층에 의한 반사광 시인 및 더미 컬러층 및 차광 패턴이 적층되어 돌출형상을 갖게 됨에 따른 얼룩 시인을 방지할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다.
도 2는 도 1의 A 영역의 확대도이다.
도 3은 도 2의 III-III'선을 따라 절단한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 제1 쇼트부 구조를 설명하기 위한 개략적인 평면도이다.
도 5는 도 4의 V-V'선을 따라 절단한 단면도이다.
도 6은 도 4의 VI-VI'선을 따라 절단한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 액정 표시 장치의 제2 쇼트부 구조를 설명하기 위한 단면도이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 액정 표시 장치의 중간부 구조를 설명하기 위한 단면도이다.
도 10 내지 도 21은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다. 도 2는 도 1의 A 영역의 확대도이다. 도 3은 도 2의 III-III'선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 액정 표시 장치(10)는 제1 표시기판(100), 제1 표시기판(100)에 대향하는 제2 표시기판(200), 및 제1 표시기판(100)과 제2 표시기판(200) 사이에 개재된 액정층(300)을 포함한다.
액정 표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 표시 영역(DA)에는 매트릭스 형태로 배열된 복수의 화소가 정의될 수 있다.
제1 표시기판(100)의 표시 영역(DA)에는 각 화소마다 화소 전극(182)이 배치될 수 있다. 화소 전극(182)은 박막 트랜지스터를 통해 데이터 전압을 제공받을 수 있다. 표시 영역(DA)의 전면에는 화소와 무관하게 일체형으로 형성된 공통 전극(212)이 제2 표시기판(200)에 배치될 수 있다. 화소 전극(182)은 공통 전극(212)과 함께 전계를 생성하여 그 사이에 배치된 액정층(300) 액정 분자의 배향 방향을 제어할 수 있다.
제1 표시기판(100)의 표시 영역(DA) 외곽으로 데이터 구동 신호를 제공하는 데이터 구동부(400)와 게이트 구동 신호를 제공하는 게이트 구동부(500)가 배치될 수 있다.
데이터 구동부(400)는 타이밍 컨트롤러로(미도시)로부터 영상 신호들 및 데이터 제어 신호를 제공받을 수 있다. 데이터 구동부(400)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 아날로그 데이터 전압들을 생성할 수 있다. 데이터 구동부(400)는 데이터 전압을 데이터 전달선(142a)과 데이터선(142)을 통해 각 화소에 제공할 수 있다. 데이터 전달선(142a)과 데이터선(142)은 전기적으로 연결될 수 있다.
데이터 구동부(400)는 복수의 데이터 구동칩(410)을 포함할 수 있다. 데이터 구동칩(410)은 대응되는 제1 연성회로기판(420)에 실장되어 구동회로기판(430)과 비표시 영역(NDA)의 데이터 패드(미도시)에 연결될 수 있다. 도시하지 않았으나, 데이터 구동칩(410)이 실장된 제1 연성회로기판(420)은 대응되는 데이터 패드들에 이방성 도전 필름들에 의해 연결될 수 있다.
게이트 구동부(500)는 구동 회로 기판(430)에 실장된 타이밍 컨트롤러(미도시)로부터 제공된 게이트 제어 신호에 응답하여 게이트 신호들을 생성할 수 있다. 게이트 신호들은 게이트선(112)을 통해 행 단위로 그리고 순차적으로 화소에 제공될 수 있다. 게이트 구동부(500)는 비표시 영역(NDA)에 일체로 형성되는 아모퍼스 실리콘 게이트(ASG: Amorphous Silicon Gate) 방식으로 구현될 수 있으나, 이는 예시적인 것으로, 게이트 구동부(500)의 구현 방법이 이에 제한되는 것은 아니다. 예를 들어, 게이트 구동부가 연성회로기판에 실장되는 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식이나 칩 온 글래스(COG: Chip On Glass) 방식 등으로 구현될 수도 있다.
제1 표시기판(100)과 제2 표시기판(200)은 실런트 등으로 이루어진 실링 부재에 의해 합착될 수 있다. 실링 부재는 제1 표시기판(100) 및 제2 표시기판(200)의 주변부로서, 비표시 영역(NDA)에 배치될 수 있다.
몇몇 실시예에서, 표시 영역(DA)은 평면 시점상 사각 형상으로 구현될 수 있고, 비표시 영역(NDA)은 표시 영역(DA)의 외측 둘레를 따라 배치되어 평면 시점상 사각 띠 형상일 수 있다. 이 경우, 실링 부재 역시 평면 시점상 사각 띠 형상으로 구현될 수 있다. 다만, 이는 예시적인 것으로, 실링 부재의 형상이 이에 국한되는 것은 아니며, 액정 표시 장치의 구조에 따라 여러 다양한 형상으로 구현될 수 있음은 물론이다.
몇몇 실시예에서, 실링 부재는 도전 부재를 포함할 수 있다. 예를 들어, 실링 부재는 도전볼을 포함할 수 있다. 다만, 이는 예시적인 것으로, 실링 부재는 도전볼 외에도 단면 형상이 타원이나 다각형 등 여러 다양한 형상의 도전 부재를 포함하여 구현될 수도 있음은 물론이다.
본 발명의 일 실시예에 따른 액정 표시 장치(10)는 비표시 영역(NDA)에 배치된 팬아웃부(FO)를 포함한다. 팬아웃부(FO)는 데이터 구동부(400)로부터 인출된 데이터 전달선(142a) 에 의해 정의되는 영역일 수 있다.
도 1을 참조하면, 액정 표시 장치(10)는 팬아웃부(FO) 사이에 배치된 제1 쇼트부(SP1), 중간부(MP), 및 제2 쇼트부(SP2)를 포함한다. 제1 쇼트부(SP1), 중간부(MP), 및 제2 쇼트부(SP2)는 제1 방향(예를 들어, X방향)을 따라 순차적으로 배치될 수 있다. 몇몇 실시예에서, 공통 전극(212)으로의 공통 전압 인가는 제1 쇼트부(SP1) 및 제2 쇼트부(SP2)를 통해 이루어질 수 있다.
제1 쇼트부(SP1), 중간부(MP), 및 제2 쇼트부(SP2)의 구체적 구조에 대해서는 이하에서 상술한다.
제1 표시기판(100)과 제2 표시기판(200)의 사이에는 양의 유전율 이방성 또는 음의 유전율 이방성을 가지는 액정 분자를 포함하는 액정층(300)이 개재될 수 있다.
다음으로, 본 발명의 일 실시예에 따른 액정 표시 장치(10)의 제1 표시기판(100) 및 제2 표시기판(200)의 구조에 대해 상세히 설명한다.
제1 표시기판(100)은 제1 기판(102)을 베이스 기판으로 한다. 제1 기판(102)은 투명한 유리, 석영, 세라믹, 실리콘 또는 투명 플라스틱 등의 절연 물질을 포함할 수 있으며, 당업자의 필요에 따라 적절히 선택될 수 있다. 몇몇 실시예에서, 제1 기판(102)은 가요성을 가질 수도 있다. 즉, 제1 기판(102)은 롤링(rolling), 폴딩(folding), 벤딩(bending) 등으로 형태 변형이 가능한 기판일 수 있다.
제1 기판(102) 상에는 복수의 게이트 배선(112, 114) 및 데이터 배선(142, 144, 146)이 배치될 수 있다.
게이트 배선(112, 114)은 복수의 게이트선(112), 및 복수의 게이트 전극(114)을 포함할 수 있다. 데이터 배선(142, 144, 146)은 복수의 데이터선(142), 복수의 소스 전극(144), 및 복수의 드레인 전극(146)을 포함할 수 있다.
게이트 배선(112, 114) 및 데이터 배선(142, 144, 146)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 배선(112, 114) 및 데이터 배선(142, 144, 146)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 예를 들어, 하나의 도전막은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어지고, 다른 도전막은 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어질 수 있다. 이러한 조합의 예로는, 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(112, 114) 및 데이터 배선(142, 144, 146)은 다양한 여러 가지 금속과 도전체로 형성될 수 있다.
각 게이트선(112)은 제1 방향, 예를 들어 가로 방향으로 화소의 경계를 따라 연장될 수 있고, 각 데이터선(142)은 제2 방향, 예를 들어 화소의 세로 방향 경계를 따라 연장될 수 있다. 게이트선(112) 및 데이터선(142)은 교차 배열되어 화소 영역을 정의할 수 있다. 즉, 화소 영역은 게이트선(112)과 데이터선(142)으로 둘러싸인 영역에 의해 정의될 수 있다.
각 게이트선(112)에는 화소마다 적어도 하나의 게이트 전극(114)이 연결되어 배치된다. 게이트 전극(114)은 게이트선(112)으로부터 반도체층(132) 측으로 분지되거나, 게이트선(112)이 확장되어 형성될 수 있다. 그러나, 이에 제한되는 것은 아니며, 게이트선(112)의 연장 경로 상에 반도체층(132)과 오버랩되는 영역에 게이트 전극(114)이 정의될 수도 있다.
각 데이터선(142)에는 화소마다 적어도 하나의 소스 전극(144)이 연결되어 배치된다. 소스 전극(144)은 데이터선(142)으로부터 반도체층(132) 측으로 분지되거나, 데이터선(142)이 확장되어 형성될 수 있다. 그러나, 이에 제한되는 것은 아니며, 데이터선(142)의 연장 경로 상에 반도체층(132)과 오버랩되는 영역에 소스 전극(114)이 정의될 수도 있다. 예를 들어, 소스 전극(114)은 데이터선(142)으로부터 돌출되지 않고 실질적으로 데이터선(142)과 동일선 상에 위차할 수 있다. 드레인 전극(146)은 반도체층(132)을 기준으로 소스 전극(114)과 이격되어 배치될 수 있으며, 보호층(152) 및 후술할 유기층(172)을 관통하도록 형성된 컨택홀(146a)을 통해 화소 전극(182)과 전기적으로 연결될 수 있다.
게이트 배선(112, 114)과 데이터 배선(142, 144, 146) 사이에는 게이트 절연막(122)이 배치될 수 있다. 일 실시예에서, 게이트 절연막(122)은 게이트 배선(112, 114) 상에 배치되고, 데이터 배선(142, 144, 146)은 게이트 절연막(122) 상에 배치될 수 있다. 게이트 절연막(122)은 예를 들어, 질화 실리콘(SiNx), 산화 실리콘(SiO2), 실리콘 산질화물(SiON), 또는 이들의 적층막 등으로 이루어질 수 있다. 게이트 절연막(122)은 게이트 배선(112, 114)과 이들의 상부에 위치하는 데이터선(142) 등의 도전성 박막들과의 절연을 유지하는 역할을 할 수 있다.
반도체층(132)은 게이트 절연막(122) 상에 배치되며, 예를 들어, 수소화 비정질 실리콘(hydrogenated amorphous silicon) 또는 다결정 실리콘 등으로 이루어질 수 있다. 반도체층(132)은 게이트 전극(114)과 적어도 일부가 중첩되도록 배치된다. 반도체층(132)은 게이트 전극(114), 소스 전극(144), 및 드레인 전극(146)과 함께 박막 트랜지스터를 구성한다.
반도체층(132)은 섬형 또는 선형 등 다양한 형상을 가질 수 있으며, 도 4는 반도체층(132)이 섬형으로 형성된 경우를 예시하나, 이에 한정되는 것은 아니다. 반도체층(132)이 선형으로 형성된 경우, 별도 도시하지 않았으나, 반도체층(132)은 데이터 배선(142, 144, 146)과 오버랩될 수 있다.
반도체층(132) 상에는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 실리콘 등으로 이루어진 저항성 접촉층(134)이 배치될 수 있다. 저항성 접촉층(134)은 하부의 반도체층(132)과 상부의 소스 전극(144) 및 드레인 전극(146) 사이에 위치하여 접촉 저항을 감소시키는 역할을 한다. 저항성 접촉층(134)은 반도체층(132)과 유사하게 섬형 또는 선형 등 다양한 형상을 가질수 있다. 반도체층(132)이 섬형인 경우 저항성 접촉층(134)도 섬형일 수 있으며, 반도체층(132)이 선형인 경우 저항성 접촉층(134)도 선형일 수 있다. 저항성 접촉층(134)은 반도체층(132)과는 달리, 소스 전극(144)과 드레인 전극(146)이 마주보며 이격되어 있는 공간이 분리되어 있어 하부의 반도체층(132)이 노출될 수 있다. 반도체층(132)은 소스 전극(144)과 드레인 전극(146)이 마주보며 이격되어 있는 영역에 채널이 형성될 수 있다.
게이트 전극(114)이 게이트 온 신호를 인가받아 반도체층(132)에 채널이 형성되면, 박막 트랜지스터가 턴온되며 드레인 전극(146)은 소스 전극 (144)으로부터 데이터 신호를 제공받아 이를 화소 전극(182)에 전달할 수 있다.
데이터 배선(142, 144, 146) 및 노출된 반도체층(132) 상에 보호층(152)(passivation layer)이 배치된다. 보호층(152)과 후술할 유기층(172)에는 드레인 전극(146)의 적어도 일부를 노출시키는 컨택홀(146a)이 형성될 수 있다. 컨택홀(146a)을 통해 노출된 드레인 전극(146)의 적어도 일부는 화소 전극(182)과 접촉될 수 있다. 이를 통해 드레인 전극(146)과 화소 전극(182)은 전기적으로 연결/접속될 수 있다.
보호층(152)은 예를 들어, 질화 실리콘 또는 산화 실리콘 등의 무기물, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 물질 등을 포함할 수 있다.
보호층(152) 상에는 유기층(172)이 배치될 수 있다. 유기층(172)은 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 물질을 포함할 수 있다. 유기층(172)은 드레인 전극(136)의 적어도 일부를 노출시키는 컨택홀(146a)를 포함한다.
유기층(172)과 보호층(152) 사이에 컬러 필터(162)가 배치될 수 있다. 컬러 필터(162)는 R(red) 컬러 필터, G(green) 컬러 필터, 및 B(blue) 컬러 필터를 포함할 수 있다. 각각의 R, G, B 컬러 필터는 각각 하나의 화소에 형성되어 R, G, B 화소를 형성한다. 컬러 필터(162)는 화소 전극(182)과 오버랩되도록 배치될 수 있다. 컬러 필터(162)는 안료를 포함하는 감광성 유기물을 포함할 수 있다. 컬러 필터(162) 상에는 유기층(172)이 배치되어 R, G, B 컬러 필터의 단차를 평탄화할 수 있다. 컬러 필터(162)는 유기층(172)에 의해 커버될 수 있다. 즉, 컬러 필터(162)는 유기층(172)에 의해 커버되어 노출되는 부분이 없을 수 있다. 다만, 이는 예시적인 것이며 본 발명이 이러한 구조에 제한되는 것은 아니다.
화소 전극(182)은 유기층(172) 상에 단위 화소마다 배치될 수 있다. 화소 전극(182)의 일부는 컨택홀(146a)의 내부에 배치된다. 컨택홀(146a) 내부에 배치된 화소 전극(182)의 일부는 드레인 전극(146)과 접촉되어 이와 전기적으로 연결될 수 있다.
컨택홀(146a)를 통해 화소 전극(182)에 데이터 전압이 인가되면, 화소 전극(182)은 공통 전극(212)과 함께 전계를 형성하여 액정층(300)에 포함된 액정 분자를 회전시킬 수 있다. 화소 전극(182)은 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전성 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
유기층(172) 및 화소 전극(182) 상에는 차광 패턴(192)이 배치될 수 있다. 차광 패턴(192)은 빛샘을 방지하는 역할을 한다. 차광 패턴(192)은 박막 트랜지스터 영역 및 비화소 영역(화소와 화소 사이, 게이트선 및 데이터선 영역)에 배치될 수 있다.
차광 패턴(192)은 블랙 염료나 안료를 포함하는 블랙 유기 고분자 물질이나, 크롬, 크롬 산화물 등의 금속(금속 산화물) 등을 포함하여 이루어질 수 있다.
컬럼 스페이서(column spacer)(194)는 제1 기판(102)과 제2 기판(202) 사이의 간격을 유지하기 위한 것으로, 몇몇 실시예에서 컬럼 스페이서(194)의 단부는 도 4에 도시된 바와 같이 제2 표시기판(200) 측에 맞닿을 수 있다. 다만, 이는 예시적인 것으로, 컬럼 스페이서(194)의 단부는 제2 표시기판(200)으로부터 소정 거리 이격되어 배치될 수도 있다.
도시하지는 않았으나, 컬럼 스페이서(194)는 단차가 상이한 복수의 컬럼 스페이서를 포함하여 구현될 수 있다. 예를 들어, 상대적으로 단차가 높은 메인 컬럼 스페이서 및 상대적으로 단차가 낮은 서브 컬럼 스페이서를 포함할 수 있다. 이 경우, 외부 가압으로부터 제1 표시기판(100)과 제2 표시기판(200)의 간격은 일차적으로 메인 컬럼 스페이서에 의해 유지될 수 있으며, 더욱 큰 가압이 이루어진 경우, 이차적으로 서브 컬럼 스페이서(196)에 의해 제1 기판(100)과 제2 기판(200)의 간격이 유지될 수 있다.
컬럼 스페이서(194)는 박막 트랜지스터에 대응되는 영역에 형성될 수 있다. 컬럼 스페이서(194)의 적어도 일부는 게이트 배선(112, 114)과 중첩될 수 있다. 다만, 이는 예시적인 것으로, 컬럼 스페이서(194)의 배치가 이에 국한되는 것은 아니다.
몇몇 실시예에서, 컬럼 스페이서(194)는 차광 패턴(192)과 동일한 물질로 이루어질 수 있다. 컬럼 스페이서(194) 및 차광 패턴(192)은 하프톤 마스크나 슬릿 마스크 노광을 통한 하나의 패터닝 공정을 통해 동시에 형성될 수 있다. 즉, 컬럼 스페이서(194)와 차광 패턴(192)은 동일한 물질로 동시에 형성될 수 있다.
제2 표시기판(200)은 제2 기판(202)을 베이스 기판으로 한다. 제2 기판(202)은 절연 기판일 수 있다. 구체적으로, 제2 기판(202)은 제1 기판(102)과 마찬가지로 투명한 유리, 석영, 세라믹, 실리콘 또는 투명 플라스틱 등의 절연 물질을 포함할 수 있으며, 당업자의 필요에 따라 적절히 선택할 수 있다. 몇몇 실시예에서, 제2 기판(202)은 가요성을 가질 수도 있다. 즉, 제2 기판(202)은 롤링(rolling), 폴딩(folding), 벤딩(bending) 등으로 형태 변형이 가능한 기판일 수 있다. 제2 기판(202)은 제1 기판(102)에 대향하여 배치될 수 있다.
제2 기판(202) 상에는 공통 전극(212)이 배치될 수 있다. 공통 전극(212)은 공통 전압을 인가 받아 화소 전극(182)과 함께 전계를 생성하여 액정층(300)에 포함된 액정 분자의 배향 방향을 제어할 수 있다. 공통 전압선(116, 184)에 인가된 공통 전압은 도전볼(CB)을 통해 공통 전극(212)에 제공될 수 있다.
공통 전극(212)은 게이트선(112)과 데이터선(142)으로 둘러싸인 화소 영역 전체에 걸쳐 일체형으로 형성될 수 있다. 공통 전극(212)은 ITO, 또는 IZO 등의 투명한 도전 물질로 구현될 수 있으나, 이에 제한되는 것은 아니다.
액정층(300)을 향하는 제1 기판(102)의 일면 및 제2 기판(202)의 일면에는 도시하지 않았으나 각각 배향막이 배치될 수 있다. 즉, 화소 전극(182), 공통 전극(212), 차광 패턴(192), 및 컬럼 스페이서(194) 상에는 액정층(300)을 배향할 수 있는 배향막이 배치될 수 있다. 배향막은 폴리이미드,　폴리아믹산,　폴리아미드,　폴리아믹이미드,　폴리에스테르,　폴리에틸렌,　폴리우레탄, 또는　폴리스티렌과 같은 수지성 고분자 또는 이들의 혼합물을 포함할 수 있다. 또한, 배향막은 위 수지성 고분자의 모노머를 포함하여 구현될 수 있다.
몇몇 실시예에서, 제1 기판(102) 및 제2 기판(202)의 액정층(300)을 향하는 일면에는 도시하지 않았으나 배향막의 흐름을 방지하기 위한 댐이 배치될 수 있다. 댐은 공통 전극(212)으로 공통 전압이 인가되는 쇼트 포인트 보다 제1 기판(102) 및 제2 기판(202)의 내측에 배치될 수 있다.
이하, 제1 쇼트부(SP1), 중간부(MP), 및 제2 쇼트부(SP2)의 구체적 구조에 대해 상세히 설명한다.
먼저, 제1 쇼트부(SP1) 및 제2 쇼트부(SP2)의 구조에 대해 설명한다.
제1 쇼트부(SP1)와 관련하여, 도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 제1 쇼트부 구조를 설명하기 위한 개략적인 평면도이다. 도 5는 도 4의 V-V'선을 따라 절단한 단면도이다. 도 6은 도 4의 VI-VI'선을 따라 절단한 단면도이다.
제2 쇼트부(SP2)와 관련하여, 도 4 의 평면도 및 도 6의 단면도는 제2 쇼트부에 대해서도 실질적으로 동일하게 적용될 수 있다. 도 7은 본 발명의 일 실시예에 따른 액정 표시 장치의 제2 쇼트부 구조를 설명하기 위한 단면도이다. 구체적으로, 도 7은 도 4의 V-V'선을 따라 절단한 단면도이다.
도 4 내지 도 7을 참조하면, 제1 쇼트부(SP1) 및 제2 쇼트부(SP2)는 도전 부재 예컨대, 도전볼(CB)을 통해 공통 전압선(116, 184)과 공통 전극(212)이 전기적으로 연결되어, 공통 전극(212)으로 공통 전압이 인가되는 영역일 수 있다. 몇몇 실시예에서, 제1 쇼트부(SP1)와 제2 쇼트부(SP2)는 제1 방향(예를 들어, X방향)을 따라 순차적으로 배치될 수 있으며, 제1 쇼트부(SP1)와 제2 쇼트부(SP2)의 사이에 중간부(MP)가 배치될 수 있다.
공통 전압선(116, 184)은 제1 기판(102)의 비표시 영역(NDA)에 배치될 수 있다. 공통 전압선(116, 184)은 제1 기판(102)의 가장자리 둘레를 따라 배치될 수 있다.
도 4 및 도 6을 참조하면, 공통 전압선(116, 184)은 제1 공통 전압선(116)과 제2 공통 전압선(184)를 포함할 수 있다. 제1 공통 전압선(116) 상에 제2 공통 전압선(184)이 배치될 수 있다. 제1 공통 전압선(116)과 제2 공통 전압선(184)은 게이트 절연막(112)과 보호층(152), 및 유기층(172)에 형성된 개구부(116a)를 통해 상호 전기적으로 연결될 수 있다.
구체적으로, 제1 공통 전압선(116)은 개구부(116a) 내에 배치된 제2 공통 전압선(184)과 접촉될 수 있고, 차광 패턴(192)의 오픈부(192a)를 통해 노출되는 제2 공통 전압선(184)은 도전볼(CB)과 접촉될 수 있다. 전술한 바와 같이, 몇몇 실시예에서, 도전볼(CB)은 실링 부재에 포함된 도전 부재일 수 있다. 도전볼(CB)은 제2 기판(202)에 배치된 공통 전극(212)과 접촉될 수 있다. 이에 따라, 제1 공통 전압선(116)에 인가되는 공통 전압은 제2 공통 전압선(184) 및 도전볼(CB)을 통해 공통 전극(212)에 제공될 수 있다.
몇몇 실시예에서, 제1 공통 전압선(116)은 후술할 게이트 배선(112, 114)과 동일 레벨 상에 배치될 수 있다. 제2 공통 전압선(184)은 후술할 화소 전극(182)과 동일 레벨 상에 배치될 수 있다. 다만, 이는 예시적인 것으로, 공통 전극(212)으로 공통 전압을 인가하기 위한 구조가 이에 제한되는 것은 아니다.
제1 공통 전압선(116)은 제2 공통 전압선(184)과의 접촉 향상을 위해 제1 공통 전압선(116) 중 제2 공통 전압선(184)과 접촉되는 부분의 인접 영역은 다른 영역에 비하여 확장된 구조로 구현될 수 있다. 제1 공통 전압선(116)은 데이터 구동부(400)로부터 데이터 전달선(142a)이 나오는 팬아웃부(FO)의 사이 마다 확장된 구조를 포함하여 구현될 수 있다.
이렇게 제1 공통 전압선(116)이 확장된 구조를 포함함에 따라 복수의 개구부(116a)를 통해 제2 공통 전압선(184)과 접촉될 수 있다. 예를 들어, 도 4에 도시된 바와 같이 복수의 개구부(116a)가 차광 패턴(192) 오픈부(192a)의 일측 및 타측(위 일측의 반대측)으로 배치될 수 있다. 복수의 개구부(116a)를 통해 제2 공통 전압선(184)으로 공통 전압을 인가하는 경우 단일 오픈부를 통해 공통 전압을 인가하는 경우 보다 효과적으로 공통 전압을 인가할 수 있다. 도 4에 도시된 복수 개구부(116a)의 구조는 예시적인 것으로, 본 발명의 개구부(116a) 구조가 이에 제한되지 않음은 물론이다.
도 5 및 도 6에서는 도전볼(CB)이 차광 패턴(192)의 오픈부(192a)를 통해 노출되는 제2 공통 전압선(184) 상에 배치된 경우를 도시하였으나, 이에 국한되는 것은 아니며, 도전볼(CB)은 실링 부재 내의 다양한 위치에 분산 배치되어 차광 패턴(192) 상에도 배치될 수 있다. 또한, 도전볼(CB) 이외의 다른 수단을 통해 공통 전극(212)으로 공통 전압이 인가될 수도 있다.
본 발명의 일 실시예에 따른 액정 표시 장치(10)는 도전볼(CB)을 통해 제2 기판(202) 상의 공통 전극(212)으로 공통 전압을 인가할 수 있다. 이에 따라, 공통 전극(212)으로 공통 전압이 인가되는 지점 즉, 쇼트 포인트는 실질적으로 차광 패턴(192)의 오픈부(192a) 내에 형성될 수 있다.
구체적으로, 차광 패턴(192)은 제2 기판(202)에 배치된 공통 전극(212)으로 공통 전압을 인가하기 위한 오픈부(192a)를 포함한다. 오픈부(192a)는 팬아웃부(FO)와 중첩되지 않을 수 있다. 오픈부(192a)는 일방향 예컨대, 도 4에 도시된 바와 같이 도면상 좌우 방향으로 연장된 형상일 수 있다. 오픈부(192a)에 의해 제2 공통 전압선(184)의 적어도 일부가 노출될 수 있고, 노출된 제2 공통 전압선(184)은 도전볼(CB)과 접촉될 수 있다. 이에 따라, 쇼트 포인트는 실질적으로 차광 패턴의 오픈부(192a) 내에서 형성될 수 있는 것이다.
차광 패턴(192)의 오픈부(192a)는 비표시 영역(NDA)에 형성될 수 있다. 오픈부(192a)는 차광 패턴(192)의 내측에 형성될 수 있다. 보다 구체적으로, 오픈부(192a)는 비표시 영역(NDA)에 배치된 차광 패턴(192)의 내측에 형성될 수 있다.
차광 패턴(192)의 오픈부(192a)는 데이터 구동부(400)로부터 데이터 전달선(142a)이 나오는 팬아웃부(FO)의 사이마다 배치될 수 있다. 마찬가지 제2 공통 전압선(184)은 팬아웃부(FO)의 사이마다 배치될 수 있다. 즉, 오픈부(192a) 및 제2 공통 전압선(184) 각각은 평면 시점상 팬아웃부(FO)를 사이에 두고 단절된 형상으로 구현될 수 있다. 오픈부(192a) 및 제2 공통 전압선(184)은 도 4에 도시된 바와 같이 평면 시점상 형상이 직사각 형상일 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 오픈부(192a)는 제2 공통 전압선(184)의 내측 영역에 형성될 수 있다. 즉, 제2 공통 전압선(184)의 적어도 일부와 오픈부(192a)는 중첩할 수 있다.
차광 패턴(192)의 오픈부(192a)와 대응되는 위치에 더미 컬러층(164a, 164b)이 배치될 수 있다. 더미 컬러층(164a, 164b)은 오픈부(192a)의 하측에 배치될 수 있다. 더미 컬러층(164a, 164b)의 적어도 일부는 오픈부(192a)와 중첩될 수 있다. 오픈부(192a)는 일방향 예컨대, 도 4에 도시된 바와 같이 도면상 좌우 방향으로 연장된 형상일 수 있고, 더미 컬러층(164a, 164b)도 오픈부(192a)와 마찬가지로 일방향으로 연장된 형상일 수 있다.
더미 컬러층(164a, 164b)은 차광 패턴(192)의 하부에 배치되어 도전볼(CB)과 공통 전극(212)간 접촉을 위한 단차 확보 역할 및 오픈부(192a)를 통해 발생하는 빛샘을 방지하는 역할을 할 수 있다.
몇몇 실시예에서, 더미 컬러층(164a, 164b)은 컬러 필터(162)와 동일 레벨 상에 배치될 수 있다. 즉, 더미 컬러층(164a, 164b)은 보호층(152) 상에 배치될 수 있다. 더미 컬러층(164a, 164b)은 안료를 포함하는 감광성 유기물을 포함할 수 있다. 다만, 이는 예시적인 것으로, 더미 컬러층(164a, 164b)의 배치 및 구성 물질이 이에 국한되는 것은 아니다.
한편, 대형 사이즈 패널의 경우 일반적으로 스티치-샷(Stitch-Shot) 방식으로 차광 패턴이나 더미 컬러층를 제작할 수 있는데, 이 경우 차광 패턴이나 더미 컬러층간 스티치-샷 구성이 상이하여 차광 패턴의 오픈부와 단차 형성을 위한 더미 컬러층의 배열이 어긋날 수 있다. 이로 인해 차광 패턴 오픈부 하부의 메탈이 노출되어 하부 메탈에 의한 반사광이 시인되거나, 더미 컬러층 및 차광 패턴이 적층되어 돌출 형상을 갖게 됨에 따른 얼룩이 시인될 수 있다.
이에, 본 발명의 일 실시예에 따른 액정 표시 장치(10)는 위 반사광 및 얼룩이 시인되는 것을 방지하기 위한 구성으로, 차광 패턴(192)에 형성된 단차부(192b-1, 192b-2)를 포함한다.
단차부(192b-1, 192b-2)는 제1 단차부(192b-1) 및 제2 단차부(192b-2)를 포함한다. 제1 단차부(192b-1)는 오픈부(192a) 일단의 일측에 배치되고, 제2 단차부(192b-2)는 오픈부(192a) 타단의 타측에 배치될 수 있다. 예를 들어, 도 4 및 도 5에 도시된 바와 같이 제1 단차부(192b-1)는 도면상 오픈부(192a)의 좌측에 배치되고 제2 단차부(192b-2)는 도면상 오픈부(192a)의 우측에 배치될 수 있다.
도 5 및 도 7을 참조하면, 제1 단차부(192b-1) 및 제2 단차부(192b-2)의 형상은 차광 패턴(192)의 표면으로부터 오목하게 패인 형상일 수 있으며, 오픈부(192a)에 비해서는 상대적으로 볼록하게 돌출된 형상일 수 있다.
도 5 및 도 7을 참조하면, 몇몇 실시예에서, 제1 단차부(192b-1)의 제1 방향으로의 폭(W4)과 제2 단차부(192b-2)의 제1 방향으로의 폭(W5)은 실질적으로 동일할 수 있다. 다만, 이는 예시적인 것으로, 이에 제한되는 것은 아니다.
더미 컬러층(164a, 164b)은 제1 단차부(192b-1) 또는 제2 단차부(192b-2) 중 적어도 하나와 중첩될 수 있다. 도 5를 참조하면, 제1 쇼트부(SP1)의 더미 컬러층(164a, 164b)은 제2 단차부(192b-2)와 중첩되고, 제1 단차부(192b-1)와는 중첩되지 않을 수 있다. 도 7을 참조하면, 제2 쇼트부(SP2)의 더미 컬러층(164a, 164b)은 제1 단차부(192b-1)와 중첩되고, 제2 단차부(192b-2)와는 중첩되지 않을 수 있다.
몇몇 실시예에서, 더미 컬러층(164a, 164b)은 순차적으로 적층된 제1색 더미 컬러층(164a) 및 제2색 더미 컬러층(164b)을 포함할 수 있다. 도 5 및 도 7을 참조하면, 제2색 더미 컬러층(164b)의 제1 방향으로의 폭(W2)은 제1색 더미 컬러층(164a)의 제1 방향으로의 폭(W1)보다 클 수 있다. 제2색 더미 컬러층(164b)은 제1색 더미 컬러층(164a)의 표면 전체를 커버하는 형태로 구현될 수 있다. 즉, 제2색 더미 컬러층(164b)의 내측에 제1색 더미 컬러층(164a)이 배치될 수 있다.
이와 같이, 제2색 더미 컬러층(164b)이 제1색 더미 컬러층(164a)의 표면 전체를 커버하는 형태로 구현됨에 따라, 제2색 더미 컬러층(164b)은 제1 방향의 일측으로 배치되고 제1색 더미 컬러층(164a)과 중첩되지 않는 제1 가장자리부(164b-1), 및 제1 방향의 타측으로 배치되고 제1색 더미 컬러층(164a)과 중첩되지 않는 제2 가장자리부(164b-2)를 포함할 수 있다.
이 경우, 도 5를 참조하면, 제1 쇼트부(SP1)의 제2 단차부(192b-2)는 제2 가장자리부(164b-2)와 중첩되고, 도 7을 참조하면, 제2 쇼트부(SP1)의 제1 단차부(192b-1)는 제1 가장자리부(164b-1)와 중첩될 수 있다.
즉, 차광 패턴이나 더미 컬러층간 스티치-샷 구성이 상이하여 차광 패턴의 오픈부와 단차 형성을 위한 더미 컬러층의 배열이 어긋나더라도, 더미 컬러층(164a, 164b)의 제1 가장자리부(164b-1), 및 제2 가장자리부(164b-2)에 의해 오픈부(192a) 하부 메탈에 의한 반사광은 시인되지 않을 수 있다.
또한, 차광 패턴이나 더미 컬러층간 스티치-샷 구성이 상이하여 차광 패턴의 오픈부와 단차 형성을 위한 더미 컬러층의 배열이 어긋나더라도, 제1 단차부(192b-1) 및 제2 단차부(192b-2)에 의해 차광 패턴(192)과 더미 컬러층(164a, 164b)간 적층 단차를 조절할 수 있다. 이에 따라, 더미 컬러층 및 차광 패턴이 적층되어 돌출 형상을 갖게 됨에 따른 얼룩 시인 현상이 개선될 수 있다.
몇몇 실시예에서, 제1색 더미 컬러층(164a)은 오픈부(192a) 내측에 배치될 수 있다. 이에 따라, 제1색 더미 컬러층(164a)은 제1 단차부(192b-1) 및 제2 단차부(192b-2)와 중첩되지 않을 수 있다. 다만, 이는 예시적인 것으로, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제2색 더미 컬러층(164b)의 폭(W2)은 오픈부(192a)의 폭(W3)보다 클 수 있다. 이에 따라, 오픈부(192a)는 제2색 더미 컬러층(164b)의 내측에 배치될 수 있다. 다만, 이는 예시적인 것으로, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1색 더미 컬러층(164a)의 두께와 제2색 더미 컬러층(164b)의 두께는 상이할 수 있다. 예를 들어, 도 5 내지 7의 실시예에서와 같이 상부층일수록 두께는 작을 수 있다. 즉, 제1색 더미 컬러층(164a)의 두께는 제2색 더미 컬러층(154b)의 두께보다 두꺼울 수 있다. 제1색 더미 컬러층(164a)의 두께는 컬러 필터(162)의 두께와 실질적으로 동일할 수 있다. 다만, 이는 예시적인 것으로, 이에 제한되지 않음은 물론이다.
몇몇 실시예에서, 제1색 더미 컬러층(164a) 및 제2색 더미 컬러층(164b)의 색상은 상이할 수 있다. 제1색 및 제2색 중 적어도 하나는 청색일 수 있다. 예를 들어, 제1색은 적색이고, 제2색은 청색일 수 있다. 반대로, 제1색은 적색이고, 제2색은 청색일 수 있다. 다만, 이러한 색상의 조합은 예시적인 것으로, 이에 제한되지 않음은 물론이다.
본 발명의 일 실시예에 따른 액정 표시 장치(10)는 오픈부(192a)의 하부에 오픈부(192a)와 중첩되도록 배치된 더미 금속층(148)을 포함한다. 더미 금속층(148)은 더미 컬러층(164a, 164b)의 하부에 배치될 수 있다. 더미 금속층(148)은 더미 컬러층(164a, 164b)과 함께 도전볼(CB)과 공통 전극(212)간 접촉을 위한 단차 확보 역할 및 오픈부(192a)를 통해 발생하는 빛샘을 방지하는 역할을 할 수 있다.
몇몇 실시예에서, 더미 금속층(148)은 데이터선(142)과 동일 레벨 상에 배치될 수 있다. 다만, 이는 예시적인 것으로, 더미 금속층(148)의 배치가 이에 제한되지 않음은 물론이다.
몇몇 실시예에서, 더미 금속층(148)은 도 4에 도시된 바와 같이 평면 시점상 형상이 사각 형상으로 구현될 수 있다. 다만, 이는 예시적인 것으로, 더미 금속층(148)의 형상이 이에 제한되지 않음은 물론이다.
도 4를 참조하면, 몇몇 실시예에서, 더미 금속층(148)의 내측에 오픈부(192a), 제1 단차부(192b-1), 및 제2 단차부(192b-2)가 배치될 수 있다. 다만, 이는 예시적인 것으로, 더미 금속층(148)의 배치가 이에 제한되지 않음은 물론이다.
다음으로, 중간부(MP)의 구조에 대해서 설명한다.
중간부(MP)와 관련하여, 도 4 의 평면도는 중간부에 대해서도 실질적으로 동일하게 적용될 수 있다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 액정 표시 장치의 중간부 구조를 설명하기 위한 단면도이다. 구체적으로, 도 8은 도 4의 V-V'선을 따라 절단한 단면도이고, 도 9는 도 4의 VI-VI'선을 따라 절단한 단면도이다.
도 8 및 도 9를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(10)의 중간부(MP)는 제1 쇼트부(SP1) 및 제2 쇼트부(SP2)와 비교하여 더미 컬러층(164a, 164b)이 배치되지 않은 점이 상이하며, 그 외 나머지 구조는 실질적으로 동일할 수 있다.
중간부(MP)에는 더미 컬러층(164a, 164b)이 배치되지 않음에 따라, 중간부(MP)에서의 공통 전극(212)과 제2 공통 전압선(184)간 이격 거리(d2)는 제1 쇼트부(SP1) 및 제2 쇼트부(SP2)에서의 공통 전극(212)과 제2 공통 전압선(184)간 이격 거리(d1)보다 클 수 있다.
중간부(MP)의 일측에는 제1 쇼트부(SP1)가 배치되고, 위 일측의 반대측인 타측에는 제2 쇼트부(SP2)가 배치될 수 있다. 구체적으로, 중간부(MP)의 일측으로는 전술한 제1 쇼트부(SP1)와 동일한 구조를 가지는 쇼트부가 연속적으로 배치될 수 있고, 중간부(MP)의 타측으로는 전술한 제2 쇼트부(SP2)와 동일한 구조를 가지는 쇼트부가 연속적으로 배치될 수 있다.
도 1, 도 8, 및 도 9의 실시예에서는 중간부(MP)가 포함된 경우를 예로 들어 설명하였으나, 이는 예시적인 것으로, 다른 실시예에서 중간부(MP)는 포함되지 않은 형태로 구현될 수도 있다.
다음으로, 상술한 바와 같은 본 발명의 일 실시예에 따른 액정 표시 장치(10)의 제조 방법에 대해 설명한다.
도 10 내지 도 21은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
먼저, 도 2, 도 3, 도 5 및 도 10을 참조하면, 제1 기판(102) 상에 게이트 배선(112, 114)을 형성한다.
투명한 물질, 예를 들어 유리 및 석영을 포함하는 제1 기판(102) 위에 제1 금속층(미도시)을 형성한다. 제1 금속층(미도시)은 알루미늄, 구리, 은, 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 제1 금속층(미도시)은 일례로, 스퍼터링 공정에 의해 증착된다. 이어서, 노광 마스크를 이용한 사진 식각 공정으로 제1 금속층(미도시)을 패터닝하여 게이트선(112) 및 게이트 전극(114)을 포함하는 게이트 배선(112, 114)을 형성한다. 게이트 전극(114)은 게이트선(112)으로부터 분기된 돌기형태일 수 있다.
몇몇 실시예에서, 제1 공통 전압선(116)을 게이트 배선(112, 114)과 동일한 공정을 통해 형성할 수 있다. 이 경우, 제1 공통 전압선(116)은 게이트 배선(112, 114)과 동일 레벨 상에 동일 물질로 이루어질 수 있다. 다만, 이는 예시적인 것으로, 제1 공통 전압선(116)을 게이트 배선(112, 114)과 동시에 형성하지 않을 수도 있다. 또한, 제1 공통 전압선을 게이트 배선(112, 114)과 동일 레벨 상에 형성하지 않을 수도 있다.
몇몇 실시예에서, 데이터 전달선(142a)을 게이트 배선(112, 114)과 동일한 공정을 통해 형성할 수 있다. 이 경우, 데이터 전달선(142a)은 게이트 배선(112, 114)과 동일 레벨 상에 동일 물질로 이루어질 수 있다. 다만, 이는 예시적인 것으로, 데이터 전달선(142a)을 게이트 배선(112, 114)과 동시에 형성하지 않을 수도 있다. 또한, 데이터 전달선을 게이트 배선(112, 114)과 동일 레벨 상에 형성하지 않을 수도 있다.
다음으로, 도 11을 참조하면, 게이트 배선(112, 114) 상에 게이트 절연막(122)을 형성한다. 게이트 절연막(122)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition: PECVD) 방법을 통해 형성될 수 있으며, 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등을 포함할 수 있다.
다음으로, 도 12를 참조하면, 반도체층(132) 및 저항성 접촉층(134)을 게이트 절연막(122) 상에 형성한다. 반도체층(132)은 수소화 비정질 실리콘(hydrogenated amorphous silicon) 또는 다결정 실리콘을 이용하여 형성할 수 있다. 반도체층(132) 및 저항성 접촉층(134)은 사진 식각 공정을 통해 형성할 수 있다.
다음으로, 도 13을 참조하면, 게이트선(112)과 교차하여 단위 화소를 정의하는 데이터선(142)과 소스 전극(144) 및 드레인 전극(146)을 포함하는 데이터 배선(142, 144, 146)을 사진 식각 공정을 통해 게이트 절연막(122), 반도체층(132) 및 저항성 접촉층(134) 상에 형성한다. 데이터 배선(142, 144, 146)은 게이트 배선(112, 114)과 마찬가지로 알루미늄, 구리, 은, 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다
몇몇 실시예에서 더미 금속층(148)을 데이터 배선(142, 144, 146)과 동일한 공정을 통해 형성할 수 있다. 이 경우, 더미 금속층(148)은 데이터 배선(142, 144, 146)과 동일 레벨 상에 동일 물질로 이루어질 수 있다. 다만, 이는 예시적인 것으로, 더미 금속층은 데이터 배선(142, 144, 146)과 동시에 형성하지 않을 수도 있다.
다음으로, 도 14를 참조하면, 박막 트랜지스터가 형성된 제1 기판(102) 상에 보호층(152-1)을 형성한다. 보호층(152-1)은 예를 들어, 질화 실리콘 또는 산화 실리콘 등의 무기물 등으로 형성될 수 있으며, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD)으로 a-Si:C:O, a-Si:O:F 등의 물질 등을 포함하여 형성될 수 있다.
다음으로, 도 15를 참조하면, 보호층(152-1) 상에 컬러 필터(162)를 형성한다. 컬러 필터(162)는 화소 영역에 배치될 수 있으며, R(red) 필터, G(green) 필터, 및 B(blue) 필터를 포함할 수 있다. 컬러 필터(162)는 안료를 포함하는 감광성 유기물로 형성될 수 있다. 컬러 필터(162)는 사진 식각 공정이나 잉크젯 프린팅 방법 등에 의해 형성할 수 있으며, 이 외에도 다양한 방법이 적용될 수도 있다.
몇몇 실시예에서, 비표시 영역(NDA)에 배치된 더미 컬러층(164a, 164b)을 컬러 필터(162)와 동일한 공정을 통해 형성할 수 있다. 즉, 더미 컬러층(164a, 164b)은 안료를 포함하는 감광성 유기물을 포함할 수 있다.
몇몇 실시예에서, 더미 컬러층(164a, 164b)은 순차적으로 적층된 제1색 더미 컬러층(164a) 및 제2색 더미 컬러층(164b)을 포함할 수 있다. 제2색 더미 컬러층(164b)의 제1 방향으로의 폭(W2)은 제1색 더미 컬러층(164a)의 제1 방향으로의 폭(W1)보다 클 수 있다. 제2색 더미 컬러층(164b)은 제1색 더미 컬러층(164a)의 표면 전체를 커버하는 형태로 구현될 수 있다. 즉, 제1색 더미 컬러층(164a)을 형성한 이후 제2색 더미 컬러층(164b)이 제1색 더미 컬러층(164a)의 표면 전체를 커버하도록 형성할 수 있다.
이와 같이, 제2색 더미 컬러층(164b)이 제1색 더미 컬러층(164a)의 표면 전체를 커버하는 형태로 구현됨에 따라, 제2색 더미 컬러층(164b)은 제1 방향의 일측으로 배치되고 제1색 더미 컬러층(164a)과 중첩되지 않는 제1 가장자리부(164b-1), 및 제1 방향의 타측으로 배치되고 제1색 더미 컬러층(164a)과 중첩되지 않는 제2 가장자리부(164b-2)를 포함할 수 있다.
몇몇 실시예에서, 더미 컬러층(164a, 164b)과 컬러 필터(162)는 스티치-샷(Stitch-Shot) 방식으로 제작할 수 있다. 예를 들어, 더미 컬러층(164a, 164b)과 컬러 필터(162)는 하나의 마스크를 연속적/반복적으로 사용하는 과정을 통해 형성할 수 있다. 다만, 이는 예시적인 것으로, 본 발명의 더미 컬러층(164a, 164b) 및 컬러 필터(162)의 제조 방법이 이에 제한되는 것은 아니다.
다음으로, 도 16을 참조하면, 보호층(152-1) 및 컬러 필터(162)상에 유기층(172-1)을 형성한다. 유기층(172-1)은 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 물질로 형성할 수 있다. 유기층(172-1)은 스핀 코팅(spin coating) 방법 또는 슬릿 코팅(slit coating) 방법으로 형성하거나 스핀 코팅과 슬릿 코팅 방법을 동시에 사용하여 형성할 수도 있다.
다음으로, 도 17을 참조하면, 보호층(152-1) 및 유기층(172-1)에 드레인 전극(146)의 적어도 일부를 노출시키는 컨택홀(146a)을 형성한다. 구체적으로, 유기층(172-1)에 컨택홀(146a)을 형성하여 유기층(172)을 형성하며, 이어서 보호층(152-1)에 컨택홀(146a)을 형성하여 보호층(152)을 형성할 수 있다.
몇몇 실시예에서, 보호층(152-1), 유기층(172-1), 및 게이트 절연막(122)에 제1 공통 전압선(116)의 적어도 일부를 노출시키는 개구부(116a)을 형성한다.
다음으로, 도 18을 참조하면, 유기층(172) 상에 화소 전극(182)을 형성한다. 구체적으로, 화소 전극(182)은 유기층(172) 및 보호층(152)에 형성된 컨택홀(146a)을 통해 노출된 드레인 전극(146)의 적어도 일부와 접촉할 수 있도록 형성할 수 있다. 이와 같은 접촉을 통해, 화소 전극(182)은 드레인 전극(146)과 전기적으로 연결/접속될 수 있다.
몇몇 실시예에서, 제2 공통 전압선(184)을 화소 전극(182)과 동일한 공정을 통해 형성할 수 있다. 이 경우, 제2 공통 전압선(184)은 화소 전극(182)과 동일 레벨 상에 동일 물질로 이루어질 수 있다. 다만, 이는 예시적인 것으로, 제2 공통 전압선(184)을 화소 전극(182)과 동일한 공정으로 형성하지 않을 수도 있다.
다음으로, 도 19 및 도 20을 참조하면, 화소 전극(182) 및 제2 보호층(172) 상에 차광막(192-1)을 형성한다. 차광막(192-1)은 블랙 염료나 안료를 포함하는 블랙 유기 고분자 물질이나, 크롬, 크롬 산화물 등의 금속(금속 산화물) 등을 포함할 수 있다. 본 실시예에서는 차광막(192-1)이 네거티브 포토레지스트인 경우를 예시하여 설명하나 이에 제한되는 것은 아니며, 차광막(192-1)은 포지티브 포토레지스트로 구현될 수도 있다.
다음으로, 노광 마스크(600)를 이용하여 차광막(192-1)을 노광하고, 현상한다. 노광 마스크(600)는 제1 하프톤(602), 제2 하프톤(608), 투과부(604), 및 차단부(606)를 포함할 수 있다. 투과부(604), 제1 하프톤(602), 제2 하프톤(608), 차단부(606) 순으로 조사 광(L)의 투과율이 높을 수 있다. 예를 들어 도 22에 도시된 바와 같이, 제1 하프톤(602)과 제2 하프톤(408)을 통해서는 조사 광(L)의 일부가 투과될 수 있으며, 제1 하프톤(602)의 광(L) 투과 정도는 제2 하프톤(608)의 광(L) 투과 정도보다 클 수 있다. 투과부(604)를 통해서는 조사 광(L)의 전부가 투과될 수 있으나, 이에 제한되는 것은 아니다. 차단부(606)를 통해서는 조사 광(L)의 전부가 차단될 수 있다.
위 노광 마스크(600)에서 투과부(604)에 대응되는 차광막(192-1) 부분은 컬럼 스페이서(194)가 형성될 수 있다. 제1 하프톤(602)에 대응되는 차광막(192-1) 부분은 차광 패턴(192)이 형성될 수 있다. 제2 하프톤(608)에 대응되는 차광막(192-1) 부분은 단차부(192b-1, 192b-2)가 형성될 수 있다. 차단부(606)에 대응되는 차광막(192-1) 부분은 제거되는 부분으로 이를 통해 차광 패턴(192)의 오픈부(192a)가 형성될 수 있다.
단차부(192b-1, 192b-2)는 제1 단차부(192b-1) 및 제2 단차부(192b-2)를 포함할 수 있다. 제1 단차부(192b-1)는 오픈부(192a) 일단의 일측에 배치되고, 제2 단차부(192b-2)는 오픈부(192a) 타단의 타측에 배치될 수 있다.
몇몇 실시예에서, 차광 패턴(192)은 스티치-샷(Stitch-Shot) 방식으로 제작될 수 있다. 이 경우, 표시 패널의 좌/우 말단에 배치된 차광 패턴(192)을 형성하는 스티치-샷과 위 표시 패널의 좌/우 말단을 제외한 중앙부의 차광 패턴(192)을 형성하는 스티치-샷은 상이할 수 있다. 위 중앙부의 차광 패턴(192)을 형성하는 스티치-샷은 연속적/반복적으로 사용될 수 있다. 다만, 이는 예시적인 것으로, 본 발명의 차광 패턴(192)의 제조 방법이 이에 제한되는 것은 아니다.
한편, 대형 사이즈 패널의 경우 일반적으로 스티치-샷(Stitch-Shot) 방식으로 차광 패턴이나 더미 컬러층를 제작할 수 있는데, 이 경우 차광 패턴이나 더미 컬러층간 스티치-샷 구성이 상이하여 차광 패턴의 오픈부와 단차 형성을 위한 더미 컬러층의 배열이 어긋날 수 있다. 이로 인해 차광 패턴 오픈부 하부의 메탈이 노출되어 하부 메탈에 의한 반사광이 시인되거나, 더미 컬러층 및 차광 패턴이 적층되어 돌출 형상을 갖게 됨에 따른 얼룩이 시인될 수 있다.
이에, 본 발명의 일 실시예에 따른 액정 표시 장치(10)의 제조 방법은, 제1 쇼트부(SP1)의 제2 단차부(192b-2)는 제2 가장자리부(164b-2)와 중첩되도록 형성하고, 제2 쇼트부(SP1)의 제1 단차부(192b-1)는 제1 가장자리부(164b-1)와 중첩되도록 형성할 수 있다.
즉, 차광 패턴이나 더미 컬러층간 스티치-샷 구성이 상이하여 차광 패턴의 오픈부와 단차 형성을 위한 더미 컬러층의 배열이 어긋나더라도, 더미 컬러층(164a, 164b)의 제1 가장자리부(164b-1), 및 제2 가장자리부(164b-2)에 의해 오픈부(192a) 하부 메탈에 의한 반사광은 시인되지 않을 수 있다.
또한, 차광 패턴이나 더미 컬러층간 스티치-샷 구성이 상이하여 차광 패턴의 오픈부와 단차 형성을 위한 더미 컬러층의 배열이 어긋나더라도, 제1 단차부(192b-1) 및 제2 단차부(192b-2)에 의해 차광 패턴(192)과 더미 컬러층(164a, 164b)간 적층 단차를 조절할 수 있다. 이에 따라, 더미 컬러층 및 차광 패턴이 적층되어 돌출 형상을 갖게 됨에 따른 얼룩 시인 현상이 개선될 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치(10)의 제조 방법은 제1 쇼트부(SP1)와 제2 쇼트부(SP1) 사이에 중간부(MP)를 형성할 수 있다. 중간부(MP)는 제1 쇼트부(SP1) 및 제2 쇼트부(SP2)와 비교하여 더미 컬러층(164a, 164b)이 배치되지 않은 점이 상이하며, 그 외 나머지 구조는 실질적으로 동일할 수 있다.
중간부(MP)에는 더미 컬러층(164a, 164b)이 배치되지 않음에 따라, 중간부(MP)에서의 공통 전극(212)과 제2 공통 전압선(184)간 이격 거리(d2)는 제1 쇼트부(SP1) 및 제2 쇼트부(SP2)에서의 공통 전극(212)과 제2 공통 전압선(184)간 이격 거리(d1)보다 클 수 있다.
본 실시예에서는 중간부(MP)가 포함된 경우를 예로 들어 설명하였으나, 이는 예시적인 것으로, 다른 실시예에서 중간부(MP)는 포함되지 않은 형태로 구현될 수도 있다.
다음으로, 도 21을 참조하면, 제1 기판(102) 및 제2 기판(202) 각각에 배향막(미도시)을 형성한다. 다음으로, 제1 기판(102)에 양의 유전율 이방성 또는 음의 유전율 이방성을 가지는 액정 분자(미도시)를 도포하여 액정층(300)을 형성한다. 다음으로, 액정층(300)이 형성된 제1 표시 기판(100)과 제2 표시 기판(200)을 도전 부재 예컨대, 도전볼(CB)을 포함하는 실링 부재를 이용하여 결합한다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제1 표시기판
200: 제2 표시기판
300: 액정층
400: 데이터 구동부
500: 게이트 구동부
102: 제1 기판
112: 게이트선
114: 게이트 전극
116: 제1 공통 전압선
148: 더미 금속층
122: 게이트 절연막
132: 반도체층
134: 저항성 접촉층
142: 데이터선
144: 소스 전극
146: 드레인 전극
152: 보호층
162: 컬러 필터
164a, 164b: 더미 컬러층
172: 유기층
182: 화소 전극
184: 제2 공통 전압선
192: 차광 패턴
192a: 오픈부
192b-1, 192b-2: 단차부
194: 컬럼 스페이서
202: 제2 기판
212: 공통 전극

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하고, 서로 대향되어 배치된 제1 기판 및 제2 기판;
    상기 제1 기판 및 상기 제2 기판 사이에 배치된 액정층; 및
    상기 제1 기판의 상기 비표시 영역에 배치된 공통 전압선;
    상기 공통 전압선의 적어도 일부를 노출하는 오픈부를 포함하는 차광 패턴; 및
    상기 공통 전압선의 하부에 배치되고, 상기 오픈부와 적어도 일부가 중첩된 더미 컬러층을 포함하되,
    상기 차광 패턴은 상기 오픈부 일단의 일측에 위치하는 제1부분 및 상기 오픈부 타단의 타측에 위치하는 제2부분을 포함하고,
    상기 차광 패턴의 상기 제1부분 및 상기 제2부분은 각각 제1상면, 제2상면, 상기 제1상면과 상기 제2상면 사이에 위치하는 제1경사면 및 상기 오픈부를 정의하는 제2경사면을 포함하고,
    상기 제2상면은 상기 제1상면보다 상대적으로 상기 제1 기판에 인접하여 위치하고,
    상기 더미 컬러층은 상기 제2부분의 상기 제2상면과 중첩하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 오픈부 상에 배치된 도전 부재; 및
    상기 제2 기판에 배치된 공통 전극을 더 포함하고,
    상기 도전 부재에 의해 상기 공통 전압선 및 상기 공통 전극은 전기적으로 연결된 액정 표시 장치.
  3. 제1항에 있어서,
    상기 더미 컬러층은 순차적으로 적층된 제1색 더미 컬러층 및 제2색 더미 컬러층을 포함하는 액정 표시 장치.
  4. 제3항에 있어서,
    상기 제2색 더미 컬러층의 제1 방향으로의 폭은 상기 제1색 더미 컬러층의 상기 제1 방향으로의 폭보다 크고,
    상기 제2색 더미 컬러층은,
    상기 제1 방향의 일측으로 배치되고, 상기 제1색 더미 컬러층과 중첩되지 않는 제1 가장자리부, 및
    상기 제1 방향의 타측으로 배치되고, 상기 제1색 더미 컬러층과 중첩되지 않는 제2 가장자리부를 포함하는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 차광 패턴의 상기 제2 부분의 상기 제2상면은 상기 제1 가장자리부와 중첩되고,
    상기 차광 패턴의 상기 제1 부분의 상기 제2상면은 상기 제2 가장자리부와 중첩되지 않는 액정 표시 장치.
  6. 제3항에 있어서,
    상기 제1색 및 상기 제2색 중 어느 하나는 청색이고 다른 하나는 적색인 액정 표시 장치.
  7. 제1항에 있어서,
    상기 더미 컬러층의 하부에 배치되고, 상기 더미 컬러층과 중첩된 더미 금속층을 더 포함하는 액정 표시 장치.
  8. 제1항에 있어서,
    상기 제1 기판은 상기 비표시 영역에 배치된 팬아웃부를 포함하고,
    상기 오픈부는 상기 팬아웃부와 중첩되지 않는 액정 표시 장치.
  9. 표시 영역 및 비표시 영역을 포함하고, 서로 대향되어 배치된 제1 기판 및 제2 기판;
    상기 제1 기판 및 상기 제2 기판 사이에 배치된 액정층; 및
    상기 제1 기판의 상기 비표시 영역에 배치된 제1, 제2, 및 제3 공통 전압선;
    상기 제1, 제2, 및 제3 공통 전압선 각각의 적어도 일부를 노출하는 제1, 제2, 및 제3 오픈부를 포함하는 차광 패턴; 및
    상기 제1, 및 제3 공통 전압선 각각의 하부에 배치되고, 상기 제1, 및 제3 오픈부 각각과 적어도 일부가 중첩된 제1, 및 제3 더미 컬러층을 포함하되,
    제1, 제2, 및 제3 오픈부는 제1 방향을 따라 순차적으로 배치되고,
    상기 차광 패턴은 상기 제1, 제2, 및 제3 오픈부 각각의 일단의 일측에 형성된 제1-1, 제2-1, 제3-1 단차부 및 상기 제1, 제2, 및 제3 오픈부 각각의 타단의 타측에 형성된 제1-2, 제2-2, 제3-2 단차부를 포함하고,
    상기 제1 더미 컬러층은 상기 제1-1 단차부 또는 상기 제1-2 단차부 중 어느 하나와 중첩되고,
    상기 제3 더미 컬러층은 상기 제3-1 단차부 또는 상기 제3-2 단차부 중 어느 하나와 중첩된 액정 표시 장치.
  10. 제9항에 있어서,
    상기 제1 더미 컬러층은 상기 제1-1 단차부와 중첩되고, 상기 제3 더미 컬러층은 상기 제3-2 단차부와 중첩되거나,
    상기 제1 더미 컬러층은 상기 제1-2 단차부와 중첩되고, 상기 제3 더미 컬러층은 상기 제3-1 단차부와 중첩된 액정 표시 장치.
  11. 제9항에 있어서,
    상기 제2 기판에 배치된 공통 전극을 더 포함하고,
    상기 제1 공통 전압선 및 상기 제3 공통 전압선 각각과 상기 공통 전극간 이격 거리는 상기 제2 공통 전압선과 상기 공통 전극간 이격 거리보다 작은 액정 표시 장치.
  12. 제11항에 있어서,
    상기 제1, 및 제3 오픈부 각각의 상에 배치된 제1, 및 제3 도전 부재를 더 포함하고,
    상기 제1, 및 제3 도전 부재 각각에 의해 상기 제1, 및 제3 공통 전압선 각각은 상기 공통 전극과 전기적으로 연결된 액정 표시 장치.
  13. 제9항에 있어서,
    상기 제1 기판은 상기 비표시 영역에 배치된 팬아웃부를 포함하고,
    상기 팬아웃부는 상기 제1 오픈부 및 상기 제2 오픈부의 사이와 상기 제2 오픈부와 상기 제3 오픈부의 사이에 배치된 액정 표시 장치.
  14. 제9항에 있어서,
    상기 제1, 및 제3 더미 컬러층 각각의 하부에 배치되고, 상기 제1, 및 제3더미 컬러층 각각과 중첩된 제1, 및 제3 더미 금속층을 더 포함하는 액정 표시 장치.
  15. 표시 영역 및 비표시 영역을 포함하는 제1 기판 상의 상기 비표시 영역에 더미 컬러층을 형성하는 단계; 및
    상기 더미 컬러층 상에 공통 전압선을 형성하는 단계; 및
    상기 공통 전압선 상에 상기 공통 전압선의 적어도 일부를 노출하는 오픈부를 포함하는 차광 패턴을 형성하는 단계를 포함하되,
    상기 차광 패턴은 상기 오픈부 일단의 일측에 형성된 제1부분 및 상기 오픈부 타단의 타측에 형성된 제2 부분을 포함하고,
    상기 차광 패턴의 상기 제1부분 및 상기 제2부분은 각각 제1상면, 제2상면, 상기 제1상면과 상기 제2상면 사이에 위치하는 제1경사면 및 상기 오픈부를 정의하는 제2경사면을 포함하고,
    상기 제2상면은 상기 제1상면보다 상대적으로 상기 제1 기판에 인접하여 위치하고,
    상기 더미 컬러층은 상기 제2부분의 상기 제2상면과 중첩하는 액정 표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 차광 패턴 및 상기 더미 컬러층은 스티치-샷 방식으로 형성하는 액정 표시 장치의 제조 방법.
  17. 제15항에 있어서,
    상기 더미 컬러층은 순차적으로 적층된 제1색 더미 컬러층 및 제2색 더미 컬러층을 포함하는 액정 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 제2색 더미 컬러층의 제1 방향으로의 폭은 상기 제1색 더미 컬러층의 상기 제1 방향으로의 폭보다 크고,
    상기 제2색 더미 컬러층은,
    상기 제1 방향의 일측으로 배치되고, 상기 제1색 더미 컬러층과 중첩되지 않는 제1 가장자리부, 및
    상기 제1 방향의 타측으로 배치되고, 상기 제1색 더미 컬러층과 중첩되지 않는 제2 가장자리부를 포함하는 액정 표시 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 차광 패턴의 상기 제2부분의 상기 제2상면은 상기 제1 가장자리부와 중첩되고,
    상기 차광 패턴의 상기 제1부분의 상기 제2상면은 상기 제2 가장자리부와 중첩되지 않는 액정 표시 장치의 제조 방법.
  20. 제15항에 있어서,
    상기 제1 기판은 상기 비표시 영역에 배치된 팬아웃부를 포함하고,
    상기 오픈부는 상기 팬아웃부와 중첩되지 않는 액정 표시 장치의 제조 방법.
KR1020150141684A 2015-10-08 2015-10-08 액정 표시 장치 및 그 제조 방법 KR102421711B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150141684A KR102421711B1 (ko) 2015-10-08 2015-10-08 액정 표시 장치 및 그 제조 방법
US15/146,140 US10254578B2 (en) 2015-10-08 2016-05-04 Liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150141684A KR102421711B1 (ko) 2015-10-08 2015-10-08 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170042421A KR20170042421A (ko) 2017-04-19
KR102421711B1 true KR102421711B1 (ko) 2022-07-15

Family

ID=58499409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150141684A KR102421711B1 (ko) 2015-10-08 2015-10-08 액정 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10254578B2 (ko)
KR (1) KR102421711B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102079253B1 (ko) * 2013-06-26 2020-02-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR102540811B1 (ko) * 2015-12-04 2023-06-07 삼성디스플레이 주식회사 표시 장치
CN105353555B (zh) * 2015-12-08 2018-08-14 深圳市华星光电技术有限公司 量子点彩膜基板的制作方法
CN105428371B (zh) * 2015-12-24 2019-06-25 深圳市华星光电技术有限公司 显示面板与薄膜晶体管阵列基板
KR20180113225A (ko) 2017-04-05 2018-10-16 삼성디스플레이 주식회사 표시 장치
WO2019035636A1 (ko) 2017-08-18 2019-02-21 주식회사 엘지화학 기판
CN107490905A (zh) * 2017-08-29 2017-12-19 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置
CN109407423A (zh) 2018-11-29 2019-03-01 武汉华星光电技术有限公司 液晶显示面板
KR20200121953A (ko) * 2019-04-16 2020-10-27 삼성디스플레이 주식회사 표시 장치
TWI711852B (zh) * 2019-05-15 2020-12-01 友達光電股份有限公司 顯示面板及其製造方法
TWI706402B (zh) * 2019-06-13 2020-10-01 友達光電股份有限公司 顯示面板及其製作方法
KR20210008221A (ko) * 2019-07-11 2021-01-21 삼성디스플레이 주식회사 표시 장치
KR20210108542A (ko) 2020-02-25 2021-09-03 삼성디스플레이 주식회사 표시장치
KR20210149285A (ko) 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시 장치
KR20220049663A (ko) * 2020-10-14 2022-04-22 삼성디스플레이 주식회사 표시 장치
CN115202093B (zh) * 2021-04-13 2024-03-22 合肥京东方显示技术有限公司 显示面板及其制作方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101591476B1 (ko) * 2009-10-19 2016-02-19 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20140005572A (ko) 2012-07-05 2014-01-15 삼성디스플레이 주식회사 표시 패널, 이를 구비하는 평판 표시 장치 및 표시 패널 구동 방법

Also Published As

Publication number Publication date
US20170102578A1 (en) 2017-04-13
US10254578B2 (en) 2019-04-09
KR20170042421A (ko) 2017-04-19

Similar Documents

Publication Publication Date Title
KR102421711B1 (ko) 액정 표시 장치 및 그 제조 방법
CN106468836B (zh) 显示装置及其制造方法
KR102431444B1 (ko) 액정 표시 장치 및 그 제조 방법
US9977280B2 (en) COT type liquid crystal display device
KR102389963B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20100073780A (ko) 전기영동 표시장치용 어레이 기판 및 그 제조 방법
US10247977B2 (en) Display device
US10108059B2 (en) Display substrate, liquid crystal display comprising the same, and method of manufacturing the same
US20100109007A1 (en) Thin film transistor array panel and method for manufacturing the same
US10254592B2 (en) Liquid-crystal display device and method of fabricating the same
KR20160032349A (ko) 액정표시패널 및 이의 제조 방법
US10156751B2 (en) Display device
KR102401621B1 (ko) 액정 표시 장치 및 그 제조 방법
KR102390430B1 (ko) 액정 표시 장치 및 그의 제조 방법
US9671633B2 (en) Display device and method of manufacturing the same
US9897842B2 (en) Display device and manufacturing method thereof
US9645429B2 (en) Display device and manufacturing method thereof
KR102387683B1 (ko) 액정 표시 장치
KR100719265B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US9638947B2 (en) Display device including a groove patterned loof layer and manufacturing method thereof
US20180129099A1 (en) Liquid crystal display device
KR101350408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR102433142B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant