KR20220049663A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220049663A
KR20220049663A KR1020200132654A KR20200132654A KR20220049663A KR 20220049663 A KR20220049663 A KR 20220049663A KR 1020200132654 A KR1020200132654 A KR 1020200132654A KR 20200132654 A KR20200132654 A KR 20200132654A KR 20220049663 A KR20220049663 A KR 20220049663A
Authority
KR
South Korea
Prior art keywords
voltage lines
driving voltage
common voltage
disposed
layer
Prior art date
Application number
KR1020200132654A
Other languages
English (en)
Inventor
김혁
최양화
황정환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200132654A priority Critical patent/KR20220049663A/ko
Priority to US17/361,712 priority patent/US20220115494A1/en
Priority to CN202111190578.4A priority patent/CN114361215A/zh
Publication of KR20220049663A publication Critical patent/KR20220049663A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3248—
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

개시된 표시 장치는, 표시부에 위치하는 복수의 화소들, 화소들에 전기적으로 연결되며, 제1 방향으로 연장되는 복수의 제1 공통 전압 배선들 및 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 제2 공통 전압 배선들을 포함하는 공통 전압 배선들 및 화소들에 전기적으로 연결되며, 제1 방향으로 연장되는 복수의 제1 구동 전압 배선들 및 제2 방향으로 연장되는 복수의 제2 구동 전압 배선들을 포함하는 구동 전압 배선들을 포함하고, 제1 공통 전압 배선들의 수는 상기 제1 구동 전압 배선들의 수보다 많을 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 크로스토크의 발생을 저감할 수 있는 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 소자를 포함하는 복수의 화소들을 포함하며, 각 화소들에는 유기 발광 소자를 구동하기 위한 복수의 박막 트랜지스터 및 하나 이상의 캐패시터(Capacitor)가 형성되어 있다.
최근의 대면적화 추세로 인해 표시 장치는 대면적의 표시 패널로 제조되는데, 표시 패널 전반에 배치되어 전원 공급부로부터 표시 장치의 구동 전압을 전달하는 구동 전압선 저항에 의해 전원 공급부로부터 멀어질수록 전압 강하(IR-drop)가 유발된다. 일반적으로 전압 강하를 방지하기 위해 표시 장치에서 구동 전압 배선은 수직 구동 전압 배선과 수평 구동 전압 배선을 포함하는 그물망(mesh) 구조로 이루어진다.
한편, 이러한 표시 패널의 전압 강하는 적색 화소, 녹색 화소, 청색화소와 같은 색상별 화소에 따라 다른 발광 효율 특성으로 인해서 색상별 휘도 불균일과 색좌표 편차를 야기하는 원인이 된다.
표시 장치는 일반적으로 아날로그 구동 방식이나 디지털 구동 방식을 채용하고 있다. 그러나 디지털 구동 방식의 경우, 구동 전압 배선에서 발생하는 전압 강하에 의해서 크로스토크(cross-talk)가 발생할 수 있다. 특히, 패널이 대형화됨에 따라 구동 전압선의 전압 강하에 의한 크로스토크의 발생이 증가할 수 있다.
본 발명의 목적은 크로스토크 발생의 발생을 저감할 수 있는 표시 장체를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치는, 표시부에 위치하는 복수의 화소들, 상기 화소들에 전기적으로 연결되며, 제1 방향으로 연장되는 복수의 제1 공통 전압 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 제2 공통 전압 배선들을 포함하는 공통 전압 배선들 및 상기 화소들에 전기적으로 연결되며, 상기 제1 방향으로 연장되는 복수의 제1 구동 전압 배선들 및 상기 제2 방향으로 연장되는 복수의 제2 구동 전압 배선들을 포함하는 구동 전압 배선들을 포함하고, 상기 제1 공통 전압 배선들의 수는 상기 제1 구동 전압 배선들의 수보다 많을 수 있다.
일 실시예에 따르면, 상기 제1 공통 전압 배선들의 수 대 상기 제1 구동 전압 배선들의 수는 2:1 일 수 있다.
일 실시예에 따르면, 상기 제1 공통 전압 배선들의 수 대 상기 제1 구동 전압 배선들의 수는 3:1 일 수 있다.
일 실시예에 따르면, 상기 화소들은 액티브층, 상기 액티브층을 덮는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 게이트 전극, 상기 게이트 전극을 덮는 층간 절연층; 상기 층간 절연층 상에 배치되며, 상기 액티브층과 전기적으로 연결되는 드레인 패턴, 상기 드레인 패턴 상에 배치되는 제1 비아층, 상기 제1 비아층 상에 배치되는 제2 비아층 및 상기 제2 비아층 상에 배치되는 유기 발광 소자를 포함할 수 있다.
일 실시예에 따르면, 상기 화소들은 상기 드레인 패턴 상에 배치되며, 상기 드레인 패턴 및 상기 유기 발광 소자에 전기적으로 연결되는 연결 패턴을 더 포함할 수 있다.
일 실시예에 따르면, 상기 제2 공통 전압 배선들 및 상기 제2 구동 전압 배선들은 상기 드레인 패턴과 동일한 층에 배치될 수 있다.
일 실시예에 따르면, 상기 제1 공통 전압 배선들 및 상기 제1 구동 전압 배선들은 상기 연결 패턴과 동일한 층에 배치될 수 있다.
일 실시예에 따르면, 상기 화소들에 전기적으로 연결되며, 상기 제2 방향으로 연장되는 데이터 배선들을 더 포함할 수 있다.
일 실시예에 따르면, 상기 데이터 배선들은 상기 제2 공통 전압 배선들 및 상기 제2 구동 전압 배선들과 동일한 층에 배치될 수 있다.
일 실시예에 따르면, 상기 제1 공통 전압 배선들 및 상기 제2 공통 전압 배선들은 상기 제1 비아층을 관통하는 콘택홀을 통해 전기적으로 연결될 수 있다.
일 실시예에 따르면, 상기 제1 구동 전압 배선들 및 상기 제2 구동 전압 배선들은 상기 제1 비아층을 관통하는 콘택홀을 통해 전기적으로 연결될 수 있다.
일 실시예에 따르면, 상기 공통 전압 배선들은 공통 전압을 인가하고, 상기 구동 전압 배선들은 구동 전압을 인가할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치는, 표시부에 위치하는 복수의 화소들, 상기 화소들에 전기적으로 연결되며, 제1 방향으로 연장되는 복수의 제1 공통 전압 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 제2 공통 전압 배선들을 포함하는 공통 전압 배선들 및 상기 화소들에 전기적으로 연결되며, 상기 제1 방향으로 연장되는 복수의 제1 구동 전압 배선들 및 상기 제2 방향으로 연장되는 복수의 제2 구동 전압 배선들을 포함하는 구동 전압 배선들을 포함하고, 인접하는 제1 구동 전압 배선들 사이에 적어도 둘 이상의 제1 공통 전압 배선들이 배치될 수 있다.
일 실시예에 따르면, 상기 화소들은 액티브층, 상기 액티브층을 덮는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 게이트 전극, 상기 게이트 전극을 덮는 층간 절연층, 상기 층간 절연층 상에 배치되며, 상기 액티브층과 전기적으로 연결되는 드레인 패턴, 상기 드레인 패턴 상에 배치되는 제1 비아층, 상기 제1 비아층 상에 배치되는 제2 비아층 및 상기 제2 비아층 상에 배치되는 유기 발광 소자를 포함할 수 있다.
일 실시예에 따르면, 상기 화소들은 상기 드레인 패턴 상에 배치되며, 상기 드레인 패턴 및 상기 유기 발광 소자에 전기적으로 연결되는 연결 패턴을 더 포함할 수 있다.
일 실시예에 따르면, 상기 제2 공통 전압 배선들 및 상기 제2 구동 전압 배선들은 상기 드레인 패턴과 동일한 층에 배치될 수 있다.
일 실시예에 따르면, 상기 제1 공통 전압 배선들 및 상기 제1 구동 전압 배선들은 상기 연결 패턴과 동일한 층에 배치될 수 있다.
일 실시예에 따르면, 상기 제1 공통 전압 배선들 및 상기 제2 공통 전압 배선들은 상기 제1 비아층을 관통하는 콘택홀을 통해 전기적으로 연결될 수 있다.
일 실시예에 따르면, 상기 제1 구동 전압 배선들 및 상기 제2 구동 전압 배선들은 상기 제1 비아층을 관통하는 콘택홀을 통해 전기적으로 연결될 수 있다.
일 실시예에 따르면, 상기 공통 전압 배선들은 공통 전압을 인가하고, 상기 구동 전압 배선들은 구동 전압을 인가할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 공통 전압을 인가하고 제1 방향으로 연장되는 제1 공통 전압 배선들의 수를 구동 전압을 인가하고 제1 방향으로 연장되는 제1 구동 전압 배선들의 수보다 많게 배치함으로써, 공통 전압 배선들과 데이터 배선 간에 커플링 현상에 의한 크로스토크의 발생을 저감할 수 있다.
다만, 본 발명의 효과가 상기 효과로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 각 화소들의 회로도를 나타내는 도면이다.
도 3은 본 발명의 실시예들에 따른 표시 장치의 각 화소들을 나타내는 단면도이다.
도 4는 도 1의 표시 장치의 표시부를 나타내는 평면도이다.
도 5는 본 발명의 실시예에 따른 표시 장치의 표시부를 나타내는 평면도이다.
도 6은 도 4의 'A' 영역을 확대 도시한 평면도이다.
도 7은 도 6의 표시 장치를 I-I' 라인을 따라 자른 단면도이다.
도 8은 도 6의 표시 장치를 II-II' 라인을 따라 자른 단면도이다.
도 9는 도 6의 표시 장치를 III-III' 라인을 따라 자른 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 표시 장치(100)는 표시부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 발광 구동부(150)를 포함할 수 있다.
표시부(110)는 복수의 화소들(PX)을 포함할 수 있다. 복수의 화소들(PX)은 복수의 스캔 배선들(SL1, SL2, SL3, ??, SLN), 복수의 데이터 배선들(DL1, DL2, DL3, ??, DLM) 및 복수의 발광 제어 배선들(EL1, EL2, EL3, ??, ELN)과 연결될 수 있다(단, N 및 M은 1보다 큰 자연수).
데이터 배선들(DL1, DL2, DL3 ??, DLM)은 데이터 구동부(130)와 연결되어 각 화소들(PX)로 데이터 전압을 전달할 수 있다. 스캔 배선들(SL1, SL2, SL3, ??, SLN)은 스캔 구동부(140)와 연결되어 각 화소들(PX)로 스캔 신호를 전달할 수 있다. 발광 제어 배선들(EL1, EL2, EL3, ??, ELN)은 발광 구동부(150)와 연결되어 각 화소들(PX)로 발광 제어 신호를 전달할 수 있다.
각 화소들(PX)은 구동 전압(ELVDD) 및 공통 전압(ELVSS)을 수신할 수 있다. 각 화소들(PX)은 상기 스캔 신호에 응답하여 상기 데이터 전압을 수신할 수 있고, 구동 전압(ELVDD) 및 공통 전압(ELVSS)을 이용하여 상기 데이터 전압에 대응하는 계조의 광을 발생할 수 있다.
데이터 구동부(130)는 제1 제어 신호(CONT1)에 응답하여 제2 데이터 신호(DATA2)를 상기 데이터 전압으로 변환하고, 상기 데이터 전압을 데이터 라인들(DL1, DL2, DL3, ??, DLM)에 출력할 수 있다.
스캔 구동부(140)는 제2 제어 신호(CONT2)에 응답하여 상기 스캔 신호를 생성할 수 있다.
발광 구동부(150)는 제3 제어 신호(CONT3)에 응답하여 상기 발광 제어 신호를 생성할 수 있다.
타이밍 제어부(120)는 외부 장치로부터 제1 데이터 신호(DATA1) 및 제어 신호(CONT)를 수신할 수 있다. 예시적인 실시예들에 있어서, 제1 데이터 신호(DATA1)는 적색, 녹색 및 청색 영상 데이터를 포함할 수 있다. 제어 신호(CONT)는 수평 동기 신호, 수직 동기 신호 및 메인 클록 신호 등을 포함할 수 있다.
타이밍 제어부(120)는 제어 신호(CONT)에 기초하여 데이터 구동부(130)를 구동하기 위한 제1 제어 신호(CONT1), 스캔 구동부(140)를 구동하기 위한 제2 제어 신호(CONT2) 및 발광 구동부(150)를 구동하기 위한 제3 제어 신호(CONT3)를 생성할 수 있다.
도 2는 도 1의 각 화소들의 회로도를 나타내는 도면이다.
도 2를 참조하면, 각 화소들(PX)은 유기 발광 소자(OLED), 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7), 스토리지 커패시터(CST), 구동 전압(ELVDD) 배선, 공통 전압(ELVSS) 배선, 초기화 전압(VINT) 배선, 데이터 전압(DATA) 배선, 스캔 신호(GW) 배선, 스캔 초기화 신호(GI) 배선, 발광 제어 신호(EM) 배선, 다이오드 초기화 신호(GB) 배선 등을 포함할 수 있다.
제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제7 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7)은 스위칭 트랜지스터에 해당될 수 있다. 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7) 각각은 제1 단자, 제2 단자, 채널 및 게이트 단자를 포함할 수 있다. 일 실시예에 따르면, 상기 제1 단자가 소스 단자이고, 상기 제2 단자가 드레인 단자일 수 있다. 선택적으로, 상기 제1 단자가 드레인 단자일 수 있고, 상기 제2 단자가 소스 단자일 수 있다.
유기 발광 소자(OLED)는 구동 전류(ID)에 기초하여 광을 출려할 수 있다. 유기 발광 소자(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 소자(OLED)의 제2 단자는 공통 전압(ELVSS)을 인가받을 수 있고, 유기 발광 소자(OLED)의 제1 단자는 구동 전압(ELVDD)를 인가받을 수 있다. 예를 들어, 유기 발광 소자(OLED)의 제1 단자는 애노드 단자이고, 유기 발광 소자(OLED)의 제2 단자는 캐소드 단자일 수 있다. 선택적으로, 유기 발광 소자(OLED)의 제1 단자는 캐소드 단자이고, 유기 발광 소자(OLED)의 제2 단자는 애노드 단자일 수도 있다.
제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이러한 경우, 제1 트랜지스터(TR1)는 상기 게이트 단자와 상기 소스 단자 사이의 전압 차에 기초하여 구동 전류(ID)를 생성할 수 있다. 또한, 유기 발광 소자(OLED)에 공급되는 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 선택적으로, 제1 트랜지스터(TR1)는 선형 영역에서 동작할 수도 있다. 이러한 경우, 일 프레임 내에서 유기 발광 소자(OLED)에 구동 전류(ID)가 공급되는 시간의 합에 기초하여 계조가 표현될 수 있다.
제2 트랜지스터(TR2)의 게이트 단자는 스캔 신호(GW)를 공급받을 수 있다. 제2 트랜지스터(TR2)의 제1 단자는 데이터 전압(DATA)을 공급받을 수 있다. 제2 트랜지스터(TR2)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 예를 들어, 도 1에 도시된 스캔 구동부(140)로부터 스캔 신호(GW)가 제공될 수 있고, 스캔 신호(GW)가 스캔 신호(GW) 배선을 통해 제2 트랜지스터(TR2)의 게이트 단자에 인가될 수 있다. 제2 트랜지스터(TR2)는 스캔 신호(GW)의 활성화 구간 동안 데이터 전압(DATA)을 제1 트랜지스터(TR1)의 제1 단자로 공급할 수 있다.
제3 트랜지스터(TR3)의 게이트 단자는 스캔 신호(GW)를 공급받을 수 있다. 제3 트랜지스터(TR3)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제3 트랜지스터(TR3)의 제2 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 예를 들어, 도 1에 도시된 스캔 구동부(140)로부터 스캔 신호(GW)가 제공될 수 있고, 스캔 신호(GW)가 스캔 신호(GW) 배선을 통해 제3 트랜지스터(TR3)의 게이트 단자에 인가될 수 있다. 제3 트랜지스터(TR3)는 스캔 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다.
초기화 전압(VINT)이 제공되는 초기화 전압(VINT) 배선의 입력단은 제4 트랜지스터(TR4)의 제1 단자 및 제7 트랜지스터(TR7)의 제1 단자와 연결될 수 있고, 상기 초기화 전압(VINT) 배선의 출력단은 제4 트랜지스터(TR4)의 제2 단자 및 스토리지 커패시터(CST)의 제1 단자와 연결될 수 있다.
제4 트랜지스터(TR4)의 게이트 단자는 스캔 초기화 신호(GI)를 공급받을 수 있다. 제4 트랜지스터(TR4)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제4 트랜지스터(TR4)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자와 연결될 수 있다. 제4 트랜지스터(TR4)는 스캔 초기화 신호(GI)의 활성화 구간 동안 초기화 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 이러한 경우, 제4 트랜지스터(TR4)는 선형 영역에서 동작할 수 있다. 즉, 제4 트랜지스터(TR4)는 스캔 초기화 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
제5 트랜지스터(TR5)의 게이트 단자는 발과 제어 신호(EM)를 공급받을 수 있다. 제5 트랜지스터(TR5)의 제1 단자는 구동 전압(ELVDD) 배선에 연결될 수 있다. 제5 트랜지스터(TR5)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 예를 들어, 도 1에 도시된 발광 제어 구동부(150)로부터 발광 제어 신호(EM)가 제공될 수 있고, 발광 제어 신호(EM)가 발광 제어 신호(EM)을 통해 제5 트랜지스터(TR5)의 게이트 단자에 인가될 수 있다. 제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 구동 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 비활성화 구간 동안 구동 전압(ELVDD)의 공급을 차단시킬 수 있다. 이러한 경우, 제5 트랜지스터(TR5)는 선형 영역에서 동작할 수 있다. 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 구동 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 비활성화 구간 동안 구동 전압(ELVDD)의 공급을 차단함으로써, 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 전압(DATA)이 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제6 트랜지스터(TR6)의 게이트 단자는 발광 제어 신호(EM)를 공급받을 수 있다. 제6 트랜지스터(TR6)의 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제6 트랜지스터(TR6)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제6 트랜지스터(TR6)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 소자(OLED)에 공급할 수 있다. 이러한 경우, 제6 트랜지스터(TR6)는 선형 영역에서 동작할 수 있다. 즉, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 소자(OLED)에 공급함으로써, 유기 발광 소자(OLED)는 광을 출력할 수 있다. 또한, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 비활성화 구간 동안 제1 트랜지스터(TR1)와 유기 발광 소자(OLED)를 전기적으로 서로 분리시킴으로써, 제1 트랜지스터(TR1)의 제2 단자에 공급된 데이터 전압(DATA)이 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제7 트랜지스터(TR7)의 게이트 단자는 다이오드 초기화 신호(GB)를 공급받을 수 있다. 제7 트랜지스터(TR7)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제7 트랜지스터(TR7)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 초기화 전압(VINT)을 유기 발광 소자(OLED)의 제1 단자에 공급할 수 있다. 이러한 경우, 제7 트랜지스터(TR7)는 선형 영역에서 동작할 수 있다. 즉, 제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 유기 발광 소자(OLED)의 제1 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 선택적으로, 게이트 초기화 신호(GI)와 다이오드 초기화 신호(GB)는 실질적으로 동일한 신호일 수 있다.
스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 스토리지 커패시터(CST)는 구동 전압(ELVDD) 배선과 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 예를 들면, 스토리지 커패시터(CST)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있고, 스토리지 커패시터(CST)의 제2 단자는 구동 전압(ELVDD) 배선에 연결될 수 있다. 스토리지 커패시터(CST)는 스캔 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 스캔 신호(GW)의 비활성화 구간은 발광 제어 신호(EM)의 활성화 구간을 포함할 수 있고, 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 소자(OLED)에 공급될 수 있다. 따라서, 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 소자(OLED)에 공급될 수 있다.
다만, 본 발명의 각 화소들(PX)이 7개의 트랜지스터들 및 하나의 스토리지 커패시터를 포함하는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것을 아니다. 예를 들어, 각 화소들(PX)은 적어도 하나의 트랜지스터 및 적어도 하나의 스토리지 커패시터를 포함하는 구성을 가질 수도 있다.
도 3은 본 발명의 실시예들에 따른 표시 장치의 각 화소들을 나타내는 단면도이다.
도 3을 참조하면, 표시 장치(100)에 포함되는 각 화소들(PX)은 기판(200), 버퍼층(210), 트랜지스터(TR), 게이트 절연층(230), 층간 절연층(250), 제1 비아층(280a), 제2 비아층(280b), 연결 패턴(270), 화소 정의막(310), 유기 발광 소자(OLED), 봉지층(340) 등을 포함할 수 있다.
유기 발광 소자(OLED)는 하부 전극(290), 발광층(320) 및 상부 전극(330)을 포함할 수 있다. 트랜지스터(TR)는 액티브층(220), 게이트 전극(240), 소스 패턴(260a) 및 드레인 패턴(260b)을 포함할 수 있다. 일 실시예에 따르면, 트랜지스터(TR)는 도 2에 도시된 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7) 중 어느 하나를 포함할 수 있다.
기판(200)은 투명한 또는 불투명한 물질을 포함할 수 있다. 예를 들어, 기판(200)은 폴리이미드, 폴리에틸렌에테르프탈레이트 등과 같이 내열성 및 내구성이 우수한 플라스틱을 포함할 수 있다, 다만, 본 발명의 구성은 이에 한정되는 것은 아니며, 기판(200)은 유리 재질 또는 금속 재질 등 다양한 재질을 포함할 수 있다.
기판(200) 상에 버퍼층(210)이 배치될 수 있다. 예를 들어, 버퍼층(210)은 산화물 또는 질화물 등과 같은 무기 물질을 포함할 수 있다. 버퍼층(210)은 기판(200)으로부터 금속 원자들이나 불순물들이 박막 트랜지스터(TR)로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(210)은 기판(200)의 표면이 균일하지 않을 경우, 기판(200)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다.
버퍼층(210) 상에 액티브층(220)이 배치될 수 있다. 액티브층(220)은 실리콘 반도체 또는 산화물 반도체를 포함할 수 있다. 예를 들어, 액티브층(220)은 폴리실리콘을 함유하는 실리콘 반도체를 포함할 수 있다. 선택적으로, 액티브층(220)은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 산화물 반도체를 포함할 수 있다.
액티브층(220)은 채널 영역 및 채널 영역 양측의 각각 위치하는 제1 영역 및 제2 영역을 포함할 수 있다. 상기 제1 영역 및 상기 제2 영역 각각에 불순물이 도핑될 수 있다.
버퍼층(210) 상에 게이트 절연층(230)이 배치될 수 있다. 게이트 절연층(230)은 액티브층(220)을 덮을 수 있다. 예를 들어, 게이트 절연층(230)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy) 등을 포함할 수 있다. 선택적으로, 게이트 절연층(230)은 알루미늄 산화물(AlOx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등과 같은 절연성 금속 산화물을 포함할 수도 있다.
게이트 절연층(230) 상에 게이트 전극(240)이 배치될 수 있다. 게이트 전극(240)은 액티브층(220)의 상기 채널 영역과 중첩되도록 배치될 수 있다. 예를 들어, 게이트 전극(240)은 알루미늄(Al), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(MO) 등과 같은 금속, 이들의 합금, 이들의 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 일 예로, 게이트 전극(240)은 티타늄막 및 몰리브덴막의 적층 구조를 가질 수 있다.
게이트 절연층(230) 상에 층간 절연층(250)이 배치될 수 있다. 층간 절연층(250)은 게이트 전극(240)을 덮을 수 있다. 예를 들어, 층간 절연층(250)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물 등을 포함할 수 있다.
층간 절연층(250) 상에 소스 패턴(260a) 및 드레인 패턴(260b)이 배치될 수 있다. 소스 패턴(260a) 및 드레인 패턴(260b) 각각은 게이트 절연층(230) 및 층간 절연층(250)의 일부를 제거하여 형성된 콘택홀을 통해, 상기 제1 영역 및 상기 제2 영역에 접속될 수 있다. 따라서, 소스 패턴(260a) 및 드레인 패턴(260b) 각각은 액티브층(220)의 상기 제1 영역 및 상기 제2 영역에 전기적으로 연결될 수 있다. 예를 들어, 소스 패턴(260a) 및 드레인 패턴(260b) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 일 실시예에 따르면, 트랜지스터(TR)가 도 2에 도시된 제5 트랜지스터(TR5)일 경우, 트랜지스터(TR)는 구동 전압 배선들(170)을 통해 구동 전압(ELVDD)을 인가받을 수 있다.
층간 절연층(250) 상에 제1 비아층(280a)이 배치될 수 있다. 제1 비아층(280a)은 소스 패턴(260a) 및 드레인 패턴(260b)을 덮을 수 있다. 예를 들어, 제1 비아층(280a)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
제1 비아층(280a) 상에 연결 패턴(270)이 배치될 수 있다. 연결 패턴(270)은 제1 비아층(280a)의 일부를 제거하여 형성된 콘택홀을 통해 드레인 패턴(260b)과 전기적으로 연결될 수 있다. 예를 들어, 연결 패턴(270)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
제1 비아층(280a) 상에 연결 패턴(270)을 덮는 제2 비아층(280b)이 배치될 수 있다. 예를 들어 제2 비아층(280b)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
제2 비아층(280b) 상에 하부 전극(290)이 배치될 수 있다. 하부 전극(290)은 제2 비아층(280b)의 일부를 제거하여 형성된 콘택홀을 통해 연결 패턴과 전기적으로 연결될 수 있다. 예를 들어, 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 하부 전극(290)은 애노드 전극으로 정의할 수 있다.
제2 비아층(280b) 및 하부 전극(290) 상에 화소 정의막(310)이 배치될 수 있다. 화소 정의막(310)은 하부 전극(290)의 적어도 일부를 노출하는 개구부를 가질 수 있다. 예를 들어, 화소 정의막(310)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 화소 정의막(310)은 폴리아크릴계 및 폴리이미드계 등의 수지를 포함할 수 있다.
하부 전극(290) 상에 발광층(320)이 배치될 수 있다. 발광층(320)은 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층, 전자 주입층 등을 포함할 수 있다. 예를 들어, 발광층(320)은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다.
화소 정의막(310) 및 발광층(320) 상에 상부 전극(330)이 배치될 수 있다. 상부 전극(330)은 화소 정의막(310) 및 발광층(320)을 전체적으로 덮을 수 있다. 상부 전극(330)은 도 1에 도시된 표시부(110) 상에 연속적으로 연장될 수 있다. 상부 전극(330)은 캐소드 전극으로 정의할 수 있다. 일 실시예에 따르면, 유기 발광 소자(OLED)의 상부 전극(330)은 도 4에 도시된 공통 전압 배선들(160)을 통해 공통 전압(ELVSS)을 인가받을 수 있다.
상부 전극(330) 상에 봉지층(340)이 배치될 수 있다. 예를 들어, 봉지층(340)은 무기 박막 및 유기 박막의 적층 구조를 가질 수 있다. 봉지층(340)은 유기 발광 소자(OLED)가 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 봉지층(340)은 외부의 충격으로부터 유기 발광 소자(OLED)를 보호하는 기능도 수행할 수 있다.
예를 들어, 상기 유기 박막은, 폴리아크릴레이트, 에폭시 수지, 실리콘 수지 등과 같은 고분자 경화물을 포함할 수 있다. 예를 들어, 상기 무기 박막은, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
도 4는 도 1의 표시 장치의 표시부를 나타내는 평면도이고, 도 5는 본 발명의 실시예에 따른 표시 장치의 표시부를 나타내는 평면도이다.
도 4 및 도 5를 참조하면, 도 4에 도시된 표시부(110) 및 도 5에 도시된 표시부(111)는 복수의 화소들(PX), 복수의 제1 공통 전압 배선들(160a), 복수의 제2 공통 전압 배선들(160b), 복수의 제1 구동 전압 배선들(170a), 복수의 제2 구동 전압 배선들(170b) 등을 포함할 수 있다.
일 실시예에 따르면, 제1 공통 전압 배선들(160a)은 제1 방향(D1)으로 연장되며 각 화소들(PX)과 전기적으로 연결될 수 있다. 제2 공통 전압 배선들(160b)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며 각 화소들(PX)과 전기적으로 연결될 수 있다. 또한, 제2 공통 전압 배선들(160b)은 제1 공통 전압 배선들(160a)과 전기적으로 연결될 수 있다. 즉, 공통 전압 배선들(160)은 제1 공통 전압 배선들(160a) 및 제2 공통 전압 배선들(160b)을 포함하여 그물망 구조를 형성할 수 있다. 공통 전압 배선들(160)은 도 2에 도시된 유기 발광 소자(OLED)에 공통 전압(ELVSS)를 인가할 수 있다. 공통 전압(ELVSS)은 일정한 전압을 가져야 하는데, 제1 공통 전압 배선들(160a)에 의하여 인가되며, 제2 공통 전압 배선들(160b)에 의하여 인가되어 유기 발광 소자(OLED)에 일정한 전압을 인가할 수 있다.
일 실시예에 따르면, 제2 공통 전압 배선들(160b)은 도 3에 도시된 소스 패턴(260a) 및 드레인 패턴(260b)과 동일한 층에 배치될 수 있고, 제1 공통 전압 배선들(160a)은 도 3에 도시된 연결 패턴(270)과 동일한 층에 배치될 수 있다. 선택적으로, 제2 공통 전압 배선들(160b)은 도 3에 도시된 연결 패턴(270)과 동일한 층에 배치될 수도 있고, 제1 공통 전압 배선들(160a)은 도 3에 도시된 소스 패턴(260a) 및 드레인 패턴(260b)과 동일한 층에 배치될 수도 있다.
일 실시예에 따르면, 제1 구동 전압 배선들(170a)은 제1 방향(D1)으로 연장되며 각 화소들(PX)과 전기적으로 연결될 수 있다. 제2 구동 전압 배선들(170b)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며 각 화소들(PX)과 전기적으로 연결될 수 있다. 또한, 제2 구동 전압 배선들(170b)은 제1 구동 전압 배선들(170a)과 전기적으로 연결될 수 있다. 즉, 구동 전압 배선들(170)은 제1 구동 전압 배선들(170a) 및 제2 구동 전압 배선들(170b)을 포함하여 그물망 구조를 형성할 수 있다. 구동 전압 배선들(170)은 구동 전압(ELVDD)을 도 2에 도시된 제5 트랜지스터(TR5)에 인가할 수 있다. 구동 전압(ELVDD)은 일정한 전압을 가져야 하는데, 제1 구동 전압 배선들(170a)에 의하여 인가되며, 제2 구동 전압 배선들(170b)에 의하여 인가되어 제5 트랜지스터(TR5)에 일정한 전압을 인가할 수 있다.
일 실시예에 따르면, 제2 구동 전압 배선들(170b)은 도 3에 도시된 소스 패턴(260a) 및 드레인 패턴(260b)과 동일한 층에 배치될 수 있고, 제1 구동 전압 배선들(170a)은 도 3에 도시된 연결 패턴(270)과 동일한 층에 배치될 수 있다. 선택적으로, 제2 구동 전압 배선들(170b)은 도 3에 도시된 연결 패턴(270)과 동일한 층에 배치될 수도 있고, 제1 구동 전압 배선들(170a)은 도 3에 도시된 소스 패턴(260a) 및 드레인 패턴(260b)과 동일한 층에 배치될 수도 있다.
일 실시예에 따르면, 제1 공통 전압 배선들(160a)의 수는 제1 구동 전압 배선들(170a)의 수보다 많을 수 있다. 예를 들어, 제1 공통 전압 배선들(160a)의 수 대 제1 구동 전압 배선들(170a)의 수가 2:1 일 수 있다. 예를 들어, 제1 공통 전압 배선들(160a)의 수 대 제1 구동 전압 배선들(170a)의 수가 3:1 일 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니며, 제1 공통 전압 배선들(160a)의 수 대 제1 구동 전압 배선들(170a)의 수가 N:1 일 수 있다 (단, N은 1보다 큰 자연수).
일 실시예에 따르면, 인접하는 제1 구동 전압 배선들(170a) 사이에 적어도 둘 이상의 제1 공통 전압 배선들(160a)이 배치될 수 있다. 예를 들어, 인접하는 제1 구동 전압 배선들(170a) 사이에 두 개의 제1 공통 전압 배선들(160a)이 배치될 수 있고, 인접하는 제1 구동 전압 배선들(170a) 사이에 세 개의 제1 공통 전압 배선들(160a)이 배치될 수 있다.
본 발명의 실시예에 따른 표시 장치(100)는 공통 전압 배선들(160) 및 구동 전압 배선들(170)을 그물망 구조로 배치하고, 제1 공통 전압 배선들(160a)의 수를 제1 구동 전압 배선들(170a)의 수보다 많게 배치함으로써, 공통 전압 배선들(160)의 저항을 낮출 수 있고, 크로스토크의 발생을 저감할 수 있다.
도 6은 도 4의 'A' 영역을 확대 도시한 평면도이고, 도 7은 도 6의 표시 장치를 I-I' 라인을 따라 자른 단면도이다.
도 6을 참조하면, 각 화소들(PX)에 전기적으로 연결되는 제1 공통 전압 배선들(160a) 및 제1 구동 전압 배선들(170a)은 제1 방향(D1)으로 연장될 수 있다. 각 화소들(PX)에 전기적으로 연결되는 제2 공통 전압 배선들(160b), 제2 구동 전압 배선들(170b) 및 데이터 배선들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
도 7을 참조하면, 표시 장치(100)는 기판(200), 버퍼층(210), 게이트 절연층(230), 층간 절연층(250), 제1 비아층(280a), 제2 비아층(280b), 제1 공통 전압 배선(160a), 제2 공통 전압 배선(160b), 데이터 배선(DL) 등을 포함할 수 있다.
층간 절연층(250) 상에 제2 공통 전압 배선(160b) 및 데이터 배선(DL)이 배치될 수 있다. 즉, 제2 공통 전압 배선(160b) 및 데이터 배선(DL)은 도 3에 도시된 소스 패턴(260a) 및 드레인 패턴(260b)과 동일한 층에 배치될 수 있다. 예를 들어, 제2 공통 전압 배선(160b), 데이터 배선(DL), 소스 패턴(260a) 및 드레인 패턴(260b)은 동일한 금속을 포함할 수 있다.
층간 절연층(250) 상에 제1 비아층(280a)이 배치될 수 있고, 제1 비아층(280a) 상에 제1 공통 전압 배선(160a)이 배치될 수 있다. 즉, 제1 공통 전압 배선(160a)은 도 3에 도시된 연결 패턴(270)과 동일한 층에 배치될 수 있다. 예를 들어, 제1 공통 전압 배선(160a) 및 연결 패턴(270)은 동일한 금속을 포함할 수 있다. 제1 공통 전압 배선(160a)은 제2 공통 전압 배선(160b) 및 데이터 배선(DL)과 중첩할 수 있다.
일 실시예에 따르면, 제1 공통 전압 배선(160a)은 제1 비아층(280a)의 일부를 제거하여 형성된 콘택홀을 통해 제2 공통 전압 배선(160b)과 전기적으로 연결될 수 있다.
제1 공통 전압 배선(160a)과 데이터 배선(DL) 사이에 존재하는 기생 커패시터로 인해, 제1 공통 전압 배선(160a)과 데이터 배선(DL) 간에 커플링 현상이 발생하게 된다.
본 발명의 실시예에 따른 표시 장치(100)는 도 4 및 도 5에 도시된 바와 같이 공통 전압 배선들(160) 및 구동 전압 배선들(170)을 그물망 구조로 배치하고, 제1 공통 전압 배선들(160a)의 수를 제1 구동 전압 배선들(170a)의 수보다 많게 배치함으로써, 상기 커플링 현상에 의한 크로스토크의 발생을 저감할 수 있다.
도 8은 도 6의 표시 장치를 II-II' 라인을 따라 자른 단면도이고, 도 9는 도 6의 표시 장치를 III-III' 라인을 따라 자른 단면도이다.
도 8을 참조하면, 표시 장치(100)는 기판(200), 버퍼층(210), 게이트 절연층(230), 층간 절연층(250), 제1 비아층(280a), 제2 비아층(280b), 제1 공통 전압 배선(160a), 제2 구동 전압 배선(170b) 등을 포함할 수 있다.
층간 절연층(250) 상에 제2 구동 전압 배선(170b)이 배치될 수 있다. 즉, 제2 구동 전압 배선(170b)은 도 3에 도시된 소스 패턴(260a) 및 드레인 패턴(260b)과 동일한 층에 배치될 수 있다. 예를 들어, 제2 구동 전압 배선(170b), 소스 패턴(260a) 및 드레인 패턴(260b)은 동일한 금속을 포함할 수 있다.
층간 절연층(250) 상에 제1 비아층(280a)이 배치될 수 있고, 제1 비아층(280a) 상에 제1 공통 전압 배선(160a)이 배치될 수 있다. 즉, 제1 공통 전압 배선(160a)은 도 3에 도시된 연결 패턴(270)과 동일한 층에 배치될 수 있다. 예를 들어, 제1 공통 전압 배선(160a) 및 연결 패턴(270)은 동일한 금속을 포함할 수 있다. 제1 공통 전압 배선(160a)은 제2 구동 전압 배선(170b)과 중첩할 수 있다. 또한, 제1 공통 전압 배선(160a)은 제2 구동 전압 배선(170b)과 전기적으로 연결되지 않을 수 있다.
도 9를 참조하면, 표시 장치(100)는 기판(200), 버퍼층(210), 게이트 절연층(230), 층간 절연층(250), 제1 비아층(280a), 제2 비아층(280b), 제1 구동 전압 배선(170a), 제2 구동 전압 배선(170b) 등을 포함할 수 있다.
층간 절연층(250) 상에 제2 구동 전압 배선(170b)이 배치될 수 있다. 즉, 제2 구동 전압 배선(170b)은 도 3에 도시된 소스 패턴(260a) 및 드레인 패턴(260b)과 동일한 층에 배치될 수 있다. 예를 들어, 제2 구동 전압 배선(170b), 소스 패턴(260a) 및 드레인 패턴(260b)은 동일한 금속을 포함할 수 있다.
층간 절연층(250) 상에 제1 비아층(280a)이 배치될 수 있고, 제1 비아층(280a) 상에 제1 구동 전압 배선(170a)이 배치될 수 있다. 즉, 제1 구동 전압 배선(170a)은 도 3에 도시된 연결 패턴(270)과 동일한 층에 배치될 수 있다. 예를 들어, 제1 구동 전압 배선(170a) 및 연결 패턴(270)은 동일한 금속을 포함할 수 있다. 제1 구동 전압 배선(170a)은 제2 구동 전압 배선(170b)과 중첩할 수 있다.
일 실시예에 따르면, 제1 구동 전압 배선(170a)은 제1 비아층(280a)의 일부를 제거하여 형성된 콘택홀을 통해 제2 구동 전압 배선(170b)과 전기적으로 연결될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
100: 표시 장치 110, 111: 표시부
160a: 제1 공통 전압 배선 160b: 제2 공통 전압 배선
170a: 제1 구동 전압 배선 170b: 제2 구동 전압 배선
PX: 화소 200: 기판
210: 버퍼층 220: 액티브층
230: 게이트 절연층 240: 게이트 전극
250: 층간 절연층 260a: 소스 전극
260b: 드레인 전극 270: 연결 전극
280a: 제1 비아층 280b: 제2 비아층
290: 하부 전극 310: 화소 정의막
320: 발광층 330: 상부 전극
340: 봉지층 TR: 트랜지스터
OLED: 유기 발광 소자

Claims (20)

  1. 표시부에 위치하는 복수의 화소들;
    상기 화소들에 전기적으로 연결되며, 제1 방향으로 연장되는 복수의 제1 공통 전압 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 제2 공통 전압 배선들을 포함하는 공통 전압 배선들; 및
    상기 화소들에 전기적으로 연결되며, 상기 제1 방향으로 연장되는 복수의 제1 구동 전압 배선들 및 상기 제2 방향으로 연장되는 복수의 제2 구동 전압 배선들을 포함하는 구동 전압 배선들을 포함하고,
    상기 제1 공통 전압 배선들의 수는 상기 제1 구동 전압 배선들의 수보다 많은, 표시 장치.
  2. 제1 항에 있어서, 상기 제1 공통 전압 배선들의 수 대 상기 제1 구동 전압 배선들의 수는 2:1인 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서, 상기 제1 공통 전압 배선들의 수 대 상기 제1 구동 전압 배선들의 수는 3:1인 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 화소들은,
    액티브층;
    상기 액티브층을 덮는 게이트 절연층;
    상기 게이트 절연층 상에 배치되는 게이트 전극;
    상기 게이트 전극을 덮는 층간 절연층;
    상기 층간 절연층 상에 배치되며, 상기 액티브층과 전기적으로 연결되는 드레인 패턴;
    상기 드레인 패턴 상에 배치되는 제1 비아층;
    상기 제1 비아층 상에 배치되는 제2 비아층; 및
    상기 제2 비아층 상에 배치되는 유기 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 화소들은,
    상기 드레인 패턴 상에 배치되며, 상기 드레인 패턴 및 상기 유기 발광 소자에 전기적으로 연결되는 연결 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제4 항에 있어서, 상기 제2 공통 전압 배선들 및 상기 제2 구동 전압 배선들은 상기 드레인 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  7. 제5 항에 있어서, 상기 제1 공통 전압 배선들 및 상기 제1 구동 전압 배선들은 상기 연결 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 화소들에 전기적으로 연결되며, 상기 제2 방향으로 연장되는 데이터 배선들을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제5 항에 있어서, 상기 데이터 배선들은 상기 제2 공통 전압 배선들 및 상기 제2 구동 전압 배선들과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  10. 제4 항에 있어서, 상기 제1 공통 전압 배선들 및 상기 제2 공통 전압 배선들은 상기 제1 비아층을 관통하는 콘택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  11. 제4 항에 있어서, 상기 제1 구동 전압 배선들 및 상기 제2 구동 전압 배선들은 상기 제1 비아층을 관통하는 콘택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서, 상기 공통 전압 배선들은 공통 전압을 인가하고, 상기 구동 전압 배선들은 구동 전압을 인가하는 것을 특징으로 하는 표시 장치.
  13. 표시부에 위치하는 복수의 화소들;
    상기 화소들에 전기적으로 연결되며, 제1 방향으로 연장되는 복수의 제1 공통 전압 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 제2 공통 전압 배선들을 포함하는 공통 전압 배선들; 및
    상기 화소들에 전기적으로 연결되며, 상기 제1 방향으로 연장되는 복수의 제1 구동 전압 배선들 및 상기 제2 방향으로 연장되는 복수의 제2 구동 전압 배선들을 포함하는 구동 전압 배선들을 포함하고,
    인접하는 제1 구동 전압 배선들 사이에 적어도 둘 이상의 제1 공통 전압 배선들이 배치되는, 표시 장치.
  14. 제13 항에 있어서, 상기 화소들은,
    액티브층;
    상기 액티브층을 덮는 게이트 절연층;
    상기 게이트 절연층 상에 배치되는 게이트 전극;
    상기 게이트 전극을 덮는 층간 절연층;
    상기 층간 절연층 상에 배치되며, 상기 액티브층과 전기적으로 연결되는 드레인 패턴;
    상기 드레인 패턴 상에 배치되는 제1 비아층;
    상기 제1 비아층 상에 배치되는 제2 비아층; 및
    상기 제2 비아층 상에 배치되는 유기 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 화소들은,
    상기 드레인 패턴 상에 배치되며, 상기 드레인 패턴 및 상기 유기 발광 소자에 전기적으로 연결되는 연결 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 제14 항에 있어서, 상기 제2 공통 전압 배선들 및 상기 제2 구동 전압 배선들은 상기 드레인 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  17. 제15 항에 있어서, 상기 제1 공통 전압 배선들 및 상기 제1 구동 전압 배선들은 상기 연결 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  18. 제14 항에 있어서, 상기 제1 공통 전압 배선들 및 상기 제2 공통 전압 배선들은 상기 제1 비아층을 관통하는 콘택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  19. 제14 항에 있어서, 상기 제1 구동 전압 배선들 및 상기 제2 구동 전압 배선들은 상기 제1 비아층을 관통하는 콘택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  20. 제13 항에 있어서, 상기 공통 전압 배선들은 공통 전압을 인가하고, 상기 구동 전압 배선들은 구동 전압을 인가하는 것을 특징으로 하는 표시 장치.
KR1020200132654A 2020-10-14 2020-10-14 표시 장치 KR20220049663A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200132654A KR20220049663A (ko) 2020-10-14 2020-10-14 표시 장치
US17/361,712 US20220115494A1 (en) 2020-10-14 2021-06-29 Display device
CN202111190578.4A CN114361215A (zh) 2020-10-14 2021-10-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200132654A KR20220049663A (ko) 2020-10-14 2020-10-14 표시 장치

Publications (1)

Publication Number Publication Date
KR20220049663A true KR20220049663A (ko) 2022-04-22

Family

ID=81077917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200132654A KR20220049663A (ko) 2020-10-14 2020-10-14 표시 장치

Country Status (3)

Country Link
US (1) US20220115494A1 (ko)
KR (1) KR20220049663A (ko)
CN (1) CN114361215A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102557315B1 (ko) * 2015-05-08 2023-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102389209B1 (ko) * 2015-09-16 2022-04-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102421711B1 (ko) * 2015-10-08 2022-07-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102469793B1 (ko) * 2017-12-29 2022-11-22 삼성디스플레이 주식회사 표시 장치
KR102500676B1 (ko) * 2018-02-02 2023-02-16 삼성디스플레이 주식회사 발광 표시 장치
KR102576093B1 (ko) * 2018-02-14 2023-09-11 삼성디스플레이 주식회사 생체 정보 센서 및 이를 포함하는 표시 장치
CN110911468A (zh) * 2019-12-11 2020-03-24 京东方科技集团股份有限公司 一种显示用基板及电致发光显示装置

Also Published As

Publication number Publication date
CN114361215A (zh) 2022-04-15
US20220115494A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
KR102662898B1 (ko) 유기 발광 표시 장치
US10418430B2 (en) Display device
KR101107178B1 (ko) 유기 발광 표시 장치
KR100830981B1 (ko) 유기 발광 표시 장치
USRE49592E1 (en) Organic light-emitting display device
JP2018097361A (ja) 有機発光表示装置およびその製造方法
KR101368006B1 (ko) 유기전계발광표시장치 및 이의 구동방법
CN116709828A (zh) 显示装置
US10950822B2 (en) Display device capable of improving light extraction efficiency
KR20190126963A (ko) 유기 발광 표시 장치
KR20180098447A (ko) 유기 발광 표시 장치
EP3852146A1 (en) Organic light emitting display device
KR20120041459A (ko) 백색 유기전계발광표시장치와 이의 제조방법
KR20200094264A (ko) 유기 발광 표시 장치
KR20190079309A (ko) 전계발광 표시장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102674308B1 (ko) 표시장치
KR20210018591A (ko) 표시 장치
KR20090042485A (ko) 유기전계발광표시장치 및 이의 구동방법
KR20220049663A (ko) 표시 장치
US10923536B2 (en) Organic el display device and method of manufacturing organic el display device
KR100778443B1 (ko) 유기 발광 표시 장치
US10903443B2 (en) Organic EL display device
KR101901758B1 (ko) 유기발광다이오드소자
KR20200087368A (ko) 유기 발광 표시 장치