CN116745919A - 显示装置和用于显示装置的制造方法 - Google Patents

显示装置和用于显示装置的制造方法 Download PDF

Info

Publication number
CN116745919A
CN116745919A CN202280009374.2A CN202280009374A CN116745919A CN 116745919 A CN116745919 A CN 116745919A CN 202280009374 A CN202280009374 A CN 202280009374A CN 116745919 A CN116745919 A CN 116745919A
Authority
CN
China
Prior art keywords
electrode
layer
light emitting
emitting element
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280009374.2A
Other languages
English (en)
Inventor
裵城槿
朴章淳
李政炫
郑达梭
许元亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116745919A publication Critical patent/CN116745919A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

该显示装置包括：第一发光元件，在第一图案与第二图案之间对准；第一对准电极，定位在第一图案上并且具有面对第一发光元件的第一倾斜表面；第一连接电极，与第一对准电极设置在同一层；以及第一电极和第二电极，分别连接到第一发光元件的两端。第一对准电极和第一连接电极中的每个包括顺序地堆叠的第一电极层和第二电极层，暴露第一电极层的接触孔形成在第一连接电极的第二电极层中，并且第一电极通过接触孔接触第一连接电极的第一电极层和第一连接电极的第二电极层的侧表面。

Description

显示装置和用于显示装置的制造方法
技术领域
本公开总体上涉及一种显示装置和制造显示装置的方法。
背景技术
最近，对信息显示的兴趣已经增加。因此，已经持续地进行显示装置的研究和开发。
发明内容
技术问题
本公开的一个或更多个实施例提供了一种其中可以减小电极的接触电阻和电阻-电容(RC)延迟的显示装置。
本发明的技术问题不限于上面所提及的技术问题，并且本领域技术人员将通过以下描述清楚地理解未提及的其它技术问题。
技术方案
根据本公开的一个或更多个实施例，提供了一种显示装置，该显示装置包括：发射区域和非发射区域，非发射区域在发射区域周围；第一图案和第二图案，在发射区域中彼此分开；第一发光元件，定位在第一图案与第二图案之间；第一对准电极，定位在第一图案上，第一对准电极具有与第一发光元件的第一端部相对的第一倾斜表面；第一连接电极，与第一对准电极在同一层；第一电极，电连接到第一发光元件的第一端部；第二电极，电连接到第一发光元件的第二端部；以及堤，定位在非发射区域处，堤限定发射区域，其中，第一对准电极和第一连接电极中的每个包括顺序地堆叠的第一电极层和第二电极层，其中，暴露第一电极层的接触孔在第一连接电极的第二电极层中，并且其中，第一电极通过接触孔与第一连接电极的第一电极层和第一连接电极的第二电极层的侧表面接触。
第一电极可以通过第一连接电极电连接到晶体管或电力线。
第一电极层的反射率可以高于第二电极层的反射率。第二电极层的电导率可以高于第一电极层的电导率。
第一电极层可以包括铝，并且第二电极层可以包括钼。
在第一对准电极的第一倾斜表面处，第一电极层可以被第二电极层暴露。
显示装置还可以包括在沿显示装置的厚度方向与第一发光元件叠置的位置处在第一对准电极与第一电极之间的第一绝缘层。在第一图案上，第一绝缘层的侧表面可以与第一对准电极的第二电极层的侧表面定位在同一平面处。
显示装置还可以包括定位在第二图案上的第二对准电极，第二对准电极具有与第一发光元件的第二端部相对的第二倾斜表面。
显示装置还可以包括与发射区域分开的分离区域，非发射区域置于分离区域与发射区域之间。分离区域可以由堤限定。第一连接电极可以定位在分离区域中。
第二电极可以与第一电极设置在不同层，绝缘层置于第二电极与第一电极之间。
显示装置还可以包括：第二发光元件，定位在第一图案与第二图案之间；第三电极，定位在第一电极与第二电极之间，第三电极通过第一发光元件和第二发光元件电连接在第一电极与第二电极之间；以及第三对准电极，与第二图案的一个区域叠置。
显示装置还可以包括：第三图案，与第一图案相对，第二图案置于第三图案与第一图案之间；第四对准电极，定位在第三图案上；第三发光元件和第四发光元件，第三发光元件和第四发光元件中的每个定位在第二图案与第三图案之间；第四电极，电连接在第二电极与第三电极之间；以及第五电极，电连接在第二电极与第四电极之间。
显示装置还可以包括：显示区域和非显示区域，非显示区域在显示区域周围；以及垫，定位在非显示区域中。显示区域可以包括发射区域和非发射区域。垫可以包括与第一对准电极通过同一工艺形成的第三连接电极和与第一电极通过同一工艺形成的垫电极。暴露第三连接电极的第一电极层的开口可以定位在第三连接电极的第二电极层处。垫电极可以通过开口与第三连接电极的第一电极层和第三连接电极的第二电极层的侧表面接触。
第二电极层的反射率可以高于第一电极层的反射率。第一电极层的电导率可以高于第二电极层的电导率。
第二电极层可以包括铝，并且第一电极层可以包括钼。
根据本公开的一个或更多个实施例，提供了一种制造显示装置的方法，该方法包括：在基体层上形成第一图案和第二图案；形成与第一图案叠置的第一对准电极、与第二图案叠置的第二对准电极以及第一连接电极，其中，第一对准电极、第二对准电极和第一连接电极中的每个包括第一电极层和形成在第一电极层上的第二电极层；在第一对准电极、第二对准电极和第一连接电极之上形成第一绝缘层；在第一图案与第二图案之间在第一绝缘层上使第一发光元件对准；形成与第一发光元件部分地叠置的第二绝缘图案；形成电连接到第一发光元件的第一端部的第一电极；以及形成电连接到第一发光元件的第二端部的第二电极，其中，形成第二绝缘图案的步骤包括：形成第二绝缘层；以及通过部分地蚀刻第二绝缘层和第一连接电极的第二电极层来形成第二绝缘图案和第二电极层的接触孔，并且其中，第一电极通过接触孔与第一连接电极的第一电极层和第一连接电极的第二电极层的侧表面接触。
第一电极层的反射率可以高于第二电极层的反射率。第二电极层的电导率可以高于第一电极层的电导率。
第一电极层可以包括铝，并且第二电极层可以包括钼。
形成第二绝缘图案的步骤可以包括：形成覆盖第一发光元件的第二绝缘层；以及共同地蚀刻第一绝缘层、第二绝缘层和第一对准电极的第二电极层。
在第一对准电极的与第一发光元件的第一端部相对的第一倾斜表面处，第一电极层可以被第二电极层暴露。
根据本公开的一个或更多个实施例，提供了一种制造显示装置的方法，该方法包括以下步骤：在基体层上形成第一图案和第二图案；形成与第一图案叠置的第一对准电极、与第二图案叠置的第二对准电极以及第一连接电极，其中，第一对准电极、第二对准电极和第一连接电极中的每个包括第一电极层和在第一电极层上的第二电极层；在第一对准电极与第二对准电极之间形成第一绝缘图案；在第一图案与第二图案之间在第一绝缘图案上使第一发光元件对准；形成与第一发光元件部分地叠置的第二绝缘图案；形成电连接到第一发光元件的第二端部的第二电极；以及形成电连接到第一发光元件的第一端部的第一电极，其中，形成第二电极的步骤包括：形成电极层；以及通过部分地蚀刻电极层和第一连接电极的第二电极层来形成第二电极和第二电极层的接触孔，并且其中，第一电极通过接触孔与第一连接电极的第一电极层和第一连接电极的第二电极层的侧表面接触。
其它实施例的具体事项包括在详细描述和附图中。
有益效果
根据本公开，对准电极和连接电极中的每个具有包括顺序地堆叠的第一电极层和第二电极层的多层结构，并且像素电极通过连接电极连接到晶体管(或电力线)。像素电极通过形成在第二电极层中的接触部(或接触孔)与连接电极的第一电极层和第二电极层(即，第二电极层的侧表面)接触。第一电极层和第二电极层中的一个具有相对高的电导率(或导电性)，并且第一电极层和第二电极层通过接触部与像素电极直接接触。由此，可以降低像素电极与连接电极之间的接触电阻和电阻-电容。
另外，第一电极层和第二电极层中的另一个具有相对高的反射率，并且从发光元件发射的光被第一电极层和第二电极层中的另一个朝向显示装置的前面反射。因此，从发光元件发射然后朝向显示装置的前面行进的光的比例(即，像素的发光率)可以保持为期望比例(例如，预定比例)。
根据实施例的效果不受上面所例示的内容的限制，并且更多不同的效果包括在说明书中。
附图说明
图1a是示出了根据本公开的一个或更多个实施例的发光元件的透视图。
图1b至图1d是示出了图1a中所示的发光元件的剖视图。
图2是示出了根据本公开的一个或更多个实施例的显示装置的平面图。
图3a至图3c是示出了包括在图2中所示的显示装置中的像素的电路图。
图4是示出了包括在图2中所示的显示装置中的像素的实施例的平面图。
图5a是示出了沿着图4中所示的线I-I’截取的像素的一个或更多个实施例的剖视图。
图5b是示出了沿着图4中所示的线II-II’截取的像素的一个或更多个实施例的剖视图。
图5c是示出了沿着图4中所示的线III-III’截取的像素的一个或更多个实施例的剖视图。
图6a是示出了包括在图2中所示的显示装置中的垫的一个或更多个实施例的平面图。
图6b是示出了沿着图6a中所示的线V-V’截取的垫的一个或更多个实施例的剖视图。
图7a至图7g是示出了制造图2中所示的显示装置的方法的一个或更多个实施例的剖视图。
图8a是示出了沿着图4中所示的线I-I’截取的像素的一个或更多个实施例的剖视图。
图8b是示出了沿着图4中所示的线II-II’截取的像素的一个或更多个实施例的剖视图。
图8c是示出了沿着图4中所示的线III-III’截取的像素的一个或更多个实施例的剖视图。
图8d是示出了沿着图6a中所示的线V-V’截取的垫的一个或更多个实施例的剖视图。
图8e是示出了沿着图6a中所示的线V-V’截取的垫的一个或更多个实施例的剖视图。
图9a至图9g是示出了制造图2中所示的显示装置的方法的一个或更多个实施例的剖视图。
图10a是示出了沿着图4中所示的线I-I’截取的像素的一个或更多个实施例的剖视图。
图10b是示出了沿着图4中所示的线II-II’截取的像素的一个或更多个实施例的剖视图。
图10c是示出了沿着图4中所示的线III-III’截取的像素的一个或更多个实施例的剖视图。
图10d是示出了沿着图6a中所示的线V-V’截取的垫的一个或更多个实施例的剖视图。
图11a至图11e是示出了制造图2中所示的显示装置的方法的一个或更多个实施例的剖视图。
具体实施方式
虽然仅详细示出了一些实施例，但是本公开不限于此，如本领域普通技术人员将理解的，各种改变和不同的形状可以应用于所示出的实施例。如在此所使用的，除非上下文另有明确说明，否则单数形式也意图包括复数形式。
本公开不限于下面所公开的实施例，并且可以以各种形式实现。下面所公开的每个实施例可以独立地实施或在实施之前与至少另一实施例组合。
在以下实施例和附图中，从描绘中省略了与本公开不直接相关的元件，附图中的各个元件之间的尺寸关系仅是为了易于理解而示出的，而不是为了限制实际比例。应注意的是，在对每个附图的元件赋予附图标记时，即使在不同的附图中示出了同样的元件，同样的附图标记也指同样的元件。
将理解的是，虽然在此可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的范围的情况下，在此所讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被命名为第二元件、第二组件、第二区域、第二层或第二部分。
为了易于描述，诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”、“上”、等的空间相对术语在此可以用于描述如附图中所示的一个元件或特征与其它元件或特征的关系。将理解的是，这种空间相对术语除涵盖附图中描绘的方位以外还意图涵盖装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”或“下面”的元件随后将被定向为“在”所述其它元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以涵盖上方和下方两个方位。装置可以被另外定向(例如，旋转90度或处于其它方位)，应相应地解释在此所使用的空间相对描述语。另外，还将理解的是，当层被称为“在”两个层“之间”时，它可以是所述两个层之间的唯一层，或者也可以存在一个或更多个居间层。
在此所使用的术语仅用于描述具体实施例的目的，并且不意图限制本公开。如在此所使用的，术语“基本上(基本)”、“约(大约)”和类似术语用作近似术语而不是程度术语，并且意图考虑本领域普通技术人员将认识到的测量值或计算值中的固有偏差。
如在此所使用的，除非上下文另有明确说明，否则单数形式“一”和“一个(种/者)”也意图包括复数形式。还将理解的是，术语“包括”和/或其变型当在本说明书中使用时说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。诸如“……中的至少一个(种/者)”的表述位于一列元件之后时，修饰整列元件，而不修饰该列中的个别元件。此外，当描述本公开的实施例时，“可以(可)”的使用指“本公开的一个或更多个实施例”。此外，术语“示例性”意图指示例或说明。如在此所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”、“结合到”另一元件或层或者“与”另一元件或层“相邻”时，它可以直接在所述另一元件或层上、直接连接到、直接结合到所述另一元件或层，或者与所述另一元件或层直接相邻，或者可以存在一个或更多个居间元件或层。相反，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”、“直接结合到”另一元件或层或者“与”另一元件或层“紧邻”时，不存在居间元件或层。
图1a是示出了根据本公开的一个或更多个实施例的发光元件的透视图。图1b至图1d是示出了图1a中所示的发光元件的剖视图。例如，图1b至图1d示出了图1a中所示的发光元件LD的构造的不同实施例。虽然在图1a至图1d中示出了具有圆柱形形状的棒型的发光元件LD，但是发光元件LD的种类(或类型)和/或形状不限于此。
参照图1a至图1d，发光元件LD包括第一半导体层SCL1、第二半导体层SCL2和置于第一半导体层SCL1与第二半导体层SCL2之间的活性层ACT。在一个或更多个实施例中，发光元件LD可以包括沿着长度L方向顺序地堆叠的第一半导体层SCL1、活性层ACT和第二半导体层SCL2。
发光元件LD可以设置为在一个方向上延伸的棒形状。当假设发光元件LD的延伸方向是长度L方向时，发光元件LD可以沿着长度L方向具有第一端部EP1和第二端部EP2。
第一半导体层SCL1和第二半导体层SCL2中的任何一个可以设置在发光元件LD的第一端部EP1处。另外，第一半导体层SCL1和第二半导体层SCL2中的另一个可以设置在发光元件LD的第二端部EP2处。在一个或更多个实施例中，第二半导体层SCL2可以设置在发光元件LD的第一端部EP1处，并且第一半导体层SCL1可以设置在发光元件LD的第二端部EP2处。
在一个或更多个实施例中，发光元件LD可以是通过蚀刻工艺等以棒形状制造的棒型发光元件(也被称为“棒型发光二极管”)。在本公开中，术语“棒形状”可以包括诸如圆柱体或多棱柱的在长度L方向上长(即，其长宽比大于1)的棒状形状或条状形状，并且其剖面的形状没有具体限制。例如，发光元件LD的长度L可以大于发光元件LD的直径D(或剖面的宽度)。
发光元件LD可以具有小至微米级或纳米级的程度的尺寸。在一个或更多个实施例中，发光元件LD可以具有在微米级或纳米级的范围内的直径D和/或长度L。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据使用发光元件作为光源的各种类型的装置(例如，显示装置等)的设计条件而不同地修改。
第一半导体层SCL1可以是第一导电型半导体层。例如，第一半导体层SCL1可以包括N型半导体层。在一个或更多个实施例中，第一半导体层SCL1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任何一种半导体材料，并且包括掺杂有第一导电型掺杂剂(诸如Si、Ge或Sn)的N型半导体层。另外，第一半导体层SCL1可以由各种材料形成。
活性层ACT形成在第一半导体层SCL1上，并且可以形成为单量子阱结构或多量子阱结构。活性层ACT的位置可以根据发光元件LD的种类(或类型)而不同地改变。活性层ACT可以发射具有400nm至900nm的波长的光，并且使用双异质结构。
掺杂有导电掺杂剂的覆层可以形成在活性层ACT的顶部和/或底部上。在一个或更多个实施例中，覆层可以形成为AlGaN层或InAlGaN层。在一个或更多个实施例中，诸如AlGaN或AlInGaN的材料可以用于形成活性层ACT。另外，活性层ACT可以由各种材料形成。
第二半导体层SCL2形成在活性层ACT上，并且可以包括具有与第一半导体层SCL1的类型不同的类型的半导体层。例如，第二半导体层SCL2可以包括P型半导体层。在一个或更多个实施例中，第二半导体层SCL2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且包括掺杂有第二导电型掺杂剂(诸如Mg)的P型半导体层。另外，第二半导体层SCL2可以由各种材料形成。
在一个或更多个实施例中，第一半导体层SCL1和第二半导体层SCL2可以在发光元件LD的长度L方向上具有不同的长度(或厚度)。在一个或更多个实施例中，沿着发光元件LD的长度L方向，第一半导体层SCL1可以具有比第二半导体层SCL2的长度(或厚度)长(或厚)的长度(或厚度)。因此，发光元件LD的活性层ACT可以定位得比靠近第二端部EP2更靠近第一端部EP1。
当作为阈值电压或更高电压的电压被施加在发光元件LD的两端之间时，发光元件LD在电子-空穴对在活性层ACT中复合的同时发射光。通过使用这种原理来控制发光元件LD的光发射，使得发光元件LD可以用作用于包括显示装置的像素的各种发光器件的光源。
在一个或更多个实施例中，除了第一半导体层SCL1、活性层ACT和第二半导体层SCL2之外，发光元件LD还可以包括附加的组件。例如，发光元件LD可以附加地包括设置在第一半导体层SCL1、活性层ACT和/或第二半导体层SCL2的一端处的至少一个磷光体层、至少一个活性层、至少一个半导体层和/或至少一个电极层。
例如，如图1c中所示，发光元件LD还可以包括设置在第二半导体层SCL2的一端处的电极层ETL1。电极层ETL1可以定位在发光元件LD的第一端部EP1处。
另外，如图1d中所示，发光元件LD还可以包括设置在第一半导体层SCL1的一端处的另一电极层ETL2。在一个或更多个实施例中，电极层ETL1和ETL2可以设置在发光元件LD的第一端部EP1和第二端部EP2处。
电极层ETL1和ETL2可以是欧姆接触电极，但是本公开不限于此。例如，电极层ETL1和ETL2可以是肖特基接触电极。
电极层ETL1和ETL2可以包括金属或金属氧化物。在一个或更多个实施例中，电极层ETL1和ETL2可以包括铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、它们的任何氧化物或合金以及氧化铟锡(ITO)中的一种或混合物。电极层ETL1和ETL2可以包括相同的材料或不同的材料。
电极层ETL1和ETL2可以是基本上透明或半透明的。因此，在发光元件LD中产生的光可以通过透射过电极层ETL1和ETL2而发射到发光元件LD的外部。在一个或更多个实施例中，当在发光元件LD中产生的光不透射过电极层ETL1和ETL2，而是通过除了发光元件LD的两个端部之外的区域发射到发光元件LD的外部时，电极层ETL1和ETL2可以是不透明的。
在一个或更多个实施例中，发光元件LD还可以包括设置在发光元件LD的表面(例如，外周或圆周表面)上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面(例如，外周或圆周表面)上，以在至少活性层ACT的外表面(例如，外周或圆周表面)周围(或者围绕至少活性层ACT的外表面(例如，外周或圆周表面))。另外，绝缘膜INF还可以在第一半导体层SCL1和第二半导体层SCL2的一个区域周围(或者围绕第一半导体层SCL1和第二半导体层SCL2的一个区域)。
当发光元件LD包括电极层ETL1和ETL2时，绝缘膜INF可以至少部分地在电极层ETL1和ETL2的外表面(例如，外周或圆周表面)周围(或者至少部分地围绕电极层ETL1和ETL2的外表面(例如，外周或圆周表面))，或者可以不围绕电极层ETL1和ETL2的外表面(例如，外周或圆周表面)。即，绝缘膜INF可以选择性地形成在电极层ETL1和ETL2的表面上。
绝缘膜INF可以暴露发光元件LD的在发光元件LD的长度L方向上的两个端部。例如，绝缘膜INF可以在发光元件LD的第一端部EP1和第二端部EP2处暴露第一半导体层SCL1和第二半导体层SCL2以及电极层ETL1和ETL2中的至少一个。可选地，在一个或更多个实施例中，绝缘膜INF可以不设置在发光元件LD中。
当绝缘膜INF设置为覆盖发光元件LD的表面(例如，外周或圆周表面)(例如，活性层ACT的外表面(例如，外周或圆周表面))时，绝缘膜INF可以防止活性层ACT与至少一个电极(例如，稍后将描述的对准电极和/或像素电极)短路。因此，可以确保发光元件LD的电稳定性。
绝缘膜INF可以包括透明绝缘材料。例如，绝缘膜INF可以包括SiO2或未确定的氧化硅(SiOx)、Si3N4或未确定的氮化硅(SiNx)、Al2O3或未确定的氧化铝(AlxOy)以及TiO2或未确定的氧化钛(TiOx)之中的至少一种绝缘材料，但是本公开不限于此。即，构成绝缘膜INF的材料没有具体限制。
当绝缘膜INF设置在发光元件LD的表面上时，可以减少发光元件LD的表面缺陷或使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和效率。此外，当绝缘膜INF形成在每个发光元件LD中时，即使当多个发光元件LD密集地设置时，绝缘膜INF也可以防止在多个发光元件LD之间发生不希望的短路。
在本公开的一个或更多个实施例中，发光元件LD可以通过表面处理工艺制造。例如，当多个发光元件LD混合在要供应到每个发射区域(例如，每个像素的发射区域)的液体溶液(或溶剂)中时，可以将每个发光元件LD进行表面处理，使得发光元件LD不在溶液中非均匀地聚集，而是均匀地分散在溶液中。在与此相关的非限制性实施例中，绝缘膜INF本身可以通过使用疏水材料形成为疏水层，或者由疏水材料制成的疏水层可以附加地形成在绝缘膜上。
绝缘膜INF可以被构造为单个层或多层。例如，绝缘膜INF可以被构造为双层。
绝缘膜INF可以在至少一个区域(例如，绝缘膜INF的上部区域和下部区域中的至少一个)中被部分地蚀刻。绝缘膜INF可以在其至少一个区域中具有圆滑的形状，但是本公开不限于此。
例如，在绝缘膜INF的上部区域和下部区域中的至少一个中，可以部分地或完全地去除绝缘膜INF。因此，第一半导体层SCL1、第二半导体层SCL2以及电极层ETL1和ETL2中的至少一个可以被部分地暴露。
发光元件LD可以用于需要光源的包括显示装置的各种类型的装置。例如，当多个发光元件LD设置在显示面板的每个像素中时，发光元件LD可以用于每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于诸如照明装置的需要光源的其它类型的装置。
图2是示出了根据本公开的一个或更多个实施例的显示装置的平面图。在图2中，显示装置DD被示出为可以使用图1a至图1d中所示的实施例中所描述的发光元件LD作为光源的电子装置的示例。例如，将基于显示面板DP示出显示装置DD的结构。例如，显示面板DP的每个像素PXL可以包括至少一个发光元件LD。
为了方便起见，在图2中，将基于显示区域DA简要地示出显示面板DP的结构。然而，在一个或更多个实施例中，可以在显示面板DP中进一步设置附图中未示出的至少一个驱动电路和线。
参照图2，根据本公开的一个或更多个实施例的显示面板DP可以包括基体层BSL和设置在基体层BSL上的像素PXL。
显示面板DP可以具有各种形状。在一个或更多个实施例中，显示面板DP可以设置为矩形板形状，但是本公开不限于此。例如，显示面板DP可以具有诸如圆形形状或椭圆形形状的形状。此外，显示面板DP可以包括有棱角的拐角和/或弯曲的拐角。为了方便起见，在图2中，示出了显示面板DP具有矩形板形状。另外，显示面板DP的长边的延伸方向(例如，横向方向)被指定为第一方向DR1，并且显示面板DP的短边的延伸方向(例如，纵向方向)被指定为第二方向DR2。
显示面板DP和用于形成显示面板DP的基体层BSL可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NA。显示区域DA可以构成其上显示有图像的屏幕或区域，并且非显示区域NA可以是显示面板DP的除了显示区域DA之外的其它区域。在一个或更多个实施例中，非显示区域NA可以在显示区域DA的外周周围(或围绕显示区域DA的外周)。
像素PXL可以在基体层BSL上设置在显示区域DA中。在一个或更多个实施例中，显示区域DA可以包括其中设置有相应的像素PXL的多个像素区域。
非显示区域NA可以设置在显示区域DA的外围处。连接到显示区域DA的像素PXL的各种线、垫(pad，或被称为“焊盘”)和/或内置电路可以设置在非显示区域NA中。非显示区域NA可以包括垫区域PDA，并且垫PAD可以设置在垫区域PDA中。例如，垫PAD可以连接到安装在柔性电路板(FCB)上的驱动电路(诸如源极驱动器和/或时序控制器)。当显示面板DP连接到多个源极驱动器时，垫区域PDA可以分别与源极驱动器对应。
像素PXL通过数据线DL连接到垫PAD，并且可以从源极驱动器接收数据信号。当内置电路(例如，栅极驱动器)设置在显示面板DP中时，内置电路可以连接到垫PAD。在图2中，示出了垫PAD(或垫区域PDA)仅设置在显示面板DP的下侧处，但是本公开不限于此。例如，垫PAD可以设置在显示面板DP的上侧和下侧中的每个处。
在本公开的实施例的描述中，术语“连接(或结合)”可以包含性地意指物理和/或电连接(或结合)。此外，术语“连接(或结合)”可以包含性地意指直接或间接连接(或结合)以及一体或非一体连接(或结合)。
在一个或更多个实施例中，发射不同颜色的光的至少两种像素PXL可以设置在显示区域DA中。另外，构造有不同颜色的像素PXL的每个像素单元可以彼此相邻设置。
在一个或更多个实施例中，每个像素PXL可以被设定为期望颜色(例如，预定颜色)的像素，并且可以包括产生期望颜色(例如，预定颜色)的光的发光元件LD。在一个或更多个实施例中，至少一些像素PXL可以包括产生第一颜色的光的发光元件LD，并且将第一颜色的光转换为第二颜色的光的光转换层可以设置在像素PXL的上部处。因此，可以通过使用至少一些像素PXL来产生第二颜色的光。
像素PXL可以包括被合适的控制信号(例如，预定控制信号)(例如，扫描信号和/或数据信号)和/或电源(例如，预定电源)(例如，第一电源和/或第二电源)驱动的至少一个光源。在一个或更多个实施例中，光源可以包括根据图1a至图1d中所示的实施例的至少一个发光元件LD，例如，具有小至纳米级或微米级的程度的尺寸的至少一个棒型的发光元件LD。另外，各种类型的发光元件LD可以用作像素PXL的光源。例如，在一个或更多个实施例中，每个像素PXL的光源可以通过使用具有核-壳结构的发光元件LD来构造。
此外，像素PXL可以具有根据下面将描述的各种实施例之中的至少一个实施例的结构。例如，每个像素PXL可以具有将被描述的实施例之中的任何一个实施例应用到的结构，或者具有至少两个实施例的组合应用到的结构。
在一个或更多个实施例中，像素PXL可以被构造为有源像素，但是本公开不限于此。例如，像素PXL可以被构造为使用各种结构和/或驱动方法的无源或有源发光显示装置的像素。
图3a至图3c是示出了包括在图2中所示的显示装置DD中的像素PXL的电路图。例如，图3a至图3c示出了可以应用于有源显示装置的像素PXL的一个或更多个实施例，并且示出了与发光单元EMU的结构相关的不同实施例。
在一个或更多个实施例中，图3a至图3c中所示的像素PXL中的每个可以是设置在图2中所示的显示区域DA中的像素PXL中的任何一个。另外，设置在显示区域DA中的像素PXL可以具有彼此基本上相同或相似的结构。
参照图3a至图3c，像素PXL可以包括用于产生具有与数据信号对应的亮度的光的发光单元EMU。此外，像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以电连接在第一电源VDD与发光单元EMU之间。此外，像素电路PXC可以电连接到对应的像素PXL的扫描线SL和数据线DL，以与分别从扫描线SL和数据线DL供应的扫描信号和数据信号对应来控制发光单元EMU的操作。此外，像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1电连接在第一电源VDD与发光单元EMU的第一像素电极ELT1之间。另外，第一晶体管M1的栅电极电连接到第一节点N1。第一晶体管M1对应于第一节点N1处的电压来控制供应到发光单元EMU的驱动电流。即，第一晶体管M1可以是用于控制像素PXL的驱动电流的驱动晶体管。
在一个或更多个实施例中，第一晶体管M1可以选择性地包括下金属层BML(也被称为“下电极”、“背栅电极”或“下光阻挡层”)。第一晶体管M1的栅电极和下金属层BML可以彼此叠置并且绝缘层置于第一晶体管M1的栅电极和下金属层BML之间。在一个或更多个实施例中，下金属层BML可以电连接到一个电极(例如，第一晶体管M1的源电极或漏电极)。
当第一晶体管M1包括下金属层BML时，可以应用用于通过在驱动像素PXL时将反向偏置电压施加到第一晶体管M1的下金属层BML来在负方向或正方向上移位第一晶体管M1的阈值电压的反向偏置技术(或同步技术)。在一个或更多个实施例中，通过将下金属层BML连接到第一晶体管M1的源电极来应用源极同步技术，使得第一晶体管M1的阈值电压可以在负方向或正方向上移位。另外，当下金属层BML设置在构成第一晶体管M1的沟道的半导体图案的底部时，下金属层BML用作光阻挡图案，从而使第一晶体管M1的操作特性稳定。然而，下金属层BML的功能和/或应用方法不限于此。
第二晶体管M2电连接在数据线DL与第一节点N1之间。另外，第二晶体管M2的栅电极电连接到扫描线SL。第二晶体管M2在当从扫描线SL供应具有栅极导通电压(例如，高电平电压)的扫描信号时导通，以使数据线DL和第一节点N1电连接。
针对每个帧周期，对应帧的数据信号被供应到数据线DL。在其中供应具有栅极导通电压的扫描信号期间，数据信号通过导通的第二晶体管M2被传输到第一节点N1。即，第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极电连接到第一节点N1，存储电容器Cst的另一个电极电连接到第一晶体管M1的第二电极(例如，源电极)。存储电容器Cst在每个帧周期期间充入有与供应到第一节点N1的数据信号对应的电压(或保持与供应到第一节点N1的数据信号对应的电荷)。
第三晶体管M3电连接在发光单元EMU的第一像素电极ELT1(或第一晶体管M1的第二电极)与感测线SENL之间。另外，第三晶体管M3的栅电极电连接到感测信号线SSL。第三晶体管M3可以根据供应到感测信号线SSL的感测信号将施加到第一像素电极ELT1的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值来提取特性信息(例如，第一晶体管M1的阈值电压等)。所提取的特征信息可以用于转换图像数据，使得补偿像素PXL之间的特性偏差。
虽然在图3a至图3c中已经示出了包括在像素电路PXC中的晶体管全部用N型晶体管实现的情况，但是本公开不限于此。即，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以被改变为P型晶体管。
另外，像素PXL的结构和驱动方法可以不同地改变。例如，除了图3a至图3c中所示的实施例之外，像素电路PXC可以被构造为具有各种结构和/或各种驱动方法的像素电路。
在一个或更多个实施例中，像素电路PXC可以不包括第三晶体管M3。此外，像素电路PXC还可以包括诸如用于补偿第一晶体管M1的阈值电压等的补偿晶体管、用于使第一节点N1和/或发光单元EMU的第一像素电极ELT1的电压初始化的初始化晶体管、用于控制驱动电流被供应到发光单元EMU的时段的发射控制晶体管和/或用于使第一节点N1的电压升压的升压电容器的其它电路元件。
在一个或更多个实施例中，当像素PXL是无源发光显示装置的像素时，可以省略像素电路PXC。发光单元EMU可以直接连接到扫描线SL、数据线DL、第一电力线PL1、第二电力线PL2以及/或者另一信号线或电力线。
发光单元EMU可以包括电连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD(例如，多个发光元件LD)。
例如，发光单元EMU可以包括通过像素电路PXC和第一电力线PL1电连接到第一电源VDD的第一像素电极ELT1(也被称为“第一电极”或“第一接触电极”)、通过第二电力线PL2电连接到第二电源VSS的第二像素电极ELT2(也被称为“第二电极”或“第二接触电极”)以及电连接在第一像素电极ELT1与第二像素电极ELT2之间的多个发光元件LD。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发射光。在一个或更多个实施例中，第一电源VDD可以被设定为高电位电源，并且第二电源VSS可以被设定为低电位电源。
在一个或更多个实施例中，如图3a中所示的实施例中所示，发光单元EMU可以包括在同一方向上彼此并联连接在第一像素电极ELT1与第二像素电极ELT2之间的多个发光元件LD。例如，每个发光元件LD可以包括通过第一像素电极ELT1、像素电路PXC和第一电力线PL1电连接到第一电源VDD的第一端部EP1(例如，P型端部)以及通过第二像素电极ELT2和第二电力线PL2电连接到第二电源VSS的第二端部(例如，N型端部)。即，发光元件LD可以在正向方向上并联连接第一像素电极ELT1与第二像素电极ELT2之间。
在正向方向上连接在第一电源VDD与第二电源VSS之间的发光元件LD可以分别构成有效光源。这些有效光源可以构成像素PXL的发光单元EMU。
发光元件LD的第一端部EP1可以通过发光单元EMU的一个电极(例如，第一像素电极ELT1)共同地连接到像素电路PXC，并且通过像素电路PXC和第一电力线PL1电连接到第一电源VDD。另外，发光元件LD的第二端部EP2可以通过发光单元EMU的另一电极(例如，第二像素电极ELT2)和第二电力线PL2共同地连接到第二电源VSS。
虽然在图3a中示出了其中像素PXL包括具有并联结构的发光单元EMU的实施例，但是本公开不限于此。例如，像素PXL可以包括具有串联结构或串联/并联结构的发光单元EMU。在一个或更多个实施例中，如图3b和图3c中所示的实施例中所示的，发光单元EMU可以包括分开地连接到多个串联级的多个发光元件LD。
参照图3b，发光单元EMU可以包括包含至少一个第一发光元件LD1的第一串联级和包含至少一个第二发光元件LD2的第二串联级。
第一串联级可以包括第一像素电极ELT1、第三像素电极ELT3(也被称为“第三电极”或“第三接触电极”)以及电连接在第一像素电极ELT1与第三像素电极ELT3之间的至少一个第一发光元件LD1。每个第一发光元件LD1可以在正向方向上连接在第一像素电极ELT1与第三像素电极ELT3之间。例如，第一发光元件LD1的第一端部EP1可以电连接到第一像素电极ELT1，并且第一发光元件LD1的第二端部EP2可以电连接到第三像素电极ELT3。第三像素电极ELT3可以构成将第一串联级和第二串联级彼此连接的第一中间电极IET1。
第二串联级可以包括第三像素电极ELT3、第二像素电极ELT2以及电连接在第三像素电极ELT3与第二像素电极ELT2之间的至少一个第二发光元件LD2。每个第二发光元件LD2可以在正向方向上连接在第三像素电极ELT3与第二像素电极ELT2之间。例如，第二发光元件LD2的第一端部EP1可以电连接到第三像素电极ELT3，并且第二发光元件LD2的第二端部EP2可以电连接到第二像素电极ELT2。
根据一个或更多个实施例，构成每个发光单元EMU的串联级的数量可以不同地改变。例如，如图3a至图3c中所示的一个或更多个实施例中所示，发光单元EMU可以包括分开地连接到四个串联级的多个发光元件LD。
参照图3c，发光单元EMU可以包括包含至少一个第一发光元件LD1的第一串联级、包含至少一个第二发光元件LD2的第二串联级、包含至少一个第三发光元件LD3的第三串联级以及包含至少一个第四发光元件LD4的第四串联级。
第一串联级可以包括第一像素电极ELT1、第三像素电极ELT3以及电连接在第一像素电极ELT1与第三像素电极ELT3之间的至少一个第一发光元件LD1。每个第一发光元件LD1可以在正向方向上连接在第一像素电极ELT1与第三像素电极ELT3之间。例如，第一发光元件LD1的第一端部EP1可以电连接到第一像素电极ELT1，并且第一发光元件LD1的第二端部EP2可以电连接到第三像素电极ELT3。
第二串联级可以包括第三像素电极ELT3、第四像素电极(也被称为“第四电极”或“第四接触电极”)以及电连接在第三像素电极ELT3与第四像素电极ELT4之间的至少一个第二发光元件LD2。每个第二发光元件LD2可以在正向方向上连接在第三像素电极ELT3与第四像素电极ELT4之间。例如，第二发光元件LD2的第一端部EP1可以电连接到第三像素电极ELT3，并且第二发光元件LD2的第二端部EP2可以电连接到第四像素电极ELT4。
第三串联级可以包括第四像素电极、第五像素电极(也被称为“第五电极”或“第五接触电极”)以及电连接在第四像素电极ELT4与第五像素电极ELT5之间的至少一个第三发光元件LD3。每个第三发光元件LD3可以在正向方向上连接在第四像素电极ELT4与第五像素电极ELT5之间。例如，第三发光元件LD3的第一端部EP1可以电连接到第四像素电极ELT4，并且第三发光元件LD3的第二端部EP2可以电连接到第五像素电极ELT5。
第四串联级可以包括第五像素电极、第二像素电极ELT2以及电连接在第五像素电极ELT5与第二像素电极ELT2之间的至少一个第四发光元件LD4。每个第四发光元件LD4可以在正向方向上连接在第五像素电极ELT5与第二像素电极ELT2之间。例如，第四发光元件LD4的第一端部EP1可以电连接到第五像素电极ELT5，并且第四发光元件LD4的第二端部EP2可以电连接到第二像素电极ELT2。
即，在图3a至图3c中所示的实施例中，发光单元EMU可以包括至少一个串联级。每个串联级可以包括一对像素电极(例如，两个像素电极)和在正向方向上连接在该对像素电极之间的至少一个发光元件LD。构成发光单元EMU的串联级的数量和构成每个串联级的发光元件LD的数量没有具体限制。在一个或更多个实施例中，构成相应的串联级的发光元件LD的数量可以彼此相同或不同，并且发光元件LD的数量没有具体限制。
发光单元EMU的第一电极(例如，第一像素电极ELT1)可以是发光单元EMU的阳极电极。发光单元EMU的最后电极(例如，第二像素电极ELT2)可以是发光单元EMU的阴极电极。
发光单元EMU的其它电极(例如，图3b和图3c中所示的第三像素电极ELT3、第四像素电极ELT4和/或第五像素电极ELT5)可以构成中间电极。例如，第三像素电极ELT3可以构成第一中间电极IET1，第四像素电极ELT4可以构成第二中间电极IET2，并且第五像素电极ELT5可以构成第三中间电极IET3。
当发光元件LD如图3a中所示的实施例中所示地仅并联连接时，可以简化像素PXL的结构。当发光元件LD如图3b和图3c中所示的实施例中所示地以串联结构或串联/并联结构连接时，与相同数量的发光元件LD仅并联连接的实施例(例如，图3a中所示的实施例)相比，可以改善电力效率。另外，在发光元件LD以串联结构或串联/并联结构连接的像素PXL中，可以通过其它串联级的发光元件LD表达期望亮度(例如，预定亮度)。因此，可以降低将在像素PXL中发生黑点故障的可能性。
虽然在图3a至图3c中已经示出了发光元件LD以并联结构或串联/并联结构连接的实施例，但是本公开不限于此。例如，在一个或更多个实施例中，发光单元EMU可以通过仅串联连接发光元件LD来构造。
发光元件LD中的每个可以包括经由至少一个像素电极(例如，第一像素电极ELT1)、像素电路PXC和/或第一电力线PL1连接到第一电源VDD的第一端部EP1(例如，P型端部)以及经由至少另一电极(例如，第二像素电极ELT2)和第二电力线PL2连接到第二电源VSS的第二端部EP2(例如，N型端部)。即，发光元件LD可以在正向方向上连接在第一电源VDD与第二电源VSS之间。在正向方向上连接的发光元件LD可以构成发光单元EMU的有效光源。
当通过对应的像素电路PXC供应驱动电流时，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与要在对应帧中表达的灰度值对应的驱动电流供应到发光单元EMU。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发光单元EMU可以表达与驱动电流对应的亮度。
在一个或更多个实施例中，除了构成相应的有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源。在一个或更多个实施例中，在相反方向上布置或具有至少一个浮置端部的至少一个无效发光元件还可以连接到至少一个串联级。即使当在像素电极之间沿正向方向施加驱动电压时，无效发光元件也保持非激活状态。因此，无效发光元件可以保持基本上非发射状态。
图4是示出了包括在图2中所示的显示装置中的像素PXL的实施例的平面图。例如，基于像素PXL的包括如图3c中所示的实施例中所示的四个串联级的发光单元EMU，图4示出了像素PXL的像素区域PXA的实施例。
参照图2、图3c和图4，像素PXL可以包括发射区域EA、非发射区域NEA和分离区域SPA。例如，其中设置有每个像素PXL的像素区域PXA可以包括其中提供有和/或设置有发光元件LD的发射区域EA、在发射区域EA周围(例如，围绕发射区域EA)的非发射区域NEA以及与发射区域EA分开的分离区域SPA并且非发射区域NEA置于发射区域EA与分离区域SPA之间。
发射区域EA可以是包括发光元件LD以发射光的区域。非发射区域NEA可以是其中设置有在发射区域EA周围(例如，围绕发射区域EA)的堤BNK的区域。发射区域EA可以定位在堤BNK的第一开口OPA1中。分离区域SPA可以是在除了发射区域EA之外的其它像素区域PXA中定位在堤BNK的第二开口OPA2中的区域，并且具有在其中被切割的至少一个对准电极ALE。
像素PXL可以包括设置在至少发射区域EA中的像素电极ELT、电连接在像素电极ELT之间的发光元件LD、设置在与像素电极ELT对应的位置处的对准电极ALE以及设置在对准电极ALE的底部(或下方)处并且与对应的至少一个对准电极ALE叠置的图案BNP(或堤图案)。例如，像素PXL可以包括：第一像素电极ELT1至第五像素电极ELT5，至少设置在发射区域EA中；第一发光元件LD1至第四发光元件LD4，电连接在第一像素电极ELT1至第五像素电极ELT5之间；第一对准电极ALE1至第四对准电极ALE4，设置在第一像素电极ELT1至第五像素电极ELT5的底部处(或下方)，使得第一对准电极ALE1至第四对准电极ALE4中的每个与至少一个对应的像素电极ELT叠置；以及第一图案BNP1至第三图案BNP3，设置在第一对准电极ALE1至第四对准电极ALE4的底部处(或下方)，使得第一图案BNP1至第三图案BNP3中的每个与对应的至少一个对准电极ALE至少部分地叠置。此外，像素PXL还可以包括将第一像素电极ELT1电连接到像素电路PXC(见图3c)的第一连接电极ALE5(或第五对准电极)以及将第二像素电极ELT2电连接到第二电力线PL2(见图3c)的第二连接电极ALE6(或第六对准电极)。第一连接电极ALE5和第二连接电极ALE6可以与对准电极ALE通过同一工艺而包括与对准电极ALE(例如，ALE1至ALE4)相同的材料。在一个或更多个实施例中，第一连接电极ALE5可以与第一对准电极ALE1一体地形成，并且可以是第一对准电极ALE1的部分。类似地，第二连接电极ALE6可以与第二对准电极ALE2一体地形成，并且可以是第二对准电极ALE2的部分。
像素可以包括至少一对像素电极ELT、至少一对对准电极ALE和/或至少一对图案BNP，并且像素电极ELT、对准电极ALE和/或图案BNP中的每个的数量、形状、尺寸和布置结构可以根据像素PXL的结构(例如，参照图3a至图3c所描述的发光单元EMU)而不同地改变。
在一个或更多个实施例中，图案BNP、对准电极ALE、发光元件LD和像素电极ELT可以相对于基体层BSL(见图2)的其上形成有像素PXL的一个表面顺序地设置。在一个或更多个实施例中，对准电极ALE、图案BNP、发光元件LD和像素电极ELT可以相对于基体层BSL(见图2)的其上形成有像素PXL的一个表面顺序地设置。另外，构成像素PXL的电极图案和/或绝缘图案的位置和形成顺序地可以根据一个或更多个实施例不同地改变。稍后将详细描述像素PXL的剖面结构。
图案BNP可以设置在至少发射区域EA中。图案BNP可以在发射区域EA中沿着第一方向DR1彼此分开，并且图案BNP中的每个可以在第二方向DR2上延伸。在一个或更多个实施例中，第一方向DR1可以是横向方向或行方向，并且第二方向DR2可以是纵向方向或列方向。然而，本公开不限于此。
每个图案BNP(也被称为“壁图案”或“突起图案”)可以在发射区域EA中具有均匀的宽度。在一个或更多个实施例中，当在平面上观看时，第一图案BNP1、第二图案BNP2和第三图案BNP3中的每个可以在发射区域EA中呈具有恒定宽度的线性图案形状。
图案BNP可以具有彼此相等或不同的宽度。例如，第一图案BNP1和第三图案BNP3可以在至少发射区域EA中具有相同的宽度，并且可以彼此相对(或面对)并且第二图案BNP2置于第一图案BNP1与第三图案BNP3之间。在一个或更多个实施例中，第一图案BNP1和第三图案BNP3可以在发射区域EA中相对于第二图案BNP2彼此对称。
图案BNP可以以均匀的距离布置在发射区域EA中。例如，第一图案BNP1、第二图案BNP2和第三图案BNP3可以在发射区域EA中沿着第一方向DR1以与第一距离对应的恒定距离顺序地布置。
每个图案BNP可以在至少发射区域EA中与至少一个对准电极ALE部分地叠置。例如，第一图案BNP1可以设置在第一对准电极ALE1的底部处(或下方)以与第一对准电极ALE1的一个区域叠置，第二图案BNP2可以设置在第二对准电极ALE2和第三对准电极ALE3的底部处(或下方)以与第二对准电极ALE2和第三对准电极ALE3的一个区域叠置，并且第三图案BNP3可以设置在第四对准电极ALE4的底部处以与第四对准电极ALE4的一个区域叠置。
当图案BNP设置在对准电极ALE中的每个的一个区域的底部处(或下方)时，对准电极ALE中的每个的一个区域可以在其中形成有图案BNP的区域中沿像素PXL的上方向突出。因此，壁结构可以形成在发光元件LD的外围处。例如，壁结构可以形成在发射区域EA中以与发光元件LD的第一端部和第二端部相对(或面对)。
在一个或更多个实施例中，当图案BNP和/或对准电极ALE包括反射材料时，反射壁结构可以形成在发光元件LD的外围处。因此，从发光元件LD发射的光进一步在像素PXL的上方向(例如，显示面板DP的包括预定视角范围的正向方向)上定位(或定向)，从而改善像素PXL的光效率。
在一个或更多个实施例中，至少一个图案BNP可以从发射区域EA延伸到非发射区域NEA。至少一个图案BNP可以在非发射区域NEA与分离区域SPA之间的边界处与堤BNK的边缘区域(例如，相对于发射区域EA的下端边缘区域和/或上端边缘区域)叠置。例如，第二图案BNP2可以具有相对于发射区域EA竖直地对称的形状。然而，本公开不限于此。例如，在一个或更多个实施例中，第二图案BNP2甚至可以延伸到分离区域SPA。与第二图案BNP2类似，第一图案BNP1和第三图案BNP3可以从发射区域EA延伸到非发射区域NEA。在像素PXL的制造工艺中，可以在发射区域EA中在设置在第一图案至第三图案BNP1、BNP2和BNP3上的第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3与第四对准电极ALE4之间均匀地产生电场(以及根据电场的电渗透或交流电渗透(ACEO)现象)。例如，即使在发射区域EA的与非发射区域NEA相邻的边缘处也可以均匀地产生电场，并且发光元件LD可以更均匀地设置在第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3与第四对准电极ALE4之间。
对准电极ALE可以设置在至少发射区域EA中。对准电极ALE可以在发射区域EA中沿着第一方向DR1彼此分开，并且对准电极ALE中的每个可以在第二方向DR2上延伸。此外，对准电极ALE可以从发射区域EA经由非发射区域NEA延伸到分离区域SPA，并且可以在分离区域SPA中被切割。例如，第一对准电极ALE1至第四对准电极ALE4中的每个可以从发射区域EA延伸到分离区域SPA并且可以在分离区域SPA(或分离区域SPA中的去除区域RA)中被切割，以与相邻的像素PXL的对准电极ALE分离。在一个或更多个实施例中，对准电极ALE中的至少一个(例如，第二对准电极ALE2)在分离区域SPA中未被切割，而是可以一体地连接到相邻的像素PXL(例如，在第二方向DR2上的相邻的像素PXL)的第二对准电极ALE2。
第一连接电极ALE5和第二连接电极ALE6可以设置在至少分离区域SPA中，并且可以沿着第一方向DR1与对准电极ALE分开。例如，第一连接电极ALE5可以从第一对准电极ALE1的一个左侧点延伸到非发射区域NEA。第二连接电极ALE6可以设置在第四对准电极ALE4的右侧处。
第一连接电极ALE5和第二连接电极ALE6可以通过相应的接触部(或接触孔)电连接到像素电路PXC和/或电力线(例如，预定电力线)。例如，第一连接电极ALE5可以通过第一接触部CNT1(例如，见图5b)电连接到像素电路PXC(见图3c)和/或第一电力线PL1(见图3c)，并且第二连接电极ALE6可以通过第二接触部CNT2(例如，见图5b)电连接到第二电力线PL2(见图3c)。第一接触部CNT1和第二接触部CNT2可以形成在覆盖像素电路PXC(见图3c)的至少一个绝缘层(例如，图5b中所示的钝化层PSV)中。
第一接触部CNT1和第二接触部CNT2可以形成在分离区域SPA或非发射区域NEA中。例如，第一接触部CNT1可以形成在非发射区域NEA中，并且第二接触部CNT2可以形成在分离区域中。第一接触部CNT1和第二接触部CNT2的位置不限于此，并且可以与像素电路PXC(或第一晶体管M1(见图3c))、第一电力线PL1和第二电力线PL2)的布置对应地不同地改变。第一连接电极ALE5和第二连接电极ALE6的形状可以根据第一接触部CNT1和第二接触部CNT2的位置而不同地改变。
在一些实施例中，第一连接电极ALE5和第二连接电极ALE6可以通过接触部连接到任何一个像素电极ELT。例如，第一连接电极ALE5可以通过第五接触部CNT5(或第一接触孔)连接到第一像素电极ELT1，第二连接电极ALE6可以通过第六接触部CNT6(或第二接触孔)连接到第二像素电极ELT2。第五接触部CNT5和第六接触部CNT6可以设置在分离区域SPA中。例如，第五接触部CNT5和第六接触部CNT6可以形成在覆盖第一连接电极ALE5和第二连接电极ALE6(以及对准电极ALE)的至少一个绝缘层(例如，图5b中所示的第二绝缘层INS2和第一绝缘层INS1)中。此外，如稍后将参照图5b进行描述的，当第一连接电极ALE5和第二连接电极ALE6(以及对准电极ALE(例如，ALE1、ALE2、ALE3和ALE4))具有包括多个电极层的多层结构(例如，双层结构)时，第五接触部CNT5和第六接触部CNT6可以形成在多个电极层之中的一个电极层中。在一个或更多个实施例中，当第一连接电极ALE5和第二连接电极ALE6包括顺序地堆叠的第一电极层和第二电极层时，第五接触部CNT5和第六接触部CNT6可以形成在第二电极层中。第一像素电极ELT1可以与第一连接电极ALE5的第一电极层(或第一电极层的被第五接触部CNT5暴露的顶表面)和第二电极层的侧表面接触，并且第二像素电极ELT2可以与第二连接电极ALE6的第一电极层和第二电极层的侧表面接触。因为第一像素电极ELT1和第二像素电极ELT2与第一连接电极ALE5和第二连接电极ALE6之间的接触面积相对增加，所以可以减小第一像素电极ELT1和第二像素电极ELT2与第一连接电极ALE5和第二连接电极ALE6之间的接触电阻，并且可以减少或防止由接触电阻引起的故障(或者由接触电阻、电阻-电容延迟引起的信号衰减)。另外，当第一电极层和第二电极层中的一个具有相对高的电导率(或导电性)时，可以进一步降低接触电阻和电阻-电容延迟。
对准电极ALE中的至少一些可以通过接触部连接到像素电路PXC和/或电力线(例如，预定电力线)。例如，第一对准电极ALE1可以通过第一虚设对准电极ALE_D1和第三接触部CNT3连接到第一电力线PL1(见图3c)，并且第四对准电极ALE4可以通过第二虚设对准电极ALE_D2和第四接触部CNT4连接到第一电力线PL1。第二对准电极ALE2和第三对准电极ALE3可以通过第三虚设对准电极ALE_D3和虚设接触部CNT_D连接到第二电力线PL2(见图3c)。例如，第一对准电极ALE1至第四对准电极ALE4中的每个可以在分离区域SPA(或分离区域SPA中的去除区域RA)中被切割，以与第一电力线PL1和第二电力线PL2分离。即，第一电力线PL1和第二电力线PL2可以用于减小在对准电极ALE之间使发光元件LD对准的工艺中的线电阻，并且可以在布置发光元件LD之后切断对准电极ALE与第一电力线PL1和第二电力线PL2之间的连接。
每个对准电极ALE可以定位在图案BNP中的一个上。例如，第一对准电极ALE1可以定位在第一图案BNP1的一个区域上，第二对准电极ALE2和第三对准电极ALE3可以定位在第二图案BNP2的不同区域上，并且第四对准电极ALE4可以定位在第三图案BNP3的一个区域上。在一个或更多个实施例中，当第三对准电极ALE3定位在第一对准电极ALE1与第二对准电极ALE2之间时，第三对准电极ALE3可以定位在第二图案BNP2的左区域上，并且第二对准电极ALE2可以定位在第二图案BNP2的右区域上。虽然在图4中示出了第一对准电极ALE1与第一图案BNP1部分地叠置并且第四对准电极ALE4与第三图案BNP3部分地叠置的情况，但是本公开不限于此。例如，第一对准电极ALE1可以覆盖第一图案BNP1，并且第四对准电极ALE4可以覆盖第三图案BNP3。
每个对准电极ALE可以在发射区域EA中具有均匀的宽度。在一个或更多个实施例中，当在平面上观看时，第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4中的每个可以在发射区域EA中呈具有恒定宽度的线性图案形状。对准电极ALE可以具有彼此相等或不同的宽度。
此外，每个对准电极ALE可以在发射区域EA中沿着第二方向DR2连续地形成。例如，每个对准电极ALE可以在第二方向DR2上延伸而不在发射区域EA中被切割。
彼此相邻的一对对准电极ALE可以在使发光元件LD对准的工艺中被供应有不同的信号，并且可以在发射区域EA中以均匀的距离彼此分开。另外，当假设至少两对对准电极ALE设置在发射区域EA中时，每对对准电极ALE可以以相同的距离彼此分开。
例如，将假设第一对准电极ALE1、第三对准电极ALE3、第二对准电极ALE2和第四对准电极ALE4沿着第一方向DR1顺序地布置在发射区域EA中，第一对准电极ALE1和第三对准电极ALE3形成要被供应有不同的对准信号的一对，并且第二对准电极ALE2和第四对准电极ALE4形成要被供应有不同的对准信号的一对。在发射区域EA中，第一对准电极ALE1和第三对准电极ALE3可以沿着第一方向DR1以与第二距离对应的恒定距离彼此分开，并且第二对准电极ALE2和第四对准电极ALE4也可以沿着第一方向DR1以与第二距离对应的恒定距离彼此分开。
在一个或更多个实施例中，在制造像素PXL的工艺期间，在使发光元件LD对准的工艺中，第二对准电极ALE2和第三对准电极ALE3可以被供应有相同的信号。第二对准电极ALE2和第三对准电极ALE3可以以等于或不同于第二距离的距离彼此分开。此外，在使发光元件LD对准的工艺中，第二对准电极ALE2和第三对准电极ALE3可以一体地或非一体地彼此连接。
在一个或更多个实施例中，每个对准电极ALE在非发射区域NEA和/或分离区域SPA中可以具有或可以不具有弯曲部，并且在除了发射区域EA之外的其它区域中的每个对准电极ALE的形状和/或尺寸没有具体限制。例如，对准电极ALE的形状和/或尺寸可以在非发射区域NEA和/或分离区域SPA中不同地改变。
发光元件LD中的每个可以设置在一对图案BNP之间，并且可以连接在一对像素电极ELT之间。
例如，每个第一发光元件LD1可以设置在第一图案BNP1与第二图案BNP2之间，以电连接在第一像素电极ELT1与第三像素电极ELT3之间，并且每个第二发光元件LD2可以设置在第一图案BNP1与第二图案BNP2之间，以电连接在第三像素电极ELT3与第四像素电极ELT4之间。在一个或更多个实施例中，每个第一发光元件LD1可以在第一图案BNP1与第二图案BNP2之间的区域中设置在下端区域中，并且第一发光元件LD1的第一端部EP1和第二端部EP2可以分别连接到第一像素电极ELT1和第三像素电极ELT3。另外，每个第二发光元件LD2可以在第一图案BNP1与第二图案BNP2之间的区域中设置在上端区域中，并且第二发光元件LD2的第一端部EP1和第二端部EP2可以分别连接到第三像素电极ELT3和第四像素电极ELT4。
类似地，每个第三发光元件LD3可以设置在第二图案BNP2与第三图案BNP3之间，以电连接在第四像素电极ELT4与第五像素电极ELT5之间，并且每个第四发光元件LD4可以设置在第二图案BNP2与第三图案BNP3之间，以电连接在第二像素电极ELT2与第五像素电极ELT5之间。在一个或更多个实施例中，每个第三发光元件LD3可以在第二图案BNP2与第三图案BNP3之间的区域中设置在上端区域中，并且第三发光元件LD3的第一端部EP1和第二端部EP2可以分别连接到第四像素电极ELT4和第五像素电极ELT5。另外，每个第四发光元件LD4可以在第二图案BNP2与第三图案BNP3之间的区域中设置在下端区域中，并且第四发光元件LD4的第一端部EP1和第二端部EP2可以分别连接到第五像素电极ELT5和第二像素电极ELT2。
在一个或更多个实施例中，第一发光元件LD1可以定位在发射区域EA的左下端区域中，并且第二发光元件LD2可以定位在发射区域EA的左上端区域中。第三发光元件LD3可以定位在发射区域EA的右上端区域中，并且第四发光元件LD4可以定位在发射区域EA的右下端区域中。然而，发光元件LD的布置和/或连接结构可以根据发光单元EMU的结构和/或串联级的数量而不同地改变。
像素电极ELT可以至少设置在发射区域EA中，并且像素电极ELT中的每个可以设置在与至少一个对准电极ALE和至少一个发光元件LD对应的位置处。例如，每个像素电极ELT可以形成在每个对准电极ALE和每个发光元件LD上以与对准电极ALE和发光元件LD叠置。因此，每个像素电极ELT可以电连接到至少发光元件LD。在一个或更多个实施例中，每个像素电极ELT可以在发射区域中连接到至少一个发光元件LD的一个端部。
第一像素电极ELT1可以形成在第一对准电极ALE1的第一区域(例如，下端区域)和第一发光元件LD1的第一端部EP1上，以电连接到第一发光元件LD1的第一端部EP1。例如，第一像素电极ELT1可以在发射区域EA中连接到第一发光元件LD1的第一端部EP1。
第二像素电极ELT2可以形成在第二对准电极ALE2的第一区域(例如，下端区域)和第四发光元件LD4的第二端部EP2上，以电连接到第四发光元件LD4的第二端部EP2。例如，第二像素电极ELT2可以在发射区域EA中连接到第四发光元件LD4的第二端部EP2。
此外，第二像素电极ELT2可以经由至少另一像素电极ELT和/或至少另一发光元件LD电连接到第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。在一个或更多个实施例中，第二像素电极ELT2可以经由第三像素电极ELT3、第二发光元件LD2、第四像素电极ELT4、第三发光元件LD3、第五像素电极ELT5和第四发光元件LD4电连接到第一发光元件LD1的第二端部EP2。
第三像素电极ELT3可以形成在第三对准电极ALE3的第一区域(例如，下端区域)和第一发光元件LD1的第二端部EP2上，以电连接到第一发光元件LD1的第二端部EP2。此外，第三像素电极ELT3可以形成在第一对准电极ALE1的第二区域(例如，上端区域)和第二发光元件LD2的第一端部EP1上，以电连接到第二发光元件LD2的第一端部EP1。例如，第三像素电极ELT3可以在发射区域EA中连接到第一发光元件LD1的第二端部EP2和第二发光元件LD2的第一端部EP1。
为此，第三像素电极ELT3可以具有弯曲形状。例如，第三像素电极ELT3可以具有其中第三像素电极ELT3在其中布置有至少一个第一发光元件LD1的区域与其中布置有至少一个第二发光元件LD2的区域之间的边界处变形或弯曲的结构。
此外，第三像素电极ELT3可以定位在第一像素电极ELT1与第二像素电极ELT2之间，并且可以通过发光元件LD电连接在第一像素电极ELT1与第二像素电极ELT2之间。例如，第三像素电极ELT3可以通过至少一个第一发光元件LD1连接到第一像素电极ELT1，并且可以通过至少一个第二发光元件LD2、第四像素电极ELT4、至少一个第三发光元件LD3、第五像素电极ELT5和至少一个第四发光元件LD4连接到第二像素电极ELT2。
第四像素电极ELT4可以形成在第三对准电极ALE3的第二区域(例如，上端区域)和第二发光元件LD2的第二端部EP2上，以电连接到第二发光元件LD2的第二端部EP2。此外，第四像素电极ELT4可以形成在第四对准电极ALE4的第二区域(例如，上端区域)和第三发光元件LD3的第一端部EP1上，以电连接到第三发光元件LD3的第一端部EP1。例如，第四像素电极ELT4可以在发射区域EA中连接到第二发光元件LD2的第二端部EP2和第三发光元件LD3的第一端部EP1。
为此，第四像素电极ELT4可以具有弯曲形状。例如，第四像素电极ELT4可以具有第四像素电极ELT4在其中布置有至少一个第二发光元件LD2的区域与其中布置有至少一个第三发光元件LD3的区域之间的边界处或其外围处变形或弯曲的结构。在一个或更多个实施例中，第四像素电极ELT4不延伸到非发射区域NEA，而是可以仅形成在发射区域EA中。然而，本公开不限于此。
此外，第四像素电极ELT4可以通过发光元件LD电连接在第一像素电极ELT1与第二像素电极ELT2之间。例如，第四像素电极ELT4可以通过至少一个第一发光元件LD1、第三像素电极ELT3和/或至少一个第二发光元件LD2连接到第一像素电极ELT1，并且可以通过至少一个第三发光元件LD3、第五像素电极ELT5和/或至少一个第四发光元件LD4连接到第二像素电极ELT2。
第五像素电极ELT5可以形成在第二对准电极ALE2的第二区域(例如，上端区域)和第三发光元件LD3的第二端部EP2上，以电连接到第三发光元件LD3的第二端部EP2。此外，第五像素电极ELT5可以形成在第四对准电极ALE4的第一区域(例如，下端区域)和第四发光元件LD4的第一端部EP1上，以电连接到第四发光元件LD4的第一端部EP1。例如，第五像素电极ELT5可以在发射区域EA中连接到第三发光元件LD3的第二端部EP2和第四发光元件LD4的第一端部EP1。
为此，第五像素电极ELT5可以具有弯曲形状。例如，第五像素电极ELT5可以具有第五像素电极ELT5在其中布置有至少一个第三发光元件LD3的区域与其中布置有至少一个第四发光元件LD4的区域之间的边界处变形或弯曲的结构。
此外，第五像素电极ELT5可以通过发光元件LD电连接在第一像素电极ELT1与第二像素电极ELT2之间。例如，第五像素电极ELT5可以通过至少一个第一发光元件LD1、第三像素电极ELT3、至少一个第二发光元件LD2、第四像素电极ELT4和/或至少一个第三发光元件LD3连接到第一像素电极ELT1，并且可以通过至少一个第四发光元件LD4连接到第二像素电极ELT2。
在本公开的一个或更多个实施例中，至少一个像素电极ELT可以从发射区域EA经由非发射区域NEA延伸到分离区域SPA，并且像素电极ELT中的每个可以在分离区域SPA中通过对应的接触部连接到任何一个对准电极ALE。例如，第一像素电极ELT1和第二像素电极ELT2可以从发射区域EA延伸到分离区域SPA。在分离区域SPA中，第一像素电极ELT1可以通过第五接触部CNT5连接到第一连接电极ALE5，第二像素电极ELT2可以通过第六接触部CNT6连接到第二连接电极ALE6。
以上述方式，设置在对准电极ALE和/或与其对应的图案BNP之间的发光元件LD可以通过使用像素电极ELT以期望形式连接。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4可以通过使用像素电极ELT顺序地串联连接。
为了增加供应到每个发射区域EA的发光元件LD的利用率，发光元件LD可以布置为使得通过调整用于使发光元件LD对准的对准信号、通过形成磁场等在每个发射区域EA中沿特定方向布置更大数量(或比例)的发光元件LD。通过使用像素电极ELT，可以沿着发光元件LD布置所沿的方向连接更大数量的发光元件LD。因此，可以增加发光元件LD的利用率，并且可以改善像素PXL的光效率。
在一个或更多个实施例中，每个像素电极ELT直接形成在相邻的发光元件LD的第一端部EP1和第二端部EP2上，以连接到发光元件LD的第一端部EP1和第二端部EP2。
在一个或更多个实施例中，像素电极ELT与第一连接电极ALE5和第二连接电极ALE6可以在发射区域EA的外部处通过每个接触部(例如，接触部形成在分离区域SPA中)彼此连接。形成接触部同时避开其中供应和布置有发光元件LD的发射区域EA，使得在使发光元件LD对准的工艺中在发射区域EA中形成更均匀的电场。因此，可以防止发光元件LD的分离。
堤BNK可以设置在非发射区域NEA中，以在发射区域EA和分离区域SPA周围(或者围绕发射区域EA和分离区域SPA)。此外，堤BNK可以设置在每个像素区域PXA的外部和/或相邻的像素区域PXA之间，以包括与像素PXL的发射区域EA和分离区域SPA对应的多个开口OPA。在一个或更多个实施例中，在每个像素区域PXA中，堤BNK可以包括与发射区域EA对应的第一开口OPA1和与分离区域SPA对应的第二开口OPA2。
在将发光元件LD供应到每个像素PXL的工艺中，堤BNK可以是限定发光元件LD要供应到的每个发射区域EA的坝结构。例如，每个发射区域EA由被BNK分隔，使得期望量和/或期望种类的发光元件墨可以供应到发射区域EA。
堤BNK可以包括至少一种光阻挡材料和/或至少一种反射材料，因此，可以防止相邻的像素PXL之间的光泄漏。例如，堤BNK可以包括至少一种黑矩阵材料和/或至少一种滤色器材料。在一个或更多个实施例中，堤BNK可以形成为能够阻挡光透射过它的黑色不透明图案。在一个或更多个实施例中，反射层等可以形成在堤BNK的表面(例如，侧壁)上，以便改善每个像素PXL的光效率。
堤BNK可以通过与形成图案BNP的工艺分开的工艺与图案BNP形成在不同层。在一个或更多个实施例中，堤BNK可以形成在设置在图案BNP和对准电极ALE上的绝缘层(例如，图5a和图5b中所示的第一绝缘层INS1或第二绝缘层INS2)的顶部上。
堤BNK可以与图案BNP设置在同一层，或者可以与图案BNP设置在不同层。当顺序地形成堤BNK和图案BNP时，堤BNK和图案BNP的位置和/或形成顺序地没有具体限制。此外，堤BNK可以与图案BNP一体地形成，或者可以与图案BNP分开地形成。
在一个或更多个实施例中，图案BNP可以首先形成在基体层BSL的一个表面上。随后，对准电极ALE和堤BNK可以顺序地形成在基体层BSL的其上形成有图案BNP的一个表面上。在一个或更多个实施例中，对准电极ALE可以首先形成在基体层BSL的一个表面上。随后，图案BNP和堤BNK可以同时(或并发地)或顺序地形成在基体层BSL的其上形成有对准电极ALE的一个表面上。在一个或更多个实施例中，图案BNP和堤BNK可以首先形成在基体层BSL的一个表面上。随后，对准电极ALE可以形成在基体层BSL的其上形成有图案BNP和堤BNK的一个表面上。
当图案BNP和堤BNK同时形成(例如，并发地形成)时，图案BNP和堤BNK可以形成为彼此连接或彼此不连接。在一个或更多个实施例中，图案BNP和堤BNK可以一体地形成，使得下表面等彼此连接。可选地，虽然图案BNP和堤BNK同时形成(例如，并发地形成)，但是图案BNP和堤BNK可以形成为彼此不连接。在一个或更多个实施例中，图案BNP和堤BNK可以同时形成(例如，并发地形成)在同一层，并且可以在具有彼此独立的图案的同时彼此分离。
图5a是示出了沿着图4中所示的线I-I’截取的像素的实施例的剖视图。在图5a中，不包括任何下金属层BML的任意晶体管M(例如，图3a至图3c中所示的第二晶体管M2)被示出为要设置在电路层PCL中的电路元件的示例。图5b是示出了沿着图4中所示的线II-II’截取的像素的实施例的剖视图。在图5b中，示出了包括接触部的像素PXL的剖面。此外，在图5b中，通过第一接触部CNT1连接到第一连接电极ALE5并且包括下金属层BML的晶体管M(例如，图3a至图3c中所示的第一晶体管M1)被示出为设置在电路层PCL中的电路元件的示例，并且通过第二接触部CNT2连接到第二对准电极ALE2的第二电力线PL2被示出为示例，以设置在电路层PCL中。图5c是示出了沿着图4中所示的线III-III’截取的像素的实施例的剖视图。
参照图2、图3a至图3c、图4、图5a、图5b和图5c，像素PXL和具有像素PXL的显示装置DD(见图2)可以包括设置在基体层BSL的一个表面上以在基体层BSL的厚度方向(例如，第三方向DR3)上彼此叠置的电路层PCL(或像素电路层)和显示层DPL(或显示元件层)。例如，显示区域DA可以包括设置在基体层BSL的一个表面上的电路层PCL和设置在电路层PCL上的显示层DPL。然而，根据实施例，可以改变基体层BSL上的电路层PCL和显示层DPL的相互位置。当电路层PCL和显示层DPL在彼此分离的层中彼此叠置时，可以在平面上充分地确保用于形成像素电路(见图3a至图3c中所示的“PXC”)和发光单元(见图3a至图3c中所示的“EMU”)的每个布局空间。
构成对应的像素PXL的像素电路PXC的电路元件(例如，晶体管M)和连接到其的各种类型的线可以设置在电路层PCL的每个像素区域PXA中。另外，构成对应的像素PXL的发光单元EMU的对准电极ALE、发光元件LD和/或像素电极ELT可以设置在显示层DPL的每个像素区域PXA中。
除了电路元件和线之外，电路层PCL可以包括多个绝缘层(或绝缘膜)。例如，电路层PCL可以包括顺序地堆叠在基体层BSL的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和/或钝化层PSV。
此外，电路层PCL还可以选择性地包括第一导电层，第一导电层包括设置在至少一个晶体管M(例如，第一晶体管M1)下面的下金属层BML等。
在一个或更多个实施例中，第一导电层可以包括下金属层BML，下金属层BML设置在基体层BSL与缓冲层BFL之间并且在第三方向DR3上与至少一个晶体管M(例如，第一晶体管M1)的栅电极GE和/或半导体图案SCP叠置。
在一个或更多个实施例中，下金属层BML可以连接到对应的晶体管M的一个电极。在一个或更多个实施例中，当第一晶体管M1包括下金属层BML时，下金属层BML可以连接到第一晶体管M1的源电极(或漏电极)。
缓冲层BFL可以设置在基体层BSL的其上选择性地形成有第一导电层的一个表面上。缓冲层BFL可以防止杂质扩散到每个电路元件中。
半导体层可以设置在缓冲层BFL上。半导体层可以包括每个晶体管M的半导体图案SCP等。半导体图案SCP可以包括在第三方向DR3上与栅电极GE叠置的沟道区以及设置在沟道区的两侧处的第一导电区和第二导电区(例如，源区和漏区)。
栅极绝缘层GI可以设置在半导体层和缓冲层BFL上。另外，第二导电层可以设置在栅极绝缘层GI上。
第二导电层可以包括每个晶体管M的栅电极GE。此外，第二导电层还可以包括存储电容器Cst的一个电极和/或线(例如，预定线)。
层间绝缘层ILD可以设置在第二导电层和栅极绝缘层GI上。另外，第三导电层可以设置在层间绝缘层ILD上。
第三导电层可以包括每个晶体管M的第一晶体管电极TE1和第二晶体管电极TE2。第一晶体管电极TE1和第二晶体管电极TE2可以是源电极和漏电极。第一晶体管电极TE1和第二晶体管电极TE2中的一个(例如，第一晶体管M1的第一晶体管电极)可以通过第一接触部CNT1直接连接到每个发光单元EMU的第一连接电极ALE5。
此外，第三导电层可以包括线(例如，预定线)(例如，第二电力线(见图3a至图3c中所示的“PL2”)和/或第一电力线(见图3a至图3c中所示的“PL1”)。
第二电力线PL2可以通过第二接触部CNT2直接连接到每个发光单元EMU的第二连接电极ALE6。第一接触部CNT1和第二接触部CNT2中的每个可以被构造为形成在钝化层PSV中的过孔和/或接触孔。
在一个或更多个实施例中，附加的层间绝缘层可以设置在第三导电层上，并且第四导电层可以设置在附加的层间绝缘层上。线(例如，预定线)可以设置在第四导电层上。另外，桥接图案可以设置在第一导电层上，并且第一连接电极ALE5可以通过第一接触部CNT1和桥接图案连接到第一晶体管M1的第一晶体管电极TE1(或第二晶体管电极TE2)。
根据实施例，可以不同地改变第一电力线PL1和/或第二电力线PL2的位置。在一个或更多个实施例中，第一电力线PL1和第二电力线PL2中的每条可以设置在第一导电层、第二导电层或第三导电层中。另外，当第一电力线PL1和/或第二电力线PL2具有多层结构时，第一电力线PL1和/或第二电力线PL2可以包括设置在第一导电层至第三导电层之中的至少两层中的多层线。
钝化层PSV可以设置在第三导电层上。在一个或更多个实施例中，钝化层PSV可以至少包括有机绝缘层，并且使电路层PCL的表面基本上平坦化。在一个或更多个实施例中，钝化层PSV可以被构造为包括无机绝缘层和有机绝缘层的多层。显示层DPL可以设置在钝化层PSV的顶部上。
显示层DPL可以包括每个像素PXL的发光单元(见图3a至图3c中所示的“EMU”)。例如，显示层DPL可以包括每个像素PXL的对准电极ALE、第一连接电极ALE5和第二连接电极ALE6、设置在对准电极ALE之间的发光元件LD以及像素电极ELT。在一个或更多个实施例中，至少一些像素电极ELT可以通过形成在第一绝缘层INS1和第二绝缘层INS2中的接触部(或开口)连接到不同的对准电极ALE。
此外，显示层DPL可以包括设置在对准电极ALE的底部(或下方)处的图案BNP和设置在对准电极ALE的顶部上的第一绝缘层INS1。在示例中，显示层DPL可以包括图案BNP和第一绝缘层INS1，图案BNP定位在对准电极ALE的一个区域的底部上以允许对准电极ALE中的每个的一个区域在上方向上突出，第一绝缘层INS1设置在对准电极ALE的顶部上以至少在发射区域EA处或中覆盖对准电极ALE。另外，显示层DPL还可以包括至少一个导电层和/或至少一个绝缘层。
例如，显示层DPL可以包括图案BNP、对准电极ALE、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一像素电极ELT1、第二像素电极ELT2和第四像素电极ELT4、第三绝缘层INS3以及第三像素电极ELT3和第五像素电极ELT5。
图案BNP可以设置在基体层BSL的其上形成有电路层PCL的一个表面上。例如，图案BNP可以设置在钝化层PSV的顶部上。图案BNP可以在基体层BSL的一个表面上沿像素PXL的高度或厚度方向(例如，第三方向DR3)突出。因此，对准电极ALE的设置在图案BNP上的一个区域可以向上突出，并且对准电极ALE可以具有倾斜表面。
图案BNP可以包括包含至少一种无机材料和/或至少一种有机材料的绝缘材料。在一个或更多个实施例中，图案BNP可以包括包含各种无机绝缘材料(诸如氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy))的至少一个无机层。可选地，图案BNP可以包括包含各种有机绝缘材料(诸如光致抗蚀剂材料)的至少一个有机层，并且/或者利用包括有机/无机材料的组合的单层或多层绝缘体来构造。
反射壁结构可以通过图案BNP和设置在其顶部上的对准电极ALE形成在发光元件LD的外围处。在一个或更多个实施例中，当对准电极ALE包括反射电极层时，通过发光元件LD的第一端部EP1和第二端部EP2发射的光可以被反射电极层反射，以在每个像素PXL的上方向(例如，图像显示方向)上输出。
图案BNP可以具有各种形状。在一个或更多个实施例中，如图5a和图5b中所示，图案BNP可以具有相对于基体层BSL具有弯曲形状的侧表面或具有半圆形(或半椭圆形)形状的剖面。在一个或更多个实施例中，图案BNP可以具有以期望范围(例如，预定范围)的角度倾斜的倾斜表面或具有台阶形状的侧表面。设置在图案BNP的顶部上的导电层(或电极)和/或绝缘层可以具有与图案BNP对应的表面轮廓。
对准电极ALE可以设置在图案BNP的顶部上。对准电极ALE可以设置为在每个发射区域EA中彼此分开。在一个或更多个实施例中，每个对准电极ALE可以具有针对每个像素PXL的分离图案。例如，第一对准电极ALE1至第四对准电极ALE4中的每个可以具有独立图案，独立图案的两端在位于对应的像素区域PXA的外部处或在第二方向DR2上相邻的像素区域PXA之间的分离区域SPA(或图5c中所示的去除区域RA)中被切割。
第一连接电极ALE5和第二连接电极ALE6可以与对准电极ALE通过同一工艺形成。
在一个或更多个实施例中，第一连接电极ALE5和第二连接电极ALE6以及对准电极ALE中的每个可以具有包括多个电极层的多层结构。例如，第一连接电极ALE5和第二连接电极ALE6以及对准电极ALE中的每个可以包括第一电极层和第二电极层。第一电极层和第二电极层中的一个可以具有相对高的反射率，并且第一电极层和第二电极层中的另一个可以具有相对高的电导率(或导电性)。即，第一电极层和第二电极层中的一个可以由具有恒定反射率的材料制成，以允许从发光元件LD发射的光在第三方向DR3(或显示装置的图像显示方向)上行进，并且第一电极层和第二电极层中的另一个可以包括低电阻材料以降低电阻(或接触电阻)。
在一个或更多个实施例中，第一电极层RMTL1至RMTL6(或第一导电层)可以具有相对高的反射率，并且第二电极层CMTL1至CMTL6(或第二导电层)可以具有相对高的电导率。
在一个或更多个实施例中，第一电极层RMTL1至RMTL6可以包括金属(诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti))或它们的任何合金，并且包括具有比第二电极层CMTL1至CMTL6的反射率高的反射率的金属。例如，第一电极层RMTL1至RMTL6可以包括铝(Al)。
在一个或更多个实施例中，第二电极层CMTL1至CMTL6可以包括金属(诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、银(Ag))或它们的任何合金，并且包括具有比第一电极层RMTL1至RMTL6的电导率高的电导率的金属。例如，第二电极层CMTL1至CMTL6可以包括钼(Mo)。
在一个或更多个实施例中，暴露第一连接电极ALE5的第一电极层RMTL5的第五接触部CNT5可以形成在第一连接电极ALE5的第二电极层CMTL5中。如图5b中所示，第一像素电极ELT1可以通过第五接触部CNT5与第一连接电极ALE5的第一电极层RMTL5的顶表面接触，并且与第一连接电极ALE5的第二电极层CMTL5的侧表面接触。由于第一像素电极ELT1与第一连接电极ALE5之间的接触面积的增加以及第二电极层CMTL5的相对高的电导率，因此第一像素电极ELT1与第一连接电极ALE5之间的接触电阻和电阻-电容可以降低。
与仅包括铝的连接电极的接触电阻(例如，约800kΩ到约1200kΩ)相比，包括铝和钼的第一连接电极ALE5的接触电阻(例如，约51Ω)可以降低至约1/104的水平。另外，与包括铝和氧化铟锌(IZO)的连接电极的接触电阻(例如，约420Ω)相比，第一连接电极ALE5的接触电阻可以降低至约1/8的水平。
类似地，暴露第二连接电极ALE6的第一电极层RMTL6的第六接触部CNT6可以形成在第二连接电极ALE6的第二电极层CMTL6中。如图5b中所示，第二像素电极ELT2可以通过第六接触部CNT6与第二连接电极ALE6的第一电极层RMTL6的顶表面接触，并且可以与第二连接电极ALE6的第二电极层CMTL6的侧表面接触。
在一个或更多个实施例中，第一电极层可以在对准电极ALE中的每个的与发光元件LD相对(或面对)的倾斜表面处被第二电极暴露。即，可以在对准电极ALE中的每个的与发光元件LD相对(或面对)的倾斜表面处仅选择性地去除(例如，蚀刻)第二电极层。
如图5a中所示，在第一对准电极ALE1的与发光元件LD相对(或面对)的倾斜表面处，可以仅设置第一对准电极ALE1的第一电极层RMTL1，并且可以不设置第一对准电极ALE1的第二电极层CMTL1。从发光元件LD发射的光可以被第一对准电极ALE1的具有相对高的反射率的第一电极层RMTL1在第三方向DR3上反射，并且可以保持像素的发光率。即，当第一对准电极ALE1的第二电极层CMTL1设置在第一对准电极ALE1的倾斜表面处时，像素的发光率降低，因此，第一对准电极ALE1的第二电极层CMTL1可以不设置在第一对准电极ALE1的倾斜表面处。
类似地，在第二对准电极ALE2的与发光元件LD相对(或面对)的倾斜表面处，可以仅设置第二对准电极ALE2的第一电极层RMTL2，并且可以不设置第二对准电极ALE2的第二电极层CMTL2。在第三对准电极ALE3的与发光元件LD相对(或面对)的倾斜表面处，可以仅设置第三对准电极ALE3的第一电极层RMTL3，并且可以不设置第三对准电极ALE3的第二电极层CMTL3。在第四对准电极ALE4的与发光元件LD相对(或面对)的倾斜表面处，可以仅设置第四对准电极ALE4的第一电极层RMTL4，并且可以不设置第四对准电极ALE4的第二电极层CMTL4。
第一绝缘层INS1(或第一绝缘图案)可以设置在第一连接电极ALE5和第二连接电极ALE6以及对准电极ALE中的每个的一个区域上。例如，第一绝缘层INS1可以形成为覆盖第一连接电极ALE5和第二连接电极ALE6。此外，第一绝缘层INS1可以形成为覆盖对准电极ALE中的每个的一个区域，并且包括暴露对准电极ALE中的每个的另一区域的开口。如图5a中所示，第一绝缘层INS1可以暴露对准电极ALE的与发光元件LD相对(或面对)的倾斜表面。
在一个或更多个实施例中，第一绝缘层INS1可以主要地形成为整个地覆盖第一连接电极ALE5和第二连接电极ALE6以及对准电极ALE。第一绝缘层INS1可以防止对准电极ALE的损坏或后续工艺中的金属的析出。在发光元件LD供应并且布置在第一绝缘层INS1上之后，第一绝缘层INS1可以部分地开口以暴露对准电极ALE。第一绝缘层INS1可以具有暴露第一连接电极ALE5和第二连接电极ALE6的一个区域的第五接触部CNT5和第六接触部CNT6。
然而，本公开不限于此，并且在完全地供应和布置发光元件LD之后，可以将第一绝缘层INS1图案化成局部地设置在发光元件LD的底部上的单独图案的形式。
此外，第一绝缘层INS1可以设置在发光元件LD的底部处(或下方)，以稳定地支撑发光元件LD。
在一个或更多个实施例中，在图案BNP上，第一绝缘层INS1的侧表面可以与对准电极ALE的第二电极层定位在同一线(或同一平面)处。例如，在第一图案BNP1上，第一绝缘层INS1的侧表面可以与第一对准电极ALE1的第二电极层CMTL2定位在同一线(或同一平面)上。如稍后将参照图7c描述的，可以共同地图案化(或共同地蚀刻)对准电极ALE的第二电极层和第一绝缘层INS1，以便简化制造工艺。对准电极ALE的第二电极层的侧表面和第一绝缘层INS1的侧表面可以彼此一致或彼此对准。
第一绝缘层INS1可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第一绝缘层INS1可以包括本领域当前已知的包括氮化硅(SiNx)的各种种类(或类型)的有机/无机绝缘材料，并且构成第一绝缘层INS1的材料没有具体限制。
堤BNK可以设置在基体层BSL的包括第一绝缘层INS1的一个表面上。例如，堤BNK可以设置在非发射区域NEA中，以在发射区域EA和分离区域SPA周围(或者围绕发射区域EA和分离区域SPA)。
堤BNK可以设置为不与第五接触部CNT5和第六接触部CNT6叠置。在形成堤BNK之后，第一连接电极ALE5和第二连接电极ALE6可以容易地连接到第一像素电极ELT1和第二像素电极ELT2。
堤BNK可以包括包含至少一种无机材料和/或至少一种有机材料的绝缘材料。在一个或更多个实施例中，堤BNK可以包括光阻挡材料或滤色器材料，使得可以防止在相邻的像素PXL之间发生光泄漏。此外，堤BNK可以包括构成图案BNP的材料之中的至少一种材料，或者包括与图案BNP的材料不同的材料。
在一个或更多个实施例中，堤BNK可以具有疏水表面。例如，堤BNK本身通过使用疏水材料形成为疏水图案，或者由疏水材料制成的疏水膜形成在堤BNK上，使得堤BNK可以形成为具有疏水表面。在一个或更多个实施例中，堤BNK可以通过使用具有大接触角的疏水有机绝缘材料(诸如聚丙烯酸酯)来形成。在供应发光元件LD的工艺中，可以防止包括发光元件LD的发光元件墨溢出到发射区域EA的外围，并且可以容易地控制发光元件墨的供应区域。
发光元件LD可以供应并且布置在每个发射区域EA中。在一个或更多个实施例中，多个发光元件LD可以通过喷墨工艺、狭缝涂覆工艺或其它各种工艺供应到每个像素PXL的发射区域，并且对准信号(例如，预定对准信号)(或对准电压)可以被施加到对准电极ALE(或在被分离为对准电极ALE之前的对准线)中的每个(每条)，从而在对准电极ALE之间使发光元件LD对准。在一个或更多个实施例中，发光元件LD可以设置在位于供应有不同的对准信号的一对对准电极ALE的底部处(或下方)的一对图案BNP之间的区域(例如，第一图案BNP1与第二图案BNP2之间的区域以及第二图案BNP2与第三图案BNP3之间的区域)中。
在一个或更多个实施例中，发光元件LD中的至少一些可以在一对相邻的对准电极ALE之间沿着横向方向(或第一方向DR1)、倾斜方向(例如，第一方向DR1与第二方向DR2之间的方向)等延伸，使得其长度方向上的两个端部(即，第一端部EP1和第二端部EP2(见图4))与该对对准电极ALE叠置或不叠置。另外，发光元件LD的两个端部可以连接到相应的像素电极ELT。此外，发光元件LD可以沿着第二方向DR2布置在一对相邻的对准电极ALE之间。
第二绝缘层INS2(或第二绝缘图案)可以设置在发光元件LD中的每个的一个区域上。第二绝缘层INS2可以局部地设置在发光元件LD中的每个的一个区域上，以暴露发光元件LD中的每个的两个端部。例如，第二绝缘层INS2可以局部地设置在第一发光元件LD1的一个区域上以暴露第一发光元件LD1的两个端部，并且可以局部地设置在第四发光元件LD4的一个区域上以暴露第四发光元件LD4的两个端部。发光元件LD的未被第二绝缘层INS2覆盖的两个端部可以连接到相应的像素电极ELT。当第二绝缘层INS2在完全地布置发光元件LD之后形成在发光元件LD上时，可以稳定地固定发光元件LD。
当在形成第二绝缘层INS2之前在第一绝缘层INS1与发光元件LD之间存在分离空间时，该空间可以被第二绝缘层INS2填充。因此，可以更稳定地支撑发光元件LD。
第二绝缘层INS2可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第二绝缘层INS2可以包括本领域当前已知的包括氮化硅(SiNx)的各种种类(或类型)的有机/无机绝缘材料，并且构成第二绝缘层INS2的材料没有具体限制。
第一像素电极ELT1可以设置在第一发光元件LD1的第一端部和第一连接电极ALE5上。第一像素电极ELT1可以与第一发光元件LD1的第一端部接触，并且可以通过第五接触部CNT5与第一连接电极ALE5接触。即，第一像素电极ELT1可以将第一发光元件LD1的第一端部与第一连接电极ALE5彼此电连接。
此外，第一像素电极ELT1可以与第一对准电极ALE1的第一电极层RMTL1接触。如图5a和图5b中所示，第一像素电极ELT1可以在第一对准电极ALE1的倾斜表面处或与其相邻的区域中与第一对准电极ALE1的第一电极层RMTL1接触。
虽然在图5a中已经示出了第一像素电极ELT1不与第二绝缘层INS2叠置的情况，但是本公开不限于此，并且第一像素电极ELT1也可以设置在第二绝缘层INS2的一个区域上。
第二像素电极ELT2可以设置在第四发光元件LD4的第二端部和第二连接电极ALE6上。第二像素电极ELT2可以与第四发光元件LD4的第二端部接触，并且可以通过第六接触部CNT6与第二连接电极ALE6接触。即，第二像素电极ELT2可以将第四发光元件LD4的第二端部与第二连接电极ALE6彼此电连接。此外，第二像素电极ELT2也可以连接到第二对准电极ALE2的第一电极层RMTL2。
如参照图4所描述的，第四像素电极ELT4可以设置在第二发光元件LD2的第二端部和第三发光元件LD3的第一端部上，并且将第二发光元件LD2的第二端部与第三发光元件LD3的第一端部彼此电连接。
第三绝缘层INS3(或第三绝缘图案)可以设置在第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4)上。第三绝缘层INS3可以覆盖第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4)，并且防止第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4)直接连接到第三像素电极ELT3和第五像素电极ELT5(即，发生短路)。即，第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4)可以通过第三绝缘层INS3与第三像素电极ELT3和第五像素电极ELT5分开并且绝缘。
第三绝缘层INS3可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第三绝缘层INS3可以包括本领域当前已知的包括氮化硅(SiNx)的各种种类(或类型)的有机/无机绝缘材料，并且构成第三绝缘层INS3的材料没有具体限制。
另外，第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3可以包括不同的绝缘材料。可选地，第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3中的至少一些可以包括相同的绝缘材料。
第三像素电极ELT3可以设置在第一发光元件LD1的第二端部上，并且可以与第一发光元件LD1的第二端部接触。此外，如参照图4所描述的，第三像素电极ELT3可以设置在第二发光元件LD2的第一端部上，并且可以与第二发光元件LD2的第一端部接触。即，第三像素电极ELT3可以将第一发光元件LD1的第二端部与第二发光元件LD2的第一端部彼此电连接。
第三像素电极ELT3可以通过第一绝缘层INS1与第三对准电极ALE3分开，并且可以不电连接到第三对准电极ALE3。
虽然在图5a中已经示出了第三像素电极ELT3在发光元件LD上不与第三绝缘层INS3叠置的情况，但是本公开不限于此，并且在一个或更多个实施例中，第三像素电极ELT3可以在发光元件LD上设置在第三绝缘层INS3的任何区域上。
第五像素电极ELT5可以设置在第四发光元件LD4的第一端部上，并且可以与第四发光元件LD4的第一端部接触。此外，如参照图4所描述的，第五像素电极ELT5可以设置在第三发光元件LD3的第二端部上，并且可以与第三发光元件LD3的第二端部接触。即，第五像素电极ELT5可以将第三发光元件LD3的第二端部与第四发光元件LD4的第一端部彼此电连接。
第五像素电极ELT5可以通过第一绝缘层INS1与第四对准电极ALE4分开，并且可以不电连接到第四对准电极ALE4。
第一像素电极ELT1至第五像素电极ELT5可以由各种透明导电材料制成。在一个或更多个实施例中，像素电极ELT可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)等的各种透明导电材料(或物质)中的至少一种，并且可以是基本上透明或半透明的，以满足期望透射率(例如，预定透射率)。因此，从发光元件LD的两个端部发射的光可以通过第一像素电极ELT1至第五像素电极ELT5透射，然后发射到像素PXL的外部。
在一个或更多个实施例中，至少一个绝缘层和/或光转换层可以设置在像素电极ELT之上。
例如，绝缘层可以整个地形成在显示区域DA上，以覆盖图案BNP、像素电极ELT、第一绝缘层至第三绝缘层INS1、INS2和INS3、发光元件LD、像素电极ELT以及堤BNK的顶部。在一个或更多个实施例中，绝缘层可以包括单层或多层封装层。在一个或更多个实施例中，至少一个外涂层、填料和/或上基底可以进一步设置在绝缘层的顶部上。
另外，光转换层可以选择性地设置在每个像素PXL的发射区域EA中。光转换层可以包括与期望颜色(例如，预定颜色)对应的颜色转换层(或波长转换层)和/或滤色器层。光转换层可以紧密地形成在每个像素PXL的像素电极ELT上，或者可以形成在覆盖像素电极ELT的绝缘层上。光转换层的位置、形成方法等没有具体限制。
例如，在每个像素区域PXA中，包括用于转换从发光元件LD发射的光的颜色(或波长)的光转换颗粒(例如，期望颜色(例如，预定颜色)的量子点)、用于增加从发光元件LD发射的光的利用率的光散射颗粒和/或期望颜色(例如，预定颜色)的滤色器材料的光转换层可以选择性地进一步设置在显示层DPL的顶部上。
如上所述，对准电极ALE以及第一连接电极ALE5和第二连接电极ALE6中的每个可以具有包括顺序地堆叠的第一电极层和第二电极层的多层结构。第一电极层可以具有相对高的反射率或包括具有恒定反射率的材料，并且第二电极层可以具有相对高的电导率或包括低电阻材料。暴露第一连接电极ALE5的第一电极层RMTL5的第五接触部CNT5可以形成在第一连接电极ALE5的第二电极层CMTL5中，并且第一像素电极ELT1可以通过第五接触部CNT5与第一连接电极ALE5的第一电极层RMTL5和第一连接电极ALE5的第二电极层CMTL5接触。因此，可以降低第一像素电极ELT1与第一连接电极ALE5之间的接触电阻，并且可以减少或防止由接触电阻引起的故障。
另外，在对准电极ALE的与发光元件LD相对(或面对)的倾斜表面处，可以仅设置第一电极层，并且可以不设置第二电极层。因此，从发光元件LD发射的光被对准电极ALE的具有相对高反射率的第一电极层在图像显示方向(例如，第三方向DR3)上反射，并且可以保持像素的发光速率。
此外，在制造工艺中，共同地图案化(或共同地蚀刻)对准电极ALE的第二电极层和第一绝缘层INS1(以及第二绝缘层INS2)，因此，对准电极ALE的第二电极层的侧表面和第一绝缘层INS1(以及第二绝缘层INS2)的侧表面可以彼此一致或彼此对准。即，可以进一步简化显示装置的制造工艺。
图6a是示出了包括在图2中所示的显示装置中的垫的一个或更多个实施例的平面图。在图6a中，连接到数据线DL的垫PAD被示出为示例。图6b是示出了沿着图6a中所示的线V-V’截取的垫的一个或更多个实施例的剖视图。
参照图2、图5b、图6a和图6b，垫PAD可以设置在垫区域PDA中，并且可以连接到数据线DL。
已经参照图5a至图5c描述了基体层BSL、缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV、第一绝缘层INS1和第二绝缘层INS2，因此，将不重复重叠的描述。
数据线DL可以包括顺序地堆叠在层间绝缘层ILD上的第一金属层MTL1和第二金属层MTL2。为了减小线电阻，数据线DL可以形成包括第一金属层MTL1和第二金属层MTL2的双层或多层结构，并且第一金属层MTL1和第二金属层MTL2中的每个可以包括选自于铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)和它们的合金中的材料。例如，第一金属层MTL1可以包括钛(Ti)，并且第二金属层MTL2可以包括铜(Cu)。
在一个或更多个实施例中，经由非显示区域NA延伸到垫区域PDA的数据线DL(即，数据线DL的第一金属层MTL1和第二金属层MTL2)可以设置在钝化层PSV的下部处。
垫PAD可以包括垫连接电极ALEP和垫电极ELTP。垫连接电极ALEP可以包括第一电极层RMTLP和第二电极层CMTLP。
第一电极层RMTLP可以设置在钝化层PSV和第二金属层MTL2上，第二电极层CMTLP可以设置在第一电极层RMTLP上，并且垫电极ELTP可以设置在第二绝缘层INS2和垫连接电极ALEP上。
第一电极层RMTLP、第二电极层CMTLP和垫电极ELTP可以分别与参照图5a至图5c所描述的第一连接电极ALE5的第一电极层RMTL5、第一连接电极ALE5的第二电极层CMTL5和第一像素电极ELT1基本上相同或相似。因此，将不重复重叠的描述。第一电极层RMTLP可以与第一连接电极ALE5的第一电极层RMTL5通过同一工艺形成。例如，第一电极层RMTLP可以包括铝(Al)。第二电极层CMTLP可以与第一连接电极ALE5的第二电极层CMTL5通过同一工艺形成。例如，第二电极层CMTLP可以包括钼(Mo)。垫电极ELTP可以与第一像素电极ELT1通过同一工艺形成。例如，垫电极ELTP可以包括诸如氧化铟锡(ITO)的透明导电材料。
与参照图5b所描述的第五接触部CNT5类似，暴露第一电极层RMTLP的开口或接触部可以形成在第二电极层CMTLP中。如图6b中所示，垫电极ELTP可以通过开口(或接触部)与第一电极层RMTLP的顶表面接触，并且可以与第二电极层CMTLP的侧表面接触。如参照图5b所描述的，可以减小垫电极ELTP与第一电极层RMTLP和第二电极层CMTLP之间的接触电阻(和电阻-电容延迟)，并且可以减少或防止由接触电阻引起的故障。
图7a至图7g是示出了制造图2中所示的显示装置的方法的一个或更多个实施例的剖视图。在图7a至图7g中的每个中示出了与图5a、图5b、图5c和图6b对应的剖面。在图7a至图7g中的每个中，基于显示层DPL(见图5a)简要地示出了显示装置DD(见图2)。
首先，参照图2、图4、图5a、图5b、图5c、图6a、图6b和图7a，可以在钝化层PSV上形成第一图案BNP1、第二图案BNP2和第三图案BNP3，并且可以在第一图案BNP1、第二图案BNP2和第三图案BNP3以及钝化层PSV上顺序地形成或图案化第一电极层和第二电极层。
例如，可以在钝化层PSV上整个地形成第一电极层和第二电极层，并且可以在钝化层PSV上形成通过图案化而彼此分离的第一对准电极ALE1至第四对准电极ALE4、第一连接电极ALE5以及垫PAD的第一电极层RMTLP和第二电极层CMTLP。使第一电极层和第二电极层共同地图案化，因此，在形成第一电极层和第二电极层的工艺中，第二电极层可以与第一电极层完全地叠置。
已经参照图4至图6a描述了第一对准电极ALE1至第四对准电极ALE4、第一连接电极ALE5以及垫PAD的第一电极层RMTLP和第二电极层CMTLP设置的位置，因此，将不重复重叠的描述。
随后，如图7b中所示，可以在钝化层PSV上整个地形成第一绝缘层INS1以覆盖图案化的第一电极层和第二电极层，可以在第一绝缘层INS1上形成堤BNK，可以在第一绝缘层INS1上供应并且布置发光元件LD，并且可以在钝化层PSV上整个地形成第二绝缘层INS2以覆盖发光元件LD、图案化的第一电极层和第二电极层以及堤BNK。
可以以其中发光元件LD分散在合适的溶液(例如，预定的溶液)中的形式制备发光元件LD，以通过喷墨印刷工艺、狭缝涂覆工艺等将发光元件LD供应到像素区域PXA的发射区域EA。当在第一对准电极ALE1与第三对准电极ALE3之间施加合适的电压(例如，预定的电压)时，在第一对准电极ALE1与第三对准电极ALE3之间形成电场的同时使第一发光元件LD1(和第二发光元件LD2(见图4))在第一对准电极ALE1与第三对准电极ALE3之间自对准。类似地，当在第二对准电极ALE2与第四对准电极ALE4之间施加合适电压(例如，预定电压)时，在第二对准电极ALE2与第四对准电极ALE4之间形成电场的同时使第四发光元件LD4(和第三发光元件LD3(见图4))在第二对准电极ALE2与第四对准电极ALE4之间自对准。在布置发光元件LD之后，通过另一工艺使溶剂挥发或去除溶剂，使得可以在第一对准电极ALE1与第三对准电极ALE3之间以及在第二对准电极ALE2与第四对准电极ALE4之间稳定地布置发光元件LD。
随后，如图7c中所示，可以使第一绝缘层INS1和第二绝缘层INS2以及第二电极层部分地图案化。
例如，可以形成掩模(例如，光致抗蚀剂)以使掩模(例如，光致抗蚀剂)与图7c中所示的第二绝缘层INS2叠置，并且可以蚀刻被掩模暴露的第二绝缘层INS2和下部组件。例如，当第一绝缘层INS1和第二绝缘层INS2包括相同种类的有机/无机绝缘材料时，可以通过一次蚀刻工艺同时蚀刻(例如，并发地蚀刻)第一绝缘层INS1和第二绝缘层INS2。因此，第二绝缘层INS2可以与第一绝缘层INS1基本上完全地叠置。当第一绝缘层INS1和第二绝缘层INS2包括无机绝缘材料并且第二电极层(例如，第一对准电极ALE1的第二电极层CMTL2)包括钼时，可以使用氟类气体通过一次蚀刻工艺将第二电极层与第一绝缘层INS1和第二绝缘层INS2一起蚀刻。在一个或更多个实施例中，可以通过使用同一掩模通过另一蚀刻工艺来蚀刻第一绝缘层INS1和第二绝缘层INS2以及第二电极层。因为通过使用同一掩模形成第一绝缘层INS1和第二绝缘层INS2以及第二电极层，所以第一绝缘层INS1和第二绝缘层INS2以及第二电极层的侧表面可以彼此一致或彼此对准。在一个或更多个实施例中，可以通过发光元件LD不蚀刻第一绝缘层INS1的定位在发光元件LD的底部处(或下方)的一个区域，并且第一绝缘层INS1的侧表面可以仅在与发光元件LD叠置的区域中与第二绝缘层INS2的侧表面不一致。
在发射区域EA中，可以选择性地蚀刻与第一对准电极ALE1至第四对准电极ALE4的与发光元件LD相对(或面对)的倾斜表面对应的第二电极层CMTL1至CMTL4。类似地，可以在分离区域SPA(或去除区域RA)中蚀刻第三对准电极ALE3的第二电极层CMTL3。此外，在分离区域SPA中，可以通过蚀刻第一连接电极ALE5的第二电极层CMTL5来形成第五接触部CNT5。类似地，在垫区域PDA中，可以在垫连接电极ALEP的第二电极层CMTLP中形成开口(或接触孔)。
随后，如图7d中所示，可以在钝化层PSV上整个地形成电极层ELT0以覆盖第二绝缘层INS2，并且可以在电极层ELT0上形成用于形成图7e中所示的第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4(见图4))的掩模PR(或光致抗蚀剂图案)。另外，可以在分离区域SPA中形成用于第一像素电极ELT1(见图7e)的掩模PR，并且可以在垫区域PDA中形成用于垫电极ELTP(见图7e)的掩模PR。
随后，通过相对于掩模PR蚀刻电极层ELT0，可以形成如图7e中所示的第一像素电极ELT1、第二像素电极ELT2(和第四像素电极ELT4(见图4))和垫电极ELTP。如上所述，第一像素电极ELT1可以与第一连接电极ALE5的第一电极层RMTL5的顶表面和第二电极层CMTL5的侧表面接触，并且可以降低第一像素电极ELT1的接触电阻。类似地，垫电极ELTP可以通过穿透第一绝缘层INS1和第二绝缘层INS2以及垫连接电极ALEP的第二电极层CMTLP的开口(或接触孔)与垫连接电极ALEP的第一电极层RMTLP的顶表面和第二电极层CMTLP的侧表面接触，并且可以减小垫电极ELTP的接触电阻。
随后，如图7f中所示，可以形成第三绝缘层INS3以覆盖第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4(见图4))。如上所述，第三绝缘层INS3可以防止第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4(见图4))在发射区域EA中直接连接到第三像素电极ELT3和第五像素电极ELT5(发生短路)。第三绝缘层INS3可以覆盖第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4(见图4))。
在不同的透明导电层之间没有短路问题的分离区域SPA中，第三绝缘层INS3可以不覆盖第一像素电极ELT1，或者可以不设置第三绝缘层INS3。类似地，在垫区域PDA中，第三绝缘层INS3可以不覆盖垫连接电极ELTP。
随后，如图7g中所示，可以形成第三像素电极ELT3和第五像素电极ELT5。与参照图7d所描述的工艺类似，可以通过在整个钝化层PSV上形成电极层、形成与第三像素电极ELT3和第五像素电极ELT5对应的掩模以及使用掩模蚀刻电极层来形成第三像素电极ELT3和第五像素电极ELT5。
在一个或更多个实施例中，在蚀刻电极层以形成第三像素电极ELT3的工艺中，可以在去除区域RA中去除第三对准电极ALE3的第一电极层RMTL3。如参照图4所描述的，可以在分离区域SPA中使第三对准电极ALE3与在第二方向DR2上相邻的像素PXL的第三对准电极ALE3完全地分离。即，在当形成第三像素电极ELT3的同时，可以进行第一对准电极ALE1至第四对准电极ALE4的分离。
与第三对准电极ALE3类似，在蚀刻电极层的工艺中，可以使第一对准电极ALE1、第二对准电极ALE2和第四对准电极ALE4(见图4)与在第二方向DR2上相邻的像素PXL的第一对准电极ALE1、第二对准电极ALE2和第四对准电极ALE4完全地分离。
如上所述，通过使用一个掩模共同地蚀刻第一绝缘层INS1和第二绝缘层INS2以及第二电极层，使得可以减少用在显示装置的制造工艺中的掩模的数量。因此，可以进一步简化制造工艺。
图8a是示出了沿着图4中所示的线I-I’截取的像素的一个或更多个实施例的剖视图。在图8a中，不包括任何下金属层BML的任意晶体管M(例如，图3a至图3c中所示的第二晶体管M2)被示出为要设置在电路层PCL中的电路元件的示例。图8b是示出了沿着图4中所示的线II-II’截取的像素的一个或更多个实施例的剖视图。在图8b中，示出了包括接触部的像素PXL_1的剖面。此外，在图8b中，通过第一接触部CNT1连接到第一连接电极ALE5_1并且包括下金属层BML的晶体管M(例如，图3a至图3c中所示的第一晶体管M1)被示出为设置在电路层PCL中的电路元件的示例，并且通过第二接触部CNT2连接到第二对准电极ALE2的第二电力线PL2被示出为示例，以设置在电路层PCL中。图8c是示出了沿着图4中所示的线III-III’截取的像素的一个或更多个实施例的剖视图。
首先，参照图2、图3a至图3c、图4、图5a至图5c和图8a至图8c，除了第一对准电极ALE1_1至第四对准电极ALE4_1以及第一连接电极ALE5_1和第二连接电极ALE6_1之外，图8a至图8c中所示的像素PXL_1与图5a至图5c中所示的像素PXL基本上相同或相似，因此，将不重复重叠的描述。
第一对准电极ALE1_1至第四对准电极ALE4_1可以设置在图案BNP的顶部上。第一对准电极ALE1_1至第四对准电极ALE4_1可以设置为在每个发射区域EA中彼此分开。第一连接电极ALE5_1和第二连接电极ALE6_1可以与第一对准电极ALE1_1至第四对准电极ALE4_1通过同一工艺形成。
在一个或更多个实施例中，第一连接电极ALE5_1和第二连接电极ALE6_1以及第一对准电极ALE1_1至第四对准电极ALE4_1中的每个可以具有包括多个电极层的多层结构。例如，第一连接电极ALE5_1和第二连接电极ALE6_1以及第一对准电极ALE1_1至第四对准电极ALE4_1中的每个可以包括第一电极层和第二电极层。第一电极层和第二电极层中的一个可以具有相对高的反射率，并且第一电极层和第二电极层中的另一个可以具有相对高的电导率(或导电性)。即，第一电极层和第二电极层中的一个可以由具有恒定反射率的材料制成，以允许从发光元件LD发射的光在第三方向DR3(或显示装置的图像显示方向)上行进，并且第一电极层和第二电极层中的另一个可以包括低电阻材料以降低电阻(或接触电阻)。
在一个或更多个实施例中，第一电极层RMTL1_1至RMTL6_1可以具有相对高的反射率，并且第二电极层CMTL1_1至CMTL6_1可以具有相对高的电导率。在图5a至图5c中，第二电极层CMTL1至CMTL6设置在第一电极层RMTL1至RMTL6上。然而，在图8a至图8c中，第一电极层RMTL1_1至RMTL6_1可以设置在第二电极层CMTL1_1至CMTL6_1上。例如，第一电极层RMTL1_1至RMTL6_1可以包括铝(Al)，并且第二电极层CMTL1_1至CMTL6_1可以包括钛(Ti)或钼(Mo)。
在一个或更多个实施例中，暴露第一连接电极ALE5_1的第二电极层CMTL5_1的第五接触部CNT5可以形成在第一连接电极ALE5_1的第一电极层RMTL5_1中。如图8b中所示，第一像素电极ELT1_1可以通过第五接触部CNT5与第一连接电极ALE5_1的第二电极层CMTL5_1的顶表面接触，并且可以与第一连接电极ALE5_1的第一电极层RMTL5_1的侧表面接触。由于第一像素电极ELT1_1与第一连接电极ALE5_1之间的接触面积增加以及第二电极层CMTL5_1的相对高的电导率，因此第一像素电极ELT1_1与第一连接电极ALE5_1之间的接触电阻和电阻-电容可以降低。
类似地，暴露第二连接电极ALE6_1的第二电极层CMTL6_1的第六接触部CNT6可以形成在第二连接电极ALE6_1的第一电极层RMTL6_1中。如图8b中所示，第二像素电极ELT2_1可以通过第六接触部CNT6与第二连接电极ALE6_1的第二电极层CMTL6_1的顶表面接触，并且可以与第二连接电极ALE6_1的第一电极层RMTL6_1的侧表面接触。
在一个或更多个实施例中，第一电极层RMTL1_1至RMTL6_1可以与第二电极层CMTL1_1至CMTL6_1基本上完全地叠置。虽然参照图5a至图5c所描述的第二电极层CMTL1至CMTL6中的一些被选择性地蚀刻以暴露第一电极层RMTL1至RMTL6中的一些，但是除了图8a至图8c中的第五接触部CNT5和第六接触部CNT6之外，第一电极层RMTL1_1至RMTL6_1可以与第二电极层CMTL1_1至CMTL6_1叠置。具有相对高反射率的第一电极层RMTL1_1至RMTL6_1设置在第二电极层CMTL1_1至CMTL6_1上，因此，可以不需要对第一电极层RMTL1_1至RMTL6_1(或第二电极层CMTL1_1至CMTL6_1)进行选择性蚀刻。
第一绝缘层INS1可以设置在第一连接电极ALE5_1和第二连接电极ALE6_1以及对准电极ALE之上。第一绝缘层INS1可以整个地设置在钝化层PSV上以覆盖第一连接电极ALE5_1和第二连接电极ALE6_1以及对准电极ALE。堤BNK可以设置在第一绝缘层INS1上。
发光元件LD可以在第一图案BNP1与第二图案BNP2之间的区域以及第二图案BNP2与第三图案BNP3之间的区域中设置在第一绝缘层INS1上。
第二绝缘层INS2可以设置在发光元件LD中的每个的一个区域上。
第三像素电极ELT3_1可以设置在第一发光元件LD1的第二端部上，并且可以与第一发光元件LD1的第二端部接触。此外，如参照图4所描述的，第三像素电极ELT3_1可以设置在第二发光元件LD2的第一端部上，并且可以与第二发光元件LD2的第一端部接触。即，第三像素电极ELT3_1可以将第一发光元件LD1的第二端部与第二发光元件LD2的第一端部彼此电连接。
第五像素电极ELT5_1可以设置在第四发光元件LD4的第一端部上，并且可以与第四发光元件LD4的第一端部接触。此外，如参照图4所描述的，第五像素电极ELT5_1可以设置在第三发光元件LD3的第二端部上，并且可以与第三发光元件LD3的第二端部接触。即，第五像素电极ELT5_1可以将第三发光元件LD3的第二端部与第四发光元件LD4的第一端部彼此电连接。第五像素电极ELT5_1可以不电连接到第四对准电极ALE4_1，但是本公开不限于此。例如，第五像素电极ELT5_1可以通过穿透第一绝缘层INS1的接触孔与第四对准电极ALE4_1接触。
第三绝缘层INS3可以设置在第三像素电极ELT3_1和第五像素电极ELT5_1上。第三绝缘层INS3可以覆盖第三像素电极ELT3_1和第五像素电极ELT5_1，并且防止第三像素电极ELT3_1和第五像素电极ELT5_1直接连接到第一像素电极ELT1_1和第二像素电极ELT2_1(以及第四像素电极ELT4(见图4))(例如，以防止发生短路)。即，第三像素电极ELT3_1和第五像素电极ELT5_1可以通过第三绝缘层INS3与第一像素电极ELT1_1和第二像素电极ELT2_1(以及第四像素电极ELT4(见图4))分开并且绝缘。
如图8c中所示，第三绝缘层INS3(和第二绝缘层INS2)可以不设置在分离区域SPA中，但是本公开不限于此。例如，如图5c中所示，第三绝缘层INS3(和/或第二绝缘层INS2)可以设置在分离区域SPA中。
第一像素电极ELT1_1和第二像素电极ELT2_1(以及第四像素电极ELT4(见图4))可以设置在第三绝缘层INS3上。
第一像素电极ELT1_1可以设置在第一发光元件LD1的第一端部和第一连接电极ALE5_1上。第一像素电极ELT1_1可以将第一发光元件LD1的第一端部与第一连接电极ALE5_1彼此电连接。第一像素电极ELT1_1可以通过第一绝缘层INS1和第三绝缘层INS3与第一对准电极ALE1_1分开，并且可以不电连接到第一对准电极ALE1_1。
第二像素电极ELT2_1可以设置在第四发光元件LD4的第二端部和第二连接电极ALE6_1上。第二像素电极ELT2_1可以将第四发光元件LD4的第二端部与第二连接电极ALE6_1彼此电连接。第二像素电极ELT2_1可以通过第一绝缘层INS1和第三绝缘层INS3与第二对准电极ALE2_1分开，并且可以不电连接到第二对准电极ALE2_1。
如上所述，第一对准电极ALE1_1至第四对准电极ALE4_1以及第一连接电极ALE5_1和第二连接电极ALE6_1中的每个可以具有包括顺序地堆叠的第一电极层和第二电极层的多层结构。第二电极层可以具有相对高的电导率或包括低电阻材料，并且第一电极层可以具有相对高的反射率或包括具有恒定反射率的材料。暴露第一连接电极ALE5_1的第二电极层RMTL5_1的第五接触部CNT5可以形成在第一连接电极ALE5_1的第一电极层CMTL5_1中，并且第一像素电极ELT1_1可以通过第五接触部CNT5与第一连接电极ALE5_1的第二电极层CMTL5_1和第一连接电极ALE5_1的第一电极层RMTL5_1的侧表面接触。因此，可以降低第一像素电极ELT1_1与第一连接电极ALE5_1之间的接触电阻，并且可以减少或防止由接触电阻引起的故障。
图8d是示出了沿着图6a中所示的线V-V’截取的垫的一个或更多个实施例的剖视图。在图8d中示出了与图6b对应的图。
参照图6a、图6b和图8d，除了垫连接电极ALEP_1之外，图8d中所示的垫PDA_1与图6b中所示的垫PAD基本上相同或相似，因此，将不重复重叠的描述。
垫PAD_1可以包括垫连接电极ALEP_1和垫电极ELTP_1。垫连接电极ALEP_1可以包括第二电极层CMTLP_1和第一电极层RMTLP_1。
第二电极层CMTLP_1可以设置在钝化层PSV和第二金属层MTL2上，第一电极层RMTLP_1可以设置在第二电极层CMTLP_1上，并且垫电极ELTP_1可以设置在第一绝缘层INS1和垫连接电极ALEP_1上。
第一电极层RMTLP_1可以与第一连接电极ALE5_1的第一电极层RMTL5_1(见图8b)通过同一工艺形成。例如，第一电极层RMTLP_1可以包括铝(Al)。第二电极层CMTLP_1可以与第一连接电极ALE5_1的第二电极层CMTL5_1通过同一工艺形成。例如，第二电极层CMTLP_1可以包括钛(Ti)或钼(Mo)。垫电极ELTP_1可以与第一像素电极ELT1_1(见图8b)通过同一工艺形成。例如，垫电极ELTP_1可以包括诸如氧化铟锡(ITO)的透明导电材料。
与参照图8b所描述的第五接触部CNT5类似，暴露第二电极层CMTLP_1的开口或接触部可以形成在第一电极层RMTLP_1中。如图8d中所示，垫电极ELTP_1可以通过开口(或接触部)与第二电极层CMTLP_1的顶表面接触，并且可以与第一电极层RMTLP_1的侧表面接触。如参照图8b所描述的，可以减小垫电极ELTP_1与垫连接电极ALEP_1之间的接触电阻(和电阻-电容延迟)，并且可以减少或防止由接触电阻引起的故障。
虽然在图8d中已经示出了仅第一绝缘层INS1设置在垫电极ELTP_1与垫连接电极ALEP_1之间的情况，但是本公开不限于此，并且除了第一绝缘层INS1之外，至少一个绝缘层(例如，图6b中所示的第二绝缘层INS2)也可以设置在垫电极ELTP_1与垫连接电极ALEP_1之间。
图8e是示出了沿着图6a中所示的线V-V’截取的垫的一个或更多个实施例的剖视图。在图8e中示出了与图8d对应的图。
参照图8d和图8e，除了垫连接电极ALEP_2仅包括第二电极层CMTLP_1之外，图8e中所示的垫PDA_2与图8d中所示的垫PAD_1基本上相同或相似，因此，将不重复重叠的描述。
第二电极层CMTLP_1可以设置在第二金属层MTL2(和钝化层PSV)上，并且垫电极ELTP_1可以设置在第二电极层CMTLP_1上。第二电极层CMTLP_1可以与第一连接电极ALE5_1的第二电极层CMTL5_1(见图8b)通过同一工艺形成。例如，第二电极层CMTLP_1可以包括钼(Mo)。垫电极ELTP_1可以与第一像素电极ELT1_1(见图8b)通过同一工艺形成。例如，垫电极ELTP_1可以包括诸如氧化铟锡(ITO)的透明导电材料。
在图8d中，可以存在与第一绝缘层INS1叠置的第一电极层RMTLP_1，同时第一绝缘层INS1部分地覆盖垫连接电极ALEP_1。可选地，如图8e中所示，当第一绝缘层INS1_1不覆盖垫连接电极ALEP_2时，可以在形成像素电极(见图9d和图9e)的工艺中去除被第一绝缘层INS1_1暴露的第一电极层，并且垫连接电极ALEP_2可以仅包括第二电极层CMTLP_1。
在一个或更多个实施例中，第三绝缘层INS3可以设置在第二电极层CMTLP_1上，并且暴露第二电极层CMTLP_1的开口或接触部可以形成在第三绝缘层INS3中。垫电极ELTP_1可以通过第三绝缘层INS3的开口与第二电极层CMTLP_1接触。因为垫电极ELTP_1与第二电极层CMTLP_1接触，所以可以降低垫电极ELTP_1与垫连接电极ALEP_2之间的接触电阻(和电阻-电容延迟)，并且可以减少或防止由接触电阻引起的故障。
图9a至图9g是示出了制造图2中所示的显示装置的方法的一个或更多个实施例的剖视图。在图9a至图9g中的每个中示出了与图8a、图8c和图8d对应的剖面。在图9a至图9g中的每个中，基于显示层DPL(见图8a)简要地示出了显示装置DD(见图2)。
首先，参照图2、图4、图6a、图8a、图8b、图8c、图8d和图9a，可以在钝化层PSV上形成第一图案BNP1、第二图案BNP2和第三图案BNP3，并且可以在第一图案BNP1、第二图案BNP2和第三图案BNP3以及钝化层PSV上顺序地形成或图案化第一电极层和第二电极层。
已经参照图4和图8a描述了第一对准电极ALE1_1至第四对准电极ALE4_1、第一连接电极ALE5_1以及垫PAD_1的第一电极层RMTLP_1和第二电极层CMTLP_1设置的位置，因此，将不重复重叠的描述。
随后，如图9b中所示，可以在第一图案BNP1至第三图案BNP3之间形成或图案化第一绝缘层INS1以覆盖钝化层PSV。可以形成第一绝缘层INS1以整个地覆盖发射区域EA。在分离区域SPA中，可以去除第一绝缘层INS1的与去除区域RA和接触部对应的部分。在垫区域PDA中，可以去除第一绝缘层INS1的与接触部对应的部分。
如图9c中所示，可以在第一绝缘层INS1(或钝化层PSV)上形成堤BNK，可以在第一绝缘层INS1上供应并且布置发光元件LD，并且可以在发光元件LD上形成或图案化第二绝缘层INS2。
可以在第一对准电极ALE1_1与第三对准电极ALE3_1之间以及第二对准电极ALE2_1与第四对准电极ALE4_1之间布置发光元件LD(例如，第一发光元件LD1和第四发光元件LD4)。
随后，如图9d中所示，可以在钝化层PSV上整个地形成电极层ELT0以覆盖第二绝缘层INS2，并且可以在电极层ELT0上形成用于形成图9e中所示的第三像素电极ELT3_1和第五像素电极ELT5_1的掩模PR(或光致抗蚀剂图案)。在分离区域SPA和垫区域PDA中，可以不形成任何单独的掩模。
随后，如图9e中所示，可以通过相对于掩模PR蚀刻电极层ELT0来形成第三像素电极ELT3_1和第五像素电极ELT5_1。在一个或更多个实施例中，当在第一绝缘层INS1中形成暴露第三对准电极ALE3_1的接触孔时，第三像素电极ELT3_1可以通过接触孔与第三对准电极ALE3_1接触。类似地，第五像素电极ELT5_1可以通过接触孔与第四对准电极ALE4_1接触。
在一个或更多个实施例中，在蚀刻电极层ELT0的工艺中，可以在分离区域SPA中部分地蚀刻第三对准电极ALE3_1的第一电极层RMTL3_1。类似地，通过部分地蚀刻第一连接电极ALE5_1的第一电极层RMTL5_1，可以在第一连接电极ALE5_1的第一电极层RMTL5_1中形成第五接触部CNT5。然而，本公开不限于此。
在一个或更多个实施例中，可以在经历用于形成第一绝缘层INS1、堤BNK和第二绝缘层INS2的显影和清洁工艺的同时逐步地蚀刻暴露到外部的电极层。例如，在分离区域SPA中，可以在经历显影和清洁工艺的同时逐步地蚀刻第三对准电极ALE3_1的第一电极层RMTL3_1的部分(即，与去除区域RA对应的部分)。类似地，可以在经历显影和清洁工艺的同时逐步地蚀刻第一连接电极ALE5_1的第一电极层RMTL5_1(即，与第五接触部CNT5对应的部分)。如图9b中所示，可以在发射区域EA中基本上整个地设置第一绝缘层INS1，使得不蚀刻除了第三对准电极ALE3_1的第一电极层RMTL3_1和第一连接电极ALE5_1的第一电极层RMTL5_1之外的其它电极层。
随后，如图9f中所示，可以形成第三绝缘层INS3以覆盖第三像素电极ELT3_1和第五像素电极ELT5_1。
随后，如图9g中所示，可以形成第一像素电极ELT1_1、第二像素电极ELT2_1(和第四像素电极ELT4(见图4))和垫电极ELTP_1。与参照图9d所描述的工艺类似，可以在钝化层PSV上整个地形成电极层，可以形成与第一像素电极ELT1_1、第二像素电极ELT2_1和垫电极ELTP_1对应的掩模，并且可以通过使用掩模蚀刻电极层来形成第一像素电极ELT1_1、第二像素电极ELT2_1和垫电极ELTP_1。如上所述，第一像素电极ELT1_1可以通过第五接触部CNT5与第一连接电极ALE5_1的第二电极层CMTL5_1的顶表面和第一连接电极ALE5_1的第一电极层RMTL5_1的侧表面接触，并且可以降低第一像素电极ELT1_1的接触电阻。类似地，垫电极ELTP_1可以通过穿透第一绝缘层INS1和垫连接电极ALEP_1的第一电极层RMTLP_1的开口(或接触孔)与垫连接电极ALEP_1的第二电极层CMTLP_1的顶表面和垫连接电极ALEP_1的第一电极层RMTLP_1的侧表面接触，并且可以降低垫电极ELTP_1的接触电阻。
在一个或更多个实施例中，在蚀刻电极层以形成第一像素电极ELT1_1的工艺中，在去除区域RA中可以去除第三对准电极ALE3_1的第二电极层CMTL3_1。如参照图8c所描述的，第三对准电极ALE3_1可以在分离区域SPA中与相邻的像素PXL的第三对准电极ALE3_1完全地分离。即，在形成第一像素电极ELT1_1的同时，可以进行第一对准电极ALE1_1至第四对准电极ALE4_1的分离。
图10a是示出了沿着图4中所示的线I-I’截取的像素的一个或更多个实施例的剖视图。在图10a中示出了与图8a对应的图。图10b是示出了沿着图4中所示的线II-II’截取的像素的一个或更多个实施例的剖视图。在图10b中示出了与图8b对应的图。图10c是示出了沿着图4中所示的线III-III’截取的像素的一个或更多个实施例的剖视图。
首先，参照图2、图3a至图3c、图4、图8a至图8c和图10a至图10c，除了第一像素电极、第二像素电极、第三像素电极、第四像素电极和第五像素电极ELT1_2至ELT5_2之外，图10a至图10c中所示的像素PXL_2与图8a至图8c中所示的像素PXL_1基本上相同或相似，因此，将不重复重叠的描述。
第一对准电极ALE1_1至第四对准电极ALE4_1可以设置在第一图案BNP1至第三图案BNP3的顶部上。第一连接电极ALE5_1和第二连接电极ALE6_1可以与第一对准电极ALE1_1至第四对准电极ALE4_1通过同一工艺形成。
第一连接电极ALE5_1和第二连接电极ALE6_1以及第一对准电极ALE1_1至第四对准电极ALE4_1可以包括顺序地堆叠的第二电极层CMTL1_1至CMTL6_1和第一电极层RMTL1_1至RMTL6_1。第一电极层RMTL1_1至RMTL6_1可以具有相对高的反射率，并且第二电极层CMTL1_1至CMTL6_1可以具有相对高的电导率。例如，第一电极层RMTL1_1至RMTL6_1可以包括铝(Al)，并且第二电极层CMTL1_1至CMTL6_1可以包括钼(Mo)。
暴露第一连接电极ALE5_1的第二电极层CMTL5_1的第五接触部CNT5可以形成在第一连接电极ALE5_1的第一电极层RMTL5_1中。如图10b中所示，第一像素电极ELT1_2可以通过第五接触部CNT5与第一连接电极ALE5_1的第二电极层CMTL5_1的顶表面接触，并且可以与第一连接电极ALE5_1的第一电极层RMTL5_1的侧表面接触。
类似地，暴露第二连接电极ALE6_1的第二电极层CMTL6_1的第六接触部CNT6可以形成在第二连接电极ALE6_1的第一电极层RMTL6_1中。如图10b中所示，第二像素电极ELT2_2可以通过第六接触部CNT6与第二连接电极ALE6_1的第二电极层CMTL6_1的顶表面接触，并且可以与第二连接电极ALE6_1的第一电极层RMTL6_1的侧表面接触。
第一绝缘层INS1可以设置在第一连接电极ALE5_1和第二连接电极ALE6_1以及对准电极ALE之上。堤BNK可以设置在第一绝缘层INS1上。
第一绝缘层INS1上的发光元件LD可以设置在第一图案BNP1与第二图案BNP2之间的区域以及第二图案BNP2与第三图案BNP3之间的区域中。第二绝缘层INS2可以设置在发光元件LD中的每个的一个区域上。
第一像素电极ELT1_2可以设置在第一发光元件LD1的第一端部和第一连接电极ALE5_1上。第一像素电极ELT1_2可以将第一发光元件LD1的第一端部与第一连接电极ALE5_1彼此电连接。
第二像素电极ELT2_2可以设置在第四发光元件LD4的第二端部和第二连接电极ALE6_1上。第二像素电极ELT2_2可以将第四发光元件LD4的第二端部与第二连接电极ALE6_1彼此电连接。
第三绝缘层INS3可以设置在第一像素电极ELT1_2和第二像素电极ELT2_2(以及第四像素电极ELT4(见图4))上。第三绝缘层INS3可以覆盖第一像素电极ELT1_2和第二像素电极ELT2_2，并且防止第一像素电极ELT1_2和第二像素电极ELT2_2直接连接到第三像素电极ELT3_2和第五像素电极ELT5_2(即，可以防止发生短路)。
如图10c中所示，第三绝缘层INS3可以不设置在分离区域SPA中，但是本公开不限于此。例如，如图5c中所示，第三绝缘层INS3可以设置在分离区域SPA中。
第三像素电极ELT3_2和第五像素电极ELT5_2可以设置在第三绝缘层INS3上。
第三像素电极ELT3_2可以设置在第一发光元件LD1的第二端部上，并且可以与第一发光元件LD1的第二端部接触。此外，如参照图4所描述的，第三像素电极ELT3_2可以设置在第二发光元件LD2的第一端部上，并且可以与第二发光元件LD2的第一端部接触。即，第三像素电极ELT3_2可以将第一发光元件LD1的第二端部与第二发光元件LD2的第一端部彼此电连接。
第五像素电极ELT5_2可以设置在第四发光元件LD4的第一端部上，并且可以与第四发光元件LD4的第一端部接触。此外，如参照图4所描述的，第五像素电极ELT5_2可以设置在第三发光元件LD3的第二端部上，并且可以与第三发光元件LD3的第二端部接触。即，第五像素电极ELT5_2可以将第三发光元件LD3的第二端部与第四发光元件LD4的第一端部彼此电连接。
在图8a至图8c中，设置在第三绝缘层INS3上的第一像素电极ELT1_1和第二像素电极ELT2_1可以通过第五接触部CNT5和第六接触部CNT6与第一连接电极ALE5_1和第二连接电极ALE6_1接触。在图10a至图10c中，设置在第三绝缘层INS3的底部上的第一像素电极ELT1_2和第二像素电极ELT2_2可以通过第五接触部CNT5和第六接触部CNT6与第一连接电极ALE5_1和第二连接电极ALE6_1接触。
图10d是示出了沿着图6a中所示的线V-V’截取的垫的一个或更多个实施例的剖视图。在图10d中示出了与图8d对应的图。
参照图8d和图10d，除了垫电极ELTP_2之外，图10d中所示的垫PAD_2与图8d中所示的垫PAD_1基本上相同或相似，因此，将不重复重叠的描述。
垫PAD_1可以包括垫连接电极ALEP_1和垫电极ELTP_1。垫连接电极ALEP_1可以包括顺序地堆叠的第二电极层CMTLP_1和第一电极层RMTLP_1。
垫PAD_2可以包括垫连接电极ALEP_1和垫电极ELTP_2。垫连接电极ALEP_1可以包括顺序地堆叠的第二电极层CMTLP_1和第一电极层RMTLP_1。
第二电极层CMTLP_1可以设置在钝化层PSV和第二金属层MTL2上，第一电极层RMTLP_1可以设置在第二电极层CMTLP_1上，并且垫电极ELTP_2可以设置在第一绝缘层INS1和垫连接电极ALEP_1上。
第一电极层RMTLP_1可以与第一连接电极ALE5_1的第一电极层RMTL5_1(见图10b)通过同一工艺形成。例如，第一电极层RMTLP_1可以包括铝(Al)。第二电极层CMTLP_1可以与第一连接电极ALE5_1的第二电极层CMTL5_1通过同一工艺形成。例如，第二电极层CMTLP_1可以包括钼(Mo)。
垫电极ELTP_2可以与第一像素电极ELT1_2(见图10b)通过同一工艺形成。例如，垫电极ELTP_2可以包括诸如氧化铟锡(ITO)的透明导电材料。
与参照图10b所描述的第五接触部CNT5类似，暴露第二电极层CMTLP_1的开口或接触部可以形成在第一电极层RMTLP_1中。如图10d中所示，垫电极ELTP_2可以通过开口(或接触部)与第二电极层CMTLP_1的顶表面接触，并且可以与第一电极层RMTLP_1的侧表面接触。
图11a至图11e是示出了制造图2中所示的显示装置的方法的一个或更多个实施例的剖视图。在图11a至图11e中的每个中示出了与图10a至图10d对应的剖面。在图11a至图11e中的每个中，基于显示层DPL(见图10a)简要地示出了显示装置DD(见图2)。
首先，参照图2、图4、图6a、图9a、图9b、图10a至图10d和图11a，可以在钝化层PSV上形成第一图案BNP1、第二图案BNP2和第三图案BNP3，并且可以在第一图案BNP1、第二图案BNP2和第三图案BNP3以及钝化层PSV上顺序地形成或图案化第一电极层和第二电极层。已经参照图4和图10a描述了第一对准电极ALE1_1至第四对准电极ALE4_1、第一连接电极ALE5_1以及垫PAD_2的第一电极层RMTLP_1和第二电极层CMTLP_1设置的位置，因此，将不重复重叠的描述。
可以在第一图案BNP1至第三图案BNP3之间形成或图案化第一绝缘层INS1以覆盖钝化层PSV。第一绝缘层INS1可以形成为整个地覆盖发射区域EA。在分离区域SPA中，可以去除第一绝缘层INS1的与去除区域RA和接触部对应的部分。在垫区域PDA中，可以去除第一绝缘层INS1的与接触部对应的部分。
在一个或更多个实施例中，在去除第一绝缘层INS1的部分的工艺中，可以部分地去除被第一绝缘层INS1(即，分离区域SPA中的去除区域RA和接触部以及垫区域PDA中的与接触部对应的部分)暴露的第一电极层RMTL3_1、RMTL5_1和RMTLP_1。例如，可以部分地去除暴露于用于蚀刻第一绝缘层INS1的化学溶液或气体的第一电极层RMTL3_1、RMTL5_1和RMTLP_1。此外，可以部分地去除在蚀刻之后的(例如，通过有机清洁液的)清洁工艺中被第一绝缘层INS1暴露的第一电极层RMTL3_1、RMTL5_1和RMTLP_1。
随后，如图11b中所示，可以在第一绝缘层INS1(或钝化层PSV)上形成堤BNK。
在一个或更多个实施例中，与去除第一绝缘层INS1的部分的工艺类似，可以在形成堤BNK的工艺中部分地暴露被第一绝缘层INS1暴露的第一电极层RMTL3_1、RMTL5_1和RMTLP_1。
随后，如图11c中所示，可以在第一绝缘层INS1上供应并且布置发光元件LD，并且可以在发光元件LD上形成或图案化第二绝缘层INS2。
在一个或更多个实施例中，与去除第一绝缘层INS1的部分的工艺类似，可以在使第二绝缘层INS2图案化的工艺中部分地去除被第二绝缘层INS2(和第一绝缘层INS1)暴露的第一电极层RMTL3_1、RMTL5_1和RMTLP_1。
在一个或更多个实施例中，可以在经历用于形成第一绝缘层INS1、堤BNK和第二绝缘层INS2的显影和清洁工艺的同时逐步地去除被第一绝缘层INS1(和第二绝缘层INS2)暴露的第一电极层RMTL3_1、RMTL5_1和RMTLP_1，并且可以在第一电极层RMTL3_1、RMTL5_1和RMTLP_1中形成暴露第二电极层CMTL3_1、CMTL5_1和CMTLP_1的接触部或开口。例如，在分离区域SPA中，可以在经历显影和清洁工艺的同时逐步地蚀刻第三对准电极ALE3_1的第一电极层RMTL3_1的部分(即，与去除区域RA对应的部分)。类似地，可以在经历显影和清洁工艺的同时逐步地蚀刻第一连接电极ALE5_1的第一电极层RMTL5_1(即，与第五接触部CNT5对应的部分)。
随后，如图11d中所示，可以在钝化层PSV上整个地形成电极层ELT0以覆盖第二绝缘层INS2，并且可以在电极层ELT0上形成用于形成图10e中所示的第一像素电极ELT1_2和第二像素电极ELT2_2(以及第四像素电极ELT4(见图4))的掩模PR(或光致抗蚀剂图案)。在分离区域SPA中，可以不形成任何单独的掩模。
随后，如图11e中所示，可以通过相对于掩模PR蚀刻电极层ELT0来形成第一像素电极ELT1_2和第二像素电极ELT2_2。
随后，如参照图7f所描述的，可以形成第三绝缘层INS3以覆盖第一像素电极ELT1_2和第二像素电极ELT2_2。随后，如参照图7g所描述的，可以在第三绝缘层INS3上形成第三像素电极ELT3_2和第五像素电极ELT5_2，因此，可以形成图10a至图10c中所示的像素PXL_2和图10d中所示的垫PAD_2。
如上所述，通过用于形成第一绝缘层INS1、堤BNK和第二绝缘层INS2的显影和清洁工艺去除被第一绝缘层INS1(和第二绝缘层INS2)暴露的第一电极层RMTL3_1、RMTL5_1和RMTLP_1。因此，如图10b中所示，设置在第三绝缘层INS3的底部上的第一像素电极ELT1_2和第二像素电极ELT2_2可以通过第五接触部CNT5和第六接触部CNT6与第一连接电极ALE5_1和第二连接电极ALE6_1接触。另外，如图10d中所示，与第一像素电极ELT1_2通过同一工艺形成的垫电极ELTP_2可以与第二电极层CMTLP_1的顶表面和第一电极层RMTLP_1的侧表面接触。
虽然已经根据上述实施例具体地描述了本发明的技术精神，但是应注意的是，以上实施例是用于解释而不是用于限制。另外，本领域技术人员将理解的是，在本发明的技术精神的范围内的各种修改是可行的。
本发明的范围不限于说明书的详细描述中所描述的内容，而是应由权利要求限定。另外，衍生自权利要求及其等同概念的含义和范围的所有改变或修改应被解释为包括在本发明的范围内。

Claims (20)

1.一种显示装置，所述显示装置包括：
发射区域和非发射区域，所述非发射区域在所述发射区域周围；
第一图案和第二图案，在所述发射区域中彼此分开；
第一发光元件，定位在所述第一图案与所述第二图案之间；
第一对准电极，定位在所述第一图案上，所述第一对准电极具有与所述第一发光元件的第一端部相对的第一倾斜表面；
第一连接电极，与所述第一对准电极在同一层处；
第一电极，电连接到所述第一发光元件的所述第一端部；
第二电极，电连接到所述第一发光元件的第二端部；以及
堤，定位在所述非发射区域处，所述堤限定所述发射区域，
其中，所述第一对准电极和所述第一连接电极的每个包括顺序地堆叠的第一电极层和第二电极层，
其中，暴露所述第一电极层的接触孔在所述第一连接电极的所述第二电极层中，并且
其中，所述第一电极通过所述接触孔与所述第一连接电极的所述第一电极层和所述第一连接电极的所述第二电极层的侧表面接触。
2.根据权利要求1所述的显示装置，其中，所述第一电极通过所述第一连接电极电连接到晶体管或电力线。
3.根据权利要求1所述的显示装置，其中，所述第一电极层的反射率高于所述第二电极层的反射率，并且
其中，所述第二电极层的电导率高于所述第一电极层的电导率。
4.根据权利要求3所述的显示装置，其中，所述第一电极层包括铝，并且所述第二电极层包括钼。
5.根据权利要求3所述的显示装置，其中，在所述第一对准电极的所述第一倾斜表面处，所述第一电极层被所述第二电极层暴露。
6.根据权利要求5所述的显示装置，所述显示装置还包括在沿所述显示装置的厚度方向与所述第一发光元件叠置的位置处在所述第一对准电极与所述第一电极之间的第一绝缘层，
其中，在所述第一图案上，所述第一绝缘层的侧表面与所述第一对准电极的所述第二电极层的侧表面定位在同一平面。
7.根据权利要求3所述的显示装置，所述显示装置还包括定位在所述第二图案上的第二对准电极，所述第二对准电极具有与所述第一发光元件的所述第二端部相对的第二倾斜表面。
8.根据权利要求1所述的显示装置，所述显示装置还包括与所述发射区域分开的分离区域，所述非发射区域置于所述分离区域与所述发射区域之间，
其中，所述分离区域由所述堤限定，并且
其中，所述第一连接电极定位在所述分离区域中。
9.根据权利要求1所述的显示装置，其中，所述第二电极与所述第一电极设置在不同层，绝缘层置于所述第二电极与所述第一电极之间。
10.根据权利要求1所述的显示装置，所述显示装置还包括：
第二发光元件，定位在所述第一图案与所述第二图案之间；
第三电极，定位在所述第一电极与所述第二电极之间，所述第三电极通过所述第一发光元件和所述第二发光元件电连接在所述第一电极与所述第二电极之间；以及
第三对准电极，与所述第二图案的一个区域叠置。
11.根据权利要求10所述的显示装置，所述显示装置还包括：
第三图案，与所述第一图案相对，所述第二图案置于所述第三图案与所述第一图案之间；
第四对准电极，定位在所述第三图案上；
第三发光元件和第四发光元件，所述第三发光元件和所述第四发光元件中的每个定位在所述第二图案与所述第三图案之间；
第四电极，电连接在所述第二电极与所述第三电极之间；以及
第五电极，电连接在所述第二电极与所述第四电极之间。
12.根据权利要求1所述的显示装置，所述显示装置还包括：
显示区域和非显示区域，所述非显示区域在所述显示区域周围；以及
垫，定位在所述非显示区域中，
其中，所述显示区域包括所述发射区域和所述非发射区域，
其中，所述垫包括与所述第一对准电极通过同一工艺形成的第三连接电极和与所述第一电极通过同一工艺形成的垫电极，
其中，暴露所述第三连接电极的第一电极层的开口定位在所述第三连接电极的第二电极层处，并且
其中，所述垫电极通过所述开口与所述第三连接电极的第一电极层和所述第三连接电极的第二电极层的侧表面接触。
13.根据权利要求1所述的显示装置，其中，所述第二电极层的反射率高于所述第一电极层的反射率，并且
其中，所述第一电极层的电导率高于所述第二电极层的电导率。
14.根据权利要求13所述的显示装置，其中，所述第二电极层包括铝，并且所述第一电极层包括钼。
15.一种制造显示装置的方法，所述方法包括以下步骤：
在基体层上形成第一图案和第二图案；
形成与所述第一图案叠置的第一对准电极、与所述第二图案叠置的第二对准电极以及第一连接电极，其中，所述第一对准电极、所述第二对准电极和所述第一连接电极中的每个包括第一电极层和形成在所述第一电极层上的第二电极层；
在所述第一对准电极、所述第二对准电极和所述第一连接电极之上形成第一绝缘层；
在所述第一图案与所述第二图案之间在所述第一绝缘层上使第一发光元件对准；
形成与所述第一发光元件部分地叠置的第二绝缘图案；
形成电连接到所述第一发光元件的第一端部的第一电极；以及
形成电连接到所述第一发光元件的第二端部的第二电极，
其中，形成所述第二绝缘图案的步骤包括：形成第二绝缘层；以及通过部分地蚀刻所述第二绝缘层和所述第一连接电极的所述第二电极层来形成所述第二绝缘图案和所述第二电极层的接触孔，并且
其中，所述第一电极通过所述接触孔与所述第一连接电极的所述第一电极层和所述第一连接电极的所述第二电极层的侧表面接触。
16.根据权利要求15所述的方法，其中，所述第一电极层的反射率高于所述第二电极层的反射率，并且
其中，所述第二电极层的电导率高于所述第一电极层的电导率。
17.根据权利要求16所述的方法，其中，所述第一电极层包括铝，并且所述第二电极层包括钼。
18.根据权利要求16所述的方法，其中，形成所述第二绝缘图案的步骤包括：
形成覆盖所述第一发光元件的所述第二绝缘层；以及
共同地蚀刻所述第一绝缘层、所述第二绝缘层和所述第一对准电极的所述第二电极层。
19.根据权利要求18所述的方法，其中，在所述第一对准电极的与所述第一发光元件的所述第一端部相对的第一倾斜表面处，所述第一电极层被所述第二电极层暴露。
20.一种制造显示装置的方法，所述方法包括以下步骤：
在基体层上形成第一图案和第二图案；
形成与所述第一图案叠置的第一对准电极、与所述第二图案叠置的第二对准电极以及第一连接电极，其中，所述第一对准电极、所述第二对准电极和所述第一连接电极中的每个包括第一电极层和在所述第一电极层上的第二电极层；
在所述第一对准电极与所述第二对准电极之间形成第一绝缘图案；
在所述第一图案与所述第二图案之间在所述第一绝缘图案上使第一发光元件对准；
形成与所述第一发光元件部分地叠置的第二绝缘图案；
形成电连接到所述第一发光元件的第二端部的第二电极；以及
形成电连接到所述第一发光元件的第一端部的第一电极，
其中，形成所述第二电极的步骤包括：形成电极层；以及通过部分地蚀刻所述电极层和所述第一连接电极的所述第二电极层来形成所述第二电极和所述第二电极层的接触孔，并且
其中，所述第一电极通过所述接触孔与所述第一连接电极的所述第一电极层和所述第一连接电极的所述第二电极层的侧表面接触。
CN202280009374.2A 2021-04-22 2022-03-15 显示装置和用于显示装置的制造方法 Pending CN116745919A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0052670 2021-04-22
KR1020210052670A KR20220145992A (ko) 2021-04-22 2021-04-22 표시 장치 및 표시 장치의 제조 방법
PCT/KR2022/003615 WO2022225189A1 (ko) 2021-04-22 2022-03-15 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN116745919A true CN116745919A (zh) 2023-09-12

Family

ID=83693536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280009374.2A Pending CN116745919A (zh) 2021-04-22 2022-03-15 显示装置和用于显示装置的制造方法

Country Status (5)

Country Link
US (1) US20220344540A1 (zh)
KR (1) KR20220145992A (zh)
CN (1) CN116745919A (zh)
TW (1) TW202243234A (zh)
WO (1) WO2022225189A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319096B1 (ko) * 2009-02-24 2013-10-17 엘지디스플레이 주식회사 탑 에미션 인버티드형 유기발광 다이오드 표시장치 및 그의제조방법
US9159700B2 (en) * 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102605335B1 (ko) * 2018-06-27 2023-11-27 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102652769B1 (ko) * 2018-10-01 2024-04-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200070493A (ko) * 2018-12-07 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102580167B1 (ko) * 2019-01-09 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200088962A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치
KR20200103925A (ko) * 2019-02-25 2020-09-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20220145992A (ko) 2022-11-01
TW202243234A (zh) 2022-11-01
WO2022225189A1 (ko) 2022-10-27
US20220344540A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
EP4027391A1 (en) Display device, and method for producing same
CN113196487A (zh) 显示装置及其制造方法
KR20220043993A (ko) 표시 장치 및 그의 제조 방법
US20220344379A1 (en) Display device
CN116195061A (zh) 显示装置
CN113808526A (zh) 像素
EP3961710A1 (en) Display device and manufacturing method thereof
CN116525638A (zh) 显示设备
CN115915860A (zh) 像素和包括该像素的显示装置
CN117616579A (zh) 像素和具有该像素的显示装置
CN116547814A (zh) 固态成像元件和电子设备
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
CN116745919A (zh) 显示装置和用于显示装置的制造方法
KR20220115713A (ko) 표시 장치
KR20220053765A (ko) 표시 장치
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
US20230091726A1 (en) Display device
US11749782B2 (en) Display device
US20230008145A1 (en) Display device and method of manufacturing the same
EP4227997A1 (en) Display device and method of fabricating the same
US20240079527A1 (en) Display device and method of fabricating the same
KR20220078798A (ko) 화소 및 이를 포함한 표시 장치
KR20220080814A (ko) 화소 및 이를 포함한 표시 장치
CN116075935A (zh) 像素和包括该像素的显示装置
KR20220135287A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination