CN115915860A - 像素和包括该像素的显示装置 - Google Patents

像素和包括该像素的显示装置 Download PDF

Info

Publication number
CN115915860A
CN115915860A CN202211188098.9A CN202211188098A CN115915860A CN 115915860 A CN115915860 A CN 115915860A CN 202211188098 A CN202211188098 A CN 202211188098A CN 115915860 A CN115915860 A CN 115915860A
Authority
CN
China
Prior art keywords
electrode
layer
light emitting
emitting element
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211188098.9A
Other languages
English (en)
Inventor
尹海柱
文秀贤
张宇根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115915860A publication Critical patent/CN115915860A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及像素和包括该像素的显示装置。显示装置包括：基础层；滤色器层，在基础层上并且包括位于发射区域处的滤色器；发光元件层，在滤色器层上，并且包括位于发射区域处的发光元件、在发光元件的第一端上的第一电极、以及在发光元件的第二端上的第二电极；电路层，在发光元件层上，并且包括连接到第一电极和第二电极的电路元件和线；以及焊盘，在电路层上并连接到线，并且第一电极和第二电极可以包括反射导电材料。

Description

像素和包括该像素的显示装置
相关申请的交叉引用
本申请要求于2021年9月28日提交的第10-2021-0128095号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及像素和包括该像素的显示装置。
背景技术
近来，对信息显示的兴趣正在增加。因此，不断地进行对显示装置的研究和开发。
发明内容
本公开的一个或多个实施方式提供能够减小非显示区域并防止对基础层的损坏的像素和包括该像素的显示装置。
本公开的实施方式的方面和特征不限于上述方面和特征，并且本领域中技术人员将从以下描述中清楚地理解未描述的其他方面和特征。
根据本公开的一个或多个实施方式的显示装置可以包括：基础层；滤色器层，在基础层上并且包括位于发射区域处的滤色器；发光元件层，在滤色器层上，并且包括位于发射区域处的发光元件、在发光元件的第一端上的第一电极、以及在发光元件的第二端上的第二电极；电路层，在发光元件层上，并且包括连接到第一电极和第二电极的电路元件和线；以及焊盘，在电路层上并连接到线，并且第一电极和第二电极可以包括反射导电材料。
在一个或多个实施方式中，发光元件层还可以包括：第一对准电极，邻近发光元件的第一端并位于第一电极下方；以及第二对准电极，邻近发光元件的第二端并位于第二电极下方。
在一个或多个实施方式中，第一对准电极和第二对准电极可以包括透明导电材料。
在一个或多个实施方式中，发光元件层还可以包括：第一壁图案，在第一对准电极下方，并且使第一对准电极的一部分从发光元件的第一端的周边向上突出；以及第二壁图案，在第二对准电极下方，并且使第二对准电极的一部分从发光元件的第二端的周边向上突出。
在一个或多个实施方式中，发光元件层还可以包括在围绕发射区域的非发射区域中的第一堤部，以围绕发射区域。
在一个或多个实施方式中，第一电极、第二电极、第一对准电极和第二对准电极可以从发射区域延伸到非发射区域。
在一个或多个实施方式中，发光元件层还可以包括：第一绝缘层，覆盖第一对准电极和第二对准电极，并且位于第一电极和第一对准电极之间以及第二电极和第二对准电极之间；第一接触部分，包括在非发射区域中穿过第一绝缘层并且连接第一电极和第一对准电极的部分；以及第二接触部分，包括在非发射区域中穿过第一绝缘层并且连接第二电极和第二对准电极的部分。
在一个或多个实施方式中，电路层可以包括连接到第一对准电极的第一晶体管、连接到第一晶体管的第一电源线、以及连接到第二对准电极的第二电源线。
在一个或多个实施方式中，显示装置还可以包括连接第一对准电极和第一晶体管的第三接触部分、以及连接第二对准电极和第二电源线的第四接触部分。
在一个或多个实施方式中，第三接触部分和第四接触部分可以在非发射区域中。
在一个或多个实施方式中，电路层可以包括：第一导电层，包括第一晶体管的源电极和漏电极；第二导电层，包括第一晶体管的栅电极；半导体层，包括第一晶体管的半导体图案；以及第三导电层，包括第一电源线和第二电源线中的至少一个。第一导电层、第二导电层、半导体层和第三导电层可以顺序地位于发光元件层上。
在一个或多个实施方式中，电路层还可以包括在第三导电层上的绝缘层。
在一个或多个实施方式中，焊盘可以在绝缘层上，并且可以通过穿过绝缘层的接触孔连接到线。
在一个或多个实施方式中，显示装置还可以包括在滤色器层和发光元件层之间的光转换层。
在一个或多个实施方式中，光转换层可以包括在发射区域中的光转换图案以及围绕光转换图案的第二堤部。光转换图案可以包括光散射颗粒和将从发光元件发射的第一颜色的光转换为第二颜色的光的光转换颗粒中的至少一种。
在一个或多个实施方式中，显示装置还可以包括电路板，该电路板在电路层上并且包括连接到焊盘的接合焊盘。
在一个或多个实施方式中，显示装置还可以包括包含发光元件的像素，并且像素可以在朝向基础层的方向上发射光。
在一个或多个实施方式中，显示装置还可以包括包含像素的显示面板。电路板可以在显示面板上，以与其中定位有像素的显示区域重叠。
在一个或多个实施方式中，第一电极和第二电极可以包括至少一个金属层。
根据本公开的一个或多个实施方式的像素可以包括：滤色器层，在基础层上：发光元件层，在滤色器层上，并且包括发光元件、在发光元件的第一端上的第一电极、以及在发光元件的第二端上的第二电极；以及电路层，在发光元件层上并且包括连接到第一电极和第二电极的电路元件，并且第一电极和第二电极可以包括反射导电材料。
其它实施方式的细节包括在详细描述和附图中。
根据本公开的一个或多个实施方式，根据像素和包括该像素的显示装置，电路层可以设置在显示面板的厚度方向上与基础层相反的方向的一个表面上，并且焊盘可以形成在电路层上，以将焊盘连接到电路层。因此，焊盘可以形成在显示面板的与图像显示表面(例如，后表面)相对的一个表面(例如，前表面)上，而不在基础层中形成过孔。
根据本公开的这种实施方式，焊盘可以在显示面板的显示区域中。因此，可以减小显示装置的非显示区域。此外，即使焊盘形成在图像显示表面的相对表面上，焊盘也可以连接到电路层的线而不穿过基础层。因此，可以防止对基础层的损坏。
本公开的实施方式的效果、方面和特征不受上述内容的限制，并且本说明书中包括更多的各种效果、方面和特征。
附图说明
通过参考附图更详细地描述本公开的实施方式，本公开的实施方式的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是示出根据本公开的一个或多个实施方式的发光元件的立体图；
图2是示出根据本公开的一个或多个实施方式的发光元件的剖视图；
图3是示出根据本公开的一个或多个实施方式的显示装置的平面图；
图4是示意性地示出根据本公开的一个或多个实施方式的显示装置的配置的剖视图；
图5和图6是示出根据本公开的一个或多个实施方式的子像素的电路图；
图7和图8是示出根据本公开的一个或多个实施方式的子像素的平面图；
图9是示出根据本公开的一个或多个实施方式的像素的平面图；
图10至图12是示出根据本公开的一个或多个实施方式的像素和包括该像素的显示装置的剖视图；
图13是示出根据本公开的一个或多个实施方式的像素和包括该像素的显示装置的剖视图；以及
图14是示出根据本公开的一个或多个实施方式的显示装置的剖视图。
具体实施方式
本公开可以以各种方式修改且可以具有各种形式，并且将在附图中示出特定实施方式且在本文中对其详细描述。在以下描述中，除非上下文清楚地包括单数，否则单数形式也包括复数形式。
本公开不限于以下公开的实施方式，并且可以以各种形式修改并且可以实现。此外，下面公开的实施方式中的每个可以单独实现或与其它实施方式中的至少一个组合实现。
在附图中，可以省略与本公开的特性不直接相关的一些组件，以清楚地表示本公开。在整个附图中，相同或相似的组件将尽可能由相同的参考标记和符号给出，即使它们在不同的附图中示出，并且将省略重复的描述。
图1是示出根据本公开的一个或多个实施方式的发光元件LD的立体图。图2是示出根据本公开的一个或多个实施方式的发光元件LD的剖视图。例如，图1示出了可以用作根据本公开的一个或多个实施方式的显示装置的光源的发光元件LD的示例，并且图2示出了沿着图1的线I-I’截取的发光元件LD的剖面的示例。
参考图1和图2，发光元件LD可以包括沿着一个方向(例如，长度方向)顺序设置的第一半导体层SCL1、有源层ACT和第二半导体层SCL2、以及围绕(或包围)第一半导体层SCL1、有源层ACT和第二半导体层SCL2的外表面(例如，外圆周表面(例如，侧表面))的绝缘膜INF。此外，发光元件LD还可以选择性地包括设置在第二半导体层SCL2上的电极层ETL。在这种情况下，绝缘膜INF可以至少部分地围绕(或包围)电极层ETL的外表面(例如，外圆周表面)或可以不至少部分地围绕(或包围)电极层ETL的外表面(例如，外圆周表面)。此外，根据一个或多个实施方式，发光元件LD还可以包括设置在第一半导体层SCL1的一个表面(例如，下表面)上的另一电极层。
在一个或多个实施方式中，发光元件LD设置成沿着一个方向延伸的棒(或杆)形状，并且可以在发光元件LD的长度方向(或厚度方向)的两端处具有第一端EP1和第二端EP2。第一端EP1可以包括发光元件LD的第一表面(或上表面)和/或其周边区域，并且第二端EP2可以包括发光元件LD的第二表面(或下表面)和/或其周边区域。例如，电极层ETL和/或第二半导体层SCL2可以设置在发光元件LD的第一端EP1上，并且第一半导体层SCL1和/或连接到第一半导体层SCL1的至少一个电极层可以设置在发光元件LD的第二端EP2上。
在描述本公开的一个或多个实施方式时，术语“棒形状”可以包括具有大于1的纵横比的杆状形状或棒状形状，诸如圆形柱或多边形柱，并且其剖面的形状没有特别限制。例如，发光元件LD的长度L可以大于其直径D(或剖面的宽度)。
第一半导体层SCL1、有源层ACT、第二半导体层SCL2和电极层ETL可以沿着从发光元件LD的第二端EP2到第一端EP1的方向顺序设置。例如，第一半导体层SCL1可以设置在发光元件LD的第二端EP2处，并且电极层ETL可以设置在发光元件LD的第一端EP1处。替代地，可以在发光元件LD的第二端EP2处设置至少一个其它电极层。
第一半导体层SCL1可以是第一导电类型的半导体层。例如，第一半导体层SCL1可以是包括N型掺杂剂的N型半导体层。例如，第一半导体层SCL1可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且可以是掺杂有诸如Si、Ge或Sn的掺杂剂的N型半导体层。然而，配置第一半导体层SCL1的材料不限于此，并且除了上述材料之外的各种材料可以配置第一半导体层SCL1。
有源层ACT可以设置在第一半导体层SCL1上，并且可以形成为单量子阱结构或多量子阱结构。有源层ACT的位置可以根据发光元件LD的类型进行各种改变。在一个或多个实施方式中，有源层ACT可以发射波长为400nm至900nm的光，并且可以使用双异质结构。
掺杂有导电掺杂剂的包覆层可以选择性地形成在有源层ACT上和/或下方。例如，包覆层可以由AlGaN层或InAlGaN层形成。根据一个或多个实施方式，可以使用诸如AlGaN或InAlGaN的材料来形成有源层ACT，并且除了上述材料之外的各种材料可以配置有源层ACT。
当在发光元件LD的两端之间施加等于或大于阈值电压的电压时，在电子-空穴对在有源层ACT中结合的同时，发光元件LD发射光。通过使用该原理控制发光元件LD的光发射，发光元件LD可以用作各种发光装置(包括显示装置的像素)的光源。
第二半导体层SCL2可以设置在有源层ACT上，并且可以是与第一半导体层SCL1的第一导电类型不同的第二导电类型的半导体层。例如，第二半导体层SCL2可以包括包含P型掺杂剂的P型半导体层。例如，第二半导体层SCL2可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以是掺杂有诸如Mg的掺杂剂的P型半导体层。然而，配置第二半导体层SCL2的材料不限于此，并且除了上述材料之外的各种材料可以配置第二半导体层SCL2。
在一个或多个实施方式中，第一半导体层SCL1和第二半导体层SCL2可以在发光元件LD的长度方向上具有不同的长度(或厚度)。例如，沿着发光元件LD的长度方向，第一半导体层SCL1的长度(或厚度)可以长于(或厚于)第二半导体层SCL2的长度(或厚度)。因此，相比于第二端EP2，有源层ACT可以更靠近第一端EP1定位。
电极层ETL可以设置在第二半导体层SCL2上。电极层ETL可以保护第二半导体层SCL2，并且可以是用于将第二半导体层SCL2平滑地连接到外部电极(例如，预定电极)、线等的电极。例如，电极层ETL可以是欧姆接触电极或肖特基接触电极。
在描述本公开的实施方式时，术语“连接(或接入)”可以包括性地意指物理和/或电连接(或接入)。此外，术语“连接(或接入)”可以包括性地意指直接连接(或接入)或间接连接(或接入)，并且可以包括性地意指整体连接(或接入)和非整体连接(或接入)。
电极层ETL可以是基本上透明的或半透明的。因此，从发光元件LD产生的光可以穿过电极层ETL并且可以被发射到发光元件LD的外部。在一个或多个实施方式中，当从发光元件LD产生的光被发射到发光元件LD的外部而不穿过电极层ETL时，电极层ETL可以形成为不透明的。
在一个或多个实施方式中，电极层ETL可以包括金属或金属氧化物。例如，可以单独或组合使用诸如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)或铜(Cu)的金属、其氧化物或合金、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)或氧化铟(In2O3)等的透明导电材料来形成电极层ETL。
绝缘膜INF可以分别在发光元件LD的第一端EP1和第二端EP2处暴露电极层ETL(或第二半导体层SCL2)和第一半导体层SCL1(或设置在发光元件LD的第二端EP2处的另一电极层)。
在设置绝缘膜INF以覆盖发光元件LD的表面(例如，第一半导体层SCL1、有源层ACT、第二半导体层SCL2和/或电极层ETL的外表面(例如，外圆周表面))的情况下，可以防止通过发光元件LD的短路缺陷。因此，可以确保发光元件LD的电稳定性。
在将绝缘膜INF设置在发光元件LD的表面上的情况下，可以减小或最小化发光元件LD的表面缺陷，并且因此可以提高寿命和效率。此外，在绝缘膜INF形成在每个发光元件LD上的情况下，即使多个发光元件LD彼此紧密设置，也可以防止在发光元件LD之间发生短路缺陷。
在本公开的一个或多个实施方式中，发光元件LD可以通过表面处理工艺制造。例如，通过使用疏水材料对发光元件LD执行表面处理，当将多个发光元件LD混合在流体溶液(或油墨)中并提供给每个发射区域(例如，像素的发射区域)时，发光元件LD可以均匀地分散在溶液中，而不会不均匀地聚集。
绝缘膜INF可以包括透明绝缘材料。因此，在有源层ACT中产生的光可以穿过绝缘膜INF并且可以被发射到发光元件LD的外部。例如，绝缘膜INF可以包括SiO2或不确定为SiO2的氧化硅(SiOx)、Si3N4或不确定为Si3N4的氮化硅(SiNx)、Al2O3或不确定为Al2O3的氧化铝(AlxOy)、以及TiO2或不确定为TiO2的氧化钛(TixOy)中的至少一种绝缘材料，但不限于此。
绝缘膜INF可以配置为单层或多层。例如，绝缘膜INF可以由双膜形成。
在一个或多个实施方式中，绝缘膜INF可以在对应于发光元件LD的第一端EP1和第二端EP2中的至少一个的区域中被部分蚀刻(或去除)。例如，绝缘膜INF可以被蚀刻成在至少一个区域中具有圆形形状，但是绝缘膜INF的形状不限于此。
在一个或多个实施方式中，发光元件LD可以具有从纳米至微米范围的小尺寸。例如，每个发光元件LD可以具有从纳米至微米范围的直径D(或剖面的宽度)和/或长度L。例如，发光元件LD可以具有几百纳米的直径D和几微米的长度L。然而，可以改变发光元件LD的尺寸。
根据一个或多个实施方式，可以改变发光元件LD的结构、形状和/或类型。例如，发光元件LD可以形成为诸如核-壳结构的另一结构和/或形状。
包括发光元件LD的发光装置可以用在需要光源的各种类型的装置中。例如，多个发光元件LD可以布置在显示装置的像素(或子像素)中，并且发光元件LD可以用作像素的光源。发光元件LD可以用在需要光源的其它类型的诸如照明装置的装置中。
图3是示出根据本公开的一个或多个实施方式的显示装置DD的平面图。在图3中，基于包括显示区域DA的显示面板DP简要示出了显示装置DD的结构。显示装置DD还可以包括用于驱动像素PXL的驱动电路(例如，扫描驱动器、数据驱动器、时序控制器等)。驱动电路的至少一部分可以形成和/或设置在显示面板DP内部，或者驱动电路可以设置在显示面板DP外部。
参考图3，显示装置DD可以包括基础层BSL和设置在基础层BSL上的像素PXL。
基础层BSL可以是用于配置显示面板DP的基础构件，并且可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NA。显示区域DA可以配置在其上显示图像的屏幕，并且非显示区域NA可以是除了显示区域DA之外的区域。例如，非显示区域NA可以沿着显示区域DA的边缘或周边围绕(或包围)显示区域DA。
显示面板DP可以设置成各种形状。例如，显示面板DP可以设置成矩形板形状，但不限于此。例如，显示面板DP可以具有圆形形状、椭圆形形状等。此外，显示面板DP可以包括成角度的拐角和/或曲化的拐角。
为了方便起见，在图3中，显示面板DP具有矩形板形状。此外，显示面板DP的竖直方向(例如，列方向或Y方向)被表示为第一方向DR1，显示面板DP的水平方向(例如，行方向或X方向)被表示为第二方向DR2，并且显示面板DP的厚度方向(或高度方向)被表示为第三方向DR3。
显示区域DA可以具有各种形状。例如，显示区域DA可以具有包括矩形、圆形或椭圆形的各种形状。在一个或多个实施方式中，显示区域DA可以具有与显示面板DP的形状匹配的形状。
像素PXL可以布置在显示区域DA中。例如，显示区域DA可以包括每个像素PXL设置在其中的多个像素区域。
每个像素PXL可以包括多个子像素SPX。例如，像素PXL可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以发射不同颜色的光。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别发射蓝光、绿光和红光。根据一个或多个实施方式，配置像素PXL的子像素SPX的数量、类型、布置结构等可以进行各种改变。
在一个或多个实施方式中，每个子像素SPX可以是特定颜色的子像素，并且可以包括产生特定颜色的光的发光元件LD。在一个或多个实施方式中，子像素SPX中的至少一些可以包括产生第一颜色(例如，蓝色)的光的发光元件LD，并且可以在发射区域中设置将第一颜色的光转换为第二颜色(例如，红色或绿色)的光的光转换图案。因此，可以使用子像素SPX中的至少一些来产生第二颜色的光。
例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以包括产生第一颜色的光的发光元件LD，并且可以分别在第二子像素SPX2和第三子像素SPX3的发射区域中设置包括第二颜色(例如，绿色)量子点和第三颜色(例如，红色)量子点的光转换图案。因此，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。
每个子像素SPX可以包括由至少一个控制信号(例如，扫描信号和数据信号)和/或电源(例如，第一电源和第二电源)驱动的至少一个光源。在一个或多个实施方式中，光源可以包括根据图1和图2的实施方式的发光元件LD，例如，具有纳米至微米的范围的小尺寸的杆状发光元件LD。此外，可以使用各种类型的发光元件作为子像素SPX的光源。例如，在一个或多个实施方式中，可以使用具有不同尺寸范围的无机或有机发光元件、具有核-壳结构的无机发光元件等来配置子像素SPX的光源。
像素PXL可以具有根据下面描述的实施方式中的至少一个的结构。例如，像素PXL可以具有其中应用稍后将描述的实施方式中的任一个的结构，或其中组合应用至少两个实施方式的结构。
非显示区域NA可以围绕显示区域DA设置。在非显示区域NA中，可以设置连接到显示区域DA的像素PXL的线、内置电路单元和/或焊盘(例如，图12的PD)。
在一个或多个实施方式中，像素PXL可以朝向显示装置DD的第一表面(例如，显示面板DP的后表面或下表面)发射光，并且焊盘可以设置在显示装置DD的第二表面(例如，显示面板DP的前表面或上表面)上。在这种情况下，焊盘中的至少一些可以设置在显示区域DA中。
当焊盘设置在显示区域DA中时，可以减小显示装置DD的非显示区域NA。在一个或多个实施方式中，其中非显示区域NA被减小的显示装置DD可以用于配置拼接显示装置。例如，当使用其中非显示区域NA被减小的多个显示装置DD配置拼接显示装置时，可以减小相邻显示装置DD的显示区域DA之间的距离，并且因此可以减小或最小化显示装置DD之间的边界的视觉识别。因此，可以配置无缝拼接显示装置。
图4是示意性地示出根据本公开的一个或多个实施方式的显示装置DD的配置的剖视图。
参考图3和图4，显示装置DD可以包括显示面板DP和连接到显示面板DP的电路板FPC。
显示面板DP可以包括基础层BSL和顺序设置在基础层BSL的一个表面上的滤色器层CFL、发光元件层LDL和电路层CRL。此外，显示面板DP还可以选择性地包括设置在滤色器层CFL和发光元件层LDL之间的光转换层LCL。
基础层BSL可以是刚性或柔性衬底(或膜)。在一个或多个实施方式中，在基础层BSL是刚性衬底的情况下，基础层BSL可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和晶体玻璃衬底中的一个。在一个或多个实施方式中，在基础层BSL是柔性衬底的情况下，基础层BSL可以是包括聚合物有机材料的膜衬底和塑料衬底中的一个。此外，基础层BSL可以包括玻璃纤维增强塑料(FRP)。此外，基础层BSL可以由各种材料或衬底形成。此外，基础层BSL可以是单层或多层的衬底。
滤色器层CFL可以设置在基础层BSL上。滤色器层CFL可以设置在从发光元件层LDL产生的光通过其发射的路径上。例如，在其中发光元件层LDL在基础层BSL的方向上发射光的显示装置DD(例如，后表面发射型显示装置DD)中，滤色器层CFL可以设置在基础层BSL和发光元件层LDL之间。
光转换层LCL可以设置在滤色器层CFL上。光转换层LCL可以包括至少一种类型的颜色转换颗粒(或波长转换颗粒)和/或光散射颗粒。例如，光转换层LCL可以包括设置在第二子像素SPX2的发射区域中的绿色量子点和设置在第三子像素SPX3的发射区域中的红色量子点。此外，光转换层LCL还可以包括设置在第一子像素SPX1、第二子像素SPX2和/或第三子像素SPX3的发射区域中的光散射颗粒。
发光元件层LDL可以设置在光转换层LCL上。发光元件层LDL可以包括配置每个像素PXL(或每个子像素SPX)的光源的发光单元。每个发光单元可以包括至少一个发光元件，并且还可以选择性地包括连接到发光元件的至少一个电极。在一个或多个实施方式中，每个发光单元可以包括根据图1和图2的实施方式的发光元件LD、以及连接到发光元件LD的第一端EP1和第二端EP2的第一电极和第二电极。
电路层CRL可以设置在发光元件层LDL上。电路层CRL可以包括配置每个像素PXL(或每个子像素SPX)的像素电路的电路元件和/或连接到电路元件和发光单元的各种线。例如，电路层CRL可以包括配置子像素SPX中的每个的像素电路的晶体管和电容器、以及连接到每个像素电路的栅极线、数据线和电源线。根据一个或多个实施方式，栅极线可以包括至少扫描线，并且还可以选择性地包括其它类型的控制线。此外，电路层CRL还可以包括至少一个绝缘层，该绝缘层包括覆盖电路元件和线的保护层。例如，包括至少一个无机绝缘层的保护层可以设置在电路层CRL的最上层上。
电路板FPC可以设置在电路层CRL上。例如，电路板FPC可以设置在显示面板DP的对应于焊盘区域PA的一个区域中。
电路板FPC可以在焊盘区域PA中通过设置在电路层CRL上的焊盘(例如，图12的PD)连接到显示面板DP。例如，电路板FPC可以包括连接到显示面板DP的焊盘的接合焊盘(例如，图12的BDP)。
在一个或多个实施方式中，用于驱动显示面板DP的至少一个驱动电路(例如，扫描驱动器、数据驱动器和/或时序控制器)可以安装在电路板FPC上。替代地，驱动电路可以不安装在电路板FPC上。在这种情况下，电路板FPC可以连接在显示面板DP和其上安装有驱动电路的另一电路板(主板等)之间。电路板FPC可以是柔性电路板，但是电路板FPC的类型不限于此。
图5和图6是示出根据本公开的一个或多个实施方式的子像素SPX的电路图。例如，图5和图6示出了包括不同结构的发光单元EMU的子像素SPX。
根据一个或多个实施方式，图5和图6中所示的每个子像素SPX可以是包括在图3的每个像素PXL中的子像素SPX中的任一个。此外，设置在显示区域DA中的子像素SPX可以具有彼此基本上相同或相似的结构。
参考图5和图6，子像素SPX可以连接到扫描线SL、数据线DL、第一电源线PL1和第二电源线PL2。此外，子像素SPX还可以选择性地连接到至少一个其它电源线和/或信号线。例如，子像素SPX还可以连接到感测线SENL(或初始化电源线)和/或控制线SSL。
子像素SPX可以包括用于产生对应于每个数据信号的亮度的光的发光单元EMU。此外，子像素SPX还可以包括用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接到扫描线SL和数据线DL，并且可以连接在第一电源线PL1和发光单元EMU之间。例如，像素电路PXC可以连接到被提供第一扫描信号的扫描线SL、被提供数据信号的数据线DL、被提供第一电源VDD(例如，第一电源VDD的电压)的第一电源线PL1、以及发光单元EMU的第一电极ELT1。
此外，像素电路PXC还可以选择性地连接到被提供第二扫描信号的控制线SSL和连接到与显示周期或感测周期对应的感测电路或初始化电源(或参考电源)的感测线SENL。在一个或多个实施方式中，第二扫描信号可以是与第一扫描信号相同或不同的信号。当第二扫描信号是与第一扫描信号相同的信号时，控制线SSL可以与扫描线SL整体化。
像素电路PXC可以包括至少一个晶体管M和电容器Cst。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和电容器Cst。
第一晶体管M1可以连接在第一电源线PL1和第二节点N2之间。第二节点N2可以是与像素电路PXC和发光单元EMU连接的节点。例如，第二节点N2可以是与第一晶体管M1的一个电极(例如，源电极)和发光单元EMU的第一电极ELT1(例如，阳极电极)连接的节点。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制提供给发光单元EMU的驱动电流。例如，第一晶体管M1可以是子像素SPX的驱动晶体管。
在一个或多个实施方式中，第一晶体管M1还可以包括底部金属层BML(也称为“第二栅电极”或“顶部金属层”)。在一个或多个实施方式中，底部金属层BML可以连接到第一晶体管M1的一个电极(例如，源电极)。
在其中第一晶体管M1包括底部金属层BML的一个或多个实施方式中，可以应用用于通过向第一晶体管M1的底部金属层BML施加反向偏置电压而使第一晶体管M1的阈值电压在负方向或正方向上移动的反向偏置技术(或同步技术)。此外，当底部金属层BML设置成与配置第一晶体管M1的沟道的半导体图案重叠时，可以通过阻挡入射在半导体图案上的光来稳定第一晶体管M1的工作特性。
第二晶体管M2可以连接在数据线DL和第一节点N1之间。此外，第二晶体管M2的栅电极可以连接到扫描线SL。当从扫描线SL提供栅极导通电压(例如，高电平电压)的第一扫描信号时，第二晶体管M2可以导通，以连接数据线DL和第一节点N1。
对于每个帧周期，可以将相应帧的数据信号提供给数据线DL，并且在其中提供栅极导通电压的第一扫描信号的周期期间，可以通过第二晶体管M2将数据信号传送到第一节点N1。例如，第二晶体管M2可以是用于将每个数据信号传送到子像素SPX的开关晶体管。
电容器Cst的第一电极可以连接到第一节点N1，并且第二电极可以连接到第二节点N2。电容器Cst存储与在每个帧周期期间提供给第一节点N1的数据信号对应的电荷(例如，电压)。
第三晶体管M3可以连接在第二节点N2和感测线SENL之间。此外，第三晶体管M3的栅电极可以连接到控制线SSL(或扫描线SL)。当从控制线SSL提供栅极导通电压(例如，高电平电压)的第二扫描信号(或第一扫描信号)时，第三晶体管M3可以导通，以将提供给感测线SENL的初始化电压(或参考电压)传送到第二节点N2，或将第二节点N2的电压传送到感测线SENL。通过感测线SENL传送到感测电路的第二节点N2的电压可以提供给驱动电路(例如，时序控制器)，并且可以用于补偿像素PXL(或子像素SPX)的特性偏差。
尽管在图5和图6中，包括在像素电路PXC中的所有晶体管M是N型晶体管，但是本公开不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为P型晶体管。此外，根据一个或多个实施方式，子像素SPX的结构和驱动方法可以进行各种改变。
发光单元EMU可以包括第一电极ELT1、第二电极ELT2和连接在第一电源VDD和第二电源VSS之间的至少一个发光元件LD。例如，发光单元EMU可以包括通过像素电路PXC和/或第一电源线PL1连接到第一电源VDD的第一电极ELT1、通过第二电源线PL2连接到第二电源VSS的第二电极ELT2、以及连接在第一电极ELT1和第二电极ELT2之间的至少一个发光元件LD。
第一电源VDD和第二电源VSS可以具有不同的电位。例如，第一电源VDD可以是高电位像素电源，并且第二电源VSS可以是低电位像素电源。第一电源VDD和第二电源VSS之间的电位差可以等于或大于发光元件LD的阈值电压。第一电源VDD的电压和第二电源VSS的电压可以分别通过第一电源线PL1和第二电源线PL2提供给子像素SPX。
在一个或多个实施方式中，如图5中所示，发光单元EMU可以包括在第一电极ELT1和第二电极ELT2之间在正向方向上并联连接的多个发光元件LD。例如，发光元件LD的第一端EP1可以连接到第一电极ELT1，并且发光元件LD的第二端EP2可以连接到第二电极ELT2。在一个或多个实施方式中，子像素SPX可以包括仅串联连接在第一电极ELT1和第二电极ELT2之间的多个发光元件LD，或者仅包括在第一电极ELT1和第二电极ELT2之间在正向方向上连接的单个发光元件LD。
在一个或多个实施方式中，如图6中所示，发光单元EMU可以包括在第一电极ELT1和第二电极ELT2之间以串联-并联组合连接的多个发光元件LD。当发光单元EMU包括被划分并且布置成至少两个串联级的多个发光元件LD时，发光单元EMU还可以包括连接在第一电极ELT1和第二电极ELT2之间的至少一个中间电极IET。例如，发光单元EMU可以包括顺序连接在像素电路PXC和第二电源线PL2之间的第一电极ELT1、中间电极IET和第二电极ELT2。此外，发光单元EMU可以包括多个发光元件LD，其包括在第一电极ELT1和中间电极IET之间在正向方向上连接的至少一个第一发光元件LD1(例如，多个第一发光元件LD1)、以及在中间电极IET和第二电极ELT2之间在正向方向上连接的至少一个第二发光元件LD2(例如，多个第二发光元件LD2)。例如，第一发光元件LD1的第一端EP1和第二端EP2可以分别连接到第一电极ELT1和中间电极IET，并且第二发光元件LD2的第一端EP1和第二端EP2可以分别连接到中间电极IET和第二电极ELT2。尽管图6示出了两级串联-并联结构的发光单元EMU，但是配置发光单元EMU的串联级的数量可以改变。例如，发光单元EMU可以包括被划分并连接到三个或更多个串联级的多个发光元件LD。
每个发光元件LD可以配置每个有效光源。可以收集这样的有效光源以配置子像素SPX的光源。
发光元件LD可以发射亮度对应于通过像素电路PXC提供的驱动电流的光。在每个帧周期期间，像素电路PXC可以向发光单元EMU提供对应于数据信号的驱动电流。提供给发光单元EMU的驱动电流可以通过发光元件LD流到第二电源VSS。因此，每个发光元件LD可以发射亮度对应于流经其中的电流的光，并且发光单元EMU可以发射亮度对应于驱动电流的光。
尽管在图5和图6中，仅示出了在第一电极ELT1和第二电极ELT2之间在正向方向上连接的发光元件LD(即有效光源)，但是本公开不限于此。例如，除了配置每个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源。例如，发光单元EMU还可以包括至少一个无效发光元件，该至少一个无效发光元件在第一电极ELT1和第二电极ELT2之间布置在相反方向上或者具有至少一个浮置端。
图7和图8是示出根据本公开的一个或多个实施方式的子像素SPX的平面图。图7和图8示出了根据基于发光单元EMU的相应实施方式的子像素SPX的结构。
例如，图7示出了如图5的实施方式中的包括并联连接在第一电极ELT1和第二电极ELT2之间的发光元件LD的发光单元EMU的示例，以及图8示出了如图6的实施方式中的包括串联-并联连接在第一电极ELT1和第二电极ELT2之间的发光元件LD的发光单元EMU的示例。
首先，参考图3至图7，子像素SPX可以包括第一电极ELT1、第二电极ELT2以及连接在第一电极ELT1和第二电极ELT2之间的发光元件LD。此外，子像素SPX可以包括与第一电极ELT1重叠的第一对准电极ALE1、与第二电极ELT2重叠的第二对准电极ALE2、与第一对准电极ALE1重叠的第一壁图案WP1(也称为“第一堤部图案”或“第一图案”)和与第二对准电极ALE2重叠的第二壁图案WP2(也称为“第二堤部图案”或“第二图案”)。第一电极ELT1和第二电极ELT2、发光元件LD、第一对准电极ALE1和第二对准电极ALE2、以及第一壁图案WP1和第二壁图案WP2可以设置在子像素SPX的至少发射区域EA中。在一个或多个实施方式中，在发射区域EA中，从靠近基础层BSL的下层，可以顺序地设置第一壁图案WP1和第二壁图案WP2、第一对准电极ALE1和第二对准电极ALE2、发光元件LD以及第一电极ELT1和第二电极ELT2。
非发射区域NEA可以围绕子像素SPX的发射区域EA设置，并且第一堤部BNK1可以设置在非发射区域NEA中。例如，第一堤部BNK1可以具有对应于发射区域EA的开口，并且可以围绕(或包围)发射区域EA。此外，第一堤部BNK1还可以包括与非发射区域NEA的一个区域对应的开口OPA。第一对准电极ALE1和第二对准电极ALE2中的至少一个的端部可以设置在开口OPA中。第一电极ELT1和第二电极ELT2的端部可以不设置在开口OPA中，或者第一电极ELT1和第二电极ELT2中的至少一个的至少一个端部可以设置在开口OPA中。
根据一个或多个实施方式，第一对准电极ALE1、第二对准电极ALE2、第一电极ELT1和第二电极ELT2的尺寸、形状和/或位置可以进行各种改变。此外，根据一个或多个实施方式，第一对准电极ALE1和第一电极ELT1是否连接和/或第一对准电极ALE1和第一电极ELT1之间的连接部分(例如，第一接触部分CNT1)的位置、以及第二对准电极ALE2和第二电极ELT2是否连接和/或第二对准电极ALE2和第二电极ELT2之间的连接部分(例如，第二接触部分CNT2)的位置可以进行各种改变。在一个或多个实施方式中，如在图7的实施方式中，第一对准电极ALE1和第一电极ELT1可以通过第一接触部分CNT1等彼此电连接。在一个或多个实施方式中，第一电极ELT1可以不直接连接到第一对准电极ALE1，并且可以通过至少一个连接部分直接连接到子像素SPX的像素电路PXC(例如，设置在电路层CRL中的相应像素电路PXC的电路元件)。类似地，如在图7的实施方式中，第二对准电极ALE2和第二电极ELT2可以通过第二接触部分CNT2等彼此电连接。在一个或多个实施方式中，第二电极ELT2可以不直接连接到第二对准电极ALE2，并且可以通过至少一个连接部分直接连接到第二电源线PL2(例如，设置在电路层CRL中的第二电源线PL2)。
第一壁图案WP1可以设置在第一对准电极ALE1下方以与第一对准电极ALE1的一部分重叠。第一壁图案WP1和第一对准电极ALE1可以围绕发光元件LD的第一端EP1定位。
第一对准电极ALE1可以与发光元件LD重叠或可以不与发光元件LD重叠，并且第一壁图案WP1可以不与发光元件LD重叠。例如，第一壁图案WP1可以在不与发光元件LD重叠的区域中设置在第一对准电极ALE1下方。在设置有第一壁图案WP1的区域中，第一对准电极ALE1可以在上部方向(例如，对应于基础层BSL和显示面板DP的厚度方向或高度方向的第三方向DR3)上突出。
第二壁图案WP2可以设置在第二对准电极ALE2下方，以与第二对准电极ALE2的一部分重叠。第二壁图案WP2和第二对准电极ALE2可以围绕发光元件LD的第二端EP2定位。
第二对准电极ALE2可以与发光元件LD重叠或可以不与发光元件LD重叠，并且第二壁图案WP2可以不与发光元件LD重叠。例如，第二壁图案WP2可以在不与发光元件LD重叠的区域中设置在第二对准电极ALE2下方。在设置有第二壁图案WP2的区域中，第二对准电极ALE2可以在上部方向(例如，第三方向DR3)上突出。
发光元件LD布置在其中的发光元件布置区域可以由第一对准电极ALE1和第二对准电极ALE2以及第一壁图案WP1和第二壁图案WP2来限定。例如，发光元件LD可以布置在由第一对准电极ALE1和第二对准电极ALE2以及第一壁图案WP1和第二壁图案WP2形成在第一对准电极ALE1和第二对准电极ALE2之间的凹部部分中。
第一对准电极ALE1可以通过第一接触部分CNT1连接到第一电极ELT1。例如，第一对准电极ALE1可以通过第一接触部分CNT1电连接到第一电极ELT1。第一接触部分CNT1可以包括至少一个接触孔和/或过孔。在一个或多个实施方式中，第一接触部分CNT1可以设置在发射区域EA外部。例如，第一接触部分CNT1可以设置在非发射区域NEA中以与第一堤部BNK1重叠，或者可以设置在与第一堤部BNK1的开口OPA对应的区域(下文中，称为分离区域)中，以便不与第一堤部BNK1重叠。
此外，第一对准电极ALE1可以通过第三接触部分CNT3连接到子像素SPX的像素电路PXC。例如，第一对准电极ALE1可以通过第三接触部分CNT3电连接到设置在电路层CRL中的像素电路PXC的第一晶体管M1。第一电极ELT1可以通过第一对准电极ALE1连接到像素电路PXC。第三接触部分CNT3可以包括至少一个接触孔和/或过孔。在一个或多个实施方式中，第三接触部分CNT3可以设置在发射区域EA外部。例如，第三接触部分CNT3可以设置在非发射区域NEA中以与第一堤部BNK1重叠，或者可以设置在与第一堤部BNK1的开口OPA对应的分离区域中，以便不与第一堤部BNK1重叠。
第二对准电极ALE2可以通过第二接触部分CNT2连接到第二电极ELT2。例如，第二对准电极ALE2可以通过第二接触部分CNT2电连接到第二电极ELT2。第二接触部分CNT2可以包括至少一个接触孔和/或过孔。在一个或多个实施方式中，第二接触部分CNT2可以设置在发射区域EA外部。例如，第二接触部分CNT2可以设置在非发射区域NEA中以与第一堤部BNK1重叠，或者可以设置在与第一堤部BNK1的开口OPA对应的分离区域中，以便不与第一堤部BNK1重叠。
此外，第二对准电极ALE2可以通过第四接触部分CNT4连接到第二电源线PL2。例如，第二对准电极ALE2可以通过第四接触部分CNT4电连接到设置在电路层CRL中的第二电源线PL2。第二电极ELT2可以通过第二对准电极ALE2连接到第二电源线PL2。第四接触部分CNT4可以包括至少一个接触孔和/或过孔。在一个或多个实施方式中，第四接触部分CNT4可以设置在发射区域EA外部。例如，第四接触部分CNT4可以设置在非发射区域NEA中以与第一堤部BNK1重叠，或者可以设置在与第一堤部BNK1的开口OPA对应的分离区域中，以便不与第一堤部BNK1重叠。
第一对准电极ALE1和第二对准电极ALE2可以具有各种形状并且可以彼此间隔开。在一个或多个实施方式中，第一对准电极ALE1和第二对准电极ALE2中的每个可以具有在第一方向DR1上延伸的形状(例如，棒形状)，并且可以沿着第二方向DR2彼此间隔开。此外，第一对准电极ALE1和第二对准电极ALE2可以具有彼此相似或相同的形状和/或尺寸，或者可以具有不同的形状和尺寸。根据一个或多个实施方式，第一对准电极ALE1和第二对准电极ALE2的形状、尺寸、数量和/或相互布置结构可以进行各种改变。
第一对准电极ALE1和第二对准电极ALE2可以形成在至少发射区域EA中。在一个或多个实施方式中，第一对准电极ALE1和第二对准电极ALE2可以从发射区域EA延伸到非发射区域NEA。
第一对准电极ALE1可以具有针对每个子像素SPX分离的图案。第二对准电极ALE2可以具有针对每个子像素SPX分离的图案，或者沿着第一方向DR1相邻的多个子像素SPX的第二对准电极ALE2可以整体地连接。
在一个或多个实施方式中，在用于形成子像素SPX的像素工艺(例如，完成发光元件LD的对准)之前，子像素SPX的第一对准电极ALE1可以彼此连接，并且子像素SPX的第二对准电极ALE2可以彼此连接。例如，在完成发光元件LD的对准之前，沿着第一方向DR1相邻的子像素SPX的第一对准电极ALE1可以彼此整体地或非整体地连接以配置第一对准线，并且沿着第一方向DR1相邻的子像素SPX的第二对准电极ALE2可以彼此整体地或非整体地连接以配置第二对准线。
在发光元件LD的对准步骤中，第一对准线和第二对准线可以分别接收第一对准信号和第二对准信号。第一对准信号和第二对准信号可以具有不同的波形、电位和/或相位。因此，可以在第一对准线和第二对准线之间形成电场，并且因此发光元件LD可以在第一对准线和第二对准线之间对准。此外，可以通过第一壁图案WP1和第二壁图案WP2在发射区域EA中的每个中形成凹部部分，并且因此发光元件LD可以布置在凹部部分处。因此，可以更容易地控制在其中布置发光元件LD的区域。例如，发光元件LD可以平行地布置在第一对准线和第二对准线之间，使得发光元件LD的至少中心区域位于第一对准线和第二对准线之间。
在完成发光元件LD的对准之后，可以在对应于第一堤部BNK1的开口OPA的每个分离区域中切断第一对准线，以将子像素SPX的第一对准电极ALE1彼此分离。因此，子像素SPX可以被单独驱动。
在一个或多个实施方式中，子像素SPX的第一对准电极ALE1可以被分离，并且子像素SPX的第二对准电极ALE2可以被同步(例如，同时)分离。例如，在完成发光元件LD的对准之后，可以在每个分离区域中切断第一对准线和第二对准线。因此，子像素SPX的第一对准电极ALE1和第二对准电极ALE2可以形成为相应的单独图案。
例如，沿着第一方向DR1相邻的子像素SPX的第一对准电极ALE1可以在位于沿着第一方向DR1相邻的子像素SPX的发射区域EA之间的每个分离区域中彼此分离。类似地，沿着第一方向DR1相邻的子像素SPX的第二对准电极ALE2可以在位于沿着第一方向DR1相邻的子像素SPX的发射区域EA之间的每个分离区域中彼此分离。
发光元件LD可以设置在第一对准电极ALE1和第二对准电极ALE2之间。这里，发光元件LD设置在第一对准电极ALE1和第二对准电极ALE2之间的情况可以意指发光元件LD中的每个的至少一部分设置在第一对准电极ALE1和第二对准电极ALE2之间的区域中。
发光元件LD的第一端EP1可以邻近第一对准电极ALE1设置(例如，朝向第一对准电极ALE1设置)，并且可以与第一对准电极ALE1重叠或可以不与第一对准电极ALE1重叠。发光元件LD的第一端EP1可以与第一电极ELT1重叠并且可以电连接到第一电极ELT1。
发光元件LD的第二端EP2可以邻近第二对准电极ALE2设置(例如，朝向第二对准电极ALE2设置)，并且可以与第二对准电极ALE2重叠或可以不与第二对准电极ALE2重叠。发光元件LD的第二端EP2可以与第二电极ELT2重叠并且可以电连接到第二电极ELT2。
在一个或多个实施方式中，每个发光元件LD可以是使用无机晶体结构的材料并具有超小尺寸(例如，纳米至微米的范围的小尺寸)的无机发光元件。例如，每个发光元件LD可以是通过生长和蚀刻杆形状的氮化物基半导体制造的超小无机发光元件(例如，根据图1和图2的实施方式的发光元件LD)。然而，配置每个发光单元EMU的发光元件LD的类型、尺寸、形状、结构、数量等可以改变。
发光元件LD可以在溶液中以分散形式制备，并且可以通过喷墨方法、狭缝涂布方法等提供给每个子像素SPX的发射区域EA。当第一对准信号和第二对准信号与提供发光元件LD同步地(例如，同时)或在提供发光元件LD之后被施加到子像素SPX的第一对准电极ALE1和第二对准电极ALE2(或第一对准线和第二对准线)时，可以在第一对准电极ALE1和第二对准电极ALE2之间形成电场，并且因此发光元件LD被对准。在发光元件LD对准之后，可以通过干燥工艺等除去溶剂。
第一电极ELT1可以设置在第一对准电极ALE1和发光元件LD的第一端EP1上。在一个或多个实施方式中，第一电极ELT1可以通过第一接触部分CNT1电连接到第一对准电极ALE1。此外，第一电极ELT1可以设置在发光元件LD的第一端EP1上，并且可以电连接到发光元件LD的第一端EP1。例如，第一电极ELT1可以直接设置在第一端EP1上，以与发光元件LD的第一端EP1接触。
第二电极ELT2可以设置在第二对准电极ALE2和发光元件LD的第二端EP2上。在一个或多个实施方式中，第二电极ELT2可以通过第二接触部分CNT2电连接到第二对准电极ALE2。此外，第二电极ELT2可以设置在发光元件LD的第二端EP2上，并且可以电连接到第二端EP2。例如，第二电极ELT2可以直接设置在第二端EP2上，以与发光元件LD的第二端EP2接触。
第一电极ELT1和第二电极ELT2可以形成在至少发射区域EA中。在一个或多个实施方式中，第一电极ELT1和第二电极ELT2可以从发射区域EA延伸到非发射区域NEA。例如，当第一电极ELT1和第二电极ELT2通过形成在非发射区域NEA中的第一接触部分CNT1和第二接触部分CNT2连接到第一对准电极ALE1和第二对准电极ALE2时，第一电极ELT1和第二电极ELT2可以延伸到非发射区域NEA。
参考图3至图8，子像素SPX可以包括设置在第一对准电极ALE1的两侧上的多个第二对准电极ALE2。例如，第一对准电极ALE1可以设置在发射区域EA的中心(或中心区域)中，并且两个第二对准电极ALE2可以设置在第一对准电极ALE1的两侧上。每个第二壁图案WP2可以设置在第二对准电极ALE2中的每个下方。
此外，子像素SPX还可以包括通过发光元件LD连接在第一电极ELT1和第二电极ELT2之间的中间电极IET。发光元件LD还可以包括连接在第一电极ELT1和中间电极IET之间的第一发光元件LD1、以及连接在中间电极IET和第二电极ELT2之间的第二发光元件LD2。
中间电极IET可以与第一对准电极ALE1和第二对准电极ALE2中的每个的一部分重叠。例如，中间电极IET的一部分可以与第一对准电极ALE1的一部分重叠，并且中间电极IET的另一部分可以与第二对准电极ALE2中的任何一个重叠。第一电极ELT1可以与第一对准电极ALE1的另一部分重叠，并且可以在第二方向DR2和第一方向DR1上与中间电极IET间隔开。第二电极ELT2可以与另一第二对准电极ALE2重叠，并且可以在第二方向DR2上与第一电极ELT1和中间电极IET间隔开。
第一电极ELT1可以设置在第一发光元件LD1的第一端EP1上，并且可以连接到第一发光元件LD1的第一端EP1。在一个或多个实施方式中，第一电极ELT1可以通过第一接触部分CNT1连接到第一对准电极ALE1。第一对准电极ALE1可以通过第三接触部分CNT3连接到像素电路PXC。
中间电极IET可以设置在第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1上，并且可以连接到第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1。中间电极IET可以不直接连接到第一对准电极ALE1和第二对准电极ALE2。例如，可以在中间电极IET与第一对准电极ALE1和第二对准电极ALE2之间设置至少一个绝缘层，并且中间电极IET与第一对准电极ALE1和第二对准电极ALE2可以通过绝缘层彼此分离。第一发光元件LD1的第二端EP2可以通过中间电极IET连接到第二发光元件LD2的第一端EP1。
第二电极ELT2可以设置在第二发光元件LD2的第二端EP2上，并且可以连接到第二发光元件LD2的第二端EP2。在一个或多个实施方式中，第二电极ELT2可以通过第二接触部分CNT2连接到任何一个第二对准电极ALE2。每个第二对准电极ALE2可以通过第四接触部分CNT4连接到第二电源线PL2。
在一个或多个实施方式中，第一接触部分CNT1、第二接触部分CNT2、第三接触部分CNT3和/或第四接触部分CNT4可以设置成彼此相邻，或者可以设置成彼此不相邻。例如，如图7中所示，第一接触部分CNT1、第二接触部分CNT2、第三接触部分CNT3和第四接触部分CNT4可以定位成在发射区域EA的上部区域(或下部区域)中彼此相邻。替代地，如图8中所示，第一接触部分CNT1、第二接触部分CNT2、第三接触部分CNT3和第四接触部分CNT4中的至少一个(例如，第一接触部分CNT1、第二接触部分CNT2和第三接触部分CNT3)可以位于发射区域EA的上部区域中，并且其余的接触部分(例如，第四接触部分CNT4)可以位于发射区域EA的下部区域中。根据一个或多个实施方式，第一接触部分CNT1、第二接触部分CNT2、第三接触部分CNT3和/或第四接触部分CNT4的尺寸和位置可以进行各种改变。
第一堤部BNK1可以设置在围绕发射区域EA的非发射区域NEA中，以围绕(或包围)子像素SPX中的每个的发射区域EA。例如，第一堤部BNK1可以设置在子像素SPX中的每个的外部区域中和/或相邻子像素SPX之间的区域中，以围绕(或包围)每个发射区域EA。
第一堤部BNK1可以包括与子像素SPX的发射区域EA对应的开口。此外，第一堤部BNK1还可以包括对应于分离区域的开口OPA。例如，第一堤部BNK1可以对应于发射区域EA和分离区域而被打开，并且通常在显示区域DA中可以具有网格形状。由于第一堤部BNK1包括对应于分离区域的开口OPA，因此在完成发光元件LD的对准之后，第一对准线和第二对准线(或第一对准线)可以容易地分离成第一对准电极ALE1和第二对准电极ALE2(或第一对准电极ALE1)。
第一堤部BNK1可以包括至少一种光阻挡材料和/或反射材料。例如，第一堤部BNK1可以包括至少一种黑矩阵材料、特定颜色的滤色器材料等。因此，可以防止或减少相邻子像素SPX之间的光泄漏。
此外，在向每个子像素SPX提供发光元件LD的步骤中，第一堤部BNK1可以限定将被提供发光元件LD的每个发射区域EA。例如，当子像素SPX的发射区域EA由第一堤部BNK1分离和分隔时，可以提供期望类型和/或数量的发光二极管油墨(例如，包括至少一种类型的发光元件LD的溶液)。
图9是示出根据本公开的一个或多个实施方式的像素PXL的平面图。例如，图9示出了包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的像素PXL的发光单元EMU，每个第一子像素SPX1、第二子像素SPX2和第三子像素SPX3包括如图7的实施方式中的平行结构的发光单元EMU。
参考图3至图9，每个像素PXL可以包括彼此相邻设置的多个子像素SPX。例如，像素PXL可以包括用于发射不同颜色的光的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。
每个子像素SPX可以包括其中设置有至少一个发光元件LD的发射区域EA。例如，第一子像素SPX1可以包括其中设置有多个发光元件LD的第一发射区域EA1。第二子像素SPX2可以包括其中设置有多个发光元件LD的第二发射区域EA2，并且第三子像素SPX3可以包括其中设置有多个发光元件LD的第三发射区域EA3。
在一个或多个实施方式中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的发射区域EA可以沿着第二方向DR2顺序设置，但是本公开不限于此。发射区域EA可以由第一堤部BNK1分隔。
在一个或多个实施方式中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以具有彼此基本上相似或相同的结构。因此，在图9中，仅通过参考标记表示了第一子像素SPX1的第一壁图案WP1和第二壁图案WP2、第一对准电极ALE1和第二对准电极ALE2、第一电极ELT1和第二电极ELT2以及第一接触部分CNT1至第四接触部分CNT4。由于通过图7的实施方式等详细描述了每个子像素SPX的结构，因此省略了对其的详细描述。
在一个或多个实施方式中，设置在显示区域DA中的至少一个像素PXL和/或子像素SPX可以与电路板FPC重叠。例如，电路板FPC可以设置在显示面板DP的一个表面上，以与配置显示面板DP的像素PXL和子像素SPX中的至少一些重叠，并且可以在显示面板DP的一个表面上形成用于将显示面板DP的电源线和/或信号线电连接到电路板FPC的接合焊盘(例如，图12的接合焊盘BDP)的焊盘(例如，图12的焊盘PD)。该焊盘中的至少一个可以形成在显示区域DA中，以与至少一个像素PXL(或子像素SPX)重叠。然而，根据一个或多个实施方式，电路板FPC和焊盘的位置可以进行各种改变。
在图9的实施方式中，示出了其中至少一个像素PXL(或子像素SPX)的非发射区域NEA与电路板FPC的一部分重叠的实施方式。然而，本公开不限于此。例如，电路板FPC可以设置在显示面板DP上，以与至少一个像素PXL(或子像素SPX)的发射区域EA和/或非发射区域NEA重叠。
在一个或多个实施方式中，电路板FPC和/或焊盘可以仅设置在非发射区域NEA(例如，如图3中所示位于显示面板DP的边缘区域处的非显示区域NA)中，以便不与像素PXL重叠。
图10至图12是示出根据本公开的一个或多个实施方式的像素PXL和包括该像素PXL的显示装置DD的剖视图。例如，图10和图11示出了显示装置DD的剖面，其对应于沿着图9的线II-II’截取的像素PXL的剖面，以及图12示出了显示装置DD的剖面，其对应于沿着图9的线III-III’截取的像素PXL的剖面。
图10和图11示出了与第一电极ELT1和第二电极ELT2有关的不同实施方式。例如，图10示出了其中设置在每个发射区域EA中的第一电极ELT1和第二电极ELT2设置在不同层上的实施方式，以及图11示出了其中第一电极ELT1和第二电极ELT2设置在相同层上的实施方式。
图12示出了显示装置DD的剖面，该显示装置DD包括像素PXL的与焊盘区域PA重叠的区域(例如，包括第一子像素SPX1的第三接触部分CNT3的周边区域的区域)。因此，图12示出了焊盘区域PA的剖面以及像素PXL的剖面。例如，在本公开的一个或多个实施方式中，设置在显示区域DA中的至少一个像素PXL可以与焊盘区域PA和设置和/或接合在焊盘区域PA中的电路板FPC重叠。
参考图3至图12，显示装置DD可以包括基础层BSL和顺序设置在基础层BSL上的滤色器层CFL、发光元件层LDL和电路层CRL。此外，显示装置DD还可以选择性地包括设置在滤色器层CFL和发光元件层LDL之间的光转换层LCL。滤色器层CFL、光转换层LCL、发光元件层LDL和电路层CRL可以配置显示面板DP。此外，显示面板DP还可以包括设置在电路层CRL上的焊盘PD。
显示装置DD还可以包括电路板FPC，该电路板FPC设置在电路层CRL上并通过焊盘PD连接到显示面板DP。电路板FPC可以至少在焊盘区域PA中与显示面板DP重叠。在一个或多个实施方式中，焊盘区域PA可以与显示区域DA重叠。例如，焊盘区域PA可以与至少一个像素PXL(或子像素SPX)重叠。在这种情况下，电路板FPC可以与至少一个像素PXL(或子像素SPX)重叠。
基础层BSL可以是刚性衬底、或柔性衬底或膜，并且其材料或结构没有特别限制。例如，基础层BSL可以包括至少一种透明或不透明的绝缘材料，并且可以是单层或多层的衬底或膜。例如，基础层BSL可以是包括至少一个聚酰亚胺(PI)膜的单层或多层的衬底，但不限于此。
滤色器层CFL可以设置在基础层BSL的一个表面上。例如，滤色器层CFL可以设置在基础层BSL的前表面(或上表面)上，并且可以设置在显示区域DA中。
滤色器层CFL可以包括与子像素SPX的颜色对应的滤色器CF。例如，滤色器层CFL可以包括设置在第一发射区域EA1中的第一滤色器CF1、设置在第二发射区域EA2中的第二滤色器CF2、以及设置在第三发射区域EA3中的第三滤色器CF3。例如，当第一子像素SPX1、第二子像素SPX2和第三子像素SPX3分别是蓝色子像素、绿色子像素和红色子像素时，蓝色的第一滤色器CF1、绿色的第二滤色器CF2和红色的第三滤色器CF3可以分别设置在第一发射区域EA1、第二发射区域EA2和第三发射区域EA3中。
在一个或多个实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以在非发射区域NEA中彼此重叠以阻挡光泄漏。替代地，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以彼此分离地形成，并且也可以在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间设置分离的遮光图案。
光转换层LCL可以设置在滤色器层CFL上。例如，光转换层LCL可以设置在基础层BSL的设置有滤色器层CFL的前表面上，并且可以设置在显示区域DA中。
光转换层LCL可以包括与子像素SPX的颜色对应的光转换图案LCP。例如，光转换层LCL可以包括设置在第一发射区域EA1中的第一光转换图案LCP1、设置在第二发射区域EA2中的第二光转换图案LCP2、以及设置在第三发射区域EA3中的第三光转换图案LCP3。
每个光转换图案LCP可以包括至少一种类型的光转换颗粒(例如，量子点QD)和光散射颗粒SCT(例如，硅土)中的至少一种。光转换颗粒(或波长转换颗粒)可以将从设置在相应的子像素SPX的发射区域EA中的发光元件LD发射的一颜色(或波长)的光转换为另一颜色(或另一波长)的光。
例如，当第一子像素SPX1、第二子像素SPX2和第三子像素SPX3分别是蓝子像素、绿子像素和红子像素，并且蓝色的发光元件LD设置在第一发射区域EA1、第二发射区域EA2和第三发射区域EA3中时，第一光转换图案LCP1可以包括光散射颗粒SCT。因此，可以更有效地发射从设置在第一发射区域EA1中的蓝色的发光元件LD发射的蓝光。第二光转换图案LCP2和第三光转换图案LCP3可以分别包括绿色和红色的量子点QD，并且还可以选择性地包括光散射颗粒SCT。设置在第二发射区域EA2中的绿色的量子点QD可以将从设置在第二发射区域EA2中的蓝色的发光元件LD发射的蓝光转换为绿光。设置在第三发射区域EA3中的红色的量子点QD可以将从设置在第三发射区域EA3中的蓝色的发光元件LD发射的蓝光转换为红光。因此，第一子像素SPX、第二子像素SPX2和第三子像素SPX3可以分别发射蓝光、绿光和红光。
此外，光转换层LCL还可以包括第二堤部BNK2和覆盖层CVL。
第二堤部BNK2可以设置在非发射区域NEA中以围绕(或包围)每个光转换图案LCP，并且可以在第三方向DR3上与第一堤部BNK1重叠。第二堤部BNK2可以限定(或分隔)其中将形成光转换图案LCP的每个发射区域EA。
第二堤部BNK2可以包括包含黑矩阵材料等的光阻挡材料和/或反射材料。因此，可以防止或减少子像素SPX之间的光泄漏。第二堤部BNK2可以包括与第一堤部BNK1的材料相同或不同的材料。
覆盖层CVL可以设置在光转换层LCL上以覆盖光转换图案LCP和第二堤部BNK2。覆盖层CVL可以包括至少一个有机绝缘层和/或无机绝缘层，并且可以保护光转换图案LCP。在一个或多个实施方式中，覆盖层CVL可以包括低折射率材料。例如，覆盖层CVL可以包括具有约1.4至1.6的折射率的低折射率材料(例如，氧化硅(SiOx))，但不限于此。
发光元件层LDL可以设置在光转换层LCL上。例如，发光元件层LDL可以设置在基础层BSL的其上设置有滤色器层CFL和光转换层LCL的前表面上，并且可以设置在显示区域DA中。
发光元件层LDL可以包括第一壁图案WP1和第二壁图案WP2、第一堤部BNK1、第一对准电极ALE1和第二对准电极ALE2、第一绝缘层INS1、发光元件LD、第一绝缘图案INP1、第一电极ELT1和第二电极ELT2、以及钝化层PSV。在一个或多个实施方式中，第一壁图案WP1和第二壁图案WP2、第一堤部BNK1、第一对准电极ALE1和第二对准电极ALE2、第一绝缘层INS1、发光元件LD、第一绝缘图案INP1、第一电极ELT1和第二电极ELT2以及钝化层PSV可以顺序地设置和/或形成在基础层BSL的其上设置有滤色器层CFL和/或光转换层LCL的一个表面上。然而，根据一个或多个实施方式，它们的布置顺序可以改变。例如，在一个或多个实施方式中，在顺序地形成第一壁图案WP1和第二壁图案WP2、第一对准电极ALE1和第二对准电极ALE2以及第一绝缘层INS1之后，可以在第一绝缘层INS1上形成第一堤部BNK1。发光元件层LDL还可以选择性地包括图10和图12中所示的第二绝缘图案INP2。
第一壁图案WP1和第二壁图案WP2可以设置在第一对准电极ALE1和第二对准电极ALE2下方，以分别在第三方向DR3上与第一对准电极ALE1和第二对准电极ALE2重叠。第一对准电极ALE1和第二对准电极ALE2可以通过第一壁图案WP1和第二壁图案WP2围绕发光元件LD在上部方向(例如，第三方向DR3)上突出。
例如，在每个发射区域EA中，第一壁图案WP1可以设置在第一对准电极ALE1的一部分下方，并且可以使第一对准电极ALE1的所述一部分围绕发光元件LD的第一端EP1向上突出。类似地，在每个发射区域EA中，第二壁图案WP2可以设置在第二对准电极ALE2的一部分下方，并且可以使第二对准电极ALE2的所述一部分围绕发光元件LD的第二端EP2向上突出。
在一个或多个实施方式中，第一壁图案WP1和第二壁图案WP2可以是单独分离的分离型图案，但不限于此。例如，第一壁图案WP1和第二壁图案WP2可以形成为彼此连接的整体图案，并且在每个发射区域EA中具有与第一对准电极ALE1和第二对准电极ALE2之间的区域(例如，每个发光元件布置区域)对应的开口或凹部部分。在这种情况下，第一壁图案WP1和第二壁图案WP2可以形成为在每个子像素SPX或像素PXL中彼此连接或在显示区域DA中完全连接的整体图案。
第一壁图案WP1和第二壁图案WP2可以包括无机绝缘层和/或有机绝缘层。此外，第一壁图案WP1和第二壁图案WP2可以由单层或多层形成。
第一堤部BNK1可以限定(或分隔)将被提供发光元件LD的每个发射区域EA。例如，发光元件LD可以提供给由第一堤部BNK1围绕的每个发射区域EA。
第一对准电极ALE1和第二对准电极ALE2可以设置在发光元件LD的两侧上。例如，在每个发射区域EA中，第一对准电极ALE1可以围绕发光元件LD设置以邻近发光元件LD的第一端EP1，并且可以设置在第一电极ELT1下方。类似地，在每个发射区域EA中，第二对准电极ALE2可以围绕发光元件LD设置以邻近发光元件LD的第二端EP2，并且可以设置在第二电极ELT2下方。
第一对准电极ALE1和第二对准电极ALE2中的每个可以由单层或多层形成。第一对准电极ALE1和第二对准电极ALE2中的每个可以通过包括至少一种导电材料而具有导电性。
在一个或多个实施方式中，显示装置DD可以是其中像素PXL(或子像素SPX)在基础层BSL所定位的方向(例如，显示面板DP的后方向)上发射光的后表面光发射型显示装置。此外，第一对准电极ALE1和第二对准电极ALE2中的每个可以包括透明导电材料。例如，第一对准电极ALE1和第二对准电极ALE2中的每个可以包括至少一个透明电极层并且可以是基本上透明的，其中透明电极层包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)或氧化铟(InxOy)的透明导电材料。在这种情况下，可以提高在每个子像素SPX中产生的光的光输出效率(例如，后表面光输出率)。
在一个或多个实施方式中，在每个发射区域EA中，第一对准电极ALE1和第二对准电极ALE2之间的区域(例如，图10和图11的ALO)可以设置成对应于光转换图案LCP的中心部分。例如，在第二方向DR2上，第一对准电极ALE1和第二对准电极ALE2之间的区域ALO(或其中心)可以位于相应发射区域EA的中心处，并且可以基本上与光转换图案LCP的中心一致。例如，第一对准电极ALE1和第二对准电极ALE2之间的区域ALO在第二方向DR2上的中心以及光转换图案LCP在第二方向DR2上的中心可以位于在第三方向DR3上延伸的线上，并且可以具有相同的X坐标值(或相同的X坐标值和/或相同的Y坐标值)。因此，可以提高子像素SPX的光发射效率。
第一绝缘层INS1可以设置在第一对准电极ALE1和第二对准电极ALE2上。例如，第一绝缘层INS1可以覆盖第一对准电极ALE1和第二对准电极ALE2，并且可以设置在显示区域DA中，以便设置在彼此对应的第一对准电极ALE1和第一电极ELT1之间以及彼此对应的第二对准电极ALE2和第二电极ELT2之间。
第一绝缘层INS1可以由单层或多层形成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。在一个或多个实施方式中，第一绝缘层INS1可以包括包含氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的至少一种类型的无机绝缘材料。
当第一对准电极ALE1和第二对准电极ALE2被第一绝缘层INS1覆盖时，可以防止第一对准电极ALE1和第二对准电极ALE2在后续工艺中被损坏。此外，可以防止发生由于第一对准电极ALE1和第二对准电极ALE2与发光元件LD之间的不适当连接而引起的短路缺陷。
发光元件LD可以设置在第一绝缘层INS1上，并且可以设置在第一对准电极ALE1和第二对准电极ALE2之间。例如，发光元件LD可以设置在第一对准电极ALE1和第二对准电极ALE2之间，使得第一端EP1中的每个邻近第一对准电极ALE1，并且第二端EP2中的每个邻近第二对准电极ALE2。
第一绝缘图案INP1(也称为“第六绝缘层”)可以设置在发光元件LD的一部分上。例如，在每个发射区域EA中，第一绝缘图案INP1可以局部地设置在发光元件LD的包括中心部分的部分上，以暴露发光元件LD的第一端EP1和第二端EP2。当第一绝缘图案INP1形成在发光元件LD上时，发光元件LD可以稳定地固定，并且第一电极ELT1和第二电极ELT2可以稳定地分离。
第一绝缘图案INP1可以由单层或多层形成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘图案INP1可以包括各种类型的有机/无机绝缘材料，包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)、光刻胶(PR)材料等。
第一电极ELT1可以设置在发光元件LD的第一端EP1上。例如，在每个发射区域EA中，第一电极ELT1可以设置在发光元件LD的第一端EP1上，并且可以电连接到第一端EP1。
在一个或多个实施方式中，相应的第一电极ELT1可以通过相应的第一接触部分CNT1连接到相应的第一对准电极ALE1。在一个或多个实施方式中，每个第一接触部分CNT1可以通过在非发射区域NEA中穿过第一绝缘层INS1而形成，并且可以连接相应的子像素SPX的第一电极ELT1和第一对准电极ALE1。
第二电极ELT2可以设置在发光元件LD的第二端EP2上。例如，在每个发射区域EA中，第二电极ELT2可以设置在发光元件LD的第二端EP2上，并且可以电连接到第二端EP2。
在一个或多个实施方式中，相应的第二电极ELT2可以通过相应的第二接触部分CNT2连接到相应的第二对准电极ALE2。在一个或多个实施方式中，每个第二接触部分CNT2可以通过在非发射区域NEA中穿过第一绝缘层INS1而形成，并且可以连接相应的子像素SPX的第二电极ELT2和第二对准电极ALE2。
第一电极ELT1和第二电极ELT2中的每个可以由单层或多层形成。第一电极ELT1和第二电极ELT2中的每个可以通过包括至少一种导电材料而具有导电性。
在一个或多个实施方式中，显示装置DD可以是其中像素PXL(或子像素SPX)在基础层BSL所定位的方向(例如，显示面板DP的后方向)上发射光的后表面光发射型显示装置。此外，第一电极ELT1和第二电极ELT2中的每个可以包括反射导电材料。因此，可以增加在每个子像素SPX中产生的光的光输出效率(例如，后表面光输出率)。
在一个或多个实施方式中，第一电极ELT1和第二电极ELT2中的每个可以包括包含至少一种类型的金属或合金的单层或多层的金属层。例如，第一电极ELT1和第二电极ELT2中的每个可以包括在可见光波长带中具有高反射率的金属，例如，包括包含铝(Al)、金(Au)和银(Ag)的各种金属材料中的至少一种的金属层的至少一层。
在一个或多个实施方式中，第一电极ELT1和第二电极ELT2中的每个可以具有足以确保合适的反射率(例如，预定范围的反射率)的厚度。例如，通过以40nm或更大的厚度形成第一电极ELT1和第二电极ELT2中的每个，可以确保足够的反射率。
在一个或多个实施方式中，如图10和图12中所示，发光元件层LDL还可以包括设置在第一电极ELT1和第二电极ELT2之间的第二绝缘图案INP2(或也称为“第七绝缘层”)。例如，在每个发射区域EA中，可以形成第二绝缘图案INP2以覆盖第一电极ELT1(或第二电极ELT2)，并且第二电极ELT2(或第一电极ELT1)的一端可以设置在第二绝缘图案INP2的一部分上。
在一个或多个实施方式中，如图11中所示，第一电极ELT1和第二电极ELT2可以设置在相同层上(或相同层处)。在这种情况下，发光元件层LDL可以不包括第二绝缘图案INP2。
钝化层PSV可以设置在发光元件层LDL的上部部分中以覆盖发光元件LD、第一电极ELT1和第二电极ELT2等。例如，钝化层PSV可以完全形成在显示区域DA中。
钝化层PSV可以包括至少一个有机绝缘层和/或无机绝缘层。在一个或多个实施方式中，钝化层PSV可以包括至少一个有机绝缘层，并且可以基本上使发光元件层LDL的表面平坦化。
电路层CRL可以设置在发光元件层LDL上。例如，电路层CRL可以设置在基础层BSL的其上顺序设置有滤色器层CFL、光转换层LCL和/或发光元件层LDL的前表面上，并且可以设置在显示区域DA中。
电路层CRL可以包括连接到第一电极ELT1和第二电极ELT2中的每个的电路元件和线LI。例如，电路层CRL可以包括配置子像素SPX中的每个的像素电路PXC的电路元件(例如，晶体管M和电容器Cst)、以及连接到子像素SPX的电路元件和/或发光单元EMU的线LI。线LI可以包括包含第一电源线PL1和第二电源线PL2的电源线、以及包含扫描线SL、数据线DL、控制线SSL和/或感测线SENL的信号线SGL。
图10至图12示出了设置在任何一个子像素SPX中的任何一个晶体管(例如，包括底部金属层BML的第一晶体管M1)和电容器Cst作为可以设置在电路层CRL中的电路元件的示例，并且示出了连接到子像素SPX的第一晶体管M1的第一电源线PL1和连接到子像素SPX的第二电极ELT2的第二电源线PL2作为可以设置在电路层CRL中的线LI的示例。在一个或多个实施方式中，第一电源线PL1和第二电源线PL2中的至少一个(例如，第二电源线PL2)可以以网格形状设置在显示区域DA中。
电路层CRL可以包括顺序设置在发光元件层LDL上的第一导电层、第二绝缘层INS2、第二导电层、第三绝缘层INS3、半导体层、第四绝缘层INS4、第三导电层和第五绝缘层INS5。
第一导电层可以包括晶体管M的源电极SE和漏电极DE。每个源电极SE可以通过至少一个接触孔CHs连接到包括在相应晶体管M中的半导体图案SCP的一个区域(例如，源极区域)，并且每个漏电极DE可以通过至少另一接触孔CHd连接到包括在相应晶体管M中的半导体图案SCP的另一区域(例如，漏极区域)。尽管在图12中，用于将源电极SE和漏电极DE中的每个连接到半导体图案SCP的接触孔CHs和CHd填充有与半导体图案SCP相同的材料，但是本公开不限于此。例如，接触孔CHs和CHd可以填充有具有较高导电性的导电材料(例如，金属)。
子像素SPX的第一晶体管M1可以连接在相应子像素SPX的第一电源线PL1和第一对准电极ALE1之间。例如，第一晶体管M1的漏电极DE可以公共地连接到第一电源线PL1，并且第一晶体管M1中的每个的源电极SE可以连接到相应的子像素SPX的第一对准电极ALE1。
在一个或多个实施方式中，第一晶体管M1中的每个的源电极SE可以通过每个第三接触部分CNT3连接到相应子像素SPX的第一对准电极ALE1。在一个或多个实施方式中，每个第三接触部分CNT3可以通过在非发射区域NEA中穿过第一绝缘层INS1和钝化层PSV而形成，并且可以连接相应的子像素SPX的第一对准电极ALE1和第一晶体管M1。
此外，第一导电层可以包括像素电路PXC中包括的电容器Cst中的每个的一个电极、至少一些信号线SGL和/或至少一个电源线。例如，第一导电层可以包括在显示区域DA中在第二方向DR2上延伸的信号线SGL(例如，扫描线SL和/或控制线SSL)以及电容器Cst中的每个的第一电极CE1。此外，当第二电源线PL2是多层和/或包括在显示区域DA中在第二方向DR2上延伸的第一子线PL2A和在显示区域DA中在第一方向DR1上延伸的第二子线PL2B的网格形状的线时，第一导电层还可以包括第一子线PL2A。类似地，当至少一个信号线SGL是包括第一子线SLI1和第二子线SLI2中的每个的多层的线MLI时，第一导电层还可以包括第一子线SLI1。
在一个或多个实施方式中，第二电源线PL2可以通过每个第四接触部分CNT4连接到第二对准电极ALE2。例如，第二电源线PL2的第一子线PL2A可以以至少一个像素行(或像素列)单元设置在显示区域DA中，并且可以通过每个第四接触部分CNT4连接到布置在至少一个像素行(或像素列)中的子像素SPX的第二对准电极ALE2。在一个或多个实施方式中，每个第四接触部分CNT4可以通过在非发射区域NEA中穿过第一绝缘层INS1和钝化层PSV而形成，并且可以连接相应的子像素SPX的第二电源线PL2和第二对准电极ALE2。
第二绝缘层INS2可以设置在第一导电层上。此外，第二导电层可以设置在第二绝缘层INS2上。
第二导电层可以包括晶体管M的栅电极GE。此外，第二导电层还可以包括设置在像素电路PXC中的电容器Cst中的每个的第二电极CE2、至少一个线(例如，至少一些信号线SGL)、桥接图案等。另外，当设置在显示区域DA中的至少一个电源线和/或信号线SGL由多个层形成时，第二导电层还可以选择性地包括配置所述至少一个电源线和/或信号线SGL的至少一个子线。
第三绝缘层INS3可以设置在第二导电层上。此外，半导体层可以设置在第三绝缘层INS3上。
半导体层可以包括晶体管M的半导体图案SCP。每个半导体图案SCP可以包括在第三方向DR3上与相应晶体管M的栅电极GE重叠的沟道区域、以及设置在沟道区域的两侧上的第一导电区域和第二导电区域(例如，源极区域和漏极区域)。每个半导体图案SCP可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。
第四绝缘层INS4可以设置在半导体层上。此外，第三导电层可以设置在第四绝缘层INS4上。
第三导电层可以包括在第三方向DR3上与第一晶体管M1的栅电极GE和半导体图案SCP重叠的底部金属层BML(或上部金属层)。在一个或多个实施方式中，第一晶体管M1的底部金属层BML可以连接到第一晶体管M1的源电极SE。
此外，第三导电层还可以包括至少一个线LI。例如，第三导电层可以包括在显示区域DA中在第一方向DR1上延伸的至少一个信号线SGL和/或电源线。例如，第三导电层可以包括数据线DL、感测线SENL、第二子线SLI2、第一电源线PL1和/或第二电源线PL2的第二子线PL2B。第一电源线PL1可以连接到第一晶体管M1的漏电极DE。
配置第一导电层至第三导电层的每个导电图案、电极和/或线LI可以通过包括至少一种导电材料而具有导电性。例如，配置第一导电层至第三导电层的每个导电图案、电极和/或线LI可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的一种或多种金属，并且可以包括各种其它类型的导电材料。
第五绝缘层INS5可以设置在第三导电层上。第二绝缘层INS2、第三绝缘层INS3、第四绝缘层INS4和第五绝缘层INS5中的每个可以由单层或多层形成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2、第三绝缘层INS3、第四绝缘层INS4和第五绝缘层INS5中的每个可以包括各种类型的有机绝缘材料/无机绝缘材料(包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等)。
焊盘PD可以设置在包括第五绝缘层INS5的电路层CRL上。例如，焊盘PD可以在电路层CRL上设置在焊盘区域PA中。焊盘区域PA可以与显示区域DA重叠或可以不与显示区域DA重叠。
焊盘PD可以包括连接到设置在电路层CRL中的线LI的焊盘PD。例如，焊盘PD可以包括连接到第一电源线PL1的第一电源焊盘PD1、连接到第二电源线PL2的第二电源焊盘PD2、以及连接到不同信号线SGL的信号焊盘PD3。
焊盘PD中的每个可以通过穿过第五绝缘层INS5的接触孔CH连接到至少一个线LI。例如，焊盘PD可以通过相应的接触孔CH连接到不同的线LI。
电路板FPC可以设置在电路层CRL上。例如，电路板FPC可以与其中设置有焊盘PD的焊盘区域PA重叠，并且可以设置在显示面板DP的其上设置有焊盘PD的前表面上。在一个或多个实施方式中，当焊盘区域PA的至少一个区域设置在显示区域DA中时，电路板FPC可以设置在显示面板DP上以与显示区域DA重叠。
电路板FPC可以包括连接到显示面板DP的焊盘PD的接合焊盘BDP。例如，显示面板DP的焊盘PD和电路板FPC的接合焊盘BDP可以通过压制工艺和/或接合工艺1:1连接。
根据上述实施方式的像素PXL和包括该像素PXL的显示装置DD可以包括顺序设置和/或形成在基础层BSL的一个表面上的滤色器层CFL、光转换层LCL、发光元件层LDL和/或电路层CRL，并且包括反射导电材料的第一电极ELT1和第二电极ELT2可以设置在响应于像素PXL(或子像素SPX)的发射区域EA而设置在发光元件层LDL中的发光元件LD的第一端EP1和第二端EP2上。像素PXL可以在基础层BSL所定位的后方向上发射光，并且显示装置DD可以包括设置在电路层CRL上的焊盘PD。
根据像素PXL和包括该像素PXL的显示装置DD，电路层CRL可以设置成位于基础层BSL的在显示面板DP的厚度方向(例如，第三方向DR3)上的相反方向上，并且焊盘PD可以形成在电路层CRL上，以将焊盘PD直接连接到电路层CRL。因此，焊盘PD可以形成在与显示面板DP的图像显示表面(例如，后表面)相对的一个表面(例如，前表面)上，而不在基础层BSL中形成过孔等。
根据本公开的一个或多个实施方式，焊盘PD可以设置在显示面板DP的显示区域DA中。因此，可以减小显示装置DD的非显示区域NA。此外，在与图像显示表面相对的表面上形成焊盘PD的同时，焊盘PD可以连接到电路层CRL的线LI，而不穿过基础层BSL。因此，可以防止对基础层BSL的损坏。
图13是示出根据本公开的一个或多个实施方式的像素PXL和包括该像素PXL的显示装置DD的剖视图。例如，图13示出了显示装置DD的剖面，其对应于沿着图9的线III-III’截取的像素PXL的剖面(例如，第一子像素SPX1的剖面)，并且示出了包括像素PXL的不与焊盘区域PA重叠的一个区域的显示装置DD的剖面。在图13的实施方式中，对应于图12的实施方式的配置(例如，基本上相同或类似的配置)给出相同的参考标记，并且省略对其的详细描述。
参考图3至图13，设置在显示区域DA中的至少一个像素PXL(或子像素SPX)可以不与焊盘区域PA和/或电路板FPC重叠。在这种情况下，焊盘PD(例如，图12的焊盘PD)可以不设置在其中设置有至少一个像素PXL的像素区域中。
图14是示出根据本公开的一个或多个实施方式的显示装置DD的剖视图。例如，图14示意性地示出了包括显示区域DA和非显示区域NA的显示装置DD的剖面。图14示出了基于任何一个像素PXL的一个区域(例如，第一子像素SPX1的一个区域)的显示区域DA的剖面，并且示出了基于其中形成有至少一些焊盘PD的焊盘区域PA的非显示区域NA的剖面。在图14的实施方式中，对应于图12和图13的实施方式的配置(例如，基本上相同或类似的配置)给出相同的参考标记，并且省略对其的详细描述。
参考图3至图14，焊盘区域PA可以形成在显示面板DP的非显示区域NA中，以便不与显示区域DA的像素PXL(或子像素SPX)重叠。因此，电路板FPC可以连接到显示面板DP的非显示区域NA中的焊盘PD。
在一个或多个实施方式中，电路板FPC可以仅设置在显示面板DP的非显示区域NA中，以便不与显示区域DA重叠。在一个或多个实施方式中，电路板FPC的一部分(例如，其上形成有接合焊盘BDP的部分)可以设置在显示面板DP的非显示区域NA中，并且可以连接到形成在非显示区域NA中的焊盘PD，并且电路板FPC的另一部分可以与显示区域DA重叠。
除了上述实施方式之外，焊盘区域PA和/或电路板FPC的位置可以进行各种改变。
尽管已经根据上述实施方式详细描述了本公开的技术精神，但是应当注意，上述实施方式是为了描述的目的而不是为了限制。此外，本领域中技术人员可以理解的是，在本公开的技术精神的范围内，各种修改是可能的。
本公开的范围不限于在说明书的详细描述中描述的细节，而是应当由权利要求限定。此外，将理解的是，从权利要求及其等同概念的含义和范围得到的所有改变或修改包括在本公开的范围内。

Claims (20)

1.一种显示装置，包括：
基础层；
滤色器层，在所述基础层上并且包括位于发射区域处的滤色器；
发光元件层，在所述滤色器层上，并且包括位于所述发射区域处的发光元件、在所述发光元件的第一端上的第一电极、以及在所述发光元件的第二端上的第二电极；
电路层，在所述发光元件层上，并且包括连接到所述第一电极和所述第二电极的电路元件和线；以及
焊盘，在所述电路层上并连接到所述线，
其中，所述第一电极和所述第二电极包括反射导电材料。
2.根据权利要求1所述的显示装置，其中，所述发光元件层还包括：
第一对准电极，邻近所述发光元件的所述第一端并位于所述第一电极下方；以及
第二对准电极，邻近所述发光元件的所述第二端并位于所述第二电极下方。
3.根据权利要求2所述的显示装置，其中，所述第一对准电极和所述第二对准电极包括透明导电材料。
4.根据权利要求2所述的显示装置，其中，所述发光元件层还包括：
第一壁图案，在所述第一对准电极下方，并使所述第一对准电极的一部分从所述发光元件的所述第一端的周边向上突出；以及
第二壁图案，在所述第二对准电极下方，并使所述第二对准电极的一部分从所述发光元件的所述第二端的周边向上突出。
5.根据权利要求2所述的显示装置，其中，所述发光元件层还包括在围绕所述发射区域的非发射区域中的第一堤部，以围绕所述发射区域。
6.根据权利要求5所述的显示装置，其中，所述第一电极、所述第二电极、所述第一对准电极和所述第二对准电极从所述发射区域延伸到所述非发射区域。
7.根据权利要求5所述的显示装置，其中，所述发光元件层还包括：
第一绝缘层，覆盖所述第一对准电极和所述第二对准电极，并且位于所述第一电极和所述第一对准电极之间以及所述第二电极和所述第二对准电极之间；
第一接触部分，包括在所述非发射区域中穿过所述第一绝缘层并连接所述第一电极和所述第一对准电极的部分；以及
第二接触部分，包括在所述非发射区域中穿过所述第一绝缘层并连接所述第二电极和所述第二对准电极的部分。
8.根据权利要求7所述的显示装置，其中，所述电路层包括：
第一晶体管，连接到所述第一对准电极；
第一电源线，连接到所述第一晶体管；以及
第二电源线，连接到所述第二对准电极。
9.根据权利要求8所述的显示装置，还包括：
第三接触部分，连接所述第一对准电极和所述第一晶体管；以及
第四接触部分，连接所述第二对准电极和所述第二电源线。
10.根据权利要求9所述的显示装置，其中，所述第三接触部分和所述第四接触部分在所述非发射区域中。
11.根据权利要求8所述的显示装置，其中，所述电路层包括：
第一导电层，包括所述第一晶体管的源电极和漏电极；
第二导电层，包括所述第一晶体管的栅电极；
半导体层，包括所述第一晶体管的半导体图案；以及
第三导电层，包括所述第一电源线和所述第二电源线中的至少一个，
其中，所述第一导电层、所述第二导电层、所述半导体层和所述第三导电层顺序地位于所述发光元件层上。
12.根据权利要求11所述的显示装置，其中，所述电路层还包括在所述第三导电层上的绝缘层。
13.根据权利要求12所述的显示装置，其中，所述焊盘在所述绝缘层上并通过穿过所述绝缘层的接触孔连接到所述线。
14.根据权利要求1所述的显示装置，还包括：
光转换层，在所述滤色器层和所述发光元件层之间。
15.根据权利要求14所述的显示装置，其中，所述光转换层包括在所述发射区域中的光转换图案和围绕所述光转换图案的第二堤部，以及
其中，所述光转换图案包括光散射颗粒和将从所述发光元件发射的第一颜色的光转换为第二颜色的光的光转换颗粒中的至少一种。
16.根据权利要求1所述的显示装置，还包括：
电路板，在所述电路层上并包括连接到所述焊盘的接合焊盘。
17.根据权利要求16所述的显示装置，还包括：
像素，包括所述发光元件，
其中，所述像素在朝向所述基础层的方向上发射光。
18.根据权利要求17所述的显示装置，还包括：
显示面板，包括所述像素，
其中，所述电路板在所述显示面板上，以与其中定位有所述像素的显示区域重叠。
19.根据权利要求1所述的显示装置，其中，所述第一电极和所述第二电极包括至少一个金属层。
20.一种像素，包括：
滤色器层，在基础层上；
发光元件层，在所述滤色器层上，并且包括发光元件、在所述发光元件的第一端上的第一电极、以及在所述发光元件的第二端上的第二电极；以及
电路层，在所述发光元件层上，并且包括连接到所述第一电极和所述第二电极的电路元件，
其中，所述第一电极和所述第二电极包括反射导电材料。
CN202211188098.9A 2021-09-28 2022-09-28 像素和包括该像素的显示装置 Pending CN115915860A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0128095 2021-09-28
KR1020210128095A KR20230045733A (ko) 2021-09-28 2021-09-28 화소 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN115915860A true CN115915860A (zh) 2023-04-04

Family

ID=83505700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211188098.9A Pending CN115915860A (zh) 2021-09-28 2022-09-28 像素和包括该像素的显示装置

Country Status (4)

Country Link
US (1) US20230102618A1 (zh)
EP (1) EP4156265A1 (zh)
KR (1) KR20230045733A (zh)
CN (1) CN115915860A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961822B2 (en) * 2022-01-17 2024-04-16 Samsung Display Co., Ltd. Display device, and tiled display device including the display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217678B2 (en) * 2016-06-14 2019-02-26 Innolux Corporation Display device and method of manufacturing the display device
KR102652645B1 (ko) * 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR20200088946A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20230102618A1 (en) 2023-03-30
EP4156265A1 (en) 2023-03-29
KR20230045733A (ko) 2023-04-05

Similar Documents

Publication Publication Date Title
CN113330571A (zh) 发光器件及包括发光器件的显示装置
KR20200034896A (ko) 표시 장치 및 그의 제조 방법
KR20200070493A (ko) 표시 장치 및 이의 제조 방법
EP4027391A1 (en) Display device, and method for producing same
KR20200042997A (ko) 표시 장치
KR20220033578A (ko) 표시 장치
KR20210115116A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220067647A (ko) 표시 장치
CN115915860A (zh) 像素和包括该像素的显示装置
CN116195061A (zh) 显示装置
KR20220147187A (ko) 표시 장치
CN116075935A (zh) 像素和包括该像素的显示装置
CN116057706A (zh) 像素和包括像素的显示装置
KR20220053765A (ko) 표시 장치
CN117616579A (zh) 像素和具有该像素的显示装置
CN117678076A (zh) 显示设备
CN115483258A (zh) 显示设备
CN113644093A (zh) 像素和包括像素的显示装置
KR20220036464A (ko) 화소 및 이를 구비한 표시 장치와 그의 제조 방법
KR20210081506A (ko) 표시 장치 및 그의 제조 방법
KR20220080814A (ko) 화소 및 이를 포함한 표시 장치
CN117242572A (zh) 显示装置
CN116745919A (zh) 显示装置和用于显示装置的制造方法
KR20220078798A (ko) 화소 및 이를 포함한 표시 장치
KR20220109538A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication