CN117678076A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN117678076A
CN117678076A CN202280050465.0A CN202280050465A CN117678076A CN 117678076 A CN117678076 A CN 117678076A CN 202280050465 A CN202280050465 A CN 202280050465A CN 117678076 A CN117678076 A CN 117678076A
Authority
CN
China
Prior art keywords
region
insulating layer
disposed
display
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280050465.0A
Other languages
English (en)
Inventor
金亨俊
琴相燮
金源泰
李胜揆
张殷齐
朱章福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117678076A publication Critical patent/CN117678076A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示设备可以包括：显示区域和非显示区域；无机绝缘层，设置在衬底上并且设置在显示区域和非显示区域中；像素，设置在衬底上，在平面上与无机绝缘层重叠并且设置在显示区域中；以及有机绝缘层，与无机绝缘层和像素重叠并且设置在至少显示区域中。非显示区域可以包括无有机层区域，无有机层区域包括拐角和外边缘区域中的至少一个。有机绝缘层可以设置在衬底的一部分上，以设置在除无有机层区域之外的区域中。

Description

显示设备
技术领域
本公开的实施方式涉及显示设备。
背景技术
最近，对信息显示的兴趣正在增加。因此，不断地进行显示设备的研究和开发。
发明内容
技术问题
本公开内容的技术方面在于提供一种能够减少由于切割工艺造成的损坏并减小非显示区域的显示设备。
本公开的方面不限于上述方面，并且本领域技术人员将从以下描述清楚地理解未描述的其他技术方面。
技术方案
根据本公开的实施方式的显示设备可以包括：显示区域和非显示区域；无机绝缘层，设置在衬底上，无机绝缘层设置在显示区域和非显示区域中；像素，设置在衬底上并且在平面图中与无机绝缘层重叠，像素设置在显示区域中；以及有机绝缘层，设置在衬底上并且在平面图中与无机绝缘层和像素重叠，有机绝缘层设置在至少显示区域中。非显示区域可以包括无有机层区域，无有机层区域包括显示设备的拐角和外边缘区域中的至少一个。有机绝缘层可以设置在衬底的一部分上，以设置在除无有机层区域之外的区域中。
在实施方式中，无有机层区域在平面图中可以对应于非显示区域，并且有机绝缘层可以仅设置在显示区域中。
在实施方式中，显示设备还可以包括：边缘区域，设置在非显示区域的不同部分中；以及拐角区域，边缘区域在拐角区域处相交，其中，无有机层区域可以包括拐角区域。
在实施方式中，边缘区域可以包括具有焊盘区域的第一边缘区域，并且无有机层区域还可以包括第一边缘区域。
在实施方式中，有机绝缘层还可以设置在边缘区域的除第一边缘区域之外的剩余边缘区域的一部分中。
在实施方式中，在剩余边缘区域中的每一个中，有机绝缘层可以设置在剩余边缘区域中的每一个的除与拐角区域对应的端部之外的中央区域中。
在实施方式中，在剩余边缘区域中的每一个的中央区域中，有机绝缘层的宽度可以对应于剩余边缘区域中的每一个的宽度。
在实施方式中，在剩余边缘区域中的每一个的中央区域中，有机绝缘层的宽度可以小于剩余边缘区域中的每一个的宽度。
在实施方式中，非显示区域可以包括：第一非显示区域，与显示区域相邻并且围绕显示区域；以及第二非显示区域，与第一非显示区域相邻并且围绕第一非显示区域。
在实施方式中，在剩余边缘区域中的每一个的中央区域中，有机绝缘层可以设置在第一非显示区域中，并且第二非显示区域可以包括显示设备的外边缘区域，并且在平面图中可以对应于无有机层区域。
在实施方式中，非显示区域还可以包括第三非显示区域，第三非显示区域围绕第二非显示区域并且包括显示设备的外边缘区域。
在实施方式中，在剩余边缘区域中的每一个的中央区域中，有机绝缘层可以设置在第一非显示区域和第三非显示区域中，并且第二非显示区域可以对应于无有机层区域。
在实施方式中，设置在第三非显示区域中的有机绝缘层可以与设置在显示区域和第一非显示区域中的有机绝缘层分离。
在实施方式中，像素中的每一个可以包括发光单元，发光单元包括至少一个发光元件。
在实施方式中，有机绝缘层可以包括：第一有机绝缘层，在像素中的每一个的发光单元与无机绝缘层之间，第一有机绝缘层完全设置在显示区域中；以及第二有机绝缘层，设置在像素中的每一个的发光单元上，第二有机绝缘层完全设置在显示区域中。
在实施方式中，显示设备还可以包括：光转换层，在像素中的每一个的发光单元和第二有机绝缘层之间，光转换层包括设置在像素中的每一个的发射区域中的波长转换颗粒和光散射颗粒中的至少一个；以及滤色器层，包括滤色器，滤色器设置在第二有机绝缘层上并且在平面图中与像素中的每一个的发光单元重叠。
在实施方式中，有机绝缘层还可以包括设置在滤色器层上的第三有机绝缘层，第三有机绝缘层完全设置在显示区域中。
在实施方式中，像素中的每一个还可以包括像素电路，像素电路包括电连接到发光单元的晶体管。
在实施方式中，显示设备还可以包括：电路层，设置有像素的像素电路，其中，无机绝缘层可以包括设置在电路层上的多个无机绝缘层。
在实施方式中，显示区域可以设置在显示设备的中央区域中，并且非显示区域可以设置在显示设备的边缘区域中并且可以具有约50微米或更小的宽度。
其他实施方式的细节包括在详细描述和附图中。
有益效果
依据根据本公开的实施方式的显示设备，位于衬底的边缘区域中的非显示区域的至少一部分可以设置为无有机层区域。例如，显示设备的包括拐角区域和最外边缘区域中的至少一个的非显示区域的至少一部分(其属于激光热影响区(HAZ))可以设置为无有机层区域。
因此，可以减少通过使用激光的激光切割工艺将显示设备与制造衬底分离而对衬底的损坏。可以防止或减少由于激光对有机绝缘层的损坏。
根据本公开的实施方式，可以防止或减少由于用于将显示设备与制造衬底分离的切割工艺等而对显示设备的损坏。因此，可以减小或最小化切割容限，并且可以减小或最小化显示设备的非显示区域。
根据实施方式的效果不受以上说明的内容的限制，并且在说明书中包括更多的各种效果。
附图说明
图1是示出根据本公开的实施方式的发光元件的示意性立体图。
图2是示出根据本公开的实施方式的发光元件的示意性剖视图。
图3是示出根据实施方式的显示设备的示意性平面图。
图4是示出使用图3的显示设备的拼接显示设备的示意性平面图。
图5是示出根据本公开的实施方式的制造衬底的示意性平面图。
图6至图8是示出根据本公开的实施方式的衬底和包括衬底的显示设备的不同区域的示意性平面图。
图9至图12是根据本公开的实施方式的显示设备的示意性平面图。
图13和图14是示出根据本公开的实施方式的像素的示意性电路图。
图15是示出根据本公开的实施方式的像素的示意性平面图。
图16至图18是示出根据本公开的实施方式的显示设备的示意性剖视图。
具体实施方式
本公开可以以各种方式修改并且可以具有各种形式，并且仅某些特定实施方式将在附图中示出并且在本文中详细描述。在以下描述中，除非上下文另外清楚地包括，否则单数形式还包括复数形式。
本公开不限于以下公开的实施方式，并且可以以各种形式修改和实现。以下公开的实施方式中的每一个可以单独实现或者与其他实施方式中的至少一个组合实现。
在附图中，可以省略与本公开的特性不直接相关的一些组件，以更清楚地呈现本公开。在所有附图中，相同或相似的组件将尽可能地被给予相同的附图标记和符号，即使它们在不同的附图中示出。重复的描述将被省略。
在描述本公开的实施方式时，术语“连接(或联接)”可以意味着包括物理连接(或联接)和/或电连接(或联接)。此外，术语“连接(或联接)”可以意味着包括直接连接(或联接)和间接连接(或联接)，并且可以意味着包括一体连接(或联接)和非一体连接(或联接)。类似地，当元件被称为与另一元件“接触(in contact)”或“接触(contacted)”等时，该元件可以与另一元件“电接触”或“物理接触”，或者与另一元件“间接接触”或“直接接触”。
图1是示出根据本公开的实施方式的发光元件LD的示意性立体图。图2是示出根据本公开的实施方式的发光元件LD的示意性剖视图。例如，图1示出了可以用作根据本公开的实施方式的显示设备的光源的发光元件LD的示例，并且图2示出了对应于图1的线I-I'的发光元件LD的截面的示例。
参考图1和图2，发光元件LD可以包括可以沿着一方向(例如，长度方向)顺序设置的第一半导体层SCL1、有源层ACT和第二半导体层SCL2以及围绕第一半导体层SCL1、有源层ACT和第二半导体层SCL2的外周表面(例如，侧表面)的绝缘膜INF。发光元件LD还可以选择性地包括设置在第二半导体层SCL2上的电极层ETL。绝缘膜INF可以至少部分地围绕电极层ETL的外周表面或者可以不至少部分地围绕电极层ETL的外周表面。根据实施方式，发光元件LD还可以包括设置在第一半导体层SCL1的一表面(例如，下表面)上的另一电极层。
在实施方式中，发光元件LD可以提供(设置)成沿一方向延伸的棒(或杆)形状，并且可以在长度方向(或厚度方向)的两端处具有第一端EP1和第二端EP2。第一端EP1可以包括发光元件LD的第一底表面(或上表面)和/或其周边区域，并且第二端EP2可以包括发光元件LD的第二底表面(或下表面)和/或其周边区域。例如，电极层ETL和/或第二半导体层SCL2可以设置在发光元件LD的第一端EP1上，并且第一半导体层SCL1和/或连接到第一半导体层SCL1的至少一个电极层可以设置在发光元件LD的第二端EP2上。
在描述本公开的实施方式时，术语“棒形状”可以包括具有大于约1的纵横比的杆状形状或棒状形状，诸如圆形柱或多边形柱，并且其截面的形状不受特别限制。例如，发光元件LD的长度L可以大于其直径D(或截面的宽度)。
第一半导体层SCL1、有源层ACT、第二半导体层SCL2和电极层ETL可以顺序地设置在从发光元件LD的第二端EP2到第一端EP1的方向上。例如，第一半导体层SCL1可以设置在发光元件LD的第二端EP2上，并且电极层ETL可以设置在发光元件LD的第一端EP1上。在其他实施方式中，至少一个其他电极层可以设置在发光元件LD的第二端EP2上。
第一半导体层SCL1可以是第一导电类型的半导体层。例如，第一半导体层SCL1可以是包括N型掺杂剂的N型半导体层。例如，第一半导体层SCL1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以是掺杂有诸如Si、Ge和/或Sn的掺杂剂的N型半导体层。然而，配置第一半导体层SCL1的材料不限于此，并且除了上述材料之外的各种材料可以配置第一半导体层SCL1。
有源层ACT可以设置在第一半导体层SCL1上，并且可以形成为单量子阱结构或多量子阱结构。有源层ACT的位置可以根据发光元件LD的类型而各种改变。在实施方式中，有源层ACT可以发射具有约400nm至约900nm的波长的光，并且可以具有双异质结构。
掺杂有导电掺杂剂的包覆层(未示出)可以选择性地形成在有源层ACT上和/或有源层ACT之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。根据实施方式，可以使用诸如AlGaN或AlInGaN的材料来形成有源层ACT，并且除了上述材料之外的各种材料可以配置有源层ACT。
在等于或大于阈值电压的电压施加到发光元件LD的两端的情况下，发光元件LD在电子-空穴对可以在有源层ACT中组合的同时发光。通过使用该原理控制发光元件LD的发光，发光元件LD可以用作包括显示设备的像素的各种发光器件的光源。
第二半导体层SCL2可以设置在有源层ACT上，并且可以是与第一半导体层SCL1的导电类型不同的第二导电类型的半导体层。例如，第二半导体层SCL2可以包括包含P型掺杂剂的P型半导体层。例如，第二半导体层SCL2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以是掺杂有诸如Mg的掺杂剂的P型半导体层。然而，配置第二半导体层SCL2的材料不限于此，并且除了上述材料之外的各种材料可以配置第二半导体层SCL2。
在实施方式中，第一半导体层SCL1和第二半导体层SCL2可以在发光元件LD的长度方向上具有不同的长度(或厚度)。例如，沿着发光元件LD的长度方向，第一半导体层SCL1可以具有比第二半导体层SCL2的长度(或厚度)更长(或更厚)的长度(或厚度)。因此，有源层ACT可以定位得比第二端EP2更靠近第一端EP1。
电极层ETL可以设置在第二半导体层SCL2上。电极层ETL可以保护第二半导体层SCL2，并且可以是用于将第二半导体层SCL2顺利地连接到电极、线等的电极。例如，电极层ETL可以是欧姆接触电极或肖特基接触电极。
电极层ETL可以是基本上透明的或半透明的。因此，从发光元件LD产生的光可以穿过电极层ETL并且从发光元件LD发射到外部。在另一实施方式中，在发光元件LD产生的光从发光元件LD发射而不穿过电极层ETL的情况下，电极层ETL可以形成为不透明的。
在实施方式中，电极层ETL可以包括金属或金属氧化物。例如，可以单独使用或组合使用诸如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)和/或铜(Cu)的金属、其氧化物或合金、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)和/或氧化铟(In2O3)的透明导电材料等来形成电极层ETL。
绝缘膜INF可以分别在发光元件LD的第一端EP1和第二端EP2处暴露电极层ETL(或第二半导体层SCL2)和第一半导体层SCL1(或设置在发光元件LD的第二端EP2上的另一电极层)。
在绝缘膜INF设置成覆盖发光元件LD的表面(具体地，第一半导体层SCL1、有源层ACT、第二半导体层SCL2和/或电极层ETL的外周表面)的情况下，可以防止通过发光元件LD的短路缺陷。因此，可以确保发光元件LD的电稳定性。在绝缘膜INF设置在发光元件LD的表面上的情况下，可以最小化发光元件LD的表面缺陷，并且因此可以改善寿命和效率。
在实施方式中，发光元件LD可以通过表面处理工艺制造。例如，通过使用疏水材料对发光元件LD执行表面处理，在多个发光元件LD混合在流体溶液(在下文中称为“发光元件混合液体”或“发光元件墨水”)中并提供给每个发射区域(例如，像素的发射区域)的情况下，发光元件LD可以均匀地分散在发光元件混合液体中，而不会不均匀地聚集。
绝缘膜INF可以包括透明绝缘材料。因此，在有源层ACT中产生的光可以穿过绝缘膜INF并且可以发射到发光元件LD的外部。例如，绝缘膜INF可以包括SiO2(或除SiO2以外的氧化硅(SiOx))、Si3N4(或除Si3N4以外的氮化硅(SiNx))、Al2O3(或除Al2O3以外的氧化铝(AlxOy))、TiO2(或除TiO2以外的氧化钛(TixOy))和氧化铪(HfOx)中的至少一种绝缘材料，但不限于此。
绝缘膜INF可以配置为单层或多层。例如，绝缘膜INF可以由双膜形成。
在实施方式中，绝缘膜INF可以在与发光元件LD的第一端EP1和第二端EP2中的至少一个对应的区域中被部分蚀刻(或去除)。例如，绝缘膜INF可以在第一端EP1中蚀刻成具有圆形形状，但是绝缘膜INF的形状不限于此。
在实施方式中，发光元件LD可以具有从纳米(nm)至微米(μm)的范围的小尺寸。例如，每个发光元件LD可以具有从纳米至微米的范围的直径D(或截面的宽度)和/或长度L。例如，发光元件LD的直径D和/或长度L可以在几十纳米至几十微米的范围内。然而，发光元件LD的尺寸可以改变。
根据实施方式，发光元件LD的结构、形状、尺寸和/或类型可以改变。例如，发光元件LD可以形成为另一结构和/或形状，诸如核-壳结构。
包括发光元件LD的发光器件可以用在需要光源的各种类型的设备中。例如，多个发光元件LD可以设置在显示设备的像素中，并且发光元件LD可以用作像素的光源。发光元件LD可以用于需要光源的其他类型的设备(诸如照明设备)中。
图3是示出根据本公开的实施方式的显示设备DD的示意性平面图。图4是示出使用图3的显示设备DD的拼接显示设备TDD的示意性平面图。
在图3和图4中，基于包括显示区域DA的显示面板DP简要示出了显示设备DD的结构。显示设备DD还可以包括用于驱动像素PXL的驱动电路(例如，扫描驱动器、数据驱动器、时序控制器等)。
参考图3，显示设备DD可以包括衬底SUB和设置在衬底SUB上的像素PXL。衬底SUB和包括衬底SUB的显示设备DD可以设置成各种形状。例如，衬底SUB和显示设备DD可以设置成矩形板形状，并且可以包括成角度的拐角区域，但不限于此。例如，在平面图中，衬底SUB和显示设备DD可以具有圆形形状、椭圆形形状等。
为了方便起见，在图3中，显示设备DD被示为具有矩形板形状。显示设备DD的水平方向(例如，行方向或水平方向)可以被显示为第一方向DR1，显示设备DD的竖直方向(例如，列方向或竖直方向)可以被显示为第二方向DR2，显示设备DD的厚度方向(或高度方向)可以被显示为第三方向DR3。
衬底SUB可以是用于配置显示设备DD的基础构件，并且可以配置例如显示设备DD的基础表面。衬底SUB可以是硬质材料的刚性衬底(例如，玻璃衬底或钢化玻璃衬底)，或者是可以变形(诸如弯曲、折叠、曲化等)的柔性材料的柔性衬底(例如，薄膜)。衬底SUB的材料和物理性质不受特别限制。
衬底SUB和包括衬底SUB的显示设备DD可以包括用于显示图像的显示区域DA和位于显示区域DA周围的非显示区域NA。
显示区域DA可以是其中可以设置像素PXL的区域，并且可以是其中图像可以由像素PXL显示的区域。在实施方式中，显示区域DA可以设置在衬底SUB和显示设备DD的中央区域(例如，显示面板DP的中央区域)中。
显示区域DA可以具有各种形状。例如，显示区域DA可以具有包括矩形、圆形或椭圆形的各种形状。在实施方式中，显示区域DA可以具有与衬底SUB的形状对应的形状，但不限于此。
非显示区域NA可以是除了显示区域DA之外的剩余区域。在实施方式中，非显示区域NA可以设置在衬底SUB和显示设备DD的边缘区域中，以围绕显示区域DA。非显示区域NA的一部分可以是其中可以设置焊盘P的焊盘区域PA。
像素PXL可以布置在显示区域DA中。例如，显示区域DA可以包括其中可以设置每个像素PXL的像素区域。像素PXL可以根据条纹或布置结构规则地布置在显示区域DA中。像素PXL可以以各种结构和/或方法布置在显示区域DA中。
在实施方式中，用于发射不同颜色的光的至少两种类型的像素PXL可以设置在显示区域DA中。例如，在显示区域DA中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以规则地布置。设置成彼此相邻的至少一个第一颜色像素PXL1、至少一个第二颜色像素PXL2和至少一个第三颜色像素PXL3可以配置像素组PXG。通过单独控制每个像素组PXG中包括的第一颜色像素PXL1至第三颜色像素PXL3的亮度，从像素组PXG发射的光的颜色可以各种改变。
在实施方式中，如图3中所示，沿着第一方向DR1连续布置的第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以配置像素组PXG，但是本公开不限于此。例如，根据实施方式，配置每个像素组PXG的像素PXL的数量、类型、相互设置结构等可以各种改变。
在实施方式中，第一颜色像素PXL1可以是用于发射红光的红色像素，并且第二颜色像素PXL2可以是用于发射绿光的绿色像素。第三颜色像素PXL3可以是用于发射蓝光的蓝色像素。从配置每个像素组PXG的像素PXL发射的光的颜色可以各种改变。
在实施方式中，每个像素PXL可以包括至少一个光源。例如，每个像素PXL可以包括根据图1和图2的实施方式的发光元件LD，例如，具有纳米至微米的范围的小尺寸的至少一个杆状形状的发光元件LD。每个像素PXL可以包括不同类型、尺寸、数量等的有机或无机发光元件。
在实施方式中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别包括第一颜色发光元件、第二颜色发光元件和第三颜色发光元件作为光源。因此，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。
在另一实施方式中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括发射相同颜色的光的发光元件，并且包括波长转换颗粒(例如，转换光的颜色和/或波长的颗粒，诸如量子点)的光转换层可以设置在第一颜色像素PXL1、第二颜色像素PXL2和/或第三颜色像素PXL3的发射区域中。因此，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以被控制以分别发射第一颜色的光、第二颜色的光和第三颜色的光。例如，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括发射第三颜色的光的发光元件，并且包括红色量子点的光转换层可以设置在第一颜色像素PXL1的发射区域中，包括绿色量子点的光转换层可以设置在第二颜色像素PXL2的发射区域中。因此，第一颜色像素PXL1可以发射红光，并且第二颜色像素PXL2可以发射绿光。
像素PXL可以具有根据下面将描述的实施方式中的至少一个的结构。例如，像素PXL可以具有应用稍后将描述的实施方式中的一个的结构或可以组合应用至少两个实施方式的结构。
在实施方式中，像素PXL可以配置为有源像素，但不限于此。例如，在另一实施方式中，像素PXL可以配置为无源像素。
连接到显示区域DA的像素PXL和/或内置电路单元的线可以设置在非显示区域NA中。非显示区域NA的一部分可以设置为焊盘区域PA(包括焊盘区域PA)，并且焊盘P可以设置在焊盘区域PA中。焊盘P可以包括用于向显示设备DD提供驱动像素PXL所需的各种驱动信号和/或电力(例如，用于驱动显示面板DP的像素PXL的驱动信号和/或电力)的信号焊盘和/或电力焊盘。
在实施方式中，非显示区域NA可以具有非常窄的宽度。例如，非显示区域NA可以包括如稍后将描述的实施方式中的无有机层区域，并且因此可以具有约50微米(μm)或更小的减小的宽度。因此，显示设备DD可以实现为无边框显示设备。
通过将衬底SUB的拐角区域和最外边缘区域(外边缘区域)中的至少一个形成为无有机层区域，可以在显示设备DD的制造工艺(例如，切割工艺、抛光工艺等)中防止或最小化对显示设备的边缘区域的损坏。因此，可以有效地减小非显示区域NA的宽度。
与整个尺寸(例如，面积)相比，其中非显示区域NA可以减小的显示设备DD可以提供更大的屏幕。其中非显示区域NA可以减小和/或去除的显示设备DD可以有效地用于配置拼接显示设备(例如，图4的拼接显示设备)等。
参考图3和图4，可以通过在第一方向DR1和/或第二方向DR2上布置多个显示设备DD来配置拼接显示设备TDD。例如，可以通过在第一方向DR1和第二方向DR2上将显示设备DD设置成彼此紧密接触来配置实现更大屏幕的拼接显示设备TDD。
在实施方式中，显示设备DD的焊盘区域PA可以仅设置在对应于每个衬底SUB的一侧(或一部分)的边缘区域中。显示设备DD可以布置成使得显示设备DD的焊盘区域PA可以位于拼接显示设备TDD的边缘区域中。例如，在拼接显示设备DD包括布置成两行的显示设备DD的情况下，位于拼接显示设备DD的第一行中的显示设备DD可以布置成使得焊盘区域PA中的每一个可以位于拼接显示设备DD的上端上，并且位于拼接显示设备DD的第二行中的显示设备DD可以布置成使得焊盘区域PA中的每一个可以位于拼接显示设备DD的下端上。因此，驱动信号和/或电力可以顺利地提供给显示设备DD。
在实施方式中，显示设备DD中的每一个的拐角区域和最外边缘区域中的至少一个可以设置为无有机层区域，并且因此可以在显示设备DD的制造工艺中防止或减少对每个非显示区域NA的损坏。因此，显示设备DD的非显示区域NA可以减小。
在显示设备DD中的每一个的非显示区域NA减小的情况下，相邻显示设备DD的显示区域DA之间的距离可以减小。因此，可以防止或最小化显示设备之间的边界DD被识别，并且可以配置无缝拼接显示设备。
图5是示出根据本公开的实施方式的制造衬底MB的示意性平面图。例如，图5示意性地示出了用于制造图3的显示设备DD的制造衬底MB。
参考图3和图5，在一个制造衬底MB(也称为“母衬底”)上同时制造多个显示设备DD之后，显示设备DD可以被单独分开以制造每个显示设备DD。例如，在完成用于在制造衬底MB上形成显示设备DD的工艺之后，可以通过沿着切割线CL1切割制造衬底MB来单独地分离显示设备DD。
在实施方式中，每个显示设备DD可以通过使用激光的激光切割工艺与制造衬底MB分离。在使用激光切割衬底SUB的情况下，可以减少或最小化对衬底SUB的损坏。在实施方式中，在可以完成激光切割工艺之后，可以执行抛光工艺等。
在实施方式中，显示设备DD的可以由于切割工艺而易损坏的局部区域可以设置为无有机层区域。例如，显示设备DD的在激光切割工艺中可以属于热影响区HAZ的边缘区域(例如，非显示区域NA)的至少一部分设置为无有机层区域。
例如，衬底SUB的对应于切割线CL1(或直接邻近于切割线CL1)的拐角区域(例如，在衬底SUB具有四边形板形状的情况下沿着第一方向DR1和第二方向DR2的切割线CL1相交的拐角区域)和/或最外边缘区域可以设置为无有机层区域。因此，可以防止或减少由于用于将显示设备DD与制造衬底MB分离的切割工艺而对显示设备DD的损坏。
例如，可以在衬底SUB的拐角区域和/或最外边缘区域中去除有机绝缘层，使得在切割工艺期间衬底SUB的最易于损坏的拐角区域和/或最外边缘区域不包括有机绝缘层。因此，可以防止或减少由于切割工艺和/或抛光工艺对有机绝缘层的损坏(例如，其中有机绝缘层可以翘起或剥离的现象)。在实施方式中，在衬底SUB不具有成角度的拐角区域的情况下(例如，在衬底SUB具有圆形形状或椭圆形形状的情况下)，衬底SUB的最外边缘区域和焊盘区域PA可以设置为无有机层区域。根据上述实施方式，可以减小或最小化切割容限，并且显示设备DD的非显示区域NA可以减小。
图6至图8是示出根据本公开的实施方式的衬底SUB和包括衬底SUB的显示设备DD的不同区域的示意性平面图。例如，图6至图8示出了由每个实施方式划分的图3的衬底SUB和包括衬底SUB的显示设备DD的不同区域，并且示出了与非显示区域NA有关的不同实施方式。
参考图6至图8，衬底SUB和显示设备DD可以包括位于中央区域CEA中的显示区域DA和围绕显示区域DA并且位于边缘区域EDA中的非显示区域NA。在实施方式中，衬底SUB和显示设备DD可以包括位于非显示区域NA的不同部分中的边缘区域EDA。
参考图6，衬底SUB和显示设备DD可以包括位于非显示区域NA的不同部分中的边缘区域EDA以及边缘区域EDA相交的拐角区域CNA。例如，衬底SUB和显示设备DD可以包括与非显示区域NA的上区域对应的第一边缘区域EDA1、与非显示区域NA的下区域对应的第二边缘区域EDA2、与非显示区域NA的左区域对应的第三边缘区域EDA3以及与非显示区域NA的右区域对应的第四边缘区域EDA4。衬底SUB和显示设备DD可以包括第一边缘区域EDA1和第三边缘区域EDA3相交的第一拐角区域CNA1(例如，非显示区域NA的左上区域)、第一边缘区域EDA1和第四边缘区域EDA4相交的第二拐角区域CNA2(例如，非显示区域NA的右上区域)、第二边缘区域EDA2和第三边缘区域EDA3相交的第三拐角区域CNA3(例如，非显示区域NA的左下区域)以及第二边缘区域EDA2和第四边缘区域EDA4相交的第四拐角区域CNA4(例如，非显示区域NA的右下区域)。
在实施方式中，每个边缘区域EDA可以包括与其对应的至少一个拐角区域CNA，或者每个边缘区域EDA可以与拐角区域CNA重叠。在其他实施方式中，每个边缘区域EDA可以是不包括拐角区域CNA的区域。例如，每个拐角区域CNA可以是包括在与其对应的两个边缘区域EDA中的区域，或者可以是与两个边缘区域EDA直接相邻的区域，并且可以与两个边缘区域EDA区分开。
至少一个边缘区域EDA可以包括焊盘区域(例如，图3的焊盘区域PA)。例如，如图3的实施方式中那样，第一边缘区域EDA1可以包括其中可以设置焊盘P的焊盘区域PA。
在实施方式中，每个拐角区域CNA可以包括第一方向DR1和/或第二方向DR2上的范围内的裕度区域MAR。在其他实施方式中，每个拐角区域CNA可以是不包括裕度区域MAR的区域。
参考图7，衬底SUB和显示设备DD可以对应于非显示区域NA的不同部分，并且可以具有不同长度的周长。例如，非显示区域NA可以包括直接邻近于显示区域DA并围绕显示区域DA的第一非显示区域NA1以及直接邻近于第一非显示区域NA1并围绕第一非显示区域NA1的第二非显示区域NA2。在实施方式中，第二非显示区域NA2可以是衬底SUB的非显示区域NA中的包括最外边缘区域的范围和/或尺寸的区域，并且剩余的非显示区域NA可以是第一非显示区域NA1。
参考图8，衬底SUB和显示设备DD可以包括与非显示区域NA的不同部分对应并且具有不同长度的周长的三个或更多个划分区域。例如，非显示区域NA可以包括直接邻近于显示区域DA并围绕显示区域DA的第一非显示区域NA1'、直接邻近于第一非显示区域NA1'并围绕第一非显示区域NA1'的第二非显示区域NA2'以及围绕第二非显示区域NA2'并包括衬底SUB的最外边缘区域的第三非显示区域NA3。
在实施方式中，第三非显示区域NA3可以是与第二非显示区域NA2'直接相邻的区域，但不限于此。例如，在非显示区域NA包括顺序设置成围绕显示区域DA的四个或更多个划分区域的情况下，第二非显示区域NA2'和第三非显示区域NA3可以彼此不接触。
图9至图12是根据本公开的实施方式的显示设备DD的示意性平面图。例如，图9至图12示出了根据图3的实施方式的关于可以提供给显示设备DD等的无机绝缘层IL和有机绝缘层OL的不同实施方式。在描述图9至图12的实施方式时，相同的附图标记被赋予彼此相似或相同的配置，并且省略重复描述。
参考图3至图9，至少一个无机绝缘层IL可以设置在显示区域DA和非显示区域NA中。例如，无机绝缘层IL可以设置在衬底SUB上，并且可以完全设置在包括显示区域DA和非显示区域NA的衬底SUB的一个表面上。
图9示意性地和/或完全地示出了可以设置无机绝缘层IL的区域，并且无机绝缘层IL可以完全设置在焊盘P上，但是本公开不限于此。例如，无机绝缘层IL可以在与焊盘P的至少一部分对应的区域中局部或部分开口。
像素PXL可以设置在衬底SUB上，以与无机绝缘层IL重叠。例如，像素PXL可以在衬底SUB上设置在显示区域DA中，以与无机绝缘层IL的一部分重叠。
除了无机绝缘层IL和像素PXL之外，有机绝缘层OL可以设置在显示区域DA中。例如，至少一个有机绝缘层OL可以设置在显示区域DA中。
有机绝缘层OL可以设置在衬底SUB上，以与无机绝缘层IL和像素PXL重叠。例如，有机绝缘层OL可以在衬底SUB上设置在显示区域DA中，以与无机绝缘层IL的一部分重叠。有机绝缘层OL可以完全设置在显示区域DA中，以与像素PXL完全重叠(或者完全覆盖像素PXL)。例如，有机绝缘层OL可以完全设置在显示区域DA中，以使显示区域DA的表面平坦化。
在实施方式中，非显示区域NA可以包括无有机层区域OFA。无有机层区域OFA可以是可以不包括有机绝缘层OL的区域(例如，其中可以不形成有机绝缘层OL或者可以去除有机绝缘层OL的区域)。例如，有机绝缘层OL可以仅设置在衬底SUB的一部分上，以设置在除了无有机层区域OFA之外的剩余区域中。
在实施方式中，无有机层区域OFA可以设置到整个非显示区域NA。有机绝缘层OL可以仅设置在显示区域DA中。
如上所述，在位于显示设备DD的边缘区域EDA中的非显示区域NA(例如，非显示区域NA的整个区域)设置为无有机层区域OFA的情况下，可以有效地防止或减少在用于单独分离显示设备DD的切割工艺和/或抛光工艺中对有机绝缘层OL的损坏。因此，可以减小或最小化切割容限，并且可以减小显示设备DD的非显示区域NA。
参考图3至图12，非显示区域NA的一部分(或一区域)可以设置为无有机层区域OFA，并且有机绝缘层OL可以设置在非显示区域NA的剩余部分(或剩余区域)中。例如，除了显示区域DA之外，有机绝缘层OL还可以设置在非显示区域NA的除无有机层区域OFA之外的部分中。
在实施方式中，非显示区域NA的每个拐角区域CNA(例如，图6的第一拐角区域CNA1至第四拐角区域CNA4和/或裕度区域MAR)可以设置为无有机层区域OFA。非显示区域NA的对应于焊盘区域PA的区域(例如，图6的第一边缘区域EDA1)可以设置为无有机层区域OFA。例如，无有机层区域OFA可以包括含有沿着第一方向DR1和第二方向DR2的相应的裕度区域MAR的第一拐角区域CNA1至第四拐角区域CNA4以及对应于焊盘区域PA的第一边缘区域EDA1。
在实施方式中，有机绝缘层OL可以设置在非显示区域NA的除无有机层区域OFA之外的部分中。例如，除了显示区域DA之外，有机绝缘层OL还可以设置在除了第一边缘区域EDA1之外的其余边缘区域(例如，第二边缘区域EDA2至第四边缘区域EDA4)的至少一部分中。例如，在第二边缘区域EDA2至第四边缘区域EDA4中的每一个中，有机绝缘层OL可以设置在除了对应于拐角区域CNA的两端之外的中央区域中。
在实施方式中，如图10的实施方式中那样，有机绝缘层OL的宽度可以对应于剩余边缘区域中的每一个的中央区域中的整个宽度。例如，有机绝缘层OL的宽度可以对应于第二边缘区域EDA2至第四边缘区域EDA4中的每一个中的沿第一方向DR1或第二方向DR2的整个宽度。例如，如图10中所示，关于图6的第二边缘区域EDA2，有机绝缘层OL的宽度可以基本上等于第二边缘区域EDA2的沿第二方向DR2的宽度。如图10中所示，关于图6的第三边缘区域EDA3和第四边缘区域EDA4，有机绝缘层OL的宽度可以基本上等于第三边缘区域EDA3和第四边缘区域EDA4中的每一个的沿第一方向DR1的宽度。
如上所述，与焊盘区域PA一起，仅非显示区域NA的由于切割工艺和/或抛光工艺而最易于损坏的一部分可以设置为无有机层区域OFA。通过防止或减少在显示设备DD的切割工艺和/或抛光工艺中对有机绝缘层OL的损坏，可以在减小非显示区域NA的同时减小或减轻显示区域DA和非显示区域NA之间的表面台阶差(例如，高度差)。因此，可以更容易地执行可以在切割工艺之后后续进行的模块工艺(例如，膜附接工艺等)。在使用显示设备DD的情况下，当拼接显示设备TDD更容易地配置时，可以减轻显示设备DD的边界区域中的表面台阶差。
如图11和图12的实施方式中那样，有机绝缘层OL的宽度可以小于第二边缘区域EDA2至第四边缘区域EDA4中的每一个的中央区域中的第二边缘区域EDA2至第四边缘区域EDA4中的每一个的宽度。例如，有机绝缘层OL可以部分地设置在第二边缘区域EDA2至第四边缘区域EDA4中的每一个的中央区域中。
例如，在其中非显示区域NA包括如图7的实施方式中那样的第一非显示区域NA1和第二非显示区域NA2的实施方式中，如图11的实施方式中那样，在第二边缘区域EDA2至第四边缘区域EDA4中的每一个的中央区域(例如，除了位于纵向方向上的两端处的拐角区域CNA以外的区域)中，有机绝缘层OL可以仅设置在第一非显示区域NA1中，并且可以不设置在第二非显示区域NA2中。第二非显示区域NA2可以对应于衬底SUB的最外边缘区域。衬底SUB的最外边缘区域和拐角区域CNA可以设置为无有机层区域OFA，并且有机绝缘层OL可以设置在除了衬底SUB的最外边缘区域和拐角区域CNA之外的剩余区域中。
如上所述，与焊盘区域PA和拐角区域CNA一起，仅衬底SUB的包括最外边缘区域的非显示区域NA的一部分可以设置为无有机层区域OFA。通过防止或减少在显示设备DD的切割工艺和/或抛光工艺中对有机绝缘层OL的损坏，可以在减小非显示区域NA的同时大体上减轻显示设备DD的表面台阶差。例如，通过将在抛光工艺等中可以损坏(例如，有机绝缘层OL可以被剥离)的衬底SUB的最外边缘区域与在切割工艺等中可以损坏的衬底SUB的拐角区域CAN一起设置为无有机层区域OFA，可以防止或减少对有机绝缘层OL的损坏。
如图8的实施方式中那样，在其中非显示区域NA可以包括第一非显示区域NA1'、第二非显示区域NA2'和第三非显示区域NA3的另一实施方式中，如图12的实施方式中那样，在第二边缘区域EDA2至第四边缘区域EDA4中的每一个的中央区域中，有机绝缘层OL可以仅设置在第一非显示区域NA1'和第三非显示区域NA3中，并且可以不设置在第二非显示区域NA2'中。例如，在第二边缘区域EDA2至第四边缘区域EDA4中的每一个的中央区域中，第二非显示区域NA2'可以设置为无有机层区域OFA，并且有机绝缘层OL可以在对应于第二非显示区域NA2'的区域中以狭缝形状开口。
在实施方式中，第三非显示区域NA3可以是对应于衬底SUB的最外边缘区域的区域。设置在第三非显示区域NA3中的有机绝缘层OL可以与设置在显示区域DA和/或第一非显示区域NA1'中的有机绝缘层OL分离。因此，即使设置在第三非显示区域NA3上的有机绝缘层OL在切割工艺、抛光工艺等中可以损坏或剥离，也可以防止设置在显示区域DA和/或第一非显示区域NA1'中的有机绝缘层OL损坏。例如，通过在第二非显示区域NA2'中使有机绝缘层OL开口和/或分离，可以阻止可以在第三非显示区域NA3中出现的对有机绝缘层OL的损坏传播到显示区域DA和/或第一非显示区域NA1'。
依据根据上述实施方式的显示设备DD，位于衬底SUB的边缘区域EDA中的非显示区域NA的至少一部分区域可以设置为无有机层区域OFA，并且有机绝缘层OL可以不设置和/或形成在无有机层区域OFA中。例如，显示设备DD的包括拐角区域CNA和最外边缘区域中的至少一个的非显示区域NA的至少一部分区域(其在切割工艺、抛光工艺等中属于热影响区HAZ和/或易于损坏的部分)可以被设置为无有机层区域OFA。
因此，可以减少通过使用激光的激光切割工艺将显示设备DD与制造衬底MB分离而对衬底SUB的损坏。可以防止或减少由于激光等引起的对有机绝缘层OL的损坏。
在本公开的实施方式中，显示设备DD的切割工艺不限于激光切割工艺。例如，显示设备DD可以通过另一工艺和/或方法(诸如轮划线工艺)与制造衬底MB分离。此外，如在本公开的实施方式中那样，通过将非显示区域NA的至少一部分设置为无有机层区域OFA，可以防止或减少对可以易于剥离等的有机绝缘层OL的损坏
根据本公开的实施方式，可以防止或减少由于用于将显示设备DD与制造衬底MB分离的切割工艺等而对显示设备DD的损坏。因此，可以减小或最小化切割容限，并且可以减小或最小化显示设备DD的非显示区域。
图13和图14是示出根据本公开的实施方式的像素PXL的示意性电路图。例如，图13和图14示出了包括不同结构的发光单元EMU的像素PXL。
根据实施方式，图13和图14中所示的像素PXL中的每一个可以是设置在图3至图12的显示区域DA中的像素PXL中的任一个。设置在显示区域DA中的像素PXL可以具有彼此基本上相同或相似的结构。
参考图13和图14，像素PXL可以连接到扫描线SL、数据线DL、第一电力线PL1和第二电力线PL2。像素PXL还可以选择性地连接到至少一个其他电力线和/或信号线。例如，像素PXL还可以连接到感测线SENL(也称为“初始化电力线”)和/或控制线SSL。
像素PXL可以包括用于产生对应于每个数据信号的亮度的光的发光单元EMU(或发光部分)。像素PXL还可以包括用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接到扫描线SL和数据线DL。像素电路PXC可以连接在第一电力线PL1和发光单元EMU之间。例如，像素电路PXC可以连接到可以被提供第一扫描信号的扫描线SL、可以被提供数据信号的数据线DL、可以被提供第一电力VDD的第一电力线PL1以及发光单元EMU的第一像素电极ELT1。
像素电路PXC还可以选择性地连接到可以被提供第二扫描信号的控制线SSL和响应于显示周期或感测周期连接到参考电力(或初始化电力)或感测电路的感测线SENL。在实施方式中，第二扫描信号可以与第一扫描信号相同或不同。在第二扫描信号与第一扫描信号相同的情况下，控制线SSL可以与扫描线SL一体。
像素电路PXC可以包括至少一个晶体管M和电容器Cst。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和电容器Cst。
第一晶体管M1可以连接在第一电力线PL1和第二节点N2之间。第二节点N2可以是像素电路PXC和发光单元EMU可以连接到的节点。例如，第二节点N2可以是其中第一晶体管M1的一个电极(例如，源电极)和发光单元EMU的第一像素电极(例如，阳极电极)可以彼此电连接的节点。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制提供给发光单元EMU的驱动电流。例如，第一晶体管M1可以是像素PXL的驱动晶体管。
在实施方式中，第一晶体管M1还可以包括底部金属层(BML)(也称为“背栅电极”或“第二栅电极”)。在实施方式中，底部金属层BML可以连接到第一晶体管M1的一个电极(例如，源电极)。
在其中第一晶体管M1包括底部金属层BML的实施方式中，可以应用反向偏置技术(或同步技术)，其通过向第一晶体管M1的底部金属层BML施加反向偏置电压而在负方向上或正方向上移动第一晶体管M1的阈值电压。在底部金属层BML设置在配置第一晶体管M1的沟道的半导体图案之下的情况下，入射在半导体图案上的光可以被阻挡以使第一晶体管M1的工作特性稳定。
第二晶体管M2可以连接在数据线DL和第一节点N1之间。第二晶体管M2的栅电极可以连接到扫描线SL。在从扫描线SL提供栅极导通电压(例如，逻辑高电压或高电平电压)的第一扫描信号的情况下，第二晶体管M2可以导通以连接数据线DL和第一节点N1。
在每个帧周期中，相应帧的数据信号可以提供到数据线DL，并且数据信号可以在可以提供栅极导通电压的第一扫描信号的周期期间通过第二晶体管M2传输到第一节点。例如，第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
电容器Cst的第一电极可以连接到第一节点N1，并且电容器Cst的第二电极可以连接到第二节点N2。电容器Cst可以充入与每个帧周期期间提供给第一节点N1的数据信号对应的电压。
第三晶体管M3可以连接在第二节点N2和感测线SENL之间。第三晶体管M3的栅电极可以连接到控制线SSL(或扫描线SL)。在从控制线SSL提供栅极导通电压(例如，逻辑高电压或高电平电压)的第二扫描信号(或第一扫描信号)的情况下，第三晶体管M3可以导通，以将提供给感测线SENL的参考电压(或初始化电压)传输到第二节点N2，或者将第二节点N2的电压传输到感测线SENL。第二节点N2的电压可以通过感测线SENL传输到感测电路，并且可以提供给驱动电路(例如，时序控制器)，以用于像素PXL的特性偏差的补偿等。
在图13和图14中，包括在像素电路PXC中的所有晶体管M可以是N型晶体管，但本公开不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为P型晶体管。像素PXL的结构和驱动方法可以根据实施方式而各种改变。
发光单元EMU可以包括至少一个发光元件LD。发光单元EMU还可以包括连接到发光元件LD的至少一对电极。例如，发光单元EMU可以包括通过像素电路PXC和/或第一电力线PL1电连接到提供第一电力VDD的第一电源的第一像素电极ELT1、通过第二电力线PL2电连接到提供第二电力VSS的第二电源的第二像素电极ELT2以及电连接在第一像素电极ELT1和第二像素电极ELT2之间的至少一个发光元件LD。
第一电力VDD和第二电力VSS可以具有不同的电势。例如，第一电力VDD可以是高电势像素电力，并且第二电力VSS可以是低电势像素电力。第一电力VDD和第二电力VSS之间的电势差可以等于或大于发光元件LD的阈值电压。
在实施方式中，如图13的实施方式中那样，发光单元EMU可以包括在正向方向上并联连接在第一像素电极ELT1和第二像素电极ELT2之间的多个发光元件LD。例如，发光元件LD的第一端EP1可以连接到第一像素电极ELT1，并且发光元件LD的第二端EP2可以连接到第二像素电极ELT2。在另一实施方式中，发光单元EMU可以包括仅串联连接在第一像素电极ELT1和第二像素电极ELT2之间的多个发光元件LD，或者可以包括在正向方向上连接在第一像素电极ELT1和第二像素电极ELT2之间的仅单个发光元件LD。
在又一实施方式中，如图14的实施方式中那样，发光单元EMU可以包括串联-并联连接在第一像素电极ELT1和第二像素电极ELT2之间的多个发光元件LD。在发光单元EMU包括布置在至少两个串联级中的多个发光元件LD的情况下，发光单元EMU还可以包括连接在第一像素电极ELT1和第二像素电极ELT2之间的第三像素电极ELT3(也称为“中间电极IET”)。例如，发光单元EMU可以包括顺序连接在像素电路PXC和第二电力线PL2之间的第一像素电极ELT1、第三像素电极ELT3和第二像素电极ELT2。发光单元EMU可以包括多个发光元件LD，多个发光元件LD包括在正向方向上连接在第一像素电极ELT1和第三像素电极ELT3之间的至少一个第一发光元件LD1(例如，多个第一发光元件LD1)以及在正向方向上连接在第三像素电极ELT3和第二像素电极ELT2之间的至少一个第二发光元件LD2(例如，多个第二发光元件LD2)。例如，第一发光元件LD1的第一端EP1和第二端EP2可以分别电连接到第一像素电极ELT1和第三像素电极ELT3，并且第二发光元件LD2的第一端EP1和第二端EP2可以分别电连接到第三像素电极ELT3和第二像素电极ELT2。
每个发光元件LD可以配置每个有效光源。有效光源可以聚集以配置像素PXL的光源。
发光元件LD可以发射具有与通过像素电路PXC提供的驱动电流对应的亮度的光。在每个帧周期期间，像素电路PXC可以向发光单元EMU提供对应于数据信号的驱动电流。提供给发光单元EMU的驱动电流可以被分流并且可以流过发光元件LD。因此，每个发光元件LD可以发射具有与流过其的电流对应的亮度的光，并且因此发光单元EMU可以发射具有与驱动电流对应的亮度的光。
图13和图14仅示出了在正向方向上连接在第一像素电极ELT1和第二像素电极ELT2之间的发光元件LD(例如，有效光源)，但是本公开不限于此。例如，除了配置每个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源。例如，发光单元EMU还可以包括在反向方向上布置在第一像素电极ELT1和第二像素电极ELT2之间或者具有至少一个浮置端的至少一个无效发光元件。
图15是示出根据本公开的实施方式的像素PXL的示意性平面图。例如，图15基于发光单元EMU示出了像素PXL的结构，并且示出了如图14的实施方式中那样的包括串联-并联连接在第一像素电极ELT1和第二像素电极ELT2之间的发光元件LD的发光单元EMU的实施方式。
参考图1至图15，像素PXL可以包括其中可以设置至少一个发光元件LD的发射区域EA。在实施方式中，发射区域EA可以包括发光元件LD和电连接到发光元件LD的电极。在实施方式中，电极可以包括对准电极ALE和像素电极ELT(也称为“接触电极”)。像素PXL还可以包括设置在对准电极ALE之下的堤图案BNP。
对准电极ALE可以具有各种形状并且可以彼此间隔开。在实施方式中，对准电极ALE可以沿着第一方向DR1彼此间隔开，并且对准电极ALE中的每一个可以具有沿着第二方向DR2延伸的形状(例如，棒形状)。
根据实施方式，对准电极ALE的形状、尺寸、数量、位置和/或相互设置结构可以各种改变。对准电极ALE可以具有彼此相似或相同的形状和/或尺寸，或者可以具有不同的形状和尺寸。
对准电极ALE可以包括彼此间隔开的至少两个电极。例如，对准电极ALE可以包括第一对准电极ALE1和第二对准电极ALE2，并且还可以选择性地包括第三对准电极ALE3。
在实施方式中，第一对准电极ALE1可以位于发射区域EA的中央处，并且第二对准电极ALE2和第三对准电极ALE3可以设置在第一对准电极ALE1的两侧上。例如，第二对准电极ALE2可以设置在第一对准电极ALE1的右侧上，并且第三对准电极ALE3可以设置在第一对准电极ALE1的左侧上。
对准电极ALE(或者在分离成像素PXL中的每一个的对准电极ALE之前的对准线)可以在发光元件LD的对准步骤中接收对准发光元件LD所需的对准信号。因此，可以在对准电极ALE之间形成电场，并且因此发光元件LD可以对准和/或布置在对准电极ALE之间。这里，发光元件LD可以对准和/或布置在对准电极ALE之间的情况可以意味着发光元件LD中的每一个的至少一部分可以设置在对准电极ALE之间。
例如，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3(或者其中像素PXL的第一对准电极ALE1可以连接的状态的第一对准线、其中像素PXL的第二对准电极ALE2可以连接的状态的第二对准线以及其中像素PXL的第三对准电极ALE3可以连接的状态的第三对准线)可以在发光元件LD的对准步骤中分别接收第一对准信号、第二对准信号和第三对准信号。第一对准信号和第二对准信号可以具有不同的波形、电势和/或相位。因此，可以在第一对准电极ALE1和第二对准电极ALE2之间形成电场，并且因此发光元件LD(例如，第一发光元件LD1)可以在第一对准电极ALE1和第二对准电极ALE2之间对准。第一对准信号和第三对准信号可以具有不同的波形、电势和/或相位。因此，可以在第一对准电极ALE1和第三对准电极ALE3之间形成电场，并且因此发光元件LD(例如，第二发光元件LD2)可以在第一对准电极ALE1和第三对准电极ALE3之间对准。第三对准信号可以与第二对准信号相同或不同。
对准电极ALE可以设置在每个像素PXL的发射区域EA中。在实施方式中，对准电极ALE可以通过围绕发射区域EA的非发射区域NEA延伸到分离区域SPA。分离区域SPA可以是在可以完成发光元件LD的对准之后，每个对准线(例如，第一对准线、第二对准线或第三对准线)可以分离成像素PXL的对准电极ALE(例如，像素PXL的第一对准电极ALE1、第二对准电极ALE2或第三对准电极ALE3)的区域，并且可以设置在每个发射区域EA的至少一侧上。
例如，每个像素PXL可以包括设置在发射区域EA周围的至少一个分离区域SPA(例如，设置在每个发射区域EA上方和下方的两个分离区域SPA)。配置发光单元EMU的至少一个电极的端部(例如，对准电极ALE的端部)可以设置在每个分离区域SPA中。
在实施方式中，针对每个像素PXL，每个对准电极ALE可以具有分离的图案。例如，像素PXL中的每一个的第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3中的每一个可以具有单独分离的图案。
然而，本公开不限于此。例如，在其中像素PXL的第二像素电极ELT2可以公共连接到第二电力线PL2的结构中，连接到第二像素电极ELT2的对准电极ALE(例如，像素PXL的第三对准电极ALE3)可以不连接在沿着第一方向DR1和/或第二方向DR2彼此相邻的像素PXL之间，并且可以彼此一体形成。
在实施方式中，第一对准电极ALE1可以通过第一接触部分CNT1连接到位于电路层PCL(例如，图16至图18的电路层PCL)中的像素电路PXC(例如，相应像素PXL的像素电路PXC)和/或第一电力线PL1。第一对准信号可以通过位于电路层中的至少一个线(例如，第一电力线PL1)提供给第一对准电极ALE1(或第一对准线)。
第一接触部分CNT1可以包括至少一个接触孔和/或通孔。在实施方式中，第一接触部分CNT1可以位于定位在每个发射区域EA周围的非发射区域NEA中，但是第一接触部分CNT1的位置可以改变。例如，第一接触部分CNT1可以设置在每个发射区域EA或分离区域SPA中。
在实施方式中，第二对准电极ALE2可以通过第二接触部分CNT2连接到位于电路层中的第二电力线PL2。第二对准信号可以通过第二电力线PL2提供给第二对准电极ALE2(或第二对准线)。
类似地，第三对准电极ALE3可以通过第三接触部分CNT3连接到位于电路层中的第二电力线PL2。第二对准信号还可以通过第二电力线PL2提供给第三对准电极ALE3(或第三对准线)。
第二接触部分CNT2和第三接触部分CNT3中的每一个可以包括至少一个接触孔和/或通孔。在实施方式中，第二接触部分CNT2和第三接触部分CNT3可以位于定位在发射区域EA周围的非发射区域NEA中，但是第二接触部分CNT2和第三接触部分CNT3的位置可以改变。例如，第二接触部分CNT2和第三接触部分CNT3可以设置在每个发射区域EA或分离区域SPA中。
至少一个第一发光元件LD1可以布置在第一对准电极ALE1和第二对准电极ALE2之间。例如，多个第一发光元件LD1可以布置在第一对准电极ALE1和第二对准电极ALE2之间。
第一发光元件LD1中的每一个可以与第一对准电极ALE1和/或第二对准电极ALE2重叠或者可以不与第一对准电极ALE1和/或第二对准电极ALE2重叠。第一发光元件LD1的第一端EP1可以设置成与第一对准电极ALE1相邻，并且第一发光元件LD1的第二端EP2可以设置成与第二对准电极ALE2相邻。
第一发光元件LD1的第一端EP1可以电连接到第一像素电极ELT1。在实施方式中，第一发光元件LD1的第一端EP1可以通过第一像素电极ELT1连接到第一对准电极ALE1，并且可以通过第一对准电极ALE1电连接到像素电路PXC和/或第一电力线PL1。
第一发光元件LD1的第二端EP2可以电连接到第三像素电极ELT3和/或第二像素电极ELT2。在实施方式中，第一发光元件LD1的第二端EP2可以电连接到第三像素电极ELT3。第一发光元件LD1的第二端EP2可以顺序地经由第三像素电极ELT3、至少一个第二发光元件LD2、第二像素电极ELT2和第三对准电极ALE3电连接到第二电力线PL2。
至少一个第二发光元件LD2可以布置在第一对准电极ALE1和第三对准电极ALE3之间。例如，多个第二发光元件LD2可以布置在第一对准电极ALE1和第三对准电极ALE3之间。
第二发光元件LD2中的每一个可以与第一对准电极ALE1和/或第三对准电极ALE3重叠或者可以不与第一对准电极ALE1和/或第三对准电极ALE3重叠。第二发光元件LD2的第一端EP1可以设置成与第一对准电极ALE1相邻，并且第二发光元件LD2的第二端EP2可以设置成与第三对准电极ALE3相邻。
第二发光元件LD2的第一端EP1可以电连接到第三像素电极ELT3。第二发光元件LD2的第二端EP2可以电连接到第二像素电极ELT2。在实施方式中，第二发光元件LD2的第二端EP2可以通过第二像素电极ELT2连接到第三对准电极ALE3，并且可以通过第三对准电极ALE3电连接到第二电力线PL2。
在实施方式中，每个发光元件LD可以是使用无机晶体结构的材料的超小尺寸(例如，具有纳米至微米的范围的小尺寸)的无机发光元件。例如，每个发光元件LD可以是通过生长基于氮化物的半导体制造成如图1和图2的实施方式中那样的杆形状的超小无机发光元件。然而，配置每个发光单元EMU的发光元件LD的类型、尺寸、形状、结构、数量等可以改变。
发光元件LD可以在溶液中以分散形式制备，并且可以通过喷墨方法或狭缝涂布方法提供给每个发射区域EA。在对准信号在提供发光元件LD的同时或在提供发光元件LD之后施加到像素PXL的对准电极ALE(或对准线)的情况下，在对准电极ALE之间形成电场，并且因此发光元件LD可以对准。在发光元件LD可以对准之后，可以通过干燥工艺等去除溶剂。
第一像素电极ELT1可以设置在第一发光元件LD1的第一端EP1上，并且可以电连接到第一发光元件LD1的第一端EP1。例如，第一像素电极ELT1可以直接设置在第一发光元件LD1的第一端EP1上，以与第一发光元件LD1的第一端EP1接触。
在实施方式中，第一像素电极ELT1可以与第一对准电极ALE1重叠，并且可以通过第四接触部分CNT4电连接到第一对准电极ALE1。第一像素电极ELT1可以通过第一对准电极ALE1电连接到像素电路PXC和/或第一电力线PL1。在另一实施方式中，第一像素电极ELT1可以电连接到像素电路PXC和/或第一电力线PL1，而不经过第一对准电极ALE1。
第三像素电极ELT3可以设置在第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1上，并且可以电连接到第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1。例如，第三像素电极ELT3可以直接设置在第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1上，以与第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1接触。在实施方式中，第三像素电极ELT3可以与第一对准电极ALE1和第二对准电极ALE2中的每一个的一部分重叠，但不限于此。
第二像素电极ELT2可以设置在第二发光元件LD2的第二端EP2上，并且可以电连接到第二发光元件LD2的第二端EP2。例如，第二像素电极ELT2可以直接设置在第二发光元件LD2的第二端EP2上，以与第二发光元件LD2的第二端EP2接触。
在实施方式中，第二像素电极ELT2可以与第三对准电极ALE3重叠，并且可以通过第五接触部分CNT5电连接到第三对准电极ALE3。第二像素电极ELT2可以通过第三对准电极ALE3电连接到第二电力线PL2。在另一实施方式中，第二像素电极ELT2可以电连接到第二电力线PL2，而不通过第三对准电极ALE3。
像素电极ELT(例如，第一像素电极ELT1、第二像素电极ELT2和第三像素电极ELT3)可以形成在每个发射区域EA中。在实施方式中，至少一个像素电极ELT可以从每个发射区域EA延伸到非发射区域NEA和/或分离区域SPA。例如，第一像素电极ELT1和第二像素电极ELT2可以从每个发射区域EA延伸到非发射区域NEA和分离区域SPA，并且可以在分离区域SPA中电连接到第一对准电极ALE1和第三对准电极ALE3中的每一个。第三像素电极ELT3可以仅形成在每个发射区域EA中，或者第三像素电极ELT3的一部分可以位于非发射区域NEA中。根据实施方式，像素电极ELT的位置、尺寸、形状、相互设置结构、第四接触部分CNT4和第五接触部分CNT5的位置等可以各种改变。
堤图案BNP(也称为“图案”或“壁图案”)可以设置在对准电极ALE之下，以与对准电极ALE的一部分重叠。例如，堤图案BNP可以包括分别与第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3部分地重叠的第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3。在实施方式中，至少一个堤图案BNP可以延伸到围绕发射区域EA的非发射区域NEA，但不限于此。
在实施方式中，至少两个相邻像素PXL可以共享至少一个堤图案BNP。例如，第二堤图案BNP2可以与在第一方向DR1上相邻的像素PXL(例如，与右侧相邻的像素)的第三堤图案BNP3一体形成。类似地，第三堤图案BNP3可以与在第一方向DR1上相邻的另一像素(例如，与左侧相邻的像素)的第二堤图案BNP2一体形成。根据实施方式，堤图案BNP的位置、结构、数量、形状等可以各种改变。
非发射区域NEA可以设置在每个发射区域EA和/或每个分离区域SPA周围。第一堤BNK1可以设置在非发射区域NEA中。
第一堤BNK1可以包括对应于每个发射区域EA的第一开口OPA1，并且可以围绕发射区域EA。第一堤BNK1可以包括对应于分离区域SPA的第二开口OPA2并且围绕分离区域SPA。例如，第一堤BNK1可以包括对应于每个发射区域EA和每个分离区域SPA的多个开口OPA。
第一堤BNK1可以包括至少一种光阻挡材料和/或反射材料。例如，第一堤BNK1可以包括至少一种黑矩阵材料、特定颜色的滤色器材料等。因此，可以防止相邻像素PXL之间的光泄漏。
在将发光元件LD提供给每个像素PXL的步骤中，第一堤BNK1可以限定发光元件LD将被提供到的每个发射区域EA。例如，由于像素PXL的发射区域EA可以由第一堤BNK1分离和分隔，所以可以提供期望类型和/或量的发光元件混合液体。
在实施方式中，第一堤BNK1可以包括疏水表面。例如，通过使用疏水材料以疏水图案自身形成第一堤BNK1或者通过在第一堤BNK1上形成由疏水材料形成的疏水膜，第一堤BNK1可以形成为具有疏水表面。例如，可以使用具有大接触角的疏水有机绝缘材料(诸如聚丙烯酸酯)形成第一堤BNK1，并且因此第一堤BNK1可以形成为疏水图案。因此，发光元件混合液体可以稳定地流入发射区域EA中。
图16至图18是示出根据本公开的实施方式的显示设备DD的示意性剖视图。例如，图16和图17示出了对应于图10的线II-II'的显示设备DD的截面的实施方式，并且示出了与设置在非显示区域NA的一部分中的有机绝缘层OL有关的不同实施方式。图18示出了对应于图10的线III-III'的显示设备DD的截面的实施方式，并且示出了例如无有机层区域OFA的截面。
参考图1至图18，显示设备DD可以包括衬底SUB、电路层PCL和显示层DPL。电路层PCL和显示层DPL可以设置成在衬底SUB上彼此重叠。例如，电路层PCL和显示层DPL可以顺序地设置在衬底SUB的一个表面上。
显示设备DD还可以包括设置在显示层DPL上的滤色器层CFL和/或封装层ENC(或保护层)。在实施方式中，滤色器层CFL和/或封装层ENC可以直接形成在衬底SUB的其上可以形成电路层PCL和显示层DPL的表面上，但是本公开不限于此。
衬底SUB可以是刚性衬底(或膜)或者柔性衬底(或膜)，并且其材料或结构不受特别限制。例如，衬底SUB可以包括至少一种透明或不透明的绝缘材料，并且可以具有单层或多层的结构。
电路层PCL可以设置在衬底SUB的一个表面上。电路层PCL可以包括配置每个像素PXL的像素电路PXC的电路元件。例如，多个电路元件(例如，配置每个像素电路PXC的晶体管M和电容器Cst)可以形成在电路层PCL的每个像素区域中。
在图16至图18中，作为可以设置在电路层PCL中的电路元件的示例，示出了设置在每个像素电路PXC中的任何一个晶体管M(例如，包括底部金属层BML的第一晶体管M1)。
电路层PCL可以包括连接到像素PXL的各种信号线和电力线。例如，电路层PCL可以包括连接到像素PXL的扫描线SL、数据线DL、感测线SENL以及第一电力线PL1和第二电力线PL2。在图16至图18中，作为可以设置在电路层PCL中的线的示例，示出了位于与底部金属层BML相同的层(例如，第一导电层)上的线LI。每个线LI可以是连接到像素PXL的信号线和电力线中的任一个。在实施方式中，至少一个信号线和/或电力线可以设置在电路层PCL的另一层上。
电路层PCL可以包括多个绝缘层。例如，电路层PCL可以包括依次设置在衬底SUB的表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和/或钝化层PSV。在实施方式中，缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD中的每一个可以包括至少一个无机绝缘层IL，并且钝化层PSV可以包括至少一个有机绝缘层OL。
电路层PCL可以包括设置在衬底SUB上并且包括第一晶体管M1的下金属层BML的第一导电层。例如，第一导电层可以设置在衬底SUB和缓冲层BFL之间，并且包括设置在每个像素电路PXC中的第一晶体管M1的底部金属层BML。第一晶体管M1的底部金属层BML可以与第一晶体管M1的栅电极GE和半导体图案SCP重叠。
第一导电层还可以包括至少一个线。例如，第一导电层可以包括在显示区域DA中在第二方向DR2上延伸的线中的至少一些。例如，第一导电层可以包括感测线SENL、数据线DL、第一电力线PL1(或第二方向第一子电力线)和/或第二电力线PL2(或第二方向第二子电力线)。
缓冲层BFL可以设置在衬底SUB(包括第一导电层)的表面上。缓冲层BFL可以防止杂质扩散到每个电路元件中。
半导体层可以设置在缓冲层BFL上。半导体层可以包括每个晶体管M的半导体图案SCP。半导体图案SCP可以包括与相应晶体管M的栅电极GE重叠的沟道区域以及设置在沟道区域的两侧上的第一导电区域和第二导电区域(例如，源极区域和漏极区域)。半导体图案SCP可以是由多晶硅、非晶硅、氧化物半导体等或其组合形成的半导体图案。
栅极绝缘层GI可以设置在半导体层上。第二导电层可以设置在栅极绝缘层GI上。
第二导电层可以包括每个晶体管M的栅电极GE。第二导电层还可以包括设置在像素电路PXC中的电容器Cst的一个电极、桥接图案等。在设置在显示区域DA中的至少一个电力线和/或信号线由多个层配置的情况下，第二导电层还可以包括配置至少一个电力线和/或信号线的至少一个导电图案。
层间绝缘层ILD可以设置在第二导电层上。第三导电层可以设置在层间绝缘层ILD上。
第三导电层可以包括每个晶体管M的源电极SE和漏电极DE。源电极SE可以通过至少一个接触孔CH连接到包括在相应晶体管M中的半导体图案SCP的一个区域(例如，源极区域)，并且漏电极DE可以通过至少一个其他接触孔CH连接到包括在相应晶体管M中的半导体图案SCP的另一区域(例如，漏极区域)。第三导电层还可以包括设置在像素电路PXC中的电容器Cst的另一电极、线、桥接图案等。例如，第三导电层可以包括在显示区域DA中在第一方向DR1上延伸的线中的至少一些。例如，第三导电层可以包括连接到像素PXL的扫描线SL、控制线SSL、第一电力线PL1(或第一方向第一子电力线)和/或第二电力线PL2(或第一方向第二子电力线)。在设置在显示区域DA中的至少一个电力线和/或信号线由多个层配置的情况下，第三导电层还可以包括配置至少一个电力线和/或信号线的至少一个导电图案。
通过包括至少一种导电材料，配置第一导电层至第三导电层的每个导电图案、电极和/或线可以具有导电性，并且其配置材料不受特别限制。例如，配置第一导电层至第三导电层的每个导电图案、电极和/或线可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属，并且可以包括各种类型的导电材料。
钝化层PSV(也称为“第一有机绝缘层”)可以设置在第三导电层上。缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV中的每一个可以配置为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。在实施方式中，缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD中的每一个可以包括各种类型的无机绝缘材料，无机绝缘材料包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等或其组合。在实施方式中，钝化层PSV可以包括至少一个有机绝缘层OL，有机绝缘层OL包括至少一种有机绝缘材料。在实施方式中，钝化层PSV可以完全设置在至少显示区域DA中，并且可以使电路层PCL的表面平坦化。
显示层DPL可以设置在钝化层PSV上。
显示层DPL可以包括每个像素PXL的发光单元EMU。例如，显示层DPL可以包括设置在每个像素PXL的发射区域EA中的对准电极ALE、至少一个发光元件LD和像素电极ELT。在实施方式中，如图13至图15的实施方式中那样，每个发光单元EMU可以包括发光元件LD。
显示层DPL还可以包括依次设置在衬底SUB的其上可以形成电路层PCL的一个表面上的绝缘图案和/或绝缘层。例如，显示层DPL可以包括堤图案BNP、第一绝缘层INS1、第一堤BNK1、第二绝缘层INS2(也称为“锚定图案”或“绝缘图案”)、第三绝缘层INS3、第二堤BNK2和/或第四绝缘层INS4。显示层DPL还可以选择性地包括光转换层CCL。
在图16至图18中，作为可以设置在显示层DPL中的发光单元EMU的示例，示出了根据图15的实施方式沿着第一方向DR1的发光单元EMU的截面。
堤图案BNP可以设置和/或形成在钝化层PSV上。堤图案BNP可以设置在对准电极ALE之下，以与对准电极ALE中的每一个的一部分重叠。
对准电极ALE可以通过堤图案BNP在发光元件LD周围在向上方向(例如，第三方向DR3)上突出。堤图案BNP和其上的对准电极ALE可以形成发光元件LD周围的反射突起图案。因此，可以改善像素PXL的光效率。
堤图案BNP可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。堤图案BNP可以形成为单层或多层。对准电极ALE可以设置在堤图案BNP上。
对准电极ALE可以包括至少一种导电材料。例如，每个对准电极ALE可以包括各种金属材料中的至少一种金属、其合金、导电氧化物和导电聚合物中的至少一种导电材料，各种金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等，导电氧化物诸如为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、掺杂铝的氧化锌(AZO)、掺杂镓的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺杂氟的氧化锡(FTO)，导电聚合物诸如为PEDOT，但不限于此。例如，对准电极ALE可以包括其他导电材料，诸如碳纳米管或石墨烯。例如，对准电极ALE可以通过包括各种导电材料中的至少一种而具有导电性。第一对准电极ALE可以包括相同或不同的导电材料。
每个对准电极ALE可以配置为单层或多层。例如，每个对准电极ALE可以包括反射电极层，反射电极层包括反射导电材料(例如，金属)，并且可以配置为单层或多层的电极。
第一绝缘层INS1可以设置在对准电极ALE上。在实施方式中，第一绝缘层INS1可以包括用于将对准电极ALE中的至少一个连接到任何一个像素电极ELT的接触孔。例如，第一绝缘层INS1可以包括用于形成图15的第一接触部分CNT1至第三接触部分CNT3的接触孔。
第一绝缘层INS1可以配置为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。在实施方式中，第一绝缘层INS1可以包括至少一种类型的无机绝缘材料，包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或其组合。在实施方式中，第一绝缘层INS1可以仅设置在显示区域DA中，但不限于此。
由于对准电极ALE可以被第一绝缘层INS1覆盖，因此可以防止在后续工艺中对对准电极ALE的损坏。可以防止由于对准电极ALE和发光元件LD之间的不适当连接而引起的短路缺陷的发生。
第一堤BNK1可以设置在其中可以形成对准电极ALE和第一绝缘层INS1的显示区域DA中。第一堤BNK1可以形成在非发射区域NEA中，以围绕每个像素PXL的发射区域EA。
发光元件LD可以提供给由第一堤BNK1围绕的每个发射区域EA。发光元件LD可以通过施加到对准电极ALE(或者在分离成每个像素PXL的对准电极ALE之前的对准线)的对准信号而在对准电极ALE之间对准。例如，在假设像素PXL包括位于中央中的第一对准电极ALE1和位于第一对准电极ALE1的两侧上的第二对准电极ALE2和第三对准电极ALE3的情况下，至少一个第一发光元件LD1可以在第一对准电极ALE1和第二对准电极ALE2之间对准，并且至少一个第二发光元件LD2可以在第一对准电极ALE1和第三对准电极ALE3之间对准。
第二绝缘层INS2可以设置在发光元件LD的一部分上。例如，第二绝缘层INS2可以局部地设置在包括发光元件LD的中央部分的部分上，以暴露在相应像素PXL的发射区域EA中对准的发光元件LD的第一端EP1和第二端EP2。在第二绝缘层INS2形成在发光元件LD上的情况下，发光元件LD可以被稳定地固定。
第二绝缘层INS2可以配置为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可以包括各种类型的有机绝缘材料和/或无机绝缘材料，包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)、光刻胶(PR)材料等或其组合。
在发光元件LD的可以不被第二绝缘层INS2覆盖的两端(例如，第一端EP1和第二端EP2)上，可以设置和/或形成不同的像素电极ELT。例如，第一像素电极ELT1可以设置在第一发光元件LD1的第一端EP1上，并且第三像素电极ELT3的一部分可以设置在第一发光元件LD1的第二端EP2上。第三像素电极ELT3的另一部分可以设置在第二发光元件LD2的第一端EP1上，并且第二像素电极ELT2可以设置在第二发光元件LD2的第二端EP2上。
在实施方式中，第一像素电极ELT1可以通过至少一个接触部分(例如，图15的第四接触部分CNT4)电连接到第一对准电极ALE1。类似地，第二像素电极ELT2可以通过至少一个接触部分(例如，图15的第五接触部分CNT5)电连接到第三对准电极ALE3。第三像素电极ELT3可以通过第一发光元件LD1电连接到第一像素电极ELT1，并且可以通过第二发光元件LD2电连接到第二像素电极ELT2。
在实施方式中，每个像素PXL的第一对准电极ALE1可以通过至少一个接触部分(例如，图15的第一接触部分CNT1)电连接到相应像素PXL的第一晶体管M1。类似地，第二对准电极ALE2和第三对准电极ALE3可以通过至少一个接触部分(例如，图15的第二接触部分CNT2和第三接触部分CNT3)电连接到第二电力线PL2。
第一像素电极ELT1可以设置在第一对准电极ALE1上以与第一对准电极ALE1的一部分重叠，并且第二像素电极ELT2可以设置在第三对准电极ALE3上以与第三对准电极ALE3的一部分重叠。第三像素电极ELT3可以设置在第一对准电极ALE1和第二对准电极ALE2上，以与第一对准电极ALE1和第二对准电极ALE2的另一部分重叠。
在实施方式中，第一像素电极ELT1可以电连接到第一发光元件LD1的第一端EP1，并且第二像素电极ELT2可以电连接到第二发光元件LD2的第二端EP2。第三像素电极ELT3可以电连接到第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1。
第一像素电极ELT1、第二像素电极ELT2和/或第三像素电极ELT3可以形成在相同的层上或不同的层上。在实施方式中，第一像素电极ELT1和第二像素电极ELT2可以形成在相同的层上，并且第三像素电极ELT3可以形成在与第一像素电极ELT1和第二像素电极ELT2的层不同的层上。例如，第一像素电极ELT1和第二像素电极ELT2以及第三像素电极ELT3可以设置在不同的层上，且第三绝缘层INS3插置在其之间。在另一实施方式中，第一电极ELT1至第三电极ELT3中的全部可以形成在相同的层上。像素PXL可以不包括第三绝缘层INS3。根据实施方式，像素电极ELT的相互位置、形成顺序等可以各种改变。
如图13的实施方式中那样，在每个像素PXL包括并联结构的发光单元EMU的情况下，像素PXL可以不包括第三像素电极ELT3。第一像素电极ELT1可以设置在发光元件LD的第一端EP1上，并且第二像素电极ELT2可以设置在发光元件LD的第二端EP2上。
像素电极ELT可以包括至少一种导电材料。在实施方式中，像素电极ELT可以包括透明导电材料，以允许从发光元件LD发射的光透射像素电极ELT。
在实施方式中，显示设备DD可以包括设置在每个像素PXL的发光单元EMU上的光转换层CCL。例如，光转换层CCL可以设置在每个发射区域EA中，以位于每个像素PXL的发光元件LD上。
显示设备DD还可以包括设置在非发射区域NEA中的第二堤BNK2，以与第一堤BNK1重叠。第二堤BNK2可以限定(或分隔)其中将形成光转换层CCL的每个发射区域EA。在实施方式中，第二堤BNK2可以与第一堤BNK1一体。
第二堤BNK2可以包括光阻挡材料，光阻挡材料包括黑矩阵材料和/或反射材料。第二堤BNK2可以包括与第一堤BNK1的材料相同或不同的材料。
光转换层CCL可以包括用于转换从发光元件LD发射的光的波长和/或颜色的波长转换颗粒(或颜色转换颗粒)和用于通过散射从发光元件LD发射的光来增加像素PXL的光输出效率的光散射颗粒SCT中的至少一种。例如，每个光转换层CCL可以设置在每个发光单元EMU上，并且光转换层CCL可以包括波长转换颗粒和/或光散射颗粒SCT，波长转换颗粒包括至少一种类型的量子点QD(例如，红色量子点、绿色量子点和/或蓝色量子点)。
例如，在任何一个像素PXL设置为红色(或绿色)像素并且蓝色发光元件LD设置在像素PXL的发光单元EMU中的情况下，包括用于将蓝光转换为红光(或绿光)的红色(或绿色)量子点QD的光转换层CCL可以设置在像素PXL的发光单元EMU上。光转换层CCL还可以包括光散射颗粒SCT。
第四绝缘层INS4(也称为“第二有机绝缘层”)可以设置在衬底SUB(包括像素PXL的发光单元EMU和/或光转换层CCL)的一个表面上。
在实施方式中，第四绝缘层INS4可以包括至少一个有机绝缘层OL。第四绝缘层INS4可以完全设置在至少显示区域DA中，并且可以使显示层DPL的表面基本上平坦化。第四绝缘层INS4可以保护像素PXL的发光单元EMU和/或光转换层CCL。
滤色器层CFL可以设置在第四绝缘层INS4上。
滤色器层CFL可以包括与像素PXL的颜色对应的滤色器CF。例如，滤色器层CFL可以包括设置在第一颜色像素PXL1的发射区域EA中的第一滤色器CF1、设置在第二颜色像素PXL2的发射区域EA中的第二滤色器CF2以及设置在第三颜色像素PXL3的发射区域EA中的第三滤色器CF3。每个滤色器CF可以设置在第四绝缘层INS4上，以与相应像素PXL的发光单元EMU重叠。
在实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置成在非发射区域NEA中彼此重叠。在另一实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以形成为在每个像素PXL的发射区域EA上彼此分离，并且单独的光阻挡图案可以设置在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间。
封装层ENC可以设置在滤色器层CFL上。封装层ENC可以包括第五绝缘层INS5(也称为“第三有机绝缘层”)。在实施方式中，第五绝缘层INS5可以包括包含至少一种有机绝缘材料的至少一个有机绝缘层OL，并且可以配置为单层或多层。第五绝缘层INS5可以完全形成在至少显示区域DA中以覆盖电路层PCL、显示层DPL和/或滤色器层CFL，并且可以使显示设备DD的表面平坦化。
在实施方式中，设置在显示区域DA中的至少一个无机绝缘层IL(例如，设置在电路层PCL中的多个无机绝缘层IL)也可以设置在非显示区域NA中。例如，缓冲层BFL、栅极绝缘层GI和/或层间绝缘层ILD可以完全形成在包括显示区域DA和非显示区域NA的衬底SUB的一个表面上。
在实施方式中，至少一个有机绝缘层OL(例如，设置在电路层PCL中的钝化层PSV和/或设置在显示区域DA中的第四绝缘层INS4和/或第五绝缘层INS5)可以仅设置在衬底SUB的一部分上，以设置在除了无有机层区域OFA之外的其余区域中。例如，如图9的实施方式中那样，在整个非显示区域NA设置为无有机层区域OFA的情况下，钝化层PSV、第四绝缘层INS4和第五绝缘层INS5可以仅设置在显示区域DA中，并且可以不设置在非显示区域NA中。在其他实施方式中，如图10至图12的实施方式中那样，在非显示区域NA的仅一部分设置为无有机层区域OFA的情况下，钝化层PSV、第四绝缘层INS4和第五绝缘层INS5中的至少一个可以设置在非显示区域NA的除无有机层区域OFA之外的一部分上。
在实施方式中，如图16的实施方式中那样，钝化层PSV可以与第四绝缘层INS4和第五绝缘层INS5一起设置在非显示区域NA的一部分中。在另一实施方式中，如图17的实施方式中那样，钝化层PSV可以仅设置在显示区域DA中，并且仅第四绝缘层INS4和/或第五绝缘层INS5可以仅设置在非显示区域NA的一部分中。
在其中非显示区域NA的仅一部分设置为无有机层区域OFA的实施方式中，根据实施方式，设置在非显示区域NA的除无有机层区域OFA之外的其余部分中的有机层OL的类型、数量等可以各种改变。例如，设置在显示区域DA中的至少一个有机绝缘层OL可以选择性地设置在非显示区域NA的一部分中。在实施方式中，至少一个有机绝缘层OL可以在显示区域DA和非显示区域NA中具有不同的厚度。例如，第四绝缘层INS4和/或第五绝缘层INS5可以形成为在非显示区域NA中比在显示区域DA中厚。因此，可以改善显示设备DD的平坦度。
有机绝缘层OL可以不提供和/或设置在非显示区域NA的无有机层区域OFA中。例如，如图18的实施方式中那样，仅至少一个无机绝缘层IL可以设置在非显示区域NA的对应于无有机层区域OFA的部分中。根据实施方式，设置在无有机层区域OFA中的无机绝缘层IL的类型、数量等可以各种改变。例如，设置在显示区域DA中的无机绝缘层IL中的至少一个(例如，缓冲层BFL、栅极绝缘层GI和层间绝缘层ILD)可以设置在无有机层区域OFA中。
尽管已经根据上述实施方式详细描述了本公开的技术构思，但是应当注意，上述实施方式是为了描述的目的而不是为了限制。此外，本领域技术人员可以理解，在本公开的范围内可以进行各种修改。
本公开的范围不限于在说明书的详细描述中描述的细节。此外，应理解，从本公开得到的所有改变或修改包括在本公开的范围内。

Claims (20)

1.显示设备，包括：
显示区域和非显示区域；
无机绝缘层，设置在衬底上，所述无机绝缘层设置在所述显示区域和所述非显示区域中；
像素，设置在所述衬底上并且在平面图中与所述无机绝缘层重叠，所述像素设置在所述显示区域中；以及
有机绝缘层，设置在所述衬底上并且在平面图中与所述无机绝缘层和所述像素重叠，所述有机绝缘层设置在至少所述显示区域中，其中，
所述非显示区域包括无有机层区域，所述无有机层区域包括所述显示设备的拐角和外边缘区域中的至少一个，以及
所述有机绝缘层设置在所述衬底的一部分上，以设置在除所述无有机层区域之外的区域中。
2.根据权利要求1所述的显示设备，其中，
所述无有机层区域在平面图中对应于所述非显示区域，以及
所述有机绝缘层仅设置在所述显示区域中。
3.根据权利要求1所述的显示设备，还包括：
边缘区域，设置在所述非显示区域的不同部分中；以及
拐角区域，所述边缘区域在所述拐角区域处相交，
其中，所述无有机层区域包括所述拐角区域。
4.根据权利要求3所述的显示设备，其中，
所述边缘区域包括具有焊盘区域的第一边缘区域，以及
所述无有机层区域还包括所述第一边缘区域。
5.根据权利要求4所述的显示设备，其中，所述有机绝缘层还设置在所述边缘区域的除所述第一边缘区域之外的剩余边缘区域的一部分中。
6.根据权利要求5所述的显示设备，其中，在所述剩余边缘区域中的每一个中，所述有机绝缘层设置在所述剩余边缘区域中的每一个的除与所述拐角区域对应的端部之外的中央区域中。
7.根据权利要求6所述的显示设备，其中，在所述剩余边缘区域中的每一个的所述中央区域中，所述有机绝缘层的宽度对应于所述剩余边缘区域中的每一个的宽度。
8.根据权利要求6所述的显示设备，其中，在所述剩余边缘区域中的每一个的所述中央区域中，所述有机绝缘层的宽度小于所述剩余边缘区域中的每一个的宽度。
9.根据权利要求6所述的显示设备，其中，所述非显示区域包括：
第一非显示区域，与所述显示区域相邻并且围绕所述显示区域；以及
第二非显示区域，与所述第一非显示区域相邻并且围绕所述第一非显示区域。
10.根据权利要求9所述的显示设备，其中，
在所述剩余边缘区域中的每一个的中央区域中，所述有机绝缘层设置在所述第一非显示区域中，以及
所述第二非显示区域包括所述显示设备的所述外边缘区域，并且在平面图中对应于所述无有机层区域。
11.根据权利要求9所述的显示设备，其中，所述非显示区域还包括第三非显示区域，所述第三非显示区域围绕所述第二非显示区域并且包括所述显示设备的所述外边缘区域。
12.根据权利要求11所述的显示设备，其中，
在所述剩余边缘区域中的每一个的所述中央区域中，所述有机绝缘层设置在所述第一非显示区域和所述第三非显示区域中，以及
所述第二非显示区域对应于所述无有机层区域。
13.根据权利要求12所述的显示设备，其中，设置在所述第三非显示区域中的所述有机绝缘层与设置在所述显示区域和所述第一非显示区域中的所述有机绝缘层分离。
14.根据权利要求1所述的显示设备，其中，所述像素中的每一个包括发光单元，所述发光单元包括至少一个发光元件。
15.根据权利要求14所述的显示设备，其中，所述有机绝缘层包括：
第一有机绝缘层，在所述像素中的每一个的所述发光单元与所述无机绝缘层之间，所述第一有机绝缘层完全设置在所述显示区域中；以及
第二有机绝缘层，设置在所述像素中的每一个的所述发光单元上，所述第二有机绝缘层完全设置在所述显示区域中。
16.根据权利要求15所述的显示设备，还包括：
光转换层，在所述像素中的每一个的所述发光单元和所述第二有机绝缘层之间，所述光转换层包括设置在所述像素中的每一个的发射区域中的波长转换颗粒和光散射颗粒中的至少一个；以及
滤色器层，包括滤色器，所述滤色器设置在所述第二有机绝缘层上并且在平面图中与所述像素中的每一个的所述发光单元重叠。
17.根据权利要求16所述的显示设备，其中，所述有机绝缘层还包括设置在所述滤色器层上的第三有机绝缘层，所述第三有机绝缘层完全设置在所述显示区域中。
18.根据权利要求14所述的显示设备，其中，所述像素中的每一个还包括像素电路，所述像素电路包括电连接到所述发光单元的晶体管。
19.根据权利要求18所述的显示设备，还包括：
电路层，设置有所述像素的像素电路，
其中，所述无机绝缘层包括设置在所述电路层上的多个无机绝缘层。
20.根据权利要求1所述的显示设备，其中，
所述显示区域设置在所述显示设备的中央区域中，以及
所述非显示区域设置在所述显示设备的边缘区域中并且具有约50微米或更小的宽度。
CN202280050465.0A 2021-08-04 2022-08-03 显示设备 Pending CN117678076A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0102695 2021-08-04
KR1020210102695A KR20230021217A (ko) 2021-08-04 2021-08-04 표시 장치
PCT/KR2022/011495 WO2023014092A1 (ko) 2021-08-04 2022-08-03 표시 장치

Publications (1)

Publication Number Publication Date
CN117678076A true CN117678076A (zh) 2024-03-08

Family

ID=85152951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280050465.0A Pending CN117678076A (zh) 2021-08-04 2022-08-03 显示设备

Country Status (4)

Country Link
US (1) US20230044290A1 (zh)
KR (1) KR20230021217A (zh)
CN (1) CN117678076A (zh)
WO (1) WO2023014092A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220061344A (ko) * 2020-11-05 2022-05-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101473311B1 (ko) * 2012-12-20 2014-12-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101667800B1 (ko) * 2014-08-29 2016-10-20 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102402195B1 (ko) * 2015-06-30 2022-05-25 엘지디스플레이 주식회사 유기발광 표시장치
KR20200138528A (ko) * 2019-05-30 2020-12-10 삼성디스플레이 주식회사 표시 장치
KR20210019256A (ko) * 2019-08-12 2021-02-22 엘지디스플레이 주식회사 전계 발광 표시 장치

Also Published As

Publication number Publication date
WO2023014092A1 (ko) 2023-02-09
KR20230021217A (ko) 2023-02-14
US20230044290A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
CN116210085A (zh) 显示设备及其制造方法
CN117678076A (zh) 显示设备
US20230102618A1 (en) Pixel and display device including the same
KR20200124799A (ko) 표시 장치 및 그의 제조 방법
CN117616579A (zh) 像素和具有该像素的显示装置
TW202315161A (zh) 發光元件、包含該發光元件的顯示裝置以及發光元件的製造方法
CN116547814A (zh) 固态成像元件和电子设备
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
CN116490975A (zh) 像素、包括其的显示设备和制造显示设备的方法
US20230091726A1 (en) Display device
US11749782B2 (en) Display device
US20230148430A1 (en) Pixel and display device including the same
EP4246576A1 (en) Display device
CN217955867U (zh) 显示设备
US20220246086A1 (en) Display device
US20220406840A1 (en) Display device and method of fabricating the same
CN116075935A (zh) 像素和包括该像素的显示装置
KR20230022329A (ko) 표시 장치
KR20220078798A (ko) 화소 및 이를 포함한 표시 장치
KR20220080814A (ko) 화소 및 이를 포함한 표시 장치
KR20230167260A (ko) 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
KR20230130201A (ko) 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
KR20240053726A (ko) 발광 소자, 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
CN116745919A (zh) 显示装置和用于显示装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination