CN116210085A - 显示设备及其制造方法 - Google Patents

显示设备及其制造方法 Download PDF

Info

Publication number
CN116210085A
CN116210085A CN202180066416.1A CN202180066416A CN116210085A CN 116210085 A CN116210085 A CN 116210085A CN 202180066416 A CN202180066416 A CN 202180066416A CN 116210085 A CN116210085 A CN 116210085A
Authority
CN
China
Prior art keywords
electrode
insulating film
light emitting
layer
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180066416.1A
Other languages
English (en)
Inventor
李炫旭
蔡景泰
金基范
金珍泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116210085A publication Critical patent/CN116210085A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示设备包括：基础层，包括显示区域；电路层，包括设置在显示区域的像素区域中的导电图案；第一绝缘膜，设置在电路层上，并且具有通过导电图案上的接触部分形成的开口；反射膜，设置在第一绝缘膜上并且具有与接触部分对应的第一开口；第二绝缘膜，设置在反射膜上并且具有与第一开口重叠的第二开口；以及显示层，设置在第二绝缘膜上，通过接触部分连接到导电图案。在接触部分中，第一开口具有比第二开口的面积大的面积，并且在第二绝缘膜的第二开口周围的外围区域覆盖在反射膜的第一开口周围的外围区域。

Description

显示设备及其制造方法
技术领域
本发明涉及显示设备及其制造方法。
背景技术
最近，对信息显示的兴趣正在增加。因此，对显示设备的研究和开发正在不断地进行。
发明内容
技术问题
本发明的一个实施方式提供能够确保包括发光元件的像素的正面发光效率并且还提高制造效率的显示设备及制造该显示设备的方法。
技术方案
根据本发明的一个实施方式的显示设备可以包括：基础层，包括显示区域；电路层，包括设置在显示区域的每个像素区域中的导电图案；第一绝缘膜，设置在电路层上并且在导电图案上的接触部分中开口；反射膜，设置在第一绝缘膜上并且包括与接触部分对应的第一开口；第二绝缘膜，设置在反射膜上并且包括与第一开口重叠的第二开口；以及显示层，设置在第二绝缘膜上，通过接触部分连接到导电图案，并且包括与反射膜重叠的第一电极、第二电极和发光元件。在接触部分中，第一开口具有比第二开口大的宽度，并且第二绝缘膜的第二开口周围的外周区域可以覆盖反射膜的第一开口周围的外周区域。
在接触部分中，第二绝缘膜可以完全覆盖反射膜的包括反射膜的侧表面的表面。
导电图案可以形成为包括金属膜和在金属膜上的透明导电膜的多层图案。
在接触部分中，第一电极可以与透明导电膜的上表面接触以连接到导电图案。
反射膜可以形成为包括至少一种类型的金属或合金的金属膜。
反射膜可以包括多个第一开口，每个第一开口与定位在相应像素区域中的相应接触部分对应，并且第二绝缘膜可以包括多个第二开口，多个第二开口在形成多个第一开口的所有点处分别与多个第一开口重叠。
与第一绝缘膜和反射膜相比，第二绝缘膜可以在接触部分中开口成具有平缓的斜率。
反射膜可以完全覆盖第一电极和第二电极中的每个的至少一个区域以及其中设置发光元件的发射区域的下部部分。
第一电极和第二电极中的每个可以包括透明导电材料。
第一电极和第二电极可以设置成在第二绝缘膜上彼此隔开，并且发光元件可以在第一电极和第二电极之间对准。
显示层还可以包括：第一接触电极，将发光元件的第一端部连接到第一电极；以及第二接触电极，将发光元件的第二端部连接到第二电极。
电路层可以包括设置在相应像素区域中的电路元件和线，并且导电图案可以包括将电路元件和第一电极中的至少一个连接的桥接图案以及连接到第二电极的电力线中的至少一个。
接触部分可以包括第一接触部分和第二接触部分中的至少一个，第一接触部分设置在桥接图案上并且将桥接图案和第一电极连接，第二接触部分在电力线上并且将电力线和第二电极连接。
反射膜可以包括在像素区域的外围区域处断开连接以彼此分离的多个分割图案。
根据一个实施方式的制造显示设备的方法可以包括：在基础层上形成电路层，电路层包括像素的电路元件和连接到电路元件的导电图案；在电路层上依次形成第一绝缘膜、反射膜和第二绝缘膜；蚀刻第二绝缘膜，使得反射膜暴露在与导电图案对应的接触部分中；使用第二绝缘膜作为掩模依次蚀刻接触部分中的反射膜和第一绝缘膜，使得导电图案暴露；对第二绝缘膜执行回流工艺，以在接触部分中用第二绝缘膜覆盖反射膜的外周；以及在第二绝缘膜上形成通过接触部分连接到导电图案的显示层。
依次蚀刻反射膜和第一绝缘膜可以包括：使用第二绝缘膜作为掩模，通过湿法蚀刻来蚀刻反射膜；以及使用第二绝缘膜作为掩模，通过干法蚀刻来蚀刻第一绝缘膜。
在蚀刻反射膜时，反射膜可以被过蚀刻以使得反射膜具有比第二绝缘膜大的开口。
蚀刻第二绝缘膜可以包括：使用半色调掩模在接触部分中以第二绝缘膜的整个厚度蚀刻第二绝缘膜以使得反射膜暴露在接触部分中；以及在像素的外围区域中以第二绝缘膜的部分厚度蚀刻第二绝缘膜。
该方法还可以包括：在依次蚀刻反射膜和第一绝缘膜与对第二绝缘膜执行回流工艺之间，对第二绝缘膜执行灰化工艺以在像素的外围区域中暴露反射膜；使用第二绝缘膜作为掩模，通过湿法蚀刻来第二次蚀刻反射膜，使得反射膜在像素的外围区域处断开连接。
形成显示层可以包括：在第二绝缘膜上形成通过相应接触部分连接到相应导电图案的第一电极和第二电极；在第一电极和第二电极之间对准发光元件；以及将发光元件连接在第一电极与第二电极之间。
有益效果
根据本公开的各种实施方式的显示设备及制造显示设备的方法，可以确保包括发光元件的像素的正面发光效率，并且还减少掩模的数量以提高制造效率。此外，可以确保用于将每个像素的电路单元和发光单元连接的接触部分的电稳定性。
附图说明
图1a是示出根据本发明的一个实施方式的发光元件的立体图。
图1b至图1d是示出图1a的发光元件的配置的不同实施方式的剖视图。
图2a是示出根据本发明的一个实施方式的发光元件的立体图。
图2b是示出图2a的发光元件的剖视图。
图3是示出根据本发明的一个实施方式的显示设备的平面图。
图4a和图4b是各自示出根据本发明的一个实施方式的像素的电路图。
图5是示出根据本发明的一个实施方式的像素的平面图，例如，是像素中的电路层的布局的实施方式。
图6a和图6b是各自示出根据本发明的一个实施方式的像素的平面图，例如，是包括像素的发光单元的显示层和设置在显示层下方的反射膜的布局的实施方式。
图7是示出根据本发明的一个实施方式的显示区域的平面图。
图8a、图8b和图9是各自示出根据本发明的一个实施方式的显示区域的剖视图。
图10是示出根据本发明的一个实施方式的接触部分的平面图，并且示出了例如图8a、图8b和图9的每个接触部分中的反射膜和第二绝缘膜之间的相互布置结构。
图11a至图11k是示出根据一个实施方式的制造显示设备的方法的剖视图。
图12是示出根据本发明的一个实施方式的显示区域的平面图。
图13是示出根据本发明的一个实施方式的显示区域的剖视图。
图14a至图14g是示出根据一个实施方式的制造显示设备的方法的剖视图。
图15和图16是各自示出根据本发明的一个实施方式的显示面板的剖视图。
具体实施方式
可以在各种实施方式中对本发明不同地修改，并且将描述并在附图中示出具体实施方式。在以下描述中，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。
另一方面，本发明不限于所公开的以下实施方式，并且可以以各种形式修改和实施。此外，以下实施方式中的每个可以单独实施或者可以与至少另一实施方式组合实施。
在附图中，为了清楚地说明本发明，可以省略与本发明的特征不直接相关的一些组件。在附图中，相同或类似的组件尽可能由相同的附图标记和符号表示，尽管它们在不同的附图中示出，并且将省略对它们的冗余描述。
图1a是示出根据本发明的一个实施方式的发光元件LD的立体图。图1b至图1d是示出图1a的发光元件LD的配置的不同实施方式的剖视图。在图1a至图1d中示出了具有圆形柱形状(例如，圆柱形状)的杆状发光元件LD，但根据本发明的发光元件LD的类型和/或形状不限于此。
参考图1a至图1d，发光元件LD包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。作为示例，发光元件LD可以包括在其长度L的方向上依次堆叠的第一半导体层11、有源层12和第二半导体层13。
发光元件LD可以设置成在一个方向上延伸的类似杆的形状。当假设发光元件LD的延伸方向是长度L的方向时，发光元件LD可以在延伸方向上具有第一端部EP1和第二端部EP2。
第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端部EP2处。
根据一些实施方式，发光元件LD可以是通过蚀刻方法等制造成类似杆的形状的杆状发光元件(也称为“杆状发光二极管”)。在本说明书中，术语“类似杆的形状”包括在长度L的方向上长(即，具有大于1的纵横比)的类似杆的形状和类似棒的形状中的全部，诸如圆形柱和多边形柱。类似杆的形状的截面的形状没有特别限制。例如，发光元件LD的长度L可以大于其直径D(或截面的宽度)。
发光元件LD可以具有在纳米级到微米级的范围内的小尺寸。作为示例，发光元件LD可以具有在纳米级到微米级的范围内的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据使用包括发光元件LD的发光器件作为光源的各种设备(例如，显示设备)的设计条件而不同地改变。
第一半导体层11可以是第一导电类型半导体层。例如，第一半导体层11可以包括至少一个N型半导体层。作为示例，第一半导体层11可以包括N型半导体层，其包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如硅(Si)、锗(Ge)、锡(Sn)等的第一导电类型掺杂剂。然而，构成第一半导体层11的材料不限于此，并且第一半导体层11可以由各种材料制成。
有源层12可以设置在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。有源层12的位置可以根据发光元件LD的类型而不同地改变。有源层12可以发射波长为400nm至900nm的光，并且可以具有双异质结构。
在有源层12上和/或在有源层12下方可以形成掺杂有导电掺杂剂的包层。作为示例，包层可以形成为AlGaN层或InAlGaN层。根据一些实施方式，可以使用诸如AlGaN或InAlGaN的材料来形成有源层12。
第二半导体层13可以设置在有源层12上，并且可以包括与第一半导体层11不同类型的半导体层。例如，第二半导体层13可以包括至少一个P型半导体层。作为示例，第二半导体层13可以包括P型半导体层，其包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如镁(Mg)的第二导电类型掺杂剂。然而，构成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种材料制成。
在一个实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的长度L的方向上具有不同的长度(或厚度)。作为示例，第一半导体层11可以在发光元件LD的长度L的方向上具有比第二半导体层13的长度(或厚度)相对更大的长度(或厚度)。因此，发光元件LD的有源层12可以定位成更靠近第一端部EP1而不是第二端部EP2。
当大于或等于阈值电压的电压被施加到发光元件LD的两个端部时，电子和空穴在有源层12中彼此结合，并且因此发光元件LD发射光。通过使用这种原理控制发光元件LD的光发射，发光元件LD可以用作各种发光器件(包括显示设备的像素)的光源。
在一个实施方式中，除了第一半导体层11、有源层12、第二半导体层13和/或围绕第一半导体层11、有源层12和第二半导体层13的绝缘膜INF之外，发光元件LD还可以包括另外的组件。例如，发光元件LD可以另外包括设置在第一半导体层11、有源层12和/或第二半导体层13的一端侧处的至少一个荧光层、有源层、半导体层和/或电极层。
例如，如图1c中所示，发光元件LD还可以包括设置在第二半导体层13的一端侧处的电极层14。在这种情况下，电极层14可以定位在发光元件LD的第一端部EP1处。
在一些实施方式中，如图1d中所示，发光元件LD还可以包括设置在第一半导体层11的一端侧处的另一电极层15。作为示例，电极层14和15可以分别设置在发光元件LD的第一端部EP1和第二端部EP2处。
电极层14和15可以是欧姆接触电极，但不限于此。例如，电极层14和15可以是肖特基接触电极。
在一些实施方式中，电极层14和15可以包括金属或导电氧化物。例如，电极层14和15可以由选自铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)中的至少一种金属、其氧化物或合金以及氧化铟锡(ITO)或其混合物制成。包括在电极层14和15中的每个中的材料可以彼此相同或不同。
电极层14和15可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以穿过电极层14和15以发射到发光元件LD的外部。在另一实施方式中，当由发光元件LD产生的光不穿过电极层14和15并且通过除了发光元件LD的两个端部之外的区域被发射到发光元件LD的外部时，电极层14和15可以包括不透明金属。
在一个实施方式中，发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面(例如，外圆周表面)上，以便至少围绕有源层12的外表面(例如，外圆周表面)，并且还可以围绕第一半导体层11和第二半导体层13的一个区域。
当发光元件LD包括电极层14和15时，绝缘膜INF可以至少部分地覆盖电极层14和15的外圆周表面或者可以不至少部分地覆盖电极层14和15的外圆周表面。也就是说，绝缘膜INF可以选择性地形成在电极层14和15的表面上。
绝缘膜INF可以在发光元件LD的长度L的方向上暴露发光元件LD的两个端部。例如，绝缘膜INF可以在发光元件LD的第一端部EP1和第二端部EP2处暴露第一半导体层11和第二半导体层13以及电极层14和15中的至少一个。可替代地，在另一实施方式中，绝缘膜INF可以不设置在发光元件LD中。
当绝缘膜INF设置成覆盖发光元件LD的表面(例如，有源层12的外表面(例如，外圆周表面))时，可以防止有源层12与至少一个电极(例如，像素的第一电极或第二电极)短路，或保护有源层12以免与至少一个电极(例如，像素的第一电极或第二电极)短路。因此，可以确保发光元件LD的电稳定性。在描述本发明的每个实施方式时，术语“连接(或联接)”可以全面地指物理和/或电连接(或联接)。此外，术语“连接(或联接)”可以全面地指直接或间接连接(或联接)以及一体地或非一体地连接(或联接)。
绝缘膜INF可以包括透明绝缘材料。例如，绝缘膜INF可以包括选自SiO2或未被确定为SiO2的硅氧化物(SiOx)、Si3N4或未被确定为Si3N4的硅氮化物(SiNx)、Al2O3或未被确定为Al2O3的铝氧化物(AlxOy)以及TiO2或未被确定为TiO2的钛氧化物(TiOy)中的至少一种绝缘材料，但本发明不限于此。也就是说，绝缘膜INF的结构性的材料没有特别限制，并且绝缘膜INF可以由各种绝缘材料制成。
当绝缘膜INF设置在发光元件LD的表面上时，可以减少或最小化发光元件LD的表面缺陷，从而提高发光元件LD的寿命和效率。在一些实施方式中，当在每个发光元件LD上形成绝缘膜INF时，即使在多个发光元件LD紧密设置时，也可以防止发光元件LD之间的不期望的短路。
在本发明的一个实施方式中，发光元件LD可以通过表面处理工艺制造。例如，当将多个发光元件LD混合在可流动溶液(或溶剂)中并提供给每个发射区域(例如，每个像素的发射区域)时，可以对发光元件LD各自进行表面处理以便在溶液中均匀地分散而不非不均匀地聚集。作为与其相关的非限制性实施方式，绝缘膜INF本身可以使用疏水材料形成为疏水膜，或者可以在绝缘膜INF上另外形成由疏水材料制成的疏水膜。
包括发光元件LD的发光器件可以用于需要光源的各种类型的设备(诸如，显示设备)中。例如，多个发光元件LD可以设置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其它类型的设备(诸如，照明设备)中。
图2a是示出根据本发明的一个实施方式的发光元件LD’的立体图。图2b是示出图2a的发光元件LD’的剖视图。
根据实施方式，图2a和图2b示出了具有与图1a至图1d中所示的发光元件LD的结构不同的结构的发光元件LD’，例如具有核-壳结构的发光元件。也就是说，在本发明中，发光元件LD的类型、结构和/或形状可以不同地改变。在图2a和图2b的实施方式中，与图1a至图1d的实施方式的组件类似或相同的组件(例如，对应的组件)由相同或类似的附图标记表示，并且将省略对其的详细描述。在图1a至图2b中示出和/或参考图1a至图2b描述的各种实施方式的任何发光元件LD和LD’可以作为发光元件单独地或以任何合适的组合的方式应用于根据本公开的实施方式的任何显示设备。
参考图2a和图2b，发光元件LD’可以包括第一半导体层11’、第二半导体层13’以及插置在第一半导体层11’和第二半导体层13’之间的有源层12’。根据实施方式，第一半导体层11’可以设置在发光元件LD’的中央区域(例如，内部区域或内部区)中，并且有源层12’可以设置在第一半导体层11’的表面上，以便覆盖第一半导体层11’的至少一个区域。第二半导体层13’可以设置在有源层12’的表面上，以便围绕有源层12’的至少一个区域。
此外，发光元件LD’还可以选择性地包括围绕第二半导体层13’的至少一个区域的电极层14’和/或设置在发光元件LD’的最外表面上的绝缘膜INF’。例如，发光元件LD’还可以包括设置在第二半导体层13’的表面上以便围绕第二半导体层13’的至少一个区域的电极层14’以及设置在电极层14’的表面上以便围绕电极层14’的至少一个区域的绝缘膜INF’。
根据实施方式，绝缘膜INF’可以设置在发光元件LD’的表面上，以便覆盖第一半导体层11’的外表面(例如，外圆周表面)的一部分和电极层14’的外表面(例如，外圆周表面)。在一些实施方式中，在首先形成绝缘膜INF’以覆盖包括在发光元件LD’中的电极层14’的整个外表面(例如，外圆周表面)之后，可以部分地去除绝缘膜INF’以暴露电极层14’的一个区域，以便使电极层14’电连接到电极(例如，像素的第一电极或第二电极)。绝缘膜INF’可以包括透明绝缘材料。
根据上述实施方式的发光元件LD’可以是具有通过生长方法等制造的核-壳结构(也称为“核-壳发光二极管”)的发光元件。例如，发光元件LD’可以具有核-壳结构，其包括从其中央朝外依次设置的第一半导体层11’、有源层12’、第二半导体层13’、电极层14’和绝缘膜INF’。根据一些实施方式，发光元件LD’可以不包括电极层14’和绝缘膜INF’中的至少一个。
在一个实施方式中，发光元件LD’可以具有在任何一个方向上延伸的多边形锥体形状。作为示例，发光元件LD’的至少一个区域可以具有六边形锥体形状。然而，发光元件LD’的形状可以根据实施方式而不同地改变。
当假设发光元件LD’的延伸方向是长度L’的方向时，发光元件LD’可以在延伸方向上具有第一端部EP1’和第二端部EP2’。第一半导体层11’和第二半导体层13’中的一个(或者围绕第一半导体层11’和第二半导体层13’中的一个的电极层)可以设置在发光元件LD’的第一端部EP1’处，并且第一半导体层11’和第二半导体层13’中的另一个(或者围绕第一半导体层11’和第二半导体层13’中的另一个的电极层)可以设置在发光元件LD’的第二端部EP2’处。
在一个实施方式中，发光元件LD’可以是具有微型尺寸且具有其中第一端部EP1’以多边形锥体形状(例如，六边形锥体形状)突出的核-壳结构的发光二极管。作为示例，发光元件LD’可以具有其中六边形锥体和六边形柱组合的形状，并且具有在纳米级到微米级的范围内的小尺寸，例如，直径(或宽度W’)和/或长度L’在纳米级或微米级的范围内。然而，发光元件LD’的尺寸、形状等可以根据使用发光元件LD’作为光源的各种设备(例如，显示设备)的设计条件而不同地改变。
在一个实施方式中，第一半导体层11’的两个端部可以具有在发光元件LD’的长度L’的方向上突出的形状。第一半导体层11’的两个端部的突出形状可以不同。作为示例，在第一半导体层11’的两个端部之中，设置在上侧处的一个端部可以具有收敛到一个顶点而其宽度在其上部部分处逐渐减小的锥体形状(例如，六边形锥体形状)。在一些实施方式中，在第一半导体层11’的两个端部之中，设置在下侧处的另一端部可以具有具备预定宽度的多边形柱形状(例如，六边形柱形状)，但本发明不限于此。例如，在本发明的另一实施方式中，第一半导体层11’可以具有具备多边形形状或台阶形状的截面，其中其宽度在其下部部分处逐渐减小。第一半导体层11的两个端部的形状可以根据各种实施方式而不同地改变。
第一半导体层11’可以位于核处，即，位于发光元件LD’的中央(或中央区域或内部区域)处。在一些实施方式中，发光元件LD’可以设置成与第一半导体层11’的形状对应的形状。作为示例，当第一半导体层11’在上侧处的一个端部处具有六边形锥体形状时，发光元件LD’可以在上侧处的一个端部(例如，第一端部EP1’)处具有六边形锥体形状。
有源层12’可以设置和/或形成为围绕第一半导体层11’的外表面(例如，外圆周表面)。例如，有源层12’以在发光元件LD’的长度L’方向上围绕除了第一半导体层11’的一个端部(例如，在下侧处的一端)之外的其余区域的形式设置。
第二半导体层13’可以设置和/或形成为围绕有源层12’的外表面(例如，外圆周表面)，并且可以包括与第一半导体层11’不同类型的半导体层。例如，当第一半导体层11’包括N型半导体层时，第二半导体层13’可以包括P型半导体层。
在一个实施方式中，发光元件LD’还可以包括围绕第二半导体层13’的外表面(例如，外圆周表面)的电极层14’。电极层14’可以是电连接到第二半导体层13’的欧姆接触电极或肖特基接触电极，但不限于此。
如上所述，发光元件LD’可以形成为其两个端部具有突出的形状的核-壳结构，并且可以包括设置在其中央处的第一半导体层11’、围绕第一半导体层11’的有源层12’以及围绕有源层12’的第二半导体层13’。在一些实施方式中，发光元件LD’还可以选择性地包括围绕第二半导体层13’的电极层14’。电极层14’的一个端部可以设置在发光元件LD’的第一端部EP1’处，并且第一半导体层11’的一个端部可以设置在发光元件LD’的第二端部EP2’处。
发光元件LD或LD’可以用于需要光源的各种类型的设备(诸如，显示设备)中。例如，一个或多个发光元件LD或LD’可以设置在显示面板的每个像素区域中并用作光源。
在一个实施方式中，每个像素可以包括一个或多个杆状发光元件LD、一个或多个具有核-壳结构的发光元件LD’或者杆状发光元件LD和具有核-壳结构的发光元件LD’的组合。在另一实施方式中，每个像素可以包括具有与杆状发光元件LD或具有核-壳结构的发光元件LD’不同类型和/或形状的一个或多个其它发光元件。
图3是示出根据本发明的一个实施方式的显示设备的平面图。作为可以使用图1a至图2b的实施方式中描述的发光元件LD或LD’作为光源的电子设备的示例，图3中示出了显示设备，例如包括在显示设备中的显示面板PNL。作为示例，显示面板PNL的每个像素单元PXU和构成显示面板PNL的每个像素单元PXU的每个像素可以包括一个或多个发光元件LD或LD’。
为了方便起见，在图3中基于显示区域DA简要地示出了显示面板PNL的结构。然而，根据一些实施方式，显示面板PNL中还可以设置有未示出的至少一个驱动电路单元(例如，扫描驱动器)、线和/或焊盘。
参考图3，根据本发明的一个实施方式的显示面板PNL可以包括基础层BSL和设置在基础层BSL上的像素PXL。像素可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，当任意地描述第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个像素时，该像素指“像素PXL”，或者当概述性地描述第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少两个像素时，这些像素指“像素PXL”。
例如，显示面板PNL和用于形成显示面板PNL的基础层BSL可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。像素PXL可以在显示区域DA中设置在基础层BSL上。
显示区域DA可以设置在显示面板PNL的中央区域中，并且非显示区域NDA可以设置在显示面板PNL的边缘区域中以便围绕显示区域DA。然而，显示区域DA和非显示区域NDA的位置不限于此并且可以改变。显示区域DA可以构成其上显示图像的屏幕，并且非显示区域NDA可以是除了显示区域DA之外的区域。
基础层BSL可以构成显示面板PNL的基础构件，并且可以是刚性衬底或刚性膜或者柔性衬底或柔性膜。作为示例，基础层BSL可以是由玻璃或钢化玻璃制成的刚性衬底、由塑料或金属制成的柔性衬底(或薄膜)或者至少一层绝缘膜。基础层BSL的材料和/或物理性质没有特别限制。
在一个实施方式中，基础层BSL可以是基本上透明的。这里，术语“基本上透明的”可以意指光可以以合适的透射率(例如，预定的透射率或更高的透射率)透射。在另一实施方式中，基础层BSL可以是半透明的或不透明的。在一些实施方式中，基础层BSL可以包括反射材料。
基础层BSL的一个区域可以被定义为显示区域DA，并且因此，在其中设置像素PXL。基础层BSL的其余区域可以被定义为非显示区域NDA。作为示例，基础层BSL可以包括显示区域DA以及设置在显示区域DA外部的非显示区域NDA，显示区域DA包括其中形成有像素PXL的多个像素区域。连接到显示区域DA的像素PXL的各种线、焊盘和/或嵌入式电路单元可以设置在非显示区域NDA中。
像素PXL可以设置在显示区域DA中。作为示例，像素PXL可以根据条纹或
Figure BDA0004148745680000141
阵列结构规则地布置在显示区域DA中。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方式布置在显示区域DA中。
根据一些实施方式，显示区域DA中可以设置有发射具有不同颜色的光的两种或更多种类型的像素PXL。作为示例，显示区域DA中可以布置有发射第一颜色光的第一像素PXL1、发射第二颜色光的第二像素PXL2和发射第三颜色光的第三像素PXL3。彼此相邻设置的至少一个第一像素PXL1、至少一个第二像素PXL2和至少一个第三像素PXL3可以构成能够发射具有各种颜色的光的一个像素单元PXU。
根据实施方式，第一像素PXL1可以是发射红色光的红色像素，第二像素PXL2可以是发射绿色光的绿色像素，并且第三像素PXL3可以是发射蓝色光的蓝色像素。在一个实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别包括第一颜色发光元件、第二颜色发光元件和第三颜色发光元件作为光源以分别发射具有第一颜色的光、具有第二颜色的光和具有第三颜色的光。在另一实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色光的发光元件。此外，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括设置在发光元件上的具有不同颜色的颜色转换层和/或滤色器，从而发射具有第一颜色的光、具有第二颜色的光和具有第三颜色的光。
然而，构成每个像素单元PXU的像素PXL的颜色、类型和/或数量没有特别限制。例如，由每个像素PXL发射的光的颜色可以不同地改变。
每个像素PXL可以包括由控制信号(例如，预定的控制信号(例如，扫描信号和数据信号)和/或电力源(例如，预定的电力源)(例如，第一电力源和第二电力源)驱动的至少一个光源。在一些实施方式中，光源可以包括根据图1a至图1d的实施方式中的一个实施方式的一个或多个发光元件LD(例如，具有在纳米级到微米级的范围内的小尺寸的一个或多个杆状发光元件LD)和/或根据图2a和图2b的实施方式中的一个或多个发光元件LD’(例如，具有在纳米级到微米级的范围内的小尺寸的微型核-壳结构的一个或多个发光元件LD’)。此外，可以使用各种类型的发光元件LD或LD’作为像素PXL的光源。
在一些实施方式中，每个像素PXL可以具有根据以下将要描述的实施方式中的至少一个的结构。例如，每个像素PXL可以具有图4a至图10中所示的实施方式以及图12和图13中所示的实施方式中的任何一个实施方式的结构，或者具有其中结合了这些实施方式中的至少两个的结构。
在一个实施方式中，每个像素PXL可以形成为有源像素。然而，可应用于本发明的显示设备的像素PXL的类型、结构和/或驱动方法没有特别限制。例如，每个像素PXL可以形成为具有各种结构和/或驱动方法的无源或有源发光显示设备的像素。
图4a和图4b是各自示出根据本发明的一个实施方式的像素PXL的电路图。例如，图4a至图4b示出了可应用于有源类型显示设备的像素PXL的实施方式，并且示出了与发光单元EMU的结构有关的不同实施方式。然而，可对其应用本发明的实施方式的像素PXL和显示设备的类型不限于此。
根据实施方式，图4a和图4b中所示的像素PXL可以是在图3的显示面板PNL中设置的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任一个。此外，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上相同或类似的结构。
参考图4a和图4b，像素PXL可以包括产生具有与数据信号对应的亮度的光的发光单元EMU。在一些实施方式中，像素PXL还可以包括用于驱动发光单元EMU的像素电路PXC。
发光单元EMU可以包括连接在第一电力源VDD和第二电力源VSS之间的一个或多个发光元件LD，例如，连接在第一电力源VDD和第二电力源VSS之间的多个发光元件LD。例如，如图4a中所示，发光单元EMU可以包括通过像素电路PXC和第一电力线PL1连接到第一电力源VDD的第一电极ELT1(也称为“第一像素电极”或“第一对准电极”)、通过第二电力线PL2连接到第二电力源VSS的第二电极ELT2(也称为“第二像素电极”或“第二对准电极”)以及在第一电极ELT1和第二电极ELT2之间以相同方向并联连接的多个发光元件LD。在一个实施方式中，第一电极ELT1可以是阳极，并且第二电极ELT2可以是阴极。
发光元件LD中的每个可以包括通过第一电极ELT1和/或像素电路PXC连接到第一电力源VDD的第一端部(例如，P型端部)和通过第二电极ELT2连接到第二电力源VSS的第二端部(例如，N型端部)。也就是说，发光元件LD可以在第一电极ELT1和第二电极ELT2之间以正向方向并联连接。在第一电力源VDD和第二电力源VSS之间以正向方向连接的发光元件LD中的每个构成每个有效光源，并且这些有效光源可以一起形成像素PXL的发光单元EMU。
第一电力源VDD和第二电力源VSS可以具有不同的电位，使得发光元件LD发射光。例如，第一电力源VDD可以设置为高电位电力源，并且第二电力源VSS可以设置为低电位电力源。在这种情况下，可以将第一电力源VDD和第二电力源VSS之间的电位差(例如，第一电力源VDD和第二电力源VSS之间的电压差)设置为在像素PXL的发射周期期间大于或等于发光元件LD的阈值电压。
构成每个发光单元EMU的发光元件LD的一个端部(例如，P型端部)可以通过发光单元EMU的一个电极(例如，每个像素PXL的第一电极ELT1)共同连接到像素电路PXC，并且可以通过像素电路PXC和第一电力线PL1连接到第一电力源VDD。发光元件LD的另一端部(例如，N型端部)可以通过发光单元EMU的另一电极(例如，每个像素PXL的第二电极ELT2)和第二电力线PL2共同连接到第二电力源VSS。
发光元件LD可以以与通过对应的像素电路PXC提供的驱动电流对应的亮度发射光。例如，在每个帧周期期间，像素电路PXC可以向发光单元EMU提供与在对应的帧中呈现出的灰度值对应的驱动电流。提供给发光单元EMU的驱动电流可以被分流，以在以正向方向连接的发光元件LD中流动。因此，当每个发光元件LD以与其中流动的电流对应的亮度发射光时，发光单元EMU可以以与驱动电流对应的亮度发射光。
在一个实施方式中，除了构成每个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源。作为示例，至少一个反向发光元件LDr还可以连接在第一电极ELT1和第二电极ELT2之间。即使当在第一电极ELT1和第二电极ELT2之间施加驱动电压(例如，预定的驱动电压)(例如，正向驱动电压)时，反向发光元件LDr也可以保持非激活状态，并且可以因此基本上保持非发射状态。在一些实施方式中，至少一个像素PXL还可以包括在第一电极ELT1和第二电极ELT2之间没有完全连接的至少一个无效光源。
同时，图4a示出了其中像素PXL包括具有并联结构的发光单元EMU的实施方式，但本发明不限于此。例如，像素PXL可以包括具有串联结构或串联-并联结构的发光单元EMU。在这种情况下，发光单元EMU可以包括以串联结构或串联-并联结构连接在至少两对电极之间的多个发光元件LD。作为示例，如图4b的实施方式中所示，发光单元EMU可以包括划分成两个串联级并以两个串联级连接的多个发光元件LD。
参考图4b，发光单元EMU可以包括第一串联级和第二串联级，第一串联级包括第一电极ELT1、第二电极ELT2以及在第一电极ELT1和第二电极ELT2之间以正向方向连接的一个或多个发光元件LD1(也称为“第一发光元件”)，第二串联级包括第三电极ELT3、第四电极ELT4以及在第三电极ELT3和第四电极ELT4之间以正向方向连接的一个或多个发光元件LD2(称为“第二发光元件”)。构成每个发光单元EMU的串联级的数量可以根据各种实施方式而不同地改变。例如，发光单元EMU可以包括划分成三个或更多个串联级并以三个或更多个串联级连接的多个发光元件LD。构成串联级的发光元件LD的数量可以相同或不同，并且发光元件LD的数量没有特别限制。
发光单元EMU的第一个电极(例如，第一电极ELT1)可以是发光单元EMU的第一像素电极(例如，阳极)。发光单元EMU的最后一个电极(例如，第四电极ELT4)可以是发光单元EMU的第二像素电极(例如，阴极)。发光单元EMU的其余电极可以构成每个中间电极。例如，第二电极ELT2和第三电极ELT3可以一体地或非一体地彼此连接以形成一个中间电极IET。
以相同的方式，当发光单元EMU包括三个或更多个串联级时，发光单元EMU的第一个电极和最后一个电极可以分别构成第一像素电极和第二像素电极。在两个连续的串联级之间一体地或非一体地连接的构成等电位节点的两个电极可以构成一个中间电极。在这种情况下，该两个电极可以被认为是相同的电极。然而，在下文中，该两个电极将被单独命名。在以下实施方式中，当任意地描述第一电极ELT1至第四电极ELT4中的至少一个电极时，该电极指“像素电极”，或者当概述性地描述第一电极ELT1至第四电极ELT4时，第一电极ELT1至第四电极ELT4指“像素电极”。
假设发光单元EMU在相同的条件(例如，相同的尺寸和/或数量)下使用发光元件LD而形成，当发光元件LD以串联结构或串联-并联组合结构连接时，可以提高电力效率。例如，与其中发光元件LD仅并联连接的发光单元相比，在其中发光元件LD串联或串联-并联连接的发光单元EMU中，可以用相同的电流呈现出更高的亮度。在一些实施方式中，与其中发光元件LD并联连接的发光单元相比，在其中发光元件LD串联或串联-并联连接的发光单元EMU中，可以用更低的驱动电流表现出相同的亮度。
此外，在其中发光元件LD以串联结构或串联-并联组合结构连接的像素PXL中，即使在一些串联级中出现短路缺陷，也可以通过其余串联级的发光元件LD来呈现出一定程度的亮度，从而降低像素PXL的暗点缺陷的可能性。
图4a和图4b示出了其中发光元件LD以并联结构或串联-并联组合结构连接的实施方式，但本发明不限于此。例如，在另一实施方式中，构成每个像素PXL的发光单元EMU的发光元件LD可以仅串联连接。
像素电路PXC可以连接在第一电力源VDD和第一电极ELT1之间。像素电路PXC可以连接到对应的像素PXL的扫描线SL和数据线DL。在一些实施方式中，像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1(例如，驱动晶体管)可以连接在第一电力源VDD和发光单元EMU的第一电极ELT1之间。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制提供给发光单元EMU的驱动电流。例如，第一晶体管M1可以是控制像素PXL的驱动电流的驱动晶体管。
在一些实施方式中，第一晶体管M1还可以选择性地包括连接到第一电极ELT1的背栅电极。背栅电极可以设置成与栅电极重叠，且绝缘层插置在它们之间。
第二晶体管M2(例如，开关晶体管)可以连接在数据线DL和第一节点N1之间。第二晶体管M2的栅电极可以连接到扫描线SL。当从扫描线SL提供具有栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管M2可以导通以将数据线DL和第一节点N1电连接。
在每个帧周期期间，可以将对应的帧的数据信号提供给数据线DL，并且可以在其中提供具有栅极导通电压的扫描信号的周期期间通过导通的第二晶体管M2将数据信号传输到第一节点N1。例如，第二晶体管M2可以是用于将每个数据信号传输到像素PXL中的开关晶体管。
存储电容器Cst的一个电极可以连接到第一节点N1，并且其另一电极可以连接到发光单元EMU的第一电极ELT1(或第一晶体管M1的第二电极)。存储电容器Cst可以在每个帧周期期间用与提供给第一节点N1的数据信号对应的电压充电(或保持与提供给第一节点N1的数据信号对应的电荷)。
第三晶体管M3可以连接在发光单元EMU的第一电极ELT1和感测线SENL之间。第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以根据在感测周期(例如，预定的感测周期)期间提供给感测信号线SSL的感测信号而将施加到发光单元EMU的第一电极ELT1的电压值(或施加到发光元件LD的阳极的电压值)传输到感测线SENL。通过感测线SENL传输的电压值可以提供给外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值提取每个像素PXL的特征信息(例如，第一晶体管M1的阈值电压等)。所提取的特征信息可以用于转换图像数据，从而补偿像素PXL之间的特征偏差。
在图4a和图4b中，包括在像素电路PXC中的晶体管(例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的全部)被示出为N型晶体管，但本发明不一定限于此。例如，第一晶体管M1至第三晶体管M3中的至少一个可以改变为P型晶体管。在另一实施方式中，像素电路PXC可以包括P型晶体管和N型晶体管二者。例如，包括在像素电路PXC中的晶体管中的一些晶体管可以是P型晶体管，并且包括在像素电路PXC中的晶体管中的其它晶体管可以是N型晶体管。在这种情况下，用于驱动每个晶体管的控制信号(例如，扫描信号、数据信号和/或感测信号)的电压电平可以根据晶体管的类型来调节。
像素PXL的结构和驱动方法可以根据实施方式而不同地改变。例如，除了图4a和图4b中的所示的实施方式之外，像素电路PXC还可以设置为具有各种结构和/或驱动方法的像素电路。
作为示例，像素电路PXC可以不包括第三晶体管M3。在一些实施方式中，像素电路PXC还可以包括其它电路元件，诸如用于补偿第一晶体管M1的阈值电压的晶体管、用于初始化第一节点N1或发光单元EMU的第一电极ELT1的电压的晶体管、用于控制其中向发光单元EMU提供驱动电流的周期的晶体管和/或用于升高第一节点N1的电压的升压电容器。
另一实施方式中，当每个像素PXL设置在无源发光显示设备等中时，可以省略像素电路PXC。发光单元EMU的第一个电极和最后一个电极(例如，第一电极ELT1和第二电极ELT2，或者第一电极ELT1和第四电极ELT4)中的每个可以直接连接到扫描线SL、数据线DL、第一电力线PL1、第二电力线PL2或者其它信号线或电力线。
图5是示出根据本发明的一个实施方式的像素PXL的平面图，并且例如，是像素PXL中的电路层PCL的布局的实施方式。电路层PCL可以包括构成每个像素电路PXC的电路元件和连接到电路元件的线。
例如，图5示出了电路层PCL的布局的实施方式，在电路层PCL中基于其中形成有像素PXL的像素区域设置有像素PXL的第一晶体管M1、第二晶体管M2和第三晶体管M3、存储电容器Cst、扫描线SL、数据线DL、感测信号线SSL、感测线SENL、第一电力线PL1和第二电力线PL2。
参考图3至图5，像素PXL可以包括依次设置在基础层BSL的一个表面上的第一导电层BML、半导体层SCL、第二导电层GAT、第三导电层SD1和第四导电层SD2。第一导电层BML、半导体层SCL、第二导电层GAT、第三导电层SD1和第四导电层SD2之间可以插置有至少一个绝缘层。
第一导电层BML可以设置在基础层BSL的一个表面上。第一导电层BML可以包括设置在每个像素区域中的背栅电极BGE、第一电容器电极Cst_E1和水平感测线SENL_H。
背栅电极BGE可以设置成至少覆盖第一晶体管M1的下部部分。为此，背栅电极BGE可以设置在其中将要形成第一晶体管M1的区域中。
第一电容器电极Cst_E1可以在第二方向DR2上从背栅电极BGE延伸，并且第一电容器电极Cst_E1可以考虑分配给每个像素PXL的像素区域的面积而被设计成具有一尺寸，以将其设置在像素区域的一个区域中。例如，第一电容器电极Cst_E1可以在平面图中在每个像素区域的右侧区域中形成为具有一面积(例如，预定的面积)。
水平感测线SENL_H可以与背栅电极BGE隔开，并且可以在第一方向DR1上延伸。例如，水平感测线SENL_H可以在平面图中设置在每个像素区域的下侧处，并且可以在显示区域DA中在第一方向DR1上延伸，以便共用地连接到设置在相同像素行中的多个像素PXL。
第一导电层BML可以包括至少一种导电材料。例如，设置在第一导电层BML中的导电图案和/或线(例如，背栅电极BGE、第一电容器电极Cst_E1和水平感测线SENL_H)可以包括选自包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)和铜(Cu)的各种金属材料中的至少一种金属或者包括所述至少一种金属的合金，或者可以包括选自导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、铝掺杂的氧化锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)或氟掺杂的氧化锡(FTO))以及导电聚合物(诸如，聚(3,4-亚乙基二氧噻吩)(PEDOT))中的至少一种导电材料，但本发明不限于此。例如，背栅电极BGE、第一电容器电极Cst_E1和水平感测线SENL_H可以包括其它导电材料，诸如碳纳米管或石墨烯。也就是说，设置在第一导电层BML中的每个导电图案和/或线可以包括选自各种导电材料中的至少一种以具有导电性，并且其结构性的材料没有特别限制。
第一导电层BML可以形成为单层或多层。背栅电极BGE、第一电容器电极Cst_E1和水平感测线SENL_H中的每个可以形成为单层导电图案或多层导电图案。
半导体层SCL可以设置在第一导电层BML上，且至少一个绝缘层插置在它们之间。半导体层SCL可以包括第一半导体图案SCP1、第二半导体图案SCP2和第三半导体图案SCP3。
第一半导体图案SCP1、第二半导体图案SCP2和第三半导体图案SCP3可以分别是用于形成第一晶体管M1、第二晶体管M2和第三晶体管M3的沟道的有源图案，并且可以分别设置在将在其中形成第一晶体管M1、第二晶体管M2和第三晶体管M3的区域中。第一半导体图案SCP1、第二半导体图案SCP2和第三半导体图案SCP3中的每个可以包括与相应的晶体管的栅电极重叠的沟道区以及位于沟道区的两侧处的源极区和漏极区。
半导体层SCL可以包括多晶硅、非晶硅和/或氧化物半导体。在一个实施方式中，第一半导体图案SCP1、第二半导体图案SCP2和第三半导体图案SCP3可以包括基本上相同或类似的半导体材料。例如，第一半导体图案SCP1、第二半导体图案SCP2和第三半导体图案SCP3可以包括选自多晶硅、非晶硅和氧化物半导体的相同的半导体材料。在另一实施方式中，第一半导体图案SCP1、第二半导体图案SCP2和第三半导体图案SCP3中的一些半导体图案和其它半导体图案可以包括不同的半导体材料。例如，第一半导体图案SCP1、第二半导体图案SCP2和第三半导体图案SCP3中的一些半导体图案(例如，第一半导体图案SCP1)可以包括氧化物半导体，并且其它半导体图案(例如，第二半导体图案SCP2和第三半导体图案SCP3)可以包括多晶硅或非晶硅。
第二导电层GAT可以设置在半导体层SCL上，且至少一个绝缘层插置在它们之间。第二导电层GAT包括第二电容器电极Cst_E2、扫描线SL、感测信号线SSL和第一电力线PL1(和/或第二电力线PL2)。
第二电容器电极Cst_E2可以与第一电容器电极Cst_E1重叠并且可以形成存储电容器Cst的一个电极。例如，第二电容器电极Cst_E2可以形成为在平面图中在每个像素区域的右侧区域中在第二方向DR2上延伸。在一些实施方式中，第二电容器电极Cst_E2可以延伸到与第一半导体图案SCP1重叠的区域，以形成第一晶体管M1的栅电极。
扫描线SL可以在第一方向DR1上延伸并且可以延伸到另一相邻像素区域。例如，扫描线SL可以在平面图中设置在每个像素区域的上侧处，并且可以在显示区域DA中在第一方向DR1上延伸，以便共用地连接到设置在相同像素行中的多个像素PXL。此外，扫描线SL可以延伸到与第二半导体图案SCP2重叠的区域，以形成第二晶体管M2的栅电极。
感测信号线SSL可以在第一方向DR1上延伸并且可以延伸到另一相邻像素区域。例如，感测信号线SSL可以在平面图中设置在每个像素区域的下侧处，并且可以在显示区域DA中在第一方向DR1上延伸，以便共用地连接到设置在相同像素行中的多个像素PXL。此外，感测信号线SSL可以延伸到与第三半导体图案SCP3重叠的区域，以形成第三晶体管M3的栅电极。
第一电力线PL1(和/或第二电力线PL2)可以在显示区域DA中在第一方向DR1上延伸，以延伸到另一相邻像素区域。例如，第一电力线PL1(和/或第二电力线PL2)可以在平面图中设置在每个像素区域的下侧处，并且可以设置在每个像素区域的下侧边缘处以便与感测信号线SSL隔开。在一个实施方式中，第一电力线PL1(或第一水平电力线)和第二电力线PL2(或第二水平电力线)可以在第二方向DR2上针对显示区域DA的每个水平线交替地设置。
第二导电层GAT可以包括选自各种导电材料中的至少一种以具有导电性，并且其结构性的材料没有特别限制。例如，设置在第二导电层GAT中的每个导电图案和/或线可以包括选自以上被描述为能够构成第一导电层BML的材料的导电材料中的至少一种。在一些实施方式中，第二导电层GAT可以包括与第一导电层BML的导电材料相同或不同的导电材料。
第二导电层GAT可以形成为单层或多层。例如，第二电容器电极Cst_E2、扫描线SL、感测信号线SSL和第一电力线PL1(和/或第二电力线PL2)中的每个可以形成为单层导电图案或多层导电图案。
第三导电层SD1可以设置在第二导电层GAT上，且至少一个绝缘层插置在它们之间。第三导电层SD1可以包括第三电容器电极Cst_E3、数据线DL、垂直感测线SENL_V以及第一桥接图案BRP1、第二桥接图案BRP2、第三桥接图案BRP3、第四桥接图案BRP4和第五桥接图案BRP5。
第三电容器电极Cst_E3可以与第一电容器电极Cst_E1和第二电容器电极Cst_E2重叠。例如，第三电容器电极Cst_E3可以形成为在平面上在每个像素区域的右侧区域中在第二方向DR2上延伸，并且可以与第一电容器电极Cst_E1一起形成存储电容器Cst的一个电极。也就是说，存储电容器Cst可以包括由第一电容器电极Cst_E1和第二电容器电极Cst_E2形成的第一电容器和由第二电容器电极Cst_E2和第三电容器电极Cst_E3形成的第二电容器。第一电容器和第二电容器可以并联连接。由于第一电容器电极Cst_E1、第二电容器电极Cst_E2和第三电容器电极Cst_E3的重叠结构，可以在具有有限面积的像素区域内充分确保存储电容器Cst的电容。
数据线DL可以在第二方向DR2上延伸并且可以延伸到另一相邻像素区域。例如，数据线DL可以在平面图中设置在每个像素区域的左侧处。数据线DL可以与第二半导体图案SCP2的一个区域重叠，并且可以通过接触孔CH连接到第二半导体图案SCP2的一个区域。数据线DL的一部分可以形成第二晶体管M2的第一晶体管电极。这里，每个晶体管可以包括第一晶体管电极和第二晶体管电极，并且第一晶体管电极和第二晶体管电极中的一个可以是源电极，且第一晶体管电极和第二晶体管电极中的另一个可以是漏电极。
垂直感测线SENL_V可以在第二方向DR2上延伸并且可以延伸到另一相邻像素区域。例如，垂直感测线SENL_V可以在平面图中设置在每个像素区域的左侧处。垂直感测线SENL_V可以与水平感测线SENL_H重叠，并且可以通过接触孔CH连接到水平感测线SENL_H。
第一桥接图案BRP1可以设置在每个像素区域的上侧处以便与第二半导体图案SCP2的一个区域重叠。第一桥接图案BRP1可以通过接触孔CH连接到第二半导体图案SCP2的一区域，以形成第二晶体管M2的第二晶体管电极。此外，第一桥接图案BRP1可以与第二电容器电极Cst_E2重叠，并且可以通过接触孔CH与第二电容器电极Cst_E2连接。因此，第二晶体管M2的第二晶体管电极可以连接到第二电容器电极Cst_E2。
第二桥接图案BRP2可以从第三电容器电极Cst_E3向下延伸，并且可以与第一半导体图案SCP1的一个区域和第三半导体图案SCP3的一个区域重叠。第二桥接图案BRP2可以通过接触孔CH连接到第一半导体图案SCP1的一个区域，并且可以形成第一晶体管M1的第一晶体管电极。此外，第二桥接图案BRP2可以通过接触孔CH连接到第三半导体图案SCP3的一个区域，并且可以形成第三晶体管M3的第一晶体管电极。
在一些实施方式中，第二桥接图案BRP2可以通过接触孔CH连接到第一电容器电极Cst_E1。第二桥接图案BRP2可以与第三电容器电极Cst_E3一体地形成，以形成存储电容器Cst的一个电极。
第三桥接图案BRP3可以与第一半导体图案SCP1的一个区域重叠，并且可以通过接触孔CH连接到第一半导体图案SCP1的一个区域。第三桥接图案BRP3可以构成第一晶体管M1的第二晶体管电极。
第四桥接图案BRP4可以与第三半导体图案SCP3的一个区域重叠，并且可以通过接触孔CH连接到第三半导体图案SCP3的一个区域。第四桥接图案BRP4可以构成第三晶体管M3的第二晶体管电极。在一些实施方式中，第四桥接图案BRP4可以与水平感测线SENL_H重叠，并且可以通过接触孔CH连接到水平感测线SENL_H。因此，第三晶体管M3可以通过水平感测线SENL_H连接到垂直感测线SENL_V。
第五桥接图案BRP5可以与第一电力线PL1(和/或第二电力线PL2)重叠，并且可以通过接触孔CH连接到第一电力线PL1(和/或第二电力线PL2)。
第三导电层SD1可以包括选自各种导电材料中的至少一种以具有导电性，并且其结构性的材料没有特别限制。例如，设置在第三导电层SD1中的每个导电图案和/或线可以包括选自以上被描述为能够构成第一导电层BML的材料的导电材料中的至少一种。此外，第三导电层SD1可以包括与第一导电层BML和/或第二导电层GAT的导电材料相同或不同的导电材料。
第三导电层SD1可以形成为单层或多层。例如，第三电容器电极Cst_E3、数据线DL、垂直感测线SENL_V和第一桥接图案BRP1、第二桥接图案BRP2、第三桥接图案BRP3、第四桥接图案BRP4和第五桥接图案BRP5中的每个可以形成为单层导电图案或多层导电图案。
第四导电层SD2可以设置在第三导电层SD1上，且至少一个绝缘层插置在它们之间。第四导电层SD2可以包括第一垂直电力线PL1_V、第二垂直电力线PL2_V和第六桥接图案BRP6。
第一垂直电力线PL1_V可以在第二方向DR2上延伸并且可以延伸到另一相邻像素区域。例如，第一垂直电力线PL1_V可以设置在每个像素区域的右侧处，并且可以在显示区域DA中在第二方向DR2上延伸以共用地连接到设置在相同像素列中的多个像素PXL。第一垂直电力线PL1_V可以包括与第三桥接图案BRP3重叠的突起，并且可以通过接触孔CH连接到第三桥接图案BRP3。因此，第一垂直电力线PL1_V可以通过第三桥接图案BRP3连接到第一晶体管M1。
此外，第一垂直电力线PL1_V可以与第五桥接图案BRP5重叠，并且可以通过接触孔CH连接到第五桥接图案BRP5。因此，第一垂直电力线PL1_V通过第五桥接图案BRP5连接到第一电力线PL1。结果，第一垂直电力线PL1_V和第一电力线PL1可以在显示区域DA中具有网格结构。
第二垂直电力线PL2_V可以在第二方向DR2上延伸并且可以延伸到另一相邻像素区域。例如，第二垂直电力线PL2_V可以设置在每个像素区域的左侧处，并且可以在显示区域DA中在第二方向DR2上延伸以共用地连接到设置在相同像素列中的多个像素PXL。第二垂直电力线PL2_V可以通过第二接触部分CNT2连接到发光单元EMU的第二电极ELT2。
第六桥接图案BRP6可以设置在每个像素区域的右侧区域(例如，右上侧区域)中，并且可以与第三电容器电极Cst_E3重叠。第六桥接图案BRP6可以通过接触孔CH连接到第三电容器电极Cst_E3。在一些实施方式中，第六桥接图案BRP6可以通过第一接触部分CNT1连接到发光单元EMU的第一电极ELT1。因此，第一电极ELT1可以通过第六桥接图案BRP6和第三电容器电极Cst_E3(以及第二桥接图案BRP2)连接到第一晶体管M1的第一晶体管电极。
第四导电层SD2可以包括选自各种导电材料中的至少一种以具有导电性，并且其结构性的材料没有特别限制。例如，设置在第四导电层SD2中的每个导电图案和/或线可以包括选自以上被描述为能够构成第一导电层BML的材料的导电材料中的至少一种。此外，第四导电层SD2可以包括与第一导电层BML、第二导电层GAT和第三导电层SD1的导电材料相同或不同的导电材料。
第四导电层SD2可以形成为单层或多层。例如，第一垂直电力线PL1_V、第二垂直电力线PL2_V和第六桥接图案BRP6中的每个可以形成为单层导电图案或多层导电图案。
在本发明中，电路层PCL的布局结构不限于图5中所示的实施方式。例如，设置在显示区域DA中的像素PXL的像素电路PXC的配置和布置结构以及与其连接的线可以根据实施方式而不同地改变。
图6a和图6b是各自示出根据本发明的一个实施方式的像素PXL的平面图，例如，是像素PXL的显示层DPL和设置在显示层DPL下方的反射膜RFL的布局的实施方式。例如，图6a示出了包括根据图4a的实施方式的发光单元EMU的像素PXL的显示层DPL的布局的实施方式，并且图6b示出了包括根据图4b的实施方式的发光单元EMU的像素PXL的显示层DPL的布局的实施方式。
显示层DPL可以包括构成每个发光单元EMU的像素电极和发光元件LD。像素电极可以包括构成发光单元EMU的每个串联级的至少一对电极(例如，第一电极ELT1和第二电极ELT2，和/或第三电极ELT3和第四电极ELT4)，并且还可以包括一个或多个接触电极(例如，第一接触电极CNE1、第二接触电极CNE2和/或第三接触电极CNE3)。
例如，图6a示出了图4a的显示层DPL的布局的实施方式，显示层DPL包括第一电极ELT1和第二电极ELT2、发光元件LD以及用于在第一电极ELT1和第二电极ELT2之间稳定地连接发光元件LD的第一接触电极CNE1和第二接触电极CNE2。图6b示出了图4b的显示层DPL的布局的实施方式，显示层DPL包括第一电极ELT1至第四电极ELT4、发光元件LD(例如，第一发光元件LD1和第二发光元件LD2)以及用于在第一电极ELT1至第四电极ELT4之间稳定地连接发光元件LD的第一接触电极CNE1至第三接触电极CNE3。此外，除了显示层DPL之外，图6a和图6b还示出了在本发明的实施方式中的设置在显示层DPL下方的反射膜RFL。
图7是示出根据本发明的一个实施方式的显示区域DA的平面图。例如，图7示出了其中设置有与图3的像素单元PXU对应的第一像素PXL1、第二像素PXL2和第三像素PXL3的第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3以及例如其中设置有第一像素PXL1、第二像素PXL2和第三像素PXL3的发光单元EMU的显示层DPL和设置在显示层DPL下方的反射膜RFL。根据一些实施方式，在图7中，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个被示出为具有根据图6a的实施方式的结构，但本发明不限于此。
图8a、图8b和图9是各自示出根据本发明的一个实施方式的显示区域DA的剖视图。例如，图8a和图8b示出了沿图6a的线I至I’截取的截面的不同实施方式，并且与图8a的实施方式相比，图8b的实施方式还包括设置在第一接触电极CNE1上的第四绝缘膜INS4。图9示出了沿图6b的线II至II’截取的截面的实施方式。图9示出了如图8a的实施方式那样其中不包括第四绝缘膜INS4的实施方式，但本发明不限于此。例如，图9的实施方式还可以以与图8b的实施方式中的方式相同的方式包括设置在一对接触电极中的任何一个上的第四绝缘膜INS4。
在图8a、图8b和图9中，示出了任意的晶体管M作为可以设置在电路层PCL中的电路元件的示例。此外，作为可以设置在电路层PCL中的导电图案CDP的示例，示出了通过第一接触部分CNT1连接到第一电极ELT1的桥接图案BRP和通过第二接触部分CNT2连接到第二电极ELT2的第二电力线PL2。
在一个实施方式中，当如图5的实施方式中那样形成电路层PCL时，图8a、图8b和图9的桥接图案BRP可以是图5的第六桥接图案BRP6，并且图8a、图8b和图9的第二电力线PL2可以是图5的第二垂直电力线PL2_V。然而，在图6a至图9的实施方式中，设置在显示层DPL下方的电路层PCL的结构不限于图5的实施方式。
图10是示出根据本发明的一个实施方式的接触部分CNT的平面图。例如，图10示出了在图8a、图8b和图9的每个接触部分CNT中的反射膜RFL和第二绝缘膜INS2之间的相互布置结构。接触部分CNT可以全面地指“第一接触部分CNT1”和“第二接触部分CNT2”，并且可以意指“第一接触部分CNT1”和“第二接触部分CNT2”中的至少一个。
参考图3、图4a、图4b和图6a至图10，根据本发明的一个实施方式的像素PXL和包括像素PXL的显示设备可以包括在基础层BSL的一个表面上设置成彼此重叠的电路层PCL和显示层DPL。例如，显示区域DA可以包括设置在基础层BSL的一个表面上的电路层PCL和设置在电路层PCL上的显示层DPL。
构成对应像素的像素电路PXC的电路元件和与其连接的线可以设置在电路层PCL的每个像素区域中。构成对应像素的发光单元EMU的像素电极和发光元件LD可以设置在显示层DPL的每个像素区域中。
在一些实施方式中，电路层PCL和显示层DPL之间可以插置有第一绝缘膜INS1和第二绝缘膜INS2。第一绝缘膜INS1和第二绝缘膜INS2之间可以插置有反射膜RFL。因此，在本发明的实施方式中，可以确保包括发光元件LD的像素PXL的正面发光效率。
电路层PCL可以包括多个导电层和插置在导电层之间的多个绝缘膜。例如，电路层PCL可以包括依次设置在基础层BSL的一个表面上的第一导电层、缓冲层BFL、半导体层、栅极绝缘膜GI、第二导电层、第一层间绝缘膜ILD1、第三导电层、第二层间绝缘膜ILD2和第四导电层。
第一导电层可以设置在基础层BSL的一个表面上。第一导电层是其中可以设置晶体管M的背栅电极BGE等的导电层，并且可以与例如根据图5的实施方式的第一导电层BML对应。
缓冲层BFL可以设置在基础层BSL的包括第一导电层的一个表面上。缓冲层BFL可以防止杂质扩散到每个电路元件中。
半导体层可以设置在缓冲层BFL上。半导体层可以是其中可以设置晶体管M的半导体图案SCP等的导电层，并且可以与例如根据图5的实施方式的半导体层SCL对应。
栅极绝缘膜GI可以设置在半导体层上。例如，栅极绝缘膜GI可以插置在半导体层和第二导电层之间。
第二导电层可以设置在栅极绝缘膜GI上。第二导电层可以是其中可以设置晶体管M的栅电极GE等的导电层，并且可以与例如根据图5的实施方式的第二导电层GAT对应。
第一层间绝缘膜ILD1可以设置在第二导电层上。例如，第一层间绝缘膜ILD1可以插置在第二导电层和第三导电层之间。
第三导电层可以设置在第一层间绝缘膜ILD1上。第三导电层可以是其中可以设置晶体管M的第一晶体管电极TE1和第二晶体管电极TE2等的导电层，并且可以与例如根据图5的实施方式的第三导电层SD1对应。这里，第一晶体管电极TE1和第二晶体管电极TE2可以是每个晶体管M的漏电极DE和源电极SE。例如，当第一晶体管电极TE1是漏电极时，第二晶体管电极TE2可以是源电极。
第二层间绝缘膜ILD2可以设置在第三导电层上。例如，第二层间绝缘膜ILD2可以插置在第三导电层和第四导电层之间。
第四导电层可以设置在第二层间绝缘膜ILD2上。第四导电层是其中可以设置连接到发光单元EMU等的导电图案CDP的导电层，并且可以与例如根据图5的实施方式的第四导电层SD2对应。
例如，第四导电层可以包括桥接图案BRP，桥接图案BRP设置在每个像素区域中并且将发光单元EMU的第一电极ELT1和构成对应像素PXL的像素电路PXC的电路元件之中的至少一个电路元件(例如，至少一个晶体管M)连接。在一些实施方式中，第四导电层可以包括至少一个电力线和/或信号线。例如，第四导电层可以包括连接到发光单元EMU的第二电极ELT2(或第四电极ELT4)的第二电力线PL2。
在一个实施方式中，形成在第四导电层中的至少一个导电图案CDP可以形成为包括金属膜MTL和在金属膜MTL上的透明导电膜TCL的多层。例如，透明导电膜TCL定位在导电图案CDP的顶部处，并且与第一电极ELT1、第二电极ELT2或第四电极ELT4接触(例如，直接接触)，以电连接到第一电极ELT1、第二电极ELT2或第四电极ELT4。如上所述，当透明导电膜TCL设置在由每个接触部分CNT中的第一接触孔CH1或第二接触孔CH2暴露的导电图案CDP的顶部处时，可以有效地防止或减少在蚀刻反射膜RFL和/或第一绝缘膜INS1以形成每个接触部分CNT时对导电图案CDP的损坏。例如，由第一接触部分CNT1中的第一接触孔CH1暴露的桥接图案BRP和由第二接触部分CNT2中的第二接触孔CH2暴露的第二电力线PL2可以由每个透明导电膜TCL保护。
第一绝缘膜INS1可以设置在电路层PCL上。例如，第一绝缘膜INS1可以形成为覆盖基础层BSL的其上形成有电路层PCL的一个表面，并且可以在连接到显示层DPL的导电图案CDP上的每个接触部分CNT中开口。作为示例，第一绝缘膜INS1可以在定位在桥接图案BRP上以将桥接图案BRP和第一像素电极(例如，第一电极ELT1)连接的第一接触部分CNT1中开口，以及在定位在第二电力线PL2上以将第二电力线PL2和最后一个像素电极(例如，第二电极ELT2或第四电极ELT4)连接的第二接触部分CNT2中开口。
第一绝缘膜INS1上可以设置有反射膜RFL。例如，反射膜RFL可以形成为覆盖基础层BSL的其上形成有电路层PCL和第一绝缘膜INS1的一个表面，并且可以在连接到显示层DPL的导电图案CDP上的每个接触部分CNT中开口。作为示例，反射膜RFL可以包括与第一接触部分CNT1对应的开口OPN1a和与第二接触部分CNT2对应的开口OPN1b。在下文中，当任意地描述形成在反射膜RFL中的开口OPN1a和OPN1b中的任何一个或者概述性地描述开口OPN1a和OPN1b时，开口OPN1a和OPN1b是指“第一开口OPN1”。
反射膜RFL可以形成为包括至少一种类型的金属或合金的金属膜。例如，反射膜RFL可以形成为包括选自在可见光波长下具有高反射率的各种金属材料(诸如，铝(Al)、金(Au)和银(Ag))中的至少一种的金属膜。在一些实施方式中，反射膜RFL可以具有足以确保预定反射率的厚度。例如，当反射膜RFL形成为具有40nm或更大的厚度时，可以确保足够的反射率。
根据一些实施方式，反射膜RFL可以完全覆盖其中设置有发光元件LD的发射区域EMA的下部部分。因此，在发光元件LD的向下方向上发射的光可以在像素PXL的向上方向上反射。在一些实施方式中，反射膜RFL可以设置在显示层DPL下方，以便定位成与发光元件LD相邻，从而提高像素PXL的发光效率。例如，整个像素PXL的发光效率可以通过反射膜RFL来提高。
在一个实施方式中，反射膜RFL可以完全形成在不包括每个接触部分CNT的显示区域DA中。作为示例，如图7中所示，包括第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3的整个显示区域DA中可以形成有一体的反射膜RFL。
第二绝缘膜INS2可以设置在反射膜RFL上。例如，第二绝缘膜INS2可以形成为覆盖基础层BSL的其上形成有电路层PCL、第一绝缘膜INS1和反射膜RFL的一个表面，并且可以在用于将电路层PCL和显示层DPL连接的每个接触部分CNT中开口。作为示例，第二绝缘膜INS2可以包括与第一接触部分CNT1的开口OPN1a重叠的开口OPN2a和与第二接触部分CNT2的开口OPN1b重叠的开口OPN2b。在下文中，当任意地描述形成在第二绝缘膜INS2中的开口OPN2a和OPN2b中的任何一个或者概述性地描述开口OPN2a和OPN2b时，开口OPN2a和OPN2b指“第二开口OPN2”。
第二绝缘膜INS2可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。作为示例，第二绝缘膜INS2可以至少包括有机绝缘层以基本上平坦化基础层BSL的其上形成有电路层PCL、第一绝缘膜INS1和反射膜RFL的表面。显示层DPL可以设置在第二绝缘膜INS2上。
如上所述，当第二绝缘膜INS2插置在反射膜RFL和显示层DPL之间(例如，插置在反射膜RFL和像素电极之间)时，可以确保反射膜RFL和显示层DPL之间的电稳定性(例如，绝缘性质)。
在本发明的一些实施方式中，至少在每个接触部分CNT中，反射膜RFL比第二绝缘膜INS2开口得宽，并且在每个第一开口OPN1中，在反射膜RFL的第一开口OPN1周围的外围区域(例如，外周区域)被第二绝缘膜INS2覆盖。因此，反射膜RFL可以稳定地与周围的电路元件、线和/或各种电极分开，从而防止在每个接触部分CNT中由于反射膜RFL引起的短路缺陷的出现。
例如，如图10中所示，在每个接触部分CNT中，反射膜RFL可以开口以具有第一宽度W1，并且第二绝缘膜INS2可以开口以具有比第一宽度W1小的第二宽度W2。每个第二开口OPN2可以定位在每个第一开口OPN1内。在一些实施方式中，在每个接触部分CNT中，在第二绝缘膜INS2的第二开口OPN2周围的外围区域(例如，外周区域)可以覆盖在反射膜RFL的第一开口OPN1周围的外围区域。例如，如图8a、图8b和图9中所示，在每个接触部分CNT中，第二绝缘膜INS2可以完全覆盖反射膜RFL的一表面(包括反射膜RFL的侧表面)。
在一个实施方式中，反射膜RFL可以通过使用第二绝缘膜INS2作为掩模的过蚀刻而在每个接触部分CNT中开口。在这种情况下，第二绝缘膜INS2可以包括在反射膜RFL的第一开口OPN1所处的所有点处与第一开口OPN1重叠的第二开口OPN2。
在一些实施方式中，在反射膜RFL中形成第一开口OPN1之后，可以通过对第二绝缘膜INS2执行回流工艺来用第二绝缘膜INS2覆盖在反射膜RFL的第一开口OPN1周围的外围区域(例如，外周区域)。在这种情况下，在每个接触部分CNT中，与第一绝缘膜INS1和反射膜RFL相比，第二绝缘膜INS2可以开口成具有平缓的斜率。
显示层DPL可以设置在第二绝缘膜INS2上。显示层DPL可以通过每个接触部分CNT连接到电路层PCL。例如，在图6a和图7至图8b的实施方式中，显示层DPL的第一电极ELT1可以通过第一接触部分CNT1连接到桥接图案BRP，并且显示层DPL的第二电极ELT2可以通过第二接触部分CNT2连接到第二电力线PL2。在图6b和图9的实施方式中，显示层DPL的第一电极ELT1可以通过第一接触部分CNT1连接到桥接图案BRP，并且显示层DPL的第四电极ELT4可以通过第二接触部分CNT2连接到第二电力线PL2。
显示层DPL的每个像素区域中可以设置有至少一对像素电极，并且像素电极之间可以设置有一个或多个发光元件LD。在一些实施方式中，在显示层DPL的每个像素区域中，像素电极之间还可以设置有用于在期望的方向上稳定地连接发光元件LD的接触电极。
例如，在图6a和图7至图8b的实施方式中，第一电极ELT1、第二电极ELT2以及设置在第一电极ELT1和第二电极ELT2之间的一个或多个发光元件LD(例如，并联连接在第一电极ELT1和第二电极ELT2之间的多个发光元件LD)可以设置在显示层DPL的每个像素区域中。在一些实施方式中，像素区域中还可以设置有用于在第一电极ELT1和第二电极ELT2之间稳定地连接发光元件LD的第一接触电极CNE1和第二接触电极CNE2。
在图6b和图9的实施方式中，第一电极ELT1至第四电极ELT4以及在第一电极ELT1至第四电极ELT4之间串联和并联连接的第一发光元件LD1和第二发光元件LD2可以设置在显示层DPL的每个像素区域中。在一些实施方式中，每个像素区域中还可以设置有用于在第一电极ELT1至第四电极ELT4之间稳定地连接第一发光元件LD1和第二发光元件LD2的第一接触电极CNE1至第三接触电极CNE3。
第一电极ELT1和第二电极ELT2可以设置在第二绝缘膜INS2上，以彼此隔开。例如，如图6a和图7中所示，第一电极ELT1和第二电极ELT2可以设置成在每个像素PXL的发射区域EMA中彼此隔开。作为示例，第一电极ELT1和第二电极ELT2可以在第一方向DR1上以一间隔(例如，预定的间隔)彼此隔开，并且可以各自在每个发射区域EMA中在第二方向DR2上延伸。第一方向DR1可以是水平方向(或行方向)，并且第二方向DR2可以是垂直方向(或列方向)，但本发明不限于此。
类似地，第三电极ELT3和第四电极ELT4可以设置成在第二绝缘膜INS2上彼此隔开。例如，如图6b中所示，第三电极ELT3和第四电极ELT4可以设置成在每个像素PXL的发射区域EMA中彼此隔开。作为示例，第三电极ELT3和第四电极ELT4可以在第一方向DR1上以一间隔(例如，预定的间隔)彼此隔开，并且可以各自在每个发射区域EMA中在第二方向DR2上延伸。
发射区域EMA可以是其中设置构成每个像素PXL的发光单元EMU的发光元件LD(特别地，在一对像素电极之间以正向方向连接的有效光源)的区域。此外，像素电极(例如，第一电极ELT1、第二电极ELT2、第三电极ELT3和/或第四电极ELT4)、第一接触电极CNE1、第二接触电极CNE2和/或第三接触电极CNE3和/或连接到发光元件LD的像素电极的一个区域可以设置在发射区域EMA中。
发射区域EMA可以由形成在像素PXL之间的光阻挡和/或反射堤结构(例如，像素限定膜和/或黑矩阵)围绕，以在其中限定每个像素区域和发射区域EMA。例如，还可以在显示层DPL上在每个像素区域的外围区域中和/或相邻像素区域之间设置堤图案，以便围绕至少包括发射区域EMA的区域。
根据一些实施方式，像素电极可以具有针对每个像素PXL分开的图案，或者具有共用地连接到多个像素PXL的图案。例如，第一电极ELT1、第二电极ELT2、第三电极ELT3和/或第四电极ELT4可以具有独立图案，独立图案的两端在对应像素的外围区域中或在相邻像素区域之间断开连接。在另一实施方式中，像素电极中的一些可以具有在对应像素的外围区域中或在相邻像素区域之间断开连接的独立图案，并且其余(多个)像素电极的一端可以在第一方向DR1或第二方向DR2上延伸并且可以在第一方向DR1或第二方向DR2上一体地连接到另一相邻像素PXL的一个像素电极。
在一些实施方式中，在形成像素PXL的工艺之前，例如在完成发光元件LD的对准之前，可以将设置在显示区域DA中的像素PXL的像素电极分成多个组，并且可以针对每个组将像素PXL的像素电极一体地或非一体地彼此连接。例如，如在图6a的实施方式中，多个像素PXL(例如，在第二方向DR2上的相邻像素)的第一电极ELT1可以彼此连接，并且多个像素PXL(例如，在第二方向DR2上的相邻像素)的第二电极ELT2可以彼此连接。可替代地，如图6b的实施方式中，多个像素PXL的第一电极ELT1可以彼此连接，多个像素PXL的第二电极ELT2和第四电极ELT4可以彼此连接，并且多个像素PXL的第三电极ELT3可以彼此连接。在这种情况下，多个像素PXL的第三电极ELT3可以选择性地连接到第一电极ELT1。
在对准发光元件LD的操作中，像素电极可以接收针对每个组的对准信号(例如，预定的对准信号)(或对准电压)。作为示例，像素电极可以接收对准信号(例如，预定的对准信号)，使得发光元件LD可以在构成每个串联级的一对相邻像素电极之间对准。
在这种情况下，所述一对像素电极可以接收不同的对准信号，使得发光元件LD可以在它们之间对准。因此，在所述一对像素电极之间形成电场，并且提供给每个像素区域(例如，每个像素PXL的发射区域EMA)的发光元件LD可以通过电场在所述一对像素电极之间自对准。在完成发光元件LD的对准之后，像素电极中的至少一些可以在像素PXL之间彼此断开连接，从而形成具有可被单独驱动的形式的像素PXL。
像素电极可以具有各种形状。例如，在图6a的实施方式中，第一电极ELT1和第二电极ELT2可以形成为在特定的发射区域EMA中具有最大宽度，以便在发射区域EMA中彼此靠近。作为示例，在发射区域EMA中，第一电极ELT1和第二电极ELT2可以形成为彼此尽可能地靠近，以便在对准发光元件LD的工艺中充分地形成对准发光元件LD所需的电场。
类似地，在图6b的实施方式中，第一电极ELT1和第二电极ELT2可以在发射区域EMA的一个区域(例如，与第一串联级对应的子发射区域)中形成为彼此靠近，并且第三电极ELT3和第四电极ELT4可以在发射区域EMA的另一区域(例如，与第二串联级对应的子发射区域)中形成为彼此靠近。
像素电极的形状和尺寸可以根据实施方式而不同地改变。例如，像素电极中的至少一些可以以其中像素电极仅在对应于发射区域EMA的中间区域中具有部分增大的宽度并且在其余区域(例如，每个像素区域的上部区域和下部区域)中具有窄的宽度的形式具有根据区域而变化的宽度。在另一实施方式中，每个像素电极可以在每个像素区域和/或显示区域DA中具有均匀的宽度，并且可以在第二方向DR2上以棒形状延伸。在一些实施方式中，每个像素电极可以具有弯曲部分或者可以具有诸如螺旋或圆形形状的各种形状。在一些实施方式中，设置在每个发射区域EMA中的像素电极的数量和/或相互布置结构可以不同地改变。
每个像素电极可以包括单个电极或者可以包括多个电极。作为示例，可以在一个像素PXL中设置单个第一电极ELT1或多个第一电极ELT1。当设置多个第一电极ELT1时，第一电极ELT1可以彼此一体地或非一体地连接。
在一些实施方式中，第一像素电极(例如，第一电极ELT1)可以包括与第一接触部分CNT1对应的用于与电路层PCL连接(例如，与设置在电路层PCL中的特定的电路元件电连接)的突起，但本发明不限于此。类似地，最后一个像素电极(例如，第二电极ELT2或第四电极ELT4)可以包括与第二接触部分CNT2对应的用于与电路层PCL连接(例如，与设置在电路层PCL中的第二电力线PL2电连接)的突起，但本发明不限于此。
也就是说，在本发明中，设置在每个像素PXL中的像素电极的形状、数量、布置方向和/或相互布置关系可以不同地改变。
每个像素PXL的第一像素电极(例如，第一电极ELT1)可以通过形成在第一接触部分CNT1中的第一接触孔CH1电连接到特定的电路元件(例如，像素电路PXC)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线SL、数据线DL或特定的控制线)。然而，本发明不限于此。例如，在另一实施方式中，第一像素电极可以直接连接到特定的电力线或信号线。
在一个实施方式中，第一像素电极可以通过第一接触孔CH1电连接到设置在其下方的特定的电路元件，并且可以通过该电路元件电连接到第一线。第一线可以是用于提供第一电力源VDD的第一电力线PL1，但不限于此。例如，第一线可以是被提供第一驱动信号(例如，预定的第一驱动信号)(例如，扫描信号、数据信号或控制信号(例如，预定的控制信号))的信号线。
每个像素PXL的最后一个像素电极(例如，第二电极ELT2或第四电极ELT4)可以通过第二接触孔CH2电连接到特定的电路元件(例如，构成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线SL、数据线DL或特定的控制线。然而，本发明不限于此。例如，在另一实施方式中，最后一个像素电极可以直接连接到特定的电力线或信号线。
在一个实施方式中，最后一个像素电极可以通过形成在第二接触部分CNT2中的第二接触孔CH2电连接到设置在其下方的第二线。第二线可以是用于提供第二电力源VSS的第二电力线PL2，但不限于此。例如，第二线可以是被提供第二驱动信号(例如，预定的第二驱动信号)(例如，扫描信号、数据信号或控制信号(例如，预定的控制信号))的信号线。
每个像素电极可以包括至少一种导电材料。在一个实施方式中，像素电极可以各自由透明导电材料制成，并且可以包括相同或不同的导电材料。
例如，第一电极ELT1、第二电极ELT2、第三电极ELT3和/或第四电极ELT4中的每个可以包括选自诸如ITO、IZO、ITZO、ZnO、AZO、GZO、ZTO、GTO和FTO的各种透明导电材料中的至少一种，并且可以被实施为基本上透明的或半透明的以便满足透射率(例如，预定的透射率)。因此，由发光元件LD产生的光可以穿过每个像素电极以入射到反射膜RFL上，并且可以从反射膜RFL反射以在像素PXL的向上方向上发射。
第三绝缘膜INS3可以设置在像素电极上。第三绝缘膜INS3可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第三绝缘膜INS3可以包括各种类型的有机/无机绝缘材料，诸如硅氮化物(SiNx)、硅氧化物(SiOx)和铝氧化物(AlxOy)。第三绝缘膜INS3可以形成为单层或多层。
发光元件LD可以设置在第三绝缘膜INS3上。发光元件LD可以在至少一对像素电极之间对准。例如，发光元件LD可以在至少一对像素电极之间对准并且以串联、并联或串联-并联布置连接。作为示例，每个发光元件LD可以在一对像素电极之间在第一方向DR1上对准，并且可以在所述一对像素电极之间电连接。
在一些实施方式中，在图6a至图7中，发光元件LD中的全部被示出为在第一方向DR1上均匀地对准，但本发明不限于此。例如，发光元件LD中的至少一个可以在第一电极ELT1和第二电极ELT2之间在相对于第一方向DR1和第二方向DR2倾斜的对角线方向上。
根据一些实施方式，每个发光元件LD可以是由无机晶体结构材料制成并且具有在纳米级到微米级的范围内的小尺寸的微型发光元件。例如，如图1a至图2b中所示，每个发光元件LD可以是具有在纳米级到微米级的范围内的尺寸的微型发光元件。然而，发光元件LD的类型和/或尺寸可以根据实施方式而不同地改变。
在图6a的实施方式中，发光元件LD中的每个包括设置成面对第一电极ELT1的第一端部EP1和设置成面对第二电极ELT2的第二端部EP2。每个发光元件LD可以与第一电极ELT1和/或第二电极ELT2重叠，或者可以不与第一电极ELT1和/或第二电极ELT2重叠。例如，发光元件LD的第一端部EP1可以与第一电极ELT1重叠或者不与第一电极ELT1重叠。类似地，发光元件LD的第二端部EP2可以与第二电极ELT2重叠或者不与第二电极ELT2重叠。
发光元件LD的第一端部EP1可以连接到第一电极ELT1，并且发光元件LD的第二端部EP2可以连接到第二电极ELT2。例如，发光元件LD的第一端部EP1可以通过第一接触电极CNE1电连接到第一电极ELT1，并且发光元件LD的第二端部EP2可以通过第二接触电极CNE2电连接到第二电极ELT2。在另一实施方式中，发光元件LD的第一端部EP1可以与第一电极ELT1直接接触以电连接到第一电极ELT1。类似地，发光元件LD的第二端部EP2可以与第二电极ELT2直接接触以电连接到第二电极ELT2。在这种情况下，可以选择性地形成第一接触电极CNE1和/或第二接触电极CNE2。
在图6b的实施方式中，每个第一发光元件LD1可以包括设置成面对第一电极ELT1的第一端部EP1和设置成面对第二电极ELT2的第二端部EP2。每个第一发光元件LD1可以与第一电极ELT1和/或第二电极ELT2重叠，或者可以不与第一电极ELT1和/或第二电极ELT2重叠。
第一发光元件LD1的第一端部EP1可以连接到第一电极ELT1，并且第一发光元件LD1的第二端部EP2可以连接到第二电极ELT2。例如，第一发光元件LD1的第一端部EP1可以通过第一接触电极CNE1电连接到第一电极ELT1，并且第一发光元件LD1的第二端部EP2可以通过第二接触电极CNE2电连接到第二电极ELT2。在另一实施方式中，第一发光元件LD1的第一端部EP1可以与第一电极ELT1直接接触以电连接到第一电极ELT1。类似地，第一发光元件LD1的第二端部EP2可以与第二电极ELT2直接接触以电连接到第二电极ELT2。在这种情况下，可以选择性地形成第一接触电极CNE1和/或第二接触电极CNE2。
每个第二发光元件LD2可以包括设置成面对第三电极ELT3的第一端部EP1和设置成面对第四电极ELT4的第二端部EP2。每个第二发光元件LD2可以与第三电极ELT3和/或第四电极ELT4重叠，或者可以不与第三电极ELT3和/或第四电极ELT4重叠。
第二发光元件LD2的第一端部EP1可以连接到第三电极ELT3，并且第二发光元件LD2的第二端部EP2可以连接到第四电极ELT4。例如，第二发光元件LD2的第一端部EP1可以通过第二接触电极CNE2电连接到第三电极ELT3，并且第二发光元件LD2的第二端部EP2可以通过第三接触电极CNE3电连接到第四电极ELT4。在一些实施方式中，第二发光元件LD2的第一端部EP1可以通过第二接触电极CNE2连接到第一发光元件LD1的第二端部EP2和第二电极ELT2。在另一实施方式中，第二发光元件LD2的第一端部EP1可以与第三电极ELT3直接接触以电连接到第三电极ELT3。类似地，第二发光元件LD2的第二端部EP2可以与第四电极ELT4直接接触以电连接到第四电极ELT4。在这种情况下，可以选择性地形成第二接触电极CNE2和/或第三接触电极CNE3。
发光元件LD可以提供为分散在特定的溶液中，并且可以通过各种方法(诸如，喷墨方法或狭缝涂布方法)提供给每个像素PXL的发射区域EMA(例如，每个像素PXL的发射区域EMA。例如，发光元件LD可以混合在挥发性溶剂中，并且提供给每个像素PXL的发射区域EMA。在这种情况下，当将对准电压(例如，预定的对准电压)(或对准信号)施加到像素电极时，在像素电极之间形成电场，并且因此对准发光元件LD。在发光元件LD对准之后，溶剂可以挥发或通过其它方法去除以将发光元件LD稳定地布置在像素电极之间。
根据一些实施方式，每个接触电极可以形成在发光元件LD的第一端部EP1和第二端部EP2上。例如，在图6a的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以分别形成在发光元件LD的第一端部EP1和第二端部EP2上。因此，发光元件LD可以更稳定地连接在第一电极ELT1和第二电极ELT2之间。在图6b的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以分别形成在第一发光元件LD1的第一端部EP1和第二端部EP2上，并且第二接触电极CNE2和第三接触电极CNE3可以分别形成在第二发光元件LD2的第一端部EP1和第二端部EP2上。因此，第一发光元件LD1和第二发光元件LD2可以分别更稳定地连接在第一电极ELT1和第二电极ELT2之间以及第三电极ELT3和第四电极ELT4之间。
在下文中，当任意地描述第一接触电极CNE1至第三接触电极CNE3中的至少一个接触电极或者概述性地描述第一接触电极CNE1至第三接触电极CNE3时，接触电极指“接触电极CNE”。
在一个实施方式中，为了提高提供给每个发射区域EMA的发光元件LD的利用率，可以调节对准信号或形成磁场以使发光元件LD偏转并对准发光元件LD，使得更多数量(或比率)的发光元件LD在特定的方向上对准。在这种情况下，可以使用接触电极CNE根据更多数量的发光元件LD的布置方向来连接像素电极。因此，可以提高发光元件LD的利用率并且提高像素PXL的发光效率。
第一接触电极CNE1可以设置在第一电极ELT1和发光元件LD的第一端部EP1上，以便与第一电极ELT1和与其相邻的至少一个发光元件LD(或至少一个第一发光元件LD1)的第一端部EP1重叠。第一接触电极CNE1可以设置在第一电极ELT1和发光元件LD的第一端部EP1上，以便与第一电极ELT1和与其相邻的多个发光元件LD的第一端部EP1重叠。
第一接触电极CNE1可以将第一电极ELT1和发光元件LD的第一端部EP1连接。在一些实施方式中，第一接触电极CNE1可以稳定地固定发光元件LD的第一端部EP1。在另一实施方式中，当不形成第一接触电极CNE1时，发光元件LD的第一端部EP1可以设置成与与其相邻的第一电极ELT1重叠并且直接连接到第一电极ELT1。在这种情况下，可以至少部分地去除第三绝缘膜INS3。
第二接触电极CNE2可以设置在第二电极ELT2和发光元件LD的第二端部EP2上，以便与第二电极ELT2和与其相邻的至少一个发光元件LD(或至少一个第一发光元件LD1)的第二端部EP2重叠。第二接触电极CNE2可以设置在第二电极ELT2和发光元件LD的第二端部EP2上，以便与第二电极ELT2和与其相邻的多个发光元件LD的第二端部EP2重叠。
第二接触电极CNE2可以将第二电极ELT2和发光元件LD的第二端部EP2连接。在一些实施方式中，第二接触电极CNE2可以稳定地固定发光元件LD的第二端部EP2。在另一实施方式中，当不形成第二接触电极CNE2时，发光元件LD的第二端部EP2可以设置成与与其相邻的第二电极ELT2重叠并且直接连接到第二电极ELT2。在这种情况下，可以至少部分地去除第三绝缘膜INS3。
在图6b的实施方式中，第二接触电极CNE2还可以设置在第三电极ELT3和第二发光元件LD2的第一端部EP1上，以便与第三电极ELT3和与其相邻的至少一个第二发光元件LD2的第一端部EP1重叠。作为示例，第二接触电极CNE2可以设置在第三电极ELT3和第二发光元件LD2的第一端部EP1上，以便与第三电极ELT3和与其相邻的多个第二发光元件LD2的第一端部EP1重叠。
第二接触电极CNE2可以将第三电极ELT3和第二发光元件LD2的第一端部EP1连接。在一些实施方式中，第二接触电极CNE2可以稳定地固定第二发光元件LD2的第一端部EP1。在另一实施方式中，当不形成第二接触电极CNE2时，第二发光元件LD2的第二端部EP2可以设置成与与其相邻的第三电极ELT3重叠并且直接连接到第三电极ELT3。在这种情况下，可以至少部分地去除第三绝缘膜INS3。
第三接触电极CNE3可以设置在第四电极ELT4和第二发光元件LD2的第二端部EP2上，以便与第四电极ELT4和与其相邻的多个第二发光元件LD2的第二端部EP2重叠。作为示例，第三接触电极CNE3可以设置在第四电极ELT4和第二发光元件LD2的第二端部EP2上，以便与第四电极ELT4和与其相邻的多个第二发光元件LD2的第二端部EP2重叠。
第三接触电极CNE3可以将第四电极ELT4连接到第二发光元件LD2的第二端部EP2。在一些实施方式中，第三接触电极CNE3可以稳定地固定第二发光元件LD2的第二端部EP2。在另一实施方式中，当不形成第三接触电极CNE3时，第二发光元件LD2的第二端部EP2可以设置成与与其相邻的第四电极ELT4重叠，并且直接连接到第四电极ELT4。在这种情况下，可以至少部分地去除第三绝缘膜INS3。
接触电极CNE可以由各种透明导电材料制成。作为示例，接触电极CNE可以包括选自诸如ITO、IZO、ITZO、ZnO、AZO、GZO、ZTO、GTO和FTO的各种透明导电材料中的至少一种，并且可以实施为基本上透明的或半透明的，以便满足透射率(例如，预定的透射率)。因此，通过第一端部EP1和第二端部EP2从发光元件LD发射的光可以穿过接触电极CNE发射到像素PXL的外部。
在一个实施方式中，接触电极CNE可以在相同的工艺中同时形成。在这种情况下，如图8a和图9中所示，接触电极CNE可以设置在基础层BSL上的相同层上。
在另一实施方式中，一对接触电极CNE可以彼此分离，且至少一个绝缘膜插置在它们之间，并且可以依次形成。例如，如图8b中所示，第四绝缘膜INS4可以设置在第一接触电极CNE1上，并且第四绝缘膜INS4的一端可以插置在第一接触电极CNE1和第二接触电极CNE2之间。在这种情况下，可以依次形成第一接触电极CNE1、第四绝缘膜INS4和第二接触电极CNE2。
显示层DPL上可以设置有外涂层OC等。外涂层OC包括至少一种无机绝缘材料和/或有机绝缘材料，并且可以形成为单层或多层。
在上述实施方式中，在第一电极ELT1和第二电极ELT2之间以正向方向电连接的每个发光元件LD可以构成对应像素PXL的有效光源。有效光源可以聚集以构成像素PXL的发光单元EMU。
在本发明中，电路层PCL和/或显示层DPL的配置和布局结构不限于图6a至图10中所示的实施方式，并且可以被不同地改变。此外，电路层PCL和显示层DPL可以设计成彼此相关，或者可以设计成彼此独立，以设计成通过第一接触部分CNT1和第二接触部分CNT2连接。
根据上述实施方式，反射膜RFL可以在像素PXL的发光单元EMU下方，从而确保像素PXL的正面发光效率。例如，由于可以在不在发光元件LD周围形成突出的反射分隔件的情况下确保每个像素PXL的正面发光效率，因此与其中形成突出的反射分隔件的实施方式相比，可以简化制造工艺。在一些实施方式中，因为不出现由于突出的反射分隔件而引起的台阶差，因此可以促进形成发光单元EMU的工艺。
图11a至图11k是示出根据一个实施方式的制造显示设备的方法的剖视图。例如，图11a至图11k依次示出了包括根据图6a和图8a至图8b的实施方式的反射膜RFL的显示设备的制造操作。在图11a至图11k中，示出了与图6a的实施方式对应的截面，并且根据本发明的一个实施方式的制造显示设备的方法将基于在电路层PCL上形成第一绝缘膜INS1、反射膜RFL、第二绝缘膜INS2和显示层DPL的方法。
参考图6a至图11a，在基础层BSL上形成电路层PCL。例如，可以在基础层BSL上在每个像素区域中形成对应像素PXL的电路元件和连接到所述电路元件的导电图案CDP。电路层PCL可以通过典型的背板工艺形成，并且因此，将省略对形成电路层PCL的方法的详细描述。
在一些实施方式中，在后续工艺中将要连接到显示层DPL的导电图案CDP可以形成为包括金属膜MTL和透明导电膜TCL的双膜。因此，可以在导电图案CDP上形成接触部分CNT的工艺中防止导电图案CDP被损坏或者保护导电图案CDP不被损坏。
参考图11b，在电路层PCL上依次形成第一绝缘膜INS1、反射膜RFL和第二绝缘膜INS2。作为示例，可以在电路层PCL上沉积包括无机和/或有机绝缘材料的至少一层绝缘膜以形成第一绝缘膜INS1，并且可以在第一绝缘膜INS1上沉积至少一层金属膜以形成反射膜RFL。第二绝缘膜INS2可以通过在反射膜RFL上施加光敏有机绝缘材料来形成。然而，用于形成第一绝缘膜INS1、反射膜RFL和第二绝缘膜INS2中的每个的材料和/或方法不限于此。
参考图11c，蚀刻第二绝缘膜INS2，使得反射膜RFL在与将要连接到显示层DPL的导电图案CDP(例如，预定的导电图案CDP)对应的接触部分CNT中的每个中暴露。作为示例，可以通过光学工艺蚀刻第二绝缘膜INS2，使得在桥接图案BRP上的第一接触部分CNT1和第二电力线PL2上的第二接触部分CNT2中暴露反射膜RFL。此后，可以通过软烘烤来固化第二绝缘膜INS2。
参考图11d和图11e，通过使用第二绝缘膜INS2作为掩模来依次蚀刻反射膜RFL和第一绝缘膜INS1，使得在每个接触部分CNT中暴露导电图案CDP。例如，可以使用第二绝缘膜INS2作为掩模来依次蚀刻反射膜RFL和第一绝缘膜INS1。
可以使用第二绝缘膜INS2作为掩模通过湿法蚀刻在每个接触部分CNT中使反射膜RFL开口。可以使用第二绝缘膜INS2作为掩模通过干法蚀刻在每个接触部分CNT中使第一绝缘膜INS1开口。
在这种情况下，反射膜RFL可以被过蚀刻成在每个接触部分CNT中开口得比第一绝缘膜INS1和第二绝缘膜INS2宽。因此，可以防止由于反射膜RFL与将要在随后的工艺中形成的第一电极ELT1或第二电极ELT2接触而出现短路缺陷。
参考图11f，对第二绝缘膜INS2执行回流工艺，使得暴露在每个接触部分CNT中的反射膜RFL的外围(例如，外周)被第二绝缘膜INS2覆盖。例如，在反射膜RFL和第一绝缘膜INS1的蚀刻工艺之后，可以通过硬烘烤来固化第二绝缘膜INS2。在这种工艺中，通过使用第二绝缘膜INS2的回流现象，暴露在每个接触部分CNT中的反射膜RFL的外围(例如，外周)可以被第二绝缘膜INS2完全覆盖。
参考图11g至图11k，在第二绝缘膜INS2上形成通过每个接触部分CNT连接到每个导电图案CDP的显示层DPL。
例如，如图11g中所示，可以在第二绝缘膜INS2上在每个像素区域中形成像素电极(例如，第一电极ELT1和第二电极ELT2)。例如，可以在第二绝缘膜INS2上形成透明导电膜，并且然后可以蚀刻透明导电膜以形成每个像素PXL的第一电极ELT1和第二电极ELT2。在这种情况下，可以形成第一电极ELT1和第二电极ELT2，使得第一电极ELT1通过第一接触部分CNT1连接到桥接图案BRP，并且第二电极ELT2通过第二接触部分CNT2连接到第二电力线PL2。当使用透明导电材料形成第一电极ELT1和第二电极ELT2时，存在可以精细地形成精细图案的优点。
此后，如图11h中所示，可以在基础层BSL的包括第一电极ELT1和第二电极ELT2的一个表面上形成包括至少一层有机膜和/或无机层的第三绝缘膜INS3。
此后，如图11i中所示，可以在第三绝缘膜INS3上将发光元件LD(例如，多个发光元件LD)提供给每个像素区域，并且可以在第一电极ELT1和第二电极ELT2之间形成电场。因此，发光元件LD可以在第一电极ELT1和第二电极ELT2之间对准。
此后，如图11j和图11k中所示，可以形成接触电极CNE(例如，第一接触电极CNE1和第二接触电极CNE2)以将发光元件LD连接在第一电极ELT1和第二电极ELT2之间。例如，如图11j中所示，可以蚀刻第三绝缘膜INS3以暴露第一电极ELT1和第二电极ELT2中的每个的一个区域，从而形成与第一电极ELT1和第二电极ELT2对应的接触孔CH。此后，如图11k中所示，可以在第三绝缘膜INS3上形成通过接触孔CH连接到第一电极ELT1和第二电极ELT2的第一接触电极CNE1和第二接触电极CNE2。
在一些实施方式中，当将要形成根据图8b的实施方式的像素PXL时，可以依次形成第一接触电极CNE1、第四绝缘膜INS4和第二接触电极CNE2以将发光元件LD连接在第一电极ELT1和第二电极ELT2之间。
在形成包括第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2的显示层DPL之后，可以在显示层DPL上形成图8a的外涂层OC。
图12是示出根据本发明的一个实施方式的显示区域DA的平面图。例如，与图7相比，图12示出了反射膜RFL的不同实施方式。图13是示出根据本发明的一个实施方式的显示区域DA的剖视图。例如，图13示出了沿图12的线III至III’截取的截面的实施方式。在图12和图13的实施方式中，与图6a至图10的实施方式的组件类似或相同的组件由相同的附图标记表示，并且将省略对其的详细描述。
参考图12和图13，可以在显示区域DA中将反射膜RFL分成多个分割图案。例如，反射膜RFL可以包括在像素区域的外围区域中断开连接并且彼此分离的多个分割图案。作为示例，可以分别在其中形成有第一像素PXL1的第一像素区域PXA1、其中形成有第二像素PXL2的第二像素区域PXA2和其中形成有第三像素PXL3的第三像素区域PXA3中设置第一反射膜图案RFL1、第二反射膜图案RFL2和第三反射膜图案RFL3，并且第一反射膜图案RFL1、第二反射膜图案RFL2和第三反射膜图案RFL3可以彼此分离。为此，可以在限定在相邻像素PXL之间(例如，第一像素PXL1和第二像素PXL2之间)的分离区域SPA(例如，预定的分离区域SPA)中蚀刻反射膜RFL，并且因此可以将反射膜RFL分离成多个分割图案。
分离区域SPA的尺寸和位置可以根据实施方式而不同地改变。例如，每个分割图案可以设置成与设置在每个像素PXL的外围区域中的一个或多个线(例如，第一电力线PL1和/或感测线SENL)重叠或者不与设置在每个像素PXL的外围区域中的一个或多个线(例如，第一电力线PL1和/或感测线SENL)重叠。
在一个实施方式中，设置在与定位在接触部分CNT中的导电图案CDP相同的层处的其它导电图案可以具有与导电图案CDP基本上相同或类似的截面结构。例如，与桥接图案BRP类似，第一电力线PL1可以包括金属膜MTL和透明导电膜TCL。在另一实施方式中，仅设置在接触部分CNT中的导电图案CDP可以形成为多层，并且设置在相同的层处的其余导电图案可以形成为单层。
如上述实施方式中那样，当反射膜RFL被分离成多个分割图案时，可以防止或减少显示面板PNL(参考图3)的变形。例如，即使当反射膜RFL在随后的工艺中因施加到反射膜RFL的热量而变形时，也可以防止显示面板PNL由于反射膜RFL的变形而弯曲。
图14a至图14g是示出根据一个实施方式的制造显示设备的方法的剖视图。例如，图14a至图14g依次示出了根据图12和图13的实施方式的显示设备的制造操作。在图14a至图14g的实施方式中，将省略对与图11a至图11k的实施方式的组件类似或相同的组件的详细描述。
参考图12至图14a，在基础层BSL上依次形成电路层PCL、第一绝缘膜INS1、反射膜RFL和第二绝缘膜INS2。
参考图14b，通过使用半色调掩模，在与每个接触部分CNT(包括桥接图案BRP上的第一接触部分CNT1)对应的分离区域SPA中的每个、每个像素PXL的外围区域和/或相邻像素PXL之间的区域中蚀刻第二绝缘膜INS2。例如，可以在每个接触部分CNT中以第二绝缘膜INS2的整个厚度蚀刻第二绝缘膜INS2，使得反射膜RFL暴露，并且可以在每个分离区域SPA中仅以第二绝缘膜INS2的部分厚度蚀刻第二绝缘膜INS2，使得反射膜RFL不暴露。此后，可以通过软烘烤来固化第二绝缘膜INS2。
参考图14c，通过使用第二绝缘膜INS2作为掩模，依次蚀刻反射膜RFL和第一绝缘膜INS1，使得导电图案CDP暴露在每个接触部分CNT中。在这种情况下，反射膜RFL可以被过蚀刻成在每个接触部分CNT中开口得比第一绝缘膜INS1和第二绝缘膜INS2宽。
参考图14d，对第二绝缘膜INS2执行灰化工艺，以暴露在每个接触部分CNT中的反射膜RFL的开口(图8a和图8b的第一开口OPN1)周围的外围区域(例如，外周区域)，并且同时，也同步地暴露分离区域SPA中的反射膜RFL。
参考图14e，使用第二绝缘膜INS2作为掩模来第二次蚀刻反射膜RFL。例如，使用第二绝缘膜INS2作为掩模通过湿法蚀刻将每个接触部分CNT中的反射膜RFL开口得比灰化的第二绝缘膜INS2宽，并且同时，第二次蚀刻反射膜RFL以在每个分离区域SPA中断开连接。
参考图14f，对第二绝缘膜INS2执行回流工艺，使得暴露在每个接触部分CNT和分离区域SPA中的反射膜RFL的外围(例如，外周)被第二绝缘膜INS2覆盖。
参考图14g，在第二绝缘膜INS2上在每个像素区域中形成包括第一电极ELT1和第二电极ELT2的像素电极。此后，如图11h至图11k中所示，依次执行形成第三绝缘膜INS3的工艺、提供并对准发光元件LD的工艺以及形成接触电极CNE的工艺，从而形成显示层DPL。
根据如上所述的本公开的各种实施方式，反射膜RFL设置在像素PXL的发光单元EMU下方。因此，可以确保像素PXL的正面发光效率。例如，在不在发光元件LD周围形成突出的反射分隔件的情况下，可以确保像素PXL的正面发光效率。
此外，根据本发明的实施方式，在形成用于在各个像素PXL中的电路层PCL和显示层DPL之间的连接的各个接触部分CNT时，使用设置在反射膜RFL上的第二绝缘膜INS2作为掩模依次蚀刻反射膜RFL和反射膜RFL下方的第一绝缘膜INS1。因此，可以减少形成像素PXL所需的掩模的数量。在一些实施方式中，在蚀刻反射膜RFL和第一绝缘膜INS1之后，对第二绝缘膜INS2执行回流工艺以覆盖反射膜RFL的外围，从而防止由于反射膜RFL而引起的短路缺陷。
根据本发明的一些实施方式，通过对应接触部分CNT连接到对应发光单元EMU的导电图案CDP形成为包括金属膜MTL和在金属膜MTL上的透明导电膜TCL的多层，从而防止在对反射膜RFL等执行蚀刻工艺时对暴露在接触部分CNT中的导电图案CDP的损坏。
根据本发明的一个实施方式，除了接触部分CNT之外，反射膜RFL还在每个像素区域的外围区域中断开连接，从而防止显示面板PNL在随后的工艺中变形。
也就是说，根据本发明的实施方式，可以确保包括相应发光元件LD的像素PXL中的每个的正面发光效率，可以通过减少掩模的数量来提高制造效率，并且可以确保接触部分CNT的电稳定性。
图15和图16是各自示出根据本发明的一个实施方式的显示面板PNL的剖视图。例如，图15和图16示出了显示面板PNL的对应于显示区域DA的与图12的线IV-IV’对应的区域的截面的不同实施方式。在一些实施方式中，图15和图16示出了包括根据图12的实施方式的显示区域DA的显示面板PNL，但本发明不限于此。例如，包括根据图7的实施方式的显示区域DA的显示面板PNL也可以包括在图15和图16的实施方式中描述的光控制层LCTL。在图15和图16的实施方式中，与上述实施方式的组件类似或相同的组件由相同的附图标记表示，并且将省略对其的详细描述。
首先，参考图3至图15，显示面板PNL可以包括基础层BSL以及设置在基础层BSL的一个表面上的电路层PCL和/或显示层DPL。显示层DPL可以包括设置在像素PXL中的每个的发射区域EMA中的发光单元EMU，并且还可以包括设置在非发射区域NEA中以便具有与每个发射区域EMA对应的开口的堤BNK。
堤BNK可以设置在发射区域EMA之间的非发射区域NEA中。例如，堤BNK可以在非发射区域NEA中设置成围绕每个发射区域EMA。在一个实施方式中，堤BNK可以设置在第三绝缘膜INS3上，但堤BNK的位置可以根据实施方式而变化。
堤BNK可以形成为限定在向每个像素PXL提供发光元件LD的工艺中应向其提供发光元件LD的每个发射区域EMA的坝结构。例如，每个发射区域EMA可以由堤BNK划分，从而向发射区域EMA提供期望类型和/或数量的发光元件墨水。
堤BNK可以包括至少一种光阻挡材料和/或反射材料，以防止相邻像素PXL之间的光泄漏。例如，堤BNK可以包括选自各种类型的黑矩阵材料中的至少一种黑矩阵材料(例如，当前已知的至少一种光阻挡材料)和/或特定的颜色的滤色器材料。例如，堤BNK可以形成为能够阻挡光的透射的黑色不透明图案。在一个实施方式中，可以在堤BNK的表面(例如，侧壁)上形成反射膜，以便增加每个像素PXL的发光效率。
基础层BSL的其上设置有像素PXL、堤BNK等的一个表面上可以设置有外涂层OC等。外涂层OC可以使基础层BSL的其上设置有像素PXL、堤BNK等的一个表面平坦化。在一个实施方式中，外涂层OC可以包括具有低折射率的填充层，以便增加从像素PXL产生的光的发光效率，但本发明不限于此。
此外，显示面板PNL还可以包括设置在显示层DPL上的光控制层LCTL和上衬底UPL。
光控制层LCTL可以包括滤色器层CFL和颜色转换层CCL中的至少一个。在一个实施方式中，具有低折射率的透光中间层CTL可以选择性地插置在滤色器层CFL和颜色转换层CCL之间，并且透光保护层PRL(或覆盖层)可以选择性地设置在光控制层LCTL的表面上(例如，光控制层LCTL的与基础层BSL的其上设置有像素PXL的一个表面面对的表面)。
滤色器层CFL可以包括与每个像素PXL的颜色对应的滤色器CF。例如，滤色器层CFL可以包括设置在第一像素PXL1上以选择性地透射在第一像素PXL1中产生的光的第一滤色器CF1、设置在第二像素PXL2上以选择性地透射在第二像素PXL2中产生的光的第二滤色器CF2以及设置在第三像素PXL3上以选择性地透射在第三像素PXL3中产生的光的第三滤色器CF3。在一个实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但不限于此。
第一滤色器CF1可以设置在第一像素PXL1和上衬底UPL之间，并且可以包括选择性地透射在第一像素PXL1中产生的第一颜色光的滤色器材料。例如，当第一像素PXL1是红色像素时，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以设置在第二像素PXL2和上衬底UPL之间，并且可以包括选择性地透射在第二像素PXL2中产生的第二颜色光的滤色器材料。例如，当第二像素PXL2是绿色像素时，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以设置在第三像素PXL3和上衬底UPL之间，并且可以包括选择性地透射在第三像素PXL3中产生的第三颜色光的滤色器材料。例如，当第三像素PXL3是蓝色像素时，第三滤色器CF3可以包括蓝色滤色器材料。
滤色器CF之间可以设置有第一光阻挡图案LBP1。例如，第一光阻挡图案LBP1可以设置在非发射区域NEA中，以便与堤BNK重叠。第一光阻挡图案LBP1可以在与每个发射区域EMA对应的区域中开口。
第一光阻挡图案LBP1可以包括选自各种类型的黑矩阵材料中的至少一种黑矩阵材料(例如，当前已知的至少一种光阻挡材料)和/或特定的颜色的滤色器材料。在一些实施方式中，第一光阻挡图案LBP1可以由与堤BNK相同的材料制成，但本发明不限于此。也就是说，第一光阻挡图案LBP1和堤BNK可以包括相同或不同的材料。
颜色转换层CCL(也称为“光转换层”)可以选择性地设置在显示层DPL和滤色器层CFL之间。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射具有相同颜色的光的发光元件LD。作为示例，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射具有约400nm至500nm的波长的蓝色光的蓝色发光元件LD。
在这种情况下，可以将包括至少一种类型的颜色转换颗粒的颜色转换层CCL设置在第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一些像素PXL上。在一个实施方式中，颜色转换颗粒可以是与一颜色(例如，预定的颜色)对应的量子点，但不限于此。在一些实施方式中，当第一像素PXL1、第二像素PXL2和第三像素PXL3包括具有与像素PXL的颜色对应的不同颜色的发光元件LD时，显示层DPL可以不包括颜色转换层CCL。
颜色转换层CCL可以包括设置在第一像素PXL1的发射区域EMA中的第一颜色转换层CCL1(也称为“第一光转换层”或“第一波长转换层”)以及设置在第二像素PXL2的发射区域EMA中的第二颜色转换层CCL2(也称为“第二光转换层”或“第二波长转换层”)。在一些实施方式中，颜色转换层CCL还可以选择性地包括设置在第三像素PXL3的发射区域EMA中的光散射层SCTL(也称为“第三光转换层”)。
在一个实施方式中，第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层SCTL中的每个的表面上可以设置有保护层PTL。保护层PTL可以设置为用于保护第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层SCTL的覆盖层。保护层PTL可以形成为至少一层无机绝缘膜，但本发明不限于此。
第一颜色转换层CCL1可以设置在第一像素PXL1上，以将从第一像素PXL1的发光元件LD发射的光的颜色转换成另一颜色。例如，第一颜色转换层CCL1可以设置在第一像素PXL1的发光元件LD和第一滤色器CF1之间，并且可以包括第一颜色转换颗粒。
作为示例，当设置在第一像素PXL1中的发光元件LD是蓝色发光元件并且第一像素PXL1是红色像素时，第一颜色转换层CCL1可以包括将从蓝色发光元件发射的蓝色光转换成红色光的红色量子点QDr。在这种情况下，第一滤色器CF1可以是红色滤色器。
例如，第一颜色转换层CCL1可以包括分散在诸如透明树脂的基质材料(例如，预定的基质材料)中的多个红色量子点QDr。红色量子点QDr可以吸收蓝色光，并根据能量转变改变波长，以发射约620nm至780nm的波长中的红色光。在一些实施方式中，当第一像素PXL1是不同的像素时，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点。
第二颜色转换层CCL2可以设置在第二像素PXL2上，以将从第二像素PXL2的发光元件LD发射的光的颜色转换成另一颜色。例如，第二颜色转换层CCL2可以设置在第二像素PXL2的发光元件LD和第二滤色器CF2之间，并且可以包括第二颜色转换颗粒。
作为示例，当设置在第二像素PXL2中的发光元件LD是蓝色发光元件并且第二像素PXL2是绿色像素时，第二颜色转换层CCL2可以包括用于将从蓝色发光元件发射的蓝色光转换为绿色光的绿色量子点QDg。在这种情况下，第二滤色器CF2可以是绿色滤色器。
例如，第二颜色转换层CCL2可以包括分散在诸如透明树脂的基质材料(例如，预定的基质材料)中的多个绿色量子点QDg。绿色量子点QDg可以吸收蓝色光并根据能量转变改变波长以发射约500nm至约570nm的波长中的绿色光。在一些实施方式中，当第二像素PXL2是不同的像素时，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点。
光散射层SCTL可以设置在第三像素PXL3上。例如，光散射层SCTL可以设置在第三像素PXL3的发光元件LD和第三滤色器CF3之间。在一些实施方式中，可以省略光散射层SCTL。
根据一些实施方式，当设置在第三像素PXL3中的发光元件LD是蓝色发光元件并且第三像素PXL3是蓝色像素时，可以选择性地设置光散射层SCTL，以便有效地利用从蓝色发光元件发射的光。光散射层SCTL可以包括至少一种类型的光散射颗粒SCT。在这种情况下，第三滤色器CF3可以是蓝色滤色器。
例如，光散射层SCTL可以包括分散在基质材料(例如，预定的基质材料)中的多个光散射颗粒SCT。作为示例，光散射层SCTL可以包括钛氧化物(TiOx)(诸如，二氧化钛(TiO2))或二氧化硅的光散射颗粒SCT，但本发明限于此。在一些实施方式中，光散射颗粒SCT不必仅设置在第三像素PXL3上。作为示例，第一颜色转换层CCL1和/或第二颜色转换层CCL2还可以选择性地包括光散射颗粒SCT。
根据一些实施方式，在可见光区间内的具有相对短波长的蓝色光可以入射到红色量子点QDr和绿色量子点QDg中的每个上，从而增加红色量子点QDr和绿色量子点QDg的吸收系数。因此，最终可以提高从第一像素PXL1和第二像素PXL2发射的光的效率，并且还可以确保良好的颜色再现性。在一些实施方式中，当使用相同颜色的发光元件LD(例如，蓝色发光元件LD)形成第一像素PXL1、第二像素PXL2和第三像素PXL3的发光单元EMU时，可以提高显示设备的制造效率。
第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层SCTL之间可以设置有第二光阻挡图案LBP2。例如，第二光阻挡图案LBP2可以设置在非发射区域NEA中，以便与第一光阻挡图案LBP1和堤BNK重叠。作为示例，第二光阻挡图案LBP2可以设置在第一光阻挡图案LBP1和堤BNK之间。第二光阻挡图案LBP2可以在与每个发射区域EMA对应的区域中开口。
第二光阻挡图案LBP2可以包括选自各种类型的黑矩阵材料中的至少一种黑矩阵材料(例如，当前已知的至少一种光阻挡材料)和/或特定的颜色的滤色器材料。在一些实施方式中，第二光阻挡图案LBP2可以由与第一光阻挡图案LBP1和/或堤BNK相同的材料制成，但本发明不限于此。也就是说，第一光阻挡图案LBP1、第二光阻挡图案LBP2和/或堤BNK可以包括相同或不同的材料。
上衬底UPL(也称为“封装衬底”或“滤色器衬底”)可以设置在其上设置有像素PXL等的基础层BSL上。在一个实施方式中，光控制层LCTL等可以设置在上衬底UPL的与像素PXL面对的一个表面上。
上衬底UPL可以是刚性或柔性衬底(或膜)。在一个实施方式中，当上衬底UPL是刚性衬底时，上衬底UPL可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和晶体玻璃衬底中的一种。在另一实施方式中，当上衬底UPL是柔性衬底时，上衬底UPL可以是膜衬底和包括聚合物有机材料的塑料衬底中的一种。在一些实施方式中，上衬底UPL可以包括玻璃纤维增强塑料(FRP)。
在一些实施方式中，图15示出了其中上衬底UPL设置在其上设置有像素PXL的基础层BSL上的实施方式，但本发明不限于此。例如，光控制层LCTL(例如，颜色转换层CCL和/或滤色器层CFL)的至少一部分可以设置在基础层BSL的其上设置有像素PXL的一个表面上，并且基础层BSL的一个表面可以使用薄膜封装层等密封。
参考图3至图16，显示面板PNL(或显示层DPL)还可以包括形成在其中形成每个像素PXL的电极和发光元件LD、堤BNK等的显示区域DA上的第四绝缘膜INS4。光控制层LCTL和封装层ENC可以依次形成在基础层BSL的其上形成有第四绝缘膜INS4的一个表面上。在这种情况下，显示面板PNL可以不包括上衬底UPL。
第四绝缘膜INS4可以选择性地形成在其中形成每个像素PXL的电极和发光元件LD以及堤BNK的显示区域DA上。第四绝缘膜INS4可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第四绝缘膜INS4可以包括各种类型的有机/无机绝缘材料，诸如硅氮化物(SiNx)、硅氧化物(SiOx)和铝氧化物(AlxOy)。在一些实施方式中，第四绝缘膜INS4可以形成为单层或多层。
在一个实施方式中，第四绝缘膜INS4可以仅包括无机层，并且可以具有根据电极、绝缘层和/或其下方的堤BNK的表面轮廓。在另一实施方式中，第四绝缘膜INS4可以包括有机层，并且可以使基础层BSL的其上形成有堤BNK等的一个表面平坦化。在又一实施方式中，可以通过在堤BNK上去除而仅在发射区域EMA中形成第四绝缘膜INS4。
光控制层LCTL可以包括颜色转换层CCL和滤色器层CFL中的至少一个。颜色转换层CCL可以包括形成在其中选择性地设置第四绝缘膜INS4的发射区域EMA中的第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层SCTL。在一个实施方式中，当第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层SCTL的形成区域可以被堤BNK充分地分割时，图15的实施方式中描述的第二光阻挡图案LBP2可以被省略或者与堤BNK成一体。在另一实施方式中，第二光阻挡图案LBP2可以形成在堤BNK上。
在一个实施方式中，外涂层OC可以形成在颜色转换层CCL上，并且滤色器层CFL可以形成在外涂层OC上。在另一实施方式中，可以首先在基础层BSL的一个表面上形成外涂层OC，并且可以在外涂层OC上形成颜色转换层CCL和滤色器层CFL。
封装层ENC可以设置在基础层BSL的其上形成有像素PXL和光控制层LCTL的一个表面上。
封装层ENC可以是单层或多层薄膜封装层。当封装层ENC是多层薄膜封装层时，封装层ENC可以包括无机层和/或有机层。例如，封装层ENC可以具有其中依次堆叠无机膜、有机膜和无机膜的多层结构。封装层ENC可以保护像素PXL免受外部空气和湿气的影响。
已经根据实施方式具体描述了本发明的技术精神，但应当注意，提供实施方式是为了描述本发明，而不是为了限制本发明。此外，本领域技术人员将理解，在不背离本发明的范围和精神的情况下，可以进行各种修改。
本发明的范围不限于在说明书的详细描述中所描述的细节，而是应当由权利要求来限定。此外，应当理解，从权利要求及其等同的含义和范围构想的所有修改和实施方式包括在本发明的范围内。

Claims (20)

1.显示设备，包括：
基础层，包括显示区域；
电路层，包括设置在所述显示区域的像素区域中的导电图案；
第一绝缘膜，设置在所述电路层上，所述第一绝缘膜在所述导电图案上的接触部分中开口；
反射膜，设置在所述第一绝缘膜上并且包括与所述接触部分对应的第一开口；
第二绝缘膜，设置在所述反射膜上并且包括与所述第一开口重叠的第二开口；以及
显示层，设置在所述第二绝缘膜上，通过所述接触部分连接到所述导电图案，并且包括与所述反射膜重叠的第一电极、第二电极和发光元件，
其中，在所述接触部分中，所述第一开口具有比所述第二开口大的宽度，以及
其中，所述第二绝缘膜的所述第二开口周围的外周区域覆盖所述反射膜的所述第一开口周围的外周区域。
2.根据权利要求1所述的显示设备，其中，在所述接触部分中，所述第二绝缘膜完全覆盖所述反射膜的包括所述反射膜的侧表面的表面。
3.根据权利要求1所述的显示设备，其中，所述导电图案形成为包括金属膜和在所述金属膜上的透明导电膜的多层图案。
4.根据权利要求3所述的显示设备，其中，在所述接触部分中，所述第一电极与所述透明导电膜的上表面接触以连接到所述导电图案。
5.根据权利要求1所述的显示设备，其中，所述反射膜形成为包括至少一种类型的金属或合金的金属膜。
6.根据权利要求1所述的显示设备，其中，所述反射膜包括多个第一开口，所述多个第一开口与定位在相应像素区域中的相应接触部分对应，以及
所述第二绝缘膜包括多个第二开口，所述多个第二开口在所述多个第一开口所处的所有点处分别与所述多个第一开口重叠。
7.根据权利要求1所述的显示设备，其中，与所述第一绝缘膜和所述反射膜相比，所述第二绝缘膜在所述接触部分中开口成具有平缓的斜率。
8.根据权利要求1所述的显示设备，其中，所述反射膜完全覆盖所述第一电极和所述第二电极中的每个的至少一个区域以及其中定位有所述发光元件的发射区域的下部部分。
9.根据权利要求8所述的显示设备，其中，所述第一电极和所述第二电极中的每个包括透明导电材料。
10.根据权利要求1所述的显示设备，其中，所述第一电极和所述第二电极在所述第二绝缘膜上彼此间隔开，以及
其中，所述发光元件在所述第一电极与所述第二电极之间对准。
11.根据权利要求10所述的显示设备，其中，所述显示层还包括：
第一接触电极，将所述发光元件的第一端部连接到所述第一电极；以及
第二接触电极，将所述发光元件的第二端部连接到所述第二电极。
12.根据权利要求1所述的显示设备，其中，所述电路层包括在相应像素区域中的电路元件和线，以及
所述导电图案包括将所述电路元件和所述第一电极中的至少一个连接的桥接图案以及连接到所述第二电极的电力线中的至少一个。
13.根据权利要求12所述的显示设备，其中，所述接触部分包括第一接触部分和第二接触部分中的至少一个，所述第一接触部分在所述桥接图案上并且将所述桥接图案和所述第一电极连接，所述第二接触部分在所述电力线上并且将所述电力线和所述第二电极连接。
14.根据权利要求1所述的显示设备，其中，所述反射膜包括在所述像素区域的外围区域处断开连接以彼此分离的多个分割图案。
15.制造显示设备的方法，所述方法包括：
在基础层上形成电路层，所述电路层包括像素的电路元件和连接到所述电路元件的导电图案；
在所述电路层上依次形成第一绝缘膜、反射膜和第二绝缘膜；
蚀刻所述第二绝缘膜，使得所述反射膜暴露在与所述导电图案对应的接触部分中；
使用所述第二绝缘膜作为掩模依次蚀刻所述接触部分中的所述反射膜和所述第一绝缘膜，使得所述导电图案暴露；
对所述第二绝缘膜执行回流工艺，以在所述接触部分中用所述第二绝缘膜覆盖所述反射膜的外周；以及
在所述第二绝缘膜上形成通过所述接触部分连接到所述导电图案的显示层。
16.根据权利要求15所述的方法，其中，依次蚀刻所述反射膜和所述第一绝缘膜包括：
使用所述第二绝缘膜作为所述掩模，通过湿法蚀刻来蚀刻所述反射膜；以及
使用所述第二绝缘膜作为所述掩模，通过干法蚀刻来蚀刻所述第一绝缘膜。
17.根据权利要求16所述的方法，其中，在蚀刻所述反射膜时，所述反射膜被过蚀刻以使得所述反射膜具有比所述第二绝缘膜大的开口。
18.根据权利要求15所述的方法，其中，蚀刻所述第二绝缘膜包括：使用半色调掩模在所述接触部分中以所述第二绝缘膜的整个厚度蚀刻所述第二绝缘膜以使得所述反射膜暴露在所述接触部分中以及在所述像素的外围区域中以所述第二绝缘膜的部分厚度蚀刻所述第二绝缘膜。
19.根据权利要求18所述的方法，还包括：在依次蚀刻所述反射膜和所述第一绝缘膜与对所述第二绝缘膜执行所述回流工艺之间，对所述第二绝缘膜执行灰化工艺，以在所述像素的所述外围区域中暴露所述反射膜；以及
使用所述第二绝缘膜作为所述掩模通过湿法蚀刻来第二次蚀刻所述反射膜，使得所述反射膜在所述像素的所述外围区域中断开连接。
20.根据权利要求15所述的方法，其中，形成所述显示层包括：
在所述第二绝缘膜上形成通过相应接触部分连接到相应导电图案的第一电极和第二电极；
在所述第一电极和所述第二电极之间对准发光元件；以及
将所述发光元件连接在所述第一电极和所述第二电极之间。
CN202180066416.1A 2020-09-28 2021-09-23 显示设备及其制造方法 Pending CN116210085A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200126343A KR20220043993A (ko) 2020-09-28 2020-09-28 표시 장치 및 그의 제조 방법
KR10-2020-0126343 2020-09-28
PCT/KR2021/012949 WO2022065873A1 (ko) 2020-09-28 2021-09-23 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN116210085A true CN116210085A (zh) 2023-06-02

Family

ID=80821463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180066416.1A Pending CN116210085A (zh) 2020-09-28 2021-09-23 显示设备及其制造方法

Country Status (4)

Country Link
US (1) US20220102422A1 (zh)
KR (1) KR20220043993A (zh)
CN (1) CN116210085A (zh)
WO (1) WO2022065873A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220034267A (ko) 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치
JP2022078757A (ja) * 2020-11-13 2022-05-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
KR20230145635A (ko) 2022-04-08 2023-10-18 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20230169542A (ko) * 2022-06-08 2023-12-18 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111464B2 (en) * 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
KR20170026958A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시장치
JP2017062941A (ja) * 2015-09-25 2017-03-30 ソニー株式会社 表示装置及びその製造方法
KR102631259B1 (ko) * 2016-09-22 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
US10892297B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
KR20220016345A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 저굴절층 및 표시 장치
US20230066558A1 (en) * 2021-08-31 2023-03-02 Nanosys, Inc. Light emitting diode with conductive encapsulation and method of making thereof

Also Published As

Publication number Publication date
WO2022065873A1 (ko) 2022-03-31
US20220102422A1 (en) 2022-03-31
KR20220043993A (ko) 2022-04-06

Similar Documents

Publication Publication Date Title
CN116210085A (zh) 显示设备及其制造方法
CN116057720A (zh) 显示装置
CN117242576A (zh) 显示装置
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
CN117616579A (zh) 像素和具有该像素的显示装置
CN116457939A (zh) 显示装置
EP3961708A1 (en) Pixel and display device including the same
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
US11785824B2 (en) Display device and manufacturing method thereof
CN116075935A (zh) 像素和包括该像素的显示装置
US20230335694A1 (en) Display device
CN114068633A (zh) 低折射层及显示装置
US11626537B2 (en) Pixel and display device having the same
US20220045244A1 (en) Light emitting element, display device using the same, and method of fabricating display device
CN114156310A (zh) 显示装置
CN116490975A (zh) 像素、包括其的显示设备和制造显示设备的方法
CN116457940A (zh) 显示装置
CN113745281A (zh) 像素及包括其的显示设备
KR20220021084A (ko) 표시 장치 및 그 제조 방법
US11967590B2 (en) Display device
US20230206836A1 (en) Display device
US20230091726A1 (en) Display device
KR20220080814A (ko) 화소 및 이를 포함한 표시 장치
CN116264264A (zh) 显示装置
CN117276249A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination