TW202315161A - 發光元件、包含該發光元件的顯示裝置以及發光元件的製造方法 - Google Patents

發光元件、包含該發光元件的顯示裝置以及發光元件的製造方法 Download PDF

Info

Publication number
TW202315161A
TW202315161A TW111126747A TW111126747A TW202315161A TW 202315161 A TW202315161 A TW 202315161A TW 111126747 A TW111126747 A TW 111126747A TW 111126747 A TW111126747 A TW 111126747A TW 202315161 A TW202315161 A TW 202315161A
Authority
TW
Taiwan
Prior art keywords
layer
light emitting
emitting element
electrode
semiconductor layer
Prior art date
Application number
TW111126747A
Other languages
English (en)
Inventor
金炯碩
金詩聖
李種璡
李東彦
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202315161A publication Critical patent/TW202315161A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種發光元件，包括第一半導體層；發射層，設置在該第一半導體層上；第二半導體層，設置在該發射層上；電極層，設置於該第二半導體層上；以及絕緣膜，圍繞該第一半導體層、該發射層和該第二半導體層的複數個側表面，並且圍繞在該發光元件的設置有該電極層的端部處的該電極層的一部分，該電極層包括：第一表面，鄰近該第二半導體層；第二表面，相對於該第一表面，並且該第二表面的寬度小於該第一表面的寬度；以及側表面，連接該第一表面和該第二表面，並且該側表面相對於該電極層的該第一表面具有在約75°至約90°的範圍內的傾角。

Description

發光元件、包含該發光元件的顯示裝置以及發光元件的製造方法
相關申請的交叉引用：
本申請根據專利法主張於2021年8月30日向韓國智慧財產局提交的韓國專利申請第10-2021-0115118號的優先權及權益，其全部內容通過引用合併於此。
多個實施例係關於一種發光元件、包含該發光元件的顯示裝置以及發光元件的製造方法。
最近，對資訊顯示器的興趣正在增加。因此，對顯示裝置的研究和開發正在不斷地進行。
應當理解，本技術部分的背景部分旨在為理解該技術提供有用的背景。然而，技術部分的該背景可以進一步包括不屬於本發明所屬領域中具有通常知識者在本說明書揭露的主題的相應有效申請日期之前已知或理解的內容的一部分的想法、概念或認知。
本揭露提供了一種可以防止短路缺陷的發光元件、一包括其之顯示裝置以及該發光元件的製造方法。
本發明的目的不限於上述目的，其他未提及的技術目的，本發明所屬領域中具有通常知識者可以通過以下描述清楚地理解。
根據一實施例，一種發光元件可以包括：一第一半導體層；一發射層，設置在該第一半導體層上；一第二半導體層，設置在該發射層上；一電極層，設置於該第二半導體層上；以及一絕緣膜，圍繞該第一半導體層、該發射層和該第二半導體層的複數個側表面，並且圍繞在該發光元件的設置有該電極層的一端部處的該電極層的一部分，該電極層可以包括：一第一表面，鄰近該第二半導體層；一第二表面，相對於該第一表面，並且該第二表面的一寬度小於該第一表面的一寬度；以及一側表面，連接該第一表面和該第二表面，並且該側表面相對於該電極層的該第一表面具有在約75°至約90°的一範圍內的一傾角。
該絕緣膜可以完全圍繞該發射層和該第二半導體層的複數個側表面。
該電極層可以直接接觸該電極層的該第一表面上的該第二半導體層。
該絕緣膜可以圍繞該電極層的位於該電極層的該第一表面周圍的該側表面的一部分，並且可以暴露該電極層的該第二表面和該電極層的該側表面的一剩餘部分。
該絕緣膜可以暴露該第一半導體層的一下表面。
該絕緣膜可以在該發光元件的該端部具有一均勻的厚度。
該絕緣膜可以在圍繞該第一半導體層、該發射層和該第二半導體層的一部分具有與該第一半導體層、該發射層和該第二半導體層的每個側表面的一形狀相對應的一表面輪廓。
該絕緣膜可以具有與該發光元件的該端部的該電極層的該側表面的一形狀相對應的一表面輪廓。
該絕緣膜可以具有在該發光元件的該端部處逐漸改變的一厚度。
該絕緣膜可以具有從該發光元件的該端部向該發射層增加的一厚度。
該第一半導體層可以包括與該發射層相鄰之一第一部分以及不包括該第一部分的一第二部分，以及該第一部分的一寬度大於該第二部分的一寬度。
該絕緣膜的圍繞該第一半導體層的該第二部分的一部分的厚度可以大於該絕緣膜的圍繞該第一半導體層的該第一部分的一部分的厚度。
該絕緣膜在對應於該電極層的該第一表面的一部分可以具有約10nm或以上的厚度。
根據一實施例，一種顯示裝置可以包括：一像素，可以包括：一第一電極；一第二電極；以及一發光元件，可以包括：一第一端部，電性連接至該第一電極；以及一第二端部，電性連接到該第二電極。該發光元件可以包括：一第一半導體層、一發射層、一第二半導體層和一電極層，沿著該發光元件的該第二端部至該第一端部的一方向依次設置；以及一絕緣膜，圍繞該第一半導體層、該發射層、該第二半導體層和該電極層的複數個側表面。該電極層可以包括：一第一表面，鄰近該第二半導體層；一第二表面，相對於該第一表面，並且該第二表面的一寬度小於該第一表面的一寬度；以及一側表面，連接該第一表面和該第二表面，並且該側表面相對於電極層的該第一表面具有在約75°至約90°的一範圍內的一傾角。
該絕緣膜可以完全圍繞該發射層和該第二半導體層的該複數個側表面。
該電極層可以直接接觸該第一表面上的該第二半導體層。該絕緣膜可以圍繞該電極層的位於該電極層的該第一表面周圍的該側表面的一部分，並且可以暴露該電極層的該第二表面和該電極層的該側表面的一剩餘部分。
根據一實施例，一種發光元件的製造方法可以包括：在一基板上依序形成一第一半導體層、一發射層、一第二半導體層及一電極層；在該電極層上依次形成一光罩層和一蝕刻圖案；通過使用該光罩層和該蝕刻圖案的一蝕刻製程(etching process)將包括該第一半導體層、該發射層、該第二半導體層和該電極層的一層疊體進行圖案化為一棒狀；在該第一半導體層、該發射層、該第二半導體層和該電極層的複數個側表面形成一絕緣膜；以及將該發光元件與該基板分離。在棒狀的該層疊體進行圖案化的過程中，可以蝕刻該電極層，使得該電極層的一側表面相對於該基板具有約75°至約90°的一範圍內的一傾角。
該光罩層可以形成為具有約2μm或以上的一厚度。
該形成該光罩層可以包括：在該電極層上形成一厚度為約2μm或以上的一第一光罩層；以及使用與該第一光罩層不同的一材料在該第一光罩層上形成厚度為約160nm或以上的一第二光罩層。
該形成該絕緣膜的步驟可以包括：在包括該層疊體的該基板的一整個表面上形成該絕緣膜；以及蝕刻該絕緣膜，以暴露該電極層的一上表面。
其他實施例包括在詳細描述和圖式中。
多個實施例提供了一種發光元件，其可以包括沿一個方向依序設置和/或堆疊的一第一半導體層、一發射層、一第二半導體層和一電極層，以及圍繞第一半導體層、發射層、第二半導體層和電極層的側表面的絕緣膜，其中電極層的側表面可以具有範圍從大約75°到大約90°的傾角。實施例提供一種包括該發光元件的顯示裝置以及該發光元件的製造方法。
根據實施例，甚至可以在該電極層周圍形成具有一足夠厚度的一絕緣膜。例如：該絕緣膜可以形成為具有足夠的厚度，以包括在隨後的製程中可能在該電極層和與電該極層相鄰的該第二半導體層周圍發生的一過蝕刻餘量(over-etching margin)。
因此，即使在一像素製程或類似製程中對該發光元件的該絕緣膜的一部分進行蝕刻，該絕緣膜也可以穩定地圍繞該第二半導體層而保留在該發光元件的一表面上。因此，可以防止通過該發光元件的短路缺陷。
本揭露的實施例的效果不限於以上所述的內容，並且在說明書中包括更多的各種效果。
由於本發明可以進行各種修改並具有各種形式，以下將詳細說明和描述實施例。在以下描述中，單數形式包括複數形式，除非上下文清楚地表明僅單數形式。例如：如本說明書所用，單數形式「一(a)」、「一(an)」及「該(the)」旨在包括複數形式，除非上下文另有明確指示。
本揭露不限於下文公開的實施例並且可以以各種形式實施。以下公開的各實施例可以單獨實施，也可以與至少一個其他實施例結合實施。
為了清楚地說明本發明，一些與本發明的特徵不直接相關的元件可能會從圖式中省略。對於整個圖式中相同或相似的元件，將盡可能給予相同的元件標記和編號，並省略重複描述。
在圖式中，為了便於描述和清楚起見，元件的尺寸、厚度、比率和尺寸可能被誇大。相同的數字始終表示相同的元素。
在說明書和申請專利範圍中，出於其含義和解釋的目的，術語「和/或(and/or)」旨在包括術語「和(and)」和「或(or)」的任何組合。例如：「A和/或B」可以理解為表示「A、B或A和B」。術語「和」和「或」可以結合或分離的意義使用，並且可以理解為等同於「和/或」。
在說明書和申請專利範圍中，出於其含義和解釋的目的，短語「至少一個(at least one)」旨在包括「至少一個選自以下」的含義。例如：「A和B中的至少一個」可以理解為表示「A、B或A和B」。
應當理解，儘管術語「第一(first)」、「第二(second)」等在本說明書中可以用來描述各種元件，但是這些元件不應受到這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開來。例如：在不脫離本揭露的教示的情況下，第一元件可以被稱為第二元件，並且類似地，第二元件可以被稱為第一元件。
出於說明性目的，本說明書可以使用空間相關術語「下(below)」、「下(beneath)」、「下(lower)」、「上(above)」、「上(upper)」等從而說明圖式中所示的一個元件與另一個元件的關係。應當理解，除了圖式中描繪的方向之外，空間相對術語旨在涵蓋裝置在使用或操作中的不同方向。例如：如果圖式中的設備被翻轉，則被說明為在其他元件或特徵「下方」或「之下」的元件將被定向為在其他元件或特徵「之上」。因此，說明性術語「下方」可以包含上方及下方兩個方位。該裝置也可以在其他方向上定向，因此空間相關術語可以根據方向不同地解釋。
術語「重疊(overlap)」或「重疊(overlapped)」意味著第一對象可以在第二對象的上方或下方或側表面，反之亦然。此外，術語「重疊」可包括層、層疊、面或面向、延伸超過、覆蓋或部分覆蓋或本發明所屬領域中具有通常知識者將理解和瞭解的任何其他合適的術語。
當一個元件被描述為「不重疊(not overlapping)」或「不重疊(to not overlap)」另一個元件時，這可能包括元件彼此間隔開、彼此偏移、或彼此分開或任何其他合適的術語本發明所屬領域中具有通常知識者可以理解和瞭解。
術語「面對(face)」和「面對(facing)」意味著第一元件可以直接或間接地與第二元件相對。在第三元件介於第一元件和第二元件之間的情況下，第一元件和第二元件可以理解為彼此間接地相對，儘管仍然相對於彼此。
當在本說明書中使用時，術語「包含(comprises)」、「包含(comprising)」、「包含(includes)」及/或「包含(including)」、「具有(has)」、「具有(have)」和/或「具有(having)」及其變體指定所陳述的特徵、整體、步驟、操作、元件、組件，及/或組合存在，但不排除一個或多個其他特徵、整體、步驟、操作、元件、組件，及/或組合的存在或添加。
短語「在平面圖中(in a plan view)」是指從上方觀察對象物，短語「在示意性截面圖中(in a schematic cross-sectional view)」是指從側表面觀察對象物的縱切剖面。
如本說明書所用，「大約(about)」或「大約(approximately)」包括該值，並且意味著在由本發明所屬領域中具有通常知識者確定的特定值的可接受偏差範圍內，考慮了有問題的測量和與特定量測量相關的誤差(即測量系統的限制)。例如：「大約」可以表示在一個或多個標準偏差內，或在該值的±30%、20%、10%、5%內。
除非另有定義，用於本文的所有用語(包括技術及科學用語)的意義與本披露所屬的領域具有通常知識者理解的共同意義相同。應進一步理解的是，用語，例如那些在常用字典中定義的用語應解釋為具有與它們在相關技術和本發明揭露的上下文的含義一致，以及不會被解釋為理想化的或過於形式意義，除非在本文明確定義。
在描述實施例中，術語「連接(connection)(或耦合(coupling))」可以綜合表示物理和/或電性連接(或耦合)。可以綜合表示直接連接(或耦合)和間接連接(或耦合)，也可以綜合表示整體連接(或耦合)和非整體連接(或耦合)。
第1圖示出了根據一實施例的發光元件LD的示意性立體圖，第2圖示出了根據一實施例的發光元件LD的示意性截面圖。例如：第2圖示出了對應於第1圖中的直線I-I'的發光元件LD的橫截面的實施例。
請參照第1圖和第2圖，發光元件LD可以包括沿單一方向或一方向(例如：長度方向或厚度方向)彼此依序設置及/或層疊的第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL。在一實施例中，發光元件LD可進一步包含至少一其他半導體層(例如：至少一其他半導體層設置於發射層EML上方及/或下方)及/或至少一電極層(例如：電極層設置在第一半導體層SCL1周圍)。
在一實施例中，發光元件LD可以設置成棒狀。在描述一實施例時，棒狀可以包括各種類型的棒狀(rod-like shape)或長條形狀(bar-like shape)，包括圓柱狀或多邊形柱狀，並且其橫截面的形狀不受特別限制。在一實施例中，發光元件LD的長度L可以大於或多於其直徑D(或其橫截面的寬度)。應當理解，本說明書所公開的形狀可以包括與這些形狀實質上相同或相似的形狀。
發光元件LD可以包括彼此相對的第一端部EP1和第二端部EP2。例如：發光元件LD可以在其長度方向(或厚度方向)的兩端包括第一端部EP1和第二端部EP2。發光元件LD的第一端部EP1可以包括發光元件LD的第一基面(例如：上表面)和/或其周圍區域。發光元件LD的第二端部EP2可以包括發光元件LD的第二基面(例如：下表面)和/或其周圍區域。
在一實施例中，可以在從發光元件LD的第二端部EP2到第一端部EP1的方向上依次設置第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL。例如：電極層ETL可以設置在發光元件LD的第一端部EP1，而第一半導體層SCL1(或與第一半導體層SCL1相鄰且電性連接到第一半導體層SCL1的另一電極層)可以設置在發光元件LD的第二端部EP2上。
發光元件LD可以進一步包括絕緣膜INF，絕緣膜INF覆蓋或重疊第一半導體層SCL1、發射層EML和第二半導體層SCL2的側表面，絕緣膜INF可以至少部分地覆蓋或重疊電極層ETL的側表面。例如：絕緣膜INF可以在第一端部EP1處圍繞電極層ETL的一部分。例如：絕緣膜INF可以包圍電極層ETL的側表面S3的一部分(例如：下層)，也可以不包圍電極層ETL的側表面S3的剩餘部分(例如：上層)。
第一半導體層SCL1可以包括第一導電類型的半導體層，該第一導電類型的半導體層包括第一導電類型的摻雜劑。例如：第一半導體層SCL1可以是包括N型摻雜劑的N型半導體層。
在一實施例中，第一半導體層SCL1可以包括基於氮化物半導體材料(nitride-based semiconductor material)或基於磷化物半導體材料(phosphide-based semiconductor material)。例如：第一半導體層SCL1可以包括GaN、AlGaN、InGaN、AlInGaN、AlN和InN中的至少一種的基於基於氮化物半導體材料，或包括GaP、GaInP、AlGaP、AlGaInP、AlP和InP中的至少一種的基於磷化物半導體材料。在一實施例中，在本揭露的精神和範圍內，第一半導體層SCL1可以包括例如Si、Ge、Sn等的N型摻雜劑，第一半導體層SCL1中含有的材料不限於此，並且可以使用各種材料來形成第一半導體層SCL1。
發射層EML(也稱為「主動層(active layer)」)可以設置在第一半導體層SCL1上，發射層EML可以包括單量子阱或多量子阱(QW)結構。在向發光元件LD的兩端施加閾值電壓以上的電壓的情況下，電子電洞對在發射層EML中重新結合時可以發光。
在一實施例中，發射層EML可以發射可見光波段的光，例如：約400nm至約900nm範圍內的波段的光。例如：發射層EML可以發射波長範圍為約450nm至約480nm的藍光、波長範圍為約480nm至約560nm的綠光或波長範圍為約620nm的紅光至約750nm，可以改變由發射層EML產生的光的顏色和/或波長帶。
在一實施例中，發射層EML可以包括基於氮化物半導體材料或基於磷化物半導體材料。例如：發射層EML可以包括GaN、AlGaN、InGaN、InGaAlN、AlN、InN和AlInN中的至少一種的基於氮化物的半導體材料，或包括GaP、GaInP、AlGaP、AlGaInP、AlP和InP中的至少一種的基於磷化物半導體材料，發射層EML中含有的材料不限於此，並且可以使用各種材料來形成發射層EML。
在一實施例中，發射層EML可以包括與光的顏色(或波長帶)有關的元素，並且可以通過調整該元素的含量和/或組成比來控制在發射層EML中產生的光的顏色。例如：發射層EML可以形成為具有多層結構，其中GaN層和InGaN層彼此交替和/或重複地堆疊，並且它可以根據其發出特定或給定顏色的光。InGaN層中包含的銦(In)的含量和/或組成比。因此，可以通過調整發射層EML中包含的銦(In)的含量和/或組成比來製造期望顏色的發光元件LD。
第二半導體層SCL2可以設置在發射層EML上。第二半導體層SCL2可以包括第二導電類型的半導體層，該第二導電類型的半導體層包括第二導電類型的摻雜劑。例如：第二半導體層SCL2可以是包括P型摻雜劑的P型半導體層。
在一實施例中，第二半導體層SCL2可以包括基於氮化物半導體材料或基於磷化物半導體材料。例如：第二半導體層SCL2可以包括GaN、AlGaN、InGaN、AlInGaN、AlN和InN中的至少一種基於氮化物半導體材料，或者包括GaP、GaInP、AlGaP、AlGaInP、AlP和InP中的至少一種基於磷化物半導體材料。在一實施例中，第二半導體層SCL2可以包括例如Mg的P型摻雜劑。第二半導體層SCL2中包含的材料不限於此，可以使用各種材料來形成第二半導體層SCL2。
在一實施例中，第一半導體層SCL1和第二半導體層SCL2可以包括相同的半導體材料，但可以包括不同導電類型的摻雜劑。在一實施例中，第一半導體層SCL1和第二半導體層SCL2可以包括不同的半導體材料，並且可以包括不同導電類型的摻雜劑。
在一實施例中，第一半導體層SCL1和第二半導體層SCL2可以在發光元件LD的長度方向上具有不同的長度(或厚度)。例如：，第一半導體層SCL1可以沿著發光元件LD的長度方向具有比第二半導體層SCL2更長的長度(或更厚的厚度)。因此，與第二端部EP2 (例如：N型端部)相比，發射層EML可以更靠近第一端部EP1 (例如：P型端部)。
電極層ETL可以設置在第二半導體層SCL2上。例如：電極層ETL可以形成在或直接形成在第二半導體層SCL2上，以與第一表面S1上的第二半導體層SCL2接觸。在一實施例中，電極層ETL和第二半導體層SCL2可以在接合表面處具有彼此對應的寬度和/或表面積。例如：電極層ETL和第二半導體層SCL2在接合表面處可以具有相同的寬度和/或表面積，並且可以具有實質上相同的橫截面。
電極層ETL可以保護第二半導體層SCL2，並且可以形成用於容易地將第二半導體層SCL2連接到電極或導線的電極。例如：電極層ETL可以是歐姆接觸電極或肖特基接觸電極。
在一實施例中，電極層ETL可以包括金屬或金屬氧化物。例如：電極層ETL可以通過單獨使用或混合金屬例如鉻(Cr)、鈦(Ti)、鋁(Al)、金(Au)、鎳(Ni)或銅(Cu)及其氧化物或其合金來形成；以及例如氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦錫鋅(ITZO)、氧化鋅(ZnO)、氧化銦(In 2O 3)等透明導電材料。形成電極層ETL的材料不限於此，可以使用各種導電材料來形成電極層ETL。
在一實施例中，電極層ETL可以是實質上透明的。因此，由發光元件LD產生的光可以穿過電極層ETL，以從發光元件LD的第一端部EP1發射。
電極層ETL可以包括彼此相對的第一表面S1(例如：電極層ETL的下表面)和第二表面S2(例如：電極層ETL的上表面)。電極層ETL可以包括連接第一表面S1和第二表面S2的側表面S3(也被稱為電極層ETL的「第三表面」)。
在一實施例中，電極層ETL的第一表面S1和第二表面S2可以具有不同的寬度和/或面積。例如：電極層ETL的第二表面S2可以具有比電極層ETL的第一表面S1更小的(例如：小於或更窄)寬度和/或面積。例如：電極層ETL的第一表面S1可以具有第一寬度W1，電極層ETL的第二表面S2可以具有小於(或小於)第一寬度W1的第二寬度W2，並且面積小於(或小於)第一表面S1。
在一實施例中，電極層ETL的側表面S3可以具有相對於電極層ETL的第一表面S1(或發光元件LD的底面)傾斜的一角度(θ)的範圍的傾斜度，例如：電極層ETL的側表面S3可以具有對應於相對於電極層ETL的第一表面S1具有約75°至約90°的範圍內的角度(θ)的傾斜度。在電極層ETL的側表面S3具有對應於大約75°或以上的角度(θ)的傾斜度的情況下，即使在第一端部EP1及其周圍(例如：電極層ETL和第二半導體層SCL2的周圍)也可以形成具有足夠厚度的絕緣層INF。
在一實施例中，電極層ETL的側表面S3可以具有陡峭的傾斜度，該陡峭的傾斜度對應於相對於電極層ETL的第一側面S1的大約80°或以上，例如大約80°或以上且小於大約90°的角度範圍，並且可以實質上垂直於電極層ETL的第一表面S1。即使考慮到根據製程餘量(process margin)的偏差(deviation)，絕緣膜INF也可以形成為在第一端部EP1及其周圍具有足夠的厚度。因此，即使在後續製程中發生過蝕刻，絕緣膜INF也可以完全包圍第二半導體層SCL2並保留在第二半導體層SCL2周圍。
在一實施例中，電極層ETL可以具有在大約100nm至大約200nm範圍內的小厚度，並且電極層ETL的厚度可以根據實施例進行各種改變。在電極層ETL具有相對薄的厚度(例如：所舉例的厚度在約100nm至約200nm的範圍內)的情況下，可以防止或最小化由於提供電極層ETL而導致的發光元件LD的發光效率下降，並且可以更容易地將電極層ETL形成為期望的形狀。例如：在電極層ETL的厚度相對較小的情況下，電極層ETL可以容易地被圖案化，使得電極層ETL的側表面S3具有對應於大約75°的角度(θ)的傾斜度或以上(例如：大約80°或以上)。
絕緣膜INF可以設置在發光元件LD的表面上，以圍繞第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL的側表面。
在發光元件LD的表面上設置絕緣膜INF的情況下，可以防止發光元件LD的短路缺陷。因此，可以確保發光元件LD的電穩定性。在發光元件LD的表面上設置絕緣膜INF的情況下，可以通過使發光元件LD的表面缺陷最小化來提高其壽命和效率。
絕緣膜INF可以包括透明絕緣材料。因此，在發射層EML中產生的光可以透過絕緣膜INF發射到發光元件LD的外部。例如：絕緣膜INF可以包括氧化矽(SiO x)(例如：SiO 2)、氮化矽(SiN x)(例如：Si 3N 4)、氧化鋁(Al xO y)(例如：Al 2O 3)、氧化鈦(Ti xO y)(例如：TiO 2)和氧化鉿(HfO x)或其他絕緣材料。
絕緣膜INF可以形成為單層或多層。例如：絕緣膜INF可以形成為雙層膜。
絕緣膜INF可以分別在發光元件LD的第一端部EP1和第二端部EP2暴露電極層ETL和第一半導體層SCL1(或設置在發光元件LD的第二端部EP2處的另一電極層)，例如：絕緣膜INF可以不設置在電極層ETL的第二表面S2上，因此，它可以暴露在發光元件LD的第一端部EP1中的電極層ETL的第二表面S2。因此，通過將電極層ETL連接到至少一個電極、導線和/或導電圖案，可以將驅動功率和/或訊號施加到發光元件LD的第一端部EP1。絕緣膜INF可以不設置在第一半導體層SCL1的下表面(例如：發光元件LD的底面)上，因此，第一半導體層SCL1的底面可以暴露在發光元件LD的第二端部EP2。因此，通過將第一半導體層SCL1連接到至少一個電極、導線和/或導電圖案，可以將驅動功率和/或訊號施加到發光元件LD的第二端部EP2。
絕緣膜INF可以至少完全圍繞發射層EML和第二半導體層SCL2的側表面。因此，可以確保發光元件LD的電穩定性，並且可以防止通過發光元件LD的短路缺陷。
在一實施例中，絕緣膜INF可以部分地圍繞電極層ETL的側表面S3。例如：絕緣膜INF可以圍繞位於電極層ETL的第一表面S1周圍的電極層ETL的側表面S3的一部分(例如：側表面S3的下部)，並且電極層ETL的第二表面S2和位於第二表面S2周圍的電極層ETL的側表面S3的剩餘部分(例如：側表面S3的上部)可以被暴露。例如：在去除電極層ETL的第二表面S2上的絕緣膜INF的過程中，也可以去除位於第二表面S2周圍的電極層ETL的側表面S3的上部的絕緣膜INF。
在一實施例中，絕緣膜INF可以形成為具有整體均勻的厚度。例如：絕緣膜INF可以在包括第一端部EP1的整個區域中具有均勻的厚度(例如：第一厚度TH1)。
在一實施例中，絕緣膜INF可以具有與第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL的側表面形狀對應的表面輪廓。例如：絕緣膜INF可以具有與矽的形狀相對應的表面輪廓。在圍繞電極層ETL的第一端部EP1處的電極層ETL的側表面S3。例如：絕緣膜INF可以具有與在第一端部EP1處和/或周圍的電極層ETL的側表面的形狀相對應的彎曲形狀和/或斜面。在其剩餘區域中，絕緣層INF可以具有與第一半導體層SCL1、發射層EML和第二半導體層SCL2的側表面的形狀相對應的表面輪廓。例如：絕緣膜INF在圍繞第一半導體層SCL1、發射層EML和第二半導體層SCL2的部分中可以具有與第一半導體層SCL1、發射層EML和第二半導體層SCL2的各個側表面形狀相對應的表面輪廓。
絕緣膜INF的厚度和/或表面輪廓可以根據實施例而變化。例如：絕緣膜INF的厚度和/或表面輪廓可以根據用於形成絕緣膜INF的製程方法、製程條件和/或材料而變化。在一實施例中，在絕緣膜INF通過使用能夠形成具有高台階覆蓋率(step coverage)的膜的原子層沉積(atomic layer deposition ，ALD)製程技術形成的情況下，絕緣膜INF可以具有對應於側表面形狀的表面輪廓(例如：沿著第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL的側表面形狀)，並且可以以整體均勻的厚度形成。
在電極層ETL的側表面S3具有與大約75°或以上的角度(θ)相對應的傾斜度(例如：在大約80°至大約90°的範圍內)的情況下，絕緣膜INF可以在對應於發射層EML和第二半導體層SCL2的接合表面的區域中形成足夠的厚度，以穩定地圍繞第二半導體層SCL2。例如：絕緣膜INF可以在對應於電極層ETL的第一表面S1的部分中具有大約10nm或以上的第一厚度TH1。
在對應於發射層EML和第二半導體層SCL2的接合面的區域的下部(例如：在圍繞第二半導體層SCL2、發射層EML和第一半導體層SCL1的區域中)，在對應於發射層EML和第二半導體層SCL2的接合面的區域中，絕緣膜INF可以形成為具有與第一厚度TH1實質上相同或大於或多於第一厚度TH1的厚度。例如：絕緣膜INF可以在對應於發射層EML和第二半導體層SCL2的接合面的區域的下部具有等於或大於或多於第一厚度TH1的厚度，並且可以完全包圍至少第二半導體層SCL2和發射層EML的側表面。
即使為了暴露第一端部EP1處的電極層ETL，通過在蝕刻絕緣膜INF的過程中可能發生的過度蝕刻而導致絕緣膜INF被蝕刻至第二半導體層SCL2和/或發射層EML周圍的部分厚度和/或其他後續製程(例如：使用發光元件LD形成像素的像素製程)，絕緣膜INF可以形成為具有足夠的厚度，該厚度可以保留在第二半導體層SCL2和發射層EML的側表面上。例如：絕緣膜INF可以形成為具有足以穩定地圍繞第二半導體層SCL2和發射層EML的厚度(例如：大約10nm或以上的厚度)，並包括發生在後續過程中可能導致的過蝕刻餘量。
在一實施例中，發光元件LD可以具有奈米到微米範圍內的小尺寸。例如：發光元件LD可以各自具有從奈米到微米的直徑D(或橫向截面的寬度)和/或長度L。例如：發光元件LD可以具有從大約幾十奈米到幾十微米的範圍內的直徑D和/或長度L。然而，發光元件LD的大小係可以改變的。
可以根據實施例改變發光元件LD的結構、形狀、大小和/或類型。例如：發光元件LD的結構、形狀、大小和/或類型可以根據使用發光元件LD的發光裝置的設計條件或欲確保的發光特性進行各種改變。
含有發光元件LD的發光裝置可用於需要光源的各種類型的裝置。例如：發光元件LD可以設置在顯示裝置的像素中，並且發光元件LD可以用作像素的光源。發光元件LD可用於需要光源的其他類型的裝置，例如：照明裝置。
第3圖至第7圖分別示出了根據實施例的發光元件LD的示意性截面圖。例如：第3圖至第7圖示出了與對應於第1圖的直線I-I'的發光元件LD的橫截面相關的相對於第2圖的實施例的不同的修飾的實施例。在描述第3圖至第7圖的實施例時，對與上述實施例相似或相同的結構標註相同的元件編號，並且省略重複的說明。
請參照第3圖，電極層ETL可以是左右不對稱的，側表面S3的各個部分可以具有不同的角度和/或傾斜度。例如：在發光元件LD的縱向截面上，電極層ETL的側表面S3可以具有左側的第一角度θ1的傾角和與第一角度不同的右側的第二角度θ2的傾角。角度θ1。在一實施例中，第一角度θ1和第二角度θ2中的每一個可以在大約75°至大約90°的範圍內(例如：大約80°或以上、大約90°或更小或小於大約90°)。電極層ETL可以實質上具有對應於側表面S3的角度為約75°至約90°範圍內的傾角。因此，可以在電極層ETL周圍形成具有足夠厚度的絕緣膜INF。
參考第4圖，第一半導體層SCL1對於每個區域和/或每個部分可以具有不同的寬度。例如：第一半導體層SCL1可以具有比發射層EML和/或第二半導體層SCL2更大的蝕刻率，並且在遠離發射層EML的區域中可以比靠近發射層EML的區域具有更小的寬度和截面積。例如：第一半導體層SCL1可以包括與發射層EML相鄰的第一部分SCL1_1和不包括第一部分SCL1_1的第二部分SCL1_2，並且第二部分SCL1_2可以具有比第一部分SCL1_1更大或以上的寬度和截面積。
請參閱第5圖和第6圖，絕緣膜INF可以具有與第一端部EP1處的電極層ETL的側表面形狀(例如：電極層ETL的側表面形狀)不同的表面輪廓。例如：在第一端部EP1，絕緣膜INF可以具有逐漸改變的厚度，並且可以具有與電極層ETL的側表面S3的斜率不同的角度的傾斜。例如：絕緣膜INF可以具有隨著其從第一端部EP1接近發射層EML而增加的厚度，並且絕緣膜INF在第一端部EP1處的厚度變化率可以根據電極層ETL的側表面斜率(side slop)而大於或多於電極層ETL的寬度變化率。
在一實施例中，在利用化學氣相沉積(chemical vapor deposition，CVD)製程技術形成絕緣膜INF的情況下，與利用ALD製程技術形成絕緣膜INF的情況相比，絕緣膜INF的台階覆蓋率(step coverage)可能很低。因此，絕緣膜INF可以具有與第一端部EP1處的電極層ETL的側表面輪廓不同的表面輪廓。
參考第7圖，在第一半導體層SCL1中，第二部分SCL1_2的寬度大於或多於第一部分SCL1_1的寬度的實施例中，絕緣膜INF不跟隨(follow)第一半導體層SCL1的表面輪廓，但它可以對於每個區域和/或每個部分形成不同的厚度。例如：絕緣膜INF可以具有實質上垂直於發光元件LD的底面(例如：第二端部EP2)的表面輪廓，而與第一半導體層SCL1的寬度的變化無關，並且可以在圍繞第一半導體層SCL1的第二部分SCL1_2的部分中具有比圍繞第一半導體層SCL1的第一部分SCL1_1的部分更大或以上的厚度。
在一實施例中，絕緣膜INF是通過使用提供相對低的台階覆蓋率特性的製程技術或額外製程(例如：在絕緣膜INF的部分區域中額外形成部分厚度的製程)形成的，或者在絕緣膜INF的部分區域中以部分厚度蝕刻絕緣膜INF的製程)在首先形成絕緣膜INF之後執行，使得絕緣膜INF可以形成為對於每個區域和/或每個部分具有不同的厚度。
即使在上述實施例中，電極層ETL的側表面S3也可以具有大約75°至90°的傾斜度。因此，可以在包括電極層ETL和第二半導體層SCL2的接合面的周圍區域的電極層ETL周圍以足夠的厚度形成絕緣膜INF。因此，即使在後續製程中部分地蝕刻絕緣膜INF的情況下，絕緣膜INF也可以保留在發光元件LD的表面上，同時穩定地包圍第二半導體層SCL2和發射層EML。
參見第8圖至第17圖示出了根據實施例的發光元件LD的製造方法的示意性截面圖。例如：第8圖至第17圖依序示出根據第1圖和第2圖的實施例的發光元件LD的製造方法。根據第3圖至第7圖的實施例的發光元件LD可以通過與根據第1圖和第2圖的實施例的發光元件LD的製造方法實質上相同或相似的製造方法來製造。第8圖至第17圖示出了在基板SB上製造發光元件LD的實施例。
請參照第1圖至第8圖，首先，可以準備基板SB(也稱為「生長基板」或「製造基板」)。在一實施例中，緩衝層BF可以形成在基板SB上。
基板SB可以是適合於半導體磊晶生長(epitaxial growth)(或磊晶(epitaxy))的基板或晶圓。例如：基板SB可以是包括例如矽(Si)、藍寶石、SiC、GaN、GaAs或ZnO的材料的基板，基板SB可以是各種類型和/或材料的基板。例如：在可以順利地進行用於製造發光元件LD的磊晶生長的情況下，基板SB的類型或材料沒有特別限制。在將基板SB用作用於製造發光元件LD的磊晶生長的基板之後，它可以最終與發光元件LD分離。
在一實施例中，緩衝層BF可以形成在基板SB上。緩衝層BF可以通過在基板SB上的磊晶生長形成，並且可以最終與發光元件LD分離。在製造發光元件LD的過程中，緩衝層BF可以位於發光元件LD和基板SB之間，以物理地分離發光元件LD和基板SB。在一實施例中，緩衝層BF可以包括未摻雜雜質的本徵半導體層(intrinsic semiconductor layer)，並且可以包括與第一半導體層SCL1相同的半導體材料。在一實施例中，緩衝層BF可以包括多層半導體層。多層半導體層中的一個可以是本徵半導體層，多層半導體層中的另一個可以是摻雜為包括第一導電類型或第二導電類型的摻雜劑的半導體層，並且可以減小基板SB與第一半導體層SCL1之間的應變(strain)。
參考第9圖，第一半導體層SCL1、發射層EML和第二半導體層SCL2可以依序地形成在基板SB上。例如：第一半導體層SCL1、發射層EML和第二半導體層SCL2可以通過磊晶生長依序形成在其上形成有緩衝層BF的基板SB上。
第一半導體層SCL1可以由第1圖和第2圖的實施例中描述的第一半導體層SCL1的材料或其他半導體材料製成。在本揭露的精神和範圍內，第一半導體層SCL1可以被摻雜以包括例如Si、Ge、Sn等的N型摻雜劑。
第一半導體層SCL1可以使用金屬有機氣相磊晶(metal-organic vapor phase epitaxy，MOVPE)、金屬有機化學氣相沉積(metal-organic chemical vapor deposition，MOCVD)、分子束磊晶(molecular beam epitaxy，MBE)、液相磊晶(liquid phase epitaxy，LPE) 或氣相磊晶(vapor phase epitaxy，VPE)等製程技術通過磊晶生長來形成，但形成第一半導體層SCL1的方法不限於此。
發射層EML可以由第1圖和第2圖的實施例中描述的發射層EML的材料或其他半導體材料製成。在一實施例中，可以利用例如MOVPE、MOCVD、MBE、LPE或VPE的製程技術通過磊晶生長來形成發射層EML，但形成發射層EML的方法不限於此。
第二半導體層SCL2可以由第1圖和第2圖的實施例中描述的第二半導體層SCL2的材料或其他半導體材料製成。第二半導體層SCL2可以被摻雜以包括例如Mg的P型摻雜劑。在一實施例中，第二半導體層SCL2可以通過磊晶生長利用例如MOVPE、MOCVD、MBE、LPE或VPE的製程技術形成，但是形成第二半導體層SCL2的方法不限於此。
參考第10圖，電極層ETL可以形成在第二半導體層SCL2上。例如：電極層ETL可以完全形成在基板SB的一個表面或其中第一半導體層SCL1、發射層EML和第二半導體層SCL2依序排列的表面(例如：上表面)上形成。在一實施例中，電極層ETL可以由第1圖和第2圖的實施例中描述的電極層ETL的材料或其他導電材料製成。
請參照第11圖至第14圖，通過在基本垂直於基板SB的方向上蝕刻第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL，多層層疊體LES(也稱為「包括第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL的發射層疊體」或「發光核心」)可以被圖案化成棒狀。因此，可以製造具有棒狀的發光元件LD。
在一實施例中，可以通過利用奈米壓印光刻製程技術或光刻製程技術的圖案化製程來圖案化發光元件LD。例如：可以通過使用奈米壓印光刻製程技術對發光元件LD進行圖案化。
例如：如第11圖所示，在電極層ETL上形成光罩層MK後，如第12圖所示，蝕刻圖案PT(例如：奈米圖案)可以形成在光罩層MK上。包括第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL的疊層體LES可以通過使用光罩層MK和蝕刻圖案PT的蝕刻製程蝕刻成所需的形狀，例如棒狀。例如：第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL通過使用光罩層MK和蝕刻圖案PT執行乾蝕刻製程在其垂直方向上被蝕刻，使得如第13圖所示，包括第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL的疊層體LES可以實質上被蝕刻成棒狀。此後，通過執行額外的蝕刻製程(例如：濕式蝕刻製程等)，可以將最初蝕刻的疊層體LES中的每一個圖案化成棒狀，如第14圖所示。
在一實施例中，光罩層MK可以包括至少兩個由不同材料製成的光罩層，用於在後續製程中對每一層和/或每一膜進行選擇性乾式蝕刻。例如：可以首先在電極層ETL上形成包括絕緣材料的第一光罩層MK1(例如：第一硬光罩層)，並且可以在電極層ETL上形成包括絕緣材料的第二光罩層MK2(例如：第二硬光罩層)。可以在第一光罩層MK1上形成導電材料。
第一光罩層MK1可以包括氧化矽(SiO x)(例如：SiO 2)、氮化矽(SiN x)、氮氧化矽(SiO xN y)或其他絕緣材料。
第二光罩層MK2可以包括鋁(Al)、鈦(Ti)和鉻(Cr)中的至少一種金屬或其他金屬。在一實施例中，第二光罩層MK2可以包括含有不同金屬的多層金屬層MK2_1和MK2_2。例如：第二光罩層MK2可以包括含有鈦(Ti)的第一金屬層MK2_1和包括鋁(Al)的第二金屬層MK2_2。第二光罩層MK2的材料和層疊結構沒有特別限定。例如：如果材料可以用作用於依次蝕刻第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL光罩，則它可以用作光罩層MK2的材料。第二光罩層MK2可以由單層或多層形成，當形成第二光罩層MK2時，可以保護第一光罩層MK1以防在後續製程中去除蝕刻圖案PT。
蝕刻圖案PT可以被設置為在光罩層MK上彼此間隔開，蝕刻圖案PT可以形成為與發光元件LD相對應的形狀、尺寸和/或間距，以便在基板SB上圖案化各個發光元件LD。例如：蝕刻圖案PT可以具有與要製造的發光元件LD的形狀和直徑D對應的形狀和尺寸，並且可以彼此間隔開足以容易地分離發光元件LD的距離。
蝕刻圖案PT可以包括聚合物或其他材料。在一實施例中，蝕刻圖案PT可以包括奈米壓印樹脂，並且可以通過利用奈米壓印光刻製程技術形成。
在一實施例中，第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL可以通過使用蝕刻圖案PT的逐步乾式蝕刻製程來初步蝕刻。例如：在使用蝕刻圖案PT首先蝕刻第二光罩層MK2之後，可以蝕刻第一光罩層MK1。在蝕刻第一光罩層MK1之後，可以依次蝕刻電極層ETL、第二半導體層SCL2、發射層EML和第一半導體層SCL1。在一實施例中，電極層ETL、第二半導體層SCL2、發射層EML和第一半導體層SCL1可以通過乾式蝕刻製程沿其實質上垂直方向被蝕刻以具有實質上的棒狀，如第13圖所示，即使完成電極層ETL、第二半導體層SCL2、發射層EML，第一半導體層SCL1的乾式蝕刻製程之後，通過以對應於蝕刻圖案PT的圖案蝕刻第一光罩層MK1形成的第一光罩圖案MK1'仍可以保留在電極層ETL上。
此後，可以執行例如乾式蝕刻製程的附加蝕刻製程，以蝕刻棒狀的第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL的層疊體LES。
在一實施例中，在第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL的圖案化製程中使用的光罩層MK可以形成為足以蝕刻電極層ETL的厚度，從而電極層ETL具有對應於側表面S3的約75°至約90°範圍內的角度的傾斜度。光罩層MK的厚度(例如：第一光罩層MK1的厚度和/或第二光罩層MK2的厚度)可以根據製程條件通過實驗確定。
例如：光罩層MK可以形成為具有適於通過增加蝕刻功率在短時間內蝕刻電極層ETL等的厚度，使得電極層ETL的側表面S3可以具有大約75°或以上(例如：約80°至約90°範圍內的傾斜度)的陡傾斜度。例如：光罩層MK可以形成為具有大約2μm或以上的厚度。
在一實施例中，第一光罩層MK1可以形成為在電極層ETL上具有約2μm或以上的厚度，第二光罩層MK2可以形成為在第一層上具有約160nm或以上的厚度。光罩層MK1使用與第一光罩層MK1不同的材料。可以容易地蝕刻電極層ETL，使得電極層ETL具有對應於約75°至約90°範圍內的角度的側傾角。例如：電極層ETL可以被蝕刻以具有對應於相對於基板SB(或電極層ETL的第一表面S1)在大約75°至大約90°範圍內的角度的傾角。
光罩層MK、蝕刻圖案PT和/或第一光罩圖案MK1'可以在使用其的各個蝕刻製程完成之後被去除。
請參照第15圖所示，絕緣膜INF可以完全形成在包括棒狀層疊體LES的基板SB的一個表面或表面(例如：上表面)上。在一實施例中，絕緣膜INF可以由第1圖和第2圖的實施例中描述的絕緣膜INF的材料或其他絕緣材料製成。在一實施例中，可以通過利用ALD製程技術、CVD製程技術等來形成絕緣膜INF，但是形成絕緣膜INF的方法不限於此。
請參照第16圖，可以蝕刻絕緣膜INF，使得電極層ETL的第二表面S2暴露。因此，絕緣膜INF可以形成在每個棒狀層疊體LES的側表面(例如：形成每個棒狀疊層體LES的第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL的側表面)上，並且電極層ETL可以暴露在每個層疊體LES的上表面上。因此，可以製造包括每個層疊體LES和設置在層疊體LES的側表面上的絕緣膜INF的每個發光元件LD。
在對絕緣膜INF進行蝕刻的製程中，即使在電極層ETL的側表面S3上，也可以部分地蝕刻絕緣膜INF。例如：絕緣膜INF可以從電極層ETL的側表面S3的上部被部分蝕刻和去除。
在一實施例中，在電極層ETL形成為使得電極層ETL的側表面S3具有對應於大約75°至大約90°範圍內的角度的傾斜度的情況下，可以防止或最小化在蝕刻絕緣膜INF以暴露電極層ETL的第二表面S2的過程中，蝕刻電極層ETL的側表面S3上的絕緣膜INF。因此，在與電極層ETL與第二半導體層SCL2的接合面對應的區域(例如：電極層ETL的第一表面S1的周圍或其周圍的區域)，絕緣膜INF會保留一足夠的厚度。例如：在對應於電極層ETL和第二半導體層SCL2的接合面的區域中，絕緣膜INF可以保留大約10nm或以上的厚度。因此，絕緣膜INF可以穩定地圍繞第二半導體層SCL2。
參考第17圖，發光元件LD可以與基板SB分離。在一實施例中，發光元件LD可以通過電和/或化學蝕刻方法或其他方法與基板SB分離。
第18圖示出了根據一實施例的顯示裝置DD的示意性俯視圖，第18圖示意性地示出了基於包括顯示區域DA的顯示面板DP的顯示裝置DD的結構。顯示裝置DD可以進一步包括用於驅動像素PXL的驅動電路(例如：掃描驅動器、數據驅動器、時序控制器等)。
參考第18圖，顯示裝置DD可以包括基底層BSL和設置在基底層BSL上的像素PXL。基底層BSL和包括其的顯示裝置DD可以以各種形狀提供。例如：基底層BSL和顯示裝置DD可以設置成在平面圖中具有實質上矩形形狀的板體形狀，並且可以包括有角或圓角。可以改變基底層BSL和顯示裝置DD的形狀。例如：基底層BSL和顯示裝置DD在平面圖中可以具有六邊形或八邊形等多邊形形狀，或者可以具有包括例如圓形或橢圓形的曲線型圓周的形狀。.
第18圖示出了具有矩形板形狀的顯示裝置DD。將顯示裝置DD的水平方向(例如：行方向或水平方向)定義為第一方向DR1，將顯示裝置DD的垂直方向(例如：列方向或垂直方向)稱為第二方向DR2，以及將顯示裝置DD的厚度方向(或高度方向)稱為第三方向DR3。
基底層BSL可以是用於形成顯示裝置DD的基底構件。例如：基底層BSL可以形成顯示裝置DD的基底表面。
基底層BSL和包括其的顯示裝置DD可以包括用於顯示圖像的顯示區域DA和位於顯示區域DA周圍的非顯示區域NA。
顯示區域DA可以是可以排列像素PXL的區域，並且可以是可以通過像素PXL顯示圖像的區域。在一實施例中，顯示區域DA可以設置在基底層BSL和顯示裝置DD的中心區域(例如：顯示面板DP的中心區域)中。
顯示區域DA可以具有各種形狀。例如：顯示區域DA可以具有各種形狀，包括矩形、圓形或橢圓形。在一實施例中，顯示區域DA可以具有與基底層BSL的形狀對應的形狀，但不限於此。
非顯示區域NA可以是不包括顯示區域DA的區域。在一實施例中，非顯示區域NA可以設置在基底層BSL和顯示裝置DD的邊緣區域中以圍繞或鄰近顯示區域DA，非顯示區NA的一部分可以是其中設置有襯墊P的襯墊區PA。
像素PXL可以設置在顯示區域DA中。例如：顯示區域DA可以包括其中提供和/或排列各個像素PXL的像素區域。
在一實施例中，用於發射不同顏色的光的至少兩種像素PXL可以設置在顯示區域DA中。例如：第一顏色像素PXL1、第二顏色像素PXL2和第三顏色像素PXL3可以排列或設置在顯示區域DA中。彼此相鄰設置的至少一個第一顏色像素PXL1、至少一個第二顏色像素PXL2和至少一個第三顏色像素PXL3可以形成一個像素組PXG。通過單獨控制每個像素組PXG中的第一、第二和第三顏色像素PXL1、PXL2和PXL3的亮度，可以不同地改變從像素組PXG發出的光的顏色。
在一實施例中，沿著第一方向DR1依序排列或設置的第一顏色像素PXL1、第二顏色像素PXL2和第三顏色像素PXL3可以形成一個像素組PXG。可以不同地改變形成每個像素組PXG的像素PXL的數量、類型和/或相互排列結構。
在一實施例中，第一顏色像素PXL1可以是用於發射紅色光的紅色像素，第二顏色像素PXL2可以是用於發射綠色光的綠色像素。第三顏色像素PXL3可以是用於發射藍光的藍色像素，從形成每個像素組PXG的像素PXL發出的光的顏色可以不同地改變。
在一實施例中，每個像素PXL可以包括至少一個發光元件LD。例如：像素PXL可以包括根據第1圖至第7圖的實施例中的至少一個實施例的發光元件LD。例如：像素PXL可以包括發光元件LD，該發光元件LD包括第一半導體層SCL1、發射層EML、第二半導體層SCL2、電極層ETL和絕緣膜INF，並且電極層ETL可以包括具有約75°至90°傾斜度的側表面S3。在一實施例中，每個發光元件LD可以具有在大約奈米到微米範圍內的尺寸並且可以具有棒狀，但不限於此。例如：可以根據實施例改變提供給每個像素PXL的發光元件LD的數量、類型、結構和/或尺寸。
在一實施例中，第一顏色像素PXL1、第二顏色像素PXL2和第三顏色像素PXL3可以分別設置有作為光源的第一顏色、第二顏色和第三顏色的發光元件LD。因此，第一顏色像素PXL1、第二顏色像素PXL2和第三顏色像素PXL3可以分別發射第一顏色的光、第二顏色的光和第三顏色的光。
在一實施例中，第一顏色像素PXL1、第二顏色像素PXL2和第三顏色像素PXL3可以包括發射彼此相同顏色的光的發光元件LD，以及包括波長轉換粒子(wavelength converting particles)(用於例如：轉換光的顏色和/或波長的粒子(例如：量子點QD)可以設置在第一顏色像素PXL1、第二顏色像素PXL2和/或第三顏色像素PXL3的發光區域中。因此，第一顏色像素PXL1、第二顏色像素PXL2和第三顏色像素PXL3可以分別發射第一顏色的光、第二顏色的光和第三顏色的光。
例如：第一顏色像素PXL1、第二顏色像素PXL2和第三顏色像素PXL3包括藍色發光元件，但是包括第一顏色的波長轉換粒子(例如：紅色量子點)的光轉換層可以是設置在第一顏色像素PXL1的發光區域中，並且包括第二顏色的波長轉換粒子(例如：綠色量子點)的光轉換層可以設置在第二顏色像素PXL2的發光區域中。因此，第一顏色像素PXL1可以發出第一顏色的光(例如：紅光)，第二顏色像素PXL2可以發出第二顏色的光(例如：綠光)。
像素PXL可以具有根據將在下文描述的實施例中的至少一個的結構。例如：像素PXL可以具有應用稍後描述的實施例中的一個的結構，或者具有組合應用至少兩個實施例的結構。
在一實施例中，像素PXL可以形成為主動像素，但不限於此。例如：在一實施例中，像素PXL可以形成為被動像素(passive pixel)。
在非顯示區域NA中，可以設置連接到顯示區域DA的像素PXL和/或內部電路部分的導線。非顯示區域NA的一部分可以被設置為襯墊區域PA，並且襯墊P可以設置到襯墊區域PA。襯墊P可以包括訊號襯墊和/或電源襯墊，驅動像素PXL所需的各種驅動訊號和/或電源被施加到這些訊號襯墊和/或電源襯墊。
在一實施例中，非顯示區域NA可以具有窄寬度。例如：非顯示區域NA可以具有大約100μm或更小的寬度。因此，顯示裝置DD可以實現為無邊框顯示裝置。
第19圖和第20圖分別繪示根據一實施例的像素PXL的等效電路示意圖。例如：第19圖和第20圖示出了包括具有不同結構的發光部分EMU的像素PXL。
在一實施例中，第19圖和第20圖中所示的每個像素PXL的像素PXL可以是設置在第18圖的顯示區域DA中的像素PXL中的一個，像素PXL可以具有彼此實質上相同或相似的結構。
請參照第19圖和第20圖，像素PXL可以連接到掃描線SL(也稱為「第一掃描線」)、數據線DL、第一電源線PL1和第二電源線PL2。像素PXL可以進一步連接到至少一根其他電源線和/或訊號線。例如：像素PXL可以進一步連接到感測線SENL(也稱為「初始化電源線」)和/或控制線SSL(也稱為「第二掃描線」)。
像素PXL可以包括用於產生與每個數據訊號對應的亮度的光的發光部分EMU，像素PXL可以進一步包括用於驅動發光部分EMU的像素電路PXC。
像素電路PXC可以連接到掃描線SL和數據線DL，並且可以連接在第一電源線PL1和發光部分EMU之間。例如：像素電路PXC可以電性連接到被提供第一掃描訊號的掃描線SL、提供數據訊號的數據線DL、提供第一電源VDD的電壓的第一電源線PL1以及發光部分EMU。
像素電路PXC還可以選擇性地連接到提供第二掃描訊號的控制線SSL，以及響應於顯示週期連接到參考電源(或初始化電源)或感測電路的感測線SENL或感應週期。在一實施例中，第二掃描訊號可以與第一掃描訊號相同或不同。在第二掃描訊號與第一掃描訊號為相同訊號的情況下，控制線SSL可以與掃描線SL整合。
像素電路PXC可以包括至少一個電晶體M和電容器Cst。例如：像素電路PXC可以包括第一電晶體M1、第二電晶體M2、第三電晶體M3和電容器Cst。
第一電晶體M1可以連接在第一電源線PL1和第二節點N2之間。第二節點N2可以是像素電路PXC和發光部分EMU彼此連接的節點。例如：第二節點N2可以是第一電晶體M1的一個電極(例如：源極)和發光部分EMU彼此電性連接的節點。第一電晶體M1的閘極可以連接到第一節點N1。第一電晶體M1可以響應於第一節點N1的電壓來控制提供給發光部分EMU的驅動電流。例如：第一電晶體M1可以是像素PXL的驅動電晶體。
在一實施例中，第一電晶體M1可以進一步包括底部金屬層BML(也稱為「背閘極」或「第二閘極」)。在一實施例中，底部金屬層BML可以連接到第一電晶體M1的一個電極(例如：源極)。
在第一電晶體M1可以包括底部金屬層BML的實施例中，通過將反向偏置電壓(back-biasing voltage)施加到第一電晶體M1的底部金屬層BML，可以應用沿負方向或正方向移動第一電晶體M1的閾值電壓的反向偏置技術(或同步技術)。在底部金屬層BML設置在形成第一電晶體M1的通道的半導體圖案(例如：第22圖的半導體圖案SCP)下面或下方的情況下，底部金屬層BML可以阻擋入射在半導體圖案上的光，以穩定第一電晶體M1的運作特性。
第二電晶體M2可以連接在數據線DL和第一節點N1之間，第二電晶體M2的閘極可以連接到掃描線SL。在從掃描線SL提供閘極導通電壓(例如：邏輯高電壓或高電位電壓)的第一掃描訊號的情況下，第二電晶體M2可被導通以連接數據線DL和第一節點N1。
對於每個幀的週期，可以將一個對應幀的數據訊號提供給數據線DL，並且在提供閘極導通電壓的第一掃描訊號的時段期間，可以通過第二電晶體M2將數據訊號傳輸到第一節點N1。例如：第二電晶體M2可以是用於將每個數據訊號傳輸到像素PXL內部的開關電晶體。
電容器Cst的第一電極可以連接到第一節點N1，電容器Cst的第二電極可以連接到第二節點N2。在每個幀週期期間，電容器Cst可以用與提供給第一節點N1的數據訊號相對應的電壓來充電。
第三電晶體M3可以連接在第二節點N2和感測線SENL之間，第三電晶體M3的閘極可以連接到控制線SSL(或掃描線SL)，在從控制線SSL提供閘極導通電壓(例如：邏輯高電壓或高電平電壓)的第二掃描訊號(或第一掃描訊號)的情況下，第三電晶體M3可以導通以傳輸提供給感測線SENL的參考電壓(或初始化電壓)到第二節點N2或將第二節點N2的電壓傳送到感測線SENL。在一實施例中，第二節點N2的電壓可以通過感測線SENL傳輸到感測電路，並且可以提供給驅動電路(例如：時序控制器)以用於補償像素PXL的特性偏差(characteristic deviation)。
在第19圖和第20圖中，像素電路PXC中包括的所有電晶體M被舉例為N型電晶體，但實施例不限於此。例如：第一、第二和第三電晶體M1、M2和M3中的至少一個可以改變為P型電晶體，像素PXL的結構和驅動方法可以根據實施例進行各種改變。
發光部分EMU可以包括至少一個發光元件LD。在一實施例中，發光部分EMU可以包括在第一電源VDD和第二電源VSS之間正向連接的單個發光元件LD。在一實施例中，發光部分EMU可以包括在第一電源VDD和第二電源VSS之間正向連接的發光元件LD。在第一電源VDD和第二電源VSS之間正向連接的至少一個發光元件LD可以形成像素PXL的有效光源。
在一實施例中，發光部分EMU可以包括在像素電路PXC和第二電源線PL2之間並聯連接的發光元件LD，如第19圖的實施例中，發光元件LD的第一端部EP1可以電性連接到像素電路PXC，並且可以通過像素電路PXC電性連接到第一電源線PL1，發光元件LD的第二端部EP2可以電性連接到第二電源線PL2，第二電源VSS的電壓可以施加到第二電源線PL2。
可以根據實施例改變形成像素PXL的有效光源的發光元件LD的數量、類型和/或結構。發光元件LD的排列和/或連接結構也可以根據實施例而改變。
在一實施例中，發光部分EMU可以包括在像素電路PXC和第二電源線PL2之間並聯串聯的發光元件LD，如第20圖的實施例所示。例如：發光元件LD可以排列或設置和/或連接到像素電路PXC和第二電源線PL2之間的至少兩個串聯級，並且每個串聯級可以包括至少一個發光元件LD在第一電源VDD和第二電源VSS之間正向連接。
第一電源VDD和第二電源VSS可以具有不同的電位。例如：第一電源VDD可以是高電位像素電源，第二電源VSS可以是低電位像素電源。第一電源VDD和第二電源VSS之間的電位差可以大於或等於發光元件LD的閾值電壓。
發光元件LD可以發射具有與通過像素電路PXC供應的驅動電流相對應的亮度的光。在每個幀的週期期間，像素電路PXC可以將對應於數據訊號的驅動電流提供給發光部分EMU。提供給發光部分EMU的驅動電流可以流過發光元件LD以使發光元件LD發光。因此，發光部分EMU可以發射具有與驅動電流對應的亮度的光。
第19圖和第20圖僅示出了在第一電源VDD和第二電源VSS之間正向連接的發光元件LD(即有效光源)，但實施例不限於此。例如：除了形成每個有效光源的發光元件LD之外，發光部分EMU可以進一步包括至少一個無效光源。例如：發光部分EMU可以進一步包括至少一個無效發光元件，該無效發光元件在第一電源VDD和第二電源VSS之間以相反方向排列或設置，或者具有至少一個端部浮動的無效發光元件。
第21圖示出了根據實施例的像素PXL的示意性俯視圖。例如：第21圖示出了基於發光部分EMU的像素PXL的結構，並且示出了包括與第20圖的實施例一樣彼此串並聯連接的發光元件LD的發光部分EMU的實施例。
請參照第1圖至第21圖，像素PXL可以包括其中設置有至少一個發光元件LD的發光區域EA。在一實施例中，發光區域EA可以包括至少兩個發光元件LD和電性連接到發光元件LD的電極。在一實施例中，電極可以包括對準電極(alignment electrodes) ALE和像素電極ELT(也稱為「接觸電極」)，像素PXL可以進一步包括設置在對準電極ALE下方或下方的堤部圖案(bank pattern) BNP。
對準電極ALE可以具有各種形狀，並且可以彼此間隔開。在一實施例中，對準電極ALE可以沿著第一方向DR1彼此間隔開，並且每個對準電極ALE可以具有沿著第二方向DR2延伸的形狀(例如：條形)。
對準電極ALE的形狀、尺寸、數量、位置和/或相互排列結構可以根據實施例進行各種改變，對準電極ALE可以具有彼此相似或相同的形狀和/或尺寸，或者可以具有不同的形狀和尺寸。
對準電極ALE可以包括彼此間隔開的至少兩個電極。例如：對準電極ALE可以包括第一對準電極ALE1和第二對準電極ALE2，並且可選地可以進一步包括第三對準電極ALE3。
在一實施例中，第一對準電極ALE1可以位於發光區域EA的中心，第二對準電極ALE2和第三對準電極ALE3可以設置在第一對準電極ALE1的兩側。例如：第二對準電極ALE2可以設置在第一對準電極ALE1的右側，第三對準電極ALE3可以設置在第一對準電極ALE1的左側。
在發光元件LD的對準步驟中，對準電極ALE(或分離成每個像素PXL的對準電極ALE之前的對準線)可以接收對準發光元件LD所需的對準訊號。因此，在對準電極ALE之間形成電場，使得發光元件LD可以被對準和/或排列或設置在對準電極ALE之間。在此，在發光元件LD對準和/或排列或設置在對準電極ALE之間的情況下，是指每個發光元件LD的至少一部分設置在對準電極ALE之間。
例如：第一對準電極ALE1、第二對準電極ALE2和第三對準電極ALE3(或像素PXL的第一對準電極ALE1連接的第一對準線，第二對準電極ALE1連接的第二對準線)連接像素PXL的電極ALE2，連接像素PXL的第三對準電極ALE3的第三對準線)在發光元件LD的對準步驟中可以分別接收第一對準訊號、第二對準訊號和第三對準訊號。第一對準訊號和第二對準訊號可以具有不同的波形、電位和/或相位。因此，在第一對準電極ALE1與第二對準電極ALE2之間形成電場，使得發光元件LD(例如：第一發光元件LD1)可以在第一對準電極ALE1與第二對準電極ALE2之間進行對準。第一對準訊號和第三對準訊號可以具有不同的波形、電位和/或相位。因此，在第一對準電極ALE1與第三對準電極ALE3之間形成電場，使得發光元件LD(例如：第二發光元件LD2)可以在第一對準電極ALE1與第三對準電極ALE3之間對準。第三對準訊號可以與第二對準訊號相同或不同。
對準電極ALE可以設置在每個像素PXL的發光區域EA中。在一實施例中，對準電極ALE可以延伸到超過發光區域EA周圍的非發光區域NEA的分離區域SPA。分離區域SPA可以是其中每條對準線(例如：第一對準線、第二對準線或第三對準線)被分離成對準電極ALE(例如：第一對準電極ALE1、在完成發光元件LD的對準之後的像素PXL的像素PXL的第二對準電極ALE2或第三對準電極ALE3，並且可以設置在每個發光區域EA的至少一側或單一側。
舉例來說，每一像素PXL具有圍繞發光區域EA設置的至少一個分離區域SPA(例如：設置在每一發光區域EA上方和下方的兩個分離區域SPA)。形成發光部分EMU的至少一個電極的端部(例如：對準電極ALE的端部)可以設置在每個分離區域SPA中。
在一實施例中，每個對準電極ALE可以具有用於每個像素PXL的分離圖案。例如：每個像素PXL的第一、第二和第三對準電極ALE1、ALE2和ALE3可以分別具有單獨分離的圖案。
然而，本發明不限於此。例如：在像素PXL的第二像素電極ELT2共同連接到第二電源線PL2的結構中，連接到第二像素電極ELT2的對準電極ALE(例如：像素PXL的第三對準電極ALE3)在沿第一方向DR1和/或第二方向DR2彼此相鄰的像素PXL之間沒有斷開地彼此整合。
在一實施例中，第一對準電極ALE1可以電性連接到位於電路層(例如：第22圖的電路層PCL)中的像素電路PXC(例如：對應像素PXL的像素電路PXC)和/或第一電源線PL1通過第一接觸部分CNT1。第一對準訊號可以通過位於電路層中的至少一條線(例如：第一電源線PL1)提供給第一對準電極ALE1(或第一對準線)。
第一接觸部分CNT1可以包括至少一個接觸孔和/或通孔。在一實施例中，第一接觸部分CNT1可以位於圍繞每個發光區域EA定位的非發光區域NEA中，但是第一接觸部分CNT1的位置可以改變。例如：第一接觸部分CNT1可以設置到每個發光區域EA或分離區域SPA。
在一實施例中，第二對準電極ALE2可以通過第二接觸部分CNT2電性連接到位於電路層中的第二電源線PL2，第二對準訊號可以通過第二電源線PL2提供給第二對準電極ALE2(或第二對準線)。
類似地，第三對準電極ALE3可以通過第三接觸部分CNT3電性連接到位於電路層中的第二電源線PL2。第二對準訊號也可以通過第二電源線PL2提供給第三對準電極ALE3(或第三對準線)。
第二接觸部分CNT2和第三接觸部分CNT3均可以包括至少一個接觸孔和/或通孔。在一實施例中，第二接觸部分CNT2和第三接觸部分CNT3可以位於圍繞每個發光區域EA的非發光區域NEA中，但是第二接觸部分CNT2和第三接觸部分CNT3的位置可以被改變。例如：第二接觸部分CNT2和第三接觸部分CNT3可以設置到每個發光區域EA或分離區域SPA。
至少一個第一發光元件LD1可以設置在第一對準電極ALE1和第二對準電極ALE2之間。例如：第一發光元件LD1可以排列或設置在第一對準電極ALE1和第二對準電極ALE2之間。
每個第一發光元件LD1可以或可以不與第一對準電極ALE1和/或第二對準電極ALE2重疊。第一發光元件LD1的第一端部EP1可以設置為與第一對準電極ALE1相鄰，第一發光元件LD1的第二端部EP2可以設置為與第二對準電極ALE2相鄰。
第一發光元件LD1的第一端部EP1可以電性連接到第一像素電極ELT1。在一實施例中，第一發光元件LD1的第一端部EP1可以通過第一像素電極ELT1電性連接到第一對準電極ALE1，並且可以通過第一對準電極ALE1電性連接到像素電路PXC和/或第一電源線PL1。
第一發光元件LD1的第二端部EP2可以電性連接到第三像素電極ELT3和/或第二像素電極ELT2。在一實施例中，第一發光元件LD1的第二端部EP2可以電性連接到第三像素電極ELT3。第一發光元件LD1的第二端部EP2可以通過第三像素電極ELT3、至少一個第二發光元件LD2、第二像素電極ELT2和第三對準電極ALE3依次電性連接到第二電源線PL2。
至少一個第二發光元件LD2可以設置在第一對準電極ALE1與第三對準電極ALE3之間。例如：第二發光元件LD2可以排列或設置在第一對準電極ALE1和第三對準電極ALE3之間。
每個第二發光元件LD2可以與第一對準電極ALE1和/或第三對準電極ALE3重疊或不重疊。第二發光元件LD2的第一端部EP1可以設置為與第一對準電極ALE1相鄰，第二發光元件LD2的第二端部EP2可以設置為與第三對準電極ALE3相鄰。
第二發光元件LD2的第一端部EP1可以電性連接到第三像素電極ELT3。第二發光元件LD2的第二端部EP2可以電性連接到第二像素電極ELT2。在一實施例中，第二發光元件LD2的第二端部EP2可以通過第二像素電極ELT2電性連接到第三對準電極ALE3，並且可以通過第三對準電極ALE3電性連接到第二電源線PL2。
例如：每個發光元件LD(例如：每個第一發光元件LD1或第二發光元件LD2)可以包括電性連接到第一像素電極ELT1的第一端部EP1和電性連接到第二像素電極ELT2的第二端部EP2。在一實施例中，每個發光元件LD可以是使用具有無機晶體結構(例如：具有奈米至微米範圍內的小尺寸)的材料的超小型無機發光元件。例如：每個發光元件LD可以是通過生長基於氮化物的半導體或基於磷化物的半導體而製造的超小型無機發光元件。然而，可以改變形成每個發光部分EMU的發光元件LD的類型、尺寸、形狀、結構和/或數量。
發光元件LD可以分散在以發光元件混合溶液(或發光元件墨水)的形式製備的溶液中，並且可以通過噴墨法(inkjet method)或狹縫塗佈法(slit coating method)提供到每個發光區域EA。在提供發光元件LD的同時或之後將對準訊號施加到像素PXL的對準電極ALE(或對準線)的情況下，可以在對準電極ALE之間形成電場，使得光發光元件LD可以對準。在完成發光元件LD的對準之後，可以通過乾燥製程去除溶劑。
第一像素電極ELT1(也稱為「第一電極」)可以設置在第一發光元件LD1的第一端部EP1上，並且可以電性連接到第一發光元件LD1的第一端部EP1。舉例而言，第一像素電極ELT1可以設置在或直接設置在第一發光元件LD1的第一端部EP1上，以與第一發光元件LD1的第一端部EP1接觸。
在一實施例中，第一像素電極ELT1可以與第一對準電極ALE1重疊，並且可以通過第四接觸部分CNT4電性連接到第一對準電極ALE1。第一像素電極ELT1可以通過第一對準電極ALE1電性連接到像素電路PXC和/或第一電源線PL1。在一實施例中，第一像素電極ELT1可以不通過第一對準電極ALE1電性連接到像素電路PXC和/或第一電源線PL1。
第三像素電極ELT3可以設置在第一發光元件LD1的第二端部EP2和第二發光元件LD2的第一端部EP1上，並且可以電性連接到第一燈的第二端部EP2。發光元件LD1和第二發光元件LD2的第一端部EP1。例如：第三像素電極ELT3可以設置或直接設置在發光元件LD1的第二端部EP2和第二發光元件LD2的第一端部EP1上，以與第二端部EP2接觸。第一發光元件LD1的第一端部EP1和第二發光元件LD2的第一端部EP1。第三像素電極ELT3可以是用於電性連接第一發光元件LD1和第二發光元件LD2的中間電極。在一實施例中，第三像素電極ELT3可以與第一對準電極ALE1和第二對準電極ALE2中的每一個的一部分重疊，但不限於此。
第二像素電極ELT2(也稱為「第二電極」)可以設置在第二發光元件LD2的第二端部EP2上，並且可以電性連接到第二發光元件LD2的第二端部EP2。舉例而言，第二像素電極ELT2可以設置在或直接設置在第二發光元件LD2的第二端部EP2上以與第二發光元件LD2的第二端部EP2接觸。
在一實施例中，第二像素電極ELT2可以與第三對準電極ALE3重疊，並且可以通過第五接觸部分CNT5電性連接到第三對準電極ALE3。第二像素電極ELT2可以通過第三對準電極ALE3電性連接到第二電源線PL2。在一實施例中，第二像素電極ELT2可以電性連接到第二電源線PL2而不通過第三對準電極ALE3。
像素電極ELT(例如：第一像素電極ELT1、第二像素電極ELT2和第三像素電極ELT3)可以彼此分開地形成在每個發光區域EA中。在一實施例中，至少一個像素電極ELT可以從每個發光區域EA延伸到非發光區域NEA和/或分離區域SPA。例如：第一像素電極ELT1和第二像素電極ELT2可以從發光區域EA延伸到非發光區域NEA和分離區域SPA，並且可以分別電性連接到位於分離區SPA中的第一對準電極ALE1和第三對準電極ALE3。第三像素電極ELT3可以僅形成在每個發光區域EA中，或者其一部分可以位於非發光區域NEA中。像素電極ELT的位置、尺寸、形狀和相互排列結構和/或第四和第五接觸部分CNT4和CNT5的位置可以根據實施例進行各種改變。
堤部圖案BNP(也稱為「圖案(patterns)」或「壁圖案(wall patterns)」)可以設置在對準電極ALE下方或下方以與一些或多個對準電極ALE重疊。例如：每個堤部圖案BNP可以包括第一堤部圖案BNP1、第二堤部圖案BNP2和第三堤部圖案BNP3，與第一對準電極ALE1、第二對準電極ALE2和第三對準電極ALE3的部分重疊，分別。在一實施例中，至少一個堤部圖案BNP可以延伸到發光區域EA周圍的非發光區域NEA，但不限於此。
一些或多個對準電極ALE可以通過堤部圖案BNP在像素PXL的上方向(例如：第三方向DR3)上突出。因此，可以容易地控制發光元件LD的排列區域，並且通過在從發光元件LD發射的光中以低角度將指向堤部圖案BNP的光反射到像素PXL的上方，從而可以容易地控制發光元件LD的排列區域，可以提高像素PXL的光效率。
在一實施例中，至少兩個相鄰像素PXL可以共享至少一個堤部圖案BNP。例如：像素PXL的第二堤部圖案BNP2和第三堤部圖案BNP3(例如：右側的相鄰像素)在第一方向DR1上相鄰的可以彼此一體成型成型。類似地，在第一方向DR1上的另一個相鄰像素(例如：左側的相鄰像素)的第三堤部圖案BNP2和第二堤部圖案BNP2可以彼此一體成型。堤部圖案BNP的位置、結構、數量和/或形狀可以根據實施例進行各種改變。
非發光區域NEA可以設置在每個發光區域EA和/或每個分離區域SPA周圍。第一堤部BNK1可以設置在非發光區域NEA中。
第一堤部BNK1可以包括對應於每個發光區域EA的第一開口OPA1，並且可以圍繞發光區域EA。第一堤部BNK1可以包括與分離區域SPA對應的第二開口OPA2，並且可以圍繞分離區域SPA。例如：第一堤部BNK1可以包括對應於每個發光區域EA和每個分離區域SPA的開口OPA。
第一堤部BNK1可以包括至少一種光阻擋和/或反射材料。例如：第一堤部BNK1可以包括黑矩陣材料和/或特定或給定顏色的濾色器材料中的至少一種。因此，可以防止相鄰像素PXL之間的光洩漏。
第一堤部BNK1可以限定在將發光元件LD提供給每個像素PXL的步驟中應該提供發光元件LD的每個發光區域EA。例如：像素PXL的發光區域EA被第一堤部BNK1分開和劃分，從而可以將期望類型和/或量的發光元件混合溶液供應到每個發光區域EA中。
在一實施例中，第一堤部BNK1可以包括疏水表面。例如：通過使用疏水材料將第一堤部BNK1本身形成疏水圖案，或者通過在第一堤部BNK1上形成由疏水材料製成的疏水膜，第一堤部BNK1可以形成為具有疏水表面。例如：第一堤部BNK1可以通過使用具有大接觸角的疏水性有機絕緣材料例如聚丙烯酸酯形成，因此，第一堤部BNK1可以形成為疏水圖案。因此，發光元件混合溶液可以穩定地流入發光區域EA。
第22圖示出了根據實施例的顯示裝置DD的示意性截面圖。例如：第22圖示出了基於對應於第21圖的直線II-II'的像素PXL的截面的顯示裝置DD的截面的實施例。
請參照第1圖至第22圖，顯示裝置DD可以包括基底層BSL、電路層PCL和顯示層DPL。電路層PCL和顯示層DPL可以被設置為在基底層BSL上彼此重疊。例如：電路層PCL和顯示層DPL可以依次設置在基底層BSL的一個表面或一個表面上。
顯示裝置DD可以進一步包括設置在顯示層DPL上的濾色器層CFL和/或封裝層ENC(或鈍化層)。在一實施例中，濾色器層CFL和/或封裝層ENC可以形成在或直接形成在基底層BSL的一個表面上或形成有電路層PCL和顯示層DPL的表面上，但是不限於此。
基底層BSL可以是剛性或柔性材料的基板或膜。在一實施例中，基底層BSL可以包括至少一種透明或不透明的絕緣材料，並且可以具有單層或多層結構。
電路層PCL可以設置在基底層BSL的一個表面或一個表面上。電路層PCL可以包括形成每個像素PXL的像素電路PXC的電路元件。例如：電路元件(例如：形成每個像素電路PXC的電晶體M和電容器Cst)可以形成在電路層PCL的每個像素區域中。
第22圖示出了作為可以設置在電路層PCL上的電路元件的示例，設置在每個像素電路PXC中的一個電晶體M(例如：包括底部金屬層BML的第一電晶體M1)。
電路層PCL可以包括連接到像素PXL的各種訊號線和電源線。例如：電路層PCL可以包括連接到像素PXL的掃描線SL、控制線SSL、數據線DL、感測線SENL和/或第一和第二電源線PL1和PL2。第22圖示出了作為可以設置在電路層PCL上的導線的示例，導線LI位於與底部金屬層BML相同的層(例如：第一導電層)上。每條導線LI可以是連接到像素PXL的訊號線和電源線之一。在一實施例中，一個至少一條訊號線和/或電源線可以設置在電路層PCL的另一層中。
電路層PCL可以包括絕緣層。例如：電路層PCL可以包括依次設置在基底層BSL的一個表面或表面上的緩衝層BFL、閘極絕緣層GI、層間絕緣層ILD和/或鈍化層PSV。
電路層PCL可以包括設置在基底層BSL上並且可以包括第一電晶體M1的底部金屬層BML的第一導電層。例如：第一導電層可以設置在基底層BSL和緩衝層BFL之間，並且可以包括設置在每個像素電路PXC中的第一電晶體M1的底部金屬層BML。第一電晶體M1的底部金屬層BML可以與第一電晶體M1的閘極GE和半導體圖案SCP重疊。
第一導電層可以進一步包括至少一個導線LI。例如：第一導電層可以包括在顯示區域DA中沿第二方向DR2延伸的線中的至少一些或多條導線LI。例如：第一導電層可以包括感測線SENL和數據線DL，以及第一電源線PL1(或在第二方向上形成網狀第一電源線PL1的第一子電源線)和/或連接到像素PXL的第二電源線PL2(或形成網狀第二電源線PL2的第二方向上的第二子電源線)。
緩衝層BFL可以設置在包括第一導電層的基底層BSL的一個表面或表面上，緩衝層BFL可以防止雜質擴散到每個電路元件中。
半導體層可以設置在緩衝層BFL上。半導體層可以包括每個電晶體M的半導體圖案SCP。半導體圖案SCP可以包括與對應電晶體M的閘極GE重疊的通道區，以及設置的第一和第二導電區(例如：源極和汲極區)在通道區域的兩側。半導體圖案SCP可以是由多晶矽、非晶矽或氧化物半導體製成的半導體圖案。
閘極絕緣層GI可以設置在半導體層上，第二導電層可以設置在閘極絕緣層GI上。
第二導電層可以包括每個電晶體M的閘極GE。第二導電層可以進一步包括設置在像素電路PXC中的電容器Cst的一個電極和/或橋接圖案。在設置在顯示區域DA中的至少一根電源線和/或訊號線由多層形成的情況下，第二導電層可以進一步包括形成至少一根電源線和/或訊號線的至少一個導電圖案。
層間絕緣層ILD可以設置在第二導電層上。第三導電層可以設置在層間絕緣層ILD上。
第三導電層可以包括每個電晶體M的源極SE和汲極DE。源極SE可以連接到包括在對應電晶體M中的半導體圖案SCP的一個區域(例如：源區域)，通過至少一個接觸孔CH，並且汲極DE可以通過至少一個其他接觸孔CH連接到相應電晶體M中包括的半導體圖案SCP的另一區域(例如：汲極區域)。第三導電層可以進一步包括設置在像素電路PXC中的電容器Cst的另一電極、導線和/或橋接圖案。例如：第三導電層可以包括在顯示區域DA中沿第一方向DR1延伸的線中的至少一些或多條線。例如：第三導電層可以包括掃描線SL、控制線SSL、第一電源線PL1(或在第一方向上形成網狀第一電源線PL1的第一子電源線)，和/或連接到像素(PXL)的第二電源線PL2(或形成網狀第二電源線PL2的第一方向上的第二子電源線)。在設置在顯示區域DA中的至少一根電源線和/或訊號線由多層形成的情況下，第三導電層可以進一步包括形成至少一根電源線和/或訊號線的至少一個導電圖案。
形成第一至第三導電層的導電圖案、電極和/或導線中的每一個可以通過包括至少一種導電材料而具有導電性，但是配置材料不受特別限制。例如：形成第一至第三導電層的導電圖案、電極和/或導線中的每一個可以包括鉬(Mo)、鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鈦(Ti)、鉭(Ta)、鎢(W)和銅(Cu)中的一種或多種，並且可以包括各種類型的導電材料。
鈍化層PSV可以設置在第三導電層上。緩衝層BFL、閘極絕緣層GI、層間絕緣層ILD和鈍化層PSV中的每一個可以形成為單層或多層，並且可以包括至少一種無機絕緣材料和/或有機絕緣材料。在一實施例中，緩衝層BFL、閘極絕緣層GI和層間絕緣層ILD中的每一個可以包括各種類型的無機絕緣材料，例如氮化矽(SiN x)、氧化矽(SiO x)或矽。氮氧化物(SiO xN y)。在一實施例中，鈍化層PSV可以包括至少一個有機絕緣層，該有機絕緣層包括至少一種有機絕緣材料。在一實施例中，鈍化層PSV可以完全設置在至少顯示區域DA中，並且可以平坦化電路層PCL的表面。
顯示層DPL可以設置在鈍化層PSV上。
顯示層DPL可以包括每個像素PXL的發光部分EMU。例如：顯示層DPL可以包括設置在每個像素PXL的發光區域EA中的對準電極ALE、至少一個發光元件LD和像素電極ELT。在一實施例中，每個發光部分EMU可以包括發光元件LD。
顯示層DPL可以進一步包括絕緣圖案和/或絕緣層，依序設置在其上形成有電路層PCL的基底層BSL的一個表面或表面上。例如：顯示層DPL可以包括堤部圖案BNP、第一絕緣層INS1、第一堤部BNK1、第二絕緣層INS2、第三絕緣層INS3、第二堤部BNK2和/或第四絕緣層INS4。顯示層DPL可以可選地進一步包括光轉換層CCL。
堤部圖案BNP可以設置在鈍化層PSV上，堤部圖案BNP可以設置在對準電極ALE下方或下方，以與每個對準電極ALE的一部分重疊。
對準電極ALE可以通過堤部圖案BNP在發光元件LD周圍的像素PXL的上方向(例如：第三方向DR3)上突出，堤部圖案BNP和其上的對準電極ALE可以在發光元件LD周圍形成反射突出圖案。因此，可以提高像素PXL的光效率。
堤部圖案BNP可以是包括無機絕緣材料和/或有機絕緣材料的單層或多層絕緣圖案，對準電極ALE可以設置在堤部圖案BNP上。
對準電極ALE可以包括至少一種導電材料。例如：每個對準電極ALE可以包括各種金屬材料中的至少一種金屬，包括銀(Ag)、鎂(Mg)、鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鈦(Ti)、鉬(Mo)和銅(Cu)，或包含其合金；導電氧化物，例如：銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦錫鋅氧化物(ITZO)、鋅氧化物(ZnO)、鋁摻雜氧化鋅(AZO)、鎵摻雜鋅氧化物(GZO)、鋅錫氧化物(ZTO)、鎵錫氧化物(GTO)和氟摻雜錫氧化物(FTO)；以及導電聚合物例如PEDOT中的至少一種導電材料，但不限於此。例如：對準電極ALE可以包括除了碳奈米管或石墨烯之外的其他導電材料。例如：對準電極ALE可以通過包括各種導電材料中的至少一種而具有導電性。對準電極ALE可以包括彼此相同或不同的導電材料。
每個對準電極ALE可以由單層或多層形成。舉例而言，每個對準電極ALE可以包括反射電極層，該反射電極層包括反射導電材料(例如：金屬)，並且可以形成為單層或多層電極。
第一絕緣層INS1可以設置在對準電極ALE上。在一實施例中，第一絕緣層INS1可以包括用於將對準電極ALE中的至少一個連接到一個像素電極ELT的接觸孔。例如：第一絕緣層INS1可以包括用於形成第21圖的第四和第五接觸部分CNT4和CNT5的接觸孔。
第一絕緣層INS1可以形成為單層或多層，並且可以包括無機絕緣體材料和/或有機絕緣材料。在一實施例中，第一絕緣層INS1可以包括除氮化矽(SiN x)、氧化矽(SiO x)或氮氧化矽(SiO xN y)之外的至少一種無機絕緣材料。
由於對準電極ALE被第一絕緣層INS1覆蓋或重疊，可以防止對準電極ALE在後續製程中被損壞。可以防止對準電極ALE和發光元件LD連接不當而引起短路缺陷。
第一堤部BNK1可以設置在形成有對準電極ALE和第一絕緣層INS1的顯示區域DA中，第一堤部BNK1可以形成在非發光區域NEA中，以圍繞每個像素PXL的發光區域EA。
可以將發光元件LD提供給由第一堤部BNK1圍繞的每個發光區域EA。發光元件LD可以通過施加到對準電極ALE(或者，在被分離成每個像素PXL的對準電極ALE之前的對準線)的對準訊號在對準電極ALE之間對準。例如：假設像素PXL可以包括位於中央的第一對準電極ALE1和位於第一對準電極ALE1兩側的第二對準電極ALE2和第三對準電極ALE3，則至少一個第一光發光元件LD1可以對準在第一對準電極ALE1和第二對準電極ALE2之間，至少一個第二發光元件LD2可以對準在第一對準電極ALE1和第三對準電極ALE3之間。
第二絕緣層INS2可以設置在發光元件LD的一部分上。在一實施例中，第二絕緣層INS2可以局部設置在包括發光元件LD的中心部分的一部分上，以暴露在對應像素PXL的發光區域EA中排列的發光元件LD的第一端部EP1和第二端部EP2。在一實施例中，第二絕緣層INS2可以完全形成在包括像素區域的顯示區域DA中，並且可以包括暴露每個發光元件LD的第一端部EP1和第二端部EP2的接觸孔。在第二絕緣層INS2形成在發光元件LD上的情況下，發光元件LD可以被穩定地固定。
第二絕緣層INS2可以形成為單層或多層，並且可以包括至少一種無機絕緣材料和/或有機絕緣材料。例如：第二絕緣層INS2可以包括氮化矽(SiN x)、氧化矽(SiO x)、氮氧化矽(SiO xN y)、氧化鋁(Al xO y)或光阻材料，以及各種類型的有機和/或無機絕緣材料。
不同的像素電極ELT可以設置和/或形成在未被第二絕緣層INS2覆蓋或重疊的發光元件LD的兩個端部上，例如：在第一和第二端部EP1和EP2上。例如：第一像素電極ELT1可以設置在第一發光元件LD1的第一端部EP1上，第三像素電極ELT3的一部分可以設置在第一發光元件LD1的第二端部EP2上.第三像素電極ELT3的其他部分可以設置在第二發光元件LD2的第一端部EP1上，第二像素電極ELT2可以設置在第二發光元件LD2的第二端部EP2上。
在一實施例中，第一像素電極ELT1可以通過至少一個接觸部分(例如：第21圖的第四接觸部分CNT4)電性連接到第一對準電極ALE1。在一實施例中，第二像素電極ELT2可以通過至少一個接觸部分(例如：第21圖的第五接觸部分CNT5)電性連接到第三對準電極ALE3。第三像素電極ELT3可以將至少一個第一發光元件LD1和至少一個第二發光元件LD2彼此電性連接。
在一實施例中，每個像素PXL的第一對準電極ALE1可以通過至少一個接觸部分(例如：第21圖的第一接觸部分CNT1)電性連接到相應像素PXL的第一電晶體M1。類似地，第二和第三對準電極ALE2和ALE3可以分別通過至少一個接觸部分(例如：第21圖的第二接觸部分CNT2和第三接觸部分CNT3)電性連接到第二電源線PL2。
第一像素電極ELT1可以設置在第一對準電極ALE1的上部與第一對準電極ALE1的一部分重疊，第二像素電極ELT2可以設置在第三對準電極ALE3的上部以與第三對準電極的一部分重疊ALE3。第三像素電極ELT3可以設置在第一對準電極ALE1和第二對準電極ALE2的上部，以與第一對準電極ALE1和第二對準電極ALE2的另一部分重疊。
在一實施例中，第一像素電極ELT1可以電性連接到第一發光元件LD1的第一端部EP1，第二像素電極ELT2可以電性連接到第二發光元件LD2的第二端部EP2.第三像素電極ELT3可以電性連接到第一發光元件LD1的第二端部EP2和第二發光元件LD2的第一端部EP1。
第一像素電極ELT1、第二像素電極ELT2和/或第三像素電極ELT3可以形成在同一層或不同層上。在一實施例中，第一像素電極ELT1和第二像素電極ELT2可以形成在同一層上，第三像素電極ELT3可以形成在與第一像素電極ELT1和第二像素電極ELT2不同的層上。例如：第一像素電極ELT1和第二像素電極ELT2以及第三像素電極ELT3可以設置在不同的層上，第三絕緣層INS3插入在兩者之間。在一實施例中，所有第一至第三電極ELT1至ELT3可以形成在同一層上。像素PXL可以不包括第三絕緣層INS3。像素電極ELT的相互位置和/或形成依序可以根據實施例進行各種改變。
如在第19圖的實施例中，在每個像素PXL可以包括具有平行結構的發光部分EMU或者每個像素PXL可以包括單個發光元件LD的情況下，像素PXL可以不包括第三像素電極ELT3。第一像素電極ELT1可以設置在發光元件LD的第一端部EP1上，第二像素電極ELT2可以設置在發光元件LD的第二端部EP2上。
像素電極ELT可以包括至少一種導電材料。在一實施例中，像素電極ELT可以包括透明導電材料，以允許從發光元件LD發射的光從其中穿過。
在一實施例中，顯示裝置DD可以包括設置在每個像素PXL的發光部分EMU上的光轉換層CCL。例如：光轉換層CCL可以設置在每個發光區域EA中以位於每個像素PXL的發光元件LD的上部。
顯示裝置DD可以進一步包括設置在非發光區域NEA中以與第一堤部BNK1重疊的第二堤部BNK2。第二堤部BNK2可以限定(或劃分)可以形成光轉換層CCL的每個發光區域EA。在一實施例中，第二堤部BNK2和第一堤部BNK1可以彼此一體成型。
第二堤部BNK2可以包括光阻擋和/或反射材料，該光阻擋和/或反射材料包括黑矩陣材料。第二堤部BNK2可以包括與第一堤部BNK1相同或相似的材料或不同的材料。
光轉換層CCL可以包括用於轉換從發光元件LD發射的光的波長和/或顏色的波長轉換顆粒(或顏色轉換顆粒)和用於增加發光元件LD的光輸出效率的光散射顆粒SCT中的至少一種。像素PXL通過散射從發光元件LD發出的光。例如：每個光轉換層CCL可以設置在每個發光部分EMU上。每個光轉換層CCL可以包括波長轉換粒子，例如至少一種類型的量子點QD(例如：紅色、綠色和/或藍色量子點)和/或光散射粒子SCT。
例如：在將一個像素PXL設置為紅色(或綠色)像素並且向像素PXL的發光部分EMU提供藍色發光元件LD的情況下，包括用於將藍光轉換成紅(或綠)光的紅色(或綠色)量子點QD的光轉換層CCL可以設置在像素PXL的發光部分EMU上，光轉換層CCL可以進一步包括光散射顆粒SCT。
第四絕緣層INS4可以形成在包括發光部分EMU和/或像素PXL的光轉換層CCL的基底層BSL的一個表面或表面上。
在一實施例中，第四絕緣層INS4可以包括至少一種有機絕緣層。第四絕緣層INS4可以至少完全設置在顯示區域DA中，並且可以實質上平坦化顯示層DPL的表面。第四絕緣層INS4可以保護像素PXL的發光部分EMU和/或光轉換層CCL。
濾色器層CFL可以設置在第四絕緣層INS4上。
濾色器層CFL可以包括與像素PXL的顏色對應的濾色器CF。例如：濾色器層CFL可以包括設置在第一顏色像素PXL1的發光區域EA中的第一濾色器CF1、設置在第二顏色像素PXL2的發光區域EA中的第二濾色器CF2、以及設置在第三顏色像素PXL3的發光區域EA中的第三濾色器CF3。每個濾色器CF可以設置在第四絕緣層INS4上以與對應像素PXL的發光部分EMU重疊。
在一實施例中，第一、第二和第三濾色器CF1、CF2和CF3可以設置為在非發光區域NEA中彼此重疊。在一實施例中，第一、第二和第三濾色器CF1、CF2和CF3彼此分開地形成在每個像素PXL的發光區域EA上，並且可以在第一、第二及第三濾色器CF1、CF2和CF3之間設置單獨的遮光圖案。
封裝層ENC可以設置在濾色器層CFL上。封裝層ENC可以包括第五絕緣層INS5。在一實施例中，第五絕緣層INS5可以包括至少一個有機絕緣層，該有機絕緣層包括至少一種有機絕緣材料，並且可以形成為單層或多層。第五絕緣層INS5可以完全形成在至少顯示區域DA中，以覆蓋或重疊電路層PCL、顯示層DPL和/或濾色器層CFL，並且可以平坦化顯示裝置DD的表面。
第23圖示出了第22圖所示的像素PXL的一個區域的放大示意性截面圖。例如：第23圖示出了基於第一發光元件LD1的像素PXL的一個區域(例如：第22圖的AR區域)的放大示意性截面圖。在一實施例中，包括在像素PXL中的發光元件LD可以是實質上相同或相似類型和/或結構的發光元件(LD)。例如：第二發光元件LD2可以是具有與第一發光元件LD1相同類型和/或結構的發光元件LD。
第23圖示出了一個實施例，其中第22圖的像素PXL被放置在其中。第22圖的實施例可以包括根據第1圖和第2圖的實施例的發光元件LD，但本發明不限於此。例如：像素PXL可以包括根據第3到第7圖的實施例中的一個的發光元件LD，或是與第2圖至第7圖中的至少兩個實施例相同的發光元件LD的形狀和/或結構來複合應用。在描述第23圖的實施例時，將省略與上述實施例的配置相似或相同的配置的詳細描述。
請參照第1圖至第23圖，像素PXL中包括的每個發光元件LD可以包括從第一端部EP1到第二端部EP2依次設置的第一半導體層SCL1、發射層(EML)、第二半導體層SCL2和電極層ETL。每個發光元件LD可以包括圍繞第一半導體層SCL1、發射層EML、第二半導體層SCL2和電極層ETL的側表面的絕緣膜INF。
電極層ETL可以包括與第二半導體層SCL2相鄰(例如：與第二半導體層SCL2接觸)的第一表面S1、與第一表面S1相對且具有比第一表面S1更小(或更少)的寬度和/或面積的第二表面S2，以及連接第一表面S1和第二表面S2的側表面S3。電極層ETL的側表面S3可以具有與相對於電極層ETL的第一表面S1在約75°至約90°範圍內的角度(θ)對應的傾斜度。
絕緣膜INF可以完全包圍發射層EML和第二半導體層SCL2的側表面，並且可以至少部分地包圍電極層ETL和第一半導體層SCL1的側表面。絕緣膜INF可以分別在發光元件LD的第一端部EP1和第二端部EP2處部分地暴露電極層ETL和第一半導體層SCL1。
電極層ETL可以電性連接到第一像素電極ELT1。例如：電極層ETL可以在沒有設置第二絕緣層INS2的發光元件LD的第一端部EP1處接觸或直接接觸第一像素電極ELT1，並且可以電性連接到第一像素電極ELT1。
在一實施例中，電極層ETL可以接觸或直接接觸第一表面S1上的第二半導體層SCL2。電極層ETL的側表面S3可以在至少對應於第一表面S1的部分處被絕緣膜INF包圍。例如：絕緣膜INF可以圍繞位於電極層ETL的第一表面S1周圍的電極層ETL的側表面S3的一部分，並且可以暴露電極層ETL的第二表面S2和其他部分。位於第二表面S2周圍的電極層ETL的側表面S3。
第一半導體層SCL1可以電性連接到第三像素電極ELT3(和/或第二像素電極ELT2)。例如：第一半導體層SCL1可以在沒有設置第二絕緣層INS2的發光元件LD的第二端部EP2接觸或直接接觸第三像素電極ELT3，並且可以電性連接到第三像素電極ELT3。
第24圖至第26圖示出了根據實施例的像素PXL的製造方法的示意性截面圖。例如：第24圖至第26圖依序地示出了在根據第22圖和第23圖的實施例的用於製造像素PXL的像素製程期間在每個像素PXL中設置至少一個發光元件LD的方法以及在發光元件LD上形成第二絕緣層INS2的方法。
請參照第1圖至第24圖，至少一個光發射元件LD可以對準和/或設置在被第一絕緣層INS1覆蓋或重疊的一對對準電極ALE之間(例如：第一對準電極ALE1和第二對準電極ALE2和/或第一對準電極ALE1和第三對準電極ALE3之間)。在一實施例中，發光元件LD可以通過利用噴墨法或狹縫塗佈法提供至由第一堤部BNK1限定的每個發光區域EA，通過將相應的對準訊號施加到對準電極ALE，發光元件LD可以在對準電極ALE之間對準。
請參照第25圖，第二絕緣層INS2可以形成在發光元件LD排列在每個像素PXL的發光區域EA中的顯示區域DA中，第二絕緣層INS2可以主要完全形成在顯示區域DA中。
請參照第26圖，可以蝕刻第二絕緣層INS2以暴露每個發光元件LD的第一端部EP1和第二端部EP2。例如：第二絕緣層INS2可以被圖案化，使得電極層ETL和第一半導體層SCL1分別暴露在每個發光元件LD的第一端部EP1和第二端部EP2。之後，通過在後續製程中在每個發光元件LD的第一端部EP1和第二端部EP2上形成相應的像素電極ELT，發光元件LD可以電性連接在至少一對像素電極ELT之間。
在一實施例中，在蝕刻第二絕緣層INS2的製程中，在發光元件LD的第一端部EP1和第二端部EP2和/或其周圍區域中，絕緣膜INF可以被蝕刻一定厚度。然而，在與上述實施例相同的揭露內容中，通過控制電極層ETL的側傾角，即使在對應於第二半導體層SCL2和電極層ETL的接合面的區域(例如：對應於電極層ETL的第一表面S1的外圍的區域)，絕緣膜INF的厚度可以大於或等於隨後的步驟中的製程餘量(process margin)(例如：過蝕刻餘量(over-etching margin))對應的厚度。因此，即使在第二絕緣層INS2的蝕刻完成之後，第二絕緣層SCL2也可以完全被絕緣膜INF包圍。
因此，根據實施例，可以防止由於第二半導體層SCL2的暴露引起的短路缺陷(例如：可能通過第二半導體層SCL2發生的短路缺陷)，並且可以穩定地連接像素電極ELT之間的發光元件LD。因此，可以防止由於發光元件LD引起的短路缺陷所造成的像素PXL的缺陷(例如：暗點缺陷)。
以上通過實施例對本發明進行了描述，但需要說明的是，上述實施例僅用於舉例說明，並不用於限制本發明。本發明所屬領域中具有通常知識者將會理解，在不脫離本揭露的範圍的情況下，可以對其中的形式和細節進行各種改變。
本揭露的技術範圍可以由所附請求項的技術範圍確定，所有落入請求項及其等同物的含義和範圍內的變化或修改將被解釋為包括本揭露的範圍。
ALE:對準電極 ALE1:第一對準電極 ALE2:第二對準電極 ALE3:第三對準電極 BF:緩衝層 BFL:緩衝層 BML:底部金屬層 BNK1 :第一堤部 BNK2:第二堤部 BNP:堤部圖案 BNP1:第一堤部圖案 BNP2:第二堤部圖案 BNP3:第三堤部圖案 BSL:基底層 CCL:光轉換層 CF:濾色器 CF1:第一濾色器 CF2:第二濾色器 CF3:第三濾色器 CFL:濾色器層 CH:接觸孔 CNT1:第一接觸部分 CNT2:第二接觸部分 CNT3:第三接觸部分 CNT4:第四接觸部分 CNT5:第五接觸部分 Cst:電容器 D:直徑 DA:顯示區域 DD:顯示裝置 DE:汲極 DL:數據線 DP:顯示面板 DPL:顯示層 DR1:第一方向 DR2:第二方向 DR3:第三方向 EA:發光區域 ELT:像素電極 ELT1:第一像素電極 ELT2:第二像素電極 EML:發射層 EMU:發光部分 ENC:封裝層 EP1:第一端部 EP2:第二端部 ETL:電極層 GE:閘極 GI:閘極絕緣層 I-I'、II-II':直線 ILD:層間絕緣層 INF:絕緣膜 INS1:第一絕緣層 INS2:第二絕緣層 INS3:第三絕緣層 INS4:第四絕緣層 L:長度 LD:發光元件 LD1:第一發光元件 LD2:第二發光元件 LES:層疊體 LI:導線 M:電晶體 M1:第一電晶體 M2:第二電晶體 M3:第三電晶體 MK:光罩層 MK1:第一光罩層 MK1':第一光罩圖案 MK2:第二光罩層 MK2_1:第一金屬層 MK2_2:第二金屬層 N1:第一節點 N2:第二節點 NA:非顯示區域 NEA:非發光區域 OPA:開口 OPA1:第一開口 OPA2:第二開口 P:襯墊 PA:襯墊區 PCL:電路層 PL1:第一電源線 PL2:第二電源線 PSV:鈍化層 PT:蝕刻圖案 PXC:像素電路 PXG:像素組 PXL:像素 PXL1:第一顏色像素 PXL2:第二顏色像素 PXL3:第三顏色像素 QD:量子點 S1:第一表面 S2:第二表面 S3:側表面 SB:基板 SCL1:第一半導體層 SCL1_1:第一部分 SCL1_2:第二部分 SCL2:第二半導體層 SCP:半導體圖案 SCT:光散射粒子 SE:源極 SENL:感測線 SPA:分離區域 SSL:控制線 SL:掃描線 TH1:第一厚度 VDD:第一電源 VSS:第二電源 W1:第一寬度 W2:第二寬度 θ:角度 θ1:第一角度 θ2:第二角度
本發明的上述和其他方面和特徵將通過參照圖式對其實施例的詳細描述而變得更加清楚，其中： 第1圖示出了根據一實施例的發光元件的示意性立體圖。 第2圖示出了根據一實施例的發光元件的示意性截面圖。 第3圖至第7圖分別示出了根據一實施例的發光元件的示意性截面圖。 第8圖至第17圖示出了根據一實施例的發光元件的製造方法的示意性截面圖。 第18圖示出了根據一實施例的顯示裝置的示意性俯視圖。 第19圖和第20圖分別示出了根據一實施例的像素的等效電路的示意圖。 第21圖示出了根據一實施例的像素的示意性俯視圖。 第22圖示出了根據一實施例的顯示裝置的示意性截面圖。 第23圖示出了第22圖所示像素的一區域的放大的示意性截面圖。 第24圖至第26圖示出了根據一實施例的像素的製造方法的示意性截面圖。
EML:發射層
EP1:第一端部
EP2:第二端部
ETL:電極層
I-I':直線
INF:絕緣膜
LD:發光元件
S1:第一表面
S2:第二表面
S3:側表面
SCL1:第一半導體層
SCL2:第二半導體層
TH1:第一厚度
W1:第一寬度
W2:第二寬度
θ:角度

Claims (20)

  1. 一種發光元件，其包括： 一第一半導體層； 一發射層，設置在該第一半導體層上； 一第二半導體層，設置在該發射層上； 一電極層，設置於該第二半導體層上；以及 一絕緣膜，圍繞該第一半導體層、該發射層和該第二半導體層的複數個側表面，並且圍繞在該發光元件的設置有該電極層的一端部處的該電極層的一部分， 該電極層包括： 一第一表面，鄰近該第二半導體層； 一第二表面，相對於該第一表面，並且該第二表面的一寬度小於該第一表面的一寬度；以及 一側表面，連接該第一表面和該第二表面，並且該側表面相對於該電極層的該第一表面具有在約75°至約90°的一範圍內的一傾角。
  2. 如請求項1所述的發光元件，其中該絕緣膜完全圍繞該發射層和該第二半導體層的該複數個側表面。
  3. 如請求項1所述的發光元件，其中該電極層直接接觸該電極層的該第一表面上的該第二半導體層。
  4. 如請求項3所述的發光元件，其中 該絕緣膜圍繞該電極層的位於該電極層的該第一表面周圍的該側表面的一部分，並且暴露該電極層的該第二表面和該電極層的該側表面的一剩餘部分。
  5. 如請求項1所述的發光元件，其中該絕緣膜暴露該第一半導體層的一下表面。
  6. 如請求項1所述的發光元件，其中該絕緣膜在該發光元件的該端部具有一均勻的厚度。
  7. 如請求項1所述的發光元件，其中該絕緣膜在圍繞該第一半導體層、該發射層和該第二半導體層的一部分具有與該第一半導體層、該發射層和該第二半導體層的每個該側表面的一形狀相對應的一表面輪廓。
  8. 如請求項1所述的發光元件，其中該絕緣膜具有與該發光元件的該端部的該電極層的該側表面的一形狀相對應的一表面輪廓。
  9. 如請求項1所述的發光元件，其中該絕緣膜具有在該發光元件的該端部處逐漸改變的一厚度。
  10. 如請求項9所述的發光元件，其中該絕緣膜具有從該發光元件的該端部向該發射層接近而增加的一厚度。
  11. 如請求項1所述的發光元件，其中 該第一半導體層包括與該發射層相鄰之一第一部分以及不包括該第一部分的一第二部分，以及 該第一部分的一寬度大於該第二部分的一寬度。
  12. 如請求項11所述的發光元件，其中該絕緣膜的圍繞該第一半導體層的該第二部分的一部分的一厚度大於該絕緣膜的圍繞該第一半導體層的該第一部分的一部分的一厚度。
  13. 如請求項1所述的發光元件，其中該絕緣膜在對應於該電極層的該第一表面的一部分具有約10nm或以上的一厚度。
  14. 一種顯示裝置，其包括： 一像素，包括： 一第一電極； 一第二電極；以及 一發光元件，包括： 一第一端部，電性連接至該第一電極；以及 一第二端部，電性連接到該第二電極， 其中該發光元件包括： 一第一半導體層、一發射層、一第二半導體層和一電極層，沿著該發光元件的該第二端部至該第一端部的一方向依次設置；以及 一絕緣膜，圍繞該第一半導體層、該發射層、該第二半導體層和該電極層的複數個側表面，以及 該電極層包括： 一第一表面，鄰近該第二半導體層； 一第二表面，相對於該第一表面，並且該第二表面的一寬度小於該第一表面的一寬度；以及 一側表面，連接該第一表面和該第二表面，並且該側表面相對於電極層的該第一表面具有在約75°至約90°的一範圍內的一傾角。
  15. 如請求項14所述的顯示裝置，其中該絕緣膜完全圍繞該發射層和該第二半導體層的該複數個側表面。
  16. 如請求項14所述的顯示裝置，其中 該電極層直接接觸該第一表面上的該第二半導體層，以及 該絕緣膜圍繞該電極層的位於該電極層的該第一表面周圍的該側表面的一部分，並且暴露該電極層的該第二表面和該電極層的該側表面的一剩餘部分。
  17. 一種發光元件的製造方法，其包括： 在一基板上依序形成一第一半導體層、一發射層、一第二半導體層及一電極層； 在該電極層上依次形成一光罩層和一蝕刻圖案； 通過使用該光罩層和該蝕刻圖案的一蝕刻製程(etching process)將包括該第一半導體層、該發射層、該第二半導體層和該電極層的一層疊體進行圖案化為一棒狀； 在該第一半導體層、該發射層、該第二半導體層和該電極層的複數個側表面形成一絕緣膜；以及 將該發光元件與該基板分離， 其中在棒狀的該層疊體進行圖案化的過程中，蝕刻該電極層，使得該電極層的一側表面相對於該基板具有約75°至約90°的一範圍內的一傾角。
  18. 如請求項17所述的發光元件的製造方法，其中該光罩層形成為具有約2μm或以上的一厚度。
  19. 如請求項18所述的發光元件的製造方法，其中該形成該光罩層包括： 在該電極層上形成一厚度為約2μm或以上的一第一光罩層；以及 使用與該第一光罩層不同的一材料在該第一光罩層上形成厚度為約160nm或以上的一第二光罩層。
  20. 如請求項17所述的發光元件的製造方法，其中該形成該絕緣膜的步驟包括： 在包括該層疊體的該基板的一整個表面上形成該絕緣膜；以及 蝕刻該絕緣膜，以暴露該電極層的一上表面。
TW111126747A 2021-08-30 2022-07-15 發光元件、包含該發光元件的顯示裝置以及發光元件的製造方法 TW202315161A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0115118 2021-08-30
KR1020210115118A KR20230033218A (ko) 2021-08-30 2021-08-30 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법

Publications (1)

Publication Number Publication Date
TW202315161A true TW202315161A (zh) 2023-04-01

Family

ID=85287702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126747A TW202315161A (zh) 2021-08-30 2022-07-15 發光元件、包含該發光元件的顯示裝置以及發光元件的製造方法

Country Status (5)

Country Link
US (1) US20230062301A1 (zh)
KR (1) KR20230033218A (zh)
CN (1) CN115734662A (zh)
TW (1) TW202315161A (zh)
WO (1) WO2023033297A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230105760A (ko) * 2022-01-04 2023-07-12 삼성디스플레이 주식회사 반도체 발광 소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111516A1 (ja) * 2010-03-12 2011-09-15 シャープ株式会社 発光装置の製造方法、発光装置、照明装置、バックライト、液晶パネル、表示装置、表示装置の製造方法、表示装置の駆動方法および液晶表示装置
KR102188497B1 (ko) * 2014-03-27 2020-12-09 삼성전자주식회사 나노구조 반도체 발광소자
KR102261953B1 (ko) * 2015-01-14 2021-06-08 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20210003991A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
KR20210008206A (ko) * 2019-07-10 2021-01-21 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치

Also Published As

Publication number Publication date
KR20230033218A (ko) 2023-03-08
WO2023033297A1 (ko) 2023-03-09
US20230062301A1 (en) 2023-03-02
CN115734662A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
US11114582B2 (en) Display apparatus with increased self-alignment efficiency
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
US20210167050A1 (en) Light emitting element, manufacturing method thereof, and display device including the light emitting element
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
KR102395993B1 (ko) 디스플레이 장치
KR102555828B1 (ko) 고 해상도 마이크로 led 표시 장치 및 그 제조 방법
TW202315161A (zh) 發光元件、包含該發光元件的顯示裝置以及發光元件的製造方法
CN117678076A (zh) 显示设备
KR20230010157A (ko) 화소 및 이를 구비한 표시 장치
CN116583961A (zh) 发光二极管和包括该发光二极管的显示装置
CN116075935A (zh) 像素和包括该像素的显示装置
KR20230167260A (ko) 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
CN116547814A (zh) 固态成像元件和电子设备
KR20240053726A (ko) 발광 소자, 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
EP4239695A1 (en) Light emitting element and method of manufacturing the light emitting element
US20230148430A1 (en) Pixel and display device including the same
US20240006554A1 (en) Light-emitting device, display apparatus including the same, and method of manufacturing the same
US20240055558A1 (en) Light emitting element, display device including the same, and method of fabricating the display device
KR20220169061A (ko) 표시 장치 및 그의 제조 방법
US20230091726A1 (en) Display device
TW202243234A (zh) 顯示裝置及其製造方法
KR20220019902A (ko) 발광 소자 및 이를 이용한 표시 장치와 그의 제조 방법
KR20230132649A (ko) 표시 장치 및 이의 제조 방법
CN116547812A (zh) 像素和包括该像素的显示装置