CN113972339A - 发光元件、制造发光元件的方法以及显示装置 - Google Patents

发光元件、制造发光元件的方法以及显示装置 Download PDF

Info

Publication number
CN113972339A
CN113972339A CN202110821855.0A CN202110821855A CN113972339A CN 113972339 A CN113972339 A CN 113972339A CN 202110821855 A CN202110821855 A CN 202110821855A CN 113972339 A CN113972339 A CN 113972339A
Authority
CN
China
Prior art keywords
layer
light emitting
electrode
insulating
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110821855.0A
Other languages
English (en)
Inventor
安文贞
姜慧林
金旼映
李东彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113972339A publication Critical patent/CN113972339A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

提供了一种发光元件、一种制造发光元件的方法以及一种包括发光元件的显示装置。发光元件包括：第一半导体层，掺杂有n型掺杂剂；第二半导体层，掺杂有p型掺杂剂；发光层，设置在第一半导体层与第二半导体层之间；电极层，设置在第二半导体层上；绝缘结构，设置在电极层上，并且具有比电极层的直径小的最大直径；以及绝缘膜，围绕第一半导体层的侧表面、发光层的侧表面和第二半导体层的侧表面。

Description

发光元件、制造发光元件的方法以及显示装置
技术领域
实施例涉及一种发光元件、一种制造发光元件的方法以及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置变得越来越重要。各种显示装置(诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置和类似装置)正在被使用。
典型的显示装置包括诸如有机发光显示面板或液晶显示(LCD)面板的显示面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
发明内容
实施例提供了一种能够使对电极层的损坏最小化的发光元件和一种制造发光元件的方法。
实施例也提供了一种通过包括能够使对电极层的损坏最小化的发光元件而具有改善的亮度的显示装置。
然而，实施例不限于这里阐述的实施例。通过参考下面给出的公开的详细描述，上述和其它实施例对于公开所属领域的普通技术人员将变得更清楚。
根据实施例，发光元件可以包括：第一半导体层，掺杂有n型掺杂剂；第二半导体层，掺杂有p型掺杂剂；发光层，设置在第一半导体层与第二半导体层之间；电极层，设置在第二半导体层上；绝缘结构，设置在电极层上，并且具有比电极层的直径小的最大直径；以及绝缘膜，围绕第一半导体层的侧表面、发光层的侧表面和第二半导体层的侧表面。
绝缘结构可以包括：底表面，接触电极层；以及倾斜的侧表面，相对于底表面倾斜。绝缘结构的直径可以从绝缘结构的底表面到顶部减小。
绝缘结构的高度可以在约500nm至约1μm的范围内。
绝缘结构的最大直径可以在约100nm至约500nm的范围内。
绝缘结构可以包括第一部分和第二部分。第一部分可以具有绝缘结构的最大直径(或宽度)，并且第一部分可以包括倾斜的侧表面。第二部分可以连接到第一部分的下部，并且具有比绝缘结构的最大直径小的宽度。
绝缘结构可以包括氧化硅、氮化硅和氮氧化硅中的至少一种，并且绝缘膜可以是包括氧化硅、氮化硅、氮氧化硅、氮化铝、氧化铝、氧化钛、氧化锆和氧化铪中的至少一种的单层或多层。
绝缘膜的厚度可以在约10nm至约200nm的范围内。
发光元件还可以包括：第三半导体层，设置在第一半导体层与发光层之间；第四半导体层，设置在第二半导体层与发光层之间；以及第五半导体层，设置在第二半导体层与第四半导体层之间，其中，绝缘膜还可以围绕第三半导体层的侧表面、第四半导体层的侧表面和第五半导体层的侧表面。
根据实施例，一种制造发光元件的方法可以包括以下步骤：在目标基底上形成半导体结构，半导体结构包括多个半导体材料层；在半导体结构上形成掩模层；在与目标基底的顶表面垂直的方向上蚀刻半导体结构以形成元件棒，元件棒中的每个元件棒包括绝缘结构和多个半导体层，绝缘结构由掩模层的一部分形成；形成围绕元件棒的侧表面的部分的绝缘膜；以及将元件棒与绝缘膜从目标基底分离。
形成掩模层的步骤可以包括：在半导体结构上形成绝缘掩模层；以及在绝缘掩模层上形成金属图案层，金属图案层包括彼此间隔开的图案，并且绝缘结构可以通过蚀刻绝缘掩模层来形成。
形成元件棒的步骤可以包括：执行第一蚀刻步骤和执行第二蚀刻步骤。第一蚀刻步骤可以包括：沿着金属图案层蚀刻绝缘掩模层，以形成硬掩模层；以及沿着硬掩模层蚀刻半导体结构。第二蚀刻步骤可以包括：对沿着硬掩模层蚀刻的半导体结构进行蚀刻，以形成包括绝缘结构的元件棒。
第一蚀刻步骤可以包括干法蚀刻工艺，并且第二蚀刻步骤可以包括湿法蚀刻工艺。
半导体结构可以通过第一蚀刻步骤被蚀刻为具有暴露且倾斜的侧表面，并且元件棒的半导体层可以形成为具有与目标基底垂直的侧表面。
元件棒可以包括：第一半导体层，掺杂有n型掺杂剂；第二半导体层，掺杂有p型掺杂剂；发光层，设置在第一半导体层与第二半导体层之间；以及电极层，设置在第二半导体层上。绝缘结构可以形成在电极层上，并且绝缘膜可以形成为围绕第一半导体层的侧表面、发光层的侧表面、第二半导体层的侧表面和电极层的侧表面。
绝缘结构可以形成为具有倾斜的侧表面，使得绝缘结构的直径从绝缘结构的底表面到顶部减小。
根据实施例，显示装置可以包括：第一基底；第一电极，设置在第一基底上；第二电极，设置在第一基底上，并且与第一电极间隔开；第一绝缘层，设置在第一基底上，并且覆盖第一电极和第二电极；多个发光元件，设置在第一绝缘层上，并且包括设置在第一电极上的第一端部和设置在第二电极上的第二端部；第一接触电极，电接触第一电极和多个发光元件的第一端部；以及第二接触电极，电接触第二电极和多个发光元件的第二端部。多个发光元件中的每个发光元件包括：第一半导体层，掺杂有n型掺杂剂；第二半导体层，掺杂有p型掺杂剂；发光层，设置在第一半导体层与第二半导体层之间；电极层，设置在第二半导体层上；绝缘结构，设置在电极层上，并且具有比电极层的直径小的最大直径；以及绝缘膜，围绕第一半导体层的侧表面、发光层的侧表面和第二半导体层的侧表面。
绝缘结构可以包括底表面和倾斜的侧表面，并且绝缘结构的直径可以从绝缘结构的底表面到顶部减小。
绝缘结构可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。
显示装置还可以包括：第一接触表面，电极层的顶表面的一部分和第一接触电极在第一接触表面处彼此接触；第二接触表面，绝缘结构的侧表面的一部分和第一接触电极在第二接触表面处彼此接触；以及第三接触表面，第一半导体层的底表面和第二接触电极在第三接触表面处彼此接触，其中，第一接触表面可以比第三接触表面小。
空间可以形成在多个发光元件中的每个发光元件的绝缘结构与第一绝缘层之间，并且电极层可以包括与空间邻接并且不接触第一接触电极的表面。
根据上述和其它实施例，发光元件可以包括绝缘结构，绝缘结构在发光元件的制造期间由掩模层的剩余部分形成。由于不需要用于去除绝缘结构的化学处理工艺，因此可以使对电极层的损伤最小化，从而可以改善发光元件的发光效率和亮度。
此外，由于发光元件包括在显示装置中，因此可以增大显示装置的每个子像素的发光量。
根据下面的详细描述、附图和权利要求，其它特征和实施例可以是清楚的。
附图说明
通过参照附图详细地描述公开的实施例，公开的上述和其它实施例以及特征将变得更清楚，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是图1的显示装置的像素的示意性平面图；
图3是沿着图2的线Q1-Q1′、线Q2-Q2′和线Q3-Q3′截取的示意性剖视图；
图4是根据实施例的发光元件的示意性透视图；
图5是图4的发光元件的示意性俯视图；
图6是图4的发光元件的示意性剖视图；
图7是图3的部分A的放大的示意性剖视图；
图8示意性地示出了图3的发光元件的第一端部与第一接触电极的接触表面；
图9是示出从图4的发光元件发射的光的路径的放大的示意性剖视图；
图10是示出根据实施例的制造发光元件的方法的流程图；
图11至图18是示出图10的方法的示意性剖视图；
图19是根据实施例的发光元件的示意性透视图；
图20是图19的发光元件的示意性剖视图；以及
图21是根据实施例的发光元件的示意性剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述发明，在附图中示出了发明的优选实施例。然而，该发明可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得该公开将是彻底和完整的，并且将向本领域技术人员充分地传达发明的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，它可以直接在所述另一层或基底上，或者也可以存在中间层。在整个说明书中，相同的附图标记指示相同的组件。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离发明的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
附图和描述本质上仅被认为是说明性的，因此不限制在这里描述并要求保护的实施例。为了描述发明的实施例，可以不提供与描述不相关的一些部分，并且在整个说明书中，同样的附图标记指代同样的元件。
在附图中，为了更好地理解和便于描述，任意地描绘了每个元件的尺寸和厚度，然而发明不限于此。在附图中，为了清楚，可以夸大层、膜、面板、区域和其它元件的厚度。在附图中，为了更好地理解和便于描述，可以夸大一些层和区域的厚度。
在说明书中，短语“在平面图中”表示从上方观察物体部分的情况，短语“在剖视图中”表示从侧面观察通过垂直地切割物体部分所得的剖面的情况。此外，术语“叠置”或“叠置的”表示第一物体可以在第二物体上方或下方，反之亦然。
为了便于描述，这里可以使用诸如“在……下方”、“在……下面”、“下(下部)”、“在……上方”、“上(上部)”等的空间相对术语来描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语意图涵盖装置在使用或操作中的不同方位。例如，在附图中所示的装置被翻转的情况下，定位“在”其它装置的“下方”或“下面”的装置可以“位于”其它装置的“上方”。因此，说明性术语“在……下方”可以包括下部位置和上部位置两者。装置也可以在其它方向上定向，因此可以根据方位而不同地解释空间相对术语。
如这里使用的“约(大约)”或“近似(大致)”包括所陈述的值，并且表示在如由本领域普通技术人员考虑到讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)而确定的特定值的可接受偏差范围内。例如，“约”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±80％、±5％内。
在整个说明书中，当元件被称为“连接”到另一元件时，所述元件可以“直接连接”到另一元件，或者“电连接”到另一元件，且一个或更多个中间元件置于它们之间。
如这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任何和所有组合。在说明书和权利要求书中，出于它们的含义和解释的目的，短语“……中的至少一个(种/者)”意图包括“选自……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为表示“A、B或者A和B”。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非这里明确地如此定义。
还将理解的是，当在该说明书中使用时，术语“包括”和/或“包含”指定存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或者添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组合。
在下文中，将参照附图描述根据实施例的显示装置、发光元件和制造发光元件的方法。
图1是根据实施例的显示装置10的示意性平面图。
参照图1，显示装置10显示移动图像或静止图像。显示装置10可以指代几乎所有类型的提供显示屏幕的电子装置。显示装置10的示例可以包括电视(TV)、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器(HMD)、移动通信终端、电子记事本、电子书(e-book)、便携式多媒体播放器(PMP)、导航装置、游戏控制台、数码相机、摄像机等。
显示装置10包括提供显示屏幕的显示面板。显示装置10的显示面板的示例包括无机发光二极管(ILED)显示面板、有机发光二极管(OLED)显示面板、量子点发光二极管(QLED)显示面板、等离子体显示面板(PDP)、场发射显示(FED)面板等。显示装置10的显示面板在下文中将被描述为例如ILED显示面板，但是实施例不限于此。其它各种显示面板也适用于显示装置10的显示面板。
显示装置10的形状可以变化。例如，显示装置10可以具有在水平方向上比在垂直方向上延伸得长的矩形形状、在垂直方向上比在水平方向上延伸得长的矩形形状、正方形形状、具有圆角的四边形状、非四边形的多边形形状或圆形形状。显示装置10的显示区域DPA的形状可以类似于显示装置10的形状。图1示出了显示装置10和显示区域DPA都具有在水平方向(第一方向DR1)上比在垂直方向(第二方向DR2)上延伸得长的矩形形状。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是显示图像的区域，非显示区域NDA可以是不显示图像的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为无效区域。显示区域DPA可以占据显示装置10的中间部分。
显示区域DPA可以包括多个像素PX。像素PX可以布置在行方向和列方向上。像素PX在平面图中可以具有矩形形状或正方形形状，但是实施例不限于此。像素PX可以具有菱形形状，所述菱形形状具有相对于特定方向倾斜的边。像素PX可以以条纹方式或pentile方式交替地布置。像素PX中的每个可以包括发射特定波长范围的光的一个或更多个发光元件30(见图2)。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以围绕整个显示区域DPA或显示区域DPA的一部分。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以相邻于显示区域DPA的四条边设置。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的线(布线)或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以安装在非显示区域NDA中。
图2是图1的显示装置10的像素PX的示意性平面图。
参照图2，像素PX可以包括子像素PXn(其中，n是1至3的整数)。例如，像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1、第二子像素PX2和第三子像素PX3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。例如，第一颜色、第二颜色和第三颜色可以分别是蓝色、绿色和红色，但是实施例不限于此。在另一示例中，第一子像素PX1、第二子像素PX2和第三子像素PX3可以发射相同颜色的光。图2示出了像素PX包括三个子像素PXn，但是实施例的子像素PXn的数量不受限制，并且像素PX可以包括多于三个的子像素PXn。
子像素PXn中的每个可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中设置有发光元件30以发射特定波长范围的光的区域，非发射区域可以是由于不存在发光元件30而没有光从其输出的区域。发射区域EMA可以包括其中设置有发光元件30的区域以及在发光元件30周围的由发光元件30发射的光从其输出区域。
然而，实施例不限于此。发射区域EMA也可以包括由发光元件30发射并且然后由其它构件反射或者折射的光从其输出的区域。多个发光元件30可以设置在子像素PXn中的每个中，以形成发射区域EMA。
子像素PXn中的每个还可以包括设置在非发射区域中的切割区域CBA。切割区域CBA可以设置在发射区域EMA的在第二方向DR2上的一侧上。切割区域CBA可以设置在在第二方向DR2上彼此相邻的两个子像素PXn的发射区域EMA之间。发射区域EMA和切割区域CBA可以布置在显示装置10的显示区域DPA中。例如，发射区域EMA可以在第一方向DR1上成行布置，切割区域CBA可以在第一方向DR1上成行布置，并且发射区域EMA和切割区域CBA可以交替地布置在第二方向DR2上。切割区域CBA之间的在第一方向DR1上的距离可以比发射区域EMA之间的在第一方向DR1上的距离小。第二坝BNL2可以设置在切割区域CBA与发射区域EMA之间，并且切割区域CBA之间的距离、发射区域EMA之间的距离和切割区域CBA与发射区域EMA之间的距离可以根据第二坝BNL2的宽度而变化。由于发光元件30未设置在子像素PXn中的每个的切割区域CBA中，因此没有光从子像素PXn中的每个的切割区域CBA输出。相反，电极21和22的部分可以设置在子像素PXn中的每个的切割区域CBA中。电极21和22可以在子像素PXn中的每个的切割区域CBA中被划分(或分开)。
图3是沿着图2的线Q1-Q1′、线Q2-Q2′和线Q3-Q3′截取的剖视图。图3示出了从图2的第一子像素PX1中的发光元件30的一端到另一端截取的剖视图。
参照图3和图2，显示装置10可以包括第一基底11和设置在第一基底11上的半导体层、多个导电层和多个绝缘层。半导体层、导电层和绝缘层可以形成显示装置10的电路层和发光层。
第一基底11可以是绝缘基底。第一基底11可以由诸如玻璃、石英或聚合物树脂的绝缘材料形成。第一基底11可以是刚性基底或者可弯曲、可折叠或可卷曲的柔性基底。
光阻挡层BML可以设置在第一基底11上。光阻挡层BML设置为与第一晶体管T1的有源层ACT1叠置。光阻挡层BML包括能够阻挡光的材料，因此可以防止光入射到第一晶体管T1的有源层ACT1上。例如，光阻挡层BML可以由能够阻挡光的透射的不透明金属材料形成，但是实施例不限于此。在一些实施例中，可以不设置光阻挡层BML。
缓冲层12可以设置在第一基底11的整个表面上。例如，缓冲层12可以设置为覆盖第一基底11的顶表面。缓冲层12可以形成在第一基底11上以保护第一晶体管T1(例如，保护晶体管免受湿气的影响)，并且可以执行表面平坦化功能。
有源层ACT1可以设置在缓冲层12上。有源层ACT1可以设置为与将在下面描述的第一导电层的栅电极G1部分地叠置。
图3仅示出了包括在第一子像素PX1中的晶体管之中的第一晶体管T1，但是实施例不限于此。显示装置10可以在子像素PXn中的每个中包括一个以上的晶体管。例如，显示装置10可以在子像素PXn中的每个中包括两个或三个晶体管。
有源层ACT1可以包括多晶硅、单晶硅或氧化物半导体。在有源层ACT1包括氧化物半导体的情况下，有源层ACT1可以包括多个导体区和设置在导体区之间的沟道区。氧化物半导体可以包含铟(In)。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)或氧化铟镓锌锡(IGZTO)。
在其它实施例中，有源层ACT1可以包括多晶硅，所述多晶硅可以通过使非晶硅结晶来形成。在这种情况下，有源层ACT1的导体区可以是杂质掺杂区。
第一栅极绝缘层13可以设置在有源层ACT1和缓冲层12上。例如，第一栅极绝缘层13可以设置为覆盖有源层ACT1和缓冲层12的整个表面。第一栅极绝缘层13可以用作各晶体管的栅极绝缘膜。
第一导电层设置在第一栅极绝缘层13上。第一导电层可以包括第一晶体管T1的栅电极G1和存储电容器的第一电容电极CSE1。栅电极G1可以设置为在厚度方向上与有源层ACT1的沟道区叠置，所述厚度方向可以是从通过第一方向DR1和第二方向DR2限定的平面且从图3的底部延伸到图3的顶部的法线方向。第一电容电极CSE1可以设置为在厚度方向上与下面将描述的第二电容电极CSE2叠置。例如，第一电容电极CSE1可以与栅电极G1一体地形成，并且电连接到栅电极G1。第一电容电极CSE1可以设置为在厚度方向上与第二电容电极CSE2叠置，并且存储电容器可以利用第一电容电极CSE1和第二电容电极CSE2来形成。
第一层间绝缘层15可以设置在第一导电层上。第一层间绝缘层15可以用作第一导电层与设置在第一导电层上的层之间的绝缘膜。第一层间绝缘层15可以设置为覆盖并保护第一导电层。
第二导电层可以设置在第一层间绝缘层15上。第二导电层可以包括第一晶体管T1的第一源电极S1和第一漏电极D1、数据线DTL以及第二电容电极CSE2。
第一晶体管T1的第一源电极S1和第一漏电极D1可以通过穿透第一层间绝缘层15和第一栅极绝缘层13的接触孔与有源层ACT1的掺杂区接触。第一晶体管T1的第一源电极S1可以通过另一接触孔与光阻挡层BML接触。
数据线DTL可以将数据信号施加到包括在第一子像素PX1中的其它晶体管(未示出)。尽管未具体示出，但是数据线DTL可以电连接到包括在第一子像素PX1中的其它晶体管的源电极/漏电极，并且将数据信号传输到源电极/漏电极。
第二电容电极CSE2可以设置为在厚度方向上与第一电容电极CSE1叠置。例如，第二电容电极CSE2可以与第一源电极S1一体地形成，并且电连接到第一源电极S1。
第二层间绝缘层17可以设置在第二导电层上。第二层间绝缘层17可以用作第二导电层与设置在第二导电层上的层之间的绝缘膜。第二层间绝缘层17可以覆盖并保护第二导电层。
第三导电层设置在第二层间绝缘层17上。第三导电层可以包括第一电压线VL1、第二电压线VL2和第一导电图案CDP。将提供到第一晶体管T1的高电位电压(或第一电源电压)可以施加到第一电压线VL1，并且将提供到第二电极22的低电位电压(或第二电源电压)可以施加到第二电压线VL2。此外，用于在显示装置10的制造期间使发光元件30对准的对准信号可以施加到第二电压线VL2。
第一导电图案CDP可以通过形成在第二层间绝缘层17中的接触孔电连接到第二电容电极CSE2。第二电容电极CSE2可以与第一晶体管T1的第一源电极S1一体地形成，并且第一导电图案CDP可以电连接到第一源电极S1。第一导电图案CDP可以与稍后将描述的第一电极21接触，并且第一晶体管T1可以经由第一导电图案CDP将从第一电压线VL1施加的第一电源电压传输到第一电极21。第三导电层被示出为包括一条第一电压线VL1和一条第二电压线VL2，但是实施例不限于此。第三导电层可以包括多于一条的第一电压线VL1和多于一条的第二电压线VL2。
缓冲层12、第一栅极绝缘层13、第一层间绝缘层15和第二层间绝缘层17中的每个可以由交替地堆叠的多个无机膜组成。例如，缓冲层12、第一栅极绝缘层13、第一层间绝缘层15和第二层间绝缘层17中的每个可以形成为双层或多层，其中，包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的一个或更多个无机层交替地堆叠。缓冲层12、第一栅极绝缘层13、第一层间绝缘层15和第二层间绝缘层17中的每个可以形成为包括氧化硅、氮化硅和氮氧化硅中的至少一种的单个无机层。
第一平坦化层19设置在第三导电层上。第一平坦化层19可以包括有机绝缘材料(诸如以聚酰亚胺(PI)为例)，并且可以执行表面平坦化功能。
第一坝BNL1、多个电极21和22、发光元件30、多个接触电极CNE1和CNE2和第二坝BNL2设置在第一平坦化层19上。多个绝缘层PAS1、PAS2和PAS3也可以设置在第一平坦化层19上。
第一坝BNL1可以直接设置在第一平坦化层19上。参照图2和图3，第一坝BNL1可以在子像素PXn(例如，第一子像素PX1)中的每个中具有预定宽度，并且可以在第二方向DR2上延伸。第一坝BNL1在第二方向DR2上不延伸到相邻的子像素PXn中，并且可以设置在每个子像素PXn的发射区域EMA内。此外，第一坝BNL1可以设置为在第一方向DR1上彼此间隔开。
多个第一坝BNL1可以设置在子像素PXn中的每个中。图2示出了两个第一坝BNL1设置在子像素PXn中的每个中，以在显示区域DPA中形成线性图案，但是实施例不限于此。设置在子像素PXn中的每个中的第一坝BNL1的数量可以根据子像素PXn中的每个中的电极21和22的数量和发光元件30的布置而变化，或者第一坝BNL1的形状可以被修改为使得在显示区域DPA中形成岛状图案。
第一坝BNL1可以从第一平坦化层19的顶表面至少部分地突出。第一坝BNL1的突出部分中的每个可以具有倾斜的侧表面，并且从发光元件30发射的光可以被设置在第一坝BNL1上的电极21和22反射，以从第一平坦化层19向上的方向上发射。第一坝BNL1可以提供用于布置发光元件30的区域，并且可以用作向上反射从发光元件30发射的光的反射壁。第一坝BNL1的侧表面可以是线性倾斜的(或者形成斜面)，但是实施例不限于此。第一坝BNLl可以具有带有弯曲外表面的半圆形形状或半椭圆形形状。第一坝BNL1可以包括诸如聚酰亚胺的有机绝缘材料，但是实施例不限于此。在其它实施例中，可以不设置第一坝BNL1。
电极21和22可以在一方向上延伸，并且可以设置在子像素PXn中的每个中。电极21和22可以在第二方向DR2上延伸，并且可以设置为在第一方向DR1上彼此间隔开。在子像素PXn中的每个中，例如，在第一子像素PX1中，第一电极21和第二电极22可以设置为在第一方向DR1上彼此间隔开，但是实施例不限于此。设置在子像素PXn中的每个中的电极21和22的数量和位置可以根据设置在子像素PXn中的每个中的发光元件30的数量而变化。
第一电极21和第二电极22可以设置在第一子像素PX1的发射区域EMA中，并且可以部分地越过在第一子像素PX1的发射区域EMA设置，以在厚度方向上与第二坝BNL2叠置。第一子像素PX1的电极21和22可以在第一子像素PX1内在第二方向DR2上延伸，并且可以在第一子像素PX1的切割区域CBA中在第二方向DR2上与第一子像素PX1的在第二方向DR2上的上部相邻子像素PXn的电极21和22间隔开。
第一电极21和第二电极22可以在第一子像素PX1中在第二方向DR2上延伸。第一电极21和第二电极22可以在第一子像素PX1的切割区域CBA中与第一子像素PX1的在第二方向DR2上的上部相邻子像素PXn的对应的第一电极21和第二电极22分离。例如，第一子像素PX1的切割区域CBA可以设置在第一子像素PX1的发射区域EMA与第一子像素PX1的在第二方向DR2上的上部相邻子像素PXn的发射区域EMA之间。在第一子像素PX1的切割区域CBA中，第一子像素PX1的第一电极21和第二电极22可以与第一子像素PX1的在第二方向DR2上的上部相邻子像素PXn的对应的第一电极21和第二电极22分离。然而，实施例不限于此。在其它实施例中，电极21和22可以延伸越过第一子像素PX1进入到在第二方向DR2上与第一子像素PX1并排布置的其它子像素PXn中而不在不同的子像素PXn之间划分，或者第一电极21和第二电极22中的仅一个可以在不同的子像素PXn之间划分。
可以通过形成在第二方向DR2上延伸的电极线并且在布置发光元件30之后切割电极线来获得电极21和22。在显示装置10的制造期间，可以在电极线的制造期间使用电极线，以在第一子像素PX1中形成电场而使发光元件30对准。例如，发光元件30可以经由喷墨印刷喷涂到电极线上，并且一旦包括发光元件30的墨喷涂到电极线上，就通过将对准信号施加到电极线来形成电场。分散在墨中的发光元件30接收来自电场的介电电泳力(dielectrophoretic force)，并且因此可以布置在电极21和22上。在布置发光元件30之后，电极线被划分为多个电极21和22，以设置在子像素PXn中的每个中。
电极21和22可以电连接到第三导电层，使得用于使发光元件30发光的信号可以施加到电极21和22。第一电极21可以通过穿透第一平坦化层19的第一接触孔CT1与第一导电图案CDP接触。第二电极22可以通过穿透第一平坦化层19的第二接触孔CT2与第二电压线VL2接触。第一电极21可以经由第一导电图案CDP电连接到第一晶体管T1，使得第一电源电压可以施加到第一电极21，并且第二电极22可以电连接到第二电压线VL2，使得第二电源电压可以施加到第二电极22。
电极21和22可以电连接到发光元件30。电极21和22可以通过接触电极CNE1和CNE2电连接到发光元件30的两个端部，并且可以将从第三导电层接收的电信号传输到发光元件30。由于电极21和电极22设置为在不同的子像素PXn之间划分，因此一个子像素PXn的发光元件30可以与另一子像素PXn的发光元件30分离地(独立地)发光。
第一接触孔CT1和第二接触孔CT2被示出为形成在与第二坝BNL2叠置的位置处，但是实施例不限于此。例如，第一接触孔CT1和第二接触孔CT2可以位于被第二坝BNL2围绕的第一子像素PX1的发射区域EMA中。
电极21和22可以设置在彼此间隔开的一对第一坝BNL1上。电极21和22可以设置在第一坝BNL1的沿第一方向DR1的侧面上，以布置在第一坝BNL1的倾斜的侧表面上。例如，电极21和22在第一方向DR1上的宽度可以比第一坝BNL1在第一方向DR1上的宽度小。电极21和22可以设置为覆盖第一坝BNL1中的每个的至少一个侧表面，以反射从发光元件30发射的光，但是实施例不限于此。电极21和22可以形成为具有比第一坝BNL1大的宽度，以覆盖第一坝BNL1中的每个的两个倾斜的侧表面。
电极21和22之间的在第一方向DR1上的距离可以比第一坝BNL1之间的在第一方向DR1上的距离小。电极21和22的至少部分可以在同一平面上直接设置在第一平坦化层19上。
电极21和22可以包括具有高反射率的导电材料。例如，电极21和22可以包括具有高反射率的金属(诸如银(Ag)、铜(Cu)或A1)，或者可以包括Al、镍(Ni)或镧(La)的合金。电极21和22可以在从第一子像素PX1向上的方向上反射从发光元件30朝向第一坝BNL1的侧面发射的光。
然而，实施例不限于此，并且电极21和22还可以包括透明导电材料。例如，电极21和22可以包括诸如ITO、IZO或氧化铟锡锌(ITZO)的材料。在其它实施例中，电极21和22中的每个可以形成其中透明导电材料和具有高反射率的金属堆叠为多于一层的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的单层。例如，电极21和22中的每个可以包括ITO/Ag/ITO、ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠。
第一绝缘层PAS1设置在电极21和22和第一坝BNL1上。第一绝缘层PAS1可以设置为覆盖第一坝BNL1以及第一电极21和第二电极22，但是设置为暴露第一电极21和第二电极22的顶表面的部分。开口OP可以形成在第一绝缘层PAS1中，以暴露设置在第一坝BNL1上的电极21和22的顶表面的部分，并且接触电极CNE1和CNE2可以通过开口OP与电极21和22接触。
例如，第一绝缘层PAS1可以形成为在第一电极21与第二电极22之间具有凹入的顶表面。由于第一绝缘层PAS1可以设置为覆盖第一电极21和第二电极22，因此第一绝缘层PAS1可以形成为在第一电极21与第二电极22之间凹入，但是实施例不限于此。第一绝缘层PAS1可以保护第一电极21和第二电极22，并且可以使第一电极21和第二电极22彼此绝缘。此外，第一绝缘层PAS1可以防止发光元件30与其它元件直接接触并由此被其它元件损坏。
第二坝BNL2可以设置在第一绝缘层PAS1上。在平面图中，第二坝BNL2可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且因此可以以网格图案布置。第二坝BNL2可以沿着子像素PXn中的每个的边界设置，以限定子像素PXn中的每个。此外，第二坝BNL2可以设置为围绕子像素PXn中的每个的发射区域EMA和切割区域CBA，以使子像素PXn中的每个的发射区域EMA和切割区域CBA分离。第二坝BNL2的在子像素PXn的发射区域EMA之间沿第二方向DR2延伸的部分可以具有比第二坝BNL2的在子像素PXn的切割区域CBA之间沿第二方向DR2延伸的部分大的宽度，并且子像素PXn的切割区域CBA之间的距离可以比子像素PXn的发射区域EMA之间的距离小。然而，实施例不限于此。第二坝BNL2的在子像素PXn的发射区域EMA之间沿第二方向DR2延伸的部分可以具有比第二坝BNL2的在子像素PXn的切割区域CBA之间沿第二方向DR2延伸的部分小的宽度，并且子像素PXn的切割区域CBA之间的距离可以比子像素PXn的发射区域EMA之间的距离大。
第二坝BNL2可以形成为具有比第一坝BNL1大的高度。第二坝BNL2可以防止墨在显示装置10的制造期间在喷墨印刷工艺中在不同的子像素PXn之间溢出，并且可以在不同的子像素PXn之间划分具有发光元件30分散在其中的墨，以防止墨的混合。如同第一坝BNL1，第二坝BNL2可以包括聚酰亚胺，但是实施例不限于此。
发光元件30可以设置在第一绝缘层PAS1上。发光元件30可以设置为在电极21和22延伸的方向上(即，在第二方向DR2上)彼此间隔开，并且可以基本彼此平行地对准。发光元件30可以在一方向上延伸，并且电极21和22的延伸方向可以与发光元件30的延伸方向形成大致直角。然而，实施例不限于此。发光元件30可以相对于电极21和22的延伸方向对角地布置。
发光元件30可以包括被掺杂为具有不同导电类型的半导体层。由于发光元件30包括多个半导体层，因此发光元件30可以对准，使得第一端部可以根据形成在电极21和22之间的电场的方向而面对特定方向。此外，发光元件30可以包括发光层36(参照图4)，因此可以发射特定波长范围的光。不同发光元件30的发光层36可以根据其材料发射不同波长范围的光，但是实施例不限于此。不同的发光元件30可以发射相同颜色的光。
多个层可以在与第一基底11的顶表面垂直的方向上布置在发光元件30中。发光元件30可以布置为使得发光元件30延伸的方向可以平行于第一基底11，并且包括在发光元件30中的半导体层可以在平行于第一基底11的顶表面的方向上顺序地布置。然而，实施例不限于此。包括在发光元件30中的多个层可以布置在与第一基底11垂直的方向上。
发光元件30可以在第一坝BNL1之间设置在电极21和22上。例如，发光元件30的第一端部可以设置在第一电极21上，而发光元件30的第二端部可以设置在第二电极22上。发光元件30的长度可以比第一电极21与第二电极22之间的距离大，并且发光元件30的两个端部可以设置在第一电极21和第二电极22上。
发光元件30的两个端部可以与接触电极CNE1和CNE2接触。由于绝缘膜38(参照图4)未形成在发光元件30的两端处以暴露发光元件30的半导体层和/或电极层37(参照图4)的部分，因此暴露的半导体层和/或电极层37可以与接触电极CNE1和CNE2接触，但是实施例不限于此。绝缘膜38的至少一部分可以被去除，使得发光元件30的半导体层的侧表面的一部分可以暴露。半导体层的暴露的侧表面可以与接触电极CNE1和CNE2直接接触。
发光元件30可以包括形成在发光元件30的一端处的绝缘结构39(参照图4)。发光元件30可以在一方向上延伸，并且可以在发光元件30延伸的方向上包括彼此相对的第一端部和第二端部。发光元件30的第一端部和第二端部可以分别设置在第一电极21和第二电极22上，并且在剖视图中，发光元件30的第一端部的侧表面和第二端部的侧表面可以分别与第一接触电极CNE1和第二接触电极CNE2接触。绝缘结构39可以形成在发光元件30的第一端部处。第一接触电极CNE1不仅可以与发光元件30的形成有绝缘结构39的第一端部的侧表面接触，而且还可以与绝缘结构39接触。第二接触电极CNE2可以与发光元件30的未形成绝缘结构39的第二端部的侧表面接触。下面将对发光元件30与接触电极CNE1和CNE2的接触关系进行详细地描述。
第二绝缘层PAS2可以部分地设置在第一绝缘层PAS1上和发光元件30上。例如，第二绝缘层PAS2可以设置为围绕发光元件30的外表面的部分，但是不覆盖发光元件30的第一端部和第二端部。此外，第二绝缘层PAS2甚至可以设置在第一坝BNL1和第二坝BNL2上。第二绝缘层PAS2不仅可以设置在发光元件30上，而且还可以设置在第一坝BNL1和第二坝BNL2上，并且设置为暴露发光元件30的两个端部和第一绝缘层PAS1的设置有电极21和22的部分。在显示装置10的制造期间，第二绝缘层PAS2可以初始地设置在第一绝缘层PAS1上和第二坝BNL2上，然后可以被部分地去除，以暴露发光元件30的两个端部。
第二绝缘层PAS2的设置在发光元件30上的部分可以在第一绝缘层PAS1上方沿第二方向DR2延伸，因此可以在第一子像素PX1中形成线性图案或岛状图案。第二绝缘层PAS2可以在显示装置10的制造期间保护并固定发光元件30(例如，将发光元件30固定到第一绝缘层PAS1上)。此外，第二绝缘层PAS2可以设置为填充发光元件30与第一绝缘层PAS1之间的空间。
多个接触电极CNE1和CNE2和第三绝缘层PAS3可以设置在第二绝缘层PAS2上。第一接触电极CNE1和第二接触电极CNE2可以分别部分地设置在第一电极21和第二电极22上。第一接触电极CNE1可以设置在第一电极21上，第二接触电极CNE2可以设置在第二电极22上，并且第一接触电极CNE1和第二接触电极CNE2可以在第二方向DR2上延伸。第一接触电极CNE1和第二接触电极CNE2可以在第一方向DR1上彼此间隔开并彼此面对，并且可以在第一子像素PX1的发射区域EMA中形成线性图案。
接触电极CNE1和CNE2可以与发光元件30和电极21和22电接触。发光元件30可以具有在其两端处暴露的半导体层，并且第一接触电极CNE1和第二接触电极CNE2可以在发光元件30的其中发光元件30的半导体层暴露的两端处与发光元件30接触。发光元件30的第一端部可以经由第一接触电极CNE1电连接到第一电极21，并且发光元件30的第二端部可以经由第二接触电极CNE2电连接到第二电极22。
图3示出了一个第一接触电极CNE1和一个第二接触电极CNE2设置在第一子像素PX1中，但是实施例不限于此。设置在子像素PXn中的每个中的第一接触电极CNE1和第二接触电极CNE2的数量可以根据设置在子像素PXn中的每个中的第一电极21和第二电极22的数量而变化。
接触电极CNE1和CNE2可以包括导电材料。例如，接触电极CNE1和CNE2可以包括ITO、IZO、ITZO或铝(Al)。例如，接触电极CNE1和CNE2可以包括透明导电材料，并且从发光元件30发射的光可以通过接触电极CNE1和CNE2朝向电极21和22行进。然而，实施例不限于此。
在除了其中设置有第一接触电极CNE1的区域之外的区域中，第三绝缘层PAS3不仅可以设置在第二接触电极CNE2上，而且还可以设置在第二绝缘层PAS2上。在除了其中设置有第一接触电极CNE1的区域之外的区域中，第三绝缘层PAS3可以设置在第二接触电极CNE2和第二绝缘层PAS2的整个表面上。第三绝缘层PAS3可以使第一接触电极CNE1和第二接触电极CNE2绝缘，使得第一接触电极CNE1和第二接触电极CNE2可以彼此不直接接触。第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上。第二接触电极CNE2可以部分地直接设置在第二绝缘层PAS2上，并且第一接触电极CNE1可以部分地直接设置在第三绝缘层PAS3上。在发光元件30的两个端部由于不存在第二绝缘层PAS2和第三绝缘层PAS3而暴露的区域中，第一接触电极CNE1和第二接触电极CNE2可以直接设置在第一绝缘层PAS1上。
第三绝缘层PAS3可以设置在第一接触电极CNE1与第二接触电极CNE2之间，并且因此可以使第一接触电极CNE1和第二接触电极CNE2彼此绝缘。如上所述，在一些实施例中，可以不设置第三绝缘层PAS3，在这种情况下，第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上。
尽管未具体示出，但是绝缘层还可以设置在第二绝缘层PAS2、第三绝缘层PAS3和接触电极CNE1和CNE2上，以覆盖第二绝缘层PAS2、第三绝缘层PAS3和接触电极CNE1和CNE2。绝缘层可以设置在第一基底11的整个表面上，以保护设置在第一基底11上的元件免受外部环境的影响。
第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以包括无机绝缘材料(诸如氧化硅、氮化硅、氮氧化硅、氧化铝(AlOx)或氮化铝(AlNx))，但是实施例不限于此。在另一示例中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以包括有机绝缘材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、卡多(cardo)树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯或聚甲基丙烯酸甲酯-聚碳酸酯合成树脂)，但是实施例不限于此。
图4是根据实施例的发光元件30的透视图。图5是图4的发光元件30的俯视图。图6是图4的发光元件30的剖视图。图4示出了具有其中绝缘膜38的部分被切除以暴露被绝缘膜38围绕的半导体层的结构的发光元件30。
参照图4，发光元件30可以是发光二极管(LED)，特别地，具有几微米或几纳米(例如，几个纳米或数个纳米，或者几个微米或数个微米)的尺寸并由无机材料形成的ILED。如果在两个相对电极之间的特定方向上形成电场，那么ILED可以在其中形成有极性的两个电极之间对准。发光元件30可以通过形成在两个电极之间的电场对准。
发光元件30可以具有在一方向上延伸的形状。发光元件30可以具有圆柱、棒、线或管的形状，但是实施例不受发光元件30的形状的特别限制。发光元件30可以具有诸如正方体、长方体或六角柱的多边形柱的形状，或者可以具有在一方向上延伸但具有部分倾斜的外表面的形状。包括在发光元件30中的多个半导体可以在发光元件30延伸的方向上顺序地设置或者堆叠。
发光元件30可以包括掺杂有任何导电类型(例如，p型或n型)的杂质的半导体层。半导体层可以从外部电源接收电信号，以发射特定波长范围的光。
参照图4至图6，发光元件30可以包括第一半导体层31、第二半导体层32、发光层36、电极层37、绝缘膜38和绝缘结构39。
第一半导体层31可以包括n型半导体。在发光元件30发射蓝色波长范围的光的情况下，第一半导体层31可以包括半导体材料AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，并且0≤x+y≤1)。半导体材料AlxGayInl-x-yN可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第一半导体层31可以掺杂有n型掺杂剂，并且n型掺杂剂可以是Si、Ge或Sn。例如，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31可以具有在约1.5μm至约5μm的范围内的长度，但是实施例不限于此。
第二半导体层32可以设置在发光层36上。第二半导体层32可以包括p型半导体。在发光元件30发射蓝色或绿色波长范围的光的情况下，第二半导体层32可以包括半导体材料AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，并且0≤x+y≤1)。例如，半导体材料AlxGayIn1-x-yN可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第二半导体层32可以掺杂有p型掺杂剂，并且p型掺杂剂可以是Mg、Zn、Ca、Sr或Ba。例如，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32可以具有在约0.05μm至约0.10μm的范围内的长度，但是实施例不限于此。
图4示出了第一半导体层31和第二半导体层32形成为单层，但是实施例不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32中的每个可以包括一个以上的层，诸如以包覆层或拉伸应变势垒减小(tensile strain barrier reducing，TSBR)层为例。
发光层36可以设置在第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构材料或多量子阱结构材料。在发光层36包括具有多量子阱结构的材料的情况下，发光层36可以具有其中多个量子层和多个阱层交替地堆叠的结构。发光层36可以通过根据经由第一半导体层31和第二半导体层32施加到其的电信号而使电子-空穴对结合来发光。在发光层36发射蓝色波长范围的光的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料。特别地，在发光层36具有其中多个量子层和多个阱层交替地堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或A1InN的材料。例如，在发光层36包括AlGaInN作为它的量子层和AlInN作为它的阱层的情况下，发光层36可以发射具有约450nm至约495nm的中心波长范围的蓝光。
然而，实施例不限于此。根据将发射的光的波长，发光层36可以具有其中具有大带隙能量的半导体材料和具有小带隙能量的半导体材料交替地堆叠的结构，或者可以包括III族半导体材料或V族半导体材料。实施例不受由发光层36发射的光的类型的限制。发光层36可以根据需要发射红色或绿色波长范围的光，而不是蓝光。发光层36可以具有在约0.05μm至约0.10μm的范围内的长度，但是实施例不限于此。
光不仅可以从发光元件30的长度方向上的圆周表面发射，而且还可以从发光元件30的两侧发射。实施例不受从发光层36发射的光的方向的限制。
电极层37可以是欧姆接触电极(ohmic contact electrode)，但是实施例不限于此。在另一示例中，电极层37可以是肖特基接触电极(Schottky contact electrode)。发光元件30可以包括至少一个电极层37。图4示出了发光元件30包括一个电极层37，但是实施例不限于此。发光元件30可以包括一个以上的电极层37，或者可以不设置电极层37。发光元件30的下面的描述也可以直接适用于具有一个以上的电极层37或具有与图4的发光元件30不同的结构的发光元件30。
当发光元件30电连接到电极(或接触电极CNE1和CNE2)时，电极层37可以降低发光元件30与电极(或接触电极CNE1和CNE2)之间的电阻。电极层37可以包括导电金属和/或导电金属氧化物。例如，电极层37可以包括Al、Ti、In、金(Au)、Ag、ITO、IZO和ITZO中的至少一种。此外，电极层37可以包括掺杂有n型掺杂剂或p型掺杂剂的半导体材料。然而，实施例不限于此。
绝缘膜38可以设置为围绕第一半导体层31和第二半导体层32以及电极层37。例如，绝缘膜38可以设置为至少围绕发光层36，并且可以在发光元件30延伸的方向上延伸。绝缘膜38可以保护第一半导体层31、发光层36、第二半导体层32和电极层37。例如，绝缘膜38可以形成为围绕第一半导体层31的侧面、发光层36的侧面、第二半导体层32的侧面和电极层37的侧面，但是设置为暴露发光元件30的长度方向上的两个端部。
图4示出了绝缘膜38形成为在发光元件30的长度方向上延伸并覆盖第一半导体层31的侧面、发光层36的侧面、第二半导体层32的侧面和电极层37的侧面，但是实施例不限于此。绝缘膜38可以仅覆盖发光层36的侧面以及第一半导体层31和第二半导体层32中的一些的侧面，或者可以仅覆盖电极层37的侧面的部分，使得电极层37的侧面可以部分地暴露。在与发光元件30的至少一端相邻的区域中，绝缘膜38在剖视图中可以形成为圆形。
绝缘膜38的厚度WB可以为约10nm至约1.0μm，但是实施例不限于此。例如，绝缘膜38的厚度WB可以为约10nm至约200nm。优选地，绝缘膜38的厚度WB可以在约40nm至约120nm的范围内。
绝缘膜38可以包括具有绝缘性质的材料，诸如以氧化硅、氮化硅、氮氧化硅、氮化铝、氧化铝、氧化锆(ZrOx)或氧化铪(HfOx)为例。例如，绝缘膜38可以是包括氧化硅、氮化硅、氮氧化硅、氮化铝、氧化铝、氧化钛、氧化锆和氧化铪中的至少一种的单层或多层。因此，绝缘膜38可以防止当发光层36放置为与将电信号直接传输到发光元件30的电极直接接触时可能发生的短路。此外，由于绝缘膜38保护包括发光层36的发光元件30的外表面，因此可以防止发光元件30的发光效率(或发射效率)的劣化。
可以对绝缘膜38的外表面进行表面处理。发光元件30可以喷涂在电极上，同时分散在墨中。这里，可以对绝缘膜38的表面进行疏水处理或亲水处理，以保持发光元件30在墨中分散而不与其它相邻的发光元件30聚集。例如，可以用诸如硬脂酸或2，3-萘二甲酸的材料对绝缘膜38进行表面处理。
发光元件30可以包括设置在电极层37上的绝缘结构39。绝缘结构39可以设置为暴露电极层37的顶表面的一部分。例如，绝缘结构39的最大直径(或宽度)WC可以比电极层37的直径小，并且可以暴露电极层37的未设置绝缘结构39的部分。绝缘结构39可以在其与电极层37的顶表面相遇的底表面处具有最大直径WC，并且绝缘结构39的直径可以在从绝缘结构39的底部到顶部的方向上逐渐减小。在剖视图中，绝缘结构39可以形成为具有倾斜的侧表面的圆锥形状，或者形成为在其底部处具有比其顶部处大的直径的棒形状。在一些实施例中，绝缘结构39的最大直径WC可以在约100nm至约500nm的范围内，并且绝缘结构39的高度HC可以在约500nm至约1μm的范围内。然而，实施例不限于此。
例如，发光元件30的绝缘结构39可以包括氧化硅、氮化硅和氮氧化硅中的至少一种作为绝缘材料。发光元件30的电极层37可以与第一接触电极CNE1接触并且电连接到第一接触电极CNE1，但是设置在电极层37上的绝缘结构39可以与第一接触电极CNE1接触但不电连接到第一接触电极CNE1。绝缘结构39的最大直径WC可以比电极层37的直径小，使得电极层37的顶表面的部分可以暴露。
可以通过经由外延生长在目标基底上生长多个半导体层并且在与目标基底的顶表面垂直的方向上蚀刻生长的半导体层来获得发光元件30。可以通过在生长的半导体层上形成掩模层并且沿着掩模层的图案干法蚀刻或湿法蚀刻生长的半导体层来执行生长的半导体层的蚀刻。发光元件30可以包括由诸如ITO的材料形成的电极层37，并且用于蚀刻生长的半导体层的掩模层设置在电极层37上。在生长的半导体层的蚀刻之后，执行用于去除保留在电极层37上的掩模层的化学处理工艺。在化学处理工艺中使用的蚀刻剂可能损坏电极层37的材料(诸如ITO)。由于与接触电极CNE1和CNE2接触的电极层37被损坏，因此会导致发光元件30的发光效率或亮度减小。
在生长的半导体层的蚀刻之后可以不执行掩模层的去除，并且保留在电极层37上的掩模层的材料可以形成发光元件30的绝缘结构39。绝缘结构39可以作为单独的元件设置在电极层37上，可以与电极层37形成物理边界，并且可以从电极层37的顶表面突出。通过蚀刻生长的半导体层同时控制蚀刻持续时间以及使用的蚀刻剂的类型和浓度使得电极层37的顶表面的部分暴露，可以在发光元件30的电极层37与接触电极CNE1和CNE2之间确保足够的接触表面积。
图7是图3的部分A的放大剖视图。图8示出了图3的发光元件30的第一端部与第一接触电极CNE1的接触表面。图8是发光元件30的电极层37的俯视图，并且示出了第一接触电极CNE1与发光元件30之间的接触表面SA1和SA2。
参照图7和图8并且还参照图3和图6，发光元件30可以包括第一端部和第二端部，电极层37和绝缘结构39设置在第一端部处，第二端部与第一端部相对并且第一半导体层31的下部设置在第二端部处。发光元件30可以布置为使得发光元件30延伸的方向可以平行于第一基底11的顶表面，并且发光元件30的第一端部和第二端部可以分别设置在第一电极21和第二电极22上。此外，发光元件30的第一端部和第二端部可以分别与第一接触电极CNE1和第二接触电极CNE2接触。由于绝缘结构39设置在发光元件30的电极层37上，因此第一接触电极CNE1可以不与电极层37的整个顶表面接触，并且可以与绝缘结构39部分地接触。因为在第二接触电极CNE2与第一半导体层31之间不存在任何中间元件，所以第二接触电极CNE2可以与第一半导体层31的整个底表面接触。
例如，显示装置10可以具有第一接触电极CNE1与发光元件30的电极层37的顶表面彼此接触的第一接触表面SA1、第一接触电极CNE1与绝缘结构39彼此接触的第二接触表面SA2以及第二接触电极CNE2和第一半导体层31的底表面彼此接触的第三接触表面SA3。
第一接触电极CNE1可以在发光元件30布置在电极21和22上并且形成第二绝缘层PAS2、第二接触电极CNE2和第三绝缘层PAS3之后形成。由于绝缘结构39设置在发光元件30的由于不存在第二绝缘层PAS2和第三绝缘层PAS3而暴露的第一端部的部分处，因此可以在绝缘结构39与设置有发光元件30的第一绝缘层PAS1之间形成空间PS。第一接触电极CNE1可以围绕发光元件30的第一端部和绝缘结构39的外表面，并且可以与发光元件30的电极层37、绝缘结构39和绝缘膜38接触。
当第一接触电极CNE1设置为围绕发光元件30的第一端部时，电极层37的除了被绝缘结构39覆盖的部分之外的整个顶表面可以与第一接触电极CNE1接触。即使存在设置在电极层37上的绝缘结构39，绝缘结构39的最大直径WC也可以被控制，以确保第一接触电极CNE1和电极层37彼此接触以电连接的足够大的第一接触表面SA1。
第一接触电极CNE1和绝缘结构39彼此接触的第二接触表面SA2可以形成在绝缘结构39的侧表面的上部上，并且第一接触电极CNE1可以围绕绝缘结构39的侧表面，但是可以不与绝缘结构39的侧表面的下部接触。由于绝缘结构39具有带有倾斜的侧表面的圆锥形状，因此第二接触表面SA2可以仅形成在绝缘结构39的倾斜的侧表面的一半上，而不形成在绝缘结构39的倾斜的侧表面的另一半上。
绝缘结构39的侧表面的面对第一绝缘层PAS1的部分和电极层37的顶表面的在剖视图中位于绝缘结构39下方的部分可以不与第一接触电极CNE1接触。由于被绝缘结构39覆盖的空间PS形成在发光元件30的绝缘结构39与第一绝缘层PAS1之间，因此发光元件30的电极层37的顶表面的部分和绝缘结构39的侧表面的部分可以不与第一接触电极CNE1接触。例如，不与第一接触电极CNE1接触的非接触表面NS1可以形成在电极层37的暴露的顶表面的与空间PS邻接的部分中，并且绝缘结构39的侧表面的部分可以不与第一接触电极CNE1接触。第一接触电极CNE1被示出为未设置在第一绝缘层PAS1与绝缘结构39之间的空间PS中，但是实施例不限于此。在第一接触电极CNE1的形成期间，第一接触电极CNE1的材料中的一些可以形成在位于绝缘结构39下方的空间PS中。例如，发光元件30的绝缘结构39的与空间PS邻接的至少一部分可以包括不与第一接触电极CNE1接触的非接触表面NS1。
由于不仅电极层37暴露在发光元件30的顶表面处而且绝缘膜38的顶表面也暴露在发光元件30的顶表面处，因此第一接触表面SA1不仅可以形成在电极层37的顶表面的部分中，而且还可以形成在绝缘膜38的顶表面的部分中。类似地，非接触表面NS1可以形成在绝缘膜38的顶表面的部分中。
由于发光元件30的绝缘结构39未设置在第一半导体层31的底表面上，因此发光元件30的第一半导体层31和第二接触电极CNE2彼此接触的第三接触表面SA3可以比第一接触表面SA1大。第二接触电极CNE2可以与第一半导体层31的整个底表面以及绝缘膜38的底表面和侧表面接触。
由发光元件30的发光层36生成的光可以通过发光元件30的两个端表面发射。由于绝缘结构39不同于电极层37而包括绝缘材料，因此绝缘结构39和电极层37可以具有不同的折射率。结果，由发光元件30生成的通过电极层37的顶表面发射的光可以被绝缘结构39散射或者扩散。
图9是示出从图4的发光元件30发射的光的路径的放大剖视图。
参照图9，由发光元件30的发光层36生成的光可以通过第一半导体层31和第二半导体层32从发光元件30的两个端部发射。通过第二半导体层32和电极层37从发光元件30的第一端部发射的第一光L1中的一些可以通过绝缘结构39发射。穿过第一半导体层31的第二光L2可以从发光元件30的第二端部发射而不穿过绝缘结构39。第二光L2可以通过设置在第一坝BNL1中的一个的侧表面上的第二电极22在从第一基底11向上的方向上反射。
由于电极层37包括透明导电材料并且绝缘结构39包括绝缘材料，因此在电极层37与绝缘结构39之间可能出现折射率的差异。此外，即使在第一接触电极CNE1与绝缘结构39之间也可能出现折射率的差异。当第一光L1在电极层37与绝缘结构39之间的界面处以及在绝缘结构39与第一接触电极CNE1之间的界面处折射时，第一光L1的行进路径可以改变。当从发光元件30的第一端部发射的光朝向第一坝BNL1中的一个上的第一电极21行进时，从绝缘结构39折射的光也可以朝向靠近第一坝BNL1中的一个的上部的第一电极21行进。结果，从第一电极21反射然后在从第一基底11向上的方向上行进的第一光L1的量可以增大，并且显示装置10的发光效率可以改善。由发光层36生成的光可以根据绝缘结构39的材料和晶体结构而散射。
除了绝缘结构39之外的整个发光元件30的长度h可以在约1μm至约10μm的范围内，或者在约2μm至约6μm的范围内，优选地，约3μm至约5μm。第一半导体层31、发光层36、第二半导体层32和电极层37堆叠成的长度(例如，h)可以在约1μm至约10μm的范围内，或者在约2μm至约6μm的范围内，优选地，约3μm至约5μm。发光元件30的直径WA可以在约30nm至约700nm的范围内，并且发光元件30的长宽比可以在约1.2至约100的范围内。然而，实施例不限于此。不同的发光元件30可以根据它们的发光层36的组成而具有不同的直径。优选地，发光元件30的直径WA可以为约500nm。
在下文中，将参照图10描述发光元件30的制造。
图10是示出根据实施例的制造发光元件30的方法的流程图。
参照图10，方法可以包括：在目标基底上形成半导体结构(S100)；在半导体结构上形成掩模层(S200)；通过蚀刻半导体结构来形成元件棒(S300)；以及在元件棒的侧表面上形成绝缘膜并且将元件棒与目标基底分离(S400)。如上所述，可以通过经由外延生长来生长多个半导体层并且在与目标基底的顶表面垂直的方向上蚀刻半导体层来制造发光元件30。可以使用掩模层来执行对通过生长半导体层而获得的半导体结构进行蚀刻，从而形成分离的元件棒，并且可以将掩模层的部分保留在元件棒上，从而形成绝缘结构39。
在下文中，将参照图11至图18更详细地描述发光元件30的制造。
图11至图18是示出图10的方法的剖视图。
首先参照图11，制备(准备)包括基体基底110和形成在基体基底110上的缓冲材料层120的目标基底100。基体基底110可以包括透明基底(诸如蓝宝石(Al2O3)基底或玻璃基底)，但是实施例不限于此。基体基底110可以包括GaN、SiC、ZnO、Si、GaP或GaAs的导电基底。在下文中，基体基底110将被描述为例如蓝宝石基底。实施例不受基体基底110的厚度限制。例如，基体基底110可以具有在约400μm至约1500μm的范围内的厚度。
在基体基底110上形成半导体层。可以通过经由外延生长生长晶种(seedcrystal)来形成半导体层。具体地，可以通过电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积、双型热蒸发、溅射或金属有机化学气相沉积(MOCVD)来形成半导体层，优选地，通过MOCVD来形成半导体层，但是实施例不限于此。
实施例不受用于形成半导体层的前体(或前驱体，precursor)材料的限制。例如，前体材料可以包括金属前体，所述金属前体包括烷基(诸如甲基或乙基)。金属前体可以是诸如三甲基镓(Ga(CH3)3)、三甲基铝(Al(CH3)3)或磷酸三乙酯((C2H5)3PO4)的化合物，但是实施例不限于此。可以通过使用金属前体和非金属前体的沉积工艺来形成半导体层。在下文中，将描述如何以及在什么条件下可以形成半导体层。此外，在下文中，将描述制造发光元件30的顺序和发光元件30的结构。
在基体基底110上形成缓冲材料层120。图11示出了在基体基底110上形成单个缓冲材料层120，但是实施例不限于此。可以在基体基底110上形成多个缓冲材料层120。可以设置缓冲材料层120，以减小将形成在缓冲材料层120上的第一半导体材料层310与基体基底110之间的晶格常数的差异。
例如，缓冲材料层120可以包括未掺杂的半导体，并且可以包括与第一半导体材料层310基本相同的材料，但是缓冲材料层120的材料可以是未掺杂的材料。缓冲材料层120可以包括未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种，但是实施例不限于此。根据基体基底110的类型，可以不设置缓冲材料层120。在下文中，缓冲材料层120将被描述为形成在基体基底110上的未掺杂的半导体层。
参照图12，在目标基底100上形成半导体结构300。半导体结构300可以包括第一半导体材料层310、发光材料层360、第二半导体材料层320和电极材料层370。第一半导体材料层310、发光材料层360、第二半导体材料层320和电极材料层370可以通过上述工艺形成，并且可以对应于将形成的发光元件30中包括的层。第一半导体材料层310、发光材料层360、第二半导体材料层320和电极材料层370可以分别包括与发光元件30的第一半导体层31、发光层36、第二半导体层32和电极层37相同的材料。
参照图13至图15，通过蚀刻半导体结构300来形成彼此间隔开的元件棒ROD。例如，半导体结构300的蚀刻可以包括在半导体结构300上形成掩模层400、执行使用掩模层400来蚀刻半导体结构300的第一蚀刻工艺以及执行在第一蚀刻工艺之后的第二蚀刻工艺。
参照图13，在半导体结构300上形成掩模层400。掩模层400可以包括设置在电极材料层370上的绝缘掩模层410和设置在绝缘掩模层410上的金属图案层420。金属图案层420可以包括彼此间隔开的多个图案，并且可以沿着金属图案层420的图案之间的间隙蚀刻绝缘掩模层410和半导体结构300。在一些实施例中，金属图案层420的图案可以具有相同的直径或宽度。半导体结构300的与金属图案层420的图案叠置并且因此保持未蚀刻的部分可以形成元件棒ROD。因此，金属图案层420的图案的直径可以与电极层37的直径相同。由于金属图案层420的图案具有相同的直径或宽度，因此发光元件30可以具有基本相同的直径。
绝缘掩模层410可以包括绝缘材料，并且金属图案层420可以包括金属材料。例如，绝缘掩模层410可以包括氧化硅、氮化硅或氮氧化硅。绝缘掩模层410的厚度可以为约1.0μm至约2.0μm，但是实施例不限于此。金属图案层420可以包括诸如铬(Cr)的金属，并且可以具有约30nm至约150nm的厚度，但是实施例不限于此。
此后，参照图14和图15，执行在与目标基底100的顶表面垂直的方向上沿着金属图案层420的图案蚀刻绝缘掩模层410和半导体结构300的第一蚀刻工艺，然后执行第二蚀刻工艺。
可以通过干法蚀刻、湿法蚀刻、反应离子蚀刻(reactive ion etching，RIE)或感应耦合等离子体反应离子蚀刻(inductively coupled plasma-reactive ion etching，ICP-RIE)来执行第一蚀刻工艺和第二蚀刻工艺。例如，可以执行干法蚀刻，特别地，各向异性干法蚀刻，并且干法蚀刻可以适合于垂直地蚀刻半导体结构300。这里，可以使用诸如Cl2或O2的蚀刻剂，但是实施例不限于此。
例如，第一蚀刻工艺可以是干法蚀刻工艺，而第二蚀刻工艺可以是湿法蚀刻工艺。作为第一蚀刻工艺的结果，可以从金属图案层420的图案之间的间隙蚀刻掉绝缘掩模层410的部分和半导体结构300的部分。可以沿着金属图案层420的图案部分地蚀刻掉绝缘掩模层410，并且可以因此形成硬掩模层390，并且可以在绝缘掩模层410的蚀刻期间去除金属图案层420。
硬掩模层390可以具有其宽度从顶部到底部逐渐增大的形状。绝缘掩模层410的形状可以根据第一蚀刻工艺的条件而变化。只要半导体结构300不被过蚀刻到硬掩模层390的部分的侧表面与半导体结构300的顶表面垂直的程度，那么硬掩模层390的形状可以基本如图14中所示。然而，实施例不限于此。硬掩模层390可以用作用于蚀刻半导体结构300的掩模，并且硬掩模层390的部分的底部宽度可以与通过蚀刻半导体结构300而形成的元件棒ROD的直径相同。
通过第一蚀刻工艺沿着硬掩模层390的部分之间的间隙来蚀刻半导体结构300。可以从硬掩模层390的部分之间蚀刻掉半导体结构300的部分，从而获得堆叠结构，所述堆叠结构的宽度像硬掩模层390一样从其顶部到底部增大。一旦通过第一蚀刻工艺蚀刻半导体结构300，那么半导体层中的每个的保持未蚀刻的部分可以具有倾斜的侧表面。此后，可以执行第二蚀刻工艺，使得半导体层中的每个的剩余部分的侧表面可以与目标基底100的顶表面垂直，从而矫直半导体结构300的侧表面。
可以通过连续蚀刻工艺来蚀刻绝缘掩模层410和半导体结构300，但是实施例不限于此。可以通过部分地蚀刻绝缘掩模层410以形成硬掩模层390并且使用硬掩模层390蚀刻半导体结构300来执行第一蚀刻工艺。
此后，通过执行第二蚀刻工艺以部分地蚀刻硬掩模层390来形成绝缘结构39，并且通过蚀刻半导体层中的每个的部分的倾斜的侧表面来形成元件棒ROD。可以通过第一蚀刻工艺和第二蚀刻工艺在半导体结构300中形成孔，并且可以蚀刻半导体结构300的层以形成包括第一半导体层31、发光层36、第二半导体层32和电极层37的元件棒ROD。元件棒ROD可以通过孔彼此间隔开。目标基底100的缓冲材料层120可以部分地暴露在孔中，元件棒ROD通过所述孔彼此间隔开。
可以通过作为湿法蚀刻工艺的第二蚀刻工艺来蚀刻半导体结构300的未被第一蚀刻工艺去除而保留的部分，使得半导体结构300的该部分的侧表面可以与目标基底100的顶表面垂直，并且因此半导体结构300的侧表面被矫直。作为第二蚀刻工艺的结果，可以减小硬掩模层390的直径和高度，使得可以形成绝缘结构39。例如，可以执行湿法蚀刻工艺作为第二蚀刻工艺，并且可以控制第二蚀刻工艺的持续时间以及在第二蚀刻工艺中使用的蚀刻剂的类型和浓度，使得可以形成绝缘结构39。保留在元件棒ROD的电极层37上的绝缘结构39可以是硬掩模层390的剩余部分，硬掩模层390先前用作用于蚀刻半导体结构300的掩模。如果在第二蚀刻工艺之后执行附加的蚀刻剂处理以完全去除硬掩模层390的剩余部分，那么会损坏包括ITO等的电极层37的表面。为了防止这种情况，在实施例中，在用于形成元件棒ROD的蚀刻工艺之后，可以不执行去除作为绝缘掩模层410的剩余部分的绝缘结构39的工艺。由于不执行用于去除绝缘结构39的蚀刻剂处理工艺，因此可以防止对电极层37的损坏，并且发光元件30可以适当地电连接到第一接触电极CNE1。
在实施例中，可以在发光元件30的电极层37上保留未去除的绝缘结构39，并且绝缘结构39可以与第一接触电极CNE1形成接触表面。可以通过控制第二蚀刻工艺的条件来形成具有使得发光元件30的电极层37可以与第一接触电极CNE1充分地接触的尺寸的绝缘结构39。发光元件30可以与第一接触电极CNE1适当地接触，同时防止电极层37被化学处理工艺损坏，结果，可以改善发光元件30的发光效率和亮度。
尽管未具体示出，但是可以在作为湿法蚀刻工艺的第二蚀刻工艺之后执行冲洗并干燥绝缘结构39和元件棒ROD的工艺。在一些实施例中，绝缘结构39和元件棒ROD的冲洗可以执行约五分钟至约十分钟，并且绝缘结构39和元件棒ROD的干燥可以执行约一分钟至约五分钟。然而，实施例不限于此。
参照图16和图17，可以形成绝缘膜38以部分地围绕包括绝缘结构39的元件棒ROD的侧面。可以通过在绝缘结构39的外表面和元件棒ROD的外表面上形成绝缘层380并执行去除绝缘层380的部分从而暴露元件棒ROD的端部(例如，电极层37的顶表面)的第三蚀刻工艺来形成绝缘膜38。
可以通过在垂直蚀刻的元件棒ROD的外表面上施用绝缘材料或者将元件棒ROD浸没在绝缘材料中来形成绝缘层380，但是实施例不限于此。例如，可以通过原子层沉积(ALD)或CVD形成绝缘层380。
不仅可以在元件棒ROD的侧面和顶表面上形成绝缘层380，而且还可以在目标基底100的暴露在元件棒ROD之间的部分上形成绝缘层380。可以通过(作为各向异性蚀刻工艺的)干法蚀刻工艺或回蚀工艺来部分地去除绝缘层380。可以去除绝缘层380的上部，使得可以暴露电极层37和绝缘结构39，并且在该工艺中，可以部分地去除电极层37。发光元件30的电极层37可以比电极材料层370薄。此外，发光元件30中的绝缘结构39的尺寸可以比元件棒ROD中的绝缘结构39的尺寸小。
电极层37的顶表面被示出为部分地暴露，并且绝缘膜38被示出为在其顶部处是平坦的。然而，实施例不限于此。在一些实施例中，绝缘膜38可以形成为在围绕电极层37的区域中部分地弯曲。在去除绝缘层380的部分期间，不仅绝缘层380的顶表面被部分地去除而且绝缘层380的侧表面也被部分地去除，使得绝缘膜38可以形成为具有部分地蚀刻的端表面。当绝缘层380的上部被去除时，绝缘膜38的与电极层37相邻的外表面可以形成为被部分地去除的。
此后，参照图18，将其中形成有绝缘结构39和绝缘膜38的元件棒ROD与目标基底100分离，从而获得发光元件30。
实施例不限于上面参照图4描述的发光元件30的形状和材料。在其它实施例中，发光元件30可以包括更多层，或者可以具有与图4的发光元件30不同的形状。
图19是根据实施例的发光元件30_1的示意性透视图。图20是发光元件30_1的沿着长度方向截取的示意性剖视图，并且示出了发光元件30_1中堆叠的多个半导体层。
参照图19和图20，发光元件30_1还可以包括设置在第一半导体层31_1与发光层36_1之间的第三半导体层33_1以及设置在发光层36_1与第二半导体层32_1之间的第四半导体层34_1和第五半导体层35_1。发光元件30_1与图4的发光元件30的不同之处在于：它还包括第三半导体层33_1、第四半导体层34_1和第五半导体层35_1以及第一电极层37A_1和第二电极层37B_1，并且发光层36_1包括与图4的发光层36不同的元素。在下文中，将主要关注与图4的发光元件30的差异来描述发光元件30_1。
图4的发光元件30的发光层36包括氮(N)，因此发射蓝光或绿光。相反，图19的发光元件30_1的发光层36_1或其它半导体层可以是包含磷(P)的半导体。发光元件30_1可以发射具有中心波长范围为约620nm至约750nm的红光。然而，实施例不限于由发光元件30_1发射的红光的特定中心波长范围，并且可以涵盖可以被感知为红色的所有波长。
第一半导体层31_1可以是n型半导体层，并且可以包括具有化学式InxAlyGa1-x-yP(其中，0≤x≤1，0≤y≤1，且0≤x+y≤1)的半导体材料。第一半导体层31_1可以包括掺杂有n型掺杂剂的InAlGaP、GaP、AlGaP、InGaP、AlP和InP中的任何一种。例如，第一半导体层31_1可以是掺杂有n型Si的n-AlGaInP。
第二半导体层32_1可以是p型半导体层，并且可以包括具有化学式InxAlyGa1-x-yP(其中，0≤x≤1，0≤y≤1，且0≤x+y≤1)的半导体材料。第二半导体层32_1可以包括掺杂有p型掺杂剂的InAlGaP、GaP、AlGaNP、InGaP、AlP和InP中的任何一种。例如，第二半导体层32_1可以是掺杂有p型Mg的p-GaP。
发光层36_1可以设置在第一半导体层31_1与第二半导体层32_1之间。发光层36_1可以包括具有单量子阱结构或多量子阱结构的材料，并且因此可以发射特定波长范围的光。在发光层36_1具有其中量子层和阱层交替地堆叠的结构的情况下，量子层可以包括AlGaP或AlInGaP，而阱层可以包括GaP或AlInP。例如，发光层36_1可以包括AlGaInP作为量子层和AlInP作为阱层，并且因此可以发射具有约620nm至约750nm的中心波长范围的红光。
图19的发光元件30_1可以包括与发光层36_1相邻地设置的包覆层。设置在第一半导体层31_1与第二半导体层32_1之间的第三半导体层33_1和第四半导体层34_1可以是包覆层。
第三半导体层33_1可以设置在第一半导体层31_1与发光层36_1之间。如同第一半导体层31_1，第三半导体层33_1可以是n型半导体，并且可以包括具有化学式InxAlyGa1-x-yP(其中，0≤x≤1，0≤y≤1，且0≤x+y≤1)的半导体材料。例如，第一半导体层31_1可以是n-AlGaInP，而第三半导体层33_1可以是n-AlInP。然而，实施例不限于此。
第四半导体层34_1可以设置在发光层36_1与第二半导体层32_1之间。如同第二半导体层32_1，第四半导体层34_1可以是p型半导体，并且可以包括具有化学式InxAlyGal-x-yP(其中，0≤x≤1，0≤y≤1。且0≤x+y≤1)的半导体材料。例如，第二半导体层32_1可以是p-GaP，而第四半导体层34_1可以是p-AlInP。
第五半导体层35_1可以设置在第二半导体层32_1与第四半导体层34_1之间。如同第二半导体层32_1和第四半导体层34_1，第五半导体层35_1可以是掺杂有p型掺杂剂的半导体。在一些实施例中，可以设置第五半导体层35_1，以减小第二半导体层32_1与第四半导体层34_1之间的晶格常数的差异。第五半导体层35_1可以是拉伸应变势垒减小(TSBR)层。例如，第五半导体层35_1可以包括p-GaInP、p-AlInP或p-AlGaInP，但是实施例不限于此。第三半导体层33_1、第四半导体层34_1和第五半导体层35_1可以具有在约0.08μm至约0.25μm的范围内的长度，但是实施例不限于此。
第一电极层37A_1和第二电极层37B_1可以分别设置在第一半导体层31_1和第二半导体层32_1上。第一电极层37A_1可以设置在第一半导体层31_1的底表面上，而第二电极层37B_1可以设置在第二半导体层32_1的顶表面上。然而，实施例不限于此，并且可以不设置第一电极层37A_1和第二电极层37B_1中的一个。例如，发光元件30_1可以不具有在第一半导体层31_1的底表面上的第一电极层37A_1，而是可以仅包括在第二半导体层32_1的顶表面上的第二电极层37B_1。发光元件30_1还可以包括除了图19和图20中所示的半导体层之外的其它半导体层，并且可以发射红光。
绝缘结构39_1可以设置在第二电极层37B_1上。可以通过沉积多个半导体层以形成半导体结构300并蚀刻半导体结构300来制造发光元件30_1。在从第一半导体层31_1开始顺序地沉积多个半导体层之后，可以在第二半导体层32_1上形成第二电极层37B_1。然后，可以形成用于蚀刻半导体结构300的掩模层400，并且可以通过使用掩模层400蚀刻半导体结构300来在第二电极层37B_1上形成绝缘结构39_1。在将其中形成有绝缘结构39_1的元件棒ROD与目标基底100分离之后，可以在第一半导体层31_1的底表面上形成第一电极层37A_1。因此，即使发光元件30_1包括相当数量的半导体层，绝缘结构39_1也可以仅设置在位于第二半导体层32_1上的第二电极层37B_1上。
图21是根据实施例的发光元件30_2的示意性剖视图。
参照图21，根据实施例的发光元件30_2可以包括在其底部形成有底切UC的绝缘结构39_2。绝缘结构39_2可以包括第一部分39A和第二部分39B，第一部分39A具有倾斜的侧表面，第二部分39B连接到第一部分39A的下部并且在第二部分39B处形成底切UC。
在发光元件30_2的制造期间，可以通过湿法蚀刻部分地蚀刻硬掩模层390来形成绝缘结构39_2。当沿着金属图案层420的图案对绝缘掩模层410进行图案化时，可以形成具有倾斜的侧表面的硬掩模层390，并且可以通过来自湿法蚀刻的蚀刻剂在硬掩模层390的下部处(即，在硬掩模层390的直接位于电极层37上的部分处)形成底切UC。绝缘结构39_2可以设置为暴露电极层37的顶表面的部分，并且绝缘结构39_2由于存在通过湿法蚀刻形成的底切UC而可以具有与图6的绝缘结构39不同的形状。
例如，绝缘结构39_2可以包括第一部分39A和第二部分39B，第一部分39A具有最大宽度(或直径)WC，第二部分39B具有比第一部分39A小的宽度并且设置在电极层37上。在图21的实施例中，不同于图6的实施例，绝缘结构39_2可以不在其直接位于电极层37上的底表面处具有最大宽度WC，而是在其距电极层37预定距离的部分处具有最大宽度WC。第二部分39B的侧表面可以从第一部分39A的下部向内凹入，并且由于存在通过湿法蚀刻形成的底切UC而可以具有相对小的宽度。
由于底切UC形成在绝缘结构39_2的下部处，因此绝缘结构39_2的最大宽度WC可以比图6的绝缘结构39的最大宽度WC小。发光元件30_2可以包括绝缘结构39_2，绝缘结构39_2包括在硬掩模层390的湿法蚀刻期间形成的底切UC。即使绝缘结构39_2的形状改变，电极层37的顶表面的部分也可以暴露，并且发光元件30_2的一个端部或电极层37的顶表面可以与接触电极CNE1和CNE2中的一个接触。
在总结具体实施方式时，本领域技术人员将理解的是，在基本不脱离发明的原理的情况下，可以对优选实施例进行许多变化和修改。因此，发明的公开的优选实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。因此，发明的实际保护范围应由所附权利要求的技术范围确定。

Claims (20)

1.一种发光元件，所述发光元件包括：
第一半导体层，掺杂有n型掺杂剂；
第二半导体层，掺杂有p型掺杂剂；
发光层，设置在所述第一半导体层与所述第二半导体层之间；
电极层，设置在所述第二半导体层上；
绝缘结构，设置在所述电极层上，并且具有比所述电极层的直径小的最大直径；以及
绝缘膜，围绕所述第一半导体层的侧表面、所述发光层的侧表面和所述第二半导体层的侧表面。
2.根据权利要求1所述的发光元件，其中，所述绝缘结构包括：
底表面，接触所述电极层；以及
倾斜的侧表面，相对于所述底表面倾斜，
其中，所述绝缘结构的直径从所述绝缘结构的所述底表面到顶部减小。
3.根据权利要求2所述的发光元件，其中，所述绝缘结构的高度在500nm至1μm的范围内。
4.根据权利要求2所述的发光元件，其中，所述绝缘结构的所述最大直径在100nm至500nm的范围内。
5.根据权利要求1所述的发光元件，其中，所述绝缘结构包括：
第一部分，具有所述绝缘结构的所述最大直径，所述第一部分包括倾斜的侧表面，以及
第二部分，连接到所述第一部分的下部，并且具有比所述绝缘结构的所述最大直径小的宽度。
6.根据权利要求2所述的发光元件，其中，
所述绝缘结构包括氧化硅、氮化硅和氮氧化硅中的至少一种，并且
所述绝缘膜是包括氧化硅、氮化硅、氮氧化硅、氮化铝、氧化铝、氧化钛、氧化锆和氧化铪中的至少一种的单层或多层。
7.根据权利要求6所述的发光元件，其中，所述绝缘膜的厚度在10nm至200nm的范围内。
8.根据权利要求2所述的发光元件，所述发光元件还包括：
第三半导体层，设置在所述第一半导体层与所述发光层之间；
第四半导体层，设置在所述第二半导体层与所述发光层之间；以及
第五半导体层，设置在所述第二半导体层与所述第四半导体层之间，
其中，所述绝缘膜还围绕所述第三半导体层的侧表面、所述第四半导体层的侧表面和所述第五半导体层的侧表面。
9.一种制造发光元件的方法，所述方法包括以下步骤：
在目标基底上形成半导体结构，所述半导体结构包括多个半导体材料层；
在所述半导体结构上形成掩模层；
在与所述目标基底的顶表面垂直的方向上蚀刻所述半导体结构以形成元件棒，所述元件棒中的每个元件棒包括绝缘结构和多个半导体层，所述绝缘结构由所述掩模层的一部分形成；
形成围绕所述元件棒的侧表面的部分的绝缘膜；以及
将所述元件棒与所述绝缘膜从所述目标基底分离。
10.根据权利要求9所述的方法，其中，
形成所述掩模层的所述步骤包括：
在所述半导体结构上形成绝缘掩模层；以及
在所述绝缘掩模层上形成金属图案层，所述金属图案层包括彼此间隔开的图案，并且
所述绝缘结构通过蚀刻所述绝缘掩模层来形成。
11.根据权利要求10所述的方法，其中，形成所述元件棒的所述步骤包括：
执行第一蚀刻步骤，所述第一蚀刻步骤包括：沿着所述金属图案层蚀刻所述绝缘掩模层，以形成硬掩模层；以及沿着所述硬掩模层蚀刻所述半导体结构；以及
执行第二蚀刻步骤，所述第二蚀刻步骤包括：对沿着所述硬掩模层蚀刻的所述半导体结构进行蚀刻，以形成包括所述绝缘结构的所述元件棒。
12.根据权利要求11所述的方法，其中，
所述第一蚀刻步骤包括干法蚀刻工艺，并且
所述第二蚀刻步骤包括湿法蚀刻工艺。
13.根据权利要求11所述的方法，其中，
所述半导体结构通过所述第一蚀刻步骤被蚀刻为具有暴露且倾斜的侧表面，并且
所述元件棒的所述多个半导体层形成为具有与所述目标基底垂直的侧表面。
14.根据权利要求9所述的方法，其中，
所述元件棒包括：
第一半导体层，掺杂有n型掺杂剂；
第二半导体层，掺杂有p型掺杂剂；
发光层，设置在所述第一半导体层与所述第二半导体层之间；以及
电极层，设置在所述第二半导体层上，
所述绝缘结构形成在所述电极层上，并且
所述绝缘膜形成为围绕所述第一半导体层的侧表面、所述发光层的侧表面、所述第二半导体层的侧表面和所述电极层的侧表面。
15.根据权利要求13所述的方法，其中，所述绝缘结构形成为具有倾斜的侧表面，使得所述绝缘结构的直径从所述绝缘结构的底表面到顶部减小。
16.一种显示装置，所述显示装置包括：
第一基底；
第一电极，设置在所述第一基底上；
第二电极，设置在所述第一基底上，并且与所述第一电极间隔开；
第一绝缘层，设置在所述第一基底上，并且覆盖所述第一电极和所述第二电极；
多个发光元件，设置在所述第一绝缘层上，并且包括设置在所述第一电极上的第一端部和设置在所述第二电极上的第二端部；
第一接触电极，电接触所述第一电极和所述多个发光元件的所述第一端部；以及
第二接触电极，电接触所述第二电极和所述多个发光元件的所述第二端部，
其中，所述多个发光元件中的每个发光元件包括：
第一半导体层，掺杂有n型掺杂剂；
第二半导体层，掺杂有p型掺杂剂；
发光层，设置在所述第一半导体层与所述第二半导体层之间；
电极层，设置在所述第二半导体层上；
绝缘结构，设置在所述电极层上，并且具有比所述电极层的直径小的最大直径；以及
绝缘膜，围绕所述第一半导体层的侧表面、所述发光层的侧表面和所述第二半导体层的侧表面。
17.根据权利要求16所述的显示装置，其中，
所述绝缘结构包括底表面和倾斜的侧表面，并且
所述绝缘结构的直径从所述绝缘结构的所述底表面到顶部减小。
18.根据权利要求17所述的显示装置，其中，所述绝缘结构包括氧化硅、氮化硅和氮氧化硅中的至少一种。
19.根据权利要求16所述的显示装置，所述显示装置还包括：
第一接触表面，所述电极层的顶表面的一部分和所述第一接触电极在所述第一接触表面处彼此接触；
第二接触表面，所述绝缘结构的侧表面的一部分和所述第一接触电极在所述第二接触表面处彼此接触；以及
第三接触表面，所述第一半导体层的底表面和所述第二接触电极在所述第三接触表面处彼此接触，
其中，所述第一接触表面比所述第三接触表面小。
20.根据权利要求19所述的显示装置，其中，
空间形成在所述多个发光元件中的每个发光元件的所述绝缘结构与所述第一绝缘层之间，并且
所述电极层包括与所述空间邻接并且不接触所述第一接触电极的表面。
CN202110821855.0A 2020-07-24 2021-07-20 发光元件、制造发光元件的方法以及显示装置 Pending CN113972339A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0092312 2020-07-24
KR1020200092312A KR20220014388A (ko) 2020-07-24 2020-07-24 발광 소자, 이의 제조 방법 및 표시 장치

Publications (1)

Publication Number Publication Date
CN113972339A true CN113972339A (zh) 2022-01-25

Family

ID=79586323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110821855.0A Pending CN113972339A (zh) 2020-07-24 2021-07-20 发光元件、制造发光元件的方法以及显示装置

Country Status (4)

Country Link
US (1) US20220028925A1 (zh)
KR (1) KR20220014388A (zh)
CN (1) CN113972339A (zh)
WO (1) WO2022019705A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060087A1 (zh) * 2022-09-21 2024-03-28 华为技术有限公司 Led器件、发光基板、背光模组、显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
US8731012B2 (en) * 2012-01-24 2014-05-20 Fuji Xerox Co., Ltd. Surface emitting semiconductor laser and its manufacturing method, surface emitting semiconductor laser device, optical transmitter, and information processor
FR3023061B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Diode de structure mesa a surface de contact sensiblement plane
KR102608987B1 (ko) * 2018-09-07 2023-12-05 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 발광 소자를 구비한 표시 장치
CN209804697U (zh) * 2019-05-13 2019-12-17 厦门三安光电有限公司 一种发光二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060087A1 (zh) * 2022-09-21 2024-03-28 华为技术有限公司 Led器件、发光基板、背光模组、显示面板及显示装置

Also Published As

Publication number Publication date
US20220028925A1 (en) 2022-01-27
KR20220014388A (ko) 2022-02-07
WO2022019705A3 (ko) 2022-03-17
WO2022019705A2 (ko) 2022-01-27

Similar Documents

Publication Publication Date Title
US20220336527A1 (en) Light emitting device, manufacturing method therefor, and display device comprising same
EP4024480A1 (en) Light emitting element, manufacturing method therefor and display device including same
CN115943495A (zh) 显示装置及其制造方法
US20220376144A1 (en) Light-emitting diode and display device comprising same
US20240234640A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
CN113861761A (zh) 发光元件墨及显示装置
US20230006101A1 (en) Light-emitting element and display device comprising same
EP3996154A1 (en) Light emitting element, manufacturing method therefor and display device
US20220028925A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20220254959A1 (en) Light emitting element, manufacturing method thereof, and display device comprising the light emitting element
US20230317764A1 (en) Display device and method of fabricating the same
EP4080589A1 (en) Light-emitting element, display device including the same, and semiconductor structure
US20230223496A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
KR20240077536A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20210022800A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230130184A (ko) 발광 소자 및 이를 포함하는 표시 장치
CN114830344A (zh) 显示装置
CN114512575A (zh) 发光元件制造方法以及发光元件阵列衬底和显示装置
CN115606003A (zh) 发光元件和包括该发光元件的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination