KR20220115713A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220115713A
KR20220115713A KR1020210018618A KR20210018618A KR20220115713A KR 20220115713 A KR20220115713 A KR 20220115713A KR 1020210018618 A KR1020210018618 A KR 1020210018618A KR 20210018618 A KR20210018618 A KR 20210018618A KR 20220115713 A KR20220115713 A KR 20220115713A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
alignment
disposed
electrodes
Prior art date
Application number
KR1020210018618A
Other languages
English (en)
Inventor
김슬기
지선범
진태하
김동환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210018618A priority Critical patent/KR20220115713A/ko
Priority to US17/469,238 priority patent/US20220254830A1/en
Priority to CN202210026462.5A priority patent/CN114914263A/zh
Publication of KR20220115713A publication Critical patent/KR20220115713A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Planar Illumination Modules (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 발광 영역, 상기 발광 영역을 둘러싸는 비발광 영역, 및 상기 비발광 영역을 사이에 개재하고 상기 발광 영역으로부터 이격된 분리 영역, 상기 비발광 영역에 배치된 뱅크, 상기 발광 영역으로부터 상기 비발광 영역을 지나 상기 분리 영역으로 연장된 제1 정렬 전극 및 제2 정렬 전극, 상기 제1 정렬 전극 또는 상기 제2 정렬 전극과 전기적으로 연결된 발광 소자들, 상기 분리 영역에 배치되고 상기 제1 정렬 전극과 전기적으로 연결된 제1 컨택 전극, 및 상기 분리 영역에 배치되고 상기 제2 정렬 전극과 전기적으로 연결된 제2 컨택 전극을 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
최근 표시 장치에 관한 관심이 고조됨에 따라 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명이 해결하고자 하는 과제는 전극들의 손상 없이 화소들의 불량을 검출할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 발광 영역, 상기 발광 영역을 둘러싸는 비발광 영역, 및 상기 비발광 영역을 사이에 개재하고 상기 발광 영역으로부터 이격된 분리 영역, 상기 비발광 영역에 배치된 뱅크, 상기 발광 영역으로부터 상기 비발광 영역을 지나 상기 분리 영역으로 연장된 제1 정렬 전극 및 제2 정렬 전극, 상기 제1 정렬 전극 또는 상기 제2 정렬 전극과 전기적으로 연결된 발광 소자들, 상기 분리 영역에 배치되고 상기 제1 정렬 전극과 전기적으로 연결된 제1 컨택 전극, 및 상기 분리 영역에 배치되고 상기 제2 정렬 전극과 전기적으로 연결된 제2 컨택 전극을 포함한다.
상기 제1 컨택 전극과 상기 제2 컨택 전극은 동일한 층에 배치될 수 있다.
상기 표시 장치는 상기 제1 정렬 전극과 상기 발광 소자들을 전기적으로 연결하는 제1 전극, 및 상기 제2 정렬 전극과 상기 발광 소자들을 전기적으로 연결하는 제2 전극을 더 포함할 수 있다.
상기 제1 전극과 상기 제2 전극은 동일한 층에 배치될 수 있다.
상기 제1 전극은 상기 제1 컨택 전극과 서로 다른 층에 배치될 수 있다.
상기 제1 전극 및 상기 제2 전극은 상기 발광 영역으로부터 상기 비발광 영역을 지나 상기 분리 영역으로 연장될 수 있다.
상기 표시 장치는 상기 제1 정렬 전극과 상기 제1 전극 사이에 배치된 절연층을 더 포함할 수 있다.
상기 제1 컨택 전극은 상기 절연층을 관통하는 컨택홀을 통해 상기 제1 정렬 전극과 전기적으로 연결될 수 있다.
상기 제1 전극은 상기 제1 컨택 전극과 동일한 층에 배치될 수 있다.
상기 표시 장치는 상기 발광 영역으로부터 상기 비발광 영역을 지나 상기 분리 영역으로 연장된 제3 정렬 전극 및 제4 정렬 전극을 더 포함하고, 상기 발광 소자들은 상기 제3 정렬 전극 또는 상기 제4 정렬 전극과 전기적으로 연결될 수 있다.
상기 표시 장치는 상기 제3 정렬 전극과 상기 발광 소자들을 전기적으로 연결하는 제3 전극, 및 상기 제4 정렬 전극과 상기 발광 소자들을 전기적으로 연결하는 제4 전극을 더 포함할 수 있다.
상기 표시 장치는 상기 제1 전극과 상기 제3 전극 사이에 배치된 절연층을 더 포함할 수 있다.
상기 제1 컨택 전극은 상기 절연층을 관통하는 컨택홀을 통해 상기 제1 정렬 전극과 전기적으로 연결될 수 있다.
상기 절연층은 상기 제1 컨택 전극을 노출하는 개구부를 포함할 수 있다.
상기 제3 전극과 상기 제4 전극은 동일한 층에 배치될 수 있다.
상기 제3 전극은 상기 제1 컨택 전극과 동일한 층에 배치될 수 있다.
상기 표시 장치는 상기 비발광 영역에 배치되고 상기 제3 정렬 전극과 전기적으로 연결된 제3 컨택 전극, 및 상기 비발광 영역에 배치되고 상기 제4 정렬 전극과 전기적으로 연결된 제4 컨택 전극을 더 포함할 수 있다.
상기 제3 컨택 전극과 상기 제4 컨택 전극은 동일한 층에 배치될 수 있다.
상기 제3 컨택 전극은 상기 제1 컨택 전극과 동일한 층에 배치될 수 있다.
상기 제3 컨택 전극은 상기 제3 전극과 동일한 층에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예에 의하면, 분리 영역에 배치된 컨택 전극들을 통해 각 화소의 저항을 측정하여 단선 또는 단락 불량을 검출할 수 있다. 이에 따라, 정렬 전극들과의 직접적인 접촉없이 저항 변화를 감지할 수 있으므로, 화소의 저항을 측정하는 과정에서 정렬 전극들이 손상되는 것을 방지할 수 있다. 아울러, 컨택 전극들을 발광 영역 외부의 분리 영역에 배치함으로써, 컨택 전극들을 형성하기 위한 추가 공간이 불필요하므로 고해상도 표시 장치를 용이하게 구현할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4는 일 실시예에 따른 화소를 나타내는 회로도이다.
도 5는 일 실시예에 따른 화소를 나타내는 평면도이다.
도 6 및 도 7은 도 5의 A-A' 선을 기준으로 자른 단면도들이다.
도 8은 도 5의 B-B' 선을 기준으로 자른 단면도이다.
도 9 및 도 10은 도 5의 C-C' 선을 기준으로 자른 단면도들이다.
도 11 및 도 12는 도 5의 D-D' 선을 기준으로 자른 단면도들이다.
도 13은 다른 실시예에 따른 화소를 나타내는 평면도이다.
도 14 및 도 15는 도 13의 E-E' 선을 기준으로 자른 단면도들이다.
도 16 및 도 17은 도 13의 F-F' 선을 기준으로 자른 단면도들이다.
본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, "연결" 또는 "접속"이라 함은 물리적 및/또는 전기적인 연결 또는 접속을 포괄적으로 의미할 수 있다. 또한, 이는 직접적 또는 간접적인 연결 또는 접속과 일체형 또는 비일체형 연결 또는 접속을 포괄적으로 의미할 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1 및 도 2에서는 기둥형 발광 소자(LD)를 도시하였으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및/또는 전극층(14)을 포함할 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 형성될 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다. 예를 들어, 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)이 배치되고, 발광 소자(LD)의 제2 단부(EP2)에는 제2 반도체층(13)이 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 종횡비가 1보다 큰 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 한정되는 것은 아니다.
발광 소자(LD)는 나노미터 스케일 내지 마이크로미터 스케일(nanometer scale to micrometer scale) 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노미터 스케일 내지 마이크로미터 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 p형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제1 도전형 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질이 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치되며, 단일 양자 우물(single-quantum well) 또는 다중 양자 우물(multi-quantum well) 구조로 형성될 수 있다. 활성층(12)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수 있다. 일 예로, 클래드층은 AlGaN 또는 InAlGaN으로 형성될 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 제2 반도체층(13)은 n형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 제2 반도체층(13)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
전극층(14)은 발광 소자(LD)의 제1 단부(EP1) 및/또는 제2 단부(EP2) 상에 배치될 수 있다. 도 2에서는 제1 반도체층(11) 상에 전극층(14)이 형성되는 경우를 예시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 제2 반도체층(13) 상에 별도의 전극층이 더 배치될 수 있다.
전극층(14)은 투명한 금속 또는 투명한 금속 산화물을 포함할 수 있다. 일 예로, 전극층(14)은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), 및 ZTO(zinc tin oxide) 중 적어도 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 이와 같이, 전극층(14)이 투명한 금속 또는 투명한 금속 산화물로 이루어지는 경우, 발광 소자(LD)의 활성층(12)에서 생성된 광이 전극층(14)을 통과하여 발광 소자(LD)의 외부로 방출될 수 있다.
발광 소자(LD)는 표면에 형성된 절연막(INF)을 더 포함할 수 있다. 절연막(INF)은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및/또는 전극층(14)의 표면 상에 직접 배치될 수 있다. 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 실시예에 따라, 절연막(INF)은 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에 인접한 전극층(14) 및/또는 제2 반도체층(13)의 측부를 노출할 수 있다.
절연막(INF)은 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 및 티타늄 산화물(TiOx) 중 적어도 하나를 포함할 수 있다. 예를 들어, 절연막(INF)은 이중층으로 구성되며, 상기 이중층을 구성하는 각 층은 서로 상이한 물질을 포함할 수 있다. 이 경우, 절연막(INF)의 이중층을 구성하는 각 층은 서로 다른 공정에 의해 형성될 수 있다. 일 실시예에서, 절연막(INF)은 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 절연막(INF)은 생략될 수도 있다.
발광 소자(LD)의 표면 상에 절연막(INF)이 제공되는 경우, 활성층(12)이 적어도 하나의 전극(예를 들어, 발광 소자(LD)의 양단에 연결되는 전극들 중 적어도 하나의 전극) 등과 단락되는 것이 방지될 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다. 또한, 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 내에 발광 소자들(LD)을 배치하고, 발광 소자들(LD)을 각 화소의 광원으로 이용할 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되는 것은 아니다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3에서는 도 1 및 도 2의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 전자 장치의 일 예로서, 표시 장치, 특히 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다.
표시 패널(PNL)의 각 화소 유닛(PXU) 및 이를 구성하는 각각의 화소는 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 설명의 편의를 위해 도 3에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 3을 참조하면, 표시 패널(PNL)은 기판(SUB) 및 기판(SUB) 상에 배치된 화소 유닛(PXU)을 포함할 수 있다. 화소 유닛(PXU)은 제1 화소들(PXL1), 제2 화소들(PXL2) 및/또는 제3 화소들(PXL3)을 포함할 수 있다. 이하에서는, 제1 화소들(PXL1), 제2 화소들(PXL2) 및 제3 화소들(PXL3) 중 적어도 하나의 화소를 임의로 지칭하거나 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL)" 또는 "화소들(PXL)"이라 하기로 한다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름)으로 이루어질 수 있으며, 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다.
표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은 영상을 표시하기 위한 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들, 패드들 및/또는 내장 회로부가 배치될 수 있다. 화소들(PXL)은 스트라이프(stripe) 또는 펜타일(PenTile) 배열 구조 등에 따라 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 광을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는 제1 색의 광을 방출하는 제1 화소들(PXL1), 제2 색의 광을 방출하는 제2 화소들(PXL2), 및 제3 색의 광을 방출하는 제3 화소들(PXL3)이 배열될 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 소정 색의 광을 방출하는 서브 화소일 수 있다. 실시예에 따라, 제1 화소(PXL1)는 적색의 광을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 광을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 광을 방출하는 청색 화소일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 서로 동일한 색의 광을 방출하는 발광 소자들을 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 컬러 변환층 및/또는 컬러 필터를 포함함으로써, 각각 제1 색, 제2 색 및 제3 색의 광을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 각각 제1 색의 발광 소자, 제2 색의 발광 소자 및 제3 색의 발광 소자를 광원으로 구비함으로써, 각각 제1 색, 제2 색 및 제3 색의 광을 방출할 수도 있다. 다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 즉, 각각의 화소(PXL)가 방출하는 광의 색은 다양하게 변경될 수 있다.
화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 일 실시예에서, 상기 광원은 도 1 및 도 2의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 발광 소자(LD), 일 예로, 나노미터 스케일 내지 마이크로미터 스케일 정도로 작은 크기를 가지는 초소형 기둥형 발광 소자들(LD)을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 종류의 발광 소자(LD)가 화소(PXL)의 광원으로 이용될 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 4는 일 실시예에 따른 화소를 나타내는 회로도이다.
실시예에 따라, 도 4에 도시된 화소(PXL)는 도 3의 표시 패널(PNL)에 구비된 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3) 중 어느 하나일 수 있다. 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 4를 참조하면, 화소(PXL)는 각각 데이터 신호에 대응하는 휘도의 빛을 생성하기 위한 발광부(EMU) 및 발광부(EMU)를 구동하기 위한 화소 회로(PXC)를 더 포함할 수 있다.
화소 회로(PXC)는 제1 전원(VDD)과 발광부(EMU)의 사이에 연결될 수 있다. 또한, 화소 회로(PXC)는 해당 화소(PXL)의 주사선(SL) 및 데이터선(DL)에 연결되어, 상기 주사선(SL) 및 데이터선(DL)으로부터 공급되는 주사 신호 및 데이터 신호에 대응하여 발광부(EMU)의 동작을 제어할 수 있다. 또한, 화소 회로(PXC)는 센싱 신호선(SSL) 및 센싱선(SENL)에 선택적으로 더 연결될 수 있다.
화소 회로(PXC)는 적어도 하나의 트랜지스터 및 커패시터를 포함할 수 있다. 예를 들어, 화소 회로(PXC)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(M1)는 제1 전원(VDD)과 제1 전극(ELT1) 사이에 연결될 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(M1)는 제1 노드(N1)의 전압에 대응하여 발광부(EMU)로 공급되는 구동 전류를 제어할 수 있다. 즉, 제1 트랜지스터(M1)는 화소(PXL)의 구동 전류를 제어하는 구동 트랜지스터일 수 있다.
일 실시예에서, 제1 트랜지스터(M1)는 하부 금속층(BML)("하부 전극", "백 게이트 전극" 또는 "하부 차광층"이라고도 함)을 선택적으로 포함할 수 있다. 제1 트랜지스터(M1)의 게이트 전극과 하부 금속층(BML)은 절연층을 사이에 두고 서로 중첩될 수 있다. 일 실시예에서, 하부 금속층(BML)은 제1 트랜지스터(M1)의 일 전극, 일 예로 소스 또는 드레인 전극에 연결될 수 있다.
제1 트랜지스터(M1)가 하부 금속층(BML)을 포함하는 경우, 화소(PXL) 구동 시에 제1 트랜지스터(M1)의 하부 금속층(BML)에 백-바이어싱 전압을 인가하여 제1 트랜지스터(M1)의 문턱 전압을 음의 방향 또는 양의 방향으로 이동시키는 백-바이어싱 기술(또는, 싱크(sync) 기술)을 적용할 수 있다. 일 예로, 하부 금속층(BML)을 제1 트랜지스터(M1)의 소스 전극에 연결하여 소스-싱크 기술을 적용함으로써, 제1 트랜지스터(M1)의 문턱 전압을 음의 방향 또는 양의 방향으로 이동시킬 수 있다. 또한, 제1 트랜지스터(M1)의 채널을 구성하는 반도체 패턴의 하부에 하부 금속층(BML)을 배치할 경우, 하부 금속층(BML)이 차광 패턴의 역할을 하면서 제1 트랜지스터(M1)의 동작 특성을 안정화할 수 있다. 다만, 하부 금속층(BML)의 기능 및/또는 활용 방식이 이에 제한되는 것은 아니다.
제2 트랜지스터(M2)는 데이터선(DL)과 제1 노드(N1)의 사이에 연결될 수 있다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 주사선(SL)에 연결될 수 있다. 제2 트랜지스터(M2)는 주사선(SL)으로부터 게이트-온 전압(일 예로, 하이 레벨 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터선(DL)과 제1 노드(N1)를 연결할 수 있다.
각각의 프레임 기간마다 해당 프레임의 데이터 신호가 데이터선(DL)으로 공급되고, 상기 데이터 신호는 게이트-온 전압의 주사 신호가 공급되는 기간 동안 턴-온된 제2 트랜지스터(M2)를 통해 제1 노드(N1)로 전달될 수 있다. 즉, 제2 트랜지스터(M2)는 각각의 데이터 신호를 화소(PXL)의 내부로 전달하기 위한 스위칭 트랜지스터일 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 노드(N1)에 연결되고, 다른 전극은 제1 트랜지스터(M1)의 제2 전극에 연결될 수 있다. 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전할 수 있다.
제3 트랜지스터(M3)는 제1 전극(ELT1)(또는, 제1 트랜지스터(M1)의 제2 전극)과 센싱선(SENL)의 사이에 연결될 수 있다. 제3 트랜지스터(M3)의 게이트 전극은 센싱 신호선(SSL)에 연결될 수 있다. 제3 트랜지스터(M3)는 센싱 신호선(SSL)에 공급되는 센싱 신호에 따라 제1 전극(ELT1)에 인가된 전압 값을 센싱선(SENL)으로 전달할 수 있다. 센싱선(SENL)을 통해 전달된 전압 값은 외부 회로(일 예로, 타이밍 제어부)에 제공될 수 있고, 상기 외부 회로는 제공된 전압 값에 기초하여 각 화소(PXL)의 특성 정보(예컨대, 제1 트랜지스터(M1)의 문턱 전압 등)를 추출할 수 있다. 추출된 특성 정보는 화소들(PXL) 사이의 특성 편차가 보상되도록 영상 데이터를 변환하는 데에 이용될 수 있다.
한편, 도 4에서는 화소 회로(PXC)에 포함되는 트랜지스터들을 모두 N형 트랜지스터들로 도시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 제1, 제2 및 제3 트랜지스터들(M1, M2, M3) 중 적어도 하나는 P형 트랜지스터로 변경될 수도 있다.
또한, 화소(PXL)의 구조 및 구동 방식은 다양하게 변경될 수 있다. 예를 들어, 화소 회로(PXC)는 도 4에 도시된 실시예 외에도, 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다.
일 예로, 화소 회로(PXC)는 제3 트랜지스터(M3)를 포함하지 않을 수 있다. 또한, 화소 회로(PXC)는 제1 트랜지스터(M1)의 문턱 전압 등을 보상하기 위한 보상 트랜지스터, 제1 노드(N1) 및/또는 제1 전극(ELT1)의 전압을 초기화하기 위한 초기화 트랜지스터, 발광부(EMU)로 구동 전류가 공급되는 기간을 제어하기 위한 발광 제어 트랜지스터, 및/또는 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 더 포함할 수도 있다.
발광부(EMU)는 제1 전원(VDD)과 제2 전원(VSS)의 사이에 연결된 적어도 하나의 발광 소자(LD), 일 예로, 복수의 발광 소자들(LD)을 포함할 수 있다.
예를 들어, 발광부(EMU)는 화소 회로(PXC) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 연결되는 제1 전극(ELT1)(또는 "제1 전극"이라고도 함), 제2 전원선(PL2)을 통해 제2 전원(VSS)에 연결되는 제2 전극(ELT2)(또는 "제2 전극"이라고도 함), 및 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된 복수의 발광 소자들(LD)을 포함할 수 있다.
제1 전원(VDD)과 제2 전원(VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다.
일 실시예에서, 발광부(EMU)는 적어도 하나의 직렬 단을 포함할 수 있다. 각각의 직렬 단은, 한 쌍의 전극들(일 예로, 두 개의 전극들)과, 상기 한 쌍의 전극들의 사이에 순방향으로 연결된 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 여기서, 발광부(EMU)를 구성하는 직렬 단의 개수, 및 각각의 직렬 단을 구성하는 발광 소자들(LD)의 개수가 특별히 한정되지는 않는다. 일 예로, 각각의 직렬 단을 구성하는 발광 소자들(LD)의 개수는 서로 동일하거나 상이할 수 있으며, 상기 발광 소자들(LD)의 개수가 특별히 한정되지는 않는다.
예를 들어, 발광부(EMU)는 적어도 하나의 제1 발광 소자(LD1)를 포함하는 제1 직렬 단, 적어도 하나의 제2 발광 소자(LD2)를 포함하는 제2 직렬 단, 적어도 하나의 제3 발광 소자(LD3)를 포함하는 제3 직렬 단, 및 적어도 하나의 제4 발광 소자(LD4)를 포함하는 제4 직렬 단을 포함할 수 있다.
제1 직렬 단은 제1 전극(ELT1) 및 제3 전극(ELT3)과, 제1 및 제3 전극들(ELT1, ELT3)의 사이에 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함할 수 있다. 각각의 제1 발광 소자(LD1)는 제1 및 제3 전극들(ELT1, ELT3)의 사이에 순방향으로 연결될 수 있다. 예를 들어, 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 전극(ELT1)에 연결되고, 제1 발광 소자(LD1)의 제2 단부(EP2)는 제3 전극(ELT3)에 연결될 수 있다.
제2 직렬 단은 제3 전극(ELT3) 및 제5 전극(ELT5)과, 제3 및 제5 전극들(ELT3, ELT5)의 사이에 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함할 수 있다. 각각의 제2 발광 소자(LD2)는 제3 및 제5 전극들(ELT3, ELT5)의 사이에 순방향으로 연결될 수 있다. 예를 들어, 제2 발광 소자(LD2)의 제1 단부(EP1)는 제3 전극(ELT3)에 연결되고, 제2 발광 소자(LD2)의 제2 단부(EP2)는 제5 전극(ELT5)에 연결될 수 있다.
제3 직렬 단은 제5 전극(ELT5) 및 제4 전극(ELT4)과, 제4 및 제5 전극들(ELT4, ELT5)의 사이에 연결된 적어도 하나의 제3 발광 소자(LD3)를 포함할 수 있다. 각각의 제3 발광 소자(LD3)는 제4 및 제5 전극들(ELT4, ELT5)의 사이에 순방향으로 연결될 수 있다. 예를 들어, 제3 발광 소자(LD3)의 제1 단부(EP1)는 제5 전극(ELT5)에 연결되고, 제3 발광 소자(LD3)의 제2 단부(EP2)는 제4 전극(ELT4)에 연결될 수 있다.
제4 직렬 단은 제4 전극(ELT4) 및 제2 전극(ELT2)과, 제2 및 제4 전극들(ELT2, ELT4)의 사이에 연결된 적어도 하나의 제4 발광 소자(LD4)를 포함할 수 있다. 각각의 제4 발광 소자(LD4)는 제2 및 제4 전극들(ELT2, ELT4)의 사이에 순방향으로 연결될 수 있다. 예를 들어, 제4 발광 소자(LD4)의 제1 단부(EP1)는 제4 전극(ELT4)에 연결되고, 제4 발광 소자(LD4)의 제2 단부(EP2)는 제2 전극(ELT2)에 연결될 수 있다.
발광부(EMU)의 첫 번째 전극, 일 예로 제1 전극(ELT1)은 발광부(EMU)의 애노드 전극일 수 있다. 발광부(EMU)의 마지막 전극, 일 예로 제2 전극(ELT2)은 발광부(EMU)의 캐소드 전극일 수 있다.
발광부(EMU)의 나머지 전극, 일 예로, 제3 전극(ELT3), 제4 전극(ELT4) 및/또는 제5 전극(ELT5)은 각각의 중간 전극을 구성할 수 있다. 예를 들어, 제3 전극(ELT3)은 제1 중간 전극(IET1)을 구성하고, 제5 전극(ELT5)은 제2 중간 전극(IET2)을 구성하며, 제4 전극(ELT4)은 제3 중간 전극(IET3)을 구성할 수 있다.
발광 소자들(LD)을 직/병렬 구조로 연결할 경우, 동일 개수의 발광 소자들(LD)을 병렬로만 연결하는 경우에 비해 전력 효율을 향상시킬 수 있다. 또한, 발광 소자들(LD)을 직/병렬 구조로 연결한 화소(PXL)에서는 일부의 직렬 단에서 쇼트 결함 등이 발생하더라도 나머지 직렬 단의 발광 소자들(LD)을 통해 소정의 휘도를 표현할 수 있기 때문에, 화소(PXL)의 암점 불량 가능성을 낮출 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 발광 소자들(LD)을 직렬로만 연결하여 발광부(EMU)를 구성하거나, 병렬로만 연결하여 발광부(EMU)를 구성할 수도 있다.
발광 소자들(LD)은 각각 적어도 하나의 전극(일 예로, 제1 전극(ELT1)), 화소 회로(PXC) 및/또는 제1 전원선(PL1) 등을 경유하여 제1 전원(VDD)에 연결되는 제1 단부(EP1)(일 예로, p형 단부)와, 적어도 하나의 다른 전극(일 예로, 제2 전극(ELT2)) 및 제2 전원선(PL2) 등을 경유하여 제2 전원(VSS)에 연결되는 제2 단부(EP2)(일 예로, n형 단부)를 포함할 수 있다. 즉, 발광 소자들(LD)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에 순방향으로 연결될 수 있다. 순방향으로 연결된 발광 소자들(LD)은 발광부(EMU)의 유효 광원들을 구성할 수 있다.
발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 구동 전류가 공급될 때 상기 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임에서 표현할 계조 값에 대응하는 구동 전류를 발광부(EMU)로 공급할 수 있다. 이에 따라, 발광 소자들(LD)이 구동 전류에 상응하는 휘도로 발광하면서, 발광부(EMU)가 구동 전류에 대응하는 휘도를 표현할 수 있게 된다.
도 5는 일 실시예에 따른 화소를 나타내는 평면도이다. 도 6 및 도 7은 도 5의 A-A' 선을 기준으로 자른 단면도들이다. 도 8은 도 5의 B-B' 선을 기준으로 자른 단면도이다. 도 9 및 도 10은 도 5의 C-C' 선을 기준으로 자른 단면도들이다. 도 11 및 도 12는 도 5의 D-D' 선을 기준으로 자른 단면도들이다.
일 예로, 도 5는 도 3의 화소 유닛(PXU)을 구성하는 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 중 어느 하나일 수 있으며, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다. 또한, 도 5에서는 각각의 화소(PXL)가 도 4에 도시된 바와 같이, 4개의 직렬 단에 배치된 발광 소자들(LD)을 포함하는 실시예를 개시하나, 각 화소(PXL)의 직렬 단의 개수는 실시예에 따라 다양하게 변경될 수도 있다.
이하에서, 제1 내지 제4 발광 소자들(LD1~LD4) 중 하나 이상의 발광 소자를 임의로 지칭하거나, 두 종류 이상의 발광 소자들을 포괄적으로 지칭할 때, "발광 소자(LD)" 또는 "발광 소자들(LD)"이라 하기로 한다. 또한, 제1 내지 제4 정렬 전극들(ALE1, ALE2, ALE3, ALE4)을 비롯한 정렬 전극들 중 적어도 하나의 전극을 임의로 지칭할 때, "정렬 전극(ALE)" 또는 "정렬 전극들(ALE)"이라 하고, 제1 내지 제5 전극들(ELT1~ELT5)을 비롯한 전극들 중 적어도 하나의 전극을 임의로 지칭할 때, "전극(ELT)" 또는 "전극들(ELT)"이라 하기로 한다.
도 5를 참조하면, 화소(PXL)는 각각 발광 영역(EA), 비발광 영역(NEA) 및 분리 영역(SPA)을 포함할 수 있다. 발광 영역(EA)은 발광 소자들(LD)을 포함하여 빛을 방출할 수 있는 영역일 수 있다. 비발광 영역(NEA)은 발광 영역(EA)을 둘러싸도록 배치될 수 있다. 비발광 영역(NEA)은 발광 영역(EA)을 둘러싸는 뱅크(BNK)가 제공되는 영역일 수 있다. 분리 영역(SPA)은 비발광 영역(NEA)을 사이에 개재하고 발광 영역(EA)으로부터 이격될 수 있다. 분리 영역(SPA)은 발광 영역(EA)의 일측에 위치한 제1 분리 영역(SPA1), 및 발광 영역(EA)의 타측에 위치한 제2 분리 영역(SPA2)을 포함할 수 있다. 분리 영역(SPA)은 발광 영역(EA)을 제외한 나머지 화소 영역(PXA) 중 뱅크(BNK)의 개구부(OPA)에 위치하며 적어도 하나의 정렬 전극(ALE)이 분리 또는 절단되는 영역일 수 있다.
화소(PXL)는 각각 패턴들(BNP), 정렬 전극들(ALE), 발광 소자들(LD), 전극들(ELT), 및 컨택 전극들(CNE)을 포함할 수 있다. 예를 들어, 화소(PXL)는 각각 제1 내지 제5 전극들(ELT1~ELT5), 제1 내지 제5 전극들(ELT1~ELT5)의 사이에 전기적으로 연결된 제1 내지 제4 발광 소자들(LD1~LD4), 적어도 하나의 전극(ELT)과 중첩되도록 제1 내지 제5 전극들(ELT1~ELT5)의 하부에 배치된 제1 내지 제4 정렬 전극들(ALE1~ALE4), 제1 내지 제4 정렬 전극들(ALE1~ALE4) 중 적어도 하나와 전기적으로 연결된 제1 및 제2 컨택 전극들(CNE1, CNE2), 및 각각 적어도 하나의 정렬 전극(ALE)과 부분적으로 중첩되도록 제1 내지 제4 정렬 전극들(ALE1~ALE4)의 하부에 제공된 제1 내지 제3 패턴들(BNP1~BNP3)을 포함할 수 있다.
패턴들(BNP)은 적어도 발광 영역(EA)에 제공될 수 있다. 패턴들(BNP)은 제2 방향(Y축 방향)을 따라 연장하며, 제1 방향(X축 방향)을 따라 서로 이격될 수 있다.
패턴들(BNP)("월(wall) 패턴" 또는 "뱅크 패턴"이라고도 함)은 각각 적어도 발광 영역(EA)에서 적어도 하나의 정렬 전극(ALE)과 부분적으로 중첩될 수 있다. 예를 들어, 제1 패턴(BNP1)은 제1 정렬 전극(ALE1)의 일 영역과 중첩되도록 제1 정렬 전극(ALE1)의 하부에 제공되고, 제2 패턴(BNP2)은 제2 및 제3 정렬 전극들(ALE2, ALE3) 각각의 일 영역들과 중첩되도록 제2 및 제3 정렬 전극들(ALE2, ALE3)의 하부에 제공되며, 제3 패턴(BNP3)은 제4 정렬 전극(ALE4)의 일 영역과 중첩되도록 제4 정렬 전극(ALE4)의 하부에 제공될 수 있다.
패턴들(BNP)이 정렬 전극들(ALE) 각각의 일 영역 하부에 제공됨에 따라, 패턴들(BNP)이 형성된 영역에서 정렬 전극들(ALE) 각각의 일 영역이 화소(PXL)의 상부 방향 즉, 제3 방향(Z축 방향)으로 돌출될 수 있다. 패턴들(BNP) 및/또는 정렬 전극들(ALE)이 반사성 물질을 포함할 경우, 발광 소자들(LD)의 주변에 반사성의 벽 구조물이 형성될 수 있다. 이에 따라, 발광 소자들(LD)로부터 방출된 빛이 화소(PXL)의 상부 방향(일 예로, 소정의 시야각 범위를 포함한 표시 패널(PNL)의 정면 방향)으로 방출될 수 있으므로, 표시 패널(PNL)의 출광 효율을 향상시킬 수 있다.
정렬 전극들(ALE)은 적어도 발광 영역(EA)에 제공될 수 있다. 정렬 전극들(ALE)은 제2 방향(Y축 방향)을 따라 연장하며, 제1 방향(X축 방향)을 따라 서로 이격될 수 있다. 정렬 전극들(ALE)은 발광 영역(EA)으로부터 비발광 영역(NEA)을 지나 분리 영역(SPA)으로 연장되며, 분리 영역(SPA)에서 분리 또는 절단될 수 있다. 예를 들어, 제1 내지 제4 정렬 전극들(ALE1~ALE4)은 각각 발광 영역(EA)으로부터 제1 및 제2 분리 영역들(SPA1, SPA2)로 연장되고, 상기 제1 및 제2 분리 영역들(SPA1, SPA2)에서 절단됨으로써 인접 화소(PXL)의 정렬 전극들(ALE)로부터 분리될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 정렬 전극들(ALE) 중 적어도 하나는 분리 영역(SPA)에서 절단되지 않고 인접 화소(PXL)의 정렬 전극들(ALE) 중 하나와 일체로 연결될 수도 있다.
정렬 전극들(ALE) 중 일부는 컨택부(CNT)를 통해 화소 회로(PXC) 및/또는 소정의 전원선에 연결될 수 있다. 예를 들어, 제1 정렬 전극(ALE1)은 제1 컨택부(CNT1)를 통해 화소 회로(PXC) 및/또는 제1 전원선(PL1)에 연결되고, 제2 정렬 전극(ALE2)은 제2 컨택부(CNT2)를 통해 제2 전원선(PL2)에 연결될 수 있다. 컨택부(CNT)는 비발광 영역(NEA)에 제공될 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 정렬 전극들(ALE) 중 적어도 하나는 각각 컨택홀(CH)을 통해 전극들(ELT) 중 적어도 하나와 연결될 수 있다. 예를 들어, 제1 정렬 전극(ALE1)은 제1 컨택홀(CH1)을 통해 제1 전극(ELT1)에 전기적으로 연결되고, 제2 정렬 전극(ALE2)은 제2 컨택홀(CH2)을 통해 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 그리고, 제3 정렬 전극(ALE3)은 제3 컨택홀(CH3)을 통해 제3 전극(ELT3)에 전기적으로 연결되고, 제4 정렬 전극(ALE4)은 제4 컨택홀(CH4)을 통해 제4 전극(ELT4)에 전기적으로 연결될 수 있다. 컨택홀들(CH)은 분리 영역(SPA)에 제공될 수 있으나, 반드시 이에 제한되는 것은 아니다.
정렬 전극들(ALE)은 각각 적어도 하나의 패턴들(BNP) 상에 위치할 수 있다. 예를 들어, 제1 정렬 전극(ALE1)은 제1 패턴(BNP1)의 일 영역 상에 위치하고, 제2 및 제3 정렬 전극들(ALE2, ALE3)은 제2 패턴(BNP2)의 서로 다른 일 영역들 상에 위치하며, 제4 정렬 전극(ALE4)은 제3 패턴(BNP3)의 일 영역 상에 위치할 수 있다. 일 실시예에서, 제3 정렬 전극(ALE3)이 제1 및 제2 정렬 전극들(ALE1, ALE2)의 사이에 위치할 경우, 제3 정렬 전극(ALE3)은 제2 패턴(BNP2)의 일측(또는 좌측) 영역에 위치하고, 제2 정렬 전극(ALE2)은 제2 패턴(BNP2)의 타측(또는 우측) 영역에 위치할 수 있다.
서로 인접한 한 쌍의 정렬 전극들(ALE)은 발광 소자들(LD)의 정렬 단계에서 서로 다른 신호들을 공급받을 수 있다. 예를 들어, 발광 영역(EA)에서 제1 방향(X축 방향)을 따라 제1 정렬 전극(ALE1), 제3 정렬 전극(ALE3), 제2 정렬 전극(ALE2) 및 제4 정렬 전극(ALE4)이 순차적으로 배열되는 경우, 제1 및 제3 정렬 전극들(ALE1, ALE3)이 쌍을 이뤄 서로 다른 정렬 신호들을 공급받고, 제2 및 제4 정렬 전극들(ALE2, ALE4)이 쌍을 이뤄 서로 다른 정렬 신호들을 공급받을 수 있다.
일 실시예에서, 제2 및 제3 정렬 전극들(ALE2, ALE3)은 발광 소자들(LD)의 정렬 단계에서 서로 동일한 신호를 공급받을 수 있다. 제2 및 제3 정렬 전극들(ALE2, ALE3)은 발광 소자들(LD)의 정렬 단계에서 서로 일체 또는 비일체로 연결될 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 소자들(LD)은 각각 발광 영역(EA)에서 한 쌍의 패턴들(BNP)의 사이에 정렬될 수 있다. 발광 소자들(LD)은 각각 한 쌍의 전극들(ELT)의 사이에 전기적으로 연결될 수 있다.
제1 발광 소자(LD1)는 제1 및 제2 패턴들(BNP1, BNP2)의 사이에 정렬될 수 있다. 제1 발광 소자(LD1)는 제1 및 제3 전극들(ELT1, ELT3)의 사이에 전기적으로 연결될 수 있다. 일 예로, 제1 발광 소자(LD1)는 제1 및 제2 패턴들(BNP1, BNP2) 사이의 영역 중 일측(또는 상단)에 정렬되며, 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 전극(ELT1)과 전기적으로 연결되고, 제1 발광 소자(LD1)의 제2 단부(EP2)는 제3 전극(ELT3)과 전기적으로 연결될 수 있다.
제2 발광 소자(LD2)는 제1 및 제2 패턴들(BNP1, BNP2)의 사이에 정렬될 수 있다. 제2 발광 소자(LD2)는 제3 및 제4 전극들(ELT3, ELT4)의 사이에 전기적으로 연결될 수 있다. 일 예로, 제2 발광 소자(LD2)는 제1 및 제2 패턴들(BNP1, BNP2) 사이의 영역 중 타측(또는 하단)에 정렬되며, 제2 발광 소자(LD2)의 제1 단부(EP1)는 제3 전극(ELT3)과 전기적으로 연결되고, 제2 발광 소자(LD2)의 제2 단부(EP2)는 제5 전극(ELT5)과 전기적으로 연결될 수 있다.
제3 발광 소자(LD3)는 제2 및 제3 패턴들(BNP2, BNP3)의 사이에 정렬될 수 있다. 제3 발광 소자(LD3)는 제4 및 제5 전극들(ELT4, ELT5)의 사이에 전기적으로 연결될 수 있다. 일 예로, 제3 발광 소자(LD3)는 제2 및 제3 패턴들(BNP2, BNP3) 사이의 영역 중 타측(또는 하단)에 정렬되며, 제3 발광 소자(LD3)의 제1 단부(EP1)는 제5 전극(ELT5)과 전기적으로 연결되고, 제3 발광 소자(LD3)의 제2 단부(EP2)는 제4 전극(ELT4)과 전기적으로 연결될 수 있다.
제4 발광 소자(LD4)는 제2 및 제3 패턴들(BNP2, BNP3)의 사이에 정렬될 수 있다. 제4 발광 소자(LD4)는 제2 및 제4 전극들(ELT2, ELT4)의 사이에 전기적으로 연결될 수 있다. 일 예로, 제4 발광 소자(LD4)는 제2 및 제3 패턴들(BNP2, BNP3) 사이의 영역 중 일측(또는 상단)에 정렬되며, 제4 발광 소자(LD4)의 제1 단부(EP1)는 제4 전극(ELT4)과 전기적으로 연결되고, 제4 발광 소자(LD4)의 제2 단부(EP2)는 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
일 예로, 발광 영역(EA)의 좌측 상단 영역에는 제1 발광 소자(LD1)가 위치하고, 발광 영역(EA)의 좌측 하단 영역에는 제2 발광 소자(LD2)가 위치할 수 있다. 발광 영역(EA)의 우측 하단 영역에는 제3 발광 소자(LD3)가 위치하고, 발광 영역(EA)의 우측 상단 영역에는 제4 발광 소자(LD4)가 위치할 수 있다. 다만, 발광 소자들(LD)의 배열 및/또는 연결 구조 등은 발광부(EMU)의 구조 및/또는 직렬 단의 개수 등에 따라 다양하게 변경될 수 있다.
전극들(ELT)은 각각 적어도 발광 영역(EA)에 제공되며, 적어도 하나의 정렬 전극(ALE) 및/또는 발광 소자(LD)와 중첩되도록 배치될 수 있다. 예를 들어, 전극(ELT)은 각각 정렬 전극들(ALE) 및/또는 발광 소자들(LD)과 중첩되도록 정렬 전극들(ALE) 및/또는 발광 소자들(LD) 상에 형성되어, 발광 소자들(LD)과 전기적으로 연결될 수 있다.
제1 전극(ELT1)은 제1 정렬 전극(ALE1)의 제1 영역(일 예로, 상단 영역) 및 제1 발광 소자들(LD1)의 제1 단부들(EP1) 상에 배치되어, 제1 발광 소자들(LD1)의 제1 단부들(EP1)과 전기적으로 연결될 수 있다.
제2 전극(ELT2)은 제2 정렬 전극(ALE2)의 제1 영역(일 예로, 상단 영역) 및 제4 발광 소자들(LD4)의 제2 단부들(EP2) 상에 배치되어, 제4 발광 소자들(LD4)의 제2 단부들(EP2)과 전기적으로 연결될 수 있다. 또한, 제2 전극(ELT2)은 적어도 하나의 다른 전극(ELT) 및/또는 발광 소자(LD)를 경유하여 제1, 제2 및 제3 발광 소자들(LD1, LD2, LD3)에 전기적으로 연결될 수 있다. 일 예로, 제2 전극(ELT2)은 제3 전극(ELT3), 제2 발광 소자(LD2), 제5 전극(ELT5), 제3 발광 소자(LD3), 제4 전극(ELT4) 및 제4 발광 소자(LD4)를 경유하여 제1 발광 소자들(LD1)의 제2 단부들(EP2)에 전기적으로 연결될 수 있다.
제3 전극(ELT3)은 제3 정렬 전극(ALE3)의 제1 영역(일 예로, 상단 영역) 및 제1 발광 소자들(LD1)의 제2 단부들(EP2) 상에 배치되어, 제1 발광 소자들(LD1)의 제2 단부들(EP2)과 전기적으로 연결될 수 있다. 또한, 제3 전극(ELT3)은 제1 정렬 전극(ALE1)의 제2 영역(일 예로, 하단 영역) 및 제2 발광 소자들(LD2)의 제1 단부들(EP1) 상에 배치되어, 제2 발광 소자들(LD2)의 제1 단부들(EP1)과 전기적으로 연결될 수 있다. 예를 들어, 제3 전극(ELT3)은 발광 영역(EA)에서 제1 발광 소자들(LD1)의 제2 단부들(EP2) 및 제2 발광 소자들(LD2)의 제1 단부들(EP1)을 전기적으로 연결할 수 있다. 이를 위해, 제3 전극(ELT3)은 굴곡된 형상을 가질 수 있다. 예를 들어, 제3 전극(ELT3)은 적어도 하나의 제1 발광 소자(LD1)가 배열되는 영역과 적어도 하나의 제2 발광 소자(LD2)가 배열되는 영역의 경계에서, 꺾이거나 구부러진 구조를 가질 수 있다.
또한, 제3 전극(ELT3)은 제1 및 제2 전극들(ELT1, ELT2)의 사이에 위치하며, 발광 소자들(LD)을 통해 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결될 수 있다. 예를 들어, 제3 전극(ELT3)은 적어도 하나의 제1 발광 소자(LD1)를 통해 제1 전극(ELT1)에 연결되고, 적어도 하나의 제2, 제3 및/또는 제4 발광 소자들(LD2, LD3, LD4)을 통해 제2 전극(ELT2)에 연결될 수 있다.
제4 전극(ELT4)은 제2 정렬 전극(ALE2)의 제2 영역(일 예로, 하단 영역) 및 제3 발광 소자들(LD3)의 제2 단부들(EP2) 상에 배치되어, 제3 발광 소자들(LD3)의 제2 단부들(EP2)과 전기적으로 연결될 수 있다. 또한, 제4 전극(ELT4)은 제4 정렬 전극(ALE4)의 제2 영역(일 예로, 상단 영역) 및 제4 발광 소자들(LD4)의 제1 단부들(EP1) 상에 배치되어, 제4 발광 소자들(LD4)의 제1 단부들(EP1)에 전기적으로 연결될 수 있다. 예를 들어, 제4 전극(ELT4)은 발광 영역(EA)에서 제3 발광 소자들(LD3)의 제2 단부들(EP2) 및 제4 발광 소자들(LD4)의 제1 단부들(EP1)을 전기적으로 연결될 수 있다. 이를 위해, 제4 전극(ELT4)은 굴곡된 형상을 가질 수 있다. 예를 들어, 제4 전극(ELT4)은 적어도 하나의 제3 발광 소자(LD3)가 배열되는 영역과 적어도 하나의 제4 발광 소자(LD4)가 배열되는 영역의 경계에서, 꺾이거나 구부러진 구조를 가질 수 있다.
또한, 제4 전극(ELT4)은 발광 소자들(LD)을 통해 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결될 수 있다. 예를 들어, 제4 전극(ELT4)은 적어도 하나의 제1, 제2 및/또는 제3 발광 소자들(LD1, LD2, LD3)을 통해 제1 전극(ELT1)에 연결되고, 적어도 하나의 제4 발광 소자(LD4)를 통해 제2 전극(ELT2)에 연결될 수 있다.
제5 전극(ELT5)은 제3 정렬 전극(ALE3)의 제2 영역(일 예로, 하단 영역) 및 제2 발광 소자들(LD2)의 제2 단부들(EP2) 상에 배치되어, 제2 발광 소자들(LD2)의 제2 단부들(EP2)과 전기적으로 연결될 수 있다. 또한, 제5 전극(ELT5)은 제4 정렬 전극(ALE4)의 제1 영역(일 예로, 하단 영역) 및 제3 발광 소자들(LD3)의 제1 단부들(EP1) 상에 배치되어, 제3 발광 소자들(LD3)의 제1 단부들(EP1)에 전기적으로 연결될 수 있다. 예를 들어, 제5 전극(ELT5)은 발광 영역(EA)에서 제2 발광 소자들(LD2)의 제2 단부들(EP2) 및 제3 발광 소자들(LD3)의 제1 단부들(EP1)과 전기적으로 연결할 수 있다. 이를 위해, 제5 전극(ELT5)은 굴곡된 형상을 가질 수 있다. 예를 들어, 제5 전극(ELT5)은 적어도 하나의 제2 발광 소자(LD2)가 배열되는 영역과 적어도 하나의 제3 발광 소자(LD3)가 배열되는 영역의 경계 또는 그 주변에서, 꺾이거나 구부러진 구조를 가질 수 있다. 일 실시예에서, 제5 전극(ELT5)은 분리 영역(SPA)으로는 연장되지 않고, 발광 영역(EA)의 내부에만 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
또한, 제5 전극(ELT5)은 발광 소자들(LD)을 통해 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결될 수 있다. 예를 들어, 제5 전극(ELT5)은 적어도 하나의 제1 및/또는 제2 발광 소자들(LD1, LD2)을 통해 제1 전극(ELT1)과 전기적으로 연결되고, 적어도 하나의 제3 및/또는 제4 발광 소자들(LD3, LD4)을 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
일 실시예에서, 전극들(ELT)은 각각 발광 영역(EA)으로부터 비발광 영역(NEA)을 지나 분리 영역(SPA)으로 연장되고, 분리 영역(SPA)에서 각각의 컨택홀(CH)을 통해 적어도 하나의 정렬 전극(ALE)과 전기적으로 연결될 수 있다. 예를 들어, 제1, 내지 제4 전극들(ELT1~ELT4)은 발광 영역(EA)으로부터 제1 분리 영역(SPA1)으로 연장될 수 있다. 제1 분리 영역(SPA1)에서 제1 전극(ELT1)은 제1 컨택홀(CH1)을 통해 제1 정렬 전극(ALE1)에 전기적으로 연결되고, 제2 전극(ELT2)은 제2 컨택홀(CH2)을 통해 제2 정렬 전극(ALE2)에 전기적으로 연결될 수 있다. 또한, 제1 분리 영역(SPA1)에서 제3 전극(ELT3)은 제3 컨택홀(CH3)을 통해 제3 정렬 전극(ALE3)에 전기적으로 연결되고, 제4 전극(ELT4)은 제4 컨택홀(CH4)을 통해 제4 정렬 전극(ALE4)에 전기적으로 연결될 수 있다.
한편, 도 5에서는 제1 내지 제4 전극들(ELT1~ELT4)이 모두 제1 분리 영역(SPA1)으로 연장되는 실시예를 예시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 제1 내지 제4 전극들(ELT1~ELT4) 중 일부 또는 전부는 제2 분리 영역(SPA2)으로 연장되어 제2 분리 영역(SPA2)에서 각각의 정렬 전극(ALE)과 전기적으로 연결될 수도 있다.
이와 같이, 컨택홀들(CH)이 분리 영역(SPA)에 배치되는 경우 발광 소자들(LD)이 공급 및 정렬되는 발광 영역(EA)을 피해 컨택홀들(CH)을 형성할 수 있으므로, 발광 소자들(LD)을 정렬하는 단계에서 발광 영역(EA)에 보다 균일한 전계를 형성하고, 발광 소자들(LD)의 이탈을 방지할 수 있다.
상술한 방식으로, 전극들(ELT)을 이용하여 정렬 전극들(ALE) 및/또는 이와 중첩하는 패턴들(BNP)의 사이에 정렬된 발광 소자들(LD)을 원하는 형태로 연결할 수 있다. 예를 들어, 전극들(ELT)을 이용하여 제1 발광 소자들(LD1), 제2 발광 소자들(LD2), 제3 발광 소자들(LD3) 및 제4 발광 소자들(LD4)을 순차적으로 직렬 연결할 수 있다.
컨택 전극들(CNE)은 분리 영역(SPA)에 배치될 수 있다. 컨택 전극들(CNE)은 정렬 전극들(ALE) 중 적어도 하나와 전기적으로 연결되고, 컨택 전극들(CNE)을 통해 각 화소(PXL)의 저항을 측정할 수 있다. 즉, 컨택 전극들(CNE)을 통해 각 화소(PXL) 내의 저항 변화를 감지하여 단선 또는 단락 불량을 검출함으로써 표시 패널(PNL)의 신뢰성을 향상시킬 수 있다. 이와 같이 컨택 전극들(CNE)을 이용하여 각 화소들(PXL)의 저항을 측정하는 경우, 정렬 전극들(ALE) 및/또는 전극들(ELT)과의 직접적인 접촉없이 저항 변화를 감지할 수 있으므로, 화소(PXL)의 저항을 측정하는 과정에서 정렬 전극들(ALE) 및/또는 전극들(ELT)이 손상되는 것을 방지할 수 있다. 아울러, 컨택 전극들(CNE)을 분리 영역(SPA)에 배치함으로써, 컨택 전극들(CNE)을 형성하기 위한 추가 공간이 불필요하므로 고해상도 표시 장치를 용이하게 구현할 수 있다.
제1 컨택 전극(CNE1)은 제1 분리 영역(SPA1)에서 제1 정렬 전극(ALE1)과 중첩하도록 배치될 수 있다. 제1 컨택 전극(CNE1)은 제1 컨택 전극(CNE1)과 제1 정렬 전극(ALE1) 사이에 배치된 절연층을 관통하는 컨택홀을 통해 제1 정렬 전극(ALE1)과 전기적으로 연결될 수 있다. 또한, 제1 컨택 전극(CNE1)은 상술한 제1 전극(ELT1)과 비중첩하도록 배치될 수 있다. 예를 들어, 제1 컨택 전극(CNE1)은 제1 전극(ELT1)과 제2 방향(Y축 방향)으로 이격될 수 있으나, 반드시 이에 제한되는 것은 아니다.
제2 컨택 전극(CNE2)은 제1 분리 영역(SPA1)에서 제2 정렬 전극(ALE2)과 중첩하도록 배치될 수 있다. 제2 컨택 전극(CNE2)은 제2 컨택 전극(CNE2)과 제2 정렬 전극(ALE2) 사이에 배치된 절연층을 관통하는 컨택홀을 통해 제2 정렬 전극(ALE2)과 전기적으로 연결될 수 있다. 또한, 제2 컨택 전극(CNE2)은 상술한 제2 전극(ELT2)과 비중첩하도록 배치될 수 있다. 예를 들어, 제2 컨택 전극(CNE2)은 제2 전극(ELT2)과 제2 방향(Y축 방향)으로 이격될 수 있으나, 반드시 이에 제한되는 것은 아니다.
한편, 도 5에서는 제1 및 제2 컨택 전극들(CNE1, CNE2)이 제1 분리 영역(SPA1)에 배치되는 경우를 예시하였으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 제1 및 제2 컨택 전극들(CNE1, CNE2) 중 일부 또는 전부는 제2 분리 영역(SPA2)에서 제1 및 제2 정렬 전극들(ALE1, ALE2)과 각각 전기적으로 연결될 수도 있다.
뱅크(BNK)는 발광 영역(EA) 및 분리 영역(SPA)을 둘러싸도록 비발광 영역(NEA)에 제공될 수 있다. 또한, 뱅크(BNK)는 화소(PXL)의 발광 영역(EA) 및 분리 영역(SPA)에 대응하는 다수의 개구부들(OPA)을 포함하도록 각 화소 영역(PXA)의 외곽부 및/또는 인접한 화소 영역들(PXA)의 사이에 제공될 수 있다. 일 예로, 뱅크(BNK)는 발광 영역(EA)에 대응하는 제1 개구부(OPA1), 제1 분리 영역(SPA1)에 대응하는 제2 개구부(OPA2), 및 제2 분리 영역(SPA2)에 대응하는 제3 개구부(OPA3)를 포함할 수 있다. 즉, 뱅크(BNK)는 발광 영역(EA)을 정의하는 제1 개구부(OPA1), 제1 분리 영역(SPA1)을 정의하는 제2 개구부(OPA2), 및 제2 분리 영역(SPA2)을 정의하는 제3 개구부(OPA3)를 포함할 수 있다.
뱅크(BNK)는 각 화소들(PXL)에 발광 소자들(LD)을 공급하는 단계에서 발광 소자들(LD)이 공급되어야 할 발광 영역(EA)을 규정하는 댐 구조물을 형성할 수 있다. 예를 들어, 뱅크(BNK)에 의해 발광 영역(EA)이 구획됨으로써, 발광 영역(EA)에 원하는 종류 및/또는 양의 발광 소자 잉크를 공급할 수 있다.
뱅크(BNK)는 적어도 하나의 차광성 및/또는 반사성 물질을 포함할 수 있다. 이에 따라 인접한 화소들(PXL)의 사이에서 빛샘을 방지할 수 있다. 예를 들어, 뱅크(BNK)는 적어도 하나의 블랙 매트릭스 물질 및/또는 컬러 필터 물질 등을 포함할 수 있다. 일 예로, 뱅크(BNK)는 광의 투과를 차단할 수 있는 흑색의 불투명 패턴으로 형성될 수 있다. 일 실시예에서, 각 화소(PXL)의 광 효율을 높일 수 있도록 뱅크(BNK)의 표면(일 예로, 측벽)에 도시되지 않은 반사막 등이 형성될 수도 있다.
이하에서는 도 6 내지 도 12를 참조하여, 발광 소자(LD)를 중심으로 각 화소(PXL)의 단면 구조에 대해 상세히 설명한다. 도 6 및 도 7에서는 화소 회로(PXC)를 구성하는 다양한 회로 소자들 중 제2 트랜지스터(M2)를 도시하며, 도 8에서는 제1 트랜지스터(M1)를 도시한다. 이하에서, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)를 구분하여 명기할 필요가 없을 경우에는 "트랜지스터(M)"로 포괄하여 지칭하기로 한다. 한편, 트랜지스터들(M)의 구조 및/또는 층별 위치 등이 도 6 내지 도 8에 도시된 실시예에 한정되는 것은 아니며, 실시예에 따라 다양하게 변경될 수 있다.
도 6 내지 도 12를 참조하면, 일 실시예에 따른 화소들(PXL) 및 이를 구비한 표시 패널(PNL)은 기판(SUB)의 일면 상에 배치된 회로층(PCL) 및 표시층(DPL)을 포함할 수 있다.
회로층(PCL)은 해당 화소(PXL)의 화소 회로(PXC)를 구성하는 회로 소자들(일 예로, 트랜지스터들(M) 및 스토리지 커패시터(Cst)) 및 이에 연결되는 각종 배선들이 배치될 수 있다. 표시층(DPL)은 해당 화소(PXL)의 발광부(EMU)를 구성하는 정렬 전극들(ALE), 발광 소자들(LD) 및/또는 전극들(ELT)이 배치될 수 있다.
구체적으로, 기판(SUB)은 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다. 일 실시예에서, 기판(SUB)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 기판(SUB)은 반투명 또는 불투명할 수 있다. 또한, 기판(SUB)은 실시예에 따라서 반사성의 물질을 포함할 수도 있다.
기판(SUB) 상에는 트랜지스터(M)가 배치될 수 있다. 트랜지스터(M)는 각각 반도체 패턴(SCP), 게이트 전극(GE), 제1 및 제2 트랜지스터 전극들(TE1, TE2)을 포함하며, 하부 금속층(BML)을 선택적으로 더 포함할 수 있다.
하부 금속층(BML)은 기판(SUB) 상에 배치될 수 있다. 하부 금속층(BML)은 적어도 하나의 트랜지스터(M)(일 예로, 제1 트랜지스터(M1))의 게이트 전극(GE) 및/또는 반도체 패턴(SCP)과 중첩할 수 있다.
하부 금속층(BML) 상에는 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 형성될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다.
버퍼층(BFL) 상에는 반도체 패턴(SCP)이 배치될 수 있다. 일 예로, 반도체 패턴(SCP)은 각각 제1 트랜지스터 전극(TE1)에 접촉되는 제1 영역, 제2 트랜지스터 전극(TE2)에 접촉되는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 위치하는 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체 패턴(SCP)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어질 수 있다. 또한, 반도체 패턴(SCP)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 반도체 패턴(SCP)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체일 수 있다.
반도체 패턴(SCP) 상에는 게이트 절연층(GI)이 배치될 수 있다. 일 예로, 게이트 절연층(GI)은 반도체 패턴(SCP)과 게이트 전극(GE)의 사이에 배치될 수 있다. 게이트 절연층(GI)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
게이트 절연층(GI) 상에는 게이트 전극(GE)이 배치될 수 있다. 게이트 전극(GE)은 게이트 절연층(GI) 상에서 반도체 패턴(SCP)과 제3 방향(Z축 방향)으로 중첩하도록 배치될 수 있다.
게이트 전극(GE) 상에는 제1 층간 절연층(ILD1)이 배치될 수 있다. 일 예로, 제1 층간 절연층(ILD1)은 게이트 전극(GE)과 제1 및 제2 트랜지스터 전극들(TE1, TE2)의 사이에 배치될 수 있다. 제1 층간 절연층(ILD1)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제1 층간 절연층(ILD1) 상에는 제1 및 제2 트랜지스터 전극들(TE1, TE2)이 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 반도체 패턴(SCP)과 제3 방향(Z축 방향)으로 중첩하도록 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 반도체 패턴(SCP)과 전기적으로 연결될 수 있다. 예를 들어, 제1 트랜지스터 전극(TE1)은 제1 층간 절연층(ILD1) 및 게이트 절연층(GI)을 관통하는 컨택홀을 통해 반도체 패턴(SCP)의 제1 영역과 전기적으로 연결될 수 있다. 제2 트랜지스터 전극(TE2)은 제1 층간 절연층(ILD1) 및 게이트 절연층(GI)을 관통하는 컨택홀을 통해 반도체 패턴(SCP)의 제2 영역과 전기적으로 연결될 수 있다. 실시예에 따라, 제1 및 제2 트랜지스터 전극들(TE1, TE2) 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극일 수 있다.
제1 및 제2 트랜지스터 전극들(TE1, TE2) 상에는 제2 층간 절연층(ILD2)이 배치될 수 있다. 제2 층간 절연층(ILD2)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제2 층간 절연층(ILD2) 상에는 브릿지 패턴(BRP) 및/또는 제2 전원선(PL2)이 배치될 수 있다. 브릿지 패턴(BRP)은 제2 층간 절연층(ILD2)을 관통하는 컨택홀을 통해 제1 트랜지스터 전극(TE1)과 전기적으로 연결될 수 있다. 브릿지 패턴(BRP)과 제2 전원선(PL2)은 동일한 도전층으로 이루어질 수 있다. 즉, 브릿지 패턴(BRP)과 제2 전원선(PL2)은 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
트랜지스터들(M)을 비롯한 회로 소자들 상부에는 보호층(PSV)이 배치될 수 있다. 보호층(PSV)은 하부 단차를 평탄화하기 위해 유기 물질로 이루어질 수 있다. 예를 들어, 보호층(PSV)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 보호층(PSV)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
회로층(PCL)의 보호층(PSV) 상에는 표시층(DPL)이 배치될 수 있다. 표시층(DPL)은 패턴들(BNP), 정렬 전극들(ALE), 발광 소자들(LD), 및 전극들(ELT)을 포함할 수 있다.
보호층(PSV) 상에는 패턴들(BNP)이 배치될 수 있다. 패턴들(BNP)은 실시예에 따라 다양한 형상을 가질 수 있다. 일 실시예에서, 패턴들(BNP)은 기판(SUB) 상에서 제3 방향(Z축 방향)으로 돌출된 형상을 가질 수 있다. 또한, 패턴들(BNP)은 기판(SUB)에 대하여 소정의 각도로 기울어진 경사면을 가지도록 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 패턴들(BNP)은 곡면 또는 계단 형상 등의 측벽을 가질 수 있다. 일 예로, 패턴들(BNP)은 반원 또는 반타원 형상 등의 단면을 가질 수 있다.
패턴들(BNP)의 상부에 배치되는 전극들 및 절연층들은 패턴들(BNP)에 대응하는 형상을 가질 수 있다. 일 예로, 패턴들(BNP) 상에 배치되는 정렬 전극들(ALE)은 패턴들(BNP)의 형상에 상응하는 형상을 가지는 경사면 또는 곡면을 포함할 수 있다. 이에 따라, 패턴들(BNP)은 상부에 제공된 정렬 전극들(ALE)과 함께 발광 소자들(LD)로부터 방출되는 광을 화소(PXL)의 전면 방향, 즉 제3 방향(Z축 방향)으로 유도하여 표시 패널(PNL)의 출광 효율을 향상시키는 반사 부재로 기능할 수 있다.
패턴들(BNP)은 적어도 하나의 유기 물질 및/또는 무기 물질을 포함할 수 있다. 일 예로, 패턴들(BNP)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 패턴들(BNP)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
보호층(PSV)과 패턴들(BNP) 상에는 정렬 전극들(ALE)이 배치될 수 있다. 정렬 전극들(ALE)은 발광 영역(EA)에서 서로 이격되도록 배치될 수 있다. 정렬 전극들(ALE)은 상술한 바와 같이 발광 소자들(LD)의 정렬 단계에서 정렬 신호를 공급받을 수 있다. 이에 따라, 정렬 전극들(ALE)의 사이에 전기장이 형성되어 각 화소들(PXL)에 공급된 발광 소자들(LD)이 정렬 전극들(ALE)의 사이에 정렬될 수 있다.
일 실시예에서, 정렬 전극들(ALE)은 각각 화소(PXL)별로 분리된 패턴을 가지거나, 인접한 화소들(PXL)에서 공통으로 연결되는 패턴을 가질 수 있다. 예를 들어, 제1 내지 제4 정렬 전극들(ALE1~ ALE4) 각각은 해당 화소 영역(PXA)의 외곽부에 위치한 분리 영역(SPA)에서 양단이 절단된 독립된 패턴을 가질 수 있다. 또는, 적어도 하나의 정렬 전극(일 예로, 제1 정렬 전극(ALE1))은 분리 영역(SPA)에서 양단이 절단된 독립된 패턴을 가지고, 적어도 하나의 다른 정렬 전극(일 예로, 제2 정렬 전극(ALE2))은 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)을 따라 연장되어, 인접한 다른 화소(PXL)의 소정 정렬 전극(일 예로, 인접 화소(PXL)의 제2 정렬 전극(ALE2))에 일체로 연결될 수도 있다.
제1 정렬 전극(ALE1)은 보호층(PSV)을 관통하는 제1 컨택부(CNT1)를 통해 브릿지 패턴(BRP)과 전기적으로 연결되고, 이를 통해 트랜지스터(M)와 전기적으로 연결될 수 있다. 제2 정렬 전극(ALE2)은 보호층(PSV)을 관통하는 제2 컨택부(CNT2)를 통해 제2 전원선(PL2)과 전기적으로 연결될 수 있다.
정렬 전극들(ALE)은 각각 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 정렬 전극들(ALE)은 각각 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 또는 FTO(Fluorine Tin Oxide) 등과 같은 도전성 산화물, 및 PEDOT와 같은 도전성 고분자 중 적어도 하나의 도전 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
정렬 전극들(ALE) 상에는 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
비발광 영역(NEA)의 제1 절연층(INS1) 상에는 뱅크(BNK)가 배치될 수 있다. 예를 들어, 뱅크(BNK)는 발광 영역(EA) 및 분리 영역(SPA)을 둘러싸도록 비발광 영역(NEA)에 제공될 수 있다.
뱅크(BNK)는 제1 및/또는 제2 컨택부들(CNT1, CNT2)과 중첩하도록 배치될 수 있다. 예를 들어, 뱅크(BNK)는 제1 및 제2 컨택부들(CNT1, CNT2)을 커버하도록 배치될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 뱅크(BNK)는 제1 및 제2 컨택부들(CNT1, CNT2)과 비중첩하도록 배치될 수도 있다.
일 실시예에서, 뱅크(BNK)는 컨택홀들(CH)과 비중첩하도록 배치될 수 있다. 이에 따라, 뱅크(BNK)의 형성 이후에 각각의 전극들(ELT)과 정렬 전극들(ALE)을 용이하게 연결할 수 있다.
뱅크(BNK)는 적어도 하나의 유기 물질 및/또는 무기 물질을 포함할 수 있다. 일 예로, 뱅크(BNK)는 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 뱅크(BNK)는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
발광 영역(EA)의 제1 절연층(INS1) 상에는 발광 소자들(LD)이 배치될 수 있다. 발광 소자들(LD)은 제1 절연층(INS1) 상에서 정렬 전극들(ALE) 사이에 배치될 수 있다. 발광 소자들(LD)은 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 프린팅 방식 등을 통해 각 화소들(PXL)에 공급될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 분산되어 각 화소들(PXL)의 발광 영역에 제공될 수 있다. 발광 소자들(LD)을 정렬하는 과정에서, 정렬 전극들(ALE)을 통해 정렬 신호를 공급하게 되면, 정렬 전극들(ALE)의 사이에 전기장이 형성되면서, 정렬 전극들(ALE)의 사이에 발광 소자들(LD)이 정렬될 수 있다. 발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이외의 다른 방식으로 제거하여 정렬 전극들(ALE)의 사이에 발광 소자들(LD)을 안정적으로 배열할 수 있다.
발광 소자들(LD) 상에는 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2)은 발광 소자들(LD) 상에 부분적으로 배치될 수 있다. 발광 소자들(LD)의 정렬이 완료된 이후 발광 소자들(LD) 상에 제2 절연층(INS2)을 형성하는 경우, 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 제2 절연층(INS2)은 발광 소자들(LD) 상에 배치되되, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다.
제2 절연층(INS2)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제2 절연층(INS2)에 의해 노출된 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 상에는 전극들(ELT)이 배치될 수 있다. 전극들(ELT)은 각각 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 전극들(ELT)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 또는 FTO(Fluorine Tin Oxide)를 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 이에 따라, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)로부터 방출된 광은 전극들(ELT)을 통과하여 표시 패널(PNL)의 외부로 방출될 수 있다.
전극들(ELT)은 복수의 도전층으로 구성되어 서로 다른 층에 배치될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 제2 절연층(INS2) 상에 제1 및 제2 전극들(ELT1, ELT2)이 배치되고, 제1 및 제2 전극들(ELT1, ELT2) 상에 제3 및 제4 전극들(ELT3, ELT4)이 배치될 수 있다. 이 경우, 제1 전극(ELT1)과 제2 전극(ELT2)은 동일한 층에 배치되고, 제3 전극(ELT3)과 제4 전극(ELT4)은 동일한 층에 배치될 수 있다. 이와 같이, 전극들(ELT)이 복수의 도전층으로 구성되는 경우, 복수의 상기 도전층 사이에는 절연층이 배치될 수 있다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2)과 제3 및 제4 전극들(ELT3, ELT4) 사이에는 제3 절연층(INS3)이 더 배치될 수 있다. 제3 절연층(INS3)은 제1 및 제2 전극들(ELT1, ELT2)을 커버하되, 발광 소자(LD)의 제2 단부(EP2)를 노출할 수 있다. 제3 절연층(INS3)에 의해 노출된 발광 소자(LD)의 제2 단부(EP2) 상에는 제3 전극(ELT3) 또는 제4 전극(ELT4)이 배치될 수 있다. 이와 같이, 서로 다른 도전층으로 이루어진 전극들(ELT) 사이에 제3 절연층(INS3)이 배치되는 경우, 제3 절연층(INS3)에 의해 전극들(ELT)이 안정적으로 분리될 수 있으므로 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 사이의 전기적 안정성을 확보할 수 있다. 이에 따라, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)의 사이에서 쇼트 결함이 발생하는 것을 효과적으로 방지할 수 있다.
다른 실시예에서, 전극들(ELT)은 도 7에 도시된 바와 같이, 서로 동일한 층에 배치될 수 있다. 즉, 전극들(ELT)은 동일한 도전층으로 이루어질 수 있다. 이 경우, 전극들(ELT)은 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
전극들(ELT)은 각각 하부에 배치된 절연층들(INS1, INS2, INS3)을 관통하는 컨택홀들(CH)을 통해 정렬 전극들(ALE) 중 적어도 하나와 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(ELT1)은 제1 및 제2 절연층들(INS1, INS2)을 관통하는 제1 컨택홀(CH1)을 통해 제1 정렬 전극(ALE1)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제1 및 제2 절연층들(INS1, INS2)을 관통하는 제2 컨택홀(CH2)을 통해 제2 정렬 전극(ALE2)과 전기적으로 연결될 수 있다. 제3 전극(ELT3)은 제1 내지 제3 절연층들(INS1, INS2, INS3)을 관통하는 제3 컨택홀(CH3)을 통해 제3 정렬 전극(ALE3)과 전기적으로 연결될 수 있다. 제4 전극(ELT4)은 제1 및 제2 절연층들(INS1, INS2)을 관통하는 제4 컨택홀(CH4)을 통해 제4 정렬 전극(ALE4)과 전기적으로 연결될 수 있다.
분리 영역(SPA)의 제2 절연층(INS2) 및/또는 제3 절연층(INS3) 상에는 컨택 전극들(CNE)이 배치될 수 있다.
일 실시예에서, 컨택 전극들(CNE)은 상술한 제3 및 제4 전극들(ELT3, ELT4)과 동일한 층에 배치될 수 있다. 예를 들어, 도 9 및 도 10에 도시된 바와 같이, 컨택 전극들(CNE)은 제3 절연층(INS3) 상에 배치될 수 있다. 이 경우, 제3 절연층(INS3) 상에 노출된 컨택 전극들(CNE)을 통해 각 화소(PXL)의 저항을 측정할 수 있다. 즉, 컨택 전극들(CNE)을 통해 각 화소(PXL) 내의 저항 변화를 감지하여 단선 또는 단락 불량을 검출함으로써 표시 패널(PNL)의 신뢰성을 향상시킬 수 있음은 앞서 설명한 바와 같다. 이와 같이, 컨택 전극들(CNE)이 제3 및 제4 전극들(ELT3, ELT4)과 동일한 도전층으로 이루어지는 경우, 컨택 전극들(CNE)은 제3 및 제4 전극들(ELT3, ELT4)과 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
다른 실시예에서, 컨택 전극들(CNE)은 상술한 제1 및 제2 전극들(ELT1, ELT2)과 동일한 층에 배치될 수 있다. 예를 들어, 도 11 및 도 12에 도시된 바와 같이, 컨택 전극들(CNE)은 제2 절연층(INS2) 상에 배치될 수 있다. 이 경우, 제2 절연층(INS2) 상에 배치되는 제3 절연층(INS3)은 컨택 전극들(CNE)을 노출하는 개구부를 포함할 수 있다. 이에 따라, 제3 절연층(INS3)에 의해 노출된 컨택 전극들(CNE)을 통해 각 화소(PXL)의 저항을 측정하여 단선 또는 단락 불량을 검출할 수 있음은 앞서 설명한 바와 같다. 이와 같이, 컨택 전극들(CNE)이 제1 및 제2 전극들(ELT1, ELT2)과 동일한 도전층으로 이루어지는 경우, 컨택 전극들(CNE)은 제1 및 제2 전극들(ELT1, ELT2)과 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
컨택 전극들(CNE)은 각각 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 컨택 전극들(CNE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 또는 FTO(Fluorine Tin Oxide)를 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함할 수 있다.
상술한 실시예에 의하면, 분리 영역(SPA)에 배치된 컨택 전극들(CNE)을 통해 각 화소(PXL)의 저항을 측정하여 단선 또는 단락 불량을 검출함으로써 표시 패널(PNL)의 신뢰성을 향상시킬 수 있다. 이 경우, 정렬 전극들(ALE)과의 직접적인 접촉없이 저항 변화를 감지할 수 있으므로, 화소(PXL)의 저항을 측정하는 과정에서 정렬 전극들(ALE)이 손상되는 것을 방지할 수 있다. 아울러, 컨택 전극들(CNE)을 분리 영역(SPA)에 배치함으로써, 컨택 전극들(CNE)을 형성하기 위한 추가 공간이 불필요하므로 고해상도 표시 장치를 용이하게 구현할 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 13은 다른 실시예에 따른 화소를 나타내는 평면도이다. 도 14 및 도 15는 도 13의 E-E' 선을 기준으로 자른 단면도들이다. 도 16 및 도 17은 도 13의 F-F' 선을 기준으로 자른 단면도들이다.
도 13 내지 도 17을 참조하면, 본 실시예에 따른 표시 장치는 제3 및 제4 컨택 전극들(CNE3, CNE4)을 더 포함한다는 점에서 도 1 내지 도 12의 실시예와 구별된다.
구체적으로, 제3 컨택 전극(CNE3)은 제1 분리 영역(SPA1)에서 제3 정렬 전극(ALE3)과 중첩하도록 배치될 수 있다. 제3 컨택 전극(CNE3)은 제1 분리 영역(SPA1)에 형성된 컨택홀을 통해 제3 정렬 전극(ALE3)과 전기적으로 연결될 수 있다. 또한, 제3 컨택 전극(CNE3)은 상술한 제3 전극(ELT3)과 비중첩하도록 배치될 수 있다. 예를 들어, 제3 컨택 전극(CNE3)은 제3 전극(ELT3)과 제2 방향(Y축 방향)으로 이격될 수 있으나, 반드시 이에 제한되는 것은 아니다.
제4 컨택 전극(CNE4)은 제1 분리 영역(SPA1)에서 제4 정렬 전극(ALE4)과 중첩하도록 배치될 수 있다. 제4 컨택 전극(CNE4)은 제1 분리 영역(SPA1)에 형성된 컨택홀을 통해 제4 정렬 전극(ALE4)과 전기적으로 연결될 수 있다. 또한, 제4 컨택 전극(CNE4)은 상술한 제4 전극(ELT4)과 비중첩하도록 배치될 수 있다. 예를 들어, 제4 컨택 전극(CNE4)은 제4 전극(ELT4)과 제2 방향(Y축 방향)으로 이격될 수 있으나, 반드시 이에 제한되는 것은 아니다.
한편, 도 13에서는 제3 및 제4 컨택 전극들(CNE3, CNE4)이 제1 분리 영역(SPA1)에 배치되는 경우를 예시하였으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 제3 및 제4 컨택 전극들(CNE3, CNE4) 중 일부 또는 전부는 제2 분리 영역(SPA2)에서 제3 및 제4 정렬 전극들(ALE3, ALE4)과 각각 전기적으로 연결될 수도 있다.
제3 및 제4 컨택 전극들(CNE3, CNE4)은 제2 절연층(INS2) 및/또는 제3 절연층(INS3) 상에 배치될 수 있다.
일 실시예에서, 제3 및 제4 컨택 전극들(CNE3, CNE4)은 상술한 제3 및 제4 전극들(ELT3, ELT4)과 동일한 층에 배치될 수 있다. 예를 들어, 도 14 및 도 15에 도시된 바와 같이, 제3 및 제4 컨택 전극들(CNE3, CNE4)은 제3 절연층(INS3) 상에 배치될 수 있다. 이 경우, 제3 절연층(INS3) 상에 노출된 제3 및 제4 컨택 전극들(CNE3, CNE4)을 통해 각 화소(PXL)의 저항을 측정할 수 있다. 즉, 제3 및 제4 컨택 전극들(CNE3, CNE4)을 통해 각 화소(PXL) 내의 저항 변화를 감지하여 단선 또는 단락 불량을 검출함으로써 표시 패널(PNL)의 신뢰성을 향상시킬 수 있다. 이와 같이, 제3 및 제4 컨택 전극들(CNE3, CNE4)이 제3 및 제4 전극들(ELT3, ELT4)과 동일한 도전층으로 이루어지는 경우, 제3 및 제4 컨택 전극들(CNE3, CNE4)은 제3 및 제4 전극들(ELT3, ELT4)과 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
다른 실시예에서, 제3 및 제4 컨택 전극들(CNE3, CNE4)은 상술한 제1 및 제2 전극들(ELT1, ELT2)과 동일한 층에 배치될 수 있다. 예를 들어, 도 16 및 도 17에 도시된 바와 같이, 제3 및 제4 컨택 전극들(CNE3, CNE4)은 제2 절연층(INS2) 상에 배치될 수 있다. 이 경우, 제2 절연층(INS2) 상에 배치되는 제3 절연층(INS3)은 제3 및 제4 컨택 전극들(CNE3, CNE4)을 노출하는 개구부를 포함할 수 있다. 이에 따라, 제3 절연층(INS3)에 의해 노출된 제3 및 제4 컨택 전극들(CNE3, CNE4)을 통해 각 화소(PXL)의 저항을 측정하여 단선 또는 단락 불량을 검출할 수 있음은 앞서 설명한 바와 같다. 이와 같이, 제3 및 제4 컨택 전극들(CNE3, CNE4)이 제1 및 제2 전극들(ELT1, ELT2)과 동일한 도전층으로 이루어지는 경우, 제3 및 제4 컨택 전극들(CNE3, CNE4)은 제1 및 제2 전극들(ELT1, ELT2)과 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
제3 및 제4 컨택 전극들(CNE3, CNE4)은 각각 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 컨택 전극들(CNE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 또는 FTO(Fluorine Tin Oxide)를 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함할 수 있다.
상술한 실시예에 의하면, 제3 및 제4 컨택 전극들(CNE3, CNE4)을 비롯한 컨택 전극들(CNE)을 통해 각 화소(PXL)의 저항을 측정하여 단선 또는 단락 불량을 검출함으로써 표시 패널(PNL)의 신뢰성을 향상시킬 수 있다. 이 경우, 정렬 전극들(ALE)과의 직접적인 접촉없이 저항 변화를 감지할 수 있으므로, 화소(PXL)의 저항을 측정하는 과정에서 정렬 전극들(ALE)이 손상되는 것을 방지할 수 있다. 아울러, 컨택 전극들(CNE)을 분리 영역(SPA)에 배치함으로써, 컨택 전극들(CNE)을 형성하기 위한 추가 공간이 불필요하므로 고해상도 표시 장치를 용이하게 구현할 수 있음은 앞서 설명한 바와 같다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
EA: 발광 영역
NEA: 비발광 영역
SPA: 분리 영역
BNK: 뱅크
ALE1: 제1 정렬 전극
ALE2: 제2 정렬 전극
LD: 발광 소자
CNE1: 제1 컨택 전극
CNE2: 제2 컨택 전극

Claims (20)

  1. 발광 영역, 상기 발광 영역을 둘러싸는 비발광 영역, 및 상기 비발광 영역을 사이에 개재하고 상기 발광 영역으로부터 이격된 분리 영역;
    상기 비발광 영역에 배치된 뱅크;
    상기 발광 영역으로부터 상기 비발광 영역을 지나 상기 분리 영역으로 연장된 제1 정렬 전극 및 제2 정렬 전극;
    상기 제1 정렬 전극 또는 상기 제2 정렬 전극과 전기적으로 연결된 발광 소자들;
    상기 분리 영역에 배치되고 상기 제1 정렬 전극과 전기적으로 연결된 제1 컨택 전극; 및
    상기 분리 영역에 배치되고 상기 제2 정렬 전극과 전기적으로 연결된 제2 컨택 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 컨택 전극과 상기 제2 컨택 전극은 동일한 층에 배치되는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 정렬 전극과 상기 발광 소자들을 전기적으로 연결하는 제1 전극; 및
    상기 제2 정렬 전극과 상기 발광 소자들을 전기적으로 연결하는 제2 전극을 더 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 동일한 층에 배치되는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 전극은 상기 제1 컨택 전극과 서로 다른 층에 배치되는 표시 장치.
  6. 제3 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 상기 발광 영역으로부터 상기 비발광 영역을 지나 상기 분리 영역으로 연장되는 표시 장치.
  7. 제3 항에 있어서,
    상기 제1 정렬 전극과 상기 제1 전극 사이에 배치된 절연층을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 컨택 전극은 상기 절연층을 관통하는 컨택홀을 통해 상기 제1 정렬 전극과 전기적으로 연결된 표시 장치.
  9. 제3 항에 있어서,
    상기 제1 전극은 상기 제1 컨택 전극과 동일한 층에 배치되는 표시 장치.
  10. 제3 항에 있어서,
    상기 발광 영역으로부터 상기 비발광 영역을 지나 상기 분리 영역으로 연장된 제3 정렬 전극 및 제4 정렬 전극을 더 포함하고,
    상기 발광 소자들은 상기 제3 정렬 전극 또는 상기 제4 정렬 전극과 전기적으로 연결된 표시 장치.
  11. 제10 항에 있어서,
    상기 제3 정렬 전극과 상기 발광 소자들을 전기적으로 연결하는 제3 전극; 및
    상기 제4 정렬 전극과 상기 발광 소자들을 전기적으로 연결하는 제4 전극을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 전극과 상기 제3 전극 사이에 배치된 절연층을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 컨택 전극은 상기 절연층을 관통하는 컨택홀을 통해 상기 제1 정렬 전극과 전기적으로 연결된 표시 장치.
  14. 제12 항에 있어서,
    상기 절연층은 상기 제1 컨택 전극을 노출하는 개구부를 포함하는 표시 장치.
  15. 제11 항에 있어서,
    상기 제3 전극과 상기 제4 전극은 동일한 층에 배치되는 표시 장치.
  16. 제11 항에 있어서,
    상기 제3 전극은 상기 제1 컨택 전극과 동일한 층에 배치되는 표시 장치.
  17. 제11 항에 있어서,
    상기 비발광 영역에 배치되고 상기 제3 정렬 전극과 전기적으로 연결된 제3 컨택 전극; 및
    상기 비발광 영역에 배치되고 상기 제4 정렬 전극과 전기적으로 연결된 제4 컨택 전극을 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제3 컨택 전극과 상기 제4 컨택 전극은 동일한 층에 배치되는 표시 장치.
  19. 제17 항에 있어서,
    상기 제3 컨택 전극은 상기 제1 컨택 전극과 동일한 층에 배치되는 표시 장치.
  20. 제17 항에 있어서,
    상기 제3 컨택 전극은 상기 제3 전극과 동일한 층에 배치되는 표시 장치.
KR1020210018618A 2021-02-09 2021-02-09 표시 장치 KR20220115713A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210018618A KR20220115713A (ko) 2021-02-09 2021-02-09 표시 장치
US17/469,238 US20220254830A1 (en) 2021-02-09 2021-09-08 Display device
CN202210026462.5A CN114914263A (zh) 2021-02-09 2022-01-11 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210018618A KR20220115713A (ko) 2021-02-09 2021-02-09 표시 장치

Publications (1)

Publication Number Publication Date
KR20220115713A true KR20220115713A (ko) 2022-08-18

Family

ID=82704090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210018618A KR20220115713A (ko) 2021-02-09 2021-02-09 표시 장치

Country Status (3)

Country Link
US (1) US20220254830A1 (ko)
KR (1) KR20220115713A (ko)
CN (1) CN114914263A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096243A1 (ko) * 2022-11-04 2024-05-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210104392A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200049394A (ko) * 2018-10-31 2020-05-08 엘지디스플레이 주식회사 표시장치 및 그 제조 방법
US20220375906A1 (en) * 2019-10-29 2022-11-24 Lg Display Co., Ltd. Light emitting display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096243A1 (ko) * 2022-11-04 2024-05-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20220254830A1 (en) 2022-08-11
CN114914263A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
KR20220115713A (ko) 표시 장치
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
KR20230117019A (ko) 표시 장치 및 그 제조 방법
KR20220125862A (ko) 표시 장치
KR20220036464A (ko) 화소 및 이를 구비한 표시 장치와 그의 제조 방법
EP4068356A1 (en) Display device
KR20220138926A (ko) 표시 장치 및 그 제조 방법
KR20220143228A (ko) 표시 장치 및 그 제조 방법
EP4227997A1 (en) Display device and method of fabricating the same
US20220238559A1 (en) Display device
US11984548B2 (en) Display device
US20220140196A1 (en) Display device
US20230008145A1 (en) Display device and method of manufacturing the same
US20230187427A1 (en) Display device and method of manufacturing the same
EP4297006A1 (en) Display device
KR20220046740A (ko) 표시 장치
KR20230131330A (ko) 표시 장치 및 그 제조 방법
KR20230073416A (ko) 표시 장치 및 그 제조 방법
KR20220165872A (ko) 표시 장치 및 그 제조 방법
KR20230131327A (ko) 트랜지스터 및 표시 장치
KR20230120175A (ko) 표시 장치 및 그 제조 방법
KR20230083396A (ko) 표시 장치 및 그 제조 방법
KR20230142022A (ko) 표시 장치
KR20240046385A (ko) 표시 장치
KR20230109827A (ko) 표시 장치