KR20220046740A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220046740A
KR20220046740A KR1020200129606A KR20200129606A KR20220046740A KR 20220046740 A KR20220046740 A KR 20220046740A KR 1020200129606 A KR1020200129606 A KR 1020200129606A KR 20200129606 A KR20200129606 A KR 20200129606A KR 20220046740 A KR20220046740 A KR 20220046740A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
disposed
layer
contact
Prior art date
Application number
KR1020200129606A
Other languages
English (en)
Inventor
이진우
오주석
정다솔
최경아
황규리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200129606A priority Critical patent/KR20220046740A/ko
Priority to US17/356,323 priority patent/US20220108979A1/en
Priority to CN202111148122.1A priority patent/CN114300499A/zh
Publication of KR20220046740A publication Critical patent/KR20220046740A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판과 상기 제1 전극 사이에 배치된 제2 전극, 상기 제1 전극과 동일한 층에 배치된 제1 발광 소자, 및 상기 제1 발광 소자 상에 배치된 컨택 전극을 포함하되, 상기 제1 발광 소자의 일단은 상기 제1 전극과 접하고, 상기 제1 발광 소자의 타단은 상기 컨택 전극과 접한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명이 해결하고자 하는 과제는 마스크 수를 저감하여 제조 공정을 단순화할 수 있는 고해상도 표시 장치를 제공하는 것이다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판과 상기 제1 전극 사이에 배치된 제2 전극, 상기 제1 전극과 동일한 층에 배치된 제1 발광 소자, 및 상기 제1 발광 소자 상에 배치된 컨택 전극을 포함하되, 상기 제1 발광 소자의 일단은 상기 제1 전극과 접하고, 상기 제1 발광 소자의 타단은 상기 컨택 전극과 접한다.
상기 제1 전극은 상기 제2 전극과 적어도 부분적으로 중첩할 수 있다.
상기 제1 발광 소자는 상기 제2 전극과 적어도 부분적으로 중첩할 수 있다.
상기 표시 장치는 상기 제1 전극과 상기 제2 전극 사이에 배치된 보호층을 더 포함할 수 있다.
상기 제1 전극은 상기 보호층 상에 직접 배치될 수 있다.
상기 제1 발광 소자는 상기 보호층 상에 직접 배치될 수 있다.
상기 표시 장치는 상기 기판 상에 배치된 제3 전극, 및 상기 제3 전극 상에 배치된 제2 발광 소자를 더 포함할 수 있다.
상기 제2 발광 소자의 일단은 상기 제3 전극과 접하고, 상기 제2 발광 소자의 타단은 상기 컨택 전극과 접할 수 있다.
상기 제1 전극과 상기 제3 전극은 동일한 층에 배치될 수 있다.
상기 컨택 전극은 상기 제3 전극을 둘러쌀 수 있다.
상기 제3 전극은 상기 제2 전극과 중첩할 수 있다.
상기 컨택 전극은 상기 제1 전극과 상기 제3 전극 사이에 배치될 수 있다.
상기 컨택 전극은 상기 제2 전극과 중첩할 수 있다.
상기 표시 장치는 상기 제2 전극과 상기 제3 전극 사이에 배치된 보호층을 더 포함할 수 있다.
상기 제3 전극은 상기 보호층을 관통하는 컨택홀을 통해 상기 제2 전극과 접할 수 있다.
상기 제1 전극, 상기 제3 전극, 및 상기 컨택 전극 중 적어도 하나는 상기 상기 제2 전극과 전기적으로 연결될수 있다.
상기 표시 장치는 상기 제1 전극 및 상기 컨택 전극을 직접 커버하는 절연층을 더 포함할 수 있다.
상기 제1 발광 소자는 반도체 코어, 및 상기 반도체 코어의 일측에 배치된 전극층을 포함하되, 상기 전극층은 상기 제1 전극과 접할 수 있다.
상기 반도체 코어는 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함할 수 있다.
상기 표시 장치는 상기 기판 상에 배치된 게이트 전극, 상기 게이트 전극 상에 배치된 반도체층, 및 상기 반도체층 상에 배치된 소스 전극 및 드레인 전극을 더 포함하되, 상기 제2 전극은 상기 소스 전극 및 드레인 전극과 동일한 층에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예에 의하면, 발광 소자들을 정렬하기 위한 정렬 전극들을 복수의 도전층으로 구성하여 정렬 전극들 사이의 공간적 제약으로 인해 발생할 수 있는 쇼트 결함을 최소화할 수 있다. 이에 따라, 각 화소의 화소 영역을 보다 효율적으로 활용할 수 있으므로, 고해상도(high resolution) 및 고정세(fine pitch) 표시 장치를 용이하게 구현할 수 있다.
아울러, 정렬 전극들 상에 발광 소자들을 직접 배치하여 발광 소자들과 정렬 전극들을 전기적으로 연결하기 위한 별도의 컨택 전극을 생략할 수 있으므로, 마스크 수를 저감하여 비용을 절감하고 제조 공정을 단순화할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 내지 도 3은 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 4는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 5 내지 도 7은 일 실시예에 따른 화소를 나타내는 회로도들이다.
도 8은 일 실시예에 따른 화소를 나타내는 평면도이다.
도 9 내지 도 11은 도 8의 Ⅰ-Ⅰ' 선을 기준으로 자른 단면도들이다.
도 12는 다른 실시예에 따른 화소를 나타내는 평면도이다.
도 13은 도 12의 Ⅱ-Ⅱ' 선을 기준으로 자른 단면도이다.
도 14는 또 다른 실시예에 따른 화소를 나타내는 평면도이다.
도 15는 도 14의 Ⅲ- Ⅲ' 선을 기준으로 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, "연결" 또는 "접속"이라 함은 물리적 및/또는 전기적인 연결 또는 접속을 포괄적으로 의미할 수 있다. 또한, 이는 직접적 또는 간접적인 연결 또는 접속과 일체형 또는 비일체형 연결 또는 접속을 포괄적으로 의미할 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1 내지 도 3은 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1 내지 도 3에서는 기둥형 발광 소자(LD)를 도시하였으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 제한되는 것은 아니다.
도 1 내지 도 3을 참조하면, 발광 소자(LD)는 반도체 코어(NR), 및 반도체 코어(NR)를 둘러싸는 절연막(INF)을 포함할 수 있다.
반도체 코어(NR)는 제1 반도체층(11) 및 제2 반도체층(13), 및 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 반도체 코어(NR)는 길이(L) 방향을 따라 순차적으로 적층된 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 제공될 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
발광 소자(LD)는 나노미터 스케일 내지 마이크로미터 스케일(nanometer scale to micrometer scale) 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노미터 스케일 내지 마이크로미터 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 N형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 양자 우물(Single-Quantum Well) 또는 다중 양자 우물(Multi-Quantum Well) 구조로 형성될 수 있다. 활성층(12)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다.
활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수 있다. 일 예로, 클래드층은 AlGaN 또는 InAlGaN으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 P형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
실시예에 따라, 발광 소자(LD)는 반도체 코어(NR)의 표면에 제공된 절연막(INF)을 더 포함할 수 있다. 절연막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다.
실시예에 따라, 절연막(INF)은 서로 다른 극성을 가지는 반도체 코어(NR)의 양 단부를 노출할 수 있다. 예를 들어, 절연막(INF)은 발광 소자(LD)의 제1 및 제2 단부(EP1, EP2)에 위치한 제1 및 제2 반도체층들(11, 13) 각각의 일단을 노출할 수 있다. 다른 실시예에서, 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 제1 및 제2 단부(EP1, EP2)와 인접한 제1 및 제2 반도체층들(11, 13)의 측부를 노출할 수도 있다.
실시예에 따라, 절연막(INF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 티타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층(예를 들어, 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층)으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 절연막(INF)은 생략될 수도 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 외주면을 커버하도록 절연막(INF)이 제공되는 경우, 활성층(12)이 후술할 제1 화소 전극 또는 제2 화소 전극 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다. 또한, 발광 소자(LD)의 표면에 절연막(INF)이 제공되면 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명과 효율을 향상시킬 수 있다. 아울러, 다수의 발광 소자들(LD)이 서로 밀접하여 배치되어 있는 경우에도 발광 소자들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다. 실시예에 따라, 제1 및 제2 반도체층(11, 13)은 절연막(INF)에 의해 노출될 수 있다. 즉, 절연막(INF)은 활성층(12)을 커버하되, 제1 및 제2 반도체층(11, 13)의 일단 및 측부을 노출하도록 부분적으로 식각될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 절연막(INF)은 제1 및 제2 반도체층(11, 13)의 측부를 부분적으로 커버할 수도 있다.
일 실시예에서, 발광 소자(LD)는 반도체 코어(NR) 및 절연막(INF) 외에 추가적인 구성요소를 더 포함할 수 있다. 예를 들어, 도 3에 도시된 바와 같이 발광 소자(LD)는 반도체 코어(NR)의 일측에 배치된 전극층(14)을 더 포함할 수 있다. 전극층(14)은 제2 반도체층(13) 상에 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 전극층(14)은 절연막(INF)에 의해 노출될 수 있다. 즉, 절연막(INF)은 반도체 코어(NR)를 커버하되, 전극층(14)의 일단 및 측부을 노출하도록 부분적으로 식각될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 절연막(INF)은 전극층(14)의 측부를 부분적으로 커버할 수도 있다.
전극층(14)은 금속 또는 금속 산화물을 포함할 수 있다. 일 예로, 전극층(14)은 Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 또한, 전극층(14)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)에서 생성되는 광이 전극층(14)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
한편, 도 1 내지 도 3에서는 기둥형 발광 소자(LD)를 예시하였으나, 발광 소자(LD)의 종류, 구조 및/또는 형상 등은 다양하게 변경될 수 있다. 예를 들어, 발광 소자(LD)는 다각 뿔 형상을 가지는 코어-쉘 구조로 형성될 수도 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 내에 복수의 발광 소자들(LD)을 배치하고, 발광 소자들(LD)을 각 화소의 광원으로 이용할 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 4는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4에서는 도 1 내지 도 3의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 전자 장치의 일 예로서, 표시 장치, 특히 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다.
표시 패널(PNL)의 각 화소 유닛(PXU) 및 이를 구성하는 각각의 화소는 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 편의상, 도 4에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 4를 참조하면, 표시 패널(PNL)은 기판(SUB) 및 기판(SUB) 상에 배치된 화소 유닛(PXU)을 포함할 수 있다. 화소 유닛(PXU)은 제1 화소들(PXL1), 제2 화소들(PXL2) 및/또는 제3 화소들(PXL3)을 포함할 수 있다. 이하에서는, 제1 화소들(PXL1), 제2 화소들(PXL2) 및 제3 화소들(PXL3) 중 적어도 하나의 화소를 임의로 지칭하거나 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL)" 또는 "화소들(PXL)"이라 하기로 한다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다.
일 실시예에서, 기판(SUB)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 기판(SUB)은 반투명 또는 불투명할 수 있다. 또한, 기판(SUB)은 실시예에 따라서 반사성의 물질을 포함할 수도 있다.
표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은 영상을 표시하기 위한 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들, 패드들 및/또는 내장 회로부가 배치될 수 있다. 화소들(PXL)은 스트라이프(stripe) 또는 펜타일(PenTile) 배열 구조 등에 따라 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 빛을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는 제1 색의 빛을 방출하는 제1 화소들(PXL1), 제2 색의 빛을 방출하는 제2 화소들(PXL2), 및 제3 색의 빛을 방출하는 제3 화소들(PXL3)이 배열될 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 빛을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 소정 색의 빛을 방출하는 서브 화소일 수 있다. 실시예에 따라, 제1 화소(PXL1)는 적색의 빛을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 빛을 방출하는 청색 화소일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 제1 색의 발광 소자, 제2 색의 발광 소자 및 제3 색의 발광 소자를 광원으로 구비함으로써, 각각 제1 색, 제2 색 및 제3 색의 빛을 방출할 수 있다. 다른 실시예에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 빛을 방출하는 발광 소자들을 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 컬러 변환층 및/또는 컬러 필터를 포함함으로써, 각각 제1 색, 제2 색 및 제3 색의 빛을 방출할 수도 있다. 다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 즉, 각각의 화소(PXL)가 방출하는 빛의 색은 다양하게 변경될 수 있다.
화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 일 실시예에서, 상기 광원은 도 1 내지 도 3의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 발광 소자(LD), 일 예로, 나노미터 스케일 내지 마이크로미터 스케일 정도로 작은 크기를 가지는 초소형 기둥형 발광 소자들(LD)을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 종류의 발광 소자(LD)가 화소(PXL)의 광원으로 이용될 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 5 내지 도 7은 일 실시예에 따른 화소를 나타내는 회로도들이다. 예를 들어, 도 5 내지 도 7은 능동형 표시 장치에 적용될 수 있는 화소(PXL)의 실시예를 나타낸다. 다만, 화소(PXL) 및 표시 장치의 종류가 이에 한정되는 것은 아니다.
실시예에 따라, 도 5 내지 도 7에 도시된 화소(PXL)는 도 4의 표시 패널(PNL)에 구비된 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 중 어느 하나일 수 있다. 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 5를 참조하면, 화소(PXL)는 데이터 신호에 대응하는 휘도의 광을 생성하기 위한 광원 유닛(LSU), 및 광원 유닛(LSU)을 구동하기 위한 화소 회로(PXC)를 포함할 수 있다.
광원 유닛(LSU)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에 연결된 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 예를 들어, 광원 유닛(LSU)은 화소 회로(PXC) 및 제1 전원 배선(PL1)을 경유하여 제1 전원(VDD)에 연결되는 제1 전극(ELT1)("제1 화소 전극" 또는 "제1 정렬 전극"이라고도 함), 제2 전원 배선(PL2)을 통해 제2 전원(VSS)에 연결되는 제2 전극(ELT2)("제2 화소 전극" 또는 "제2 정렬 전극"이라고도 함), 및 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 일 실시예에서, 제1 전극(ELT1)은 애노드 전극이고, 제2 전극(ELT2)은 캐소드 전극일 수 있다.
발광 소자들(LD) 각각은 제1 전극(ELT1) 및/또는 화소 회로(PXC)를 통해 제1 전원(VDD)에 연결되는 제1 단부(일 예로, P형 단부) 및 제2 전극(ELT2)을 통해 제2 전원(VSS)에 연결되는 제2 단부(일 예로, N형 단부)를 포함할 수 있다. 즉, 발광 소자들(LD)은 제1 및 제2 전극들(ELT1, ELT2)의 사이에 순방향으로 병렬 연결될 수 있다. 제1 전원(VDD)과 제2 전원(VSS)의 사이에 순방향으로 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성하고, 이러한 유효 광원들이 모여 화소(PXL)의 광원 유닛(LSU)을 구성할 수 있다.
제1 전원(VDD)과 제2 전원(VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 전원(VDD)과 제2 전원(VSS)의 전위 차는 적어도 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
각각의 광원 유닛(LSU)을 구성하는 발광 소자들(LD)의 일 단부(일 예로, P형 단부)는 광원 유닛(LSU)의 일 전극(일 예로, 각 화소(PXL)의 제1 전극(ELT1))을 통해 화소 회로(PXC)에 공통으로 연결되며, 화소 회로(PXC) 및 제1 전원 배선(PL1)을 통해 제1 전원(VDD)에 연결될 수 있다. 발광 소자들(LD)의 타 단부(일 예로, N형 단부)는 광원 유닛(LSU)의 다른 전극(일 예로, 각 화소(PXL)의 제2 전극(ELT2)) 및 제2 전원 배선(PL2)을 통해 제2 전원(VSS)에 공통으로 연결될 수 있다.
발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임에서 표현할 계조 값에 대응하는 구동 전류를 광원 유닛(LSU)으로 공급할 수 있다. 광원 유닛(LSU)으로 공급된 구동 전류는 순방향으로 연결된 발광 소자들(LD)에 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 광원 유닛(LSU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
화소 회로(PXC)는 제1 전원(VDD)과 제1 전극(ELT1)의 사이에 연결될 수 있다. 화소 회로(PXC)는 해당 화소(PXL)의 주사선(Si) 및 데이터선(Dj)에 연결될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 수평 라인(행) 및 j(j는 자연수)번째 수직 라인(열)에 배치되었다고 할 때, 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 연결될 수 있다.
실시예에 따라, 화소 회로(PXC)는 복수의 트랜지스터들과 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 화소 회로(PXC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 사이에 연결될 수 있다. 예를 들어, 제1 트랜지스터(T1)의 제1 전극(일 예로, 소스 전극)은 제1 전원(VDD)에 연결되고, 제1 트랜지스터(T1)의 제2 전극(일 예로, 드레인 전극)은 제1 전극(ELT1)에 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어할 수 있다. 즉, 제1 트랜지스터(T1)는 화소(PXL)의 구동 전류를 제어하는 구동 트랜지스터일 수 있다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 노드(N1)의 사이에 연결될 수 있다. 예를 들어, 제2 트랜지스터(T2)의 제1 전극(일 예로, 소스 전극)은 데이터선(Dj)에 연결되고, 제2 트랜지스터(T2)의 제2 전극(일 예로, 드레인 전극)은 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 연결될 수 있다. 이러한 제2 트랜지스터(T2)는 주사선(Si)으로부터 게이트-온 전압(일 예로, 로우 레벨 전압)의 주사 신호(SSi)가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다.
각각의 프레임 기간마다 데이터선(Dj)으로는 해당 프레임의 데이터 신호(DSj)가 공급되고, 데이터 신호(DSj)는 게이트-온 전압의 주사 신호(SSi)가 공급되는 기간 동안 턴-온된 제2 트랜지스터(T2)를 통해 제1 노드(N1)로 전달될 수 있다. 즉, 제2 트랜지스터(T2)는 각각의 데이터 신호(DSj)를 화소(PXL)의 내부로 전달하기 위한 스위칭 트랜지스터일 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 연결되고, 다른 전극은 제1 노드(N1)에 연결될 수 있다. 이러한 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호(DSj)에 대응하는 전압을 충전할 수 있다.
한편, 도 5에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로 제1 및 제2 트랜지스터들(T1, T2)을 모두 P형 트랜지스터들로 도시하였으나, 반드시 이에 제한되는 것은 아니며, 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N형 트랜지스터로 변경될 수도 있다. 이외에도, 화소 회로(PXC)는 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다.
도 6을 참조하면, 화소 회로(PXC)는 센싱 제어선(SCLi) 및 센싱선(SLj)에 더 연결될 수 있다. 일 예로, 표시 영역(DA)의 i번째 수평 라인 및 j번째 수직 라인에 배치된 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 센싱 제어선(SCLi) 및 j번째 센싱선(SLj)에 연결될 수 있다. 화소 회로(PXC)는 제3 트랜지스터(T3)를 더 포함할 수 있다. 또는, 다른 실시예에서는 센싱선(SLj)이 생략되고, 해당 화소(PXL)(또는, 인접 화소)의 데이터선(Dj)을 통해 센싱 신호(SENj)를 검출함에 의해 화소(PXL)의 특성을 검출할 수도 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)와 센싱선(SLj)의 사이에 연결된다. 예를 들어, 제3 트랜지스터(T3)의 일 전극은 제1 전극(ELT1)에 연결된 제1 트랜지스터(T1)의 일 전극(일 예로, 소스 전극)에 연결되고, 제3 트랜지스터(T3)의 다른 전극은 센싱선(SLj)에 연결될 수 있다. 한편, 센싱선(SLj)이 생략되는 경우 제3 트랜지스터(T3)의 다른 전극은 데이터선(Dj)에 연결될 수도 있다.
제3 트랜지스터(T3)의 게이트 전극은 센싱 제어선(SCLi)에 연결된다. 센싱 제어선(SCLi)이 생략되는 경우, 제3 트랜지스터(T3)의 게이트 전극은 주사선(Si)에 연결될 수도 있다. 이와 같은 제3 트랜지스터(T3)는 소정의 센싱 기간 동안 센싱 제어선(SCLi)으로 공급되는 게이트-온 전압(일 예로, 하이 레벨 전압)의 센싱 제어 신호(SCSi)에 의해 턴-온되어 센싱선(SLj)과 제1 트랜지스터(T1)를 전기적으로 연결한다.
실시예에 따라, 센싱 기간은 표시 영역(DA)에 배치된 화소들(PXL) 각각의 특성(일 예로, 제1 트랜지스터(T1)의 문턱 전압 등)을 추출하는 기간일 수 있다. 상기 센싱 기간 동안 데이터선(Dj) 및 제2 트랜지스터(T2)를 통해 제1 노드(N1)에 제1 트랜지스터(T1)가 턴-온될 수 있는 소정의 기준 전압을 공급하거나, 각각의 화소(PXL)를 전류원 등에 연결함에 의해 제1 트랜지스터(T1)를 턴-온시킬 수 있다. 또한, 제3 트랜지스터(T3)로 게이트-온 전압의 센싱 제어 신호(SCSi)를 공급하여 제3 트랜지스터(T3)를 턴-온시킴에 의해 제1 트랜지스터(T1)를 센싱선(SLj)에 연결할 수 있다. 이후, 센싱선(SLj)을 통해 센싱 신호(SENj)를 획득하고, 센싱 신호(SENj)를 이용해 제1 트랜지스터(T1)의 문턱 전압 등을 비롯한 각 화소(PXL)의 특성을 검출할 수 있다. 각 화소(PXL)의 특성에 대한 정보는 표시 영역(DA)에 배치된 화소들(PXL) 사이의 특성 편차가 보상될 수 있도록 영상 데이터를 변환하는 데에 이용될 수 있다.
한편, 도 6에서는 제1 내지 제3 트랜지스터들(T1, T2, T3)이 모두 N형 트랜지스터들인 실시예를 개시하였으나, 반드시 이에 제한되는 것은 아니다. 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제3 트랜지스터들(T1, T2, T3) 중 적어도 하나는 P형 트랜지스터로 변경될 수도 있다.
또한, 도 5 및 도 6에서는 각각의 광원 유닛(LSU)을 구성하는 유효 광원들, 즉 발광 소자들(LD)이 모두 병렬로 연결된 실시예를 도시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 도 7에 도시된 바와 같이 각 화소(PXL)의 광원 유닛(LSU)이 적어도 2단의 직렬 구조를 포함하도록 구성될 수도 있다. 도 7의 실시예들을 설명함에 있어, 도 5 및 도 6의 실시예들과 유사 또는 동일한 구성(일 예로, 화소 회로(PXC))에 대한 상세한 설명은 생략하기로 한다.
도 7을 참조하면, 광원 유닛(LSU)은 서로 직렬로 연결된 적어도 두 개의 발광 소자들을 포함할 수 있다. 일 예로, 광원 유닛(LSU)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에 순방향으로 직렬 연결된 제1 발광 소자(LDa), 제2 발광 소자(LDb) 및 제3 발광 소자(LDc)를 포함할 수 있다. 제1 내지 제3 발광 소자들(LDa, LDb, LDc)은 각각의 유효 광원을 구성할 수 있다.
이하에서는, 제1 내지 제3 발광 소자들(LDa, LDb, LDc) 중 특정 발광 소자를 지칭할 때에는 해당 발광 소자를 "제1 발광 소자(LDa)", "제2 발광 소자(LDb)" 또는 "제3 발광 소자(LDc)"로 명기하기로 한다. 그리고, 제1 내지 제3 발광 소자들(LDa, LDb, LDc) 중 적어도 하나의 발광 소자를 임의로 지칭하거나, 제1 내지 제3 발광 소자들(LDa, LDb, LDc)을 포괄적으로 지칭할 때에는 "발광 소자(LD)" 또는 "발광 소자들(LD)"이라 하기로 한다.
제1 발광 소자(LDa)의 제1 단부(일 예로, P형 단부)는 광원 유닛(LSU)의 제1 전극(즉, 제1 화소 전극)(ELT1) 등을 경유하여 제1 전원(VDD)에 연결된다. 그리고, 제1 발광 소자(LDa)의 제2 단부(일 예로, N형 단부)는 제1 중간 전극(IET1)을 통해 제2 발광 소자(LDb)의 제1 단부(일 예로, P형 단부)에 연결된다.
제2 발광 소자(LDb)의 제1 단부는 제1 발광 소자(LDa)의 제2 단부에 연결된다. 그리고, 제2 발광 소자(LDb)의 제2 단부(일 예로, N형 단부)는 제2 중간 전극(IET2)을 통해 제3 발광 소자(LDc)의 제1 단부(일 예로, P형 단부)에 연결된다.
제3 발광 소자(LDc)의 제1 단부는 제2 발광 소자(LDb)의 제2 단부에 연결된다. 그리고, 제3 발광 소자(LDc)의 제2 단부(일 예로, N형 단부)는 광원 유닛(LSU)의 제2 전극(즉, 제2 화소 전극)(ELT2) 등을 경유하여 제2 전원(VSS)에 연결될 수 있다. 상술한 방식으로, 제1, 제2 및 제3 발광 소자들(LDa, LDb, LDc)은 광원 유닛(LSU)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 순차적으로 직렬 연결될 수 있다.
한편, 도 7에서는 3단 직렬 구조로 발광 소자들(LD)을 연결하는 실시예를 도시하였으나, 반드시 이에 제한되는 것은 아니며, 두 개의 발광 소자들(LD)을 2단 직렬 구조로 연결하거나, 네 개 이상의 발광 소자들(LD)을 4단 이상의 직렬 구조로 연결할 수도 있다.
동일 조건(일 예로, 동일한 크기 및/또는 개수)의 발광 소자들(LD)을 이용하여 동일 휘도를 표현한다고 가정할 때, 발광 소자들(LD)을 직렬 연결한 구조의 광원 유닛(LSU)에서는 발광 소자들(LD)을 병렬 연결한 구조의 광원 유닛(LSU)에 비해 제1 및 제2 전극들(ELT1, ELT2)의 사이에 인가되는 전압은 증가하되, 광원 유닛(LSU)에 흐르는 구동 전류의 크기는 감소할 수 있다. 따라서, 직렬 구조를 적용하여 각 화소(PXL)의 광원 유닛(LSU)을 구성할 경우, 표시 패널(PNL)에 흐르는 패널 전류를 저감할 수 있다.
상술한 실시예들에서와 같이, 각각의 광원 유닛(LSU)은 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결되어 각각의 유효 광원을 구성하는 복수의 발광 소자들(LD)을 포함할 수 있다. 또한, 발광 소자들(LD) 사이의 연결 구조는 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 발광 소자들(LD)은 서로 직렬 또는 병렬로만 연결되거나, 직/병렬 혼합 구조로 연결될 수 있다.
도 8은 일 실시예에 따른 화소를 나타내는 평면도이다.
도 8을 참조하면, 화소(PXL)는 제1 방향(X축 방향)을 따라 배열된 제1 전극(ELT1), 제2 전극(ELT2), 및 제3 전극(ELT3)을 포함할 수 있다.
제1 내지 제3 전극들(ELT1, ELT2, ELT3)은 각각 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 연장할 수 있다. 제1 내지 제3 전극들(ELT1, ELT2, ELT3)은 서로 다른 폭을 가질 수 있다. 예를 들어, 제2 전극(ELT2)의 제1 방향(X축 방향)의 폭(W2)은 제1 전극(ELT1)의 제1 방향(X축 방향)의 폭(W1) 및/또는 제3 전극(ELT3)의 제1 방향(X축 방향)의 폭(W3)보다 클 수 있다. 또한, 제1 전극(ELT1)의 제1 방향(X축 방향)의 폭(W1)은 제3 전극(ELT3)의 제1 방향(X축 방향)의 폭(W3)과 실질적으로 동일할 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 중 적어도 하나는 다른 층에 배치되어 평면상 상호 중첩하도록 배치될 수 있다. 도면에서는 제1 전극(ELT1)과 제2 전극(ELT2)이 이격되고, 제3 전극(ELT3)이 제2 전극(ELT2)과 전체적으로 중첩하는 경우를 예시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 제1 전극(ELT1)이 제2 전극(ELT2)과 적어도 부분적으로 중첩하거나, 제3 전극(ELT3)이 제2 전극(ELT2)과 부분적으로 중첩할 수 있다. 즉, 제1 내지 제3 전극들(ELT1, ELT2, ELT3)의 형상 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다.
제1 내지 제3 전극들(ELT1, ELT2, ELT3)은 발광 소자들(LD1, LD2)의 정렬 단계에서 서로 다른 정렬 신호(또는, 정렬 전압)를 공급받을 수 있다. 즉, 제1 내지 제3 전극들(ELT1, ELT2, ELT3)은 각각 제1 내지 제3 정렬 신호(또는, 제1 내지 제3 정렬 전압)를 공급받을 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 중 일부는 제1 정렬 신호(또는, 제1 정렬 전압)를 공급받고, 나머지 일부는 및 제2 정렬 신호(또는, 제2 정렬 전압)를 공급받을 수 있다. 일 예로, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 중 일부는 교류 형태의 정렬 신호를 공급받고, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 중 나머지 일부는 일정한 전압 레벨을 가지는 정렬 전압(일 예로, 접지 전압)을 공급받을 수 있다. 즉, 발광 소자들(LD)의 정렬 단계에서 제1 내지 제3 전극들(ELT1, ELT2, ELT3)에 소정의 정렬 신호가 인가될 수 있다. 이에 따라, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이에 전계가 형성될 수 있다. 상기 전계에 의해 각각의 화소 영역(특히, 각 화소(PXL)의 발광 영역)에 공급된 발광 소자들(LD1, LD2)이 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이에 자가 정렬할 수 있다. 발광 소자들(LD1, LD2)의 정렬이 완료된 이후에는, 화소들(PXL)의 사이에서 적어도 제1 전극들(ELT1) 및/또는 제3 전극들(ELT3) 사이의 연결을 끊음으로써, 화소들(PXL)을 개별 구동이 가능한 형태로 형성할 수 있다. 한편, 제1 내지 제3 전극들(ELT1, ELT2, ELT3)을 복수의 도전층으로 구성하여 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이의 공간적 제약으로 인해 발생할 수 있는 쇼트 결함을 최소화할 수 있다. 이에 대한 상세한 설명은 도 9 내지 도 11을 참조하여 후술하기로 한다.
일 실시예에서, 발광 소자들(LD1, LD2)은 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 프린팅 방식이나 슬릿 코팅 방식 등을 통해 각 화소(PXL)의 발광 영역에 공급될 수 있다. 일 예로, 발광 소자들(LD1, LD2)은 휘발성 용매에 섞여 각 화소(PXL)에 공급될 수 있다. 발광 소자들(LD1, LD2)이 정렬된 이후에 용매를 휘발시키거나 이외의 다른 방식으로 제거함으로써, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이에 발광 소자들(LD1, LD2)을 안정적으로 배열할 수 있다. 일 실시예에서, 제1 발광 소자(LD1)는 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에 배치될 수 있다. 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 전극(ELT1)의 일단과 인접하고, 제1 발광 소자(LD1)의 제2 단부(EP2)는 제2 전극(ELT2)의 일단과 인접할 수 있다. 유사하게, 제2 발광 소자(LD2)는 제2 전극(ELT2) 및 제3 전극(ELT3) 사이에 배치될 수 있다. 제2 발광 소자(LD2)의 제1 단부(EP1)는 제2 전극(ELT2)의 일단과 인접하고, 제2 발광 소자(LD2)의 제2 단부(EP2)는 제3 전극(ELT3)의 일단과 인접할 수 있다.
제1 및 제2 발광 소자들(LD1, LD2)은 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에 전기적으로 연결될 수 있다. 예컨대, 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 전극(ELT1)과 전기적으로 연결될 수 있다. 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 전극(ELT1) 상에 직접 배치되어, 제1 전극(ELT1)과 접할 수 있다. 또한, 제1 발광 소자(LD1)의 제2 단부(EP2)는 컨택 전극(CNE)을 통해 제2 발광 소자(LD2)의 제1 단부(EP1)와 전기적으로 연결될 수 있다. 즉, 컨택 전극(CNE)의 일측은 제1 발광 소자(LD1)의 제2 단부(EP2)와 접하고, 컨택 전극(CNE)의 타측은 제2 발광 소자(LD2)의 제1 단부(EP1)와 접할 수 있다. 이에 따라, 컨택 전극(CNE)은 제1 발광 소자(LD1)의 제2 단부(EP2)와 제2 발광 소자(LD2)의 제1 단부(EP1)를 전기적으로 연결할 수 있다. 이때 컨택 전극(CNE)은 제3 전극(ELT3)을 우회하여 연장할 수 있다. 예를 들어, 컨택 전극(CNE)은 제3 전극(ELT3)으로부터 이격되되, 제3 전극(ELT3)을 적어도 부분적으로 둘러싸는 형태를 가질 수 있다. 즉, 컨택 전극(CNE)은 전체적으로 폐루프 형상을 가질 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 컨택 전극(CNE)은 제3 전극(ELT3)을 우회하도록 연장하되, 일부가 절단되거나 개방된 형태를 가질 수도 있다. 또한, 제2 발광 소자(LD2)의 제2 단부(EP2)는 제3 전극(ELT3)과 전기적으로 연결될 수 있다. 제2 발광 소자(LD2)의 제2 단부(EP2)는 제3 전극(ELT3) 상에 직접 배치되어, 제3 전극(ELT3)과 접할 수 있다. 제3 전극(ELT3)은 컨택홀을 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다. 즉, 제1 및 제2 발광 소자들(LD1, LD2)은 컨택 전극(CNE)을 통해 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에 직렬 연결될 수 있다. 이와 같이 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에 연결된 발광 소자들(LD1, LD2)은 각 화소(PXL)의 광원을 구성할 수 있다. 일 예로, 각각의 프레임 기간 동안 화소(PXL)에 구동 전류가 흐르게 되면, 제1 전극(ELT1)과 제2 전극(ELT2)의 사이에 순방향으로 연결된 발광 소자들(LD1, LD2)이 발광하면서 구동 전류에 대응하는 휘도의 빛을 방출할 수 있다.
도 9 내지 도 11은 도 8의 Ⅰ-Ⅰ' 선을 기준으로 자른 단면도들이다.
도 9 내지 도 11에서는 각각 하나의 제1 및 제2 발광 소자들(LD1, LD2)을 중심으로 각 화소(PXL)의 구조를 개략적으로 도시하며, 화소 회로(PXC)를 구성하는 다양한 회로 소자들 중 제1 전극(ELT1)에 연결되는 트랜지스터(T)를 도시하기로 한다. 이하에서, 제1 트랜지스터(T1)를 구분하여 명기할 필요가 없을 경우에는 제1 트랜지스터(T1)에 대해서도 "트랜지스터(T)"로 포괄하여 지칭하기로 한다.
한편, 트랜지스터들(T)의 구조 및/또는 층별 위치 등이 도 9 내지 도 11에 도시된 실시예에 한정되는 것은 아니며, 실시예에 따라 다양하게 변경될 수 있다. 또한, 화소 회로(PXC)를 구성하는 트랜지스터들(T)은 서로 실질적으로 동일하거나 유사한 구조를 가질 수 있으나, 이에 한정되지는 않는다. 예를 들어, 화소 회로(PXC)를 구성하는 트랜지스터들(T) 중 적어도 하나가 나머지 트랜지스터들(T)과는 상이한 단면 구조를 가지거나, 및/또는 상이한 층에 배치될 수도 있다.
도 9 내지 도 11을 참조하면, 화소(PXL) 및 이를 구비한 표시 장치는 기판(SUB), 기판(SUB)의 일면 상에 배치된 회로층(PCL)과 표시층(DPL)을 포함할 수 있다. 실시예에 따라, 표시층(DPL) 상에는 컬러 변환층 및/또는 컬러 필터층이 더 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다.
회로층(PCL)은 각 화소(PXL)의 발광 소자들(LD)에 전기적으로 연결되는 적어도 하나의 회로 소자를 포함할 수 있다. 예를 들어, 회로층(PCL)은 각각의 화소 영역에 배치되어 해당 화소(PXL)의 화소 회로(PXC)를 구성하는 복수의 트랜지스터들(T)을 포함할 수 있다. 또한, 회로층(PCL)은 각각의 화소 회로(PXC)와 광원 유닛(LSU)에 연결되는 적어도 하나의 전원 배선과 신호 배선을 더 포함할 수 있다. 또한, 회로층(PCL)은 복수의 도전층들 사이에 배치된 절연층들을 포함할 수 있다. 예를 들어, 회로층(PCL)은 기판(SUB)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2) 및/또는 보호층(PSV)을 포함할 수 있다.
버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 이러한 버퍼층(BFL) 상에는 트랜지스터들(T)과 같은 각종 회로 소자와 상기 회로 소자에 연결되는 각종 배선들이 배치될 수 있다. 버퍼층(BFL)은 실시예에 따라 생략될 수 있다.
각각의 트랜지스터(T)는 반도체 패턴(SCP)("반도체층" 또는 "활성층"이라고도 함), 게이트 전극(GE), 제1 및 제2 트랜지스터 전극들(TE1, TE2)을 포함할 수 있다. 한편, 도 9 내지 도 11에서는 각각의 트랜지스터(T)가 반도체 패턴(SCP)과 별개로 형성된 제1 및 제2 트랜지스터 전극들(TE1, TE2)을 구비하는 실시예를 도시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 다른 실시예에서는 적어도 하나의 트랜지스터(T)에 구비되는 제1 및/또는 제2 트랜지스터 전극들(TE1, TE2)이 각각의 반도체 패턴(SCP)과 통합되어 구성될 수도 있다.
반도체 패턴(SCP)은 버퍼층(BFL) 상에 배치될 수 있다. 일 예로, 반도체 패턴(SCP)은 버퍼층(BFL)이 형성된 기판(SUB)과 게이트 절연층(GI)의 사이에 배치될 수 있다. 반도체 패턴(SCP)은 각각의 제1 트랜지스터 전극(TE1)에 접촉되는 제1 영역, 각각의 제2 트랜지스터 전극(TE2)에 접촉되는 제2 영역, 및 상기 제1 및 제2 영역들의 사이에 위치된 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체 패턴(SCP)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체 패턴(SCP)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 반도체 패턴(SCP)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
일 실시예에서, 각각의 화소 회로(PXC)를 구성하는 트랜지스터들(T)의 반도체 패턴들(SCP)은 실질적으로 동일 또는 유사한 물질로 이루어질 수 있다. 예를 들어, 트랜지스터들(T)의 반도체 패턴(SCP)은 폴리 실리콘, 아몰퍼스 실리콘 및 산화물 반도체 중 동일한 어느 하나의 물질로 이루어질 수 있다.
다른 실시예에서, 트랜지스터들(T) 중 일부와 나머지 일부는 서로 다른 물질로 이루어진 반도체 패턴들(SCP)을 포함할 수도 있다. 예를 들어, 트랜지스터들(T) 중 일부 트랜지스터의 반도체 패턴(SCP)은 폴리 실리콘 또는 아몰퍼스 실리콘으로 이루어지고, 트랜지스터들(T) 중 나머지 트랜지스터의 반도체 패턴(SCP)은 산화물 반도체로 이루어질 수 있다.
게이트 절연층(GI)은 반도체 패턴(SCP) 상에 배치될 수 있다. 일 예로, 게이트 절연층(GI)은 반도체 패턴(SCP)과 게이트 전극(GE)의 사이에 배치될 수 있다. 이러한 게이트 절연층(GI)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 또는 실리콘 산질화물(SiOxNy) 등을 비롯한 다양한 종류의 유/무기 절연 물질을 포함할 수 있다.
게이트 전극(GE)은 게이트 절연층(GI) 상에 배치될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연층(GI)을 사이에 개재하고 반도체 패턴(SCP)과 중첩되도록 배치될 수 있다. 한편, 도 9 내지 도 11에서는 탑-게이트 구조의 트랜지스터(T)를 도시하였으나, 다른 실시예에서, 트랜지스터(T)는 바텀-게이트 구조를 가질 수도 있다. 이 경우, 게이트 전극(GE)은 반도체 패턴(SCP)의 하부에서 반도체 패턴(SCP)과 중첩되도록 배치될 수 있다.
제1 층간 절연층(ILD1)은 게이트 전극(GE) 상에 배치될 수 있다. 일 예로, 제1 층간 절연층(ILD1)은 게이트 전극(GE)과 제1 및 제2 트랜지스터 전극들(TE1, TE2)의 사이에 배치될 수 있다. 제1 층간 절연층(ILD1)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 예를 들어, 제1 층간 절연층(ILD1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 또는 실리콘 산질화물(SiOxNy) 등을 비롯한 다양한 종류의 유/무기 절연 물질을 포함할 수 있으며, 제1 층간 절연층(ILD1)의 구성 물질이 특별히 한정되지는 않는다.
제1 및 제2 트랜지스터 전극들(TE1, TE2)은 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 적어도 한 층의 제1 층간 절연층(ILD1)을 사이에 개재하고, 각각의 반도체 패턴(SCP) 상에 배치될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 게이트 절연층(GI) 및 제1 층간 절연층(ILD1)을 사이에 개재하고, 반도체 패턴(SCP)의 서로 다른 단부들 상에 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 각각의 반도체 패턴(SCP)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 게이트 절연층(GI) 및 제1 층간 절연층(ILD1)을 관통하는 각각의 컨택홀을 통해 반도체 패턴(SCP)의 제1 및 제2 영역들에 연결될 수 있다. 실시예에 따라, 제1 및 제2 트랜지스터 전극들(TE1, TE2) 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극일 수 있다.
제2 층간 절연층(ILD2)은 제1 및 제2 트랜지스터 전극들(TE1, TE2) 상에 배치될 수 있다. 제2 층간 절연층(ILD2)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 예를 들어, 제2 층간 절연층(ILD2)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 또는 실리콘 산질화물(SiOxNy) 등을 비롯한 다양한 종류의 유/무기 절연 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제2 층간 절연층(ILD2) 상에는 브릿지 패턴(BRP)이 배치될 수 있다. 브릿지 패턴(BRP)은 화소 회로(PXC)에 구비된 적어도 하나의 회로 소자(일 예로, 제1 트랜지스터(T1))와 제1 전극(ELT1)을 전기적으로 연결할 수 있다.
일 실시예에서, 상술한 제2 전극(ELT2)은 브릿지 패턴(BRP)과 동일한 층에 배치될 수 있다. 즉, 도 9에 도시된 바와 같이 제2 전극(ELT2)은 브릿지 패턴(BRP)과 동일한 도전층으로 이루어질 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제2 전극(ELT2)은 브릿지 패턴(BRP)과 다른 도전층으로 구성될 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 제2 전극(ELT2)은 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 동일한 층에 배치될 수 있다. 즉, 제2 전극(ELT2)은 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 동일한 도전층으로 이루어질 수 있다.
보호층(PSV)은 브릿지 패턴(BRP) 상에 배치될 수 있다. 보호층(PSV)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 일 예로, 보호층(PSV)은 적어도 유기 절연층을 포함하며 회로층(PCL)의 표면을 실질적으로 평탄화하는 역할을 할 수 있다.
회로층(PCL)의 보호층(PSV) 상에는 표시층(DPL)이 배치될 수 있다. 표시층(DPL)은 제1 전극(ELT1), 제3 전극(ELT3), 복수의 발광 소자들(LD1, LD2), 및 컨택 전극(CNE)을 포함할 수 있다. 제1 전극(ELT1), 제3 전극(ELT3), 및 복수의 발광 소자들(LD1, LD2)은 보호층(PSV) 상에 직접 배치될 수 있다. 즉, 제1 전극(ELT1), 제3 전극(ELT3), 및 복수의 발광 소자들(LD1, LD2)은 동일한 층에 배치될 수 있다.
한편, 도 9 내지 도 11에서는 각각 하나의 제1 및 제2 발광 소자들(LD1, LD2)을 도시하였지만, 도 5 등의 실시예와 같이 제1 및 제2 발광 소자들(LD1, LD2)은 복수 개로 제공될 수 있다. 따라서, 이하에서는 화소(PXL)가 복수의 제1 및 제2 발광 소자들(LD1, LD2)을 포함하는 것으로 가정하여 각각의 실시예를 설명하기로 한다.
보호층(PSV) 상에는 제1 전극(ELT1) 및 제3 전극(ELT3)이 배치될 수 있다. 제1 전극(ELT1) 및 제3 전극(ELT3)은 보호층(PSV) 상에 직접 배치될 수 있다. 제1 전극(ELT1) 및 제3 전극(ELT3)은 화소(PXL)가 제공 및/또는 형성되는 각각의 화소 영역에 배치될 수 있다. 예를 들어, 제1 전극(ELT1) 및 제3 전극(ELT3)은 각 화소(PXL)의 발광 영역에서 소정 간격만큼 이격되어 나란히 배치될 수 있다.
실시예에 따라, 제1 전극(ELT1) 및/또는 제3 전극(ELT3)은 화소(PXL)별로 분리된 패턴을 가지거나, 복수의 화소들(PXL)에서 공통으로 연결되는 패턴을 가질 수 있다. 한편, 화소(PXL)를 형성하는 공정, 특히 발광 소자들(LD)의 정렬이 완료되기 이전에는 표시 영역(DA)에 배치된 화소들(PXL)의 제1 전극들(ELT1)이 서로 연결되고, 화소들(PXL)의 제3 전극들(ELT3)이 서로 연결되어 있을 수 있다. 예를 들어, 발광 소자들(LD)의 정렬이 완료되기 이전에, 화소들(PXL)의 제1 전극들(ELT1)은 서로 일체 또는 비일체로 형성되어 서로 전기적으로 연결되고, 화소들(PXL)의 제3 전극들(ELT3)은 서로 일체 또는 비일체로 형성되며 서로 전기적으로 연결될 수 있다. 화소들(PXL)의 제1 전극들(ELT1) 또는 제3 전극들(ELT3)이 서로 비일체로 연결될 경우, 제1 전극들(ELT1) 또는 제3 전극들(ELT3)은 적어도 하나의 컨택홀 및/또는 브릿지 패턴 등에 의해 서로 전기적으로 연결될 수 있다.
표시층(DPL)의 제1 전극(ELT1)과 제3 전극(ELT3)은 회로층(PCL)의 제2 전극(ELT2)과 함께 소정의 정렬 신호를 인가받을 수 있다. 이에 따라, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이에 전계가 형성되어 발광 소자들(LD)이 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이에 자가 정렬할 수 있다. 이와 같이, 발광 소자들(LD1, LD2)을 정렬하기 위한 제1 내지 제3 전극들(ELT1, ELT2, ELT3)을 복수의 도전층으로 구성하는 경우, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이의 공간적 제약으로 인해 발생할 수 있는 쇼트 결함을 최소화할 수 있다. 이에 따라, 각 화소(PXL)의 화소 영역을 보다 효율적으로 활용할 수 있으므로, 고해상도(high resolution) 및 고정세(fine pitch) 표시 장치를 용이하게 구현할 수 있다.
실시예에 따라, 제1 및 제3 전극(ELT1, ELT3)은 반사 부재로서 기능할 수 있다. 일 예로, 제1 및 제3 전극(ELT1, ELT3)은 발광 소자들(LD1, LD2)에서 출사되는 광을 표시 패널(PNL)의 전면, 즉 제3 방향(Z축 방향)으로 유도하여 표시 패널(PNL)의 광 효율을 향상시키는 반사 부재로 기능할 수 있다. 실시예에 따라, 발광 소자들(LD1, LD2)은 제2 전극(ELT2)과 제3 방향(Z축 방향)으로 적어도 부분적으로 중첩할 수 있다. 이 경우, 제2 전극(ELT2)은 반사 부재로서 기능할 수 있다. 즉, 제2 전극(ELT2)은 발광 소자들(LD1, LD2) 하부에 배치되어, 발광 소자들(LD1, LD2)의 하부로 출사되는 광을 표시 패널(PNL)의 전면, 즉 제3 방향(Z축 방향)으로 반사시켜 표시 패널(PNL)의 전면 발광 효율을 향상시킬 수 있다.
제1 전극(ELT1)은 보호층(PSV)을 관통하는 컨택홀을 통해 소정의 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 트랜지스터), 전원 배선(일 예로, 제1 전원 배선(PL1)) 및/또는 신호 배선(일 예로, 주사선(Si), 데이터선(Dj) 또는 소정의 제어선)에 전기적으로 연결될 수 있다. 일 실시예에서, 제1 전극(ELT1)은 보호층(PSV)을 관통하는 컨택홀을 통해 브릿지 패턴(BRP)과 전기적으로 연결되고, 이를 통해 트랜지스터(T)와 전기적으로 연결될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 전극(ELT1)이 소정의 전원 배선 또는 신호 배선에 직접 연결될 수도 있다.
제3 전극(ELT3)은 보호층(PSV)을 관통하는 컨택홀을 통해 소정의 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 트랜지스터), 전원 배선(일 예로, 제2 전원 배선(PL2)) 및/또는 신호 배선(일 예로, 주사선(Si), 데이터선(Dj) 또는 소정의 제어선)에 전기적으로 연결될 수 있다. 일 실시예에서, 제3 전극(ELT3)은 보호층(PSV)을 관통하는 컨택홀을 통해, 제2 전극(ELT2)과 전기적으로 연결되고, 이를 통해 제2 전원 배선(PL2)과 전기적으로 연결될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제3 전극(ELT3)이 소정의 전원 배선 또는 신호 배선에 직접 연결될 수도 있다. 한편, 도 9에서는 제3 전극(ELT3)이 제2 전극(ELT2)과 전기적으로 연결되는 구조를 도시하였으나 반드시 이에 제한되는 것은 아니며, 실시예에 따라 제1 전극(ELT1) 등이 제2 전극(ELT2)과 전기적으로 연결될 수도 있다.
일 실시예에서, 제1 및 제3 전극(ELT1, ELT3)은 각각 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 제1 및 제3 전극(ELT1, ELT3)은 각각 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 또는 FTO(Fluorine Tin Oxide) 등과 같은 도전성 산화물, 및 PEDOT와 같은 도전성 고분자 중 적어도 하나의 도전 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 예를 들어, 제1 및 제3 전극(ELT1, ELT3)은 각각 카본나노튜브(Carbon Nano Tube)나 그래핀(Graphene) 등을 비롯한 그 외의 도전 물질을 포함할 수도 있다. 또한, 제1 및 제3 전극(ELT1, ELT3)은 각각 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 제1 및 제3 전극(ELT1, ELT3)은 각각 반사성의 도전 물질을 포함한 반사 전극층을 포함할 수 있다. 또한, 제1 및 제3 전극(ELT1, ELT3)은 각각 상기 반사 전극층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 전극층, 및 상기 반사 전극층 및/또는 투명 전극층의 상부를 커버하는 적어도 한 층의 도전성 캡핑층 중 적어도 하나를 선택적으로 더 포함할 수 있다.
제1 및 제3 전극(ELT1, ELT3) 상에는 발광 소자들(LD1, LD2)이 배치될 수 있다. 한편, 도 9 내지 도 11에서는 발광 소자들(LD1, LD2)이 제1 전원(VDD)과 제2 전원(VSS) 사이에 순방향으로 연결된 경우를 예시하였으나, 각 화소(PXL)는 역방향으로 연결된 발광 소자들을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해 발광 소자들(LD1, LD2)이 제1 전원(VDD)과 제2 전원(VSS) 사이에 순방향으로 연결되는 경우를 중심으로 설명하기로 한다.
일 실시예에서, 발광 소자들(LD1, LD2)은 제1 및 제3 전극들(ELT1, ELT3) 상에 직접 배치될 수 있다. 발광 소자들(LD1, LD2)은 보호층(PSV) 상부에 공급되어 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 각각에 인가되는 소정의 정렬 신호(또는 정렬 전압)에 의해 제1 및 제3 전극들(ELT1, ELT3) 상에 정렬될 수 있다. 일 예로, 발광 소자들(LD1, LD2)은 잉크젯 방식, 슬릿 코팅 방식, 또는 이외의 다양한 방식을 통해 공급되고, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이에 형성된 전계에 의해 방향성을 가지고 정렬될 수 있다. 이때 제1 발광 소자(LD1)는 제1 전극(ELT1)과 인접하여 정렬되고, 제2 발광 소자(LD2)는 제3 전극(ELT3)과 인접하여 정렬될 수 있다. 예를 들어, 도 9 및 도 10에 도시된 바와 같이, 제1 발광 소자(LD1)는 제1 전극(ELT1)의 일측에 배치되며, 제1 발광 소자(LD1)의 전극층(14)의 일단은 제1 전극(ELT1)과 직접 접할 수 있다. 또한, 제2 발광 소자(LD2)는 제3 전극(ELT3)의 일측에 배치되며, 제2 발광 소자(LD2)의 제1 반도체층(11)의 일단은 제3 전극(ELT3)과 직접 접할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 도 11에 도시된 바와 같이, 제1 발광 소자(LD1)는 제1 전극(ELT1)과 적어도 부분적으로 중첩하도록 제1 전극(ELT1) 상에 배치될 수 있다. 이 경우, 제1 발광 소자(LD1)의 전극층(14)의 측부가 제1 전극(ELT1)과 직접 접할 수 있다. 이때 제1 발광 소자(LD1)의 전극층(14)과 제1 전극(ELT1)의 컨택을 위해 제1 발광 소자(LD1)의 전극층(14)의 측부는 절연막(INF)에 의해 노출될 수 있다. 또한, 제2 발광 소자(LD2)는 제3 전극(ELT3)과 적어도 부분적으로 중첩하도록 제3 전극(ELT3) 상에 배치될 수 있다. 이 경우, 제2 발광 소자(LD2)의 제1 반도체층(11)의 측부가 제3 전극(ELT3)과 직접 접할 수 있다. 이때 제2 발광 소자(LD2)의 제1 반도체층(11)과 제3 전극(ELT3)의 컨택을 위해 제2 발광 소자(LD2)의 제1 반도체층(11)의 측부는 절연막(INF)에 의해 노출될 수 있다. 이와 같이, 발광 소자들(LD1, LD2)이 제1 및 제3 전극들(ELT1, ELT3) 상에 직접 배치되는 경우, 제1 발광 소자(LD1)가 제1 전극(ELT1)과 직접 연결되고, 제2 발광 소자(LD2)가 제3 전극(ELT3)과 직접 연결될 수 있다. 이에 따라, 발광 소자들(LD1, LD2)을 제1 전극(ELT1) 또는 제3 전극(ELT3)과 전기적으로 연결하기 위한 별도의 컨택 전극을 생략할 수 있으므로, 마스크 수를 저감하여 비용을 절감하고 제조 공정을 단순화할 수 있다.
제1 및 제2 발광 소자들(LD1, LD2) 상에는 제1 및 제2 발광 소자들(LD1, LD2)을 전기적으로 연결하기 위한 컨택 전극(CNE)이 배치될 수 있다. 예를 들어, 컨택 전극(CNE)의 일측은 제1 발광 소자(LD1)의 제1 반도체층(11)과 접하고, 컨택 전극(CNE)의 타측은 제2 발광 소자(LD2)의 전극층(14)과 접할 수 있다. 이에 따라, 제1 및 제2 발광 소자들(LD1, LD2)은 컨택 전극(CNE)을 통해 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에 직렬 연결될 수 있다.
컨택 전극(CNE)은 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 컨택 전극(CNE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 또는 FTO(Fluorine Tin Oxide)를 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 이에 따라, 발광 소자들(LD1, LD2)로부터 방출되는 광은 컨택 전극(CNE)을 투과하여 표시 패널(PNL)의 외부로 방출될 수 있게 된다.
일 실시예에서, 컨택 전극(CNE)은 먼저 기판(SUB)의 전면 상에 증착된 후에 오버레이 마진(overlay margin)을 확보하여 패터닝될 수 있다. 이에 따라, 발광 소자들(LD1, LD2) 간에 길이 편차가 존재하더라도 오버레이 마진을 확보하여 컨택 전극(CNE)을 안정적으로 형성할 수 있다. 아울러, 컨택 전극(CNE)은 발광 소자들(LD1, LD2)의 정렬이 완료된 이후 발광 소자들(LD1, LD2)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 이에 따라, 발광 소자들(LD1, LD2)을 고정하기 위한 구조물을 생략할 수 있으므로, 마스크 수를 저감하여 비용을 절감하고 제조 공정을 단순화할 수 있다.
컨택 전극(CNE) 상에는 절연층(INS)이 배치될 수 있다. 예를 들어, 절연층(INS)은 제1 및 제3 전극들(ELT1, ELT3), 발광 소자들(LD1, LD2), 및 컨택 전극(CNE)을 직접 커버할 수 있다.
절연층(INS)은 적어도 한 층의 무기막 및/또는 유기막을 포함할 수 있다. 절연층(INS)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 예를 들어, 절연층(INS)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 티타늄 산화물(TiOx), 또는 알루미늄 산화물(AlOx) 등을 비롯한 다양한 종류의 유/무기 절연 물질을 포함할 수 있다.
일 실시예에서, 절연층(INS)은 다층 구조의 박막 봉지층을 포함할 수 있다. 예를 들어, 절연층(INS)은 적어도 두 층의 무기 절연층들과 상기 무기 절연층들 사이에 개재된 적어도 한 층의 유기 절연층을 포함한 다층 구조의 박막 봉지층으로 구성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 절연층(INS)의 구성 물질 및/또는 구조는 다양하게 변경될 수 있을 것이다.
상술한 일 실시예에 따른 표시 장치에 의하면, 발광 소자들(LD1, LD2)을 정렬하기 위한 제1 내지 제3 전극들(ELT1, ELT2, ELT3)을 복수의 도전층으로 구성하여 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이의 공간적 제약으로 인해 발생할 수 있는 쇼트 결함을 최소화할 수 있다. 이에 따라, 각 화소(PXL)의 화소 영역을 보다 효율적으로 활용할 수 있으므로, 고해상도 및 고정세 표시 장치를 용이하게 구현할 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 12는 다른 실시예에 따른 화소를 나타내는 평면도이다. 도 13은 도 12의 Ⅱ-Ⅱ' 선을 기준으로 자른 단면도이다.
도 12 및 도 13을 참조하면, 본 실시예에 따른 표시 장치는 컨택 전극(CNE)이 제1 전극(ELT1)과 제3 전극(ELT3) 사이에 배치되어, 제2 전극(ELT2)과 직접 연결된다는 점에서 도 1 내지 도 11의 실시예와 상이하다.
구체적으로, 컨택 전극(CNE)은 제1 전극(ELT1)과 제3 전극(ELT3) 사이에서 제1 및 제3 전극들(ELT1, ELT3)과 이격되도록 배치될 수 있다. 컨택 전극(CNE)과 제1 전극(ELT1) 사이에는 제1 발광 소자(LD1)가 배치되고, 컨택 전극(CNE)과 제3 전극(ELT3) 사이에는 제2 발광 소자(LD2)가 배치될 수 있다.
제1 및 제2 발광 소자들(LD1, LD2)은 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에 전기적으로 연결될 수 있다. 예컨대, 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 전극(ELT1)과 전기적으로 연결될 수 있다. 제1 발광 소자(LD1)의 제1 단부(EP1)(또는, 전극층(14))는 제1 전극(ELT1) 상에 직접 배치되어, 제1 전극(ELT1)과 접할 수 있다. 이에 따라, 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 전극(ELT1)을 통해 제1 브릿지 패턴(BRP1)과 전기적으로 연결되고, 이를 통해 제1 전원(VDD)에 연결될 수 있다. 또한, 제1 발광 소자(LD1)의 제2 단부(EP2)(또는, 제1 반도체층(11))는 컨택 전극(CNE)을 통해 제2 전극(ELT2)과 전기적으로 연결되고, 이를 통해 제2 전원(VSS)에 연결될 수 있다.
제2 발광 소자(LD2)의 제1 단부(EP1)(또는, 전극층(14))는 제3 전극(ELT3) 상에 직접 배치되어, 제3 전극(ELT3)과 접할 수 있다. 이에 따라, 제2 발광 소자(LD2)의 제1 단부(EP1)는 제3 전극(ELT3)을 통해 제2 브릿지 패턴(BRP2)과 전기적으로 연결되고, 이를 통해 제1 전원(VDD)에 연결될 수 있다. 별도로 도시하지 않았지만, 제2 브릿지 패턴(BRP2)은 상술한 제1 브릿지 패턴(BRP1)과 일체로 형성되거나, 다른 도전층을 경유하여 제1 브릿지 패턴(BRP1)과 전기적으로 연결될 수 있다. 또한, 제2 발광 소자(LD2)의 제2 단부(EP2)(또는, 제1 반도체층(11))는 컨택 전극(CNE)을 통해 제2 전극(ELT2)과 전기적으로 연결되고, 이를 통해 제2 전원(VSS)에 연결될 수 있다. 컨택 전극(CNE)은 보호층(PSV)을 관통하는 컨택홀을 통해 제2 전극(ELT2)과 접할 수 있다. 즉, 제1 및 제2 발광 소자들(LD1, LD2)은 컨택 전극(CNE)을 통해 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이에 병렬 연결될 수 있다.
일 실시예에서, 제2 전극(ELT2)은 제1 및 제2 발광 소자들(LD1, LD2)과 중첩하도록 제1 방향(X축 방향)의 폭(W2)이 확장될 수 있다. 즉, 제2 전극(ELT2)은 제1 및 제2 발광 소자들(LD1, LD2)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 이 경우, 제2 전극(ELT2)은 반사 부재로서 기능할 수 있다. 즉, 제2 전극(ELT2)은 발광 소자들(LD1, LD2) 하부에 배치되어, 발광 소자들(LD1, LD2)의 하부로 출사되는 광을 표시 패널(PNL)의 전면, 즉 제3 방향(Z축 방향)으로 반사시켜 표시 패널(PNL)의 전면 발광 효율을 향상시킬 수 있다.
실시예에 따라, 제2 전극(ELT2)의 제1 방향(X축 방향)의 폭(W2)이 확장되는 경우, 제2 전극(ELT2)은 제1 전극(ELT1) 및/또는 제3 전극(ELT3)과 적어도 부분적으로 제3 방향(Z축 방향)으로 중첩할 수 있다. 또한, 제2 전극(ELT2)은 컨택 전극(CNE)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 도 12에서는 제2 전극(ELT2)이 컨택 전극(CNE)의 전체와 중첩하는 경우를 예시하였으나, 반드시 이에 제한되는 것은 아니며, 제2 전극(ELT2)은 컨택 전극(CNE)의 일부와 중첩할 수도 있다. 한편, 제1 내지 제3 전극들(ELT1, ELT2, ELT3)이 복수의 도전층으로 구성됨에 따라, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이의 공간적 제약으로 인해 발생할 수 있는 쇼트 결함을 최소화할 수 있으므로 고해상도 및 고정세 표시 장치를 용이하게 구현할 수 있음은 앞서 설명한 바와 같다.
한편, 도 13에서는 컨택 전극(CNE)이 제2 전극(ELT2)과 전기적으로 연결되는 구조를 도시하였으나 반드시 이에 제한되는 것은 아니며, 실시예에 따라 제1 전극(ELT1) 등이 제2 전극(ELT2)과 전기적으로 연결될 수도 있다.
도 14는 또 다른 실시예에 따른 화소를 나타내는 평면도이다. 도 15는 도 14의 Ⅲ- Ⅲ' 선을 기준으로 자른 단면도이다.
도 14 및 도 15를 참조하면, 본 실시예에 따른 표시 장치는 컨택 전극(CNE)이 제1 전극(ELT1)과 제3 전극(ELT3) 사이에 배치되되, 제3 전극(ELT3)이 제2 전극(ELT2)과 직접 연결된다는 점에서 도 12 및 도 13의 실시예와 상이하다.
구체적으로, 컨택 전극(CNE)은 제1 전극(ELT1)과 제3 전극(ELT3) 사이에서 제1 및 제3 전극들(ELT1, ELT3)과 이격되도록 배치될 수 있다. 컨택 전극(CNE)과 제1 전극(ELT1) 사이에는 제1 발광 소자(LD1)가 배치되고, 컨택 전극(CNE)과 제3 전극(ELT3) 사이에는 제2 발광 소자(LD2)가 배치될 수 있다.
제1 및 제2 발광 소자들(LD1, LD2)은 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에 전기적으로 연결될 수 있다. 예컨대, 제1 발광 소자(LD1)의 제1 단부(EP1)(또는, 전극층(14))는 제1 전극(ELT1)과 전기적으로 연결될 수 있다. 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 전극(ELT1) 상에 직접 배치되어, 제1 전극(ELT1)과 접할 수 있다. 또한, 제1 발광 소자(LD1)의 제2 단부(EP2)(제1 반도체층(11))는 컨택 전극(CNE)을 통해 제2 발광 소자(LD2)의 제1 단부(EP1)(전극층(14))와 전기적으로 연결될 수 있다. 즉, 컨택 전극(CNE)의 일측은 제1 발광 소자(LD1)의 제2 단부(EP2)와 접하고, 컨택 전극(CNE)의 타측은 제2 발광 소자(LD2)의 제1 단부(EP1)와 접할 수 있다. 이에 따라, 컨택 전극(CNE)은 제1 발광 소자(LD1)의 제2 단부(EP2)와 제2 발광 소자(LD2)의 제1 단부(EP1)를 전기적으로 연결할 수 있다. 또한, 제2 발광 소자(LD2)의 제2 단부(EP2)(또는, 제1 반도체층(11))는 제3 전극(ELT3)과 전기적으로 연결될 수 있다. 제2 발광 소자(LD2)의 제2 단부(EP2)는 제3 전극(ELT3) 상에 직접 배치되어, 제3 전극(ELT3)과 접할 수 있다. 제3 전극(ELT3)은 컨택홀을 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다. 즉, 제1 및 제2 발광 소자들(LD1, LD2)은 컨택 전극(CNE)을 통해 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에 직렬 연결될 수 있다. 이와 같이 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에 연결된 발광 소자들(LD1, LD2)은 각 화소(PXL)의 광원을 구성할 수 있다.
일 실시예에서, 제2 전극(ELT2)은 제1 및 제2 발광 소자들(LD1, LD2)과 중첩하도록 제1 방향(X축 방향)의 폭(W2)이 확장될 수 있다. 즉, 제2 전극(ELT2)은 제1 및 제2 발광 소자들(LD1, LD2)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 이 경우, 제2 전극(ELT2)은 반사 부재로서 기능할 수 있다. 즉, 제2 전극(ELT2)은 발광 소자들(LD1, LD2) 하부에 배치되어, 발광 소자들(LD1, LD2)의 하부로 출사되는 광을 표시 패널(PNL)의 전면, 즉 제3 방향(Z축 방향)으로 반사시켜 표시 패널(PNL)의 전면 발광 효율을 향상시킬 수 있음은 앞서 설명한 바와 같다.
실시예에 따라, 제2 전극(ELT2)의 제1 방향(X축 방향)의 폭(W2)이 확장되는 경우, 제2 전극(ELT2)은 제1 전극(ELT1) 및/또는 제3 전극(ELT3)과 적어도 부분적으로 제3 방향(Z축 방향)으로 중첩할 수 있다. 또한, 제2 전극(ELT2)은 컨택 전극(CNE)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 한편, 제1 내지 제3 전극들(ELT1, ELT2, ELT3)이 복수의 도전층으로 구성됨에 따라, 제1 내지 제3 전극들(ELT1, ELT2, ELT3) 사이의 공간적 제약으로 인해 발생할 수 있는 쇼트 결함을 최소화할 수 있으므로 고해상도 및 고정세 표시 장치를 용이하게 구현할 수 있음은 앞서 설명한 바와 같다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
SUB: 기판
PXL: 화소
ELT1: 제1 전극
ELT2: 제2 전극
ELT3: 제3 전극
LD1: 제1 발광 소자
LD2: 제2 발광 소자
CNE: 컨택 전극

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판과 상기 제1 전극 사이에 배치된 제2 전극;
    상기 제1 전극과 동일한 층에 배치된 제1 발광 소자; 및
    상기 제1 발광 소자 상에 배치된 컨택 전극을 포함하되,
    상기 제1 발광 소자의 일단은 상기 제1 전극과 접하고, 상기 제1 발광 소자의 타단은 상기 컨택 전극과 접하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극은 상기 제2 전극과 적어도 부분적으로 중첩하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 발광 소자는 상기 제2 전극과 적어도 부분적으로 중첩하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 배치된 보호층을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 전극은 상기 보호층 상에 직접 배치된 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 발광 소자는 상기 보호층 상에 직접 배치된 표시 장치.
  7. 제1 항에 있어서,
    상기 기판 상에 배치된 제3 전극; 및
    상기 제3 전극 상에 배치된 제2 발광 소자를 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 발광 소자의 일단은 상기 제3 전극과 접하고, 상기 제2 발광 소자의 타단은 상기 컨택 전극과 접하는 표시 장치.
  9. 제7 항에 있어서,
    상기 제1 전극과 상기 제3 전극은 동일한 층에 배치되는 표시 장치.
  10. 제7 항에 있어서,
    상기 컨택 전극은 상기 제3 전극을 둘러싸는 표시 장치.
  11. 제10 항에 있어서,
    상기 제3 전극은 상기 제2 전극과 중첩하는 표시 장치.
  12. 제7 항에 있어서,
    상기 컨택 전극은 상기 제1 전극과 상기 제3 전극 사이에 배치되는 표시 장치.
  13. 제12 항에 있어서,
    상기 컨택 전극은 상기 제2 전극과 중첩하는 표시 장치.
  14. 제7 항에 있어서,
    상기 제2 전극과 상기 제3 전극 사이에 배치된 보호층을 더 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제3 전극은 상기 보호층을 관통하는 컨택홀을 통해 상기 제2 전극과 접하는 표시 장치.
  16. 제7 항에 있어서,
    상기 제1 전극, 상기 제3 전극, 및 상기 컨택 전극 중 적어도 하나는 상기 제2 전극과 전기적으로 연결된 표시 장치.
  17. 제1 항에 있어서,
    상기 제1 전극 및 상기 컨택 전극을 직접 커버하는 절연층을 더 포함하는 표시 장치.
  18. 제1 항에 있어서,
    상기 제1 발광 소자는 반도체 코어, 및 상기 반도체 코어의 일측에 배치된 전극층을 포함하되,
    상기 전극층은 상기 제1 전극과 접하는 표시 장치.
  19. 제18 항에 있어서,
    상기 반도체 코어는 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하는 표시 장치.
  20. 제1 항에 있어서,
    상기 기판 상에 배치된 게이트 전극;
    상기 게이트 전극 상에 배치된 반도체층; 및
    상기 반도체층 상에 배치된 소스 전극 및 드레인 전극을 더 포함하되,
    상기 제2 전극은 상기 소스 전극 및 드레인 전극과 동일한 층에 배치되는 표시 장치.
KR1020200129606A 2020-10-07 2020-10-07 표시 장치 KR20220046740A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200129606A KR20220046740A (ko) 2020-10-07 2020-10-07 표시 장치
US17/356,323 US20220108979A1 (en) 2020-10-07 2021-06-23 Display device
CN202111148122.1A CN114300499A (zh) 2020-10-07 2021-09-29 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200129606A KR20220046740A (ko) 2020-10-07 2020-10-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20220046740A true KR20220046740A (ko) 2022-04-15

Family

ID=80931674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200129606A KR20220046740A (ko) 2020-10-07 2020-10-07 표시 장치

Country Status (3)

Country Link
US (1) US20220108979A1 (ko)
KR (1) KR20220046740A (ko)
CN (1) CN114300499A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782892B (zh) * 2010-03-12 2015-07-01 夏普株式会社 发光装置的制造方法、发光装置、照明装置、背光灯、液晶面板、显示装置、显示装置的制造方法、显示装置的驱动方法及液晶显示装置
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102621662B1 (ko) * 2017-01-09 2024-01-09 삼성디스플레이 주식회사 발광 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
CN114300499A (zh) 2022-04-08
US20220108979A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
US11967607B2 (en) Light-emitting device and display device comprising same
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
KR20220115713A (ko) 표시 장치
KR20210144989A (ko) 표시 장치
US20230230968A1 (en) Display device
KR20220031833A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20220046740A (ko) 표시 장치
KR20220033579A (ko) 표시 장치
KR20210078627A (ko) 표시장치 및 이의 제조방법
US11984548B2 (en) Display device
US20220084998A1 (en) Display device and method of manufacturing the same
US20220052108A1 (en) Display device and method of manufacturing the same
KR20220060619A (ko) 표시 장치
US20220392948A1 (en) Display device and method of manufacturing the same
KR102670809B1 (ko) 표시 장치 및 그의 제조 방법
US20230041072A1 (en) Display device
US20220238559A1 (en) Display device
KR20220113602A (ko) 표시 장치 및 그 제조 방법
KR20220049685A (ko) 표시 장치 및 그 제조 방법
KR20220091703A (ko) 표시 장치
KR20220138926A (ko) 표시 장치 및 그 제조 방법
KR20210142035A (ko) 표시 장치
KR20220135287A (ko) 표시 장치
KR20230121223A (ko) 표시 장치
KR20220097699A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination