KR20230121223A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230121223A
KR20230121223A KR1020220017683A KR20220017683A KR20230121223A KR 20230121223 A KR20230121223 A KR 20230121223A KR 1020220017683 A KR1020220017683 A KR 1020220017683A KR 20220017683 A KR20220017683 A KR 20220017683A KR 20230121223 A KR20230121223 A KR 20230121223A
Authority
KR
South Korea
Prior art keywords
electrode
alignment
light emitting
emitting element
connection electrode
Prior art date
Application number
KR1020220017683A
Other languages
English (en)
Inventor
홍성철
김경배
박도영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220017683A priority Critical patent/KR20230121223A/ko
Priority to US18/070,329 priority patent/US20230307583A1/en
Priority to CN202310144805.2A priority patent/CN116581140A/zh
Publication of KR20230121223A publication Critical patent/KR20230121223A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 개시의 일 실시예에 의하면, 화소들을 포함하는 표시 장치로서, 상기 화소들은, 베이스층 상에 배치된 정렬 전극들; 상기 정렬 전극들 상에 배치된 발광 소자; 및 상기 발광 소자와 전기적으로 연결된 연결 전극들; 을 포함하고, 상기 연결 전극들은 컨택부들을 통해 상기 정렬 전극들 중 일부와 전기적으로 연결되고, 상기 화소들 각각에서 정의되는 상기 컨택부들의 개수는 상기 정렬 전극들의 개수보다 적은, 표시 장치가 제공될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 개시의 일 과제는, 공정이 간소화되고, 전기적 신호에 대한 노이즈가 배선의 저항이 감소된, 표시 장치를 제공하는 것이다.
본 개시의 일 실시예에 의하면, 화소들을 포함하는 표시 장치로서, 상기 화소들은, 베이스층 상에 배치된 정렬 전극들; 상기 정렬 전극들 상에 배치된 발광 소자; 및 상기 발광 소자와 전기적으로 연결된 연결 전극들; 을 포함하고, 상기 연결 전극들은 컨택부들을 통해 상기 정렬 전극들 중 일부와 전기적으로 연결되고, 상기 화소들 각각에서 정의되는 상기 컨택부들의 개수는 상기 정렬 전극들의 개수보다 적은, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 연결 전극들은 애노드 연결 전극 및 캐소드 연결 전극을 포함하고, 상기 발광 소자는 상기 애노드 연결 전극과 상기 캐소드 연결 전극 사이에서 전기적으로 연결되고, 상기 정렬 전극들은 상기 애노드 연결 전극 또는 상기 캐소드 연결 전극 중 적어도 어느 하나와 전기적으로 연결되는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 애노드 연결 전극과 상기 캐소드 연결 전극은 서로 동일한 도전층을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 발광 소자가 빛을 발산할 때, 상기 정렬 전극들에는 상기 발광 소자가 빛을 발산하기 위한 애노드 신호 또는 캐소드 신호가 제공되는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 정렬 전극들은 제1 내지 제4 정렬 전극들, 및 루트 정렬 전극을 포함하고, 상기 루트 정렬 전극, 상기 제2 정렬 전극 및 상기 제3 정렬 전극은 일체로 형성되고, 서로 전기적으로 연결되는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 캐소드 연결 전극의 일부는 상기 루트 정렬 전극과 전기적으로 연결되고, 상기 캐소드 연결 전극의 다른 일부는 상기 제4 정렬 전극과 전기적으로 연결되는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제2 정렬 전극, 상기 제3 정렬 전극, 및 상기 제4 정렬 전극은 서로 전기적으로 연결되는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 발광 소자가 빛을 발산할 때, 상기 정렬 전극들은 플로팅 상태를 갖지 않는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 발광 소자가 빛을 발산할 때, 상기 정렬 전극들은 플로팅 상태를 갖음 없이, 상기 제1 정렬 전극에는 애노드 신호가 흐르고, 상기 제2 정렬 전극, 상기 제3 정렬 전극, 및 상기 제4 정렬 전극에는 캐소드 신호가 흐르는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 연결 전극들은 제1 연결 전극, 제2 연결 전극, 제3 연결 전극, 제4 연결 전극, 및 제4 연결 전극을 포함하고, 상기 정렬 전극들은 제1 정렬 전극, 제2 정렬 전극, 제3 정렬 전극, 및 제4 정렬 전극을 포함하고, 상기 발광 소자는 제1 발광 소자, 제2 발광 소자, 제3 발광 소자, 및 제4 발광 소자를 포함하고, 상기 제1 발광 소자는 상기 제1 연결 전극과 상기 제2 연결 전극 사이에 전기적으로 연결되고, 상기 제1 정렬 전극과 상기 제2 정렬 전극 사이에 정렬되고, 상기 제2 발광 소자는 상기 제2 연결 전극과 상기 제3 연결 전극 사이에 전기적으로 연결되고, 상기 제1 정렬 전극과 상기 제2 정렬 전극 사이에 정렬되고, 상기 제3 발광 소자는 상기 제3 연결 전극과 상기 제4 연결 전극 사이에 전기적으로 연결되고, 상기 제3 정렬 전극과 상기 제4 정렬 전극 사이에 정렬되고, 상기 제4 발광 소자는 상기 제4 연결 전극과 상기 제5 연결 전극 사이에 전기적으로 연결되고, 상기 제3 정렬 전극과 상기 제4 정렬 전극 사이에 정렬되는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 컨택부들은 제1 컨택부, 제2 컨택부, 및 제3 컨택부를 포함하고, 상기 제1 연결 전극은 상기 제1 컨택부를 통해 상기 제1 정렬 전극과 전기적으로 연결되고, 상기 제5 연결 전극은 상기 제2 컨택부를 통해 상기 제2 정렬 전극 및 상기 제3 정렬 전극과 전기적으로 연결되고, 상기 제3 컨택부를 통해 상기 제4 정렬 전극과 전기적으로 연결되고, 상기 발광 소자가 광을 발산하도록 상기 제1 연결 전극은 상기 발광 소자에 애노드 신호를 공급하고, 상기 제5 연결 전극은 상기 발광 소자에 캐소드 신호를 공급하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제5 연결 전극은 평면 상에서 볼 때, 상기 제2 컨택부 및 상기 제3 컨택부와 중첩하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제1 컨택부, 상기 제2 컨택부, 및 상기 제3 컨택부는 상기 제1 정렬 전극, 상기 제2 정렬 전극, 상기 제3 정렬 전극, 및 상기 제4 정렬 전극이 서로 인접한 방향을 따라 나란히 배열되는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 발광 소자가 광을 발산할 때, 상기 제1 연결 전극을 통해 제공되는 애노드 신호는 상기 발광 소자 및 상기 제1 정렬 전극에 공급되고, 상기 제5 연결 전극을 통해 제공되는 캐소드 신호는 상기 발광 소자 및 상기 제2 정렬 전극, 상기 제3 정렬 전극, 및 상기 제4 정렬 전극에 공급되는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제1 연결 전극과 상기 제5 연결 전극은 서로 동일한 도전층을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 제5 연결 전극은 상기 제4 정렬 전극과 전기적으로 분리된, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 발광 소자가 빛을 발산할 때, 상기 제1 정렬 전극에는 애노드 신호가 공급되고, 상기 제2 정렬 전극 및 상기 제3 정렬 전극에는 캐소드 신호가 공급되는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 정렬 전극들은 브릿지 정렬 전극을 포함하고, 상기 브릿지 정렬 전극은, 상기 제4 정렬 전극과 인접한 화소의 인접 정렬 전극을 서로 전기적으로 연결하는, 표시 장치가 제공될 수 있다.
실시예에 따라, 상기 발광 소자가 빛을 발산할 때, 상기 제1 정렬 전극 및 상기 제4 정렬 전극에는 애노드 신호가 공급되고, 상기 제2 정렬 전극 및 상기 제3 정렬 전극에는 캐소드 신호가 공급되는, 표시 장치가 제공될 수 있다.
본 개시의 일 실시예에 따르면, 베이스층 상에 배치된 정렬 전극들; 상기 정렬 전극들 사이에 배치된 발광 소자; 및 상기 발광 소자에 애노드 신호 또는 캐소드 신호를 공급하는 연결 전극들; 을 포함하고, 상기 발광 소자가 빛을 발산할 때, 상기 정렬 전극들은 플로팅 상태를 갖음 없이, 상기 애노드 신호 또는 상기 캐소드 신호를 공급받는, 표시 장치가 제공될 수 있다.
본 개시의 일 실시예에 의하면, 공정이 간소화되고, 전기적 신호에 대한 노이즈가 배선의 저항이 감소된, 표시 장치가 제공될 수 있다.
도 1은 일 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 2는 일 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4는 일 실시예에 따른 화소를 나타내는 회로도이다.
도 5 내지 도 8은 일 실시예에 따른 화소를 나타내는 평면도들이다.
도 9는 도 5의 A~A’에 따른 개략적인 단면도이다.
도 10은 도 5의 B~B’에 따른 개략적인 단면도이다.
도 11은 일 실시예에 따른 제1 내지 제3 화소들을 나타내는 단면도이다.
도 12는 일 실시예에 따른 화소의 단면도이다.
본 개시는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 개시를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 개시의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 개시는 표시 장치에 관한 것이다. 이하에서는 첨부된 도면들을 참조하여 실시예에 따른 표시 장치에 관하여 설명한다.
도 1은 일 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 2는 일 실시예에 따른 발광 소자를 나타내는 단면도이다. 도 1 및 도 2에서는 기둥형 발광 소자(LD)를 도시하였으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 발광 소자(LD)는 전극층(14)을 더 포함할 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상을 갖을 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 갖을 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 인접하여 배치될 수 있다. 예를 들어, 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)이 인접하여 배치되고, 발광 소자(LD)의 제2 단부(EP2)에는 제2 반도체층(13)이 인접하여 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 종횡비가 1보다 큰 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 한정되는 것은 아니다.
발광 소자(LD)는 나노미터 스케일 내지 마이크로미터 스케일(nanometer scME to micrometer scME) 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노미터 스케일 내지 마이크로미터 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 p형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 In-AlGaN, GaN, AlGaN, InGaN, 또는 AlN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제1 도전형 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질이 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치될 수 있다. 활성층(12)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(multi quantum well, MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 활성층(12)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등을 포함할 수 있으며, 이외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 제2 반도체층(13)은 n형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, 또는 AlN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 제2 반도체층(13)을 구성할 수 있다.
전극층(14)은 발광 소자(LD)의 제1 단부(EP1) 및/또는 제2 단부(EP2) 상에 배치될 수 있다. 도 2에서는 제1 반도체층(11) 상에 전극층(14)이 형성되는 경우를 예시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 제2 반도체층(13) 상에 별도의 전극층이 더 배치될 수 있다.
전극층(14)은 투명한 금속 또는 투명한 금속 산화물을 포함할 수 있다. 일 예로, 전극층(14)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 및 아연 주석 산화물(ZTO) 중 적어도 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 이와 같이, 전극층(14)이 투명한 금속 또는 투명한 금속 산화물로 이루어지는 경우, 발광 소자(LD)의 활성층(12)에서 생성된 광이 전극층(14)을 통과하여 발광 소자(LD)의 외부로 방출될 수 있다.
발광 소자(LD)의 표면 상에는 절연막(INF)이 제공될 수 있다. 절연막(INF)은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및/또는 전극층(14)의 표면 상에 직접 배치될 수 있다. 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 실시예에 따라, 절연막(INF)은 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에 인접한 전극층(14) 및/또는 제2 반도체층(13)의 측부를 노출할 수 있다.
절연막(INF)은 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(INF)은 발광 소자들(LD)의 표면 결함을 최소화하여 발광 소자들(LD)의 수명 및 발광 효율을 향상시킬 수 있다.
절연막(INF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 중 적어도 하나를 포함할 수 있다. 예를 들어, 절연막(INF)은 이중층으로 구성되며, 상기 이중층을 구성하는 각 층은 서로 상이한 물질을 포함할 수 있다. 일 예로, 절연막(INF)은 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 절연막(INF)은 생략될 수도 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 내에 발광 소자들(LD)을 배치하고, 발광 소자들(LD)을 각 화소의 광원으로 이용할 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되는 것은 아니다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3에서는 도 1 및 도 2의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 전자 장치의 일 예로서, 표시 장치, 특히 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다.
설명의 편의를 위해 도 3에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 스캔 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 3을 참조하면, 표시 패널(PNL) 및 이를 형성하기 위한 베이스층(BSL)은 영상을 표시하기 위한 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 화면을 구성할 수 있고, 비표시 영역(NDA)은 표시 영역(DA)을 제외한 나머지 영역일 수 있다.
표시 영역(DA)에는 화소 유닛(PXU)이 배치될 수 있다. 화소 유닛(PXU)은 제1 화소(PXL1), 제2 화소(PXL2) 및/또는 제3 화소(PXL3)를 포함할 수 있다. 이하에서는, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3) 중 적어도 하나의 화소를 임의로 지칭하거나 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL)" 또는 "화소들(PXL)"이라 하기로 한다.
화소들(PXL)은 스트라이프(stripe) 또는 펜타일(PENTILE™) 배열 구조 등에 따라 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 광을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는 제1 색의 광을 방출하는 제1 화소들(PXL1), 제2 색의 광을 방출하는 제2 화소들(PXL2), 및 제3 색의 광을 방출하는 제3 화소들(PXL3)이 배열될 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 소정 색의 광을 방출하는 화소일 수 있다. 실시예에 따라, 제1 화소(PXL1)는 적색의 광을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 광을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 광을 방출하는 청색 화소일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 서로 동일한 색의 광을 방출하는 발광 소자들을 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 컬러 변환층 및/또는 컬러 필터층을 포함함으로써, 각각 제1 색, 제2 색, 및 제3 색의 광을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 각각 제1 색의 발광 소자, 제2 색의 발광 소자, 및 제3 색의 발광 소자를 광원으로 구비함으로써, 각각 제1 색, 제2 색, 및 제3 색의 광을 방출할 수도 있다. 다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 즉, 각각의 화소(PXL)가 방출하는 광의 색은 다양하게 변경될 수 있다.
화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 일 실시예에서, 상기 광원은 도 1 및 도 2의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 발광 소자(LD), 일 예로, 나노미터 스케일 내지 마이크로미터 스케일 정도로 작은 크기를 가지는 초소형 기둥형 발광 소자들(LD)을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 종류의 발광 소자(LD)가 화소(PXL)의 광원으로 이용될 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 4는 일 실시예에 따른 화소를 나타내는 회로도이다.
도 4에 도시된 화소(PXL)는 도 3의 표시 패널(PNL)에 구비된 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3) 중 어느 하나일 수 있다. 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 4를 참조하면, 화소(PXL)는 각각 데이터 신호에 대응하는 휘도의 빛을 생성하기 위한 발광부(EMU) 및 발광부(EMU)를 구동하기 위한 화소 회로(PXC)를 더 포함할 수 있다.
화소 회로(PXC)는 제1 전원(VDD)과 발광부(EMU)의 사이에 연결될 수 있다. 또한, 화소 회로(PXC)는 해당 화소(PXL)의 주사선(SL) 및 데이터선(DL)에 연결되어, 주사선(SL) 및 데이터선(DL)으로부터 공급되는 주사 신호 및 데이터 신호에 대응하여 발광부(EMU)의 동작을 제어할 수 있다. 또한, 화소 회로(PXC)는 센싱 신호선(SSL) 및 센싱선(SENL)에 선택적으로 더 연결될 수 있다.
화소 회로(PXC)는 적어도 하나의 트랜지스터 및 커패시터를 포함할 수 있다. 예를 들어, 화소 회로(PXC)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(M1)는 제1 전원(VDD)과 제1 연결 전극(ELT1) 사이에 연결될 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(M1)는 제1 노드(N1)의 전압에 대응하여 발광부(EMU)로 공급되는 구동 전류를 제어할 수 있다. 즉, 제1 트랜지스터(M1)는 화소(PXL)의 구동 전류를 제어하는 구동 트랜지스터일 수 있다.
일 실시예에서, 제1 트랜지스터(M1)는 하부 도전층(BML)("하부 전극", "백 게이트 전극" 또는 "하부 차광층"이라고도 함)을 선택적으로 포함할 수 있다. 제1 트랜지스터(M1)의 게이트 전극과 하부 도전층(BML)은 절연층을 사이에 두고 서로 중첩될 수 있다. 일 실시예에서, 하부 도전층(BML)은 제1 트랜지스터(M1)의 일 전극, 일 예로 소스 또는 드레인 전극에 연결될 수 있다.
제1 트랜지스터(M1)가 하부 도전층(BML)을 포함하는 경우, 화소(PXL) 구동 시에 제1 트랜지스터(M1)의 하부 도전층(BML)에 백-바이어싱 전압을 인가하여 제1 트랜지스터(M1)의 문턱 전압을 음의 방향 또는 양의 방향으로 이동시키는 백-바이어싱 기술(또는, 싱크(sync) 기술)을 적용할 수 있다. 일 예로, 하부 도전층(BML)을 제1 트랜지스터(M1)의 소스 전극에 연결하여 소스-싱크 기술을 적용함으로써, 제1 트랜지스터(M1)의 문턱 전압을 음의 방향 또는 양의 방향으로 이동시킬 수 있다. 또한, 제1 트랜지스터(M1)의 채널을 구성하는 반도체 패턴의 하부에 하부 도전층(BML)을 배치할 경우, 하부 도전층(BML)이 차광 패턴의 역할을 하면서 제1 트랜지스터(M1)의 동작 특성을 안정화할 수 있다. 다만, 하부 도전층(BML)의 기능 및/또는 활용 방식이 이에 제한되는 것은 아니다.
제2 트랜지스터(M2)는 데이터선(DL)과 제1 노드(N1)의 사이에 연결될 수 있다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 주사선(SL)에 연결될 수 있다. 제2 트랜지스터(M2)는 주사선(SL)으로부터 게이트-온 전압(일 예로, 하이 레벨 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터선(DL)과 제1 노드(N1)를 연결할 수 있다.
각각의 프레임 기간마다 해당 프레임의 데이터 신호가 데이터선(DL)으로 공급되고, 상기 데이터 신호는 게이트-온 전압의 주사 신호가 공급되는 기간 동안 턴-온된 제2 트랜지스터(M2)를 통해 제1 노드(N1)로 전달될 수 있다. 즉, 제2 트랜지스터(M2)는 각각의 데이터 신호를 화소(PXL)의 내부로 전달하기 위한 스위칭 트랜지스터일 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 노드(N1)에 연결되고, 다른 전극은 제1 트랜지스터(M1)의 제2 전극에 연결될 수 있다. 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전할 수 있다.
제3 트랜지스터(M3)는 제1 연결 전극(ELT1)(또는, 제1 트랜지스터(M1)의 제2 전극)과 센싱선(SENL)의 사이에 연결될 수 있다. 제3 트랜지스터(M3)의 게이트 전극은 센싱 신호선(SSL)에 연결될 수 있다. 제3 트랜지스터(M3)는 센싱 신호선(SSL)에 공급되는 센싱 신호에 따라 제1 연결 전극(ELT1)에 인가된 전압 값을 센싱선(SENL)으로 전달할 수 있다. 센싱선(SENL)을 통해 전달된 전압 값은 외부 회로(일 예로, 타이밍 제어부)에 제공될 수 있고, 상기 외부 회로는 제공된 전압 값에 기초하여 각 화소(PXL)의 특성 정보(예컨대, 제1 트랜지스터(M1)의 문턱 전압 등)를 추출할 수 있다. 추출된 특성 정보는 화소들(PXL) 사이의 특성 편차가 보상되도록 영상 데이터를 변환하는 데에 이용될 수 있다.
한편, 도 4에서는 화소 회로(PXC)에 포함되는 트랜지스터들을 모두 n형 트랜지스터들로 도시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 제1, 제2 및 제3 트랜지스터들(M1, M2, M3) 중 적어도 하나는 p형 트랜지스터로 변경될 수도 있다.
또한, 화소(PXL)의 구조 및 구동 방식은 다양하게 변경될 수 있다. 예를 들어, 화소 회로(PXC)는 도 4에 도시된 실시예 외에도, 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다.
일 예로, 화소 회로(PXC)는 제3 트랜지스터(M3)를 포함하지 않을 수 있다. 또한, 화소 회로(PXC)는 제1 트랜지스터(M1)의 문턱 전압 등을 보상하기 위한 보상 트랜지스터, 제1 노드(N1) 및/또는 제1 연결 전극(ELT1)의 전압을 초기화하기 위한 초기화 트랜지스터, 발광부(EMU)로 구동 전류가 공급되는 기간을 제어하기 위한 발광 제어 트랜지스터, 및/또는 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 더 포함할 수도 있다.
발광부(EMU)는 제1 전원(VDD)과 제2 전원(VSS)의 사이에 연결된 적어도 하나의 발광 소자(LD), 일 예로, 복수의 발광 소자들(LD)을 포함할 수 있다.
예를 들어, 발광부(EMU)는 화소 회로(PXC) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 연결되는 제1 연결 전극(ELT1), 제2 전원선(PL2)을 통해 제2 전원(VSS)에 연결되는 제5 연결 전극(ELT5), 및 제1 및 제5 연결 전극들(ELT1, ELT5)의 사이에 연결된 복수의 발광 소자들(LD)을 포함할 수 있다.
제1 전원(VDD)과 제2 전원(VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다.
일 실시예에서, 발광부(EMU)는 적어도 하나의 직렬 단을 포함할 수 있다. 각각의 직렬 단은, 한 쌍의 전극들(일 예로, 두 개의 전극들)과, 상기 한 쌍의 전극들의 사이에 순방향으로 연결된 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 여기서, 발광부(EMU)를 구성하는 직렬 단의 개수, 및 각각의 직렬 단을 구성하는 발광 소자들(LD)의 개수가 특별히 한정되지는 않는다. 일 예로, 각각의 직렬 단을 구성하는 발광 소자들(LD)의 개수는 서로 동일하거나 상이할 수 있으며, 상기 발광 소자들(LD)의 개수가 특별히 한정되지는 않는다.
예를 들어, 발광부(EMU)는 적어도 하나의 제1 발광 소자(LD1)를 포함하는 제1 직렬 단, 적어도 하나의 제2 발광 소자(LD2)를 포함하는 제2 직렬 단, 적어도 하나의 제3 발광 소자(LD3)를 포함하는 제3 직렬 단, 및 적어도 하나의 제4 발광 소자(LD4)를 포함하는 제4 직렬 단을 포함할 수 있다.
제1 직렬 단은 제1 연결 전극(ELT1) 및 제2 연결 전극(ELT2)과, 제1 및 제2 연결 전극들(ELT1, ELT2)의 사이에 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함할 수 있다. 각각의 제1 발광 소자(LD1)는 제1 및 제2 연결 전극들(ELT1, ELT2)의 사이에 순방향으로 연결될 수 있다. 예를 들어, 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 연결 전극(ELT1)에 연결되고, 제1 발광 소자(LD1)의 제2 단부(EP2)는 제2 연결 전극(ELT2)에 연결될 수 있다.
제2 직렬 단은 제2 연결 전극(ELT2) 및 제3 연결 전극(ELT3)과, 제2 및 제3 연결 전극들(ELT2, ELT3)의 사이에 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함할 수 있다. 각각의 제2 발광 소자(LD2)는 제2 및 제3 연결 전극들(ELT2, ELT3)의 사이에 순방향으로 연결될 수 있다. 예를 들어, 제2 발광 소자(LD2)의 제1 단부(EP1)는 제2 연결 전극(ELT2)에 연결되고, 제2 발광 소자(LD2)의 제2 단부(EP2)는 제3 연결 전극(ELT3)에 연결될 수 있다.
제3 직렬 단은 제3 연결 전극(ELT3) 및 제4 연결 전극(ELT4)과, 제3 및 제4 연결 전극들(ELT3, ELT4)의 사이에 연결된 적어도 하나의 제3 발광 소자(LD3)를 포함할 수 있다. 각각의 제3 발광 소자(LD3)는 제3 및 제4 연결 전극들(ELT3, ELT4)의 사이에 순방향으로 연결될 수 있다. 예를 들어, 제3 발광 소자(LD3)의 제1 단부(EP1)는 제3 연결 전극(ELT3)에 연결되고, 제3 발광 소자(LD3)의 제2 단부(EP2)는 제4 연결 전극(ELT4)에 연결될 수 있다.
제4 직렬 단은 제4 연결 전극(ELT4) 및 제5 연결 전극(ELT5)과, 제4 및 제5 연결 전극들(ELT4, ELT5)의 사이에 연결된 적어도 하나의 제4 발광 소자(LD4)를 포함할 수 있다. 각각의 제4 발광 소자(LD4)는 제4 및 제5 연결 전극들(ELT4, ELT5)의 사이에 순방향으로 연결될 수 있다. 예를 들어, 제4 발광 소자(LD4)의 제1 단부(EP1)는 제4 연결 전극(ELT4)에 연결되고, 제4 발광 소자(LD4)의 제2 단부(EP2)는 제5 연결 전극(ELT5)에 연결될 수 있다.
발광부(EMU)의 첫 번째 전극, 일 예로 제1 연결 전극(ELT1)은 발광부(EMU)의 애노드 연결 전극(ELTA)일 수 있다. 발광부(EMU)의 마지막 전극, 일 예로 제5 연결 전극(ELT5)은 발광부(EMU)의 캐소드 전극(ELTC)일 수 있다. 즉, 발광 소자들(LD)은 애노드 연결 전극(ELTA)과 캐소드 연결 전극(ELTC) 사이에 전기적으로 연결될 수 있다.
발광부(EMU)의 나머지 전극, 일 예로, 제2 연결 전극(ELT2), 제3 연결 전극(ELT3) 및/또는 제4 연결 전극(ELT4)은 각각의 중간 전극을 구성할 수 있다. 예를 들어, 제2 연결 전극(ELT2)은 제1 중간 전극(IET1)을 구성하고, 제3 연결 전극(ELT3)은 제2 중간 전극(IET2)을 구성하며, 제4 연결 전극(ELT4)은 제3 중간 전극(IET3)을 구성할 수 있다.
발광 소자들(LD)을 직/병렬 구조로 연결할 경우, 동일 개수의 발광 소자들(LD)을 병렬로만 연결하는 경우에 비해 전력 효율을 향상시킬 수 있다. 또한, 발광 소자들(LD)을 직/병렬 구조로 연결한 화소(PXL)에서는 일부의 직렬 단에서 쇼트 결함 등이 발생하더라도 나머지 직렬 단의 발광 소자들(LD)을 통해 소정의 휘도를 표현할 수 있으므로 화소(PXL)의 암점 불량 가능성을 낮출 수 있다. 다만, 본 개시가 이에 반드시 제한되는 것은 아니며, 발광 소자들(LD)을 직렬로만 연결하여 발광부(EMU)를 구성하거나, 병렬로만 연결하여 발광부(EMU)를 구성할 수도 있다.
발광 소자들(LD)은 각각 적어도 하나의 전극(일 예로, 제1 연결 전극(ELT1)), 화소 회로(PXC) 및/또는 제1 전원선(PL1) 등을 경유하여 제1 전원(VDD)에 연결되는 제1 단부(EP1)(일 예로, p형 단부)와, 적어도 하나의 다른 전극(일 예로, 제5 연결 전극(ELT5)) 및 제2 전원선(PL2) 등을 경유하여 제2 전원(VSS)에 연결되는 제2 단부(EP2)(일 예로, n형 단부)를 포함할 수 있다. 즉, 발광 소자들(LD)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에 순방향으로 연결될 수 있다. 순방향으로 연결된 발광 소자들(LD)은 발광부(EMU)의 유효 광원들을 구성할 수 있다.
발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 구동 전류가 공급될 때 상기 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임에서 표현할 계조 값에 대응하는 구동 전류를 발광부(EMU)로 공급할 수 있다. 이에 따라, 발광 소자들(LD)이 구동 전류에 상응하는 휘도로 발광하면서, 발광부(EMU)가 구동 전류에 대응하는 휘도를 표현할 수 있게 된다.
도 5 내지 도 8은 일 실시예에 따른 화소를 나타내는 평면도들이다. 도 6은 도 5의 EA1 영역의 확대도일 수 있다. 도 5 및 도 6은 제1 실시예에 따른 화소(PXL)를 개략적으로 나타낸 도면들일 수 있다. 도 7은 제2 실시예에 따른 화소(PXL)를 개략적으로 나타낸 도면일 수 있다. 도 8은 제3 실시예에 따른 화소(PXL)를 개략적으로 나타낸 도면일 수 있다.
도 9는 도 5의 A~A'에 따른 개략적인 단면도이다. 도 10은 도 5의 B~B'에 따른 개략적인 단면도이다.
일 예로, 도 5 내지 도 10은 화소 유닛(PXU)을 형성하는 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 중 어느 하나일 수 있으며, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
또한, 도 5, 도 7, 및 도 8에서는 각각의 화소(PXL)가 도 4에 도시된 바와 같이, 4개의 직렬 단에 배치된 발광 소자들(LD)을 포함하는 실시예를 개시하나, 각 화소(PXL)의 직렬 단의 개수는 실시예에 따라 다양하게 변경될 수도 있다.
이하에서, 제1 내지 제4 발광 소자들(LD1, LD2, LD3, LD4) 중 하나 이상의 발광 소자를 임의로 지칭하거나, 두 종류 이상의 발광 소자들을 포괄적으로 지칭할 때, "발광 소자(LD)" 또는 "발광 소자들(LD)"이라 하기로 한다.
또한, 제1 내지 제4 정렬 전극들(AEL1, AEL2, AEL3, AEL4)을 비롯한 정렬 전극들 중 적어도 하나의 정렬 전극을 임의로 지칭할 때, "정렬 전극(AEL)" 또는 "정렬 전극들(AEL)"이라 하고, 제1 내지 제5 연결 전극들(ELT1, ELT2, ELT3, ELT4, ELT5)을 비롯한 전극들 중 적어도 하나의 전극을 임의로 지칭할 때, "연결 전극(ELT)" 또는 "연결 전극들(ELT)"이라 하기로 한다.
먼저 도 5 및 도 6을 참조하여, 제1 실시예에 따른 화소(PXL)에 관하여 설명한다.
도 5를 참조하면, 화소(PXL)는 각각 발광 영역(EA)과 비발광 영역(NEA)을 포함할 수 있다. 발광 영역(EA)은 발광 소자들(LD)을 포함하여 빛을 방출할 수 있는 영역일 수 있다. 비발광 영역(NEA)은 발광 영역(EA)을 둘러싸도록 배치될 수 있다. 비발광 영역(NEA)은 발광 영역(EA)을 둘러싸는 제1 뱅크(BNK1)가 제공되는 영역일 수 있다. 제1 뱅크(BNK1)는 비발광 영역(NEA)에 제공되어 발광 영역(EA)을 적어도 부분적으로 둘러싸도록 배치될 수 있다.
제1 뱅크(BNK1)는 발광 영역(EA)과 중첩하는 개구부를 형성할 수 있다. 제1 뱅크(BNK1)의 개구부는 각 화소들(PXL)에 발광 소자들(LD)을 공급하는 단계에서 발광 소자들(LD)이 제공될 수 있는 공간을 제공할 수 있다. 예를 들어, 제1 뱅크(BNK1)의 개구부에 의해 구획된 공간에 원하는 종류 및/또는 양의 발광 소자 잉크를 공급할 수 있다. 여기서, 발광 소자 잉크는 발광 소자들(LD)과 용매를 포함할 수 있다.
제1 뱅크(BNK1)는 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 뱅크(BNK1)는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
실시예에 따라, 제1 뱅크(BNK1)는 적어도 하나의 차광성 및/또는 반사성 물질을 포함할 수 있다. 이에 따라 인접한 화소들(PXL)의 사이에서 빛샘을 방지할 수 있다. 예를 들어, 제1 뱅크(BNK1)는 블랙 피그먼트를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
화소(PXL)는 각각 격벽들(WL), 정렬 전극들(AEL), 발광 소자들(LD), 및 연결 전극들(ELT)을 포함할 수 있다.
격벽들(WL)은 적어도 발광 영역(EA)에 제공될 수 있다. 격벽들(WL)은 비발광 영역(NEA)에 적어도 부분적으로 배치될 수도 있다. 격벽들(WL)은 제2 방향(DR2)을 따라 연장하며, 제1 방향(DR1)을 따라 서로 이격될 수 있다.
격벽들(WL)은 각각 적어도 발광 영역(EA)에서 적어도 하나의 정렬 전극들(AEL)과 부분적으로 중첩될 수 있다. 예를 들어, 격벽들(WL)은 정렬 전극들(AEL)의 하부에 제공될 수 있다. 격벽들(WL)이 정렬 전극들(AEL)의 하부에 제공됨에 따라, 격벽들(WL)이 형성된 영역에서 정렬 전극들(AEL)이 화소(PXL)의 상부 방향 즉, 제3 방향(DR3)으로 돌출될 수 있다. 격벽들(WL) 및/또는 정렬 전극들(AEL)이 반사성 물질을 포함할 경우, 발광 소자들(LD)의 주변에 반사성의 벽 구조물이 형성될 수 있다. 이에 따라, 발광 소자들(LD)로부터 방출된 빛이 화소(PXL)의 상부 방향(일 예로, 소정의 시야각 범위를 포함한 표시 패널(PNL)의 전면 방향)으로 방출될 수 있으므로, 표시 패널(PNL)의 출광 효율을 향상시킬 수 있다.
정렬 전극들(AEL)은 베이스층(도 9의 'BSL' 참조) 상에 배치될 수 있다. 정렬 전극들(AEL)은 발광 영역(EA)에 제공될 수 있다. 정렬 전극들(AEL)은 제2 방향(DR2)으로 연장할 수 있다. 정렬 전극들(AEL)은 제1 방향(DR1)을 따라 서로 이격될 수 있다. 예를 들어, 정렬 전극들(AEL)은 제1 방향(DR1)을 따라 순차적으로 배열된 제1 정렬 전극(AEL1), 제2 정렬 전극(AEL2), 제3 정렬 전극(AEL3), 및 제4 정렬 전극(AEL4)을 포함할 수 있다. 실시예에 따라, 정렬 전극들(AEL)은 루트 정렬 전극(REL)을 더 포함할 수 있다.
정렬 전극들(AEL)은 발광 소자(LD)의 정렬 단계에서 서로 다른 전기적 신호들을 공급받을 수 있다. 예를 들어, 제1 정렬 전극(AEL1)은 제1 정렬 신호를 공급받으며, 제2 정렬 전극(AEL2)은 제2 정렬 신호를 공급받을 수 있다. 제3 정렬 전극(AEL3)은 제2 정렬 신호를 공급받으며, 제4 정렬 전극(AEL4)은 제1 정렬 신호를 공급받을 수 있다.
실시예에 따르면, 제1 정렬 신호와 제2 정렬 신호는 서로 다른 파형, 전위, 및/또는 위상을 갖을 수 있다. 이에 따라, 발광 소자들(LD)을 정렬하기 위하여, 제1 정렬 전극(AEL1)과 제2 정렬 전극(AEL2) 사이에 전계가 형성되어, 발광 소자들(LD)은 제1 정렬 전극(AEL1)과 제2 정렬 전극(AEL2) 사이에 정렬될 수 있다. 그리고 발광 소자들(LD)을 정렬하기 위하여, 제3 정렬 전극(AEL3)과 제4 정렬 전극(AEL4) 사이에 전계가 형성되어, 발광 소자들(LD)은 제3 정렬 전극(AEL3)과 제4 정렬 전극(AEL4) 사이에 정렬될 수 있다. 실시예에 따라, 제1 정렬 신호는 교류 전압이며, 제2 정렬 신호는 그라운드 전압일 수 있다. 다만, 본 개시가 전술된 예시에 한정되는 것은 아니다.
실시예에 따르면, 정렬 전극들(AEL)은 컨택홀(CH)을 통해 타 배선과 전기적으로 연결될 수 있다. 컨택홀(CH)은 제1 내지 제4 컨택홀들(CH1~CH4)을 포함할 수 있다. 예를 들어, 제1 정렬 전극(AEL1)은 제1 컨택홀(CH1)을 통해 제1 전원(VDD)을 공급하는 제1 전원선(PL1)과 전기적으로 연결될 수 있다. 루트 정렬 전극(REL)은 제2 컨택홀(CH2)을 통해 제2 전원(VSS)을 공급하는 제2 전원선(PL2)과 전기적으로 연결될 수 있다. 한편, 오픈 영역(OPA)에 의해 제4 정렬 전극(AEL4)과 분리된 정렬 전극(AEL)의 일부는 제3 컨택홀(CH3)을 통해 타 배선과 전기적으로 연결될 수 있다. 정렬 전극(AEL)의 또 다른 일부인 제1 정렬 전극(AEL1')은 제4 컨택홀(CH4)을 통해 타 배선과 전기적으로 연결될 수 있다.
실시예에 따르면, 루트 정렬 전극(REL)은 제2 정렬 전극(AEL2) 및 제3 정렬 전극(AEL3)과 일체로 형성될 수 있다. (도 6 참조) 루트 정렬 전극(REL)은 제2 정렬 전극(AEL2) 및 제3 정렬 전극(AEL3)과 물리적으로 연결될 수 있다. 이 경우, 제2 정렬 전극(AEL2)과 제3 정렬 전극(AEL3)이 서로 일체로 형성되며, 인접하여 배치된 루트 정렬 전극(REL)과 물리적으로 연결(서로 인접한 화소들(PXL) 각각의 제2 정렬 전극(AEL2) 및 제3 정렬 전극(AEL3)은 서로 연결)되는 바, 제2 정렬 전극(AEL2) 및 제3 정렬 전극(AEL3)을 포함한 전극들의 저항이 감소될 수 있다.
실시예에 따르면, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)을 개별적으로 구동하기 위해서, 정렬 전극들(AEL)의 일부는 절단될 수 있다. 정렬 전극들(AEL)의 일부를 식각하여 정렬 전극들(AEL)의 일부가 제거될 수 있고, 오픈 영역(OPA)이 형성될 수 있다. 이에 따라, 화소(PXL) 중 하나의 제1 정렬 전극(AEL1)과 인접한 화소(PXL)의 제1 정렬 전극(AEL1')은 오픈 영역(OPA)에 의해 분리될 수 있다. 또한 화소(PXL) 중 하나의 제4 정렬 전극(AEL4)은 인접한 화소(PXL)의 타 전극과 오픈 영역(OPA)에 의해 분리될 수 있다. 전술한 바와 같이, 오픈 영역(OPA)을 형성하기 위한 식각 공정을 진행할 때, 제2 정렬 전극(AEL2) 및 제3 정렬 전극(AEL3)은 절단되지 않을 수 있음은 물론이다.
실시예에 다르면, 정렬 전극들(AEL)은 애노드 연결 전극(ELTA)과 캐소드 연결 전극(ELTC) 중 적어도 어느 하나와 전기적으로 연결될 수 있다. 예를 들어, 제1 정렬 전극(AEL1)은 제1 컨택부(CNT1)를 통해 제1 연결 전극(ELT1)에 전기적으로 연결될 수 있다. 제2 및 제3 정렬 전극(AEL2, AEL3)은 루트 정렬 전극(REL) 및 제2 컨택부(CNT2)를 통해 제5 연결 전극(ELT5)에 전기적으로 연결될 수 있다. 제4 정렬 전극(AEL4)은 제3 컨택부(CNT3)를 통해 제5 연결 전극(ELT5)에 전기적으로 연결될 수 있다.
발광 소자들(LD)은 정렬 전극들(AEL) 상에 배치될 수 있다. 발광 소자들(LD)은 각각 발광 영역(EA)에서 정렬 전극들(AEL) 사이에 정렬될 수 있다.
발광 소자들(LD)은 연결 전극들(ELT)과 전기적으로 연결될 수 있다. 발광 소자들(LD)은 각각 한 쌍의 연결 전극들(ELT)의 사이에 전기적으로 연결될 수 있다.
발광 소자들(LD)은 각각 발광 영역(EA)에서 한 쌍의 정렬 전극들(AEL) 사이에 정렬될 수 있다. 또한, 발광 소자들(LD)은 각각 한 쌍의 연결 전극들(ELT)의 사이에 전기적으로 연결될 수 있다. 예를 들어, 전술한 바와 같이, 발광 소자들(LD)은 애노드 연결 전극(ELTA)(본 실시예에서 제1 연결 전극(ELT1))과 캐소드 연결 전극(ELTC)(본 실시예에서 제5 연결 전극(ELT5)) 사이에서 전기적으로 연결될 수 있다.
제1 발광 소자(LD1)는 제1 및 제2 정렬 전극들(AEL1, AEL2) 사이에 정렬될 수 있다. 제1 발광 소자(LD1)는 제1 및 제2 연결 전극들(ELT1, ELT2)의 사이에 전기적으로 연결될 수 있다. 일 예로, 제1 발광 소자(LD1)는 제1 및 제2 정렬 전극들(AEL1, AEL2)의 제1 영역(일 예로, 하단 영역)에 정렬되며, 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 연결 전극(ELT1)과 전기적으로 연결되고, 제1 발광 소자(LD1)의 제2 단부(EP2)는 제2 연결 전극(ELT2)과 전기적으로 연결될 수 있다.
제2 발광 소자(LD2)는 제1 및 제2 정렬 전극들(AEL1, AEL2) 사이에 정렬될 수 있다. 제2 발광 소자(LD2)는 제2 및 제3 연결 전극들(ELT2, ELT3)의 사이에 전기적으로 연결될 수 있다. 일 예로, 제2 발광 소자(LD2)는 제1 및 제2 정렬 전극들(AEL1, AEL2)의 제2 영역(일 예로, 상단 영역)에 정렬되며, 제2 발광 소자(LD2)의 제1 단부(EP1)는 제2 연결 전극(ELT2)과 전기적으로 연결되고, 제2 발광 소자(LD2)의 제2 단부(EP2)는 제3 연결 전극(ELT3)과 전기적으로 연결될 수 있다.
제3 발광 소자(LD3)는 제3 및 제4 정렬 전극들(AEL3, AEL4)의 사이에 정렬될 수 있다. 제3 발광 소자(LD3)는 제3 및 제4 연결 전극들(ELT3, ELT4)의 사이에 전기적으로 연결될 수 있다. 일 예로, 제3 발광 소자(LD3)는 제3 및 제4 정렬 전극들(AEL3, AEL4)의 제1 영역(일 예로, 상단 영역)에 정렬되며, 제3 발광 소자(LD3)의 제1 단부(EP1)는 제3 연결 전극(ELT3)과 전기적으로 연결되고, 제3 발광 소자(LD3)의 제2 단부(EP2)는 제4 연결 전극(ELT4)과 전기적으로 연결될 수 있다.
제4 발광 소자(LD4)는 제3 및 제4 정렬 전극들(AEL3, AEL4)의 사이 에 정렬될 수 있다. 제4 발광 소자(LD4)는 제4 및 제5 연결 전극들(ELT4, ELT5)의 사이에 전기적으로 연결될 수 있다. 일 예로, 제4 발광 소자(LD4)는 제3 및 제4 정렬 전극들(AEL3, AEL4)의 제2 영역(일 예로, 하단 영역)에 정렬되며, 제4 발광 소자(LD4)의 제1 단부(EP1)는 제4 연결 전극(ELT4)과 전기적으로 연결되고, 제4 발광 소자(LD4)의 제2 단부(EP2)는 제5 연결 전극(ELT5)과 전기적으로 연결될 수 있다.
일 예로, 발광 영역(EA)의 좌측 하단 영역에는 제1 발광 소자(LD1)가 위치하고, 발광 영역(EA)의 좌측 상단 영역에는 제2 발광 소자(LD2)가 위치할 수 있다. 발광 영역(EA)의 우측 상단 영역에는 제3 발광 소자(LD3)가 위치하고, 발광 영역(EA)의 우측 하단 영역에는 제4 발광 소자(LD4)가 위치할 수 있다. 다만, 발광 소자들(LD)의 배열 및/또는 연결 구조 등은 발광부(EMU)의 구조 및/또는 직렬 단의 개수 등에 따라 다양하게 변경될 수 있다.
연결 전극들(ELT)은 각각 적어도 발광 영역(EA)에 제공되며, 적어도 하나의 정렬 전극들(AEL), 및/또는 발광 소자(LD)와 중첩되도록 배치될 수 있다. 예를 들어, 연결 전극들(ELT)은 각각 발광 소자들(LD)과 중첩되도록 발광 소자들(LD) 상에 형성되어, 발광 소자들(LD)과 전기적으로 연결될 수 있다.
실시예에 따르면, 연결 전극들(ELT)은 컨택부들(CNT)을 통해 정렬 전극들(AEL) 중 일부와 전기적으로 연결될 수 있다.
제1 연결 전극(ELT1)은 제1 발광 소자들(LD1)의 제1 단부들(EP1) 상에 배치되어, 제1 발광 소자들(LD1)의 제1 단부들(EP1)과 전기적으로 연결될 수 있다.
제2 연결 전극(ELT2)은 제1 발광 소자들(LD1)의 제2 단부들(EP2) 상에 배치되어, 제1 발광 소자들(LD1)의 제2 단부들(EP2)과 전기적으로 연결될 수 있다. 또한, 제2 연결 전극(ELT2)은 제2 발광 소자들(LD2)의 제1 단부들(EP1) 상에 배치되어, 제2 발광 소자들(LD2)의 제1 단부들(EP1)과 전기적으로 연결될 수 있다. 예를 들어, 제2 연결 전극(ELT2)은 발광 영역(EA)에서 제1 발광 소자들(LD1)의 제2 단부들(EP2) 및 제2 발광 소자들(LD2)의 제1 단부들(EP1)을 전기적으로 연결할 수 있다. 이를 위해, 제2 연결 전극(ELT2)은 굴곡된 형상을 가질 수 있다. 예를 들어, 제2 연결 전극(ELT2)은 적어도 하나의 제1 발광 소자(LD1)가 배열되는 영역과 적어도 하나의 제2 발광 소자(LD2)가 배열되는 영역의 경계에서, 꺾이거나 구부러진 구조를 가질 수 있다.
제3 연결 전극(ELT3)은 제2 발광 소자들(LD2)의 제2 단부들(EP2) 상에 배치되어, 제2 발광 소자들(LD2)의 제2 단부들(EP2)과 전기적으로 연결될 수 있다. 또한, 제3 연결 전극(ELT3)은 제3 발광 소자들(LD3)의 제1 단부들(EP1) 상에 배치되어, 제3 발광 소자들(LD3)의 제1 단부들(EP1)과 전기적으로 연결될 수 있다. 예를 들어, 제3 연결 전극(ELT3)은 발광 영역(EA)에서 제2 발광 소자들(LD2)의 제2 단부들(EP2) 및 제3 발광 소자들(LD3)의 제1 단부들(EP1)을 전기적으로 연결할 수 있다. 이를 위해, 제3 연결 전극(ELT3)은 굴곡된 형상을 가질 수 있다. 예를 들어, 제3 연결 전극(ELT3)은 적어도 하나의 제2 발광 소자(LD2)가 배열되는 영역과 적어도 하나의 제3 발광 소자(LD3)가 배열되는 영역의 경계에서, 꺾이거나 구부러진 구조를 가질 수 있다.
제4 연결 전극(ELT4)은 제3 발광 소자들(LD3)의 제2 단부들(EP2) 상에 배치되어, 제3 발광 소자들(LD3)의 제2 단부들(EP2)과 전기적으로 연결될 수 있다. 또한, 제4 연결 전극(ELT4)은 제4 발광 소자들(LD4)의 제1 단부들(EP1) 상에 배치되어, 제4 발광 소자들(LD4)의 제1 단부들(EP1)과 전기적으로 연결될 수 있다. 예를 들어, 제4 연결 전극(ELT4)은 발광 영역(EA)에서 제3 발광 소자들(LD3)의 제2 단부들(EP2) 및 제4 발광 소자들(LD4)의 제1 단부들(EP1)을 전기적으로 연결할 수 있다. 이를 위해, 제4 연결 전극(ELT4)은 굴곡된 형상을 가질 수 있다. 예를 들어, 제4 연결 전극(ELT4)은 적어도 하나의 제3 발광 소자(LD3)가 배열되는 영역과 적어도 하나의 제4 발광 소자(LD4)가 배열되는 영역의 경계에서, 꺾이거나 구부러진 구조를 가질 수 있다.
제5 연결 전극(ELT5)은 제4 발광 소자들(LD4)의 제2 단부들(EP2) 상에 배치되어, 제4 발광 소자들(LD4)의 제2 단부들(EP2)과 전기적으로 연결될 수 있다.
실시예에 따르면, 애노드 연결 전극(ELTA)과 캐소드 연결 전극(ELTC)은 서로 동일한 도전층으로 이루어질 수 있다. 예를 들어, 애노드 연결 전극(ELTA)(일 예로, 제1 연결 전극(ELT1))과 캐소드 연결 전극(ELTC)(일 예로, 제5 연결 전극(ELT5))은 서로 동일한 도전층을 포함할 수 있다. 애노드 연결 전극(ELTA)과 캐소드 연결 전극(ELTC)은 서로 동일한 공정 내 형성(또는 패터닝)될 수 있다.
제1 연결 전극(ELT1), 제3 연결 전극(ELT3), 및/또는 제5 연결 전극(ELT5)은 서로 동일한 도전층으로 이루어질 수 있다. 또한, 제2 연결 전극(ELT2)과 제4 연결 전극(ELT4)은 서로 동일한 도전층으로 이루어질 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다. 예를 들어, 실시예에 따라, 제1 내지 제5 연결 전극들(ELT1, ELT2, ELT3, ELT4, ELT5)은 서로 동일한 도전층으로 이루어질 수도 있다.
실시예에 따라, 연결 전극들(ELT)을 이용하여 발광 소자들(LD)을 원하는 형태로 연결할 수 있다. 예를 들어, 연결 전극들(ELT)을 이용하여 제1 발광 소자들(LD1), 제2 발광 소자들(LD2), 제3 발광 소자들(LD3), 및 제4 발광 소자들(LD4)을 순차적으로 직렬 연결할 수 있다.
실시예에 따르면, 캐소드 연결 전극(ELTC)(예를 들어, 제5 연결 전극(ELT5))의 일부는 루트 정렬 전극(REL)과 전기적으로 연결될 수 있다. 실시예에 따라, 캐소드 연결 전극(ELTC)의 다른 일부는 제4 정렬 전극(AEL4)과 전기적으로 연결될 수 있다. 이에 따라, 제2 내지 제4 정렬 전극들(AEL2~AEL4)은 서로 전기적으로 연결될 수 있다.
실시예에 따르면, 하나의 화소(PXL)에 제공된 컨택부들(CNT)은 복수 개일 수 있다. 예를 들어, 실시예에 따라, 하나의 화소(PXL)는 3개의 컨택부들(CNT)을 포함할 수 있다. 예를 들어, 컨택부들(CNT)은 제1 컨택부(CNT1), 제2 컨택부(CNT2), 및 제3 컨택부(CNT3)를 포함할 수 있다.
실시예에 따르면, 화소(PXL) 각각에서 정의되는(예를 들어, 하나의 서브 화소에서 정의되는) 컨택부들(CNT)의 개수는 정렬 전극들(AEL)의 개수보다 적을 수 있다. 예를 들어, 도 5를 참조하면, 화소(PXL)에서 정의된 컨택부(CNT)의 개수는 3개이며, 정렬 전극들(AEL)의 개수는 4개일 수 있다.
제1 컨택부(CNT1)는 애노드 연결 전극(ELTA)(예를 들어, 제1 연결 전극(ELT1))과 제1 정렬 전극(AEL1)을 연결하는 부분을 의미할 수 있다.
제2 컨택부(CNT2)는 캐소드 연결 전극(ELTC)(예를 들어, 제5 연결 전극(ELT5))과 루트 정렬 전극(REL)을 연결하는 부분을 의미할 수 있다. 이에 따라, 제2 및 제3 정렬 전극(AEL2, AEL3)은 루트 정렬 전극(REL) 및 제2 컨택부(CNT2)를 통해 제5 연결 전극(ELT5)과 전기적으로 연결될 수 있다.
제3 컨택부(CNT3)는 캐소드 연결 전극(ELTC)(예를 들어, 제5 연결 전극(ELT5))과 제4 정렬 전극(AEL4)을 연결하는 부분을 의미할 수 있다.
실시예에 따르면, 제1 컨택부(CNT1), 제2 컨택부(CNT2), 및 제3 컨택부(CNT3)는 나란히 배열될 수 있다. 예를 들어, 제1 컨택부(CNT1), 제2 컨택부(CNT2), 및 제3 컨택부(CNT3)는 제1 내지 제4 정렬 전극들(AEL1~AEL4)이 서로 인접한 방향을 따라 배열될 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
실시예에 따르면, 제5 연결 전극(ELT5)은 제2 컨택부(CNT2) 및 제3 컨택부(CNT3) 각각을 통해 루트 정렬 전극(REL) 및 제4 정렬 전극(AEL4)에 연결될 수 있다. 즉, 제5 연결 전극(ELT5)은 평면 상에서 볼 때, 제2 컨택부(CNT2)와 제3 컨택부(CNT3)와 모두 중첩할 수 있다. 이 경우, 제2 내지 제4 정렬 전극들(AEL2~AEL4)은 제5 연결 전극(ELT5)에 연결될 수 있고, 이에 따라 발광 소자들(LD)이 빛을 발산할 때, 제2 내지 제4 정렬 전극들(AEL2~AEL4)에는 서로 동일한 전기적 신호(예를 들어, 캐소드 신호)가 제공될 수 있다.
한편, 전술한 바와 같이, 제1 컨택부(CNT1)와 연결된 제1 연결 전극(ELT1)과 제5 연결 전극(ELT5)은 서로 동일한 공정 내 형성(또는 패터닝)될 수 있다. 예를 들어, 제1 내지 제3 컨택부들(CNT1~CNT3)은 제1 연결 전극(ELT1) 및 제5 연결 전극(ELT5)이 패터닝될 때, 제공될 수 있다. 즉, 컨택부들(CNT)은 동일한 공정 내 형성될 수 있으며, 이에 따라 공정이 단순화될 수 있다.
실시예에 따르면, 제1 컨택부(CNT1)를 통해 제공된 애노드 신호는 제1 연결 전극(ELT1)을 통하여 발광 소자들(LD)에 공급될 수 있다. 예를 들어, 공급된 애노드 신호는 제1 내지 제4 발광 소자들(LD1, LD2, LD3, LD4) 순으로 순차적으로 제공될 수 있다.
실시예에 따르면, 제2 컨택부(CNT2) 또는 제3 컨택부(CNT3)를 통해 제공된 캐소드 신호는 제5 연결 전극(ELT5)을 통하여 발광 소자들(LD)에 공급될 수 있다.
즉, 제1 내지 제4 발광 소자들(LD1~LD4)은 직렬로 서로 전기적으로 연결될 수 있고, 제1 발광 소자(LD1)의 제1 단부(EP1)에는 제1 연결 전극(ELT1)을 통해 애노드 신호가 공급되며, 제4 발광 소자(LD4)의 제2 단부(EP2)에는 제5 연결 전극(ELT5)을 통해 캐소드 신호가 공급될 수 있다. 이에 따라, 발광 소자들(LD)은 제공된 전기적 신호들에 기초하여 광을 발산하게 된다.
한편, 발광 소자(LD)가 빛을 발산할 때, 정렬 전극들(AEL)은 플로팅 상태를 갖지 않을 수 있다.
예를 들어, 제1 연결 전극(ELT1)은 제1 컨택부(CNT1)를 통해 애노드 신호를 공급받는 바, 제1 컨택부(CNT1)와 연결된 제1 정렬 전극(AEL1)에는 애노드 신호가 흐를 수 있다. 그리고 제5 연결 전극(ELT5)은 제2 컨택부(CNT2) 및/또는 제3 컨택부(CNT3)를 통해 캐소드 신호를 공급받는 바, 제2 컨택부(CNT2)와 연결된 루트 정렬 전극(REL)과 일체로 형성된 제2 및 제3 정렬 전극(AEL2, AEL3)에는 캐소드 신호가 흐를 수 있고, 제3 컨택부(CNT3)와 연결된 제4 정렬 전극(AEL4)에는 캐소드 신호가 흐를 수 있다.
이에 따라, 발광 소자들(LD)이 빛을 발산할 때, 제1 정렬 전극(AEL1)에는 애노드 신호가 제공된 상태를 갖을 수 있고, 제2 내지 제4 정렬 전극(AEL2~AEL4)에는 캐소드 신호가 제공된 상태를 갖을 수 있다.
실험적으로, 발광 소자(LD)가 빛을 발산할 때, 인접한 전극들이 플로팅 상태를 갖는 경우, 발광 소자(LD)의 발광을 위한 전기적 신호에는 노이즈가 발생될 수 있다. 하지만, 실시예에 따르면, 제5 연결 전극(ELT5)는 제2 컨택부(CNT2)와 제3 컨택부(CNT3)에 공통적으로 연결될 수 있으며, 이에 따라, 제2 내지 제4 정렬 전극들(AEL2~AEL4)에는 전기적 신호(예를 들어, 빛을 발산하기 위한 캐소드 신호)가 흐를 수 있다. 이에 따라, 정렬 전극들(AEL)은 플로팅 상태를 갖지 않을 수 있으며, 결국 발광 소자(LD)에 제공되는 전기적 신호에 대한 노이즈가 실질적으로 저감될 수 있다.
다음으로 도 7을 참조하여, 제2 실시예에 따른 화소(PXL)에 관하여 설명한다. 전술한 내용과 중복될 수 있는 내용은 설명을 간략히 하거나 중복되지 않도록 한다.
도 7을 참조하면, 제2 실시예에 따른 화소(PXL)는 제3 컨택부(CNT3)를 포함하지 않는 점에서 제1 실시예에 따른 화소(PXL)와 상이하다.
실시예에 따르면, 제5 연결 전극(ELT5)은 제4 정렬 전극(AEL4)과 일 컨택부에 의해 연결되지 않을 수 있다. 이 경우, 제5 연결 전극(ELT5)은 제4 정렬 전극(AEL4)과 연결됨 없이, 제2 컨택부(CNT2)를 통해 루트 정렬 전극(REL)과 연결될 수 있다. 예를 들어, 제5 연결 전극(ELT5)은 제4 정렬 전극(AEL4)과 전기적으로 분리될 수 있다.
본 실시예에 따르면, 화소(PXL)가 제1 연결 전극(ELT1)에 대한 제1 컨택부(CNT1) 및 제5 연결 전극(ELT5)에 대한 제2 컨택부(CNT2)를 포함하여, 2개의 컨택부들만을 포함할 수 있고, 이 경우 요구되는 컨택부들의 개수가 감소되어, 공정이 간소화될 수 있다.
다음으로 도 8을 참조하여, 제3 실시예에 따른 화소(PXL)에 관하여 설명한다. 전술한 내용과 중복될 수 있는 내용은 설명을 간략히 하거나 중복되지 않도록 한다.
도 8을 참조하면, 제3 실시예에 따른 화소(PXL)는 브릿지 정렬 전극(BEL)을 더 포함하는 점에서 제2 실시예에 따른 화소(PXL)와 상이하다.
실시예에 따르면, 제4 정렬 전극(AEL4)은 브릿지 정렬 전극(BEL)에 의해 인접한 다른 화소(PXL)의 제1 정렬 전극(AEL1')(일 예로, 인접 정렬 전극으로 지칭될 수 있음)과 연결될 수 있다. 예를 들어, 오픈 영역(OPA)을 형성하기 위한 공정을 진행할 때, 일 화소(PXL)의 제4 정렬 전극(AEL4)과 인접한 다른 화소(PXL)의 제1 정렬 전극(AEL1')은 서로 분리되지 않을 수 있다.
이 경우, 발광 소자들(LD)이 빛을 발산할 때, 제4 정렬 전극(AEL4)에는 인접한 다른 화소(PXL)의 제1 정렬 전극(AEL1')에 공급되는 애노드 신호가 흐를 수 있다. 본 실시예에 따르면, 제1 실시예와 비교할 때, 컨택부들(CNT)의 개수가 감소되면서도, 더 나아가 제4 정렬 전극(AEL4)은 플로팅 상태를 갖지 않을 수 있다. 결국, 공정 간소화가 실현되면서도, 발광 소자(LD)에 제공되는 신호에 대한 노이즈가 또한 실질적으로 저감될 수 있다.
이하에서는, 도 9 및 도 10을 참조하여, 화소(PXL)의 단면 구조에 대해 상세히 설명한다. 도 9에서는 화소 회로(도 4의 PXC)를 구성하는 다양한 회로 소자들 중 제1 트랜지스터(M1)를 도시하며, 제1 내지 제3 트랜지스터들(M1, M2, M3)을 구분하여 명기할 필요가 없을 경우에는 "트랜지스터(M)"로 포괄하여 지칭하기로 한다. 한편, 트랜지스터들(M)의 구조 및/또는 층별 위치 등이 도 9에 도시된 실시예에 한정되는 것은 아니며, 실시예에 따라 다양하게 변경될 수 있다. 도 10에는 설명의 편의상, 화소 소자 및 배선들에 관한 도시가 생략되었다.
일 실시예에 따른 화소들(PXL)은 베이스층(BSL) 상에 배치된 트랜지스터들(M)을 비롯한 회로 소자들 및 이에 연결되는 각종 배선들을 포함할 수 있다. 상기 회로 소자들 상에는 상술한 발광부(EMU)를 구성하는 소자들이 배치될 수 있다.
베이스층(BSL)은 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 베이스층(BSL)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 베이스층(BSL)의 재료 및/또는 물성이 특별히 한정되지는 않는다. 일 실시예에서, 베이스층(BSL)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 베이스층(BSL)은 반투명 또는 불투명할 수 있다. 또한, 베이스층(BSL)은 실시예에 따라서 반사성의 물질을 포함할 수도 있다.
베이스층(BSL) 상에는 하부 도전층(BML)과 제1 전원 도전층(PL2a)이 배치될 수 있다. 하부 도전층(BML)과 제1 전원 도전층(PL2a)은 동일한 층에 배치될 수 있다. 예를 들어, 하부 도전층(BML)과 제1 전원 도전층(PL2a)은 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 제1 전원 도전층(PL2a)은 도 4 등을 참조하여 설명한 제2 전원선(PL2)을 구성할 수 있다.
하부 도전층(BML)과 제1 전원 도전층(PL2a)은 각각 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 주석(Sn), 및 이들의 산화물 또는 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
하부 도전층(BML)과 제1 전원 도전층(PL2a) 상에는 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 이중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 형성될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다.
버퍼층(BFL) 상에는 반도체 패턴(SCP)이 배치될 수 있다. 일 예로, 반도체 패턴(SCP)은 각각 제1 트랜지스터 전극(TE1)에 접촉되는 제1 영역, 제2 트랜지스터 전극(TE2)에 접촉되는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 위치하는 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체 패턴(SCP)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어질 수 있다. 또한, 반도체 패턴(SCP)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 반도체 패턴(SCP)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체일 수 있다.
버퍼층(BFL)과 반도체 패턴(SCP) 상에는 게이트 절연층(GI)이 배치될 수 있다. 일 예로, 게이트 절연층(GI)은 반도체 패턴(SCP)과 게이트 전극(GE)의 사이에 배치될 수 있다. 또한, 게이트 절연층(GI)은 버퍼층(BFL)과 제2 전원 도전층(PL2b) 사이에 배치될 수 있다. 게이트 절연층(GI)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
게이트 절연층(GI) 상에는 트랜지스터(M)의 게이트 전극(GE)과 제2 전원 도전층(PL2b)이 배치될 수 있다. 게이트 전극(GE)과 제2 전원 도전층(PL2b)은 동일한 층에 배치될 수 있다. 예를 들어, 게이트 전극(GE)과 제2 전원 도전층(PL2b)은 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 게이트 전극(GE)은 게이트 절연층(GI) 상에서 반도체 패턴(SCP)과 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 제2 전원 도전층(PL2b)은 게이트 절연층(GI) 상에서 제1 전원 도전층(PL2a)과 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 제2 전원 도전층(PL2b)은 제1 전원 도전층(PL2a)과 함께 도 4 등을 참조하여 설명한 제2 전원선(PL2)을 구성할 수 있다.
게이트 전극(GE)과 제2 전원 도전층(PL2b)은 각각 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 주석(Sn), 및 이들의 산화물 또는 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 예를 들어, 게이트 전극(GE)과 제2 전원 도전층(PL2b)은 각각 티타늄(Ti), 구리(Cu), 및/또는 인듐 주석 산화물(ITO)이 순차적 또는 반복적으로 적층된 다중층으로 형성될 수 있다.
게이트 전극(GE)과 제2 전원 도전층(PL2b) 상에는 층간 절연층(ILD)이 배치될 수 있다. 일 예로, 층간 절연층(ILD)은 게이트 전극(GE)과 제1 및 제2 트랜지스터 전극들(TE1, TE2)의 사이에 배치될 수 있다. 또한, 층간 절연층(ILD)은 제2 전원 도전층(PL2b)과 제3 전원 도전층(PL2c) 사이에 배치될 수 있다.
층간 절연층(ILD)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
층간 절연층(ILD) 상에는 트랜지스터(M)의 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 제3 전원 도전층(PL2c)이 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 제3 전원 도전층(PL2c)은 동일한 층에 배치될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(TE1, TE2)과 제3 전원 도전층(PL2c)은 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 및 제2 트랜지스터 전극들(TE1, TE2)은 반도체 패턴(SCP)과 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 반도체 패턴(SCP)과 전기적으로 연결될 수 있다. 예를 들어, 제1 트랜지스터 전극(TE1)은 층간 절연층(ILD)을 관통하는 컨택홀을 통해 반도체 패턴(SCP)의 제1 영역과 전기적으로 연결될 수 있다. 또한, 제1 트랜지스터 전극(TE1)은 층간 절연층(ILD) 및 버퍼층(BFL)을 관통하는 컨택홀을 통해 하부 도전층(BML)과 전기적으로 연결될 수 있다. 제2 트랜지스터 전극(TE2)은 층간 절연층(ILD)을 관통하는 컨택홀을 통해 반도체 패턴(SCP)의 제2 영역과 전기적으로 연결될 수 있다. 실시예에 따라, 제1 및 제2 트랜지스터 전극들(TE1, TE2) 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극일 수 있다.
제3 전원 도전층(PL2c)은 제1 전원 도전층(PL2a) 및/또는 제2 전원 도전층(PL2b)과 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 제3 전원 도전층(PL2c)은 제1 전원 도전층(PL2a) 및/또는 제2 전원 도전층(PL2b)과 전기적으로 연결될 수 있다. 예를 들어, 제3 전원 도전층(PL2c)은 층간 절연층(ILD) 및 버퍼층(BFL)을 관통하는 컨택홀을 통해 제1 전원 도전층(PL2a)과 전기적으로 연결될 수 있다. 또한, 제3 전원 도전층(PL2c)은 층간 절연층(ILD)을 관통하는 컨택홀을 통해 제2 전원 도전층(PL2b)과 전기적으로 연결될 수 있다. 제3 전원 도전층(PL2c)은 제1 전원 도전층(PL2a) 및/또는 제2 전원 도전층(PL2b)과 함께 도 4 등을 참조하여 설명한 제2 전원선(PL2)을 구성할 수 있다.
제1 및 제2 트랜지스터 전극들(TE1, TE2)과 제3 전원 도전층(PL2c)은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 주석(Sn), 및 이들의 산화물 또는 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 및 제2 트랜지스터 전극들(TE1, TE2)과 제3 전원 도전층(PL2c) 상에는 보호층(PSV)이 배치될 수 있다. 보호층(PSV)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
보호층(PSV) 상에는 비아층(VIA)이 배치될 수 있다. 비아층(VIA)은 하부 단차를 평탄화하기 위해 유기 물질로 이루어질 수 있다. 예를 들어, 비아층(VIA)은 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 비아층(VIA)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
비아층(VIA) 상에는 격벽들(WL)이 배치될 수 있다. 격벽들(WL)은 발광 영역(EA) 내에 발광 소자들(LD)을 용이하게 정렬할 수 있도록 소정의 단차를 형성하는 역할을 할 수 있다.
격벽들(WL)은 실시예에 따라 다양한 형상을 가질 수 있다. 일 실시예에서, 격벽들(WL)은 베이스층(BSL) 상에서 제3 방향(DR3)으로 돌출된 형상을 가질 수 있다. 또한, 격벽들(WL)은 베이스층(BSL)에 대하여 소정의 각도로 기울어진 경사면을 가지도록 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 격벽들(WL)은 곡면 또는 계단 형상 등의 측벽을 가질 수 있다. 일 예로, 격벽들(WL)은 반원 또는 반타원 형상 등의 단면을 가질 수 있다.
격벽들(WL)은 적어도 하나의 유기 물질 및/또는 무기 물질을 포함할 수 있다. 일 예로, 격벽들(WL)은 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 격벽들(WL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
비아층(VIA)과 격벽들(WL) 상에는 제1 내지 제4 정렬 전극들(AEL1~AEL4) 및 루트 정렬 전극(REL)이 배치될 수 있다. 제1 내지 제4 정렬 전극들(AEL1~AEL4)은 격벽들(WL)의 측면 및/또는 상면을 적어도 부분적으로 커버할 수 있다. 격벽들(WL)의 상부에 배치되는 제1 내지 제4 정렬 전극들(AEL1~AEL4)은 격벽(WL)에 대응하는 형상을 가질 수 있다. 일 예로, 격벽들(WL) 상에 배치되는 제1 내지 제4 정렬 전극들(AEL1~AEL4)은 격벽들(WL)의 형상에 상응하는 형상을 가지는 경사면 또는 곡면을 포함할 수 있다. 이 경우, 격벽들(WL)과 제1 내지 제4 정렬 전극들(AEL1~AEL4)은 반사 부재로서 발광 소자들(LD)로부터 방출된 광을 반사시켜 화소(PXL)의 전면 방향, 즉 제3 방향(DR3)으로 유도할 수 있으므로 표시 패널(PNL)의 출광 효율이 향상될 수 있다.
제1 내지 제4 정렬 전극들(AEL1~AEL4) 및 루트 정렬 전극(REL)은 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 제1 내지 제4 정렬 전극들(AEL1~AEL4) 및 루트 정렬 전극(REL)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO), 알루미늄 아연 산화물(AZO), 갈륨 아연 산화물(GZO), 아연 주석 산화물(ZTO), 또는 갈륨 주석 산화물(GTO) 등과 같은 도전성 산화물, 및 PEDOT와 같은 도전성 고분자 중 적어도 하나의 도전 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 내지 제4 정렬 전극들(AEL1~AEL4) 및 루트 정렬 전극(REL) 상에는 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제1 절연층(INS1) 상에는 제1 뱅크(BNK1)가 배치될 수 있다. 제1 뱅크(BNK1)는 발광 영역(EA)과 중첩하는 개구부를 포함할 수 있다. 제1 뱅크(BNK1)의 개구부는 각 화소들(PXL)에 발광 소자들(LD)을 공급하는 단계에서 발광 소자들(LD)이 제공될 수 있는 공간을 제공할 수 있다. 예를 들어, 제1 뱅크(BNK1)의 개구부에 의해 구획된 공간에 원하는 종류 및/또는 양의 발광 소자 잉크를 공급할 수 있다.
제1 뱅크(BNK1)는 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 뱅크(BNK1)는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제1 절연층(INS1) 상에는 발광 소자들(LD)(예를 들어, 제1 발광 소자(LD1) 및 제4 발광 소자(LD4))이 배치될 수 있다. 발광 소자들(LD)은 제1 뱅크(BNK1)의 개구부 내에 제공되어 격벽들(WL) 사이에 배치될 수 있다.
발광 소자들(LD)은 발광 소자 잉크 내에 분산된 형태로 준비되어, 잉크젯 프린팅 방식 등을 통해 각 화소들(PXL)에 공급될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 분산되어 각 화소들(PXL)에 제공될 수 있다. 이어서, 상술한 바와 같이 정렬 전극들(AEL)에 정렬 신호를 공급하면 정렬 전극들(AEL) 사이에(예를 들어, 제1 정렬 전극(AEL1)과 제2 정렬 전극(AEL2) 사이 또는 제3 정렬 전극(AEL3)과 제4 정렬 전극(AEL4) 사이) 형성된 전계에 기초하여 발광 소자들(LD)이 정렬될 수 있다. 발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이외의 다른 방식으로 제거하여 발광 소자들(LD)을 안정적으로 배열할 수 있다.
발광 소자들(LD) 상에는 제2 절연층(INS2)이 배치될 수 있다. 예를 들어, 제2 절연층(INS2)은 발광 소자들(LD) 상에 부분적으로 제공되며, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 발광 소자들(LD)의 정렬이 완료된 이후 발광 소자들(LD) 상에 제2 절연층(INS2)을 형성하는 경우, 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제2 절연층(INS2)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), 폴리에스테르 수지(polyester resin), 폴리페닐렌설파이드 수지(polyphenylenesulfide resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제2 절연층(INS2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제2 절연층(INS2)에 의해 노출된 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 상에는 연결 전극들(ELT)이 배치될 수 있다.
제1 연결 전극(ELT1)은 제1 발광 소자들(LD1)의 제1 단부(EP1) 상에 직접 배치되어, 제1 발광 소자들(LD1)의 제1 단부(EP1)와 접할 수 있다.
또한, 제2 연결 전극(ELT2)은 제1 발광 소자들(LD1)의 제2 단부(EP2) 상에 직접 배치되어, 제1 발광 소자들(LD1)의 제2 단부(EP2)와 접할 수 있다. 또한, 제2 연결 전극(ELT2)은 제2 발광 소자들(LD2)의 제1 단부(EP1) 상에 직접 배치되어, 제2 발광 소자들(LD2)의 제1 단부(EP1)와 접할 수 있다. 즉, 제2 연결 전극(ELT2)은 제1 발광 소자들(LD1)의 제2 단부(EP2)와 제2 발광 소자들(LD2)의 제1 단부(EP1)를 전기적으로 연결할 수 있다.
유사하게, 제3 연결 전극(ELT3)은 제2 발광 소자들(LD2)의 제2 단부(EP2) 상에 직접 배치되어, 제2 발광 소자들(LD2)의 제2 단부(EP2)와 접할 수 있다. 또한, 제3 연결 전극(ELT3)은 제3 발광 소자들(LD3)의 제1 단부(EP1) 상에 직접 배치되어, 제3 발광 소자들(LD3)의 제1 단부(EP1)와 접할 수 있다. 즉, 제3 연결 전극(ELT3)은 제2 발광 소자들(LD2)의 제2 단부(EP2)와 제3 발광 소자들(LD3)의 제1 단부(EP1)를 전기적으로 연결할 수 있다.
유사하게, 제4 연결 전극(ELT4)은 제3 발광 소자들(LD3)의 제2 단부(EP2) 상에 직접 배치되어, 제3 발광 소자들(LD3)의 제2 단부(EP2)와 접할 수 있다. 또한, 제4 연결 전극(ELT4)은 제4 발광 소자들(LD4)의 제1 단부(EP1) 상에 직접 배치되어, 제4 발광 소자들(LD4)의 제1 단부(EP1)와 접할 수 있다. 즉, 제4 연결 전극(ELT4)은 제3 발광 소자들(LD3)의 제2 단부(EP2)와 제4 발광 소자들(LD4)의 제1 단부(EP1)를 전기적으로 연결할 수 있다.
유사하게, 제5 연결 전극(ELT5)은 제4 발광 소자들(LD4)의 제2 단부(EP2) 상에 직접 배치되어, 제4 발광 소자들(LD4)의 제2 단부(EP2)와 접할 수 있다.
제1 연결 전극(ELT1)은 제1 절연층(INS1)을 관통하는 제1 컨택부(CNT1)를 통해 트랜지스터(M)의 제1 트랜지스터 전극(TE1)과 전기적으로 연결될 수 있다. 제5 연결 전극(ELT5)은 제1 절연층(INS1)을 관통하는 제2 컨택부(CNT2)를 통해 제3 전원 도전층(PL2c)과 전기적으로 연결될 수 있다.
일 실시예에서, 연결 전극들(ELT)은 복수의 도전층으로 구성될 수 있다. 예를 들어, 도 9 및 도 10에 도시된 바와 같이 제1 연결 전극(ELT1), 제3 연결 전극(ELT3), 및 제5 연결 전극(ELT5)은 서로 동일한 층에 배치될 수 있다. 또한, 제2 연결 전극(ELT2)과 제4 연결 전극(ELT4)은 서로 동일한 층에 배치될 수 있다. 제1 연결 전극(ELT1), 제3 연결 전극(ELT3), 및 제5 연결 전극(ELT5)은 제1 절연층(INS1) 상에 배치될 수 있다. 제1 연결 전극(ELT1), 제3 연결 전극(ELT3), 및 제5 연결 전극(ELT5) 상에는 제3 절연층(INS3)이 배치될 수 있다. 제3 절연층(INS3)은 제1 연결 전극(ELT1)과 제2 연결 전극(ELT2) 사이에 배치될 수 있다. 제3 절연층(INS3)은 제4 연결 전극(ELT4)과 제5 연결 전극(ELT5) 사이에 배치될 수 있다. 이와 같이, 서로 다른 도전층으로 이루어진 연결 전극들(ELT) 사이에 제3 절연층(INS3)이 배치되는 경우, 연결 전극들(ELT)이 제3 절연층(INS3)에 의해 안정적으로 분리될 수 있으므로 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 사이의 전기적 안정성을 확보할 수 있다.
다만, 본 개시가 전술된 예시에 한정되지 않음은 물론이다. 다른 실시예에서, 연결 전극들(ELT)은 서로 동일한 도전층으로 구성될 수도 있다. 예를 들어, 제1 내지 제5 연결 전극들(ELT1~ELT5)은 서로 동일한 층에 배치될 수 있다. 일 예로, 제1 내지 제5 연결 전극들(ELT1~ELT5)은 동일한 공정에서 동시에 형성될 수 있다. 이와 같이, 연결 전극들(ELT)을 동시에 형성하는 경우 마스크 수를 저감하고 제조 공정을 간소화할 수 있다.
제3 절연층(INS3)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
연결 전극들(ELT)은 각각 다양한 투명 도전 물질로 구성될 수 있다. 이에 따라, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)로부터 방출된 광은 연결 전극들(ELT)을 통과하여 표시 패널(PNL)의 외부로 방출될 수 있다.
제3 절연층(INS3), 제1 뱅크(BNK1), 제2 연결 전극(ELT2), 제4 연결 전극(ELT4) 상에는 제4 절연층(INS4)이 배치될 수 있다. 제4 절연층(INS4)은 외부 영향으로부터 개별 구성들을 보호할 수 있다. 제4 절연층(INS4)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
도 11은 일 실시예에 따른 제1 내지 제3 화소들을 나타내는 단면도이다. 도 12는 일 실시예에 따른 화소의 단면도이다.
도 11은 제2 뱅크(BNK2), 컬러 변환층(CCL), 광학층(OPL), 및/또는 컬러 필터층(CFL) 등을 도시한다. 도 11에서는 설명의 편의를 위해 도 7 내지 도 10의 베이스층(BSL)을 제외한 구성은 생략한다. 도 12는 제2 뱅크(BNK2), 컬러 변환층(CCL), 광학층(OPL), 및/또는 컬러 필터층(CFL)과 관련하여 화소(PXL)의 적층 구조를 상세히 나타낸다. 설명의 편의상, 도 12에는 일부 전극층들 및 절연층들의 도시가 생략되었다.
도 11 및 도 12를 참조하면, 제2 뱅크(BNK2)는 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 사이 또는 경계에 배치되며, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)과 각각 중첩하는 개구부를 포함할 수 있다. 제2 뱅크(BNK2)의 개구부는 컬러 변환층(CCL)이 제공될 수 있는 공간을 제공할 수 있다. 예를 들어, 제2 뱅크(BNK2)의 개구부에 의해 구획된 공간에 원하는 종류 및/또는 양의 컬러 변환층(CCL)을 공급할 수 있다.
제2 뱅크(BNK2)는 아크릴 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamides resin), 폴리이미드 수지(polyimides resin), 폴리에스테르 수지(polyesters resin), 폴리페닐렌설파이드 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제2 뱅크(BNK2)는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
실시예에 따라, 제2 뱅크(BNK2)는 적어도 하나의 차광성 및/또는 반사성 물질을 포함할 수 있다. 이에 따라 인접한 화소들(PXL)의 사이에서 빛샘을 방지할 수 있다. 예를 들어, 제2 뱅크(BNK2)는 블랙 피그먼트를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
컬러 변환층(CCL)은 제2 뱅크(BNK2)의 개구부 내에서 발광 소자들(LD) 상에 배치될 수 있다. 컬러 변환층(CCL)은 제1 화소(PXL1)에 배치된 제1 컬러 변환층(CCL1), 제2 화소(PXL2)에 배치된 제2 컬러 변환층(CCL2), 및 제3 화소(PXL3)에 배치된 산란층(LSL)을 포함할 수 있다.
일 실시예에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 제3 색(또는, 청색)의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 이러한 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 상에 각각 색 변환 입자들을 포함한 컬러 변환층(CCL)이 배치됨으로써 풀 컬러의 영상을 표시할 수 있다.
제1 컬러 변환층(CCL1)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 예를 들어, 제1 컬러 변환층(CCL1)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷(QD1)을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 화소(PXL1)가 적색 화소인 경우, 제1 컬러 변환층(CCL1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷(QD1)을 포함할 수 있다. 제1 퀀텀 닷(QD1)은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다. 한편, 제1 화소(PXL1)가 다른 색의 화소인 경우, 제1 컬러 변환층(CCL1)은 제1 화소(PXL1)의 색에 대응하는 제1 퀀텀 닷(QD1)을 포함할 수 있다.
제2 컬러 변환층(CCL2)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 예를 들어, 제2 컬러 변환층(CCL2)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷(QD2)을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 화소(PXL2)가 녹색 화소인 경우, 제2 컬러 변환층(CCL2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷(QD2)을 포함할 수 있다. 제2 퀀텀 닷(QD2)은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다. 한편, 제2 화소(PXL2)가 다른 색의 화소인 경우, 제2 컬러 변환층(CCL2)은 제2 화소(PXL2)의 색에 대응하는 제2 퀀텀 닷(QD2)을 포함할 수 있다.
일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 제1 퀀텀 닷(QD1) 및 제2 퀀텀 닷(QD2)에 입사시킴으로써, 제1 퀀텀 닷(QD1) 및 제2 퀀텀 닷(QD2)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 화소(PXL1) 및 제2 화소(PXL2)에서 방출되는 광 효율을 향상시킴과 동시에, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자)을 이용하여 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광부(EMU)를 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
산란층(LSL)은 발광 소자(LD)에서 방출되는 제3 색(또는, 청색)의 광을 효율적으로 이용하기 위해 구비될 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 화소(PXL3)가 청색 화소인 경우, 산란층(LSL)은 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위해 적어도 한 종류의 산란체(SCT)를 포함할 수 있다. 일 예로, 산란층(LSL)의 산란체(SCT)는 황산 바륨(BaSO4), 탄산 칼슘(CaCO3), 산화 티타늄(TiO2), 산화 규소(SiO2), 산화 알루미늄(Al2O3), 및 산화 아연(ZnO) 중 적어도 하나를 포함할 수 있다. 한편, 산란체(SCT)가 제3 화소(PXL3)에만 배치되는 것은 아니며, 제1 컬러 변환층(CCL1) 또는 제2 컬러 변환층(CCL2)의 내부에도 선택적으로 포함될 수 있다. 실시예에 따라, 산란체(SCT)가 생략되어 투명 폴리머로 구성된 산란층(LSL)이 제공될 수도 있다.
컬러 변환층(CCL) 상에는 제1 캡핑층(CPL1)이 배치될 수 있다. 제1 캡핑층(CPL1)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 제1 캡핑층(CPL1)은 컬러 변환층(CCL)을 커버할 수 있다. 제1 캡핑층(CPL1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 변환층(CCL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
제1 캡핑층(CPL1)은 무기층으로서, 실리콘 질화물(SiNx), 알루미늄 질화물(AlNx), 티타늄 질화물(TiNx), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 실리콘 산탄화물(SiOxCy), 또는 실리콘 산질화물(SiOxNy) 등을 포함하여 이루어질 수 있다.
제1 캡핑층(CPL1) 상에는 광학층(OPL)이 배치될 수 있다. 광학층(OPL)은 컬러 변환층(CCL)으로부터 제공된 광을 전반사에 의해 리사이클링하여 광 추출 효율을 향상시키는 역할을 할 수 있다. 이를 위해, 광학층(OPL)은 컬러 변환층(CCL)에 비해 상대적으로 낮은 굴절률을 가질 수 있다. 예를 들어, 컬러 변환층(CCL)의 굴절률은 약 1.6 내지 2.0 이고, 광학층(OPL)의 굴절률은 약 1.1 내지 1.3 일 수 있다.
광학층(OPL) 상에는 제2 캡핑층(CPL2)이 배치될 수 있다. 제2 캡핑층(CPL2)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 제2 캡핑층(CPL2)은 광학층(OPL)을 커버할 수 있다. 제2 캡핑층(CPL2)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 광학층(OPL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
제2 캡핑층(CPL2)은 무기층으로서, 실리콘 질화물(SiNx), 알루미늄 질화물(AlNx), 티타늄 질화물(TiNx), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 실리콘 산탄화물(SiOxCy), 또는 실리콘 산질화물(SiOxNy) 등을 포함하여 이루어질 수 있다.
제2 캡핑층(CPL2) 상에는 평탄화층(PLL)이 배치될 수 있다. 평탄화층(PLL)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다.
평탄화층(PLL)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), 폴리에스테르 수지(polyester resin), 폴리페닐렌설파이드 수지(polyphenylenesulfide resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 평탄화층(PLL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
평탄화층(PLL) 상에는 컬러 필터층(CFL)이 배치될 수 있다. 컬러 필터층(CFL)은 각 화소(PXL)의 색에 부합되는 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있다. 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각의 색에 부합되는 컬러 필터들(CF1, CF2, CF3)이 배치됨으로써 풀 컬러의 영상을 표시할 수 있다.
컬러 필터층(CFL)은 제1 화소(PXL1)에 배치되어 제1 화소(PXL1)에서 방출되는 광을 선택적으로 투과시키는 제1 컬러 필터(CF1), 제2 화소(PXL2)에 배치되어 제2 화소(PXL2)에서 방출되는 광을 선택적으로 투과시키는 제2 컬러 필터(CF2), 및 제3 화소(PXL3)에 배치되어 제3 화소(PXL3)에서 방출되는 광을 선택적으로 투과시키는 제3 컬러 필터(CF3)를 포함할 수 있다.
일 실시예에서, 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)는 각각 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터일 수 있으나, 반드시 이에 제한되는 것은 아니다. 이하에서, 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3) 중 임의의 컬러 필터를 지칭하거나, 두 종류 이상의 컬러 필터들을 포괄적으로 지칭할 때, "컬러 필터(CF)" 또는 "컬러 필터들(CF)"이라 하기로 한다.
제1 컬러 필터(CF1)는 제1 컬러 변환층(CCL1)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제1 컬러 필터(CF1)는 제1 색(또는, 적색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제1 화소(PXL1)가 적색 화소일 때, 제1 컬러 필터(CF1)는 적색 컬러 필터 물질을 포함할 수 있다.
제2 컬러 필터(CF2)는 및 제2 컬러 변환층(CCL2)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제2 컬러 필터(CF2)는 제2 색(또는, 녹색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제2 화소(PXL2)가 녹색 화소일 때, 제2 컬러 필터(CF2)는 녹색 컬러 필터 물질을 포함할 수 있다.
제3 컬러 필터(CF3)는 산란층(LSL)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제3 컬러 필터(CF3)는 제3 색(또는, 청색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제3 화소(PXL3)가 청색 화소일 때, 제3 컬러 필터(CF3)는 청색 컬러 필터 물질을 포함할 수 있다.
실시예에 따라, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 사이에는 차광층(BM)이 더 배치될 수 있다, 이와 같이, 차광층(BM)이 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 사이에 형성되는 경우, 표시 장치의 정면 또는 측면에서 시인되는 혼색 불량을 방지할 수 있다. 차광층(BM)의 물질은 특별히 한정되지 않으며, 다양한 차광성 물질로 구성될 수 있다. 일 예로, 차광층(BM)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)이 서로 적층되어 구현될 수도 있다.
컬러 필터층(CFL) 상에는 오버 코트층(OC)이 배치될 수 있다. 오버 코트층(OC)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 오버 코트층(OC)은 컬러 필터층(CFL)을 비롯한 하부 부재를 커버할 수 있다. 오버 코트층(OC)은 상술한 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 오버 코트층(OC)은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
오버 코트층(OC)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), 폴리에스테르 수지(polyester resin), 폴리페닐렌설파이드 수지(polyphenylenesulfide resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 오버 코트층(OC)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
이상에서는 본 개시의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 개시의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 개시를 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 개시의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
LD: 발광 소자
PXL: 화소
PNL: 표시 패널
ELT: 연결 전극
AEL: 정렬 전극
CNT: 컨택부
REL: 루트 정렬 전극
BEL: 브릿지 정렬 전극

Claims (20)

  1. 화소들을 포함하는 표시 장치로서,
    상기 화소들은,
    베이스층 상에 배치된 정렬 전극들;
    상기 정렬 전극들 상에 배치된 발광 소자; 및
    상기 발광 소자와 전기적으로 연결된 연결 전극들; 을 포함하고,
    상기 연결 전극들은 컨택부들을 통해 상기 정렬 전극들 중 일부와 전기적으로 연결되고,
    상기 화소들 각각에서 정의되는 상기 컨택부들의 개수는 상기 정렬 전극들의 개수보다 적은,
    표시 장치.
  2. 제1 항에 있어서,
    상기 연결 전극들은 애노드 연결 전극 및 캐소드 연결 전극을 포함하고,
    상기 발광 소자는 상기 애노드 연결 전극과 상기 캐소드 연결 전극 사이에서 전기적으로 연결되고,
    상기 정렬 전극들은 상기 애노드 연결 전극 또는 상기 캐소드 연결 전극 중 적어도 어느 하나와 전기적으로 연결되는,
    표시 장치.
  3. 제2 항에 있어서,
    상기 애노드 연결 전극과 상기 캐소드 연결 전극은 서로 동일한 도전층을 포함하는,
    표시 장치.
  4. 제2 항에 있어서,
    상기 발광 소자가 빛을 발산할 때, 상기 정렬 전극들에는 상기 발광 소자가 빛을 발산하기 위한 애노드 신호 또는 캐소드 신호가 제공되는,
    표시 장치.
  5. 제2 항에 있어서,
    상기 정렬 전극들은 제1 내지 제4 정렬 전극들, 및 루트 정렬 전극을 포함하고,
    상기 루트 정렬 전극, 상기 제2 정렬 전극 및 상기 제3 정렬 전극은 일체로 형성되고, 서로 전기적으로 연결되는,
    표시 장치.
  6. 제5 항에 있어서,
    상기 캐소드 연결 전극의 일부는 상기 루트 정렬 전극과 전기적으로 연결되고, 상기 캐소드 연결 전극의 다른 일부는 상기 제4 정렬 전극과 전기적으로 연결되는,
    표시 장치.
  7. 제6 항에 있어서,
    상기 제2 정렬 전극, 상기 제3 정렬 전극, 및 상기 제4 정렬 전극은 서로 전기적으로 연결되는,
    표시 장치.
  8. 제2 항에 있어서,
    상기 발광 소자가 빛을 발산할 때, 상기 정렬 전극들은 플로팅 상태를 갖지 않는,
    표시 장치.
  9. 제5 항에 있어서,
    상기 발광 소자가 빛을 발산할 때, 상기 정렬 전극들은 플로팅 상태를 갖음 없이, 상기 제1 정렬 전극에는 애노드 신호가 흐르고, 상기 제2 정렬 전극, 상기 제3 정렬 전극, 및 상기 제4 정렬 전극에는 캐소드 신호가 흐르는,
    표시 장치.
  10. 제1 항에 있어서,
    상기 연결 전극들은 제1 연결 전극, 제2 연결 전극, 제3 연결 전극, 제4 연결 전극, 및 제4 연결 전극을 포함하고,
    상기 정렬 전극들은 제1 정렬 전극, 제2 정렬 전극, 제3 정렬 전극, 및 제4 정렬 전극을 포함하고,
    상기 발광 소자는 제1 발광 소자, 제2 발광 소자, 제3 발광 소자, 및 제4 발광 소자를 포함하고,
    상기 제1 발광 소자는 상기 제1 연결 전극과 상기 제2 연결 전극 사이에 전기적으로 연결되고, 상기 제1 정렬 전극과 상기 제2 정렬 전극 사이에 정렬되고,
    상기 제2 발광 소자는 상기 제2 연결 전극과 상기 제3 연결 전극 사이에 전기적으로 연결되고, 상기 제1 정렬 전극과 상기 제2 정렬 전극 사이에 정렬되고,
    상기 제3 발광 소자는 상기 제3 연결 전극과 상기 제4 연결 전극 사이에 전기적으로 연결되고, 상기 제3 정렬 전극과 상기 제4 정렬 전극 사이에 정렬되고,
    상기 제4 발광 소자는 상기 제4 연결 전극과 상기 제5 연결 전극 사이에 전기적으로 연결되고, 상기 제3 정렬 전극과 상기 제4 정렬 전극 사이에 정렬되는,
    표시 장치.
  11. 제10 항에 있어서,
    상기 컨택부들은 제1 컨택부, 제2 컨택부, 및 제3 컨택부를 포함하고,
    상기 제1 연결 전극은 상기 제1 컨택부를 통해 상기 제1 정렬 전극과 전기적으로 연결되고,
    상기 제5 연결 전극은 상기 제2 컨택부를 통해 상기 제2 정렬 전극 및 상기 제3 정렬 전극과 전기적으로 연결되고, 상기 제3 컨택부를 통해 상기 제4 정렬 전극과 전기적으로 연결되고,
    상기 발광 소자가 광을 발산하도록 상기 제1 연결 전극은 상기 발광 소자에 애노드 신호를 공급하고, 상기 제5 연결 전극은 상기 발광 소자에 캐소드 신호를 공급하는,
    표시 장치.
  12. 제11 항에 있어서,
    상기 제5 연결 전극은 평면 상에서 볼 때, 상기 제2 컨택부 및 상기 제3 컨택부와 중첩하는,
    표시 장치.
  13. 제12 항에 있어서,
    상기 제1 컨택부, 상기 제2 컨택부, 및 상기 제3 컨택부는 상기 제1 정렬 전극, 상기 제2 정렬 전극, 상기 제3 정렬 전극, 및 상기 제4 정렬 전극이 서로 인접한 방향을 따라 나란히 배열되는,
    표시 장치.
  14. 제11 항에 있어서,
    상기 발광 소자가 광을 발산할 때,
    상기 제1 연결 전극을 통해 제공되는 애노드 신호는 상기 발광 소자 및 상기 제1 정렬 전극에 공급되고,
    상기 제5 연결 전극을 통해 제공되는 캐소드 신호는 상기 발광 소자 및 상기 제2 정렬 전극, 상기 제3 정렬 전극, 및 상기 제4 정렬 전극에 공급되는,
    표시 장치.
  15. 제11 항에 있어서,
    상기 제1 연결 전극과 상기 제5 연결 전극은 서로 동일한 도전층을 포함하는,
    표시 장치.
  16. 제10 항에 있어서,
    상기 제5 연결 전극은 상기 제4 정렬 전극과 전기적으로 분리된,
    표시 장치.
  17. 제16 항에 있어서,
    상기 발광 소자가 빛을 발산할 때, 상기 제1 정렬 전극에는 애노드 신호가 공급되고, 상기 제2 정렬 전극 및 상기 제3 정렬 전극에는 캐소드 신호가 공급되는,
    표시 장치.
  18. 제10 항에 있어서,
    상기 정렬 전극들은 브릿지 정렬 전극을 포함하고,
    상기 브릿지 정렬 전극은, 상기 제4 정렬 전극과 인접한 화소의 인접 정렬 전극을 서로 전기적으로 연결하는,
    표시 장치.
  19. 제18 항에 있어서,
    상기 발광 소자가 빛을 발산할 때, 상기 제1 정렬 전극 및 상기 제4 정렬 전극에는 애노드 신호가 공급되고, 상기 제2 정렬 전극 및 상기 제3 정렬 전극에는 캐소드 신호가 공급되는,
    표시 장치.
  20. 베이스층 상에 배치된 정렬 전극들;
    상기 정렬 전극들 사이에 배치된 발광 소자; 및
    상기 발광 소자에 애노드 신호 또는 캐소드 신호를 공급하는 연결 전극들; 을 포함하고,
    상기 발광 소자가 빛을 발산할 때, 상기 정렬 전극들은 플로팅 상태를 갖음 없이, 상기 애노드 신호 또는 상기 캐소드 신호를 공급받는,
    표시 장치.
KR1020220017683A 2022-02-10 2022-02-10 표시 장치 KR20230121223A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220017683A KR20230121223A (ko) 2022-02-10 2022-02-10 표시 장치
US18/070,329 US20230307583A1 (en) 2022-02-10 2022-11-28 Display device
CN202310144805.2A CN116581140A (zh) 2022-02-10 2023-02-10 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220017683A KR20230121223A (ko) 2022-02-10 2022-02-10 표시 장치

Publications (1)

Publication Number Publication Date
KR20230121223A true KR20230121223A (ko) 2023-08-18

Family

ID=87541905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220017683A KR20230121223A (ko) 2022-02-10 2022-02-10 표시 장치

Country Status (3)

Country Link
US (1) US20230307583A1 (ko)
KR (1) KR20230121223A (ko)
CN (1) CN116581140A (ko)

Also Published As

Publication number Publication date
CN116581140A (zh) 2023-08-11
US20230307583A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
EP3913678A1 (en) Light-emitting device and display device comprising same
KR20230117019A (ko) 표시 장치 및 그 제조 방법
KR20230121223A (ko) 표시 장치
CN218632042U (zh) 显示装置
KR20230109827A (ko) 표시 장치
KR20230089634A (ko) 표시 장치 및 그 제조 방법
EP4297006A1 (en) Display device
US20230028682A1 (en) Display device
KR20230131330A (ko) 표시 장치 및 그 제조 방법
KR20230121196A (ko) 표시 장치 및 그 제조 방법
KR20230120175A (ko) 표시 장치 및 그 제조 방법
KR20230043297A (ko) 표시 장치
KR20240046385A (ko) 표시 장치
KR20230143263A (ko) 표시 장치
KR20230073416A (ko) 표시 장치 및 그 제조 방법
KR20230142022A (ko) 표시 장치
KR20230083396A (ko) 표시 장치 및 그 제조 방법
KR20230168246A (ko) 표시 장치
KR20230168241A (ko) 발광 소자 및 표시 장치
KR20230043299A (ko) 표시 장치
KR20230050543A (ko) 표시 장치
KR20230174307A (ko) 표시 장치
KR20230149912A (ko) 표시 장치 및 그 제조 방법
KR20230131327A (ko) 트랜지스터 및 표시 장치
KR20240015821A (ko) 표시 장치