KR102574603B1 - 발광장치 및 그의 제조방법 - Google Patents

발광장치 및 그의 제조방법 Download PDF

Info

Publication number
KR102574603B1
KR102574603B1 KR1020160090207A KR20160090207A KR102574603B1 KR 102574603 B1 KR102574603 B1 KR 102574603B1 KR 1020160090207 A KR1020160090207 A KR 1020160090207A KR 20160090207 A KR20160090207 A KR 20160090207A KR 102574603 B1 KR102574603 B1 KR 102574603B1
Authority
KR
South Korea
Prior art keywords
bar
electrode
shaped led
light emitting
shaped
Prior art date
Application number
KR1020160090207A
Other languages
English (en)
Other versions
KR20180009015A (ko
Inventor
임현덕
강종혁
김대현
이주열
조치오
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160090207A priority Critical patent/KR102574603B1/ko
Priority to CN201710574625.2A priority patent/CN107623013B/zh
Priority to US15/650,083 priority patent/US10211418B2/en
Publication of KR20180009015A publication Critical patent/KR20180009015A/ko
Priority to US16/273,694 priority patent/US10714701B2/en
Priority to US16/903,278 priority patent/US11127914B2/en
Application granted granted Critical
Publication of KR102574603B1 publication Critical patent/KR102574603B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2107/00—Light sources with three-dimensionally disposed light-generating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Abstract

본 발명의 실시예에 의한 발광장치는, 기판 상에 정의된 복수의 단위 발광영역들을 포함하며, 상기 단위 발광영역들 중 적어도 하나는, 서로 이격되도록 위치된 적어도 한 쌍의 제1 전극 및 제2 전극과, 상기 기판 상의 제1층에 위치되는 적어도 하나의 제1 막대형 LED와, 상기 기판 상의 제2층에 위치되는 적어도 하나의 제2 막대형 LED를 포함하고, 상기 제1 막대형 LED 및 상기 제2 막대형 LED 중 적어도 하나는, 상기 제1 전극 및 상기 제2 전극의 사이에 전기적으로 연결됨을 특징으로 한다.

Description

발광장치 및 그의 제조방법{LIGHT EMITTING DEVICE AND FABRICATING METHOD THEREOF}
본 발명의 실시예는 발광장치 및 그의 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 LED를 다양한 발광장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일례로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 LED를 제작하는 기술이 개발되고 있다. 일례로, 막대형 LED는 자발광 표시패널의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 막대형 LED를 구비한 복수의 단위 발광영역들을 용이하게 형성할 수 있도록 한 발광장치 및 그의 제조방법을 제공하는 것이다.
본 발명의 실시예에 의한 발광장치는, 기판 상에 정의된 복수의 단위 발광영역들을 포함하며, 상기 단위 발광영역들 중 적어도 하나는, 서로 이격되도록 위치된 적어도 한 쌍의 제1 전극 및 제2 전극과, 상기 기판 상의 제1층에 위치되는 적어도 하나의 제1 막대형 LED와, 상기 기판 상의 제2층에 위치되는 적어도 하나의 제2 막대형 LED를 포함하고, 상기 제1 막대형 LED 및 상기 제2 막대형 LED 중 적어도 하나는, 상기 제1 전극 및 상기 제2 전극의 사이에 전기적으로 연결됨을 특징으로 한다.
실시예에 따라, 상기 제1 막대형 LED와 상기 제2 막대형 LED는 서로 다른 색상의 막대형 LED이며, 상기 제1 및 제2 막대형 LED 중, 보다 긴 파장을 갖는 막대형 LED가 상기 기판에 보다 가깝게 배치될 수 있다.
실시예에 따라, 상기 제1 막대형 LED 및 상기 제2 막대형 LED 중 적어도 하나는, 적어도 일단이 전기적으로 플로우팅될 수 있다.
실시예에 따라, 상기 단위 발광영역들은, 상기 제1 전극 및 상기 제2 전극의 사이에 상기 제1 막대형 LED가 전기적으로 연결된 제1 단위 발광영역과, 상기 제1 전극 및 상기 제2 전극의 사이에 상기 제2 막대형 LED가 전기적으로 연결된 제2 단위 발광영역을 포함할 수 있다.
실시예에 따라, 상기 단위 발광영역들 중 적어도 하나는, 상기 기판 상의 제3층에 위치되는 적어도 하나의 제3 막대형 LED를 더 포함할 수 있다.
실시예에 따라, 상기 단위 발광영역들은, 상기 제1 전극 및 상기 제2 전극의 사이에 상기 제1 막대형 LED가 전기적으로 연결되며, 제1색의 빛을 방출하는 제1 단위 발광영역과, 상기 제1 전극 및 상기 제2 전극의 사이에 상기 제2 막대형 LED가 전기적으로 연결되며, 제2색의 빛을 방출하는 제2 단위 발광영역과, 상기 제1 전극 및 상기 제2 전극의 사이에 상기 제3 막대형 LED가 전기적으로 연결되며, 제3색의 빛을 방출하는 제3 단위 발광영역을 포함할 수 있다.
실시예에 따라, 상기 제1 막대형 LED, 상기 제2 막대형 LED 및 상기 제3 막대형 LED 의 일단은 상기 제1 전극에 공통으로 연결되고, 상기 제1 막대형 LED, 상기 제2 막대형 LED 및 상기 제3 막대형 LED 의 타단은 상기 제2 전극에 공통으로 연결될 수 있다.
실시예에 따라, 상기 발광장치는, 상기 제1 막대형 LED와 상기 제2 막대형 LED의 사이에 위치된 제1 절연막과, 상기 제2 막대형 LED와 상기 제3 막대형 LED의 사이에 위치된 제2 절연막과, 상기 제3 막대형 LED 상에 위치된 제3 절연막을 더 포함할 수 있다.
실시예에 따라, 상기 제1 막대형 LED, 상기 제2 막대형 LED 및 상기 제3 막대형 LED 중 적어도 하나는, 일단이 상기 제1 전극에 중첩되고 타단이 상기 제2 전극에 중첩되도록 정렬될 수 있다.
실시예에 따라, 상기 단위 발광영역들 중 적어도 하나는, 상기 제1 절연막, 상기 제2 절연막 및 상기 제3 절연막을 관통하며, 상기 제1 막대형 LED, 상기 제2 막대형 LED 및 상기 제3 막대형 LED 중 적어도 하나의 일단을 상기 제1 전극에 전기적으로 연결하는 제1 컨택 전극과, 상기 제1 절연막, 상기 제2 절연막 및 상기 제3 절연막을 관통하며, 상기 제1 막대형 LED, 상기 제2 막대형 LED 및 상기 제3 막대형 LED 중 적어도 하나의 타단을 상기 제2 전극에 전기적으로 연결하는 제2 컨택 전극을 더 포함할 수 있다.
실시예에 따라, 상기 제1 전극은 상기 제1 막대형 LED의 일단에 전기적으로 연결되고, 상기 제2 전극은 상기 제1 막대형 LED의 타단에 전기적으로 연결되며, 상기 단위 발광영역들 중 적어도 하나는, 상기 제2 막대형 LED의 일단에 전기적으로 연결되는 제3 전극과, 상기 제2 막대형 LED의 타단에 전기적으로 연결되는 제4 전극을 더 포함할 수 있다.
본 발명의 실시예에 의한 발광장치의 제조방법은, 기판 상에 정의된 단위 발광영역들 각각에 적어도 한 쌍의 제1 전극 및 제2 전극을 형성하는 단계와, 상기 단위 발광영역들 상에 적어도 하나의 제1 막대형 LED를 투입하는 단계와, 상기 제1 막대형 LED 상에 제1 절연막을 형성하는 단계와, 상기 제1 절연막 상에 적어도 하나의 제2 막대형 LED를 투입하는 단계와, 상기 제2 막대형 LED 상에 제2 절연막을 형성하는 단계와, 상기 제1 전극이 상기 제1 막대형 LED 및 상기 제2 막대형 LED 중 적어도 하나의 일단에 전기적으로 연결되도록 제1 컨택 전극을 형성하고, 상기 제2 전극이 적어도 상기 제1 컨택 전극에 연결된 막대형 LED의 타단에 전기적으로 연결되도록 제2 컨택 전극을 형성하는 단계를 포함한다.
실시예에 따라, 상기 단위 발광영역들은 제1 단위 발광영역 및 제2 단위 발광영역을 포함하며, 상기 발광장치의 제조방법은, 상기 제1 막대형 LED를 투입한 이후에, 상기 제1 단위 발광영역의 상기 제1 및 제2 전극 사이에 상기 제1 막대형 LED를 정렬하는 단계와, 상기 제2 막대형 LED를 투입한 이후에, 상기 제2 단위 발광영역의 상기 제1 및 제2 전극 사이에 상기 제2 막대형 LED를 정렬하는 단계를 더 포함할 수 있다.
실시예에 따라, 상기 제1 막대형 LED를 정렬하는 단계에서 상기 제1 단위 발광영역의 상기 제1 및 제2 전극 사이에 제1 전압을 인가하고, 상기 제2 막대형 LED를 정렬하는 단계에서, 상기 제2 단위 발광영역의 상기 제1 및 제2 전극 사이에는 상기 제1 전압보다 큰 제2 전압을 인가할 수 있다.
실시예에 따라, 상기 발광장치의 제조방법은, 상기 제1 및 제2 막대형 LED 중 적어도 하나의 양단이, 각각 상기 제1 및 제2 전극 상에 위치되도록 상기 제1 및 제2 막대형 LED 중 적어도 하나를 정렬하는 단계를 더 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 컨택 전극을 형성하는 단계는, 상기 제1 및 제2 막대형 LED 중 적어도 하나의 일단과 상기 제1 전극의 적어도 일 영역을 노출하도록 상기 제1 및 제2 절연막을 관통하는 제1 컨택홀과, 상기 제1 및 제2 막대형 LED 중 적어도 하나의 타단과 상기 제2 전극의 적어도 일 영역을 노출하도록 상기 제1 및 제2 절연막을 관통하는 제2 컨택홀을 형성하는 단계와, 상기 제1 컨택홀의 내부에 매립되도록 상기 제1 컨택 전극을 형성하고, 상기 제2 컨택홀의 내부에 매립되도록 상기 제2 컨택 전극을 형성하는 단계를 포함할 수 있다.
실시예에 따라, 상기 발광장치의 제조방법은, 상기 제1 막대형 LED를 투입한 이후에, 상기 제1 막대형 LED의 양단이 각각 상기 제1 및 제2 전극 상에 위치되도록 상기 제1 막대형 LED를 정렬하는 단계와, 상기 제2 막대형 LED를 투입한 이후에, 상기 제2 막대형 LED의 양단이 각각 상기 제1 및 제2 전극 상에 위치되도록 상기 제2 막대형 LED를 정렬하는 단계를 더 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 컨택 전극을 형성하는 단계는, 상기 제1 전극과 상기 제1 및 제2 막대형 LED의 일단을 노출하도록 상기 제1 및 제2 절연막을 관통하는 제1 컨택홀과, 상기 제2 전극과 상기 제1 및 제2 막대형 LED의 타단을 노출하도록 상기 제1 및 제2 절연막을 관통하는 제2 컨택홀을 형성하는 단계와, 상기 제1 컨택홀의 내부에, 상기 제1 전극을 상기 제1 및 제2 막대형 LED의 일단에 공통으로 연결하는 제1 컨택 전극을 형성하고, 상기 제2 컨택홀의 내부에, 상기 제2 전극을 상기 제1 및 제2 막대형 LED의 타단에 공통으로 연결하는 제2 컨택 전극을 형성하는 단계를 포함할 수 있다.
실시예에 따라, 상기 발광장치의 제조방법은, 상기 제2 절연막 상에 적어도 하나의 제3 막대형 LED를 투입하는 단계와, 상기 제3 막대형 LED 상에 제3 절연막을 형성하는 단계를 더 포함할 수 있다.
실시예에 따라, 상기 발광장치의 제조방법은, 상기 제1 막대형 LED를 투입한 이후에, 상기 제1 막대형 LED가 상기 제1 및 제2 전극의 사이에 전기적으로 연결되도록 정렬하는 단계를 더 포함하며, 상기 제1 및 제2 컨택 전극을 형성하는 단계는, 상기 제2 막대형 LED 상에 도전막을 형성하는 단계와, 상기 도전막을 패터닝하여, 상기 제2 막대형 LED의 일단에 연결되는 제3 전극과, 상기 제2 막대형 LED의 타단에 연결되는 제4 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 의하면, 복수의 막대형 LED들을 단위 발광영역의 서로 다른 층에 배치한다. 이에 의해, 발광장치를 제조하기 위한 공정을 용이하게 할 수 있다. 또한, 본 발명의 일 실시예에 의하면, 적어도 일부의 막대형 LED들이 산란체로 작용할 수 있다. 이에 따라, 발광장치의 광 방출 효율이 증대될 수 있다.
도 1은 본 발명의 일 실시예에 의한 막대형 LED를 나타내는 사시도이다.
도 2는 본 발명의 일 실시예에 의한 발광장치를 나타내는 구조도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 의한 발광장치의 단위 발광영역을 나타내는 회로도로서, 특히 수동형 발광표시패널을 구성하는 화소의 일례를 도시한 회로도이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 의한 발광장치의 단위 발광영역을 나타내는 회로도로서, 특히 능동형 발광표시패널을 구성하는 화소의 일례를 도시한 회로도이다.
도 5는 본 발명의 일 실시예에 의한 발광장치의 단위 발광영역을 나타내는 평면도이다.
도 6은 도 5의 I-I'선에 따른 단면도이다.
도 7은 본 발명의 일 실시예에 의한 발광장치의 단위 발광영역을 나타내는 평면도이다.
도 8a는 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다.
도 8b는 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 평면도이다.
도 9는 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다.
도 10a 내지 도 10e는 도 8a에 도시된 발광장치의 제조방법을 순차적으로 나타내는 단면도이다.
도 11a 내지 도 11c는 도 10a 내지 도 10c에 도시된 발광장치의 일 영역에 상응하는 평면도이다.
도 12는 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다.
도 13a 내지 도 13e는 도 12에 도시된 발광장치의 제조방법을 순차적으로 나타내는 단면도이다.
도 14는 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다.
도 15a 내지 도 15i는 도 14에 도시된 발광장치의 제조방법을 순차적으로 나타내는 단면도이다.
도 16은 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다.
도 17은 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 다만, 하기에 설명하는 실시예는 그 표현 여부에 관계없이 예시적인 것에 불과하다. 즉, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 다양한 형태로 변경되어 실시될 수 있을 것이다. 또한, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성요소는 그 크기나 비율 등이 과장되어 도시되었을 수 있다. 도면 전반에서, 동일 또는 유사한 구성요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조번호 및 부호를 부여하였다.
도 1은 본 발명의 일 실시예에 의한 막대형 LED를 나타내는 사시도이다. 실시예에 따라, 도 1에서는 원기둥 형상의 막대형 LED를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 막대형 LED는 제1 및 제2 도전성 반도체층(11, 13)과, 제1 및 제2 도전성 반도체층(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일례로, 막대형 LED는 제1 도전성 반도체층(11), 활성층(12) 및 제2 도전성 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
실시예에 따라, 막대형 LED는 절연피막(14)을 더 포함할 수 있다. 또한, 실시예에 따라, 막대형 LED는 도시되지 않은 제1 전극 및 제2 전극을 더 포함할 수 있다. 제1 전극은 제1 도전성 반도체층(11)에 전기적으로 연결되고, 제2 전극은 제2 도전성 반도체층(13)에 전기적으로 연결될 수 있다. 일례로, 제1 전극은 절연피막(14)에 의해 커버되지 않는 제1 도전성 반도체층(11)의 일면(도 1에서, 막대형 LED의 하부면)을 통해 막대형 LED에 전기적으로 연결되고, 제2 전극은 절연피막(14)에 의해 커버되지 않는 제2 도전성 반도체층(13)의 일면(도 1에서, 막대형 LED의 상부면)을 통해 막대형 LED(10)에 전기적으로 연결될 수 있다. 실시예에 따라, 제1 전극과 제1 도전성 반도체층(11)의 사이 및/또는 제2 전극과 제2 도전성 반도체층(13)의 사이에는 도전성 컨택층(미도시)이 더 구비될 수 있다. 또한, 실시예에 따라서는, 절연피막(14)이 제1 도전성 반도체층(11) 및/또는 제2 도전성 반도체층(13)의 측면 중 적어도 일 영역을 노출할 수도 있다. 즉, 본 발명의 실시예에서 절연피막(14)의 구비 여부 및/또는 그 위치가 특별히 한정되지는 않는다.
실시예에 따라, 도 1에서는 원기둥 형상의 막대형 LED를 도시하였으나, 막대형 LED의 형상은 다양하게 변경 실시될 수 있다. 일례로, 막대형 LED는 직육면체 형상을 비롯한 다양한 다각 기둥 형상을 가질 수도 있다. 이러한 막대형 LED는 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 라드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 가질 수 있다. 예컨대, 막대형 LED의 길이는 그 직경보다 클 수 있다.
이러한 막대형 LED는 일례로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다. 다만, 본 발명의 실시예에 의한 막대형 LED의 크기가 이에 한정되는 것은 아니며, 막대형 LED가 적용되는 발광장치의 요구 조건에 부합되도록 막대형 LED의 크기가 변경될 수도 있다.
제1 도전성 반도체층(11)은 일례로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 제1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 제1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제1 도전성 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전성 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 실시예에 따라, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일례로, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(12)으로 이용될 수 있음은 물론이다. 막대형 LED의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 막대형 LED가 발광하게 된다.
제2 도전성 반도체층(13)은 활성층(12) 상에 형성되며, 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일례로, 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 제2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 제2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전성 반도체층(13)을 구성할 수 있다.
실시예에 따라, 막대형 LED는 전술한 제1 도전성 반도체층(11), 활성층(12) 및 제2 도전성 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다. 또한, 막대형 LED는 절연피막(14)을 더 포함할 수 있다. 다만, 실시예에 따라 절연피막(14)은 생략될 수도 있다.
절연피막(14)은 제1 도전성 반도체층(11), 활성층(12) 및/또는 제2 도전성 반도체층(13)의 외주면 적어도 일부를 감싸도록 형성된다. 일례로, 절연피막(14)은 적어도 활성층(12)의 외주면을 감싸도록 형성될 수 있다. 실시예에 따라, 절연피막(14)은 투명한 절연물질로 형성될 수 있다. 예컨대, 절연피막(14)은 SiO2, Si3N4, Al2O3및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않는다.
절연피막(14)이 형성되면, 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다. 또한, 절연피막(14)을 형성함에 의해 막대형 LED의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 다수의 막대형 LED들이 밀접하여 배치되는 경우, 절연피막(14)은 막대형 LED들의 사이에서 발생할 수 있는 원치 않는 단락을 방지할 수 있다.
전술한 막대형 LED는, 다양한 발광장치의 발광원으로 이용될 수 있다. 일례로, 막대형 LED는, 조명장치나 자발광 표시패널의 발광원으로 이용될 수 있다.
도 2는 본 발명의 일 실시예에 의한 발광장치를 나타내는 구조도이다. 실시예에 따라, 도 2에서는 막대형 LED를 이용한 발광장치의 일례로서 발광표시장치를 도시하였으나, 본 발명에 의한 발광장치가 발광표시장치로 한정되지는 않는다. 일례로, 본 발명에 의한 발광장치는 조명장치 등과 같은 다른 형태의 발광장치일 수도 있다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 발광장치는, 타이밍 제어부(110), 주사 구동부(120), 데이터 구동부(130) 및 발광부(140)를 포함한다. 본 실시예에서와 같이 발광장치가 발광표시장치인 경우, 발광부(140)는 표시패널 상에 구현되는 화소영역 전체를 의미할 수 있다.
타이밍 제어부(110)는 외부(일례로, 영상 데이터를 송신하는 시스템)로부터 발광부(140)의 구동에 필요한 각종 제어신호 및 영상 데이터를 수신한다. 이러한 타이밍 제어부(110)는 수신한 영상 데이터를 재정렬하여 데이터 구동부(130)로 전송한다. 또한, 타이밍 제어부(110)는 주사 구동부(120) 및 데이터 구동부(130)의 구동에 필요한 주사 제어신호들 및 데이터 제어신호들을 생성하고, 생성된 주사 제어신호들 및 데이터 제어신호들을 각각 주사 구동부(120) 및 데이터 구동부(130)로 전송한다.
주사 구동부(120)는 타이밍 제어부(110)로부터 주사 제어신호를 공급받고, 이에 대응하여 주사신호를 생성한다. 주사 구동부(120)에서 생성된 주사신호는 주사선들(S1 내지 Sn)을 통해 단위 발광영역들(예컨대, 화소들)(142)로 공급된다.
데이터 구동부(130)는 타이밍 제어부(110)로부터 데이터 제어신호 및 영상 데이터를 공급받고, 이에 대응하여 데이터 신호를 생성한다. 데이터 구동부(130)에서 생성된 데이터 신호는 데이터선들(D1 내지 Dm)로 출력된다. 데이터선들(D1 내지 Dm)로 출력된 데이터 신호는 주사신호에 의해 선택된 수평 화소라인의 단위 발광영역들(142)로 입력된다.
발광부(140)는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)에 접속되는 다수의 단위 발광영역들(142)을 구비한다. 본 발명의 실시예에서, 단위 발광영역들(142)은 개별 화소들을 의미할 수 있다.
단위 발광영역들(142) 각각은 도 1에 도시된 바와 같은 막대형 LED를 하나 이상 포함할 수 있다. 일례로, 단위 발광영역들(142) 각각은 하나 이상의 제1색 막대형 LED, 제2색 막대형 LED 및/또는 제3색 막대형 LED를 포함할 수 있다. 이러한 단위 발광영역들(142)은 주사선들(S1 내지 Sn)로부터 주사신호가 공급될 때 데이터선들(D1 내지 Dm)로부터 입력되는 데이터 신호에 대응하여 선택적으로 발광한다. 일례로, 각 프레임 기간 동안 각각의 단위 발광영역들(142)은 입력받은 데이터 신호에 상응하는 휘도로 발광한다. 블랙 휘도에 상응하는 데이터 신호를 공급받은 단위 발광영역(142)은 해당 프레임 기간 동안 비발광함으로써 블랙을 표시한다. 한편, 발광부(140)가 능동형 발광표시패널의 화소부인 경우, 발광부(140)는 주사신호 및 데이터신호 외에도 제1 및 제2 화소전원을 더 공급받아 구동될 수 있다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 의한 발광장치의 단위 발광영역을 나타내는 회로도로서, 특히 수동형 발광표시패널을 구성하는 화소의 일례를 도시한 회로도이다. 편의상, 도 3a 내지 도 3e에서는 제i(i는 자연수)번째 수평 화소라인 상의 제j(j는 자연수)번째 화소를 도시하기로 한다. 도 3a 내지 도 3e에 도시된 화소와 관련한 비제한적인 예로서, 화소는 적색, 녹색, 청색 및 백색 화소 중 하나일 수 있다.
도 3a를 참조하면, 화소(142)는 주사선(Si) 및 데이터선(Dj) 사이에 접속되는 막대형 LED(nLED)를 포함한다. 실시예에 따라, 막대형 LED(nLED)의 제1 전극(예컨대, 애노드 전극)은 주사선(Si)에 접속되고, 제2 전극(예컨대, 캐소드 전극)은 데이터선(Dj)에 접속될 수 있다. 이러한 막대형 LED(nLED)는, 제1 전극 및 제2 전극의 사이에 문턱전압 이상의 전압이 인가될 때, 인가된 전압의 크기에 상응하는 휘도로 발광한다. 즉, 주사선(Si)으로 인가되는 주사신호 및/또는 데이터선(Dj)으로 인가되는 데이터신호의 전압을 조절함에 의해 화소(142)의 발광을 제어할 수 있다.
도 3b를 참조하면, 실시예에 따라 화소(142)는 병렬 연결된 두 개 이상의 막대형 LED들(nLED)을 포함할 수 있다. 이 경우, 화소(142)의 휘도는 이를 구성하는 복수의 막대형 LED들(nLED)의 밝기 합에 대응될 수 있다. 이와 같이 화소(142)가 복수의 막대형 LED들(nLED), 특히 많은 수의 막대형 LED들(nLED)을 포함하게 되면, 일부의 막대형 LED들(nLED)에 불량이 발생하더라도 이러한 불량이 화소(142) 자체의 결함으로 이어지는 것을 방지할 수 있다.
도 3c를 참조하면, 실시예에 따라 화소(142)에 구비된 막대형 LED(nLED)의 연결방향은 변경될 수 있다. 일례로, 막대형 LED(nLED)의 제1 전극(애노드 전극)은 데이터선(Dj)에 접속되고, 제2 전극(캐소드 전극)은 주사선(Si)에 접속될 수 있다. 도 3a의 실시예 및 도 3c의 실시예에서 주사선(Si) 및 데이터선(Dj) 사이에 인가되는 전압의 방향은 서로 반대일 수 있다.
도 3d를 참조하면, 도 3c의 실시예에 의한 화소(142)도 병렬 연결된 두 개 이상의 막대형 LED들(nLED)을 포함할 수 있다.
도 3e를 참조하면, 실시예에 따라 화소(142)는 서로 다른 방향으로 연결된 복수의 막대형 LED들(nLED)을 포함할 수 있다. 일례로, 화소(142)는 제1 전극(애노드 전극)이 주사선(Si)에 접속되고 제2 전극(캐소드 전극)이 데이터선(Dj)에 접속되는 하나 이상의 막대형 LED(nLED)와, 제1 전극(애노드 전극)이 데이터선(Dj)에 접속되고 제2 전극(캐소드 전극)이 주사선(Si)에 접속되는 하나 이상의 막대형 LED(nLED)를 포함할 수 있다.
실시예에 따라, 도 3e의 화소(142)는 직류 구동 또는 교류 구동될 수 있다. 도 3e의 화소(142)가 직류 구동되는 경우, 순방향으로 접속된 막대형 LED들(nLED)은 발광하고, 역방향으로 접속된 막대형 LED들(nLED)은 비발광할 수 있다. 한편, 도 3e의 화소(142)가 교류 구동되는 경우, 인가되는 전압의 방향에 따라 순방향이 되는 막대형 LED들(nLED)이 발광한다. 즉, 교류 구동 시 도 3e의 화소(142)에 포함된 막대형 LED들(nLED)은 전압 방향에 따라 교번적으로 발광할 수 있다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 의한 발광장치의 단위 발광영역을 나타내는 회로도로서, 특히 능동형 발광표시패널을 구성하는 화소의 일례를 도시한 회로도이다. 도 4a 내지 도 4c에서, 도 3a 내지 도 3e와 유사 또는 동일한 구성요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 4a를 참조하면, 화소(142)는 하나 이상의 막대형 LED(nLED)와, 이에 접속되는 화소회로(144)를 포함한다.
막대형 LED(nLED)의 제1 전극(예컨대, 애노드 전극)은 화소회로(144)를 경유하여 제1 화소전원(ELVDD)에 접속되고, 제2 전극(예컨대, 캐소드 전극)은 제2 화소전원(ELVSS)에 접속된다. 제1 화소전원(ELVDD) 및 제2 화소전원(ELVSS)은 서로 다른 전위를 가질 수 있다. 일례로, 제2 화소전원(ELVSS)은 제1 화소전원(ELVDD)의 전위보다 막대형 LED(nLED)의 문턱전압 이상 낮은 전위를 가질 수 있다. 이러한 막대형 LED(nLED) 각각은 화소회로(144)에 의해 제어되는 구동전류에 상응하는 휘도로 발광한다.
한편, 도 4a에서는 화소(142)에 하나의 막대형 LED(nLED)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 화소(142)는 서로 병렬 연결되는 복수의 막대형 LED들(nLED)을 포함할 수 있다.
실시예에 따라, 화소회로(144)는 제1 및 제2 트랜지스터(M1, M2)와 스토리지 커패시터(Cst)를 포함한다. 다만, 화소회로(144)의 구조가 도 4a에 도시된 실시예에 한정되지는 않는다.
제1 트랜지스터(스위칭 트랜지스터)(M1)의 제1 전극은 데이터선(Dj)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 제1 트랜지스터(M1)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 주사선(Si)에 접속된다. 이와 같은 제1 트랜지스터(M1)는, 주사선(Si)으로부터 제1 트랜지스터(M1)가 턴-온될 수 있는 전압(예컨대, 로우전압)의 주사신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터선(Dj)으로는 해당 프레임의 데이터신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터신호가 전달된다. 제1 노드(N1)로 전달된 데이터신호는 스토리지 커패시터(Cst)에 충전된다.
제2 트랜지스터(구동 트랜지스터)(M2)의 제1 전극은 제1 화소전원(ELVDD)에 접속되고, 제2 전극은 막대형 LED(nLED)의 제1 전극에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 제1 노드(N1)의 전압에 대응하여 막대형 LED(nLED)로 공급되는 구동전류의 양을 제어한다.
스토리지 커패시터(Cst)의 일 전극은 제1 화소전원(ELVDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 4a에서는 데이터신호를 화소(142) 내부로 전달하기 위한 제1 트랜지스터(M1)와, 데이터신호의 저장을 위한 스토리지 커패시터(Cst)와, 데이터신호에 대응하는 구동전류를 막대형 LED(nLED)로 공급하기 위한 제2 트랜지스터(M2)를 포함한 비교적 단순한 구조의 화소회로(144)를 도시하였다. 하지만, 본 발명이 이에 한정되는 것은 아니며 화소회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일례로, 화소회로(144)는 제2 트랜지스터(M2)의 문턱전압을 보상하기 위한 트랜지스터 소자, 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음은 물론이다.
또한, 도 4a에서는 화소회로(144)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(M1, M2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 화소회로(144)에 포함되는 트랜지스터들(M1, M2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 4b를 참조하면, 실시예에 따라 제1 및 제2 트랜지스터들(M1, M2)은 N타입의 트랜지스터로 구현될 수 있다. 도 4b에 도시된 화소회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속위치 변경을 제외하고는 그 구성이나 동작이 도 4a의 화소회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 4c를 참조하면, 실시예에 따라 화소(142)는 서로 다른 방향으로 연결되는 복수의 막대형 LED들(nLED)을 포함할 수도 있다. 이 경우, 화소(142)는 직류 구동 또는 교류 구동될 수 있다. 이에 대해서는 앞서 도 3e에서 설명하였으므로, 상세한 설명은 생략하기로 한다.
도 5는 본 발명의 일 실시예에 의한 발광장치의 단위 발광영역을 나타내는 평면도이다. 실시예에 따라, 도 5에서는 발광장치의 일종인 발광표시패널에 적용될 수 있는 화소를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 또한, 도 5에서는 단위 발광영역에 하나의 막대형 LED가 구비되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 단위 발광영역에는 다수의 막대형 LED들이 구비될 수도 있다. 그리고, 도 6은 도 5의 I-I'선에 따른 단면도이다.
한편, 도시의 편의를 위하여 도 5에서는 막대형 LED가 수평 방향으로 정렬된 것으로 도시하였으나, 막대형 LED의 배열이 이에 한정되지는 않는다. 예컨대, 막대형 LED는 제1 및 제2 전극의 사이에 사선 방향으로 정렬되어 있을 수도 있다.
도 5 내지 도 6을 참조하면, 본 발명의 일 실시예에 의한 단위 발광영역(예컨대, 화소)(142)은, 기판(200) 상에 서로 이격되도록 위치된 적어도 한 쌍의 제1 전극(210) 및 제2 전극(220)과, 제1 및 제2 전극(210, 220)의 사이에 전기적으로 연결되는 하나 이상의 막대형 LED(230)를 구비한다. 단위 발광영역(142)에 구비되는 제1 및 제2 전극(210, 220)의 개수 및/또는 막대형 LED(230)의 개수는 다양하게 변경 실시될 수 있다. 실시예에 따라, 단위 발광영역(142)은, 도전성 컨택층(240)을 추가적으로 포함할 수 있다.
제1 전극(210) 및 제2 전극(220)은 서로 이격되도록 위치된다. 실시예에 따라, 제1 및 제2 전극(210, 220)은 막대형 LED(230)의 길이보다 짧은 거리만큼 이격될 수 있다. 예컨대, 제1 및 제2 전극(210, 220)은 막대형 LED(230)의 양단이 각각 제1 및 제2 전극(210, 220) 상에 안정적으로 위치되면서 제1 및 제2 전극(210, 220)의 사이에 연결될 수 있는 정도의 거리만큼 이격될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제1 및 제2 전극(210, 220)과 막대형 LED(230)를 전기적으로 연결할 수 있는 다른 구조체가 있는 경우, 제1 및 제2 전극(210, 220)은 막대형 LED(230)의 길이 이상으로 이격되어 배치될 수도 있다.
실시예에 따라, 제1 및 제2 전극(210, 220)은 기판(200) 상의 동일한 평면 상에 배치되며, 동일한 높이를 가질 수 있다. 제1 및 제2 전극(210, 220)이 동일한 높이를 가지면, 막대형 LED(230)가 제1 및 제2 전극(210, 220) 상에 보다 안정적으로 위치될 수 있다.
제1 전극(210)은 제1 전극라인에 연결되고, 제2 전극(220)은 제2 전극라인에 연결되어 소정의 전원 또는 신호를 공급받는다. 일례로, 수동형 발광표시장치의 제1 전극(210)은 주사선(S)에 연결되어 주사신호를 공급받고, 제2 전극(220)은 데이터선(D)에 연결되어 데이터신호를 공급받을 수 있다. 실시예에 따라, 능동형 발광표시장치의 제1 전극(210) 및 제2 전극(220) 중 적어도 하나는 도 4a 내지 도 4c에 개시된 바와 같이 화소회로(144)에 연결될 수 있다.
한편, 발광장치의 제조공정 중, 적어도 막대형 LED(230)를 정렬하는 공정 중에는, 제1 및 제2 전극(210, 220)이 각각 도시되지 않은 제1 및 제2 쇼팅바에 전기적으로 연결될 수 있다. 제1 쇼팅바는 복수의 단위 발광영역들(142)에 구비된 다수의 막대형 LED들(230)의 제1 전극에 공통으로 연결될 수 있고, 제2 쇼팅바는 다수의 막대형 LED들(230)의 제2 전극에 공통으로 연결될 수 있다. 다만, 발광장치의 제조 이후, 각각의 단위 발광영역들(142)에 구비된 막대형 LED들(230)을 독립적으로 구동하고자 하는 경우에는, 다수의 막대형 LED들(230)의 제1 및 제2 전극(210, 220)과 제1 및 제2 쇼팅바 사이의 연결을 끊을 수 있다. 일례로, 도 2에 도시된 바와 같은 발광부(140)가 형성되는 발광표시패널의 스크라이빙 라인 외부에 제1 및 제2 쇼팅바를 형성함으로써, 스크라이빙 공정과 동시에 제1 및 제2 전극(210, 220)과 제1 및 제2 쇼팅바가 분리되도록 할 수 있다.
실시예에 따라, 막대형 LED(230)의 일단은 제1 전극(210) 상에 위치되고, 타단은 제2 전극(220) 상에 위치될 수 있다. 실시예에 따라, 막대형 LED(230)의 양단 상에는 막대형 LED(230)를 제1 및 제2 전극(210, 220)에 전기적 및/또는 물리적으로 안정적으로 연결하기 위한 도전성 컨택층(240)이 더 형성될 수 있다.
도전성 컨택층(240)은, 막대형 LED(230)로부터 방출되는 빛이 투과할 수 있도록 ITO, IZO, ITZO 등과 같은 투명 도전성 물질로 구성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 도전성 컨택층(240)을 구성하는 물질은 변경될 수 있다. 또한, 실시예에 따라, 도전성 컨택층(240)은 생략될 수도 있다.
도 7은 본 발명의 일 실시예에 의한 발광장치의 단위 발광영역을 나타내는 평면도이다. 도 7에서, 도 5와 유사 또는 동일한 부분에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 7을 참조하면, 본 발명의 일 실시예에 의한 단위 발광영역(142)은 복수의 막대형 LED들(230a, 230b, 230c)을 구비한다. 일례로, 단위 발광영역(142)은 적어도 한 쌍의 제1 전극(210)과 제2 전극(220)의 사이에 위치된 제1 막대형 LED(230a), 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)를 구비할 수 있다. 한편, 본 실시예에 의한 단위 발광영역(142)이 각각 하나 이상의 제1 막대형 LED(230a), 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)를 구비하는 것에 한정되지는 않는다. 예컨대, 단위 발광영역(142)은 각각 하나 이상의 제1 막대형 LED(230a), 제2 막대형 LED(230b) 및 제3 막대형 LED(230c) 중 서로 다른 층에 배치된 적어도 두 개의 막대형 LED를 구비할 수 있다.
실시예에 따라, 제1 막대형 LED(230a), 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)는 기판(도 6의 200) 상의 각각 상이한 층에 형성될 수 있다. 일례로, 제1 막대형 LED(230a), 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)는 각각 기판(200) 상의 제1층, 제2층 및 제3층에 위치될 수 있다. 그리고, 제1 막대형 LED(230a), 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)의 사이에는 도시되지 않은 절연막이 개재될 수 있다.
실시예에 따라, 제1 막대형 LED(230a), 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)는 각각 상이한 색상의 LED일 수 있다. 상호간 광간섭의 억제를 위해, 장파장을 빛을 방출하는 막대형 LED(230a, 230b, 또는 230c)를 보다 기판에 가까운 하부층에 배치하고, 단파장의 빛을 방출하는 막대형 LED(230a, 230b, 또는 230c)를 상부층에 배치할 수 있다. 예컨대, 기판(200)으로부터 가까운 하부로부터 순서대로 제1층, 제2층 및 제3층이 위치된다고 할 때, 제1층으로부터 제2층 및 제3층의 순서로 적색, 녹색 및 청색 막대형 LED의 순서로 배치될 수 있다. 일례로, 제1 막대형 LED(230a)는 적색 막대형 LED, 제2 막대형 LED(230b)는 녹색 막대형 LED, 제3 막대형 LED(230c)는 청색 막대형 LED일 수 있다. 다만, 제1 막대형 LED(230a), 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)의 적층 순서가 반드시 파장에 따라 결정되어야 하는 것은 아니며, 이들의 적층 순서는 변경 실시될 수 있다. 또한, 제1 막대형 LED(230a), 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)의 적층 높이는 특별히 한정되지 않으며, 물질 특성이나, 설계 혹은 공정 조건에 따라 다양하게 변경 실시될 수 있을 것이다.
전술한 바와 같이, 본 발명의 일 실시예에 의한 단위 발광영역(142)은 복수의 막대형 LED들(230a, 230b, 230c)이 복수의 층에 배치된 적층형 구조로 구현된다. 그리고, 복수의 막대형 LED들(230a, 230b, 230c) 중 적어도 하나는 제1 및 제2 전극(210, 220)의 사이에 전기적으로 연결되고, 나머지는 적어도 일단이 전기적으로 플로우팅될 수 있다.
일례로, 제1 막대형 LED(230a)가 제1 및 제2 전극(210, 220)의 사이에 전기적으로 연결될 수 있다. 이러한 제1 막대형 LED(230a)는 제1 및 제2 전극(210, 220)의 사이에 문턱전압 이상의 구동전압이 인가될 때 활성화되어 제1색의 빛을 방출할 수 있다.
실시예에 따라, 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)의 적어도 일단은 전기적으로 플로우팅될 수 있다. 따라서, 제1 및 제2 전극(210, 220)에 구동전압이 인가되더라도 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)는 비활성화된 상태를 유지한다.
이러한 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)는 광을 산란시키는 산란체로서 기능할 수 있다. 일례로, 제1 막대형 LED(230a)가 발광할 때, 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)는 제1 막대형 LED(230a)로부터 방출되는 빛을 다각도로 산란시킬 수 있다. 이에 의해, 발광장치의 광 방출 효율이 증대될 수 있다.
한편, 도 7에는 도 5 내지 도 6에 도시된 바와 같은 도전성 컨택층(240)이 도시되지 않았으나, 실시예에 따라 도전성 컨택층(240)이 추가적으로 구비될 수도 있다. 일례로, 적어도 제1 막대형 LED(230a)의 양단과 제1 및 제2 전극(210, 220)의 연결 부분에 도전성 컨택층(240)이 추가적으로 구비될 수 있다.
도 8a는 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다. 그리고, 도 8b는 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 평면도이다.
도 8a에서는 제1 내지 제3 막대형 LED들 사이의 층별 위치를 보여주기 위하여 각 단위 발광영역별로 제1 내지 제3 막대형 LED들이 적어도 일부 중첩되는 것으로 도시하였지만, 본 발명이 이에 한정되지는 않는다. 즉, 제1 내지 제3 막대형 LED들 중 적어도 일부는 소정의 층 상에 임의로 배치될 수 있다. 한편, 도 8b는 선택적으로 정렬되는 막대형 LED를 제외한 나머지 막대형 LED는 발광부 내에 임의적으로 위치될 수 있음을 보여주기 위한 것으로서, 도 8a의 단면도와 정확히 일치하지는 않을 수 있음에 유의하여야 할 것이다.
도 8a를 참조하면, 본 발명의 일 실시예에 의한 발광장치는 기판(200) 상에 정의된 복수의 단위 발광영역들(142a, 142b, 142c)을 포함한다. 일례로, 발광장치는 기판(200) 상의 발광부(일례로, 도 2의 140) 내에 연속적으로 배치되는 제1 단위 발광영역(142a), 제2 단위 발광영역(142b) 및 제3 단위 발광영역(142c)을 포함할 수 있다. 실시예에 따라, 단위 발광영역들(142a, 142b, 142c)의 사이에는 도시되지 않은 전원선이나 신호선(예컨대, 데이터선 등) 및/또는 화소정의막 등이 추가로 구비될 수 있다.
복수의 단위 발광영역들(142a, 142b, 142c) 중 적어도 하나는, 서로 이격되도록 위치된 적어도 한 쌍의 제1 전극(210) 및 제2 전극(220)과, 두 개 이상의 서로 다른 층에 위치되는 복수의 막대형 LED들(230a, 230b 및/또는 230c)을 포함한다. 예컨대, 단위 발광영역들(142a, 142b, 142c) 각각은, 적어도 한 쌍의 제1 전극(210) 및 제2 전극(220)과, 제1 및 제2 전극(210, 220) 상부의 제1층에 위치되는 적어도 하나의 제1 막대형 LED(230a)와, 제1층 상부의 제2층에 위치되는 적어도 하나의 제2 막대형 LED(230b)와, 제2층 상부의 제3층에 위치되는 적어도 하나의 제3 막대형 LED(230c)를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 복수의 단위 발광영역들(142a, 142b, 142c) 중 적어도 하나는, 제1층에 위치되는 적어도 하나의 제1 막대형 LED(230a)와, 제2층에 위치되는 적어도 하나의 제2 막대형 LED(230b)를 포함하고, 제3 막대형 LED(230c)는 포함하지 않을 수도 있다.
실시예에 따라, 서로 다른 층에 위치한 막대형 LED들(230a, 230b, 230c)의 사이, 및/또는 그 상부에는 절연막(250)이 형성된다. 예컨대, 제1 막대형 LED(230a)와 제2 막대형 LED(230b)의 사이에는 제1 절연막(252)이 형성되고, 제2 막대형 LED(230b)와 제3 막대형 LED(230c)의 사이에는 제2 절연막(254)이 형성될 수 있다. 또한, 제3 막대형 LED(230c)의 상부에는 제3 절연막(256)이 형성될 수 있다.
실시예에 따라, 서로 다른 층에 위치한 제1 막대형 LED(230a), 제2 막대형 LED(230b) 및 제3 막대형 LED(230c)는 각각 상이한 색상의 LED일 수 있다. 예컨대, 제1 막대형 LED(230a)는 제1색(예컨대, 적색)의 빛을 방출하는 막대형 LED일 수 있고, 제2 막대형 LED(230b)는 제2색(예컨대, 녹색)의 빛을 방출하는 막대형 LED일 수 있다. 또한, 제3 막대형 LED(230c)는 제3색(청색)의 빛을 방출하는 막대형 LED일 수 있다.
각각의 단위 발광영역들(142a, 142b, 142c)에 위치된 복수의 막대형 LED들(230a, 230b 및/또는 230c) 중 적어도 하나는 제1 전극(210) 및 제2 전극(220)의 사이에 전기적으로 연결된다.
일례로, 제1 단위 발광영역(142a)에서는 제1 전극(210) 및 제2 전극(220)의 사이에 제1 막대형 LED(230a)가 전기적으로 연결될 수 있다. 이러한 제1 단위 발광영역(142a)에서, 제2 및 제3 막대형 LED(230b, 230c)의 적어도 일단은 전기적으로 플로우팅될 수 있다. 이 경우, 구동전압의 인가여부에 관계없이 제1 단위 발광영역(142a)의 제2 및 제3 막대형 LED(230b, 230c)는 비활성화된 상태를 유지한다. 제1 단위 발광영역(142a)에 구동전압이 인가되면, 제1 단위 발광영역(142a)은 제1 막대형 LED(230a)에 의해 제1색의 빛을 방출할 수 있다.
실시예에 따라, 제2 단위 발광영역(142b)에서는 제1 전극(210) 및 제2 전극(220)의 사이에 제2 막대형 LED(230b)가 전기적으로 연결될 수 있다. 이러한 제2 단위 발광영역(142b)에서, 제1 및 제3 막대형 LED(230a, 230c)의 적어도 일단은 전기적으로 플로우팅될 수 있다. 이 경우, 구동전압의 인가여부에 관계없이 제2 단위 발광영역(142b)의 제1 및 제3 막대형 LED(230a, 230c)는 비활성화된 상태를 유지한다. 제2 단위 발광영역(142b)에 구동전압이 인가되면, 제2 단위 발광영역(142b)은 제2 막대형 LED(230b)에 의해 제2색의 빛을 방출할 수 있다.
실시예에 따라, 제3 단위 발광영역(142c)에서는 제1 전극(210) 및 제2 전극(220)의 사이에 제3 막대형 LED(230c)가 전기적으로 연결될 수 있다. 이러한 제3 단위 발광영역(142c)에서, 제1 및 제2 막대형 LED(230a, 230b)의 적어도 일단은 전기적으로 플로우팅될 수 있다. 이 경우, 구동전압의 인가여부에 관계없이 제3 단위 발광영역(142c)의 제1 및 제2 막대형 LED(230a, 230b)는 비활성화된 상태를 유지한다. 제3 단위 발광영역(142c)에 구동전압이 인가되면, 제3 단위 발광영역(142c)은 제3 막대형 LED(230c)에 의해 제3색의 빛을 방출할 수 있다.
이와 같이 서로 다른 색의 빛을 방출하는 제1 내지 제3 단위 발광영역(142a, 142b, 142c)은, 일례로 발광표시장치의 단위 화소를 구성할 수 있다.
실시예에 따라, 제1 전극(210) 및 제2 전극(220)의 사이에 전기적으로 연결되는 막대형 LED(230a, 230b, 230c)는 양단이 각각 제1 전극(210) 및 제2 전극(220)에 중첩되고, 제1 및 제2 컨택 전극(262, 264)에 의해 제1 전극(210) 및 제2 전극(220)에 전기적으로 연결될 수 있다.
실시예에 따라, 제1 컨택 전극(262)은, 제1, 제2 및 제3 절연막(252, 254, 256)을 관통하며 제1 전극(210)의 적어도 일부를 노출하는 제1 컨택홀(CH1)에 매립되도록 형성될 수 있다. 이러한 제1 컨택 전극(262)은, 각각의 단위 발광영역들(142a, 142b, 142c)에서 제1 내지 제3 막대형 LED들(230a, 230b, 230c) 중 적어도 하나의 일단을 제1 전극(210)에 전기적으로 연결한다. 예컨대, 제1 컨택 전극(262)은 제1 전극(210)과 중첩되는 막대형 LED(230a, 230b, 230c)의 일단을 제1 전극(210)에 전기적으로 연결할 수 있다.
실시예에 따라, 제2 컨택 전극(264)은, 제1, 제2 및 제3 절연막(252, 254, 256)을 관통하며 제2 전극(220)의 적어도 일부를 노출하는 제2 컨택홀(CH2)에 매립되도록 형성될 수 있다. 이러한 제2 컨택 전극(264)은 각각의 단위 발광영역들(142a, 142b, 142c)에서 제1 내지 제3 막대형 LED들(230a, 230b, 230c) 중 적어도 하나의 타단을 제2 전극(220)에 전기적으로 연결한다. 예컨대, 제2 컨택 전극(264)은 제2 전극(220)과 중첩되는 막대형 LED(230a, 230b, 230c)의 타단을 제2 전극(220)에 전기적으로 연결할 수 있다.
한편, 도 8a의 단면도에서는 각각의 단위 발광영역(142a, 142b, 142c)에 위치된 제1 내지 제3 막대형 LED들(230a, 230b, 230c)의 길이가 상이한 것으로 도시되었다. 하지만, 실시예에 따라 제1 내지 제3 막대형 LED들(230a, 230b, 230c)은 유사 또는 실질적으로 동일한 정도의 길이를 가지되, 각각의 단위 발광영역들(142a, 142b, 142c)에서 적어도 일단이 플로우팅된 막대형 LED들(230a, 230b 및/또는 230c)이 사선 방향으로 배치되어 짧게 도시된 것일 수 있다.
도 8b를 참조하면, 각각의 단위 발광영역(142a, 142b, 142c)에서 적어도 일단이 플로우팅된 막대형 LED들(230a, 230b, 230c)은 제1 및 제2 전극(210, 220)의 사이에 임의로 배치될 수 있으며, 일례로 사선 방향으로 배치될 수 있다.
전술한 바와 같이, 제1 내지 제3 막대형 LED들(230a, 230b, 230c)을 서로 다른 층에 배치하여 적층형 구조의 발광장치를 구성하게 되면, 앞서 도 7에서 설명한 바와 같이 발광장치의 광 방출 효율이 증대될 수 있다. 또한, 이러한 적층형 구조의 발광장치를 구성함에 의해, 발광장치를 제조하기 위한 공정이 용이해질 수 있다. 이에 대한 보다 상세한 설명은 후술하기로 한다.
도 9는 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다. 도 9에서, 도 8a 내지 도 8b와 유사 또는 동일한 부분에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 9를 참조하면, 제1 및 제2 전극(210, 220)과 막대형 LED들(230a, 230b, 230c)의 하부에는 트랜지스터들(TFT)과 같은 회로소자와, 이를 덮는 절연막(270)이 더 구비될 수 있다. 예컨대, 트랜지스터들(TFT)은 절연막(270)에 형성된 비아홀(VH)을 통해 제1 전극(210)에 전기적으로 연결될 수 있다.
또한, 제1 및 제2 전극(210, 220)과 막대형 LED들(230a, 230b, 230c)의 하부에는, 도시되지 않은 다른 트랜지스터들 및/또는 커패시터등이 더 형성될 수 있다. 일례로, 각각의 단위 발광영역들(142a, 142b, 142c)에는 도 4a 내지 도 4c에 도시된 바와 같은 화소회로(144)를 구성하는 회로소자들이 배치될 수 있다. 또한, 실시예에 따라 막대형 LED들(230a, 230b, 230c) 각각의 하부에는 도시되지 않은 반사막 등이 더 형성될 수도 있다.
도 10a 내지 도 10e는 도 8a에 도시된 발광장치의 제조방법을 순차적으로 나타내는 단면도이다. 그리고, 도 11a 내지 도 11c는 도 10a 내지 도 10c에 도시된 발광장치의 일 영역에 상응하는 평면도이다.
도 10a 내지 도 10e에서는 제1 내지 제3 막대형 LED들 사이의 층별 위치를 보여주기 위하여 각 단위 발광영역별로 제1 내지 제3 막대형 LED들이 적어도 일부 중첩되는 것으로 도시하였지만, 본 발명이 이에 한정되지는 않는다. 즉, 제1 내지 제3 막대형 LED들 중 적어도 일부는 소정의 층 상에 임의로 배치될 수 있다. 또한, 도 11a 내지 도 11c는 선택적으로 정렬되는 막대형 LED를 제외한 나머지 막대형 LED는 발광부 내에 임의적으로 위치될 수 있음을 보여주기 위한 것으로서, 도 10a 내지 도 10c의 단면도와 정확히 일치하지는 않을 수 있음에 유의하여야 할 것이다.
도 10a 및 도 11a를 참조하면, 먼저 기판(200) 상에 정의된 단위 발광영역들(142a, 142b, 142c) 각각에 적어도 한 쌍의 제1 전극(210) 및 제2 전극(220)을 형성한 후, 단위 발광영역들(142a, 142b, 142c) 상에 적어도 하나의 제1 막대형 LED(230a)를 투입한다. 제1 막대형 LED(230a)를 투입하는 방식의 비제한적인 예로서, 잉크젯 프린팅 방식을 이용할 수 있다. 예컨대, 잉크젯 프린팅 방식을 이용하여, 단위 발광영역들(142a, 142b, 142c)을 포함한 발광부에 다수의 제1 막대형 LED들(230a)이 포함된 용액을 전면적으로 도포할 수 있다. 용액은 잉크 또는 페이스트 상일 수 있다. 용매로는, 일례로 용제(solvent)가 함유된 포토 레지스트 또는 유기막 등이 사용될 수 있다.
제1 막대형 LED들(230a)을 투입한 이후(혹은, 제1 막대형 LED들(230a)의 투입과 동시에), 적어도 하나의 단위 발광영역(142a, 142b, 및/또는 142c)에 형성된 제1 및 제2 전극(210, 220)의 사이에 적어도 하나의 제1 막대형 LED(230a)를 정렬시킬 수 있다. 일례로, 원하는 단위 발광영역, 예컨대 제1 단위 발광영역(142a)의 제1 및 제2 전극(210, 220)에 직류 혹은 교류 전압을 인가함에 의해 제1 단위 발광영역(142a) 상에서 제1 막대형 LED(230a)의 양단이 각각 제1 전극(210) 및 제2 전극(220) 상에 위치되도록 제1 막대형 LED(230a)의 자가 정렬을 유도할 수 있다.
보다 구체적으로, 제1 및 제2 전극(210, 220)에 전압을 인가하면, 제1 및 제2 전극(210, 220) 사이에 형성되는 전기장에 의해, 제1 막대형 LED(230a)에 쌍극성이 유도된다. 이에 따라, 제1 막대형 LED(230a)가 제1 및 제2 전극(210, 220)의 사이에 자가 정렬하게 된다.
한편, 제1 막대형 LED들(230a)의 상부에는 제1 절연막(252)을 형성한다. 제1 절연막(252)을 형성하기 위한 절연물질의 도포는 제1 막대형 LED들(230a)의 투입과 동시에 진행되거나, 혹은 제1 막대형 LED들(230a)의 투입 이후에 진행될 수 있다.
일례로, 제1 막대형 LED들(230a)과, 제1 절연막(252)을 형성하기 위한 절연물질이 함께 포함된 용액을 투하함에 의해, 제1 막대형 LED들(230a)의 투입 공정과, 제1 절연막(252) 형성을 위한 절연물질의 도포 공정을 동시 진행할 수 있다. 이후, 제1 막대형 LED들(230a)을 자가 정렬시킨 이후, 절연물질을 경화시켜 제1 절연막(252)을 형성할 수 있다.
또는, 실시예에 따라, 제1 막대형 LED들(230a)의 투입 및 자가 정렬 공정이 완료된 이후, 제1 막대형 LED들(230a)의 상부에 절연물질을 도포하여 제1 절연막(252)을 형성할 수도 있다.
도 10b 및 도 11b를 참조하면, 제1 절연막(252)이 형성된 단위 발광영역들(142a, 142b, 142c) 상에 적어도 하나의 제2 막대형 LED(230b)를 투입한다. 일례로, 단위 발광영역들(142a, 142b, 142c)을 포함한 발광부에 다수의 제2 막대형 LED들(230b)이 포함된 용액을 전면적으로 도포할 수 있다.
제2 막대형 LED들(230b)의 투입 이후, 혹은 이와 동시에 적어도 하나의 단위 발광영역(142a, 142b, 및/또는 142c)에 형성된 제1 및 제2 전극(210, 220)의 사이에 적어도 하나의 제2 막대형 LED(230b)를 정렬시킬 수 있다. 일례로, 제2 단위 발광영역(142b)의 제1 및 제2 전극(210, 220)에 직류 혹은 교류 전압을 인가함에 의해 제2 단위 발광영역(142b) 상에서 제2 막대형 LED(230b)의 양단이 각각 제1 전극(210) 및 제2 전극(220) 상에 위치되도록 제2 막대형 LED(230b)의 자가 정렬을 유도할 수 있다. 제2 막대형 LED들(230b)의 상부에는 제2 절연막(254)을 형성한다.
도 10c 및 도 11c를 참조하면, 제2 절연막(254)이 형성된 단위 발광영역들(142a, 142b, 142c) 상에 적어도 하나의 제3 막대형 LED(230c)를 투입한다. 일례로, 단위 발광영역들(142a, 142b, 142c)을 포함한 발광부에 다수의 제3 막대형 LED들(230c)이 포함된 용액을 전면적으로 도포할 수 있다.
제3 막대형 LED들(230c)의 투입 이후, 혹은 이와 동시에 적어도 하나의 단위 발광영역(142a, 142b, 및/또는 142c)에 형성된 제1 및 제2 전극(210, 220)의 사이에 적어도 하나의 제3 막대형 LED(230c)를 정렬시킬 수 있다. 일례로, 제3 단위 발광영역(142c)의 제1 및 제2 전극(210, 220)에 직류 혹은 교류 전압을 인가함에 의해 제3 단위 발광영역(142c) 상에서 제3 막대형 LED(230c)의 양단이 각각 제1 전극(210) 및 제2 전극(220) 상에 위치되도록 제3 막대형 LED(230c)의 자가 정렬을 유도할 수 있다. 제3 막대형 LED들(230c)의 상부에는 제3 절연막(256)을 형성한다.
도 10d를 참조하면, 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c)이 형성된 이후, 각각의 단위 발광영역들(142a, 142b, 142c)에 제1 컨택홀(CH1) 및 제2 컨택홀(CH2)을 형성한다.
실시예에 따라, 제1 컨택홀(CH1) 및 제2 컨택홀(CH2)은 제1, 제2 및 제3 절연막(252, 254, 256)을 관통하도록 형성될 수 있다. 예컨대, 제1 컨택홀(CH1)은 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c) 중 적어도 하나의 일단과, 제1 전극(210)의 적어도 일 영역을 노출하도록 제1, 제2 및 제3 절연막(252, 254, 256)을 관통하여 형성될 수 있다. 그리고, 제2 컨택홀(CH2)은 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c) 중 적어도 하나의 타단과, 제2 전극(220)의 적어도 일 영역을 노출하도록 제1, 제2 및 제3 절연막(252, 254, 256)을 관통하여 형성될 수 있다.
도 10e를 참조하면, 제1 컨택홀(CH1)의 내부에 매립되도록 제1 컨택 전극(262)을 형성함과 동시에, 제2 컨택홀(CH2)의 내부에 매립되도록 제2 컨택 전극(264)을 형성한다. 다만, 실시예에 따라, 제1 컨택 전극(262)과 제2 컨택 전극(264)을 순차적으로 형성할 수도 있다.
이에 따라, 제1 컨택 전극(262)은 제1 전극(210)을 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c) 중 적어도 하나의 일단에 전기적으로 연결하게 된다. 예컨대, 제1 단위 발광영역(142a)의 제1 컨택 전극(262)은, 제1 전극(210)을 적어도 제1 막대형 LED(230a)의 일단에 전기적으로 연결하게 된다.
한편, 제2 컨택 전극(264)은 제2 전극(220)을 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c) 중 적어도 하나의 타단에 전기적으로 연결하게 된다. 예컨대, 제1 단위 발광영역(142a)의 제2 컨택 전극(264)은, 제2 전극(220)을 적어도 제1 막대형 LED(230a)의 타단에 전기적으로 연결하게 된다.
전술한 바와 같이, 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c)을 서로 다른 층에 배치하여 적층형 구조의 발광장치를 구성하게 되면, 발광장치를 제조하기 위한 공정이 용이해질 수 있다. 예컨대, 비교 예에서 단위 발광영역들(142a, 142b, 142c) 각각을 구분하여 원하는 색의 막대형 LED(230a, 230b, 또는 230c)만을 투입하고자 할 때, 단위 발광영역들(142a, 142b, 142c) 각각의 크기가 작으면 원하는 위치에 원하는 막대형 LED(230a, 230b, 또는 230c)를 투입하기 어려울 수 있다. 일례로, 잉크젯 프린팅 방식을 이용하여 막대형 LED(230a, 230b, 또는 230c)가 포함된 용액을 원하는 단위 발광영역(142a, 142b, 또는 142c)에만 투입하고자 할 때에는, 일례로 부화소 단위의 고해상도 프린팅 방식이 요구된다. 이에 따라, 공정의 난이도가 증가할 수 있다. 또한, 용액 내에서 막대형 LED(230a, 230b, 및/또는 230c)의 응집 및 침전이 발생하기 쉬워, 각 단위 발광영역들(142a, 142b, 142c)에 막대형 LED(230a, 230b, 및/또는 230c)를 균일하게 투입하기 어려울 수 있다.
하지만, 본 발명의 실시예에서와 같이 제1 내지 제3 막대형 LED들(230a, 230b, 230c)을 서로 다른 층에 배치하게 되면, 단위 발광영역들(142a, 142b, 142c)을 구분할 필요 없이, 각 층별로 상기 단위 발광영역들(142a, 142b, 142c)을 포함하는 발광부의 전면에 제1 막대형 LED들(230a), 제2 막대형 LED들(230B), 또는 제3 막대형 LED들(230c)을 전면적으로 도포할 수 있게 된다. 이에 따라, 발광장치를 제조하기 위한 공정이 용이해지며, 막대형 LED들(230a, 230b, 230c)의 균일도도 개선할 수 있다. 또한, 발광부에 막대형 LED들(230a, 230b, 및/또는 230c)을 투입한 이후, 각각의 단위 발광영역들(142a, 142b, 142c)별로 제1 및 제2 전극(210, 220)에 인가되는 전압을 제어함으로써, 해당 단위 발광영역(142a, 142b, 142c)의 제1 및 제2 전극(210, 220) 사이에 원하는 종류의 막대형 LED(230a, 230b, 및/또는 230c)만을 선택적으로 정렬시킬 수 있다.
실시예에 따라, 제1 내지 제3 막대형 LED들(230a, 230b, 230c)을 자가 정렬시킬 때 해당 단위 발광영역(142a, 142b, 142c)의 제1 및 제2 전극(210, 220)에 인가되는 전압의 크기(예컨대, 전압의 절대값)는 서로 동일하거나, 혹은 상이할 수 있다.
예컨대, 각각의 단위 발광영역(142a, 142b, 142c)에서 자가 정렬시키고자 하는 막대형 LED들(230a, 230b, 230c)과 제1 및 제2 전극(210, 220) 사이의 거리 편차를 감안하여 해당 단위 발광영역(142a, 142b, 142c)의 제1 및 제2 전극(210, 220)에 인가되는 전압의 크기를 조정할 수 있다. 일례로, 제1 내지 제3 막대형 LED들(230a, 230b, 230c)을 자가 정렬시킬 때, 상기 제1 내지 제3 막대형 LED들(230a, 230b, 230c)에 인가되는 전기장의 크기가 실질적으로 동일해지도록 각 단위 발광영역(142a, 142b, 142c)별로 인가되는 전압의 크기를 설정할 수 있다.
이 경우, 제2 막대형 LED들(230b)을 자가 정렬시킬 때 제2 단위 발광영역(142b)의 제1 및 제2 전극(210, 220)에 인가되는 전압의 크기는, 제1 막대형 LED들(230a)을 자가 정렬시킬 때 제1 단위 발광영역(142a)의 제1 및 제2 전극(210, 220)에 인가되는 전압의 크기보다 클 수 있다. 예컨대, 제1 막대형 LED들(230a)을 자가 정렬하는 단계에서는 제1 단위 발광영역(142a)의 제1 및 제2 전극(210, 220)의 사이에 제1 전압을 인가하고, 제2 막대형 LED들(230b)을 자가 정렬시키는 단계에서는 제2 단위 발광영역(142b)의 제1 및 제2 전극(210, 220)의 사이에 제1 전압보다 큰 제2 전압을 인가할 수 있다. 또한, 제3 막대형 LED들(230c)을 자가 정렬시킬 때 제3 단위 발광영역(142c)의 제1 및 제2 전극(210, 220)에 인가되는 전압의 크기는, 제2 막대형 LED들(230b)을 자가 정렬시킬 때 제2 단위 발광영역(142b)의 제1 및 제2 전극(210, 220)에 인가되는 전압의 크기보다 클 수 있다. 예컨대, 제3 막대형 LED들(230c)을 자가 정렬시키는 단계에서는 제3 단위 발광영역(142c)의 제1 및 제2 전극(210, 220)의 사이에 제1 및 제2 전압보다 큰 제3 전압을 인가할 수 있다. 이에 따라, 제1 내지 제3 막대형 LED들(230a, 230b, 230c)을 자가 정렬시킬 때, 상기 제1 내지 제3 막대형 LED들(230a, 230b, 230c)에 균일한 전기장을 인가할 수 있다.
도 12는 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다. 도 12를 설명함에 있어, 도 8a와 유사 또는 동일한 부분에 대한 상세한 설명은 생략하기로 한다.
도 12를 참조하면, 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c)의 일단은 제1 컨택 전극(262)을 통해 제1 전극(210)에 공통으로 연결되고, 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c)의 타단은 제2 컨택 전극(264)을 통해 제2 전극(220)에 공통으로 연결된다. 즉, 실시예에 따라, 각각의 단위 발광영역들(142a, 142b, 142c) 내의 서로 다른 층에 형성된 적어도 두 개의 막대형 LED들(230a, 230b, 230c)이 제1 및 제2 전극(210, 220)의 사이에 병렬 접속되는 구조로 공통으로 연결될 수 있다.
이 경우, 각각의 단위 발광영역들(142a, 142b, 142c)은 백색의 빛을 방출할 수 있다. 이러한 구조를 적용할 수 있는 발광장치의 일례로는 조명장치가 있을 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 도 12의 구조는 발광표시장치에도 적용될 수 있다. 일례로, 각각의 단위 발광영역들(142a, 142b, 142c)이 백색의 빛을 발광하는 각각의 화소들을 구성하되, 빛이 출사되는 면 상에 컬러필터를 배치함에 의하여 원하는 색상의 화소들을 구현할 수도 있을 것이다.
전술한 실시예에 의한 발광장치에 있어서, 적어도 하나의 단위 발광영역(142a, 142b, 및/또는 142c)의 제1 및 제2 전극(210, 220)에 구동전압이 인가되면, 해당 단위 발광영역(142a, 142b, 및/또는 142c)의 제1 내지 제3 막대형 LED들(230a, 230b, 230c)이 각각 해당 색상의 빛, 예컨대, 적색, 녹색 및 청색의 빛을 방출한다. 이에 따라, 해당 단위 발광영역(142a, 142b, 및/또는 142c)은 백색의 빛을 방출하게 된다. 이러한 발광장치에서는, 막대형 LED들(230a, 230b, 230c) 모두가 동일 면적에서 발광하게 된다. 이에 따라, 발광면적을 충분히 확보할 수 있다.
도 13a 내지 도 13e는 도 12에 도시된 발광장치의 제조방법을 순차적으로 나타내는 단면도이다. 도 13a 내지 도 13e를 설명함에 있어, 도 10a 내지 도 10e와 유사 또는 동일한 부분에 대한 상세한 설명은 생략하기로 한다.
도 13a를 참조하면, 제1 막대형 LED들(230a)을 투입한 이후, 제1, 제2 및 제3 단위 발광영역(142a, 142b, 142c)의 제1 및 제2 전극(210, 220)에 전압을 인가한다. 이에 따라, 제1, 제2 및 제3 단위 발광영역(142a, 142b, 142c) 모두에서 적어도 하나의 제1 막대형 LED(230a)의 양단이 제1 및 제2 전극(210, 220) 상에 정렬된다. 특히, 제1 막대형 LED(230a)는 제1 및 제2 전극(210, 220) 사이에 전기적으로 연결되도록 정렬된다. 이때, 제1 막대형 LED(230a)의 양단을 제1 및 제2 전극(210, 220)에 물리적 및/또는 전기적으로 안정적으로 연결하기 위한 도전성 컨택층(미도시)이 더 형성될 수도 있다.
도 13b를 참조하면, 제2 막대형 LED들(230b)을 투입한 이후, 제1, 제2 및 제3 단위 발광영역(142a, 142b, 142c)의 제1 및 제2 전극(210, 220)에 전압을 인가한다. 이에 따라, 제1, 제2 및 제3 단위 발광영역(142a, 142b, 142c) 모두에서 적어도 하나의 제2 막대형 LED(230b)의 양단이 제1 및 제2 전극(210, 220) 상에 정렬된다.
도 13c를 참조하면, 제3 막대형 LED들(230c)을 투입한 이후, 제1, 제2 및 제3 단위 발광영역(142a, 142b, 142c)의 제1 및 제2 전극(210, 220)에 전압을 인가한다. 이에 따라, 제1, 제2 및 제3 단위 발광영역(142a, 142b, 142c) 모두에서 적어도 하나의 제3 막대형 LED(230c)의 양단이 제1 및 제2 전극(210, 220) 상에 정렬된다.
도 13d를 참조하면, 제1 전극(210)과 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c)의 일단을 노출하도록 제1, 제2 및 제3 절연막(252, 254, 256)을 관통하는 제1 컨택홀(CH1)을 형성한다. 이와 동시에, 제2 전극(220)과 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c)의 타단을 노출하도록 제1, 제2 및 제3 절연막(252, 254, 256)을 관통하는 제2 컨택홀(CH2)을 형성할 수 있다.
도 13e를 참조하면, 제1 컨택홀(CH1)의 내부에 제1 컨택 전극(262)을 형성함과 동시에, 제2 컨택홀(CH2)의 내부에 제2 컨택 전극(264)을 형성한다. 다만, 실시예에 따라, 제1 컨택 전극(262)과 제2 컨택 전극(264)을 순차적으로 형성할 수도 있다.
실시예에 따라, 제1 컨택 전극(262)은 제1 전극(210)을 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c)의 일단에 공통으로 연결할 수 있다. 그리고, 제2 컨택 전극(264)은 제2 전극(220)을 제1, 제2 및 제3 막대형 LED들(230a, 230b, 230c)의 타단에 공통으로 연결할 수 있다.
도 14는 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다. 도 14를 설명함에 있어, 앞서 설명한 실시예들과 유사 또는 동일한 부분에 대한 상세한 설명은 생략하기로 한다.
도 14를 참조하면, 제1 막대형 LED들(230a), 제2 막대형 LED들(230b) 및 제3 막대형 LED들(230c)별로 개별 구동전극을 가질 수 있다. 예컨대, 본 발명의 일 실시예에 의한 발광장치는, 각각 제1 막대형 LED들(230a)의 일단 및 타단에 연결되는 제1 전극(210) 및 제2 전극(220)과, 각각 제2 막대형 LED들(230b)의 일단 및 타단에 연결되는 제3 전극(280) 및 제4 전극(290)과, 각각 제3 막대형 LED들(230c)의 일단 및 타단에 연결되는 제5 전극(300) 및 제6 전극(310)을 포함할 수 있다.
실시예에 따라, 서로 직렬 혹은 병렬 접속되는 막대형 LED들(230a, 230b, 및/또는 230c)은 적어도 일 전극이 일체로 연결되도록 패터닝될 수도 있다. 한편, 도 14에서는 각 층에 배치된 막대형 LED들(230a, 230b, 230c) 사이의 전극 연결 구조와 관련한 보다 다양한 실시예를 나타내기 위하여, 제1 막대형 LED들(230a)의 양단에 연결되는 제1 및 제2 전극(210, 220)은 각각이 분리된 패턴으로 도시하였다. 또한, 제2 및 제3 막대형 LED들(230b, 230c)의 적어도 일단에 연결되는 제3, 제4, 제5 및/또는 제6 전극(280, 290, 300, 310)은 이웃한 제2 또는 제3 막대형 LED들(230b, 230c)의 일단에 연결되는 제3, 제4, 제5 및/또는 제6 전극(280, 290, 300, 310)과 일체로 연결되는 구조를 도시하였다. 하지만, 막대형 LED들(230a, 230b, 230c)의 연결 구조가 도시된 바에 한정되지는 않으며, 이는 각 층에 배치된 막대형 LED들(230a, 230b, 230c) 사이의 연결 구조에 따라 다양하게 변경 실시될 수 있다.
전술한 실시예에 의하면, 각각의 단위 발광영역들(142a, 142b, 142c) 내에서도 제1 막대형 LED들(230a), 제2 막대형 LED들(230b) 및 제3 막대형 LED들(230c)별로 독립적인 구동이 가능하다.
도 15a 내지 도 15i는 도 14에 도시된 발광장치의 제조방법을 순차적으로 나타내는 단면도이다. 도 15a 내지 도 15i를 설명함에 있어, 앞서 설명한 실시예들과 유사 또는 동일한 부분에 대한 상세한 설명은 생략하기로 한다.
도 15a를 참조하면, 제1 막대형 LED들(230a)을 투입한 이후, 제1, 제2 및 제3 단위 발광영역(142a, 142b, 142c)의 제1 및 제2 전극(210, 220)에 전압을 인가하여, 제1 막대형 LED들(230a)이 제1 및 제2 전극(210, 220)의 사이에 전기적으로 연결되도록 제1 막대형 LED들(230a)을 정렬한다.
도 15b를 참조하면, 제2 막대형 LED들(230b)을 투입한 이후, 제1, 제2 및 제3 단위 발광영역(142a, 142b, 142c)의 제1 및 제2 전극(210, 220)에 전압을 인가하여 제2 막대형 LED들(230b)을 정렬한다.
도 15c 내지 도 15e를 참조하면, 제2 막대형 LED들(230b)의 상부에 제1 도전막(320)을 형성하고, 제1 도전막(320) 상에 제1 마스크(330)를 형성한다. 그리고, 제1 마스크(330)를 이용하여 제1 도전막(320)을 패터닝함에 의해 제3 전극(280)과 제4 전극(290)을 형성한다. 이후, 적어도 제3 전극(280) 및 제4 전극(290) 상에 제2 절연막(254)을 형성한다. 실시예에 따라, 제1 마스크(330)는 포토 레지스트 물질을 포함할 수 있다. 또한, 실시예에 따라, 제1 마스크(330)를 소정 두께만큼 식각하여 제2 절연막(254)을 형성할 수도 있다.
도 15f를 참조하면, 제3 막대형 LED들(230c)을 투입한 이후, 제1, 제2 및 제3 단위 발광영역(142a, 142b, 142c)의 제1 및 제2 전극(210, 220)에 전압을 인가하여 제3 막대형 LED들(230c)을 정렬한다.
도 15g 내지 도 15i를 참조하면, 제3 막대형 LED들(230c)의 상부에 제2 도전막(340)을 형성하고, 제2 도전막(340) 상에 제2 마스크(350)를 형성한다. 그리고, 제2 마스크(350)를 이용하여 제2 도전막(340)을 패터닝함에 의해 제5 전극(300)과 제6 전극(310)을 형성한다. 이후, 적어도 제5 전극(300)과 제6 전극(310) 상에 제3 절연막(256)을 형성한다. 실시예에 따라, 제2 마스크(350)는 포토 레지스트 물질을 포함할 수 있다. 또한, 실시예에 따라, 제2 마스크(350)를 소정 두께만큼 식각하여 제3 절연막(256)을 형성할 수도 있다.
도 16 및 도 17은 각각 본 발명의 일 실시예에 의한 발광장치의 일 영역을 나타내는 단면도이다. 도 16 내지 17을 설명함에 있어, 앞서 설명한 실시예들과 유사 또는 동일한 부분에 대한 상세한 설명은 생략하기로 한다.
도 16을 참조하면, 적어도 제1 막대형 LED들(230a), 제2 막대형 LED들(230b) 및 제3 막대형 LED들(230c)별로 구동소자들(TFTr, TFTg, TFTb)에 전기적으로 연결될 수 있다. 이러한 실시예에 의하면, 적어도 제1 막대형 LED들(230a), 제2 막대형 LED들(230b) 및 제3 막대형 LED들(230c)별로 독립적인 구동이 가능하다.
도 17을 참조하면, 각각의 제1 막대형 LED들(230a), 제2 막대형 LED들(230b) 및 제3 막대형 LED들(230c)은 모두 개별적인 구동소자들(TFTr1 내지 TFTr3, TFTg1 내지 TFTg3, TFTb1 내지 TFTb3)에 전기적으로 연결될 수 있다. 이러한 실시예에 의하면, 각각의 제1 막대형 LED들(230a), 제2 막대형 LED들(230b) 및 제3 막대형 LED들(230c)의 독립적인 구동이 가능하다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
10, 230: 막대형 LED 11: 제1 도전성 반도체층
12: 활성층 13: 제2 도전성 반도체층
14: 절연피막 140: 발광부
142: 단위 발광영역(화소) 200: 기판
210: 제1 전극 220: 제2 전극
240: 도전성 컨택층 250, 270: 절연막
262, 264: 컨택 전극

Claims (20)

  1. 기판 상에 정의된 복수의 단위 발광영역들을 포함하며,
    상기 단위 발광영역들 중 적어도 하나는,
    서로 이격되도록 위치된 적어도 한 쌍의 제1 전극 및 제2 전극과,
    상기 기판 상의 제1층에 위치되는 적어도 하나의 제1 막대형 LED와,
    상기 기판 상의 제2층에 위치되는 적어도 하나의 제2 막대형 LED를 포함하고,
    상기 제1 막대형 LED 및 상기 제2 막대형 LED 중 적어도 하나는, 상기 제1 전극 및 상기 제2 전극의 사이에 전기적으로 연결되며,
    상기 제1 전극은 상기 제1 막대형 LED의 일단에 전기적으로 연결되고, 상기 제2 전극은 상기 제1 막대형 LED의 타단에 전기적으로 연결되며,
    상기 단위 발광영역들 중 적어도 하나는, 상기 제2 막대형 LED의 일단에 전기적으로 연결되는 제3 전극과, 상기 제2 막대형 LED의 타단에 전기적으로 연결되는 제4 전극을 더 포함하는 발광장치.
  2. 제1항에 있어서,
    상기 제1 막대형 LED와 상기 제2 막대형 LED는 서로 다른 색상의 막대형 LED이며, 상기 제1 및 제2 막대형 LED 중, 보다 긴 파장을 갖는 막대형 LED가 상기 기판에 보다 가깝게 배치되는 것을 특징으로 하는 발광장치.
  3. 제1항에 있어서,
    상기 제1 막대형 LED 및 상기 제2 막대형 LED 중 적어도 하나는, 적어도 일단이 전기적으로 플로우팅되는 발광장치.
  4. 제1항에 있어서,
    상기 단위 발광영역들은,
    상기 제1 전극 및 상기 제2 전극의 사이에 상기 제1 막대형 LED가 전기적으로 연결된 제1 단위 발광영역과,
    상기 제1 전극 및 상기 제2 전극의 사이에 상기 제2 막대형 LED가 전기적으로 연결된 제2 단위 발광영역을 포함하는 발광장치.
  5. 제1항에 있어서,
    상기 단위 발광영역들 중 적어도 하나는,
    상기 기판 상의 제3층에 위치되는 적어도 하나의 제3 막대형 LED를 더 포함하는 발광장치.
  6. 제5항에 있어서,
    상기 단위 발광영역들은,
    상기 제1 전극 및 상기 제2 전극의 사이에 상기 제1 막대형 LED가 전기적으로 연결되며, 제1색의 빛을 방출하는 제1 단위 발광영역과,
    상기 제1 전극 및 상기 제2 전극의 사이에 상기 제2 막대형 LED가 전기적으로 연결되며, 제2색의 빛을 방출하는 제2 단위 발광영역과,
    상기 제1 전극 및 상기 제2 전극의 사이에 상기 제3 막대형 LED가 전기적으로 연결되며, 제3색의 빛을 방출하는 제3 단위 발광영역을 포함하는 발광장치.
  7. 제5항에 있어서,
    상기 제1 막대형 LED, 상기 제2 막대형 LED 및 상기 제3 막대형 LED 의 일단은 상기 제1 전극에 공통으로 연결되고, 상기 제1 막대형 LED, 상기 제2 막대형 LED 및 상기 제3 막대형 LED 의 타단은 상기 제2 전극에 공통으로 연결되는 발광장치.
  8. 제5항에 있어서,
    상기 제1 막대형 LED와 상기 제2 막대형 LED의 사이에 위치된 제1 절연막과,
    상기 제2 막대형 LED와 상기 제3 막대형 LED의 사이에 위치된 제2 절연막과,
    상기 제3 막대형 LED 상에 위치된 제3 절연막을 더 포함하는 발광장치.
  9. 제8항에 있어서,
    상기 제1 막대형 LED, 상기 제2 막대형 LED 및 상기 제3 막대형 LED 중 적어도 하나는, 일단이 상기 제1 전극에 중첩되고 타단이 상기 제2 전극에 중첩되도록 정렬되는 발광장치.
  10. 제9항에 있어서,
    상기 단위 발광영역들 중 적어도 하나는,
    상기 제1 절연막, 상기 제2 절연막 및 상기 제3 절연막을 관통하며, 상기 제1 막대형 LED, 상기 제2 막대형 LED 및 상기 제3 막대형 LED 중 적어도 하나의 일단을 상기 제1 전극에 전기적으로 연결하는 제1 컨택 전극과,
    상기 제1 절연막, 상기 제2 절연막 및 상기 제3 절연막을 관통하며, 상기 제1 막대형 LED, 상기 제2 막대형 LED 및 상기 제3 막대형 LED 중 적어도 하나의 타단을 상기 제2 전극에 전기적으로 연결하는 제2 컨택 전극을 더 포함하는 발광장치.
  11. 삭제
  12. 기판 상에 정의된 단위 발광영역들 각각에 적어도 한 쌍의 제1 전극 및 제2 전극을 형성하는 단계와,
    상기 단위 발광영역들 상에 적어도 하나의 제1 막대형 LED를 투입하는 단계와,
    상기 제1 막대형 LED 상에 제1 절연막을 형성하는 단계와,
    상기 제1 절연막 상에 적어도 하나의 제2 막대형 LED를 투입하는 단계와,
    상기 제2 막대형 LED 상에 제2 절연막을 형성하는 단계와,
    상기 제1 전극이 상기 제1 막대형 LED 및 상기 제2 막대형 LED 중 적어도 하나의 일단에 전기적으로 연결되도록 제1 컨택 전극을 형성하고, 상기 제2 전극이 적어도 상기 제1 컨택 전극에 연결된 막대형 LED의 타단에 전기적으로 연결되도록 제2 컨택 전극을 형성하는 단계를 포함하는 발광장치의 제조방법.
  13. 제12항에 있어서,
    상기 단위 발광영역들은 제1 단위 발광영역 및 제2 단위 발광영역을 포함하며,
    상기 제1 막대형 LED를 투입한 이후에, 상기 제1 단위 발광영역의 상기 제1 및 제2 전극 사이에 상기 제1 막대형 LED를 정렬하는 단계와,
    상기 제2 막대형 LED를 투입한 이후에, 상기 제2 단위 발광영역의 상기 제1 및 제2 전극 사이에 상기 제2 막대형 LED를 정렬하는 단계를 더 포함하는 발광장치의 제조방법.
  14. 제13항에 있어서,
    상기 제1 막대형 LED를 정렬하는 단계에서, 상기 제1 단위 발광영역의 상기 제1 및 제2 전극 사이에 제1 전압을 인가하고,
    상기 제2 막대형 LED를 정렬하는 단계에서, 상기 제2 단위 발광영역의 상기 제1 및 제2 전극 사이에 상기 제1 전압보다 큰 제2 전압을 인가하는 발광장치의 제조방법.
  15. 제12항에 있어서,
    상기 제1 및 제2 막대형 LED 중 적어도 하나의 양단이, 각각 상기 제1 및 제2 전극 상에 위치되도록 상기 제1 및 제2 막대형 LED 중 적어도 하나를 정렬하는 단계를 더 포함하는 발광장치의 제조방법.
  16. 제15항에 있어서,
    상기 제1 및 제2 컨택 전극을 형성하는 단계는,
    상기 제1 및 제2 막대형 LED 중 적어도 하나의 일단과 상기 제1 전극의 적어도 일 영역을 노출하도록 상기 제1 및 제2 절연막을 관통하는 제1 컨택홀과, 상기 제1 및 제2 막대형 LED 중 적어도 하나의 타단과 상기 제2 전극의 적어도 일 영역을 노출하도록 상기 제1 및 제2 절연막을 관통하는 제2 컨택홀을 형성하는 단계와,
    상기 제1 컨택홀의 내부에 매립되도록 상기 제1 컨택 전극을 형성하고, 상기 제2 컨택홀의 내부에 매립되도록 상기 제2 컨택 전극을 형성하는 단계를 포함하는 발광장치의 제조방법.
  17. 제12항에 있어서,
    상기 제1 막대형 LED를 투입한 이후에, 상기 제1 막대형 LED의 양단이 각각 상기 제1 및 제2 전극 상에 위치되도록 상기 제1 막대형 LED를 정렬하는 단계와,
    상기 제2 막대형 LED를 투입한 이후에, 상기 제2 막대형 LED의 양단이 각각 상기 제1 및 제2 전극 상에 위치되도록 상기 제2 막대형 LED를 정렬하는 단계를 더 포함하는 발광장치의 제조방법.
  18. 제17항에 있어서,
    상기 제1 및 제2 컨택 전극을 형성하는 단계는,
    상기 제1 전극과 상기 제1 및 제2 막대형 LED의 일단을 노출하도록 상기 제1 및 제2 절연막을 관통하는 제1 컨택홀과, 상기 제2 전극과 상기 제1 및 제2 막대형 LED의 타단을 노출하도록 상기 제1 및 제2 절연막을 관통하는 제2 컨택홀을 형성하는 단계와,
    상기 제1 컨택홀의 내부에, 상기 제1 전극을 상기 제1 및 제2 막대형 LED의 일단에 공통으로 연결하는 제1 컨택 전극을 형성하고, 상기 제2 컨택홀의 내부에, 상기 제2 전극을 상기 제1 및 제2 막대형 LED의 타단에 공통으로 연결하는 제2 컨택 전극을 형성하는 단계를 포함하는 발광장치의 제조방법.
  19. 제12항에 있어서,
    상기 제2 절연막 상에 적어도 하나의 제3 막대형 LED를 투입하는 단계와,
    상기 제3 막대형 LED 상에 제3 절연막을 형성하는 단계를 더 포함하는 발광장치의 제조방법.
  20. 제12항에 있어서,
    상기 제1 막대형 LED를 투입한 이후에, 상기 제1 막대형 LED가 상기 제1 및 제2 전극의 사이에 전기적으로 연결되도록 정렬하는 단계를 더 포함하며,
    상기 제1 및 제2 컨택 전극을 형성하는 단계는,
    상기 제2 막대형 LED 상에 도전막을 형성하는 단계와,
    상기 도전막을 패터닝하여, 상기 제2 막대형 LED의 일단에 연결되는 제3 전극과, 상기 제2 막대형 LED의 타단에 연결되는 제4 전극을 형성하는 단계를 포함하는 발광장치의 제조방법.
KR1020160090207A 2016-07-15 2016-07-15 발광장치 및 그의 제조방법 KR102574603B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160090207A KR102574603B1 (ko) 2016-07-15 2016-07-15 발광장치 및 그의 제조방법
CN201710574625.2A CN107623013B (zh) 2016-07-15 2017-07-14 发光器件及其制造方法
US15/650,083 US10211418B2 (en) 2016-07-15 2017-07-14 Light emitting device and fabricating method thereof
US16/273,694 US10714701B2 (en) 2016-07-15 2019-02-12 Light emitting display device
US16/903,278 US11127914B2 (en) 2016-07-15 2020-06-16 Light emitting device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160090207A KR102574603B1 (ko) 2016-07-15 2016-07-15 발광장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20180009015A KR20180009015A (ko) 2018-01-25
KR102574603B1 true KR102574603B1 (ko) 2023-09-07

Family

ID=60941389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160090207A KR102574603B1 (ko) 2016-07-15 2016-07-15 발광장치 및 그의 제조방법

Country Status (3)

Country Link
US (3) US10211418B2 (ko)
KR (1) KR102574603B1 (ko)
CN (1) CN107623013B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102552300B1 (ko) * 2018-02-08 2023-07-10 삼성디스플레이 주식회사 표시 장치
KR102559514B1 (ko) * 2018-04-13 2023-07-27 삼성디스플레이 주식회사 표시 장치
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102145192B1 (ko) * 2018-04-19 2020-08-19 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US10270221B1 (en) * 2018-04-27 2019-04-23 Avago Technologies International Sales Pte. Limited Optical device and system having an array of addressable apertures
KR102588659B1 (ko) * 2018-06-26 2023-10-12 삼성디스플레이 주식회사 표시 장치
CN110690204A (zh) * 2018-07-05 2020-01-14 相丰科技股份有限公司 发光显像单元的复合层结构及电子装置
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102587133B1 (ko) * 2018-07-19 2023-10-10 삼성디스플레이 주식회사 표시 장치
KR102607727B1 (ko) * 2018-08-01 2023-11-29 삼성디스플레이 주식회사 표시 장치
KR102572340B1 (ko) 2018-08-21 2023-08-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102536489B1 (ko) * 2018-09-18 2023-05-25 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102559818B1 (ko) * 2018-09-21 2023-07-26 삼성디스플레이 주식회사 발광 소자의 정렬 방법과 이를 이용한 표시 장치의 제조 방법
KR20200040352A (ko) 2018-10-08 2020-04-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102654268B1 (ko) * 2018-10-10 2024-04-03 삼성디스플레이 주식회사 표시 장치
KR20200056213A (ko) 2018-11-14 2020-05-22 서울대학교산학협력단 표시 장치
KR102647790B1 (ko) 2018-11-20 2024-03-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102579915B1 (ko) 2018-11-22 2023-09-18 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102624516B1 (ko) * 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20200088959A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20200088961A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치
KR20200088960A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR102219187B1 (ko) * 2019-06-05 2021-02-25 한양대학교 에리카산학협력단 Led 디스플레이 제조 방법
KR20190099149A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102190064B1 (ko) * 2019-08-23 2020-12-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20210035362A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR20210044957A (ko) 2019-10-15 2021-04-26 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
KR20210054119A (ko) * 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시 장치
KR20210074458A (ko) * 2019-12-11 2021-06-22 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 비디오 월 디스플레이시스템
KR20210077864A (ko) * 2019-12-17 2021-06-28 삼성디스플레이 주식회사 표시 장치
KR20210102560A (ko) 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치
KR20210103048A (ko) * 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132257A (ko) 2020-04-24 2021-11-04 삼성디스플레이 주식회사 표시 장치
KR20210145049A (ko) 2020-05-22 2021-12-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220002797A (ko) * 2020-06-30 2022-01-07 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20230004770A (ko) * 2020-07-21 2023-01-06 엘지전자 주식회사 디스플레이 장치의 제조에 사용되는 전사 기판, 디스플레이 장치 및 디스플레이 장치의 제조 방법
WO2022039309A1 (ko) * 2020-08-21 2022-02-24 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 포함하는 디스플레이 장치
KR20220034945A (ko) * 2020-09-11 2022-03-21 삼성디스플레이 주식회사 표시 장치
KR20220046740A (ko) * 2020-10-07 2022-04-15 삼성디스플레이 주식회사 표시 장치
KR20220091703A (ko) 2020-12-23 2022-07-01 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130027623A1 (en) 2010-03-12 2013-01-31 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
KR101628345B1 (ko) 2014-07-08 2016-06-09 피에스아이 주식회사 초소형 led 전극어셈블리의 제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
JP2006295104A (ja) * 2004-07-23 2006-10-26 Semiconductor Energy Lab Co Ltd 発光素子およびそれを用いた発光装置
KR20070035306A (ko) 2005-09-27 2007-03-30 엘지이노텍 주식회사 발광 다이오드 및 그 제조 방법
JP2009543277A (ja) * 2006-06-29 2009-12-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ピクセル化エレクトロルミネセント・テキスタイル
JP4381428B2 (ja) * 2007-04-10 2009-12-09 シャープ株式会社 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
KR101535064B1 (ko) * 2008-01-17 2015-07-09 삼성디스플레이 주식회사 표시 장치용 광원 모듈 및 이를 포함하는 표시 장치
KR101471859B1 (ko) * 2008-11-27 2014-12-11 삼성전자주식회사 발광 다이오드
US7982409B2 (en) * 2009-02-26 2011-07-19 Bridgelux, Inc. Light sources utilizing segmented LEDs to compensate for manufacturing variations in the light output of individual segmented LEDs
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
JP4914929B2 (ja) 2009-10-15 2012-04-11 シャープ株式会社 発光装置およびその製造方法
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP4814394B2 (ja) 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
WO2011126248A2 (en) * 2010-04-06 2011-10-13 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
GB2482110B (en) * 2010-07-05 2014-08-27 Cambridge Display Tech Ltd Lighting elements
JP2012043583A (ja) * 2010-08-17 2012-03-01 Sony Corp 表示装置およびその製造方法
TWI452730B (zh) * 2010-09-14 2014-09-11 Formosa Epitaxy Inc 發光二極體
KR101766298B1 (ko) * 2011-03-30 2017-08-08 삼성전자 주식회사 발광소자 및 그 제조방법
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
CN103367383B (zh) * 2012-03-30 2016-04-13 清华大学 发光二极管
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
WO2015005655A1 (ko) 2013-07-09 2015-01-15 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR101584201B1 (ko) * 2014-01-13 2016-01-13 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
US20160035924A1 (en) * 2014-01-23 2016-02-04 Nthdegree Technologies Worldwide Inc. Configurable backplane interconnecting led tiles
JP6425921B2 (ja) * 2014-06-12 2018-11-21 株式会社ジャパンディスプレイ 画像表示装置
KR101713818B1 (ko) * 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
KR101672781B1 (ko) * 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
US9991415B2 (en) 2014-11-26 2018-06-05 Sharp Kabushiki Kaisha Display device and method of producing display device
CN105161579A (zh) 2015-08-17 2015-12-16 深圳市华星光电技术有限公司 掺杂金属的量子点及led器件和背光模组
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130027623A1 (en) 2010-03-12 2013-01-31 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
KR101628345B1 (ko) 2014-07-08 2016-06-09 피에스아이 주식회사 초소형 led 전극어셈블리의 제조방법

Also Published As

Publication number Publication date
KR20180009015A (ko) 2018-01-25
US20200313107A1 (en) 2020-10-01
US11127914B2 (en) 2021-09-21
US20190173034A1 (en) 2019-06-06
US10211418B2 (en) 2019-02-19
US20180019426A1 (en) 2018-01-18
CN107623013A (zh) 2018-01-23
US10714701B2 (en) 2020-07-14
CN107623013B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
KR102574603B1 (ko) 발광장치 및 그의 제조방법
US11005009B2 (en) Light emitting device and fabricating method thereof
US11088197B2 (en) Light emitting device and manufacturing method of the light emitting device
US11776973B2 (en) Method of manufacturing display device
KR102568252B1 (ko) 발광 장치 및 그의 제조방법
US10629791B2 (en) Light emitting device and fabricating method thereof
KR102587215B1 (ko) 발광 장치 및 이를 구비한 표시 장치
KR102621662B1 (ko) 발광 소자 및 이의 제조 방법
EP3843142A1 (en) Light-emitting device, manufacturing method thereof, and display device having same
US20210343783A1 (en) Display device
US20230207770A1 (en) Display device
KR20200005693A (ko) 발광장치 및 그의 제조방법
CN113994472A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right