KR20210044957A - 표시 장치의 제조 방법 및 표시 장치 - Google Patents

표시 장치의 제조 방법 및 표시 장치 Download PDF

Info

Publication number
KR20210044957A
KR20210044957A KR1020190128017A KR20190128017A KR20210044957A KR 20210044957 A KR20210044957 A KR 20210044957A KR 1020190128017 A KR1020190128017 A KR 1020190128017A KR 20190128017 A KR20190128017 A KR 20190128017A KR 20210044957 A KR20210044957 A KR 20210044957A
Authority
KR
South Korea
Prior art keywords
electrode
light
light emitting
emitting elements
layer
Prior art date
Application number
KR1020190128017A
Other languages
English (en)
Inventor
이성진
김진영
김진택
박미진
박상호
양태훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190128017A priority Critical patent/KR20210044957A/ko
Priority to US16/937,255 priority patent/US11552215B2/en
Publication of KR20210044957A publication Critical patent/KR20210044957A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극을 포함하는 상기 기판 상에 절연막을 형성하는 단계; 장축 및 상기 장축에 교차하는 단축을 포함하며 광을 출사하는 복수의 발광 소자들을 상기 절연막 내에 제공하는 단계; 상기 발광 소자들의 일측 단부가 상기 기판을 향하며, 상기 기판에서 상기 절연막을 향하는 방향을 따라 상기 발광 소자들의 상기 장축이 배치되도록 상기 발광 소자들을 정렬하는 단계; 상기 절연막을 패터닝하여, 상기 발광 소자들의 타측 단부를 노출하는 절연 패턴을 형성하는 단계; 및 노출된 상기 발광 소자들의 타측 단부에 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함할 수 있다.

Description

표시 장치의 제조 방법 및 표시 장치{FABRICATING METHOD FOR DISPLAY DEVICE AND DISPLAY DEVICE}
본 발명은 표시 장치의 제조 방법 및 표시 장치에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 LED를 다양한 표시 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일예로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 LED를 제작하는 기술이 개발되고 있다. 일예로, 막대형 LED는 자발광 표시 장치의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명이 해결하고자 하는 과제는 제조 공정이 간소화된 표시 장치의 제조 방법 및 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극을 포함하는 상기 기판 상에 절연막을 형성하는 단계; 장축 및 상기 장축에 교차하는 단축을 포함하며 광을 출사하는 복수의 발광 소자들을 상기 절연막 내에 제공하는 단계; 상기 발광 소자들의 일측 단부가 상기 기판을 향하며, 상기 기판에서 상기 절연막을 향하는 방향을 따라 상기 발광 소자들의 상기 장축이 배치되도록 상기 발광 소자들을 정렬하는 단계; 상기 절연막을 패터닝하여, 상기 발광 소자들의 타측 단부를 노출하는 절연 패턴을 형성하는 단계; 및 노출된 상기 발광 소자들의 타측 단부에 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극을 형성하는 단계는, 상기 기판 상에 반사막을 형성하고 상기 반사막 상에 투명 도전막을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연막을 형성하는 단계는, 포토레지스트 조성물을 상기 제1 전극을 포함하는 상기 기판 상에 도포하여 상기 절연막을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연막을 형성하는 단계와 상기 발광 소자들을 제공하는 단계는, 상기 발광 소자들을 포함하는 상기 포토레지스트 조성물을 이용하여 동시에 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자를 정렬하는 단계는, 상기 절연막 상에 정렬 전극을 위치시키고 상기 제1 전극과 상기 정렬 전극 각각에 전원을 인가하여, 상기 발광 소자들의 일측 단부는 상기 기판을 향하고, 상기 발광 소자들의 타측 단부는 상기 정렬 전극을 향하게 상기 발광 소자들의 정렬할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연 패턴을 형성하는 단계는, 마스크를 이용하여 상기 절연막을 선택적으로 노광 및 현상할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연 패턴을 형성하는 단계는, 하프톤 마스크 또는 슬릿 마스크를 사용하여 상기 절연 패턴을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연 패턴을 형성하는 단계는, 상기 기판에 포함되는 화소 영역 별로 상기 절연 패턴을 각각 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 발광 소자를 정렬하는 단계 후에, 상기 절연막을 감압 건조하여 상기 정렬된 발광 소자들을 고정하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 발광 소자들을 고정하는 단계와 상기 절연 패턴을 형성하는 단계 사이에, 상기 절연막을 열처리하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 절연막을 열처리하는 단계 전에, 상기 기판에 포함되는 화소 영역들의 외측 영역에 잔류하는 상기 발광 소자들을 제거하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 제2 전극을 형성하는 단계 전에, 상기 절연 패턴을 경화하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 기판; 상기 기판 상에 제공되는 제1 전극; 상기 제1 전극 상에 제공되는 절연 패턴; 상기 기판을 향하는 일측 단부와 상기 절연 패턴에 의해 노출되는 타측 단부를 갖는 발광 소자들; 및 노출된 상기 발광 소자들의 타측 단부에 전기적으로 연결되는 제2 전극을 포함할 수 있다. 상기 발광 소자들은 장축 및 상기 장축에 교차하는 단축을 포함할 수 있다. 상기 기판에서 상기 절연 패턴을 향하는 방향을 따라 상기 발광 소자들의 상기 장축이 배치되도록, 상기 절연 패턴이 상기 발광 소자들을 지지할 수 있다. 상기 절연 패턴은 포토레지시트 조성물의 경화물을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자에서 출사된 광은 상기 제2 전극 방향으로 출광될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 상기 기판 상에 제공되는 반사막과 상기 반사막 상에 제공되는 투명 도전막을 포함하고, 상기 제2 전극은 투명 전극이고, 상기 반사막은 상기 발광 소자에서 출사된 광을 상기 제2 전극 방향으로 반사할 수 있다.
본 발명의 일 실시예에 따르면, 제조 공정이 간소화된 표시 장치의 제조 방법 및 표시 장치를 제공할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 단면도이다.
도 3은 도 1a 또는 도 1b의 발광 소자를 포함하는 본 발명의 일 실시예에 따른 표시 소자층의 단위 발광 영역을 나타내는 평면도이다.
도 4는 도 3의 Ⅰ-Ⅰ' 라인을 따라 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 의해서 제조된 표시 장치는 기판(SUB), 복수의 트랜지스터를 포함하는 화소 회로층(PCL), 발광 소자(LD)들을 포함하는 표시 소자층(DPL)을 포함할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 1a 및 도 1b에 있어서, 원 기둥 형상의 발광 소자(LD)를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는 제1 반도체층(11)과, 제2 반도체층(13)과, 상기 제1 반도체층(11) 및 제2 반도체층(13) 사이에 개재된 활성층(12)을 포함할 수 있다.
일 예로, 상기 발광 소자(LD)는 상기 제1 반도체층(11), 상기 활성층(12), 및 상기 제2 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 예를 들면, 상기 발광 소자(LD)는 장축(L) 및 상기 장축(L)에 교차하는 단축(D)을 포함할 수 있다. 상기 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 상기 발광 소자의 장축(L)은 상기 길이 방향을 따라 형성될 수 있다. 또한, 상기 발광 소자(LD)는 상기 길이 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 일측 단부에는 상기 제1 반도체층(11) 및 제2 반도체층(13) 중 하나, 상기 타측 단부에는 상기 제1 반도체층(11) 및 제2 반도체층(13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자(LD)는 막대형 형상으로 제공될 수 있다. 그러나, 여기서 "막대형"이라고 함은 원기둥, 다각 기둥 등과 같이, 상기 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 즉, 상기 발광 소자(LD)의 장축(L)(예컨데, 길이)은 단축(D)(예컨데, 직경)보다 클 수 있다.
상기 발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다.
다만, 본 발명의 일 실시예에 의한 상기 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 상기 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 상기 발광 소자(LD)의 크기가 변경될 수도 있다.
상기 제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 상기 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 상기 제1 반도체층(11)을 구성할 수 있다.
상기 활성층(12)은 상기 제1 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 다양한 실시예에서, 상기 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 상기 활성층(12)으로 이용될 수 있음을 물론이다.
상기 발광 소자(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 상기 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다.
상기 제2 반도체층(13)은 상기 활성층(12) 상에 제공되며, 상기 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 상기 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 상기 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 상기 제2 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 소자(LD)는 상술한 상기 제1 반도체층(11), 상기 활성층(12), 및 상기 제2 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
일 실시예로, 발광 소자(LD)는 제2 반도체층(13)의 일단(일 예로, 상부면) 측 또는 제1 반도체층(11)의 일단(일 예로, 하부면) 측에 배치되는 적어도 하나의 전극층을 더 포함할 수 있다.
예를 들어, 발광 소자(LD)는 도 1b에 도시된 바와 같이, 제2 반도체층(13)의 일단 측에 배치된 전극층(15)을 더 포함할 수 있다. 전극층(15)은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 전극층(15)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다. 또한, 실시예에 따라, 전극층(15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층(15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
또한, 상기 발광 소자(LD)는 절연성 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 상기 절연성 피막(14)은 생략될 수도 있으며, 상기 제1 반도체층(11), 상기 활성층(12), 및 상기 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
예를 들어, 상기 절연성 피막(14)은 상기 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 상기 발광 소자(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1a 및 도 1b에서는 상기 절연성 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 발광 소자(LD)는 측면이 모두 상기 절연성 피막(14)으로 둘러싸일 수 있다.
상기 절연성 피막(14)은 상기 제1 반도체층(11), 상기 활성층(12) 및/또는 상기 제2 반도체층(13)의 외주면 적어도 일부를 감싸도록 제공될 수 있다. 일 예로, 상기 절연성 피막(14)은 적어도 상기 활성층(12)의 외주면을 감싸도록 제공될 수도 있다. 또한, 발광 소자(LD)가 전극층(15)을 포함할 경우, 절연성 피막(14)은 전극층(15)의 외주면 적어도 일부를 감싸도록 제공될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 절연성 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 상기 절연성 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
상기 절연성 피막(14)이 상기 발광 소자(LD)에 제공되면, 상기 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다.
또한, 상기 절연성 피막(14)을 형성함에 의해 상기 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자(LD)들이 밀접하여 배치되는 경우, 상기 절연성 피막(14)은 발광 소자(LD)들의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 일 예로, 상기 발광 소자(LD)는, 조명 장치나 자발광 표시 장치의 광원 소자로 이용될 수 있다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 단면도이다.
도 2a를 참조하면, 본 발명의 일 실시예에서 기판(SUB)의 일면 상에 제1 전극(EL1)이 제공될 수 있다.
상기 기판(SUB)은 투명 절연 물질을 포함하여 광을 투과시킬 수 있다. 또한, 상기 기판(SUB)은 경성(Rigid) 기판 또는 가요성(Flexibility) 기판일 수 있다. 상기 경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함할 수 있다.
상기 가요성 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함할 수 있다. 예를 들면, 상기 가요성 기판은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 트리아세테이트 셀룰로오스(TAC, triacetate cellulose), 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 상기 가요성 기판은 유리 섬유 강화플라스틱(FRP, fiber glass reinforced plastic)을 포함할 수도 있다.
상기 기판(SUB)에 적용되는 물질은 상기 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다. 본 발명의 다양한 실시예에 있어서, 상기 기판(SUB)은 전체 또는 적어도 일부가 가요성(flexibility)을 가질 수 있다.
도 2a를 참조하면, 상기 제1 전극(EL1)을 형성하는 단계는 상기 기판(SUB) 상에 반사막(RL)을 형성하고 상기 반사막(RL) 상에 투명 도전막(TEL)을 형성할 수 있다. 즉, 상기 제1 전극(EL1)은 상기 반사막(RL)과 상기 투명 도전막(TEL)을 포함할 수 있다. 상기 투명 도전막(TEL)은 상기 반사막(RL)이 노출되지 않도록 상기 반사막(RL)을 커버할 수 있다. 이때, 상기 투명 도전막(TEL)과 상기 반사막(RL)은 전기적으로 연결될 수 있다.
본 발명의 일 실시예에서, 상기 기판(SUB) 상에 반사막 형성용 물질을 증착하여 상기 반사막(RL)을 형성하고, 상기 반사막(RL)과 상기 기판(SUB) 상에 투명 도전막 형성용 물질을 증착하여 상기 투명 도전막(TEL)을 형성할 수 있다.
한편, 본 발명의 다양한 실시예에서 상기 제1 전극(EL1)을 형성하는 단계는 상기 기판(SUB) 상에 반사막(RL)을 형성할 수 있다. 즉, 표시 장치의 설계에 따라 상기 투명 도전막(TEL)은 생략될 수도 있다. 상기 투명 도전막(TEL)을 생략함으로써, 상기 제1 전극(EL1) 형성 시에 사용되는 마스크의 수를 감소시킬 수 있다.
이하에서는 설명의 편의를 위하여, 상기 제1 전극(EL1)이 상기 반사막(RL)과 상기 투명 도전막(TEL)을 포함하는 실시예를 중점으로 설명하도록 한다.
도 2b를 참조하면, 상기 제1 전극(EL1)을 포함하는 상기 기판(SUB) 상에 절연막(INS)을 형성할 수 있다. 본 발명의 일 실시예에서 상기 절연막(INS)을 형성하는 단계는 포토레지스트 조성물을 도포하여, 상기 제1 전극(EL1) 및 상기 기판(SUB) 상에 상기 절연막(INS)을 형성할 수 있다. 이때, 상기 포토레지스트 조성물은 상기 기판(SUB)의 일면 전체에 도포될 수 있다.
상기 포토레지스트 조성물은 당업계에서 포토레지스트를 형성하기 위하여 사용되는 성분을 제한 없이 포함할 수 있다. 예를 들면, 상기 포토레지스트 조성물은 후술하는 절연 패턴(INSP)을 형성할 수 있는 유기 고분자, 용매, 감광제 등을 포함할 수 있다. 다만, 상기 포토레지스트 조성물에 포함되는 성분을 한정하는 것은 아니며, 상기 포토토레지스트 조성물은 필요에 따라 착색제, 염료, 찰흔 방지제, 가소제, 접착촉진제 등의 첨가제를 더 포함할 수 있다. 특히, 상기 포토레지스트 조성물은 코팅(도포) 시에 발생할 수 있는 결함을 최소화시키고 코팅 특성을 향상시키기 위한 계면활성제를 더 포함할 수 있다.
상기 포토레지스트 조성물을 도포하는 방법으로, 통상적인 스핀리스 코팅, 롤 코팅, 스핀 코팅, 슬릿 앤 스핀 코팅, 슬릿 코팅 등의 방법을 사용할 수 있으나, 상기 포토레지스트 조성물을 도포하는 방법을 한정하는 것은 아니다.
도 2c를 참조하면, 광을 출사하는 복수의 발광 소자(LD)들을 상기 절연막(INS) 내에 제공할 수 있다. 상기 절연막(INS)은 상기 포토레지스트 조성물이 도포되어 형성된 것으로, 소정의 점도를 가지는 액상의 형태를 가질 수 있다. 상기 절연층에 상기 발광 소자(LD)들을 제공하기 위하여, 예를 들면, 상기 절연막(INS) 상에 상기 발광 소자(LD)들을 포함하는 용액을 프린팅하거나 또는 상기 절연막(INS) 내에 상기 발광 소자(LD)들을 포함하는 용액을 주입할 수 있다. 다만, 상기 절연층 내에 상기 발광 소자(LD)들을 제공하는 방법을 한정하는 것은 아니다.
본 발명의 일 실시예에서, 상기 발광 소자(LD)들을 제공하는 단계는 상기 기판(SUB)에 포함되는 화소 영역에 중첩되는 상기 절연막(INS) 부분에 상기 발광 소자(LD)들을 제공할 수 있다.
후술하는 바와 같이, 상기 발광 소자(LD)들은 상기 기판(SUB)의 상기 화소 영역 상에서 정렬되어 위치하며, 화소 영역 이외의 부분에 잔류하는 상기 발광 소자(LD)들은 후속 공정에서 이물에 해당될 수 있다. 반면, 본 발명의 일 실시예는 상기 기판(SUB)의 화소 영역들 상에만 선택적으로 상기 발광 소자(LD)들을 제공하여 상기 화소 영역 이외의 영역에 상기 발광 소자(LD)들이 제공되는 것을 방지함으로써, 후속 공정을 보다 용이하게 수행할 수 있다.
본 발명의 일 실시예에서 상기 발광 소자(LD)들을 포함하는 상기 포토레지스트 조성물을 이용하여 상기 절연막(INS)을 형성함으로써, 상기 절연막(INS)을 형성하는 단계와 상기 발광 소자(LD)들을 제공하는 단계를 동시에 수행할 수 있다. 이를 통해, 상기 표시 장치의 제조 공정을 보다 간소화 시킬 수 있다.
상기 발광 소자(LD)들을 포함하는 상기 포토레지스트 조성물을 상기 기판(SUB)의 일면 상에 도포하는 경우, 상기 화소 영역 이외의 영역에도 상기 발광 소자(LD)들이 위치할 수 있으나, 후술하는 세정 단계를 통해 상기 화소 영역 이외의 영역에 잔류하는 상기 발광 소자(LD)들을 제거할 수 있다.
도 2d를 참조하면, 상기 발광 소자(LD)를 정렬하는 단계는 상기 절연막(INS) 상에 정렬 전극(RP)을 위치시키고 상기 제1 전극(EL1)과 상기 정렬 전극(RP) 각각에 전원을 인가할 수 있다. 상기 제1 전극(EL1)에 정렬 전압이 인가되고, 상기 정렬 전극(RP)에 정렬 전압이 인가되면, 상기 정렬 전극(RP)과 상기 제1 전극(EL1) 사이에 형성된 전계에 의해 상기 발광 소자(LD)들의 자가 정렬이 유도될 수 있다. 상기 제1 전극(EL1)이 상기 반사막(RL)과 상기 투명 도전막(TEL)을 포함하는 경우, 상기 반사막(RL)과 상기 정렬 전극(RP)에 정렬 전압을 각각 인가할 수 있다.
상기 절연막(INS)에 포함된 상기 발광 소자(LD)들이 자가 정렬됨에 따라, 상기 발광 소자(LD)들의 일측 단부는 상기 기판(SUB)을 향하고, 상기 발광 소자(LD)들의 타측 단부는 상기 정렬 전극(RP)을 향할 수 있다. 즉, 상기 절연막(INS) 내에서, 상기 발광 소자(LD)들의 장축(L)이 상기 기판(SUB)에서 상기 절연막(INS)을 향하는 방향을 따라 배치되도록 정렬될 수 있다.
도 2d에는 상기 발광 소자(LD)들의 장축(L)과 상기 기판(SUB)이 이루는 각도가 수직인 상태로 정렬된 것이 도시되어 있으나, 상기 발광 소자(LD)들의 정렬 형태가 이에 한정되는 것은 아니다. 예를 들면, 상기 발광 소자(LD)들의 장축(L)은 상기 기판(SUB)에 대하여 소정 각도로 기울어진 상태로 정렬될 수도 있다.
본 발명의 일 실시예에서 상기 표시 장치의 제조 방법은 상기 발광 소자(LD)들을 정렬하는 단계 후에, 상기 절연막(INS)을 감압 건조하여 상기 정렬된 발광 소자(LD)들을 고정하는 단계를 더 포함할 수 있다.
상기 절연막(INS) 내에서, 상기 발광 소자(LD)들의 장축(L)이 상기 기판(SUB)에 대하여 교차된 상태로 정렬될 수 있다. 상기 절연막(INS)에는 상기 포토레지스트 조성물에 사용된 용매가 포함되어 있으며, 상기 절연막(INS)을 감압 건조하여 상기 절연막(INS) 내의 용매를 증발시켜, 상기 절연막(INS)을 고형화 시킬 수 있다. 이를 통해, 상기 용매가 증발된 상기 절연막(INS) 내에서, 상기 발광 소자(LD)들은 정렬된 상태로 고정될 수 있다. 구체적으로, 상기 절연막(INS)의 감압 건조를 통해, 상기 발광 소자(LD)들은 임시적으로 그 위치가 고정될 수 있고, 후술하는 절연 패턴(INSP)을 형성함으로써 정렬된 상기 발광 소자(LD)들이 완전하게 고정될 수 있다.
본 발명의 일 실시예에서 상기 표시 장치의 제조 방법은 상기 기판(SUB)에 포함되는 상기 화소 영역들의 외측 영역(미도시)에 잔류하는 상기 발광 소자(LD)들을 제거하는 단계를 더 포함할 수 있다. 상기 발광 소자(LD)들을 제거하는 단계는 후술하는 절연막(INS)의 열처리 단계 전에 수행될 수 있다.
상기 기판(SUB)의 화소 영역들과 중첩되는 상기 절연막(INS) 내에는 상기 기판(SUB)에 대하여 일어선 상태로 정렬된 상기 발광 소자(LD)들이 위치하고, 상기 기판(SUB)의 화소 영역들 이외의 외측 영역에 중첩되는 상기 절연막(INS) 내에는 정렬되지 않은 상기 발광 소자(LD)들이 잔류할 수 있다.
이에, 본 발명의 일 실시예는 상기 외측 영역에 잔류하는 발광 소자(LD)들을 제거하여 후속 공정에서 상기 발광 소자(LD)들이 이물로 잔류하는 것을 방지함으로써, 후속 공정들의 정밀도를 향상시키고, 후속 공정의 공정 난이도를 낮출 수 있다.
상기 외측 영역에 잔류하는 발광 소자(LD)들을 제거하기 위하여, 예를 들면 상기 포토레지스트 조성물에 사용된 용매와 동일한 용매를 이용하여 세정할 수 있으나, 상기 발광 소자(LD)들을 제거하는 방법을 한정하는 것은 아니다.
본 발명의 일 실시예에서 상기 표시 장치의 제조 방법은 상기 발광 소자(LD)들을 고정하는 단계와 상기 절연 패턴(INSP)을 형성하는 단계 사이에, 상기 절연막(INS)을 열처리하는 단계를 더 포함할 수 있다. 구체적으로, 상기 화소 영역 들의 외측 영역에 잔류하는 상기 발광 소자(LD)들을 제거한 후, 상기 절연막(INS)을 열처리할 수 있다.
상기 절연막(INS)을 열처리하여, 상기 절연막(INS)의 감압 건조 시에 증발되지 않고 잔류하는 용매를 완전히 제거할 수 있다. 상기 절연막(INS)을 열처리하는 단계는 80 ℃ 이상 120 ℃ 이하의 온도에서 수행될 수 있으나, 상기 열처리 온도를 한정하는 것은 아니다.
상기 절연막(INS)의 열처리 온도는 상기 포토레지스트 조성물에 포함된 용매의 비점(boiling point)의 따라 설정될 수 있으며, 상기 절연막(INS)에 잔류하는 용매를 완전히 제거하는 온도로 조절될 수 있다. 상기 절연막(INS)에 잔류하는 용매를 완전히 제거함으로써, 후속되는 상기 절연막(INS)의 노광 및 현상 공정을 원활하게 수행할 수 있다.
도 2e를 참조하면, 본 발명의 일 실시예에서 상기 절연 패턴(INSP)을 형성하는 단계는 마스크(MSK)를 이용하여 상기 절연막(INS)을 선택적으로 노광 및 현상할 수 있다. 상기 포토레지스트 조성물로 형성된 절연막(INS)에 대하여 마스크를 이용한 노광 및 현상을 수행하여, 상기 발광 소자(LD)들의 타측 단부를 노출시키는 절연 패턴(INSP)을 형성할 수 있다. 상기 절연 패턴(INSP)은 상기 발광 소자(LD)들이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
본 발명의 일 실시예에서 상기 절연 패턴(INSP)을 형성하는 단계는, 하프톤 마스크(MSK) 또는 슬릿 마스크(미도시)를 사용하여 상기 절연 패턴(INSP)을 형성할 수 있다. 도 2e에는 하프톤 마스크(MSK)를 이용하여 상기 발광 소자(LD)들의 타측 단부를 노출시키는 절연 패턴(INSP)을 형성하는 것이 도시되어 있으나, 슬릿 마스크를 이용하여 상기 발광 소자(LD)들의 타측 단부를 노출시키는 절연 패턴(INSP)을 형성할 수도 있다.
도 2e의 참조하면, 상기 하프톤 마스크(MSK)의 제1 영역(R1)은 조사된 광을 모두 차단시키는 영역이고, 제2 영역(R2)은 하프톤이 적용되어 조사된 광의 일부만 투과시키고 일부는 차단하는 영역일 수 있다.
상기 하프톤 마스크(MSK)를 통해 노광된 상기 절연막(INS)을 현상하면, 도 2f에 도시된 바와 같이, 상기 제1 영역(R1)을 통해 광이 모두 차단된 영역에는 상기 기판(SUB)의 일면이 노출되고, 상기 제2 영역(R2)을 통해 광이 일부 차단된 영역에는 상기 발광 소자(LD)의 타측 단부를 노출하는 절연 패턴(INSP)이 형성될 수 있다.
본 발명의 일 실시예에서 상기 절연 패턴(INSP)을 형성하는 단계는, 상기 화소 영역 별로 상기 절연 패턴(INSP)을 각각 형성할 수 있다. 상기 화소 영역 별로 상기 발광 소자(LD)를 고정하는 절연 패턴(INSP)이 구비됨으로써, 각 화소들의 발광 영역이 서로 구분될 수 있다. 상기 화소 영역 별로 상기 절연 패턴(INSP)이 구비됨에 따라, 일반적인 표시 장치에서의 발광 영역을 구분하기 위하여 마련되는 뱅크를 생략할 수 있다. 이를 통해, 본 발명의 일 실시예는 일반적인 표시 장치의 제조 공정 대비, 뱅크를 형성하기 위한 마스크를 생략할 수 있다.
본 발명의 일 실시예에서 상기 표시 장치의 제조 방법은 상기 제2 전극(EL2)을 형성하는 단계 전에, 상기 절연 패턴(INSP)을 경화하는 단계를 더 포함할 수 있다.
상기 절연 패턴(INSP)을 경화하는 단계는 예를 들면, 상기 절연 패턴(INSP)을 열처리하여 상기 절연 패턴(INSP)에 포함된 유기 고분자와 감광제의 열가교 반응을 유도시켜, 상기 절연 패턴(INSP)을 단단하게 만들 수 있다. 상기 절연 패턴(INSP)을 경화하는 단계는 200 ℃ 이상 250 ℃ 이하의 온도에서 수행될 수 있다. 다만, 상기 절연 패턴(INSP)을 경화하는 온도를 한정하는 것은 아니고, 상기 절연 패턴(INSP)에 포함되는 유기 고분자와 감광제의 종류에 따라 달리 설정될 수 있다.
도 2g를 참조하면, 경화된 상기 절연 패턴(INSP)에 의하여 노출된 상기 발광 소자(LD)들의 타측 단부에 전기적으로 연결되는 제2 전극(EL2)을 형성할 수 있다. 즉, 제2 전극(EL2)은 상기 발광 소자(LD)들의 타측 단부를 커버하도록 제공되며, 상기 발광 소자(LD)들과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에서, 상기 기판(SUB) 상에 복수의 트랜지스터들을 포함하는 화소 회로층(PCL)을 제공하고, 상기 제1 전극(EL1), 절연 패턴(INSP), 발광 소자(LD)들, 제2 전극(EL2)을 상기 화소 회로층(PCL) 상에 제공할 수 있다. 이때, 상기 제1 전극(EL1)을 상기 복수의 트랜지스터들 중 적어도 하나와 전기적으로 연결하고, 상기 제2 전극(EL2)을 상기 화소 회로층(PCL)에 포함되는 구동 전압 배선(DVL)과 전기적으로 연결할 수 있다. 상기 화소 회로층(PCL)의 구체적인 구조에 대해서는 후술하도록 한다.
본 발명의 일 실시예에서, 상기 제2 전극(EL2) 상에는 오버 코트층(OC)을 형성할 수 있다. 상기 오버 코트층(OC)은 상기 발광 소자(LD)들에 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다.
본 발명의 일 실시예는 상기 표시 장치의 제조 과정에 사용되는 마스크의 수를 효과적으로 줄일 수 있다.
일반적으로, 노멀 구조의 표시 장치는 기판, 상기 기판의 일면 상에 제공된 화소 회로층, 및 상기 화소 회로층 상에 제공된 표시 소자층이 순차적으로 적층된 구조를 포함할 수 있다.
노멀 구조에서의 표시 소자층을 형성하기 위해서 일반적으로 화소 회로층 상에 반사 격벽을 형성하는 공정, 반사 격벽 상에 정렬 배선을 형성하는 공정, 정렬 배선 상에 제1 절연층을 형성하는 공정, 뱅크를 형성하는 공정, 발광 소자를 정렬하고 발광 소자 상에 제2 절연층을 형성하는 공정, 제2 절연층을 식각하는 공정, 식각된 제2 절연층에 의해 노출된 발광 소자의 일측 단부에 제1 컨택 전극을 형성하는 공정, 제1 컨택 전극 상에 제3 절연층을 형성하는 공정, 제3 절연층을 식각하는 공정, 식각된 제3 절연층에 의해 노출된 발광 소자의 타측 단부에 제2 컨택 전극을 형성하는 공정 등을 포함하며, 각 공정마다 마스크를 사용한다.
반면, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은, 예를 들면, 전술한 노멀 구조의 표시 장치의 제조 공정 대비, 반사 격벽을 형성하는 공정, 뱅크를 형성하는 공정, 제2 절연층을 형성하고 식각하는 공정, 제3 절연층을 형성하고 식각하는 공정 등을 생략할 수 있어, 상기 표시 장치의 제조 과정에 사용되는 마스크의 수를 효과적으로 줄일 수 있다.
도 3은 도 1a 또는 도 1b의 발광 소자를 포함하는 본 발명의 일 실시예에 따른 표시 소자층의 단위 발광 영역을 나타내는 평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ' 라인을 따라 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이고, 도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다. 도 3에서는 도시의 편의를 위하여 후술하는 절연 패턴(INSP)을 생략하였다.
도 3에는 상기 발광 소자(LD)들이 규칙적으로 배열된 것을 도시하였으나 상기 발광 소자(LD)의 배열이 이에 한정되지는 않으며, 불규칙적으로 배열되는 등 다양한 형태로 배열될 수 있다. 또한, 도 3에 있어서, 단위 발광 영역은 발광 표시 패널의 하나의 화소(PXL)를 포함하는 화소 영역일 수 있다.
도 3 및 도 4를 참조하면, 상기 표시 장치는 기판(SUB), 화소 회로층(PCL), 표시 소자층(DPL)을 포함할 수 있다. 본 발명의 일 실시예에 따른 상기 표시 장치는 전술한 표시 장치의 제조 방법에 의하여 제조된 것일 수 있다.
본 실시예에 따른 표시 장치에 있어서, 중복된 설명을 피하기 위하여 상술한 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에서 언급하지 구성을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 동일한 부호는 동일한 구성 요소를, 유사한 부호는 유사한 구성 요소를 나타낸다.
상기 표시 소자층(DPL)은 제1 전극(EL1), 절연 패턴(INSP), 발광 소자(LD)들, 제2 전극(EL2)을 포함할 수 있다. 상기 제1 전극(EL1)은 상기 기판(SUB) 상에 제공될 수 있으며, 상기 제1 전극(EL1)은 상기 기판(SUB) 상에 제공되는 반사막(RL)과 상기 반사막(RL) 상에 제공되는 투명 도전막(TEL)을 포함할 수 있다. 구체적으로, 상기 기판(SUB) 상에 제공된 상기 화소 회로층(PCL) 상에 상기 제1 전극(EL1)이 제공될 수 있다.
상기 절연 패턴(INSP)은 상기 제1 전극(EL1) 상에 제공될 수 있으며, 상기 절연 패턴(INSP)은 상기 포토레지스트 조성물의 경화물을 포함할 수 있다. 상기 절연 패턴(INSP)을 통해, 상기 발광 소자(LD)들의 장축(L)은 상기 기판(SUB)에서 상기 절연 패턴(INSP)을 향하는 방향을 따라 배치된 상태로 지지될 수 있다. 이에 의해, 상기 발광 소자(LD)들의 일측 단부는 상기 기판(SUB)을 향하고 타측 단부는 상기 절연 패턴(INSP)에 의하여 노출될 수 있다. 상기 제2 전극(EL2)은 상기 절연 패턴(INSP)에 의하여 노출된 상기 발광 소자(LD)들의 타측 단부에 전기적으로 연결될 수 있다. 상기 제2 전극(EL2) 상에는 오버 코트층(OC)이 제공될 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에서 기판(SUB)의 일면 상에 화소 회로층(PCL)이 제공될 수 있다.
상기 화소 회로층(PCL)은 버퍼층(BFL), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 구동 전압 배선(DVL)을 포함할 수 있다.
상기 버퍼층(BFL)은 상기 기판(SUB)의 일면 상에 제공될 수 있다. 상기 버퍼층(BFL)은 상기 제1 및 제2 트랜지스터(T1, T2)에 불순물이 확산되는 것을 방지할 수 있다. 상기 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 상기 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 상기 버퍼층(BFL)은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 제1 트랜지스터(T1)는 상기 발광 소자(LD)에 전기적으로 연결되어 상기 발광 소자(LD)를 구동하는 구동 트랜지스터일 수 있다. 상기 제2 트랜지스터(T2)는 상기 제1 트랜지스터(T1)에 전기적으로 연결되어 상기 제1 트랜지스터(T1)를 스위칭하는 스위칭 트랜지스터일 수 있다.
상기 제1 및 제2 트랜지스터(T1, T2) 각각은 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
상기 반도체층(SCL)은 상기 버퍼층(BFL) 상에 제공될 수 있다. 상기 반도체층(SCL)은 대응되는 소스 전극(SE)과 드레인 전극(DE)에 각각 접촉되는 소스 영역 및 드레인 영역을 포함할 수 있다. 상기 소스 영역과 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다. 상기 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역은 불순물로 도핑된 반도체 패턴일 수 있다. 상기 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
상기 게이트 전극(GE)은 제1 게이트 절연층(GI1)을 사이에 두고 대응되는 상기 반도체층(SCL) 상에 제공될 수 있다.
상기 제1 트랜지스터(T1)에 포함된 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 상기 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역과 드레인 영역에 연결될 수 있다.
상기 제2 트랜지스터(T2)에 포함된 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역과 드레인 영역에 연결될 수 있다.
상기 구동 전압 배선(DVL)은 상기 제1 게이트 절연층(GI1) 상에 제공될 수 있으나, 상기 구동 전압 배선(DVL)의 위치를 한정하는 것은 아니다. 상기 구동 전압 배선(DVL)에는 구동부(미도시)로부터 구동 전압에 해당하는 신호가 공급될 수 있다.
상기 화소 회로층(PCL)은 상기 제1 및 제2 트랜지스터(T1, T2)를 커버하는 보호층(PSV)을 더 포함할 수 있다. 상기 보호층(PSV)은 무기 재료로 이루어진 무기 절연막 및 유기 재료로 이루어진 유기 절연막 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 보호층(PSV)은 상기 무기 절연막 및 상기 무기 절연막 상의 상기 유기 절연막을 포함할 수 있다.
도 5a 내지 도 5c는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다. 본 발명의 일 실시예에 있어서, 상기 단위 발광 영역은 하나의 서브 화소가 제공되는 화소 영역일 수 있다.
도 5a를 참조하면, 서브 화소(SP)는 하나 이상의 발광 소자(LD)와, 이에 접속되어 상기 발광 소자(LD)를 구동하는 화소 구동 회로(144)를 포함할 수 있다.
상기 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 상기 화소 구동 회로(144)를 경유하여 제1 구동 전원(VDD)에 접속되고, 상기 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속된다.
상기 제1 구동 전원(VDD) 및 상기 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 상기 제2 구동 전원(VSS)은 상기 제1 구동 전원(VDD)의 전위 대비, 상기 발광 소자(LD)의 문턱전압 이상의 낮은 전위를 가질 수 있다.
상기 발광 소자(LD)들 각각은 상기 화소 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 5a에서는 상기 서브 화소(SP)에 하나의 상기 발광 소자(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 상기 서브 화소(SP)는 서로 병렬 연결되는 복수의 상기 발광 소자(LD)들을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 화소 구동 회로(144)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)와 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 상기 화소 구동 회로(144)의 구조가 도 5a에 도시된 실시예에 한정되지는 않는다.
상기 제1 트랜지스터(T1, 구동 트랜지스터)의 제1 전극은 상기 제1 구동 전원(VDD)에 접속되고, 제2 전극은 상기 발광 소자(LD)들 각각의 상기 제1 전극에 전기적으로 연결된다. 상기 제1 트랜지스터(T1)의 게이트 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 제1 트랜지스터(T1)는 상기 제1 노드(N1)의 전압에 대응하여 상기 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어한다.
상기 제2 트랜지스터(T2, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DL)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 상기 제2 트랜지스터(T2)의 상기 제1 전극과 상기 제2 전극은 서로 다른 전극으로, 예컨대 상기 제1 전극이 소스 전극이면 상기 제2 전극은 드레인 전극일 수 있다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 접속된다.
이와 같은 상기 제2 트랜지스터(T2)는, 상기 스캔 라인(SL)으로부터 상기 제2 트랜지스터(T2)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 스캔신호가 공급될 때 턴-온되어, 상기 데이터 라인(DL)과 상기 제1 노드(N1)를 전기적으로 연결한다. 이때, 상기 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 상기 제1 노드(N1)로 상기 데이터 신호가 전달된다. 상기 제1 노드(N1)로 전달된 상기 데이터 신호는 상기 스토리지 커패시터(Cst)에 충전된다.
상기 스토리지 커패시터(Cst)의 일 전극은 상기 제1 구동 전원(VDD)에 접속되고, 다른 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 스토리지 커패시터(Cst)는 상기 제1 노드(N1)로 공급되는 상기 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 5a에서는 상기 데이터 신호를 상기 서브 화소(SP) 내부로 전달하기 위한 상기 제2 트랜지스터(T2)와, 상기 데이터 신호의 저장을 위한 상기 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 상기 발광 소자(LD)로 공급하기 위한 상기 제1 트랜지스터(T1)를 포함한 비교적 단순한 구조의 상기 화소 구동 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 상기 화소 구동 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 상기 화소 구동 회로(144)는 상기 제1 트랜지스터(T1)의 문턱전압을 보상하기 위한 트랜지스터 소자, 상기 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 상기 발광 소자(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 상기 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 5a에서는 상기 화소 구동 회로(144)에 포함되는 트랜지스터들, 예컨대 상기 제1 및 제2 트랜지스터(T1, T2) 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 상기 화소 구동 회로(144)에 포함되는 상기 제1 및 제2 트랜지스터(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 5b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터(T1, T2)는 N타입의 트랜지스터로 구현될 수 있다. 도 5b에 도시된 화소 구동 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 5a의 화소 구동 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 5c를 참조하면, 서브 화소(SP)는 제1 트랜지스터(T1, 구동 트랜지스터), 제2 트랜지스터(T2, 스위칭 트랜지스터), 제3 트랜지스터(T3, 센싱 트랜지스터), 스토리지 커패시터(Cst), 및 발광 소자(LD)를 포함할 수 있다.
도 5c에는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3)가 N타입의 트랜지스터인 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 중 적어도 하나는 P타입의 트랜지스터일 수 있다.
제1 트랜지스터(T1)는 제1 전극이 제1 구동 전원(VDD)과 연결되고, 제2 전극이 상기 발광 소자(LD)의 상기 제1 전극에 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제2 트랜지스터(T2)의 제2 전극에 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)는 스토리지 커패시터(Cst)에 저장된 데이터 전압(데이터 신호)의 크기에 따라 발광 소자(LD)로 흐르는 구동 전류의 크기를 결정할 수 있다.
제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 연결될 수 있다. 제2 트랜지스터(T2)는 스캔 라인(SL)에 공급되는 스캔 신호에 의해 데이터 전압을 서브 화소(SP)에 전달할 수 있다. 제2 트랜지스터(T2)의 제1 전극은 데이터 라인(DL)에 연결되고, 제2 전극은 제1 트랜지스터(T1)의 게이트 전극에 연결될 수 있다. 제2 트랜지스터(T2)를 통해 전달된 데이터 전압은 스토리지 커패시터(Cst)에 저장될 수 있다.
제3 트랜지스터(T3)의 게이트 전극은 센싱 라인(SSL)에 연결될 수 있다. 제3 트랜지스터(T3)의 제1 전극은 초기화 전원(Vint)에 연결되고, 제2 전극은 발광 소자(LD)의 제1 전극과 연결될 수 있다. 제3 트랜지스터(T3)는 센싱 라인(SSL)에 공급되는 센싱 신호에 따라 초기화 전압을 서브 화소(SP)에 전달하거나, 발광 소자(LD)의 제1 전극(예컨데, 애노드 전극)에서 전압 값을 센싱할 수 있다.
스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극과 발광 소자(LD)의 제1 전극 사이에 연결될 수 있다. 스토리지 커패시터(Cst)는 제2 트랜지스터(T2)를 통해 인가된 데이터 전압 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
발광 소자(LD)의 제1 전극(예컨데, 애노드 전극)은 제1 트랜지스터(T1)에 연결되고, 제2 전극(예컨데, 캐소드 전극)은 제2 구동 전원(VSS)에 연결될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
발광 소자(LD)의 제1 전극과 제2 전극 사이에는 기생 커패시터(CLD)가 발생할 수 있다. 기생 커패시터(CLD)가 충전된 상태일 경우, 발광 소자(LD)는 낮은 전류에 의해서도 쉽게 발광할 수 있다. 제3 트랜지스터(T3)를 통해 발광 소자(LD)의 애노드 전극에 초기화 전원(Vint)을 공급할 경우, 기생 커패시터(CLD)가 방전되어, 표시 장치의 블랙 표현 능력이 향상될 수 있다.
도 4를 참조하면, 상기 화소 회로층(PCL)의 보호층(PSV) 상에 제공된 상기 제1 전극(EL1)은 상기 화소 회로층(PCL)에 포함되는 복수의 트랜지스터들 중 적어도 하나와 전기적으로 연결될 수 있다. 예를 들면, 상기 제1 전극(EL1)의 투명 도전막(TEL)은 상기 보호층(PSV)을 관통하는 제1 컨택홀(CH1)을 통해 상기 제1 트랜지스터(T1)의 드레인 전극(DE)과 전기적으로 연결될 수 있다.
또한, 제2 전극(EL2)은 상기 보호층(PSV)과 상기 제2 게이트 절연층(GI2)을 관통하는 제2 컨택홀(CH2)을 통해 상기 구동 전압 배선(DVL)과 전기적으로 연결될 수 있다.
전술한 바와 같이, 상기 제1 트랜지스터(T1)의 드레인 전극(DE)은 상기 제1 컨택홀(CH1)을 통해 상기 제1 전극(EL1)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제1 전극(EL1)은 상기 제1 트랜지스터(T1)로부터 신호를 전달받을 수 있다.
상기 구동 전압 배선(DVL)은 상기 제2 컨택홀(CH2)을 통해 상기 제2 전극(EL2)과 전기적으로 연결될 수 있다. 이로 인해, 상기 제2 전극(EL2)은 상기 구동 전압 배선(DVL)으로부터 신호를 전달받을 수 있다.
상기 발광 소자(LD)의 일측 단부는 상기 제1 전극(EL1)에 접촉하고, 상기 발광 소자(LD)의 타측 단부는 상기 제2 전극(EL2)에 접촉할 수 있다. 이에 따라, 상기 발광 소자(LD)는 상기 제1 전극(EL1)과 제2 전극(EL2)을 통해 소정 전압을 인가 받을 수 있다. 상기 발광 소자(LD)의 양측 단부에 소정 전압 이상의 전계를 인가하게 되면, 상기 발광 소자(LD)의 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다.
본 발명의 일 실시예에 있어서, 상기 제1 전극(EL1)은 상기 반사막(RL)과 상기 투명 도전막(TEL)을 포함할 수 있으며, 상기 제2 전극(EL2)은 투명 전극일 수 있다.
상기 제2 전극(EL2)은 상기 발광 소자(LD)들의 타측 단부로부터 출사된 광이 손실 없이 상기 화소 회로층(PCL)의 반대되는 방향(예를 들면 전면 방향)으로 진행될 수 있도록 투명 도전성 재료로 구성될 수 있다.
상기 투명 도전막(TEL)은 상기 발광 소자(LD)들의 일측 단부로부터 출사된 광이 손실 없이 상기 반사막(RL)으로 진행될 수 있도록 투명한 도전성 재료로 구성될 수 있다.
상기 제2 전극(EL2)과 상기 투명 도전막(TEL)을 구성하는 투명한 도전성 재료로는 예를 들면, ITO, IZO, ITZO 등을 포함할 수 있다. 다만, 상기 제2 전극(EL2)과 투명 도전막(TEL)의 재료는 상술한 재료들에 한정되는 것은 아니다.
상기 반사막(RL)은 상기 발광 소자(LD)들의 일측 단부에서 출사된 광을 상기 제2 전극(EL2) 방향(예를 들면 정면 방향)으로 반사할 수 있다. 상기 반사막(RL)은 광반사율이 높은 도전 물질을 포함할 수 있다. 예를 들면, 상기 반사막(RL)은 Ag로 이루어진 단일막, ITO/Ag/ITO를 포함하는 삼중막으로 형성될 수 있다.
상기 절연 패턴(INSP)은 상기 발광 소자(LD)들의 일측 단부에서 출사되어 상기 반사막(RL)에서 반사된 광이 손실 없이 상기 전면 방향으로 진행될 수 있도록 투명한 절연 물질로 구성될 수 있다. 즉, 상기 포토레지스트 조성물의 경화물은 투명한 절연체를 형성할 수 있다.
즉, 본 발명의 일 실시예에서, 상기 발광 소자(LD)들에서 출사된 광은 상기 전면 방향으로 출광될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 특히, 도 1a 또는 도 1b에 도시된 발광 소자(LD)를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 1a, 도 1b 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB)의 일면 상에 제공된 화소(PXL)들, 상기 기판(SUB) 상에 제공되며 상기 화소(PXL)들을 구동하는 구동부, 및 상기 화소(PXL)들과 상기 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
상기 기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역(DA)은 영상을 표시하는 상기 화소(PXL)들이 제공되는 영역일 수 있다. 상기 비표시 영역(NDA)은 상기 화소(PXL)들을 구동하기 위한 구동부, 및 상기 화소(PXL)들과 상기 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다.
상기 화소(PXL)들은 상기 기판(SUB) 상의 상기 표시 영역(DA) 내에 제공될 수 있다. 상기 화소(PXL)들 각각은 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 상기 화소(PXL)들은 백색 광 및/또는 컬러 광을 출사하는 발광 소자(LD)를 포함할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소(PXL)는 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
상기 화소(PXL)들은 복수 개로 제공되어 제1 방향(DR1)으로 연장된 행과 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 상기 화소(PXL)들의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
상기 구동부는 상기 배선부를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 도 6에는 설명의 편의를 위해 상기 배선부가 생략되었다.
상기 구동부는 스캔 라인을 통해 상기 화소(PXL)들에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 상기 화소(PXL)들에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 상기 화소(PXL)들에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)를 제어할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
SUB: 기판 EL1: 제1 전극
RL: 반사막 TEL: 투명 도전막
INS: 절연막 LD: 발광 소자
INSP: 절연 패턴 EL2: 제2 전극
PCL: 화소 회로층 DPL: 표시 소자층
T1: 제1 트랜지스터 T2: 제2 트랜지스터
T3: 제3 트랜지스터 DVL: 구동 전압 배선

Claims (15)

  1. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극을 포함하는 상기 기판 상에 절연막을 형성하는 단계;
    장축 및 상기 장축에 교차하는 단축을 포함하며 광을 출사하는 복수의 발광 소자들을 상기 절연막 내에 제공하는 단계;
    상기 발광 소자들의 일측 단부가 상기 기판을 향하며, 상기 기판에서 상기 절연막을 향하는 방향을 따라 상기 발광 소자들의 상기 장축이 배치되도록 상기 발광 소자들을 정렬하는 단계;
    상기 절연막을 패터닝하여, 상기 발광 소자들의 타측 단부를 노출하는 절연 패턴을 형성하는 단계; 및
    노출된 상기 발광 소자들의 타측 단부에 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 제1 전극을 형성하는 단계는, 상기 기판 상에 반사막을 형성하고 상기 반사막 상에 투명 도전막을 형성하는 표시 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 절연막을 형성하는 단계는, 포토레지스트 조성물을 상기 제1 전극을 포함하는 상기 기판 상에 도포하여 상기 절연막을 형성하는 표시 장치의 제조 방법.
  4. 제3 항에 있어서,
    상기 절연막을 형성하는 단계와 상기 발광 소자들을 제공하는 단계는, 상기 발광 소자들을 포함하는 상기 포토레지스트 조성물을 이용하여 동시에 수행되는 표시 장치의 제조 방법.
  5. 제1 항에 있어서,
    상기 발광 소자를 정렬하는 단계는, 상기 절연막 상에 정렬 전극을 위치시키고 상기 제1 전극과 상기 정렬 전극 각각에 전원을 인가하여,
    상기 발광 소자들의 일측 단부는 상기 기판을 향하고, 상기 발광 소자들의 타측 단부는 상기 정렬 전극을 향하게 상기 발광 소자들의 정렬하는 표시 장치의 제조 방법.
  6. 제3 항에 있어서,
    상기 절연 패턴을 형성하는 단계는, 마스크를 이용하여 상기 절연막을 선택적으로 노광 및 현상하는 표시 장치의 제조 방법.
  7. 제6 항에 있어서,
    상기 절연 패턴을 형성하는 단계는, 하프톤 마스크 또는 슬릿 마스크를 사용하여 상기 절연 패턴을 형성하는 표시 장치의 제조 방법.
  8. 제1 항에 있어서,
    상기 절연 패턴을 형성하는 단계는, 상기 기판에 포함되는 화소 영역 별로 상기 절연 패턴을 각각 형성하는 표시 장치의 제조 방법.
  9. 제1 항에 있어서,
    상기 발광 소자를 정렬하는 단계 후에, 상기 절연막을 감압 건조하여 상기 정렬된 발광 소자들을 고정하는 단계를 더 포함하는 표시 장치의 제조 방법.
  10. 제9 항에 있어서,
    상기 발광 소자들을 고정하는 단계와 상기 절연 패턴을 형성하는 단계 사이에, 상기 절연막을 열처리하는 단계를 더 포함하는 표시 장치의 제조 방법.
  11. 제9 항에 있어서,
    상기 절연막을 열처리하는 단계 전에, 상기 기판에 포함되는 화소 영역들의 외측 영역에 잔류하는 상기 발광 소자들을 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.
  12. 제1 항에 있어서,
    상기 제2 전극을 형성하는 단계 전에, 상기 절연 패턴을 경화하는 단계를 더 포함하는 표시 장치의 제조 방법.
  13. 기판;
    상기 기판 상에 제공되는 제1 전극;
    상기 제1 전극 상에 제공되는 절연 패턴;
    상기 기판을 향하는 일측 단부와 상기 절연 패턴에 의해 노출되는 타측 단부를 갖는 발광 소자들; 및
    노출된 상기 발광 소자들의 타측 단부에 전기적으로 연결되는 제2 전극을 포함하고,
    상기 발광 소자들은 장축 및 상기 장축에 교차하는 단축을 포함하며,
    상기 기판에서 상기 절연 패턴을 향하는 방향을 따라 상기 발광 소자들의 상기 장축이 배치되도록, 상기 절연 패턴이 상기 발광 소자들을 지지하고,
    상기 절연 패턴은 포토레지시트 조성물의 경화물을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 발광 소자에서 출사된 광은 상기 제2 전극 방향으로 출광되는 표시 장치.
  15. 제13 항에 있어서,
    상기 제1 전극은 상기 기판 상에 제공되는 반사막과 상기 반사막 상에 제공되는 투명 도전막을 포함하고,
    상기 제2 전극은 투명 전극이고,
    상기 반사막은 상기 발광 소자에서 출사된 광을 상기 제2 전극 방향으로 반사하는 표시 장치.
KR1020190128017A 2019-10-15 2019-10-15 표시 장치의 제조 방법 및 표시 장치 KR20210044957A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190128017A KR20210044957A (ko) 2019-10-15 2019-10-15 표시 장치의 제조 방법 및 표시 장치
US16/937,255 US11552215B2 (en) 2019-10-15 2020-07-23 Method of manufacturing display device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190128017A KR20210044957A (ko) 2019-10-15 2019-10-15 표시 장치의 제조 방법 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20210044957A true KR20210044957A (ko) 2021-04-26

Family

ID=75383365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190128017A KR20210044957A (ko) 2019-10-15 2019-10-15 표시 장치의 제조 방법 및 표시 장치

Country Status (2)

Country Link
US (1) US11552215B2 (ko)
KR (1) KR20210044957A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496151B1 (ko) 2008-06-25 2015-02-27 삼성전자주식회사 산화물 다이오드를 이용한 디스플레이 장치
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
CN106024839B (zh) * 2016-07-12 2019-02-01 武汉华星光电技术有限公司 折叠式oled显示器
KR102574603B1 (ko) 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102514755B1 (ko) 2017-07-10 2023-03-29 삼성전자주식회사 마이크로 엘이디 디스플레이 및 그 제작 방법
US11610868B2 (en) * 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
KR20200124799A (ko) * 2019-04-24 2020-11-04 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11342481B2 (en) * 2020-05-26 2022-05-24 Applied Materials, Inc. Preclean and encapsulation of microLED features

Also Published As

Publication number Publication date
US20210111303A1 (en) 2021-04-15
US11552215B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
US11610934B2 (en) Light emitting device and manufacturing method of the light emitting device
KR102503168B1 (ko) 표시 장치 및 그의 제조 방법
US11424288B2 (en) Display device having improved alignment
KR20200010704A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20200006209A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
CN112470294A (zh) 发光装置、其制造方法以及设置有其的显示装置
US11476397B2 (en) Display device and manufacturing method thereof
KR20200088959A (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20070002492A (ko) 디스플레이장치 및 그 제조방법
KR20210053391A (ko) 표시 장치
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
US11450268B2 (en) Display device and fabricating method for display device
KR20210059107A (ko) 표시 장치
US20220406972A1 (en) Display device and method for manufacturing display device
KR20210044957A (ko) 표시 장치의 제조 방법 및 표시 장치
CN115004373A (zh) 显示装置及制造显示装置的方法
CN113994472A (zh) 显示装置及其制造方法
KR20200145955A (ko) 디스플레이 장치
US11417636B2 (en) Display device and manufacturing method thereof
US11626389B2 (en) Display device
KR20210040209A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal