KR20210040209A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20210040209A
KR20210040209A KR1020190122256A KR20190122256A KR20210040209A KR 20210040209 A KR20210040209 A KR 20210040209A KR 1020190122256 A KR1020190122256 A KR 1020190122256A KR 20190122256 A KR20190122256 A KR 20190122256A KR 20210040209 A KR20210040209 A KR 20210040209A
Authority
KR
South Korea
Prior art keywords
electrode
insulating structure
light emitting
layer
emitting device
Prior art date
Application number
KR1020190122256A
Other languages
English (en)
Inventor
배광수
김동욱
박범수
오민정
조영제
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190122256A priority Critical patent/KR20210040209A/ko
Priority to US16/993,948 priority patent/US11522113B2/en
Publication of KR20210040209A publication Critical patent/KR20210040209A/ko
Priority to US17/988,921 priority patent/US11908987B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 기판; 및 상기 기판의 일면 상에 제공되며, 광을 출사하는 제1 발광 소자를 포함하는 표시 소자층을 포함할 수 있다. 상기 표시 소자층은, 상기 제1 발광 소자의 제1 부분에 연결된 제1 전극; 상기 제1 발광 소자의 제2 부분에 연결된 제2 전극; 및 상기 기판 상에 제공되며, 상기 기판에서 상기 표시 소자층 방향으로 볼록한 형상을 가지며 내부 공간을 포함하는 절연 구조체를 포함할 수 있다. 상기 절연 구조체의 상기 내부 공간에 상기 제1 발광 소자가 제공될 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND FABRICATING METHOD FOR DISPLAY DEVICE}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 LED를 다양한 표시 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일예로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 LED를 제작하는 기술이 개발되고 있다. 일예로, 막대형 LED는 자발광 표시 장치의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명이 해결하고자 하는 과제는 발광 소자들의 정렬도가 우수한 표시 장치 및 이의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 기판; 및 상기 기판의 일면 상에 제공되며, 광을 출사하는 제1 발광 소자를 포함하는 표시 소자층을 포함할 수 있다. 상기 표시 소자층은, 상기 제1 발광 소자의 제1 부분에 연결된 제1 전극; 상기 제1 발광 소자의 제2 부분에 연결된 제2 전극; 및 상기 기판 상에 제공되며, 상기 기판에서 상기 표시 소자층 방향으로 볼록한 형상을 가지며 내부 공간을 포함하는 절연 구조체를 포함할 수 있다. 상기 절연 구조체의 상기 내부 공간에 상기 제1 발광 소자가 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연 구조체는 상기 기판에 대하여 돌출되어 빈 공간으로 이루어진 상기 내부 공간을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연 구조체는 외부와 분리되는 상기 내부 공간을 갖는 돔 형상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연 구조체는 상기 내부 공간의 일부를 노출시키는 관통홀을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연 구조체는 서로 인접하는 제1 절연 구조체와 제2 절연 구조체를 포함하고, 상기 제1 절연 구조체와 상기 제2 절연 구조체의 상기 내부 공간에는 상기 제1 발광 소자가 각각 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연 구조체와 상기 제2 절연 구조체 사이에는 상기 제1 전극 또는 상기 제2 전극이 제공되고, 상기 제1 전극 또는 상기 제2 전극의 제1 부분은 상기 제1 절연 구조체의 상기 내부 공간에서 상기 제1 발광 소자와 연결되고, 제2 부분은 상기 제2 절연 구조체의 상기 내부 공간에서 상기 제1 발광 소자와 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연 구조체와 상기 제2 절연 구조체는 각각 상기 제1 전극 및 상기 제2 전극의 일부를 외부로 노출하고, 상기 표시 소자층은, 상기 제1 절연 구조체와 상기 제2 절연 구조체 사이에서 노출되어 서로 인접하는 상기 제1 전극의 일부와 상기 제2 전극의 일부에 연결되는 제2 발광 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 소자층은, 상기 절연 구조체의 외면 상에 제공되며 상기 제1 발광 소자에서 출사된 광을 반사하는 반사막을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 반사막은 상기 제1 전극과 중첩되는 제1 반사막과 상기 제2 전극과 중첩되는 제2 반사막을 포함하고, 상기 제1 반사막은 상기 제1 전극과 전기적으로 연결되고, 상기 제2 반사막은 상기 제2 전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 표시 소자층 상에 제공되고, 상기 제1 발광 소자에서 출사된 광을 변환시키는 광변환층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 제1 전극과 제2 전극을 형성하는 단계; 상기 제1 전극과 상기 제2 전극을 포함하는 상기 기판 상에, 상기 기판에 대하여 볼록한 형상을 가지며 상기 제1 전극의 일부 및 상기 제2 전극의 일부를 노출시키는 패턴을 형성하는 단계; 상기 패턴을 포함하는 상기 기판 상에 절연층 및 도전 물질층을 순차적으로 형성하는 단계; 상기 도전 물질층을 패터닝하여, 상기 절연층의 일부를 노출하는 제3 전극을 형성하는 단계; 상기 절연층을 패터닝하여 상기 패턴을 노출하는 관통홀을 형성하고 상기 패턴을 상기 기판에서 제거하여, 상기 기판에 대하여 볼록한 형상을 가지며 내부 공간을 포함하는 절연 구조체를 형성하는 단계; 상기 절연 구조체의 상기 내부 공간에 광을 출사하는 제1 발광 소자를 제공하는 단계; 및 상기 제1 전극과 상기 제2 전극 사이에 상기 제1 발광 소자를 정렬하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연 구조체를 형성하는 단계는 상기 관통홀을 통해 상기 패턴을 제거하여, 빈 공간으로 이루어진 상기 내부 공간을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 발광 소자를 제공하는 단계는 상기 관통홀을 통해 상기 절연 구조체의 상기 내부 공간에 상기 제1 발광 소자를 제공할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 발광 소자를 정렬하는 단계는 상기 제1 전극, 상기 제2 전극, 상기 제3 전극에 전원을 인가할 수 있다.
본 발명의 일 실시예에 있어서, 상기 도전 물질층을 형성하는 단계는, 상기 도전 물질층을 상기 제1 전극과 상기 제2 전극에 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 발광 소자를 정렬하는 단계는 상기 제1 전극과 상기 제2 전극에 전원을 인가할 수 있다.
본 발명의 일 실시예에 있어서, 상기 패턴은 서로 인접하는 제1 패턴과 제2 패턴을 포함하고, 상기 절연 구조체를 형성하는 단계는 상기 제1 패턴과 상기 제2 패턴 사이에서 서로 인접하는 상기 제1 전극의 일부 및 상기 제2 전극의 일부를 노출시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연 구조체는 서로 인접하는 제1 절연 구조체와 제2 절연 구조체를 포함하고, 상기 표시 장치의 제조 방법은 상기 제1 절연 구조체와 상기 제2 절연 구조체 사이에 제2 발광 소자를 제공하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 제1 절연 구조체와 상기 제2 절연 구조체 사이에 상기 제2 발광 소자를 정렬하는 단계를 더 포함하고, 상기 제2 발광 소자를 정렬하는 단계는 상기 제1 발광 소자를 정렬하는 단계와 동시에 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 제1 발광 소자에서 출사된 광을 변환시키는 광변환층을 상기 절연 구조체 상에 제공하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자들의 정렬도가 우수한 표시 장치와 표시 장치의 제조 방법을 제공할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4는 도 1a 또는 도 1b의 발광 소자를 포함하는 본 발명의 일 실시예에 따른 표시 소자층의 단위 발광 영역을 나타내는 평면도이다.
도 5a 및 도 5b는 도 4의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 6은 도 1a 또는 도 1b의 발광 소자를 포함하는 본 발명의 다른 실시예에 따른 표시 소자층의 단위 발광 영역을 나타내는 평면도이다.
도 7은 도 6의 Ⅱ-Ⅱ' 라인에 따른 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 소자층과 광변환층을 나타낸 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 소자층과 광변환층을 나타낸 단면도이다.
도 10a는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이고, 도 10b는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 11a 내지 도 11h는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 단면도이다.
도 12a는 본 발명의 일 실시예에 따른 발광 소자들의 정렬을 위하여 전압이 인가된 전극들 사이에 형성되는 전계를 나타낸 단면도이고, 도 12b는 비교예에 따른 발광 소자들의 정렬을 위하여 전압이 인가된 전극들 사이에 형성되는 전계를 나타낸 단면도이다.
도 13은 도 12a 및 도 12b의 A-A' 라인에서의 전계 방향의 각도를 나타낸 그래프이다.
도 14a는 본 발명의 일 실시예에 따른 표시 소자층을 나타낸 단면도이고, 도 14b는 비교예에 따른 표시 소자층을 나타낸 단면도이다.
도 15는 도 14a 및 도 14b에 따른 표시 소자층의 발광 소자들에서 출사된 광이 양자점 층에 입사되는 광량을 나타낸 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 의해서 제조된 표시 장치는 기판(SUB), 복수의 트랜지스터를 포함하는 화소 회로층(PCL), 발광 소자(LD)들을 포함하는 표시 소자층(DPL)을 포함할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 1a 및 도 1b에 있어서, 원 기둥 형상의 발광 소자(LD)를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는 제1 반도체층(11)과, 제2 반도체층(13)과, 상기 제1 반도체층(11) 및 제2 반도체층(13) 사이에 개재된 활성층(12)을 포함할 수 있다.
일 예로, 상기 발광 소자(LD)는 상기 제1 반도체층(11), 상기 활성층(12), 및 상기 제2 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 상기 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 상기 발광 소자(LD)는 상기 길이 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 일측 단부(예를 들어, 제1 부분)에는 상기 제1 반도체층(11) 및 제2 반도체층(13) 중 하나, 상기 타측 단부(예를 들어, 제2 부분)에는 상기 제1 반도체층(11) 및 제2 반도체층(13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자(LD)는 막대형 형상으로 제공될 수 있다. 그러나, 여기서 "막대형"이라고 함은 원기둥, 다각 기둥 등과 같이, 상기 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예컨대, 상기 발광 소자(LD)의 길이는 그 직경보다 클 수 있다.
상기 발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다.
다만, 본 발명의 일 실시예에 의한 상기 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 상기 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 상기 발광 소자(LD)의 크기가 변경될 수도 있다.
상기 제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 상기 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 상기 제1 반도체층(11)을 구성할 수 있다.
상기 활성층(12)은 상기 제1 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 다양한 실시예에서, 상기 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 상기 활성층(12)으로 이용될 수 있음을 물론이다.
상기 발광 소자(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 상기 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다.
상기 제2 반도체층(13)은 상기 활성층(12) 상에 제공되며, 상기 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 상기 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 상기 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 상기 제2 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 소자(LD)는 상술한 상기 제1 반도체층(11), 상기 활성층(12), 및 상기 제2 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
일 실시예로, 발광 소자(LD)는 제2 반도체층(13)의 일단(일 예로, 상부면) 측 또는 제1 반도체층(11)의 일단(일 예로, 하부면) 측에 배치되는 적어도 하나의 전극층을 더 포함할 수 있다.
예를 들어, 발광 소자(LD)는 도 1b에 도시된 바와 같이, 제2 반도체층(13)의 일단 측에 배치된 전극층(15)을 더 포함할 수 있다. 전극층(15)은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 전극층(15)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다. 또한, 실시예에 따라, 전극층(15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층(15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
또한, 상기 발광 소자(LD)는 절연성 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 상기 절연성 피막(14)은 생략될 수도 있으며, 상기 제1 반도체층(11), 상기 활성층(12), 및 상기 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
예를 들어, 상기 절연성 피막(14)은 상기 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 상기 발광 소자(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1a 및 도 1b에서는 상기 절연성 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 발광 소자(LD)는 측면이 모두 상기 절연성 피막(14)으로 둘러싸일 수 있다.
상기 절연성 피막(14)은 상기 제1 반도체층(11), 상기 활성층(12) 및/또는 상기 제2 반도체층(13)의 외주면 적어도 일부를 감싸도록 제공될 수 있다. 일 예로, 상기 절연성 피막(14)은 적어도 상기 활성층(12)의 외주면을 감싸도록 제공될 수도 있다. 또한, 발광 소자(LD)가 전극층(15)을 포함할 경우, 절연성 피막(14)은 전극층(15)의 외주면 적어도 일부를 감싸도록 제공될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 절연성 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 상기 절연성 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
상기 절연성 피막(14)이 상기 발광 소자(LD)에 제공되면, 상기 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다.
또한, 상기 절연성 피막(14)을 형성함에 의해 상기 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자(LD)들이 밀접하여 배치되는 경우, 상기 절연성 피막(14)은 발광 소자(LD)들의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 일 예로, 상기 발광 소자(LD)는, 조명 장치나 자발광 표시 장치의 광원 소자로 이용될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
도 2a 및 도 2b는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다. 본 발명의 일 실시예에 있어서, 상기 단위 발광 영역은 하나의 서브 화소가 제공되는 화소 영역일 수 있다.
도 2a를 참조하면, 서브 화소(SP)는 하나 이상의 발광 소자(LD)와, 이에 접속되어 상기 발광 소자(LD)를 구동하는 화소 구동 회로(144)를 포함할 수 있다.
상기 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 상기 화소 구동 회로(144)를 경유하여 제1 구동 전원(VDD)에 접속되고, 상기 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속된다.
상기 제1 구동 전원(VDD) 및 상기 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 상기 제2 구동 전원(VSS)은 상기 제1 구동 전원(VDD)의 전위 대비, 상기 발광 소자(LD)의 문턱전압 이상의 낮은 전위를 가질 수 있다.
상기 발광 소자(LD)들 각각은 상기 화소 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 2a에서는 상기 서브 화소(SP)에 하나의 상기 발광 소자(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 상기 서브 화소(SP)는 서로 병렬 연결되는 복수의 상기 발광 소자(LD)들을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 화소 구동 회로(144)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)와 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 상기 화소 구동 회로(144)의 구조가 도 2a에 도시된 실시예에 한정되지는 않는다.
상기 제1 트랜지스터(T1, 구동 트랜지스터)의 제1 전극은 상기 제1 구동 전원(VDD)에 접속되고, 제2 전극은 상기 발광 소자(LD)들 각각의 상기 제1 전극에 전기적으로 연결된다. 상기 제1 트랜지스터(T1)의 게이트 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 제1 트랜지스터(T1)는 상기 제1 노드(N1)의 전압에 대응하여 상기 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어한다.
상기 제2 트랜지스터(T2, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DL)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 상기 제2 트랜지스터(T2)의 상기 제1 전극과 상기 제2 전극은 서로 다른 전극으로, 예컨대 상기 제1 전극이 소스 전극이면 상기 제2 전극은 드레인 전극일 수 있다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 접속된다.
이와 같은 상기 제2 트랜지스터(T2)는, 상기 스캔 라인(SL)으로부터 상기 제2 트랜지스터(T2)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 스캔신호가 공급될 때 턴-온되어, 상기 데이터 라인(DL)과 상기 제1 노드(N1)를 전기적으로 연결한다. 이때, 상기 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 상기 제1 노드(N1)로 상기 데이터 신호가 전달된다. 상기 제1 노드(N1)로 전달된 상기 데이터 신호는 상기 스토리지 커패시터(Cst)에 충전된다.
상기 스토리지 커패시터(Cst)의 일 전극은 상기 제1 구동 전원(VDD)에 접속되고, 다른 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 스토리지 커패시터(Cst)는 상기 제1 노드(N1)로 공급되는 상기 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 2a에서는 상기 데이터 신호를 상기 서브 화소(SP) 내부로 전달하기 위한 상기 제2 트랜지스터(T2)와, 상기 데이터 신호의 저장을 위한 상기 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 상기 발광 소자(LD)로 공급하기 위한 상기 제1 트랜지스터(T1)를 포함한 비교적 단순한 구조의 상기 화소 구동 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 상기 화소 구동 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 상기 화소 구동 회로(144)는 상기 제1 트랜지스터(T1)의 문턱전압을 보상하기 위한 트랜지스터 소자, 상기 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 상기 발광 소자(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 상기 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 2a에서는 상기 화소 구동 회로(144)에 포함되는 트랜지스터들, 예컨대 상기 제1 및 제2 트랜지스터(T1, T2) 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 상기 화소 구동 회로(144)에 포함되는 상기 제1 및 제2 트랜지스터(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 2b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터(T1, T2)는 N타입의 트랜지스터로 구현될 수 있다. 도 2b에 도시된 화소 구동 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 2a의 화소 구동 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 특히, 도 1a 또는 도 1b에 도시된 발광 소자(LD)를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 1a, 도 1b 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB)의 일면 상에 제공된 화소(PXL)들, 상기 기판(SUB) 상에 제공되며 상기 화소(PXL)들을 구동하는 구동부, 및 상기 화소(PXL)들과 상기 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
상기 기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역(DA)은 영상을 표시하는 상기 화소(PXL)들이 제공되는 영역일 수 있다. 상기 비표시 영역(NDA)은 상기 화소(PXL)들을 구동하기 위한 구동부, 및 상기 화소(PXL)들과 상기 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다.
상기 화소(PXL)들은 상기 기판(SUB) 상의 상기 표시 영역(DA) 내에 제공될 수 있다. 상기 화소(PXL)들 각각은 영상을 표시하는 단위로서 복수 개로 제공될 수 있다. 상기 화소(PXL)들은 백색 광 및/또는 컬러 광을 출사하는 발광 소자(LD)를 포함할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소(PXL)는 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
상기 화소(PXL)들은 복수 개로 제공되어 제1 방향(DR1)으로 연장된 행과 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 상기 화소(PXL)들의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
상기 구동부는 상기 배선부를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 도 3에는 설명의 편의를 위해 상기 배선부가 생략되었다.
상기 구동부는 스캔 라인을 통해 상기 화소(PXL)들에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 상기 화소(PXL)들에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 상기 화소(PXL)들에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)를 제어할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다.
도 4는 도 1a 또는 도 1b의 발광 소자를 포함하는 본 발명의 일 실시예에 따른 표시 소자층의 단위 발광 영역을 나타내는 평면도이고, 도 5a 및 도 5b는 도 4의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 4에 있어서, 도시의 편의를 위하여 제1 발광 소자(LD1)가 제1 방향(DR1)에 평행하게 정렬된 것으로 도시하였으나, 상기 제1 발광 소자(LD1)의 배열이 이에 한정되지는 않는다. 예를 들어, 상기 제1 발광 소자(LD1)는 제1 및 제2 전극(EL1, EL2) 사이에서 제1 방향(DR1)에 대하여 사선 방향으로 정렬되어 있을 수도 있다.
도 4, 도 5a 및 도 5b를 참조하면, 상기 표시 소자층(DPL)은 상기 기판(SUB) 상에 제공될 수 있다.
상기 기판(SUB)은 투명 절연 물질을 포함하여 광을 투과시킬 수 있다. 또한, 상기 기판(SUB)은 경성(Rigid) 기판 또는 가요성(Flexibility) 기판일 수 있다. 상기 경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함할 수 있다.
상기 가요성 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함할 수 있다. 예를 들면, 상기 가요성 기판은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 트리아세테이트 셀룰로오스(TAC, triacetate cellulose), 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 상기 가요성 기판은 유리 섬유 강화플라스틱(FRP, fiber glass reinforced plastic)을 포함할 수도 있다.
상기 기판(SUB)에 적용되는 물질은 상기 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다. 본 발명의 다양한 실시예에 있어서, 상기 기판(SUB)은 전체 또는 적어도 일부가 가요성(flexibility)을 가질 수 있다.
도 4, 도 5a 및 도 5b를 참조하면, 상기 표시 소자층(DPL)은 제1 발광 소자(LD1), 제1 전극(EL1), 제2 전극(EL2), 절연 구조체(INSS), 반사막(REL)을 포함할 수 있다. 상기 기판(SUB) 상에서 제1 방향(DR1)을 따라, 상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 서로 이격되어 제공될 수 있다. 또한, 상기 기판(SUB) 상에는 적어도 하나의 제1 전극(EL1)과 적어도 하나의 제2 전극(EL2)이 제공될 수 있으며, 상기 제1 전극(EL1)과 제2 전극(EL2)은 제1 방향(DR1)을 따라 교호적으로 배치될 수 있다.
상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 투명한 도전성 재료를 포함할 수 있다. 투명한 도전성 재료로는 예를 들면, ITO, IZO, ITZO 등을 포함할 수 있으나, 상기 제1 전극(EL1)과 상기 제2 전극(EL2)의 재료는 상술한 재료들에 한정되는 것은 아니다.
상기 기판(SUB)에서 상기 표시 소자층(DPL) 방향으로 볼록한 형상을 가지는 절연 구조체(INSS)가 상기 기판(SUB) 상에 제공될 수 있다. 상기 절연 구조체(INSS)는 내부 공간(IS)을 포함하며, 상기 내부 공간(IS)에는 상기 제1 발광 소자(LD1)가 제공될 수 있다. 구체적으로, 상기 절연 구조체(INSS)의 상기 내부 공간(IS)에는 상기 제1 발광 소자(LD1), 상기 제1 발광 소자(LD1)의 제1 부분과 연결된 상기 제1 전극(EL1)의 일부, 상기 제1 발광 소자(LD1)의 제2 부분과 연결된 상기 제2 전극(EL2)의 일부가 위치할 수 있다.
상기 절연 구조체(INSS)는 투명 절연 물질을 포함하여 광을 투과시킬 수 있다. 상기 절연 구조체(INSS)는 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 투명하며 절연성을 갖는 다양한 재료가 사용될 수 있다.
본 발명의 일 실시예는 상기 절연 구조체(INSS)의 상기 내부 공간(IS)에 상기 제1 발광 소자(LD1)를 제공함으로써, 종래의 표시 장치 대비 상기 기판(SUB) 상에서 단위 면적 당 발광 소자(LD)의 제공 비율이 증가될 수 있다.
상기 절연 구조체(INSS)가 상기 기판(SUB)에 대하여 돌출됨에 따라, 상기 내부 공간(IS)은 빈 공간으로 이루어질 수 있다. 예를 들면, 상기 내부 공간(IS)은 공기를 포함할 수 있다. 상기 절연 구조체(INSS)의 상기 내부 공간(IS)이 공기로 채워진 빈 공간으로 형성됨에 따라, 상기 제1 발광 소자(LD1)에서 출사된 광은 트랩없이 후술하는 광변환층(QDL)으로 전달될 수 있다. 이에 대한 구체적인 내용은 후술하도록 한다.
상기 절연 구조체(INSS)는 외부와 분리되는 상기 내부 공간(IS)을 포함하는 돔 형상을 가질 수 있다. 도 4를 참조하면, 상기 절연 구조체(INSS)는 상기 기판(SUB) 상에서 제2 방향(DR2)으로 따라 연장되는 돔 형상을 가질 수 있으며, 돔 형상의 상기 절연 구조체(INSS)의 상기 내부 공간(IS)에는 적어도 하나의 제1 발광 소자(LD1)가 구비될 수 있다.
다만, 상기 절연 구조체(INSS)의 형상이 특별히 한정되는 것은 아니며, 외부와 분리되는 내부 공간(IS)을 가지며 상기 내부 공간(IS)에 상기 제1 발광 소자(LD1)를 제공할 수 있는 형상이라면 다양하게 채택될 수 있다.
상기 절연 구조체(INSS)는 상기 내부 공간(IS)을 노출시키는 관통홀(H)을 포함할 수 있다. 상기 관통홀(H)은 상기 절연 구조체(INSS)의 상측 부분에 구비될 수 있다. 다만, 상기 관통홀(H)이 구비되는 위치를 한정하는 것은 아니고, 후술하는 반사막(REL)에 의하여 노출되는 절연 구조체(INSS)의 부분에 상기 관통홀(H)이 제공될 수 있다.
상기 절연 구조체(INSS)는 상기 관통홀(H)을 적어도 하나 포함할 수 있으며, 예를 들면 상기 관통홀(H)들은 제2 방향(DR2)을 따라 상기 절연 구조체(INSS)에 서로 이격되어 배치될 수 있다. 상기 관통홀(H)의 직경은 상기 제1 발광 소자(LD1)의 직경보다 클 수 있다. 후술하는 바와 같이, 상기 관통홀(H)을 통하여 상기 제1 발광 소자(LD1)가 상기 절연 구조체(INSS)의 상기 내부 공간(IS)에 유입될 수 있다.
본 발명의 다양한 실시예에서, 상기 절연 구조체(INSS)는 서로 인접하는 제1 절연 구조체(INSS1)와 제2 절연 구조체(INSS2)를 포함할 수 있다. 상기 제1 절연 구조체(INSS1)의 제1 내부 공간(IS1)에는 상기 제1 발광 소자(LD1)가 제공되며, 상기 제2 절연 구조체(INSS2)의 제2 내부 공간(IS2)에는 상기 제1 발광 소자(LD1)가 제공될 수 있다.
도 4를 참조하면, 제1 절연 구조체(INSS1)와 제2 절연 구조체(INSS2)가 서로 인접하게 구비되고, 제2 절연 구조체(INSS2)와 제1-1 절연 구조체(INSS1-1)가 서로 인접하게 구비될 수 있다. 상기 제1 절연 구조체(INSS1)와 상기 제1-1 절연 구조체(INSS1-1)는 제1 연결 배선(CNL1)과 연결될 수 있고, 상기 제2 절연 구조체(INSS2)는 제2 연결 배선(CNL2)과 연결될 수 있다. 이때, 상기 제1 절연 구조체(INSS1)와 상기 제1-1 절연 구조체(INSS1-1)는 제1 연결 배선(CNL1)과 일체로 제공될 수 있고, 상기 제2 절연 구조체(INSS2)는 제2 연결 배선(CNL2)과 일체로 제공될 수도 있다.
본 발명의 다양한 실시예에서, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에는 상기 제1 전극(EL1) 또는 상기 제2 전극(EL2)이 제공될 수 있다. 도 5a 및 5b를 참조하면, 서로 인접하는 제1 절연 구조체(INSS1)와 제2 절연 구조체(INSS2) 사이에 제2 전극(EL2)이 제공될 수 있고, 서로 인접하는 상기 제2 절연 구조체(INSS2)와 상기 제1-1 절연 구조체(INSS1-1) 사이에 제1 전극(EL1)이 제공될 수 있다. 상기와 같은 구조는 상기 기판(SUB) 상에서 제1 방향(DR1)을 따라 반복적으로 제공될 수 있다.
본 발명의 다양한 실시예에서, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에 제공되는 상기 제1 전극(EL1) 또는 상기 제2 전극(EL2)의 제1 부분은 상기 제1 절연 구조체(INSS1)의 상기 제1 내부 공간(IS1)에서 상기 제1 발광 소자(LD1)와 연결되고, 제2 부분은 상기 제2 절연 구조체(INSS2)의 상기 제2 내부 공간(IS2)에서 상기 제1 발광 소자(LD1)와 연결될 수 있다.
도 5a 및 5b를 참조하면, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에 제2 전극(EL2)이 제공될 수 있다. 상기 제2 전극(EL2)의 제1 부분은 상기 제1 절연 구조체(INSS1)의 상기 제1 내부 공간(IS1)에 구비된 상기 제1 발광 소자(LD1)에 연결될 수 있다. 상기 제2 전극(EL2)의 제2 부분은 상기 제2 절연 구조체(INSS2)의 상기 제2 내부 공간(IS2)에 구비된 상기 제1 발광 소자(LD1)에 연결될 수 있다.
또한, 상기 제2 절연 구조체(INSS2)와 상기 제1-1 절연 구조체(INSS1-1) 사이에 제1 전극(EL1)이 제공될 수 있다. 상기 제1 전극(EL1)의 제1 부분은 상기 제2 절연 구조체(INSS2)의 상기 제2 내부 공간(IS2)에 구비된 상기 제1 발광 소자(LD1)에 연결될 수 있다. 상기 제1 전극(EL1)의 제2 부분은 상기 제1-1 절연 구조체(INSS1-1)의 상기 제1-1 내부 공간(IS1-1)에 구비된 상기 제1 발광 소자(LD1)에 연결될 수 있다.
본 발명의 일 실시예에서, 상기와 같은 구조는 상기 기판(SUB) 상에서 제1 방향(DR1)을 따라 반복적으로 제공될 수 있다.
본 발명의 다양한 실시예에서, 상기 절연 구조체(INSS)는 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 상에 제공될 수 있다. 예를 들면, 상기 절연 구조체(INSS)의 일측 단부는 제1 전극(EL1) 상에 구비되고 타측 단부는 상기 제2 전극(EL2) 상에 구비되며, 상기 절연 구조체(INSS)의 중앙 부분은 상기 기판(SUB)으로부터 이격될 수 있다.
본 발명의 일 실시예에서, 상기 절연 구조체(INSS)는 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 상에서 연속되는 구조를 가질 수 있다. 도 5a 및 도 5b를 참조하면, 제1 절연 구조체(INSS1)의 일측 단부와 제2 절연 구조체(INSS2)의 일측 단부는 상기 제2 전극(EL2) 상에서 연결되고, 상기 제2 절연 구조체(INSS2)의 타측 단부와 상기 제1-1 절연 구조체(INSS1-1)의 일측 단부는 상기 제1 전극(EL1) 상에서 연결될 수 있다. 이때, 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 상에서 상기 절연 구조체(INSS)가 연속되는 구조는 표시 소자층(DPL)의 단위 발광 영역(예를 들어, 하나의 서브 화소(SP)가 제공되는 화소 영역) 별로 제공될 수 있다.
본 발명의 다양한 실시예에서, 상기 표시 소자층(DPL)은, 상기 절연 구조체(INSS)의 외면 상에 제공되며 상기 제1 발광 소자(LD1)에서 출사된 광을 반사하는 반사막(REL)을 포함할 수 있다. 예를 들면, 상기 내부 공간(IS)에 제공되는 상기 제1 발광 소자(LD1)의 제1 부분 및 제2 부분과 마주하는 상기 절연 구조체(INSS)의 외면 상에 상기 반사막(REL)이 제공될 수 있다.
상기 반사막(REL)은 상기 표시 소자층(DPL)에 제공되는 제1 발광 소자(LD1)에서 출사된 광을 반사시킬 수 있다. 예를 들어, 상기 반사막(REL)은 상기 절연 구조체(INSS)의 내부 공간(IS)에 구비되는 상기 제1 발광 소자(LD1)에서 출사된 광을 반사시켜 상기 광변환층(QDL)으로 전달할 수 있다. 또한, 상기 반사막(REL)은 후술하는 서로 인접하는 절연 구조체(INSS) 사이에 제공되는 제2 발광 소자(LD2)에서 출사된 광을 상기 광변환층(QDL)으로 반사시킬 수 있다.
상기 반사막(REL)은 광반사율이 높은 도전 물질을 포함할 수 있다. 예를 들면, 상기 반사막(REL)은 Ag로 이루어진 단일막, ITO/Ag/ITO를 포함하는 삼중막을 포함할 수 있다.
본 발명의 다양한 실시예에서, 상기 반사막(REL)은 상기 제1 전극(EL1)과 중첩되는 제1 반사막(REL1)과 상기 제2 전극(EL2)과 중첩되는 제2 반사막(REL2)을 포함할 수 있다. 이때, 상기 제1 반사막(REL1)은 상기 제1 전극(EL1)과 전기적으로 연결되고, 상기 제2 반사막(REL2)은 상기 제2 전극(EL2)과 전기적으로 연결될 수 있다.
도 5b를 참조하면, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에서, 상기 제2 전극(EL2)과 중첩되는 제2 반사막(REL2)은 컨택홀을 통해 상기 제2 전극(EL2)과 전기적으로 연결될 수 있다. 또한, 상기 제2 절연 구조체(INSS2)와 상기 제1-1 절연 구조체(INSS1-1) 사이에서, 상기 제1 전극(EL1)과 중첩되는 제1 반사막(REL1)은 컨택홀을 통해 상기 제1 전극(EL1)과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에서, 서로 인접하는 제1 절연 구조체(INSS1)와 제2 절연 구조체(INSS2)는, 그 사이에 제공되는 전극(EL)과 반사막(REL)을 공유할 수 있다. 예를 들면, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2)의 사이에 상기 제1 전극(EL1) 또는 상기 제2 전극(EL2)이 제공될 수 있으며, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2)의 사이에 제공되는 전극(예를 들어, 제2 전극(EL2))의 제1 부분은 제1 절연 구조체(INSS1)의 제1 내부 공간(IS1)에 구비되고 제2 전극(EL2)의 제2 부분은 제2 절연 구조체(INSS2)의 제2 내부 공간(IS2)에 구비될 수 있다. 또한, 제2 전극(EL2)에 중첩되는 제2 반사막(REL2)이 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에 연속된 상태로 제공될 수 있다.
상기 표시 소자층(DPL)은 상기 절연 구조체(INSS) 상에 제공되는 절연막(INS)을 포함할 수 있다. 상기 절연막(INS)은 상기 제1 발광 소자(LD1)와 반사막(REL)에 산소 및 수분 등이 침투하여 부식되는 것을 방지할 수 있다. 상기 절연막(INS)은 무기 절연 물질 또는 유기 절연 물질 중 어느 하나의 절연 물질을 포함할 수 있다.
상기 제1 발광 소자(LD1)에서 출사된 광은 상기 절연 구조체(INSS)의 내부 공간(IS)과 상기 절연막(INS)을 거쳐 상기 광변환층(QDL) 방향으로 진행할 수 있다. 이때, 상기 절연 구조체(INSS)의 내부 공간(IS)은 공기로 이루어진 저굴절 영역이고, 상기 절연막(INS)은 고굴절 영역이다. 상기 제1 발광 소자(LD1)에서 출사된 광이 먼저 저굴절 영역인 내부 공간(IS)을 통과한 후에 고굴절 영역인 절연막(INS)을 통과함에 따라, 상기 제1 발광 소자(LD1)에서 출사된 광은 트랩없이 상기 광변환층(QDL) 방향으로 진행할 수 있다.
도 6은 도 1a 또는 도 1b의 발광 소자를 포함하는 본 발명의 다른 실시예에 따른 표시 소자층의 단위 발광 영역을 나타내는 평면도이고, 도 7은 도 6의 Ⅱ-Ⅱ' 라인에 따른 단면도이다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 6 및 도 7을 참조하면, 상기 표시 소자층(DPL)은 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제1 전극(EL1), 제2 전극(EL2), 절연 구조체(INSS), 반사막(REL)을 포함할 수 있다. 상기 절연 구조체(INSS)는 서로 인접하는 제1 절연 구조체(INSS1)와 제2 절연 구조체(INSS2)를 포함하며, 상기 제1 절연 구조체(INSS1)와 제2 절연 구조체(INSS2)의 상기 내부 공간(IS1, IS2)에는 각각 제1 발광 소자(LD1)가 제공될 수 있다.
도 6 및 도 7을 참조하면, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에 상기 제2 발광 소자(LD2)가 제공되고, 상기 제2 절연 구조체(INSS2)와 상기 제1-1 절연 구조체(INSS1-1) 사이에 상기 제2 발광 소자(LD2)가 제공될 수 있다. 즉, 본 실시예는 앞선 실시예 대비, 서로 인접하는 절연 구조체들(INSS1, INSS2) 사이에 제2 발광 소자(LD2)가 추가적으로 제공될 수 있다. 상기 제2 발광 소자(LD2)는 상기 제1 발광 소자(LD1)와 동일하거나 또는 상이할 수도 있다.
본 발명의 일 실시예에서, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2)는 각각 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)의 일부를 절연 구조체(INSS)의 외부로 노출시킬 수 있다. 도 7을 참조하면, 상기 제2 전극(EL2)의 제1 부분은 상기 제1 절연 구조체(INSS1)의 제1 내부 공간(IS1)에 위치하고 상기 제2 전극(EL2)의 제2 부분은 상기 제1 절연 구조체(INSS1)의 외부에 위치할 수 있다. 또한, 상기 제1 전극(EL1)의 제1 부분은 상기 제2 절연 구조체(INSS2)의 제2 내부 공간(IS2)에 위치하고 상기 제1 전극(EL1)의 제2 부분은 상기 제2 절연 구조체(INSS2)의 외부에 위치할 수 있다.
이때, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에서 노출되어 서로 인접하는 상기 제1 전극(EL1)의 일부와 상기 제2 전극(EL2)의 일부에 상기 제2 발광 소자(LD2)가 연결될 수 있다.
본 발명의 일 실시예는 상기 절연 구조체(INSS)의 상기 내부 공간(IS)에 상기 제1 발광 소자(LD1)가 제공되고, 서로 인접하는 절연 구조체(INSS) 사이에 상기 제2 발광 소자(LD2)가 제공됨으로써, 상기 기판(SUB) 상에서 단위 면적 당 발광 소자(LD)의 제공 비율이 증가될 수 있다. 이를 통해, 상기 표시 소자층(DPL)은 단위 면적당 보다 많은 광량을 출광시킬 수 있다. 이는 상기 표시 장치에서 출력되는 영상의 품질을 향상시킬 수 있다.
본 발명의 일 실시예에서, 서로 인접하는 절연 구조체(INSS)는 독립적으로 상기 제1 전극(EL1), 제2 전극(EL2) 및 반사막(REL)을 구비할 수 있다. 도 7을 참조하면, 서로 인접하는 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2)는 각각 독립적으로 제1 전극(EL1), 제2 전극(EL2), 반사막(REL1)이 구비될 수 있다. 상기 제1 절연 구조체(INSS1)에 구비되는 제1 전극(EL1), 제2 전극(EL2), 반사막(REL) 각각은 상기 제2 절연 구조체(INSS2)에 구비되는 제1 전극(EL1), 제2 전극(EL2), 반사막(REL)과 각각 전기적으로 절연될 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 소자층과 광변환층을 나타낸 단면도이고, 도 9는 본 발명의 다른 실시예에 따른 표시 소자층과 광변환층을 나타낸 단면도이다.
본 발명의 다양한 실시예에서, 상기 발광 소자(LD)에서 출사된 광을 변환시키는 광변환층(QDL)이 상기 표시 소자층(DPL) 상에 제공될 수 있다. 상기 광변환층(QDL)은 입사된 광의 파장을 변환시키는 파장 변환 입자를 포함할 수 있으며, 상기 파장 변환 입자는 예를 들어 양자점(Quantum dot: QD), 형광 물질 또는 인광 물질일 수 있다. 상기 파장 변환 입자의 종류를 한정하는 것은 아니나, 이하에서는 설명의 편의를 위하여 상기 파장 변환 입자가 양자점인 경우를 중점으로 설명하도록 한다.
도 8 및 도 9를 참조하면, 상기 화소(PXL)들 각각은 상기 기판(SUB) 상에 제공된 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)를 포함할 수 있다. 상기 제1 내지 제3 서브 화소들(SP1, SP2, SP3) 각각은 상기 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제1 전극(EL1), 제2 전극(EL2), 절연 구조체(INSS), 반사막(REL)을 포함할 수 있다.
상기 제1 내지 제3 서브 화소들(SP1, SP2, SP3) 사이의 경계에는 블랙 매트릭스(BM)가 제공되어, 상기 제1 내지 제3 서브 화소들(SP1, SP2, SP3)의 영역이 구분될 수 있다.
상기 광변환층(QDL)은 상기 제1 서브 화소(SP1)와 중첩되는 제1 광변환층(QDL1), 상기 제2 서브 화소(SP2)와 중첩되는 제2 광변환층(QDL2), 및 상기 제3 서브 화소(SP3)와 중첩되는 제3 광변환층(QDL3)을 포함할 수 있다. 상기 제1 내지 제3 광변환층(QDL1, QDL2, QDL3)은 입사광을 서로 다른 파장으로 변환시킬 수 있다. 예를 들면, 상기 제1 광변환층(QDL1)은 입사광을 레드 파장으로 변환하여 방출할 수 있고, 상기 제2 광변환층(QDL2)은 입사광을 그린 파장으로 변환하여 방출할 수 있고, 상기 제3 광변환층(QDL3)은 입사광을 블루 파장으로 변환하여 방출할 수 있다. 다만, 상기 광변환층(QDL)에서 변환되는 파장이 전술한 바로 한정되는 것은 아니고, 상기 제1 발광 소자(LD1) 및 제2 발광 소자(LD2)에서 출사되는 광의 파장에 따라 적절하게 변경될 수 있다.
본 발명의 다양한 실시예에서, 상기 광변환층(QDL) 상에는 컬러 필터(CF)가 제공될 수 있다. 상기 컬러 필터(CF)는 상기 제1 광변환층(QDL1)과 중첩되는 제1 컬러 필터(CF1), 상기 제2 광변환층(QDL2)과 중첩되는 제2 컬러 필터(CF2), 상기 제3 광변환층(QDL3)과 중첩되는 제3 컬러 필터(CF3)를 포함할 수 있다. 상기 제1 내지 제3 컬러 필터(CF1, CF2, CF3)에서 방출되는 광의 파장은 서로 다를 수 있다. 예를 들면, 상기 제1 컬러 필터(CF1)는 입사광으로부터 레드 파장의 광을 방출하고, 상기 제2 컬러 필터(CF2)는 입사광으로부터 그린 파장의 광을 방출하고, 상기 제3 컬러 필터(CF3)는 입사광으로부터 블루 파장의 광을 방출할 수 있다.
도 8 및 도 9를 참조하면, 상기 블랙 매트릭스(BM)에 의하여 상기 제1 내지 제3 서브 화소들(SP1, SP2, SP3)의 영역이 구분되는 거리(d1)는 약 5 ㎛ 내지 7 ㎛일 수 있으나, 상기 거리(d1)를 전술한 범위로 한정하는 것은 아니고 표시 소자층(DPL)의 설계에 따라 변경될 수 있다. 상기 절연 구조체(INSS)에서 상기 제1 발광 소자(LD1)가 제공되는 상기 내부 공간(IS)의 하부 길이(d2)는 약 5 ㎛ 내지 10 ㎛일 수 있으나, 상기 길이(d2)를 전술한 범위로 한정하는 것은 아니고 상기 제1 발광 소자(LD1)의 길이에 따라 변경될 수 있다.
도 8을 참조하면 서로 인접하는 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2)의 거리(d3)는 약 3 ㎛ 내지 5 ㎛일 수 있으나, 상기 거리(d3)를 전술한 범위로 한정하는 것은 아니고 표시 소자층(DPL)의 설계에 따라 변경될 수 있다.
도 9를 참조하면 서로 인접하는 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2)의 거리(d3')는 약 5 ㎛ 내지 10 ㎛일 수 있으나, 상기 거리(d3')를 전술한 범위로 한정하는 것은 아니고 상기 제2 발광 소자(LD2)의 길이에 따라 변경될 수 있다.
도 10a는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이고, 도 10b는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 10a 및 도 10b를 참조하면, 상기 표시 장치는 기판(SUB), 화소 회로층(PCL), 표시 소자층(DPL), 광변환층(QDL)을 포함할 수 있다.
상기 화소 회로층(PCL)은 버퍼층(BFL), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 구동 전압 배선(DVL)을 포함할 수 있다.
상기 버퍼층(BFL)은 상기 기판(SUB)의 일면 상에 제공될 수 있다. 상기 버퍼층(BFL)은 상기 제1 및 제2 트랜지스터(T1, T2)에 불순물이 확산되는 것을 방지할 수 있다. 상기 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 상기 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 상기 버퍼층(BFL)은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 제1 트랜지스터(T1)는 상기 발광 소자(LD)에 전기적으로 연결되어 상기 발광 소자(LD)를 구동하는 구동 트랜지스터일 수 있다. 상기 제2 트랜지스터(T2)는 상기 제1 트랜지스터(T1)에 전기적으로 연결되어 상기 제1 트랜지스터(T1)를 스위칭하는 스위칭 트랜지스터일 수 있다.
상기 제1 및 제2 트랜지스터(T1, T2) 각각은 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
상기 반도체층(SCL)은 상기 버퍼층(BFL) 상에 제공될 수 있다. 상기 반도체층(SCL)은 대응되는 소스 전극(SE)과 드레인 전극(DE)에 각각 접촉되는 소스 영역 및 드레인 영역을 포함할 수 있다. 상기 소스 영역과 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다. 상기 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역은 불순물로 도핑된 반도체 패턴일 수 있다. 상기 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
상기 게이트 전극(GE)은 제1 게이트 절연층(GI1)을 사이에 두고 대응되는 상기 반도체층(SCL) 상에 제공될 수 있다.
상기 제1 트랜지스터(T1)에 포함된 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 상기 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역과 드레인 영역에 연결될 수 있다.
상기 제2 트랜지스터(T2)에 포함된 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역과 드레인 영역에 연결될 수 있다.
상기 구동 전압 배선(DVL)은 상기 제1 게이트 절연층(GI1) 상에 제공될 수 있으나, 상기 구동 전압 배선(DVL)의 위치를 한정하는 것은 아니다. 상기 구동 전압 배선(DVL)에는 구동부로부터 구동 전압에 해당하는 신호가 공급될 수 있다.
상기 화소 회로층(PCL)은 상기 제1 및 제2 트랜지스터(T1, T2)를 커버하는 보호층(PSV)을 더 포함할 수 있다. 상기 보호층(PSV)은 무기 재료로 이루어진 무기 절연막 및 유기 재료로 이루어진 유기 절연막 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 보호층(PSV)은 상기 무기 절연막 및 상기 무기 절연막 상의 상기 유기 절연막을 포함할 수 있다.
도 10a를 참조하면, 상기 화소 회로층(PCL)의 보호층(PSV) 상에 상기 표시 소자층(DPL)의 상기 제1 전극(EL1)과 상기 제2 전극(EL2)이 제공될 수 있다. 상기 제1 전극(EL1) 및 상기 제2 전극(EL2) 중 하나는 상기 화소 회로층(PCL)에 포함되는 복수의 트랜지스터들 중 적어도 하나와 전기적으로 연결될 수 있다.
예를 들면, 상기 제2 전극(EL2)은 상기 보호층(PSV)을 관통하는 제1 컨택홀(TH)을 통해 상기 제1 트랜지스터(T1)의 드레인 전극(DE)과 전기적으로 연결될 수 있다. 또한, 상기 제2 전극(EL2)에 인접한 상기 제1 전극(EL1)은 상기 보호층(PSV)과 상기 제2 게이트 절연층(GI2)을 관통하는 제2 컨택홀(VH)을 통해 상기 구동 전압 배선(DVL)과 전기적으로 연결될 수 있다.
도 10a를 참조하면, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에 제공되는 상기 제2 전극(EL2)이 상기 제1 컨택홀(TH)을 통해 상기 제1 트랜지스터(T1)의 드레인 전극(DE)과 전기적으로 연결되고, 상기 제2 절연 구조체(INSS2)와 상기 제1-1 절연 구조체(INSS1-1) 사이에 제공되는 상기 제1 전극(EL1)이 상기 제2 컨택홀(VH)을 통해 상기 구동 전압 배선(DVL)과 전기적으로 연결될 수 있다.
전술한 바와 같이, 상기 제1 트랜지스터(T1)의 드레인 전극(DE)은 상기 제1 컨택홀(TH)을 통해 상기 제2 전극(EL2)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제2 전극(EL2)은 상기 제1 트랜지스터(T1)로부터 신호를 전달받을 수 있다.
상기 구동 전압 배선(DVL)은 상기 제2 컨택홀(VH)을 통해 상기 제1 전극(EL1)과 전기적으로 연결될 수 있다. 이로 인해, 상기 제2 전극(EL2)은 상기 구동 전압 배선(DVL)으로부터 신호를 전달받을 수 있다.
도 10a를 참조하면, 상기 제2 절연 구조체(INSS2)의 제2 내부 공간(IS2)에 제공되는 상기 제1 발광 소자(LD1)의 제1 부분은 상기 제2 전극(EL2)에 접촉하고, 상기 제1 발광 소자(LD1)의 제2 부분은 상기 제1 전극(EL1)에 접촉할 수 있다. 이에 따라, 상기 제1 발광 소자(LD1)는 상기 제1 전극(EL1)과 제2 전극(EL2)을 통해 소정 전압을 인가 받을 수 있다. 상기 제1 발광 소자(LD1)의 양측 단부(제1 부분, 제2 부분)에 소정 전압 이상의 전계를 인가하게 되면, 상기 제1 발광 소자(LD1)의 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 제1 발광 소자(LD1)가 발광하게 된다. 상기 제1 발광 소자(LD1)에서 출사된 광은 상기 반사막(REL)에서 반사되어 상기 광변환층(QDL) 방향으로 전달될 수 있다.
도 10b를 참조하면, 상기 제1 절연 구조체(INSS1)의 상기 제1 내부 공간(IS1)에 제공되는 제1 발광 소자(LD1)와 연결되는 상기 제2 전극(EL2)은 상기 제1 컨택홀(TH)을 통해 상기 제1 트랜지스터(T1)의 드레인 전극(DE)과 전기적으로 연결되고, 상기 제2 절연 구조체(INSS2)의 상기 제2 내부 공간(IS2)에 제공되는 제1 발광 소자(LD1)와 연결되는 상기 제1 전극(EL1)은 상기 제2 컨택홀(VH)을 통해 상기 구동 전압 배선(DVL)과 전기적으로 연결될 수 있다.
또한, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에 제공된 상기 제2 발광 소자(LD2)는, 상기 제1 트랜지스터(T1)와 연결된 상기 제2 전극(EL2) 및 상기 구동 전압 배선(DVL)과 연결된 상기 제1 전극(EL1)과 연결될 수 있다.
또한, 도 10b에는 도시되지 않았으나, 상기 제1 절연 구조체(INSS1)의 상기 제1 내부 공간(IS1)에 제공되는 제1 발광 소자(LD1)와 연결되는 상기 제1 전극(EL1)은 컨택홀을 통해 다른 구동 전압 배선과 전기적으로 연결될 수 있고, 상기 제2 절연 구조체(INSS2)의 상기 제2 내부 공간(IS2)에 제공되는 제1 발광 소자(LD1)와 연결되는 상기 제2 전극(EL2)은 컨택홀을 통해 다른 제1 트랜지스터의 드레인 전극과 전기적으로 연결될 수 있다.
이를 통해, 전술한 바와 같이 상기 제1 발광 소자(LD1)와 상기 제2 발광 소자(LD2)의 양측 단부에 소정 전압 이상의 전계가 인가됨에 따라, 상기 제1 발광 소자(LD1) 및 상기 제2 발광 소자(LD2)의 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 제1 발광 소자(LD1)와 상기 제2 발광 소자(LD2)가 발광하게 된다. 상기 제1 발광 소자(LD1) 및 상기 제2 발광 소자(LD2)에서 출사된 광은 상기 반사막(REL)에서 반사되어 상기 광변환층(QDL) 방향으로 전달될 수 있다.
도 11a 내지 도 11h는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 단면도이다. 도 11a 내지 도 11b는 도 10b에 도시된 표시 장치를 제조하는 방법을 개략적으로 나타낸 것이나, 제조 공정 상에 적절한 변경을 통해 도 10a에 도시된 표시 장치를 제조할 수 있음은 물론이다.
본 실시예에 따른 표시 장치의 제조 방법에 있어서, 중복된 설명을 피하기 위하여 상술한 본 발명의 일 실시예에 따른 표시 장치에서 언급하지 구성을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 동일한 부호는 동일한 구성 요소를, 유사한 부호는 유사한 구성 요소를 나타낸다.
도 11a를 참조하면, 상기 기판(SUB) 상에 상기 제1 전극(EL1)과 상기 제2 전극(EL2)이 이격되게 형성할 수 있다. 상기 기판(SUB) 상에 전극 형성용 물질을 증착하여 상기 제1 전극(EL1)과 상기 제2 전극(EL2)을 형성할 수 있다. 예를 들면, 상기 기판(SUB) 상에 전극 형성용 물질을 증착하고 이를 식각하여 상기 제1 전극(EL1)과 상기 제2 전극(EL2)을 형성하거나, 또는 상기 제1 전극(EL1)과 제2 전극(EL2)의 형태로 전극 형성용 물질을 증착할 수도 있다.
상기 제1 전극(EL1) 및 상기 제2 전극(EL2)이 형성된 상기 기판(SUB) 상에 코팅층(CL)을 형성할 수 있다. 본 발명의 일 실시예에서, 포토레지스트 조성물을 도포하여, 상기 제1 전극(EL1), 제2 전극(EL2) 및 상기 기판(SUB) 상에 상기 코팅층(CL)을 형성할 수 있다. 이때, 상기 포토레지스트 조성물은 상기 기판(SUB)의 일면 전체에 도포될 수 있다.
상기 포토레지스트 조성물은 당업계에서 포토레지스트를 형성하기 위하여 사용되는 성분을 제한 없이 포함할 수 있다. 예를 들면, 유기 고분자, 용매, 감광제 등을 포함할 수 있다. 다만, 상기 포토레지스트 조성물에 포함되는 성분을 한정하는 것은 아니며, 상기 포토토레지스트 조성물은 필요에 따라 착색제, 염료, 찰흔 방지제, 가소제, 접착촉진제 등의 첨가제를 더 포함할 수 있다. 특히, 상기 포토레지스트 조성물은 코팅(도포) 시에 발생할 수 있는 결함을 최소화시키고 코팅 특성을 향상시키기 위한 계면활성제를 더 포함할 수 있다.
상기 포토레지스트 조성물을 도포하는 방법으로, 통상적인 스핀리스 코팅, 롤 코팅, 스핀 코팅, 슬릿 앤 스핀 코팅, 슬릿 코팅 등의 방법을 사용할 수 있으나, 상기 포토레지스트 조성물을 도포하는 방법을 한정하는 것은 아니다.
도 11b를 참조하면, 상기 코팅층(CL)을 패터닝하여 상기 기판(SUB)에 대하여 볼록한 형상을 가지며 상기 제1 전극(EL1)의 일부 및 상기 제2 전극(EL2)의 일부를 노출시키는 패턴(CP)을 형성할 수 있다. 상기 패턴(CP)을 형성하는 단계는 상기 코팅층을 열처리(bake)하고, 마스크를 이용하여 상기 코팅층(CL)을 노광 및 현상하여 상기 패턴(CP)을 형성할 수 있다.
상기 코팅층(CL)을 열처리함으로써, 상기 코팅층(CL)을 고형화시킬 수 있다. 예를 들면, 상기 코팅층(CL)을 형성하기 위하여 사용된 포토레지스트 조성물에 포함된 용매를 증발시켜 상기 코팅층(CL)을 고형화시킬 수 있다. 상기 코팅층(CL)을 열처리하는 온도는 80 ℃ 이상 120 ℃ 이하일 수 있으나, 상기 열처리 온도를 한정하는 것은 아니다. 상기 코팅층(CL)의 열처리 온도는 상기 코팅층(CL)에 포함된 용매의 비점(boiling point)의 따라 다양하게 설정될 수 있다.
이후, 마스크를 이용하여 상기 코팅층(CL)을 노광 및 현상하여, 상기 기판(SUB)에 대하여 볼록한 형상을 가지며 상기 제1 전극(EL1)의 일부 및 상기 제2 전극(EL2)의 일부를 노출시키는 패턴(CP)을 형성할 수 있다.
상기 패턴(CP)은 서로 인접하는 제1 패턴(CP1)과 제2 패턴(CP2)을 포함하며, 상기 제1 패턴(CP1)과 상기 제2 패턴(CP2)은 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)의 일부를 노출시킬 수 있다.
도 11c를 참조하면, 상기 제1 전극(EL1), 제2 전극(EL2), 패턴(CP), 및 기판(SUB) 상에 절연층(INSL)과 도전 물질층(CML)을 순차적으로 형성할 수 있다. 화학기상증착(chemical vapor deposition, CVD)법 또는 원자층 증착(atomic layer depostion, ALD)법을 이용하여 상기 절연층(INSL)을 형성할 수 있으나, 상기 절연층(INSL)을 형성하는 방법을 한정하는 것은 아니다. 본 발명의 일 실시예에서, 80 ℃ 이하의 온도에서 화학증착법을 이용하여 질화실리콘(SiNx)을 상기 기판(SUB) 상에 증착하여, 상기 절연층(INSL)을 형성할 수 있다.
상기 도전 물질층(CML)은 상기 절연층(INSL) 상에 형성되며, 화학기상증착법, 플라즈마 여기 CVD(plasma enhanced CVD, PECVD), 저압 CVD(low pressure CVD, LPCVD), 물리기상증착법(physical vapor deposition, PVD), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition, ALD) 등의 증착 방법에 의하여 형성될 수 있다.
본 발명의 다양한 실시예에서, 상기 도전 물질층(CML)을 형성하는 단계는, 상기 도전 물질층(CML)을 상기 제1 전극(EL1)과 상기 제2 전극(EL2)에 전기적으로 연결할 수 있다. 상기 도전 물질층(CML)을 형성하기 전에, 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)의 일부가 노출되도록 상기 절연층(INSL)에 컨택홀(미도시)을 형성할 수 있다. 이후, 컨택홀이 형성된 상기 절연층(INSL) 상에 상기 도전 물질층(CML)을 제공함으로써, 상기 도전 물질층(CML)은 상기 컨택홀을 통해 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)과 전기적으로 연결될 수 있다.
도 11d를 참조하면, 상기 도전 물질층(CML)을 패터닝하여 상기 절연층(INSL)의 일부를 노출하는 제3 전극(EL3)을 형성할 수 있다. 예를 들면, 식각 마스크를 이용한 습식 식각(wet etching) 방법을 통해 상기 도전 물질층(CML)을 패터닝하여 상기 제3 전극(EL3)을 형성할 수 있으나, 상기 도전 물질층(CML)을 패터닝하는 방법을 한정하는 것은 아니다. 상기 제3 전극(EL3)은 앞선 실시예에서의 상기 반사막(REL)일 수 있다.
상기 제3 전극(EL3)을 형성하는 단계는 상기 패턴(CP)의 상측에 구비된 절연층(INSL)이 노출되도록, 상기 도전 물질층(CML)을 제거할 수 있다. 또한, 상기 제1 패턴(CP1)과 상기 제2 패턴(CP2) 사이에 구비된 도전 물질층(CML)을 제거하여, 상기 제1 패턴(CP1)과 상기 제2 패턴(CP2) 사이에 구비된 상기 절연층(INSL)을 노출시킬 수 있다. 한편, 상기 제1 패턴(CP1)과 상기 제2 패턴(CP2) 사이에 구비된 도전 물질층(CML) 부분을 제거하지 않음으로써, 도 10a에 도시된 표시 장치를 제조할 수 있다.
도 11e를 참조하면, 상기 절연 구조체(INSS)를 형성하는 단계는 상기 도전 물질층(CML)이 제거되어 노출된 상기 절연층(INSL)을 패터닝하여, 상기 패턴(CP)을 노출하는 관통홀(H)을 형성할 수 있다. 상기 패턴(CP)의 상측에 노출된 상기 절연층(INSL)의 일부에 상기 관통홀(H)을 형성할 수 있다. 예를 들면, 식각 마스크를 이용한 건식 식각(dry etching) 방법을 통해 상기 절연층(INSL)에 상기 관통홀(H)을 형성할 수 있다. 이후, 상기 관통홀(H)을 통해 상기 절연층(INSL) 내에 구비된 패턴(CP)을 제거할 수 있다. 이를 통해, 상기 기판(SUB)에 대하여 볼록한 형상을 가지며 빈 공간으로 이루어진 상기 내부 공간(IS)을 포함하는 절연 구조체(INSS)를 형성할 수 있다. 상기 내부 공간(IS) 내에 상기 제1 발광 소자(LD1)가 정렬될 수 있으며, 이에 대해서는 후술하도록 한다.
상기 절연 구조체(INSS)를 형성하는 단계는 상기 제1 패턴(CP1)과 상기 제2 패턴(CP2) 사이에서 서로 인접하는 상기 제1 전극(EL1)의 일부 및 상기 제2 전극(EL2)의 일부를 노출시킬 수 있다. 예를 들면, 관통홀(H)을 형성하는 과정에서, 건식 식각 방법을 이용하여 상기 제1 패턴(CP1)과 상기 제2 패턴(CP2) 사이에 구비된 상기 절연층(INSL) 부분을 제거할 수 있다. 상기 제1 패턴(CP1)과 상기 제2 패턴(CP2) 사이에서 노출된 상기 제1 전극(EL1)의 일부 및 상기 제2 전극(EL2)의 일부 상에 상기 제2 발광 소자(LD2)가 정렬될 수 있으며, 이에 대해서는 후술하도록 한다.
도 11f를 참조하면, 본 발명의 다양한 실시예에서, 상기 제1 발광 소자(LD1)를 제공하는 단계는 상기 관통홀(H)을 통해 상기 절연 구조체(INSS)의 상기 내부 공간(IS)에 상기 제1 발광 소자(LD1)를 제공할 수 있다. 예를 들면, 잉크젯 인쇄 방법을 이용하여, 상기 제1 발광 소자(LD1)를 포함하는 잉크를 상기 관통홀(H)이 형성된 부분에만 인쇄할 수 있다. 상기 관통홀(H)의 직경은 상기 제1 발광 소자(LD1)의 직경보다 크며, 상기 제1 발광 소자(LD1)는 상기 관통홀(H)을 통과하여 상기 절연 구조체(INSS)의 상기 내부 공간(IS)에 유입될 수 있다.
본 발명의 일 실시예에서, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에 제2 발광 소자(LD2)를 제공할 수 있다. 도 11f를 참조하면, 상기 제1 및 제2 절연 구조체(INSS1, INSS2)의 상기 내부 공간(IS1, IS2)에는 상기 제1 발광 소자(LD1)가 제공되고, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에는 상기 제2 발광 소자(LD2)가 제공될 수 있다.
상기 제2 발광 소자(LD2)를 제공하는 단계는 상기 제1 발광 소자(LD1)를 제공하는 단계와 동시에 수행될 수 있다. 예를 들면, 상기 제1 발광 소자(LD1)와 상기 제2 발광 소자(LD2)를 포함하는 용액을 스핀 코팅 방법 등을 이용하여, 상기 기판(SUB)의 전면 상에 도포할 수 있다. 이때, 상기 제1 발광 소자(LD1)와 상기 제2 발광 소자(LD2)는 동일하다.
또한, 잉크젯 인쇄 방법을 이용하여, 상기 제1 발광 소자(LD1)를 포함하는 제1 잉크를 상기 관통홀(H)이 형성된 부분에만 인쇄하고, 상기 제2 발광 소자(LD2)를 포함하는 제2 잉크를 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에 인쇄할 수 있다. 이때, 상기 제1 발광 소자(LD1)와 상기 제2 발광 소자(LD2)는 동일하거나 또는 상이할 수도 있다.
본 발명의 다양한 실시예에서, 상기 제1 발광 소자(LD1)를 정렬하는 단계는 상기 제1 전극(EL1), 상기 제2 전극(EL2), 상기 제3 전극(EL3)에 전원을 인가할 수 있다. 도 11f를 참조하면, 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)에 정렬 전압이 인가되면, 상기 제1 전극(EL1) 및 상기 제2 전극(EL2) 사이에 전계가 형성될 수 있다. 상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 상기 기판(SUB)의 동일 평면 상에 제공되어, 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 사이에는 평면상 전계(in-plan electric field)가 형성될 수 있다. 또한, 상기 제3-1 전극(EL3-1)과 상기 제3-2 전극(EL3-2)에 정렬 전압이 인가되면, 상기 제3-1 전극(EL3-1) 및 상기 제3-2 전극(EL3-2) 사이에 전계가 형성될 수 있다.
이를 통해, 상기 제1 및 제2 절연 구조체(INSS1, INSS2)의 상기 내부 공간(IS1, IS2), 및 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이 공간에는 보다 강력한 전계가 형성될 수 있다. 또한, 상기 기판(SUB)의 일면에 대하여 보다 평행하게 전계의 방향이 형성될 수 있다.
상기 제1 전극(EL1)과 상기 제2 전극(EL2) 사이, 및 상기 제3 전극들(EL3-1, EL3-2) 사이에 형성된 전계에 의하여, 상기 절연 구조체의 상기 내부 공간(IS)에서 자가 정렬이 상기 제1 발광 소자(LD1)의 자가 정렬이 유도될 수 있다.
본 발명의 일 실시예는 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 사이, 및 상기 제3 전극들(EL3-1, EL3-2) 사이에 전계가 형성됨에 따라, 상기 표시 소자층(DPL)에서의 상기 발광 소자의 정렬도가 향상될 수 있다.
본 발명의 일 실시예에서, 상기 제1 발광 소자(LD1)를 정렬하는 단계는 상기 제1 전극(EL1)과 상기 제2 전극(EL2)에 전원을 인가할 수 있다. 상기 도전 물질층(CML)을 형성하는 단계에서 상기 도전 물질층(CML)을 상기 제1 전극(EL1)과 상기 제2 전극(EL2)에 전기적으로 연결할 수 있다. 이때, 도 11f를 참조하면, 상기 제1 전극(EL1)과 중첩되는 상기 제3-1 전극(EL3-1)은 상기 제1 전극(EL1)에 전기적으로 연결되고, 상기 제2 전극(EL2)과 중첩되는 상기 제3-2 전극(EL3-2)은 상기 제2 전극(EL2)에 전기적으로 연결될 수 있다.
즉, 상기 제1 발광 소자(LD1)를 정렬하는 단계에서 상기 제1 전극(EL1)과 상기 제2 전극(EL2)에 정렬 전원을 인가함으로써, 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 사이, 및 상기 제3 전극들(EL3-1, EL3-2) 사이에 전계가 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 발광 소자(LD2)를 정렬하는 단계는 상기 제1 발광 소자(LD1)를 정렬하는 단계와 동시에 수행될 수 있다. 전술한 바와 같이, 상기 제1 전극(EL1), 상기 제2 전극(EL2), 상기 제3 전극들(EL3-1, EL3-2)에 전원이 인가됨에 따라, 상기 제1 및 제2 절연 구조체(INSS1, INSS2)의 상기 내부 공간(IS1, IS2), 및 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이 공간에 전계가 형성될 수 있다. 이를 통해, 상기 제1 발광 소자(LD1)는 상기 제1 및 제2 절연 구조체(INSS1, INSS2)의 상기 내부 공간(IS1, IS2)에서 정렬되고, 상기 제2 발광 소자(LD2)는 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에서 정렬될 수 있다.
상기 발광 소자(LD)의 정렬이 완료된 상기 기판(SUB) 상에 절연막(INS)이 형성될 수 있다. 상기 절연막(INS)은 상기 절연 구조체(INSS)가 구비된 상기 기판(SUB)을 평탄하게 할 수 있다. 상기 절연막(INS)은 무기 절연 물질 또는 유기 절연 물질 중 어느 하나의 절연 물질을 포함할 수 있다. 유기 절연 물질을 이용하여 상기 절연막(INS)을 형성하는 경우, 상기 유기 절연 물질은 소정의 점도를 가지고 있어, 상기 관통홀(H)을 통해 상기 유기 절연 물질이 상기 내부 공간(IS)에 유입되는 것이 방지될 수 있다. 또한, 상기 발광 소자(LD)의 정렬이 완료된 후, 상기 관통홀(H)의 직경을 감소시킬 수도 있다.
즉, 상기 관통홀(H)을 통해 상기 내부 공간(IS)은 상기 절연막(INS)에 노출되나, 상기 내부 공간(IS)은 공기가 채워진 빈 공간으로 이루어질 수 있다. 전술한 바와 같이, 상기 절연 구조체(INSS)의 상기 내부 공간(IS)이 빈 공간으로 이루어짐에 따라, 상기 제1 발광 소자(LD1)에서 출사된 광은 트랩없이 상기 광변환층(QDL) 방향으로 진행할 수 있다.
본 발명의 다양한 실시예에서, 상기 제1 발광 소자(LD1)에서 출사된 광을 변환시키는 광변환층(QDL)을 상기 절연 구조체 상에 제공할 수 있다. 구체적으로, 상기 절연막(INS) 상에 상기 광변환층(QDL)을 제공할 수 있다.
도 12a는 본 발명의 일 실시예에 따른 발광 소자들의 정렬을 위하여 전압이 인가된 전극들 사이에 형성되는 전계를 나타낸 단면도이고, 도 12b는 비교예에 따른 발광 소자들의 정렬을 위하여 전압이 인가된 전극들 사이에 형성되는 전계를 나타낸 단면도이고, 도 13은 도 12a 및 도 12b의 A-A' 라인에서의 전계 방향의 각도를 나타낸 그래프이다.
구체적으로, 도 12a는 본 발명의 일 실시예에 따라 제1 전극(EL1), 제2 전극(EL2), 제3 전극(EL3)에 전원이 인가되어 제1 절연 구조체(INSS1)와 제2 절연 구조체(INSS2) 사이에 형성되는 전계 방향의 시뮬레이션 결과를 개략적으로 나타낸 것이다. 도 12b는 비교예에 따라 발광 소자를 정렬하기 위하여 제1 전극(EL1)과 제2 전극(EL2)에만 전원이 인가되어 제1 격벽(PW1)과 제2 격벽(PW2) 사이에 형성되는 전계 방향의 시뮬레이션 결과를 개략적으로 나타낸 것이다.
도 12a, 도 12b, 및 도 13을 참조하면, 본 발명의 일 실시예는 A-A' 라인에서 전계 방향의 방위각(azimuthal angle)이 0°로 유지되고 있으나, 비교예는 A-A' 라인을 따라 약 12.5°에서 약 7.5°로 변하고 있다. 발광 소자(LD)들의 정렬 형태는 전계 방향에 따라 정해지며, 본 발명의 일 실시예는 전계 방향의 방위각이 대략 0°로 유지됨에 따라, 상기 기판(SUB)에 보다 평행하게 발광 소자(LD)가 정렬될 수 있음을 알 수 있다. 즉, 본 발명의 일 실시예는 발광 소자(LD)의 정렬도가 우수한 표시 장치를 구현할 수 있다.
도 14a는 본 발명의 일 실시예에 따른 표시 소자층을 나타낸 단면도이고, 도 14b는 비교예에 따른 표시 소자층을 나타낸 단면도이고, 도 15는 도 14a 및 도 14b에 따른 표시 소자층의 발광 소자들에서 출사된 광이 양자점 층에 입사되는 광량을 나타낸 그래프이다.
구체적으로, 도 14a는 본 발명의 일 실시예에 따라 제1 및 제2 절연 구조체(INSS1, INSS2)의 내부 공간(IS1, IS2)에 제1 발광 소자(LD1)가 제공되고, 상기 제1 절연 구조체(INSS1)와 상기 제2 절연 구조체(INSS2) 사이에 제2 발광 소자(LD2)가 제공된 표시 소자층(DPL)을 나타낸 것이다. 도 14b는 비교예에 따라 종래와 같이 제1 격벽(PW1)과 제2 격벽(PW2) 사이에만 발광 소자(LD)가 제공된 표시 소자층(DPL)을 나타낸 것이다. 도 15는 본 발명의 실시예와 비교예에 따라, 동일 면적의 광변환층(QDL)에 입사되는 광량의 시뮬레이션 결과를 개략적으로 나타낸 것이다.
도 14a, 도 14b, 및 도 15를 참조하면, 본 발명의 일 실시예는 절연 구조체들(INSS1, INSS2)의 내부 공간(IS1, IS2)과 절연 구조체들(INSS1, INSS2) 사이에 발광 소자(LD1, LD2)가 제공됨에 따라, 격벽들(PW1, PW2) 사이에만 발광 소자(LD)가 제공되는 비교예 대비, 기판(SUB)의 단위 면적당 제공되는 발광 소자(LD)의 개수가 많다. 도 15를 참조하면, 동일 면적의 광변환층(QDL)에 입사되는 광량은, 본 발명의 실시예가 비교예 대비 약 16.4% 증가되는 것을 알 수 있다.
즉, 본 발명의 일 실시예는 기판(SUB)의 단위 면적당 제공되는 발광 소자(LD)의 개수가 증가되어, 상기 광변환층(QDL)으로 입사되는 광량이 효과적으로 증가될 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
SUB: 기판 EL1: 제1 전극
EL2: 제2 전극 EL3: 제3 전극
INSS: 절연 구조체 IS: 내부 공간
REL: 반사막 H: 관통홀
INS: 절연막 LD: 발광 소자
QDL: 광변환층 PCL: 화소 회로층
DPL: 표시 소자층

Claims (20)

  1. 기판; 및
    상기 기판의 일면 상에 제공되며, 광을 출사하는 제1 발광 소자를 포함하는 표시 소자층을 포함하고,
    상기 표시 소자층은,
    상기 제1 발광 소자의 제1 부분에 연결된 제1 전극;
    상기 제1 발광 소자의 제2 부분에 연결된 제2 전극; 및
    상기 기판 상에 제공되며, 상기 기판에서 상기 표시 소자층 방향으로 볼록한 형상을 가지며 내부 공간을 포함하는 절연 구조체를 포함하고,
    상기 절연 구조체의 상기 내부 공간에 상기 제1 발광 소자가 제공되는 표시 장치.
  2. 제1 항에 있어서,
    상기 절연 구조체는 상기 기판에 대하여 돌출되어 빈 공간으로 이루어진 상기 내부 공간을 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 절연 구조체는 외부와 분리되는 상기 내부 공간을 갖는 돔 형상인 표시 장치.
  4. 제1 항에 있어서,
    상기 절연 구조체는 상기 내부 공간의 일부를 노출시키는 관통홀을 포함하는 표시 장치.
  5. 제1 항에 있어서,
    상기 절연 구조체는 서로 인접하는 제1 절연 구조체와 제2 절연 구조체를 포함하고,
    상기 제1 절연 구조체와 상기 제2 절연 구조체의 상기 내부 공간에는 상기 제1 발광 소자가 각각 제공되는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 절연 구조체와 상기 제2 절연 구조체 사이에는 상기 제1 전극 또는 상기 제2 전극이 제공되고,
    상기 제1 전극 또는 상기 제2 전극의 제1 부분은 상기 제1 절연 구조체의 상기 내부 공간에서 상기 제1 발광 소자와 연결되고, 제2 부분은 상기 제2 절연 구조체의 상기 내부 공간에서 상기 제1 발광 소자와 연결되는 표시 장치.
  7. 제5 항에 있어서,
    상기 제1 절연 구조체와 상기 제2 절연 구조체는 각각 상기 제1 전극 및 상기 제2 전극의 일부를 외부로 노출하고,
    상기 표시 소자층은,
    상기 제1 절연 구조체와 상기 제2 절연 구조체 사이에서 노출되어 서로 인접하는 상기 제1 전극의 일부와 상기 제2 전극의 일부에 연결되는 제2 발광 소자를 더 포함하는 표시 장치.
  8. 제1 항에 있어서,
    상기 표시 소자층은,
    상기 절연 구조체의 외면 상에 제공되며 상기 제1 발광 소자에서 출사된 광을 반사하는 반사막을 더 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 반사막은 상기 제1 전극과 중첩되는 제1 반사막과 상기 제2 전극과 중첩되는 제2 반사막을 포함하고,
    상기 제1 반사막은 상기 제1 전극과 전기적으로 연결되고, 상기 제2 반사막은 상기 제2 전극과 전기적으로 연결되는 표시 장치.
  10. 제1 항에 있어서,
    상기 표시 소자층 상에 제공되고, 상기 제1 발광 소자에서 출사된 광을 변환시키는 광변환층을 더 포함하는 표시 장치.
  11. 기판 상에 제1 전극과 제2 전극을 형성하는 단계;
    상기 제1 전극과 상기 제2 전극을 포함하는 상기 기판 상에, 상기 기판에 대하여 볼록한 형상을 가지며 상기 제1 전극의 일부 및 상기 제2 전극의 일부를 노출시키는 패턴을 형성하는 단계;
    상기 패턴을 포함하는 상기 기판 상에 절연층 및 도전 물질층을 순차적으로 형성하는 단계;
    상기 도전 물질층을 패터닝하여, 상기 절연층의 일부를 노출하는 제3 전극을 형성하는 단계;
    상기 절연층을 패터닝하여 상기 패턴을 노출하는 관통홀을 형성하고 상기 패턴을 상기 기판에서 제거하여, 상기 기판에 대하여 볼록한 형상을 가지며 내부 공간을 포함하는 절연 구조체를 형성하는 단계;
    상기 절연 구조체의 상기 내부 공간에 광을 출사하는 제1 발광 소자를 제공하는 단계; 및
    상기 제1 전극과 상기 제2 전극 사이에 상기 제1 발광 소자를 정렬하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 절연 구조체를 형성하는 단계는 상기 관통홀을 통해 상기 패턴을 제거하여, 빈 공간으로 이루어진 상기 내부 공간을 형성하는 표시 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 제1 발광 소자를 제공하는 단계는 상기 관통홀을 통해 상기 절연 구조체의 상기 내부 공간에 상기 제1 발광 소자를 제공하는 표시 장치의 제조 방법.
  14. 제11 항에 있어서,
    상기 제1 발광 소자를 정렬하는 단계는 상기 제1 전극, 상기 제2 전극, 상기 제3 전극에 전원을 인가하는 표시 장치의 제조 방법.
  15. 제11 항에 있어서,
    상기 도전 물질층을 형성하는 단계는,
    상기 도전 물질층을 상기 제1 전극과 상기 제2 전극에 전기적으로 연결하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 발광 소자를 정렬하는 단계는 상기 제1 전극과 상기 제2 전극에 전원을 인가하는 표시 장치의 제조 방법.
  17. 제11 항에 있어서,
    상기 패턴은 서로 인접하는 제1 패턴과 제2 패턴을 포함하고,
    상기 절연 구조체를 형성하는 단계는 상기 제1 패턴과 상기 제2 패턴 사이에서 서로 인접하는 상기 제1 전극의 일부 및 상기 제2 전극의 일부를 노출시키는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 절연 구조체는 서로 인접하는 제1 절연 구조체와 제2 절연 구조체를 포함하고,
    상기 제1 절연 구조체와 상기 제2 절연 구조체 사이에 제2 발광 소자를 제공하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 절연 구조체와 상기 제2 절연 구조체 사이에 상기 제2 발광 소자를 정렬하는 단계를 더 포함하고,
    상기 제2 발광 소자를 정렬하는 단계는 상기 제1 발광 소자를 정렬하는 단계와 동시에 수행되는 표시 장치의 제조 방법.
  20. 제11 항에 있어서,
    상기 제1 발광 소자에서 출사된 광을 변환시키는 광변환층을 상기 절연 구조체 상에 제공하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020190122256A 2019-10-02 2019-10-02 표시 장치 및 표시 장치의 제조 방법 KR20210040209A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190122256A KR20210040209A (ko) 2019-10-02 2019-10-02 표시 장치 및 표시 장치의 제조 방법
US16/993,948 US11522113B2 (en) 2019-10-02 2020-08-14 Display device and method of manufacturing the same
US17/988,921 US11908987B2 (en) 2019-10-02 2022-11-17 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190122256A KR20210040209A (ko) 2019-10-02 2019-10-02 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210040209A true KR20210040209A (ko) 2021-04-13

Family

ID=75275228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190122256A KR20210040209A (ko) 2019-10-02 2019-10-02 표시 장치 및 표시 장치의 제조 방법

Country Status (2)

Country Link
US (2) US11522113B2 (ko)
KR (1) KR20210040209A (ko)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541800B2 (en) * 2001-02-22 2003-04-01 Weldon Technologies, Inc. High power LED
TW552726B (en) * 2001-07-26 2003-09-11 Matsushita Electric Works Ltd Light emitting device in use of LED
TWI400817B (zh) * 2005-04-08 2013-07-01 Nichia Corp 具有藉由網版印刷形成之矽酮樹脂層的發光裝置
US7378686B2 (en) * 2005-10-18 2008-05-27 Goldeneye, Inc. Light emitting diode and side emitting lens
US7293908B2 (en) * 2005-10-18 2007-11-13 Goldeneye, Inc. Side emitting illumination systems incorporating light emitting diodes
KR100882668B1 (ko) * 2007-07-18 2009-02-06 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP2012216763A (ja) * 2011-03-25 2012-11-08 Sharp Corp 発光装置、照明装置、および表示装置
KR101843501B1 (ko) * 2011-03-30 2018-03-29 서울반도체 주식회사 발광장치
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
KR102189129B1 (ko) * 2014-06-02 2020-12-09 엘지이노텍 주식회사 발광 소자 모듈
DE112015005124T5 (de) * 2014-11-12 2017-08-24 Seoul Viosys Co., Ltd. Lichtemittierende Diode
KR102486032B1 (ko) * 2015-11-04 2023-01-11 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 조명 장치
CN107957799B (zh) * 2016-10-14 2021-08-10 群创光电股份有限公司 触控显示面板
DE102017208533B4 (de) 2017-05-19 2021-04-15 Infineon Technologies Ag Fügematerialien, elektronische Vorrichtungen und Verfahren zur Herstellung davon
KR102538472B1 (ko) * 2018-05-18 2023-06-01 엘지이노텍 주식회사 조명 모듈 및 이를 구비한 조명 장치

Also Published As

Publication number Publication date
US20230108979A1 (en) 2023-04-06
US11908987B2 (en) 2024-02-20
US11522113B2 (en) 2022-12-06
US20210104651A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
CN110137200B (zh) 显示设备
KR102524569B1 (ko) 표시 장치 및 그의 제조 방법
EP3787027A1 (en) Light-emitting device, display device having same, and method for manufacturing same
KR20200010704A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20200006209A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20200073340A (ko) 표시 장치 및 그의 제조 방법
CN112470294B (zh) 发光装置、其制造方法以及设置有其的显示装置
KR20200010706A (ko) 발광 장치 및 이를 구비한 표시 장치
KR20200034904A (ko) 표시 장치 및 그의 제조 방법
KR20200037911A (ko) 표시 장치 및 그의 제조 방법
US11476397B2 (en) Display device and manufacturing method thereof
KR20200088959A (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
CN113169191A (zh) 显示装置及其制造方法
KR102668651B1 (ko) 표시 장치 및 이의 제조 방법
US20220406972A1 (en) Display device and method for manufacturing display device
US11908987B2 (en) Display device and method of manufacturing the same
KR20210107227A (ko) 표시 장치 및 표시 장치의 제조 방법
US11417636B2 (en) Display device and manufacturing method thereof
US11552215B2 (en) Method of manufacturing display device and display device
US20230282776A1 (en) Display device and manufacturing for the same
US20220392922A1 (en) Display device and method of fabricating the same
KR20210084789A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal