KR20070002492A - 디스플레이장치 및 그 제조방법 - Google Patents

디스플레이장치 및 그 제조방법 Download PDF

Info

Publication number
KR20070002492A
KR20070002492A KR1020050058051A KR20050058051A KR20070002492A KR 20070002492 A KR20070002492 A KR 20070002492A KR 1020050058051 A KR1020050058051 A KR 1020050058051A KR 20050058051 A KR20050058051 A KR 20050058051A KR 20070002492 A KR20070002492 A KR 20070002492A
Authority
KR
South Korea
Prior art keywords
thin film
electrode
voltage
transistor
line
Prior art date
Application number
KR1020050058051A
Other languages
English (en)
Inventor
홍상미
정광철
김남덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050058051A priority Critical patent/KR20070002492A/ko
Priority to US11/480,199 priority patent/US20070012926A1/en
Priority to CNA2006101212525A priority patent/CN1897297A/zh
Publication of KR20070002492A publication Critical patent/KR20070002492A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 디스플레이장치 및 그 제조방법에 관한 것이다. 본 발명에 따른 디스플레이장치는 게이트 배선 및 데이터 배선과 전기적으로 연결되어 있는 복수의 박막트랜지스터와; 상기 박막트랜지스터 상에 형성되어 있으며, 상기 데이터 배선을 노출시키는 접촉구가 마련되어 있는 격벽층과; 상기 접촉구를 통해 상기 데이터 배선과 전기적으로 연결되어 있는 캐소드 전극을 포함한다. 이에 의해 기판에 형성되어야 할 배선을 감소시킬 수 있는 디스플레이장치 및 그 제조방법이 제공된다.

Description

디스플레이장치 및 그 제조방법{DISPLAY APPARTUS AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 제1실시예에 따른 디스플레이장치의 단면도,
도 2는 본 발명의 제1실시예에 따른 디스플레이장치의 제조방법을 설명하기 위한 도면,
도 3은 본 발명의 제2실시예에 따른 디스플레이장치의 개략도,
도4는 도3의 Ⅳ-Ⅳ에 따른 단면도,
도5는 도3의 Ⅴ-Ⅴ에 따른 단면도,
도6는 본 발명의 제2실시예에 따른 화소의 등가회로도,
도7은 본 발명의 제3실시예에 따른 화소의 등가회로도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 기판소재 20 : 게이트 절연막
30 : 보호막 40 : 격벽층
50 : 발광층 110 : 게이트 라인
120 : 리커버리 라인 125 : 구동전압 라인
130 : 구동전압인가 라인 140 : 데이터 라인
200 : 제1박막트랜지스터 300 : 제2박막트랜지스터
400 : 스위칭 트랜지스터 500 : 구동 트랜지스터
600 : 리버커리 트랜지스터
210, 310, 410, 510, 610 : 게이트 전극
220, 320, 420, 520, 620 : 드레인 전극
230, 330, 430, 530, 630 : 소스 전극
240, 340, 440, 540, 640 : 반도체층
700 : 화소전극 800 : 캐소드 전극
본 발명은 디스플레이장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 공통전압을 박막트랜지스터 어레이 배선에 인가할 수 있는 디스플레이장치 및 그 제조방법에 관한 것이다.
평판 디스플레이 장치(flat panel display) 중 저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여, 최근 OLED(organic light emitting diode)가 각광 받고 있다. OLED는 구동방식에 따라 수동형(passive matrix)과 능동형(active matrix)으로 나누어진다. 이중 수동형은 제조과정은 간단하지만 디스플레이 면적과 해상도가 증가할수록 소비전력이 급격히 증가하는 문제가 있다. 따라서 수동형은 주로 소형 디스플레이에 응용되고 있다. 반면 능동형은 제조과정은 복잡하지만 대화면과 고해상도를 실현할 수 있는 장점이 있다.
OLED기판에는 구동을 위한 다수의 박막트랜지스터가 마련되고, 박막트랜지스터 상에 화소를 형성하는 애노드 전극과 기준 전압 역할을 하는 캐소드 전극이 형성되어 있다. 양 전극에 전압을 가하면 홀과 전자가 결합하여 여기자가 만들어 지고, 이러한 여기자는 양 전극 사이에 주입된 발광층에서 기저상태로 전이하면서 빛을 방출한다. OLED는 방출되는 빛을 조절하여 이미지를 표시한다.
OLED 는 하나의 화소를 형성하기 위하여 일반적으로 데이터 라인과 연결되어 있는 스위칭 트랜지스터와 구동전압라인과 연결되어 있는 구동 트랜지스터를 포함한다. 이외에 데이터 전압을 보상하거나 기준전압을 인가하기 위한 다수의 보상 트랜지스터 등을 포함할 수 있는데, 하나의 트랜지스터가 추가될 때 마다 신호를 인가하기 위한 배선이 별도로 형성되어야 한다. 이러한 배선이 증가할수록 기판의 공정 과정이 복잡해지고, 개구율이 감소하는 문제점이 발생한다.
따라서, 본 발명의 목적은 기판에 형성되어야 할 배선을 감소시킬 수 있는 디스플레이장치 및 그 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라 게이트 배선 및 데이터 배선과 전기적으로 연결되어 있는 복수의 박막트랜지스터와; 상기 박막트랜지스터 상에 형성되어 있으며, 상기 데이터 배선을 노출시키는 접촉구가 마련되어 있는 격벽층과; 상기 접촉구를 통해 상기 데이터 배선과 전기적으로 연결되어 있는 캐소드 전극을 포함하는 디스플레이장치에 의해 달성된다.
상기 박막트랜지스터와 전기적으로 연결되어 있는 화소전극 및 상기 화소전극 상에 형성된 발광층을 더 포함하며, 상기 격벽층은 인접한 상기 화소전극 간을 구획할 수 있다. 발광층을 포함하는 디스플레이장치는 전계발광소자를 이용하는 것으로 발광물질은 저분자 또는 고분자 유기물질일 수 있다.
한편, 상기 목적은, 본 발명에 따라 신호선과; 상기 신호선과 연결되어 있는 박막트랜지스터와; 상기 박막트랜지스터와 전기적으로 연결되어 있는 복수의 화소전극과; 인접한 상기 화소전극 간을 구획하며, 상기 박막트랜지스터를 노출시키는 접촉구를 갖는 격벽층과; 상기 접촉구를 통해 상기 박막트랜지스터와 전기적으로 연결되어 있는 캐소드 전극을 포함하는 디스플레이장치에 의해서도 달성된다.
상기 캐소드 전극에는 네거티브 전압이 인가될 수 있다. 다시 말해, 캐소드 전극에 인가되는 공통전압은 주로 0V 였으나 이를 네거티브 레벨로 낮추는 것이 가능하며, 이에 의해 데이터 전압과의 차이가 증가하여 발광되는 색 영역이 넓어지는 효과가 있다.
상기 박막트랜지스터는 상기 화소전극에 역전압을 인가하기 위한 리커버리 트랜지스터를 포함하며, 상기 접촉구는 상기 리커버리 트랜지스터의 전극에 형성되어 있으며, 상기 리커버리 트랜지스터에 리커버리 온 전압을 인가하기 위한 리커버리 라인을 더 포함할 수 있다.
상기 전극은 소스 전극 및 드레인 전극 중 어느 하나를 포함할 수 있으며, 데이터 배선으로 형성되는 데이터 전극에 접촉구가 형성되어 리커버리 온 전압을 인가 받는 것이 바람직하다.
여기서, 상기 신호선은, 게이트 온 전압을 인가하는 게이트 라인과; 상기 게이트 라인과 교차하는 데이터 라인과; 상기 화소전극에 구동전압을 인가하기 위한 구동전압라인을 포함할 수 있다. 게이트 라인에 의해 스위칭 트랜지스터가 턴온 되며, 구동전압라인에 의해 구동 트랜지스터에 구동전압이 인가된다.
상기 박막트랜지스터는 상기 게이트 라인과 상기 데이터 라인의 교차점에 마련되어 데이터 전압을 인가하는 스위칭 트랜지스터와; 상기 데이터 전압과 상기 구동전압의 차이를 상기 화소전극에 인가하는 구동 트랜지스터를 포함할 수 있으며, 스위칭 트랜지스터와 구동 트랜지스터는 전계발광소자의 화소를 구동시키기 위한 기본적인 트랜지스터이다.
또한, 게이트 온 전압을 인가하는 게이트 라인을 더 포함하며, 상기 리커버리 라인은 상기 게이트 라인과 동일한 층에 마련될 수 있다.
그리고, 본 발명의 목적은 화소전극과; 상기 화소전극와 전기적으로 연결되어 있는 구동 트랜지스터와; 상기 구동 트랜지스터에 기준전압을 인가하기 위한 기준전압 트랜지스터와; 상기 기준전압 박막트랜지스터 상에 형성되어 있으며, 상기 기준전압 박막트랜지스터의 전극을 노출시키는 접촉구가 마련되어 있는 격벽층과; 상기 접촉구를 통해 상기 전극과 전기적으로 연결되어 있는 캐소드 전극을 포함하는 디스플레이장치에 의해서도 달성된다.
상기 발광층은 고분자 물질로 이루어질 수 있으며, 노즐을 이용하여 고분자 물질을 기판 상으로 적하시키는 잉크젯 방식으로 형성되는 것이 일반적이다. 발광층은 고분자 물질이 아닌 저분자 물질로 형성되는 것도 가능하며 이런 경우 마스트 를 사용하여 저분자 물질을 증발시키는 방식이 사용될 수 있다.
한편 상기 목적은, 게이트 배선 및 데이터 배선을 포함하는 복수의 박막트랜지스터를 마련하는 단계와; 상기 박막트랜지스터 상에 형성되어 있으며, 상기 데이터 배선을 노출시키는 접촉구를 갖는 격벽층을 마련하는 단계와; 상기 접촉구를 통해 상기 데이터 배선과 전기적으로 연결되어 있는 캐소드 전극을 마련하는 단계를 포함하는 것을 디스플레이장치의 제조방법에 의해서도 달성될 수 있다.
상기 박막트랜지스터를 마련하는 단계와 상기 격벽층을 마련하는 단계 사이에, 상기 박막트랜지스터와 전기적으로 연결되어 있는 화소전극을 마련하는 단계와; 상기 격벽층을 마련하는 단계와 상기 캐소드 전극을 마련하는 단계 사이에 상기 화소전극 상에 발광층을 마련하는 단계를 더 포함할 수 있다.
이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
도1은 본 발명의 제1실시예에 따른 디스플레이장치의 단면도이며, 도2는 제1실시예에 따른 디스플레이장치의 제조방법을 설명하기 위한 도면이다. 본 실시예에 따른 디스플레이장치는 유기전계발광소자(organic light emitting diode; OLED)에 사용되는 것을 일 예로 설명하며, 사용되는 디스플레이장치는 이에 한정되지 않는다.
도시된 바와 같이 디스플레이장치는 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 기판소재(10) 상에 게이트 전극(210, 310)과 데이터 전극(220, 230, 320, 330)을 포함하여 형성된 제1 및 제2박막트랜지스터(200, 300)와, 제1박막트랜지스터(200) 상에는 드레인 전극(220)을 노출시키는 격벽층(40) 및 노출된 드레인 전극(220)과 전기적으로 연결되어 있는 캐소드 전극(800)을 포함한다. 또한, 제2박막트랜지스터(300)의 소스 전극(330)과 전기적으로 연결되어 있는 화소전극(700)과 화소전극(700) 상에 형성되어 있는 발광층(50)을 더 포함한다.
본 발명에서는 게이트 신호가 인가되는 게이트 라인(미도시)과 박막트랜지스터(200, 300)의 게이트 전극(210, 310)을 포함하는 금속 배선을 게이트 배선이라고 하며, 게이트 배선과 절연되어 데이터 신호를 인가하는 데이터 라인(미도시)과 박막트랜지스터(200, 300)의 데이터 전극을 구성하는 드레인 전극(220, 320)과 소스전극(230, 330)을 포함하는 금속 배선을 데이트 배선으로 정의한다.
게이트 배선은 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위해 다중층으로 형성될 수 있다. 일예로, 알루미늄 또는 알루미늄 합금을 하부층으로 사용하고 크롬, 몰리브덴, 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 상부층으로 사용하는 이중층으로 형상하는 것이다. 이는 하부층으로 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층으로 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학약품에 대한 내식성이 강한 크롬, 몰리브덴, 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 사용하는 것이다. 근래에는 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W) 등이 배선재료로 각광받고 있다.
게이트 전극(210, 310) 위에는 실리콘 질화물(SiNx) 따위로 이루어진 게이트 절연막(20)이 형성되어 게이트 전극(210, 310)을 덮고 있다.
그리고, 게이트 전극(210, 310)이 위치한 게이트 절연막(20) 상에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(240, 340)과 n형 불순물이 고농도 도핑된 n+ 수소화 비정질 실리콘으로 이루어진 저항성 접촉층(242, 342)이 순차적으로 형성되어 있다. 여기서, 저항성 접촉층(242, 342)은 게이트 전극(210, 310)을 중심으로 양쪽으로 분리되어 있다.
저항성 접촉층(242, 342) 위에는 데이터 전극인 드레인 전극(220, 320)과 소스 전극(230, 330)이 형성되어 있다. 이러한 데이터 전극을 포함하는 데이터 배선은 게이트 배선과 마찬가지로, 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위해 다중층으로 형성될 수 있다. 다중층으로 형성되는 경우 데이터 배선은 몰리브덴(Mo), 알루미늄(Al), 몰리브덴(Mo)의 3중층으로 형성된다. 여기서, 저항성 접촉층(242, 342)은 그 하부의 반도체층(240, 340)과 그 상부의 소스 전극(230, 330) 및 드레인 전극(220, 320)의 접촉 저항을 낮추어 주는 역할을 하게 된다.
박막트랜지스터(200, 300)를 포함하는 데이터 배선 위에는 보호막(30)이 형성된다. 보호막(30)은 제1박막트랜지스터(200)의 드레인 전극(220)을 드러내는 접 촉구(250)와 제2박막트랜지스터(300)의 소스 전극(330)을 드러내는 접촉구(350)을 갖는다. 여기서, 보호막(30)은 질화규소(SiNx)를 포함한 재질로 형성된다. 접촉구(250, 350)는 데이터 배선을 구성하는 데이터 전극 상에 형성되는 것이 바람직하므로 상술한 드레인 전극(220) 또는 소스 전극(330)에 한정되는 것은 아니다. 즉, 박막트랜지스터를 구동시키기 위한 구동전압이 소스 전극을 통해 인가되는지, 드레인 전극을 통해 인가되는 지에 따라 접촉구가 형성되는 위치는 달라질 수 있다. 본 실시예에서는 화소전극(700)으로 데이터 전압을 인가하는 소스 전극(330)과, 네거티브 전압을 인가 받는 드레인 전극(220)에 접촉구(250, 350)가 형성된다.
화소전극(700)은 보호막(30)에 형성된 접촉구(350)를 통하여 제2박막트랜지스터(300)의 소스 전극(330)과 연결되어 있다. 화소전극(700)은 애노드(anode)가 되어 발광층(50)에 정공을 제공한다.
제2박막트랜지스터(300)은 화소전극(700)에 데이터 전압을 인가하는 구동 트랜지스터이다. 다시 말해, 제2박막트랜지스터(300)는 도시하지 않은 데이터 배선으로부터 분지된 드레인 전극(320)을 통하여 데이터 전압을 인가 받는다. 인가된 데이터 전압은 게이트 전극(310)의 온/오프에 따라 반도체층(340)을 통해 소스 전극(330)으로 전달되고, 최종적으로 화소전극(700)으로 전달되어 발광층(50)에 인가된다.
박막트랜지스터(200, 300) 상에는 유기물로 되어 있는 격벽층(40)이 형성되어 있다. 격벽층(40)은 인접한 화소전극(700) 간을 구획하며, 화소전극(700) 간의 단락을 방지하고 각 화소영역을 분리하는 역할을 한다. 화소전극(700)과 연결되어 있는 제2박막트랜지스터(300)와는 달리 제1박막트랜지스터(200)의 드레인 전극(220)은 격벽층(40)으로 덮여 있지 않고 보호막(30) 및 격벽층(40)을 모두 제거한 접촉구(250)가 형성되어 있다. 이러한 접촉구(250)에 의해 제1박막트랜지스터(200)의 드레인 전극(220)은 캐소드 전극(800)과 직접적으로 연결되어 캐소드 전극(800)에 인가되는 전압을 전달 받게 된다.
캐소드 전극(800)은 발광층(50) 상부에 마련되어 있으며, 기판소재(10) 상의 전면에 통상 알루미늄(Al) 또는 은(Ag)과 같은 불투명 재질로 만들어 진다. 캐소드 전극(800)은 발광층(50)으로 전자주입을 원활히 할 수 있도록 일함수(work function) 값이 낮은 금속이 사용되지만, 화소전극(700)처럼 투명 전도 물질로 이루질 수도 있다. 이 경우 발생된 빛이 기판소재(10) 방향으로 출사되는 본 실시예와는 달리 빛이 기판소재(10)의 양 방향으로 출사될 수 있다.
제1박막트랜지스터(200)는 박막트랜지스터를 구동시키기 위한 전압을 기판소재(10)에 형성된 다른 배선이 아니라 캐소드 전극(800)으로부터 제공받는다. 따라서, 제1박막트랜지스터(200)를 구동시키기 위해 필요한 배선을 기판소재(10)에 형성하지 않아도 된다. 캐소드 전극(800)에는 일반적으로 기준 전압으로 일컬어지는 공통전압이 인가되며, 0V 또는 네거티브 전압이 인가된다. OLED 장치는 발광층(50)에 인가되는 전압을 보상하기 위하여, 또는 소정의 지점에 기준 전압을 인가하기 위하여 많은 박막트랜지스터를 필요로 한다. 이러한 박막트랜지스터를 추가적으로 형성할 때마다 박막트랜지스터를 구동하기 위한 구동신호 인가배선이 요구된다. 더욱이, 특별히 캐소드 전극(800)에 인가되는 공통전압을 필요로 하는 박막트랜지스 터도 존재한다. 본 발명에 따른 디스플레이장치는 이처럼 공통전압의 인가가 필요한 경우 공통전압 배선을 기판소재(10) 상에 형성하지 않고, 캐소드 전극(800)에 인가되는 전압을 활용하는 것이다. 캐소드 전극(800)로부터 인가받는 전압으로 공통전압만으로 한정되지 않으며, 캐소드 전극(800)을 박막트랜지스터의 데이트 전극과 연결하여 사용하는 구성이라면 어떠한 다른 종류의 전압에도 적용될 수 있다.
도시하지는 않았지만, OLED는 캐소드 전극(800)의 보호를 위한 보호막, 발광층(50)으로의 수분 및 공기 침투를 방지하기 위한 봉지부재를 더 포함할 수 있다.
도2a 내지 도2c를 참조하여 제1실시예에 따른 디스플레이장치의 제조방법을 설명하면 다음과 같다.
우선, 도 2a와 같이 기판소재(10) 상에 박막트랜지스터(200, 300)를 형성한다. 박막트랜지스터(200, 300)는 채널부가 비정질 실리콘으로 이루어져 있으며 공지의 방법으로 제조될 수 있다. 박막트랜지스터(200, 300) 형성 후 박막트랜지스터(200, 300) 상에 보호막(30)을 형성한다. 보호막(30)이 실리콘 질화물인 경우 화학기상증착법을 사용할 수 있다. 이 후 보호막(30)을 사진식각하여 제2박막트랜지스터(300)의 소스 전극(330) 및 제1박막트랜지스터(200)의 드레인 전극(220)을 드러내는 접촉구(350)를 형성한다. 접촉구(350)를 형성한 후 접촉구(350)를 통해 소스 전극(350)과 연결되어 있는 화소전극(700)을 형성한다. 화소전극(700)은 ITO를 스퍼터링 방식으로 증착한 후 패터닝하여 형성할 수 있다. 화소전극(700)은 발광층에 정공을 제공하므로 애노드(anode) 전극이라고도 한다.
그 후 도 2b와 같이 박막트랜지스터(200, 300) 상에 유기물질로 이루어진 격 벽층(40)을 형성한다. 그런 다음, 격벽층(40)을 증착 및 사진 식각하여 제1박막트랜지스터(200)의 드레인 전극(220)을 드러내는 접촉구(250)를 형성한다. 드레인 전극(220) 상의 접촉구(250)는 보호막(30) 및 격벽층(40) 형성 시 각각 마련되는 것으로 두 번의 식각 공정을 거친다. 접촉구(250)를 통해 드레인 전극(220)은 이 후에 형성되는 캐소드 전극(800)과 전기적으로 연결된다. 격벽층(40)은 상부로 갈수록 단면적이 좁아지게 형성되며 화소전극(700) 간을 구획하도록 형성된다.
그 후 도 2c와 같이 격벽층(40)이 가리지 않는 화소전극(700) 상에 발광층(50)을 형성한다. 발광층(50)은 적색, 청색, 녹색 등을 발광할 수 있는 유기물질을 포함하며, 인접한 화소전극(700) 상에 색상별로 순차적으로 형성된다.
유기 물질은 저분자 또는 고분자 물질 모두가 가능하며 물질의 종류에 따라 형성 방법이 상이하다. 고분자 물질일 경우 발광층(50)은 노즐을 이용하여 유체를 적하시키는 잉크젯 방식으로 형성되거나, 잉크를 각각 용매에 용해시켜 노즐 코팅(nozzle coating) 또는 스핀 코팅(spin coating) 방법을 이용하여 형성할 수도 있다. 저분자 물질인 경우 마스트를 이용하여 색상별로 증발시키는 방법을 사용한다.
화소전극(700)과 발광층(50) 사이에는 정공의 이동을 돕기 위하여 정공주입층 또는 정공전달층이 더 형성될 수 있으며, 발광층(50) 상부에는 전자전달층 또는 전자주입층이 더 형성되기도 한다.
이후 발광층(50)상에 캐소드 전극(800)을 형성하면 도 1과 같은 디스플레이장치가 완성된다.
이하에서는 본 발명에 따른 제2실시예는 도3 내지 도6를 참조하여 설명된다. 도3는 제1 실시예에 따른 박막트랜지스터 기판의 배치도이고, 도4 및 도5는 각각 도3의 Ⅳ-Ⅳ 및 Ⅴ-Ⅴ을 따른 단면도이며, 도6은 화소의 등가회로도이다.
도시된 바와 같이 디스플레이장치는 게이트 배선(110, 120, 125, 410, 510, 610), 데이터 배선 (130, 140, 420, 520, 620, 430, 530, 630), 스위칭 트랜지스터(400), 구동 트랜지스터(500), 리커버리 트랜지스터(600) 및 화소전극(700)을 포함한다. 게이트 배선(110, 120, 125, 410, 510, 610), 데이터 배선(130, 140, 420, 520, 620, 430, 530, 630), 및 화소전극(700)과 브릿지 전극(155, 455, 665)을 형성하는 투명전극물질층은 서로 다른 층에 마련된다. 발명의 이해를 돕기 위하여 동일한 층에 마련되는 구성요소에 대하여는 동일한 굵기의 라인으로 도시하였으며, 필요에 따라 하부 층에 마련되어 기판상에 나타나지 않은 구성요소도 도시하였다.
게이트 배선(110, 120, 125, 410, 510, 610)은 가로방향으로 뻗어 있는 게이트 라인(110), 게이트 라인(110)과 평행하게 형성되며 리커버리 온 전압을 인가하기 위한 리커버리 라인(120) 및 구동전압라인(130)에 구동전압(Vdd)을 인가하기 위한 구동전압인가 라인(125)과, 각 트랜지스터(400, 500, 600)의 게이트 전극(410, 510, 610)을 포함한다. 리커버리 라인(120)은 행 방향으로 인접한 화소전극(700) 사이에 두 개씩 배열되어 있으며, 각각 상하로 위치한 리커버리 박막트랜지스터(600)의 게이트 전극(610)에 리커버리 온 전압을 인가한다.
데이터 배선(130, 140, 420, 520, 620, 430, 530, 630)은 게이트 라인(110)과 교차하는 구동전압라인(130)과 데이터 전압이 인가되는 데이터 라인(140), 및 각 트랜지스터(400, 500, 600) 의 드레인 전극(420, 520, 620) 및 소스 전극(430, 530, 630)을 포함한다.
구동전압 라인(130)과 데이터 라인(140)은 평행하게 마련되며, 게이트 라인(110)과 교차하여 매트릭스 형태의 화소영역을 형성한다. 각 화소영역에는 화소전극(700)이 형성되어 있고, 구동전압 라인(130)과 데이터 라인(140)은 인접한 두 개의 화소전극(700) 사이에 교호적으로 배열된다. 즉, 행 방향으로 인접한 화소전극(700) 사이에는 구동전압 라인(1300)과 데이터 라인(140)이 번갈아 위치한다.
일반적으로 하나의 화소전극(700)은 하나씩의 구동전압 라인 및 데이터 라인과 연결되지만, 본 실시예에 따르면 하나의 구동전압 라인(130)을 두 개의 화소전극(700)이 공유한다. 다시 말해, 구동전압 라인(130)에 인접하게 배열된 두 개의 화소전극(700)은 하나의 구동전압 라인(130)을 통해 구동전압을 인가 받는다. 라인이 감소한 구조에 의해 제조공정이 단순해 지고, 전압이 인가되는 부분이 줄어들어 전자기간섭(electro magnetic interference)이 개선되는 효과가 있다. 또한, 배선의 수가 감소함에 따라 화소전극(700)의 면적이 증가하므로 개구율 역시 향상된다.
구동전압인가 라인(125)과 구동전압라인(130)은 구동전압인가 라인(125)을 드러내는 접촉구(150a, 150c)와 구동전압라인(130)을 드러내는 접촉구(150b)를 연결하는 제1브릿지 전극(155)을 통해 서로 전기적으로 연결된다. 제1브릿지 전극(155)을 비롯하여 이하 설명될 제2 및 제3브릿지 전극(455, 665)은 통상 ITO(indium tin oxide), IZO(indium zinc oxide), a-ITO (amorphous-indium tin oxide), a-IZO (amorphous-indium tin oxide )등의 투명한 도전물질로 이루어진다.
데이터 라인(140a, 140b)은 인접한 화소전극(700) 사이에 두 개가 배열된다. 두 개의 데이터 라인(140a, 140b)은 각각 인접한 화소전극(700)에 간접적으로 연결되어 데이터 전압을 인가한다. 데이터 라인(140a, 140b)의 배열은 본 실시예에 한정되지 않으며, 인접한 화소전극(700) 사이마다 하나씩 배열되는 것도 가능하다. 다만, 데이터 라인(140a, 140b)에 연결된 스위칭 트랜지스터(400)와 구동전압라인(140)과 연결된 구동 트랜지스터(500)는 전기적 연결이 요구되므로 이를 고려하여 데이터 라인(140a, 140b)을 설계하는 것이 바람직하다.
스위칭 트랜지스터(400)는 게이트 라인(110)의 일부를 형성하는 게이트 극(410), 데이터 라인(140a, 140b)에서 분지된 드레인 전극(420), 드레인 전극(420)과 분리되어 있는 소스 전극(430), 및 드레인 전극(420)과 소스 전극(430) 사이에 형성되어 있는 반도체층(440)으로 구성된다. 스위칭 트랜지스터(400)의 소스 전극(430) 및 구동 트랜지스터(500)의 게이트 전극(510)에는 접촉구(450a, 450b)가 형성되어 있으며 제2브릿지 전극(455)을 통해 전기적으로 연결되어 있다.
구동 트랜지스터(500)는 구동전압 라인(130)의 하부층에 형성되어 있는 게이트 전극(510), 구동전압 라인(130)의 일부를 구성하며 게이트 전극(510) 상에 형성되어 있는 드레인 전극(520), 드레인 전극(520)과 분리되어 화소영역으로 확장되어 있는 소스 전극(530), 및 드레인 전극(520)과 소스 전극(530) 사이에 구동전압 라인(130)의 방향으로 길게 마련된 반도체층(540)으로 이루어진다. 소스 전극(530)에는 화소전극(700)과 연결을 위한 접촉구(550)가 형성되어 있다.
리커버리 트랜지스터(600)는 도1의 확대도에 도시된 바와 같이 리커버리 라 인(120)의 일부를 구성하는 게이트 전극(610), 데이터 배선인 드레인 전극(620) 및 소스 전극(630)을 포함하여, 드레인 전극(620) 및 소스 전극(630) 사이에 반도체층(640)이 형성되어 있다. 하나의 드레인 전극(620)은 두 개 리커버리 라인(120)에 겹쳐져 있으며, 드레인 전극(620) 상에는 접촉구(650)가 형성되어 있다.
도4는 드레인 전극(620)을 횡 방향으로 절단한 절단선 Ⅳ-Ⅳ 에 따른 단면도이다. 도시된 바와 같이 기판소재(10) 상에 게이트 절연막(20)이 형성되어 있으며, 게이트 배선 없이 데이터 배선인 드레인 전극(620)이 형성되어 있다. 게이트 절연막(20) 및 드레인 전극(620)의 일부분은 보호막(30) 및 격벽층(40)이 덮고 있다. 드레인 전극(620) 상에는 보호막(30) 및 격벽층(40)을 제거하여 드레인 전극(620)을 드러내는 접촉구(650)가 형성되어 있다. 이러한 접촉구(650)을 통해 드레인 전극(620)은 캐소드 전극(800)과 전기적, 물리적으로 연결된다. 종래에 따르면 드레인 전극(620)으로 네거티브 전압을 인가하기 위해서는 리커버리 라인(120) 사이에 네거티브 전압 인가 라인이 더 형성되어야만 했다. 그로 인해 배선이 복잡해지고 개구율이 감소하는 문제점이 있었다. 반면, 본 실시예에 따른 드레인 전극(620)은 캐소드 전극(800)을 통해 네거티브 전압을 인가 받게 되므로 배선을 추가적으로 마련할 필요가 없다. 이는 디스플레이장치 제조 공정의 단순화뿐만 아니라 캐소드 전압을 활용할 수 있다는 효과가 있다.
도5는 리커버리 박막트랜지스터(600)를 종 방향으로 절단한 절단선 Ⅴ-Ⅴ에 따른 단면도이다. 리커버리 라인(120)의 일부인 게이트 전극(610)을 사이에 두고 양 쪽으로 소스 전극(630) 및 드레인 전극(620)이 형성되어 있다. 두 개의 리커버 리 박막트랜지스터(600)는 하나의 드레인 전극(620)을 공유하고 있으며, 드레인 전극(620)에는 접촉구(650)가 마련되어 있다. 도4에서와 같이 드레인 전극(620)은 캐소드 전극(800)과 직접적으로 연결되어 있다.
화소영역의 보호막(30) 위에는 소스 전극(530)으로부터 화상 신호를 받는 화소전극(700)이 형성된다. 화소전극(700)은 접촉구(550)를 통해 소스 전극(530)과 물리적, 전기적으로 연결되어 화상 신호를 전달 받는다. 접촉구(710)는 축적용량(Cst)를 위한 것으로 구동 트랜지스터(500)의 게이트 전극(510)과 화소전극(700)이 전기적으로 연결되도록 한다. 축적용량(Cst)은 데이터 전압과 구동전압 사이의 차에 해당하는 전압을 저장하여 프레임 동안 일정하게 유지하는 역할을 한다.
도6은 본 발명의 제1실시예에 따른 화소의 등가회로이며, 이를 참조하여 각 트랜지스터(400, 500, 600) 간의 신호전달 과정을 설명한다.
우선, 게이트 라인(110)에 인가된 게이트 온 전압은 스위칭 트랜지스터(400)의 게이트 전극(410)으로 전달된다. 이에 의해 데이터 라인(140a, 140b)으로부터 인가된 데이터 전압이 드레인 전극(420)을 통해 소스 전극(430)으로 빠져나간다. 스위칭 트랜지스터(400)의 소스 전극(430)은 구동 트랜지스터(500)의 게이트 전극(510)과 접촉구(450a, 450b) 및 제2브릿지 전극(455)을 통해 전기적으로 연결되어 있다.
구동 트랜지스터(500)는 자신의 게이트 전극(510)에 공급되는 데이터 전압에 의해 드레인 전극(520)과 소스 전극(530) 간의 전류를 조절한다. 소스 전극(530)을 통해 화소전극(700)으로 인가되는 전압은 게이트 전극(510)에서 공급되는 데이터 전압과 드레인 전극(520)에서 공급되는 구동 전압의 차이에 해당한다.
축적용량(Cst)은 데이터 전압과 구동전압 사이의 차에 해당하는 전압을 저장하여 구동 트랜지스터(500)의 게이트 전극(510)에 인가되는 데이터 전압 및 화소전극(700)에 인가되는 전류를 한 프레임 동안 일정하게 유지하는 역할을 한다.
리커버리 트랜지스터(500)는 구동 트랜지스터(500)에 잔류 전류가 누적되는 것을 방지하기 위하여 구동 트랜지스터(500)에 역전압을 인가한다. 구동 트랜지스터(500)의 드레인 전극(520)에는 항상 일정한 구동전압이 인가되므로 잔류 전류가 누적될 수 있고, 이로 인해 화소전극(700)으로 화상 신호가 제대로 전달되지 않는 문제점이 발생한다. 따라서 이를 보상하고자 구동 트랜지스터(500)에 역전압을 인가하여 누적 전류를 배출한다. 다시 말해 구동 트랜지스터(500)를 통과하는 전류에 역바이어스 전압을 인가하는 것이다.
게이트 라인(110)에 게이트 온 전압이 인가되고 난 후에 리커버리 라인(120)에는 리커버리 온 전압이 인가된다. 리커버리 온 전압으로 인해 리버커리 트랜지스터(500)가 턴 온되면, 캐소드 전극(800)으로부터 인가된 역전압은 드레인 전극(620) 및 소스 전극(630)을 통해 구동 트랜지스터(400)의 게이트 전극(510)에 전달된다. 캐소드 전극(800)에는 일반적으로 약 0V 의 공통전압이 인가되었다. 본 실시예에 따르면 캐소드 전극(800)에 역전압으로 네거티브 전압이 인가된다. 공통전압으로 네거티브 전압이 인가되면 데이터 전압과의 전압차가 증가하여 보다 많은 색상을 표시할 수 있다는 장점이 있다.
도7은 본 발명의 제3실시예에 따른 화소의 등가회로도이며, 도시된 바와 같 이 스위칭 트랜지스터(400) 및 구동 트랜지스터(500)의 회로구성은 동일하다. 제3실시예에 따른 화소에서는 화소전극에 네거티브 전압을 인가하는 리커버리 트랜지스터는 마련되어 있지 않으나, 발광층에 안정적인 데이터 전압을 인가하기 위하여 구동 트랜지스터(500)의 소스 전극(530)과 연결된 기준전압 트랜지스터(900)를 포함한다.
기준전압 트랜지스터(900)는 구동 트랜지스터(500)의 소스 전극(530)으로 데이터 전압이 인가되기 전에 소정의 기준전압을 인가한다. 데이터 전압이 발광층에 안정적으로 인가되기 위해서는 기준전압의 역할을 하는 구동전압(Vdd)이 일정해야 한다. 하지만 데이터 전압의 상승에 따라 구동전압이 상승할 수 있으며 이로 인해 인가되어야 하는 데이터 전압이 발광층에 적절히 인가되지 못하는 문제점이 발생한다. 따라서, 이를 보상하고 발광층 단에 일정 전압이 유지될 수 있도록 기준전압을 제공하는 기준전압 트랜지스터(900)를 마련한다. 이런 경우 기준전압 트랜지스터(900)에는 0V 또는 불변의 기준전압이 인가되어야 하는데 본 실시예에서는 캐소드 전극을 기준전압 트랜지스터(900)에 연결하여 캐소드 전극에 인가된 공통전압을 활용한다. 캐소드 전극을 기판소재 상의 박막트랜지스터에 전기적으로 연결함으로써 기준전압 인가 배선을 별도로 형성하지 않아도 되는 효과가 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 캐소드 전극의 전압을 박막트랜지스터 기판의 활용할 수 있는 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등 물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 기판에 형성되어야 할 배선을 감소시킬 수 있는 디스플레이장치 및 그 제조방법이 제공된다.

Claims (17)

  1. 게이트 배선 및 데이터 배선과 전기적으로 연결되어 있는 복수의 박막트랜지스터와;
    상기 박막트랜지스터 상에 형성되어 있으며, 상기 데이터 배선을 노출시키는 접촉구가 마련되어 있는 격벽층과;
    상기 접촉구를 통해 상기 데이터 배선과 전기적으로 연결되어 있는 캐소드 전극을 포함하는 것을 특징으로 하는 디스플레이장치.
  2. 제1항에 있어서,
    상기 박막트랜지스터와 전기적으로 연결되어 있는 화소전극 및 상기 화소전극 상에 형성된 발광층을 더 포함하며,
    상기 격벽층은 인접한 상기 화소전극 간을 구획하는 것을 특징으로 하는 디스플레이장치.
  3. 신호선과;
    상기 신호선과 연결되어 있는 박막트랜지스터와;
    상기 박막트랜지스터와 전기적으로 연결되어 있는 복수의 화소전극과;
    인접한 상기 화소전극 간을 구획하며, 상기 박막트랜지스터를 노출시키는 접촉구를 갖는 격벽층과;
    상기 접촉구를 통해 상기 박막트랜지스터와 전기적으로 연결되어 있는 캐소드 전극을 포함하는 것을 특징으로 하는 디스플레이장치.
  4. 제3항에 있어서,
    상기 캐소드 전극에는 네거티브 전압이 인가되는 것을 특징으로 하는 디스플레이장치.
  5. 제3항에 있어서,
    상기 화소전극 상에 형성되어 있는 발광층을 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  6. 제3항에 있어서,
    상기 박막트랜지스터는 상기 화소전극에 역전압을 인가하기 위한 리커버리 트랜지스터를 포함하며,
    상기 접촉구는 상기 리커버리 트랜지스터의 전극에 형성되어 있는 것을 특징으로 하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 전극은 소스 전극 및 드레인 전극 중 어느 하나를 포함하는 것을 특징으로 하는 디스플레이장치.
  8. 제6항에 있어서,
    상기 리커버리 트랜지스터에 리커버리 온 전압을 인가하기 위한 리커버리 라인을 더 포함하는 것을 특징으로 하는 디스플레이장치.
  9. 제3항에 있어서,
    상기 신호선은,
    게이트 온 전압을 인가하는 게이트 라인과;
    상기 게이트 라인과 교차하는 데이터 라인과;
    상기 화소전극에 구동전압을 인가하기 위한 구동전압라인을 포함하는 것을 특징으로 하는 디스플레이장치.
  10. 제9항에 있어서,
    상기 박막트랜지스터는 상기 게이트 라인과 상기 데이터 라인의 교차점에 마련되어 데이터 전압을 인가하는 스위칭 트랜지스터와;
    상기 데이터 전압과 상기 구동전압의 차이를 상기 화소전극에 인가하는 구동 트랜지스터를 포함하는 것을 특징으로 하는 디스플레이장치.
  11. 제8항에 있어서,
    게이트 온 전압을 인가하는 게이트 라인을 더 포함하며,
    상기 리커버리 라인은 상기 게이트 라인과 동일한 층에 마련되는 것을 특징으로 하는 디스플레이장치.
  12. 화소전극과;
    상기 화소전극와 전기적으로 연결되어 있는 구동 트랜지스터와;
    상기 구동 트랜지스터 에 기준전압을 인가하기 위한 기준전압 트랜지스터와;
    상기 기준전압 박막트랜지스터 상에 형성되어 있으며, 상기 기준전압 박막트랜지스터의 전극을 노출시키는 접촉구가 마련되어 있는 격벽층과;
    상기 접촉구를 통해 상기 전극과 전기적으로 연결되어 있는 캐소드 전극을 포함하는 것을 특징으로 하는 디스플레이장치.
  13. 제12항에 있어서,
    상기 전극은 소스 전극 및 드레인 전극 중 어느 하나를 포함하는 것을 특징으로 하는 디스플레이장치.
  14. 제12항에 있어서,
    상기 화소전극 상에 형성되어 있는 발광층을 더 포함하는 것을 특징으로 하는 디스플레이장치.
  15. 제2항, 제5항 및 제14항 중 어느 한 항에 있어서,
    상기 발광층은 고분자 물질로 이루어진 것을 특징으로 하는 디스플레이장치.
  16. 게이트 배선 및 데이터 배선을 포함하는 복수의 박막트랜지스터를 마련하는 단계와;
    상기 박막트랜지스터 상에 형성되어 있으며, 상기 데이터 배선을 노출시키는 접촉구를 갖는 격벽층을 마련하는 단계와;
    상기 접촉구를 통해 상기 데이터 배선과 전기적으로 연결되어 있는 캐소드 전극을 마련하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제조방법.
  17. 제15항에 있어서,
    상기 박막트랜지스터를 마련하는 단계와 상기 격벽층을 마련하는 단계 사이에,
    상기 박막트랜지스터와 전기적으로 연결되어 있는 화소전극을 마련하는 단계와;
    상기 격벽층을 마련하는 단계와 상기 캐소드 전극을 마련하는 단계 사이에 상기 화소전극 상에 발광층을 마련하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이장치의 제조방법.
KR1020050058051A 2005-06-30 2005-06-30 디스플레이장치 및 그 제조방법 KR20070002492A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050058051A KR20070002492A (ko) 2005-06-30 2005-06-30 디스플레이장치 및 그 제조방법
US11/480,199 US20070012926A1 (en) 2005-06-30 2006-06-30 Display device with reduced number of wires and manufacturing method thereof
CNA2006101212525A CN1897297A (zh) 2005-06-30 2006-06-30 减少布线数量的显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058051A KR20070002492A (ko) 2005-06-30 2005-06-30 디스플레이장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20070002492A true KR20070002492A (ko) 2007-01-05

Family

ID=37609741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058051A KR20070002492A (ko) 2005-06-30 2005-06-30 디스플레이장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US20070012926A1 (ko)
KR (1) KR20070002492A (ko)
CN (1) CN1897297A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
KR100703157B1 (ko) * 2005-09-15 2007-04-06 삼성전자주식회사 표시 장치
JP4743026B2 (ja) * 2006-07-05 2011-08-10 富士ゼロックス株式会社 画像形成装置及び画像形成方法
US8575615B2 (en) * 2008-09-17 2013-11-05 Sharp Kabushiki Kaisha Semiconductor device
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
US8552440B2 (en) * 2010-12-24 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Lighting device
KR102179972B1 (ko) * 2013-05-10 2020-11-18 삼성디스플레이 주식회사 배선 및 박막 트랜지스터 기판의 제조 방법 및 유기 발광 표시 장치
US9040416B2 (en) 2013-05-10 2015-05-26 Samsung Display Co., Ltd. Manufacturing method of metal wire and thin transistor array panel
KR102373687B1 (ko) * 2015-05-11 2022-03-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR102584959B1 (ko) * 2016-08-31 2023-10-06 엘지디스플레이 주식회사 표시장치
KR20180041301A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2774424B2 (ja) * 1992-12-07 1998-07-09 シャープ株式会社 画像入力一体型表示装置
CN1529350A (zh) * 1996-05-15 2004-09-15 精工爱普生株式会社 薄膜场效应晶体管的制造方法
US6072450A (en) * 1996-11-28 2000-06-06 Casio Computer Co., Ltd. Display apparatus
WO2002056288A1 (fr) * 2001-01-10 2002-07-18 Mitsubishi Denki Kabushiki Kaisha Afficheur d'images couleur
JP4126996B2 (ja) * 2002-03-13 2008-07-30 セイコーエプソン株式会社 デバイスの製造方法及びデバイス製造装置
KR100478759B1 (ko) * 2002-08-20 2005-03-24 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
TWI250342B (en) * 2002-09-30 2006-03-01 Seiko Epson Corp Electro-optic device and electronic apparatus
WO2004053816A1 (ja) * 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置およびその作製方法
CN100438119C (zh) * 2003-12-15 2008-11-26 乐金显示有限公司 双面板型有机电致发光器件及其制造方法

Also Published As

Publication number Publication date
CN1897297A (zh) 2007-01-17
US20070012926A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
US10418430B2 (en) Display device
US10411080B2 (en) Flexible organic electroluminescent device and method for fabricating the same
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
KR20070002492A (ko) 디스플레이장치 및 그 제조방법
KR100662557B1 (ko) 표시장치와 그 제조방법
TWI386105B (zh) 顯示器面板
JP4953166B2 (ja) 表示パネルの製造方法
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
US7710019B2 (en) Organic light-emitting diode display comprising auxiliary electrodes
US20060044232A1 (en) Organic light emitting diode display and manufacturing method thereof
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
CN111524954B (zh) 显示基板及其维修方法、显示装置
US20110227081A1 (en) Pixel circuit substrate, display device, electronic equipment, and method for manufacturing pixel circuit substrate
KR20090108931A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
US11678539B2 (en) Display unit
KR20170080242A (ko) 유기발광소자 표시장치
KR101148720B1 (ko) 유기전계발광소자 및 그 제조방법
JPWO2014136150A1 (ja) Ｅｌ表示装置
KR102294170B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20040100006A (ko) 유기 전계발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid